表示装置及びそれを用いた電子機器
【課題】不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置、表示装置を用いた電子機器の提供を課題とする。
【解決手段】一対の導電層間に有機化合物層が挟まれた簡単な構造の記憶素子からなる記憶回路を有する表示装置を提供する。上記構成を有することにより、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置を提供することができる。
【解決手段】一対の導電層間に有機化合物層が挟まれた簡単な構造の記憶素子からなる記憶回路を有する表示装置を提供する。上記構成を有することにより、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置を提供することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数の画素と複数のメモリセルを有する表示装置に関する。本発明は、複数の画素と複数のメモリセルを有する表示装置を用いた電子機器に関する。
【背景技術】
【0002】
近年、基板上に様々な回路を作り込んだ表示装置の開発が進められており、例えば、画像を表示するアクティブマトリクス回路と、アクティブマトリクス回路の動作を制御する駆動回路とを一体形成したモノリシック型表示装置がある(例えば、特許文献1参照)。
【特許文献1】特開平10−228248号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
基板上に作り込む回路として、画像を表示する画素部と、画素部の動作を制御する駆動回路だけではなく、データを記憶する記憶回路を設けると、高機能、多機能、付加価値が高い表示装置を提供することができる。記憶回路としては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性のメモリであり、電源をオフにすると、データを再書き込みしなければならないという欠点がある。FeRAMは不揮発性のメモリであるが、強誘電体層を含む容量素子を用いているため、作製工程が増加するという欠点がある。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできないという欠点がある。EPROM、EEPROM、フラッシュメモリは、不揮発性のメモリではあるが、2つのゲート電極を含む素子を用いているため、作製工程が増加するという欠点がある。
【0004】
そこで本発明は、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置、表示装置を用いた電子機器の提供を課題とする。
【課題を解決するための手段】
【0005】
本発明は、一対の導電層間に有機化合物層が挟まれた簡単な構造の記憶素子からなる記憶回路を有する表示装置を提供する。上記構成を有する本発明により、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置を提供することができる。
【0006】
本発明の表示装置は、基板上に設けられ、画像を表示する複数の画素と、データを記憶する複数のメモリセルを有する。複数の画素の各々は発光素子を有し、複数のメモリセルの各々は記憶素子を有する。発光素子と記憶素子の各々は、第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接する第2の導電層とを有する。
【0007】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は発光素子を有し、複数のメモリセルの各々は記憶素子を有する。画素部とメモリセル部の各々は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。発光素子と記憶素子の各々は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。
【0008】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は、発光素子と駆動用トランジスタ(第1のトランジスタに相当)を有し、複数のメモリセルの各々は、記憶素子とスイッチ用トランジスタ(第2のトランジスタに相当)を有する。発光素子と記憶素子の各々は、第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接する第2の導電層を有する。発光素子が含む第1の導電層又は第2の導電層は、駆動用トランジスタのソース領域又はドレイン領域に接続し、記憶素子が含む第1の導電層又は第2の導電層は、スイッチ用トランジスタのソース領域又はドレイン領域に接続する。
【0009】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有する。メモリセル部は複数のメモリセルを有し、複数の画素の各々は、発光素子と駆動用トランジスタを有する。発光素子は一対の導電層と、一対の導電層の間に設けられた有機化合物層を有する。発光素子が含む一対の導電層の一方は、駆動用トランジスタのソース領域又はドレイン領域に接続する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。
【0010】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部と駆動回路部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有し、駆動回路部は複数のトランジスタを有する。複数の画素の各々は、発光素子と駆動用トランジスタを有し、発光素子は一対の導電層と、一対の導電層の間に設けられた有機化合物層を有する。発光素子が含む一対の導電層の一方は、駆動用トランジスタのソース領域又はドレイン領域に接続する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。メモリセル部は駆動回路部と重なるように設けられる。
【0011】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は、液晶素子とトランジスタを有する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有することを特徴とする。
【0012】
上記構成を有する表示装置において、記憶素子は、光学的作用により導電性が変化する素子である。また、記憶素子は、光学的作用により抵抗値が変化する素子である。また、記憶素子は、電気的作用により抵抗値が変化する素子である。また、有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなる。また、有機化合物層は、電子輸送材料又はホール輸送材料からなる。また、本発明は、上記構成の表示装置を用いることを特徴とする電子機器を提供する。
【0013】
上記構成を有する表示装置において、記憶素子は、電気的作用により、第1の導電層と第2の導電層の距離が変化する素子である。これは、電気的作用により、記憶素子にデータの書き込みを行う際、記憶素子に電圧を印加し、第1の導電層と第2の導電層を短絡させる場合があることに相当する。つまり、記憶素子に電圧を印加して第1の導電層と第2の導電層を短絡させる場合は、第1の導電層と第2の導電層を短絡させる前と比較して、第1の導電層と第2の導電層の距離が変化する。
【0014】
また、有機化合物層は、少なくとも、キャリア輸送性材料を有する。これは、電気的作用によりデータの書き込みを行う際に、キャリアを輸送して、電流を流すことが必要となるためである。また、有機化合物層は、キャリア輸送性材料を有し、その導電率は、1.0×10−3S・cm以下であり、なおかつ1.0×10−15S・cm以上である。
【0015】
また、有機化合物層の厚さは5〜60nm、好ましくは10〜20nmである。これは、有機化合物層の厚さが5nm以下だと、厚さの制御が困難であり、厚さにバラツキが生じてしまうからである。また、有機化合物層の厚さが60nm以上だと、電気的作用によるデータの書き込みに必要な消費電力が高くなってしまうからである。また、有機化合物層の10〜20nmという厚さの範囲は、より、有機化合物層の厚さにバラツキが生じにくく、なおかつ、消費電力を抑制することができる範囲である。また、基板は、フレキシブル性を有していてもよい。
【0016】
本発明の表示装置には、非晶質半導体層、微結晶半導体層、結晶質半導体層、単結晶半導体層、有機半導体層等のいずれを用いたトランジスタを用いてもよい。トランジスタは、半導体層、ゲート絶縁層及びゲート電極が順に積層されたトップゲート型、ゲート電極、ゲート絶縁層及び半導体層が順に積層されたボトムゲート型、第1のゲート電極、第1のゲート絶縁層、半導体層、第2のゲート絶縁層及び第2のゲート電極が順に積層されたデュアルゲート型のいずれの構造のトランジスタを用いてもよい。また、ソース、ドレイン、ゲート電極及びチャネル形成領域を含むトランジスタ、ソース、ドレイン、複数のゲート電極及び複数のチャネル形成領域を含むトランジスタのどちらの構造のトランジスタを用いてもよい。
【0017】
また、本発明の表示装置が含むメモリセル部には、ビデオ信号や各種の制御信号などのデータが記憶されている。メモリセル部に記憶されたデータは、適宜、画素部に供給される。画素部は、メモリセル部から供給されたビデオ信号や各種信号に基づき、画像を表示する。このように、画像を表示する画素部と、データを記憶するメモリセル部とを同一基板上に形成することで、外部に接続されるICチップの個数を減らし、小型、薄型、軽量を実現した表示装置を提供することができる。
【発明の効果】
【0018】
本発明の表示装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造(不正に書き換える行為)を防止してセキュリティを確保しつつ、新たなデータを追記することができる。従って、本発明は、多機能化と高機能化と高付加価値化を実現した表示装置を提供することができる。
【0019】
本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0020】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。このような効果は、小型、薄型、軽量が求められる携帯端末にとって特に有用な効果である。
【発明を実施するための最良の形態】
【0021】
本発明の実施の形態について、図面を参照して詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
【0022】
本発明の表示装置の構成について、図1〜8を参照して説明する。本発明の表示装置は、画素部11と、メモリセル部12を有し、画素部11とメモリセル部12の構成によって、以下のような3つの場合に大別される。従って、以下には、(a)画素部11がパッシブマトリクス型、メモリセル部12がパッシブマトリクス型、(b)画素部11がアクティブマトリクス型、メモリセル部12がアクティブマトリクス型、(c)画素部11がアクティブマトリクス型、メモリセル部12がパッシブマトリクス型の3つ場合に大別して説明する。
【0023】
まず、(a)画素部11がパッシブマトリクス型、メモリセル部12がパッシブマトリクス型の構成について、図1、2を参照して説明する。
【0024】
画素部11とメモリセル部12は、基板25上に設けられている(図1(A)参照)。画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図1(B)参照)。また、画素13は発光素子15を有し、メモリセル14は記憶素子16を有する。また、画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数、ソース線ともよぶ)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数、ゲート線ともよぶ)を複数有する。メモリセル部12は、第1の方向に延在する第1の配線Ba(1≦a≦m、mは自然数、ビット線ともよぶ)と、第1の方向と垂直な第2の方向に延在する第2の配線Wb(1≦b≦n、nは自然数、ワード線ともよぶ)を複数有する。
【0025】
次に、上記構成を有する表示装置の断面構造について、図2を参照して説明する。図2の断面図におけるA−Bと、図1(A)の上面図におけるA−Bは対応する。
【0026】
画素部11には、発光素子15が設けられており、発光素子15は、第1の配線Saとして機能する第1の導電層17と、有機化合物層18と、第2の配線Gbとして機能する第2の導電層19とを有する(図2参照)。第1の導電層17と、有機化合物層18と、第2の導電層19は、積層して設けられている。隣接する発光素子15の間には、土手として機能する絶縁層26が設けられている。
【0027】
メモリセル部12には、記憶素子16が設けられており、記憶素子16は、第1の配線Baとして機能する第1の導電層20と、有機化合物層21と、第2の配線Wbとして機能する第2の導電層22とを有する。第1の導電層20と、有機化合物層21と、第2の導電層22は積層して設けられている。隣接する記憶素子16の間には、土手として機能する絶縁層27が設けられている。
【0028】
基板25上にはシール材28が設けられ、基板25と対向基板29は、シール材28により貼り合わされている。また、基板25上には、異方性導電層32を介して第1の導電層17に接する接続フィルム30と、異方性導電層33を介して第1の導電層20に接する接続フィルム31が設けられている。接続フィルム30、31は、具体的には、フレキシブルプリント回路(Flexible Print Circuit、FPC)等に相当する。画素部11とメモリセル部12の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム30、31を介して、外部から入力される。
【0029】
なお、上記の構成では、画素部11とメモリセル部12が共にパッシブマトリクス型であり、基板25上にはトランジスタを作製していない。従って、画素部11とメモリセル部12を制御するためにはICチップを用いるが、そのICチップは、例えば、以下のように設けるとよい。接続フィルム30、31に、駆動回路として機能するICチップ34、35を貼り合わせるか(図1(A)、2参照)、または、基板25上にICチップ34、35を設けるとよい。そうすると、外部に接続するICチップの個数を減らすことができるため、表示装置自体の小型化、薄型化が実現される。つまり、外部に設けるプリント配線基板に設置するICチップの個数を減らすことができるため、表示装置自体の小型化、薄型化が実現される。
【0030】
なお、メモリセル14が含む記憶素子16に対するデータの読み出しは、電気的作用により行われる。具体的には、記憶素子16の第1の導電層20と第2の導電層22の間に電圧を印加し、記憶素子16の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、記憶素子16に電圧を印加した際に記憶素子16が発光してしまう場合がある。
【0031】
従って、発光素子15が含む有機化合物層18と記憶素子16が含む有機化合物層21とが同じ材料から形成されている場合、メモリセル部12が視認されないように筐体を配置して、記憶素子16の発光を視認されないようにするとよい。これは、本発明の表示装置を電子機器に用いた場合に有効である。
【0032】
または、発光素子15が含む有機化合物層18と、記憶素子16が含む有機化合物層21を、互いに異なる構造にするとよい。例えば、有機化合物層18は、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の5層構造とし、有機化合物層21は、発光層を除いた構造とするとよい。具体的には、有機化合物層21を、電子注入層のみ、電子注入層と電子輸送層のみ、正孔輸送層と正孔注入層のみといった構造にするとよい。そうすると、記憶素子16は電圧を印加しても発光しないような素子構造とすることができる。
【0033】
また、発光素子15から発せられる光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれており、一方又は両方を用いることができる。
【0034】
次に、(b)画素部11がアクティブマトリクス型、メモリセル部12がアクティブマトリクス型の構成について、図3、4を参照して説明する。
【0035】
画素部11とメモリセル部12は、基板25上に設けられており、図示する構成では、さらに、駆動回路部61、62が基板25上に設けられている(図3(A)参照)。なお、駆動回路部61、62は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられている。駆動回路部61、62は、必要がなければ設けなくてもよい。
【0036】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図3(B)(C)参照)。また、画素13は、発光素子15と、画素13に対する映像信号の入力を制御するスイッチ用トランジスタ(第1のトランジスタとよぶことがある)41と、発光素子15に対する電流の供給を制御する駆動用トランジスタ(第2のトランジスタとよぶことがある)42を有する。メモリセル14は、記憶素子16と、記憶素子16に対するデータの読み出しやデータの書き込みを制御するスイッチ用トランジスタ43を有する。また、画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数)と、第1の方向に延在する第3の配線Va(1≦a≦x、電源線ともよぶ)を複数有する。メモリセル部12は、第1の方向に延在する第1の配線Ba(1≦a≦m、mは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Wb(1≦b≦n、nは自然数)を複数有する。
【0037】
次に、上記構成を有する表示装置の断面構造について説明する。図4(A)(B)の断面図におけるA−Bと、図3(A)の上面図におけるA−Bは対応する。
【0038】
画素部11には、発光素子15が設けられており、発光素子15は、第1の導電層44と、有機化合物層45と、第2の導電層46を有する(図4(A)参照)。第1の導電層44と有機化合物層45と第2の導電層46は積層して設けられている。発光素子15が含む第1の導電層44は、駆動用トランジスタ42のソース配線又はドレイン配線として機能する導電層50に接続する。隣接する発光素子15の間には、土手として機能する絶縁層58が設けられる。
【0039】
メモリセル部12には、記憶素子16が設けられており、記憶素子16は、第1の導電層47と、有機化合物層48と、第2の導電層49を有する(図4(B)参照)。第1の導電層47と有機化合物層48と第2の導電層49は積層して設けられている。記憶素子16が含む第1の導電層47は、スイッチ用トランジスタ43のソース配線又はドレイン配線として機能する導電層51に接続する。隣接する記憶素子16の間には、土手として機能する絶縁層59が設けられる。
【0040】
駆動回路部61には素子群52が設けられ、駆動回路部62には素子群53が設けられている。素子群52、53は複数のトランジスタからなる。素子群52は、画素部11の動作を制御する駆動回路を構成し、素子群53は、メモリセル部12の動作を制御する駆動回路を構成する。画素部11の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部12の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【0041】
基板25上にはシール材54が設けられ、基板25と対向基板29は、シール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12、駆動回路部61、62の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0042】
接続用導電層57は、導電層36に接続されている。導電層36は、素子群53が含むトランジスタのゲート電極、又は、素子群53が含むトランジスタに接続されたソース配線又はドレイン配線に接続されている。
【0043】
なお、発光素子15が含む有機化合物層45と記憶素子16が含む有機化合物層48とが同じ材料から形成されている場合、メモリセル部12が視認されないように筐体を配置することにより、記憶素子16の発光を視認されないようにするとよい。これは、本発明の表示装置を電子機器に用いた場合に有効である。
【0044】
または、発光素子15が含む有機化合物層45と、記憶素子16が含む有機化合物層48を、互いに異なる構造にするとよい。そして、記憶素子16は電圧を印加しても発光しないような素子構造とするとよい。
【0045】
また、上記の構造では、発光素子15から発する光が基板25側に向かう下面出射の構造を示すが、本発明はこれに制約されない。発光素子15から発する光が対向基板29側に向かう上面出射の構造を採用してもよいし、第1の導電層44と第2の導電層46の両方を、透光性を有する材料で形成するか、光を透過する厚さで形成することにより、発光素子15から発する光が基板25と対向基板29の両方に向かう両面出射の構造を採用してもよい。
【0046】
次に、(c)画素部11がアクティブマトリクス型、メモリセル部12がパッシブマトリクス型の構成について図5〜8を参照して説明する。
【0047】
画素部11とメモリセル部12は、基板25上に設けられており、また、図示する構成では、駆動回路部63が基板25上に設けられている(図5(A)参照)。駆動回路部63は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられており、駆動回路部63は必要がなければ設けなくてもよい。
【0048】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図5(B)(C)参照)。ここで示す画素部11は、図3(B)に示す画素部11の構成と同様であり、メモリセル部12は図1(C)に示すメモリセル部12の構成と同様である。
【0049】
次に、上記構成を有する表示装置の断面構造について、図6を参照して説明する。図6(A)の断面図におけるA−Bと、図5(A)の上面図におけるA−Bは対応する。なお、この場合の断面構造は、メモリセル部12と駆動回路部63が同一の層に設けられる場合(図6(A)参照)と、メモリセル部12が駆動回路部63上に積層して設けられる場合(図6(B)参照)の2つの場合がある。
【0050】
まず、前者の断面構造について説明する(図6(A)参照)。画素部11には、駆動用トランジスタ42と発光素子15が設けられている。画素部11の断面構造は、図4(A)に示す画素部11の断面構造と同様である。メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)に示すメモリセル部12の断面構造と同様である。
【0051】
上記の構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、記憶素子16の第1の導電層20は、素子群60が含むトランジスタのソース配線又はドレイン配線として機能する導電層64に接続する点を特徴とする。
【0052】
次に、後者の断面構造について説明する(図6(B)参照)。画素部11には、駆動用トランジスタ42と発光素子15が設けられている。画素部11の断面構造は、図4(A)、図6(A)に示す画素部11の断面構造と同様である。メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)、図6(A)に示すメモリセル部12の断面構造と同様である。
【0053】
上記の構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、駆動回路部63上にメモリセル部12が積層して設けられている点を特徴とする。
【0054】
基板25上にはシール材54が設けられ、基板25と対向基板29は、シール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12、駆動回路部63の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0055】
接続用導電層57は、導電層36に接続されている。導電層36は、素子群60が含むトランジスタのゲート電極、又は、素子群60が含むトランジスタに接続されたソース配線又はドレイン配線に接続されている。
【0056】
次に、上記構成とは異なる構成の本発明の表示装置について、図7、8を参照して説明する。
【0057】
画素部11とメモリセル部12は、基板25上に設けられており、また図示する構成では、駆動回路部71、72が基板25上に設けられている(図7(A)参照)。駆動回路部71、72は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられており、駆動回路部71、72は必要がなければ設けなくてもよい。
【0058】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する。画素13は、画素13に対する映像信号の入力を制御するスイッチ用トランジスタ73と液晶素子74を有する。画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数)を複数有する。また、メモリセル部12は、図1(C)に示すメモリセル部12の構成と同様である。
【0059】
次に、上記構成を有する表示装置の断面構造について、図8を参照して説明する。図8の断面図におけるA−Bと、図7(A)の上面図におけるA−Bは対応する。
【0060】
画素部11には、スイッチ用トランジスタ73と液晶素子74と容量素子75が設けられている。液晶素子74は、画素電極として機能する第1の導電層76と、液晶層80と、対向電極として機能する第2の導電層78からなる。第1の導電層76と液晶層80の間には配向層77が設けられ、第2の導電層78と液晶層80の間にも配向層79が設けられている。
【0061】
メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)、図6(A)(B)に示すメモリセル部12の断面構造と同様である。
【0062】
駆動回路部71には素子群82が設けられ、駆動回路部72には素子群83が設けられている。素子群82、83は複数のトランジスタからなる。素子群82は、画素部11の動作を制御する駆動回路を構成し、素子群83はメモリセル部12の動作を制御する駆動回路を構成する。
【0063】
基板25上にはシール材54が設けられ、基板25と対向基板29はシール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12及び駆動回路部71、72の各々を構成する複数の素子を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0064】
図8に示す構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、基板25と対向基板29の間に液晶層80が設けられている点を特徴とする。
【0065】
上記構成を有する本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0066】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
(実施の形態2)
【0067】
本発明の表示装置が有する記憶回路の動作について、図9、10を参照して説明する。記憶回路は、メモリセル14がマトリクス状に設けられたメモリセル部12、デコーダ123、124、セレクタ125、読み出し書き込み回路126を有する(図9(A)参照)。
【0068】
記憶素子16は、第1の配線Ba(1≦a≦m)として機能する第1の導電層127と、第2の配線Wb(1≦b≦n)として機能する第2の導電層128と、第1の導電層127と第2の導電層128の間に設けられた有機化合物層129を有する(図10(A)参照)。第1の導電層127と、有機化合物層129と、第2の導電層128の積層体が記憶素子16に相当する。隣接する有機化合物層129の間には、絶縁層133が設けられている。
【0069】
第1の配線Baを構成する第1の導電層127は、第1の方向に延在して設けられ、ワード線Wbを構成する第2の導電層128は、第1の方向と垂直な第2の方向に延在して設けられる。つまり、第1の導電層127と第2の導電層128はストライプ状に、互いに交差するように設けられる。
【0070】
なお、後述するが、有機化合物層129の構成によっては、記憶素子16に対するデータの書き込みを光学的作用により行う場合がある。その場合、第1の導電層127と第2の導電層128のうち、一方又は両方は透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物(ITO)等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。
【0071】
また、図9(A)に示す等価回路図は、パッシブマトリクス型の場合であるが、図3(C)に示したように、各メモリセル14に記憶素子16とスイッチ用トランジスタ43を設けたアクティブマトリクス型を採用してもよい。
【0072】
第1の導電層127と第2の導電層128には、公知の材料を用いることができる。第1の導電層127と第2の導電層128の一方が陽極であり、他方が陰極となる。
【0073】
陽極に用いる材料としては、仕事関数の大きい(好ましくは4.0eV以上)金属材料、合金材料、導電性化合物材料や、これらの混合物材料等を用いることが好ましい。具体的には、インジウム錫酸化物、珪素を含有するインジウム錫酸化物、酸化亜鉛(ZnO)を含む酸化インジウム、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、金属材料の窒化物(例えば、窒化チタン)等が挙げられる。
【0074】
一方、陰極に用いる材料としては、仕事関数の小さい(好ましくは3.8eV以下)金属材料、合金材料、導電性化合物材料や、これらの混合物材料等を用いることが好ましい。具体的には、元素周期律の1族または2族に属する金属、つまり、リチウム(Li)やセシウム(Cs)等のアルカリ金属、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、およびこれらを含む合金(MgAg、AlLi)、ユウロピウム(Er)、イットリビウム(Yb)等の希土類金属およびこれらを含む合金等が挙げられる。ただし、高い電子注入性を有する電子注入層を用いることにより、仕事関数の高い材料、すなわち、通常は陽極に用いられている材料で陰極を形成することもできる。例えば、Al、Ag、ITO等の金属・導電性無機化合物により陰極を形成することもできる。
【0075】
有機化合物層129は、公知の材料を用いることができ、低分子系材料、高分子系材料、シングレット材料、トリプレット材料のいずれを用いることもできる。有機化合物層129を形成する材料には、有機化合物材料のみからなるものだけでなく、無機化合物を一部に含む材料もあり得る。また、有機化合物層129は、正孔注入層、正孔輸送層、正孔阻止層(ホールブロッキング層)、発光層、電子輸送層、電子注入層等を適宜組み合わせて構成されるが、単層で構成してもよいし、複数の層を積層させた構成としてもよいし、複数の層からなるがその境界が明確ではない混合型の構成でもよい。また、有機化合物層129は、インクジェットに代表される液滴吐出法や蒸着法等により形成する。液滴吐出法を用いることにより、材料の利用効率、作製工程の簡略化による作製時間の短縮、作製費用の低減を実現した表示装置を提供することができる。
【0076】
有機化合物層129の具体的な有機化合物材料として、例えば、4、4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)やN,N’−ビス(3−メチルフェニル)−N,N’−ジフェニルベンジジン(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。
【0077】
また、他にも有機化合物材料として、電子輸送性が高い材料を用いることができ、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等を用いることができる。
【0078】
また、他にも有機化合物材料として、4−(ジシアノメチレン)−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、ペリフランテン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp2)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)等を用いることができる。
【0079】
また、上記の有機化合物材料に金属酸化物材料を混合させた材料を用いてもよい。金属酸化物材料とは、例えば、モリブデン酸化物、亜鉛酸化物又はインジウム酸化物であり、これらの金属酸化物材料から選択された1つ又は複数を有機化合物材料に混合させた材料を用いるとよい。
【0080】
また、有機化合物層129には、光学的作用により、その性質が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。
【0081】
次に、上記構成を有する記憶回路にデータの書き込みを行うときの動作について説明する。データの書き込みは、光学的作用又は電気的作用により行う。
【0082】
まず、電気的作用によりデータの書き込みを行う場合について説明する(図9(A)参照)。
【0083】
この場合、最初に、デコーダ123、124、セレクタ125により、1つのメモリセル14を選択する。その後、読み出し書き込み回路126により、メモリセル14にデータを書き込む。より具体的には、選択されたメモリセル14が含む記憶素子16に所定の電圧を印加して、大電流を流し、記憶素子16が含む一対の導電層間を短絡させる。短絡した記憶素子16は、他の記憶素子16と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む場合、選択された記憶素子16に電圧を印加して大電流を流すことによって、短絡させる。
【0084】
なお、本発明は、記憶素子16に所定の電圧を印加して、記憶素子16を短絡させることによりデータを書き込む形態に制約されず、記憶素子16の素子構造や印加する電圧を調整することにより、記憶素子16に所定の電圧を印加して、一対の導電層間の有機化合物層129を絶縁化させることによりデータを書き込んでもよい。この場合、絶縁化した有機化合物層129を含む記憶素子16は、他の記憶素子16と比較すると、抵抗値が大幅に高くなる。このように、電気的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む場合、選択された記憶素子16に電圧を印加して一対の導電層間の有機化合物層129を絶縁化させる。
【0085】
次に、光学的作用によりデータの書き込みを行う場合について説明する(図10(B)(C)参照)。この場合、透光性を有する導電層側(ここでは第2の導電層128とする)から、レーザ照射装置132により、有機化合物層129にレーザ光を照射することにより、データの書き込みを行う。より詳しくは、選択された記憶素子16が含む有機化合物層129にレーザ光を照射して有機化合物層129を破壊する。破壊された有機化合物層129は、絶縁化し、他の記憶素子16と比較すると抵抗値が大幅に大きくなる。このように、レーザ光の照射により、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む際は、記憶素子16にレーザ光を照射して破壊することによって抵抗値を大きくする。
【0086】
なお、本発明は、記憶素子16にレーザ光を照射して、有機化合物層129を絶縁化することによりデータを書き込む形態に制約されず、記憶素子16の素子構造やレーザ光の強度を調整することにより、記憶素子16にレーザ光を照射して、有機化合物層129を絶縁破壊して、一対の導電層を短絡させることによりデータを書き込んでもよい。この場合、一対の導電層を短絡させた記憶素子16は、他の記憶素子16と比較すると、抵抗値が大幅に低くなる。このように、光学的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行ってもよい。
【0087】
また、有機化合物層129として、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された有機化合物層129の導電性が増加し、記憶素子16の抵抗値が低くなる。一方、照射されていない有機化合物層129は導電性を有することがなく、記憶素子16の抵抗値は変化しない。この場合も、選択された有機化合物層129にレーザ光を照射することにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む際は、選択された記憶素子16にレーザ光を照射して導電性を増加させる。
【0088】
続いて、データの読み出しを行う際の動作について説明する(図9(A)(B)参照)。ここでは、読み出し書き込み回路126は、抵抗素子146とセンスアンプ147を含む構成とする。但し、読み出し書き込み回路126の構成は上記構成に制約されず、どのような構成を有していてもよい。
【0089】
データの読み出しは、第1の導電層127と第2の導電層128の間に電圧を印加して、記憶素子16の抵抗値を読み取ることにより行う。例えば、上述したように、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていない記憶素子16の抵抗値と、電気的作用を加えた記憶素子16の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0090】
また、有機化合物層129にレーザ光を照射することによりデータの書き込みを行った場合も同様であり、光学作用を加えていない記憶素子16の抵抗値と、光学的作用を加えた記憶素子16の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0091】
また、有機化合物層129に、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いた場合も同様であり、光学的作用を加えていない記憶素子16の抵抗値と、光学的作用を加えた記憶素子の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0092】
例えば、メモリセル部12が含む複数のメモリセル14から、x列目y行目に配置されたメモリセル14のデータの読み出しを行う場合、まず、デコーダ123、124、セレクタ125により、x列目のビット線Bxと、y行目のワード線Wyを選択する。そうすると、メモリセル14が含む記憶素子16と、抵抗素子146とは、直列に接続された状態となる。ここで、直列に接続された記憶素子16と抵抗素子146の両端に電圧が印加されると、ノードαの電位は、記憶素子16の抵抗値に従って、抵抗分割された電位(抵抗素子146の一端の端子の電位)となる。ノードαの電位は、センスアンプ147に供給され、当該センスアンプ147において、「0」と「1」のどちらの情報を有しているかを判別される。その後、センスアンプ147において判別された「0」と「1」の情報を含む信号は、外部に供給される。
【0093】
上記の方法によると、記憶素子16の情報は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、電気的作用を加えていない記憶素子16と、電気的作用を加えた記憶素子16の抵抗値の相違に起因した電流値の相違を利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
【0094】
また、上記構成とは異なる構成として、第1の導電層127と有機化合物層129の間に、整流性を有する素子を設けてもよい。整流性がある素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ダイオードとは、PN接合を含むダイオード、PIN接合を含むダイオード、アバランツェダイオードを用いるとよい。
【0095】
このように、整流性がある素子を設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。
【0096】
本発明の表示装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止してセキュリティを確保しつつ、新たなデータを追記することができる。従って、本発明は、多機能化と高機能化と高付加価値化を実現した表示装置を提供することができる。
【0097】
本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0098】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
【実施例1】
【0099】
発光素子は、周囲の温度により、抵抗値が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が室温よりも高くなると抵抗値が低下し、温度が室温よりも低くなると抵抗値が増加する。従って、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると電流値が低下して所望の輝度よりも低い輝度となってしまう。また、発光素子は、時間の経過に伴い、抵抗値が変化する性質を有する。具体的には、時間の経過に伴い、抵抗値が増加する。そのため、時間が経過すると、電流値が減少して、所望の輝度よりも低い輝度となってしまう。そこで、本発明の表示装置が含む記憶回路を用いて、周囲の温度や時間の経過に伴う発光素子の特性変化を補償する方法について、図11を参照して説明する。
【0100】
基板25上には、画素部11とメモリセル部12とが設けられており、基板25の外部には、時間検出回路93、補正回路94、温度検出回路95、電源回路96が設けられている(図11(A)参照)。基板25上の素子と、回路93〜96の各回路とは、接続フィルム31を介して電気的接続する。なお、可能ならば、基板25上に、各回路93〜96を構成する素子を設けてもよい。
【0101】
記憶回路は、メモリセル部12に設けられた複数の素子により構成される。記憶回路には、発光素子の電流電圧特性のデータが記憶されており、具体的には発光素子の電流電圧特性の経時特性(図11(B)参照)と、電流電圧特性の時間特性(図11(C)参照)が記憶されている。
【0102】
時間検出回路93は、発光素子の点灯時間を検出する回路であり、点灯時間の検出は、画素部11に電源が与えられた時間を検出することで行ってもよいし、画素部11内の画素に入力される映像信号をサンプリングすることで行ってもよい。
【0103】
温度検出回路95は、温度を検出する回路であり、市販の温度センサや、温度モニター用の発光素子により構成される。なお、温度モニター用の発光素子とは、両電極間に常に一定の電流を流すようにして、温度変化による発光素子の抵抗値の変動を検出することで、温度を検出する素子である。
【0104】
電源回路96は、基板25上の画素部11とメモリセル部12の各々の素子に電源を供給する回路である。
【0105】
補正回路94は、発光素子の特性変化を補償するために、画素部11内の画素に入力される映像信号と、画素部11に与える電源電位の一方又は両方を補正する。以下には、補正回路94の詳しい動作について説明する。
【0106】
まず、補正回路94に対し、時間検出回路93と温度検出回路95の一方又は両方から、経過時間と温度の一方又は両方の情報が供給される。そうすると、補正回路94では、時間検出回路93と温度検出回路95の一方又は両方から供給された情報と、記憶回路に記憶された発光素子の経時特性又は温度特性と比較し、発光素子の特性変化を補償するために、映像信号と電源電位の一方又は両方を補正する。
【0107】
具体的には、例えば、温度検出回路95から温度が室温よりも高いという情報を得た場合、記憶回路に記憶された発光素子の温度特性に基づき、映像信号の階調数を下げる補正と電源電位を低くする補正の一方又は両方を行って、所望の輝度を得るようにする。
【0108】
また、温度検出回路95から、温度が室温よりも低いという情報を得た場合、記憶回路に記憶された発光素子の経時特性に基づき、映像信号の階調数を上げる動作と電源電位を高くする動作の一方又は両方を行って、所望の輝度を得るようにする。
【0109】
また、時間検出回路93から得た点灯時間の情報と、記憶回路に記憶された経時特性とを比較し、発光素子の経時変化が進行していることが判明した場合は、映像信号の階調数を上げる動作と電源電位を高くする動作の一方又は両方を行って、所望の輝度を得るようにする。
【0110】
なお電源電位を補正する動作は、画素部11に設けられた全ての画素に対して行うことになるため、特性変化が最も低い発光素子に合わせて電源電位を補正し、それ以外の発光素子に対しては、補正した映像信号を供給することにより対応するとよい。
【実施例2】
【0111】
本発明の表示装置が含む画素部11には、複数の画素13が設けられる。画素13の回路構成として、2つのトランジスタを設けられる場合(図3(B)、図5(B)参照)を上述したが、以下には、上記構成とは異なる画素13の回路構成について、図12を参照して説明する。
【0112】
まず、画素13に3つのトランジスタを設ける場合について説明する(図12(A)参照)。この場合、画素13内に、画素13に対するビデオ信号の入力を制御するスイッチ用トランジスタ41と、発光素子15に流れる電流値を制御する駆動用トランジスタ42と、発光素子15を強制的に非点灯にする消去用トランジスタ84の3つのトランジスタが設けられる。また、画素部11には、ソース線Sa、電源線Va、ゲート線Gb、リセット線Rbが設けられる。この構成では、発光素子15に強制的に電流が流れない状態を作ることができる。従って、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。その結果、デューティ比が向上して、動画の表示を良好に行うことができる。
【0113】
また、画素13内に4つのトランジスタが設けられる場合について説明する(図12(B)参照)。この場合、画素13内に、画素13に対するビデオ信号の入力を制御するスイッチ用トランジスタ41と、発光素子15を強制的に非点灯にする消去用トランジスタ84と、発光素子15に流れる電流値を決定する駆動用トランジスタ85と、発光素子15に対する電流の供給を制御する電流制御用トランジスタ86とが設けられる。また、画素部11には、ソース線Sa、電源線Va、電源線Pa、ゲート線Gb、リセット線Rbが設けられる。
【0114】
この構成では、駆動用トランジスタ85のゲート電極の電位を固定にして常に電流が流せる状態にし、なおかつを飽和領域で動作させる。一方、電流制御用トランジスタ86は線形領域で動作させる。線形領域で動作する電流制御用トランジスタ86のソースとドレインの間の電圧の値は小さい。従って、電流制御用トランジスタ86のゲート・ソース間電圧の僅かな変動は、発光素子15に流れる電流値に影響を及ぼさない。発光素子15の電流値は、飽和領域で動作する駆動用トランジスタ85により決定される。従って、トランジスタの特性バラツキに起因した発光素子15の輝度ムラを改善して、画質を高めることができる。
【0115】
なお、上記構成において、駆動用トランジスタ42、電流制御用トランジスタ86のゲート・ソース間電圧を保持する容量素子を設けてもよい。この容量素子は、画素13に入力されるビデオ信号を保持するものである。但し、寄生容量やゲート容量で賄うことができる場合は、明示的に設けなくてもよい。
【実施例3】
【0116】
本発明の表示装置の一形態について、図13を参照して説明する。表示装置は、大別して、データ記憶ブロック、表示ブロック、画像処理ブロック、制御ブロックの4つのブロックを有し、全てのブロックは、基板100上に設けられる。データ記憶ブロックは、プログラム用記憶回路101、作業領域用記憶回路102、音声データ用記憶回路103、ラインバッファ用記憶回路104a、104b、インレンジ用記憶回路105、カラーパレット用記憶回路106、メモリコントローラ107、デコーダとレジスタ108、コントローラ109、音声データ用DA変換回路と演算増幅器110、メモリ用参照電源発生回路111、階調電源112を有する。表示ブロックは、画素部113と駆動回路部114、115を有する。画像処理ブロックは、画像処理回路116を有する。制御ブロックは、CPU(Central Processing Unit、中央処理回路)117を有する。
【0117】
上記のように、表示ブロックだけではなく、データ記憶ブロック、画像処理ブロック及び制御ブロックを有する表示装置は、接続するICの個数を減らし、小型・薄型・軽量を実現する。また、表示ブロック、画像処理ブロック及び制御ブロックが互いに隣接している本発明の表示装置は、データの流れに沿った配置となっており、動作を正確に行うことができる。
【0118】
本発明は、記憶回路101〜106の各々として、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を用いることを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例4】
【0119】
本発明の表示装置を用いた電子機器の一態様について、図14、15を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705とを含む(図14参照)。パネル2701は、画素部11とメモリセル部12を有する。また、パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置(ICチップともよぶ)が実装されている。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理回路(CPU)、メモリ、電源回路、画像処理回路、音声処理回路、送受信回路、時間検出回路、補正回路、温度検出回路等のいずれかの機能を有する。
【0120】
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と一体化される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素部11は、筐体2700に設けられた開口窓から視認できるように配置されている。
【0121】
なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図15を参照して説明する。
【0122】
携帯電話装置は、画素部9102等を含む(図15(A)参照)。基板上に画素部9102と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯電話装置を提供することができる。携帯電話装置は持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9102と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、携帯電話装置に用いることは有用である。
【0123】
携帯型ゲーム装置は、画素部9801等を含む(図15(B)参照)。基板上に画素部9801と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯型ゲーム機を提供することができる。なお、携帯型ゲーム装置は持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9801と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、携帯型ゲーム装置に用いることは有用である。
【0124】
デジタルビデオカメラは、画素部9701、9702等を含む(図15(C)参照)。基板上に画素部9701、9702と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したデジタルビデオカメラを提供することができる。なお、デジタルビデオカメラは持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9701、9702と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、デジタルビデオカメラに用いることは有用である。
【0125】
携帯情報端末は、画素部9201等を含む(図15(D)参照)。基板上に画素部9201と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯情報端末を提供することができる。なお、携帯情報端末は持ち運ぶ必要があるために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9201と記憶回路を有する本発明の表示装置は、高機能であるにも関わらず、小型、薄型を実現しているため、携帯情報端末に用いることは有用である。
【0126】
テレビジョン装置は、画素部9301等を含む(図15(E)参照)。基板上に画素部9301と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したテレビジョン装置を提供することができる。
【0127】
モニター装置は、画素部9401等を含む(図15(F)参照)。基板上に画素部9401と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したモニター装置を提供することができる。
【0128】
上記の通り、本発明は、テレビジョン装置(テレビ、テレビジョン受信機ともよぶ)、デジタルカメラ、携帯電話装置(携帯電話機、携帯電話ともよぶ)やPDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター装置(モニターともよぶ)、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例5】
【0129】
本実施例では、基板上に記憶素子を作製し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性を調べた実験の結果について説明する。記憶素子は、基板上に、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子であり、第1の導電層は酸化珪素とインジウム錫酸化物の化合物、第1の有機化合物層はN,N’−ビス(3−メチルフェニル)−N,N’−ジフェニルベンジジン(TPDと略称されることがある)、第2の有機化合物層は、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPDと略称されることがある)、第2の導電層はアルミニウムにより形成した。また、第1の有機化合物層は10nm、第2の有機化合物層は50nmの膜厚で形成した。
【0130】
まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、記憶素子の電流電圧特性の測定結果について、図16を参照して説明する。図16は、横軸が電圧値、縦軸が電流値、プロット261は電気的作用によりデータを書き込み前の記憶素子の電流電圧特性、プロット262は電気的作用によりデータを書き込んだ後の記憶素子の電流電圧特性を示す。図16から、データの書き込み前と、データの書き込み後とで、記憶素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧1Vでは、データ書き込み前の電流値は4.8×10−5mAであるのに対し、データ書き込み後の電流値は1.1×102mAであり、データの書き込み前と、データの書き込み後では、電流値に7桁(107倍)の変化が生じている。このように、データの書き込み前と、データの書き込み後では、記憶素子の抵抗値に変化が生じており、この記憶素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。
【0131】
なお、上記のような記憶素子を記憶回路として用いる場合、データの読み出し動作の度に、記憶素子には所定の電圧値(短絡しない程度の電圧値)が印加され、その抵抗値の読み取りが行われる。従って、上記の記憶素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。そこで、データの読み出し動作を行った後の記憶素子の電流電圧特性の測定結果について、図17を参照して説明する。なお、この実験では、データの読み出し動作を1回行う度に、記憶素子の電流電圧特性を測定した。データの読み出し動作は合計5回行ったので、記憶素子の電流電圧特性の測定は合計5回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子と、抵抗値が変化していない記憶素子の2つの記憶素子に対して行った。
【0132】
図17は、横軸が電圧値、縦軸が電流値、プロット271は電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子の電流電圧特性、プロット272は抵抗値が変化していない記憶素子の電流電圧特性を示す。プロット271から分かるように、抵抗値が変化していない記憶素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。同様に、プロット272から分かるように、抵抗値が変化した記憶素子の電流電圧特性も、電圧値が1V以上のときに特に良好な再現性を示す。上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は大きく変化せず、再現性は良好である。従って、上記の記憶素子を記憶回路として用いることができることが分かる。
【実施例6】
【0133】
本実施例では、基板上に記憶素子を作成し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性の測定結果について、図18〜20を参照して説明する。図18〜20において、横軸は電圧値(V)、縦軸は電流密度値(mA/cm2)である。また、図18〜20において、丸印のプロットはデータの書き込み前の記憶素子の電流電圧特性の測定結果、四角印のプロットはデータの書き込み後の記憶素子の電流電圧特性の測定結果を示す。なお、記憶素子に電気的作用によりデータの書き込みを行うとは、記憶素子に電圧を印加して、記憶素子を短絡させることである。
【0134】
電圧電流特性の測定には、6つの試料(試料1〜試料6)を用いた。6つの試料の水平面における大きさは、2mm×2mmである。以下には、6つの試料の積層構造について説明する。
【0135】
試料1は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料1は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで形成した。試料1の電流電圧特性の測定結果を図18(A)に示す。
【0136】
試料2は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料2は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層を、2,3,5,6−テトラフルオロ−7,7,8,8,−テトラシアノキノジメンタン(F4−TCNQと略称されることがある)を添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで、F4−TCNQを0.01wt%添加して形成した。試料2の電流電圧特性の測定結果を図18(B)に示す。
【0137】
試料3は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料3は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成し、第2の有機化合物層を厚さ1nmで形成した。試料3の電流電圧特性の測定結果を図19(A)に示す。
【0138】
試料4は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料4は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をF4−TCNQで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ1nmで形成し、第2の有機化合物層を厚さ50nmで形成した。試料4の電流電圧特性の測定結果を図19(B)に示す。
【0139】
試料5は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料5は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層を、F4−TCNQを添加したTPDで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで、F4−TCNQを0.01wt%添加して形成した。また、第2の有機化合物層を厚さ40nmで形成した。試料5の電流電圧特性の測定結果を図20(A)に示す。
【0140】
試料6は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料6は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQを添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで形成した。また、第2の有機化合物層を厚さ10nmで、F4−TCNQを0.01wt%添加して形成した。試料6の電流電圧特性の測定結果を図20(B)に示す。
【0141】
図18〜20に示す測定結果から、試料1〜試料6において、データの書き込み前(記憶素子の短絡前)と、データの書き込み後(記憶素子の短絡後)で、記憶素子の電流電圧特性に大きな変化がみられた。
【0142】
また、試料1の書き込み電圧(V)は8.4であった。試料2の書き込み電圧(V)は4.4であった。試料3の書き込み電圧(V)は3.2であった。試料4の書き込み電圧(V)は5.0であった。試料5の書き込み電圧(V)は6.1であった。試料6の書き込み電圧(V)は7.8であった。試料1〜試料6の書き込み電圧には、再現性があり、誤差は0.1V以内であった。
【0143】
次に、試料1〜6のデータの書き込み前とデータの書き込み後の電流密度の変化について説明する。電流密度の変化を示す値R1は、書き込み後の記憶素子に電圧を1V印加したときの電流密度Aを、書き込み前の記憶素子に電圧を1V印加したときの電流密度Bで除した値(R1=A÷B)である。電流密度の変化を示す値R2は、書き込み後の記憶素子に電圧を3V印加したときの電流密度Cを、書き込み前の記憶素子に電圧を3V印加したときの電流密度Dで除した値(R2=C÷D)である。
【0144】
試料1のR1は1.9×107であり、R2は8.4×103であった。試料2のR1は8.0×108であり、R2は2.1×102であった。試料3のR1は8.7×104であり、R2は2.0×102であった。試料4のR1は3.7×104であり、R2は1.0×101であった。試料5のR1は2.0×105であり、R2は5.9×101であった。試料6のR1は2.0×104であり、R2は2.5×102であった。上記の結果より、試料1〜6において、印加電圧が3Vのときの電流値の変化と、印加電圧が1Vのときの電流値の変化は、103倍以上であることが分かる。
【図面の簡単な説明】
【0145】
【図1】本発明の表示装置を示す図(実施の形態1)。
【図2】本発明の表示装置を示す図(実施の形態1)。
【図3】本発明の表示装置を示す図(実施の形態1)。
【図4】本発明の表示装置を示す図(実施の形態1)。
【図5】本発明の表示装置を示す図(実施の形態1)。
【図6】本発明の表示装置を示す図(実施の形態1)。
【図7】本発明の表示装置を示す図(実施の形態1)。
【図8】本発明の表示装置を示す図(実施の形態1)。
【図9】本発明の表示装置を示す図(実施の形態2)。
【図10】本発明の表示装置を示す図(実施の形態2)。
【図11】本発明の表示装置を示す図(実施例1)。
【図12】本発明の表示装置を示す図(実施例2)。
【図13】本発明の表示装置を示す図(実施例3)。
【図14】本発明の表示装置を用いた電子機器を示す図(実施例4)。
【図15】本発明の表示装置を用いた電子機器を示す図(実施例4)。
【図16】記憶素子の電流電圧特性を示す図(実施例5)。
【図17】記憶素子の電流電圧特性を示す図(実施例5)。
【図18】記憶素子の電流電圧特性を示す図(実施例6)。
【図19】記憶素子の電流電圧特性を示す図(実施例6)。
【図20】記憶素子の電流電圧特性を示す図(実施例6)。
【技術分野】
【0001】
本発明は、複数の画素と複数のメモリセルを有する表示装置に関する。本発明は、複数の画素と複数のメモリセルを有する表示装置を用いた電子機器に関する。
【背景技術】
【0002】
近年、基板上に様々な回路を作り込んだ表示装置の開発が進められており、例えば、画像を表示するアクティブマトリクス回路と、アクティブマトリクス回路の動作を制御する駆動回路とを一体形成したモノリシック型表示装置がある(例えば、特許文献1参照)。
【特許文献1】特開平10−228248号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
基板上に作り込む回路として、画像を表示する画素部と、画素部の動作を制御する駆動回路だけではなく、データを記憶する記憶回路を設けると、高機能、多機能、付加価値が高い表示装置を提供することができる。記憶回路としては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性のメモリであり、電源をオフにすると、データを再書き込みしなければならないという欠点がある。FeRAMは不揮発性のメモリであるが、強誘電体層を含む容量素子を用いているため、作製工程が増加するという欠点がある。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできないという欠点がある。EPROM、EEPROM、フラッシュメモリは、不揮発性のメモリではあるが、2つのゲート電極を含む素子を用いているため、作製工程が増加するという欠点がある。
【0004】
そこで本発明は、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置、表示装置を用いた電子機器の提供を課題とする。
【課題を解決するための手段】
【0005】
本発明は、一対の導電層間に有機化合物層が挟まれた簡単な構造の記憶素子からなる記憶回路を有する表示装置を提供する。上記構成を有する本発明により、不揮発性であって、データの追記が可能で、作製工程が増加することがない記憶回路を有する表示装置を提供することができる。
【0006】
本発明の表示装置は、基板上に設けられ、画像を表示する複数の画素と、データを記憶する複数のメモリセルを有する。複数の画素の各々は発光素子を有し、複数のメモリセルの各々は記憶素子を有する。発光素子と記憶素子の各々は、第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接する第2の導電層とを有する。
【0007】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は発光素子を有し、複数のメモリセルの各々は記憶素子を有する。画素部とメモリセル部の各々は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。発光素子と記憶素子の各々は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。
【0008】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は、発光素子と駆動用トランジスタ(第1のトランジスタに相当)を有し、複数のメモリセルの各々は、記憶素子とスイッチ用トランジスタ(第2のトランジスタに相当)を有する。発光素子と記憶素子の各々は、第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接する第2の導電層を有する。発光素子が含む第1の導電層又は第2の導電層は、駆動用トランジスタのソース領域又はドレイン領域に接続し、記憶素子が含む第1の導電層又は第2の導電層は、スイッチ用トランジスタのソース領域又はドレイン領域に接続する。
【0009】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有する。メモリセル部は複数のメモリセルを有し、複数の画素の各々は、発光素子と駆動用トランジスタを有する。発光素子は一対の導電層と、一対の導電層の間に設けられた有機化合物層を有する。発光素子が含む一対の導電層の一方は、駆動用トランジスタのソース領域又はドレイン領域に接続する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。
【0010】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部と駆動回路部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有し、駆動回路部は複数のトランジスタを有する。複数の画素の各々は、発光素子と駆動用トランジスタを有し、発光素子は一対の導電層と、一対の導電層の間に設けられた有機化合物層を有する。発光素子が含む一対の導電層の一方は、駆動用トランジスタのソース領域又はドレイン領域に接続する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有する。メモリセル部は駆動回路部と重なるように設けられる。
【0011】
本発明の表示装置は、基板上に設けられた画素部とメモリセル部を有する。画素部は複数の画素を有し、メモリセル部は複数のメモリセルを有する。複数の画素の各々は、液晶素子とトランジスタを有する。メモリセル部は、第1の方向に延在する第1の配線と、第1の方向と垂直な第2の方向に延在する第2の配線を複数有する。複数のメモリセルの各々は、記憶素子を有し、記憶素子は、第1の配線として機能する第1の導電層と、第1の導電層に接する有機化合物層と、有機化合物層に接し第2の配線として機能する第2の導電層とを有することを特徴とする。
【0012】
上記構成を有する表示装置において、記憶素子は、光学的作用により導電性が変化する素子である。また、記憶素子は、光学的作用により抵抗値が変化する素子である。また、記憶素子は、電気的作用により抵抗値が変化する素子である。また、有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなる。また、有機化合物層は、電子輸送材料又はホール輸送材料からなる。また、本発明は、上記構成の表示装置を用いることを特徴とする電子機器を提供する。
【0013】
上記構成を有する表示装置において、記憶素子は、電気的作用により、第1の導電層と第2の導電層の距離が変化する素子である。これは、電気的作用により、記憶素子にデータの書き込みを行う際、記憶素子に電圧を印加し、第1の導電層と第2の導電層を短絡させる場合があることに相当する。つまり、記憶素子に電圧を印加して第1の導電層と第2の導電層を短絡させる場合は、第1の導電層と第2の導電層を短絡させる前と比較して、第1の導電層と第2の導電層の距離が変化する。
【0014】
また、有機化合物層は、少なくとも、キャリア輸送性材料を有する。これは、電気的作用によりデータの書き込みを行う際に、キャリアを輸送して、電流を流すことが必要となるためである。また、有機化合物層は、キャリア輸送性材料を有し、その導電率は、1.0×10−3S・cm以下であり、なおかつ1.0×10−15S・cm以上である。
【0015】
また、有機化合物層の厚さは5〜60nm、好ましくは10〜20nmである。これは、有機化合物層の厚さが5nm以下だと、厚さの制御が困難であり、厚さにバラツキが生じてしまうからである。また、有機化合物層の厚さが60nm以上だと、電気的作用によるデータの書き込みに必要な消費電力が高くなってしまうからである。また、有機化合物層の10〜20nmという厚さの範囲は、より、有機化合物層の厚さにバラツキが生じにくく、なおかつ、消費電力を抑制することができる範囲である。また、基板は、フレキシブル性を有していてもよい。
【0016】
本発明の表示装置には、非晶質半導体層、微結晶半導体層、結晶質半導体層、単結晶半導体層、有機半導体層等のいずれを用いたトランジスタを用いてもよい。トランジスタは、半導体層、ゲート絶縁層及びゲート電極が順に積層されたトップゲート型、ゲート電極、ゲート絶縁層及び半導体層が順に積層されたボトムゲート型、第1のゲート電極、第1のゲート絶縁層、半導体層、第2のゲート絶縁層及び第2のゲート電極が順に積層されたデュアルゲート型のいずれの構造のトランジスタを用いてもよい。また、ソース、ドレイン、ゲート電極及びチャネル形成領域を含むトランジスタ、ソース、ドレイン、複数のゲート電極及び複数のチャネル形成領域を含むトランジスタのどちらの構造のトランジスタを用いてもよい。
【0017】
また、本発明の表示装置が含むメモリセル部には、ビデオ信号や各種の制御信号などのデータが記憶されている。メモリセル部に記憶されたデータは、適宜、画素部に供給される。画素部は、メモリセル部から供給されたビデオ信号や各種信号に基づき、画像を表示する。このように、画像を表示する画素部と、データを記憶するメモリセル部とを同一基板上に形成することで、外部に接続されるICチップの個数を減らし、小型、薄型、軽量を実現した表示装置を提供することができる。
【発明の効果】
【0018】
本発明の表示装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造(不正に書き換える行為)を防止してセキュリティを確保しつつ、新たなデータを追記することができる。従って、本発明は、多機能化と高機能化と高付加価値化を実現した表示装置を提供することができる。
【0019】
本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0020】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。このような効果は、小型、薄型、軽量が求められる携帯端末にとって特に有用な効果である。
【発明を実施するための最良の形態】
【0021】
本発明の実施の形態について、図面を参照して詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
【0022】
本発明の表示装置の構成について、図1〜8を参照して説明する。本発明の表示装置は、画素部11と、メモリセル部12を有し、画素部11とメモリセル部12の構成によって、以下のような3つの場合に大別される。従って、以下には、(a)画素部11がパッシブマトリクス型、メモリセル部12がパッシブマトリクス型、(b)画素部11がアクティブマトリクス型、メモリセル部12がアクティブマトリクス型、(c)画素部11がアクティブマトリクス型、メモリセル部12がパッシブマトリクス型の3つ場合に大別して説明する。
【0023】
まず、(a)画素部11がパッシブマトリクス型、メモリセル部12がパッシブマトリクス型の構成について、図1、2を参照して説明する。
【0024】
画素部11とメモリセル部12は、基板25上に設けられている(図1(A)参照)。画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図1(B)参照)。また、画素13は発光素子15を有し、メモリセル14は記憶素子16を有する。また、画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数、ソース線ともよぶ)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数、ゲート線ともよぶ)を複数有する。メモリセル部12は、第1の方向に延在する第1の配線Ba(1≦a≦m、mは自然数、ビット線ともよぶ)と、第1の方向と垂直な第2の方向に延在する第2の配線Wb(1≦b≦n、nは自然数、ワード線ともよぶ)を複数有する。
【0025】
次に、上記構成を有する表示装置の断面構造について、図2を参照して説明する。図2の断面図におけるA−Bと、図1(A)の上面図におけるA−Bは対応する。
【0026】
画素部11には、発光素子15が設けられており、発光素子15は、第1の配線Saとして機能する第1の導電層17と、有機化合物層18と、第2の配線Gbとして機能する第2の導電層19とを有する(図2参照)。第1の導電層17と、有機化合物層18と、第2の導電層19は、積層して設けられている。隣接する発光素子15の間には、土手として機能する絶縁層26が設けられている。
【0027】
メモリセル部12には、記憶素子16が設けられており、記憶素子16は、第1の配線Baとして機能する第1の導電層20と、有機化合物層21と、第2の配線Wbとして機能する第2の導電層22とを有する。第1の導電層20と、有機化合物層21と、第2の導電層22は積層して設けられている。隣接する記憶素子16の間には、土手として機能する絶縁層27が設けられている。
【0028】
基板25上にはシール材28が設けられ、基板25と対向基板29は、シール材28により貼り合わされている。また、基板25上には、異方性導電層32を介して第1の導電層17に接する接続フィルム30と、異方性導電層33を介して第1の導電層20に接する接続フィルム31が設けられている。接続フィルム30、31は、具体的には、フレキシブルプリント回路(Flexible Print Circuit、FPC)等に相当する。画素部11とメモリセル部12の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム30、31を介して、外部から入力される。
【0029】
なお、上記の構成では、画素部11とメモリセル部12が共にパッシブマトリクス型であり、基板25上にはトランジスタを作製していない。従って、画素部11とメモリセル部12を制御するためにはICチップを用いるが、そのICチップは、例えば、以下のように設けるとよい。接続フィルム30、31に、駆動回路として機能するICチップ34、35を貼り合わせるか(図1(A)、2参照)、または、基板25上にICチップ34、35を設けるとよい。そうすると、外部に接続するICチップの個数を減らすことができるため、表示装置自体の小型化、薄型化が実現される。つまり、外部に設けるプリント配線基板に設置するICチップの個数を減らすことができるため、表示装置自体の小型化、薄型化が実現される。
【0030】
なお、メモリセル14が含む記憶素子16に対するデータの読み出しは、電気的作用により行われる。具体的には、記憶素子16の第1の導電層20と第2の導電層22の間に電圧を印加し、記憶素子16の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、記憶素子16に電圧を印加した際に記憶素子16が発光してしまう場合がある。
【0031】
従って、発光素子15が含む有機化合物層18と記憶素子16が含む有機化合物層21とが同じ材料から形成されている場合、メモリセル部12が視認されないように筐体を配置して、記憶素子16の発光を視認されないようにするとよい。これは、本発明の表示装置を電子機器に用いた場合に有効である。
【0032】
または、発光素子15が含む有機化合物層18と、記憶素子16が含む有機化合物層21を、互いに異なる構造にするとよい。例えば、有機化合物層18は、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の5層構造とし、有機化合物層21は、発光層を除いた構造とするとよい。具体的には、有機化合物層21を、電子注入層のみ、電子注入層と電子輸送層のみ、正孔輸送層と正孔注入層のみといった構造にするとよい。そうすると、記憶素子16は電圧を印加しても発光しないような素子構造とすることができる。
【0033】
また、発光素子15から発せられる光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれており、一方又は両方を用いることができる。
【0034】
次に、(b)画素部11がアクティブマトリクス型、メモリセル部12がアクティブマトリクス型の構成について、図3、4を参照して説明する。
【0035】
画素部11とメモリセル部12は、基板25上に設けられており、図示する構成では、さらに、駆動回路部61、62が基板25上に設けられている(図3(A)参照)。なお、駆動回路部61、62は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられている。駆動回路部61、62は、必要がなければ設けなくてもよい。
【0036】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図3(B)(C)参照)。また、画素13は、発光素子15と、画素13に対する映像信号の入力を制御するスイッチ用トランジスタ(第1のトランジスタとよぶことがある)41と、発光素子15に対する電流の供給を制御する駆動用トランジスタ(第2のトランジスタとよぶことがある)42を有する。メモリセル14は、記憶素子16と、記憶素子16に対するデータの読み出しやデータの書き込みを制御するスイッチ用トランジスタ43を有する。また、画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数)と、第1の方向に延在する第3の配線Va(1≦a≦x、電源線ともよぶ)を複数有する。メモリセル部12は、第1の方向に延在する第1の配線Ba(1≦a≦m、mは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Wb(1≦b≦n、nは自然数)を複数有する。
【0037】
次に、上記構成を有する表示装置の断面構造について説明する。図4(A)(B)の断面図におけるA−Bと、図3(A)の上面図におけるA−Bは対応する。
【0038】
画素部11には、発光素子15が設けられており、発光素子15は、第1の導電層44と、有機化合物層45と、第2の導電層46を有する(図4(A)参照)。第1の導電層44と有機化合物層45と第2の導電層46は積層して設けられている。発光素子15が含む第1の導電層44は、駆動用トランジスタ42のソース配線又はドレイン配線として機能する導電層50に接続する。隣接する発光素子15の間には、土手として機能する絶縁層58が設けられる。
【0039】
メモリセル部12には、記憶素子16が設けられており、記憶素子16は、第1の導電層47と、有機化合物層48と、第2の導電層49を有する(図4(B)参照)。第1の導電層47と有機化合物層48と第2の導電層49は積層して設けられている。記憶素子16が含む第1の導電層47は、スイッチ用トランジスタ43のソース配線又はドレイン配線として機能する導電層51に接続する。隣接する記憶素子16の間には、土手として機能する絶縁層59が設けられる。
【0040】
駆動回路部61には素子群52が設けられ、駆動回路部62には素子群53が設けられている。素子群52、53は複数のトランジスタからなる。素子群52は、画素部11の動作を制御する駆動回路を構成し、素子群53は、メモリセル部12の動作を制御する駆動回路を構成する。画素部11の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部12の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【0041】
基板25上にはシール材54が設けられ、基板25と対向基板29は、シール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12、駆動回路部61、62の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0042】
接続用導電層57は、導電層36に接続されている。導電層36は、素子群53が含むトランジスタのゲート電極、又は、素子群53が含むトランジスタに接続されたソース配線又はドレイン配線に接続されている。
【0043】
なお、発光素子15が含む有機化合物層45と記憶素子16が含む有機化合物層48とが同じ材料から形成されている場合、メモリセル部12が視認されないように筐体を配置することにより、記憶素子16の発光を視認されないようにするとよい。これは、本発明の表示装置を電子機器に用いた場合に有効である。
【0044】
または、発光素子15が含む有機化合物層45と、記憶素子16が含む有機化合物層48を、互いに異なる構造にするとよい。そして、記憶素子16は電圧を印加しても発光しないような素子構造とするとよい。
【0045】
また、上記の構造では、発光素子15から発する光が基板25側に向かう下面出射の構造を示すが、本発明はこれに制約されない。発光素子15から発する光が対向基板29側に向かう上面出射の構造を採用してもよいし、第1の導電層44と第2の導電層46の両方を、透光性を有する材料で形成するか、光を透過する厚さで形成することにより、発光素子15から発する光が基板25と対向基板29の両方に向かう両面出射の構造を採用してもよい。
【0046】
次に、(c)画素部11がアクティブマトリクス型、メモリセル部12がパッシブマトリクス型の構成について図5〜8を参照して説明する。
【0047】
画素部11とメモリセル部12は、基板25上に設けられており、また、図示する構成では、駆動回路部63が基板25上に設けられている(図5(A)参照)。駆動回路部63は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられており、駆動回路部63は必要がなければ設けなくてもよい。
【0048】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する(図5(B)(C)参照)。ここで示す画素部11は、図3(B)に示す画素部11の構成と同様であり、メモリセル部12は図1(C)に示すメモリセル部12の構成と同様である。
【0049】
次に、上記構成を有する表示装置の断面構造について、図6を参照して説明する。図6(A)の断面図におけるA−Bと、図5(A)の上面図におけるA−Bは対応する。なお、この場合の断面構造は、メモリセル部12と駆動回路部63が同一の層に設けられる場合(図6(A)参照)と、メモリセル部12が駆動回路部63上に積層して設けられる場合(図6(B)参照)の2つの場合がある。
【0050】
まず、前者の断面構造について説明する(図6(A)参照)。画素部11には、駆動用トランジスタ42と発光素子15が設けられている。画素部11の断面構造は、図4(A)に示す画素部11の断面構造と同様である。メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)に示すメモリセル部12の断面構造と同様である。
【0051】
上記の構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、記憶素子16の第1の導電層20は、素子群60が含むトランジスタのソース配線又はドレイン配線として機能する導電層64に接続する点を特徴とする。
【0052】
次に、後者の断面構造について説明する(図6(B)参照)。画素部11には、駆動用トランジスタ42と発光素子15が設けられている。画素部11の断面構造は、図4(A)、図6(A)に示す画素部11の断面構造と同様である。メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)、図6(A)に示すメモリセル部12の断面構造と同様である。
【0053】
上記の構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、駆動回路部63上にメモリセル部12が積層して設けられている点を特徴とする。
【0054】
基板25上にはシール材54が設けられ、基板25と対向基板29は、シール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12、駆動回路部63の各々を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0055】
接続用導電層57は、導電層36に接続されている。導電層36は、素子群60が含むトランジスタのゲート電極、又は、素子群60が含むトランジスタに接続されたソース配線又はドレイン配線に接続されている。
【0056】
次に、上記構成とは異なる構成の本発明の表示装置について、図7、8を参照して説明する。
【0057】
画素部11とメモリセル部12は、基板25上に設けられており、また図示する構成では、駆動回路部71、72が基板25上に設けられている(図7(A)参照)。駆動回路部71、72は、画素部11とメモリセル部12の一方又は両方を制御する複数のトランジスタが設けられており、駆動回路部71、72は必要がなければ設けなくてもよい。
【0058】
画素部11は画素13を複数有し、メモリセル部12はメモリセル14を複数有する。画素13は、画素13に対する映像信号の入力を制御するスイッチ用トランジスタ73と液晶素子74を有する。画素部11は、第1の方向に延在する第1の配線Sa(1≦a≦x、a、xは自然数)と、第1の方向と垂直な第2の方向に延在する第2の配線Gb(1≦b≦y、b、yは自然数)を複数有する。また、メモリセル部12は、図1(C)に示すメモリセル部12の構成と同様である。
【0059】
次に、上記構成を有する表示装置の断面構造について、図8を参照して説明する。図8の断面図におけるA−Bと、図7(A)の上面図におけるA−Bは対応する。
【0060】
画素部11には、スイッチ用トランジスタ73と液晶素子74と容量素子75が設けられている。液晶素子74は、画素電極として機能する第1の導電層76と、液晶層80と、対向電極として機能する第2の導電層78からなる。第1の導電層76と液晶層80の間には配向層77が設けられ、第2の導電層78と液晶層80の間にも配向層79が設けられている。
【0061】
メモリセル部12には、記憶素子16が設けられている。メモリセル部12の断面構造は、図2(B)、図6(A)(B)に示すメモリセル部12の断面構造と同様である。
【0062】
駆動回路部71には素子群82が設けられ、駆動回路部72には素子群83が設けられている。素子群82、83は複数のトランジスタからなる。素子群82は、画素部11の動作を制御する駆動回路を構成し、素子群83はメモリセル部12の動作を制御する駆動回路を構成する。
【0063】
基板25上にはシール材54が設けられ、基板25と対向基板29はシール材54により貼りあわされている。また、基板25上には、異方性導電層55を介して接続用導電層57に接する接続フィルム56が設けられている。画素部11、メモリセル部12及び駆動回路部71、72の各々を構成する複数の素子を制御する信号や電源電位は、接続フィルム56を介して、外部から入力される。
【0064】
図8に示す構成は、アクティブマトリクス型の画素部11と、パッシブマトリクス型のメモリセル部12が同一の基板25上に設けられている点、基板25と対向基板29の間に液晶層80が設けられている点を特徴とする。
【0065】
上記構成を有する本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0066】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
(実施の形態2)
【0067】
本発明の表示装置が有する記憶回路の動作について、図9、10を参照して説明する。記憶回路は、メモリセル14がマトリクス状に設けられたメモリセル部12、デコーダ123、124、セレクタ125、読み出し書き込み回路126を有する(図9(A)参照)。
【0068】
記憶素子16は、第1の配線Ba(1≦a≦m)として機能する第1の導電層127と、第2の配線Wb(1≦b≦n)として機能する第2の導電層128と、第1の導電層127と第2の導電層128の間に設けられた有機化合物層129を有する(図10(A)参照)。第1の導電層127と、有機化合物層129と、第2の導電層128の積層体が記憶素子16に相当する。隣接する有機化合物層129の間には、絶縁層133が設けられている。
【0069】
第1の配線Baを構成する第1の導電層127は、第1の方向に延在して設けられ、ワード線Wbを構成する第2の導電層128は、第1の方向と垂直な第2の方向に延在して設けられる。つまり、第1の導電層127と第2の導電層128はストライプ状に、互いに交差するように設けられる。
【0070】
なお、後述するが、有機化合物層129の構成によっては、記憶素子16に対するデータの書き込みを光学的作用により行う場合がある。その場合、第1の導電層127と第2の導電層128のうち、一方又は両方は透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物(ITO)等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。
【0071】
また、図9(A)に示す等価回路図は、パッシブマトリクス型の場合であるが、図3(C)に示したように、各メモリセル14に記憶素子16とスイッチ用トランジスタ43を設けたアクティブマトリクス型を採用してもよい。
【0072】
第1の導電層127と第2の導電層128には、公知の材料を用いることができる。第1の導電層127と第2の導電層128の一方が陽極であり、他方が陰極となる。
【0073】
陽極に用いる材料としては、仕事関数の大きい(好ましくは4.0eV以上)金属材料、合金材料、導電性化合物材料や、これらの混合物材料等を用いることが好ましい。具体的には、インジウム錫酸化物、珪素を含有するインジウム錫酸化物、酸化亜鉛(ZnO)を含む酸化インジウム、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、金属材料の窒化物(例えば、窒化チタン)等が挙げられる。
【0074】
一方、陰極に用いる材料としては、仕事関数の小さい(好ましくは3.8eV以下)金属材料、合金材料、導電性化合物材料や、これらの混合物材料等を用いることが好ましい。具体的には、元素周期律の1族または2族に属する金属、つまり、リチウム(Li)やセシウム(Cs)等のアルカリ金属、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、およびこれらを含む合金(MgAg、AlLi)、ユウロピウム(Er)、イットリビウム(Yb)等の希土類金属およびこれらを含む合金等が挙げられる。ただし、高い電子注入性を有する電子注入層を用いることにより、仕事関数の高い材料、すなわち、通常は陽極に用いられている材料で陰極を形成することもできる。例えば、Al、Ag、ITO等の金属・導電性無機化合物により陰極を形成することもできる。
【0075】
有機化合物層129は、公知の材料を用いることができ、低分子系材料、高分子系材料、シングレット材料、トリプレット材料のいずれを用いることもできる。有機化合物層129を形成する材料には、有機化合物材料のみからなるものだけでなく、無機化合物を一部に含む材料もあり得る。また、有機化合物層129は、正孔注入層、正孔輸送層、正孔阻止層(ホールブロッキング層)、発光層、電子輸送層、電子注入層等を適宜組み合わせて構成されるが、単層で構成してもよいし、複数の層を積層させた構成としてもよいし、複数の層からなるがその境界が明確ではない混合型の構成でもよい。また、有機化合物層129は、インクジェットに代表される液滴吐出法や蒸着法等により形成する。液滴吐出法を用いることにより、材料の利用効率、作製工程の簡略化による作製時間の短縮、作製費用の低減を実現した表示装置を提供することができる。
【0076】
有機化合物層129の具体的な有機化合物材料として、例えば、4、4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)やN,N’−ビス(3−メチルフェニル)−N,N’−ジフェニルベンジジン(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。
【0077】
また、他にも有機化合物材料として、電子輸送性が高い材料を用いることができ、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等を用いることができる。
【0078】
また、他にも有機化合物材料として、4−(ジシアノメチレン)−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、ペリフランテン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp2)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)等を用いることができる。
【0079】
また、上記の有機化合物材料に金属酸化物材料を混合させた材料を用いてもよい。金属酸化物材料とは、例えば、モリブデン酸化物、亜鉛酸化物又はインジウム酸化物であり、これらの金属酸化物材料から選択された1つ又は複数を有機化合物材料に混合させた材料を用いるとよい。
【0080】
また、有機化合物層129には、光学的作用により、その性質が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。
【0081】
次に、上記構成を有する記憶回路にデータの書き込みを行うときの動作について説明する。データの書き込みは、光学的作用又は電気的作用により行う。
【0082】
まず、電気的作用によりデータの書き込みを行う場合について説明する(図9(A)参照)。
【0083】
この場合、最初に、デコーダ123、124、セレクタ125により、1つのメモリセル14を選択する。その後、読み出し書き込み回路126により、メモリセル14にデータを書き込む。より具体的には、選択されたメモリセル14が含む記憶素子16に所定の電圧を印加して、大電流を流し、記憶素子16が含む一対の導電層間を短絡させる。短絡した記憶素子16は、他の記憶素子16と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む場合、選択された記憶素子16に電圧を印加して大電流を流すことによって、短絡させる。
【0084】
なお、本発明は、記憶素子16に所定の電圧を印加して、記憶素子16を短絡させることによりデータを書き込む形態に制約されず、記憶素子16の素子構造や印加する電圧を調整することにより、記憶素子16に所定の電圧を印加して、一対の導電層間の有機化合物層129を絶縁化させることによりデータを書き込んでもよい。この場合、絶縁化した有機化合物層129を含む記憶素子16は、他の記憶素子16と比較すると、抵抗値が大幅に高くなる。このように、電気的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む場合、選択された記憶素子16に電圧を印加して一対の導電層間の有機化合物層129を絶縁化させる。
【0085】
次に、光学的作用によりデータの書き込みを行う場合について説明する(図10(B)(C)参照)。この場合、透光性を有する導電層側(ここでは第2の導電層128とする)から、レーザ照射装置132により、有機化合物層129にレーザ光を照射することにより、データの書き込みを行う。より詳しくは、選択された記憶素子16が含む有機化合物層129にレーザ光を照射して有機化合物層129を破壊する。破壊された有機化合物層129は、絶縁化し、他の記憶素子16と比較すると抵抗値が大幅に大きくなる。このように、レーザ光の照射により、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む際は、記憶素子16にレーザ光を照射して破壊することによって抵抗値を大きくする。
【0086】
なお、本発明は、記憶素子16にレーザ光を照射して、有機化合物層129を絶縁化することによりデータを書き込む形態に制約されず、記憶素子16の素子構造やレーザ光の強度を調整することにより、記憶素子16にレーザ光を照射して、有機化合物層129を絶縁破壊して、一対の導電層を短絡させることによりデータを書き込んでもよい。この場合、一対の導電層を短絡させた記憶素子16は、他の記憶素子16と比較すると、抵抗値が大幅に低くなる。このように、光学的作用を加えることにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行ってもよい。
【0087】
また、有機化合物層129として、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された有機化合物層129の導電性が増加し、記憶素子16の抵抗値が低くなる。一方、照射されていない有機化合物層129は導電性を有することがなく、記憶素子16の抵抗値は変化しない。この場合も、選択された有機化合物層129にレーザ光を照射することにより、記憶素子16の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子16を「0」のデータとする場合、「1」のデータを書き込む際は、選択された記憶素子16にレーザ光を照射して導電性を増加させる。
【0088】
続いて、データの読み出しを行う際の動作について説明する(図9(A)(B)参照)。ここでは、読み出し書き込み回路126は、抵抗素子146とセンスアンプ147を含む構成とする。但し、読み出し書き込み回路126の構成は上記構成に制約されず、どのような構成を有していてもよい。
【0089】
データの読み出しは、第1の導電層127と第2の導電層128の間に電圧を印加して、記憶素子16の抵抗値を読み取ることにより行う。例えば、上述したように、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていない記憶素子16の抵抗値と、電気的作用を加えた記憶素子16の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0090】
また、有機化合物層129にレーザ光を照射することによりデータの書き込みを行った場合も同様であり、光学作用を加えていない記憶素子16の抵抗値と、光学的作用を加えた記憶素子16の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0091】
また、有機化合物層129に、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いた場合も同様であり、光学的作用を加えていない記憶素子16の抵抗値と、光学的作用を加えた記憶素子の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【0092】
例えば、メモリセル部12が含む複数のメモリセル14から、x列目y行目に配置されたメモリセル14のデータの読み出しを行う場合、まず、デコーダ123、124、セレクタ125により、x列目のビット線Bxと、y行目のワード線Wyを選択する。そうすると、メモリセル14が含む記憶素子16と、抵抗素子146とは、直列に接続された状態となる。ここで、直列に接続された記憶素子16と抵抗素子146の両端に電圧が印加されると、ノードαの電位は、記憶素子16の抵抗値に従って、抵抗分割された電位(抵抗素子146の一端の端子の電位)となる。ノードαの電位は、センスアンプ147に供給され、当該センスアンプ147において、「0」と「1」のどちらの情報を有しているかを判別される。その後、センスアンプ147において判別された「0」と「1」の情報を含む信号は、外部に供給される。
【0093】
上記の方法によると、記憶素子16の情報は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、電気的作用を加えていない記憶素子16と、電気的作用を加えた記憶素子16の抵抗値の相違に起因した電流値の相違を利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
【0094】
また、上記構成とは異なる構成として、第1の導電層127と有機化合物層129の間に、整流性を有する素子を設けてもよい。整流性がある素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ダイオードとは、PN接合を含むダイオード、PIN接合を含むダイオード、アバランツェダイオードを用いるとよい。
【0095】
このように、整流性がある素子を設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。
【0096】
本発明の表示装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止してセキュリティを確保しつつ、新たなデータを追記することができる。従って、本発明は、多機能化と高機能化と高付加価値化を実現した表示装置を提供することができる。
【0097】
本発明の表示装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を有することを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【0098】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
【実施例1】
【0099】
発光素子は、周囲の温度により、抵抗値が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が室温よりも高くなると抵抗値が低下し、温度が室温よりも低くなると抵抗値が増加する。従って、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると電流値が低下して所望の輝度よりも低い輝度となってしまう。また、発光素子は、時間の経過に伴い、抵抗値が変化する性質を有する。具体的には、時間の経過に伴い、抵抗値が増加する。そのため、時間が経過すると、電流値が減少して、所望の輝度よりも低い輝度となってしまう。そこで、本発明の表示装置が含む記憶回路を用いて、周囲の温度や時間の経過に伴う発光素子の特性変化を補償する方法について、図11を参照して説明する。
【0100】
基板25上には、画素部11とメモリセル部12とが設けられており、基板25の外部には、時間検出回路93、補正回路94、温度検出回路95、電源回路96が設けられている(図11(A)参照)。基板25上の素子と、回路93〜96の各回路とは、接続フィルム31を介して電気的接続する。なお、可能ならば、基板25上に、各回路93〜96を構成する素子を設けてもよい。
【0101】
記憶回路は、メモリセル部12に設けられた複数の素子により構成される。記憶回路には、発光素子の電流電圧特性のデータが記憶されており、具体的には発光素子の電流電圧特性の経時特性(図11(B)参照)と、電流電圧特性の時間特性(図11(C)参照)が記憶されている。
【0102】
時間検出回路93は、発光素子の点灯時間を検出する回路であり、点灯時間の検出は、画素部11に電源が与えられた時間を検出することで行ってもよいし、画素部11内の画素に入力される映像信号をサンプリングすることで行ってもよい。
【0103】
温度検出回路95は、温度を検出する回路であり、市販の温度センサや、温度モニター用の発光素子により構成される。なお、温度モニター用の発光素子とは、両電極間に常に一定の電流を流すようにして、温度変化による発光素子の抵抗値の変動を検出することで、温度を検出する素子である。
【0104】
電源回路96は、基板25上の画素部11とメモリセル部12の各々の素子に電源を供給する回路である。
【0105】
補正回路94は、発光素子の特性変化を補償するために、画素部11内の画素に入力される映像信号と、画素部11に与える電源電位の一方又は両方を補正する。以下には、補正回路94の詳しい動作について説明する。
【0106】
まず、補正回路94に対し、時間検出回路93と温度検出回路95の一方又は両方から、経過時間と温度の一方又は両方の情報が供給される。そうすると、補正回路94では、時間検出回路93と温度検出回路95の一方又は両方から供給された情報と、記憶回路に記憶された発光素子の経時特性又は温度特性と比較し、発光素子の特性変化を補償するために、映像信号と電源電位の一方又は両方を補正する。
【0107】
具体的には、例えば、温度検出回路95から温度が室温よりも高いという情報を得た場合、記憶回路に記憶された発光素子の温度特性に基づき、映像信号の階調数を下げる補正と電源電位を低くする補正の一方又は両方を行って、所望の輝度を得るようにする。
【0108】
また、温度検出回路95から、温度が室温よりも低いという情報を得た場合、記憶回路に記憶された発光素子の経時特性に基づき、映像信号の階調数を上げる動作と電源電位を高くする動作の一方又は両方を行って、所望の輝度を得るようにする。
【0109】
また、時間検出回路93から得た点灯時間の情報と、記憶回路に記憶された経時特性とを比較し、発光素子の経時変化が進行していることが判明した場合は、映像信号の階調数を上げる動作と電源電位を高くする動作の一方又は両方を行って、所望の輝度を得るようにする。
【0110】
なお電源電位を補正する動作は、画素部11に設けられた全ての画素に対して行うことになるため、特性変化が最も低い発光素子に合わせて電源電位を補正し、それ以外の発光素子に対しては、補正した映像信号を供給することにより対応するとよい。
【実施例2】
【0111】
本発明の表示装置が含む画素部11には、複数の画素13が設けられる。画素13の回路構成として、2つのトランジスタを設けられる場合(図3(B)、図5(B)参照)を上述したが、以下には、上記構成とは異なる画素13の回路構成について、図12を参照して説明する。
【0112】
まず、画素13に3つのトランジスタを設ける場合について説明する(図12(A)参照)。この場合、画素13内に、画素13に対するビデオ信号の入力を制御するスイッチ用トランジスタ41と、発光素子15に流れる電流値を制御する駆動用トランジスタ42と、発光素子15を強制的に非点灯にする消去用トランジスタ84の3つのトランジスタが設けられる。また、画素部11には、ソース線Sa、電源線Va、ゲート線Gb、リセット線Rbが設けられる。この構成では、発光素子15に強制的に電流が流れない状態を作ることができる。従って、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。その結果、デューティ比が向上して、動画の表示を良好に行うことができる。
【0113】
また、画素13内に4つのトランジスタが設けられる場合について説明する(図12(B)参照)。この場合、画素13内に、画素13に対するビデオ信号の入力を制御するスイッチ用トランジスタ41と、発光素子15を強制的に非点灯にする消去用トランジスタ84と、発光素子15に流れる電流値を決定する駆動用トランジスタ85と、発光素子15に対する電流の供給を制御する電流制御用トランジスタ86とが設けられる。また、画素部11には、ソース線Sa、電源線Va、電源線Pa、ゲート線Gb、リセット線Rbが設けられる。
【0114】
この構成では、駆動用トランジスタ85のゲート電極の電位を固定にして常に電流が流せる状態にし、なおかつを飽和領域で動作させる。一方、電流制御用トランジスタ86は線形領域で動作させる。線形領域で動作する電流制御用トランジスタ86のソースとドレインの間の電圧の値は小さい。従って、電流制御用トランジスタ86のゲート・ソース間電圧の僅かな変動は、発光素子15に流れる電流値に影響を及ぼさない。発光素子15の電流値は、飽和領域で動作する駆動用トランジスタ85により決定される。従って、トランジスタの特性バラツキに起因した発光素子15の輝度ムラを改善して、画質を高めることができる。
【0115】
なお、上記構成において、駆動用トランジスタ42、電流制御用トランジスタ86のゲート・ソース間電圧を保持する容量素子を設けてもよい。この容量素子は、画素13に入力されるビデオ信号を保持するものである。但し、寄生容量やゲート容量で賄うことができる場合は、明示的に設けなくてもよい。
【実施例3】
【0116】
本発明の表示装置の一形態について、図13を参照して説明する。表示装置は、大別して、データ記憶ブロック、表示ブロック、画像処理ブロック、制御ブロックの4つのブロックを有し、全てのブロックは、基板100上に設けられる。データ記憶ブロックは、プログラム用記憶回路101、作業領域用記憶回路102、音声データ用記憶回路103、ラインバッファ用記憶回路104a、104b、インレンジ用記憶回路105、カラーパレット用記憶回路106、メモリコントローラ107、デコーダとレジスタ108、コントローラ109、音声データ用DA変換回路と演算増幅器110、メモリ用参照電源発生回路111、階調電源112を有する。表示ブロックは、画素部113と駆動回路部114、115を有する。画像処理ブロックは、画像処理回路116を有する。制御ブロックは、CPU(Central Processing Unit、中央処理回路)117を有する。
【0117】
上記のように、表示ブロックだけではなく、データ記憶ブロック、画像処理ブロック及び制御ブロックを有する表示装置は、接続するICの個数を減らし、小型・薄型・軽量を実現する。また、表示ブロック、画像処理ブロック及び制御ブロックが互いに隣接している本発明の表示装置は、データの流れに沿った配置となっており、動作を正確に行うことができる。
【0118】
本発明は、記憶回路101〜106の各々として、一対の導電層間に有機化合物層が挟まれた構造の記憶素子からなる記憶回路を用いることを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例4】
【0119】
本発明の表示装置を用いた電子機器の一態様について、図14、15を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705とを含む(図14参照)。パネル2701は、画素部11とメモリセル部12を有する。また、パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置(ICチップともよぶ)が実装されている。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理回路(CPU)、メモリ、電源回路、画像処理回路、音声処理回路、送受信回路、時間検出回路、補正回路、温度検出回路等のいずれかの機能を有する。
【0120】
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と一体化される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素部11は、筐体2700に設けられた開口窓から視認できるように配置されている。
【0121】
なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図15を参照して説明する。
【0122】
携帯電話装置は、画素部9102等を含む(図15(A)参照)。基板上に画素部9102と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯電話装置を提供することができる。携帯電話装置は持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9102と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、携帯電話装置に用いることは有用である。
【0123】
携帯型ゲーム装置は、画素部9801等を含む(図15(B)参照)。基板上に画素部9801と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯型ゲーム機を提供することができる。なお、携帯型ゲーム装置は持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9801と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、携帯型ゲーム装置に用いることは有用である。
【0124】
デジタルビデオカメラは、画素部9701、9702等を含む(図15(C)参照)。基板上に画素部9701、9702と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したデジタルビデオカメラを提供することができる。なお、デジタルビデオカメラは持ち運ぶために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9701、9702と記憶回路を有する本発明の表示装置は、多機能であるにも関わらず、小型、薄型を実現しているため、デジタルビデオカメラに用いることは有用である。
【0125】
携帯情報端末は、画素部9201等を含む(図15(D)参照)。基板上に画素部9201と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現した携帯情報端末を提供することができる。なお、携帯情報端末は持ち運ぶ必要があるために小型な筐体を有しており、そのために、筐体の内部の空間には制約が生じてしまう。しかし、画素部9201と記憶回路を有する本発明の表示装置は、高機能であるにも関わらず、小型、薄型を実現しているため、携帯情報端末に用いることは有用である。
【0126】
テレビジョン装置は、画素部9301等を含む(図15(E)参照)。基板上に画素部9301と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したテレビジョン装置を提供することができる。
【0127】
モニター装置は、画素部9401等を含む(図15(F)参照)。基板上に画素部9401と記憶回路を設けることを特徴とする本発明により、小型、薄型、軽量を実現し、さらに高機能化と多機能化と高付加価値化を実現したモニター装置を提供することができる。
【0128】
上記の通り、本発明は、テレビジョン装置(テレビ、テレビジョン受信機ともよぶ)、デジタルカメラ、携帯電話装置(携帯電話機、携帯電話ともよぶ)やPDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター装置(モニターともよぶ)、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例5】
【0129】
本実施例では、基板上に記憶素子を作製し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性を調べた実験の結果について説明する。記憶素子は、基板上に、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子であり、第1の導電層は酸化珪素とインジウム錫酸化物の化合物、第1の有機化合物層はN,N’−ビス(3−メチルフェニル)−N,N’−ジフェニルベンジジン(TPDと略称されることがある)、第2の有機化合物層は、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPDと略称されることがある)、第2の導電層はアルミニウムにより形成した。また、第1の有機化合物層は10nm、第2の有機化合物層は50nmの膜厚で形成した。
【0130】
まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、記憶素子の電流電圧特性の測定結果について、図16を参照して説明する。図16は、横軸が電圧値、縦軸が電流値、プロット261は電気的作用によりデータを書き込み前の記憶素子の電流電圧特性、プロット262は電気的作用によりデータを書き込んだ後の記憶素子の電流電圧特性を示す。図16から、データの書き込み前と、データの書き込み後とで、記憶素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧1Vでは、データ書き込み前の電流値は4.8×10−5mAであるのに対し、データ書き込み後の電流値は1.1×102mAであり、データの書き込み前と、データの書き込み後では、電流値に7桁(107倍)の変化が生じている。このように、データの書き込み前と、データの書き込み後では、記憶素子の抵抗値に変化が生じており、この記憶素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。
【0131】
なお、上記のような記憶素子を記憶回路として用いる場合、データの読み出し動作の度に、記憶素子には所定の電圧値(短絡しない程度の電圧値)が印加され、その抵抗値の読み取りが行われる。従って、上記の記憶素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。そこで、データの読み出し動作を行った後の記憶素子の電流電圧特性の測定結果について、図17を参照して説明する。なお、この実験では、データの読み出し動作を1回行う度に、記憶素子の電流電圧特性を測定した。データの読み出し動作は合計5回行ったので、記憶素子の電流電圧特性の測定は合計5回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子と、抵抗値が変化していない記憶素子の2つの記憶素子に対して行った。
【0132】
図17は、横軸が電圧値、縦軸が電流値、プロット271は電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子の電流電圧特性、プロット272は抵抗値が変化していない記憶素子の電流電圧特性を示す。プロット271から分かるように、抵抗値が変化していない記憶素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。同様に、プロット272から分かるように、抵抗値が変化した記憶素子の電流電圧特性も、電圧値が1V以上のときに特に良好な再現性を示す。上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は大きく変化せず、再現性は良好である。従って、上記の記憶素子を記憶回路として用いることができることが分かる。
【実施例6】
【0133】
本実施例では、基板上に記憶素子を作成し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性の測定結果について、図18〜20を参照して説明する。図18〜20において、横軸は電圧値(V)、縦軸は電流密度値(mA/cm2)である。また、図18〜20において、丸印のプロットはデータの書き込み前の記憶素子の電流電圧特性の測定結果、四角印のプロットはデータの書き込み後の記憶素子の電流電圧特性の測定結果を示す。なお、記憶素子に電気的作用によりデータの書き込みを行うとは、記憶素子に電圧を印加して、記憶素子を短絡させることである。
【0134】
電圧電流特性の測定には、6つの試料(試料1〜試料6)を用いた。6つの試料の水平面における大きさは、2mm×2mmである。以下には、6つの試料の積層構造について説明する。
【0135】
試料1は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料1は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで形成した。試料1の電流電圧特性の測定結果を図18(A)に示す。
【0136】
試料2は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料2は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層を、2,3,5,6−テトラフルオロ−7,7,8,8,−テトラシアノキノジメンタン(F4−TCNQと略称されることがある)を添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで、F4−TCNQを0.01wt%添加して形成した。試料2の電流電圧特性の測定結果を図18(B)に示す。
【0137】
試料3は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料3は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成し、第2の有機化合物層を厚さ1nmで形成した。試料3の電流電圧特性の測定結果を図19(A)に示す。
【0138】
試料4は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料4は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をF4−TCNQで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ1nmで形成し、第2の有機化合物層を厚さ50nmで形成した。試料4の電流電圧特性の測定結果を図19(B)に示す。
【0139】
試料5は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料5は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層を、F4−TCNQを添加したTPDで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで、F4−TCNQを0.01wt%添加して形成した。また、第2の有機化合物層を厚さ40nmで形成した。試料5の電流電圧特性の測定結果を図20(A)に示す。
【0140】
試料6は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料6は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQを添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで形成した。また、第2の有機化合物層を厚さ10nmで、F4−TCNQを0.01wt%添加して形成した。試料6の電流電圧特性の測定結果を図20(B)に示す。
【0141】
図18〜20に示す測定結果から、試料1〜試料6において、データの書き込み前(記憶素子の短絡前)と、データの書き込み後(記憶素子の短絡後)で、記憶素子の電流電圧特性に大きな変化がみられた。
【0142】
また、試料1の書き込み電圧(V)は8.4であった。試料2の書き込み電圧(V)は4.4であった。試料3の書き込み電圧(V)は3.2であった。試料4の書き込み電圧(V)は5.0であった。試料5の書き込み電圧(V)は6.1であった。試料6の書き込み電圧(V)は7.8であった。試料1〜試料6の書き込み電圧には、再現性があり、誤差は0.1V以内であった。
【0143】
次に、試料1〜6のデータの書き込み前とデータの書き込み後の電流密度の変化について説明する。電流密度の変化を示す値R1は、書き込み後の記憶素子に電圧を1V印加したときの電流密度Aを、書き込み前の記憶素子に電圧を1V印加したときの電流密度Bで除した値(R1=A÷B)である。電流密度の変化を示す値R2は、書き込み後の記憶素子に電圧を3V印加したときの電流密度Cを、書き込み前の記憶素子に電圧を3V印加したときの電流密度Dで除した値(R2=C÷D)である。
【0144】
試料1のR1は1.9×107であり、R2は8.4×103であった。試料2のR1は8.0×108であり、R2は2.1×102であった。試料3のR1は8.7×104であり、R2は2.0×102であった。試料4のR1は3.7×104であり、R2は1.0×101であった。試料5のR1は2.0×105であり、R2は5.9×101であった。試料6のR1は2.0×104であり、R2は2.5×102であった。上記の結果より、試料1〜6において、印加電圧が3Vのときの電流値の変化と、印加電圧が1Vのときの電流値の変化は、103倍以上であることが分かる。
【図面の簡単な説明】
【0145】
【図1】本発明の表示装置を示す図(実施の形態1)。
【図2】本発明の表示装置を示す図(実施の形態1)。
【図3】本発明の表示装置を示す図(実施の形態1)。
【図4】本発明の表示装置を示す図(実施の形態1)。
【図5】本発明の表示装置を示す図(実施の形態1)。
【図6】本発明の表示装置を示す図(実施の形態1)。
【図7】本発明の表示装置を示す図(実施の形態1)。
【図8】本発明の表示装置を示す図(実施の形態1)。
【図9】本発明の表示装置を示す図(実施の形態2)。
【図10】本発明の表示装置を示す図(実施の形態2)。
【図11】本発明の表示装置を示す図(実施例1)。
【図12】本発明の表示装置を示す図(実施例2)。
【図13】本発明の表示装置を示す図(実施例3)。
【図14】本発明の表示装置を用いた電子機器を示す図(実施例4)。
【図15】本発明の表示装置を用いた電子機器を示す図(実施例4)。
【図16】記憶素子の電流電圧特性を示す図(実施例5)。
【図17】記憶素子の電流電圧特性を示す図(実施例5)。
【図18】記憶素子の電流電圧特性を示す図(実施例6)。
【図19】記憶素子の電流電圧特性を示す図(実施例6)。
【図20】記憶素子の電流電圧特性を示す図(実施例6)。
【特許請求の範囲】
【請求項1】
基板上に設けられ、画像を表示する複数の画素と、データを記憶する複数のメモリセルを有し、
前記複数の画素の各々は、発光素子を有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記発光素子と前記記憶素子の各々は、第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接する第2の導電層とを有することを特徴とする表示装置。
【請求項2】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子を有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記画素部と前記メモリセル部の各々は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記発光素子と前記記憶素子の各々は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項3】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子と第1のトランジスタを有し、
前記複数のメモリセルの各々は、記憶素子と第2のトランジスタを有し、
前記発光素子と前記記憶素子の各々は、第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接する第2の導電層を有し、
前記発光素子が含む前記第1の導電層又は前記第2の導電層は、前記第1のトランジスタのソース領域又はドレイン領域に接続し、
前記記憶素子が含む前記第1の導電層又は前記第2の導電層は、前記第2のトランジスタのソース領域又はドレイン領域に接続することを特徴とする表示装置。
【請求項4】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子とトランジスタを有し、
前記発光素子は、一対の導電層と、前記一対の導電層の間に設けられた有機化合物層を有し、
前記発光素子が含む一対の導電層の一方は、前記トランジスタのソース領域又はドレイン領域に接続し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項5】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部と、前記画素部と前記メモリセル部を駆動する駆動回路部とを有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記駆動回路部は、複数のトランジスタを有し、
前記複数の画素の各々は、発光素子とトランジスタを有し、
前記発光素子は、一対の導電層と、前記一対の導電層の間に設けられた有機化合物層を有し、
前記発光素子が含む一対の導電層の一方は、前記駆動用トランジスタのソース領域又はドレイン領域に接続し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有し、
前記メモリセル部は前記駆動回路部と重なるように設けられることを特徴とする表示装置。
【請求項6】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、液晶素子とトランジスタを有し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項7】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、光学的作用により導電性が変化する素子であることを特徴とする表示装置。
【請求項8】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、光学的作用により抵抗値が変化する素子であることを特徴とする表示装置。
【請求項9】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、電気的作用により抵抗値が変化する素子であることを特徴とする表示装置。
【請求項10】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、電気的作用により前記第1の導電層と前記第2の導電層の距離が変化する素子であることを特徴とする表示装置。
【請求項11】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなることを特徴とする表示装置。
【請求項12】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、電子輸送材料又はホール輸送材料からなることを特徴とする表示装置。
【請求項13】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、キャリア輸送性材料からなることを特徴とする表示装置。
【請求項14】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、キャリア輸送性材料を有し、
前記有機化合物層の導電率は、1.0×10−3S・cm以下であり、なおかつ1.0×10−15S・cm以上であることを特徴とする表示装置。
【請求項15】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層の厚さは、5nm〜60nmであることを特徴とする表示装置。
【請求項16】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層の厚さは、10nm〜20nmであることを特徴とする表示装置。
【請求項17】
請求項1乃至請求項6のいずれか一項において、前記発光素子が含む前記有機化合物層と、前記記憶素子が含む前記有機化合物層は、互いに異なる材料からなることを特徴とする表示装置。
【請求項18】
請求項1乃至請求項17のいずれか一項に記載の表示装置を用いることを特徴とする電子機器。
【請求項1】
基板上に設けられ、画像を表示する複数の画素と、データを記憶する複数のメモリセルを有し、
前記複数の画素の各々は、発光素子を有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記発光素子と前記記憶素子の各々は、第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接する第2の導電層とを有することを特徴とする表示装置。
【請求項2】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子を有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記画素部と前記メモリセル部の各々は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記発光素子と前記記憶素子の各々は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項3】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子と第1のトランジスタを有し、
前記複数のメモリセルの各々は、記憶素子と第2のトランジスタを有し、
前記発光素子と前記記憶素子の各々は、第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接する第2の導電層を有し、
前記発光素子が含む前記第1の導電層又は前記第2の導電層は、前記第1のトランジスタのソース領域又はドレイン領域に接続し、
前記記憶素子が含む前記第1の導電層又は前記第2の導電層は、前記第2のトランジスタのソース領域又はドレイン領域に接続することを特徴とする表示装置。
【請求項4】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、発光素子とトランジスタを有し、
前記発光素子は、一対の導電層と、前記一対の導電層の間に設けられた有機化合物層を有し、
前記発光素子が含む一対の導電層の一方は、前記トランジスタのソース領域又はドレイン領域に接続し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項5】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部と、前記画素部と前記メモリセル部を駆動する駆動回路部とを有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記駆動回路部は、複数のトランジスタを有し、
前記複数の画素の各々は、発光素子とトランジスタを有し、
前記発光素子は、一対の導電層と、前記一対の導電層の間に設けられた有機化合物層を有し、
前記発光素子が含む一対の導電層の一方は、前記駆動用トランジスタのソース領域又はドレイン領域に接続し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有し、
前記メモリセル部は前記駆動回路部と重なるように設けられることを特徴とする表示装置。
【請求項6】
基板上に設けられ、画像を表示する画素部と、データを記憶するメモリセル部を有し、
前記画素部は、複数の画素を有し、
前記メモリセル部は、複数のメモリセルを有し、
前記複数の画素の各々は、液晶素子とトランジスタを有し、
前記メモリセル部は、第1の方向に延在する第1の配線と、前記第1の方向と垂直な第2の方向に延在する第2の配線を複数有し、
前記複数のメモリセルの各々は、記憶素子を有し、
前記記憶素子は、前記第1の配線として機能する第1の導電層と、前記第1の導電層に接する有機化合物層と、前記有機化合物層に接し前記第2の配線として機能する第2の導電層とを有することを特徴とする表示装置。
【請求項7】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、光学的作用により導電性が変化する素子であることを特徴とする表示装置。
【請求項8】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、光学的作用により抵抗値が変化する素子であることを特徴とする表示装置。
【請求項9】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、電気的作用により抵抗値が変化する素子であることを特徴とする表示装置。
【請求項10】
請求項1乃至請求項6のいずれか一項において、前記記憶素子は、電気的作用により前記第1の導電層と前記第2の導電層の距離が変化する素子であることを特徴とする表示装置。
【請求項11】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなることを特徴とする表示装置。
【請求項12】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、電子輸送材料又はホール輸送材料からなることを特徴とする表示装置。
【請求項13】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、キャリア輸送性材料からなることを特徴とする表示装置。
【請求項14】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層は、キャリア輸送性材料を有し、
前記有機化合物層の導電率は、1.0×10−3S・cm以下であり、なおかつ1.0×10−15S・cm以上であることを特徴とする表示装置。
【請求項15】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層の厚さは、5nm〜60nmであることを特徴とする表示装置。
【請求項16】
請求項1乃至請求項6のいずれか一項において、前記有機化合物層の厚さは、10nm〜20nmであることを特徴とする表示装置。
【請求項17】
請求項1乃至請求項6のいずれか一項において、前記発光素子が含む前記有機化合物層と、前記記憶素子が含む前記有機化合物層は、互いに異なる材料からなることを特徴とする表示装置。
【請求項18】
請求項1乃至請求項17のいずれか一項に記載の表示装置を用いることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2006−154789(P2006−154789A)
【公開日】平成18年6月15日(2006.6.15)
【国際特許分類】
【出願番号】特願2005−314045(P2005−314045)
【出願日】平成17年10月28日(2005.10.28)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成18年6月15日(2006.6.15)
【国際特許分類】
【出願日】平成17年10月28日(2005.10.28)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]