集積回路に関する応力下でのインターレイヤー誘電体
ロジック(16)と、ロジックとは異なりSRAMアレイに関するインターレイヤー誘電体(ILD)(42,40)を処理することにより改善された性能を備えた静的ランダムアクセスメモリ(SRAM)とを有する集積回路(10)を提供する。Nチャネルロジック(20)及びSRAMトランジスタ(24,26)は、非圧縮応力を備えたILD(40)を有し、Pチャネル論理トランジスタ(22)ILD(42)は圧縮応力を有し、PチャネルSRAMトランジスタ(26)は圧縮であるが、Pチャネル論理トランジスタ(22)よりも小さく、緩和されても良く、又は引っ張りでも良い。PチャネルSRAMトランジスタ(26)に関する集積回路(10)に関して、Pチャネル論理トランジスタ(22)よりも低い移動度を有することは有益である。低い移動度を備えたPチャネルSRAMトランジスタ(26)は、良好な書き込み時間または低電圧での書き込みマージンのいずれかで、より良好な書き込み性能を生じる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関し、特に、集積回路の性能を改善するために応力が付加されたインターレイヤー誘電体を備えた集積回路に関する。
【背景技術】
【０００２】
トランジスタの移動度を改善するように改良されてきた技術の一つに、ひずみシリコンがある（strained silicon）。典型的には、シリコン層は、Ｎチャネル移動度を改善するために引っ張り応力下におかれる。これは、インターレイヤー誘電体（ＩＬＤ）を使用して伸ばされ、伝導層の間の誘電層は、トランジスタの性能を改善するために選択された応力下にある。Ｎチャネルトランジスタに関して、これは、引っ張り応力を使用することを意味し、Ｐチャネルトランジスタに関しては、これは圧縮応力を使用することを意味する。
【発明の開示】
【課題を解決するための手段】
【０００３】
ロジック(16)と、ロジックとは異なりSRAMアレイに関するインターレイヤー誘電体(ILD)(42,40)を処理することにより改善された性能を備えた静的ランダムアクセスメモリ(SRAM)とを有する集積回路(10)を提供する。Nチャネルロジック(20)及びSRAMトランジスタ(24,26)は、非圧縮応力を備えたILD(40)を有し、Pチャネル論理トランジスタ(22)ILD(42)は圧縮応力を有し、PチャネルSRAMトランジスタ(26)は圧縮であるが、Pチャネル論理トランジスタ(22)よりも小さく、緩和されても良く、又は引っ張りでも良い。PチャネルSRAMトランジスタ(26)に関する集積回路(10)に関して、Pチャネル論理トランジスタ(22)よりも低い移動度を有することは有益である。低い移動度を備えたPチャネルSRAMトランジスタ(26)は、良好な書き込み時間または低電圧での書き込みマージンのいずれかで、より良好な書き込み性能を生じる。
【発明を実施するための最良の形態】
【０００４】
ある態様では、ロジックおよびスタティックランダムアクセスメモリ（ＳＲＡＭ）アレイの両方を備えた集積回路は、ロジックに関してではなくＳＲＡＭアレイに関して異なったインターレイヤー誘電体（ＩＬＤ）を処理することによって性能が改善された。ＮチャネルロジックおよびＮチャネルＳＲＡＭトランジスタの両方は、非圧縮応力を備えたＩＬＤを有し、ＰチャネルトランジスタＩＬＤは圧縮応力を備え、ＰチャネルＳＲＡＭトランジスタは少なくともＰチャネル論理トランジスタよりも小さな圧縮応力を有し、即ち、ＰチャネルＳＲＡＭトランジスタは、圧縮されうるが、論理Ｐチャネルトランジスタよりも小さなかかる圧縮応力の大きさで圧縮され、緩和され、または、引っ張られうる。ＰチャネルＳＲＡＭトランジスタに関する集積回路についての利点として、Ｐチャネル論理トランジスタよりも低い移動度を備えることが見出された。低い移動度を備えたＰチャネルＳＲＡＭトランジスタは、書込時間または低い電力供給での書込マージンのいずれについても良好な書込性能を示す。これは以下の詳細な説明および図面を参照して更に理解することができる。
【０００５】
図１に示したのは、比較的厚い絶縁層１２と半導体層１４とを有するＳＯＩ基板を使用して用意された半導体デバイス１０である。半導体層１４は、シリコンであるのが望ましいが、シリコンゲルマニウムまたは炭化珪素のような他の半導体材料であってもよい。絶縁層１２は、酸化物であるのが好ましいが、別の絶縁材料であってもよい。半導体デバイス１０は、論理領域１６およびＳＲＡＭ領域１８に作られる。図１に示したように、論理領域１６は、Ｎチャネルトランジスタ２０およびＰチャネルトランジスタ２２を有する。トランジスタ２０および２２は、典型的には多数のＮおよびＰチャネルトランジスタを代表し、かかるＮおよびＰチャネルトランジスタは、論理ゲート、レジスタ、および、処理ユニット並びに他の論理機能回路のような論理機能回路を構成する目的に関する典型的な集積回路で表されうる。同様に図１に示したように、ＳＲＡＭアレイ部分１８は、Ｎチャネルトランジスタ２４およびＰチャネルトランジスタ２６を有する。トランジスタ２４および２６は、ＳＲＡＭアレイを形成しうる他の多くのＮおよびＰチャネルトランジスタを同様に代表しうる。論理トランジスタ２０および２２は、互いに絶縁され、半導体層１４に形成された絶縁領域２８，３０および３２によって他のトランジスタから絶縁される。同様にＳＲＡＭトランジスタ２４および２６は、互いに絶縁され、絶縁領域３４，３６および３８によって他のＳＲＡＭトランジスタから絶縁される。
【０００６】
論理部分１６およびＳＲＡＭアレイ部分１８の上に誘電層４０の堆積をした後の半導体デバイス１０を図２に示す。誘電層４０は、引っ張り応力を備えて堆積される。誘電層４０の例示的材料は、プラズマ促進化学蒸着（ＰＥＣＶＤ）によって堆積された窒化シリコンである。引っ張り応力の量は、堆積のパラメータに基づいて選択可能である。誘電層４０は、トランジスタ２０，２２，２４および２６のゲートの高さの約半分の厚さを有する。この例では、誘電層４０の厚さを約５００オングストロームにすることができる。
【０００７】
引っ張り応力で移動度の低減を被るＰチャネルトランジスタであるトランジスタ２２から誘電層を選択的に除去した後の半導体デバイス１０を図３に示す。
【０００８】
論理部分１６およびＳＲＡＭアレイ部分１８の上に誘電層４２の堆積をした後の半導体デバイス１０を図４に示す。誘電層４２は、圧縮応力を備えて堆積され、誘電層４０の厚さと実質的に同じ厚さのものである。誘電層４２はまた、ＰＥＣＶＤによって堆積された窒化シリコンであるのが好ましいが、圧縮させるように選択されたパラメータを備える。
【０００９】
誘電層４２が誘電層４０の上に小さくオーバーラップしたトランジスタ２２の上にだけ残るように、誘電層４２を選択的にエッチングした後の半導体デバイス１０を図５に示す。かかるエッチングは、マスクステップで行われるけれども、誘電層４２がエッチングされた後に、エッチングによって露出された誘電層４０が生じる。誘電層４０と４２はともに、異なるパラメータで形成された窒化シリコンであり似たような構成であるので、２つの層の間には小さな選択性がある。かくして、これは一定時間のエッチングであるのが好ましい。誘電層４０内にいくらかオーバーエッチングするため、誘電層４２より少し厚い誘電層４０を形成するのが望ましい。この点による結果、Ｎチャネルトランジスタ２０および２４が、引っ張りに作用するＩＬＤを有し、ＳＲＡＭのＰチャネルが引っ張りに作用するＩＬＤを有し、論理Ｐチャネルが圧縮に作用するＩＬＤを有する。これにより、トランジスタ２０，２２および２４に関しては増加した移動度を、トランジスタ２６に関しては低減した移動度を提供する。ＳＲＡＭアレイにおけるＰチャネルトランジスタとしてのトランジスタ２６は、プルアップ（pull-up）トランジスタとして用いられる。低移動度を備えたかかるプルアップトランジスタは、書き込み性能を改善する。この書き込み性能は、低い電源供給電圧アプリケーションに関する書き込みマージンまたは早い書き込みのいずれかとなりうる。
【００１０】
トランジスタ２０，２２，２４および２６にわたるＩＬＤの形成を完了する誘電層４４の形成の後の半導体デバイス１０を図６に示す。誘電層４４は、ＴＥＯＳのような酸化物、若しくは、ドープされたガラスまたは他の絶縁材料のような他の酸化物であるのが好ましい。誘電層４４は、平坦化することができ、緩和されたまたはほぼ緩和された応力を備え材料であるのが好ましい。誘電層４４の完成後、金属層の形成が、集積回路の相互接続を提供することによって処理されうる。
【００１１】
トランジスタ２２と同様にトランジスタ２６の上から誘電層を除去するエッチングの後の図２の半導体デバイス１０から続く半導体デバイス４５を図７に示す。図１乃至６と類似の特徴が図７に関して留保されている。
【００１２】
堆積が、トランジスタ２０，２２，２４および２６にわたって、図４に示したのと同様である誘電層４２の堆積の後の半導体デバイス４５を図８に示す。
【００１３】
トランジスタ２０，２４および２６から層４２を選択的に除去した後の半導体デバイス４５を図９に示す。誘電層４２の部分的な除去は、図５に示したのと同様に実行される。このケースにおける結果は、トランジスタ２６が、トランジスタ２０，２２および２４が有している仕方で誘電層を有していないことである。
【００１４】
論理部分１６およびＳＲＡＭアレイ部分１８にわたって誘電層４６の堆積をした後の半導体デバイス４５を図１０に示す。この誘電層はまた、誘電層４０および４２と実質的に同じ厚さであり、ＰＥＣＶＤによって堆積された窒化シリコンであっても良い。このケースでは、堆積パラメータは、誘電層４６が少なくとも誘電層４２よりも小さな圧縮であるように選択される。これは、誘電層４６が圧縮のひとつであるが、緩和されたまたは引っ張りの誘電層４２よりも小さな圧縮であることを意味する。もし引っ張りならば、これは誘電層４０のものとは異なる量のものであるのが好ましい。
【００１５】
誘電層４６がトランジスタ２０，２２および２４から選択的に除去された後の半導体デバイス４５を図１１に示す。これにより、引っ張りであるＩＬＤを備えたＮチャネルトランジスタ２０および２４と、圧縮であるＩＬＤを備えたＰチャネルトランジスタ２２と、トランジスタ４２のものよりも少なくとも小さな圧縮であるＩＬＤを備えたＰチャネルトランジスタ４６が生じる。かくしてＳＲＡＭは、集積回路の論理部分に使用されるＰチャネルトランジスタよりも小さな移動度を備えたプルアップトランジスタを有する。これは、ＳＲＡＭセルに関して有益であり、書込マージンまたは書込速度を改善する結果を生じる。
【００１６】
トランジスタ２０，２２，２４および２６にわたって、平坦である、誘電層４４の形成を示す完成したＩＬＤを備えた半導体デバイス４５を図１２に示す。金属相互接続形成が、誘電層４４にわたって処理される。
【００１７】
誘電層４２がトランジスタ２２および２６にわたって残るように、トランジスタ２０および２４の上から誘電層４２を除去するエッチングの後の、図８の半導体デバイス４５から続く半導体デバイス４９を図１３に示す。図１乃至１２からの類似の特徴は図１３に関しても留保される。この段階で、Ｐチャネルトランジスタ２２および２６は、同じ圧縮応力を有する。
【００１８】
トランジスタ２０，２２および２４の上にインプラントマスク５０を形成し、誘電層４２よりも少なくとも小さな圧縮応力を有する誘電層５４に変換するように、誘電層４２内にインプラント５２を打ち込んだ後の半導体デバイス４９を図１４に示す。インプラントマスク５０は、フォトレジストであるのが好ましいが、他の適当な材料であっても良い。インプラント５２は、キセノンであるのが好ましいが、誘電層５４の圧縮応力の量を低減する効果を有する他のインプラント種であってもよい。このインプラントは、誘電層４２を緩和させるのに特に有用である。インプラントの効果は、より小さな移動度を有し、かくして改善された書込マージンまたは改善された書込速度が生じる、ＳＲＡＭセルにＰチャネルプルアップを有することである。
【００１９】
インプラントマスク５６の形成が、トランジスタ２０，２２および２４の上に形成された後、図５の半導体デバイス１０から続く半導体デバイス５５を図１５に示す。図１乃至６からの類似の特徴は、図１３に関して留保される。これは、トランジスタ２６の上にある誘電層４０の一部が露出されることを示す。
【００２０】
誘電層６０になるように、誘電層４０の露出された部分の引っ張り応力を低減する、インプラント５８を実行した後の半導体デバイス５５を図１６に示す。Ｐチャネルプルアップが幾分引っ張りになり、移動度を低減するが、Ｎチャネルトランジスタに関しての引っ張りのようにはならないのが望ましいとき、このアプローチは、特に有用である。プルアップが引っ張りになりすぎるならば、リード静的ノイズマージンを低減することができる。インプラントの結果は依然として、論理Ｐチャネルよりも小さな移動度を有し、かくして、改善された書込マージンまたは改善された書込速度が生じる、ＳＲＡＭセルにＰチャネルプルアップを有する。
【００２１】
当業者は、ここで例示の目的で選択された実施形態に種々の変更及び修正を容易に行うことができ得る。例えば、誘電層の形成のオーダーを変更することができ得る。最初に引っ張りの層４０を形成する変わりに、圧縮層４２を最初に形成することができ得る。またこれらの実施形態は、ＳＯＩ基板を使用して示されてきたけれども、バルクまたはバルクＳＯＩハイブリッドのような別の基板タイプを用いることもでき得る。かかる修正および変更が本発明の精神から逸脱することなく拡張するために、それらは添付の特許請求の範囲の相当な解釈によってのみ評価される範囲内に含まれうる。
【図面の簡単な説明】
【００２２】
【図１】本発明の複数の実施形態による処理におけるステージの半導体構造の断面図である。
【図２】本発明の第１、第２、第３および第４の実施形態によって処理される引き続いてのステージの図１の半導体構造の断面図である。
【図３】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図２の半導体構造の断面図である。
【図４】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図３の半導体構造の断面図である。
【図５】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図４の半導体構造の断面図である。
【図６】本発明の第１の実施形態によって処理される引き続いてのステージの図５の半導体構造の断面図である。
【図７】本発明の第２および第３の実施形態によって処理される引き続いてのステージの図２の半導体構造の断面図である。
【図８】本発明の第２および第３の実施形態によって処理される引き続いてのステージの図７の半導体構造の断面図である。
【図９】本発明の第２の実施形態によって処理される引き続いてのステージの図８の半導体構造の断面図である。
【図１０】本発明の第２の実施形態によって処理される引き続いてのステージの図９の半導体構造の断面図である。
【図１１】本発明の第２の実施形態によって処理される引き続いてのステージの図１０の半導体構造の断面図である。
【図１２】本発明の第２の実施形態によって処理される引き続いてのステージの図１１の半導体構造の断面図である。
【図１３】本発明の第３の実施形態によって処理される引き続いてのステージの図８の半導体構造の断面図である。
【図１４】本発明の第３の実施形態によって処理される引き続いてのステージの図１３の半導体構造の断面図である。
【図１５】本発明の第４の実施形態によって処理される引き続いてのステージの図５の半導体構造の断面図である。
【図１６】本発明の第４の実施形態によって処理される引き続いてのステージの図１５の半導体構造の断面図である。
【技術分野】
【０００１】
本発明は、集積回路に関し、特に、集積回路の性能を改善するために応力が付加されたインターレイヤー誘電体を備えた集積回路に関する。
【背景技術】
【０００２】
トランジスタの移動度を改善するように改良されてきた技術の一つに、ひずみシリコンがある（strained silicon）。典型的には、シリコン層は、Ｎチャネル移動度を改善するために引っ張り応力下におかれる。これは、インターレイヤー誘電体（ＩＬＤ）を使用して伸ばされ、伝導層の間の誘電層は、トランジスタの性能を改善するために選択された応力下にある。Ｎチャネルトランジスタに関して、これは、引っ張り応力を使用することを意味し、Ｐチャネルトランジスタに関しては、これは圧縮応力を使用することを意味する。
【発明の開示】
【課題を解決するための手段】
【０００３】
ロジック(16)と、ロジックとは異なりSRAMアレイに関するインターレイヤー誘電体(ILD)(42,40)を処理することにより改善された性能を備えた静的ランダムアクセスメモリ(SRAM)とを有する集積回路(10)を提供する。Nチャネルロジック(20)及びSRAMトランジスタ(24,26)は、非圧縮応力を備えたILD(40)を有し、Pチャネル論理トランジスタ(22)ILD(42)は圧縮応力を有し、PチャネルSRAMトランジスタ(26)は圧縮であるが、Pチャネル論理トランジスタ(22)よりも小さく、緩和されても良く、又は引っ張りでも良い。PチャネルSRAMトランジスタ(26)に関する集積回路(10)に関して、Pチャネル論理トランジスタ(22)よりも低い移動度を有することは有益である。低い移動度を備えたPチャネルSRAMトランジスタ(26)は、良好な書き込み時間または低電圧での書き込みマージンのいずれかで、より良好な書き込み性能を生じる。
【発明を実施するための最良の形態】
【０００４】
ある態様では、ロジックおよびスタティックランダムアクセスメモリ（ＳＲＡＭ）アレイの両方を備えた集積回路は、ロジックに関してではなくＳＲＡＭアレイに関して異なったインターレイヤー誘電体（ＩＬＤ）を処理することによって性能が改善された。ＮチャネルロジックおよびＮチャネルＳＲＡＭトランジスタの両方は、非圧縮応力を備えたＩＬＤを有し、ＰチャネルトランジスタＩＬＤは圧縮応力を備え、ＰチャネルＳＲＡＭトランジスタは少なくともＰチャネル論理トランジスタよりも小さな圧縮応力を有し、即ち、ＰチャネルＳＲＡＭトランジスタは、圧縮されうるが、論理Ｐチャネルトランジスタよりも小さなかかる圧縮応力の大きさで圧縮され、緩和され、または、引っ張られうる。ＰチャネルＳＲＡＭトランジスタに関する集積回路についての利点として、Ｐチャネル論理トランジスタよりも低い移動度を備えることが見出された。低い移動度を備えたＰチャネルＳＲＡＭトランジスタは、書込時間または低い電力供給での書込マージンのいずれについても良好な書込性能を示す。これは以下の詳細な説明および図面を参照して更に理解することができる。
【０００５】
図１に示したのは、比較的厚い絶縁層１２と半導体層１４とを有するＳＯＩ基板を使用して用意された半導体デバイス１０である。半導体層１４は、シリコンであるのが望ましいが、シリコンゲルマニウムまたは炭化珪素のような他の半導体材料であってもよい。絶縁層１２は、酸化物であるのが好ましいが、別の絶縁材料であってもよい。半導体デバイス１０は、論理領域１６およびＳＲＡＭ領域１８に作られる。図１に示したように、論理領域１６は、Ｎチャネルトランジスタ２０およびＰチャネルトランジスタ２２を有する。トランジスタ２０および２２は、典型的には多数のＮおよびＰチャネルトランジスタを代表し、かかるＮおよびＰチャネルトランジスタは、論理ゲート、レジスタ、および、処理ユニット並びに他の論理機能回路のような論理機能回路を構成する目的に関する典型的な集積回路で表されうる。同様に図１に示したように、ＳＲＡＭアレイ部分１８は、Ｎチャネルトランジスタ２４およびＰチャネルトランジスタ２６を有する。トランジスタ２４および２６は、ＳＲＡＭアレイを形成しうる他の多くのＮおよびＰチャネルトランジスタを同様に代表しうる。論理トランジスタ２０および２２は、互いに絶縁され、半導体層１４に形成された絶縁領域２８，３０および３２によって他のトランジスタから絶縁される。同様にＳＲＡＭトランジスタ２４および２６は、互いに絶縁され、絶縁領域３４，３６および３８によって他のＳＲＡＭトランジスタから絶縁される。
【０００６】
論理部分１６およびＳＲＡＭアレイ部分１８の上に誘電層４０の堆積をした後の半導体デバイス１０を図２に示す。誘電層４０は、引っ張り応力を備えて堆積される。誘電層４０の例示的材料は、プラズマ促進化学蒸着（ＰＥＣＶＤ）によって堆積された窒化シリコンである。引っ張り応力の量は、堆積のパラメータに基づいて選択可能である。誘電層４０は、トランジスタ２０，２２，２４および２６のゲートの高さの約半分の厚さを有する。この例では、誘電層４０の厚さを約５００オングストロームにすることができる。
【０００７】
引っ張り応力で移動度の低減を被るＰチャネルトランジスタであるトランジスタ２２から誘電層を選択的に除去した後の半導体デバイス１０を図３に示す。
【０００８】
論理部分１６およびＳＲＡＭアレイ部分１８の上に誘電層４２の堆積をした後の半導体デバイス１０を図４に示す。誘電層４２は、圧縮応力を備えて堆積され、誘電層４０の厚さと実質的に同じ厚さのものである。誘電層４２はまた、ＰＥＣＶＤによって堆積された窒化シリコンであるのが好ましいが、圧縮させるように選択されたパラメータを備える。
【０００９】
誘電層４２が誘電層４０の上に小さくオーバーラップしたトランジスタ２２の上にだけ残るように、誘電層４２を選択的にエッチングした後の半導体デバイス１０を図５に示す。かかるエッチングは、マスクステップで行われるけれども、誘電層４２がエッチングされた後に、エッチングによって露出された誘電層４０が生じる。誘電層４０と４２はともに、異なるパラメータで形成された窒化シリコンであり似たような構成であるので、２つの層の間には小さな選択性がある。かくして、これは一定時間のエッチングであるのが好ましい。誘電層４０内にいくらかオーバーエッチングするため、誘電層４２より少し厚い誘電層４０を形成するのが望ましい。この点による結果、Ｎチャネルトランジスタ２０および２４が、引っ張りに作用するＩＬＤを有し、ＳＲＡＭのＰチャネルが引っ張りに作用するＩＬＤを有し、論理Ｐチャネルが圧縮に作用するＩＬＤを有する。これにより、トランジスタ２０，２２および２４に関しては増加した移動度を、トランジスタ２６に関しては低減した移動度を提供する。ＳＲＡＭアレイにおけるＰチャネルトランジスタとしてのトランジスタ２６は、プルアップ（pull-up）トランジスタとして用いられる。低移動度を備えたかかるプルアップトランジスタは、書き込み性能を改善する。この書き込み性能は、低い電源供給電圧アプリケーションに関する書き込みマージンまたは早い書き込みのいずれかとなりうる。
【００１０】
トランジスタ２０，２２，２４および２６にわたるＩＬＤの形成を完了する誘電層４４の形成の後の半導体デバイス１０を図６に示す。誘電層４４は、ＴＥＯＳのような酸化物、若しくは、ドープされたガラスまたは他の絶縁材料のような他の酸化物であるのが好ましい。誘電層４４は、平坦化することができ、緩和されたまたはほぼ緩和された応力を備え材料であるのが好ましい。誘電層４４の完成後、金属層の形成が、集積回路の相互接続を提供することによって処理されうる。
【００１１】
トランジスタ２２と同様にトランジスタ２６の上から誘電層を除去するエッチングの後の図２の半導体デバイス１０から続く半導体デバイス４５を図７に示す。図１乃至６と類似の特徴が図７に関して留保されている。
【００１２】
堆積が、トランジスタ２０，２２，２４および２６にわたって、図４に示したのと同様である誘電層４２の堆積の後の半導体デバイス４５を図８に示す。
【００１３】
トランジスタ２０，２４および２６から層４２を選択的に除去した後の半導体デバイス４５を図９に示す。誘電層４２の部分的な除去は、図５に示したのと同様に実行される。このケースにおける結果は、トランジスタ２６が、トランジスタ２０，２２および２４が有している仕方で誘電層を有していないことである。
【００１４】
論理部分１６およびＳＲＡＭアレイ部分１８にわたって誘電層４６の堆積をした後の半導体デバイス４５を図１０に示す。この誘電層はまた、誘電層４０および４２と実質的に同じ厚さであり、ＰＥＣＶＤによって堆積された窒化シリコンであっても良い。このケースでは、堆積パラメータは、誘電層４６が少なくとも誘電層４２よりも小さな圧縮であるように選択される。これは、誘電層４６が圧縮のひとつであるが、緩和されたまたは引っ張りの誘電層４２よりも小さな圧縮であることを意味する。もし引っ張りならば、これは誘電層４０のものとは異なる量のものであるのが好ましい。
【００１５】
誘電層４６がトランジスタ２０，２２および２４から選択的に除去された後の半導体デバイス４５を図１１に示す。これにより、引っ張りであるＩＬＤを備えたＮチャネルトランジスタ２０および２４と、圧縮であるＩＬＤを備えたＰチャネルトランジスタ２２と、トランジスタ４２のものよりも少なくとも小さな圧縮であるＩＬＤを備えたＰチャネルトランジスタ４６が生じる。かくしてＳＲＡＭは、集積回路の論理部分に使用されるＰチャネルトランジスタよりも小さな移動度を備えたプルアップトランジスタを有する。これは、ＳＲＡＭセルに関して有益であり、書込マージンまたは書込速度を改善する結果を生じる。
【００１６】
トランジスタ２０，２２，２４および２６にわたって、平坦である、誘電層４４の形成を示す完成したＩＬＤを備えた半導体デバイス４５を図１２に示す。金属相互接続形成が、誘電層４４にわたって処理される。
【００１７】
誘電層４２がトランジスタ２２および２６にわたって残るように、トランジスタ２０および２４の上から誘電層４２を除去するエッチングの後の、図８の半導体デバイス４５から続く半導体デバイス４９を図１３に示す。図１乃至１２からの類似の特徴は図１３に関しても留保される。この段階で、Ｐチャネルトランジスタ２２および２６は、同じ圧縮応力を有する。
【００１８】
トランジスタ２０，２２および２４の上にインプラントマスク５０を形成し、誘電層４２よりも少なくとも小さな圧縮応力を有する誘電層５４に変換するように、誘電層４２内にインプラント５２を打ち込んだ後の半導体デバイス４９を図１４に示す。インプラントマスク５０は、フォトレジストであるのが好ましいが、他の適当な材料であっても良い。インプラント５２は、キセノンであるのが好ましいが、誘電層５４の圧縮応力の量を低減する効果を有する他のインプラント種であってもよい。このインプラントは、誘電層４２を緩和させるのに特に有用である。インプラントの効果は、より小さな移動度を有し、かくして改善された書込マージンまたは改善された書込速度が生じる、ＳＲＡＭセルにＰチャネルプルアップを有することである。
【００１９】
インプラントマスク５６の形成が、トランジスタ２０，２２および２４の上に形成された後、図５の半導体デバイス１０から続く半導体デバイス５５を図１５に示す。図１乃至６からの類似の特徴は、図１３に関して留保される。これは、トランジスタ２６の上にある誘電層４０の一部が露出されることを示す。
【００２０】
誘電層６０になるように、誘電層４０の露出された部分の引っ張り応力を低減する、インプラント５８を実行した後の半導体デバイス５５を図１６に示す。Ｐチャネルプルアップが幾分引っ張りになり、移動度を低減するが、Ｎチャネルトランジスタに関しての引っ張りのようにはならないのが望ましいとき、このアプローチは、特に有用である。プルアップが引っ張りになりすぎるならば、リード静的ノイズマージンを低減することができる。インプラントの結果は依然として、論理Ｐチャネルよりも小さな移動度を有し、かくして、改善された書込マージンまたは改善された書込速度が生じる、ＳＲＡＭセルにＰチャネルプルアップを有する。
【００２１】
当業者は、ここで例示の目的で選択された実施形態に種々の変更及び修正を容易に行うことができ得る。例えば、誘電層の形成のオーダーを変更することができ得る。最初に引っ張りの層４０を形成する変わりに、圧縮層４２を最初に形成することができ得る。またこれらの実施形態は、ＳＯＩ基板を使用して示されてきたけれども、バルクまたはバルクＳＯＩハイブリッドのような別の基板タイプを用いることもでき得る。かかる修正および変更が本発明の精神から逸脱することなく拡張するために、それらは添付の特許請求の範囲の相当な解釈によってのみ評価される範囲内に含まれうる。
【図面の簡単な説明】
【００２２】
【図１】本発明の複数の実施形態による処理におけるステージの半導体構造の断面図である。
【図２】本発明の第１、第２、第３および第４の実施形態によって処理される引き続いてのステージの図１の半導体構造の断面図である。
【図３】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図２の半導体構造の断面図である。
【図４】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図３の半導体構造の断面図である。
【図５】本発明の第１および第４の実施形態によって処理される引き続いてのステージの図４の半導体構造の断面図である。
【図６】本発明の第１の実施形態によって処理される引き続いてのステージの図５の半導体構造の断面図である。
【図７】本発明の第２および第３の実施形態によって処理される引き続いてのステージの図２の半導体構造の断面図である。
【図８】本発明の第２および第３の実施形態によって処理される引き続いてのステージの図７の半導体構造の断面図である。
【図９】本発明の第２の実施形態によって処理される引き続いてのステージの図８の半導体構造の断面図である。
【図１０】本発明の第２の実施形態によって処理される引き続いてのステージの図９の半導体構造の断面図である。
【図１１】本発明の第２の実施形態によって処理される引き続いてのステージの図１０の半導体構造の断面図である。
【図１２】本発明の第２の実施形態によって処理される引き続いてのステージの図１１の半導体構造の断面図である。
【図１３】本発明の第３の実施形態によって処理される引き続いてのステージの図８の半導体構造の断面図である。
【図１４】本発明の第３の実施形態によって処理される引き続いてのステージの図１３の半導体構造の断面図である。
【図１５】本発明の第４の実施形態によって処理される引き続いてのステージの図５の半導体構造の断面図である。
【図１６】本発明の第４の実施形態によって処理される引き続いてのステージの図１５の半導体構造の断面図である。
【特許請求の範囲】
【請求項１】
第１のＮチャネルトランジスタおよび第１のＰチャネルトランジスタを包含する論理部分と、
第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタを包含する静的ランダムアクセスメモリ（ＳＲＡＭ）アレイ部分と、
圧縮応力を備えた第１のＰチャネルトランジスタの上に第１のＩＬＤと、
前記第１のＩＬＤの圧縮応力よりも少なくとも小さい圧縮である応力を備えた前記第２のＰチャネルトランジスタの上に第２のＩＬＤと、
を有することを特徴とする半導体デバイス。
【請求項２】
前記第１のＩＬＤおよび第２のＩＬＤが、異なる応力の窒化シリコンからなることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記第２のＰチャネルトランジスタが、ＳＲＡＭアレイにおいてプルトランジスタとして昨日することを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
前記第２のＩＬＤが、前記第１および第２のＮチャネルトランジスタの上にあることを特徴とする請求項１に記載の半導体デバイス。
【請求項５】
引っ張り応力を備えた前記第１および第２のＮチャネルトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
前記第２のＩＬＤの応力が、圧縮であることを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
前記第２のＩＬＤの応力が、緩和されることを特徴とする請求項１に記載の半導体デバイス。
【請求項８】
前記第２のＩＬＤの応力が、引っ張りであることを特徴とする請求項１に記載の半導体デバイス。
【請求項９】
前記第２のＩＬＤよりも大きな引っ張りである引っ張り応力を備えた前記第１および第２のＮチャネルトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項８に記載の半導体デバイス。
【請求項１０】
第１のタイプの第１のトランジスタと、第１のタイプの回路に使用するための第２のタイプの第１のトランジスタとを有する第１の部分と、
前記第１のタイプの第２のトランジスタと、第２のタイプの回路に使用するための第２のタイプの第２のトランジスタとを有する第２の部分と、
第１のタイプの第１の応力を備えた第１のタイプの第１のトランジスタの上にある第１のＩＬＤと、
前記第１のタイプの第１の応力よりも少なくとも小さい第２の応力を備えた第１のタイプの第２のトランジスタの上にある第２のＩＬＤと
を有することを特徴とする半導体デバイス。
【請求項１１】
前記第１のタイプの第１のトランジスタと第１のタイプの第２のトランジスタがＰチャネルトランジスタであり、
前記第１のタイプの第１の応力が圧縮である
ことを特徴とする請求項１０に記載の半導体デバイス。
【請求項１２】
前記第１のタイプの回路が、論理回路であり、前記第２のタイプの回路がＳＲＡＭアレイである、ことを特徴とする請求項１１に記載の半導体デバイス。
【請求項１３】
前記第１のタイプの第２のトランジスタが、ＳＲＡＭアレイのプルアップトランジスタであることを特徴とする請求項１２に記載の半導体デバイス。
【請求項１４】
引っ張り応力を備えた前記第２のタイプの第２のトランジスタおよび第１のトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項１３に記載の半導体デバイス。
【請求項１５】
第２のＩＬＤが、前記第２のタイプの第２のトランジスタおよび第１のトランジスタの上にあることを特徴とする請求項１３に記載の半導体デバイス。
【請求項１６】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスとを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に第１の応力を備える第１の誘電層を堆積するステップと、
前記第１のＰチャネルトランジスタの上の第１の誘電層を除去するステップと、
前記半導体デバイスの上に前記第１の応力よりも大きな圧縮である第２の応力を備える第２の誘電層を堆積させるステップと、
前記第１および第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタの上の前記第２の誘電層を除去するステップと
を有することを特徴とする方法。
【請求項１７】
前記第１の応力が引っ張りであり、
前記第１の誘電層の第１の部分をより小さな引っ張りになるように、前記第２のＰチャネルトランジスタの上にある前記第１の誘電層の第１の部分内に打ち込みをするステップを更に有することを特徴とする請求項１６に記載の方法。
【請求項１８】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスタを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に第１の応力を備える第１の誘電層を堆積するステップと、
前記第１および第２のＰチャネルトランジスタの上の前記誘電層を除去するステップと、
前記半導体デバイスの上に前記第１の応力よりも大きな圧縮である第２の応力を備える第２の誘電層を堆積するステップと、
前記第１および第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタの上の前記第２の層を除去するステップと、
前記半導体デバイスの上に、前記第１の応力と第２の応力との間である第３の応力を備える第３の誘電層を堆積するステップと、
前記第１および第２のＮチャネルトランジスタおよび第１のＰチャネルトランジスタの上の前記第３の誘電層を除去するステップと
を有することを特徴とする方法。
【請求項１９】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスタを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に、第１の応力を備える第１の誘電層を堆積させるステップと、
前記第１および第２のＰチャネルトランジスタの上の前記第１の誘電層を除去するステップと、
前記半導体デバイスの上に、前記第１の応力よりも大きな圧縮である第２の応力を備えた第２の誘電層を堆積させるステップと、
前記第１および第２のＮチャネルトランジスタの上の第２の誘電層を除去するステップであって、前記第２の誘電層の第１の部分が前記第１のＰチャネルトランジスタの上に残り、前記第２の誘電層の第２の部分が前記第２のＰチャネルトランジスタの上に残ることを特徴とする、ステップと、
前記第２の誘電層の前記第２の部分がより小さな圧縮となるように、前記第２の誘電層の第２の部分内に打ち込みをするステップと
を有することを特徴とする方法。
【請求項２０】
半導体デバイスを製造する方法であって、
第１のタイプの第１のトランジスタおよび第１のタイプの回路に使用するための第２のタイプの第１のトランジスタを備えた第１の部分を形成するステップと、
第１のタイプの第２のトランジスタおよび第２のタイプの回路に使用するための第２のタイプの第２のトランジスタを備えた第２の部分を形成するステップと、
第１のタイプの第１の応力を備えた第１のタイプの第１のトランジスタの上に第１のＩＬＤを形成するステップと、
第１のタイプの第１の応力よりも少なくとも小さな第２の応力を備えた第１のタイプの第２のトランジスタの上に第２のＩＬＤを形成するステップと
を有すること特徴とする方法。
【請求項１】
第１のＮチャネルトランジスタおよび第１のＰチャネルトランジスタを包含する論理部分と、
第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタを包含する静的ランダムアクセスメモリ（ＳＲＡＭ）アレイ部分と、
圧縮応力を備えた第１のＰチャネルトランジスタの上に第１のＩＬＤと、
前記第１のＩＬＤの圧縮応力よりも少なくとも小さい圧縮である応力を備えた前記第２のＰチャネルトランジスタの上に第２のＩＬＤと、
を有することを特徴とする半導体デバイス。
【請求項２】
前記第１のＩＬＤおよび第２のＩＬＤが、異なる応力の窒化シリコンからなることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記第２のＰチャネルトランジスタが、ＳＲＡＭアレイにおいてプルトランジスタとして昨日することを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
前記第２のＩＬＤが、前記第１および第２のＮチャネルトランジスタの上にあることを特徴とする請求項１に記載の半導体デバイス。
【請求項５】
引っ張り応力を備えた前記第１および第２のＮチャネルトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
前記第２のＩＬＤの応力が、圧縮であることを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
前記第２のＩＬＤの応力が、緩和されることを特徴とする請求項１に記載の半導体デバイス。
【請求項８】
前記第２のＩＬＤの応力が、引っ張りであることを特徴とする請求項１に記載の半導体デバイス。
【請求項９】
前記第２のＩＬＤよりも大きな引っ張りである引っ張り応力を備えた前記第１および第２のＮチャネルトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項８に記載の半導体デバイス。
【請求項１０】
第１のタイプの第１のトランジスタと、第１のタイプの回路に使用するための第２のタイプの第１のトランジスタとを有する第１の部分と、
前記第１のタイプの第２のトランジスタと、第２のタイプの回路に使用するための第２のタイプの第２のトランジスタとを有する第２の部分と、
第１のタイプの第１の応力を備えた第１のタイプの第１のトランジスタの上にある第１のＩＬＤと、
前記第１のタイプの第１の応力よりも少なくとも小さい第２の応力を備えた第１のタイプの第２のトランジスタの上にある第２のＩＬＤと
を有することを特徴とする半導体デバイス。
【請求項１１】
前記第１のタイプの第１のトランジスタと第１のタイプの第２のトランジスタがＰチャネルトランジスタであり、
前記第１のタイプの第１の応力が圧縮である
ことを特徴とする請求項１０に記載の半導体デバイス。
【請求項１２】
前記第１のタイプの回路が、論理回路であり、前記第２のタイプの回路がＳＲＡＭアレイである、ことを特徴とする請求項１１に記載の半導体デバイス。
【請求項１３】
前記第１のタイプの第２のトランジスタが、ＳＲＡＭアレイのプルアップトランジスタであることを特徴とする請求項１２に記載の半導体デバイス。
【請求項１４】
引っ張り応力を備えた前記第２のタイプの第２のトランジスタおよび第１のトランジスタの上に第３のＩＬＤを更に有することを特徴とする請求項１３に記載の半導体デバイス。
【請求項１５】
第２のＩＬＤが、前記第２のタイプの第２のトランジスタおよび第１のトランジスタの上にあることを特徴とする請求項１３に記載の半導体デバイス。
【請求項１６】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスとを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に第１の応力を備える第１の誘電層を堆積するステップと、
前記第１のＰチャネルトランジスタの上の第１の誘電層を除去するステップと、
前記半導体デバイスの上に前記第１の応力よりも大きな圧縮である第２の応力を備える第２の誘電層を堆積させるステップと、
前記第１および第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタの上の前記第２の誘電層を除去するステップと
を有することを特徴とする方法。
【請求項１７】
前記第１の応力が引っ張りであり、
前記第１の誘電層の第１の部分をより小さな引っ張りになるように、前記第２のＰチャネルトランジスタの上にある前記第１の誘電層の第１の部分内に打ち込みをするステップを更に有することを特徴とする請求項１６に記載の方法。
【請求項１８】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスタを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に第１の応力を備える第１の誘電層を堆積するステップと、
前記第１および第２のＰチャネルトランジスタの上の前記誘電層を除去するステップと、
前記半導体デバイスの上に前記第１の応力よりも大きな圧縮である第２の応力を備える第２の誘電層を堆積するステップと、
前記第１および第２のＮチャネルトランジスタおよび第２のＰチャネルトランジスタの上の前記第２の層を除去するステップと、
前記半導体デバイスの上に、前記第１の応力と第２の応力との間である第３の応力を備える第３の誘電層を堆積するステップと、
前記第１および第２のＮチャネルトランジスタおよび第１のＰチャネルトランジスタの上の前記第３の誘電層を除去するステップと
を有することを特徴とする方法。
【請求項１９】
半導体デバイスを製造する方法であって、
論理回路に使用される第１のＮチャネルトランジスタを形成するステップと、
前記論理回路に使用される第１のＰチャネルトランジスタを形成するステップと、
ＳＲＡＭアレイに使用される第２のＮチャネルトランジスタを形成するステップと、
前記ＳＲＡＭアレイに使用される第２のＰチャネルトランジスタを形成するステップと、
前記半導体デバイスの上に、第１の応力を備える第１の誘電層を堆積させるステップと、
前記第１および第２のＰチャネルトランジスタの上の前記第１の誘電層を除去するステップと、
前記半導体デバイスの上に、前記第１の応力よりも大きな圧縮である第２の応力を備えた第２の誘電層を堆積させるステップと、
前記第１および第２のＮチャネルトランジスタの上の第２の誘電層を除去するステップであって、前記第２の誘電層の第１の部分が前記第１のＰチャネルトランジスタの上に残り、前記第２の誘電層の第２の部分が前記第２のＰチャネルトランジスタの上に残ることを特徴とする、ステップと、
前記第２の誘電層の前記第２の部分がより小さな圧縮となるように、前記第２の誘電層の第２の部分内に打ち込みをするステップと
を有することを特徴とする方法。
【請求項２０】
半導体デバイスを製造する方法であって、
第１のタイプの第１のトランジスタおよび第１のタイプの回路に使用するための第２のタイプの第１のトランジスタを備えた第１の部分を形成するステップと、
第１のタイプの第２のトランジスタおよび第２のタイプの回路に使用するための第２のタイプの第２のトランジスタを備えた第２の部分を形成するステップと、
第１のタイプの第１の応力を備えた第１のタイプの第１のトランジスタの上に第１のＩＬＤを形成するステップと、
第１のタイプの第１の応力よりも少なくとも小さな第２の応力を備えた第１のタイプの第２のトランジスタの上に第２のＩＬＤを形成するステップと
を有すること特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公表番号】特表２００８−５３８８５９（Ｐ２００８−５３８８５９Ａ）
【公表日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願番号】特願２００８−５０５２９７（Ｐ２００８−５０５２９７）
【出願日】平成１８年２月１６日（２００６．２．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００６／００５３６９
【国際公開番号】ＷＯ２００６／１０７４１３
【国際公開日】平成１８年１０月１２日（２００６．１０．１２）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公表日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願日】平成１８年２月１６日（２００６．２．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００６／００５３６９
【国際公開番号】ＷＯ２００６／１０７４１３
【国際公開日】平成１８年１０月１２日（２００６．１０．１２）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]