電子デバイスとその製造方法、電気光学装置および電子機器
【課題】信頼性の高い電子デバイスとその製造方法、電気光学装置および電子機器を提供する。
【解決手段】基板10,30の少なくとも一方が可撓性を有する基板であり、少なくとも一方の基板10,30の端子部20,32に導電性粒子42を部分的に収容する凹部21が形成されていることを特徴とする。
【解決手段】基板10,30の少なくとも一方が可撓性を有する基板であり、少なくとも一方の基板10,30の端子部20,32に導電性粒子42を部分的に収容する凹部21が形成されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、電子デバイスとその製造方法、電気光学装置および電子機器に関するものである。
【背景技術】
【0002】
従来から、表示パネルのパネル電極端子と、外部部品の外部電極端子との間に十分な数量の導電粒子を介在させることにより、パネル電極端子と外部接続端子とを確実に導通させることとした実装構造を備えた表示パネルが知られている。(例えば、特許文献1参照)。
このような電子デバイスにおいて可撓性を有する基板を用いることで、柔軟性を備えかつ軽量といった特徴を有する電子デバイスを提供できる。このような特徴を備えた電子デバイスは、新規電子デバイス(フレキシブル電子デバイス)として近年注目されている。このフレキシブル電子デバイスを用いることで、特にフレキシブルディスプレイ(例えば、電子ペーパー等)と呼ばれる表示装置等の製作が可能になる。
【特許文献1】特開2006−154253号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、上記の電子デバイスは、可撓性を有する基板を用いるため、いくつかの問題点がある。その一つが、「電子デバイス本体の基板の外部接続端子部と、配線基板の端子部との電気的、物理的接続不具合によるデバイスの接続信頼性の低下」である。
例えば、電子デバイス本体の基板の端子部には、配線基板等の外部接続基板の端子部を接合し、外部から電源、信号等を入力しなければならない。この端子部どうしの接合には、通常、異方性導電性フィルム(ACF: Anisotropic Conductive Film)、異方性導電性ペースト(ACP: Anisotropic Conductive Paste)等の異方性導電材料が用いられる。この異方導電材料を用いた接合では、異方性導電材料中の導電性粒子を介して端子部どうしが電気的に接続されるとともに、異方性導電材料中の接合材により両者が物理的に接合される。
【0004】
上述の特許文献1のように、電子デバイス本体の基板として可撓性を有さない基板を用いる場合は端子部が湾曲しないため、比較的安定した接合状態を得ることができる。
しかし、上記のフレキシブル電子デバイスのように、電子デバイス本体の基板として可撓性を有する基板を用いる場合は端子部が湾曲する。この端子部の湾曲により、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となる。これにより、接続抵抗の増加や接続不良等が発生し、電子デバイスの信頼性の低下や欠陥を生じる虞がある。
【0005】
また、可撓性を有する柔軟な材料によって形成された基板の端子部を、上述の異方性導電材料を介して他の基板の端子部と接合する場合、導電性粒子による基板の損傷を防止するため、基板間に十分な圧力を加えることができないという制限がある。
このため、基板間の導電性粒子を変形もしくは圧潰させることができず、導電性粒子と各基板の端子部との接触面積を十分に確保することが困難であった。導電性粒子と端子部との接触面積が不十分となった場合、接続抵抗の増加や接続不良等の欠陥を生じ、電子デバイスの信頼性を低下させる虞がある。
【0006】
そこで、この発明は、上記の問題を鑑み、実装部における信頼性に優れた電子デバイスとその製造方法、電気光学装置および電子機器を提供するものである。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、本発明の電子デバイスは、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスであって、前記基板の少なくとも一方が可撓性を有する基板であり、少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする。
【0008】
このように構成することで、第一の基板の端子部と第二の基板の端子部とを接合材を用いて接合する際に、接合材中の導電性粒子が部分的に凹部に収容される。これにより、導電性粒子が凹部に嵌入し、かつ端子部の間に挟持された状態となる。このため、導電性粒子に端子部表面の面方向の外力が作用した場合であっても、凹部により導電性粒子が捕捉されるので、導電性粒子が面方向に移動することを防止し、粒子と端子の接触状態を保つことができる。したがって、端子部が湾曲した場合であっても、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0009】
また、導電性粒子が部分的に凹部に収容されることで、凹部の内面と導電性粒子の表面が接触する。これにより、端子部の表面が平滑面である場合と比較して、導電性粒子の表面と端子部との接触面積が増加する。このため、可撓性を有する柔軟な材料によって形成された一方の基板の端子部を、上述の異方性導電材料を介して他方の基板の端子部と接合する場合であっても、導電性粒子を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。
したがって、本発明によれば、端子部が湾曲する場合や、基板間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイスを提供することができる。
【0010】
また、本発明の電子デバイスは、前記基板の両方が可撓性を有する基板であることを特徴とする。
このように構成することで、電子デバイスの可撓性をより向上させ、電子デバイスをフレキシブル電子デバイスとして用いることができる。この構成では、基板を曲げたときに端子部も湾曲するので、本発明が特に有効に作用する。
【0011】
また、本発明の電子デバイスは、前記凹部は、幅および深さが前記導電性粒子の粒径よりも小さく、前記導電性粒子と面または複数の点で接触する形状に形成されていることを特徴とする。
このように構成することで、導電性粒子の表面と端子部との接触面積をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0012】
また、本発明の電子デバイスは、前記凹部は、前記端子部の表面に複数形成されていることを特徴とする。
このように構成することで、複数の凹部に導電性粒子を収容し、端子間に複数の導電性粒子を安定的に保持しておくことができる。これにより、導電性粒子の表面と端子部との接触面積の総和をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0013】
また、本発明の電子デバイスは、前記凹部は、平面形状が矩形または円形に形成されていることを特徴とする。
このように構成することで、凹部の平面形状が矩形の場合には、凹部の矩形の縁、または縁に隣接する側面、もしくは底面等に導電性粒子の表面が接触する。また、凹部の平面形状が円形の場合には、凹部の円形の縁、または曲面状の側面、もしくは底面等に導電性粒子の表面が接触する。これにより、導電性粒子の表面と端子部との接触面積をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0014】
また、本発明の電子デバイスは、前記凹部は、千鳥状に配列されていることを特徴とする。
このように構成することで、端子部の表面に凹部を高密度に配置することができる。これにより、導電性粒子の表面と端子部との接触面積の総和をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0015】
また、本発明の電子デバイスは、前記凹部は溝状であり、延在方向に複数の前記導電性粒子を収容可能であることを特徴とする。
このように構成することで、凹部の幅方向における導電性粒子の移動を凹部によって拘束することができる。また、複数の導電性粒子を、凹部の延在方向に沿って凹部に収容することで、導電性粒子を高密度で収容し、凹部の延在方向の導電性粒子の移動もある程度拘束することができる。
【0016】
また、本発明の電子デバイスは、前記凹部は、前記端子部の表面に複数の直線部または曲線部からなる連続したパターンを形成していることを特徴とする。
このように構成することで、パターンに沿って複数の導電性粒子を収容し、端子部表面の面方向の導電性粒子の移動を防止することができる。
【0017】
また、本発明の電子デバイスは、前記端子部の表面に、複数の前記凹部を囲繞する枠状の前記凹部が形成されていることを特徴とする。
このように構成することで、枠状の凹部によって囲まれた領域外に移動しようとする導電性粒子を、枠状の凹部によって捕捉することができる。これにより、端子部以外の領域に導電性粒子が移動することを防止し、端子部以外の領域が導電性粒子により電気的に導通することを防止できる。
【0018】
また、本発明の電子デバイスの製造方法は、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、前記第一の基板上に、絶縁膜と導電膜とを積層することで前記端子部を含む薄膜回路層を形成する工程において、前記第一の基板上の前記端子部に対応する領域に凹部を形成し、前記領域に前記端子部を構成する前記導電膜を形成し、前記導電膜の表面を前記凹部に倣う形状に形成することを特徴とする。
このように製造することで、電子デバイスの一般的な製造プロセスを利用して端子部の表面に導電性粒子を収容する凹部を形成することがきる。したがって、本発明の電子デバイスの製造方法によれば、生産性を低下させることなく、実装部における信頼性に優れた電子デバイスを製造することができる。
【0019】
また、本発明の電子デバイスの製造方法は、前記薄膜回路層が複数の前記絶縁膜を積層した構造を有しており、前記凹部を複数の前記絶縁膜のうち、前記第一の基板側に位置する第一層間絶縁膜に形成することを特徴とする。
このように製造することで、第一層間絶縁膜をパターニングする工程を利用して、第一層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0020】
また、本発明の電子デバイスの製造方法は、前記凹部は、複数の前記絶縁膜のうち、前記第一層間絶縁膜上の第二層間絶縁膜に形成することを特徴とする。
このように製造することで、第二層間絶縁膜をパターニングする工程を利用して、第二層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0021】
また、本発明の電子デバイスの製造方法は、前記第一絶縁膜および前記第二絶縁膜の両方に凹部を形成することを特徴とする。
このように製造することで、第一層間絶縁膜および第二層間絶縁膜をパターニングする工程を利用して、第一層間絶縁膜および第二層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0022】
また、本発明の電子デバイスの製造方法は、前記凹部の形成は、前記端子部の表面の前記導電性材料層上に導電性材料からなる凸部を形成することで行い、前記凸部と前記端子部の表面とによって前記凹部を形成することを特徴とする。
このように製造することで、通常の電子デバイスの製造プロセスにより電子デバイスを形成した後に、端子部に凹部を形成することができる。したがって、電子デバイスの製造工程を単純化させ、生産性を向上することができる。
【0023】
また、本発明の電子デバイスの製造方法は、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、前記端子部の少なくとも一方に形成された前記導電性粒子を部分的に収容する凹部に、前記導電性粒子を収容させる工程と、接合材を介して前記端子部どうしを接合し、前記導電性粒子により前記端子部どうしを電気的に接続する工程と、を有することを特徴とする。
このように製造することで、導電性粒子が部分的に凹部に収容された状態で、対向する端子部間に挟持されて固定される。
したがって、本発明の電子デバイスの製造方法によれば、端子部が湾曲する場合や、基板間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイスを製造することができる。
【0024】
また、本発明の電気光学装置は、素子基板と、対向基板と、電気光学材料とを備え、前記電気光学材料は前記素子基板と前記対向基板との間に挟持され、前記素子基板の端子部が外部接続用基板の端子部と導電性粒子を含む接合材を介して電気的に接続された電気光学装置であって、前記素子基板または前記外部接続用基板の少なくとも一方が可撓性を有する基板であり、少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする。
このように構成することで、素子基板の端子部と外部接続用基板の端子部とを接合材を用いて接合する際に、接合材中の導電性粒子が部分的に凹部に収容される。これにより、導電性粒子が部分的に凹部に嵌入し、かつ端子部の間に挟持された状態となる。このため、電性粒子に端子部表面の面方向の外力が作用した場合であっても、凹部により導電性粒子が捕捉され、導電性粒子が面方向に移動することを防止し、粒子と端子の接触状態を保つことができる。したがって、端子部が湾曲した場合であっても、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0025】
また、導電性粒子が部分的に凹部に収容されることで、凹部の内面と導電性粒子の表面が接触する。これにより、端子部の表面が平滑面である場合と比較して、導電性粒子の表面と端子部との接触面積が増加する。このため、可撓性を有する柔軟な材料によって形成された基板の端子部を、上述の異方性導電材料を介して他の基板の端子部と接合する場合であっても、導電性粒子を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。
したがって、本発明によれば、端子部が湾曲する場合や、素子基板と外部接続用基板との間に十分な圧力を加えることができない場合であっても、素子基板と外部接続用基板との実装部における信頼性に優れた電気光学装置を提供することができる。
【0026】
また、本発明の電子機器は、上記の電子デバイスまたは電気光学装置を備えることを特徴とする。
このように構成することで、電子機器を構成する電子デバイスまたは電気光学装置の信頼性を向上させることができる。したがって、本発明によれば、信頼性の高い電子機器を提供することができる。
【発明を実施するための最良の形態】
【0027】
<第一実施形態>
以下、本発明の第一実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
【0028】
(電子デバイス)
図1(a)および図1(b)は、素子基板10a,10bおよび電子デバイス1a,1bの斜視図である。図2は、図1に示す電子デバイス1a,1bのA−A線に沿う部分拡大断面図である。図3は、図1に示す電子デバイス1a,1bのB−B線に沿う部分拡大断面図である。
図1(a)および図1(b)に示すように、本実施形態の電子デバイス1a,1bは、画素領域PXが形成された素子基板10a,10bである。素子基板10a,10bは、例えば、図13に示す電気泳動装置100の素子基板として使用できるものである。
素子基板10aは、後述する画素領域PXの薄膜トランジスタを駆動する駆動回路等の回路部ICを素子基板10a上に内蔵している。素子基板10bは、上記の回路部ICが素子基板10bの外付けになっている。
【0029】
素子基板10a,10bの端子部20a,20bには、外部接続用基板30a,30bが接続されている。電子デバイス1a,1bは、外部接続用基板30a,30bを介して外部装置(不図示)との間で電流、信号等を入出力するように構成されている。なお、電子デバイス1a,1bは実装構造が共通であるため、以下の説明では、電子デバイス1a,1bを電子デバイス1、素子基板10a,10bを素子基板10、外部接続用基板30a,30bを外部接続用基板30とし、それぞれまとめて説明する。
【0030】
素子基板10は、例えば、樹脂フィルム等の可撓性を有する材料によって形成されている。素子基板10の表面には、図2に示すように、薄膜回路層11が形成されている。薄膜回路層11は、後述するように絶縁膜と導電材料層が積層されて形成されているが、図2においてはこれらを省略して表している。素子基板10の端部の薄膜回路層11の表面には、電源、信号等を入出力するための端子部20が形成されている。
【0031】
外部接続用基板30は、素子基板10と同様の可撓性を有する材料によって形成されている。外部接続用基板30の素子基板10に対向する面には配線層31が形成され、端部には端子部32が形成されている。配線層31は金属等の導電性材料によって形成されている。例えば、配線層31としては、銅箔からなるパターン上に、金メッキや、半田メッキなどを施したものが好適である。
外部接続用基板30の端子部32は、例えば、異方性導電性フィルム(ACF: Anisotropic Conductive Film)、異方性導電性ペースト(ACP: Anisotropic Conductive Paste)等の異方性導電材料40を介して素子基板10の端子部20に接合されている。
【0032】
異方性導電材料40は、例えば、熱硬化型、光硬化型または二液混合型等の非導電性接着剤41に、導電性粒子42を分散させた接合材である。導電性粒子42は略球形の形状で、少なくともその表面が金属等の導電性材料によって形成され、略均一な粒径Dを有している。導電性粒子42の粒径Dは、例えば、約5μm〜20μm程度の範囲から、要求される仕様に応じて適宜選択される。導電性粒子42は外部接続用基板30の端子部32と素子基板10の端子部20との間に挟持され両者を電気的に接続している。また、外部接続用基板30の端子部32と素子基板10の端子部20は、非導電性接着剤41によって物理的に接合されている。
【0033】
図3に示すように、素子基板10の端子部20の表面には、導電性粒子42を部分的に収容する複数の凹部21が形成されている。凹部21は、開口端における幅Wおよび深さdが導電性粒子42の粒径Dよりも小さく形成されている。また、凹部21の内側面21aは素子基板10の法線NL方向に対して傾斜し、底面21bよりも開口部21c側が広がった形状に形成され、凹部21の内側面21aおよび底面21bが導電性粒子42の表面に接触するように形成されている。また、互いに隣接する端子部配線群25に形成された凹部21,21の素子基板10の法線NL方向の中心線C,Cの間隔S(中心間隔)は、導電性粒子42の粒径Dよりも大きく形成されている。
【0034】
ここで、導電性粒子42の粒径Dと凹部21の幅Wとの関係は、例えば、導電性粒子42の粒径Dが約5μmのときは凹部21の幅Wは約3μm、導電性粒子42の粒径Dが約8μmのときは凹部21の幅Wは約5μm、導電性粒子42の粒径Dが約10μmのときは凹部21の幅は約5μm、導電性粒子42の粒径Dが約20μmのときは凹部21の幅Wは約8μm程度であることが好ましい。このような関係とすることで、凹部21に導電性粒子42が嵌入した状態で、凹部21の内側面21aおよび底面21bと導電性粒子42の表面とが接し、接点を確保しやすい。
また、導電性粒子42は外部接続用基板30の端子部32と素子基板10の端子部20との間に挟持され、外部接続用基板30の端子部32と接している。また、両基板10,30間には導電性粒子42によって間隙が形成され、この間隙に上述の非導電性接着剤41が充填されている。
【0035】
素子基板10の端子部20に隣接する領域には、図4に示すように、画素領域PXが形成されている。画素領域PXには画素電極12と、画素電極12と接続された薄膜トランジスタ13とが形成されている。薄膜トランジスタ13と端子部20は、ともに素子基板10上の薄膜回路層11に形成されている。素子基板10と薄膜回路層11との間には、画素領域PXおよび端子部20に亘って、下地膜14が形成されている。下地膜14は、例えば、SiO2、SiN等の無機材料、アクリル、ポリイミド等の有機材料により形成されている。
【0036】
画素領域PXの下地膜14上には、例えば、Si等の半導体材料により薄膜トランジスタ13の半導体層15が形成されている。半導体層15には、ソース領域15s、ドレイン領域15dおよびチャネル領域15gが形成されている。下地膜14と半導体層15とを覆うように、ゲート絶縁膜16が形成されている。ゲート絶縁膜16は、下地膜14と同様の絶縁材料を用いて形成できる。ゲート絶縁膜16上のチャネル領域15gに対応する領域には、Mo、Cu、Al、Ta,W等の導電性材料により、ゲート電極17gが形成されている。
一方、端子部20のゲート絶縁膜16上には、ゲート電極17gと共通の導電性材料によって第一導電膜22が形成されている。また、ゲート絶縁膜16上には、端子部20の第一導電膜22および画素領域PXのゲート電極17gを覆うように、第一層間絶縁膜18が形成されている。第一層間絶縁膜18はゲート絶縁膜16と同様の絶縁材料によって形成されている。
【0037】
画素領域PXの第一層間絶縁膜18には、半導体層15のソース領域15sおよびドレイン領域15dに対応する位置に、半導体層15に達するコンタクトホール18a,18bがそれぞれ形成されている。各コンタクトホール18a,18bには、ゲート電極17gと共通の導電性材料が充填され、第一層間絶縁膜18上にソース電極17sおよびドレイン電極17dが形成されている。
一方、端子部20の第一層間絶縁膜18には、第一導電膜22に達する複数の開口部18cが形成され、第一導電膜22上に凹凸が形成されている。この第一層間絶縁膜18によって形成された凹凸に沿って、ソース電極17sおよびドレイン電極17dと同様の導電性材料により、第二導電膜23が形成されている。第二導電膜23の表面には、第一層間絶縁膜18の凹凸に対応して凹凸が形成されている。
【0038】
第一層間絶縁膜18上には、画素領域PXおよび端子部20に亘って、第二層間絶縁膜19が形成されている。第二層間絶縁膜19は第一層間絶縁膜18と同様の材料によって形成されている。
画素領域PXの第二層間絶縁膜19のドレイン電極17dに対応する位置には、ドレイン電極17dに達するコンタクトホール19aが形成されている。一方、端子部20の第二層間絶縁膜19には、第二導電膜23に達する開口部19bが形成されている。
【0039】
画素領域PXの第二層間絶縁膜19上には、例えば、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)等の透明導電性材料または反射性を有するAl等の導電性材料等によって画素電極12が形成されている。画素電極12はコンタクトホール19aを介してドレイン電極17dに接続されている。
一方、端子部20の第二層間絶縁膜19上には、開口部19bおよび開口部19bによって露出された第二導電膜23の凹凸に沿って、第三導電膜24が形成されている。第三導電膜24は、画素電極12と共通の導電性材料によって形成されている。第三導電膜24の表面には、第二導電膜23の凹凸に対応した複数の凹部21が形成されている。なお、接続端子として用いられる端子部20の第三導電膜24においては、透明性および反射性は求められないため、例えば、Al等の導電性材料上に、金メッキを施した構成であっても良い。この構成によれば、接触抵抗をより低減することができるため、接続の信頼性を向上することができる。
【0040】
このように、積層された第一導電膜22〜第三導電膜24によって、端子部20の端子部配線群25が形成されている。そして、端子部20の表面に形成された凹部21は、第一層間絶縁膜18に形成された凹凸に対応する凹凸形状を有する第二導電膜23および第三導電膜24によって形成されている。
図5(a)および図5(b)は、凹部の平面図である。凹部21は、図5(a)に示すように、平面視で矩形の形状に形成され、端子部20の表面に複数配列形成されている。各凹部21は、図5(b)に示すように各辺21dの長さLが導電性粒子の粒径Dよりも小さくなるように形成され、各凹部21に一の導電性粒子42を収容可能に形成されている。また、各凹部21の中心間隔Sは導電性粒子42の粒径Dよりも大きくなるように形成されている。
【0041】
次に、この実施の形態の作用について説明する。
図2および図3に示すように、素子基板10の端子部20の表面には凹部21が形成されている。これにより、素子基板10の端子部20と外部接続用基板30の端子部32とを異方性導電材料40を用いて接合する際に、異方性導電材料40中の導電性粒子42が部分的に凹部21に収容される。これにより、導電性粒子42が部分的に凹部21に嵌入し、かつ端子部20,32の間に挟持された状態となる。このため、導電性粒子42に端子部20の面方向の外力Fが作用した場合であっても、凹部21により導電性粒子42の一部を捕捉し、導電性粒子42が面方向に移動することを防止できる。したがって、端子部20,32が湾曲した場合であっても、異方性導電材料40による端子部20,32どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0042】
また、導電性粒子42が部分的に凹部21に収容されることで、凹部21の内側面21aおよび底面21bと導電性粒子42の表面が接触する。これにより、端子部20の表面が平滑面である場合と比較して、導電性粒子42の表面と端子部20との接触面積が増加する。このため、導電性粒子42を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。さらに、可撓性を有する柔軟な材料によって形成された素子基板10の端子部20を、上述の異方性導電材料40を介して可撓性を有する柔軟な材料によって形成された外部接続用基板30の端子部32と接合する場合にも、加圧や加熱をほとんど行うことなく良好な接合が得られる。
【0043】
また、凹部21部は、幅Wおよび深さdが導電性粒子42の粒径Dよりも小さく形成され、平面形状が矩形に形成されているので、凹部21の各辺21dに隣接する内側面21aおよび底面21bに導電性粒子42の表面が接触する。すなわち、凹部21は複数の点で導電性粒子42の表面に接触する形状に形成されている。これにより、導電性粒子42の表面と端子部20との接触面積をより増加させ、端子部20,32どうしの接続抵抗を低下させることができる。
また、凹部21の粒径Dと幅Wとの関係を上述した好ましい組み合わせとすることで、導電性粒子42の表面を凹部21により確実に複数の点で接触させ、導電性粒子42の表面と端子部20との接触面積をより確実に増加させることができる。
【0044】
また、互いに隣接する凹部21の中心間隔Sが、導電性粒子42の粒径Dよりも大きく形成されている。これにより、隣接する端子部配線群25の凹部21に拘束された導電性粒子42どうしが接触して端子部配線郡25の凹部21に正常に収容されないといった不具合を防止でき、端子部20の信頼性を向上させることができる。
また、凹部21は、端子部20の表面に複数形成されているので、複数の凹部21に導電性粒子42を収容し、端子部20,32間に複数の導電性粒子42を安定的に保持しておくことができる。これにより、導電性粒子42の表面と端子部20,32との接触面積の総和をより増加させ、端子部20,32どうしの接続抵抗を低下させることができる。
【0045】
以上説明したように、本実施形態の電子デバイス1によれば、素子基板10および外部接続用基板30が可撓性を有する材料によって形成され、端子部20,32が湾曲する場合や、基板10,30間に十分な圧力を加えることができない場合であっても、導電性粒子42と端子部20,32との接触面積を十分に確保し、実装部における信頼性に優れた電子デバイス1を提供することができる。
【0046】
(電子デバイスの製造方法)
次に、本実施形態の電子デバイス1の製造方法について説明する。なお、各層の形成やパターニングには、公知の技術を用いることができる。
図6(a)に示すように、素子基板10の表面に下地膜14を形成する。次いで下地膜14上に、半導体層15を形成する。次いで、図6(b)に示すように、半導体層15をパターニングした後、下地膜14上に半導体層15を覆うようにゲート絶縁膜16を形成する。次いで、図6(c)に示すように、半導体層15にイオンドープしてソース領域15s、ドレイン領域15dおよびチャネル領域15gを形成する。また、ゲート絶縁膜16上に導電性材料層を形成し、パターニングすることで、ゲート電極17gおよび第一導電膜22を形成する。次いで、図6(d)に示すように、ゲート絶縁膜16上にゲート電極17gおよび第一導電膜22を覆うように、第一層間絶縁膜18を形成する。
【0047】
次に、図7(a)に示すように、画素領域PXの第一層間絶縁膜18に、それぞれ半導体層15のソース領域15sおよびドレイン領域15dに達するコンタクトホール18a,18bを形成する。また、コンタクトホール18a,18bの形成と一括して、端子部20の第一層間絶縁膜18に、第一導電膜22に達し、端子部20の凹部21に対応する形状の開口部18cを形成し、第一導電膜22上に凹凸を形成する。次いで、導電性材料を画素領域PXのコンタクトホール18a,18bに充填するとともに、端子部20の第一層間絶縁膜18上に第一層間絶縁膜18の凹凸に沿って導電性材料層を形成する。そして、図7(b)に示すように、導電性材料層をパターニングして、ソース電極17s、ドレイン電極17dおよび第二導電膜23を形成する。これにより、第二導電膜23の表面には、第一層間絶縁膜18の凹凸に倣う凹凸形状が形成される。
【0048】
次に、図7(c)に示すように、第一層間絶縁膜18上に第二層間絶縁膜19を形成し、画素領域PXのドレイン電極17dに対応する位置にコンタクトホール19aを形成するとともに、端子部20の第二導電膜23に達する開口部19bを形成する。そして、第二層間絶縁膜19上に、コンタクトホール19aの内面および第二導電膜23の表面を含んで導電性材料層を形成し、導電性材料層をパターニングすることで、画素電極12および第三導電膜24を形成する。これにより、第三導電膜24の表面には、第二導電膜23の凹凸に対応して凹部21が形成される。
以上により、画素領域PXの薄膜回路層11には画素電極12と、画素電極12と接続された薄膜トランジスタ13とが形成される。また、端子部20には、第一導電膜22〜第三導電膜24からなる端子部配線群25が形成される。また、端子部20の表面には、第一層間絶縁膜18の凹凸に対応した形状の凹部21が形成される。
【0049】
このように製造することで、電子デバイス1の一般的な製造プロセスを利用して、端子部20の表面に導電性粒子42を捕捉する凹部21を形成することがきる。また、第一層間絶縁膜18をパターニングする工程を利用して、第一層間絶縁膜18に凹凸を形成し、端子部20の表面に凹部21を形成することがきる。したがって、本実施形態の電子デバイス1の製造方法によれば、生産性を低下させることなく、実装部における信頼性に優れた電子デバイス1を製造することができる。
【0050】
次に、素子基板10の端子部20の表面に導電性粒子42を散布し、例えば、素子基板10を端子部20の面方向に振動させて、図3に示すように、導電性粒子42を部分的に凹部21に収容させる。次いで、端子部20に非導電性接着剤41を塗布する。このとき、導電性粒子42が凹部21から脱落しないように、例えば、素子基板10の法線NL方向から非導電性接着剤41を塗布する。次いで、素子基板10の端子部20に異方性導電材料40を介して外部接続用基板30の端子部32を接合する。これにより、素子基板10の端子部20と外部接続用基板30の端子部32とが導電性粒子42により電気的に接続され、かつ非導電性接着剤41により物理的に接合される。
なお、導電性粒子42を散布した後で、非導電性接着剤41を塗布する方法に限定するものではなく、例えば、導電性粒子42が混入された非導電性接着剤41を用いる方法であっても良い。この場合、まず、素子基板10の端子部20の表面に非導電性接着剤41を塗布し、外部接続用基板30の端子部32を接合する。この状態で、治具により端子部における素子基板10と外部接続用基板30とを軽く挟持しながら、例えば、超音波振動を印加する。これにより、導電性粒子42が凹部21に効率良く収めることができる。
【0051】
このように製造することで、導電性粒子42が部分的に凹部21に収容された状態で、対向する端子部20,32間に挟持されて固定される。これにより、素子基板10と外部接続用基板30との間に圧力をかけて導電性粒子42を変形させなくても、素子基板10の端子部20と導電性粒子42の接触面積を十分に確保することができる。また、端子部20が湾曲し、導電性粒子42に端子部20の表面方向の外力が作用しても、凹部21によって導電性粒子42を捕捉し、導電性粒子42が端子部20上から脱落することを防止できる。
したがって、本実施形態の電子デバイス1の製造方法によれば、端子部20,32が湾曲する場合や、素子基板10と外部接続用基板30との間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイス1を製造することができる。
【0052】
<第二実施形態>
次に、本発明の第二実施形態について、図2および図3を援用し、図8、図9(a)〜図10(c)を用いて説明する。本実施形態では上述の第一実施形態で説明した電子デバイス1と、素子基板10の端子部20の構成が異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【0053】
(電子デバイス)
図8に示すように、本実施形態の電子デバイス1cは、画素領域PXに第一実施形態と同様に画素電極12と画素電極12と接続された薄膜トランジスタ13とが形成されている。一方、端子部20cの形成領域には、第一導電膜22は形成されず、ゲート絶縁膜16上に第一層間絶縁膜18が形成されている。また、第一層間絶縁膜18には凹凸は形成されず、平坦な表面上に第二導電膜23が形成されている。また、第二導電膜23上の第二層間絶縁膜19には、端子部20cの凹部21に対応する形状の開口部19cが複数形成され、第二導電膜23上に凹凸を形成している。また、第三導電膜24は、第二層間絶縁膜19によって形成された凹凸に沿って形成され、表面に第二層間絶縁膜19の凹凸に対応して凹部21が形成されている。これにより、端子部20cの端子部配線群25cの表面には第一実施形態と同様の凹部21が形成されている。
したがって、本実施形態の電子デバイス1cによれば、端子部20の表面に第一実施形態と同様の凹部21が形成されているので、第一実施形態の電子デバイス1と同様の効果が得られる。
【0054】
(電子デバイスの製造方法)
次に、本実施形態の電子デバイスの製造方法について説明する。
まず、図9(a)および図9(b)に示すように、第一実施形態と同様に、素子基板10c上に下地膜14、半導体層15、ゲート絶縁膜16を形成する。次いで、図9(c)に示すように、ゲート絶縁膜16上の端子部20cに第一導電膜22を形成することなく、画素領域PXの半導体層15上にゲート電極17gを形成し、イオンドープすることで半導体層15にソース領域15s、ドレイン領域15dおよびチャネル領域15gを形成する。
【0055】
次に、図10(a)に示すように、第一実施形態と同様に第一層間絶縁膜18を形成し、画素領域PXの半導体層15のソース領域15sおよびドレイン領域15dに対応する位置にコンタクトホール18a,18bを形成する。次いで、図10(b)に示すように、第一実施形態と同様にソース電極17s、ドレイン電極17dおよび第二導電膜23を形成する。このとき、第二導電膜23は、平坦な第一層間絶縁膜18上に形成されるので、第二導電膜23の表面も平坦に形成される。次いで、第一実施形態と同様に第二層間絶縁膜19を形成する。
【0056】
次に、図10(c)に示すように、画素領域PXの第二層間絶縁膜19のドレイン電極17dに対応する位置にコンタクトホール19aを形成するとともに、端子部20cの第二層間絶縁膜19の第二導電膜23に対応する位置に、第二導電膜23に達する開口部19cを形成する。開口部19cは、端子部20cの凹部21に対応する形状に形成する。これにより、第二導電膜23上には第二層間絶縁膜19によって凹凸が形成される。次いで、第二層間絶縁膜19上の画素領域PXに第一実施形態と同様に画素電極12を形成するとともに、端子部20cの第二層間絶縁膜19の凹凸に沿って、第三導電膜24を形成する。これにより、第三導電膜24の表面には、第二層間絶縁膜19の凹凸に対応した凹部21が形成される。
以上により、画素領域PXに画素電極12および薄膜トランジスタ13が形成され、端子部20の表面に第一実施形態と同様の凹部21が形成された電子デバイス1cを製造することができる。
【0057】
このように製造することで、第一実施形態の電子デバイス1の製造方法と同様の効果が得ることができる。加えて、第二層間絶縁膜19をパターニングする工程を利用して、第二層間絶縁膜19に凹凸部を形成し、端子部20の表面に凹部21を形成することがきる。また、第一導電膜22を形成する工程、および第一層間絶縁膜18に開口部18cを形成する工程を省略できるので、製造工程を簡略化し、生産性を向上させることができる。
【0058】
<第三実施形態>
次に、本発明の第三実施形態について、図1〜図10(c)を援用し、図11(a)および図11(b)を用いて説明する。本実施形態では上述の第一、第二実施形態で説明した電子デバイス1,1cと、第一層間絶縁膜18、第二層間絶縁膜19には凹凸が形成されず、第三導電膜24の表面に凸部26が形成されている点で異なっている。その他の点は第一、第二実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【0059】
(電子デバイス)
図11(a)に示すように、本実施形態の電子デバイス1dは、上述の第一実施形態で説明した電子デバイス1と同様に、素子基板10dの表面の薄膜回路層11dの画素領域PXには画素電極12および薄膜トランジスタ13が形成され、端子部20には第一導電膜22〜第三導電膜24が積層されている。しかし、第一導電膜22上には第一層間絶縁膜18によって凹凸は形成されず、第二導電膜23および第三導電膜24は表面が平坦な形状となっている。
また、第三導電膜24上には、例えば、金属等の導電性材料により凸部26が形成され、凸部26の側面と第三導電膜24の表面とによって、第一実施形態の電子デバイス1と同様の凹部21が形成されている。
【0060】
図11(b)に示すように、本実施形態の別の電子デバイス1eは、上述の第二実施形態で説明した電子デバイス1cと同様に、素子基板10eの表面の薄膜回路層11eの画素領域PXには画素電極12および薄膜トランジスタ13が形成され、端子部20eには第二導電膜23および第三導電膜24が積層されている。しかし、第二導電膜23上には第二層間絶縁膜19によって凹凸は形成されず、第三導電膜24は表面が平坦な形状となっている。
また、第三導電膜24上には、上述の電子デバイス1dと同様の凸部26が形成され、凸部26の側面と第三導電膜24の表面とによって、第二実施形態と同様の凹部21が形成されている。
したがって、本実施形態の電子デバイス1d,1eによれば、端子部20d,20eの表面に第一、第二実施形態の電子デバイス1,1cと同様の凹部21が形成されているので、第一、第二実施形態の電子デバイス1,1cと同様の効果が得られる。
【0061】
(電子デバイスの製造方法)
次に本実施形態の電子デバイスの製造方法について説明する。
図11(a)に示す電子デバイス1dは、図6(a)〜(d)および図7(a)〜(c)に示すように、第一実施形態の電子デバイス1と略同様の工程により製造する。ここで、本実施形態においては、図7(a)に示す工程において、第一導電膜22上の第一層間絶縁膜18に凹凸を形成する開口部18cを形成する代わりに、図11(a)に示すように、素子基板10dの第一導電膜22の表面の略全面を露出させる開口部18dを形成する。そして、図7(b)および図7(c)に示す工程において、図11(a)に示すように、平坦な第一導電膜22上に平坦な第二導電膜23および第三導電膜24を形成する。
次いで、第三導電膜24上に、例えば、インクジェット法、スクリーン印刷法等の印刷法、あるいはディスペンサー等により金属等の導電性材料層を形成し、フォトリソグラフィ法、エッチング法等によりパターニングし、複数の凸部26を形成する。
以上により、図11(a)に示す電子デバイス1dを製造することができる。
【0062】
図11(b)に示す電子デバイス1eは、図9(a)〜(c)および図10(a)〜(c)に示すように、第二実施形態の電子デバイス1cと略同様の工程により製造する。ここで、本実施形態においては、図10(c)に示す工程において、第二導電膜23上の第二層間絶縁膜19に凹凸を形成する開口部19cを形成する代わりに、図11(b)に示すように、素子基板10eの第二導電膜23の表面の略全面を露出させる開口部19eを形成する。そして、図10(c)に示す工程において、図11(b)に示すように、平坦な第二導電膜23上に平坦な第三導電膜24を形成する。
次いで、第三導電膜24上に、例えば、インクジェット法、スクリーン印刷法等の印刷法、あるいはディスペンサー等を用いて金属等の導電性材料層を形成し、フォトリソグラフィ法、エッチング法等によりパターニングし、複数の凸部26を形成する。
以上により、図11(b)に示す電子デバイス1eを製造することができる。
【0063】
このように電子デバイス1d,1eを製造することで、通常の電子デバイスの製造プロセスにより電子デバイス1d,1eを形成した後に、端子部20d,20eに凹部21を形成することができる。したがって、電子デバイス1d,1eの製造工程を簡略化し、生産性を向上することができる。
【0064】
<電子デバイスの変形例>
次に、上述の第一〜第三実施形態の電子デバイスの変形例について、図12(a)〜図12(f)を用いて説明する。図12(a)〜図12(f)は、端子部20に形成された凹部の配列を示す概略平面図である。
上述の実施形態において説明した電子デバイス1,1c,1d,1eにおいて、図12(a)に示すように、アレイ状に配列された複数の凹部21の周囲を囲むように、溝状の凹部21Aを形成してもよい。
溝状の凹部21Aの幅Wおよび深さdは、上述の実施形態と同様に形成されている。このため、溝状の凹部21Aには延在方向に複数の導電粒子が捕捉され、導電性粒子が部分的に溝状の凹部に収容される。
【0065】
これにより、溝状の凹部21Aに収容された導電性粒子42の凹部21Aの幅W方向の移動を拘束することができる。また、複数の導電性粒子42を、凹部21Aの延在方向に沿って凹部21Aに収容することで、導電性粒子42を高密度で収容し、凹部21Aの延在方向の導電性粒子42の移動も拘束することができる。したがって、溝状の凹部21Aによって囲まれた領域外に導電性粒子42が移動し、望まない位置で導通することを防止することができる。
【0066】
また、凹部21は、図12(b)に示すように、端子部20の表面に千鳥状に配列してもよい。これにより、端子部20の表面の凹部21を高密度で配置することができる。したがって、導電性粒子42の表面と端子部20との接触面積の総和をより増加させ、端子部20,23どうしの接続抵抗を低下させることができる。
また、凹部21は、図12(c)に示すように、平面形状が円形であってもよい。これにより、導電性粒子42が球形であった場合、円形の縁または内面が球形の導電性粒子42の表面に接触するため、凹部21の平面形状が矩形の場合と比較して、凹部21との接触面積を増加させることが可能となる。また、凹部21の形状を導電性粒子42の形状に対応した半球状に形成することで、凹部21の内面と導電性粒子42の表面を面で接触させ、より接触面積を増加させることができる。
【0067】
また、凹部21は、図12(d)および図12(e)に示すように、溝状であり、延在方向に複数の導電性粒子を収容可能に形成した凹部21D,21Eとしてもよい。これにより、凹部21D,21Eの幅W方向の導電性粒子42の移動を凹部21D,21Eによって拘束することができる。また、複数の導電性粒子42を、凹部21D,21Eの延在方向に沿って凹部21D,21Eに収容することで、導電性粒子42を高密度で収容し、凹部21D,21Eの延在方向の導電性粒子42の移動も拘束することができる。
また、凹部21D,21Eに導電性粒子42を収容する際には、図12(a)〜図12(c)に示すように個々の凹部21に一個の導電性粒子42を収容する場合と比較して、凹部21D,21Eの延在方向に余裕ができるので、凹部21D,21Eに導電性粒子42を収容するのが容易になる。また、非導電性接着剤41を塗布する際に、ディスペンサーやインクジェット法等により凹部21D,21Eの延在方向に塗布することで、導電性粒子42が凹部21D,21Eの幅W方向に脱落することを防止できる。
【0068】
また、凹部21は、図11(f)に示すように、端子部20の表面に複数の直線部または曲線部からなる連続したパターンを形成する凹部21Fとしてもよい。これにより、パターンの形状に沿って複数の導電性粒子42を収容し、端子部20表面の面方向の導電性粒子42の移動を拘束することができる。
【0069】
<電気光学装置>
次に、上述の実施形態において説明した電子デバイス1〜1eを備えた電気光学装置として、電気泳動装置100について説明する。
図13に示すように、本実施形態の電気泳動装置100は、上述の実施形態で説明した電子デバイス1の素子基板10の画素領域PXに対向する対向基板50を備えている。対向基板50は素子基板10と同様の可撓性を有する材料によって形成されている。電気泳動装置100は、対向基板50と素子基板10との間に、電気光学材料としてマイクロカプセル51を備えている。マイクロカプセル51は、分散媒に分散された電気泳動粒子を含有している。対向基板50の素子基板10と対向する面には、ITO等によって透明電極52が形成されている。
【0070】
本実施形態の電気泳動装置100によれば、端子部20,32が湾曲する場合や、素子基板10と外部接続用基板30との間に十分な圧力を加えることができない場合であっても、素子基板10と外部接続用基板30との実装部における信頼性に優れた電気泳動装置100を提供することができる。
【0071】
<電子機器>
次に、上述の実施形態において説明した電気泳動装置100を備えた電子機器として、電子ペーパー200について説明する。
図14は電子ペーパー200の構成を示す斜視図である。電子ペーパー200は、本発明の電気泳動表示装置100を表示領域201として備えている。電子ペーパー200は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書換え可能なシートからなる本体202を備えて構成されている。
電子ペーパー200に上述した実施形態の電気泳動表示装置100を備えることで、表示領域201の信頼性を向上させることができる。したがって、本実施形態の電子ペーパー200によれば、信頼性の高い電子ペーパー200を提供することができる。
【0072】
尚、この発明は上述した実施の形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、素子基板および外部接続用基板の材料としては、樹脂フィルム以外にも、単結晶シリコンウェハー、石英ガラス基板、耐熱ガラス基板、樹脂フィルム、金属基板等が用いられ、必要とされる薄膜回路装置の性能や機能に応じて適切な材質が選択される。中でも、薄金属基板、薄ガラス基板、薄シリコンウェハー等を基板に用いた電子デバイスは、基板そのものが薄く可撓性を有するため、柔軟性を備えかつ軽量といった特徴を有する電子デバイスを提供できる。
【0073】
また、基板上に薄膜回路装置を製造する方法としては、上述の実施形態で説明した半導体層、絶縁体層、金属層等を基板上に直接積層して薄膜回路層を形成する方法以外にも、予めガラス基板等の耐熱性を有する基板上に形成した薄膜回路層を該基板から分離し樹脂フィルム上に接合する転写方法、予めガラス基板等の耐熱性を有する基板上に直接形成し該基板を薄化(研磨もしくはエッチングなど)し樹脂フィルム上に接合する方法等を用いることができる。薄膜回路層が可撓性を有する基板上に形成されていない場合には、このように、薄膜回路層を形成した後、可撓性を有する基板上に転写するか、基板を薄化した後、可撓性を有する基板上に接合するといった手法を用いておく必要がある。
【0074】
また、上述の実施形態では、素子基板側に凹部を形成する構成について説明したが、同様の凹部を外部接続用基板の端子部に形成してもよい。これにより、素子基板側に凹部を形成する場合と同様の効果を得ることができる。また、凹部を外部接続基板の端子部と素子基板の端子部の両方に形成してもよい。この場合、各基板の凹部の位置は必ずしも一致している必要はなく、どちらか一方の基板の端子部に形成された凹部に導電性粒子が部分的に収容されれば、上述の実施の形態と同様の効果を得ることができる。また、各基板の凹部の位置が一致している場合には、凹部の間で導電性粒子を挟みこむことができ、導電性粒子の端子部表面方向の移動を防止することができる。
【0075】
また、導電性粒子の表面と凹部の内面とが複数の点または面で接する寸法であれば、導電性粒子の粒径と凹部の幅との関係は上述の実施形態で説明した値に限定されない。
また、凹部に導電性粒子を収容する方法は、上述の実施形態で説明した方法に限定されない。例えば、端子部に導電性粒子を散布した後、基板を傾けることで導電性粒子を移動させ、凹部に収容させるようにしてもよい。
【図面の簡単な説明】
【0076】
【図1】(a)および(b)は本発明の第一実施形態に係る素子基板および電子デバイスの斜視図である。
【図2】図1のA−A線に沿う部分拡大断面図である。
【図3】図1のB−B線に沿う部分拡大断面図である。
【図4】本発明の第一実施形態に係る素子基板の概略構成を示す断面図である。
【図5】(a)および(b)は本発明の第一実施形態に係る凹部の平面図である。
【図6】(a)〜(d)は本発明の第一実施形態に係る素子基板の製造工程を説明する断面図である。
【図7】(a)〜(c)は本発明の第一実施形態に係る素子基板の製造工程を説明する断面図である。
【図8】本発明の第二実施形態に係る素子基板の概略構成を示す断面図である。
【図9】(a)〜(c)は本発明の第二実施形態に係る素子基板の製造工程を説明する断面図である。
【図10】(a)〜(c)は本発明の第二実施形態に係る素子基板の製造工程を説明する断面図である。
【図11】(a)および(b)は本発明の第三実施形態に係る素子基板の概略構成を示す断面図である。
【図12】(a)〜(d)は本発明の実施形態の変形例に係る凹部の平面図である。
【図13】本発明の実施形態に係る電気泳動装置の断面図である。
【図14】本発明の実施形態に係る電子ペーパーの斜視図である。
【符号の説明】
【0077】
1,1a〜1e 電子デバイス、10,10a〜10e 素子基板(基板)、11,11d,11e 薄膜回路層、12 画素電極(導電性材料層)、14 パッシベーション膜(絶縁膜)、16 ゲート絶縁膜(絶縁膜)、17g ゲート電極(導電性材料層)、17d ドレイン電極(導電性材料層)、17s ソース電極(導電性材料層)、18 第一層間絶縁膜(絶縁膜)、19 第二層間絶縁膜(絶縁膜)、20,20a〜20e 端子部、21,21A〜21F 凹部、22 第一導電膜(導電性材料層)、23 第二導電膜(導電性材料層)、24 第三導電膜(導電性材料層)、26 凸部、30,30a,30b 外部接続用基板(基板)、32 端子部、41 非導電性接着剤(接合材)、42 導電性粒子、50 対向基板、51 マイクロカプセル(電気光学材料)、100 電気泳動装置(電気光学装置)、200 電子ペーパー(電子機器)、D 粒径、d 深さ、S 間隔(中心間隔)、W 幅
【技術分野】
【0001】
この発明は、電子デバイスとその製造方法、電気光学装置および電子機器に関するものである。
【背景技術】
【0002】
従来から、表示パネルのパネル電極端子と、外部部品の外部電極端子との間に十分な数量の導電粒子を介在させることにより、パネル電極端子と外部接続端子とを確実に導通させることとした実装構造を備えた表示パネルが知られている。(例えば、特許文献1参照)。
このような電子デバイスにおいて可撓性を有する基板を用いることで、柔軟性を備えかつ軽量といった特徴を有する電子デバイスを提供できる。このような特徴を備えた電子デバイスは、新規電子デバイス(フレキシブル電子デバイス)として近年注目されている。このフレキシブル電子デバイスを用いることで、特にフレキシブルディスプレイ(例えば、電子ペーパー等)と呼ばれる表示装置等の製作が可能になる。
【特許文献1】特開2006−154253号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、上記の電子デバイスは、可撓性を有する基板を用いるため、いくつかの問題点がある。その一つが、「電子デバイス本体の基板の外部接続端子部と、配線基板の端子部との電気的、物理的接続不具合によるデバイスの接続信頼性の低下」である。
例えば、電子デバイス本体の基板の端子部には、配線基板等の外部接続基板の端子部を接合し、外部から電源、信号等を入力しなければならない。この端子部どうしの接合には、通常、異方性導電性フィルム(ACF: Anisotropic Conductive Film)、異方性導電性ペースト(ACP: Anisotropic Conductive Paste)等の異方性導電材料が用いられる。この異方導電材料を用いた接合では、異方性導電材料中の導電性粒子を介して端子部どうしが電気的に接続されるとともに、異方性導電材料中の接合材により両者が物理的に接合される。
【0004】
上述の特許文献1のように、電子デバイス本体の基板として可撓性を有さない基板を用いる場合は端子部が湾曲しないため、比較的安定した接合状態を得ることができる。
しかし、上記のフレキシブル電子デバイスのように、電子デバイス本体の基板として可撓性を有する基板を用いる場合は端子部が湾曲する。この端子部の湾曲により、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となる。これにより、接続抵抗の増加や接続不良等が発生し、電子デバイスの信頼性の低下や欠陥を生じる虞がある。
【0005】
また、可撓性を有する柔軟な材料によって形成された基板の端子部を、上述の異方性導電材料を介して他の基板の端子部と接合する場合、導電性粒子による基板の損傷を防止するため、基板間に十分な圧力を加えることができないという制限がある。
このため、基板間の導電性粒子を変形もしくは圧潰させることができず、導電性粒子と各基板の端子部との接触面積を十分に確保することが困難であった。導電性粒子と端子部との接触面積が不十分となった場合、接続抵抗の増加や接続不良等の欠陥を生じ、電子デバイスの信頼性を低下させる虞がある。
【0006】
そこで、この発明は、上記の問題を鑑み、実装部における信頼性に優れた電子デバイスとその製造方法、電気光学装置および電子機器を提供するものである。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、本発明の電子デバイスは、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスであって、前記基板の少なくとも一方が可撓性を有する基板であり、少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする。
【0008】
このように構成することで、第一の基板の端子部と第二の基板の端子部とを接合材を用いて接合する際に、接合材中の導電性粒子が部分的に凹部に収容される。これにより、導電性粒子が凹部に嵌入し、かつ端子部の間に挟持された状態となる。このため、導電性粒子に端子部表面の面方向の外力が作用した場合であっても、凹部により導電性粒子が捕捉されるので、導電性粒子が面方向に移動することを防止し、粒子と端子の接触状態を保つことができる。したがって、端子部が湾曲した場合であっても、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0009】
また、導電性粒子が部分的に凹部に収容されることで、凹部の内面と導電性粒子の表面が接触する。これにより、端子部の表面が平滑面である場合と比較して、導電性粒子の表面と端子部との接触面積が増加する。このため、可撓性を有する柔軟な材料によって形成された一方の基板の端子部を、上述の異方性導電材料を介して他方の基板の端子部と接合する場合であっても、導電性粒子を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。
したがって、本発明によれば、端子部が湾曲する場合や、基板間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイスを提供することができる。
【0010】
また、本発明の電子デバイスは、前記基板の両方が可撓性を有する基板であることを特徴とする。
このように構成することで、電子デバイスの可撓性をより向上させ、電子デバイスをフレキシブル電子デバイスとして用いることができる。この構成では、基板を曲げたときに端子部も湾曲するので、本発明が特に有効に作用する。
【0011】
また、本発明の電子デバイスは、前記凹部は、幅および深さが前記導電性粒子の粒径よりも小さく、前記導電性粒子と面または複数の点で接触する形状に形成されていることを特徴とする。
このように構成することで、導電性粒子の表面と端子部との接触面積をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0012】
また、本発明の電子デバイスは、前記凹部は、前記端子部の表面に複数形成されていることを特徴とする。
このように構成することで、複数の凹部に導電性粒子を収容し、端子間に複数の導電性粒子を安定的に保持しておくことができる。これにより、導電性粒子の表面と端子部との接触面積の総和をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0013】
また、本発明の電子デバイスは、前記凹部は、平面形状が矩形または円形に形成されていることを特徴とする。
このように構成することで、凹部の平面形状が矩形の場合には、凹部の矩形の縁、または縁に隣接する側面、もしくは底面等に導電性粒子の表面が接触する。また、凹部の平面形状が円形の場合には、凹部の円形の縁、または曲面状の側面、もしくは底面等に導電性粒子の表面が接触する。これにより、導電性粒子の表面と端子部との接触面積をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0014】
また、本発明の電子デバイスは、前記凹部は、千鳥状に配列されていることを特徴とする。
このように構成することで、端子部の表面に凹部を高密度に配置することができる。これにより、導電性粒子の表面と端子部との接触面積の総和をより増加させ、端子部どうしの接続抵抗を低下させることができる。
【0015】
また、本発明の電子デバイスは、前記凹部は溝状であり、延在方向に複数の前記導電性粒子を収容可能であることを特徴とする。
このように構成することで、凹部の幅方向における導電性粒子の移動を凹部によって拘束することができる。また、複数の導電性粒子を、凹部の延在方向に沿って凹部に収容することで、導電性粒子を高密度で収容し、凹部の延在方向の導電性粒子の移動もある程度拘束することができる。
【0016】
また、本発明の電子デバイスは、前記凹部は、前記端子部の表面に複数の直線部または曲線部からなる連続したパターンを形成していることを特徴とする。
このように構成することで、パターンに沿って複数の導電性粒子を収容し、端子部表面の面方向の導電性粒子の移動を防止することができる。
【0017】
また、本発明の電子デバイスは、前記端子部の表面に、複数の前記凹部を囲繞する枠状の前記凹部が形成されていることを特徴とする。
このように構成することで、枠状の凹部によって囲まれた領域外に移動しようとする導電性粒子を、枠状の凹部によって捕捉することができる。これにより、端子部以外の領域に導電性粒子が移動することを防止し、端子部以外の領域が導電性粒子により電気的に導通することを防止できる。
【0018】
また、本発明の電子デバイスの製造方法は、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、前記第一の基板上に、絶縁膜と導電膜とを積層することで前記端子部を含む薄膜回路層を形成する工程において、前記第一の基板上の前記端子部に対応する領域に凹部を形成し、前記領域に前記端子部を構成する前記導電膜を形成し、前記導電膜の表面を前記凹部に倣う形状に形成することを特徴とする。
このように製造することで、電子デバイスの一般的な製造プロセスを利用して端子部の表面に導電性粒子を収容する凹部を形成することがきる。したがって、本発明の電子デバイスの製造方法によれば、生産性を低下させることなく、実装部における信頼性に優れた電子デバイスを製造することができる。
【0019】
また、本発明の電子デバイスの製造方法は、前記薄膜回路層が複数の前記絶縁膜を積層した構造を有しており、前記凹部を複数の前記絶縁膜のうち、前記第一の基板側に位置する第一層間絶縁膜に形成することを特徴とする。
このように製造することで、第一層間絶縁膜をパターニングする工程を利用して、第一層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0020】
また、本発明の電子デバイスの製造方法は、前記凹部は、複数の前記絶縁膜のうち、前記第一層間絶縁膜上の第二層間絶縁膜に形成することを特徴とする。
このように製造することで、第二層間絶縁膜をパターニングする工程を利用して、第二層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0021】
また、本発明の電子デバイスの製造方法は、前記第一絶縁膜および前記第二絶縁膜の両方に凹部を形成することを特徴とする。
このように製造することで、第一層間絶縁膜および第二層間絶縁膜をパターニングする工程を利用して、第一層間絶縁膜および第二層間絶縁膜に凹部を形成し、端子部の表面に凹部を形成することがきる。
【0022】
また、本発明の電子デバイスの製造方法は、前記凹部の形成は、前記端子部の表面の前記導電性材料層上に導電性材料からなる凸部を形成することで行い、前記凸部と前記端子部の表面とによって前記凹部を形成することを特徴とする。
このように製造することで、通常の電子デバイスの製造プロセスにより電子デバイスを形成した後に、端子部に凹部を形成することができる。したがって、電子デバイスの製造工程を単純化させ、生産性を向上することができる。
【0023】
また、本発明の電子デバイスの製造方法は、第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、前記端子部の少なくとも一方に形成された前記導電性粒子を部分的に収容する凹部に、前記導電性粒子を収容させる工程と、接合材を介して前記端子部どうしを接合し、前記導電性粒子により前記端子部どうしを電気的に接続する工程と、を有することを特徴とする。
このように製造することで、導電性粒子が部分的に凹部に収容された状態で、対向する端子部間に挟持されて固定される。
したがって、本発明の電子デバイスの製造方法によれば、端子部が湾曲する場合や、基板間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイスを製造することができる。
【0024】
また、本発明の電気光学装置は、素子基板と、対向基板と、電気光学材料とを備え、前記電気光学材料は前記素子基板と前記対向基板との間に挟持され、前記素子基板の端子部が外部接続用基板の端子部と導電性粒子を含む接合材を介して電気的に接続された電気光学装置であって、前記素子基板または前記外部接続用基板の少なくとも一方が可撓性を有する基板であり、少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする。
このように構成することで、素子基板の端子部と外部接続用基板の端子部とを接合材を用いて接合する際に、接合材中の導電性粒子が部分的に凹部に収容される。これにより、導電性粒子が部分的に凹部に嵌入し、かつ端子部の間に挟持された状態となる。このため、電性粒子に端子部表面の面方向の外力が作用した場合であっても、凹部により導電性粒子が捕捉され、導電性粒子が面方向に移動することを防止し、粒子と端子の接触状態を保つことができる。したがって、端子部が湾曲した場合であっても、異方性導電材料による端子部どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0025】
また、導電性粒子が部分的に凹部に収容されることで、凹部の内面と導電性粒子の表面が接触する。これにより、端子部の表面が平滑面である場合と比較して、導電性粒子の表面と端子部との接触面積が増加する。このため、可撓性を有する柔軟な材料によって形成された基板の端子部を、上述の異方性導電材料を介して他の基板の端子部と接合する場合であっても、導電性粒子を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。
したがって、本発明によれば、端子部が湾曲する場合や、素子基板と外部接続用基板との間に十分な圧力を加えることができない場合であっても、素子基板と外部接続用基板との実装部における信頼性に優れた電気光学装置を提供することができる。
【0026】
また、本発明の電子機器は、上記の電子デバイスまたは電気光学装置を備えることを特徴とする。
このように構成することで、電子機器を構成する電子デバイスまたは電気光学装置の信頼性を向上させることができる。したがって、本発明によれば、信頼性の高い電子機器を提供することができる。
【発明を実施するための最良の形態】
【0027】
<第一実施形態>
以下、本発明の第一実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
【0028】
(電子デバイス)
図1(a)および図1(b)は、素子基板10a,10bおよび電子デバイス1a,1bの斜視図である。図2は、図1に示す電子デバイス1a,1bのA−A線に沿う部分拡大断面図である。図3は、図1に示す電子デバイス1a,1bのB−B線に沿う部分拡大断面図である。
図1(a)および図1(b)に示すように、本実施形態の電子デバイス1a,1bは、画素領域PXが形成された素子基板10a,10bである。素子基板10a,10bは、例えば、図13に示す電気泳動装置100の素子基板として使用できるものである。
素子基板10aは、後述する画素領域PXの薄膜トランジスタを駆動する駆動回路等の回路部ICを素子基板10a上に内蔵している。素子基板10bは、上記の回路部ICが素子基板10bの外付けになっている。
【0029】
素子基板10a,10bの端子部20a,20bには、外部接続用基板30a,30bが接続されている。電子デバイス1a,1bは、外部接続用基板30a,30bを介して外部装置(不図示)との間で電流、信号等を入出力するように構成されている。なお、電子デバイス1a,1bは実装構造が共通であるため、以下の説明では、電子デバイス1a,1bを電子デバイス1、素子基板10a,10bを素子基板10、外部接続用基板30a,30bを外部接続用基板30とし、それぞれまとめて説明する。
【0030】
素子基板10は、例えば、樹脂フィルム等の可撓性を有する材料によって形成されている。素子基板10の表面には、図2に示すように、薄膜回路層11が形成されている。薄膜回路層11は、後述するように絶縁膜と導電材料層が積層されて形成されているが、図2においてはこれらを省略して表している。素子基板10の端部の薄膜回路層11の表面には、電源、信号等を入出力するための端子部20が形成されている。
【0031】
外部接続用基板30は、素子基板10と同様の可撓性を有する材料によって形成されている。外部接続用基板30の素子基板10に対向する面には配線層31が形成され、端部には端子部32が形成されている。配線層31は金属等の導電性材料によって形成されている。例えば、配線層31としては、銅箔からなるパターン上に、金メッキや、半田メッキなどを施したものが好適である。
外部接続用基板30の端子部32は、例えば、異方性導電性フィルム(ACF: Anisotropic Conductive Film)、異方性導電性ペースト(ACP: Anisotropic Conductive Paste)等の異方性導電材料40を介して素子基板10の端子部20に接合されている。
【0032】
異方性導電材料40は、例えば、熱硬化型、光硬化型または二液混合型等の非導電性接着剤41に、導電性粒子42を分散させた接合材である。導電性粒子42は略球形の形状で、少なくともその表面が金属等の導電性材料によって形成され、略均一な粒径Dを有している。導電性粒子42の粒径Dは、例えば、約5μm〜20μm程度の範囲から、要求される仕様に応じて適宜選択される。導電性粒子42は外部接続用基板30の端子部32と素子基板10の端子部20との間に挟持され両者を電気的に接続している。また、外部接続用基板30の端子部32と素子基板10の端子部20は、非導電性接着剤41によって物理的に接合されている。
【0033】
図3に示すように、素子基板10の端子部20の表面には、導電性粒子42を部分的に収容する複数の凹部21が形成されている。凹部21は、開口端における幅Wおよび深さdが導電性粒子42の粒径Dよりも小さく形成されている。また、凹部21の内側面21aは素子基板10の法線NL方向に対して傾斜し、底面21bよりも開口部21c側が広がった形状に形成され、凹部21の内側面21aおよび底面21bが導電性粒子42の表面に接触するように形成されている。また、互いに隣接する端子部配線群25に形成された凹部21,21の素子基板10の法線NL方向の中心線C,Cの間隔S(中心間隔)は、導電性粒子42の粒径Dよりも大きく形成されている。
【0034】
ここで、導電性粒子42の粒径Dと凹部21の幅Wとの関係は、例えば、導電性粒子42の粒径Dが約5μmのときは凹部21の幅Wは約3μm、導電性粒子42の粒径Dが約8μmのときは凹部21の幅Wは約5μm、導電性粒子42の粒径Dが約10μmのときは凹部21の幅は約5μm、導電性粒子42の粒径Dが約20μmのときは凹部21の幅Wは約8μm程度であることが好ましい。このような関係とすることで、凹部21に導電性粒子42が嵌入した状態で、凹部21の内側面21aおよび底面21bと導電性粒子42の表面とが接し、接点を確保しやすい。
また、導電性粒子42は外部接続用基板30の端子部32と素子基板10の端子部20との間に挟持され、外部接続用基板30の端子部32と接している。また、両基板10,30間には導電性粒子42によって間隙が形成され、この間隙に上述の非導電性接着剤41が充填されている。
【0035】
素子基板10の端子部20に隣接する領域には、図4に示すように、画素領域PXが形成されている。画素領域PXには画素電極12と、画素電極12と接続された薄膜トランジスタ13とが形成されている。薄膜トランジスタ13と端子部20は、ともに素子基板10上の薄膜回路層11に形成されている。素子基板10と薄膜回路層11との間には、画素領域PXおよび端子部20に亘って、下地膜14が形成されている。下地膜14は、例えば、SiO2、SiN等の無機材料、アクリル、ポリイミド等の有機材料により形成されている。
【0036】
画素領域PXの下地膜14上には、例えば、Si等の半導体材料により薄膜トランジスタ13の半導体層15が形成されている。半導体層15には、ソース領域15s、ドレイン領域15dおよびチャネル領域15gが形成されている。下地膜14と半導体層15とを覆うように、ゲート絶縁膜16が形成されている。ゲート絶縁膜16は、下地膜14と同様の絶縁材料を用いて形成できる。ゲート絶縁膜16上のチャネル領域15gに対応する領域には、Mo、Cu、Al、Ta,W等の導電性材料により、ゲート電極17gが形成されている。
一方、端子部20のゲート絶縁膜16上には、ゲート電極17gと共通の導電性材料によって第一導電膜22が形成されている。また、ゲート絶縁膜16上には、端子部20の第一導電膜22および画素領域PXのゲート電極17gを覆うように、第一層間絶縁膜18が形成されている。第一層間絶縁膜18はゲート絶縁膜16と同様の絶縁材料によって形成されている。
【0037】
画素領域PXの第一層間絶縁膜18には、半導体層15のソース領域15sおよびドレイン領域15dに対応する位置に、半導体層15に達するコンタクトホール18a,18bがそれぞれ形成されている。各コンタクトホール18a,18bには、ゲート電極17gと共通の導電性材料が充填され、第一層間絶縁膜18上にソース電極17sおよびドレイン電極17dが形成されている。
一方、端子部20の第一層間絶縁膜18には、第一導電膜22に達する複数の開口部18cが形成され、第一導電膜22上に凹凸が形成されている。この第一層間絶縁膜18によって形成された凹凸に沿って、ソース電極17sおよびドレイン電極17dと同様の導電性材料により、第二導電膜23が形成されている。第二導電膜23の表面には、第一層間絶縁膜18の凹凸に対応して凹凸が形成されている。
【0038】
第一層間絶縁膜18上には、画素領域PXおよび端子部20に亘って、第二層間絶縁膜19が形成されている。第二層間絶縁膜19は第一層間絶縁膜18と同様の材料によって形成されている。
画素領域PXの第二層間絶縁膜19のドレイン電極17dに対応する位置には、ドレイン電極17dに達するコンタクトホール19aが形成されている。一方、端子部20の第二層間絶縁膜19には、第二導電膜23に達する開口部19bが形成されている。
【0039】
画素領域PXの第二層間絶縁膜19上には、例えば、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)等の透明導電性材料または反射性を有するAl等の導電性材料等によって画素電極12が形成されている。画素電極12はコンタクトホール19aを介してドレイン電極17dに接続されている。
一方、端子部20の第二層間絶縁膜19上には、開口部19bおよび開口部19bによって露出された第二導電膜23の凹凸に沿って、第三導電膜24が形成されている。第三導電膜24は、画素電極12と共通の導電性材料によって形成されている。第三導電膜24の表面には、第二導電膜23の凹凸に対応した複数の凹部21が形成されている。なお、接続端子として用いられる端子部20の第三導電膜24においては、透明性および反射性は求められないため、例えば、Al等の導電性材料上に、金メッキを施した構成であっても良い。この構成によれば、接触抵抗をより低減することができるため、接続の信頼性を向上することができる。
【0040】
このように、積層された第一導電膜22〜第三導電膜24によって、端子部20の端子部配線群25が形成されている。そして、端子部20の表面に形成された凹部21は、第一層間絶縁膜18に形成された凹凸に対応する凹凸形状を有する第二導電膜23および第三導電膜24によって形成されている。
図5(a)および図5(b)は、凹部の平面図である。凹部21は、図5(a)に示すように、平面視で矩形の形状に形成され、端子部20の表面に複数配列形成されている。各凹部21は、図5(b)に示すように各辺21dの長さLが導電性粒子の粒径Dよりも小さくなるように形成され、各凹部21に一の導電性粒子42を収容可能に形成されている。また、各凹部21の中心間隔Sは導電性粒子42の粒径Dよりも大きくなるように形成されている。
【0041】
次に、この実施の形態の作用について説明する。
図2および図3に示すように、素子基板10の端子部20の表面には凹部21が形成されている。これにより、素子基板10の端子部20と外部接続用基板30の端子部32とを異方性導電材料40を用いて接合する際に、異方性導電材料40中の導電性粒子42が部分的に凹部21に収容される。これにより、導電性粒子42が部分的に凹部21に嵌入し、かつ端子部20,32の間に挟持された状態となる。このため、導電性粒子42に端子部20の面方向の外力Fが作用した場合であっても、凹部21により導電性粒子42の一部を捕捉し、導電性粒子42が面方向に移動することを防止できる。したがって、端子部20,32が湾曲した場合であっても、異方性導電材料40による端子部20,32どうしの電気的、物理的な接合状態が不安定となることを防止することができる。
【0042】
また、導電性粒子42が部分的に凹部21に収容されることで、凹部21の内側面21aおよび底面21bと導電性粒子42の表面が接触する。これにより、端子部20の表面が平滑面である場合と比較して、導電性粒子42の表面と端子部20との接触面積が増加する。このため、導電性粒子42を変形もしくは圧潰させることなく、十分な接触面積を確保することができる。さらに、可撓性を有する柔軟な材料によって形成された素子基板10の端子部20を、上述の異方性導電材料40を介して可撓性を有する柔軟な材料によって形成された外部接続用基板30の端子部32と接合する場合にも、加圧や加熱をほとんど行うことなく良好な接合が得られる。
【0043】
また、凹部21部は、幅Wおよび深さdが導電性粒子42の粒径Dよりも小さく形成され、平面形状が矩形に形成されているので、凹部21の各辺21dに隣接する内側面21aおよび底面21bに導電性粒子42の表面が接触する。すなわち、凹部21は複数の点で導電性粒子42の表面に接触する形状に形成されている。これにより、導電性粒子42の表面と端子部20との接触面積をより増加させ、端子部20,32どうしの接続抵抗を低下させることができる。
また、凹部21の粒径Dと幅Wとの関係を上述した好ましい組み合わせとすることで、導電性粒子42の表面を凹部21により確実に複数の点で接触させ、導電性粒子42の表面と端子部20との接触面積をより確実に増加させることができる。
【0044】
また、互いに隣接する凹部21の中心間隔Sが、導電性粒子42の粒径Dよりも大きく形成されている。これにより、隣接する端子部配線群25の凹部21に拘束された導電性粒子42どうしが接触して端子部配線郡25の凹部21に正常に収容されないといった不具合を防止でき、端子部20の信頼性を向上させることができる。
また、凹部21は、端子部20の表面に複数形成されているので、複数の凹部21に導電性粒子42を収容し、端子部20,32間に複数の導電性粒子42を安定的に保持しておくことができる。これにより、導電性粒子42の表面と端子部20,32との接触面積の総和をより増加させ、端子部20,32どうしの接続抵抗を低下させることができる。
【0045】
以上説明したように、本実施形態の電子デバイス1によれば、素子基板10および外部接続用基板30が可撓性を有する材料によって形成され、端子部20,32が湾曲する場合や、基板10,30間に十分な圧力を加えることができない場合であっても、導電性粒子42と端子部20,32との接触面積を十分に確保し、実装部における信頼性に優れた電子デバイス1を提供することができる。
【0046】
(電子デバイスの製造方法)
次に、本実施形態の電子デバイス1の製造方法について説明する。なお、各層の形成やパターニングには、公知の技術を用いることができる。
図6(a)に示すように、素子基板10の表面に下地膜14を形成する。次いで下地膜14上に、半導体層15を形成する。次いで、図6(b)に示すように、半導体層15をパターニングした後、下地膜14上に半導体層15を覆うようにゲート絶縁膜16を形成する。次いで、図6(c)に示すように、半導体層15にイオンドープしてソース領域15s、ドレイン領域15dおよびチャネル領域15gを形成する。また、ゲート絶縁膜16上に導電性材料層を形成し、パターニングすることで、ゲート電極17gおよび第一導電膜22を形成する。次いで、図6(d)に示すように、ゲート絶縁膜16上にゲート電極17gおよび第一導電膜22を覆うように、第一層間絶縁膜18を形成する。
【0047】
次に、図7(a)に示すように、画素領域PXの第一層間絶縁膜18に、それぞれ半導体層15のソース領域15sおよびドレイン領域15dに達するコンタクトホール18a,18bを形成する。また、コンタクトホール18a,18bの形成と一括して、端子部20の第一層間絶縁膜18に、第一導電膜22に達し、端子部20の凹部21に対応する形状の開口部18cを形成し、第一導電膜22上に凹凸を形成する。次いで、導電性材料を画素領域PXのコンタクトホール18a,18bに充填するとともに、端子部20の第一層間絶縁膜18上に第一層間絶縁膜18の凹凸に沿って導電性材料層を形成する。そして、図7(b)に示すように、導電性材料層をパターニングして、ソース電極17s、ドレイン電極17dおよび第二導電膜23を形成する。これにより、第二導電膜23の表面には、第一層間絶縁膜18の凹凸に倣う凹凸形状が形成される。
【0048】
次に、図7(c)に示すように、第一層間絶縁膜18上に第二層間絶縁膜19を形成し、画素領域PXのドレイン電極17dに対応する位置にコンタクトホール19aを形成するとともに、端子部20の第二導電膜23に達する開口部19bを形成する。そして、第二層間絶縁膜19上に、コンタクトホール19aの内面および第二導電膜23の表面を含んで導電性材料層を形成し、導電性材料層をパターニングすることで、画素電極12および第三導電膜24を形成する。これにより、第三導電膜24の表面には、第二導電膜23の凹凸に対応して凹部21が形成される。
以上により、画素領域PXの薄膜回路層11には画素電極12と、画素電極12と接続された薄膜トランジスタ13とが形成される。また、端子部20には、第一導電膜22〜第三導電膜24からなる端子部配線群25が形成される。また、端子部20の表面には、第一層間絶縁膜18の凹凸に対応した形状の凹部21が形成される。
【0049】
このように製造することで、電子デバイス1の一般的な製造プロセスを利用して、端子部20の表面に導電性粒子42を捕捉する凹部21を形成することがきる。また、第一層間絶縁膜18をパターニングする工程を利用して、第一層間絶縁膜18に凹凸を形成し、端子部20の表面に凹部21を形成することがきる。したがって、本実施形態の電子デバイス1の製造方法によれば、生産性を低下させることなく、実装部における信頼性に優れた電子デバイス1を製造することができる。
【0050】
次に、素子基板10の端子部20の表面に導電性粒子42を散布し、例えば、素子基板10を端子部20の面方向に振動させて、図3に示すように、導電性粒子42を部分的に凹部21に収容させる。次いで、端子部20に非導電性接着剤41を塗布する。このとき、導電性粒子42が凹部21から脱落しないように、例えば、素子基板10の法線NL方向から非導電性接着剤41を塗布する。次いで、素子基板10の端子部20に異方性導電材料40を介して外部接続用基板30の端子部32を接合する。これにより、素子基板10の端子部20と外部接続用基板30の端子部32とが導電性粒子42により電気的に接続され、かつ非導電性接着剤41により物理的に接合される。
なお、導電性粒子42を散布した後で、非導電性接着剤41を塗布する方法に限定するものではなく、例えば、導電性粒子42が混入された非導電性接着剤41を用いる方法であっても良い。この場合、まず、素子基板10の端子部20の表面に非導電性接着剤41を塗布し、外部接続用基板30の端子部32を接合する。この状態で、治具により端子部における素子基板10と外部接続用基板30とを軽く挟持しながら、例えば、超音波振動を印加する。これにより、導電性粒子42が凹部21に効率良く収めることができる。
【0051】
このように製造することで、導電性粒子42が部分的に凹部21に収容された状態で、対向する端子部20,32間に挟持されて固定される。これにより、素子基板10と外部接続用基板30との間に圧力をかけて導電性粒子42を変形させなくても、素子基板10の端子部20と導電性粒子42の接触面積を十分に確保することができる。また、端子部20が湾曲し、導電性粒子42に端子部20の表面方向の外力が作用しても、凹部21によって導電性粒子42を捕捉し、導電性粒子42が端子部20上から脱落することを防止できる。
したがって、本実施形態の電子デバイス1の製造方法によれば、端子部20,32が湾曲する場合や、素子基板10と外部接続用基板30との間に十分な圧力を加えることができない場合であっても、実装部における信頼性に優れた電子デバイス1を製造することができる。
【0052】
<第二実施形態>
次に、本発明の第二実施形態について、図2および図3を援用し、図8、図9(a)〜図10(c)を用いて説明する。本実施形態では上述の第一実施形態で説明した電子デバイス1と、素子基板10の端子部20の構成が異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【0053】
(電子デバイス)
図8に示すように、本実施形態の電子デバイス1cは、画素領域PXに第一実施形態と同様に画素電極12と画素電極12と接続された薄膜トランジスタ13とが形成されている。一方、端子部20cの形成領域には、第一導電膜22は形成されず、ゲート絶縁膜16上に第一層間絶縁膜18が形成されている。また、第一層間絶縁膜18には凹凸は形成されず、平坦な表面上に第二導電膜23が形成されている。また、第二導電膜23上の第二層間絶縁膜19には、端子部20cの凹部21に対応する形状の開口部19cが複数形成され、第二導電膜23上に凹凸を形成している。また、第三導電膜24は、第二層間絶縁膜19によって形成された凹凸に沿って形成され、表面に第二層間絶縁膜19の凹凸に対応して凹部21が形成されている。これにより、端子部20cの端子部配線群25cの表面には第一実施形態と同様の凹部21が形成されている。
したがって、本実施形態の電子デバイス1cによれば、端子部20の表面に第一実施形態と同様の凹部21が形成されているので、第一実施形態の電子デバイス1と同様の効果が得られる。
【0054】
(電子デバイスの製造方法)
次に、本実施形態の電子デバイスの製造方法について説明する。
まず、図9(a)および図9(b)に示すように、第一実施形態と同様に、素子基板10c上に下地膜14、半導体層15、ゲート絶縁膜16を形成する。次いで、図9(c)に示すように、ゲート絶縁膜16上の端子部20cに第一導電膜22を形成することなく、画素領域PXの半導体層15上にゲート電極17gを形成し、イオンドープすることで半導体層15にソース領域15s、ドレイン領域15dおよびチャネル領域15gを形成する。
【0055】
次に、図10(a)に示すように、第一実施形態と同様に第一層間絶縁膜18を形成し、画素領域PXの半導体層15のソース領域15sおよびドレイン領域15dに対応する位置にコンタクトホール18a,18bを形成する。次いで、図10(b)に示すように、第一実施形態と同様にソース電極17s、ドレイン電極17dおよび第二導電膜23を形成する。このとき、第二導電膜23は、平坦な第一層間絶縁膜18上に形成されるので、第二導電膜23の表面も平坦に形成される。次いで、第一実施形態と同様に第二層間絶縁膜19を形成する。
【0056】
次に、図10(c)に示すように、画素領域PXの第二層間絶縁膜19のドレイン電極17dに対応する位置にコンタクトホール19aを形成するとともに、端子部20cの第二層間絶縁膜19の第二導電膜23に対応する位置に、第二導電膜23に達する開口部19cを形成する。開口部19cは、端子部20cの凹部21に対応する形状に形成する。これにより、第二導電膜23上には第二層間絶縁膜19によって凹凸が形成される。次いで、第二層間絶縁膜19上の画素領域PXに第一実施形態と同様に画素電極12を形成するとともに、端子部20cの第二層間絶縁膜19の凹凸に沿って、第三導電膜24を形成する。これにより、第三導電膜24の表面には、第二層間絶縁膜19の凹凸に対応した凹部21が形成される。
以上により、画素領域PXに画素電極12および薄膜トランジスタ13が形成され、端子部20の表面に第一実施形態と同様の凹部21が形成された電子デバイス1cを製造することができる。
【0057】
このように製造することで、第一実施形態の電子デバイス1の製造方法と同様の効果が得ることができる。加えて、第二層間絶縁膜19をパターニングする工程を利用して、第二層間絶縁膜19に凹凸部を形成し、端子部20の表面に凹部21を形成することがきる。また、第一導電膜22を形成する工程、および第一層間絶縁膜18に開口部18cを形成する工程を省略できるので、製造工程を簡略化し、生産性を向上させることができる。
【0058】
<第三実施形態>
次に、本発明の第三実施形態について、図1〜図10(c)を援用し、図11(a)および図11(b)を用いて説明する。本実施形態では上述の第一、第二実施形態で説明した電子デバイス1,1cと、第一層間絶縁膜18、第二層間絶縁膜19には凹凸が形成されず、第三導電膜24の表面に凸部26が形成されている点で異なっている。その他の点は第一、第二実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
【0059】
(電子デバイス)
図11(a)に示すように、本実施形態の電子デバイス1dは、上述の第一実施形態で説明した電子デバイス1と同様に、素子基板10dの表面の薄膜回路層11dの画素領域PXには画素電極12および薄膜トランジスタ13が形成され、端子部20には第一導電膜22〜第三導電膜24が積層されている。しかし、第一導電膜22上には第一層間絶縁膜18によって凹凸は形成されず、第二導電膜23および第三導電膜24は表面が平坦な形状となっている。
また、第三導電膜24上には、例えば、金属等の導電性材料により凸部26が形成され、凸部26の側面と第三導電膜24の表面とによって、第一実施形態の電子デバイス1と同様の凹部21が形成されている。
【0060】
図11(b)に示すように、本実施形態の別の電子デバイス1eは、上述の第二実施形態で説明した電子デバイス1cと同様に、素子基板10eの表面の薄膜回路層11eの画素領域PXには画素電極12および薄膜トランジスタ13が形成され、端子部20eには第二導電膜23および第三導電膜24が積層されている。しかし、第二導電膜23上には第二層間絶縁膜19によって凹凸は形成されず、第三導電膜24は表面が平坦な形状となっている。
また、第三導電膜24上には、上述の電子デバイス1dと同様の凸部26が形成され、凸部26の側面と第三導電膜24の表面とによって、第二実施形態と同様の凹部21が形成されている。
したがって、本実施形態の電子デバイス1d,1eによれば、端子部20d,20eの表面に第一、第二実施形態の電子デバイス1,1cと同様の凹部21が形成されているので、第一、第二実施形態の電子デバイス1,1cと同様の効果が得られる。
【0061】
(電子デバイスの製造方法)
次に本実施形態の電子デバイスの製造方法について説明する。
図11(a)に示す電子デバイス1dは、図6(a)〜(d)および図7(a)〜(c)に示すように、第一実施形態の電子デバイス1と略同様の工程により製造する。ここで、本実施形態においては、図7(a)に示す工程において、第一導電膜22上の第一層間絶縁膜18に凹凸を形成する開口部18cを形成する代わりに、図11(a)に示すように、素子基板10dの第一導電膜22の表面の略全面を露出させる開口部18dを形成する。そして、図7(b)および図7(c)に示す工程において、図11(a)に示すように、平坦な第一導電膜22上に平坦な第二導電膜23および第三導電膜24を形成する。
次いで、第三導電膜24上に、例えば、インクジェット法、スクリーン印刷法等の印刷法、あるいはディスペンサー等により金属等の導電性材料層を形成し、フォトリソグラフィ法、エッチング法等によりパターニングし、複数の凸部26を形成する。
以上により、図11(a)に示す電子デバイス1dを製造することができる。
【0062】
図11(b)に示す電子デバイス1eは、図9(a)〜(c)および図10(a)〜(c)に示すように、第二実施形態の電子デバイス1cと略同様の工程により製造する。ここで、本実施形態においては、図10(c)に示す工程において、第二導電膜23上の第二層間絶縁膜19に凹凸を形成する開口部19cを形成する代わりに、図11(b)に示すように、素子基板10eの第二導電膜23の表面の略全面を露出させる開口部19eを形成する。そして、図10(c)に示す工程において、図11(b)に示すように、平坦な第二導電膜23上に平坦な第三導電膜24を形成する。
次いで、第三導電膜24上に、例えば、インクジェット法、スクリーン印刷法等の印刷法、あるいはディスペンサー等を用いて金属等の導電性材料層を形成し、フォトリソグラフィ法、エッチング法等によりパターニングし、複数の凸部26を形成する。
以上により、図11(b)に示す電子デバイス1eを製造することができる。
【0063】
このように電子デバイス1d,1eを製造することで、通常の電子デバイスの製造プロセスにより電子デバイス1d,1eを形成した後に、端子部20d,20eに凹部21を形成することができる。したがって、電子デバイス1d,1eの製造工程を簡略化し、生産性を向上することができる。
【0064】
<電子デバイスの変形例>
次に、上述の第一〜第三実施形態の電子デバイスの変形例について、図12(a)〜図12(f)を用いて説明する。図12(a)〜図12(f)は、端子部20に形成された凹部の配列を示す概略平面図である。
上述の実施形態において説明した電子デバイス1,1c,1d,1eにおいて、図12(a)に示すように、アレイ状に配列された複数の凹部21の周囲を囲むように、溝状の凹部21Aを形成してもよい。
溝状の凹部21Aの幅Wおよび深さdは、上述の実施形態と同様に形成されている。このため、溝状の凹部21Aには延在方向に複数の導電粒子が捕捉され、導電性粒子が部分的に溝状の凹部に収容される。
【0065】
これにより、溝状の凹部21Aに収容された導電性粒子42の凹部21Aの幅W方向の移動を拘束することができる。また、複数の導電性粒子42を、凹部21Aの延在方向に沿って凹部21Aに収容することで、導電性粒子42を高密度で収容し、凹部21Aの延在方向の導電性粒子42の移動も拘束することができる。したがって、溝状の凹部21Aによって囲まれた領域外に導電性粒子42が移動し、望まない位置で導通することを防止することができる。
【0066】
また、凹部21は、図12(b)に示すように、端子部20の表面に千鳥状に配列してもよい。これにより、端子部20の表面の凹部21を高密度で配置することができる。したがって、導電性粒子42の表面と端子部20との接触面積の総和をより増加させ、端子部20,23どうしの接続抵抗を低下させることができる。
また、凹部21は、図12(c)に示すように、平面形状が円形であってもよい。これにより、導電性粒子42が球形であった場合、円形の縁または内面が球形の導電性粒子42の表面に接触するため、凹部21の平面形状が矩形の場合と比較して、凹部21との接触面積を増加させることが可能となる。また、凹部21の形状を導電性粒子42の形状に対応した半球状に形成することで、凹部21の内面と導電性粒子42の表面を面で接触させ、より接触面積を増加させることができる。
【0067】
また、凹部21は、図12(d)および図12(e)に示すように、溝状であり、延在方向に複数の導電性粒子を収容可能に形成した凹部21D,21Eとしてもよい。これにより、凹部21D,21Eの幅W方向の導電性粒子42の移動を凹部21D,21Eによって拘束することができる。また、複数の導電性粒子42を、凹部21D,21Eの延在方向に沿って凹部21D,21Eに収容することで、導電性粒子42を高密度で収容し、凹部21D,21Eの延在方向の導電性粒子42の移動も拘束することができる。
また、凹部21D,21Eに導電性粒子42を収容する際には、図12(a)〜図12(c)に示すように個々の凹部21に一個の導電性粒子42を収容する場合と比較して、凹部21D,21Eの延在方向に余裕ができるので、凹部21D,21Eに導電性粒子42を収容するのが容易になる。また、非導電性接着剤41を塗布する際に、ディスペンサーやインクジェット法等により凹部21D,21Eの延在方向に塗布することで、導電性粒子42が凹部21D,21Eの幅W方向に脱落することを防止できる。
【0068】
また、凹部21は、図11(f)に示すように、端子部20の表面に複数の直線部または曲線部からなる連続したパターンを形成する凹部21Fとしてもよい。これにより、パターンの形状に沿って複数の導電性粒子42を収容し、端子部20表面の面方向の導電性粒子42の移動を拘束することができる。
【0069】
<電気光学装置>
次に、上述の実施形態において説明した電子デバイス1〜1eを備えた電気光学装置として、電気泳動装置100について説明する。
図13に示すように、本実施形態の電気泳動装置100は、上述の実施形態で説明した電子デバイス1の素子基板10の画素領域PXに対向する対向基板50を備えている。対向基板50は素子基板10と同様の可撓性を有する材料によって形成されている。電気泳動装置100は、対向基板50と素子基板10との間に、電気光学材料としてマイクロカプセル51を備えている。マイクロカプセル51は、分散媒に分散された電気泳動粒子を含有している。対向基板50の素子基板10と対向する面には、ITO等によって透明電極52が形成されている。
【0070】
本実施形態の電気泳動装置100によれば、端子部20,32が湾曲する場合や、素子基板10と外部接続用基板30との間に十分な圧力を加えることができない場合であっても、素子基板10と外部接続用基板30との実装部における信頼性に優れた電気泳動装置100を提供することができる。
【0071】
<電子機器>
次に、上述の実施形態において説明した電気泳動装置100を備えた電子機器として、電子ペーパー200について説明する。
図14は電子ペーパー200の構成を示す斜視図である。電子ペーパー200は、本発明の電気泳動表示装置100を表示領域201として備えている。電子ペーパー200は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書換え可能なシートからなる本体202を備えて構成されている。
電子ペーパー200に上述した実施形態の電気泳動表示装置100を備えることで、表示領域201の信頼性を向上させることができる。したがって、本実施形態の電子ペーパー200によれば、信頼性の高い電子ペーパー200を提供することができる。
【0072】
尚、この発明は上述した実施の形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、素子基板および外部接続用基板の材料としては、樹脂フィルム以外にも、単結晶シリコンウェハー、石英ガラス基板、耐熱ガラス基板、樹脂フィルム、金属基板等が用いられ、必要とされる薄膜回路装置の性能や機能に応じて適切な材質が選択される。中でも、薄金属基板、薄ガラス基板、薄シリコンウェハー等を基板に用いた電子デバイスは、基板そのものが薄く可撓性を有するため、柔軟性を備えかつ軽量といった特徴を有する電子デバイスを提供できる。
【0073】
また、基板上に薄膜回路装置を製造する方法としては、上述の実施形態で説明した半導体層、絶縁体層、金属層等を基板上に直接積層して薄膜回路層を形成する方法以外にも、予めガラス基板等の耐熱性を有する基板上に形成した薄膜回路層を該基板から分離し樹脂フィルム上に接合する転写方法、予めガラス基板等の耐熱性を有する基板上に直接形成し該基板を薄化(研磨もしくはエッチングなど)し樹脂フィルム上に接合する方法等を用いることができる。薄膜回路層が可撓性を有する基板上に形成されていない場合には、このように、薄膜回路層を形成した後、可撓性を有する基板上に転写するか、基板を薄化した後、可撓性を有する基板上に接合するといった手法を用いておく必要がある。
【0074】
また、上述の実施形態では、素子基板側に凹部を形成する構成について説明したが、同様の凹部を外部接続用基板の端子部に形成してもよい。これにより、素子基板側に凹部を形成する場合と同様の効果を得ることができる。また、凹部を外部接続基板の端子部と素子基板の端子部の両方に形成してもよい。この場合、各基板の凹部の位置は必ずしも一致している必要はなく、どちらか一方の基板の端子部に形成された凹部に導電性粒子が部分的に収容されれば、上述の実施の形態と同様の効果を得ることができる。また、各基板の凹部の位置が一致している場合には、凹部の間で導電性粒子を挟みこむことができ、導電性粒子の端子部表面方向の移動を防止することができる。
【0075】
また、導電性粒子の表面と凹部の内面とが複数の点または面で接する寸法であれば、導電性粒子の粒径と凹部の幅との関係は上述の実施形態で説明した値に限定されない。
また、凹部に導電性粒子を収容する方法は、上述の実施形態で説明した方法に限定されない。例えば、端子部に導電性粒子を散布した後、基板を傾けることで導電性粒子を移動させ、凹部に収容させるようにしてもよい。
【図面の簡単な説明】
【0076】
【図1】(a)および(b)は本発明の第一実施形態に係る素子基板および電子デバイスの斜視図である。
【図2】図1のA−A線に沿う部分拡大断面図である。
【図3】図1のB−B線に沿う部分拡大断面図である。
【図4】本発明の第一実施形態に係る素子基板の概略構成を示す断面図である。
【図5】(a)および(b)は本発明の第一実施形態に係る凹部の平面図である。
【図6】(a)〜(d)は本発明の第一実施形態に係る素子基板の製造工程を説明する断面図である。
【図7】(a)〜(c)は本発明の第一実施形態に係る素子基板の製造工程を説明する断面図である。
【図8】本発明の第二実施形態に係る素子基板の概略構成を示す断面図である。
【図9】(a)〜(c)は本発明の第二実施形態に係る素子基板の製造工程を説明する断面図である。
【図10】(a)〜(c)は本発明の第二実施形態に係る素子基板の製造工程を説明する断面図である。
【図11】(a)および(b)は本発明の第三実施形態に係る素子基板の概略構成を示す断面図である。
【図12】(a)〜(d)は本発明の実施形態の変形例に係る凹部の平面図である。
【図13】本発明の実施形態に係る電気泳動装置の断面図である。
【図14】本発明の実施形態に係る電子ペーパーの斜視図である。
【符号の説明】
【0077】
1,1a〜1e 電子デバイス、10,10a〜10e 素子基板(基板)、11,11d,11e 薄膜回路層、12 画素電極(導電性材料層)、14 パッシベーション膜(絶縁膜)、16 ゲート絶縁膜(絶縁膜)、17g ゲート電極(導電性材料層)、17d ドレイン電極(導電性材料層)、17s ソース電極(導電性材料層)、18 第一層間絶縁膜(絶縁膜)、19 第二層間絶縁膜(絶縁膜)、20,20a〜20e 端子部、21,21A〜21F 凹部、22 第一導電膜(導電性材料層)、23 第二導電膜(導電性材料層)、24 第三導電膜(導電性材料層)、26 凸部、30,30a,30b 外部接続用基板(基板)、32 端子部、41 非導電性接着剤(接合材)、42 導電性粒子、50 対向基板、51 マイクロカプセル(電気光学材料)、100 電気泳動装置(電気光学装置)、200 電子ペーパー(電子機器)、D 粒径、d 深さ、S 間隔(中心間隔)、W 幅
【特許請求の範囲】
【請求項1】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスであって、
前記基板の少なくとも一方が可撓性を有する基板であり、
少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする電子デバイス。
【請求項2】
前記基板の両方が可撓性を有する基板であることを特徴とする請求項1記載の電子デバイス。
【請求項3】
前記凹部は、幅および深さが前記導電性粒子の粒径よりも小さく、前記導電性粒子と面または複数の点で接触する形状に形成されていることを特徴とする請求項1または請求項2に記載の電子デバイス。
【請求項4】
前記凹部は、前記端子部の表面に複数形成されていることを特徴とする請求項1ないし請求項3のいずれか一項に記載の電子デバイス。
【請求項5】
前記凹部は、平面形状が矩形または円形に形成されていることを特徴とする請求項4記載の電子デバイス。
【請求項6】
前記凹部は、千鳥状に配列されていることを特徴とする請求項4または請求項5に記載の電子デバイス。
【請求項7】
前記凹部は溝状であり、延在方向に複数の前記導電性粒子を収容可能であることを特徴とする請求項1ないし請求項4のいずれか一項に記載の電子デバイス。
【請求項8】
前記凹部は、前記端子部の表面に複数の直線部または曲線部からなる連続したパターンを形成していることを特徴とする請求項7記載の電子デバイス。
【請求項9】
前記端子部の表面に、複数の前記凹部を囲繞する枠状の前記凹部が形成されていることを特徴とする請求項4ないし請求項8のいずれか一項に記載の電子デバイス。
【請求項10】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、
前記第一の基板上に、絶縁膜と導電膜とを積層することで前記端子部を含む薄膜回路層を形成する工程において、
前記第一の基板上の前記端子部に対応する領域に凹部を形成し、前記領域に前記端子部を構成する前記導電膜を形成し、前記導電膜の表面を前記凹部に倣う形状に形成することを特徴とする電子デバイスの製造方法。
【請求項11】
前記薄膜回路層が複数の前記絶縁膜を積層した構造を有しており、
前記凹部を複数の前記絶縁膜のうち、前記第一の基板側に位置する第一層間絶縁膜に形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項12】
前記凹部は、複数の前記絶縁膜のうち、前記第一層間絶縁膜上の第二層間絶縁膜に形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項13】
前記第一絶縁膜および前記第二絶縁膜の両方に凹部を形成することを特徴とする請求項12記載の電子デバイスの製造方法。
【請求項14】
前記凹部の形成は、前記端子部の表面の前記導電性材料層上に導電性材料からなる凸部を形成することで行い、前記凸部と前記端子部の表面とによって前記凹部を形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項15】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、
前記端子部の少なくとも一方に形成された前記導電性粒子を部分的に収容する凹部に、前記導電性粒子を収容させる工程と、
接合材を介して前記端子部どうしを接合し、前記導電性粒子により前記端子部どうしを電気的に接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項16】
素子基板と、対向基板と、電気光学材料とを備え、前記電気光学材料は前記素子基板と前記対向基板との間に挟持され、前記素子基板の端子部が外部接続用基板の端子部と導電性粒子を含む接合材を介して電気的に接続された電気光学装置であって、
前記素子基板または前記外部接続用基板の少なくとも一方が可撓性を有する基板であり、
少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする電気光学装置。
【請求項17】
請求項1ないし9のいずれか一項に記載の電子デバイスまたは請求項16記載の電気光学装置を備えることを特徴とする電子機器。
【請求項1】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスであって、
前記基板の少なくとも一方が可撓性を有する基板であり、
少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする電子デバイス。
【請求項2】
前記基板の両方が可撓性を有する基板であることを特徴とする請求項1記載の電子デバイス。
【請求項3】
前記凹部は、幅および深さが前記導電性粒子の粒径よりも小さく、前記導電性粒子と面または複数の点で接触する形状に形成されていることを特徴とする請求項1または請求項2に記載の電子デバイス。
【請求項4】
前記凹部は、前記端子部の表面に複数形成されていることを特徴とする請求項1ないし請求項3のいずれか一項に記載の電子デバイス。
【請求項5】
前記凹部は、平面形状が矩形または円形に形成されていることを特徴とする請求項4記載の電子デバイス。
【請求項6】
前記凹部は、千鳥状に配列されていることを特徴とする請求項4または請求項5に記載の電子デバイス。
【請求項7】
前記凹部は溝状であり、延在方向に複数の前記導電性粒子を収容可能であることを特徴とする請求項1ないし請求項4のいずれか一項に記載の電子デバイス。
【請求項8】
前記凹部は、前記端子部の表面に複数の直線部または曲線部からなる連続したパターンを形成していることを特徴とする請求項7記載の電子デバイス。
【請求項9】
前記端子部の表面に、複数の前記凹部を囲繞する枠状の前記凹部が形成されていることを特徴とする請求項4ないし請求項8のいずれか一項に記載の電子デバイス。
【請求項10】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、
前記第一の基板上に、絶縁膜と導電膜とを積層することで前記端子部を含む薄膜回路層を形成する工程において、
前記第一の基板上の前記端子部に対応する領域に凹部を形成し、前記領域に前記端子部を構成する前記導電膜を形成し、前記導電膜の表面を前記凹部に倣う形状に形成することを特徴とする電子デバイスの製造方法。
【請求項11】
前記薄膜回路層が複数の前記絶縁膜を積層した構造を有しており、
前記凹部を複数の前記絶縁膜のうち、前記第一の基板側に位置する第一層間絶縁膜に形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項12】
前記凹部は、複数の前記絶縁膜のうち、前記第一層間絶縁膜上の第二層間絶縁膜に形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項13】
前記第一絶縁膜および前記第二絶縁膜の両方に凹部を形成することを特徴とする請求項12記載の電子デバイスの製造方法。
【請求項14】
前記凹部の形成は、前記端子部の表面の前記導電性材料層上に導電性材料からなる凸部を形成することで行い、前記凸部と前記端子部の表面とによって前記凹部を形成することを特徴とする請求項10記載の電子デバイスの製造方法。
【請求項15】
第一の基板と、第二の基板とを備え、各々の前記基板上に形成された端子部どうしを、導電性粒子を含む接合材を介して電気的に接続してなる電子デバイスの製造方法であって、
前記端子部の少なくとも一方に形成された前記導電性粒子を部分的に収容する凹部に、前記導電性粒子を収容させる工程と、
接合材を介して前記端子部どうしを接合し、前記導電性粒子により前記端子部どうしを電気的に接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項16】
素子基板と、対向基板と、電気光学材料とを備え、前記電気光学材料は前記素子基板と前記対向基板との間に挟持され、前記素子基板の端子部が外部接続用基板の端子部と導電性粒子を含む接合材を介して電気的に接続された電気光学装置であって、
前記素子基板または前記外部接続用基板の少なくとも一方が可撓性を有する基板であり、
少なくとも一方の前記基板の前記端子部に前記導電性粒子を部分的に収容する凹部が形成されていることを特徴とする電気光学装置。
【請求項17】
請求項1ないし9のいずれか一項に記載の電子デバイスまたは請求項16記載の電気光学装置を備えることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−54833(P2009−54833A)
【公開日】平成21年3月12日(2009.3.12)
【国際特許分類】
【出願番号】特願2007−220830(P2007−220830)
【出願日】平成19年8月28日(2007.8.28)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年3月12日(2009.3.12)
【国際特許分類】
【出願日】平成19年8月28日(2007.8.28)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]