デュアル機能を有する不揮発性半導体メモリセル
【課題】デュアル機能を有する不揮発性半導体メモリセルは、基板、第1ゲート、第2ゲート、第3ゲート、電荷蓄積層、第1拡散領域、第2拡散領域及び第3拡散領域を有する。
【解決手段】第2ゲート及び第3ゲートは、デュアル機能のワンタイムプログラミング機能に対応する第1電圧及びデュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるために用いられる。第1拡散領域は、ワンタイムプログラミング機能に対応する第3電圧及びマルチタイムプログラミング機能に対応する第4電圧を受けるために用いられる。第2拡散領域は、マルチタイムプログラミング機能に対応する第5電圧を受けるために用いられる。
【解決手段】第2ゲート及び第3ゲートは、デュアル機能のワンタイムプログラミング機能に対応する第1電圧及びデュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるために用いられる。第1拡散領域は、ワンタイムプログラミング機能に対応する第3電圧及びマルチタイムプログラミング機能に対応する第4電圧を受けるために用いられる。第2拡散領域は、マルチタイムプログラミング機能に対応する第5電圧を受けるために用いられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は不揮発性半導体メモリセルに関し、特に、デュアル機能を有する不揮発性半導体メモリセルに関する。
【背景技術】
【0002】
不揮発性メモリは、電力がメモリブロックに供給されるときでさえ、情報を保持する種類のメモリである。一部の例には、磁気装置、光ディスク、フラッシュメモリ及び他の半導体に基づくメモリ技術がある。不揮発性メモリはリプログラマブル能力により分類されることが可能である。例えば、一部の不揮発性メモリは一回のみプログラムされることが可能であり(ワンタイムプログラマブル(OTP)ROM)、他の種類の不揮発性メモリは複数回、プログラムされる及び再プログラムされることが可能である。製造及び処理を考慮すれば、不揮発性メモリ技術は、スタンドアロン技術及び内蔵メモリ技術として特定されることが可能である。半導体メモリ技術が進展するにつれて、内蔵不揮発性メモリについて、集積回路(IC)にかなりの量のメモリセルを埋め込む能力は有利点であることが明らかになっている。換言すれば、内蔵メモリセルは、ICと同じ処理で形成される。複雑な及びコストパフォーマンスの低い製造ステップは、内蔵不揮発性メモリの重要な特徴ではない。それらの不揮発性メモリ技術はまた、“CMOS不揮発性メモリ”又は“ロジック不揮発性メモリ”として分類される。
【0003】
不揮発性メモリ装置の1つの目的は、ICにおける他のCMOS(Complementary(相補型)−Metal−Oxide−Semiconductor)装置と同じ製造処理を利用しながら、より小さいチップ面積に対して益々増えている数のメモリセルを適合させることである。メモリセルの数を増加させるための一方法は、2ビット不揮発性半導体メモリトランジスタを形成するために“電荷蓄積構造”を利用するものである。従来技術に従った半導体メモリトランジスタ100の図である図1を参照されたい。埋め込まれるソース領域157−1及びドレイン領域157−2並びにチャネル領域156を有する半導体メモリトランジスタ100が基板上に形成される。チャネル領域156並びに埋め込まれるソース領域157−1及びドレイン領域157−2はゲート領域152の下に形成され、2つの電荷蓄積構造155−1及び155−2はゲート領域152の側面に形成される。電荷蓄積構造155−1及び155−2は、電荷トラップ特性を有するスペーサ材料、例えば、窒化シリコン又はhigh−k誘電体から成る。電荷蓄積構造155−2は、0Vのソース電圧を伴って、5Vのゲート電圧VG及び5Vのどレイン電圧V2を印加することによりプログラムされる。従って、ソース領域157−1からのチャネル熱電子が、チャネル領域156を介して移動することにより、電荷蓄積領域155−2に入ることが可能である。電荷蓄積構造155−2を消去するために、電荷蓄積構造155−2に入るようにバンドツーバンドトンネリングホールを誘起して、−5Vのゲート電圧及び−5Vのドレイン電圧が印加されることが可能である。
【0004】
標準的なCMOS処理を用いて製造されるCMOS不揮発性メモリセルを提供する他の技術が、従来技術に従ったCMOS不揮発性メモリセル200(以下、“メモリセル200”という)の図である図2に示されている。メモリセル200は、基板202上に形成され、2つのソース領域204−1及びドレイン領域204−2と、ゲート誘電体層208−1及び208−2のそれぞれにより基板202から分離された2つのポリゲート206−1及び206−2とを有する。ゲート誘電体層208−1及び208−2は酸化物−窒化物−酸化物(ONO)材料で形成される。プログラミング層210は2つのポリゲート206−1と206−2との間に形成され、分離層212によりポリゲート206−1、206−2から絶縁される。プログラミング層210は、フラッシュメモリセルで利用されるシリコン−酸化物−窒化物−酸化物−シリコン(SONOS)と類似する電荷蓄積を提供する。しかしながら、CMOS不揮発性メモリセル200においては、2つのポリゲート206−1、206−2がプログラミング層210をプログラムするように利用される。シリコン−窒化物サイドウォールスペーサ214−1及び214−2が、ソース領域204−1及びドレイン領域204−2の近傍の電界フリンジングを制御するためにプログラミング層210により堆積される。サイドウォール分離層216−1及び216−2は分離層212と共に成長し、SiNサイドウォールスペーサ214−1及び214−2をポリゲート206−1、2−6−2及び基板202から分離する。第2サイドウォールスペーサ218−1、218−2がシリコン酸化物により形成される。プログラミング層210は、ポリゲート206−1を接地し、ソース領域204−1、ドレイン領域204−2及び基板202をフローティングのままにすることにより、プログラムされる。ポリゲート206−1から分離層212を介してプログラミング層210に電子を引きつけるように、高電圧がポリゲート206−2に印加される。チャネル上のプログラミング層210の負電荷は、同じ回路において非プログラミング層210に対してメモリセル200の閾値電圧を増加させて、負バイアスをもたらす。
電荷蓄積層を有するメモリセルを形成するために、従来技術においては、種々のトポロジが提供されている。しかしながら、それらのメモリセルは低速であり、不十分である。
【発明の概要】
【課題を解決するための手段】
【0005】
本発明の第1の実施形態に従って、デュアル機能を有する不揮発性半導体メモリセルは、活性領域、第1ゲート、第2ゲート、第3ゲート、第2ゲートと第3ゲートとの間に満たされた電荷蓄積層、第2拡散領域及び第3拡散領域を有する第1導電型の基板を有する。第1ゲートは、選択ゲート電圧を受けるための活性領域上に完全に形成される。第2ゲートは、デュアル機能のワンタイムプログラミング機能に対応する第1電圧及びデュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるための第1ゲートの第1側の活性領域上に部分的に形成され、第1ゲート及び第2ゲートは第1距離だけ離れている。第3ゲートは、ワンタイムプログラミング機能に対応する第1電圧及びマルチタイムプログラミング機能に対応する第2電圧を受けるための第1ゲートの第1側の活性領域上に部分的に形成され、第1ゲート及び第3ゲートは第1距離だけ離れていて、第2ゲート及び第3ゲートは第2距離だけ離れている。電荷蓄積層が基板上に形成され、第2ゲートと第3ゲートとの間に満たされる。第1拡散領域は、ワンタイムプログラミング機能に対応する第3電圧及びマルチタイムプログラミング機能に対応する第4電圧を受けるための第1ゲートの第1側に対向する第1ゲートの第2側の活性領域の表面上に形成される第1導電型とは逆の第2導電型である。第2拡散領域は、マルチタイムプログラミング機能に対応する第5電圧を受けるために第1ゲートの第1側とは逆の第2ゲートの第1側の活性領域の表面上に形成される第2導電型である。第3拡散領域は、第1ゲートと第2/第3ゲートとの間の活性領域の表面上に形成される第2導電型である。
【0006】
本発明の上記の及び他の目的については、種々の図に示されている好適な実施形態についての以下の詳述を読むことにより、当業者は恐らく理解することができる。
【図面の簡単な説明】
【0007】
【図1】従来技術に従った半導体メモリトランジスタの図である。
【図2】従来技術に従ったCMOS不揮発性メモリセルの図である。
【図3】本発明の一実施形態に従ったCMOS不揮発性メモリセルの図である。
【図4】本発明の一実施形態に従ったデュアル機能を有するメモリセルを示す図である。
【図5】デュアル機能を有するメモリセルの断面図である。
【図6】ワンタイムプログラミング機能のプログラムモードにあるメモリセルを示す図である。
【図7】ワンタイムプログラミング機能の読み出しモードにあるメモリセルを示す図である。
【図8】ワンタイムプログラミング機能のプログラムモードにあるメモリアレイを示す図である。
【図9】ワンタイムプログラミング機能の読み出しモードにあるメモリアレイを示す図である。
【図10】プログラムモードにあるCMOS不揮発性メモリセルの図である。
【図11】消去モードにある図10のCMOS不揮発性メモリセルの図である。
【図12】本発明の他の実施形態に従ったCMOS不揮発性メモリセルのアレイの図である。
【発明を実施するための形態】
【0008】
本発明の実施形態に従ったCMOS(Complementary(相補型)−Metal−Oxide−Semiconductor)不揮発性メモリセル300(以下、 “メモリセル300”という)の図である図3を参照されたい。メモリセル300は、基板のPウェル領域310の活性領域315上に形成されることが可能である。CMOS Pウェルトポロジについて説明しているが、本明細書で説明している実施形態は、CMOS Nウェルトポロジへの適用についても適切である。第1N+拡散領域311−1は、第1多結晶ゲート313−1の左(第2)側における活性領域315の表面に形成されることが可能であり、第2N+拡散領域311−2は、第1多結晶シリコン313−1の右(第1)側に対向する第2多結晶シリコンゲート313−2の第1側における活性領域315の表面に形成されることが可能であり、第3N+拡散領域311−3は、第1多結晶シリコンゲート313−1と第2多結晶シリコンゲート313−2との間の活性領域315の表面に形成されることが可能である。
【0009】
第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3は、互いから離れた第2距離に形成されることが可能である。更に、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3の両方は、第1多結晶シリコンゲート313−1から離れた第1距離に形成されることが可能である。第2距離及び第1距離は2つの直交軸に沿って測定されることが可能である。第2距離は、第2多結晶ゲート313−2と第3多結晶ゲート313−3との間の間隔内に電荷蓄積(自己整合窒化物(SAN))層314を形成するために適切な大きさを有することが可能であり、第2距離は、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の自己整合窒化物層を形成しないために適切な大きさを有することが可能である。例えば、90nm/65nmのノードにおいて、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の距離の20nm乃至200nmの範囲は、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の間隔において、電荷蓄積層314,例えば、自己整合窒化物層の形成を可能にする。コンタクト316−1及び316−2は、コンタクト316−1、316−2に適用される電圧信号により拡散領域311−1及び311−2を帯電させるための拡散領域311−1及び311−2のそれぞれの上の活性領域315において形成されることが可能である。
【0010】
図4及び図5を参照されたい。図4は、本発明の一実施形態に従ったデュアル機能を有するメモリセル300を示す図であり、図5は、そのデュアル機能を有するメモリセル300の斜視図である。図4に示しているように、ビット線BLはコンタクト316−1に結合され、ワード線WLは第1多結晶ゲート313−1に結合され、プログラム線PLは第2多結晶ゲート313−2及び第3多結晶ゲート313−3に結合される。図5及び4に示しているように、第1多結晶ゲート313−1、第1N+拡散領域311−1及び第3N+拡散領域311−3はスイッチ402として機能することが可能であり、第2多結晶シリコン313−2、第3多結晶シリコンゲート313−3、第2N+拡散領域311−2及び第3N+拡散領域311−3はワンタイムプログラミング機能セル404(即ち、アンチヒューズとしての第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3)として機能することが可能であり、第2多結晶シリコン313−2、第3多結晶シリコンゲート313−3、第2N+拡散領域311−2及び第3N+拡散領域311−3はマルチタイムプログラミング機能セル406として機能することが可能である。
【0011】
図6を参照されたい。図6は、ワンタイムプログラミング機能のプログラムモードにおけるメモリセル300を示している。ワンタイムプログラミング機能のプログラムモードにおいては、高電圧Vppが第2多結晶ゲート313−2及び第3多結晶ゲート313−3に印加され、第1N+拡散領域311−1はアース端子に結合され(即ち、コンタクト316−1に結合されるビット線BLは0Vであり、故に、その高電圧Vppは、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3と第1N+拡散領域311−1との間の電圧降下に従って第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3の下に形成されたゲート酸化物層320を破壊することが可能である。その高電圧Vppの半分が、第1N+拡散領域311−1と第3N+拡散領域311−3との間のチャネル領域323をオンに保つように、第1多結晶シリコンゲート313−1に印加される。しかしながら、第1多結晶シリコンゲート313−1に印加される高電圧Vppは、第1N+拡散領域311−1から第3N+拡散領域311−3に接地電圧を印加することが可能である。
【0012】
図7を参照されたい。図7は、ワンタイムプログラミング機能の読み出しモードにおけるメモリセル300を示している。ワンタイムプログラミング機能の読み出しモードにおいては、高電圧VDDが第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加され、第1N+拡散領域311−1は接地端子に結合され(即ち、コンタクト316―1に結合されたビット線BLは0Vであり)、高電圧VDDは、チャネル領域323のオンに保つように第1多結晶シリコンゲート313−1にも印加される。このように、電流Ireadは、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3から第1N+拡散領域311−1の方に流れることが可能である。従って、ビット線BLは電流Iread(即ち、ロジック“1”)を検知することが可能である。しかし、本発明は、電流Ireadを検知するビット線BLに対応するロジック“1”に限定されるものではない。故に、メモリセル300のワンタイムプログラミング機能においては、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3が破壊されないとき、メモリセル300はロジック“0”を記憶し、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3が破壊されるとき、メモリセル300はロジック“1”を記憶する。
【0013】
図8を参照されたい。図8は、ワンタイムプログラミング機能のプログラムモードにおけるメモリアレイ820を示している。図8に示すように、メモリアレイ820のメモリセル8202はプログラムされ、メモリアレイ820の他のメモリセルはプログラムされない。ビット線BLn、ワード線WLn及びプログラム線PLnはメモリセル8202に結合される。従って、高電圧Vppがプログラム線PLnに印加され、ビット線BLnは接地され、高電圧Vppの半分がワード線WLnに印加される。高電圧Vppの半分が他のメモリセルに結合されたビット線(例えば、ビット線BLn+1)に印加され、他のメモリセルに結合されたワード線(例えば、ワード線WLn+1)及びプログラム線(例えば、PLn+1)は接地される。従って、メモリセル8202はプログラムされ(ロジック“1”)、メモリアレイ820の他のメモリセルはプログラムされない(ロジック“0”)。
【0014】
図9を参照されたい。図9は、ワンタイムプログラミング機能の読み出しモードにおけるメモリアレイ820を示している。図9に示すように、メモリアレイ820のメモリセル8202はロジック“1”を記憶し、メモリアレイ820のメモリセル8202はロジック“0”又はロジック“1”を記憶する。ワンタイムプログラミング機能の読み出しモードにおいては、高電圧VDDがプログラム線PLn及びワード線WLnに印加され、ビット線BLnは接地される。高電圧VDDは、ワード線WLnに結合された隣接するプログラムされたメモリセルにおいてリーク電流を抑制するようにビット線BLn+1に印加され、ワード線WLn+1及びプログラム線PLn+1は接地される。従って、ビット線BLnは電流Ireadを検知することが可能である(メモリセル8202に記憶されているロジック“1”)。
【0015】
図3のCMOS不揮発性メモリセル300の断面図である図10を参照されたい。図10は、マルチタイムプログラミング機能のプログラムモードにおけるメモリセル300を示している。ゲート酸化物層321は、第1多結晶シリコンゲート313−1とPウェル領域310との間に形成されることが可能である。プログラムモードにおいては、N型MOSFETについて、高電圧VAG(>0)が第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加されることが可能であり、メモリセル300の閾値VTHより大きいゲート電圧VSGが第1多結晶シリコンゲート313−1に印加されることが可能であり、高電圧VSL(>0)が第2N+拡散領域311−2に印加されることが可能であり、第1N+拡散領域311−1は接地されることが可能である。このように、チャネル熱電子は、第1N+拡散領域311−1と第3N+拡散領域311−3との間に形成されるチャネル領域323を介して第1N+拡散領域311−1から移動することが可能である。チャネル熱電子は第3N+拡散領域311−3に到達することが可能であり、電荷蓄積層314に注入されて電荷蓄積層314にトラップされることが可能である。更に、ピークチャネル熱電子注入が、第2N+拡散領域311−2の隣の電荷蓄積層314の下の領域にシフトされることが可能であり、電流密度は、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に電圧を印加することにより改善されることが可能である。
【0016】
マルチタイムプログラミング機能の消去モードにおける図10のCMOS不揮発性メモリセル300の図である図11を参照されたい。バンドツーバンドトンネリングホットホール(BBHH)注入が、メモリセル300を消去するように用いられることが可能である。図11に示しているように、低電圧VSG(例えば、0Vに等しい)が第1多結晶シリコンゲート313−1に印加されることが可能であり、低電圧VAG(<0V)が、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加されることが可能である。第1N+拡散領域311−1はフローティングである。高電圧VSL(>0)は、第2N+拡散領域311−2に印加されることが可能である。このように、BBHH注入が行われることが可能であり、故に、ホットホールは、第2N+拡散領域311−2から電荷蓄積層314に移動することが可能である。従って、メモリセル300は消去されることが可能である。
【0017】
本発明の他の実施形態に従ったCMOS不揮発性メモリセルのアレイ800の図である図12を参照されたい。メモリセル800のアレイは、メモリストリングにおける複数のメモリセルを有する論理NAND型アレイであるとみなされることが可能である。各々のメモリストリングは、図12に示している複数のメモリセルを有することが可能である。メモリセル800は、基板のPウェル領域810における活性領域の上に形成されることが可能である。図12に示しているように、全数Nのメモリセルが形成されることが可能である。第1N+拡散領域811−1は、第1多結晶シリコンゲート813−1の下に形成されることが可能である。第2N+拡散領域811−2は、第1多結晶シリコンゲート813−1並びに第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の下に形成されることが可能である。第3N+拡散領域811−3は、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の下に並びに第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]の下に形成されることが可能である。第4N+拡散領域811−4は第6多結晶シリコンゲート813−2[N]及び第7多結晶シリコンゲート813−3[N]の下に形成されることが可能である。第1N+拡散領域811−1及び第4N+拡散領域811−4との間に連続的なチャネルを形成するように、各々の電荷蓄積層814[1]、814[2]、...、814[N]は電荷、例えば、電子を蓄積することが可能である。電荷蓄積層814[1]、814[2]、...、814[N]の1つ又はそれ以上が電荷を蓄積しない場合、電流は、第1N+拡散領域811−1から第4N+拡散領域811−4に流れないことが可能である。従って、NAND型動作が、図12に示すアーキテクチャを用いることにより得られる。
【0018】
第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]は、互いから第1距離、離れて形成されることが可能である。更に、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の両方は、第1多結晶シリコンゲート813−1から第2距離、離れて形成されることが可能である。第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]は、互いから第1距離、離れて形成されることが可能である。第4多結晶シリコンゲート813−2[2]は、第2多結晶シリコンゲート813−2[1]から第3距離、離れて形成されることが可能である。第5多結晶シリコンゲート813−3[2]は、第3多結晶シリコンゲート813−3[1]から第3距離、離れて形成されることが可能である。第3距離は第2距離と同じであることが可能である。第1距離は、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]、第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]、第6多結晶シリコンゲート813−2[N]及び第7多結晶シリコンゲート813−3[N]間の空間に自己整合窒化物(SAN)層814[1]、814[2]、...、814[N]を形成するための大きさを有することが可能である。第2距離は、第1多結晶シリコンゲート813−1と第2及び第3多結晶シリコンゲート813−2[1]、813−3[1]との間に自己整合窒化物層を形成しないために適する大きさを有することが可能である。第3距離は、第2及び第3多結晶シリコンゲート813−1[1]、813−3[1]と第4及び第5多結晶シリコンゲート813−2[2]、813−3[2]のそれぞれとの間にSAN層を形成しないために適する大きさを有することが可能である。例えば、90nm/65nmノードにおいて、第2多結晶シリコンゲート813−2[1]と第3多結晶シリコンゲート813−3[1]との間の距離の20nm乃至200nmの範囲が、第2多結晶シリコンゲート813−2[1]と第3多結晶シリコンゲート813−3[1]との間の空間における電荷蓄積層814[1]、例えば、SAN層の形成を可能にする。コンタクト816−1及び816−2が、コンタクト816−1及び816−2に適用される電圧信号により拡散領域811−1、811−4を帯電するために、拡散領域811−1及び811−4のそれぞれの上の活性領域815において形成されることが可能である。
【0019】
上記の図12についての説明はNAND型アレイ構成に関するものである。NOA型アレイは、各々がメモリセル300として構成される複数のメモリセルを有することが可能である。故に、NOA型アレイについての更なる説明は、簡略化のために省略する。
【0020】
要約すると、図4乃至図11に示しているように、本発明で提供しているメモリセルは、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を有することが可能である。即ち、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を容易に実現するように、メモリセルに結合されたビット線、ワード線及びプログラム線に種々の電圧が印加されることが可能である。従って、従来技術と比較して、メモリセルは、従来技術より良好な性能を有するばかりでなく、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を実現するためのより簡単な構造も有する。
【0021】
当業者は、本発明の教示に基づいて、本発明の装置及び方法についての多くの修正及び変形が可能であることを容易に理解することができるであろう。従って、上記の開示は同時提出の特許請求の範囲における範囲のみにより制限されるとして理解される必要がある。
【符号の説明】
【0022】
100 半導体メモリトランジスタ
152 ゲート領域
155−1、155−2 電荷蓄積構造
157−1 ソース領域
157−2 ドレイン領域
200 CMOS不揮発性メモリセル
202 基板
204−1 ソース領域
204−2 ドレイン領域
206−1、206−2 ポリゲート
208−1、208−2 ゲート誘電体層
210 プログラミング層
212 分離層
214−1、214−2 シリコン−窒化物サイドウォールスペーサ
216−1、216−2 サイドウォール分離層
218−1、218−2 第2サイドウォールスペーサ
300 不揮発性メモリセル
310 Pウェル領域
311−1 第1N+拡散領域
311−2 第2N+拡散領域
311−3 第3N+拡散領域
313−1 第1多結晶シリコンゲート
313−2 第2多結晶シリコンゲート
313−3 第3多結晶シリコンゲート
314 電荷蓄積層
315 活性領域
316−1、316−2 コンタクト
320 ゲート酸化物層
323 チャネル領域
402 スイッチ
404 ワンタイムプログラミング機能セル
406 マルチタイムプログラミング機能セル
8202 メモリセル
【技術分野】
【0001】
本発明は不揮発性半導体メモリセルに関し、特に、デュアル機能を有する不揮発性半導体メモリセルに関する。
【背景技術】
【0002】
不揮発性メモリは、電力がメモリブロックに供給されるときでさえ、情報を保持する種類のメモリである。一部の例には、磁気装置、光ディスク、フラッシュメモリ及び他の半導体に基づくメモリ技術がある。不揮発性メモリはリプログラマブル能力により分類されることが可能である。例えば、一部の不揮発性メモリは一回のみプログラムされることが可能であり(ワンタイムプログラマブル(OTP)ROM)、他の種類の不揮発性メモリは複数回、プログラムされる及び再プログラムされることが可能である。製造及び処理を考慮すれば、不揮発性メモリ技術は、スタンドアロン技術及び内蔵メモリ技術として特定されることが可能である。半導体メモリ技術が進展するにつれて、内蔵不揮発性メモリについて、集積回路(IC)にかなりの量のメモリセルを埋め込む能力は有利点であることが明らかになっている。換言すれば、内蔵メモリセルは、ICと同じ処理で形成される。複雑な及びコストパフォーマンスの低い製造ステップは、内蔵不揮発性メモリの重要な特徴ではない。それらの不揮発性メモリ技術はまた、“CMOS不揮発性メモリ”又は“ロジック不揮発性メモリ”として分類される。
【0003】
不揮発性メモリ装置の1つの目的は、ICにおける他のCMOS(Complementary(相補型)−Metal−Oxide−Semiconductor)装置と同じ製造処理を利用しながら、より小さいチップ面積に対して益々増えている数のメモリセルを適合させることである。メモリセルの数を増加させるための一方法は、2ビット不揮発性半導体メモリトランジスタを形成するために“電荷蓄積構造”を利用するものである。従来技術に従った半導体メモリトランジスタ100の図である図1を参照されたい。埋め込まれるソース領域157−1及びドレイン領域157−2並びにチャネル領域156を有する半導体メモリトランジスタ100が基板上に形成される。チャネル領域156並びに埋め込まれるソース領域157−1及びドレイン領域157−2はゲート領域152の下に形成され、2つの電荷蓄積構造155−1及び155−2はゲート領域152の側面に形成される。電荷蓄積構造155−1及び155−2は、電荷トラップ特性を有するスペーサ材料、例えば、窒化シリコン又はhigh−k誘電体から成る。電荷蓄積構造155−2は、0Vのソース電圧を伴って、5Vのゲート電圧VG及び5Vのどレイン電圧V2を印加することによりプログラムされる。従って、ソース領域157−1からのチャネル熱電子が、チャネル領域156を介して移動することにより、電荷蓄積領域155−2に入ることが可能である。電荷蓄積構造155−2を消去するために、電荷蓄積構造155−2に入るようにバンドツーバンドトンネリングホールを誘起して、−5Vのゲート電圧及び−5Vのドレイン電圧が印加されることが可能である。
【0004】
標準的なCMOS処理を用いて製造されるCMOS不揮発性メモリセルを提供する他の技術が、従来技術に従ったCMOS不揮発性メモリセル200(以下、“メモリセル200”という)の図である図2に示されている。メモリセル200は、基板202上に形成され、2つのソース領域204−1及びドレイン領域204−2と、ゲート誘電体層208−1及び208−2のそれぞれにより基板202から分離された2つのポリゲート206−1及び206−2とを有する。ゲート誘電体層208−1及び208−2は酸化物−窒化物−酸化物(ONO)材料で形成される。プログラミング層210は2つのポリゲート206−1と206−2との間に形成され、分離層212によりポリゲート206−1、206−2から絶縁される。プログラミング層210は、フラッシュメモリセルで利用されるシリコン−酸化物−窒化物−酸化物−シリコン(SONOS)と類似する電荷蓄積を提供する。しかしながら、CMOS不揮発性メモリセル200においては、2つのポリゲート206−1、206−2がプログラミング層210をプログラムするように利用される。シリコン−窒化物サイドウォールスペーサ214−1及び214−2が、ソース領域204−1及びドレイン領域204−2の近傍の電界フリンジングを制御するためにプログラミング層210により堆積される。サイドウォール分離層216−1及び216−2は分離層212と共に成長し、SiNサイドウォールスペーサ214−1及び214−2をポリゲート206−1、2−6−2及び基板202から分離する。第2サイドウォールスペーサ218−1、218−2がシリコン酸化物により形成される。プログラミング層210は、ポリゲート206−1を接地し、ソース領域204−1、ドレイン領域204−2及び基板202をフローティングのままにすることにより、プログラムされる。ポリゲート206−1から分離層212を介してプログラミング層210に電子を引きつけるように、高電圧がポリゲート206−2に印加される。チャネル上のプログラミング層210の負電荷は、同じ回路において非プログラミング層210に対してメモリセル200の閾値電圧を増加させて、負バイアスをもたらす。
電荷蓄積層を有するメモリセルを形成するために、従来技術においては、種々のトポロジが提供されている。しかしながら、それらのメモリセルは低速であり、不十分である。
【発明の概要】
【課題を解決するための手段】
【0005】
本発明の第1の実施形態に従って、デュアル機能を有する不揮発性半導体メモリセルは、活性領域、第1ゲート、第2ゲート、第3ゲート、第2ゲートと第3ゲートとの間に満たされた電荷蓄積層、第2拡散領域及び第3拡散領域を有する第1導電型の基板を有する。第1ゲートは、選択ゲート電圧を受けるための活性領域上に完全に形成される。第2ゲートは、デュアル機能のワンタイムプログラミング機能に対応する第1電圧及びデュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるための第1ゲートの第1側の活性領域上に部分的に形成され、第1ゲート及び第2ゲートは第1距離だけ離れている。第3ゲートは、ワンタイムプログラミング機能に対応する第1電圧及びマルチタイムプログラミング機能に対応する第2電圧を受けるための第1ゲートの第1側の活性領域上に部分的に形成され、第1ゲート及び第3ゲートは第1距離だけ離れていて、第2ゲート及び第3ゲートは第2距離だけ離れている。電荷蓄積層が基板上に形成され、第2ゲートと第3ゲートとの間に満たされる。第1拡散領域は、ワンタイムプログラミング機能に対応する第3電圧及びマルチタイムプログラミング機能に対応する第4電圧を受けるための第1ゲートの第1側に対向する第1ゲートの第2側の活性領域の表面上に形成される第1導電型とは逆の第2導電型である。第2拡散領域は、マルチタイムプログラミング機能に対応する第5電圧を受けるために第1ゲートの第1側とは逆の第2ゲートの第1側の活性領域の表面上に形成される第2導電型である。第3拡散領域は、第1ゲートと第2/第3ゲートとの間の活性領域の表面上に形成される第2導電型である。
【0006】
本発明の上記の及び他の目的については、種々の図に示されている好適な実施形態についての以下の詳述を読むことにより、当業者は恐らく理解することができる。
【図面の簡単な説明】
【0007】
【図1】従来技術に従った半導体メモリトランジスタの図である。
【図2】従来技術に従ったCMOS不揮発性メモリセルの図である。
【図3】本発明の一実施形態に従ったCMOS不揮発性メモリセルの図である。
【図4】本発明の一実施形態に従ったデュアル機能を有するメモリセルを示す図である。
【図5】デュアル機能を有するメモリセルの断面図である。
【図6】ワンタイムプログラミング機能のプログラムモードにあるメモリセルを示す図である。
【図7】ワンタイムプログラミング機能の読み出しモードにあるメモリセルを示す図である。
【図8】ワンタイムプログラミング機能のプログラムモードにあるメモリアレイを示す図である。
【図9】ワンタイムプログラミング機能の読み出しモードにあるメモリアレイを示す図である。
【図10】プログラムモードにあるCMOS不揮発性メモリセルの図である。
【図11】消去モードにある図10のCMOS不揮発性メモリセルの図である。
【図12】本発明の他の実施形態に従ったCMOS不揮発性メモリセルのアレイの図である。
【発明を実施するための形態】
【0008】
本発明の実施形態に従ったCMOS(Complementary(相補型)−Metal−Oxide−Semiconductor)不揮発性メモリセル300(以下、 “メモリセル300”という)の図である図3を参照されたい。メモリセル300は、基板のPウェル領域310の活性領域315上に形成されることが可能である。CMOS Pウェルトポロジについて説明しているが、本明細書で説明している実施形態は、CMOS Nウェルトポロジへの適用についても適切である。第1N+拡散領域311−1は、第1多結晶ゲート313−1の左(第2)側における活性領域315の表面に形成されることが可能であり、第2N+拡散領域311−2は、第1多結晶シリコン313−1の右(第1)側に対向する第2多結晶シリコンゲート313−2の第1側における活性領域315の表面に形成されることが可能であり、第3N+拡散領域311−3は、第1多結晶シリコンゲート313−1と第2多結晶シリコンゲート313−2との間の活性領域315の表面に形成されることが可能である。
【0009】
第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3は、互いから離れた第2距離に形成されることが可能である。更に、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3の両方は、第1多結晶シリコンゲート313−1から離れた第1距離に形成されることが可能である。第2距離及び第1距離は2つの直交軸に沿って測定されることが可能である。第2距離は、第2多結晶ゲート313−2と第3多結晶ゲート313−3との間の間隔内に電荷蓄積(自己整合窒化物(SAN))層314を形成するために適切な大きさを有することが可能であり、第2距離は、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の自己整合窒化物層を形成しないために適切な大きさを有することが可能である。例えば、90nm/65nmのノードにおいて、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の距離の20nm乃至200nmの範囲は、第2多結晶シリコンゲート313−2と第3多結晶ゲート313−3との間の間隔において、電荷蓄積層314,例えば、自己整合窒化物層の形成を可能にする。コンタクト316−1及び316−2は、コンタクト316−1、316−2に適用される電圧信号により拡散領域311−1及び311−2を帯電させるための拡散領域311−1及び311−2のそれぞれの上の活性領域315において形成されることが可能である。
【0010】
図4及び図5を参照されたい。図4は、本発明の一実施形態に従ったデュアル機能を有するメモリセル300を示す図であり、図5は、そのデュアル機能を有するメモリセル300の斜視図である。図4に示しているように、ビット線BLはコンタクト316−1に結合され、ワード線WLは第1多結晶ゲート313−1に結合され、プログラム線PLは第2多結晶ゲート313−2及び第3多結晶ゲート313−3に結合される。図5及び4に示しているように、第1多結晶ゲート313−1、第1N+拡散領域311−1及び第3N+拡散領域311−3はスイッチ402として機能することが可能であり、第2多結晶シリコン313−2、第3多結晶シリコンゲート313−3、第2N+拡散領域311−2及び第3N+拡散領域311−3はワンタイムプログラミング機能セル404(即ち、アンチヒューズとしての第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3)として機能することが可能であり、第2多結晶シリコン313−2、第3多結晶シリコンゲート313−3、第2N+拡散領域311−2及び第3N+拡散領域311−3はマルチタイムプログラミング機能セル406として機能することが可能である。
【0011】
図6を参照されたい。図6は、ワンタイムプログラミング機能のプログラムモードにおけるメモリセル300を示している。ワンタイムプログラミング機能のプログラムモードにおいては、高電圧Vppが第2多結晶ゲート313−2及び第3多結晶ゲート313−3に印加され、第1N+拡散領域311−1はアース端子に結合され(即ち、コンタクト316−1に結合されるビット線BLは0Vであり、故に、その高電圧Vppは、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3と第1N+拡散領域311−1との間の電圧降下に従って第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3の下に形成されたゲート酸化物層320を破壊することが可能である。その高電圧Vppの半分が、第1N+拡散領域311−1と第3N+拡散領域311−3との間のチャネル領域323をオンに保つように、第1多結晶シリコンゲート313−1に印加される。しかしながら、第1多結晶シリコンゲート313−1に印加される高電圧Vppは、第1N+拡散領域311−1から第3N+拡散領域311−3に接地電圧を印加することが可能である。
【0012】
図7を参照されたい。図7は、ワンタイムプログラミング機能の読み出しモードにおけるメモリセル300を示している。ワンタイムプログラミング機能の読み出しモードにおいては、高電圧VDDが第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加され、第1N+拡散領域311−1は接地端子に結合され(即ち、コンタクト316―1に結合されたビット線BLは0Vであり)、高電圧VDDは、チャネル領域323のオンに保つように第1多結晶シリコンゲート313−1にも印加される。このように、電流Ireadは、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3から第1N+拡散領域311−1の方に流れることが可能である。従って、ビット線BLは電流Iread(即ち、ロジック“1”)を検知することが可能である。しかし、本発明は、電流Ireadを検知するビット線BLに対応するロジック“1”に限定されるものではない。故に、メモリセル300のワンタイムプログラミング機能においては、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3が破壊されないとき、メモリセル300はロジック“0”を記憶し、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3が破壊されるとき、メモリセル300はロジック“1”を記憶する。
【0013】
図8を参照されたい。図8は、ワンタイムプログラミング機能のプログラムモードにおけるメモリアレイ820を示している。図8に示すように、メモリアレイ820のメモリセル8202はプログラムされ、メモリアレイ820の他のメモリセルはプログラムされない。ビット線BLn、ワード線WLn及びプログラム線PLnはメモリセル8202に結合される。従って、高電圧Vppがプログラム線PLnに印加され、ビット線BLnは接地され、高電圧Vppの半分がワード線WLnに印加される。高電圧Vppの半分が他のメモリセルに結合されたビット線(例えば、ビット線BLn+1)に印加され、他のメモリセルに結合されたワード線(例えば、ワード線WLn+1)及びプログラム線(例えば、PLn+1)は接地される。従って、メモリセル8202はプログラムされ(ロジック“1”)、メモリアレイ820の他のメモリセルはプログラムされない(ロジック“0”)。
【0014】
図9を参照されたい。図9は、ワンタイムプログラミング機能の読み出しモードにおけるメモリアレイ820を示している。図9に示すように、メモリアレイ820のメモリセル8202はロジック“1”を記憶し、メモリアレイ820のメモリセル8202はロジック“0”又はロジック“1”を記憶する。ワンタイムプログラミング機能の読み出しモードにおいては、高電圧VDDがプログラム線PLn及びワード線WLnに印加され、ビット線BLnは接地される。高電圧VDDは、ワード線WLnに結合された隣接するプログラムされたメモリセルにおいてリーク電流を抑制するようにビット線BLn+1に印加され、ワード線WLn+1及びプログラム線PLn+1は接地される。従って、ビット線BLnは電流Ireadを検知することが可能である(メモリセル8202に記憶されているロジック“1”)。
【0015】
図3のCMOS不揮発性メモリセル300の断面図である図10を参照されたい。図10は、マルチタイムプログラミング機能のプログラムモードにおけるメモリセル300を示している。ゲート酸化物層321は、第1多結晶シリコンゲート313−1とPウェル領域310との間に形成されることが可能である。プログラムモードにおいては、N型MOSFETについて、高電圧VAG(>0)が第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加されることが可能であり、メモリセル300の閾値VTHより大きいゲート電圧VSGが第1多結晶シリコンゲート313−1に印加されることが可能であり、高電圧VSL(>0)が第2N+拡散領域311−2に印加されることが可能であり、第1N+拡散領域311−1は接地されることが可能である。このように、チャネル熱電子は、第1N+拡散領域311−1と第3N+拡散領域311−3との間に形成されるチャネル領域323を介して第1N+拡散領域311−1から移動することが可能である。チャネル熱電子は第3N+拡散領域311−3に到達することが可能であり、電荷蓄積層314に注入されて電荷蓄積層314にトラップされることが可能である。更に、ピークチャネル熱電子注入が、第2N+拡散領域311−2の隣の電荷蓄積層314の下の領域にシフトされることが可能であり、電流密度は、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に電圧を印加することにより改善されることが可能である。
【0016】
マルチタイムプログラミング機能の消去モードにおける図10のCMOS不揮発性メモリセル300の図である図11を参照されたい。バンドツーバンドトンネリングホットホール(BBHH)注入が、メモリセル300を消去するように用いられることが可能である。図11に示しているように、低電圧VSG(例えば、0Vに等しい)が第1多結晶シリコンゲート313−1に印加されることが可能であり、低電圧VAG(<0V)が、第2多結晶シリコンゲート313−2及び第3多結晶シリコンゲート313−3に印加されることが可能である。第1N+拡散領域311−1はフローティングである。高電圧VSL(>0)は、第2N+拡散領域311−2に印加されることが可能である。このように、BBHH注入が行われることが可能であり、故に、ホットホールは、第2N+拡散領域311−2から電荷蓄積層314に移動することが可能である。従って、メモリセル300は消去されることが可能である。
【0017】
本発明の他の実施形態に従ったCMOS不揮発性メモリセルのアレイ800の図である図12を参照されたい。メモリセル800のアレイは、メモリストリングにおける複数のメモリセルを有する論理NAND型アレイであるとみなされることが可能である。各々のメモリストリングは、図12に示している複数のメモリセルを有することが可能である。メモリセル800は、基板のPウェル領域810における活性領域の上に形成されることが可能である。図12に示しているように、全数Nのメモリセルが形成されることが可能である。第1N+拡散領域811−1は、第1多結晶シリコンゲート813−1の下に形成されることが可能である。第2N+拡散領域811−2は、第1多結晶シリコンゲート813−1並びに第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の下に形成されることが可能である。第3N+拡散領域811−3は、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の下に並びに第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]の下に形成されることが可能である。第4N+拡散領域811−4は第6多結晶シリコンゲート813−2[N]及び第7多結晶シリコンゲート813−3[N]の下に形成されることが可能である。第1N+拡散領域811−1及び第4N+拡散領域811−4との間に連続的なチャネルを形成するように、各々の電荷蓄積層814[1]、814[2]、...、814[N]は電荷、例えば、電子を蓄積することが可能である。電荷蓄積層814[1]、814[2]、...、814[N]の1つ又はそれ以上が電荷を蓄積しない場合、電流は、第1N+拡散領域811−1から第4N+拡散領域811−4に流れないことが可能である。従って、NAND型動作が、図12に示すアーキテクチャを用いることにより得られる。
【0018】
第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]は、互いから第1距離、離れて形成されることが可能である。更に、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]の両方は、第1多結晶シリコンゲート813−1から第2距離、離れて形成されることが可能である。第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]は、互いから第1距離、離れて形成されることが可能である。第4多結晶シリコンゲート813−2[2]は、第2多結晶シリコンゲート813−2[1]から第3距離、離れて形成されることが可能である。第5多結晶シリコンゲート813−3[2]は、第3多結晶シリコンゲート813−3[1]から第3距離、離れて形成されることが可能である。第3距離は第2距離と同じであることが可能である。第1距離は、第2多結晶シリコンゲート813−2[1]及び第3多結晶シリコンゲート813−3[1]、第4多結晶シリコンゲート813−2[2]及び第5多結晶シリコンゲート813−3[2]、第6多結晶シリコンゲート813−2[N]及び第7多結晶シリコンゲート813−3[N]間の空間に自己整合窒化物(SAN)層814[1]、814[2]、...、814[N]を形成するための大きさを有することが可能である。第2距離は、第1多結晶シリコンゲート813−1と第2及び第3多結晶シリコンゲート813−2[1]、813−3[1]との間に自己整合窒化物層を形成しないために適する大きさを有することが可能である。第3距離は、第2及び第3多結晶シリコンゲート813−1[1]、813−3[1]と第4及び第5多結晶シリコンゲート813−2[2]、813−3[2]のそれぞれとの間にSAN層を形成しないために適する大きさを有することが可能である。例えば、90nm/65nmノードにおいて、第2多結晶シリコンゲート813−2[1]と第3多結晶シリコンゲート813−3[1]との間の距離の20nm乃至200nmの範囲が、第2多結晶シリコンゲート813−2[1]と第3多結晶シリコンゲート813−3[1]との間の空間における電荷蓄積層814[1]、例えば、SAN層の形成を可能にする。コンタクト816−1及び816−2が、コンタクト816−1及び816−2に適用される電圧信号により拡散領域811−1、811−4を帯電するために、拡散領域811−1及び811−4のそれぞれの上の活性領域815において形成されることが可能である。
【0019】
上記の図12についての説明はNAND型アレイ構成に関するものである。NOA型アレイは、各々がメモリセル300として構成される複数のメモリセルを有することが可能である。故に、NOA型アレイについての更なる説明は、簡略化のために省略する。
【0020】
要約すると、図4乃至図11に示しているように、本発明で提供しているメモリセルは、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を有することが可能である。即ち、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を容易に実現するように、メモリセルに結合されたビット線、ワード線及びプログラム線に種々の電圧が印加されることが可能である。従って、従来技術と比較して、メモリセルは、従来技術より良好な性能を有するばかりでなく、ワンタイムプログラミング機能及びマルチタイムプログラミング機能を実現するためのより簡単な構造も有する。
【0021】
当業者は、本発明の教示に基づいて、本発明の装置及び方法についての多くの修正及び変形が可能であることを容易に理解することができるであろう。従って、上記の開示は同時提出の特許請求の範囲における範囲のみにより制限されるとして理解される必要がある。
【符号の説明】
【0022】
100 半導体メモリトランジスタ
152 ゲート領域
155−1、155−2 電荷蓄積構造
157−1 ソース領域
157−2 ドレイン領域
200 CMOS不揮発性メモリセル
202 基板
204−1 ソース領域
204−2 ドレイン領域
206−1、206−2 ポリゲート
208−1、208−2 ゲート誘電体層
210 プログラミング層
212 分離層
214−1、214−2 シリコン−窒化物サイドウォールスペーサ
216−1、216−2 サイドウォール分離層
218−1、218−2 第2サイドウォールスペーサ
300 不揮発性メモリセル
310 Pウェル領域
311−1 第1N+拡散領域
311−2 第2N+拡散領域
311−3 第3N+拡散領域
313−1 第1多結晶シリコンゲート
313−2 第2多結晶シリコンゲート
313−3 第3多結晶シリコンゲート
314 電荷蓄積層
315 活性領域
316−1、316−2 コンタクト
320 ゲート酸化物層
323 チャネル領域
402 スイッチ
404 ワンタイムプログラミング機能セル
406 マルチタイムプログラミング機能セル
8202 メモリセル
【特許請求の範囲】
【請求項1】
デュアル機能を有する不揮発性半導体メモリセルであって:
活性領域を有する第1導電型の基板;
選択ゲート電圧を受けるための前記活性領域上に完全に形成される第1ゲート;
前記デュアル機能のワンタイムプログラミング機能に対応する第1電圧及び前記デュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの第1側の前記活性領域上に部分的に形成される第2ゲートであって、前記第1ゲート及び前記第2ゲートは第1距離だけ離れている、第2ゲート;
前記ワンタイムプログラミング機能に対応する第1電圧及び前記マルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの前記第1側の前記活性領域上に部分的に形成される第3ゲートであって、前記第1ゲート及び前記第3ゲートは第1距離だけ離れ、前記第2ゲート及び前記第3ゲートは第2距離だけ離れている、第3ゲート;
前記活性領域の表面上に形成される電荷蓄積層であって、当該電荷蓄積層は前記第2ゲートと前記第3ゲートとの間に満たされている、電荷蓄積層;
前記ワンタイムプログラミング機能に対応する第3電圧及び前記マルチタイムプログラミング機能に対応する第4電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第1ゲートの第2側の前記活性領域の前記表面上に形成される前記第1導電型とは逆の第2導電型の第1拡散領域;
前記マルチタイムプログラミング機能に対応する第5電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第2ゲートの第1側の前記活性領域の前記表面上に形成される前記第2導電型の第2拡散領域;並びに
前記第1ゲートと前記第2ゲート及び前記第3ゲートとの間の前記活性領域の前記表面上に形成される前記第2導電型の第3拡散領域;
を有する不揮発性半導体メモリセル。
【請求項2】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記選択ゲート電圧は前記第1電圧の半分であり、前記第3電圧は、前記ワンタイムプログラミング機能のプログラムモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
【請求項3】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は前記選択ゲート電圧に等しく、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記第3電圧は、前記ワンタイムプログラミング機能の読み出しモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
【請求項4】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより高く、前記選択ゲート電圧は0Vより高く、前記第4電圧は0Vに等しく、前記第5電圧は、前記マルチタイムプログラミング機能のプログラムモードにおいて0Vより高い、不揮発性半導体メモリセル。
【請求項5】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより低く、前記選択ゲート電圧は0Vに等しく、前記第1拡散領域はフローティングであり、前記第5電圧は、前記マルチタイムプログラミング機能の消去モードにおいて0Vより高い、不揮発性半導体メモリセル。
【請求項6】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1距離及び前記第2距離は、前記電荷蓄積層が自己整合するのに適切な範囲内にある、不揮発性半導体メモリセル。
【請求項7】
請求項6に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記範囲は20nm以上且つ200nm以下の範囲である、不揮発性半導体メモリセル。
【請求項1】
デュアル機能を有する不揮発性半導体メモリセルであって:
活性領域を有する第1導電型の基板;
選択ゲート電圧を受けるための前記活性領域上に完全に形成される第1ゲート;
前記デュアル機能のワンタイムプログラミング機能に対応する第1電圧及び前記デュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの第1側の前記活性領域上に部分的に形成される第2ゲートであって、前記第1ゲート及び前記第2ゲートは第1距離だけ離れている、第2ゲート;
前記ワンタイムプログラミング機能に対応する第1電圧及び前記マルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの前記第1側の前記活性領域上に部分的に形成される第3ゲートであって、前記第1ゲート及び前記第3ゲートは第1距離だけ離れ、前記第2ゲート及び前記第3ゲートは第2距離だけ離れている、第3ゲート;
前記活性領域の表面上に形成される電荷蓄積層であって、当該電荷蓄積層は前記第2ゲートと前記第3ゲートとの間に満たされている、電荷蓄積層;
前記ワンタイムプログラミング機能に対応する第3電圧及び前記マルチタイムプログラミング機能に対応する第4電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第1ゲートの第2側の前記活性領域の前記表面上に形成される前記第1導電型とは逆の第2導電型の第1拡散領域;
前記マルチタイムプログラミング機能に対応する第5電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第2ゲートの第1側の前記活性領域の前記表面上に形成される前記第2導電型の第2拡散領域;並びに
前記第1ゲートと前記第2ゲート及び前記第3ゲートとの間の前記活性領域の前記表面上に形成される前記第2導電型の第3拡散領域;
を有する不揮発性半導体メモリセル。
【請求項2】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記選択ゲート電圧は前記第1電圧の半分であり、前記第3電圧は、前記ワンタイムプログラミング機能のプログラムモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
【請求項3】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は前記選択ゲート電圧に等しく、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記第3電圧は、前記ワンタイムプログラミング機能の読み出しモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
【請求項4】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより高く、前記選択ゲート電圧は0Vより高く、前記第4電圧は0Vに等しく、前記第5電圧は、前記マルチタイムプログラミング機能のプログラムモードにおいて0Vより高い、不揮発性半導体メモリセル。
【請求項5】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより低く、前記選択ゲート電圧は0Vに等しく、前記第1拡散領域はフローティングであり、前記第5電圧は、前記マルチタイムプログラミング機能の消去モードにおいて0Vより高い、不揮発性半導体メモリセル。
【請求項6】
請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1距離及び前記第2距離は、前記電荷蓄積層が自己整合するのに適切な範囲内にある、不揮発性半導体メモリセル。
【請求項7】
請求項6に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記範囲は20nm以上且つ200nm以下の範囲である、不揮発性半導体メモリセル。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2013−12714(P2013−12714A)
【公開日】平成25年1月17日(2013.1.17)
【国際特許分類】
【出願番号】特願2012−66862(P2012−66862)
【出願日】平成24年3月23日(2012.3.23)
【出願人】(510199683)力旺電子股▲ふん▼有限公司 (11)
【Fターム(参考)】
【公開日】平成25年1月17日(2013.1.17)
【国際特許分類】
【出願日】平成24年3月23日(2012.3.23)
【出願人】(510199683)力旺電子股▲ふん▼有限公司 (11)
【Fターム(参考)】
[ Back to top ]