半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
【課題】光取り出し効率に優れた半導体発光素子を高い収率で製造が可能な半導体発光素子用テンプレート基板とその製造方法等を提供する。
【解決手段】表面に複数の凸部１０２が形成された基板１０１と、基板１０１の複数の凸部１０２が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層１２と、を少なくとも有し、凸部１０２が形成された基板１０１の表面の、均一な形状に形成されていない凸部１０２が占める面積の割合を示す不良面積率が１０％以下である半導体発光素子用テンプレート基板Ｉ０。
【解決手段】表面に複数の凸部１０２が形成された基板１０１と、基板１０１の複数の凸部１０２が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層１２と、を少なくとも有し、凸部１０２が形成された基板１０１の表面の、均一な形状に形成されていない凸部１０２が占める面積の割合を示す不良面積率が１０％以下である半導体発光素子用テンプレート基板Ｉ０。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子用テンプレート基板等に関し、より詳しくは、ＩＩＩ族窒化物化合物半導体を含む半導体発光素子用テンプレート基板及びその製造方法等に関する。また、本発明は、半導体発光素子用テンプレート基板を用いる半導体発光素子の製造方法及び半導体発光素子に関する。
【背景技術】
【０００２】
近年、半導体発光素子用の材料としてＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、サファイア等の基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって成膜される。
このようなＩＩＩ族窒化物半導体を用いた半導体発光素子の内部への光の閉じ込めを低減させ、光取り出し効率を改善する方法として、例えば、特許文献１が挙げられる。
特許文献１には、第一層の表面に凹凸を加工し、第一層とは異なる屈折率を有する第二層を凹凸に埋め込んで成長させ、これら凹凸状の屈折率界面を形成した後、その上に、発光層を含む半導体結晶層が積層された素子構造を形成することにより、発光層に生じた横方向の光を外界に向かわせる新規な構造が付与された発光素子が記載されている。
また、特許文献２には、基板上に基板Ｃ面に非平行の表面からなる複数の凸部を形成することにより、基板上にＣ面からなる平面と凸部とからなる上面を形成する加工基板が開示されており、そしてその加工基板上に前記ＩＩＩ族窒化物半導体層をエピタキシャル成長させて、凸部をＩＩＩ族窒化物半導体層で埋めるＩＩＩ族窒化物半導体層の製造方法も記載されている。
一般に加工前の基板、例えば、サファイア板は平坦度ＧＢＩＲが悪く、特に、大口径な基板になるほど平坦な基板の製造は困難である。例えば、２インチ（約５０ｍｍ）のサファイア板では平坦度ＧＢＩＲは通常１５μｍ程度である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２８０６１１号公報
【特許文献２】国際公開２００８／０８１７１７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的にサファイア製の基板の表面に凹凸を形成すると、その上に結晶性に優れたＩＩＩ族窒化物半導体層を成長させることが難しいという問題がある。例えば、複数の凸部が形成された基板上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる場合、複数の凸部の大きさや形状が均一に形成されることが必要である。即ち、凸部の大きさや形状にばらつきがあると、又は複数の凸部が基板上に偏在していると、その後、ＩＩＩ族窒化物半導体層が均一に成長しない。このため、ＩＩＩ族窒化物半導体層をエピタキシャル成長させた後に得られる半導体発光素子チップの最終的な収率が大幅に低減することに加え、半導体発光素子としての発光特性が低下する場合がある。
また、基板上に複数の凸部を形成する方法としては、通常、フォトリソグラフィー法が採用される。しかし、本発明者等の検討結果によれば、この場合、基板の厚さのばらつきが大きいと、凸部の大きさや形状が不均一になる傾向があることが判明している。
【０００５】
本発明の目的は、光取り出し効率に優れた半導体発光素子を高い収率で製造が可能な半導体発光素子用テンプレート基板との製造方法、並びに半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
即ち、本発明によれば、以下の［１］〜［２６］が提供される。
［１］表面に複数の凸部が形成された基板と、基板の複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、凸部が形成された基板の表面の、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子用テンプレート基板。
［２］基板の表面の不良面積率が０を含まないことを前項［１］に記載の半導体発光素子用テンプレート基板。
［３］不良面積率が、０．０１％〜１０％の範囲であることを特徴とする前項［１］または［２］に記載の半導体発光素子用テンプレート基板。
［４］基板の複数の凸部が、基部幅０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍを有し、かつ高さが基部幅の１／４以上のものであって、隣接する凸部間の間隔が基部幅の０．５倍〜５倍のものであることを特徴とする前項［１］乃至［３］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［５］基板の複数の凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する凸部との間隔が０．５μｍ〜２μｍであることを特徴とする前項［１］乃至［４］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［６］基板がサファイアから構成されることを特徴とする前項［１］乃至［５］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［７］基板の最大径が５０ｍｍ〜２００ｍｍであり、基板の厚さが０．５ｍｍ〜２ｍｍであることを特徴とする前項［１］乃至［６］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［８］バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする前項［１］乃至［７］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［９］バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする前項［１］乃至［８］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１０］ＩＩＩ族窒化物半導体が、ＧａＮであることを特徴とする前項［９］に記載の半導体発光素子用テンプレート基板。
［１１］バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層及びｎ型半導体層が順次形成された積層構造を含むことを特徴とする前項［１］乃至［８］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１２］ＩＩＩ族窒化物半導体が、ＧａＮであり、ｎ型半導体層がｎ型ＧａＮ系化合物半導体を含むことを特徴とする前項［１１］に記載の半導体発光素子用テンプレート基板。
［１３］基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板を用い、サファイア板の表面に複数の凸部が形成されたことを特徴とする前項［１］乃至［１２］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１４］平坦度ＧＢＩＲが、０．０１μｍ〜５μｍの範囲であることを特徴とする前項［１３］に記載の半導体発光素子用テンプレート基板。
【０００７】
［１５］ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、平坦度ＧＢＩＲが１０μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、基板の表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、を有することを特徴とする半導体発光素子用テンプレート基板の製造方法。
［１６］基板に形成された凸部が、最大径０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍの半球形状を有することを特徴とする前項［１５］に記載の半導体発光素子用テンプレート基板の製造方法。
［１７］複数の凸部が形成された基板の表面の、均一に形成されない凸部が占める割合を示す不良面積率が１０％以下であることを特徴とする前項［１５］又は［１６］に記載の半導体発光素子用テンプレート基板の製造方法。
［１８］基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることを特徴とする前項［１５］乃至［１７］のいずれか１項に記載の半導体発光素子用テンプレート基板の製造方法。
【０００８】
［１９］前項［１］乃至［１４］のいずれか１項に記載の半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする半導体発光素子の製造方法。
［２０］半導体発光素子用テンプレート基板を、半導体発光素子用テンプレート基板を製造する際に使用したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉に移し変え、半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする前項［１９］に記載の半導体発光素子の製造方法。
【０００９】
［２１］ＩＩＩ族窒化物半導体層を有する半導体発光素子であって、表面に複数の凸部が形成された基板と、複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有するテンプレート基板と、テンプレート基板のバッファ層上に順次形成されたＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層と、を有し、テンプレート基板の表面において、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子。
［２２］テンプレート基板の基板の表面の不良面積率が０を含まないことを特徴とする前項［２１］に記載の半導体発光素子。
［２３］テンプレート基板の基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板であることを特徴とする前項［２１］または［２２］に記載の半導体発光素子。
［２４］テンプレート基板のバッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする前項［２１］または［２３］に記載の半導体発光素子。
［２５］テンプレート基板のバッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする前項［２１］乃至［２４］のいずれか１項に記載の半導体発光素子。
［２６］下地層の上に、さらにＩＩＩ族窒化物半導体からなるｎ型層を含むことを特徴とする前項［２５］に記載の半導体発光素子。
【００１０】
本発明によれば、表面に複数の凸部が形成された基板と、基板の複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、凸部が形成された基板の表面の、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子用テンプレート基板が提供される。
【００１１】
ここで、本発明が適用される半導体発光素子用テンプレート基板において、基板の複数の凸部の形状は限定されないが、好ましくは、基板の（０００１）Ｃ面上にＣ面に非平行の表面からなる複数の凸部を形成することにより、基板上にＣ面からなる平面と凸部とからなる上面が形成された構造を挙げることができる。この場合、前記凸部は、基部幅が０．０５μｍ〜５μｍ、高さが０．０５μｍ〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する当該凸部間の間隔が当該基部幅の０．５倍〜５倍のものであることが好ましい。
尚、本明細書では、凸部の形状が半球や円錐、角錐などの場合、前記基部幅は凸部の最大径と記載する場合がある。
【００１２】
また、本発明が適用される半導体発光素子用テンプレート基板において、複数の前記凸部は、基部幅０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する凸部との間隔が０．５μｍ〜２μｍであることが好ましい。
また、基板がサファイアから構成されることが好ましい。
基板の最大径が５０ｍｍ〜２００ｍｍであり、基板の厚さが０．５ｍｍ〜２ｍｍであることが好ましい。
【００１３】
また、本発明が適用される半導体発光素子用テンプレート基板において、基板の複数の凸部が形成された面上に成膜されたバッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜やその他の方法で形成できるＧａＮ系化合物半導体であることが好ましい。
また、前記バッファ層の上に、さらにＧａＮからなる下地層を含む半導体発光素子用テンプレート基板が好ましい。また、さらにはバッファ層の上に、ＧａＮからなる下地層及びｎ型ＧａＮ系化合物半導体を順次形成された積層構造を含む半導体発光素子用テンプレート基板が好ましい。
さらに、基板は、平坦度ＧＢＩＲが５μｍ以下であるサファイア板を用い、サファイア板の表面に複数の凸部が形成されたものであることが好ましい。
【００１４】
次に、本発明によれば、ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、平坦度ＧＢＩＲが５μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、基板の表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、を有することを特徴とする半導体発光素子用テンプレート基板の製造方法が提供される。
【００１５】
ここで、本発明が適用される半導体発光素子用テンプレート基板の製造方法において、基板に形成された凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍの半球形状を有することが好ましい。
さらに、複数の凸部が形成された基板の表面の、均一に形成されない凸部が占める割合を示す不良面積率が１０％以下であることが好ましく、０．０１％〜１０％の範囲であることがさらに好ましく、０．０１％〜２％の範囲であることが特に好ましい。
また、基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることが好ましい。
【発明の効果】
【００１６】
本発明によれば、不良面積率が１０％以下に調製された半導体発光素子用テンプレート基板を用いることにより、得られる半導体発光素子チップの収率を向上させることができる。ここで、半導体発光素子用テンプレート基板の不良面積率は、例えば、後述するカンデラ測定法により測定される。
また、本発明によれば、平坦度（ＧＢＩＲ）が１０μｍ以下の基板を使用することにより、カンデラ測定法による不良面積率が１０％以下の半導体発光素子用テンプレート基板を製造することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態が適用される半導体発光素子用テンプレート基板の一例を説明する図である。
【図２】複数の凸部が形成された基板を説明する図である。
【図３】半導体発光素子用テンプレート基板の製造工程を説明する図である。
【図４】ＩＩＩ族窒化物半導体発光素子の一例を示した断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。
【００１９】
図１は、本実施の形態が適用される半導体発光素子用テンプレート基板の一例を説明する図である。図１に示すように、半導体発光素子用テンプレート基板Ｉ０は、表面に複数の凸部１０２が形成された基板１０１と、基板１０１の複数の凸部１０２が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層１２と、を有し、さらに、複数の凸部１０２を埋めるようにＩＩＩ族窒化物半導体からなるバッファ層１２上に成膜されたＩＩＩ族窒化物半導体層（下地層）１３を有している。
【００２０】
（基板１０１）
基板１０１は、ＩＩＩ族窒化物化合物半導体とは異なる材料から構成される。基板１０１を構成する材料としては、例えば、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。これらの中でも、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）が好ましく、サファイアが特に好ましい。
【００２１】
（複数の凸部１０２）
図２は、複数の凸部１０２が形成された基板１０１を説明する一例の図である。図２に示すように、基板１０１に形成された複数の凸部１０２は、所定の最大径ｄ１（基部幅ｄ１）と高さｈを有し、均一な大きさと均一な形状になるように形成されている。本実施の形態では、凸部１０２の形状として、例えば、半球状を挙げることができる。但し、本発明においては、凸部１０２の形状は特に限定されない。
【００２２】
本実施の形態では、凸部１０２の最大径ｄ１は、０．５μｍ〜２μｍの範囲が特に好ましい。最大径ｄ１が過度に小さいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。最大径ｄ１が過度に大きいと、凸部１０２を埋めてＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長させた場合、平坦化されない部分が発生したり、成長時間が長くなって生産性が低下する傾向がある。
【００２３】
本実施の形態では、凸部１０２の高さｈは、０．５μｍ〜２μｍの範囲が特に好ましい。高さｈが過度に小さいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。高さｈが過度に大きいと凸部１０２を埋めてＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長することが困難になり、ＩＩＩ族窒化物半導体層（下地層）１３の表面の平坦性が十分に得られない場合がある。
【００２４】
さらに、複数の凸部１０２は、基板１０１の表面に所定の間隔ｄ２を設けて配置されている。本実施の形態では、複数の凸部１０２の間隔ｄ２は、０．５μｍ〜２μｍの範囲が特に好ましい。
間隔ｄ２が過度に小さいと、エピタキシャル成長させる際に、Ｃ面からなる凹部の平面上からの結晶成長が促進され難くなり、凸部１０２をＩＩＩ族窒化物半導体層（下地層）１３で完全に埋め込むことが難しくなる場合もあり、ＩＩＩ族窒化物半導体層（下地層）１３の表面の平坦性が十分に得られない場合もある。この場合、凸部１０２を埋めるＩＩＩ族窒化物半導体層（下地層）１３上に発光構造をなす半導体層の結晶を形成した場合、この結晶はピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながる傾向がある。
間隔ｄ２が過度に大きいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１０１と、基板１０１上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れもある。
【００２５】
図２に示すように、複数の凸部１０２は、基板１０１の表面１０１ｓ上に碁盤目状に等間隔に配置されている。
本実施形態では、基板１０１上に均一な形状の複数の凸部１０２を形成することにより、基板１０１とＩＩＩ族窒化物半導体層（下地層）１３との界面が凹凸形状となる。そのため、このような構造を有する半導体発光素子用テンプレート基板Ｉ０の上にＬＥＤ構造を設けた半導体発光素子は、界面における光の乱反射により、光取り出し効率が増大する。サファイア板の表面に形成された凹凸により、結晶が横方向に成長するのを利用して結晶欠陥を低減させ、内部量子効率を向上させることが可能となる。
【００２６】
（バッファ層１２）
バッファ層１２は、後述するように半導体発光素子の発光構造（ＬＥＤ構造ともいう）を有する化合物半導体層を有機金属化学気相成長法（ＭＯＣＶＤ）により成膜する際に、バッファ機能を発揮する薄膜層として基板１０１上に設けられる。バッファ層１２を設けることにより、バッファ層１２上に成膜されるＩＩＩ族窒化物半導体層（下地層）１３とさらにこの上に成膜されるＬＥＤ構造を有する化合物半導体層は、良好な配向性及び結晶性を有する結晶膜となる。
バッファ層１２を構成するＩＩＩ族窒化物半導体としては、Ａｌを含有することが好ましく、ＩＩＩ族窒化物であるＡｌＮを含むことが特に好ましい。バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば特に限定されない。さらに、Ｖ族として、ＡｓやＰが含有されても良い。バッファ層１２が、Ａｌを含む組成の場合、ＧａＡｌＮとすることが好ましく、Ａｌの組成が５０％以上であることが好ましい。
本実施の形態では、バッファ層１２の厚さは、０．０２μｍ〜０．１μｍである。バッファ層１２の厚さが過度に薄いと、バッファ層１２による基板１０１とＩＩＩ族窒化物半導体層（下地層）１３との格子定数の違いを緩和する効果が十分に得られない場合がある。バッファ層１２の厚さが過度に厚いと、成膜処理時間が長くなり、生産性が低下する傾向がある。
【００２７】
（半導体発光素子用テンプレート基板Ｉｏ）
ここで、本実施の形態において、前述した基板１０１上には、少なくともバッファ層１２を含み、さらに、ＩＩＩ族窒化物半導体層からなるＩＩＩ族窒化物半導体層（下地層）１３及びｎ型半導体層１４（図４参照）から選ばれる少なくとも１層が成膜される。このような半導体層積層基板を半導体発光素子用テンプレート基板と称する。即ち、本実施の形態において、半導体発光素子用テンプレート基板Ｉｏは、発光機能を有さない半導体層積層基板を意味するものとする。以下、半導体発光素子用テンプレート基板を、単に「テンプレート基板」と称することがある。このようなテンプレート基板は、単独で製造され、使用され、販売される。さらに、テンプレート基板は、半導体発光素子を製造するのに有効な原料基板となる。この場合、所定のエピタキシャル成長炉を使用してテンプレート基板を製造した後、さらに、そのテンプレート基板を製造したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉において、テンプレート基板の上に、少なくともＩＩＩ族窒化物半導体からなる発光層１５及びｐ型半導体層１６を順次形成し、ＩＩＩ族窒化物半導体発光素子１を製造する。
【００２８】
（ＩＩＩ族窒化物半導体層１３（下地層））
ＩＩＩ族窒化物半導体層（下地層）１３に用いる材料としては、Ｇａを含むＩＩＩ族窒化物（ＧａＮ系化合物半導体）が用いられ、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０におけるＩＩＩ族窒化物半導体層（下地層）１３は、後述するように半導体発光素子のＬＥＤ構造を有する化合物半導体層の下地層として機能するものである。
本実施の形態では、ＩＩＩ族窒化物半導体層からなるＩＩＩ族窒化物半導体層（下地層）１３の厚さは、０．１μｍ以上、好ましく０．５μｍ以上、さらに好ましくは１μｍ以上である。但し、ＩＩＩ族窒化物半導体層（下地層）１３の厚さは、１５μｍ以下が好ましい。ＩＩＩ族窒化物半導体層（下地層）１３の厚さが過度に薄いと、前記バッファ層１２上に形成するＩＩＩ族窒化物半導体層の下地層の結晶性が悪くなり、テンプレート基板の反りに影響してくる。ＩＩＩ族窒化物半導体層（下地層）１３の厚さが過度に厚いと、テンプレート基板の反りが大きくなる傾向がある。
【００２９】
（不良面積率）
本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０において、基板１０１の複数の凸部１０２が形成された表面１０１ｓは、不良面積率が１０％以下であり、好ましくは２％以下である。また、不良面積率は０を含まないことが望ましく、０．０１％〜１０％の範囲であることがより好ましい。ここで、不良面積率は、例えば、カンデラ測定法にて測定する。
ここで、不良面積率とは、基板１０１の表面１０１ｓに形成された複数の凸部１０２の中、凸部１０２の高さｈ、基部幅ｄ１、間隔ｄ２が所望の数値とは異なり、所望の形状に形成されていない部分、すなわち均一な形状に形成されていない凸部１０２（不良部）が占める面積の割合であって、基板１０１の表面１０１ｓ全体の凸部１０２の均一性を定量的に評価する指数である。但し、凸部１０２が基板１０１上から抜け落ちたものやキズがあるものも不良面積率に含まれる。
本実施の形態では、基板１０１の複数の凸部１０２が形成された表面１０１ｓの、不良面積率が１０％以下であることにより、半導体発光素子用テンプレート基板Ｉ０を用いて調製される半導体発光素子チップの収率を向上させることができる。
【００３０】
不良面積率は、例えば、光学式表面解析装置（例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製：Ｃａｎｄｅｌａ）を用い、測定モードとして波長４０５ｎｍのレーザによるスキャトロメーター（散乱）を採用して測定される。但し、レーザ波長は６３５ｎｍもしくは４０５ｎｍのどちらでも良いが、好ましくは波長４０５ｎｍである。波長が短いほど、より高精度な表面解析が可能となるためである。
測定手順は、複数の凸部１０２が形成された基板１０１をカセットに入れ、解析装置に装着する。基板１０１は搬送アームで自動的にポーラスチャックの回転ステージに吸着され、測定が開始される。基板１０１は５０００ｒｐｍで回転し、１５μｍピッチで表面１０１ｓの全面がスキャンされる。不良発生部の感度は凸部１０２の形状によって異なるため、予め最適なマイナス側とプラス側の閾値を調整する必要がある。測定は約３分で終了し、不良発生部がマッピングされ、不良発生部の面積（不良面積）が算出される。不良面積を総面積で割ると、不良面積率が算出できる。
【００３１】
本実施の形態において、複数の凸部１０２を有する基板１０１は、ＳＥＭＩ規格（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ、例えばＭ１−０３０２）における平坦度（ＧＢＩＲ：Ｇｌｏｂａｌ Ｂａｃｋ Ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）が１０μｍ以下のサファイア板を使用することが好ましく、平坦度（ＧＢＩＲ）が５μｍ以下であることがさらに好ましい。
ここで、ＳＥＭＩ規格における平坦度（ＧＢＩＲ）は、サファイア板の平坦度（Ｆｌａｔｎｅｓｓ）を表す指標であるグローバル平坦度（いわゆるＴＴＶ：Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の一つとして規定される。平坦度（ＧＢＩＲ）は、サファイア板を裏面基準にして、表面高さの最大値と最小値との差（μｍ）として定義される。平坦度（ＧＢＩＲ）の数値が小さい程、サファイア板の厚さが均一である。
【００３２】
本実施の形態において、上述した平坦度（ＧＢＩＲ）が１０μｍ以下、好ましくは５μｍ以下であるサファイア板を用いると、図１に示すような、サファイア板の表面に均一な形状を有する複数の凸部１０２を形成することができる。そして、このような均一な形状を有する複数の凸部１０２が形成されることにより、基板１０１の表面１０１ｓのカンデラ測定法による不良面積率を１０％以下とすることが可能となる。その結果、このような半導体発光素子用テンプレート基板Ｉ０を用いて最終的に得られる半導体発光素子チップの収率を向上させることができる。
【００３３】
ここで、本実施の形態では、使用するサファイア板の平坦度（ＧＢＩＲ）が１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましい。また、サファイア板の平坦度（ＧＢＩＲ）は、０．０１μｍ〜１０μｍの範囲であることが好ましく、０．０１μｍ〜５μｍの範囲であることがより好ましく、０．０１μｍ〜４μｍの範囲であることがさらに好ましく、０．１μｍ〜３μｍの範囲であることがとくに好ましい。
また、図２に示すように、複数の凸部１０２を形成するサファイア板は、その表面を幅１２．５ｍｍ×高さ１６ｍｍのサイトに分割した場合、サイト平坦度（ＳＢＩＲ：Ｓｉｔｅ Ｂａｃｋ Ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）が１．５μｍ以下である基準を満たす割合（ＳＢＩＲ合格率（％）と称する）が９０％以上であるものがよい。
ここで、サイト平坦度（ＳＢＩＲ）は、ＳＥＭＩ規格におけるサファイア板の平坦度を表す指標の一つとして規定される。サイト平坦度（ＳＢＩＲ）は、サファイア板を裏面基準にして、サファイア板の裏面を平面に矯正した状態において、ウェーハを仮想的に複数の同じ形状のサイトに分画されたとして一つのサイトの中心を基準面にしたときの表面高さの最大値と最小値の差（μｍ）として定義される。
【００３４】
（半導体発光素子用テンプレート基板の製造方法）
次に、本実施の形態が適用される半導体発光素子用テンプレート基板の製造方法について説明する。
図３は、半導体発光素子用テンプレート基板Ｉ０の製造工程を説明する図である。
図３（ａ）に示すように、上述したように、先ず、平坦度（ＧＢＩＲ）が５μｍ以下であるサファイア板１０を準備する。サファイア板１０の最大径は、５０ｍｍ〜２００ｍｍの範囲であり、厚さは、通常、０．５ｍｍ〜２ｍｍの範囲である。本実施の形態では、最大径１００ｍｍと厚さ０．９ｍｍを有するサファイア板１０を使用する。
【００３５】
次に、図３（ｂ）に示すように、平坦度（ＧＢＩＲ）が５μｍ以下であるサファイア板１０の表面１０１ｓに均一な形状を有する複数の凸部１０２が形成された基板１０１を加工する（基板加工工程）。基板加工工程においては、基板１０１上における凸部１０２の平面配置を規定するマスクを形成するパターニング工程と、パターニング工程によって形成されたマスクを使って基板１０１をエッチングして凸部１０２を形成するエッチング工程とを行なう。パターニング工程は、一般的なフォトリソグラフィー法やリプリント法で行うことができる。
【００３６】
ここで、パターニング工程において、例えば、サファイア板１０の表面１０１ｓにピットが存在すると、表面１０１ｓにスピンコーターでレジストを塗布した場合、このピットを基点に放射状にムラが発生する。このようなムラの部分は、一般に、レジストの膜厚が薄いため、エッチング後に凸部１０２の高さが変わり、不良面積率が増加する傾向がある。また、サファイア板１０の表面１０１ｓにパーティクル等の異物が存在する場合も、同様に不良面積率が増大する傾向がある。さらに、エッチング工程前の取り扱い操作等により、表面１０１ｓのパターンにキズが生じると、不良面積率が増大する原因となる。
【００３７】
エッチング工程は、ドライエッチング法やウェットエッチング法を用いることが好ましい。ここで、ドライエッチング工程において、例えば、チャンバー内の不純物がサファイア板１０の表面１０１ｓ上に落下すると、その部分はエッチングされないため、凸部１０２は形成されない。この部分も不良面積率が増加する原因となる。
【００３８】
尚、凸部１０２を形成する方法としては、上述したエッチング法に限定されない。例えば、サファイア板１０に凸部１０２となる材料を、スパッタ法、蒸着法、ＣＶＤ法等により積層させることにより凸部１０２を形成してもよい。この場合、凸部１０２となる材料としては、サファイア板１０とほぼ同等の屈折率を有する材料を用いることが好ましく、例えば、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯ２等を用いることができる。
【００３９】
また、前記の基板１０１上に塗布されたレジストをセル状に分割して露光する場合、隣接するセル間に隙間が生じると露光されない部分ができるため、凸部１０２の上に形成したＩＩＩ族窒化物半導体層に段差が生じる。ここで、ＩＩＩ族窒化物半導体層には、少なくとも、バッファ層１２、ＩＩＩ族窒化物半導体層からなる下地層１３、ｎ型半導体層１４等が含まれる。
同様に、隣接するセルが重なると二重に露光される部分ができるため、凸部１０２の上に形成したＩＩＩ族窒化物半導体層に段差が生じる。この場合、ＩＩＩ族窒化物半導体層の表面には、オリフラに対し水平方向もしくは垂直方向に、線状の段差が発生する。
【００４０】
さらに、セル内における基板１０１の表面１０１ｓの平坦度（ＧＢＩＲ）が過度に大きいと、セル内が均一に露光されず、セル内のレジストパターン形状が不均一になる傾向がある。このため、その後のエッチング工程において得られる凸部１０２は、所望の形状のものと、これとは異なった形状のものとが形成される。そして、凸部１０２の上に形成したＩＩＩ族窒化物半導体層の表面には、これらの異なる形状を有する凸部１０２の界面において段差が生じ、生じた段差の部分にはピット等の成長欠陥が発生する傾向がある。
【００４１】
また、基板１０１の表面１０１ｓの全面に形成した複数個の凸部１０２の中の不均一な形状の部分は、カンデラ測定法により、不良面積率として評価する。不良面積率が過度に大きいと、基板１０１の表面１０１ｓ上にエピタキシャル成長により形成したＩＩＩ族窒化物半導体層に段差やピット等の欠陥が発生し、特に、ＥＳＤ（静電気放電）に弱い等の電気特性が悪化する傾向がある。
【００４２】
不良面積率を低減させる方法としては、例えば、以下のような方法が挙げられる。先ず、基板１０１上に塗布されたレジストを露光する際、基板１０１をステージ上に載置し、所定の減圧装置を用いて、載置された基板１０１の裏面側から減圧してステージ上に吸着保持する（真空保持）。このとき、基板１０１が反っている場合は、ステージ上で平坦になるように基板１０１を矯正する。特に、基板１０１がサファイア製の場合、基板１０１の直径が２インチから４インチ、４インチから６インチへと大口径になるほど、基板１０１の反りが大きくなりやすい。さらに、基板１０１の厚さが大きくなるほど、基板１０１の剛性が大きくなる。そのため、基板１０１をステージ上により強力に保持することが可能なポーラスチャックが必要となる。また、剛性の高いステージが必要となる。尚、基板１０１がサファイア製の場合、反り形状は、基板製造時の熱処理、片面ミラー研磨、両面ミラー研磨、板厚等を選択することにより調整が可能である。
【００４３】
次に、前述した真空保持の場合、基板１０１の裏面側がステージに吸着保持されるため、特に、基板１０１の厚さのバラツキが大きいと、表面側の平坦性が悪くなる。このため、エッチング工程により形成される各セル内の凸部１０２の形状が不均一となる傾向がある。この場合、基板１０１の裏面を基準とした厚さのバラツキを低減すること、あるいは、基板１０１の表面側の局所的な凹凸を低減することにより、得られる凸部１０２の形状は均一となる。
【００４４】
また、基板１０１上に塗布されたレジストを露光する際、１回当たりの露光面積を小さくすることにより、基板１０１の表面１０１ｓに存在する凹凸の影響を低減することができる。露光方法は、ウェーハ全面を１回で行う方法、ウェーハをセル状に分割して行う方法が挙げられる。ウェーハを分割する場合、分割面積が小さいほど、基板１０１の表面１０１ｓの凹凸の影響が低減する。但し、分割面積が過度に小さいと、スループットが悪くなる傾向がある。
【００４５】
続いて、図３（ｃ）に示すように、基板１０１の表面１０１ｓ上にＩＩＩ族窒化物半導体からなるバッファ層１２を形成する（バッファ層形成工程）。本実施の形態では、バッファ層１２は、ＩＩＩ族窒化物半導体をスパッタリングすることにより形成する。スパッタリングによりバッファ層１２を形成する場合、チャンバー内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）を有するバッファ層１２を形成する場合、チャンバー内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるようにすることが望ましい。
【００４６】
次に、図３（ｄ）に示すように、本実施形態では、バッファ層形成工程の後、バッファ層１２が形成された基板１０１の上面に、凸部１０２を埋めるようにして、ＭＯＣＶＤ法によりＩＩＩ族窒化物半導体層（下地層）１３を成膜する。尚、本実施の形態では、ＩＩＩ族窒化物半導体層（下地層）１３の最大厚さＨは、凸部１０２の高さｈ（図２参照）の２倍以上であることが好ましい。
ＩＩＩ族窒化物半導体層（下地層）１３の最大厚さＨが過度に薄いと、ＩＩＩ族窒化物半導体層（下地層）１３の表面１３ａの平坦性が不十分となるこのため、ＩＩＩ族窒化物半導体層（下地層）１３上に積層されるＬＥＤ構造を構成する結晶の結晶性が低下する傾向がある。
【００４７】
ＩＩＩ族窒化物半導体層（下地層）１３をＭＯＣＶＤ法で積層する場合に使用するキャリアガスとしては、たとえば、水素（Ｈ２）、窒素（Ｎ２）；ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）；Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）；Ｉｎ源としてトリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）；Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）等が用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）；Ｇｅ原料としてゲルマンガス（ＧｅＨ４）、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）、テトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物；ｐ型にはＭｇ原料としてシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を利用できる。
【００４８】
本実施の形態において、半導体発光素子用テンプレート基板Ｉ０にＩＩＩ族窒化物半導体層（下地層）１３を形成することにより、後述するように、この上に成膜されるＩＩＩ族窒化物半導体からなるｎ型層、発光層、ｐ型層からなる発光構造（ＬＥＤ構造）の結晶の結晶性が良好となる。その結果、内部量子効率に優れ、漏れ電流の少なく高出力な半導体発光素子が得られる。
【００４９】
（ＩＩＩ族窒化物半導体発光素子）
図４は、ＩＩＩ族窒化物半導体発光素子の一例を示した断面図である。図４に示すように、ＩＩＩ族窒化物半導体発光素子１は、図１に示す積層構造の半導体発光素子用テンプレート基板Ｉ０のＩＩＩ族窒化物半導体層（下地層）１３上にＬＥＤ構造２０が形成された構造を有している。ＬＥＤ構造２０は、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６が順次積層されている。さらに、ｐ型半導体層１６上に透明正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が積層されている。
【００５０】
（ＬＥＤ構造２０）
ＬＥＤ構造２０を構成するｎ型半導体層１４は、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂを有する。発光層１５は、障壁層１５ａ及び井戸層１５ｂが交互に積層された構造を有する。ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂが積層されている。
【００５１】
（ｎ型半導体層１４）
ｎ型半導体層１４のｎ型コンタクト層１４ａとしては、下地層のＩＩＩ族窒化物半導体層（下地層）１３と同様にＧａＮ系化合物半導体が用いられる。また、ＩＩＩ族窒化物半導体層（下地層）１３及びｎ型コンタクト層１４ａを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１μｍ〜２０μｍ、好ましくは０．５μｍ〜１５μｍ、さらに好ましくは１μｍ〜１２μｍの範囲に設定することが好ましい。
【００５２】
ｎ型クラッド層１４ｂは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。ｎ型クラッド層１４ｂの膜厚は、好ましくは５ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜１００ｎｍの範囲である。
【００５３】
（発光層１５）
発光層１５は、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成される。本実施の形態では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
【００５４】
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦０．３）等の窒化ガリウム系化合物半導体を好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
【００５５】
（ｐ型半導体層１６）
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成される。ｐ型クラッド層１６ａとしては、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４）のものが挙げられる。ｐ型クラッド層１６ａの膜厚は、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５）を含んでなる窒化ガリウム系化合物半導体層が挙げられる。ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。
【００５６】
（透明正極１７）
透明正極１７を構成する材料としては、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の従来公知の材料が挙げられる。また、透明正極１７の構造は特に限定されず、従来公知の構造を採用することができる。透明正極１７は、ｐ型半導体層１６上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
【００５７】
（正極ボンディングパッド１８）
透明正極１７上に形成される電極としての正極ボンディングパッド１８は、例えば、従来公知のＡｕ、Ａｌ、Ｎｉ、Ｃｕ等の材料から構成される。正極ボンディングパッド１８の構造は特に限定されず、従来公知の構造を採用することができる。
正極ボンディングパッド１８の厚さは、１００ｎｍ〜１０００ｎｍの範囲内であり、好ましくは３００ｎｍ〜５００ｎｍの範囲内である。
【００５８】
（負極１９）
図４に示すように、負極１９は、基板１１上に成膜されたバッファ層１２及びＩＩＩ族窒化物半導体層（下地層）１３の上にさらに成膜されたＬＥＤ構造２０（ｎ型半導体層１４、発光層１５及びｐ型半導体層１６）において、ｎ型半導体層１４のｎ型コンタクト層１４ａに接するように形成される。このため、負極１９を形成する際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去し、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５９】
本実施の形態においてＩＩＩ族窒化物半導体発光素子１は、通常、半導体発光素子用テンプレート基板Ｉ０上にＬＥＤ構造２０を成膜し、次いで、半導体発光素子用テンプレート基板Ｉ０の基板１０１を研削・研磨処理によって所定の厚さに調整し、その後、適当な大きさに切断し、所定の厚さの基板１１を有する半導体発光素子チップとして得られる。
上述したように、本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０を用いたＩＩＩ族窒化物半導体発光素子１は、例えば、これと蛍光体とを組み合わせてなるランプとして使用することができる。ＩＩＩ族窒化物半導体発光素子１と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、ＩＩＩ族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術を採用することが可能である。ランプの例としては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
【実施例】
【００６０】
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
【００６１】
（１）平坦度（ＧＢＩＲ）、サイト平坦度（ＳＢＩＲ）の測定
半導体発光素子用テンプレート基板を調製する際に用いたサファイア板の平坦度（ＧＢＩＲ）とサイト平坦度（ＳＢＩＲ）とは、以下の手順により測定した（単位μｍ）。数値が小さい程、サファイア板の厚さのバラツキが小さい。
ここで、本実施の形態ではサファイア板の平坦度（ＧＢＩＲ）及びサイト平坦度（ＳＢＩＲ）の測定は、レーザ光斜入射干渉計（株式会社ニデック社製：フラットネステスターＦＴ−１７）により評価した。平坦度（ＧＢＩＲ）及びサイト平坦度（ＳＢＩＲ）の測定は、直径４インチ（１００ｍｍ）、厚さ０．９ｍｍのサファイア板をフラットネステスターのセラミック製真空吸着チャックに固定し、垂直より手前方向に８度傾斜した状態で測定した。測定はサファイア板の外周１ｍｍを除いた（インサイド値１ｍｍ）範囲とした。
【００６２】
（２）不良面積率の測定
サファイア製の基板の表面に形成された複数の凸部の不良面積率は、以下の手順に従い測定した（単位％）。不良面積率が小さい程、複数の凸部の形状が均一である。
ここで、本実施の形態では、光学式表面解析装置（ＫＬＡ−Ｔｅｎｃｏｒ社製：ＣＳ２０）にて、凹凸加工後のサファイア板表面の不良面積を測定した。直径４インチ（１００ｍｍ）、厚さ０．９ｍｍのサファイア板表面の測定は約３分で終了し、凸部不良部がマッピングされ、不良面積が算出された。このとき、測定範囲の総面積で不良面積を割ると、不良面積率が得られた。
不良面積率＝不良面積（カンデラ測定値）／総面積
【００６３】
（３）ＳＢＩＲ合格率
半導体発光素子用テンプレート基板を調製する際に用いたサファイア板のＳＢＩＲ合格率は、以下の基準により判定した。
ＳＢＩＲ合格率とは上記公知なＳＢＩＲ測定にて算出されるものである。サイトの大きさ（セルサイズ）は幅１２．５ｍｍ×高さ１６ｍｍとした場合、直径４インチ（１００ｍｍ）の全面をカバーできるサイト数は４４個となる。この時、各サイト内の平坦度の合格判定は１．５μｍ以下とした。例えば、合格したサイト数が２２個の場合、ＳＢＩＲ合格率は５０％である。
【００６４】
（４）ＥＳＤ収率
調製した半導体発光素子用テンプレート基板を用いて製造したＩＩＩ族窒化物半導体発光素子のＥＳＤ収率は、以下の基準により判定した。
ＥＳＤ（ｅｌｅｃｔｒｏ−ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ；静電気放電）とは静電破壊試験のことで、前記ＩＩＩ族窒化物半導体発光素子を電子機器に実装するまでの取り扱い中に於いて、ＩＩＩ族窒化物半導体発光素子が受ける静電気放電に対する耐性を評価するための信頼性試験である。
静電破壊試験は一般的にＨＢＭ法（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）とＭＭ法（Ｍａｃｈｉｎｅ Ｍｏｄｅｌ）がある。本実施の形態では、試験装置としてＥＳＤプローバーを用い、ＨＢＭ法に準拠して、直径４インチ（１００ｍｍ）の前記半導体発光素子用テンプレート基板上に形成されたＩＩＩ族窒化物半導体発光素子を、抜取りで面内４００個の静電破壊試験を実施した。この時、静電破壊試験では前記ＩＩＩ族窒化物半導体発光素子の正極ボンディングパッドと負極にプローブと呼ばれる針を押し当て、高電圧を逆方向に数回印加し、２０Ｖ印加した時の電流値が１０μＡ以上になった場合は静電破壊されたと判断した。このとき、総サンプル数に対する破壊が生じなかったサンプルの数を、ＥＳＤ収率とした。
【００６５】
（５）チップ総合収率
調製した半導体発光素子用テンプレート基板を用いて製造したＩＩＩ族窒化物半導体発光素子のチップ総合収率は、以下の基準により判定した。
チップ総合収率とは総サンプル数に対して電気特性及びＥＳＤ試験が合格基準に達したチップ数の割合を示す。
【００６６】
（実施例１〜実施例６、比較例）
以下の手順に従い、最大径１００ｍｍ、厚さ０．９ｍｍの（０００１）Ｃ面からなるサファイア板の表面に、表１に示す直径φと高さとを有する半球状の複数の凸部が形成された半導体発光素子用テンプレート基板を調製し、これを用いてＩＩＩ族窒化物半導体発光素子を製造した。
【００６７】
表１に示す平坦度（ＧＢＩＲ）、ＳＢＩＲ合格率の直径４インチ（１００ｍｍ）、板厚９００μｍのサファイア板１０の（０００１）Ｃ面上に、径（最大径又は基部幅）、高さの異なる凸部を以下に示す手順により形成し、基板１０１を形成した。
このとき、基板加工は公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア板１０をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。
また、ドライエッチングにはＢＣｌ３とＣｌ２の混合ガスを用いた。その後、凸部加工の均一性を評価するため、光学式表面解析装置（カンデラ）を用いて不良面積率を算出した。
【００６８】
次に、この基板１０１上に、図１のような膜厚３０ｎｍのＡｌＮ層からなるバッファ層１２をスパッタ法によって形成した後、有機金属化学気相成長法（ＭＯＣＶＤ）によって、アンドープＧａＮ層からなる厚さ４．５μｍのＩＩＩ族窒化物半導体層（下地層）１３、Ｓｉドープ（濃度１×１０１９／ｃｍ３）ＧａＮからなる厚さ３μｍのｎ型コンタクト層１４ａまで順次積層した状態でＭＯＣＶＤ装置から取り出してテンプレート基板とした。
【００６９】
その後、前記テンプレート基板上に、ＭＯＣＶＤによって、Ｓｉドープ（濃度１×１０１８／ｃｍ３）した厚さ約２ｎｍのＩｎ０．１Ｇａ０．９Ｎ層と厚さ約２ｎｍのＧａＮ層を交互に２０回積層させた超格子構造のｎ型クラッド層１４ｂ、ＧａＮからなる厚さ６．５ｎｍの障壁層１５ａとＩｎ０．０８Ｇａ０．９２Ｎからなる厚さ３．０ｎｍの井戸層１５ｂを交互に６回積層させた後、最後に障壁層１５ａを設けた多重量子井戸構造の発光層１５、厚さ４ｎｍのアンドープＡｌ０．０７Ｇａ０．９３Ｎ層とＭｇドープ（濃度４×１０１９／ｓｃｍ３）ＧａＮからなる厚さ３ｎｍの層を交互に３回積層させたｐ型クラッド層１６ａ、およびＭｇドープ（濃度１×１０２０／ｃｍ３）ＧａＮからなる厚さ０．１５μｍのｐ型コンタクト層１６ｂを順次積層して化合物半導体ウェーハとした。このとき、ＬＥＤ構造２０であるＩＩＩ族窒化物半導体層の総膜厚は８μｍであった。
【００７０】
次いで、このようにして得られたＬＥＤ構造となる各層の形成された基板を用いて、以下に示す手順で、ＩＩＩ族窒化物半導体発光素子を作製した。まず、公知のフォトリソグラフィー技術によって、ＬＥＤ構造となる各層の形成された基板のｐ型コンタクト層上に、ＩＺＯからなる透明正極と、この透明正極上にＴｉ、Ｐｔ及びＡｕを順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極を形成する部分のｎ型半導体層を露出させ、露出したｎ型半導体層上にＴｉ、Ｐｔ及びＡｕを順に積層した構造を持つ負極を形成した。
そして、正極ボンディングパッド及び負極の形成された基板の裏面を研削及び研磨で薄板化し、ミラー状の面とした。次いで、この基板を３５０μｍ角の正方形のチップ状に分割し、半導体発光素子チップとした。結果を表１に示す。
【００７１】
【表１】
【００７２】
表１に示す結果から、カンデラ不良面積率が１０％以下の基板を用いた場合（実施例１〜実施例８）では、ＬＥＤチップの総合収率が６５％を超えるという格別な効果が得られることが分かる。尚、カンデラ不良面積率が０％である基板は、用いることができなかった。
また、同一形状の凸部を有する基板（実施例１〜実施例４、実施例７、実施例８）では、ＧＢＩＲ値は小さくＳＢＩＲ合格率は高いほど、チップ総合収率が高くなる傾向にある。特に、ＧＢＩＲ値が５μｍ以下の場合（実施例３〜実施例６、実施例７）では、チップ総合収率が８０％を超えるという顕著な効果を示すことが分かる。
これに対し、カンデラ不良面積率が１０％を超える基板を用いた場合（比較例）、その後のＬＥＤチップの総合収率が３１％と極端に低いことが分かる。これにより、凸部の形状に不均一な低い部分が生じると、ＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長させた場合、凸部の段差の影響で均一に平坦化されないため、その段差の境界付近では転位やピットが発生しやすく、結果的にＥＳＤ収率低下以外にも低電流リーク（漏れ電流）による電気特性不良率が増加すると考えられる。
【符号の説明】
【００７３】
１…ＩＩＩ族窒化物半導体発光素子、１１，１０１…基板、１２…バッファ層、１３…ＩＩＩ族窒化物半導体層（下地層）、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透明正極、１８…正極ボンディングパッド、１９…負極、２０…ＬＥＤ構造、１０２…凸部、Ｉ０…半導体発光素子用テンプレート基板
【技術分野】
【０００１】
本発明は、半導体発光素子用テンプレート基板等に関し、より詳しくは、ＩＩＩ族窒化物化合物半導体を含む半導体発光素子用テンプレート基板及びその製造方法等に関する。また、本発明は、半導体発光素子用テンプレート基板を用いる半導体発光素子の製造方法及び半導体発光素子に関する。
【背景技術】
【０００２】
近年、半導体発光素子用の材料としてＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、サファイア等の基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって成膜される。
このようなＩＩＩ族窒化物半導体を用いた半導体発光素子の内部への光の閉じ込めを低減させ、光取り出し効率を改善する方法として、例えば、特許文献１が挙げられる。
特許文献１には、第一層の表面に凹凸を加工し、第一層とは異なる屈折率を有する第二層を凹凸に埋め込んで成長させ、これら凹凸状の屈折率界面を形成した後、その上に、発光層を含む半導体結晶層が積層された素子構造を形成することにより、発光層に生じた横方向の光を外界に向かわせる新規な構造が付与された発光素子が記載されている。
また、特許文献２には、基板上に基板Ｃ面に非平行の表面からなる複数の凸部を形成することにより、基板上にＣ面からなる平面と凸部とからなる上面を形成する加工基板が開示されており、そしてその加工基板上に前記ＩＩＩ族窒化物半導体層をエピタキシャル成長させて、凸部をＩＩＩ族窒化物半導体層で埋めるＩＩＩ族窒化物半導体層の製造方法も記載されている。
一般に加工前の基板、例えば、サファイア板は平坦度ＧＢＩＲが悪く、特に、大口径な基板になるほど平坦な基板の製造は困難である。例えば、２インチ（約５０ｍｍ）のサファイア板では平坦度ＧＢＩＲは通常１５μｍ程度である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２８０６１１号公報
【特許文献２】国際公開２００８／０８１７１７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的にサファイア製の基板の表面に凹凸を形成すると、その上に結晶性に優れたＩＩＩ族窒化物半導体層を成長させることが難しいという問題がある。例えば、複数の凸部が形成された基板上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる場合、複数の凸部の大きさや形状が均一に形成されることが必要である。即ち、凸部の大きさや形状にばらつきがあると、又は複数の凸部が基板上に偏在していると、その後、ＩＩＩ族窒化物半導体層が均一に成長しない。このため、ＩＩＩ族窒化物半導体層をエピタキシャル成長させた後に得られる半導体発光素子チップの最終的な収率が大幅に低減することに加え、半導体発光素子としての発光特性が低下する場合がある。
また、基板上に複数の凸部を形成する方法としては、通常、フォトリソグラフィー法が採用される。しかし、本発明者等の検討結果によれば、この場合、基板の厚さのばらつきが大きいと、凸部の大きさや形状が不均一になる傾向があることが判明している。
【０００５】
本発明の目的は、光取り出し効率に優れた半導体発光素子を高い収率で製造が可能な半導体発光素子用テンプレート基板との製造方法、並びに半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
即ち、本発明によれば、以下の［１］〜［２６］が提供される。
［１］表面に複数の凸部が形成された基板と、基板の複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、凸部が形成された基板の表面の、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子用テンプレート基板。
［２］基板の表面の不良面積率が０を含まないことを前項［１］に記載の半導体発光素子用テンプレート基板。
［３］不良面積率が、０．０１％〜１０％の範囲であることを特徴とする前項［１］または［２］に記載の半導体発光素子用テンプレート基板。
［４］基板の複数の凸部が、基部幅０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍを有し、かつ高さが基部幅の１／４以上のものであって、隣接する凸部間の間隔が基部幅の０．５倍〜５倍のものであることを特徴とする前項［１］乃至［３］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［５］基板の複数の凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する凸部との間隔が０．５μｍ〜２μｍであることを特徴とする前項［１］乃至［４］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［６］基板がサファイアから構成されることを特徴とする前項［１］乃至［５］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［７］基板の最大径が５０ｍｍ〜２００ｍｍであり、基板の厚さが０．５ｍｍ〜２ｍｍであることを特徴とする前項［１］乃至［６］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［８］バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする前項［１］乃至［７］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［９］バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする前項［１］乃至［８］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１０］ＩＩＩ族窒化物半導体が、ＧａＮであることを特徴とする前項［９］に記載の半導体発光素子用テンプレート基板。
［１１］バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層及びｎ型半導体層が順次形成された積層構造を含むことを特徴とする前項［１］乃至［８］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１２］ＩＩＩ族窒化物半導体が、ＧａＮであり、ｎ型半導体層がｎ型ＧａＮ系化合物半導体を含むことを特徴とする前項［１１］に記載の半導体発光素子用テンプレート基板。
［１３］基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板を用い、サファイア板の表面に複数の凸部が形成されたことを特徴とする前項［１］乃至［１２］のいずれか１項に記載の半導体発光素子用テンプレート基板。
［１４］平坦度ＧＢＩＲが、０．０１μｍ〜５μｍの範囲であることを特徴とする前項［１３］に記載の半導体発光素子用テンプレート基板。
【０００７】
［１５］ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、平坦度ＧＢＩＲが１０μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、基板の表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、を有することを特徴とする半導体発光素子用テンプレート基板の製造方法。
［１６］基板に形成された凸部が、最大径０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍの半球形状を有することを特徴とする前項［１５］に記載の半導体発光素子用テンプレート基板の製造方法。
［１７］複数の凸部が形成された基板の表面の、均一に形成されない凸部が占める割合を示す不良面積率が１０％以下であることを特徴とする前項［１５］又は［１６］に記載の半導体発光素子用テンプレート基板の製造方法。
［１８］基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることを特徴とする前項［１５］乃至［１７］のいずれか１項に記載の半導体発光素子用テンプレート基板の製造方法。
【０００８】
［１９］前項［１］乃至［１４］のいずれか１項に記載の半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする半導体発光素子の製造方法。
［２０］半導体発光素子用テンプレート基板を、半導体発光素子用テンプレート基板を製造する際に使用したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉に移し変え、半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする前項［１９］に記載の半導体発光素子の製造方法。
【０００９】
［２１］ＩＩＩ族窒化物半導体層を有する半導体発光素子であって、表面に複数の凸部が形成された基板と、複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有するテンプレート基板と、テンプレート基板のバッファ層上に順次形成されたＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層と、を有し、テンプレート基板の表面において、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子。
［２２］テンプレート基板の基板の表面の不良面積率が０を含まないことを特徴とする前項［２１］に記載の半導体発光素子。
［２３］テンプレート基板の基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板であることを特徴とする前項［２１］または［２２］に記載の半導体発光素子。
［２４］テンプレート基板のバッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする前項［２１］または［２３］に記載の半導体発光素子。
［２５］テンプレート基板のバッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする前項［２１］乃至［２４］のいずれか１項に記載の半導体発光素子。
［２６］下地層の上に、さらにＩＩＩ族窒化物半導体からなるｎ型層を含むことを特徴とする前項［２５］に記載の半導体発光素子。
【００１０】
本発明によれば、表面に複数の凸部が形成された基板と、基板の複数の凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、凸部が形成された基板の表面の、均一な形状に形成されていない凸部が占める面積の割合を示す不良面積率が１０％以下であることを特徴とする半導体発光素子用テンプレート基板が提供される。
【００１１】
ここで、本発明が適用される半導体発光素子用テンプレート基板において、基板の複数の凸部の形状は限定されないが、好ましくは、基板の（０００１）Ｃ面上にＣ面に非平行の表面からなる複数の凸部を形成することにより、基板上にＣ面からなる平面と凸部とからなる上面が形成された構造を挙げることができる。この場合、前記凸部は、基部幅が０．０５μｍ〜５μｍ、高さが０．０５μｍ〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する当該凸部間の間隔が当該基部幅の０．５倍〜５倍のものであることが好ましい。
尚、本明細書では、凸部の形状が半球や円錐、角錐などの場合、前記基部幅は凸部の最大径と記載する場合がある。
【００１２】
また、本発明が適用される半導体発光素子用テンプレート基板において、複数の前記凸部は、基部幅０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する凸部との間隔が０．５μｍ〜２μｍであることが好ましい。
また、基板がサファイアから構成されることが好ましい。
基板の最大径が５０ｍｍ〜２００ｍｍであり、基板の厚さが０．５ｍｍ〜２ｍｍであることが好ましい。
【００１３】
また、本発明が適用される半導体発光素子用テンプレート基板において、基板の複数の凸部が形成された面上に成膜されたバッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜やその他の方法で形成できるＧａＮ系化合物半導体であることが好ましい。
また、前記バッファ層の上に、さらにＧａＮからなる下地層を含む半導体発光素子用テンプレート基板が好ましい。また、さらにはバッファ層の上に、ＧａＮからなる下地層及びｎ型ＧａＮ系化合物半導体を順次形成された積層構造を含む半導体発光素子用テンプレート基板が好ましい。
さらに、基板は、平坦度ＧＢＩＲが５μｍ以下であるサファイア板を用い、サファイア板の表面に複数の凸部が形成されたものであることが好ましい。
【００１４】
次に、本発明によれば、ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、平坦度ＧＢＩＲが５μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、基板の表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、を有することを特徴とする半導体発光素子用テンプレート基板の製造方法が提供される。
【００１５】
ここで、本発明が適用される半導体発光素子用テンプレート基板の製造方法において、基板に形成された凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍの半球形状を有することが好ましい。
さらに、複数の凸部が形成された基板の表面の、均一に形成されない凸部が占める割合を示す不良面積率が１０％以下であることが好ましく、０．０１％〜１０％の範囲であることがさらに好ましく、０．０１％〜２％の範囲であることが特に好ましい。
また、基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることが好ましい。
【発明の効果】
【００１６】
本発明によれば、不良面積率が１０％以下に調製された半導体発光素子用テンプレート基板を用いることにより、得られる半導体発光素子チップの収率を向上させることができる。ここで、半導体発光素子用テンプレート基板の不良面積率は、例えば、後述するカンデラ測定法により測定される。
また、本発明によれば、平坦度（ＧＢＩＲ）が１０μｍ以下の基板を使用することにより、カンデラ測定法による不良面積率が１０％以下の半導体発光素子用テンプレート基板を製造することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態が適用される半導体発光素子用テンプレート基板の一例を説明する図である。
【図２】複数の凸部が形成された基板を説明する図である。
【図３】半導体発光素子用テンプレート基板の製造工程を説明する図である。
【図４】ＩＩＩ族窒化物半導体発光素子の一例を示した断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。
【００１９】
図１は、本実施の形態が適用される半導体発光素子用テンプレート基板の一例を説明する図である。図１に示すように、半導体発光素子用テンプレート基板Ｉ０は、表面に複数の凸部１０２が形成された基板１０１と、基板１０１の複数の凸部１０２が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層１２と、を有し、さらに、複数の凸部１０２を埋めるようにＩＩＩ族窒化物半導体からなるバッファ層１２上に成膜されたＩＩＩ族窒化物半導体層（下地層）１３を有している。
【００２０】
（基板１０１）
基板１０１は、ＩＩＩ族窒化物化合物半導体とは異なる材料から構成される。基板１０１を構成する材料としては、例えば、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。これらの中でも、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）が好ましく、サファイアが特に好ましい。
【００２１】
（複数の凸部１０２）
図２は、複数の凸部１０２が形成された基板１０１を説明する一例の図である。図２に示すように、基板１０１に形成された複数の凸部１０２は、所定の最大径ｄ１（基部幅ｄ１）と高さｈを有し、均一な大きさと均一な形状になるように形成されている。本実施の形態では、凸部１０２の形状として、例えば、半球状を挙げることができる。但し、本発明においては、凸部１０２の形状は特に限定されない。
【００２２】
本実施の形態では、凸部１０２の最大径ｄ１は、０．５μｍ〜２μｍの範囲が特に好ましい。最大径ｄ１が過度に小さいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。最大径ｄ１が過度に大きいと、凸部１０２を埋めてＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長させた場合、平坦化されない部分が発生したり、成長時間が長くなって生産性が低下する傾向がある。
【００２３】
本実施の形態では、凸部１０２の高さｈは、０．５μｍ〜２μｍの範囲が特に好ましい。高さｈが過度に小さいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。高さｈが過度に大きいと凸部１０２を埋めてＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長することが困難になり、ＩＩＩ族窒化物半導体層（下地層）１３の表面の平坦性が十分に得られない場合がある。
【００２４】
さらに、複数の凸部１０２は、基板１０１の表面に所定の間隔ｄ２を設けて配置されている。本実施の形態では、複数の凸部１０２の間隔ｄ２は、０．５μｍ〜２μｍの範囲が特に好ましい。
間隔ｄ２が過度に小さいと、エピタキシャル成長させる際に、Ｃ面からなる凹部の平面上からの結晶成長が促進され難くなり、凸部１０２をＩＩＩ族窒化物半導体層（下地層）１３で完全に埋め込むことが難しくなる場合もあり、ＩＩＩ族窒化物半導体層（下地層）１３の表面の平坦性が十分に得られない場合もある。この場合、凸部１０２を埋めるＩＩＩ族窒化物半導体層（下地層）１３上に発光構造をなす半導体層の結晶を形成した場合、この結晶はピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながる傾向がある。
間隔ｄ２が過度に大きいと、基板１０１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１０１と、基板１０１上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れもある。
【００２５】
図２に示すように、複数の凸部１０２は、基板１０１の表面１０１ｓ上に碁盤目状に等間隔に配置されている。
本実施形態では、基板１０１上に均一な形状の複数の凸部１０２を形成することにより、基板１０１とＩＩＩ族窒化物半導体層（下地層）１３との界面が凹凸形状となる。そのため、このような構造を有する半導体発光素子用テンプレート基板Ｉ０の上にＬＥＤ構造を設けた半導体発光素子は、界面における光の乱反射により、光取り出し効率が増大する。サファイア板の表面に形成された凹凸により、結晶が横方向に成長するのを利用して結晶欠陥を低減させ、内部量子効率を向上させることが可能となる。
【００２６】
（バッファ層１２）
バッファ層１２は、後述するように半導体発光素子の発光構造（ＬＥＤ構造ともいう）を有する化合物半導体層を有機金属化学気相成長法（ＭＯＣＶＤ）により成膜する際に、バッファ機能を発揮する薄膜層として基板１０１上に設けられる。バッファ層１２を設けることにより、バッファ層１２上に成膜されるＩＩＩ族窒化物半導体層（下地層）１３とさらにこの上に成膜されるＬＥＤ構造を有する化合物半導体層は、良好な配向性及び結晶性を有する結晶膜となる。
バッファ層１２を構成するＩＩＩ族窒化物半導体としては、Ａｌを含有することが好ましく、ＩＩＩ族窒化物であるＡｌＮを含むことが特に好ましい。バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば特に限定されない。さらに、Ｖ族として、ＡｓやＰが含有されても良い。バッファ層１２が、Ａｌを含む組成の場合、ＧａＡｌＮとすることが好ましく、Ａｌの組成が５０％以上であることが好ましい。
本実施の形態では、バッファ層１２の厚さは、０．０２μｍ〜０．１μｍである。バッファ層１２の厚さが過度に薄いと、バッファ層１２による基板１０１とＩＩＩ族窒化物半導体層（下地層）１３との格子定数の違いを緩和する効果が十分に得られない場合がある。バッファ層１２の厚さが過度に厚いと、成膜処理時間が長くなり、生産性が低下する傾向がある。
【００２７】
（半導体発光素子用テンプレート基板Ｉｏ）
ここで、本実施の形態において、前述した基板１０１上には、少なくともバッファ層１２を含み、さらに、ＩＩＩ族窒化物半導体層からなるＩＩＩ族窒化物半導体層（下地層）１３及びｎ型半導体層１４（図４参照）から選ばれる少なくとも１層が成膜される。このような半導体層積層基板を半導体発光素子用テンプレート基板と称する。即ち、本実施の形態において、半導体発光素子用テンプレート基板Ｉｏは、発光機能を有さない半導体層積層基板を意味するものとする。以下、半導体発光素子用テンプレート基板を、単に「テンプレート基板」と称することがある。このようなテンプレート基板は、単独で製造され、使用され、販売される。さらに、テンプレート基板は、半導体発光素子を製造するのに有効な原料基板となる。この場合、所定のエピタキシャル成長炉を使用してテンプレート基板を製造した後、さらに、そのテンプレート基板を製造したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉において、テンプレート基板の上に、少なくともＩＩＩ族窒化物半導体からなる発光層１５及びｐ型半導体層１６を順次形成し、ＩＩＩ族窒化物半導体発光素子１を製造する。
【００２８】
（ＩＩＩ族窒化物半導体層１３（下地層））
ＩＩＩ族窒化物半導体層（下地層）１３に用いる材料としては、Ｇａを含むＩＩＩ族窒化物（ＧａＮ系化合物半導体）が用いられ、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０におけるＩＩＩ族窒化物半導体層（下地層）１３は、後述するように半導体発光素子のＬＥＤ構造を有する化合物半導体層の下地層として機能するものである。
本実施の形態では、ＩＩＩ族窒化物半導体層からなるＩＩＩ族窒化物半導体層（下地層）１３の厚さは、０．１μｍ以上、好ましく０．５μｍ以上、さらに好ましくは１μｍ以上である。但し、ＩＩＩ族窒化物半導体層（下地層）１３の厚さは、１５μｍ以下が好ましい。ＩＩＩ族窒化物半導体層（下地層）１３の厚さが過度に薄いと、前記バッファ層１２上に形成するＩＩＩ族窒化物半導体層の下地層の結晶性が悪くなり、テンプレート基板の反りに影響してくる。ＩＩＩ族窒化物半導体層（下地層）１３の厚さが過度に厚いと、テンプレート基板の反りが大きくなる傾向がある。
【００２９】
（不良面積率）
本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０において、基板１０１の複数の凸部１０２が形成された表面１０１ｓは、不良面積率が１０％以下であり、好ましくは２％以下である。また、不良面積率は０を含まないことが望ましく、０．０１％〜１０％の範囲であることがより好ましい。ここで、不良面積率は、例えば、カンデラ測定法にて測定する。
ここで、不良面積率とは、基板１０１の表面１０１ｓに形成された複数の凸部１０２の中、凸部１０２の高さｈ、基部幅ｄ１、間隔ｄ２が所望の数値とは異なり、所望の形状に形成されていない部分、すなわち均一な形状に形成されていない凸部１０２（不良部）が占める面積の割合であって、基板１０１の表面１０１ｓ全体の凸部１０２の均一性を定量的に評価する指数である。但し、凸部１０２が基板１０１上から抜け落ちたものやキズがあるものも不良面積率に含まれる。
本実施の形態では、基板１０１の複数の凸部１０２が形成された表面１０１ｓの、不良面積率が１０％以下であることにより、半導体発光素子用テンプレート基板Ｉ０を用いて調製される半導体発光素子チップの収率を向上させることができる。
【００３０】
不良面積率は、例えば、光学式表面解析装置（例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製：Ｃａｎｄｅｌａ）を用い、測定モードとして波長４０５ｎｍのレーザによるスキャトロメーター（散乱）を採用して測定される。但し、レーザ波長は６３５ｎｍもしくは４０５ｎｍのどちらでも良いが、好ましくは波長４０５ｎｍである。波長が短いほど、より高精度な表面解析が可能となるためである。
測定手順は、複数の凸部１０２が形成された基板１０１をカセットに入れ、解析装置に装着する。基板１０１は搬送アームで自動的にポーラスチャックの回転ステージに吸着され、測定が開始される。基板１０１は５０００ｒｐｍで回転し、１５μｍピッチで表面１０１ｓの全面がスキャンされる。不良発生部の感度は凸部１０２の形状によって異なるため、予め最適なマイナス側とプラス側の閾値を調整する必要がある。測定は約３分で終了し、不良発生部がマッピングされ、不良発生部の面積（不良面積）が算出される。不良面積を総面積で割ると、不良面積率が算出できる。
【００３１】
本実施の形態において、複数の凸部１０２を有する基板１０１は、ＳＥＭＩ規格（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ、例えばＭ１−０３０２）における平坦度（ＧＢＩＲ：Ｇｌｏｂａｌ Ｂａｃｋ Ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）が１０μｍ以下のサファイア板を使用することが好ましく、平坦度（ＧＢＩＲ）が５μｍ以下であることがさらに好ましい。
ここで、ＳＥＭＩ規格における平坦度（ＧＢＩＲ）は、サファイア板の平坦度（Ｆｌａｔｎｅｓｓ）を表す指標であるグローバル平坦度（いわゆるＴＴＶ：Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の一つとして規定される。平坦度（ＧＢＩＲ）は、サファイア板を裏面基準にして、表面高さの最大値と最小値との差（μｍ）として定義される。平坦度（ＧＢＩＲ）の数値が小さい程、サファイア板の厚さが均一である。
【００３２】
本実施の形態において、上述した平坦度（ＧＢＩＲ）が１０μｍ以下、好ましくは５μｍ以下であるサファイア板を用いると、図１に示すような、サファイア板の表面に均一な形状を有する複数の凸部１０２を形成することができる。そして、このような均一な形状を有する複数の凸部１０２が形成されることにより、基板１０１の表面１０１ｓのカンデラ測定法による不良面積率を１０％以下とすることが可能となる。その結果、このような半導体発光素子用テンプレート基板Ｉ０を用いて最終的に得られる半導体発光素子チップの収率を向上させることができる。
【００３３】
ここで、本実施の形態では、使用するサファイア板の平坦度（ＧＢＩＲ）が１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましい。また、サファイア板の平坦度（ＧＢＩＲ）は、０．０１μｍ〜１０μｍの範囲であることが好ましく、０．０１μｍ〜５μｍの範囲であることがより好ましく、０．０１μｍ〜４μｍの範囲であることがさらに好ましく、０．１μｍ〜３μｍの範囲であることがとくに好ましい。
また、図２に示すように、複数の凸部１０２を形成するサファイア板は、その表面を幅１２．５ｍｍ×高さ１６ｍｍのサイトに分割した場合、サイト平坦度（ＳＢＩＲ：Ｓｉｔｅ Ｂａｃｋ Ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）が１．５μｍ以下である基準を満たす割合（ＳＢＩＲ合格率（％）と称する）が９０％以上であるものがよい。
ここで、サイト平坦度（ＳＢＩＲ）は、ＳＥＭＩ規格におけるサファイア板の平坦度を表す指標の一つとして規定される。サイト平坦度（ＳＢＩＲ）は、サファイア板を裏面基準にして、サファイア板の裏面を平面に矯正した状態において、ウェーハを仮想的に複数の同じ形状のサイトに分画されたとして一つのサイトの中心を基準面にしたときの表面高さの最大値と最小値の差（μｍ）として定義される。
【００３４】
（半導体発光素子用テンプレート基板の製造方法）
次に、本実施の形態が適用される半導体発光素子用テンプレート基板の製造方法について説明する。
図３は、半導体発光素子用テンプレート基板Ｉ０の製造工程を説明する図である。
図３（ａ）に示すように、上述したように、先ず、平坦度（ＧＢＩＲ）が５μｍ以下であるサファイア板１０を準備する。サファイア板１０の最大径は、５０ｍｍ〜２００ｍｍの範囲であり、厚さは、通常、０．５ｍｍ〜２ｍｍの範囲である。本実施の形態では、最大径１００ｍｍと厚さ０．９ｍｍを有するサファイア板１０を使用する。
【００３５】
次に、図３（ｂ）に示すように、平坦度（ＧＢＩＲ）が５μｍ以下であるサファイア板１０の表面１０１ｓに均一な形状を有する複数の凸部１０２が形成された基板１０１を加工する（基板加工工程）。基板加工工程においては、基板１０１上における凸部１０２の平面配置を規定するマスクを形成するパターニング工程と、パターニング工程によって形成されたマスクを使って基板１０１をエッチングして凸部１０２を形成するエッチング工程とを行なう。パターニング工程は、一般的なフォトリソグラフィー法やリプリント法で行うことができる。
【００３６】
ここで、パターニング工程において、例えば、サファイア板１０の表面１０１ｓにピットが存在すると、表面１０１ｓにスピンコーターでレジストを塗布した場合、このピットを基点に放射状にムラが発生する。このようなムラの部分は、一般に、レジストの膜厚が薄いため、エッチング後に凸部１０２の高さが変わり、不良面積率が増加する傾向がある。また、サファイア板１０の表面１０１ｓにパーティクル等の異物が存在する場合も、同様に不良面積率が増大する傾向がある。さらに、エッチング工程前の取り扱い操作等により、表面１０１ｓのパターンにキズが生じると、不良面積率が増大する原因となる。
【００３７】
エッチング工程は、ドライエッチング法やウェットエッチング法を用いることが好ましい。ここで、ドライエッチング工程において、例えば、チャンバー内の不純物がサファイア板１０の表面１０１ｓ上に落下すると、その部分はエッチングされないため、凸部１０２は形成されない。この部分も不良面積率が増加する原因となる。
【００３８】
尚、凸部１０２を形成する方法としては、上述したエッチング法に限定されない。例えば、サファイア板１０に凸部１０２となる材料を、スパッタ法、蒸着法、ＣＶＤ法等により積層させることにより凸部１０２を形成してもよい。この場合、凸部１０２となる材料としては、サファイア板１０とほぼ同等の屈折率を有する材料を用いることが好ましく、例えば、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯ２等を用いることができる。
【００３９】
また、前記の基板１０１上に塗布されたレジストをセル状に分割して露光する場合、隣接するセル間に隙間が生じると露光されない部分ができるため、凸部１０２の上に形成したＩＩＩ族窒化物半導体層に段差が生じる。ここで、ＩＩＩ族窒化物半導体層には、少なくとも、バッファ層１２、ＩＩＩ族窒化物半導体層からなる下地層１３、ｎ型半導体層１４等が含まれる。
同様に、隣接するセルが重なると二重に露光される部分ができるため、凸部１０２の上に形成したＩＩＩ族窒化物半導体層に段差が生じる。この場合、ＩＩＩ族窒化物半導体層の表面には、オリフラに対し水平方向もしくは垂直方向に、線状の段差が発生する。
【００４０】
さらに、セル内における基板１０１の表面１０１ｓの平坦度（ＧＢＩＲ）が過度に大きいと、セル内が均一に露光されず、セル内のレジストパターン形状が不均一になる傾向がある。このため、その後のエッチング工程において得られる凸部１０２は、所望の形状のものと、これとは異なった形状のものとが形成される。そして、凸部１０２の上に形成したＩＩＩ族窒化物半導体層の表面には、これらの異なる形状を有する凸部１０２の界面において段差が生じ、生じた段差の部分にはピット等の成長欠陥が発生する傾向がある。
【００４１】
また、基板１０１の表面１０１ｓの全面に形成した複数個の凸部１０２の中の不均一な形状の部分は、カンデラ測定法により、不良面積率として評価する。不良面積率が過度に大きいと、基板１０１の表面１０１ｓ上にエピタキシャル成長により形成したＩＩＩ族窒化物半導体層に段差やピット等の欠陥が発生し、特に、ＥＳＤ（静電気放電）に弱い等の電気特性が悪化する傾向がある。
【００４２】
不良面積率を低減させる方法としては、例えば、以下のような方法が挙げられる。先ず、基板１０１上に塗布されたレジストを露光する際、基板１０１をステージ上に載置し、所定の減圧装置を用いて、載置された基板１０１の裏面側から減圧してステージ上に吸着保持する（真空保持）。このとき、基板１０１が反っている場合は、ステージ上で平坦になるように基板１０１を矯正する。特に、基板１０１がサファイア製の場合、基板１０１の直径が２インチから４インチ、４インチから６インチへと大口径になるほど、基板１０１の反りが大きくなりやすい。さらに、基板１０１の厚さが大きくなるほど、基板１０１の剛性が大きくなる。そのため、基板１０１をステージ上により強力に保持することが可能なポーラスチャックが必要となる。また、剛性の高いステージが必要となる。尚、基板１０１がサファイア製の場合、反り形状は、基板製造時の熱処理、片面ミラー研磨、両面ミラー研磨、板厚等を選択することにより調整が可能である。
【００４３】
次に、前述した真空保持の場合、基板１０１の裏面側がステージに吸着保持されるため、特に、基板１０１の厚さのバラツキが大きいと、表面側の平坦性が悪くなる。このため、エッチング工程により形成される各セル内の凸部１０２の形状が不均一となる傾向がある。この場合、基板１０１の裏面を基準とした厚さのバラツキを低減すること、あるいは、基板１０１の表面側の局所的な凹凸を低減することにより、得られる凸部１０２の形状は均一となる。
【００４４】
また、基板１０１上に塗布されたレジストを露光する際、１回当たりの露光面積を小さくすることにより、基板１０１の表面１０１ｓに存在する凹凸の影響を低減することができる。露光方法は、ウェーハ全面を１回で行う方法、ウェーハをセル状に分割して行う方法が挙げられる。ウェーハを分割する場合、分割面積が小さいほど、基板１０１の表面１０１ｓの凹凸の影響が低減する。但し、分割面積が過度に小さいと、スループットが悪くなる傾向がある。
【００４５】
続いて、図３（ｃ）に示すように、基板１０１の表面１０１ｓ上にＩＩＩ族窒化物半導体からなるバッファ層１２を形成する（バッファ層形成工程）。本実施の形態では、バッファ層１２は、ＩＩＩ族窒化物半導体をスパッタリングすることにより形成する。スパッタリングによりバッファ層１２を形成する場合、チャンバー内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）を有するバッファ層１２を形成する場合、チャンバー内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるようにすることが望ましい。
【００４６】
次に、図３（ｄ）に示すように、本実施形態では、バッファ層形成工程の後、バッファ層１２が形成された基板１０１の上面に、凸部１０２を埋めるようにして、ＭＯＣＶＤ法によりＩＩＩ族窒化物半導体層（下地層）１３を成膜する。尚、本実施の形態では、ＩＩＩ族窒化物半導体層（下地層）１３の最大厚さＨは、凸部１０２の高さｈ（図２参照）の２倍以上であることが好ましい。
ＩＩＩ族窒化物半導体層（下地層）１３の最大厚さＨが過度に薄いと、ＩＩＩ族窒化物半導体層（下地層）１３の表面１３ａの平坦性が不十分となるこのため、ＩＩＩ族窒化物半導体層（下地層）１３上に積層されるＬＥＤ構造を構成する結晶の結晶性が低下する傾向がある。
【００４７】
ＩＩＩ族窒化物半導体層（下地層）１３をＭＯＣＶＤ法で積層する場合に使用するキャリアガスとしては、たとえば、水素（Ｈ２）、窒素（Ｎ２）；ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）；Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）；Ｉｎ源としてトリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）；Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）等が用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）；Ｇｅ原料としてゲルマンガス（ＧｅＨ４）、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）、テトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物；ｐ型にはＭｇ原料としてシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を利用できる。
【００４８】
本実施の形態において、半導体発光素子用テンプレート基板Ｉ０にＩＩＩ族窒化物半導体層（下地層）１３を形成することにより、後述するように、この上に成膜されるＩＩＩ族窒化物半導体からなるｎ型層、発光層、ｐ型層からなる発光構造（ＬＥＤ構造）の結晶の結晶性が良好となる。その結果、内部量子効率に優れ、漏れ電流の少なく高出力な半導体発光素子が得られる。
【００４９】
（ＩＩＩ族窒化物半導体発光素子）
図４は、ＩＩＩ族窒化物半導体発光素子の一例を示した断面図である。図４に示すように、ＩＩＩ族窒化物半導体発光素子１は、図１に示す積層構造の半導体発光素子用テンプレート基板Ｉ０のＩＩＩ族窒化物半導体層（下地層）１３上にＬＥＤ構造２０が形成された構造を有している。ＬＥＤ構造２０は、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６が順次積層されている。さらに、ｐ型半導体層１６上に透明正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が積層されている。
【００５０】
（ＬＥＤ構造２０）
ＬＥＤ構造２０を構成するｎ型半導体層１４は、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂを有する。発光層１５は、障壁層１５ａ及び井戸層１５ｂが交互に積層された構造を有する。ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂが積層されている。
【００５１】
（ｎ型半導体層１４）
ｎ型半導体層１４のｎ型コンタクト層１４ａとしては、下地層のＩＩＩ族窒化物半導体層（下地層）１３と同様にＧａＮ系化合物半導体が用いられる。また、ＩＩＩ族窒化物半導体層（下地層）１３及びｎ型コンタクト層１４ａを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１μｍ〜２０μｍ、好ましくは０．５μｍ〜１５μｍ、さらに好ましくは１μｍ〜１２μｍの範囲に設定することが好ましい。
【００５２】
ｎ型クラッド層１４ｂは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。ｎ型クラッド層１４ｂの膜厚は、好ましくは５ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜１００ｎｍの範囲である。
【００５３】
（発光層１５）
発光層１５は、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成される。本実施の形態では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
【００５４】
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦０．３）等の窒化ガリウム系化合物半導体を好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
【００５５】
（ｐ型半導体層１６）
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成される。ｐ型クラッド層１６ａとしては、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４）のものが挙げられる。ｐ型クラッド層１６ａの膜厚は、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５）を含んでなる窒化ガリウム系化合物半導体層が挙げられる。ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。
【００５６】
（透明正極１７）
透明正極１７を構成する材料としては、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の従来公知の材料が挙げられる。また、透明正極１７の構造は特に限定されず、従来公知の構造を採用することができる。透明正極１７は、ｐ型半導体層１６上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
【００５７】
（正極ボンディングパッド１８）
透明正極１７上に形成される電極としての正極ボンディングパッド１８は、例えば、従来公知のＡｕ、Ａｌ、Ｎｉ、Ｃｕ等の材料から構成される。正極ボンディングパッド１８の構造は特に限定されず、従来公知の構造を採用することができる。
正極ボンディングパッド１８の厚さは、１００ｎｍ〜１０００ｎｍの範囲内であり、好ましくは３００ｎｍ〜５００ｎｍの範囲内である。
【００５８】
（負極１９）
図４に示すように、負極１９は、基板１１上に成膜されたバッファ層１２及びＩＩＩ族窒化物半導体層（下地層）１３の上にさらに成膜されたＬＥＤ構造２０（ｎ型半導体層１４、発光層１５及びｐ型半導体層１６）において、ｎ型半導体層１４のｎ型コンタクト層１４ａに接するように形成される。このため、負極１９を形成する際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去し、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【００５９】
本実施の形態においてＩＩＩ族窒化物半導体発光素子１は、通常、半導体発光素子用テンプレート基板Ｉ０上にＬＥＤ構造２０を成膜し、次いで、半導体発光素子用テンプレート基板Ｉ０の基板１０１を研削・研磨処理によって所定の厚さに調整し、その後、適当な大きさに切断し、所定の厚さの基板１１を有する半導体発光素子チップとして得られる。
上述したように、本実施の形態が適用される半導体発光素子用テンプレート基板Ｉ０を用いたＩＩＩ族窒化物半導体発光素子１は、例えば、これと蛍光体とを組み合わせてなるランプとして使用することができる。ＩＩＩ族窒化物半導体発光素子１と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、ＩＩＩ族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術を採用することが可能である。ランプの例としては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
【実施例】
【００６０】
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
【００６１】
（１）平坦度（ＧＢＩＲ）、サイト平坦度（ＳＢＩＲ）の測定
半導体発光素子用テンプレート基板を調製する際に用いたサファイア板の平坦度（ＧＢＩＲ）とサイト平坦度（ＳＢＩＲ）とは、以下の手順により測定した（単位μｍ）。数値が小さい程、サファイア板の厚さのバラツキが小さい。
ここで、本実施の形態ではサファイア板の平坦度（ＧＢＩＲ）及びサイト平坦度（ＳＢＩＲ）の測定は、レーザ光斜入射干渉計（株式会社ニデック社製：フラットネステスターＦＴ−１７）により評価した。平坦度（ＧＢＩＲ）及びサイト平坦度（ＳＢＩＲ）の測定は、直径４インチ（１００ｍｍ）、厚さ０．９ｍｍのサファイア板をフラットネステスターのセラミック製真空吸着チャックに固定し、垂直より手前方向に８度傾斜した状態で測定した。測定はサファイア板の外周１ｍｍを除いた（インサイド値１ｍｍ）範囲とした。
【００６２】
（２）不良面積率の測定
サファイア製の基板の表面に形成された複数の凸部の不良面積率は、以下の手順に従い測定した（単位％）。不良面積率が小さい程、複数の凸部の形状が均一である。
ここで、本実施の形態では、光学式表面解析装置（ＫＬＡ−Ｔｅｎｃｏｒ社製：ＣＳ２０）にて、凹凸加工後のサファイア板表面の不良面積を測定した。直径４インチ（１００ｍｍ）、厚さ０．９ｍｍのサファイア板表面の測定は約３分で終了し、凸部不良部がマッピングされ、不良面積が算出された。このとき、測定範囲の総面積で不良面積を割ると、不良面積率が得られた。
不良面積率＝不良面積（カンデラ測定値）／総面積
【００６３】
（３）ＳＢＩＲ合格率
半導体発光素子用テンプレート基板を調製する際に用いたサファイア板のＳＢＩＲ合格率は、以下の基準により判定した。
ＳＢＩＲ合格率とは上記公知なＳＢＩＲ測定にて算出されるものである。サイトの大きさ（セルサイズ）は幅１２．５ｍｍ×高さ１６ｍｍとした場合、直径４インチ（１００ｍｍ）の全面をカバーできるサイト数は４４個となる。この時、各サイト内の平坦度の合格判定は１．５μｍ以下とした。例えば、合格したサイト数が２２個の場合、ＳＢＩＲ合格率は５０％である。
【００６４】
（４）ＥＳＤ収率
調製した半導体発光素子用テンプレート基板を用いて製造したＩＩＩ族窒化物半導体発光素子のＥＳＤ収率は、以下の基準により判定した。
ＥＳＤ（ｅｌｅｃｔｒｏ−ｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ；静電気放電）とは静電破壊試験のことで、前記ＩＩＩ族窒化物半導体発光素子を電子機器に実装するまでの取り扱い中に於いて、ＩＩＩ族窒化物半導体発光素子が受ける静電気放電に対する耐性を評価するための信頼性試験である。
静電破壊試験は一般的にＨＢＭ法（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）とＭＭ法（Ｍａｃｈｉｎｅ Ｍｏｄｅｌ）がある。本実施の形態では、試験装置としてＥＳＤプローバーを用い、ＨＢＭ法に準拠して、直径４インチ（１００ｍｍ）の前記半導体発光素子用テンプレート基板上に形成されたＩＩＩ族窒化物半導体発光素子を、抜取りで面内４００個の静電破壊試験を実施した。この時、静電破壊試験では前記ＩＩＩ族窒化物半導体発光素子の正極ボンディングパッドと負極にプローブと呼ばれる針を押し当て、高電圧を逆方向に数回印加し、２０Ｖ印加した時の電流値が１０μＡ以上になった場合は静電破壊されたと判断した。このとき、総サンプル数に対する破壊が生じなかったサンプルの数を、ＥＳＤ収率とした。
【００６５】
（５）チップ総合収率
調製した半導体発光素子用テンプレート基板を用いて製造したＩＩＩ族窒化物半導体発光素子のチップ総合収率は、以下の基準により判定した。
チップ総合収率とは総サンプル数に対して電気特性及びＥＳＤ試験が合格基準に達したチップ数の割合を示す。
【００６６】
（実施例１〜実施例６、比較例）
以下の手順に従い、最大径１００ｍｍ、厚さ０．９ｍｍの（０００１）Ｃ面からなるサファイア板の表面に、表１に示す直径φと高さとを有する半球状の複数の凸部が形成された半導体発光素子用テンプレート基板を調製し、これを用いてＩＩＩ族窒化物半導体発光素子を製造した。
【００６７】
表１に示す平坦度（ＧＢＩＲ）、ＳＢＩＲ合格率の直径４インチ（１００ｍｍ）、板厚９００μｍのサファイア板１０の（０００１）Ｃ面上に、径（最大径又は基部幅）、高さの異なる凸部を以下に示す手順により形成し、基板１０１を形成した。
このとき、基板加工は公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア板１０をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。
また、ドライエッチングにはＢＣｌ３とＣｌ２の混合ガスを用いた。その後、凸部加工の均一性を評価するため、光学式表面解析装置（カンデラ）を用いて不良面積率を算出した。
【００６８】
次に、この基板１０１上に、図１のような膜厚３０ｎｍのＡｌＮ層からなるバッファ層１２をスパッタ法によって形成した後、有機金属化学気相成長法（ＭＯＣＶＤ）によって、アンドープＧａＮ層からなる厚さ４．５μｍのＩＩＩ族窒化物半導体層（下地層）１３、Ｓｉドープ（濃度１×１０１９／ｃｍ３）ＧａＮからなる厚さ３μｍのｎ型コンタクト層１４ａまで順次積層した状態でＭＯＣＶＤ装置から取り出してテンプレート基板とした。
【００６９】
その後、前記テンプレート基板上に、ＭＯＣＶＤによって、Ｓｉドープ（濃度１×１０１８／ｃｍ３）した厚さ約２ｎｍのＩｎ０．１Ｇａ０．９Ｎ層と厚さ約２ｎｍのＧａＮ層を交互に２０回積層させた超格子構造のｎ型クラッド層１４ｂ、ＧａＮからなる厚さ６．５ｎｍの障壁層１５ａとＩｎ０．０８Ｇａ０．９２Ｎからなる厚さ３．０ｎｍの井戸層１５ｂを交互に６回積層させた後、最後に障壁層１５ａを設けた多重量子井戸構造の発光層１５、厚さ４ｎｍのアンドープＡｌ０．０７Ｇａ０．９３Ｎ層とＭｇドープ（濃度４×１０１９／ｓｃｍ３）ＧａＮからなる厚さ３ｎｍの層を交互に３回積層させたｐ型クラッド層１６ａ、およびＭｇドープ（濃度１×１０２０／ｃｍ３）ＧａＮからなる厚さ０．１５μｍのｐ型コンタクト層１６ｂを順次積層して化合物半導体ウェーハとした。このとき、ＬＥＤ構造２０であるＩＩＩ族窒化物半導体層の総膜厚は８μｍであった。
【００７０】
次いで、このようにして得られたＬＥＤ構造となる各層の形成された基板を用いて、以下に示す手順で、ＩＩＩ族窒化物半導体発光素子を作製した。まず、公知のフォトリソグラフィー技術によって、ＬＥＤ構造となる各層の形成された基板のｐ型コンタクト層上に、ＩＺＯからなる透明正極と、この透明正極上にＴｉ、Ｐｔ及びＡｕを順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極を形成する部分のｎ型半導体層を露出させ、露出したｎ型半導体層上にＴｉ、Ｐｔ及びＡｕを順に積層した構造を持つ負極を形成した。
そして、正極ボンディングパッド及び負極の形成された基板の裏面を研削及び研磨で薄板化し、ミラー状の面とした。次いで、この基板を３５０μｍ角の正方形のチップ状に分割し、半導体発光素子チップとした。結果を表１に示す。
【００７１】
【表１】
【００７２】
表１に示す結果から、カンデラ不良面積率が１０％以下の基板を用いた場合（実施例１〜実施例８）では、ＬＥＤチップの総合収率が６５％を超えるという格別な効果が得られることが分かる。尚、カンデラ不良面積率が０％である基板は、用いることができなかった。
また、同一形状の凸部を有する基板（実施例１〜実施例４、実施例７、実施例８）では、ＧＢＩＲ値は小さくＳＢＩＲ合格率は高いほど、チップ総合収率が高くなる傾向にある。特に、ＧＢＩＲ値が５μｍ以下の場合（実施例３〜実施例６、実施例７）では、チップ総合収率が８０％を超えるという顕著な効果を示すことが分かる。
これに対し、カンデラ不良面積率が１０％を超える基板を用いた場合（比較例）、その後のＬＥＤチップの総合収率が３１％と極端に低いことが分かる。これにより、凸部の形状に不均一な低い部分が生じると、ＩＩＩ族窒化物半導体層（下地層）１３をエピタキシャル成長させた場合、凸部の段差の影響で均一に平坦化されないため、その段差の境界付近では転位やピットが発生しやすく、結果的にＥＳＤ収率低下以外にも低電流リーク（漏れ電流）による電気特性不良率が増加すると考えられる。
【符号の説明】
【００７３】
１…ＩＩＩ族窒化物半導体発光素子、１１，１０１…基板、１２…バッファ層、１３…ＩＩＩ族窒化物半導体層（下地層）、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透明正極、１８…正極ボンディングパッド、１９…負極、２０…ＬＥＤ構造、１０２…凸部、Ｉ０…半導体発光素子用テンプレート基板
【特許請求の範囲】
【請求項１】
表面に複数の凸部が形成された基板と、
前記基板の複数の前記凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、
前記凸部が形成された前記基板の表面の、均一な形状に形成されていない当該凸部が占める面積の割合を示す不良面積率が１０％以下である
ことを特徴とする半導体発光素子用テンプレート基板。
【請求項２】
前記基板の表面の前記不良面積率が０を含まないことを特徴とする請求項１に記載の半導体発光素子用テンプレート基板。
【請求項３】
前記不良面積率が、０．０１％〜１０％の範囲であることを特徴とする請求項１又は２に記載の半導体発光素子用テンプレート基板。
【請求項４】
前記基板の複数の前記凸部が、基部幅０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍを有し、かつ高さが基部幅の１／４以上のものであって、隣接する当該凸部間の間隔が当該基部幅の０．５倍〜５倍のものであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項５】
前記基板の複数の前記凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する当該凸部との間隔が０．５μｍ〜２μｍであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項６】
前記基板がサファイアから構成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項７】
前記基板の最大径が５０ｍｍ〜２００ｍｍであり、当該基板の厚さが０．５ｍｍ〜２ｍｍであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項８】
前記バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする請求項１乃至７のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項９】
前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする請求項１乃至８のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１０】
前記ＩＩＩ族窒化物半導体が、ＧａＮであることを特徴とする請求項９に記載の半導体発光素子用テンプレート基板。
【請求項１１】
前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層及びｎ型半導体層が順次形成された積層構造を含むことを特徴とする請求項１乃至８のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１２】
前記ＩＩＩ族窒化物半導体が、ＧａＮであり、前記ｎ型半導体層がｎ型ＧａＮ系化合物半導体を含むことを特徴とする請求項１１に記載の半導体発光素子用テンプレート基板。
【請求項１３】
前記基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板を用い、当該サファイア板の表面に複数の前記凸部が形成されたことを特徴とする請求項１乃至１２のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１４】
前記平坦度ＧＢＩＲが、０．０１μｍ〜５μｍの範囲であることを特徴とする請求項１３に記載の半導体発光素子用テンプレート基板。
【請求項１５】
ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、
平坦度ＧＢＩＲが１０μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、
前記基板の前記表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、
を有することを特徴とする半導体発光素子用テンプレート基板の製造方法。
【請求項１６】
前記基板に形成された前記凸部が、最大径０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍの半球形状を有することを特徴とする請求項１５に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１７】
複数の前記凸部が形成された前記基板の表面の、均一に形成されない当該凸部が占める割合を示す不良面積率が１０％以下であることを特徴とする請求項１５又は１６に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１８】
前記基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることを特徴とする請求項１５乃至１７のいずれか１項に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１９】
請求項１乃至１４のいずれか１項に記載の半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする半導体発光素子の製造方法。
【請求項２０】
前記半導体発光素子用テンプレート基板を、当該半導体発光素子用テンプレート基板を製造する際に使用したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉に移し変え、当該半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなる前記ｎ型層、前記発光層及び前記ｐ型層を順次形成する工程を含むことを特徴とする請求項１９に記載の半導体発光素子の製造方法。
【請求項２１】
ＩＩＩ族窒化物半導体層を有する半導体発光素子であって、
表面に複数の凸部が形成された基板と、複数の当該凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有するテンプレート基板と、
前記テンプレート基板の前記バッファ層上に順次形成されたＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層と、を有し、
前記テンプレート基板の前記基板の表面において、均一な形状に形成されていない前記凸部が占める面積の割合を示す不良面積率が１０％以下である
ことを特徴とする半導体発光素子。
【請求項２２】
前記テンプレート基板の前記基板の表面の前記不良面積率が０を含まないことを特徴とする請求項２１に記載の半導体発光素子。
【請求項２３】
前記テンプレート基板の前記基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板であることを特徴とする請求項２１又は２２に記載の半導体発光素子。
【請求項２４】
前記テンプレート基板の前記バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする請求項２１乃至２３のいずれか１項に記載の半導体発光素子。
【請求項２５】
前記テンプレート基板の前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする請求項２１乃至２４のいずれか１項に記載の半導体発光素子。
【請求項２６】
前記下地層の上に、さらにＩＩＩ族窒化物半導体からなるｎ型層を含むことを特徴とする請求項２５に記載の半導体発光素子。
【請求項１】
表面に複数の凸部が形成された基板と、
前記基板の複数の前記凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有し、
前記凸部が形成された前記基板の表面の、均一な形状に形成されていない当該凸部が占める面積の割合を示す不良面積率が１０％以下である
ことを特徴とする半導体発光素子用テンプレート基板。
【請求項２】
前記基板の表面の前記不良面積率が０を含まないことを特徴とする請求項１に記載の半導体発光素子用テンプレート基板。
【請求項３】
前記不良面積率が、０．０１％〜１０％の範囲であることを特徴とする請求項１又は２に記載の半導体発光素子用テンプレート基板。
【請求項４】
前記基板の複数の前記凸部が、基部幅０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍを有し、かつ高さが基部幅の１／４以上のものであって、隣接する当該凸部間の間隔が当該基部幅の０．５倍〜５倍のものであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項５】
前記基板の複数の前記凸部が、最大径０．５μｍ〜２μｍ、高さ０．５μｍ〜２μｍを有し、隣接する当該凸部との間隔が０．５μｍ〜２μｍであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項６】
前記基板がサファイアから構成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項７】
前記基板の最大径が５０ｍｍ〜２００ｍｍであり、当該基板の厚さが０．５ｍｍ〜２ｍｍであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項８】
前記バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする請求項１乃至７のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項９】
前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする請求項１乃至８のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１０】
前記ＩＩＩ族窒化物半導体が、ＧａＮであることを特徴とする請求項９に記載の半導体発光素子用テンプレート基板。
【請求項１１】
前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層及びｎ型半導体層が順次形成された積層構造を含むことを特徴とする請求項１乃至８のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１２】
前記ＩＩＩ族窒化物半導体が、ＧａＮであり、前記ｎ型半導体層がｎ型ＧａＮ系化合物半導体を含むことを特徴とする請求項１１に記載の半導体発光素子用テンプレート基板。
【請求項１３】
前記基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板を用い、当該サファイア板の表面に複数の前記凸部が形成されたことを特徴とする請求項１乃至１２のいずれか１項に記載の半導体発光素子用テンプレート基板。
【請求項１４】
前記平坦度ＧＢＩＲが、０．０１μｍ〜５μｍの範囲であることを特徴とする請求項１３に記載の半導体発光素子用テンプレート基板。
【請求項１５】
ＩＩＩ族窒化物半導体層を有する半導体発光素子用テンプレート基板の製造方法であって、
平坦度ＧＢＩＲが１０μｍ以下であるサファイア製の基板の表面に複数の凸部を形成する基板加工工程と、
前記基板の前記表面にＩＩＩ族窒化物半導体からなる厚さ０．０２μｍ〜０．１μｍであるバッファ層をスパッタリングにより形成するバッファ層形成工程と、
を有することを特徴とする半導体発光素子用テンプレート基板の製造方法。
【請求項１６】
前記基板に形成された前記凸部が、最大径０．０５μｍ〜５μｍ、高さ０．０５μｍ〜５μｍの半球形状を有することを特徴とする請求項１５に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１７】
複数の前記凸部が形成された前記基板の表面の、均一に形成されない当該凸部が占める割合を示す不良面積率が１０％以下であることを特徴とする請求項１５又は１６に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１８】
前記基板のサイト平坦度ＳＢＩＲが１．５μｍ以下であることを特徴とする請求項１５乃至１７のいずれか１項に記載の半導体発光素子用テンプレート基板の製造方法。
【請求項１９】
請求項１乃至１４のいずれか１項に記載の半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層を順次形成する工程を含むことを特徴とする半導体発光素子の製造方法。
【請求項２０】
前記半導体発光素子用テンプレート基板を、当該半導体発光素子用テンプレート基板を製造する際に使用したエピタキシャル成長炉とは別の第２のエピタキシャル成長炉に移し変え、当該半導体発光素子用テンプレート基板に、さらにＩＩＩ族窒化物半導体からなる前記ｎ型層、前記発光層及び前記ｐ型層を順次形成する工程を含むことを特徴とする請求項１９に記載の半導体発光素子の製造方法。
【請求項２１】
ＩＩＩ族窒化物半導体層を有する半導体発光素子であって、
表面に複数の凸部が形成された基板と、複数の当該凸部が形成された面上に成膜されたＩＩＩ族窒化物半導体からなるバッファ層と、を少なくとも有するテンプレート基板と、
前記テンプレート基板の前記バッファ層上に順次形成されたＩＩＩ族窒化物半導体からなるｎ型層、発光層及びｐ型層と、を有し、
前記テンプレート基板の前記基板の表面において、均一な形状に形成されていない前記凸部が占める面積の割合を示す不良面積率が１０％以下である
ことを特徴とする半導体発光素子。
【請求項２２】
前記テンプレート基板の前記基板の表面の前記不良面積率が０を含まないことを特徴とする請求項２１に記載の半導体発光素子。
【請求項２３】
前記テンプレート基板の前記基板は、平坦度ＧＢＩＲが１０μｍ以下であるサファイア板であることを特徴とする請求項２１又は２２に記載の半導体発光素子。
【請求項２４】
前記テンプレート基板の前記バッファ層のＩＩＩ族窒化物半導体が、スパッタ法により形成されたＡｌＮ膜であることを特徴とする請求項２１乃至２３のいずれか１項に記載の半導体発光素子。
【請求項２５】
前記テンプレート基板の前記バッファ層の上に、さらにＩＩＩ族窒化物半導体からなる下地層を含むことを特徴とする請求項２１乃至２４のいずれか１項に記載の半導体発光素子。
【請求項２６】
前記下地層の上に、さらにＩＩＩ族窒化物半導体からなるｎ型層を含むことを特徴とする請求項２５に記載の半導体発光素子。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１６１３５４（Ｐ２０１０−１６１３５４Ａ）
【公開日】平成２２年７月２２日（２０１０．７．２２）
【国際特許分類】
【出願番号】特願２００９−２７６５２５（Ｐ２００９−２７６５２５）
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
【公開日】平成２２年７月２２日（２０１０．７．２２）
【国際特許分類】
【出願日】平成２１年１２月４日（２００９．１２．４）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
[ Back to top ]