半導体装置およびその製造方法
【課題】配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供する。
【解決手段】絶縁層5は、半導体基板1上に形成され、かつビア用貫通孔5aを有している。多孔質シリカ層6は、ビア用貫通孔5aに連通する配線用溝6aを有し、かつ絶縁層5上に接して形成されている。導電層8は、ビア用貫通孔5a内および配線用溝6a内に形成されている。絶縁層5は、炭素と水素と酸素とシリコンとを含み、かつFT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。
【解決手段】絶縁層5は、半導体基板1上に形成され、かつビア用貫通孔5aを有している。多孔質シリカ層6は、ビア用貫通孔5aに連通する配線用溝6aを有し、かつ絶縁層5上に接して形成されている。導電層8は、ビア用貫通孔5a内および配線用溝6a内に形成されている。絶縁層5は、炭素と水素と酸素とシリコンとを含み、かつFT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置およびその製造方法に関し、特に、多孔質の絶縁層を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の高性能化のために配線抵抗と配線間容量とを低減する技術が開発されている。配線抵抗を低減する技術の一つには銅配線の形成が知られている。またこの銅配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜を用いる必要がある。この低誘電率の層間絶縁膜として、多孔質の材料を用いた技術が種々提案されている(例えば特許文献1〜3参照)。
【0003】
一方、誘電率が低く、機械的強度が高く、絶縁性が高い多孔質の材料として多孔質シリカが知られている(例えば特許文献4、5参照)。この多孔質シリカは、塗布液を調製し、その塗布液を塗布した後に乾燥し、焼成することにより得られる。
【特許文献1】特開2004−221498号公報
【特許文献2】特開2004−158704号公報
【特許文献3】特開2006−41039号公報
【特許文献4】特開2004−292304号公報
【特許文献5】特開2005−272188号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、上記の多孔質シリカを半導体装置の層間絶縁膜に用いた場合、以下の問題がある。
【0005】
この多孔質シリカ単層よりなる層間絶縁膜にビアとそのビアに連通する配線用溝とをエッチングで形成する場合、そのエッチング時における配線用溝の深さ制御が困難になるという問題がある。またエッチングの途中止め時には配線用溝の底部において多孔質シリカにエッチングによるダメージが生じるため、その部分でリーク電流が増加すると共に、誘電率も高くなるという問題もある。
【0006】
また配線用溝の深さ制御を容易にするために、層間絶縁膜に他の絶縁層と多孔質シリカとの積層構造を用い、他の絶縁層にビアを形成し、多孔質シリカに配線用溝を形成することも考えられる。しかし、この場合、多孔質シリカの形成時の焼成により、他の絶縁層にリーク電流が増加するとともに他の絶縁層の誘電率も高くなるという問題がある。
【0007】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の半導体装置は、半導体基板と、絶縁層と、多孔質シリカ層と、導電層とを備えている。絶縁層は、半導体基板上に形成され、かつ接続用貫通孔を有している。多孔質シリカ層は、接続用貫通孔に連通する配線用溝を有し、かつ絶縁層上に接して形成されている。導電層は、接続用貫通孔内および配線用溝内に形成されている。絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。
【0009】
なお本発明における1274nm付近とは、1260nm以上1280nm以下の範囲を意味する。
【0010】
本発明の半導体装置によれば、多孔質シリカ層の下に絶縁層が設けられている。このため、多孔質シリカ層にエッチングで配線用溝を形成する際に、絶縁層がエッチングストッパーとして機能する。よって、配線用溝の深さ方向の制御が容易となる。
【0011】
また絶縁層は多孔質ではないため、配線用溝のエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の増加や誘電率の上昇を抑制することができる。
【0012】
また絶縁層はフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0013】
上記の半導体装置において好ましくは、多孔質シリカ層の平均細孔径が1nm以上10nm以下である。
【0014】
上記の半導体装置において好ましくは、絶縁層は、炭素を10原子%以上40原子%以下の量で有している。
【0015】
本発明の半導体装置の製造方法は、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、その絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えている。
【0016】
本発明の半導体装置の製造方法によれば、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層が形成される。これにより、絶縁層はフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有することとなる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0017】
上記の半導体装置の製造方法において好ましくは、焼成は、酸素を含む雰囲気下にて行われる。
【発明の効果】
【0018】
以上説明したように本発明の半導体装置およびその製造方法によれば、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、半導体基板1の表面上に絶縁層2が形成されている。この絶縁層2の上面には配線用溝2aが形成されている。この配線用溝2aの側壁に沿うようにバリアメタル層3が形成されており、配線用溝2aを埋め込むように導電層4が形成されている。
【0020】
この絶縁層2上に、層間絶縁層として絶縁層5と多孔質シリカ層6とが積層して形成されている。絶縁層5は、絶縁層2上に形成されている。この絶縁層5には、絶縁層5を貫通して導電層4の表面に達するビア(接続用貫通孔)5aが形成されている。多孔質シリカ層6は、絶縁層5上に接して形成されている。この多孔質シリカ層6には、多孔質シリカ層6を貫通してビア5aに連通する配線用溝6aが形成されている。このビア5aと配線用溝6aとの側壁に沿うようにバリアメタル層7が形成されており、ビア5aと配線用溝6aとを埋め込むように、例えば銅よりなる導電層8が形成されている。この導電層8の配線用溝6a内を満たす部分が配線部分であり、ビア5aを満たす部分がビアプラグ部分となっている。
【0021】
絶縁層5は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法(FT−IR:Fourier Transform Infra-red)により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このFT−IRの吸収スペクトルについては、市販の装置:FTS3000(DIGILAB社製)にサンプルをセットして測定することができる。この絶縁層5は、炭素を10原子%以上40原子%以下の量で有していることが好ましい。また絶縁層5は、k(比誘電率)=2.8〜3.3程度の低誘電率膜である。
【0022】
また多孔質シリカ層6の平均細孔径は1nm以上10nm以下であることが好ましい。この範囲であれば、十分な機械強度と低誘電率化とを両立させることができる。多孔質シリカ層6は、例えば2.1の比誘電率を有し、8GPaのヤング率を有している。多孔質シリカ層6に形成される孔は外部に通じるオープンポーラス(開気孔)である。またこの平均細孔径は、一般的にはX線小角散乱測定装置、例えばリガク社ATXなどを用いて測定できる。また多孔質シリカ層6は、メソ孔を有することが好ましい。
【0023】
次に、本実施の形態の半導体装置の製造方法について説明する。
図2〜図5は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。図2を参照して、半導体基板1上に絶縁層2が形成される。この絶縁層2の表面に、写真製版技術およびエッチング技術により配線用溝2aが形成される。この配線用溝2aの側壁に沿うようにバリアメタル層3が形成された後、この配線用溝2a内を埋め込むように導電層4が充填される。
【0024】
この絶縁層2上に、絶縁層5が形成される。この絶縁層5は、炭素と水素と酸素とシリコンとを含むSiOCHよりなり、例えば平行平板型のチャンバー内にHe(ヘリウム)ガスをキャリアーガスとしてDMDMOS(ジメチルジメトキシシラン)を送り込み、平行平板に27.12MHzの交流電圧をかけてDMDMOSをプラズマ化させて、チャンバー内に置かれたシリコンウエハ上に堆積させることにより形成される。
【0025】
この絶縁層5上に有機成分とシリカオリゴマーからなる塗布液をスピン塗布法を用いて塗布した後に乾燥させ、酸素添加窒素雰囲気にて300℃から400℃まで段階的に焼成することにより多孔質シリカ層6が形成される。この焼成の雰囲気は、酸素添加窒素雰囲気に限定されず、酸素を含む雰囲気であればよい。
【0026】
多孔質シリカ層6上に、フォトレジスト11が塗布され、写真製版技術によりパターニングされる。このレジストパターン11をマスクとして多孔質シリカ層6および絶縁層5が順次エッチングされる。
【0027】
図3を参照して、このエッチングにより、多孔質シリカ層6および絶縁層5を貫通する貫通孔が形成される。これにより、絶縁層5に貫通孔としてのビア5aが形成される。この後、レジストパターン11が例えばアッシング等により除去される。
【0028】
図4を参照して、多孔質シリカ層6上に、フォトレジスト12が塗布され、写真製版技術によりパターニングされる。このレジストパターン12をマスクとして多孔質シリカ層6がエッチングされる。
【0029】
図5を参照して、このエッチングにより、多孔質シリカ層6を貫通して絶縁層5に達する配線用溝6aが形成される。この配線用溝6a形成のためのエッチング時に絶縁層5はエッチングストッパーとして機能する。これにより、配線用溝6aの深さ制御が容易となる。この後、レジストパターン12が例えばアッシング等により除去される。
【0030】
図1を参照して、ビア5aおよび配線用溝6aの壁面に沿うようにバリアメタル7が形成される。この後、ビア5aおよび配線用溝6a内を埋め込むように、例えば銅よりなる導電層8が形成される。これにより、本実施の形態の半導体装置が製造される。
【0031】
得られた多孔質シリカ層6の細孔構造は、シリカ層の断面TEM(Transmission Electron Microscope)観察によりランダムな形状の細孔であることが確認される。また多孔質シリカ層6の細孔構造をX線回折(CuKα)により確認することもできる。
【0032】
また、多孔質シリカ層6の平均細孔径は、上述のX線小角散乱測定装置などにより、1nm〜10nmの範囲であることが確認される。
【0033】
次に、本実施の形態における作用効果について説明する。
本実施の形態の半導体装置によれば、多孔質シリカ層6の下に絶縁層5が設けられている。このため、図5で示すように多孔質シリカ層6にエッチングで配線用溝6aを形成する際に、絶縁層5がエッチンググトッパーとして機能する。よって、配線用溝6aの深さ方向の制御が容易となる。
【0034】
また絶縁層5は多孔質ではないため、図5で示す工程における配線用溝6aのエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の発生や誘電率の上昇を抑制することができる。
【0035】
また絶縁層5はFT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このため、後述するように、多孔質シリカ形成のために焼成を行っても、この絶縁層5はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0036】
また原料としてのジメチルジメトキシシランをプラズマ化させることにより、炭素と水素と酸素とシリコンとを含む絶縁層5が形成される。これにより、FT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する絶縁層5を形成することができる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0037】
なお図1に示す実施の形態においては、ビア5aが形成される絶縁層が絶縁層5の1層のみの場合について説明したが、図6に示すように絶縁層5の下に他の絶縁層9を設け、絶縁層5および9にビア5aが形成されてもよい。またビア5aが形成される絶縁層は、3層以上の積層構造よりなっていてもよい。
【実施例】
【0038】
以下、本発明の実施例について図に基づいて説明する。
本発明者らは、多孔質シリカ層を形成するための焼成を行っても、リーク電流が増加し
にくく、かつ誘電率を低く維持できる絶縁層がないか鋭意検討を行ない、その結果、本発明を完成するに至った。以下に、その検討内容と結果について説明する。
【0039】
比較例1、比較例2および本発明例の3種類の絶縁層を、それぞれCVD(Chemical Vapor Deposition)法により300mmのウエハー上に成膜した試料を準備した。比較例1の絶縁層は、Si/C/O/H=6.3/24.4/7.3/62.0原子%の組成とした。また比較例2の絶縁層は、Si/C/O/H=2.9/34.0/2.0/61.0原子%の組成とした。また本発明例の絶縁層は、Si/C/O/H=14.7/16.2/21.1/48.0原子%の組成とした。特に、本発明例の絶縁層は、図7に示すようにステージ60の温度を350℃とし、平行平板型のチャンバー内にHeガスをキャリアーガスとしてDMDMOSを送り込み、平行平板に27.12MHzの交流電圧をかけてDMDMOSをプラズマ化させて、チャンバー内に置かれたウエハー50上に堆積させることにより形成した。また比較例1の絶縁層としては特開2004−47873号公報に記載されている成膜法で形成された環状シロキサン共重合膜を用い、比較例2の絶縁層としては特許第3190886号公報に記載されている成膜法で形成された有機シロキサン共重合膜を用いた。
【0040】
この後、図8に示すように3種類の絶縁層の各々を成膜したウエハー50を、2%O2:98%N2の雰囲気中、400℃で60分間の焼成条件で処理した。この処理を施した3種類の絶縁層の焼成前後のリーク電流値、誘電率、組成変化、FT−IR吸収スペクトルを測定した。その結果を、図9〜図15に示す。
【0041】
図9は、3種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。図9を参照して、比較例1および比較例2の絶縁層では、それぞれ焼成処理後にリーク電流値が1.0×10-4A/cm2、1.0×10-5A/cm2に上昇したのに対し、本発明例の絶縁層では、焼成処理後でもリーク電流値が1.0×10-8A/cm2以下であった。このことから、本発明例の絶縁層は焼成処理後においてもリーク電流値が増加しないことがわかった。
【0042】
図10は、3種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比(焼成後/焼成前)を測定した結果を示す図である。図10を参照して、比較例1および比較例2の絶縁層では、それぞれ誘電率の比が2.6倍、1.8倍に上がったのに対し、本発明例の絶縁層では、誘電率の比は焼成処理の前後でほとんど変わらなかった。このことから、本発明例の絶縁層は焼成処理後においても誘電率を低く維持できることがわかった。
【0043】
図11は、3種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。図11を参照して、比較例1および比較例2の絶縁層では、それぞれ焼成前に対して焼成後にSi含有量に対するC含有量(C/Si比)およびSi含有量に対するH含有量(H/Si比)が減っていたのに対し、本発明例の絶縁層では焼成前後において組成にほとんど変化は見られなかった。このことから、本発明例の絶縁層は焼成処理後においても組成の変化がほとんどなく安定していることがわかった。
【0044】
図12は、3種類の絶縁層の各々の焼成前後におけるFT−IRの測定結果(波長1500〜5000cm-1の範囲)を示す図である。図12を参照して、比較例1および比較例2の絶縁層では、焼成後に−CH3、−CH−のピーク強度が減り、新たにSi−OH、H2Oに起因するピークが現れた。一方、本発明例の絶縁層では焼成前後において吸収スペクトルにほとんど変化は見られなかった。
【0045】
図13は、比較例1の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図13を参照して、1258.3cm-1にあっ
たSi−CH3の振動に起因する吸収線が焼成後に消滅し、新たに1276cm-1に吸収線が現れた。
【0046】
図14は、比較例2の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図14を参照して、1256.1cm-1にあったSi−CH3の振動に起因する吸収線が焼成後に消滅し、新たに1237.0cm-1および1271.1cm-1に吸収線が現れた。
【0047】
図15は、本発明例の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図15を参照して、1274cm-1付近にあったSi−CH3の振動に起因する吸収線は焼成後もほとんど吸収強度が変わらなかった。
【0048】
上記の焼成前後の吸収強度の比を以下の表1にまとめた。
【0049】
【表1】
【0050】
本発明例の絶縁層は、焼成後においても1274cm-1付近にSi−CH3の振動に起因する吸収線を有しており、この1274cm-1付近のSi−CH3は耐酸化性が高いが、1256cm-1、1258cm-1のSi−CH3は耐酸化性が低い。このことから、本発明例の絶縁層は焼成後においても高い耐酸化性を有していることがわかった。
【0051】
上記の検討の結果、炭素と水素と酸素とシリコンとを含み、かつ焼成後においてもFT−IRにおいて1274cm-1付近に吸収ピークを有する材質であれば、焼成後においてリーク電流が増加しにくく、かつ誘電率を高く維持できることがわかった。
【0052】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0053】
本発明は、多孔質の絶縁層を有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【0054】
【図1】本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。
【図2】本発明の一実施の形態における半導体装置の製造方法の第1工程を示す概略断面図である。
【図3】本発明の一実施の形態における半導体装置の製造方法の第2工程を示す概略断面図である。
【図4】本発明の一実施の形態における半導体装置の製造方法の第3工程を示す概略断面図である。
【図5】本発明の一実施の形態における半導体装置の製造方法の第4工程を示す概略断面図である。
【図6】本発明の一実施の形態における半導体装置の他の構成を概略的に示す断面図である。
【図7】3種類の絶縁層をウエハー上にCVD法により堆積する様子を示す概略断面図である。
【図8】3種類の絶縁層を焼成する様子を示す概略断面図である。
【図9】3種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。
【図10】3種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比(焼成後/焼成前)を測定した結果を示す図である。
【図11】3種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。
【図12】3種類の絶縁層の各々の焼成前後におけるFT−IRの測定結果(波長1500〜5000cm-1の範囲)を示す図である。
【図13】比較例1の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【図14】比較例2の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【図15】本発明例の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【符号の説明】
【0055】
1 半導体基板、2 絶縁層、2a 配線用溝、3 バリアメタル層、4 導電層、5
絶縁層、5a ビア、6 多孔質シリカ層、6a 配線用溝、7 バリアメタル層、8
導電層。
【技術分野】
【0001】
本発明は半導体装置およびその製造方法に関し、特に、多孔質の絶縁層を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の高性能化のために配線抵抗と配線間容量とを低減する技術が開発されている。配線抵抗を低減する技術の一つには銅配線の形成が知られている。またこの銅配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜を用いる必要がある。この低誘電率の層間絶縁膜として、多孔質の材料を用いた技術が種々提案されている(例えば特許文献1〜3参照)。
【0003】
一方、誘電率が低く、機械的強度が高く、絶縁性が高い多孔質の材料として多孔質シリカが知られている(例えば特許文献4、5参照)。この多孔質シリカは、塗布液を調製し、その塗布液を塗布した後に乾燥し、焼成することにより得られる。
【特許文献1】特開2004−221498号公報
【特許文献2】特開2004−158704号公報
【特許文献3】特開2006−41039号公報
【特許文献4】特開2004−292304号公報
【特許文献5】特開2005−272188号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、上記の多孔質シリカを半導体装置の層間絶縁膜に用いた場合、以下の問題がある。
【0005】
この多孔質シリカ単層よりなる層間絶縁膜にビアとそのビアに連通する配線用溝とをエッチングで形成する場合、そのエッチング時における配線用溝の深さ制御が困難になるという問題がある。またエッチングの途中止め時には配線用溝の底部において多孔質シリカにエッチングによるダメージが生じるため、その部分でリーク電流が増加すると共に、誘電率も高くなるという問題もある。
【0006】
また配線用溝の深さ制御を容易にするために、層間絶縁膜に他の絶縁層と多孔質シリカとの積層構造を用い、他の絶縁層にビアを形成し、多孔質シリカに配線用溝を形成することも考えられる。しかし、この場合、多孔質シリカの形成時の焼成により、他の絶縁層にリーク電流が増加するとともに他の絶縁層の誘電率も高くなるという問題がある。
【0007】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の半導体装置は、半導体基板と、絶縁層と、多孔質シリカ層と、導電層とを備えている。絶縁層は、半導体基板上に形成され、かつ接続用貫通孔を有している。多孔質シリカ層は、接続用貫通孔に連通する配線用溝を有し、かつ絶縁層上に接して形成されている。導電層は、接続用貫通孔内および配線用溝内に形成されている。絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。
【0009】
なお本発明における1274nm付近とは、1260nm以上1280nm以下の範囲を意味する。
【0010】
本発明の半導体装置によれば、多孔質シリカ層の下に絶縁層が設けられている。このため、多孔質シリカ層にエッチングで配線用溝を形成する際に、絶縁層がエッチングストッパーとして機能する。よって、配線用溝の深さ方向の制御が容易となる。
【0011】
また絶縁層は多孔質ではないため、配線用溝のエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の増加や誘電率の上昇を抑制することができる。
【0012】
また絶縁層はフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0013】
上記の半導体装置において好ましくは、多孔質シリカ層の平均細孔径が1nm以上10nm以下である。
【0014】
上記の半導体装置において好ましくは、絶縁層は、炭素を10原子%以上40原子%以下の量で有している。
【0015】
本発明の半導体装置の製造方法は、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、その絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えている。
【0016】
本発明の半導体装置の製造方法によれば、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層が形成される。これにより、絶縁層はフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有することとなる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0017】
上記の半導体装置の製造方法において好ましくは、焼成は、酸素を含む雰囲気下にて行われる。
【発明の効果】
【0018】
以上説明したように本発明の半導体装置およびその製造方法によれば、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、半導体基板1の表面上に絶縁層2が形成されている。この絶縁層2の上面には配線用溝2aが形成されている。この配線用溝2aの側壁に沿うようにバリアメタル層3が形成されており、配線用溝2aを埋め込むように導電層4が形成されている。
【0020】
この絶縁層2上に、層間絶縁層として絶縁層5と多孔質シリカ層6とが積層して形成されている。絶縁層5は、絶縁層2上に形成されている。この絶縁層5には、絶縁層5を貫通して導電層4の表面に達するビア(接続用貫通孔)5aが形成されている。多孔質シリカ層6は、絶縁層5上に接して形成されている。この多孔質シリカ層6には、多孔質シリカ層6を貫通してビア5aに連通する配線用溝6aが形成されている。このビア5aと配線用溝6aとの側壁に沿うようにバリアメタル層7が形成されており、ビア5aと配線用溝6aとを埋め込むように、例えば銅よりなる導電層8が形成されている。この導電層8の配線用溝6a内を満たす部分が配線部分であり、ビア5aを満たす部分がビアプラグ部分となっている。
【0021】
絶縁層5は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法(FT−IR:Fourier Transform Infra-red)により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このFT−IRの吸収スペクトルについては、市販の装置:FTS3000(DIGILAB社製)にサンプルをセットして測定することができる。この絶縁層5は、炭素を10原子%以上40原子%以下の量で有していることが好ましい。また絶縁層5は、k(比誘電率)=2.8〜3.3程度の低誘電率膜である。
【0022】
また多孔質シリカ層6の平均細孔径は1nm以上10nm以下であることが好ましい。この範囲であれば、十分な機械強度と低誘電率化とを両立させることができる。多孔質シリカ層6は、例えば2.1の比誘電率を有し、8GPaのヤング率を有している。多孔質シリカ層6に形成される孔は外部に通じるオープンポーラス(開気孔)である。またこの平均細孔径は、一般的にはX線小角散乱測定装置、例えばリガク社ATXなどを用いて測定できる。また多孔質シリカ層6は、メソ孔を有することが好ましい。
【0023】
次に、本実施の形態の半導体装置の製造方法について説明する。
図2〜図5は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。図2を参照して、半導体基板1上に絶縁層2が形成される。この絶縁層2の表面に、写真製版技術およびエッチング技術により配線用溝2aが形成される。この配線用溝2aの側壁に沿うようにバリアメタル層3が形成された後、この配線用溝2a内を埋め込むように導電層4が充填される。
【0024】
この絶縁層2上に、絶縁層5が形成される。この絶縁層5は、炭素と水素と酸素とシリコンとを含むSiOCHよりなり、例えば平行平板型のチャンバー内にHe(ヘリウム)ガスをキャリアーガスとしてDMDMOS(ジメチルジメトキシシラン)を送り込み、平行平板に27.12MHzの交流電圧をかけてDMDMOSをプラズマ化させて、チャンバー内に置かれたシリコンウエハ上に堆積させることにより形成される。
【0025】
この絶縁層5上に有機成分とシリカオリゴマーからなる塗布液をスピン塗布法を用いて塗布した後に乾燥させ、酸素添加窒素雰囲気にて300℃から400℃まで段階的に焼成することにより多孔質シリカ層6が形成される。この焼成の雰囲気は、酸素添加窒素雰囲気に限定されず、酸素を含む雰囲気であればよい。
【0026】
多孔質シリカ層6上に、フォトレジスト11が塗布され、写真製版技術によりパターニングされる。このレジストパターン11をマスクとして多孔質シリカ層6および絶縁層5が順次エッチングされる。
【0027】
図3を参照して、このエッチングにより、多孔質シリカ層6および絶縁層5を貫通する貫通孔が形成される。これにより、絶縁層5に貫通孔としてのビア5aが形成される。この後、レジストパターン11が例えばアッシング等により除去される。
【0028】
図4を参照して、多孔質シリカ層6上に、フォトレジスト12が塗布され、写真製版技術によりパターニングされる。このレジストパターン12をマスクとして多孔質シリカ層6がエッチングされる。
【0029】
図5を参照して、このエッチングにより、多孔質シリカ層6を貫通して絶縁層5に達する配線用溝6aが形成される。この配線用溝6a形成のためのエッチング時に絶縁層5はエッチングストッパーとして機能する。これにより、配線用溝6aの深さ制御が容易となる。この後、レジストパターン12が例えばアッシング等により除去される。
【0030】
図1を参照して、ビア5aおよび配線用溝6aの壁面に沿うようにバリアメタル7が形成される。この後、ビア5aおよび配線用溝6a内を埋め込むように、例えば銅よりなる導電層8が形成される。これにより、本実施の形態の半導体装置が製造される。
【0031】
得られた多孔質シリカ層6の細孔構造は、シリカ層の断面TEM(Transmission Electron Microscope)観察によりランダムな形状の細孔であることが確認される。また多孔質シリカ層6の細孔構造をX線回折(CuKα)により確認することもできる。
【0032】
また、多孔質シリカ層6の平均細孔径は、上述のX線小角散乱測定装置などにより、1nm〜10nmの範囲であることが確認される。
【0033】
次に、本実施の形態における作用効果について説明する。
本実施の形態の半導体装置によれば、多孔質シリカ層6の下に絶縁層5が設けられている。このため、図5で示すように多孔質シリカ層6にエッチングで配線用溝6aを形成する際に、絶縁層5がエッチンググトッパーとして機能する。よって、配線用溝6aの深さ方向の制御が容易となる。
【0034】
また絶縁層5は多孔質ではないため、図5で示す工程における配線用溝6aのエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の発生や誘電率の上昇を抑制することができる。
【0035】
また絶縁層5はFT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている。このため、後述するように、多孔質シリカ形成のために焼成を行っても、この絶縁層5はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0036】
また原料としてのジメチルジメトキシシランをプラズマ化させることにより、炭素と水素と酸素とシリコンとを含む絶縁層5が形成される。これにより、FT−IRにより測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する絶縁層5を形成することができる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【0037】
なお図1に示す実施の形態においては、ビア5aが形成される絶縁層が絶縁層5の1層のみの場合について説明したが、図6に示すように絶縁層5の下に他の絶縁層9を設け、絶縁層5および9にビア5aが形成されてもよい。またビア5aが形成される絶縁層は、3層以上の積層構造よりなっていてもよい。
【実施例】
【0038】
以下、本発明の実施例について図に基づいて説明する。
本発明者らは、多孔質シリカ層を形成するための焼成を行っても、リーク電流が増加し
にくく、かつ誘電率を低く維持できる絶縁層がないか鋭意検討を行ない、その結果、本発明を完成するに至った。以下に、その検討内容と結果について説明する。
【0039】
比較例1、比較例2および本発明例の3種類の絶縁層を、それぞれCVD(Chemical Vapor Deposition)法により300mmのウエハー上に成膜した試料を準備した。比較例1の絶縁層は、Si/C/O/H=6.3/24.4/7.3/62.0原子%の組成とした。また比較例2の絶縁層は、Si/C/O/H=2.9/34.0/2.0/61.0原子%の組成とした。また本発明例の絶縁層は、Si/C/O/H=14.7/16.2/21.1/48.0原子%の組成とした。特に、本発明例の絶縁層は、図7に示すようにステージ60の温度を350℃とし、平行平板型のチャンバー内にHeガスをキャリアーガスとしてDMDMOSを送り込み、平行平板に27.12MHzの交流電圧をかけてDMDMOSをプラズマ化させて、チャンバー内に置かれたウエハー50上に堆積させることにより形成した。また比較例1の絶縁層としては特開2004−47873号公報に記載されている成膜法で形成された環状シロキサン共重合膜を用い、比較例2の絶縁層としては特許第3190886号公報に記載されている成膜法で形成された有機シロキサン共重合膜を用いた。
【0040】
この後、図8に示すように3種類の絶縁層の各々を成膜したウエハー50を、2%O2:98%N2の雰囲気中、400℃で60分間の焼成条件で処理した。この処理を施した3種類の絶縁層の焼成前後のリーク電流値、誘電率、組成変化、FT−IR吸収スペクトルを測定した。その結果を、図9〜図15に示す。
【0041】
図9は、3種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。図9を参照して、比較例1および比較例2の絶縁層では、それぞれ焼成処理後にリーク電流値が1.0×10-4A/cm2、1.0×10-5A/cm2に上昇したのに対し、本発明例の絶縁層では、焼成処理後でもリーク電流値が1.0×10-8A/cm2以下であった。このことから、本発明例の絶縁層は焼成処理後においてもリーク電流値が増加しないことがわかった。
【0042】
図10は、3種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比(焼成後/焼成前)を測定した結果を示す図である。図10を参照して、比較例1および比較例2の絶縁層では、それぞれ誘電率の比が2.6倍、1.8倍に上がったのに対し、本発明例の絶縁層では、誘電率の比は焼成処理の前後でほとんど変わらなかった。このことから、本発明例の絶縁層は焼成処理後においても誘電率を低く維持できることがわかった。
【0043】
図11は、3種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。図11を参照して、比較例1および比較例2の絶縁層では、それぞれ焼成前に対して焼成後にSi含有量に対するC含有量(C/Si比)およびSi含有量に対するH含有量(H/Si比)が減っていたのに対し、本発明例の絶縁層では焼成前後において組成にほとんど変化は見られなかった。このことから、本発明例の絶縁層は焼成処理後においても組成の変化がほとんどなく安定していることがわかった。
【0044】
図12は、3種類の絶縁層の各々の焼成前後におけるFT−IRの測定結果(波長1500〜5000cm-1の範囲)を示す図である。図12を参照して、比較例1および比較例2の絶縁層では、焼成後に−CH3、−CH−のピーク強度が減り、新たにSi−OH、H2Oに起因するピークが現れた。一方、本発明例の絶縁層では焼成前後において吸収スペクトルにほとんど変化は見られなかった。
【0045】
図13は、比較例1の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図13を参照して、1258.3cm-1にあっ
たSi−CH3の振動に起因する吸収線が焼成後に消滅し、新たに1276cm-1に吸収線が現れた。
【0046】
図14は、比較例2の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図14を参照して、1256.1cm-1にあったSi−CH3の振動に起因する吸収線が焼成後に消滅し、新たに1237.0cm-1および1271.1cm-1に吸収線が現れた。
【0047】
図15は、本発明例の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。図15を参照して、1274cm-1付近にあったSi−CH3の振動に起因する吸収線は焼成後もほとんど吸収強度が変わらなかった。
【0048】
上記の焼成前後の吸収強度の比を以下の表1にまとめた。
【0049】
【表1】
【0050】
本発明例の絶縁層は、焼成後においても1274cm-1付近にSi−CH3の振動に起因する吸収線を有しており、この1274cm-1付近のSi−CH3は耐酸化性が高いが、1256cm-1、1258cm-1のSi−CH3は耐酸化性が低い。このことから、本発明例の絶縁層は焼成後においても高い耐酸化性を有していることがわかった。
【0051】
上記の検討の結果、炭素と水素と酸素とシリコンとを含み、かつ焼成後においてもFT−IRにおいて1274cm-1付近に吸収ピークを有する材質であれば、焼成後においてリーク電流が増加しにくく、かつ誘電率を高く維持できることがわかった。
【0052】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0053】
本発明は、多孔質の絶縁層を有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【0054】
【図1】本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。
【図2】本発明の一実施の形態における半導体装置の製造方法の第1工程を示す概略断面図である。
【図3】本発明の一実施の形態における半導体装置の製造方法の第2工程を示す概略断面図である。
【図4】本発明の一実施の形態における半導体装置の製造方法の第3工程を示す概略断面図である。
【図5】本発明の一実施の形態における半導体装置の製造方法の第4工程を示す概略断面図である。
【図6】本発明の一実施の形態における半導体装置の他の構成を概略的に示す断面図である。
【図7】3種類の絶縁層をウエハー上にCVD法により堆積する様子を示す概略断面図である。
【図8】3種類の絶縁層を焼成する様子を示す概略断面図である。
【図9】3種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。
【図10】3種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比(焼成後/焼成前)を測定した結果を示す図である。
【図11】3種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。
【図12】3種類の絶縁層の各々の焼成前後におけるFT−IRの測定結果(波長1500〜5000cm-1の範囲)を示す図である。
【図13】比較例1の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【図14】比較例2の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【図15】本発明例の絶縁層の焼成前後におけるFT−IRの測定結果(波長500〜1400cm-1の範囲)を示す図である。
【符号の説明】
【0055】
1 半導体基板、2 絶縁層、2a 配線用溝、3 バリアメタル層、4 導電層、5
絶縁層、5a ビア、6 多孔質シリカ層、6a 配線用溝、7 バリアメタル層、8
導電層。
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成され、かつ接続用貫通孔を有する絶縁層と、
前記接続用貫通孔に連通する配線用溝を有し、かつ前記絶縁層上に接して形成される多孔質シリカ層と、
前記接続用貫通孔内および前記配線用溝内に形成される導電層とを備え、
前記絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている、半導体装置。
【請求項2】
前記多孔質シリカ層の平均細孔径が1nm以上10nm以下であることを特徴とする、請求項1に記載の半導体装置。
【請求項3】
前記絶縁層は、前記炭素を10原子%以上40原子%以下の量で有していることを特徴とする、請求項1または2に記載の半導体装置。
【請求項4】
原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、
前記絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えた、半導体装置の製造方法。
【請求項5】
前記焼成は、酸素を含む雰囲気下にて行われることを特徴とする、請求項4に記載の半導体装置の製造方法。
【請求項1】
半導体基板と、
前記半導体基板上に形成され、かつ接続用貫通孔を有する絶縁層と、
前記接続用貫通孔に連通する配線用溝を有し、かつ前記絶縁層上に接して形成される多孔質シリカ層と、
前記接続用貫通孔内および前記配線用溝内に形成される導電層とを備え、
前記絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに1274nm付近にSi−CH3結合に起因する吸収ピークを有する材質よりなっている、半導体装置。
【請求項2】
前記多孔質シリカ層の平均細孔径が1nm以上10nm以下であることを特徴とする、請求項1に記載の半導体装置。
【請求項3】
前記絶縁層は、前記炭素を10原子%以上40原子%以下の量で有していることを特徴とする、請求項1または2に記載の半導体装置。
【請求項4】
原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、
前記絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えた、半導体装置の製造方法。
【請求項5】
前記焼成は、酸素を含む雰囲気下にて行われることを特徴とする、請求項4に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2007−266460(P2007−266460A)
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願番号】特願2006−91666(P2006−91666)
【出願日】平成18年3月29日(2006.3.29)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成16年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤(MIRAI)」委託研究、産業活力再生特別措置法第30条の適用を受ける特許出願
【出願人】(000116024)ローム株式会社 (3,539)
【出願人】(000004237)日本電気株式会社 (19,353)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願日】平成18年3月29日(2006.3.29)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成16年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤(MIRAI)」委託研究、産業活力再生特別措置法第30条の適用を受ける特許出願
【出願人】(000116024)ローム株式会社 (3,539)
【出願人】(000004237)日本電気株式会社 (19,353)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
[ Back to top ]