半導体集積回路の設計方法、設計プログラム、及び設計支援装置
【課題】半導体集積回路の設計ＴＡＴを短縮する。
【解決手段】本発明による半導体集積回路の設計方法は、コンピュータ装置１０によって実行される半導体集積回路の設計方法であって、論理セル５００と配線セル４００をチップ上に配置するステップと、論理セル５００内のゲート５０５に対するアンテナルール１２２を配線セル４００の第１アンテナ用ライブラリ１０１に追加することで、第１アンテナ用ライブラリ１０１を第２アンテナ用ライブラリ２０１に変更するステップと、配線セル４００と他の論理セル５１０を第１配線５５０で接続するステップと、第２アンテナ用ライブラリ２０１に規定されたアンテナルール１２２に従い、ゲート５０５の面積に対する前記第１配線５５０の面積の比を検証する第１検証ステップとを具備する。
【解決手段】本発明による半導体集積回路の設計方法は、コンピュータ装置１０によって実行される半導体集積回路の設計方法であって、論理セル５００と配線セル４００をチップ上に配置するステップと、論理セル５００内のゲート５０５に対するアンテナルール１２２を配線セル４００の第１アンテナ用ライブラリ１０１に追加することで、第１アンテナ用ライブラリ１０１を第２アンテナ用ライブラリ２０１に変更するステップと、配線セル４００と他の論理セル５１０を第１配線５５０で接続するステップと、第２アンテナ用ライブラリ２０１に規定されたアンテナルール１２２に従い、ゲート５０５の面積に対する前記第１配線５５０の面積の比を検証する第１検証ステップとを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法、設計プログラム、及び設計支援装置に関し、特に、半導体集積回路の自動レイアウト設計に関する。
【背景技術】
【０００２】
半導体集積回路などの薄膜デバイス製造には、エッチング、アッシング、イオン注入やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）など多くのプラズマプロセスが用いられている。こうしたプラズマプロセスでは、チャージアップ現象によるゲート絶縁膜の破壊や損傷（プラズマダメージ）が問題となっている。プラズマダメージは、プラズマ中に露出した導電体（例えば金属配線）によって、プラズマ中の荷電粒子が捕獲され、捕獲された電荷がトランジスタのゲート電極に達することで発生する。例えば、信号配線を形成するエッチングプロセスでは、信号配線がプラズマからの電荷を捕獲するアンテナとして作用する。信号配線で捕獲された電荷によるチャージ電流は、ゲート電極を介してゲート絶縁膜に集中し、ゲート絶縁膜を損傷する。
【０００３】
プラズマダメージの大きさは、ゲート絶縁膜を流れるチャージ電流の電流密度に応じて決まるため、アンテナとして機能する金属配線の面積や、ゲート電極の面積を制御することによって、製造プロセスにおけるプラズマダメージを軽減することが可能となる。詳細には、半導体集積回路を設計する際、アンテナ比が所定の閾値（アンテナ基準）以下となるようにレイアウトパタンが設計される。ここで、アンテナ比とは、トランジスタにおけるゲート電極の面積（ゲート面積）に対する当該ゲートに接続される信号配線（金属配線）の面積の比率を示す。通常、半導体集積回路のレイアウト設計後のパタン検証において、アンテナ比がアンテナ基準を満たすかどうかが検証される。この際、アンテナ比がアンテナ基準を超える場合（アンテナエラー）、アンテナ比がアンテナ基準を満足するようにレイアウトパタンが修正される。このようなパタン検証及びレイアウト修正により、製造プロセスにおけるプラズマダメージを受けにくい半導体集積回路を設計することができる。
【０００４】
プラズマダメージを軽減するために行われるレイアウト修正方法が、例えば、特開２００１−１５６０５に記載されている（特許文献１参照）。特許文献１には、アンテナエラーのあるセルに接続する配線を上層に変更するとともに当該セルの端子位置を変更することでアンテナエラーを除去する技術が記載されている。
【０００５】
一方、一般的なロジック製品における自動レイアウト設計では、配置・配線を自動で行い、素子−素子間のタイミングエラーや、クロストークノイズエラー、アンテナエラー（絶縁破壊）を起こさない様に設計される。しかし、大容量メモリ製品は、メモリセルのロウ／カラムの数が増加するため、自動配置配線領域が横長形状や十字形状といった特殊な形状となる。従って、メモリ製品におけるメタル配線は、一般のロジック製品に比べて長距離配線となり、かつ、長距離配線を介して高速でデータ信号を伝播させる必要がある。このような製品を設計する際、ランダムな自動配線が行われると、多ビットのバス配線のクロストークノイズ収束やタイミング同期を行うことがむずかしくなる。このため、クロストークノイズを考慮した信号順に配線を並べたバス配線や、上層の低抵抗層のみの配線など理想の配線をセル化した配線セルを使用することで、高速動作信号配線、クロストークノイズ対策配線、あるいは、バス配線のタイミング同期が容易化されている。
【０００６】
例えば、特開２００５−２６８４３７には、クロストーク対策、配線遅延改善を目的とした配線セルを利用した自動配線レイアウト方法が記載されている（特許文献２参照）。特許文献２では、アンテナエラーが発生しない程度の配線を備える配線セルを予め用意し、これを回路セルの間に挿入することで、アンテナエラーのない自動配線を可能としている。
【０００７】
しかし、配線セルを使用して論理セル間を接続した場合、セルサイズやセルを配置する配線領域の形状によっては、論理セルと配線セルとの間を配線で接続する必要がある。例えば、上述のように特殊な形状の配線領域に、決まった形状の配線セルが配置された場合、当該配線セルと論理セルとの間とを配線する必要がある。特許文献２では、セル間を接続する配線によるアンテナ効果を考慮していないため、配置配線後のアンテナ検証においてアンテナエラーとなり、レイアウト修正が必要となる場合がある。
【０００８】
配置配線後のレイアウト修正の回数を減少させることで、設計ＴＡＴを短縮することができる。従って、配置配線後のＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋｉｎｇ）においてエラーとなる確率を減らすため、デザインルールや設計制約を満足するように配置配線が可能な自動配置配線ツールが望まれている。
【０００９】
例えば、配置配線フェーズにおいて、アンテナ検証やクロストークノイズ検証を行う技術が、特開２００４−１７１３６３に記載されている（特許文献３参照）。特許文献３では、アンテナ検証対象となるゲートに接続する配線面積が、当該ゲートに設定されたアンテナ基準を満足するようにアンテナ検証を行いながら、セルへの配線が実施される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１５６０５
【特許文献２】特開２００５−２６８４３７
【特許文献３】特開２００４−１７１３６３
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献３に記載の技術には、アンテナ効果を考慮して配線を行う技術が記載されているが、アンテナ効果を考慮して配線セルを配置することは記載されていない。特許文献３では、論理セル内のゲートに対してアンテナエラーを起こさないように配線するため、当該ゲートに対するアンテナルール（アンテナ基準）を考慮して配線面積が決められる。例えば、論理セル内のゲートに配線セルを接続する場合、当該論理セルのアンテナ用ライブラリに規定されたアンテナ基準を満足するように、当該ゲートに接続される配線面積を有する配線セルが配置される。又、当該ゲートと当該配線セルとの間に配線する場合も、当該アンテナ基準を考慮した面積で配線される。しかし、配置された配線セルと他の論理セルとの間の配線面積は、当該配線セルのアンテナ用ライブラリに基づいて決められるため、当該ゲートに対してアンテナエラーとなる大きさの配線が成される恐れがある。
【００１２】
例えば、図１４に示すように、論理セル５００においてゲート５０５と入力端子５０１とを接続する配線５０３、論理セル５００の入力端子５０１と配線セル４００との間の配線５５１、及び配線セル４００に含まれる配線４０３の総面積は、ゲート５０３に対して規定されたアンテナルール（アンテナ基準）を考慮して自動配線時に設定され得る。しかし、配線セル４００の入力端子４０１と他の論理セル５１０の出力端子５１２との間を自動配線する場合、配線セル４００にゲートが存在しないため、ゲート５０３に対して規定されたアンテナルールを考慮せずに配線される。このため、自動配置配線後のアンテナ検証の際、配線セル４００と他の論理セル５１０との間の配線８００によって、アンテナエラーと判定される可能性がある。
【００１３】
上述のように、レイアウト後のＤＲＣにおいてエラーとなる箇所を配置配線フェーズにおいて減じることが望まれている。しかし、短ＴＡＴ化を図るために配線セルを利用して設計した場合、アンテナエラーとなる箇所を配置配線フェーズにおいて除去できない場合があった。従って、更なる短ＴＡＴ化のため、配線セルを利用した場合でも、配置配線フェーズにおいてアンテナエラーを排除できる技術が望まれている。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１５】
本発明による半導体集積回路の設計方法は、コンピュータ装置（１０）によって実行される半導体集積回路の設計方法であって、記憶装置（１３）に記録されたネットリスト（１００）に従い、論理セル（５００）と配線セル（４００）をチップ上に配置するステップと、論理セル（５００）内のゲート（５０５）に対するアンテナルール（１２２）を配線セル（４００）の第１アンテナ用ライブラリ（１０１）に追加することで、第１アンテナ用ライブラリ（１０１）を第２アンテナ用ライブラリ（２０１）に変更するステップと、配線セル（４００）と他の論理セル（５１０）を第１配線（５５０）で接続するステップと、第２アンテナ用ライブラリ（２０１）に規定されたアンテナルール（１２２）に従い、ゲート（５０５）の面積に対する前記第１配線（５５０）の面積の比を検証する第１検証ステップとを具備する。
【００１６】
上記設計方法は、コンピュータによって実行される設計プログラムによって実現されることが好ましい。
【発明の効果】
【００１７】
本発明によれば、半導体集積回路の設計ＴＡＴを短縮することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明による半導体集積回路の設計支援装置の構成の一例を示す平面図である。
【図２】図２は、本発明による設計支援装置によって配置される配線セルの構造の一例を示す平面図である。
【図３】図３は、本発明による設計支援装置に予め記録された、図２に示す配線セルのアンテナ用ライブラリの一例を示す図である。
【図４】図４は、本発明による設計支援装置によって配置される論理セルの構造の一例を示す図である。
【図５】図５は、図４に示す論理セルのアンテナ用ライブラリの一例を示す図である。
【図６】図６は、本発明における半導体集積回路の設計動作の一例を示すフロー図である。
【図７Ａ】図７Ａは、自動配置配線中のチップレイアウトの一例を示す平面図である。
【図７Ｂ】図７Ｂは、自動配置配線中のチップレイアウトの一例を示す平面図である。
【図７Ｃ】図７Ｃは、自動配置配線後のチップレイアウトの一例を示す平面図である。
【図８】図８は、本発明に係る組合せ抽出データの一例を示す図である。
【図９】図９は、配置配線中に変更された配線セルのアンテナ用ライブラリの一例を示す図である。
【図１０Ａ】図１０Ａは、自動配置配線中のチップレイアウトの他の一例を示す平面図である。
【図１０Ｂ】図１０Ｂは、自動配置配線後のチップレイアウトの他の一例を示す平面図である。
【図１１】図１１は、配置配線中に変更された配線セルのアンテナ用ライブラリの他の一例を示す図である。
【図１２】図１２は、本発明における半導体集積回路の設計動作の他の一例を示すフロー図である。
【図１３】図１３は、本発明による半導体集積回路の設計支援装置の構成の他の一例を示す図である。
【図１４】図１４は、従来技術によって配線セルを配置したときのアンテナエラーの発生メカニズムを示す図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【００２０】
以下、添付図面を参照して、本発明による半導体集積回路の設計方法、設計プログラム、設計支援装置の実施の形態を説明する。本実施の形態では、セルベースＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を設計する半導体集積回路設計支援装置を一例に説明する。
【００２１】
（構成）
図１から図５を参照して、本発明による半導体集積回路設計支援装置１０（以下、設計支援装置１０と称す）の実施の形態における構成を説明する。図１は、本発明による設計支援装置１０の実施の形態における構成図である。設計支援装置１０は、バス１６を介して相互に接続されるＣＰＵ１１、ＲＡＭ１２、記憶装置１３、入力装置１４、出力装置１５を具備する。記憶装置１３はハードディスクやメモリ等に例示される外部記憶装置である。又、入力装置１４は、キーボードやマウス等のユーザによって操作されることで、各種データをＣＰＵ１１や記憶装置１３に出力する。出力装置１５は、モニタやプリンタに例示され、ＣＰＵ１１から出力される半導体装置のレイアウト結果をユーザに対し視認可能に出力する。
【００２２】
記憶装置１３は、配置配線データ１００、アンテナ用ライブラリ１０１（以下、アンテナ用ライブラリ１０１と称す）、設計プログラム３００を格納する。ＣＰＵ１１は、入力装置１４からの入力に応答して、記憶装置１３内の設計プログラム３００を実行し、セルレイアウトやチップレイアウトを行なう。この際、記憶装置１３からの各種データやプログラムはＲＡＭ１２に一時格納され、ＣＰＵ１１は、ＲＡＭ１２内のデータを用いて各種処理を実行する。
【００２３】
配置配線データ１００は、論理回路設計結果であるネットリストを含む。詳細には、配置配線データ１００は、セル（回路）を構成する素子や配線の接続関係や種類、サイズ（素子数）等に関する素子情報と、当該回路を構成する素子のうちで、ダイオードやトランジスタなどの非線形能動素子の動作条件に関する素子情報を含む。
【００２４】
アンテナ用ライブラリ１０１は、セルに含まれる端子や配線の位置や配線面積を示す情報を含む。詳細には、アンテナ用ライブラリ１０１は、セルに含まれる端子のうち、アンテナとなり得る配線（アンテナ配線）に接続する端子の識別子（端子情報１１１）、セルに含まれる配線のうちアンテナとなり得る配線が形成される位置（配線層）を特定する情報や、当該配線が形成される領域の面積（配線面積）を含むアンテナ配線情報１１２を備える。又、ゲートを備える論理セルのアンテナ用ライブラリ１０１は、端子情報１１１やアンテナ配線情報１１２の他に、ゲートが形成される領域の面積（ゲート面積１２１）や、当該ゲートに対して配線層毎に規定されたアンテナルール１２２を備える。
【００２５】
図２及び図３を参照して、配線セルのアンテナ用ライブラリ１０１の一例を説明する。図２は、本発明による設計支援装置によって配置される配線セル４００の構造の一例を示す図である。図２を参照して、配線セル４００は、入力端子４０１、出力端子４０２、及び配線４０３（第２配線）を備える。配線４０３は、例えばタイミングエラーやクロストークエラーが発生しないような長さや配線間隔でセル内に設けられていることが好ましい。
【００２６】
図２に示す配線セル４００のアンテナ用ライブラリ１０１の一例を図３に示す。配線セル４００のアンテナ用ライブラリ１０１には、端子情報１１１として、アンテナ配線となり得る配線４０３に接続される入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線４０３の配線面積“７”や配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。
【００２７】
図４及び図５を参照して、ゲートを有する論理セルのアンテナ用ライブラリ１０１の一例を説明する。図４は、本発明による設計支援装置によっては位置される論理セル５００（インバータセル）の構造の一例を示す平面図である。図４を参照して、論理セル５００は、入力端子５０１、出力端子５０２、配線５０３（第３配線）、５０４、ゲート５０５、拡散層５０６、５０７を備える。ゲート５０５は、配線５０３を介して入力端子５０１に接続される。拡散層５０６、５０７は配線５０４によって出力端子５０２に接続される。このような構成により、論理セル５００は、入力端子５０１からの入力信号を反転して出力端子５０２に出力するインバータとして機能する。ここで、ゲート５０５に接続する配線５０３や入力端子５０１に接続される配線（図示なし）は、ゲート５０５に対するアンテナ配線となり得る。
【００２８】
図４に示す論理セル５００のアンテナ用ライブラリ１０１の一例を図５に示す。論理セル５００のアンテナ用ライブラリ１０１には、端子情報１１１として、ゲート５０５に接続された入力端子５０１を示す“Ｐｉｎ５０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３の配線面積“２”や配線５０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、論理セル５００のアンテナ用ライブラリ１０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。尚、アンテナルール１２２によって評価を受けない場合（アンテナ検証の対象とならない配線層には、“０”が設定される。
【００２９】
（動作）
本発明による設計支援装置１０は、設計プログラム３００を実行することで、図６に示す動作を実行し、半導体集積回路の自動配置配線を行う。以下、図６から図１１を参照して、本発明によるレイアウト設計動作（自動配置配線動作）の詳細を説明する。図６は、本発明における半導体集積回路の設計動作の一例を示すフロー図である。
【００３０】
先ず、設計支援装置１０は、配置配線データ１００を用いて論理セルや配線セルをチップ上に配置する（ステップＳ１０）。ここでは、図７Ａに示すように、論理セル５００と論理セル５１０との間に配線セル４００が配置される。ステップＳ１０では、論理セル５００、５１０、配線セル４００以外のセル（図示なし）もチップ上に配置されることは言うまでもない。
【００３１】
図７Ａを参照して、論理セル５１０は、入力端子５１１、出力端子５１２、配線５１３、５１４、ゲート５１５、拡散層５１６、５１７を備える。ゲート５１５は、配線５１３を介して入力端子５１１に接続される。拡散層５１６、５１７は配線５１４によって出力端子５１２に接続される。このような構成により、論理セル５１０は、入力端子５１１からの入力信号を反転して出力端子５１２に出力するインバータとして機能する。ここで、ゲート５１５に接続する配線５１３や入力端子５１１に接続される配線（図示なし）は、ゲート５１５に対するアンテナ配線となり得る。
【００３２】
論理セルや配線セルの配置が完了すると、設計支援装置１０は、配置された論理セルの入力端子と配線セルの出力端子との組合せをシリアル（１対１）に抽出する（ステップＳ１１）。詳細には、設計支援装置１０は、アンテナ対策配線が必要なゲートを特定し、当該ゲートに接続する端子と、当該端子の接続対象となる配線セルの端子との組合せを、組合せ抽出データ２１０として抽出する。論理セル内に複数のゲートがある場合、複数のゲートのそれぞれに接続される端子毎に、接続対象となる配線セルの端子との組合せが抽出される。図７Ａに示す一例では、先ず、アンテナ対策配線が必要なゲートとして論理セル５００のゲート５０５が選択される。そして、ゲート５０５に接続する入力端子５０１と、入力端子５０１の接続対象となる配線セル４００の出力端子４０２が、組合せ抽出データ２１０として抽出される。
【００３３】
図８は、本発明に係る組合せ抽出データ２１０の一例を示す図である。組合せ抽出データ２１０は、配線セル名２１１、論理セル名２１２、ネット名２１３、配線セルサイズ２１４、配線セル配置座標２１５、論理セルサイズ２１６、論理セル配置座標２１７を含む。論理セル名２１２は、アンテナ対策配線対象として選択されたゲートを有する論理セルの名称であり、論理セルサイズ２１６、論理セル配置座標２１７は、当該論理セルのサイズ及び配置位置を示す。又、配線セル名２１１は、アンテナ対策配線対象として選択されたゲートに接続する配線セルの名称であり、配線セルサイズ２１４、配線セル配置座標２１５は、当該配線セルのサイズ及び配置位置を示す。ネット名２１３は、組合せとして抽出された端子対を特定する情報である。例えば論理セル５００の入力端子５０１と配線セル４００の出力端子４０２とを対応付けた情報“５５１”がネット名２１３として抽出される。
【００３４】
ステップＳ１１では、アンテナ対策配線対象となるゲートに接続される論理セル内の端子と、当該端子に接続される配線セルの端子との組合せが特定される。あるいは、アンテナ対策配線対象となるゲートを有する論理セルと当該論理セルに接続される配線セルの組合せが特定される。又、組合せ抽出データ２１０には、アンテナ対策配線対象となるゲートを有する論理セルと、当該ゲートに接続される配線セルのチップ上の位置を特定する情報が含まれる。
【００３５】
ステップＳ１１において組合せ抽出データ２１０が抽出されると、組合せ抽出データ２１０が抽出されたことを示す変数Ｎに“１”が代入される。又、組合せ抽出データ２１０が抽出されない場合、変数Ｎに“０”が代入される。すなわち、配置された全てのセルにおいて、アンテナ対策配線が必要なゲートを有する論理セルと当該ゲートに接続される配線セルの組合せの全てが抽出されると、変数Ｎに“０”が代入される。
【００３６】
設計支援装置１０は、変数Ｎが“１”か“０”かで、チップ上に配置されたセルのうち、アンテナ対策配線対象となるゲートを有する論理セルと当該論理セル接続する配線セルの組合せの全てを抽出したか否かを判断する（ステップＳ１２）。詳細には、組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出される場合（変数Ｎが“１”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が終了していないと判断し、抽出した組合せ抽出データ２１０を参照して、抽出された２つのセルが隣接しているか否かを確認する（ステップＳ１５）。一方、組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。すなわち、セルの配置が完了したチップ上において、アンテナ対策配線が必要なゲートに接続する論理セル内の端子と、配線セルの端子との組合せの全てが抽出された場合、ステップＳ２３に移行する。
【００３７】
隣接セルの確認工程（ステップＳ１５）では、組合せ抽出データ２１０の配線セルサイズ２１４、配線セル配置座標２１５、論理セルサイズ２１６、論理セル配置座標２１７から、論理セルと配線セルとの位置関係が確認される。このとき論理セルと配線セルが隣接している場合、設計支援装置１０は変数Ｍに“１”を代入し、論理セルと配線セルが離隔している場合変数Ｍに“０”を代入する。図７Ａに示す一例では、論理セル５００と配線セル４００とが、所定の間隔だけ離隔しているため、変数Ｍに“１”が代入される。尚、隣接セルの確認工程は、後述する配線セルの配線面積抽出工程（ステップＳ１７）の後に行われても良い。
【００３８】
設計支援装置１０は、ステップＳ１１において特定した論理セルのアンテナ用ライブラリ１０１から、アンテナ配線情報１１２、ゲート面積１２１、アンテナルール１２２を抽出する（ステップＳ１６）。ここでは一例として、図５に示す論理セル５００のアンテナ用ライブラリ１０１から、第１配線層の配線の面積が“２”であることを示すアンテナ配線情報１１２と、ゲート面積が“２”であることを示すゲート面積１２１と、第１配線層のアンテナ基準が“５００”、及び第２配線層のアンテナ基準が“５００”であることを示すアンテナルール１２２が、抽出される。
【００３９】
又、設計支援装置１０は、ステップＳ１１において抽出した配線セルにおける配線面積を、当該配線セルのアンテナ用ライブラリ１０１から抽出する（ステップＳ１７）。ここでは一例として、図３に示す配線セル４００のアンテナ用ライブラリ１０１から、第１配線層の配線面積が“７”であることを示すアンテナ配線情報１１２が抽出される。
【００４０】
続いて、設計支援装置１０は、ステップＳ１５で代入された変数Ｍが“０”か“１”かによって、論理セルと配線セルとが隣接しているか否かを判定する（ステップＳ１８）。変数Ｍが“０”に設定されている場合、設計支援装置１０は、論理セルと配線セルが離隔していると判定し、当該セルの端子間を配線で接続する処理に移行する（ステップＳ２０）。ここでは一例として、変数Ｍが“０”に設定されているため、図７Ｂに示すように、論理セル５００の入力端子５０１と、配線セル４００の出力端子４０２との間を配線５５１（第４配線）によって接続する。ステップＳ２０の配線工程では、配置配線データ１００、アンテナ用ライブラリ１０１を利用して配線が行われる。詳細には、設計支援装置１０は、論理セル５００のアンテナ用ライブラリ１０１を参照して、論理セル５００の入力端子５０１（Ｐｉｎ５０１）に接続する配線面積が、アンテナルール１２２に従った面積となるように、出力端子５０１と配線セル４００（出力端子４０２）との間を配線する。例えば、図５を参照して、端子情報１１１に示される入力端子“Ｐｉｎ５０１”に接続するゲート面積“２”とアンテナルール１２２で規定される配線面積“５００”との積“１０００”が、当該入力端子“Ｐｉｎ５０１”に接続可能な配線層毎の配線面積の最大値となる。設計支援装置１０は、この最大値を越えないように、当該入力端子“Ｐｉｎ５０１”と配線セル４００の出力端子“Ｐｉｎ４０２”との間を配線する。尚、ステップＳ２０では、ステップＳ１１において抽出された端子間のみの配線が行われる。
【００４１】
配線後、設計支援装置１０は、セル間を接続した配線の面積を算出する（ステップＳ２１）。ここでは、図７Ｂに示す配線５５１の面積が算出される。
【００４２】
続いて、設計支援装置１０は、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ２２）。詳細には、設計支援装置１０は、ステップＳ１６において抽出した、論理セルのアンテナ配線情報１１２、ゲート面積１２１、及びアンテナルール１２２と、ステップＳ１７において抽出した、配線セルのアンテナ配線情報１１２と、ステップＳ２１で算出した配線面積とを、配線セルのアンテナ用ライブラリ１０１に追加して、新たなアンテナ用ライブラリ２０１を生成する。この際、同一の配線層毎に、配線セルの配線面積に対して論理セルの配線面積や、ステップＳ２１で算出された配線面積が加算される。尚、アンテナ用ライブラリ２０１は、記憶装置１３に記録される。
【００４３】
例えば、図３に示す配線セル４００のアンテナ用ライブラリ１０１に対し、図５に示す論理セル５００のアンテナ配線情報１１２“２（第１配線層）”、ゲート面積１２１“２”、アンテナルール１２２“５００（第１配線層）”、“５００（第２配線層）”が追加されるとともに、図７Ｂに示す配線５５１の面積“２”が追加される。ここでは、配線セル４００の配線４０３の配線面積“７（第１配線層）”に対し、配線４０３と同じ第１配線層の配線５０３の配線面積“２”が加算される。又、ステップＳ２０において追加された配線５５３が第１配線層に形成される場合、配線４０３と配線５０３の面積の合計“９”に、更に配線５５３の面積“２”が加算される。このようにして、配線セル４００のアンテナ用ライブラリ１０１が、図９に示すような新たなアンテナ用ライブラリ２０１として変更される。
【００４４】
図９を参照して、変更後のアンテナ用ライブラリ２０１には、端子情報１１１として、入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３、配線５５３、配線４０３の配線面積の合計“１１”と、配線５０３、配線５５３、配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、変更後のアンテナ用ライブラリ２０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。
【００４５】
一方、ステップＳ１１において、図１０Ａに示される配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との組合せが抽出された場合、設計支援装置１０は、ステップＳ１５において配線セル４００と論理セル５００が隣接しているとして変数Ｍに“１”を代入する。この場合、ステップＳ１８において、設計支援装置１０は、論理セルと配線セルが隣接していると判定し、当該セル間の配線を行わずに、配線セルのアンテナ用ライブラリの変更処理を行う（ステップＳ１９）。
【００４６】
ステップＳ１９において設計支援装置１０は、ステップＳ２２と同様に、論理セル５００のアンテナルール等に基づいて配線セル４００のアンテナ用ライブラリ１０１を変更する。ただし、ここでは、論理セル５００と配線セル４００との間には配線が形成されないため、ステップＳ２２で行われた追加配線の面積を配線セル４００の配線面積に加算する処理は省略される。
【００４７】
例えば、図３に示す配線セル４００のアンテナ用ライブラリ１０１に対し、図５に示す論理セル５００のアンテナ配線情報１１２“２（第１配線層）”、ゲート面積１２１“２”、アンテナルール１２２“５００（第１配線層）”、“５００（第２配線層）”が追加される。ここでは、配線セル４００の配線４０３の配線面積“７（第１配線層）”に対し、配線４０３と同じ第１配線層の配線５０３の配線面積“２”が加算される。このようにして、配線セル４００のアンテナ用ライブラリ１０１が、図１１に示すような新たなアンテナ用ライブラリ２０１として変更される。
【００４８】
図１１を参照して、変更後のアンテナ用ライブラリ２０１には、端子情報１１１として、入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３、配線４０３の配線面積の合計“９”と、配線５０３、配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、変更後のアンテナ用ライブラリ２０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。
【００４９】
ステップＳ１９やステップＳ２２において配線セルのアンテナ用ライブラリ１０１が変更されると、ステップＳ１１の組合せ抽出工程に移行し、アンテナ検証対象となるゲートを有する論理セルの端子と当該ゲートに接続する端子を有する配線セルとの組合せが抽出されなくなるまで、上述の処理が繰り返される。尚、ステップＳ１９、Ｓ２２では、ステップＳ１１において抽出された配線セルのアンテナ用ライブラリ１０１のみがアンテナ用ライブラリ２０１として変更され、他のセルのアンテナ用ライブラリ１０１は、変更されずに後述する配線処理（ステップＳ２４）やアンテナ検証（ステップＳ２５）に利用される。
【００５０】
以上のような動作により、論理セル５００のアンテナ用ライブラリ１０１に規定されたゲート面積１２１やアンテナルール１２２、及び論理セル５００内の配線面積が、配線セル４００のアンテナ用ライブラリ１０１に追加され、アンテナ用ライブラリ２０１が生成される。
【００５１】
組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。設計支援装置１０は、ステップＳ１０からＳ２２において配置されたセルや配線の配置座標を配置配線データ１００に追加し、配置配線データ２００として出力する（ステップＳ２３）。
【００５２】
続いて、設計支援装置１０は、配置配線データ２００、アンテナ用ライブラリ１０１、２０１を使用して未配線領域の配線を行い、アンテナ検証を行う（ステップＳ２４、Ｓ２５）。ここでは、ステップＳ２０において配線した領域以外の配線を必要とする箇所を配線する。例えば、図７Ｂに示す配線セル４００の入力端子４０１と論理セル５１０の出力端子５１３との間が、アンテナ用ライブラリ２０１の情報に基づいて配線５５０（第１配線）で接続され、図７Ｃに示すレイアウトとなる。あるいは、図１０Ａに示す配線セル４００の入力端子４０１と論理セル５１０の出力端子５１３との間が、アンテナ用ライブラリ２０１の情報に基づいて配線５５０で接続され、図１０Ｂに示すレイアウトとなる。更に、ステップＳ１１において抽出された端子対以外の端子間が配線される。この際、必要に応じて、ステップＳ２０と同様にアンテナ用ライブラリ１０１に従った配線面積で配線される。
【００５３】
全ての配線が終了すると、設計支援装置１０は、ステップＳ２４において接続された配線に対してアンテナ検証を行う（ステップＳ２５）。ここでは、ステップＳ２４の前に配置されたセルや配線、タイミング規格等により置き換えられた配線が、アンテナルールを満足しているか否かが確認される。詳細には、設計支援装置１０は、記憶装置１３に記録されたアンテナ用ライブラリ１０１、２０１から、ステップＳ２４において配線が接続されたセルのアンテナ用ライブラリを抽出し、これを用いて当該配線のアンテナ検証を行う。ここでは、設計支援装置１０は、抽出されたアンテナ用ライブラリから、アンテナ検証対象となるゲート及びアンテナルールを特定し、当該ゲートに接続された配線面積が、当該アンテナルールを満足するか否かを、配線層毎に検証する。
【００５４】
例えば、ステップＳ２４において第１論理セルと第２論理セルとが配線で接続された場合、第１論理セルのアンテナ用ライブラリ１０１が抽出され、第１論理セルのゲートがアンテナ検証対象となる。この場合、設計支援装置１０は、第１論理セルのアンテナ用ライブラリ１０１に従って当該配線の面積を検証する。
【００５５】
一方、ステップＳ２４において配線セルに配線が接続された場合、当該配線セルのアンテナ用ライブラリ２０１が抽出され、アンテナ用ライブラリ２０１に規定されたゲートがアンテナ検証対象となる。この場合、設計支援装置１０は、ステップＳ１９やステップＳ２２によって変更された配線セルのアンテナ用ライブラリ２０１に従って、ステップＳ２４において接続された配線の面積を検証する。例えば、図７Ｃに示すゲート５０５に対するアンテナ検証では、図９に示す配線セル４００のアンテナ用ライブラリ２０１に従って、配線５５０の面積が検証される。図９に示すアンテナ用ライブラリ２０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“１１”が含まれるため、ゲート面積１２１“２”に対する、配線５５０の面積“Ｘ”と面積“１１”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。あるいは、図１０Ｂに示すゲート５０５に対するアンテナ検証では、図１１に示す配線セル４００のアンテナ用ライブラリ２０１に従って、配線５５０の面積が検証される。図１１に示すアンテナ用ライブラリ２０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“９”が含まれるため、ゲート面積１２１“２”に対する、配線５５０の面積“Ｙ”と面積“９”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００５６】
ステップＳ２５のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてエラー箇所の配線を修正する（ステップＳ２５Ｙｅｓ、ステップＳ２６）。配線の修正後は、再びアンテナ検証工程（ステップＳ２５）に移行する。設計支援装置１０は、アンテナエラーが検出されなくなるまで、配線（修正）工程（ステップＳ２４）とアンテナ検証工程（ステップＳ２５）を繰り返し、アンテナエラーが検出されなった時点の配置配線結果を、例えばＧＤＳ（Ｇｒａｐｈｉｃ Ｄａｔａ Ｓｙｓｔｅｍ）形式のチップレイアウト情報として記憶装置１３に記録する。
【００５７】
例えば、図７Ｃに示すレイアウトにおいて、ゲート面積１２１“２”に対する、配線５５０の面積“Ｘ”と面積“１１”の和の比“（Ｘ＋１１）／２”が、アンテナルールである“５００”より大きい場合、アンテナエラーと判定され、配線５５０は修正される。又、“（Ｘ＋１１）／２”が“５００”以下である場合、アンテナエラーなしと判定される。あるいは、図１０Ｂに示すレイアウトにおいて、ゲート面積１２１“２”に対する、配線５５０の面積“Ｙ”と面積“９”の和の比“（Ｙ＋９）／２”が、アンテナルールである“５００”より大きい場合、アンテナエラーと判定され、配線５５０は修正される。又、“（Ｙ＋９）／２”が“５００”以下である場合、アンテナエラーなしと判定される。
【００５８】
従来、配線セルのアンテナ用ライブラリには、アンテナ検証対象となるゲートの面積やアンテナルールが規定されていない。このため、配線セルの入力端子と論理セルの出力端子との間を接続する配線が、アンテナエラーとなるか否かを、配置配線フェーズにおいて検証することはできなかった。しかし、本発明では、配線セルのアンテナ用ライブラリ２０１に、ゲートに接続された既配線の配線面積（アンテナ配線情報１１２）、ゲート面積１２１、アンテナルール１２２が規定されている。設計支援装置１０は、このアンテナ用ライブラリ２０１を利用することで、配線セルから延設される配線に対するアンテナ検証を実施することができる。すなわち、本発明では、配置配線フェーズにおいて、アンテナルールを満足しながら配線セルの配置及び当該配線セルと他の論理セルとの間の配線を行うことができる。このように、本発明によれば、自動配置配線工程においてアンテナエラーを収束することができるため、ＧＤＳ出力後のＤＲＣにおいてアンテナエラーによる手戻りは無くなり、設計工数は削減される。
【００５９】
上述の実施例では、配線セル４００や、アンテナ検証対象のゲートと配線セル４００とを接続する配線５５１に対するアンテナ検証は、ステップＳ２４の配線工程の後に、他の配線に対するアンテナ検証と同時に行われているが、これに限らない。例えば、配線セル４００や配線５５１に対するアンテナ検証は、図１２に示す設計方法のように、ステップＳ１９やステップＳ２２のアンテナ用ライブラリ変更工程の前に行われても良い。
【００６０】
図１２は、配線セルのアンテナ用ライブラリの変更工程の前にアンテナ検証が行われる場合の設計動作の一例を示すフロー図である。図１２を参照して、ステップＳ１０からステップＳ１８までは、図６に示す設計動作と同様であるので、その説明は省略する。
【００６１】
ステップＳ１８のセル隣接確認工程において、変数Ｍが“０”に設定されている場合、設計支援装置１０は、論理セルと配線セルが離隔していると判定し、当該セルの端子間を配線で接続する処理に移行する（ステップＳ２０）。ステップＳ２０以降を、図７Ａに示すレイアウトに対する処理を一例に説明する。ステップＳ２０の配線工程では、図６に示す一例と同様に、配置配線データ１００、アンテナ用ライブラリ１０１を利用して配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との間が配線５５１によって接続される。
【００６２】
続いて、論理セル５００のアンテナ用ライブラリ１０１に従い、配線セル４００における配線４０３、及び配線５５１に対するアンテナ検証が行われる（ステップＳ７２）。例えば、図５に示す論理セル５００のアンテナ用ライブラリ１０１に従って、配線５５１と配線４０３の面積の総和が検証される。ここでは、図５に示すアンテナ用ライブラリ１０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“７”が含まれるため、ゲート面積１２１“２”に対する、配線５５１と配線４０３の面積の総和“Ｘ１”と面積“７”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００６３】
ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてステップＳ１０の配置工程まで戻り、配線セル４００や論理セル５００の配置位置の調整や、論理セル５００を変更する（ステップＳ７２Ｙｅｓ、ステップＳ７３）。ここで、設計支援装置１０は、配線セル４００と論理セル５００の配置距離を縮めるか、論理セル５００を入力ゲート５０５の面積が大きい論理セルに変更することが好ましい。
【００６４】
ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出しない場合、設計支援装置１０は、セル間を接続した配線の面積を算出する（ステップＳ７２Ｎｏ、Ｓ２１）。ここでは、図７Ｂに示す配線５５１の面積が算出される。
【００６５】
続いて、設計支援装置１０は、図６に示す一例と同様に、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ２２）。詳細には、設計支援装置１０は、ステップＳ１６において抽出した、論理セルのアンテナ配線情報１１２、ゲート面積１２１、及びアンテナルール１２２と、ステップＳ１７において抽出した、配線セルのアンテナ配線情報１１２と、ステップＳ２１で算出した配線面積とを、配線セルのアンテナ用ライブラリ１０１に追加して、新たなアンテナ用ライブラリ２０１を生成する。この際、同一の配線層毎に、配線セルの配線面積に対して論理セルの配線面積や、ステップＳ２１で算出された配線面積が加算される。尚、アンテナ用ライブラリ２０１は、記憶装置１３に記録される。
【００６６】
一方、ステップＳ１１において、図１０Ａに示される配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との組合せが抽出された場合、設計支援装置１０は、ステップＳ１５において配線セル４００と論理セル５００が隣接しているとして変数Ｍに“１”を代入する。この場合、ステップＳ１８において、設計支援装置１０は、論理セルと配線セルが隣接していると判定し、当該セル間の配線を行わずに、ゲート５０５に接続する配線セル４００に対してアンテナ検証を行う（ステップＳ７０）。
【００６７】
ステップＳ７０では、例えば、図５に示す論理セル５００のアンテナ用ライブラリ１０１に従って、配線５５１と配線４０３の面積の総和が検証される。ここでは、図５に示すアンテナ用ライブラリ１０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“７”が含まれるため、ゲート面積１２１“２”に対する、配線４０３の面積“Ｙ１”と面積“７”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００６８】
ステップＳ７０のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてステップＳ１０の配置工程まで戻り、配線面積の小さい配線セル４００に変更するか、論理セル５００を入力ゲート５０５の面積が大きい論理セルに変更する（ステップＳ７０Ｙｅｓ、ステップＳ７１）。尚、ここでは、配線セル４００や論理セル５００の配置位置の調整や、論理セル５００のサイズ調整が行われても良い。
【００６９】
一方、ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出しない場合、設計支援装置１０は、図６に示す一例と同様に、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ１９）。ステップＳ１９において設計支援装置１０は、ステップＳ２２と同様に、論理セル５００のアンテナルール等に基づいて配線セル４００のアンテナ用ライブラリ１０１を変更する。ただし、ここでは、論理セル５００と配線セル４００との間には配線が形成されないため、ステップＳ２２で行われた追加配線の面積を配線セル４００の配線面積に加算する処理は省略される。
【００７０】
ステップＳ１９やステップＳ２２において配線セルのアンテナ用ライブラリ１０１が変更されると、ステップＳ１１の組合せ抽出工程に移行し、アンテナ検証対象となるゲートを有する論理セルの端子と当該ゲートに接続する端子を有する配線セルとの組合せが抽出されなくなるまで、上述の処理が繰り返される。尚、ステップＳ１９、Ｓ２２では、ステップＳ１１において抽出された配線セルのアンテナ用ライブラリ１０１のみがアンテナ用ライブラリ２０１として変更され、他のセルのアンテナ用ライブラリ１０１は、変更されずに後述する配線処理（ステップＳ２４）やアンテナ検証（ステップＳ２５）に利用される。
【００７１】
以上のような動作により、論理セル５００のアンテナ用ライブラリ１０１に規定されたゲート面積１２１やアンテナルール１２２、及び論理セル５００内の配線面積が、配線セル４００のアンテナ用ライブラリ１０１に追加され、アンテナ用ライブラリ２０１が生成される。本実施例において生成されるアンテナ用ライブラリ２０１は、アンテナ検証によってアンテナエラーがないと判定された配線面積を含むこととなる。
【００７２】
組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。ステップＳ２３以降の処理は、図６に示す一例と同様に行われるが、本実施例では、ステップＳ２４の配線工程の前に、ゲート５０５から配線セル４００に至る配線面積が、当該ゲート５０５に規定されたアンテナルールを満足するように予め設定されている。このため、ステップＳ２５においてアンテナエラーとなる可能性が低くなる。この結果、ステップＳ２５からステップＳ２５への手戻り回数が少なくなり、設計ＴＡＴを更に短縮することが可能となる。
【００７３】
以上のように本発明によれば、配線セルのアンテナ用ライブラリにゲート面積、アンテナルールが追加されるため、配置配線工程においても配線セルから延設される配線に対し、アンテナ検証を行うことが可能となる。これにより、レイアウト情報（ＧＤＳデータ）出力後のＤＲＣにおいてアンテナエラーとなる可能性が低くなり、ＤＲＣから配置配線工程への手戻り回数が削減される。
【００７４】
本レイアウト設計後における製造プロセスでは、ＤＲＣを終えたレイアウト情報を用いてシリコン基板表面にマスクが形成され、エッチング等の処理を経て半導体集積回路が作製される。
【００７５】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。例えば、ステップＳ１９、Ｓ２２、Ｓ２５、Ｓ７０、Ｓ７２におけるアンテナ検証では、配線面積のみならずビアサイズ等も考慮され得る。この場合、アンテナ用ライブラリ２０１には、ゲート５０５から配線セル４００までに形成されるビアのサイズも追加される。
【００７６】
又、図１３に示すように、設計支援装置１０は、インターネット２０を介して、記憶装置１３を有するサーバ３０に接続されていても良い。この場合、設計支援装置１０は、サーバ３０内の記憶装置１３から、配置配線データ１００やアンテナ用ライブラリ１０１を取得して、レイアウト設計を行う。
【符号の説明】
【００７７】
１０：設計支援装置
１３：記憶装置
１４：入力装置
１５：出力装置
１６：バス
２０：インターネット
３０：サーバ
１００、２００：配置配線データ
１０１、２０１：アンテナ用ライブラリ
１１１：端子情報
１１２：アンテナ配線情報
１２１：ゲート面積
１２２：アンテナルール
２１０：組合せ抽出データ
２１１：配線セル名
２１２：論理セル名
２１３：ネット名
２１４：配線セルサイズ
２１５：配線セル配置座標
２１６：論理セルサイズ
２１７：論理セル配置座標
３００：設計プログラム
４００：配線セル
４０１、５０１、５１１：入力端子
４０２、５０２、５１２：出力端子
４０３、５０３、５０４、５１３、５１４、５５０、５５１：：配線
５００：論理セル
５０５、５１５：ゲート
５０６、５０７、５１６、５１７：拡散層
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法、設計プログラム、及び設計支援装置に関し、特に、半導体集積回路の自動レイアウト設計に関する。
【背景技術】
【０００２】
半導体集積回路などの薄膜デバイス製造には、エッチング、アッシング、イオン注入やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）など多くのプラズマプロセスが用いられている。こうしたプラズマプロセスでは、チャージアップ現象によるゲート絶縁膜の破壊や損傷（プラズマダメージ）が問題となっている。プラズマダメージは、プラズマ中に露出した導電体（例えば金属配線）によって、プラズマ中の荷電粒子が捕獲され、捕獲された電荷がトランジスタのゲート電極に達することで発生する。例えば、信号配線を形成するエッチングプロセスでは、信号配線がプラズマからの電荷を捕獲するアンテナとして作用する。信号配線で捕獲された電荷によるチャージ電流は、ゲート電極を介してゲート絶縁膜に集中し、ゲート絶縁膜を損傷する。
【０００３】
プラズマダメージの大きさは、ゲート絶縁膜を流れるチャージ電流の電流密度に応じて決まるため、アンテナとして機能する金属配線の面積や、ゲート電極の面積を制御することによって、製造プロセスにおけるプラズマダメージを軽減することが可能となる。詳細には、半導体集積回路を設計する際、アンテナ比が所定の閾値（アンテナ基準）以下となるようにレイアウトパタンが設計される。ここで、アンテナ比とは、トランジスタにおけるゲート電極の面積（ゲート面積）に対する当該ゲートに接続される信号配線（金属配線）の面積の比率を示す。通常、半導体集積回路のレイアウト設計後のパタン検証において、アンテナ比がアンテナ基準を満たすかどうかが検証される。この際、アンテナ比がアンテナ基準を超える場合（アンテナエラー）、アンテナ比がアンテナ基準を満足するようにレイアウトパタンが修正される。このようなパタン検証及びレイアウト修正により、製造プロセスにおけるプラズマダメージを受けにくい半導体集積回路を設計することができる。
【０００４】
プラズマダメージを軽減するために行われるレイアウト修正方法が、例えば、特開２００１−１５６０５に記載されている（特許文献１参照）。特許文献１には、アンテナエラーのあるセルに接続する配線を上層に変更するとともに当該セルの端子位置を変更することでアンテナエラーを除去する技術が記載されている。
【０００５】
一方、一般的なロジック製品における自動レイアウト設計では、配置・配線を自動で行い、素子−素子間のタイミングエラーや、クロストークノイズエラー、アンテナエラー（絶縁破壊）を起こさない様に設計される。しかし、大容量メモリ製品は、メモリセルのロウ／カラムの数が増加するため、自動配置配線領域が横長形状や十字形状といった特殊な形状となる。従って、メモリ製品におけるメタル配線は、一般のロジック製品に比べて長距離配線となり、かつ、長距離配線を介して高速でデータ信号を伝播させる必要がある。このような製品を設計する際、ランダムな自動配線が行われると、多ビットのバス配線のクロストークノイズ収束やタイミング同期を行うことがむずかしくなる。このため、クロストークノイズを考慮した信号順に配線を並べたバス配線や、上層の低抵抗層のみの配線など理想の配線をセル化した配線セルを使用することで、高速動作信号配線、クロストークノイズ対策配線、あるいは、バス配線のタイミング同期が容易化されている。
【０００６】
例えば、特開２００５−２６８４３７には、クロストーク対策、配線遅延改善を目的とした配線セルを利用した自動配線レイアウト方法が記載されている（特許文献２参照）。特許文献２では、アンテナエラーが発生しない程度の配線を備える配線セルを予め用意し、これを回路セルの間に挿入することで、アンテナエラーのない自動配線を可能としている。
【０００７】
しかし、配線セルを使用して論理セル間を接続した場合、セルサイズやセルを配置する配線領域の形状によっては、論理セルと配線セルとの間を配線で接続する必要がある。例えば、上述のように特殊な形状の配線領域に、決まった形状の配線セルが配置された場合、当該配線セルと論理セルとの間とを配線する必要がある。特許文献２では、セル間を接続する配線によるアンテナ効果を考慮していないため、配置配線後のアンテナ検証においてアンテナエラーとなり、レイアウト修正が必要となる場合がある。
【０００８】
配置配線後のレイアウト修正の回数を減少させることで、設計ＴＡＴを短縮することができる。従って、配置配線後のＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋｉｎｇ）においてエラーとなる確率を減らすため、デザインルールや設計制約を満足するように配置配線が可能な自動配置配線ツールが望まれている。
【０００９】
例えば、配置配線フェーズにおいて、アンテナ検証やクロストークノイズ検証を行う技術が、特開２００４−１７１３６３に記載されている（特許文献３参照）。特許文献３では、アンテナ検証対象となるゲートに接続する配線面積が、当該ゲートに設定されたアンテナ基準を満足するようにアンテナ検証を行いながら、セルへの配線が実施される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１５６０５
【特許文献２】特開２００５−２６８４３７
【特許文献３】特開２００４−１７１３６３
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献３に記載の技術には、アンテナ効果を考慮して配線を行う技術が記載されているが、アンテナ効果を考慮して配線セルを配置することは記載されていない。特許文献３では、論理セル内のゲートに対してアンテナエラーを起こさないように配線するため、当該ゲートに対するアンテナルール（アンテナ基準）を考慮して配線面積が決められる。例えば、論理セル内のゲートに配線セルを接続する場合、当該論理セルのアンテナ用ライブラリに規定されたアンテナ基準を満足するように、当該ゲートに接続される配線面積を有する配線セルが配置される。又、当該ゲートと当該配線セルとの間に配線する場合も、当該アンテナ基準を考慮した面積で配線される。しかし、配置された配線セルと他の論理セルとの間の配線面積は、当該配線セルのアンテナ用ライブラリに基づいて決められるため、当該ゲートに対してアンテナエラーとなる大きさの配線が成される恐れがある。
【００１２】
例えば、図１４に示すように、論理セル５００においてゲート５０５と入力端子５０１とを接続する配線５０３、論理セル５００の入力端子５０１と配線セル４００との間の配線５５１、及び配線セル４００に含まれる配線４０３の総面積は、ゲート５０３に対して規定されたアンテナルール（アンテナ基準）を考慮して自動配線時に設定され得る。しかし、配線セル４００の入力端子４０１と他の論理セル５１０の出力端子５１２との間を自動配線する場合、配線セル４００にゲートが存在しないため、ゲート５０３に対して規定されたアンテナルールを考慮せずに配線される。このため、自動配置配線後のアンテナ検証の際、配線セル４００と他の論理セル５１０との間の配線８００によって、アンテナエラーと判定される可能性がある。
【００１３】
上述のように、レイアウト後のＤＲＣにおいてエラーとなる箇所を配置配線フェーズにおいて減じることが望まれている。しかし、短ＴＡＴ化を図るために配線セルを利用して設計した場合、アンテナエラーとなる箇所を配置配線フェーズにおいて除去できない場合があった。従って、更なる短ＴＡＴ化のため、配線セルを利用した場合でも、配置配線フェーズにおいてアンテナエラーを排除できる技術が望まれている。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１５】
本発明による半導体集積回路の設計方法は、コンピュータ装置（１０）によって実行される半導体集積回路の設計方法であって、記憶装置（１３）に記録されたネットリスト（１００）に従い、論理セル（５００）と配線セル（４００）をチップ上に配置するステップと、論理セル（５００）内のゲート（５０５）に対するアンテナルール（１２２）を配線セル（４００）の第１アンテナ用ライブラリ（１０１）に追加することで、第１アンテナ用ライブラリ（１０１）を第２アンテナ用ライブラリ（２０１）に変更するステップと、配線セル（４００）と他の論理セル（５１０）を第１配線（５５０）で接続するステップと、第２アンテナ用ライブラリ（２０１）に規定されたアンテナルール（１２２）に従い、ゲート（５０５）の面積に対する前記第１配線（５５０）の面積の比を検証する第１検証ステップとを具備する。
【００１６】
上記設計方法は、コンピュータによって実行される設計プログラムによって実現されることが好ましい。
【発明の効果】
【００１７】
本発明によれば、半導体集積回路の設計ＴＡＴを短縮することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明による半導体集積回路の設計支援装置の構成の一例を示す平面図である。
【図２】図２は、本発明による設計支援装置によって配置される配線セルの構造の一例を示す平面図である。
【図３】図３は、本発明による設計支援装置に予め記録された、図２に示す配線セルのアンテナ用ライブラリの一例を示す図である。
【図４】図４は、本発明による設計支援装置によって配置される論理セルの構造の一例を示す図である。
【図５】図５は、図４に示す論理セルのアンテナ用ライブラリの一例を示す図である。
【図６】図６は、本発明における半導体集積回路の設計動作の一例を示すフロー図である。
【図７Ａ】図７Ａは、自動配置配線中のチップレイアウトの一例を示す平面図である。
【図７Ｂ】図７Ｂは、自動配置配線中のチップレイアウトの一例を示す平面図である。
【図７Ｃ】図７Ｃは、自動配置配線後のチップレイアウトの一例を示す平面図である。
【図８】図８は、本発明に係る組合せ抽出データの一例を示す図である。
【図９】図９は、配置配線中に変更された配線セルのアンテナ用ライブラリの一例を示す図である。
【図１０Ａ】図１０Ａは、自動配置配線中のチップレイアウトの他の一例を示す平面図である。
【図１０Ｂ】図１０Ｂは、自動配置配線後のチップレイアウトの他の一例を示す平面図である。
【図１１】図１１は、配置配線中に変更された配線セルのアンテナ用ライブラリの他の一例を示す図である。
【図１２】図１２は、本発明における半導体集積回路の設計動作の他の一例を示すフロー図である。
【図１３】図１３は、本発明による半導体集積回路の設計支援装置の構成の他の一例を示す図である。
【図１４】図１４は、従来技術によって配線セルを配置したときのアンテナエラーの発生メカニズムを示す図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【００２０】
以下、添付図面を参照して、本発明による半導体集積回路の設計方法、設計プログラム、設計支援装置の実施の形態を説明する。本実施の形態では、セルベースＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を設計する半導体集積回路設計支援装置を一例に説明する。
【００２１】
（構成）
図１から図５を参照して、本発明による半導体集積回路設計支援装置１０（以下、設計支援装置１０と称す）の実施の形態における構成を説明する。図１は、本発明による設計支援装置１０の実施の形態における構成図である。設計支援装置１０は、バス１６を介して相互に接続されるＣＰＵ１１、ＲＡＭ１２、記憶装置１３、入力装置１４、出力装置１５を具備する。記憶装置１３はハードディスクやメモリ等に例示される外部記憶装置である。又、入力装置１４は、キーボードやマウス等のユーザによって操作されることで、各種データをＣＰＵ１１や記憶装置１３に出力する。出力装置１５は、モニタやプリンタに例示され、ＣＰＵ１１から出力される半導体装置のレイアウト結果をユーザに対し視認可能に出力する。
【００２２】
記憶装置１３は、配置配線データ１００、アンテナ用ライブラリ１０１（以下、アンテナ用ライブラリ１０１と称す）、設計プログラム３００を格納する。ＣＰＵ１１は、入力装置１４からの入力に応答して、記憶装置１３内の設計プログラム３００を実行し、セルレイアウトやチップレイアウトを行なう。この際、記憶装置１３からの各種データやプログラムはＲＡＭ１２に一時格納され、ＣＰＵ１１は、ＲＡＭ１２内のデータを用いて各種処理を実行する。
【００２３】
配置配線データ１００は、論理回路設計結果であるネットリストを含む。詳細には、配置配線データ１００は、セル（回路）を構成する素子や配線の接続関係や種類、サイズ（素子数）等に関する素子情報と、当該回路を構成する素子のうちで、ダイオードやトランジスタなどの非線形能動素子の動作条件に関する素子情報を含む。
【００２４】
アンテナ用ライブラリ１０１は、セルに含まれる端子や配線の位置や配線面積を示す情報を含む。詳細には、アンテナ用ライブラリ１０１は、セルに含まれる端子のうち、アンテナとなり得る配線（アンテナ配線）に接続する端子の識別子（端子情報１１１）、セルに含まれる配線のうちアンテナとなり得る配線が形成される位置（配線層）を特定する情報や、当該配線が形成される領域の面積（配線面積）を含むアンテナ配線情報１１２を備える。又、ゲートを備える論理セルのアンテナ用ライブラリ１０１は、端子情報１１１やアンテナ配線情報１１２の他に、ゲートが形成される領域の面積（ゲート面積１２１）や、当該ゲートに対して配線層毎に規定されたアンテナルール１２２を備える。
【００２５】
図２及び図３を参照して、配線セルのアンテナ用ライブラリ１０１の一例を説明する。図２は、本発明による設計支援装置によって配置される配線セル４００の構造の一例を示す図である。図２を参照して、配線セル４００は、入力端子４０１、出力端子４０２、及び配線４０３（第２配線）を備える。配線４０３は、例えばタイミングエラーやクロストークエラーが発生しないような長さや配線間隔でセル内に設けられていることが好ましい。
【００２６】
図２に示す配線セル４００のアンテナ用ライブラリ１０１の一例を図３に示す。配線セル４００のアンテナ用ライブラリ１０１には、端子情報１１１として、アンテナ配線となり得る配線４０３に接続される入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線４０３の配線面積“７”や配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。
【００２７】
図４及び図５を参照して、ゲートを有する論理セルのアンテナ用ライブラリ１０１の一例を説明する。図４は、本発明による設計支援装置によっては位置される論理セル５００（インバータセル）の構造の一例を示す平面図である。図４を参照して、論理セル５００は、入力端子５０１、出力端子５０２、配線５０３（第３配線）、５０４、ゲート５０５、拡散層５０６、５０７を備える。ゲート５０５は、配線５０３を介して入力端子５０１に接続される。拡散層５０６、５０７は配線５０４によって出力端子５０２に接続される。このような構成により、論理セル５００は、入力端子５０１からの入力信号を反転して出力端子５０２に出力するインバータとして機能する。ここで、ゲート５０５に接続する配線５０３や入力端子５０１に接続される配線（図示なし）は、ゲート５０５に対するアンテナ配線となり得る。
【００２８】
図４に示す論理セル５００のアンテナ用ライブラリ１０１の一例を図５に示す。論理セル５００のアンテナ用ライブラリ１０１には、端子情報１１１として、ゲート５０５に接続された入力端子５０１を示す“Ｐｉｎ５０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３の配線面積“２”や配線５０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、論理セル５００のアンテナ用ライブラリ１０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。尚、アンテナルール１２２によって評価を受けない場合（アンテナ検証の対象とならない配線層には、“０”が設定される。
【００２９】
（動作）
本発明による設計支援装置１０は、設計プログラム３００を実行することで、図６に示す動作を実行し、半導体集積回路の自動配置配線を行う。以下、図６から図１１を参照して、本発明によるレイアウト設計動作（自動配置配線動作）の詳細を説明する。図６は、本発明における半導体集積回路の設計動作の一例を示すフロー図である。
【００３０】
先ず、設計支援装置１０は、配置配線データ１００を用いて論理セルや配線セルをチップ上に配置する（ステップＳ１０）。ここでは、図７Ａに示すように、論理セル５００と論理セル５１０との間に配線セル４００が配置される。ステップＳ１０では、論理セル５００、５１０、配線セル４００以外のセル（図示なし）もチップ上に配置されることは言うまでもない。
【００３１】
図７Ａを参照して、論理セル５１０は、入力端子５１１、出力端子５１２、配線５１３、５１４、ゲート５１５、拡散層５１６、５１７を備える。ゲート５１５は、配線５１３を介して入力端子５１１に接続される。拡散層５１６、５１７は配線５１４によって出力端子５１２に接続される。このような構成により、論理セル５１０は、入力端子５１１からの入力信号を反転して出力端子５１２に出力するインバータとして機能する。ここで、ゲート５１５に接続する配線５１３や入力端子５１１に接続される配線（図示なし）は、ゲート５１５に対するアンテナ配線となり得る。
【００３２】
論理セルや配線セルの配置が完了すると、設計支援装置１０は、配置された論理セルの入力端子と配線セルの出力端子との組合せをシリアル（１対１）に抽出する（ステップＳ１１）。詳細には、設計支援装置１０は、アンテナ対策配線が必要なゲートを特定し、当該ゲートに接続する端子と、当該端子の接続対象となる配線セルの端子との組合せを、組合せ抽出データ２１０として抽出する。論理セル内に複数のゲートがある場合、複数のゲートのそれぞれに接続される端子毎に、接続対象となる配線セルの端子との組合せが抽出される。図７Ａに示す一例では、先ず、アンテナ対策配線が必要なゲートとして論理セル５００のゲート５０５が選択される。そして、ゲート５０５に接続する入力端子５０１と、入力端子５０１の接続対象となる配線セル４００の出力端子４０２が、組合せ抽出データ２１０として抽出される。
【００３３】
図８は、本発明に係る組合せ抽出データ２１０の一例を示す図である。組合せ抽出データ２１０は、配線セル名２１１、論理セル名２１２、ネット名２１３、配線セルサイズ２１４、配線セル配置座標２１５、論理セルサイズ２１６、論理セル配置座標２１７を含む。論理セル名２１２は、アンテナ対策配線対象として選択されたゲートを有する論理セルの名称であり、論理セルサイズ２１６、論理セル配置座標２１７は、当該論理セルのサイズ及び配置位置を示す。又、配線セル名２１１は、アンテナ対策配線対象として選択されたゲートに接続する配線セルの名称であり、配線セルサイズ２１４、配線セル配置座標２１５は、当該配線セルのサイズ及び配置位置を示す。ネット名２１３は、組合せとして抽出された端子対を特定する情報である。例えば論理セル５００の入力端子５０１と配線セル４００の出力端子４０２とを対応付けた情報“５５１”がネット名２１３として抽出される。
【００３４】
ステップＳ１１では、アンテナ対策配線対象となるゲートに接続される論理セル内の端子と、当該端子に接続される配線セルの端子との組合せが特定される。あるいは、アンテナ対策配線対象となるゲートを有する論理セルと当該論理セルに接続される配線セルの組合せが特定される。又、組合せ抽出データ２１０には、アンテナ対策配線対象となるゲートを有する論理セルと、当該ゲートに接続される配線セルのチップ上の位置を特定する情報が含まれる。
【００３５】
ステップＳ１１において組合せ抽出データ２１０が抽出されると、組合せ抽出データ２１０が抽出されたことを示す変数Ｎに“１”が代入される。又、組合せ抽出データ２１０が抽出されない場合、変数Ｎに“０”が代入される。すなわち、配置された全てのセルにおいて、アンテナ対策配線が必要なゲートを有する論理セルと当該ゲートに接続される配線セルの組合せの全てが抽出されると、変数Ｎに“０”が代入される。
【００３６】
設計支援装置１０は、変数Ｎが“１”か“０”かで、チップ上に配置されたセルのうち、アンテナ対策配線対象となるゲートを有する論理セルと当該論理セル接続する配線セルの組合せの全てを抽出したか否かを判断する（ステップＳ１２）。詳細には、組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出される場合（変数Ｎが“１”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が終了していないと判断し、抽出した組合せ抽出データ２１０を参照して、抽出された２つのセルが隣接しているか否かを確認する（ステップＳ１５）。一方、組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。すなわち、セルの配置が完了したチップ上において、アンテナ対策配線が必要なゲートに接続する論理セル内の端子と、配線セルの端子との組合せの全てが抽出された場合、ステップＳ２３に移行する。
【００３７】
隣接セルの確認工程（ステップＳ１５）では、組合せ抽出データ２１０の配線セルサイズ２１４、配線セル配置座標２１５、論理セルサイズ２１６、論理セル配置座標２１７から、論理セルと配線セルとの位置関係が確認される。このとき論理セルと配線セルが隣接している場合、設計支援装置１０は変数Ｍに“１”を代入し、論理セルと配線セルが離隔している場合変数Ｍに“０”を代入する。図７Ａに示す一例では、論理セル５００と配線セル４００とが、所定の間隔だけ離隔しているため、変数Ｍに“１”が代入される。尚、隣接セルの確認工程は、後述する配線セルの配線面積抽出工程（ステップＳ１７）の後に行われても良い。
【００３８】
設計支援装置１０は、ステップＳ１１において特定した論理セルのアンテナ用ライブラリ１０１から、アンテナ配線情報１１２、ゲート面積１２１、アンテナルール１２２を抽出する（ステップＳ１６）。ここでは一例として、図５に示す論理セル５００のアンテナ用ライブラリ１０１から、第１配線層の配線の面積が“２”であることを示すアンテナ配線情報１１２と、ゲート面積が“２”であることを示すゲート面積１２１と、第１配線層のアンテナ基準が“５００”、及び第２配線層のアンテナ基準が“５００”であることを示すアンテナルール１２２が、抽出される。
【００３９】
又、設計支援装置１０は、ステップＳ１１において抽出した配線セルにおける配線面積を、当該配線セルのアンテナ用ライブラリ１０１から抽出する（ステップＳ１７）。ここでは一例として、図３に示す配線セル４００のアンテナ用ライブラリ１０１から、第１配線層の配線面積が“７”であることを示すアンテナ配線情報１１２が抽出される。
【００４０】
続いて、設計支援装置１０は、ステップＳ１５で代入された変数Ｍが“０”か“１”かによって、論理セルと配線セルとが隣接しているか否かを判定する（ステップＳ１８）。変数Ｍが“０”に設定されている場合、設計支援装置１０は、論理セルと配線セルが離隔していると判定し、当該セルの端子間を配線で接続する処理に移行する（ステップＳ２０）。ここでは一例として、変数Ｍが“０”に設定されているため、図７Ｂに示すように、論理セル５００の入力端子５０１と、配線セル４００の出力端子４０２との間を配線５５１（第４配線）によって接続する。ステップＳ２０の配線工程では、配置配線データ１００、アンテナ用ライブラリ１０１を利用して配線が行われる。詳細には、設計支援装置１０は、論理セル５００のアンテナ用ライブラリ１０１を参照して、論理セル５００の入力端子５０１（Ｐｉｎ５０１）に接続する配線面積が、アンテナルール１２２に従った面積となるように、出力端子５０１と配線セル４００（出力端子４０２）との間を配線する。例えば、図５を参照して、端子情報１１１に示される入力端子“Ｐｉｎ５０１”に接続するゲート面積“２”とアンテナルール１２２で規定される配線面積“５００”との積“１０００”が、当該入力端子“Ｐｉｎ５０１”に接続可能な配線層毎の配線面積の最大値となる。設計支援装置１０は、この最大値を越えないように、当該入力端子“Ｐｉｎ５０１”と配線セル４００の出力端子“Ｐｉｎ４０２”との間を配線する。尚、ステップＳ２０では、ステップＳ１１において抽出された端子間のみの配線が行われる。
【００４１】
配線後、設計支援装置１０は、セル間を接続した配線の面積を算出する（ステップＳ２１）。ここでは、図７Ｂに示す配線５５１の面積が算出される。
【００４２】
続いて、設計支援装置１０は、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ２２）。詳細には、設計支援装置１０は、ステップＳ１６において抽出した、論理セルのアンテナ配線情報１１２、ゲート面積１２１、及びアンテナルール１２２と、ステップＳ１７において抽出した、配線セルのアンテナ配線情報１１２と、ステップＳ２１で算出した配線面積とを、配線セルのアンテナ用ライブラリ１０１に追加して、新たなアンテナ用ライブラリ２０１を生成する。この際、同一の配線層毎に、配線セルの配線面積に対して論理セルの配線面積や、ステップＳ２１で算出された配線面積が加算される。尚、アンテナ用ライブラリ２０１は、記憶装置１３に記録される。
【００４３】
例えば、図３に示す配線セル４００のアンテナ用ライブラリ１０１に対し、図５に示す論理セル５００のアンテナ配線情報１１２“２（第１配線層）”、ゲート面積１２１“２”、アンテナルール１２２“５００（第１配線層）”、“５００（第２配線層）”が追加されるとともに、図７Ｂに示す配線５５１の面積“２”が追加される。ここでは、配線セル４００の配線４０３の配線面積“７（第１配線層）”に対し、配線４０３と同じ第１配線層の配線５０３の配線面積“２”が加算される。又、ステップＳ２０において追加された配線５５３が第１配線層に形成される場合、配線４０３と配線５０３の面積の合計“９”に、更に配線５５３の面積“２”が加算される。このようにして、配線セル４００のアンテナ用ライブラリ１０１が、図９に示すような新たなアンテナ用ライブラリ２０１として変更される。
【００４４】
図９を参照して、変更後のアンテナ用ライブラリ２０１には、端子情報１１１として、入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３、配線５５３、配線４０３の配線面積の合計“１１”と、配線５０３、配線５５３、配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、変更後のアンテナ用ライブラリ２０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。
【００４５】
一方、ステップＳ１１において、図１０Ａに示される配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との組合せが抽出された場合、設計支援装置１０は、ステップＳ１５において配線セル４００と論理セル５００が隣接しているとして変数Ｍに“１”を代入する。この場合、ステップＳ１８において、設計支援装置１０は、論理セルと配線セルが隣接していると判定し、当該セル間の配線を行わずに、配線セルのアンテナ用ライブラリの変更処理を行う（ステップＳ１９）。
【００４６】
ステップＳ１９において設計支援装置１０は、ステップＳ２２と同様に、論理セル５００のアンテナルール等に基づいて配線セル４００のアンテナ用ライブラリ１０１を変更する。ただし、ここでは、論理セル５００と配線セル４００との間には配線が形成されないため、ステップＳ２２で行われた追加配線の面積を配線セル４００の配線面積に加算する処理は省略される。
【００４７】
例えば、図３に示す配線セル４００のアンテナ用ライブラリ１０１に対し、図５に示す論理セル５００のアンテナ配線情報１１２“２（第１配線層）”、ゲート面積１２１“２”、アンテナルール１２２“５００（第１配線層）”、“５００（第２配線層）”が追加される。ここでは、配線セル４００の配線４０３の配線面積“７（第１配線層）”に対し、配線４０３と同じ第１配線層の配線５０３の配線面積“２”が加算される。このようにして、配線セル４００のアンテナ用ライブラリ１０１が、図１１に示すような新たなアンテナ用ライブラリ２０１として変更される。
【００４８】
図１１を参照して、変更後のアンテナ用ライブラリ２０１には、端子情報１１１として、入力端子４０１を示す“Ｐｉｎ４０１”が規定され、アンテナ配線情報１１２として、アンテナ配線となり得る配線５０３、配線４０３の配線面積の合計“９”と、配線５０３、配線４０３が形成される第１配線層“Ｍ１”を示す情報が規定される。更に、変更後のアンテナ用ライブラリ２０１には、ゲート面積としてゲート５０５が形成される領域の面積“２”が規定され、アンテナルール１２２として、ゲート５０５の面積に対する、ゲート５０５に接続する配線の面積の比の基準値が配線層毎に規定される。ここでは、ゲート５０５のゲート面積に対する第１配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定され、ゲート５０５のゲート面積に対する第２配線層“Ｍ１”の配線面積の比（アンテナ基準）が“５００”に規定される。これにより、第１配線層、第２配線層ともに、アンテナエラーなしにゲート５０５に接続可能な配線の面積は、ゲート面積“２”の５００倍“１０００”以内と規定される。
【００４９】
ステップＳ１９やステップＳ２２において配線セルのアンテナ用ライブラリ１０１が変更されると、ステップＳ１１の組合せ抽出工程に移行し、アンテナ検証対象となるゲートを有する論理セルの端子と当該ゲートに接続する端子を有する配線セルとの組合せが抽出されなくなるまで、上述の処理が繰り返される。尚、ステップＳ１９、Ｓ２２では、ステップＳ１１において抽出された配線セルのアンテナ用ライブラリ１０１のみがアンテナ用ライブラリ２０１として変更され、他のセルのアンテナ用ライブラリ１０１は、変更されずに後述する配線処理（ステップＳ２４）やアンテナ検証（ステップＳ２５）に利用される。
【００５０】
以上のような動作により、論理セル５００のアンテナ用ライブラリ１０１に規定されたゲート面積１２１やアンテナルール１２２、及び論理セル５００内の配線面積が、配線セル４００のアンテナ用ライブラリ１０１に追加され、アンテナ用ライブラリ２０１が生成される。
【００５１】
組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。設計支援装置１０は、ステップＳ１０からＳ２２において配置されたセルや配線の配置座標を配置配線データ１００に追加し、配置配線データ２００として出力する（ステップＳ２３）。
【００５２】
続いて、設計支援装置１０は、配置配線データ２００、アンテナ用ライブラリ１０１、２０１を使用して未配線領域の配線を行い、アンテナ検証を行う（ステップＳ２４、Ｓ２５）。ここでは、ステップＳ２０において配線した領域以外の配線を必要とする箇所を配線する。例えば、図７Ｂに示す配線セル４００の入力端子４０１と論理セル５１０の出力端子５１３との間が、アンテナ用ライブラリ２０１の情報に基づいて配線５５０（第１配線）で接続され、図７Ｃに示すレイアウトとなる。あるいは、図１０Ａに示す配線セル４００の入力端子４０１と論理セル５１０の出力端子５１３との間が、アンテナ用ライブラリ２０１の情報に基づいて配線５５０で接続され、図１０Ｂに示すレイアウトとなる。更に、ステップＳ１１において抽出された端子対以外の端子間が配線される。この際、必要に応じて、ステップＳ２０と同様にアンテナ用ライブラリ１０１に従った配線面積で配線される。
【００５３】
全ての配線が終了すると、設計支援装置１０は、ステップＳ２４において接続された配線に対してアンテナ検証を行う（ステップＳ２５）。ここでは、ステップＳ２４の前に配置されたセルや配線、タイミング規格等により置き換えられた配線が、アンテナルールを満足しているか否かが確認される。詳細には、設計支援装置１０は、記憶装置１３に記録されたアンテナ用ライブラリ１０１、２０１から、ステップＳ２４において配線が接続されたセルのアンテナ用ライブラリを抽出し、これを用いて当該配線のアンテナ検証を行う。ここでは、設計支援装置１０は、抽出されたアンテナ用ライブラリから、アンテナ検証対象となるゲート及びアンテナルールを特定し、当該ゲートに接続された配線面積が、当該アンテナルールを満足するか否かを、配線層毎に検証する。
【００５４】
例えば、ステップＳ２４において第１論理セルと第２論理セルとが配線で接続された場合、第１論理セルのアンテナ用ライブラリ１０１が抽出され、第１論理セルのゲートがアンテナ検証対象となる。この場合、設計支援装置１０は、第１論理セルのアンテナ用ライブラリ１０１に従って当該配線の面積を検証する。
【００５５】
一方、ステップＳ２４において配線セルに配線が接続された場合、当該配線セルのアンテナ用ライブラリ２０１が抽出され、アンテナ用ライブラリ２０１に規定されたゲートがアンテナ検証対象となる。この場合、設計支援装置１０は、ステップＳ１９やステップＳ２２によって変更された配線セルのアンテナ用ライブラリ２０１に従って、ステップＳ２４において接続された配線の面積を検証する。例えば、図７Ｃに示すゲート５０５に対するアンテナ検証では、図９に示す配線セル４００のアンテナ用ライブラリ２０１に従って、配線５５０の面積が検証される。図９に示すアンテナ用ライブラリ２０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“１１”が含まれるため、ゲート面積１２１“２”に対する、配線５５０の面積“Ｘ”と面積“１１”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。あるいは、図１０Ｂに示すゲート５０５に対するアンテナ検証では、図１１に示す配線セル４００のアンテナ用ライブラリ２０１に従って、配線５５０の面積が検証される。図１１に示すアンテナ用ライブラリ２０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“９”が含まれるため、ゲート面積１２１“２”に対する、配線５５０の面積“Ｙ”と面積“９”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００５６】
ステップＳ２５のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてエラー箇所の配線を修正する（ステップＳ２５Ｙｅｓ、ステップＳ２６）。配線の修正後は、再びアンテナ検証工程（ステップＳ２５）に移行する。設計支援装置１０は、アンテナエラーが検出されなくなるまで、配線（修正）工程（ステップＳ２４）とアンテナ検証工程（ステップＳ２５）を繰り返し、アンテナエラーが検出されなった時点の配置配線結果を、例えばＧＤＳ（Ｇｒａｐｈｉｃ Ｄａｔａ Ｓｙｓｔｅｍ）形式のチップレイアウト情報として記憶装置１３に記録する。
【００５７】
例えば、図７Ｃに示すレイアウトにおいて、ゲート面積１２１“２”に対する、配線５５０の面積“Ｘ”と面積“１１”の和の比“（Ｘ＋１１）／２”が、アンテナルールである“５００”より大きい場合、アンテナエラーと判定され、配線５５０は修正される。又、“（Ｘ＋１１）／２”が“５００”以下である場合、アンテナエラーなしと判定される。あるいは、図１０Ｂに示すレイアウトにおいて、ゲート面積１２１“２”に対する、配線５５０の面積“Ｙ”と面積“９”の和の比“（Ｙ＋９）／２”が、アンテナルールである“５００”より大きい場合、アンテナエラーと判定され、配線５５０は修正される。又、“（Ｙ＋９）／２”が“５００”以下である場合、アンテナエラーなしと判定される。
【００５８】
従来、配線セルのアンテナ用ライブラリには、アンテナ検証対象となるゲートの面積やアンテナルールが規定されていない。このため、配線セルの入力端子と論理セルの出力端子との間を接続する配線が、アンテナエラーとなるか否かを、配置配線フェーズにおいて検証することはできなかった。しかし、本発明では、配線セルのアンテナ用ライブラリ２０１に、ゲートに接続された既配線の配線面積（アンテナ配線情報１１２）、ゲート面積１２１、アンテナルール１２２が規定されている。設計支援装置１０は、このアンテナ用ライブラリ２０１を利用することで、配線セルから延設される配線に対するアンテナ検証を実施することができる。すなわち、本発明では、配置配線フェーズにおいて、アンテナルールを満足しながら配線セルの配置及び当該配線セルと他の論理セルとの間の配線を行うことができる。このように、本発明によれば、自動配置配線工程においてアンテナエラーを収束することができるため、ＧＤＳ出力後のＤＲＣにおいてアンテナエラーによる手戻りは無くなり、設計工数は削減される。
【００５９】
上述の実施例では、配線セル４００や、アンテナ検証対象のゲートと配線セル４００とを接続する配線５５１に対するアンテナ検証は、ステップＳ２４の配線工程の後に、他の配線に対するアンテナ検証と同時に行われているが、これに限らない。例えば、配線セル４００や配線５５１に対するアンテナ検証は、図１２に示す設計方法のように、ステップＳ１９やステップＳ２２のアンテナ用ライブラリ変更工程の前に行われても良い。
【００６０】
図１２は、配線セルのアンテナ用ライブラリの変更工程の前にアンテナ検証が行われる場合の設計動作の一例を示すフロー図である。図１２を参照して、ステップＳ１０からステップＳ１８までは、図６に示す設計動作と同様であるので、その説明は省略する。
【００６１】
ステップＳ１８のセル隣接確認工程において、変数Ｍが“０”に設定されている場合、設計支援装置１０は、論理セルと配線セルが離隔していると判定し、当該セルの端子間を配線で接続する処理に移行する（ステップＳ２０）。ステップＳ２０以降を、図７Ａに示すレイアウトに対する処理を一例に説明する。ステップＳ２０の配線工程では、図６に示す一例と同様に、配置配線データ１００、アンテナ用ライブラリ１０１を利用して配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との間が配線５５１によって接続される。
【００６２】
続いて、論理セル５００のアンテナ用ライブラリ１０１に従い、配線セル４００における配線４０３、及び配線５５１に対するアンテナ検証が行われる（ステップＳ７２）。例えば、図５に示す論理セル５００のアンテナ用ライブラリ１０１に従って、配線５５１と配線４０３の面積の総和が検証される。ここでは、図５に示すアンテナ用ライブラリ１０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“７”が含まれるため、ゲート面積１２１“２”に対する、配線５５１と配線４０３の面積の総和“Ｘ１”と面積“７”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００６３】
ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてステップＳ１０の配置工程まで戻り、配線セル４００や論理セル５００の配置位置の調整や、論理セル５００を変更する（ステップＳ７２Ｙｅｓ、ステップＳ７３）。ここで、設計支援装置１０は、配線セル４００と論理セル５００の配置距離を縮めるか、論理セル５００を入力ゲート５０５の面積が大きい論理セルに変更することが好ましい。
【００６４】
ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出しない場合、設計支援装置１０は、セル間を接続した配線の面積を算出する（ステップＳ７２Ｎｏ、Ｓ２１）。ここでは、図７Ｂに示す配線５５１の面積が算出される。
【００６５】
続いて、設計支援装置１０は、図６に示す一例と同様に、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ２２）。詳細には、設計支援装置１０は、ステップＳ１６において抽出した、論理セルのアンテナ配線情報１１２、ゲート面積１２１、及びアンテナルール１２２と、ステップＳ１７において抽出した、配線セルのアンテナ配線情報１１２と、ステップＳ２１で算出した配線面積とを、配線セルのアンテナ用ライブラリ１０１に追加して、新たなアンテナ用ライブラリ２０１を生成する。この際、同一の配線層毎に、配線セルの配線面積に対して論理セルの配線面積や、ステップＳ２１で算出された配線面積が加算される。尚、アンテナ用ライブラリ２０１は、記憶装置１３に記録される。
【００６６】
一方、ステップＳ１１において、図１０Ａに示される配線セル４００の出力端子４０２と論理セル５００の入力端子５０１との組合せが抽出された場合、設計支援装置１０は、ステップＳ１５において配線セル４００と論理セル５００が隣接しているとして変数Ｍに“１”を代入する。この場合、ステップＳ１８において、設計支援装置１０は、論理セルと配線セルが隣接していると判定し、当該セル間の配線を行わずに、ゲート５０５に接続する配線セル４００に対してアンテナ検証を行う（ステップＳ７０）。
【００６７】
ステップＳ７０では、例えば、図５に示す論理セル５００のアンテナ用ライブラリ１０１に従って、配線５５１と配線４０３の面積の総和が検証される。ここでは、図５に示すアンテナ用ライブラリ１０１には、ゲート５０５に接続される第１配線層のアンテナ配線の面積“７”が含まれるため、ゲート面積１２１“２”に対する、配線４０３の面積“Ｙ１”と面積“７”の和の比が、アンテナルール１２２で規定される“５００”以下となるかが検証される。
【００６８】
ステップＳ７０のアンテナ検証工程において、アンテナエラーを検出した場合、設計支援装置１０は、エラー箇所をレポートしてステップＳ１０の配置工程まで戻り、配線面積の小さい配線セル４００に変更するか、論理セル５００を入力ゲート５０５の面積が大きい論理セルに変更する（ステップＳ７０Ｙｅｓ、ステップＳ７１）。尚、ここでは、配線セル４００や論理セル５００の配置位置の調整や、論理セル５００のサイズ調整が行われても良い。
【００６９】
一方、ステップＳ７２のアンテナ検証工程において、アンテナエラーを検出しない場合、設計支援装置１０は、図６に示す一例と同様に、論理セルのアンテナルール等に基づいて配線セルのアンテナ用ライブラリ１０１を変更する（ステップＳ１９）。ステップＳ１９において設計支援装置１０は、ステップＳ２２と同様に、論理セル５００のアンテナルール等に基づいて配線セル４００のアンテナ用ライブラリ１０１を変更する。ただし、ここでは、論理セル５００と配線セル４００との間には配線が形成されないため、ステップＳ２２で行われた追加配線の面積を配線セル４００の配線面積に加算する処理は省略される。
【００７０】
ステップＳ１９やステップＳ２２において配線セルのアンテナ用ライブラリ１０１が変更されると、ステップＳ１１の組合せ抽出工程に移行し、アンテナ検証対象となるゲートを有する論理セルの端子と当該ゲートに接続する端子を有する配線セルとの組合せが抽出されなくなるまで、上述の処理が繰り返される。尚、ステップＳ１９、Ｓ２２では、ステップＳ１１において抽出された配線セルのアンテナ用ライブラリ１０１のみがアンテナ用ライブラリ２０１として変更され、他のセルのアンテナ用ライブラリ１０１は、変更されずに後述する配線処理（ステップＳ２４）やアンテナ検証（ステップＳ２５）に利用される。
【００７１】
以上のような動作により、論理セル５００のアンテナ用ライブラリ１０１に規定されたゲート面積１２１やアンテナルール１２２、及び論理セル５００内の配線面積が、配線セル４００のアンテナ用ライブラリ１０１に追加され、アンテナ用ライブラリ２０１が生成される。本実施例において生成されるアンテナ用ライブラリ２０１は、アンテナ検証によってアンテナエラーがないと判定された配線面積を含むこととなる。
【００７２】
組合せ抽出工程（ステップＳ１１）において組合せ抽出データ２１０が抽出されない場合（変数Ｎが“０”）、設計支援装置１０は、全てのセルの組合せ（端子の組合せ）の抽出が完了したと判断し、ステップＳ２３に移行する。ステップＳ２３以降の処理は、図６に示す一例と同様に行われるが、本実施例では、ステップＳ２４の配線工程の前に、ゲート５０５から配線セル４００に至る配線面積が、当該ゲート５０５に規定されたアンテナルールを満足するように予め設定されている。このため、ステップＳ２５においてアンテナエラーとなる可能性が低くなる。この結果、ステップＳ２５からステップＳ２５への手戻り回数が少なくなり、設計ＴＡＴを更に短縮することが可能となる。
【００７３】
以上のように本発明によれば、配線セルのアンテナ用ライブラリにゲート面積、アンテナルールが追加されるため、配置配線工程においても配線セルから延設される配線に対し、アンテナ検証を行うことが可能となる。これにより、レイアウト情報（ＧＤＳデータ）出力後のＤＲＣにおいてアンテナエラーとなる可能性が低くなり、ＤＲＣから配置配線工程への手戻り回数が削減される。
【００７４】
本レイアウト設計後における製造プロセスでは、ＤＲＣを終えたレイアウト情報を用いてシリコン基板表面にマスクが形成され、エッチング等の処理を経て半導体集積回路が作製される。
【００７５】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。例えば、ステップＳ１９、Ｓ２２、Ｓ２５、Ｓ７０、Ｓ７２におけるアンテナ検証では、配線面積のみならずビアサイズ等も考慮され得る。この場合、アンテナ用ライブラリ２０１には、ゲート５０５から配線セル４００までに形成されるビアのサイズも追加される。
【００７６】
又、図１３に示すように、設計支援装置１０は、インターネット２０を介して、記憶装置１３を有するサーバ３０に接続されていても良い。この場合、設計支援装置１０は、サーバ３０内の記憶装置１３から、配置配線データ１００やアンテナ用ライブラリ１０１を取得して、レイアウト設計を行う。
【符号の説明】
【００７７】
１０：設計支援装置
１３：記憶装置
１４：入力装置
１５：出力装置
１６：バス
２０：インターネット
３０：サーバ
１００、２００：配置配線データ
１０１、２０１：アンテナ用ライブラリ
１１１：端子情報
１１２：アンテナ配線情報
１２１：ゲート面積
１２２：アンテナルール
２１０：組合せ抽出データ
２１１：配線セル名
２１２：論理セル名
２１３：ネット名
２１４：配線セルサイズ
２１５：配線セル配置座標
２１６：論理セルサイズ
２１７：論理セル配置座標
３００：設計プログラム
４００：配線セル
４０１、５０１、５１１：入力端子
４０２、５０２、５１２：出力端子
４０３、５０３、５０４、５１３、５１４、５５０、５５１：：配線
５００：論理セル
５０５、５１５：ゲート
５０６、５０７、５１６、５１７：拡散層
【特許請求の範囲】
【請求項１】
コンピュータ装置によって実行される半導体集積回路の設計方法であって、
記憶装置に記録されたネットリストに従い、論理セルと配線セルをチップ上に配置するステップと、
前記論理セル内のゲートに対するアンテナルールを前記配線セルの第１アンテナ用ライブラリに追加することで、前記第１アンテナ用ライブラリを第２アンテナ用ライブラリに変更するステップと、
前記配線セルと他の論理セルとを第１配線で接続するステップと、
前記第２アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する前記第１配線の面積の比を検証する第１検証ステップと
を具備する
半導体集積回路の設計方法。
【請求項２】
請求項１に記載の半導体集積回路の設計方法において、
前記第１アンテナ用ライブラリには、前記配線セル内の第２配線の面積が規定され、
前記論理セルの第３アンテナ用ライブラリには、前記ゲートの面積と、前記論理セル内において前記ゲートに接続される第３配線の面積と、前記アンテナルールが規定され、
前記第２アンテナ用ライブラリに変更するステップは、
前記第１アンテナ用ライブラリに、前記ゲート面積及び前記アンテナルールを追加するステップと、
前記第１アンテナ用ライブラリにおいて、前記第２配線の面積に前記第３配線の面積を加算するステップと
を備え、
前記第１検証ステップは、前記第２アンテナ用ライブラリに規定された配線面積と前記第１面積との和と、前記第２アンテナ用ライブラリに規定されたゲート面積との比が前記アンテナルールを満足するかを検証するステップを備える
半導体集積回路の設計方法。
【請求項３】
請求項２に記載の半導体集積回路の設計方法において、
前記論理セルと前記配線セルとを第４配線によって接続するステップを更に具備し、
前記第２アンテナ用ライブラリに変更するステップは、
前記第４配線の面積を算出するステップと、
前記第１アンテナ用ライブラリにおいて、前記第２配線の面積に前記第３配線の面積及び前記第４配線の面積を加算するステップと
を備える
半導体集積回路の設計方法。
【請求項４】
請求項３に記載の半導体集積回路の設計方法において、
前記ゲートを備える前記論理セルを特定するステップと、
前記ゲートに接続される前記配線セルを特定するステップと、
前記論理セルと前記配線セルとが離隔しているか否かを判定するステップと
を更に具備し、
前記論理セルと前記配線セルとが離隔している場合、前記ゲートと前記配線セルとを前記第４配線によって接続するステップを備える
半導体集積回路の設計方法。
【請求項５】
請求項２から４のいずれか１項に記載の半導体集積回路の設計方法において、
前記第２アンテナ用ライブラリに変更するステップの前に、前記第３アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する、第２配線と前記第４配線の面積和の比を検証する第２検証ステップを更に具備し、
前記第２検証ステップにおいて、アンテナエラーと判定された場合、前記論理セルと配線セルの少なくとも一方を変更する
半導体集積回路の設計方法。
【請求項６】
請求項２から５のいずれか１項に記載の半導体集積回路の設計方法において、
前記第２アンテナ用ライブラリに変更するステップの前に、前記第３アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する第２配線の比を検証する第３検証ステップを更に具備し、
前記第３検証ステップにおいて、アンテナエラーと判定された場合、前記論理セルと配線セルの少なくとも一方を変更する
半導体集積回路の設計方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体集積回路の設計方法をコンピュータに実行させる設計プログラム。
【請求項８】
請求項７に記載の設計プログラムが記録された記憶装置と、
前記設計プログラムを実行するＣＰＵと
を具備する
半導体集積回路の設計支援装置。
【請求項１】
コンピュータ装置によって実行される半導体集積回路の設計方法であって、
記憶装置に記録されたネットリストに従い、論理セルと配線セルをチップ上に配置するステップと、
前記論理セル内のゲートに対するアンテナルールを前記配線セルの第１アンテナ用ライブラリに追加することで、前記第１アンテナ用ライブラリを第２アンテナ用ライブラリに変更するステップと、
前記配線セルと他の論理セルとを第１配線で接続するステップと、
前記第２アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する前記第１配線の面積の比を検証する第１検証ステップと
を具備する
半導体集積回路の設計方法。
【請求項２】
請求項１に記載の半導体集積回路の設計方法において、
前記第１アンテナ用ライブラリには、前記配線セル内の第２配線の面積が規定され、
前記論理セルの第３アンテナ用ライブラリには、前記ゲートの面積と、前記論理セル内において前記ゲートに接続される第３配線の面積と、前記アンテナルールが規定され、
前記第２アンテナ用ライブラリに変更するステップは、
前記第１アンテナ用ライブラリに、前記ゲート面積及び前記アンテナルールを追加するステップと、
前記第１アンテナ用ライブラリにおいて、前記第２配線の面積に前記第３配線の面積を加算するステップと
を備え、
前記第１検証ステップは、前記第２アンテナ用ライブラリに規定された配線面積と前記第１面積との和と、前記第２アンテナ用ライブラリに規定されたゲート面積との比が前記アンテナルールを満足するかを検証するステップを備える
半導体集積回路の設計方法。
【請求項３】
請求項２に記載の半導体集積回路の設計方法において、
前記論理セルと前記配線セルとを第４配線によって接続するステップを更に具備し、
前記第２アンテナ用ライブラリに変更するステップは、
前記第４配線の面積を算出するステップと、
前記第１アンテナ用ライブラリにおいて、前記第２配線の面積に前記第３配線の面積及び前記第４配線の面積を加算するステップと
を備える
半導体集積回路の設計方法。
【請求項４】
請求項３に記載の半導体集積回路の設計方法において、
前記ゲートを備える前記論理セルを特定するステップと、
前記ゲートに接続される前記配線セルを特定するステップと、
前記論理セルと前記配線セルとが離隔しているか否かを判定するステップと
を更に具備し、
前記論理セルと前記配線セルとが離隔している場合、前記ゲートと前記配線セルとを前記第４配線によって接続するステップを備える
半導体集積回路の設計方法。
【請求項５】
請求項２から４のいずれか１項に記載の半導体集積回路の設計方法において、
前記第２アンテナ用ライブラリに変更するステップの前に、前記第３アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する、第２配線と前記第４配線の面積和の比を検証する第２検証ステップを更に具備し、
前記第２検証ステップにおいて、アンテナエラーと判定された場合、前記論理セルと配線セルの少なくとも一方を変更する
半導体集積回路の設計方法。
【請求項６】
請求項２から５のいずれか１項に記載の半導体集積回路の設計方法において、
前記第２アンテナ用ライブラリに変更するステップの前に、前記第３アンテナ用ライブラリに規定されたアンテナルールに従い、前記ゲートの面積に対する第２配線の比を検証する第３検証ステップを更に具備し、
前記第３検証ステップにおいて、アンテナエラーと判定された場合、前記論理セルと配線セルの少なくとも一方を変更する
半導体集積回路の設計方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体集積回路の設計方法をコンピュータに実行させる設計プログラム。
【請求項８】
請求項７に記載の設計プログラムが記録された記憶装置と、
前記設計プログラムを実行するＣＰＵと
を具備する
半導体集積回路の設計支援装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２１２３９３（Ｐ２０１２−２１２３９３Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−７８５５７（Ｐ２０１１−７８５５７）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]