半導体素子の微細パターン形成方法
【課題】本発明は、半導体素子の微細パターン形成方法に関する。
【解決手段】より具体的には被食刻層が備えられた基板上に第１〜第３のマスクパターンからなる積層パターンを形成する段階と、前記第３のマスク膜を食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出するスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる段階と、前記スピンオンカーボン層を除去する段階とを含む半導体素子の微細パターン形成方法に関する。
【解決手段】より具体的には被食刻層が備えられた基板上に第１〜第３のマスクパターンからなる積層パターンを形成する段階と、前記第３のマスク膜を食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出するスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる段階と、前記スピンオンカーボン層を除去する段階とを含む半導体素子の微細パターン形成方法に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の微細パターン形成方法に関するものである。
【背景技術】
【０００２】
今日、コンピュータのような情報媒体の急速な普及に伴い半導体装置も飛躍的に発展している。その機能面において、半導体装置は高速に動作すると共に大容量の格納能力を有しなければならない。このような要求に応えるため、製造コストは低くとも集積度、信頼度及びデータをアクセス(access)する電気的特性は向上した半導体素子の製造のための工程設備や工程技術の開発が切実に求められる。
素子の集積度を向上させるための方法中の１つにフォトリソグラフィ技術がある。前記フォトリソグラフィ技術は、ＡｒＦ(１９３ｎｍ)またはＶＵＶ(１５７ｎｍ)のような短波長の化学増幅型の遠紫外線(Deep Ultra Violet；ＤＵＶ)光源を用いる露光技術と、前記露光源に適したフォトレジスト物質を利用して微細なパターンを形成する技術である。
半導体素子の大きさが徐々に微細化していくに伴い、前記フォトリソグラフィ技術の適用時にパターン線幅の臨界寸法(critical dimension)を制御するのが重要な問題として台頭している。一般に、半導体素子の速度はパターン線幅の臨界寸法、即ちパターンの線幅の大きさが小さいほど速くなり、素子の性能も向上する。
しかし、通常開口数が１．２以下のＡｒＦ露光装備を用いるフォトリソグラフィ技術の限界上、１回の露光工程では４０ｎｍ以下のラインアンドスペース(line/space)パターン等を形成するのが困難である。
したがって、フォトリソグラフィ技術の解像度向上及び工程マージン拡張の一環として二重パターニング技術(double patterning technology)は開発された。二重パターニング技術は、フォトレジストが塗布されたウェーハ上に２つのマスクを利用しそれぞれ露光して現像する技術であり、複雑なパターンや、稠密な(dense)パターン及び分離されたパターン(isolated pattern)を形成する技術である。
一方、前記二重パターニング技術はパターニングのため相違する２つのマスクを利用するため、単一マスクを用いるパターニング技術より製造コストと時間対比効率性(turn-around-time)が低いので、生産高(throughput)が低下する。さらに、セル領域で露光装備の解像力限界より小さいピッチを有するパターンを形成するとき、架空のイメージ(illusory image)が重畳して所望の形態のパターンを得ることができず、アライメント(alignment)時にオーバレイ(overlay)誤整合(miss align)が発生するなど幾多の短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、前記の従来の問題点を改善するため提供されたもので、被食刻層の上部にマスクパターンを形成し、第２のマスクパターン線幅をトリミング工程で縮小した後、スピンオンカーボン物質を全面にコーティングし、前記スピンオンカーボン物質を食刻バリア(etch barrier)に第２のマスクパターンを除去することにより、均一な線幅を有する微細な下部マスクパターンを形成することができる半導体素子の微細パターン形成方法を提供することに目的がある。
【課題を解決するための手段】
【０００４】
より具体的に、本発明では被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、前記第２及び第３のマスク膜をパターニングする段階と、前記第２及び第３のマスクパターンを食刻マスクに第１のマスク膜をパターニングする段階と、前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出させるスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、前記スピンオンカーボン層を除去する段階とを含む半導体素子の微細パターン形成方法を提供する。
【０００５】
このとき、前記被食刻層は最上段部にポリマー層が積層された絶縁膜を含む導電層である。さらに、前記第１及び第３のマスク膜は、第２のマスク膜と食刻選択比が相違する膜で形成する。例えば、前記第１のマスク膜はタングステン層であり、第２のマスク膜はシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜及びこれらを１つ以上含む積層膜であり、前記第３のマスク膜は非晶質炭素層、非晶質炭素層とシリコン酸化窒化膜の積層膜または多機能マスク膜である。
【０００６】
このとき、前記多機能マスク膜はｉ）炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン(spin on carbon)物質、またはii）ケイ素(Ｓｉ)成分含量が全体重合体重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含むマスク組成物で形成される。
前記ii）ケイ素化合物はケイ素含有重合体、ケイ素含有重合体のオリゴマー及びＳＯＧ物質でなる群から選択される化合物であり、前記ＳＯＧ物質はＨＳＱ（hydrogen silses-quioxane)またはＭＳＱ(methyl silses-quioxane)である。
前記第２のマスク膜パターンの側面食刻の段階は、第１のマスク膜及び第３のマスク膜より第２のマスク膜がより速やかに食刻され得るトリミング食刻工程で行なわれる。
【０００７】
このとき、前記トリミング食刻工程は、フッ化炭化水素(例えば、ＣＨｘＦｙ、このときx及びｙ＝１〜１０の実数である)ガス及びＳＦ６ガスを２〜１０:１の流量比で混合した食刻ガスで行なわれるものの、前記ＣＨｘＦｙガスはＣＨＦ３ガスである。
このとき、前記第２のマスクパターンの側面食刻の段階後に得られた第２のマスクパターンの線幅は、縮小前の第２のマスクパターンの線幅に対し大凡２０〜５０％、具体的に大凡３０〜４０％に縮小された大きさを有するのが好ましい。
前記第３のマスクパターン及びスピンオンカーボン層除去の段階は、酸素アッシング工程で行なわれる。最終的に得られるマスクパターンの線幅：マスクパターン間の間隔は実質的に１：１であるのが好ましい。
【０００８】
このとき、前記本発明に係る方法はより具体的に、被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、前記第２及び第３のマスク膜をパターニングする段階と、前記第２及び第３のマスクパターンを食刻マスクに第１のマスク膜を部分食刻する段階と、前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出させる平坦化されたスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、前記被食刻層が露出するまでスピンオンカーボン層及び第１のマスク膜の一部を除去する段階とを含む半導体素子の微細パターン形成方法を提供することができる。
【０００９】
即ち、前記第１のマスク膜に対する部分食刻工程の段階は、被食刻層パターンが露出しないよう下部が互いに連結された第１のマスクパターンを形成する。
本発明に係る方法は、フォトレジスト食刻マスク工程の段階を一段階のみ含むため、製造コスト及び工程段階を単純化させることができるので、時間対比生産効率性を向上させることができる。
さらに、本発明に係る方法では従来の方法の遂行時に発生していたフォトレジストパターン間の重畳に伴うオーバレイ誤整合の問題を改善することができるので、現在リソグラフィ装備で得ることができないピッチ(pitch)を有するパターンを得ることができる。
【発明の効果】
【００１０】
本発明では、被食刻層の上部にトリミング食刻工程で従来のリソグラフィ装備で得ることのできる線幅より小さい線幅のマスクパターンを形成した後、スピンオンカーボン物質を全面にコーティングし、前記スピンオンカーボン層を食刻バリアに前記の上部マスクパターンと下部マスク膜を食刻することにより、工程段階を単純化させることができるだけでなく、現在使用される露光装備の重畳正確度と係りなく均一な線幅を有する微細なパターンを形成することができる。
【発明を実施するための最良の形態】
【００１１】
従来のi）二重露光及び食刻技術(double expose etch technology；以下、「ＤＥＥＴ」と称する)及びii）スペーサパターニング技術(spacer patterning technology；以下、「ＳＰＴ」と称する)が開発され、現在半導体素子の量産工程に適用されている。
前記i）ＤＥＥＴは所望のパターン線幅より二倍の線幅を有する第１のパターンを形成した後、第１のパターンの間に同じ線幅周期を有する第２のパターンを形成する技術である。より具体的に、前記ＤＥＥＴは、ａ）ポジティブ方法と、ｂ）ネガティブ方法とに分けることができる。
【００１２】
ａ）ポジティブ方法は、図１に示されているように半導体基板１上に被食刻層３、第１のマスク膜５、第２のマスク膜７及び第１のポジティブフォトレジストパターン８を形成した後、第１のフォトレジストパターン８を食刻マスクに利用して第２のマスク膜パターン７‐１を形成する。次に、前記第２のマスク膜パターン７‐１の間に第２のポジティブフォトレジストパターン９を形成した後、先に形成された第２のマスク膜パターン７‐１と、後に形成された第２のフォトレジストパターン９を全て食刻マスクに利用して第１のマスクパターン５‐１を形成する方法である。
【００１３】
ｂ）ネガティブ方法は、図２に示されているように半導体基板２１上に被食刻層２３、第１のマスク膜２５、第２のマスク膜２７及び第１のネガティブフォトレジストパターン２８を形成した後、第１のネガティブフォトレジストパターン２８を食刻マスクに利用して第２のマスク膜パターン２７‐１を形成する。次に、前記第２のマスク膜パターン２７‐１の上部に第２のネガティブフォトレジストパターン２９を形成した後、これを食刻マスクに利用して第２のマスク膜パターン２７‐２を形成する。前記第２のマスク膜パターン２７‐２を食刻マスクに第１のマスク膜２５を食刻して第１のマスクパターン２５‐１を形成する方法である。
【００１４】
このとき、前記ＤＥＥＴは二種類のマスクを用いるため所望の解像度を有するパターンを形成することはできるが、工程段階が複雑で、製造コストが増加するだけでなく、２次フォトレジストパターンの形成時にパターンの重畳正確度(overlay accuracy)が低いため誤整合が発生する。
【００１５】
前記ii）ＳＰＴは、セル領域のパターン形成のためマスク工程を一回のみ進めて誤整合を防止することができるセルフアライン(self-align)技術であり、これもまた、ａ）ポジティブ方法と、ｂ）ネガティブ方法と、に分けることができる。
【００１６】
ａ）ポジティブ方法は、図３に示されているように半導体基板３１上に被食刻層３３、第１のマスク膜３５、第２のマスク膜３７及び第１のフォトレジストパターン３８を形成した後、第１のフォトレジストパターン３８を食刻マスクに利用して第２のマスク膜パターン３７‐１を形成する。次に、前記第２のマスク膜パターン３７‐１の側面にスペーサ３９を形成した後、前記スペーサ３９を食刻マスクに利用して第１のマスクパターン３５‐１を形成する。
【００１７】
ｂ）ネガティブ方法は、図４に示されているように半導体基板４１上に被食刻層４３、第１のマスク膜４５、第２のマスク膜４７及び第１のフォトレジストパターン４８を形成し、第１のフォトレジストパターン４８を食刻マスクに利用して第２のマスク膜パターン４７‐１を形成する。次に、前記第２のマスク膜パターン４７‐１の側壁にスペーサ４９を形成した後、全面にスピンオングラス膜５０または反射防止膜をコーティングする。ＣＭＰまたはエッチバック方法で前記第２のマスクパターン４７‐１を露出させた後、スペーサを除去し、前記第２のマスクパターン４７‐１を食刻マスクに利用して第１のマスクパターン４５‐１を形成する。
【００１８】
このとき、前記ＳＰＴはコア(core)及びペリ(peri)領域にパターンを形成するか、ミニセルブロック(mini cell block)領域のパターン部分を分離するため追加的なマスク工程が必要であるので工程段階が複雑である。さらに、スペーサ形成時に線幅を調節するのが困難であるためパターン線幅の均一度が低い。
【００１９】
一方、図を参照しながら本発明に係る好ましい実施形態を詳しく説明する。併せて、本発明に係る好ましい実施形態は例示の目的のためのもので、当業者であれば特許請求の範囲の技術的思想と範囲を介し多様な修正、変更、取替え及び付加が可能なはずであり、このような修正・変更等は特許請求の範囲に属するものと見るべきである。
【００２０】
図５ａ〜図５ｉは、本発明の一実施形態に係る半導体素子の微細パターン形成方法を説明するための工程概略図である。
【００２１】
図５ａは、被食刻層１１１の上部に順次蒸着された第１〜第３のマスク膜１１３、１１５、１１７及び有機反射防止膜１１９を示す図である。
前記被食刻層はゲート酸化膜、ポリシリコン層、タングステン層及び絶縁膜等からなる導電層であり、このとき、前記絶縁膜はその上部にポリ層が積層された構造を有する。
前記第１のマスク膜はタングステン（Ｗ）であり、第２及びマスク膜は窒化膜(ＳｉＮ)、酸化膜(ＳｉＯ)、シリコン酸化窒化膜(Ｓｉｏｎ)及びこれらを１つ以上含む積層膜で形成する。第３のマスク膜は、非晶質炭素層(amorphous carbon)または非晶質炭素層とシリコン酸化窒化膜の積層膜で形成する。
【００２２】
具体的に、第１及び第３のマスク膜は第２のマスク膜と食刻選択比が相違する物質を利用して形成するものの、用いられる食刻ガス等に対し第２のマスク膜より食刻選択比の低い物質等で形成するのが好ましい。より好ましくは第１のマスク膜はタングステン膜で、第２のマスク膜は窒化膜であり、第３のマスク膜は非晶質炭素層とシリコン酸化窒化膜の積層膜である。
【００２３】
このとき、第１のマスク膜に利用されるタングステン膜の場合、後続するゲートパターンを形成するための食刻工程時に食刻マスクに用いられながら除去されるため、これを除去するための工程をさらに行なう必要はない。
前記第３のマスク膜は、非晶質炭素層とシリコン窒化膜の積層膜の代わりに優れた平坦化性質を有し、スピンコーティング法で形成可能な多機能マスク膜を利用することができる。この場合、前記物質等は非晶質炭素層のように化学気相蒸着法を用いないので、時間対比形成効率に優れる。
【００２４】
前記多機能マスク膜は特に制限しないが、一般的な半導体素子の製造工程に用いる物質であって、食刻選択比を向上させるマスク膜の役割と、パターン均一度を増加させる反射防止膜の役割を全て行なうことができなければならない。ここに、前記多機能マスク膜はi)炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン(spin on carbon)物質、またはii)ケイ素(Ｓｉ)成分含量が全体化合物重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含む組成物で形成される。このとき、前記ii）ケイ素化合物はケイ素含有重合体、前記ケイ素含有重合体のオリゴマー、ＨＳＱまたはＭＳＱのようなＳＯＧ物質を含む。
【００２５】
より具体的に、前記マスク用組成物は組成物の総重量に対し３０〜７０重量部のケイ素含有重合体及び残量の有機溶媒を主成分として含み、選択的に下記式(１)または(２)の化合物や、熱酸発生剤または光酸発生剤をさらに含む。
【化１】
【化２】
前記式で、Ｒａ〜Ｒｄはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基を示し、ｅは５〜５００の整数で、ｆは０〜５の整数であり、ｇは１〜５の整数である。
前記式(１)の化合物の分子量は５００〜５００００である。
【００２６】
前記ケイ素含有重合体の分子量は３００〜３０，０００である。このとき、前記ケイ素含有重合体は下記式(３)の化合物〜式(５)の化合物の中から選択された１つ以上をベース樹脂に含む。
【化３】
前記式で、Ｒ１〜Ｒ２はそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基を示し、ｍ、ｎ及びｏは１〜１０の整数である。
【化４】
前記式で、Ｒ３はそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基、置換されたか置換されていない炭素数Ｃ３〜Ｃ８のシクロアルキル基、または置換されたか置換されていないＣ５〜Ｃ１２の芳香族基を示し、x及びｙは０〜５の整数である。
【化５】
前記Ｒ１０は(ＣＨ２)ｋＳｉ(ＯＲ')３であり、このときＲ'は水素、直鎖または側鎖の炭素数Ｃ１〜Ｃ１０アルキルであり、ｋは１〜１０の整数である。
本発明では、前記ケイ素化合物に日産化学株式会社(Nissan Chemical)のＭＨＮ０４を用いるか、スピンオンカーボン物質に日産化学株式会社のＳＨＮ１８を用いる。
【００２７】
図５ｂは、前記最上層である有機反射防止膜１１９の上部に形成されたフォトレジストパターン１２１を示す図である。
このとき、前記フォトレジストパターンは有機反射防止膜の上部にフォトレジスト膜を塗布してフォトリソグラフィ工程を行なう段階で形成する。前記フォトレジストパターンのピッチはデザインルールピッチの２倍以上のピッチを有し、このときフォトレジストパターンの線幅：フォトレジストパターン間の間隔の割合は実質的に３：１である。
【００２８】
図５ｃは、前記フォトレジストパターン１２１を食刻マスクに利用して形成した第３のマスクパターン１１７‐１及び有機反射防止膜パターン１１９‐１を示す図である。
【００２９】
図５ｄは、第３のマスクパターン１１７‐１及び有機反射防止膜１１９‐１を食刻マスクに利用して形成した前記被食刻層１１１を露出する開口部を含む第２のマスク膜パターン１１５‐１、及び第１のマスク膜パターン１１３‐１を示す図である(図６ａを参照。このとき、図６ａに示した第１のマスクパターン１１３‐１はタングステン層であり、第２のマスクパターン１１５‐１は窒化膜とシリコン酸化窒化膜を含む積層マスク窒化膜を含み、第３のマスクパターン１１７‐１は非晶質炭素層である)。
【００３０】
このとき、前記食刻工程は第３のマスクパターン１１７‐１を食刻マスクに被食刻層が露出するまで第１及び第２のマスク膜１１３、１１５をパターニングするか、被食刻層が露出しないよう第１のマスク膜に上部の一部分に対する部分食刻工程を行ない、下部が連結された第１のマスクパターン(図示省略)を形成することもできる。もし、下部が連結された第１のマスクパターンを形成する場合、前記第１のマスク膜はタングステンまたはポリ層で形成することができる。
【００３１】
図５ｅは、結果物の全面に対し第３のマスク膜パターン１１７‐１を食刻バリアに利用するトリミング(trimming)食刻工程を行なって得られた結果物を示す図である。
通常、トリミング食刻工程はロジック(logic)工程でパターンの線幅を均一に調節するため適用される技術であって、選択比の差がある上部物質を食刻バリアに下部物質を過度に食刻し、下部物質の線幅を調節することができるものと知られている。従来のＤＲＡＭ工程ではトリミング食刻工程を適用した例が殆どない。
【００３２】
前記トリミング食刻工程は、第１のマスク膜であるタングステンと第３のマスク膜である非晶質炭素層の損失なく、第２のマスク膜である窒化膜側壁が均一に食刻され得るよう、第１のマスク膜であるタングステン及び第３のマスク膜である非晶質炭素層と第２のマスク窒化膜の食刻選択比の差が大きい条件の下で行なう。即ち、前記トリミング食刻工程時に第２のマスク膜である窒化膜は、第１のマスク膜であるタングステン膜及び第３のマスク膜である非晶質炭素層に比べて食刻ガスに対し食刻選択比が高いため、トリミング食刻工程時に第２のマスク膜の側壁が先に食刻され除去される。
【００３３】
好ましくは、前記トリミング食刻工程の条件は第１のマスク膜であるタングステンに対するパッシベーション(passivation)食刻ガスのフッ化炭化水素(例えば、ＣＨｘＦｙ、このときｘ及びｙ＝１〜１０の実数である)ガスと、窒化膜を食刻することができるＳＦ６ガスで行なわれる。具体的に、前記トリミング食刻工程はＣＨＦ３ガスとＳＦ６ガスを２〜１０:１、好ましくは４〜５:１の流量比で混合した食刻ガスを利用して行なう。
このようなトリミング食刻工程により第２のマスク窒化膜パターンの幅はi）フォトレジストパターン間の間隔と同じ大きさを有するか、ii）前段階の第２のマスクパターンの線幅に対し大凡２０〜５０％ほど減少するまで行なう(図６ｂを参照、このとき６ｂはトリミング食刻工程のあとパターン線幅のサイズが２０〜５０％ほど減少された第２のマスクパターンを示す図である)。
このとき、第３のマスク膜パターンである非晶質炭素層パターンは前記食刻ガスに殆ど損傷されない。さらに、前記被食刻層が絶縁膜からなっているとしても、前記部分食刻工程により被食刻層の上部に残っていた下部が連結された第１のマスクパターンがバリア膜に働いて前記食刻ガスに被食刻層が損傷されることを防止することができる。
【００３４】
図５ｆに示されているように、前記前段階の結果物に対し酸素(Ｏ２)アッシング工程を行ない、残留する第３のマスク膜である非晶質炭素層パターン１１７‐１を全て除去する。
次に、結果物の全面にスピンオンカーボン層１２３を形成する。このとき、前記スピンオンカーボン層は炭素分子の含量が全体分子量の８５〜９０重量％である物質であって、前記第３のマスク膜に用いた日産化学株式会社のＳＨＮ１８を用いることができる。
【００３５】
図５ｇは、前記スピンオンカーボン層１２３の全面に対しエッチバック工程を行ない、第２のマスクパターン１１５‐２の上部を露出した結果物を示す図である。
前記エッチバック食刻工程は酸素、窒素及び水素ガスを１つ以上混合した食刻ガスを利用して行なわれる。
このとき、後続する食刻工程を安定した条件の下で行なうため、前記スピンオンカーボン層が過度に食刻され第２のマスクパターン１１５‐２の下部外に位置した第１のマスク膜が露出しないようにしなければならない。
【００３６】
図５ｈに示されているように、スピンオンカーボン層１２３を食刻バリアに利用して露出した第２のマスク膜パターン１１５‐２、及びこの下部に位置する第１のマスクパターン１１３‐１の一部分を除去して被食刻層１１１を露出させる。その結果、開口部１２５を含む第１のマスクパターン１１３‐２が形成される。
このとき、前記食刻工程はＳＦ６、Ｏ２、Ｎ２及びＡｒなど通常の窒化膜またはタングステン用食刻ガスを利用して順次行なわれる。
【００３７】
このように得られた最終的な第１のマスクパターン１１３‐２の線幅は、初期第１のマスクパターン１１３‐１の線幅より実質的に大凡１／３に減少した大きさを有する。即ち、ＤＩＣＤ(develop inspection critical dimension)の大きさがそのまま転写される場合、第１のマスクパターンの線幅はフォトレジストパターン間の間隔の大きさと実質的に同じ大きさを有するものの、例えば食刻バイアス(bias)が８０ｎｍで、デザインルールが４０ｎｍ級素子の場合、最終的に得られる第１のマスクパターンの線幅：第１のマスクパターン間の間隔は実質的に１：１であるのが好ましい。
【００３８】
図５ｉに示されているように、前段階の結果物に対し酸素アッシング工程を行なってスピンオンカーボン層１２３を全て除去する。
一方、前記第１のマスクパターンが下部が互いに連結された形態の場合は、被食刻層が露出するまで第１のマスクパターンの連結部分に対する過度なアッシング工程を行なうことにより、均一な微細パターンを形成することができる。
後続する工程で、形成された第１のマスクパターン１１３‐２を食刻マスクに利用して下部導電層を食刻し導電層パターンを形成した後、セル領域以外にコア及びペリ領域にパターンを形成するための追加的なマスク工程をさらに行なう。このとき、前記導電層パターンはゲートライン、ビットライン、金属ラインである。
【００３９】
このように、本発明ではデザインルールに対し２倍のピッチを有する露光マスクパターンを一回のみ利用してピッチの減少したパターンを形成することができるだけでなく、２つのマスクを利用する従来の二重パターニング技術に比べてオーバレイ誤整合の減少したセルフアラインパターンを得ることができる。
【図面の簡単な説明】
【００４０】
【図１】従来のポジティブ型二重パターニング方法を示した工程概略図である。
【図２】従来のネガティブ型二重パターニング方法を示した工程概略図である。
【図３】従来のポジティブ型スペーサパターニング方法を示した工程概略図である。
【図４】従来のネガティブ型スペーサパターニング方法を示した工程概略図である。
【図５ａ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｂ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｃ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｄ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｅ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｆ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｇ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｈ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｉ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図６ａ】本発明の図５ｄに示した方法を示すＳＥＭ写真である。
【図６ｂ】本発明の図５ｅに示した方法を示すＳＥＭ写真である。
【符号の説明】
【００４１】
１、２１、３１、４１ 半導体基板
３、２３、３３、４３ 被食刻層
５、２５、３５、４５ 第1のマスク膜
５‐１、２５‐１、３５‐１、４５‐１ 第1のマスク膜パターン
７、２７、３７、４７ 第２のマスク膜
７‐１、２７‐１、２７‐２、３７‐１、４７‐１ 第1のマスク膜パターン
８、３８、４８ 第１のポジティブフォトレジストパターン
９ 第２のポジティブフォトレジストパターン
２８ 第１のネガティブフォトレジストパターン
２９ 第２のネガティブフォトレジストパターン
３９、４９ スペーサ
５０ スピンオンカーボン膜
１１１ 被食刻層
１１３ 第1のマスク膜
１１３‐１、１１３‐２ 第１のマスク膜パターン
１１５ 第２のマスク膜
１１５‐１、１１５‐２ 第２のマスク膜パターン
１１７ 第３のマスク膜
１１７‐１ 第３のマスク膜パターン
１１９ 有機反射防止膜
１１９‐１ 有機反射防止膜パターン
１２１ フォトレジストパターン
１２３ スピンオンカーボン層
１２５ 開口部
【技術分野】
【０００１】
本発明は、半導体素子の微細パターン形成方法に関するものである。
【背景技術】
【０００２】
今日、コンピュータのような情報媒体の急速な普及に伴い半導体装置も飛躍的に発展している。その機能面において、半導体装置は高速に動作すると共に大容量の格納能力を有しなければならない。このような要求に応えるため、製造コストは低くとも集積度、信頼度及びデータをアクセス(access)する電気的特性は向上した半導体素子の製造のための工程設備や工程技術の開発が切実に求められる。
素子の集積度を向上させるための方法中の１つにフォトリソグラフィ技術がある。前記フォトリソグラフィ技術は、ＡｒＦ(１９３ｎｍ)またはＶＵＶ(１５７ｎｍ)のような短波長の化学増幅型の遠紫外線(Deep Ultra Violet；ＤＵＶ)光源を用いる露光技術と、前記露光源に適したフォトレジスト物質を利用して微細なパターンを形成する技術である。
半導体素子の大きさが徐々に微細化していくに伴い、前記フォトリソグラフィ技術の適用時にパターン線幅の臨界寸法(critical dimension)を制御するのが重要な問題として台頭している。一般に、半導体素子の速度はパターン線幅の臨界寸法、即ちパターンの線幅の大きさが小さいほど速くなり、素子の性能も向上する。
しかし、通常開口数が１．２以下のＡｒＦ露光装備を用いるフォトリソグラフィ技術の限界上、１回の露光工程では４０ｎｍ以下のラインアンドスペース(line/space)パターン等を形成するのが困難である。
したがって、フォトリソグラフィ技術の解像度向上及び工程マージン拡張の一環として二重パターニング技術(double patterning technology)は開発された。二重パターニング技術は、フォトレジストが塗布されたウェーハ上に２つのマスクを利用しそれぞれ露光して現像する技術であり、複雑なパターンや、稠密な(dense)パターン及び分離されたパターン(isolated pattern)を形成する技術である。
一方、前記二重パターニング技術はパターニングのため相違する２つのマスクを利用するため、単一マスクを用いるパターニング技術より製造コストと時間対比効率性(turn-around-time)が低いので、生産高(throughput)が低下する。さらに、セル領域で露光装備の解像力限界より小さいピッチを有するパターンを形成するとき、架空のイメージ(illusory image)が重畳して所望の形態のパターンを得ることができず、アライメント(alignment)時にオーバレイ(overlay)誤整合(miss align)が発生するなど幾多の短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、前記の従来の問題点を改善するため提供されたもので、被食刻層の上部にマスクパターンを形成し、第２のマスクパターン線幅をトリミング工程で縮小した後、スピンオンカーボン物質を全面にコーティングし、前記スピンオンカーボン物質を食刻バリア(etch barrier)に第２のマスクパターンを除去することにより、均一な線幅を有する微細な下部マスクパターンを形成することができる半導体素子の微細パターン形成方法を提供することに目的がある。
【課題を解決するための手段】
【０００４】
より具体的に、本発明では被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、前記第２及び第３のマスク膜をパターニングする段階と、前記第２及び第３のマスクパターンを食刻マスクに第１のマスク膜をパターニングする段階と、前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出させるスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、前記スピンオンカーボン層を除去する段階とを含む半導体素子の微細パターン形成方法を提供する。
【０００５】
このとき、前記被食刻層は最上段部にポリマー層が積層された絶縁膜を含む導電層である。さらに、前記第１及び第３のマスク膜は、第２のマスク膜と食刻選択比が相違する膜で形成する。例えば、前記第１のマスク膜はタングステン層であり、第２のマスク膜はシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜及びこれらを１つ以上含む積層膜であり、前記第３のマスク膜は非晶質炭素層、非晶質炭素層とシリコン酸化窒化膜の積層膜または多機能マスク膜である。
【０００６】
このとき、前記多機能マスク膜はｉ）炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン(spin on carbon)物質、またはii）ケイ素(Ｓｉ)成分含量が全体重合体重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含むマスク組成物で形成される。
前記ii）ケイ素化合物はケイ素含有重合体、ケイ素含有重合体のオリゴマー及びＳＯＧ物質でなる群から選択される化合物であり、前記ＳＯＧ物質はＨＳＱ（hydrogen silses-quioxane)またはＭＳＱ(methyl silses-quioxane)である。
前記第２のマスク膜パターンの側面食刻の段階は、第１のマスク膜及び第３のマスク膜より第２のマスク膜がより速やかに食刻され得るトリミング食刻工程で行なわれる。
【０００７】
このとき、前記トリミング食刻工程は、フッ化炭化水素(例えば、ＣＨｘＦｙ、このときx及びｙ＝１〜１０の実数である)ガス及びＳＦ６ガスを２〜１０:１の流量比で混合した食刻ガスで行なわれるものの、前記ＣＨｘＦｙガスはＣＨＦ３ガスである。
このとき、前記第２のマスクパターンの側面食刻の段階後に得られた第２のマスクパターンの線幅は、縮小前の第２のマスクパターンの線幅に対し大凡２０〜５０％、具体的に大凡３０〜４０％に縮小された大きさを有するのが好ましい。
前記第３のマスクパターン及びスピンオンカーボン層除去の段階は、酸素アッシング工程で行なわれる。最終的に得られるマスクパターンの線幅：マスクパターン間の間隔は実質的に１：１であるのが好ましい。
【０００８】
このとき、前記本発明に係る方法はより具体的に、被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、前記第２及び第３のマスク膜をパターニングする段階と、前記第２及び第３のマスクパターンを食刻マスクに第１のマスク膜を部分食刻する段階と、前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、前記第３のマスクパターンを除去する段階と、前記第２のマスクパターンの上部を露出させる平坦化されたスピンオンカーボン層を形成する段階と、前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、前記被食刻層が露出するまでスピンオンカーボン層及び第１のマスク膜の一部を除去する段階とを含む半導体素子の微細パターン形成方法を提供することができる。
【０００９】
即ち、前記第１のマスク膜に対する部分食刻工程の段階は、被食刻層パターンが露出しないよう下部が互いに連結された第１のマスクパターンを形成する。
本発明に係る方法は、フォトレジスト食刻マスク工程の段階を一段階のみ含むため、製造コスト及び工程段階を単純化させることができるので、時間対比生産効率性を向上させることができる。
さらに、本発明に係る方法では従来の方法の遂行時に発生していたフォトレジストパターン間の重畳に伴うオーバレイ誤整合の問題を改善することができるので、現在リソグラフィ装備で得ることができないピッチ(pitch)を有するパターンを得ることができる。
【発明の効果】
【００１０】
本発明では、被食刻層の上部にトリミング食刻工程で従来のリソグラフィ装備で得ることのできる線幅より小さい線幅のマスクパターンを形成した後、スピンオンカーボン物質を全面にコーティングし、前記スピンオンカーボン層を食刻バリアに前記の上部マスクパターンと下部マスク膜を食刻することにより、工程段階を単純化させることができるだけでなく、現在使用される露光装備の重畳正確度と係りなく均一な線幅を有する微細なパターンを形成することができる。
【発明を実施するための最良の形態】
【００１１】
従来のi）二重露光及び食刻技術(double expose etch technology；以下、「ＤＥＥＴ」と称する)及びii）スペーサパターニング技術(spacer patterning technology；以下、「ＳＰＴ」と称する)が開発され、現在半導体素子の量産工程に適用されている。
前記i）ＤＥＥＴは所望のパターン線幅より二倍の線幅を有する第１のパターンを形成した後、第１のパターンの間に同じ線幅周期を有する第２のパターンを形成する技術である。より具体的に、前記ＤＥＥＴは、ａ）ポジティブ方法と、ｂ）ネガティブ方法とに分けることができる。
【００１２】
ａ）ポジティブ方法は、図１に示されているように半導体基板１上に被食刻層３、第１のマスク膜５、第２のマスク膜７及び第１のポジティブフォトレジストパターン８を形成した後、第１のフォトレジストパターン８を食刻マスクに利用して第２のマスク膜パターン７‐１を形成する。次に、前記第２のマスク膜パターン７‐１の間に第２のポジティブフォトレジストパターン９を形成した後、先に形成された第２のマスク膜パターン７‐１と、後に形成された第２のフォトレジストパターン９を全て食刻マスクに利用して第１のマスクパターン５‐１を形成する方法である。
【００１３】
ｂ）ネガティブ方法は、図２に示されているように半導体基板２１上に被食刻層２３、第１のマスク膜２５、第２のマスク膜２７及び第１のネガティブフォトレジストパターン２８を形成した後、第１のネガティブフォトレジストパターン２８を食刻マスクに利用して第２のマスク膜パターン２７‐１を形成する。次に、前記第２のマスク膜パターン２７‐１の上部に第２のネガティブフォトレジストパターン２９を形成した後、これを食刻マスクに利用して第２のマスク膜パターン２７‐２を形成する。前記第２のマスク膜パターン２７‐２を食刻マスクに第１のマスク膜２５を食刻して第１のマスクパターン２５‐１を形成する方法である。
【００１４】
このとき、前記ＤＥＥＴは二種類のマスクを用いるため所望の解像度を有するパターンを形成することはできるが、工程段階が複雑で、製造コストが増加するだけでなく、２次フォトレジストパターンの形成時にパターンの重畳正確度(overlay accuracy)が低いため誤整合が発生する。
【００１５】
前記ii）ＳＰＴは、セル領域のパターン形成のためマスク工程を一回のみ進めて誤整合を防止することができるセルフアライン(self-align)技術であり、これもまた、ａ）ポジティブ方法と、ｂ）ネガティブ方法と、に分けることができる。
【００１６】
ａ）ポジティブ方法は、図３に示されているように半導体基板３１上に被食刻層３３、第１のマスク膜３５、第２のマスク膜３７及び第１のフォトレジストパターン３８を形成した後、第１のフォトレジストパターン３８を食刻マスクに利用して第２のマスク膜パターン３７‐１を形成する。次に、前記第２のマスク膜パターン３７‐１の側面にスペーサ３９を形成した後、前記スペーサ３９を食刻マスクに利用して第１のマスクパターン３５‐１を形成する。
【００１７】
ｂ）ネガティブ方法は、図４に示されているように半導体基板４１上に被食刻層４３、第１のマスク膜４５、第２のマスク膜４７及び第１のフォトレジストパターン４８を形成し、第１のフォトレジストパターン４８を食刻マスクに利用して第２のマスク膜パターン４７‐１を形成する。次に、前記第２のマスク膜パターン４７‐１の側壁にスペーサ４９を形成した後、全面にスピンオングラス膜５０または反射防止膜をコーティングする。ＣＭＰまたはエッチバック方法で前記第２のマスクパターン４７‐１を露出させた後、スペーサを除去し、前記第２のマスクパターン４７‐１を食刻マスクに利用して第１のマスクパターン４５‐１を形成する。
【００１８】
このとき、前記ＳＰＴはコア(core)及びペリ(peri)領域にパターンを形成するか、ミニセルブロック(mini cell block)領域のパターン部分を分離するため追加的なマスク工程が必要であるので工程段階が複雑である。さらに、スペーサ形成時に線幅を調節するのが困難であるためパターン線幅の均一度が低い。
【００１９】
一方、図を参照しながら本発明に係る好ましい実施形態を詳しく説明する。併せて、本発明に係る好ましい実施形態は例示の目的のためのもので、当業者であれば特許請求の範囲の技術的思想と範囲を介し多様な修正、変更、取替え及び付加が可能なはずであり、このような修正・変更等は特許請求の範囲に属するものと見るべきである。
【００２０】
図５ａ〜図５ｉは、本発明の一実施形態に係る半導体素子の微細パターン形成方法を説明するための工程概略図である。
【００２１】
図５ａは、被食刻層１１１の上部に順次蒸着された第１〜第３のマスク膜１１３、１１５、１１７及び有機反射防止膜１１９を示す図である。
前記被食刻層はゲート酸化膜、ポリシリコン層、タングステン層及び絶縁膜等からなる導電層であり、このとき、前記絶縁膜はその上部にポリ層が積層された構造を有する。
前記第１のマスク膜はタングステン（Ｗ）であり、第２及びマスク膜は窒化膜(ＳｉＮ)、酸化膜(ＳｉＯ)、シリコン酸化窒化膜(Ｓｉｏｎ)及びこれらを１つ以上含む積層膜で形成する。第３のマスク膜は、非晶質炭素層(amorphous carbon)または非晶質炭素層とシリコン酸化窒化膜の積層膜で形成する。
【００２２】
具体的に、第１及び第３のマスク膜は第２のマスク膜と食刻選択比が相違する物質を利用して形成するものの、用いられる食刻ガス等に対し第２のマスク膜より食刻選択比の低い物質等で形成するのが好ましい。より好ましくは第１のマスク膜はタングステン膜で、第２のマスク膜は窒化膜であり、第３のマスク膜は非晶質炭素層とシリコン酸化窒化膜の積層膜である。
【００２３】
このとき、第１のマスク膜に利用されるタングステン膜の場合、後続するゲートパターンを形成するための食刻工程時に食刻マスクに用いられながら除去されるため、これを除去するための工程をさらに行なう必要はない。
前記第３のマスク膜は、非晶質炭素層とシリコン窒化膜の積層膜の代わりに優れた平坦化性質を有し、スピンコーティング法で形成可能な多機能マスク膜を利用することができる。この場合、前記物質等は非晶質炭素層のように化学気相蒸着法を用いないので、時間対比形成効率に優れる。
【００２４】
前記多機能マスク膜は特に制限しないが、一般的な半導体素子の製造工程に用いる物質であって、食刻選択比を向上させるマスク膜の役割と、パターン均一度を増加させる反射防止膜の役割を全て行なうことができなければならない。ここに、前記多機能マスク膜はi)炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン(spin on carbon)物質、またはii)ケイ素(Ｓｉ)成分含量が全体化合物重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含む組成物で形成される。このとき、前記ii）ケイ素化合物はケイ素含有重合体、前記ケイ素含有重合体のオリゴマー、ＨＳＱまたはＭＳＱのようなＳＯＧ物質を含む。
【００２５】
より具体的に、前記マスク用組成物は組成物の総重量に対し３０〜７０重量部のケイ素含有重合体及び残量の有機溶媒を主成分として含み、選択的に下記式(１)または(２)の化合物や、熱酸発生剤または光酸発生剤をさらに含む。
【化１】
【化２】
前記式で、Ｒａ〜Ｒｄはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基を示し、ｅは５〜５００の整数で、ｆは０〜５の整数であり、ｇは１〜５の整数である。
前記式(１)の化合物の分子量は５００〜５００００である。
【００２６】
前記ケイ素含有重合体の分子量は３００〜３０，０００である。このとき、前記ケイ素含有重合体は下記式(３)の化合物〜式(５)の化合物の中から選択された１つ以上をベース樹脂に含む。
【化３】
前記式で、Ｒ１〜Ｒ２はそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基を示し、ｍ、ｎ及びｏは１〜１０の整数である。
【化４】
前記式で、Ｒ３はそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数Ｃ１〜Ｃ５のアルキル基、置換されたか置換されていない炭素数Ｃ３〜Ｃ８のシクロアルキル基、または置換されたか置換されていないＣ５〜Ｃ１２の芳香族基を示し、x及びｙは０〜５の整数である。
【化５】
前記Ｒ１０は(ＣＨ２)ｋＳｉ(ＯＲ')３であり、このときＲ'は水素、直鎖または側鎖の炭素数Ｃ１〜Ｃ１０アルキルであり、ｋは１〜１０の整数である。
本発明では、前記ケイ素化合物に日産化学株式会社(Nissan Chemical)のＭＨＮ０４を用いるか、スピンオンカーボン物質に日産化学株式会社のＳＨＮ１８を用いる。
【００２７】
図５ｂは、前記最上層である有機反射防止膜１１９の上部に形成されたフォトレジストパターン１２１を示す図である。
このとき、前記フォトレジストパターンは有機反射防止膜の上部にフォトレジスト膜を塗布してフォトリソグラフィ工程を行なう段階で形成する。前記フォトレジストパターンのピッチはデザインルールピッチの２倍以上のピッチを有し、このときフォトレジストパターンの線幅：フォトレジストパターン間の間隔の割合は実質的に３：１である。
【００２８】
図５ｃは、前記フォトレジストパターン１２１を食刻マスクに利用して形成した第３のマスクパターン１１７‐１及び有機反射防止膜パターン１１９‐１を示す図である。
【００２９】
図５ｄは、第３のマスクパターン１１７‐１及び有機反射防止膜１１９‐１を食刻マスクに利用して形成した前記被食刻層１１１を露出する開口部を含む第２のマスク膜パターン１１５‐１、及び第１のマスク膜パターン１１３‐１を示す図である(図６ａを参照。このとき、図６ａに示した第１のマスクパターン１１３‐１はタングステン層であり、第２のマスクパターン１１５‐１は窒化膜とシリコン酸化窒化膜を含む積層マスク窒化膜を含み、第３のマスクパターン１１７‐１は非晶質炭素層である)。
【００３０】
このとき、前記食刻工程は第３のマスクパターン１１７‐１を食刻マスクに被食刻層が露出するまで第１及び第２のマスク膜１１３、１１５をパターニングするか、被食刻層が露出しないよう第１のマスク膜に上部の一部分に対する部分食刻工程を行ない、下部が連結された第１のマスクパターン(図示省略)を形成することもできる。もし、下部が連結された第１のマスクパターンを形成する場合、前記第１のマスク膜はタングステンまたはポリ層で形成することができる。
【００３１】
図５ｅは、結果物の全面に対し第３のマスク膜パターン１１７‐１を食刻バリアに利用するトリミング(trimming)食刻工程を行なって得られた結果物を示す図である。
通常、トリミング食刻工程はロジック(logic)工程でパターンの線幅を均一に調節するため適用される技術であって、選択比の差がある上部物質を食刻バリアに下部物質を過度に食刻し、下部物質の線幅を調節することができるものと知られている。従来のＤＲＡＭ工程ではトリミング食刻工程を適用した例が殆どない。
【００３２】
前記トリミング食刻工程は、第１のマスク膜であるタングステンと第３のマスク膜である非晶質炭素層の損失なく、第２のマスク膜である窒化膜側壁が均一に食刻され得るよう、第１のマスク膜であるタングステン及び第３のマスク膜である非晶質炭素層と第２のマスク窒化膜の食刻選択比の差が大きい条件の下で行なう。即ち、前記トリミング食刻工程時に第２のマスク膜である窒化膜は、第１のマスク膜であるタングステン膜及び第３のマスク膜である非晶質炭素層に比べて食刻ガスに対し食刻選択比が高いため、トリミング食刻工程時に第２のマスク膜の側壁が先に食刻され除去される。
【００３３】
好ましくは、前記トリミング食刻工程の条件は第１のマスク膜であるタングステンに対するパッシベーション(passivation)食刻ガスのフッ化炭化水素(例えば、ＣＨｘＦｙ、このときｘ及びｙ＝１〜１０の実数である)ガスと、窒化膜を食刻することができるＳＦ６ガスで行なわれる。具体的に、前記トリミング食刻工程はＣＨＦ３ガスとＳＦ６ガスを２〜１０:１、好ましくは４〜５:１の流量比で混合した食刻ガスを利用して行なう。
このようなトリミング食刻工程により第２のマスク窒化膜パターンの幅はi）フォトレジストパターン間の間隔と同じ大きさを有するか、ii）前段階の第２のマスクパターンの線幅に対し大凡２０〜５０％ほど減少するまで行なう(図６ｂを参照、このとき６ｂはトリミング食刻工程のあとパターン線幅のサイズが２０〜５０％ほど減少された第２のマスクパターンを示す図である)。
このとき、第３のマスク膜パターンである非晶質炭素層パターンは前記食刻ガスに殆ど損傷されない。さらに、前記被食刻層が絶縁膜からなっているとしても、前記部分食刻工程により被食刻層の上部に残っていた下部が連結された第１のマスクパターンがバリア膜に働いて前記食刻ガスに被食刻層が損傷されることを防止することができる。
【００３４】
図５ｆに示されているように、前記前段階の結果物に対し酸素(Ｏ２)アッシング工程を行ない、残留する第３のマスク膜である非晶質炭素層パターン１１７‐１を全て除去する。
次に、結果物の全面にスピンオンカーボン層１２３を形成する。このとき、前記スピンオンカーボン層は炭素分子の含量が全体分子量の８５〜９０重量％である物質であって、前記第３のマスク膜に用いた日産化学株式会社のＳＨＮ１８を用いることができる。
【００３５】
図５ｇは、前記スピンオンカーボン層１２３の全面に対しエッチバック工程を行ない、第２のマスクパターン１１５‐２の上部を露出した結果物を示す図である。
前記エッチバック食刻工程は酸素、窒素及び水素ガスを１つ以上混合した食刻ガスを利用して行なわれる。
このとき、後続する食刻工程を安定した条件の下で行なうため、前記スピンオンカーボン層が過度に食刻され第２のマスクパターン１１５‐２の下部外に位置した第１のマスク膜が露出しないようにしなければならない。
【００３６】
図５ｈに示されているように、スピンオンカーボン層１２３を食刻バリアに利用して露出した第２のマスク膜パターン１１５‐２、及びこの下部に位置する第１のマスクパターン１１３‐１の一部分を除去して被食刻層１１１を露出させる。その結果、開口部１２５を含む第１のマスクパターン１１３‐２が形成される。
このとき、前記食刻工程はＳＦ６、Ｏ２、Ｎ２及びＡｒなど通常の窒化膜またはタングステン用食刻ガスを利用して順次行なわれる。
【００３７】
このように得られた最終的な第１のマスクパターン１１３‐２の線幅は、初期第１のマスクパターン１１３‐１の線幅より実質的に大凡１／３に減少した大きさを有する。即ち、ＤＩＣＤ(develop inspection critical dimension)の大きさがそのまま転写される場合、第１のマスクパターンの線幅はフォトレジストパターン間の間隔の大きさと実質的に同じ大きさを有するものの、例えば食刻バイアス(bias)が８０ｎｍで、デザインルールが４０ｎｍ級素子の場合、最終的に得られる第１のマスクパターンの線幅：第１のマスクパターン間の間隔は実質的に１：１であるのが好ましい。
【００３８】
図５ｉに示されているように、前段階の結果物に対し酸素アッシング工程を行なってスピンオンカーボン層１２３を全て除去する。
一方、前記第１のマスクパターンが下部が互いに連結された形態の場合は、被食刻層が露出するまで第１のマスクパターンの連結部分に対する過度なアッシング工程を行なうことにより、均一な微細パターンを形成することができる。
後続する工程で、形成された第１のマスクパターン１１３‐２を食刻マスクに利用して下部導電層を食刻し導電層パターンを形成した後、セル領域以外にコア及びペリ領域にパターンを形成するための追加的なマスク工程をさらに行なう。このとき、前記導電層パターンはゲートライン、ビットライン、金属ラインである。
【００３９】
このように、本発明ではデザインルールに対し２倍のピッチを有する露光マスクパターンを一回のみ利用してピッチの減少したパターンを形成することができるだけでなく、２つのマスクを利用する従来の二重パターニング技術に比べてオーバレイ誤整合の減少したセルフアラインパターンを得ることができる。
【図面の簡単な説明】
【００４０】
【図１】従来のポジティブ型二重パターニング方法を示した工程概略図である。
【図２】従来のネガティブ型二重パターニング方法を示した工程概略図である。
【図３】従来のポジティブ型スペーサパターニング方法を示した工程概略図である。
【図４】従来のネガティブ型スペーサパターニング方法を示した工程概略図である。
【図５ａ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｂ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｃ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｄ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｅ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｆ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｇ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｈ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図５ｉ】本発明の一実施形態に係る半導体素子の微細パターン形成方法を示した工程概略図である。
【図６ａ】本発明の図５ｄに示した方法を示すＳＥＭ写真である。
【図６ｂ】本発明の図５ｅに示した方法を示すＳＥＭ写真である。
【符号の説明】
【００４１】
１、２１、３１、４１ 半導体基板
３、２３、３３、４３ 被食刻層
５、２５、３５、４５ 第1のマスク膜
５‐１、２５‐１、３５‐１、４５‐１ 第1のマスク膜パターン
７、２７、３７、４７ 第２のマスク膜
７‐１、２７‐１、２７‐２、３７‐１、４７‐１ 第1のマスク膜パターン
８、３８、４８ 第１のポジティブフォトレジストパターン
９ 第２のポジティブフォトレジストパターン
２８ 第１のネガティブフォトレジストパターン
２９ 第２のネガティブフォトレジストパターン
３９、４９ スペーサ
５０ スピンオンカーボン膜
１１１ 被食刻層
１１３ 第1のマスク膜
１１３‐１、１１３‐２ 第１のマスク膜パターン
１１５ 第２のマスク膜
１１５‐１、１１５‐２ 第２のマスク膜パターン
１１７ 第３のマスク膜
１１７‐１ 第３のマスク膜パターン
１１９ 有機反射防止膜
１１９‐１ 有機反射防止膜パターン
１２１ フォトレジストパターン
１２３ スピンオンカーボン層
１２５ 開口部
【特許請求の範囲】
【請求項１】
被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、
前記第３のマスク膜上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを食刻マスクに第３のマスク膜をパターニングして第３のマスクパターンを形成する段階と、
前記第３のマスクパターンを食刻マスクに第１及び第２のマスク膜をパターニングして第１及び第２のマスクパターンを形成する段階と、
前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、
前記第３のマスクパターンを除去する段階と、
前記第２のマスクパターンの全面に第２のマスクパターンの上部を露出させるスピンオンカーボン層を形成する段階と、
前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、
前記スピンオンカーボン層を除去する段階と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２】
前記被食刻層は、最上段部にポリマー層が積層された絶縁膜を含む導電層であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項３】
前記第１及び第３のマスク膜は、第２のマスク膜と食刻選択比が相違することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項４】
前記第１のマスク膜は、タングステン層であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項５】
前記第２のマスク膜はシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜及びこれらを１つ以上含む積層膜であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項６】
前記第３のマスク膜は非晶質炭素層、非晶質炭素層とシリコン酸化窒化膜の積層膜または多機能マスク膜であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項７】
前記多機能マスク膜は、炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン物質、またはケイ素(Ｓｉ)成分含量が全体重合体重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含むマスク組成物で形成されることを特徴とする請求項６に記載の半導体素子の微細パターン形成方法。
【請求項８】
前記多機能マスク膜はケイ素含有重合体、ケイ素含有重合体のオリゴマー及びＳＯＧ物質でなる群から選択されるケイ素化合物を含むマスク組成物で形成されることを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
【請求項９】
前記ＳＯＧ物質は、ＨＳＱまたはＭＳＱであることを特徴とする請求項８に記載の半導体素子の微細パターン形成方法。
【請求項１０】
前記第２のマスク膜パターンの側面食刻の段階は、トリミング食刻工程で行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１１】
前記トリミング食刻工程は、第１のマスク膜及び第３のマスク膜より第２のマスク膜がより速やかに食刻され得る条件の下で行なわれることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
【請求項１２】
前記トリミング食刻工程は、フッ化炭化水素ガス及びＳＦ６ガスを２〜１０：１の流量比で混合した食刻ガスで行なわれることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
【請求項１３】
前記フッ化炭化水素ガスはＣＨＦ３ガスであることを特徴とする請求項１２に記載の半導体素子の微細パターン形成方法。
【請求項１４】
前記側面食刻工程の後、縮小された第２のマスクパターンは縮小前の第２のマスクパターンの線幅に対し２０〜５０％に縮小された線幅の大きさを有することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１５】
前記側面食刻工程の後、縮小された第２のマスクパターンは縮小前の第２のマスクパターンの線幅に対し３０〜４０％に縮小された線幅の大きさを有することを特徴とする請求項１４に記載の半導体素子の微細パターン形成方法。
【請求項１６】
前記第３のマスクパターン及びスピンオンカーボン層除去の段階は、酸素アッシング工程で行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１７】
前記スピンオンカーボン層を食刻バリアに利用する食刻工程は、第１及び第２のマスクパターンに対し行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１８】
前記スピンオンカーボン層を除去した後に得られた第１のマスクパターンの線幅：パターン間の間隔の割合は実質的に１：１であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１９】
前記第１のマスク膜をパターニングする方法は、第２及び第３のマスクパターンを食刻マスクに第１のマスク膜を部分食刻する段階を含み、
前記方法は被食刻層が露出するまで第１のマスク膜の一部分とスピンオンカーボン層を除去するための過度食刻工程を行なう段階をさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項２０】
前記第１のマスク膜に対する部分食刻工程の段階は、被食刻層パターンが露出しないよう下部が互いに連結された第１のマスクパターンを形成することを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
【請求項１】
被食刻層が備えられた基板上に第１〜第３のマスク膜からなる積層膜を形成する段階と、
前記第３のマスク膜上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを食刻マスクに第３のマスク膜をパターニングして第３のマスクパターンを形成する段階と、
前記第３のマスクパターンを食刻マスクに第１及び第２のマスク膜をパターニングして第１及び第２のマスクパターンを形成する段階と、
前記第３のマスクパターンを食刻バリアに利用して第２のマスクパターンを側面食刻する段階と、
前記第３のマスクパターンを除去する段階と、
前記第２のマスクパターンの全面に第２のマスクパターンの上部を露出させるスピンオンカーボン層を形成する段階と、
前記スピンオンカーボン層を食刻バリアに利用して被食刻層を露出させる食刻工程を行なう段階と、
前記スピンオンカーボン層を除去する段階と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２】
前記被食刻層は、最上段部にポリマー層が積層された絶縁膜を含む導電層であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項３】
前記第１及び第３のマスク膜は、第２のマスク膜と食刻選択比が相違することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項４】
前記第１のマスク膜は、タングステン層であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項５】
前記第２のマスク膜はシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜及びこれらを１つ以上含む積層膜であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項６】
前記第３のマスク膜は非晶質炭素層、非晶質炭素層とシリコン酸化窒化膜の積層膜または多機能マスク膜であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項７】
前記多機能マスク膜は、炭素成分含量が全体分子量の８５〜９０重量％であるスピンオンカーボン物質、またはケイ素(Ｓｉ)成分含量が全体重合体重量の３０ｗｔ％〜８０ｗｔ％であるケイ素化合物を含むマスク組成物で形成されることを特徴とする請求項６に記載の半導体素子の微細パターン形成方法。
【請求項８】
前記多機能マスク膜はケイ素含有重合体、ケイ素含有重合体のオリゴマー及びＳＯＧ物質でなる群から選択されるケイ素化合物を含むマスク組成物で形成されることを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
【請求項９】
前記ＳＯＧ物質は、ＨＳＱまたはＭＳＱであることを特徴とする請求項８に記載の半導体素子の微細パターン形成方法。
【請求項１０】
前記第２のマスク膜パターンの側面食刻の段階は、トリミング食刻工程で行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１１】
前記トリミング食刻工程は、第１のマスク膜及び第３のマスク膜より第２のマスク膜がより速やかに食刻され得る条件の下で行なわれることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
【請求項１２】
前記トリミング食刻工程は、フッ化炭化水素ガス及びＳＦ６ガスを２〜１０：１の流量比で混合した食刻ガスで行なわれることを特徴とする請求項１０に記載の半導体素子の微細パターン形成方法。
【請求項１３】
前記フッ化炭化水素ガスはＣＨＦ３ガスであることを特徴とする請求項１２に記載の半導体素子の微細パターン形成方法。
【請求項１４】
前記側面食刻工程の後、縮小された第２のマスクパターンは縮小前の第２のマスクパターンの線幅に対し２０〜５０％に縮小された線幅の大きさを有することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１５】
前記側面食刻工程の後、縮小された第２のマスクパターンは縮小前の第２のマスクパターンの線幅に対し３０〜４０％に縮小された線幅の大きさを有することを特徴とする請求項１４に記載の半導体素子の微細パターン形成方法。
【請求項１６】
前記第３のマスクパターン及びスピンオンカーボン層除去の段階は、酸素アッシング工程で行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１７】
前記スピンオンカーボン層を食刻バリアに利用する食刻工程は、第１及び第２のマスクパターンに対し行なわれることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１８】
前記スピンオンカーボン層を除去した後に得られた第１のマスクパターンの線幅：パターン間の間隔の割合は実質的に１：１であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１９】
前記第１のマスク膜をパターニングする方法は、第２及び第３のマスクパターンを食刻マスクに第１のマスク膜を部分食刻する段階を含み、
前記方法は被食刻層が露出するまで第１のマスク膜の一部分とスピンオンカーボン層を除去するための過度食刻工程を行なう段階をさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項２０】
前記第１のマスク膜に対する部分食刻工程の段階は、被食刻層パターンが露出しないよう下部が互いに連結された第１のマスクパターンを形成することを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
【図１】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図５ｃ】
【図５ｄ】
【図５ｅ】
【図５ｆ】
【図５ｇ】
【図５ｈ】
【図５ｉ】
【図６ａ】
【図６ｂ】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図５ｃ】
【図５ｄ】
【図５ｅ】
【図５ｆ】
【図５ｇ】
【図５ｈ】
【図５ｉ】
【図６ａ】
【図６ｂ】
【公開番号】特開２００８−３０６１６１（Ｐ２００８−３０６１６１Ａ）
【公開日】平成２０年１２月１８日（２００８．１２．１８）
【国際特許分類】
【出願番号】特願２００８−１３７９（Ｐ２００８−１３７９）
【出願日】平成２０年１月８日（２００８．１．８）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２０年１２月１８日（２００８．１２．１８）
【国際特許分類】
【出願日】平成２０年１月８日（２００８．１．８）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]