半導体素子の製造方法
【課題】 半導体素子を歩留まりよく製造する。
【解決手段】 （ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する。（ｂ）空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、空洞を閉じるｎ層を形成する。（ｃ）ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する。（ｄ）活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する。（ｅ）ｐ層上方に、支持基板を接着する。（ｆ）空洞が形成されている位置を境界として、成長基板を剥離する。工程（ａ）または（ｂ）において、空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる。
【解決手段】 （ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する。（ｂ）空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、空洞を閉じるｎ層を形成する。（ｃ）ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する。（ｄ）活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する。（ｅ）ｐ層上方に、支持基板を接着する。（ｆ）空洞が形成されている位置を境界として、成長基板を剥離する。工程（ａ）または（ｂ）において、空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、たとえば光半導体素子の製造方法に関する。
【背景技術】
【０００２】
通常、光半導体素子(light emitting diode; LED)は、成長基板上に、ｎ層、活性層（発光層）、ｐ層等で構成される半導体多層膜（半導体層）を成膜した後、成長基板及び半導体多層膜表面に電極を形成する。絶縁性の成長基板を使用する場合は、反応性イオンエッチング等の手法を用いて、半導体層の一部の領域をｎ層が露出するまでエッチングし、ｎ層とｐ層のそれぞれに電極を形成する。
【０００３】
成長基板の選択は、半導体層の結晶品質に大きな影響を与える。しかし成長基板の導電性、熱伝導性、光吸収係数は、光半導体素子の電気、熱、光学特性にも影響する。良好な結晶性の半導体層を形成可能な成長基板が、他の特性のすべてが優良な半導体素子を実現するとは限らない。このため半導体層を成長基板から剥離し、発光に寄与する半導体層に電極を直接形成する、シンフィルムＬＥＤまたは半導体レーザ(laser diode; LD)が提案されている（たとえば、特許文献１、２、３及び４参照）。成長基板を除去することにより、電気、熱、光学特性を向上させることができる。成長基板の除去には、一般的にはレーザリフトオフが用いられる。
【０００４】
成長基板上に空洞（ボイド）含有層を形成し、その上にｎ層、発光層、ｐ層を成長させ、支持基板を貼り合わせた後、空洞含有層に衝撃を与えることで成長基板を剥離する半導体素子の製造方法の発明が開示されている（たとえば、特許文献５参照）。特許文献５記載の発明においては、空洞含有層は、横方向（層の面内方向）成長優位の条件と、縦方向（層の厚さ方向）成長優位の条件とを交互に変更して形成される。空洞含有層の開口は、空洞含有層上に形成されるｎ層で閉じられる。
【０００５】
特許文献５記載の半導体素子の製造方法においては、以下の問題が生じる場合があった。
【０００６】
図４（Ａ）〜（Ｃ）は、空洞含有層を含む断面図である。図４（Ａ）〜（Ｃ）を参照し、従来技術の問題点を説明する。
【０００７】
図４（Ａ）を参照する。成長基板５０上に、ＧａＮで構成される空洞含有層５１が形成されている。材料ガスＧが供給され、空洞含有層５１上に、ｎ型ＧａＮ膜であるｎ層５２が成膜されつつある。空洞含有層５１及び成膜中のｎ層５２には空洞（ボイド）５３が形成されている。本図においては、空洞５３の開口部にＲの符号を付して示した。
【０００８】
ｎ層５２の横方向成長により、空洞５３が閉じられつつある。その一方で、空洞５３内部の半導体やＧａＮ結晶５４が分解して生じた窒素（Ｎ２）ガスが、開口部Ｒを通り、空洞５３の内部から外部へ抜けていく。
【０００９】
図４（Ｂ）を参照する。図４（Ｂ）は、図４（Ａ）からｎ層５２の成膜を続けたものである。空洞５３は、ｎ層５２の成長により閉じられる。空洞５３内部にはＧａＮ結晶５４が残存している。空洞５３が閉じた後も、空洞５３内部の半導体やＧａＮ結晶５４の脱離、分解は進む。
【００１０】
図４（Ｃ）を参照する。図４（Ｃ）は、図４（Ｂ）後も、ｎ層５２の成膜が継続されたものである。空洞５３が閉じた後の空洞５３内における半導体やＧａＮ結晶５４の脱離、分解により、空洞５３内部にＧａメルト５５及びＮ２ガス５６が発生する。発生したＮ２ガス５６によって、空洞５３内の圧力が上昇する。この圧力の上昇により、たとえばｎ層５２等の形成中に成長基板５０が剥離し、歩留まりを悪化させるという問題が生じていた。特に、空洞５３内部において、成長基板５０（空洞５３底面）上に残存するＧａＮ結晶５４の脱離、分解は、空洞５３の形成には寄与せず、空洞５３内の圧力を上昇させる原因となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】再公表特許ＷＯ９８−１４９８６号公報
【特許文献２】特開２００５−５１６４１５号公報
【特許文献３】特開２０００−２２８５３９号公報
【特許文献４】特開２００４−１７２３５１号公報
【特許文献５】特開２０１０−１５３４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、歩留まりのよい半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一観点によると、（ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、（ｂ）前記空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、前記空洞を閉じるｎ層を形成する工程と、（ｃ）前記ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する工程と、（ｄ）前記活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する工程と、（ｅ）前記ｐ層上方に、支持基板を接着する工程と、（ｆ）前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程とを有し、前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる半導体素子の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、歩留まりのよい半導体素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例による半導体素子の製造方法の概略を示すフローチャートである。
【図２】（Ａ）〜（Ｇ）は、実施例による半導体素子の製造方法を示す断面図である。
【図３】（Ａ）〜（Ｆ）は、実施例による半導体素子の製造方法を示す断面図である。
【図４】（Ａ）〜（Ｃ）は、空洞含有層を含む断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例について、図面を参照しつつ説明する。本発明は半導体素子の製造方法に関するが、光半導体素子の製造方法を例にとって説明を行う。
【００１７】
図１は、実施例による半導体素子の製造方法の概略を示すフローチャートである。実施例による半導体素子の製造方法においては、まずステップＳ１０１において、成長基板上に、ＩＩＩ族窒化物系化合物半導体（ＩＩＩ−Ｖ族窒化物系化合物半導体）からなり、内部に多数の空洞を含む空洞含有層を形成する。空洞含有層形成工程（ステップＳ１０１）は、下地層形成工程（ステップＳ１０１ａ）及び繰り返し層形成工程（ステップＳ１０１ｂ）を含む。
【００１８】
次に、空洞含有層上に、たとえばＭＯＣＶＤ法により、ＩＩＩ族窒化物系化合物半導体エピタキシャル層を形成する。ＩＩＩ族窒化物系化合物半導体エピタキシャル層は、ｎ層（ｎ型半導体層）、活性層（発光層）、ｐ層（ｐ型半導体層）を含む。ｎ層、活性層（発光層）、及びｐ層は、ＩＩＩ族窒化物系化合物半導体、たとえばＧａＮ系半導体から構成される。
【００１９】
ＩＩＩ族窒化物系化合物半導体エピタキシャル層形成工程においては、まず空洞含有層上に、たとえばｎ型のＧａＮで構成されるｎ層を形成する（ステップＳ１０２）。ステップＳ１０２のｎ層形成工程は、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）、脱離促進工程（ステップＳ１０２ｂ）、及び、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ｃ）を含む。続いて、ｎ層上に、通電により発光を行う活性層（発光層）を形成する（ステップＳ１０３）。更に、活性層（発光層）上に、ｐ型のＧａＮ系半導体からなるｐ層を形成する（ステップＳ１０４）。
【００２０】
ステップＳ１０５においては、半導体エピタキシャル層（ｐ層）上方に、支持基板を接着する。その後、ステップＳ１０６において、空洞が形成された位置を境界として、成長基板を半導体エピタキシャル層（ｎ層、活性層、及びｐ層）から剥離する。ステップＳ１０７の表面処理工程においては、たとえば研磨により、成長基板の剥離によって表出した半導体エピタキシャル層（ｎ層）表面の平坦化を行う。ステップＳ１０８においては、表面処理が行われた半導体エピタキシャル層（ｎ層）上に電極を形成する。その後、支持基板付きの半導体エピタキシャル層を、個々のチップに分離する（ステップＳ１０９）。
【００２１】
図２（Ａ）〜（Ｇ）及び図３（Ａ）〜（Ｆ）は、実施例による半導体素子の製造方法を示す断面図である。
【００２２】
図２（Ａ）〜（Ｄ）を参照して、空洞含有層形成工程（ステップＳ１０１）を説明する。図２（Ａ）に、ステップＳ１０１ａの下地層形成工程の概略を示す。たとえば、径２インチ、厚さ４３０μｍのサファイア基板である成長基板１０をサセプタ上に載置し、ＭＯＣＶＤ装置にセットする。窒素１３．５ＬＭ、水素４．５ＬＭの雰囲気下でトリメチルガリウム（ＴＭＧ）を、流量１１μｍｏｌ／ｍｉｎ、アンモニア（ＮＨ３）を流量３．３ＬＭで供給し、５００℃で厚さ２００ｎｍのＧａＮからなる下地層１１ａを形成する。下地層１１ａの形成後、ＴＭＧの供給を停止して雰囲気温度を１０００℃まで昇温する。なお、１０００℃は、ｎ層形成工程（ステップＳ１０２）において、ｎ型ＧａＮ膜を成長させる温度である。
【００２３】
図２（Ｂ）を参照する。ステップＳ１０１ｂの繰り返し層形成工程においては、雰囲気温度を１０００℃に保ったまま、窒素６ＬＭ、水素７．５ＬＭの雰囲気下で、下地層１１ａ上に、ＧａＮからなる繰り返し層１１ｂを形成する。繰り返し層１１ｂは、第１ステップ層１１ｂ１と第２ステップ層１１ｂ２を交互に複数セット、たとえば４セット繰り返して成膜することにより形成する。第１ステップ層１１ｂ１は、主に縦方向成長が助長される条件で成膜を行い、第２ステップ層１１ｂ２は、主に横方向成長が助長される条件で成膜を行う。
【００２４】
図２（Ｂ）に示すように、ＴＭＧを流量２３μｍｏｌ／ｍｉｎで供給するとともに、ＮＨ３を流量２．２ＬＭで供給し、下地層１１ａ上に、厚さ２０ｎｍのＧａＮ層である第１ステップ層１１ｂ１を形成する。
【００２５】
図２（Ｃ）を参照する。ＴＭＧを流量４５μｍｏｌ／ｍｉｎで供給するとともに、ＮＨ３を流量４．４ＬＭで供給し、第１ステップ層１１ｂ１上に、厚さ８０ｎｍのＧａＮ層である第２ステップ層１１ｂ２を形成する。
【００２６】
図２（Ｄ）を参照する。厚さ２０ｎｍの第１ステップ層１１ｂ１と厚さ８０ｎｍの第２ステップ層１１ｂ２を、交互に４層ずつ成膜することで、厚さ４００ｎｍのＧａＮからなる繰り返し層１１ｂを形成する。下地層１１ａと繰り返し層１１ｂとから構成される層を、空洞含有層１１と呼ぶ。空洞含有層１１は、下地層１１ａと繰り返し層１１ｂとで構成される柱状構造体１１ｃ、及び、柱状構造体１１ｃ間の空洞１１ｄを含む。空洞１１ｄ内部には、ＧａＮ結晶１１ｅが存在する。空洞含有層１１形成後（繰り返し層１１ｂ成膜後）の開口率を測定したところ、６２％であった。なお、空洞１１ｄの開口率とは、空洞１１ｄ上部の開口部Ｒの、層の面内における面積率である。空洞含有層１１形成時点において、開口率を５０％より小さくすることは通常は困難である。
【００２７】
成長条件の異なる第１ステップ層１１ｂ１と第２ステップ層１１ｂ２とを、交互に繰り返して形成することで、結晶の核となる接触部と、横方向成長で融合する非接触部を残しながら、最終的には、半導体エピタキシャル層（ｎ層、活性層、及びｐ層）を、表面平滑性にすぐれ、高い結晶性を有する層とすることができる。
【００２８】
図２（Ｅ）〜（Ｇ）を参照して、ｎ層形成工程（ステップＳ１０２）を説明する。ｎ層形成工程においては、空洞含有層１１上に、空洞１１ｄを閉じるｎ型ＧａＮ膜（ｎ層１２）を形成する。
【００２９】
まず、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）において、雰囲気温度を１０００℃に保ち、空洞含有層１１上に、厚さ１μｍのｎ型ＧａＮ膜を成膜する。成膜においては、たとえばＴＭＧを流量４５μｍｏｌ／ｍｉｎ、ＮＨ３を流量５．５ＬＭ、及びドーパントガスとしてＳｉＨ４を８６．６ｃｃｍで供給する。
【００３０】
図２（Ｅ）は、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）後の断面を示す。ステップＳ１０２ａのｎ型ＧａＮ膜成長工程で形成されるｎ型ＧａＮ膜で、空洞１１ｄの開口率は減少する。ステップＳ１０２ａ終了後に、開口率を測定したところ、１９％であった。空洞１１ｄ内部には、下地層１１ａの残りが柱状構造物１１ｃとは別に成長基板１０と密着している、ＧａＮ結晶１１ｅが存在する。
【００３１】
ステップＳ１０２ａのｎ型ＧａＮ膜成長工程の後の、脱離促進工程（ステップＳ１０２ｂ）においては、雰囲気温度、ＮＨ３の流量、及びＳｉＨ４の流量を維持し、ＴＭＧの供給を５分間停止させる。これによりｎ型ＧａＮ膜の形成が中断され、空洞含有層１１及びステップＳ１０２ａで形成されたｎ層１２（ｎ型ＧａＮ膜）のＧａＮの脱離が生じる。更に、空洞１１ｄ内のＧａＮ結晶１１ｅの脱離も生じる。
【００３２】
図２（Ｆ）に、脱離促進工程（ステップＳ１０２ｂ）後の断面を示した。脱離促進工程によって、空洞含有層１１及びステップＳ１０２ａで形成されたｎ層１２のＧａＮの脱離が促進され、両層１１、１２にわたる柱状構造体１１ｃが若干細るとともに、空洞１１ｄ内部のＧａＮ結晶１１ｅが脱離により減少する。
【００３３】
図２（Ｇ）を参照する。脱離促進工程に続くｎ型ＧａＮ膜成長工程（ステップＳ１０２ｃ）においては、雰囲気温度、ＮＨ３の流量、及びＳｉＨ４の流量は維持したままで、ＴＭＧの供給（流量４５μｍｏｌ／ｍｉｎ）を再開し、ｎ型ＧａＮ膜を５μｍ成長させる。ステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で成長されるｎ型ＧａＮ膜によって、空洞１１ｄが閉じられる。空洞１１ｄが閉じられる前のステップＳ１０２ｃのｎ型ＧａＮ膜成長工程中も、たとえば空洞１１ｄ内のＧａＮ結晶１１ｅの脱離は進むため、空洞１１ｄ内部には、ＧａＮ結晶１１ｅはほとんど残存しない。
【００３４】
実施例による半導体素子の製造方法においては、空洞１１ｄの開口部を塞ぐ前に、脱離促進工程を行い、空洞１１ｄ内部にあるＧａＮ結晶１１ｅを脱離させ、空洞１１ｄの外部に取り出すことによって、空洞１１ｄ内の圧力上昇を抑止し、たとえば半導体エピタキシャル層（ｎ層、活性層、及びｐ層）形成中における成長基板１０の剥離を防止することができる。このため、歩留まりよく半導体素子を製造することができる。
【００３５】
なお、実施例においては、ステップＳ１０２ａのｎ型ＧａＮ膜成長工程において形成するｎ型ＧａＮ膜の厚さを１μｍ（空洞１１ｄの開口率が１９％となる膜厚）としたが、膜厚はこれに限られない。開口率が５％以上４０％以下の範囲内のいずれかの値となる時点で、脱離促進工程に移行することができる。開口率が５％未満となる時点まで、脱離促進工程への移行を遅らせた場合、たとえば脱離促進工程におけるＧａＮ結晶１１ｅの脱離に時間を要したり、脱離が不十分となる場合がある。開口率が４０％を超える時点で脱離促進工程に移行した場合、空洞１１ｄ間にある柱状のＧａＮ膜領域（柱状構造体１１ｃ）において、成長基板１０と接合している部分での脱離も生じているため、ＧａＮ膜が成長基板１０と接合していない領域、または接合面積が小さい領域が多く発生し、脱離促進工程で空洞１１ｄが多数生成され、分解ガスによる圧力が大きくない状態で、または、空洞１１ｄ内圧力とは無関係に、たとえば半導体エピタキシャル層（ｎ層、活性層、及びｐ層）形成中に成長基板１０が剥離を生じてしまうことがある。これに対し、開口率が４０％以下になった時点では、開口率が小さくなっているため、複数の柱状構造体１１ｃ上にそれぞれ成長していたｎ層１２が横方向成長により繋がりはじめている。これにより、脱離促進工程により柱状構造体１１ｃの成長基板１０と接合している部分での脱離が生じたとしても、複数の柱状構造体１１ｃがｎ層１２で繋がっている一体となった構造となっているため、分解ガスの圧力があっても剥離されないようになる。よって開口率が５％〜４０％の範囲（ある程度開口が閉じ、ＧａＮ膜領域どうしがつながる範囲）まで減少した時点で脱離促進工程に移行することで、上述の効果を十分に奏することが可能である。
【００３６】
また、実施例においては、脱離促進工程におけるＴＭＧの供給停止時間を５分間としたが、１分以上１０分以下の停止時間とすることができる。供給停止時間を１分未満とした場合、脱離が満足に行われず、十分な効果を得ることが難しい。１０分を超える時間とした場合、１０分超の時間、高温で成長を停止させることとなるため、ステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で成長されるｎ型ＧａＮ膜の結晶性が悪くなり、膜の表面粗さが粗くなることがある。
【００３７】
更に、実施例では、脱離促進工程においてＴＭＧの供給を停止したが、脱離促進工程においては、脱離が促進されればよく、ＧａＮの脱離が、ＧａＮ膜の成長よりも多く生じる範囲で、ｎ型ＧａＮ膜の成膜を行ってもよい。たとえばＴＭＧの供給量が１０μｍｏｌ／ｍｉｎのとき、平坦な膜表面において、脱離速度と成膜速度とがほぼ等しくなる。このため、脱離促進工程におけるＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ以下とすることで、脱離を成膜より優勢にすることが可能である。
【００３８】
なお、実施例では脱離促進工程において、ＴＭＧ（ＩＩＩ族原料ガス）の供給のみを停止し、ＮＨ３（Ｖ族原料ガス）の流量を維持したが、ＮＨ３の供給を停止した場合、たとえばステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で形成されるｎ型ＧａＮ膜の結晶性を低下させる場合がある。このためＮＨ３の供給は継続するのが好ましい。
【００３９】
図３（Ａ）を参照する。ｎ層形成工程（ステップＳ１０２）の後、活性層（発光層）形成工程（ステップＳ１０３）に進み、ｎ層１２上に、活性層（発光層）１３を形成する。
【００４０】
活性層（発光層）形成工程においては、まず雰囲気温度を７６０℃とし、ＴＭＧを流量３．６μｍｏｌ／ｍｉｎ、トリメチルインジウム（ＴＭＩ）を流量３．６μｍｏｌ／ｍｉｎ、ＮＨ３を流量４．４ＬＭで供給して、ＧａＮ／ＩｎｙＧａＮ（各２ｎｍ）のペアを３０ペア形成することにより、歪み緩和層（図示せず）を形成する。なお、ＴＭＧ及びＴＭＩの流量は１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ｉｎ組成が２０％程度となるようにＴＭＩとＴＭＧの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。また、ＧａＮに代えてＩｎｘＧａＮを形成することとしてもよい。この場合、ｘ＜ｙを満たすように流量を調整する。更に、歪緩和層の膜厚は、ＧａＮ／ＩｎｙＧａＮの各層の膜厚やペア数を変更することにより５０ｎｍ〜３００ｎｍの範囲で変更可能である。また、歪緩和層には、Ｓｉを最大５Ｅ１７ａｔｏｍ/ｃｍ２ドープしてもよい。
【００４１】
次に、雰囲気温度を７３０℃とし、ＴＭＧを流量３．６μｍｏｌ／ｍｉｎ、ＴＭＩを流量１０μｍｏｌ／ｍｉｎ、ＮＨ３を流量４．４ＬＭで供給して、ＧａＮ障壁層／ＩｎｙＧａＮ井戸層（各１４ｎｍ／２ｎｍ）からなるペアを５ペア形成することにより、多重量子井戸構造の活性層（発光層）１３を形成する。ＴＭＧ及びＴＭＩの流量は１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ｉｎの組成比を示すｙの値が０．３５程度となるようにＴＭＩとＴＭＧの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、活性層（発光層）１３には、Ｓｉを最大５Ｅ１７ａｔｏｍ/ｃｍ２ドープしてもよい。
【００４２】
続いて、ｐ層形成工程（ステップＳ１０４）に進み、活性層（発光層）１３上に、ｐ層１４を形成する。
【００４３】
ｐ層形成工程においては、まず雰囲気温度を８７０℃とし、ＴＭＧを流量８．１μｍｏｌ／ｍｉｎで、トリメチルアルミニウム（ＴＭＡ）を流量７．６μｍｏｌ／ｍｉｎで、ＮＨ３を流量４．４ＬＭで、更にドーパントガスとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）を供給することにより、Ｍｇが１Ｅ２０ａｔｏｍ／ｃｍ２ドープされた膜厚４０ｎｍ程度のｐ型ＡｌＧａＮ層（図示せず）を形成する。ＴＭＧの流量は４μｍｏｌ／ｍｉｎ〜２０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ａｌの組成が２０％程度となるようにＴＭＧとＴＭＡの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、ｐ型ＡｌＧａＮ層の膜厚は２０ｎｍ〜６０ｎｍの範囲で変更可能である。
【００４４】
次に、雰囲気温度を８７０℃とし、ＴＭＧを流量１８μｍｏｌ／ｍｉｎで、ＮＨ３を流量４．４ＬＭで、更にドーパントガスとしてＣＰ２Ｍｇを供給することにより、Ｍｇが１Ｅ２０ａｔｏｍ／ｃｍ２ドープされた膜厚２００ｎｍ程度のｐ層１４を形成する。ＴＭＧの流量は８μｍｏｌ／ｍｉｎ〜３６μｍｏｌ／ｍｉｎの範囲で変更可能である。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、ｐ層１４の膜厚は１００ｎｍ〜３００ｎｍの範囲で変更可能である。
【００４５】
約９００℃の窒素雰囲気下で約１分間の熱処理を行うことにより、ｐ層１４を活性化させる。
【００４６】
図３（Ｂ）及び（Ｃ）を参照して、支持基板接着工程（ステップＳ１０５）について説明する。
【００４７】
図３（Ｂ）を参照する。真空蒸着法等により、ｐ層１４上にＰｔ層（１０Å）およびＡｇ層（３０００Å）をこの順に堆積し、電極層１５を形成する。Ｐｔ層によりｐ層１４との間でオーミック接触が確保され、Ａｇ層により高反射率が確保される。続いて、Ｔｉ層（１０００Å）、Ｐｔ層（２０００Å）及びＡｕ層（２０００Å）をこの順に堆積し、電極層１５上に、接着層１６を形成する。接着層１６は、後述する支持基板２０との接着部を構成する。
【００４８】
図３（Ｃ）を参照する。成長基板１０に代えて半導体エピタキシャル層（ｎ層１２、活性層１３、及びｐ層１４）を支持するための支持基板２０を準備する。支持基板２０としては、たとえばＳｉ単結晶基板を用いることができる。支持基板２０上には、Ｐｔ層、Ｔｉ層、Ｎｉ層、Ａｕ層、ＡｕＳｎ層がこの順に積層された接着層２１が真空蒸着法等により形成される。続いて、接着層２１と接着層１６とを密着させ、真空または窒素雰囲気中で熱圧着することにより、半導体エピタキシャル層のｐ層１４側に支持基板２０を貼り付ける。なお、支持基板２０は、接着層２１上にＣｕ等の金属膜をめっき成長させることにより形成されるものであってもよい。
【００４９】
図３（Ｄ）を参照する。成長基板剥離工程（ステップＳ１０６）においては、空洞１１ｄが形成されている位置を境界として、成長基板１０を半導体エピタキシャル層（活性層１３）から分離する。成長基板１０は、空洞含有層１１内部にほぼ均一に分布した幅数μｍ程度の柱状構造体１１ｃを介して半導体エピタキシャル層（ｎ層１２）に接合しているので、この接続部に対して外部から僅かな力を加えることにより、たとえば空洞含有層１１を起点として成長基板１０を容易に剥離することができる。一例として、成長基板１０に軽い衝撃を与えることにより、剥離を行うことが可能である。また、超音波等を用いてウエハに振動を与えることにより、成長基板１０を剥離することもできる。更に、空洞含有層１１内部の空洞１１ｄに液体を浸透させ、これを加熱することにより生じる水蒸気圧を利用して、成長基板１０を剥離することもできる。また、ウエハを酸やアルカリ溶液に浸漬して空洞１１ｄ内部にエッチャントを浸透させることにより、柱状構造体１１ｃのエッチングを行い、成長基板１０を剥離することも可能である。更に、ＬＬＯ法を補助的に使用して成長基板１０を剥離することとしてもよい。
【００５０】
なお、支持基板接着工程（ステップＳ１０５）が終了した段階で、支持基板２０の応力等によって成長基板１０が、空洞１１ｄが形成されている位置を境界として、自然剥離していても実質上問題はない。したがって、支持基板接着工程が実施された後、支持基板２０の応力によって自然剥離が生じるように空洞含有層１１の機械強度を調整しておくことで、成長基板剥離工程（ステップＳ１０６）は省略することが可能である。
【００５１】
図３（Ｅ）を参照し、表面処理工程（ステップＳ１０７）について説明する。表面処理工程においては、成長基板１０を剥離することによって表出した面を塩酸処理することにより、空洞含有層１１に付着したＧａメルトを除去するとともに、ｎ層１２表面を露出、研磨し、所定厚さにｎ層１２を平坦化させる。成長基板剥離工程で、ウエハを酸やアルカリに浸漬して空洞１１ｄ内部にエッチャントを浸透させた場合、Ｇａメルトはそのとき除去されるが、除去されずに残った場合は、本工程であらためて除去される。なお、エッチャントとしては、塩酸に限らず、ＧａＮ膜をエッチングすることが可能なものであればよく、たとえば、リン酸、硫酸、ＫＯＨ、ＮａＯＨ等を使用することができる。エッチャントとしてＫＯＨ等を用いることにより、ｎ層１２表面には、マイクロコーンと呼ばれるＧａＮ結晶構造に由来する六角錐状の突起が多数形成され、これが光取り出し効率の向上に寄与する。また、表面処理はウェットエッチングに限らずＡｒプラズマや塩素系プラズマを用いたドライエッチングによって実施してもよい。
【００５２】
図３（Ｆ）を参照し、電極形成工程（ステップＳ１０８）について説明する。表面処理が施されたｎ層１２表面に、真空蒸着法等によりＴｉ層及びＡｌ層を順次堆積し、更にボンディング性向上のため、最表面にＴｉ層／Ａｕ層を堆積することによって、ｎ電極３０を形成する。電極材料としてはＴｉ層／Ａｌ層のほか、Ａｌ層／Ｒｈ層、Ａｌ層／Ｉｒ層、Ａｌ層／Ｐｔ層、Ａｌ層／Ｐｄ層等を用いることができる。
【００５３】
電極形成工程に続いて、チップ分離工程（ステップＳ１０９）を行う。チップ分離工程においては、ｎ電極３０が形成された支持基板２０付き半導体エピタキシャル層を、個別のチップに分離する。この工程は、まず、半導体エピタキシャル層表面に各チップ間に溝を設けるようにしたパターンをレジストによりパターニングする。次に、反応性イオンエッチングを用いて半導体エピタキシャル層表面から電極層１５に達する深さまで溝を形成する。その後、支持基板２０等をダイシングし、各チップに分離する。また、レーザスクライブ等の技術を用いてもよい。以上の各工程を経ることにより、半導体素子が製造される。
【００５４】
実施例による半導体素子の製造方法は、空洞１１ｄを閉じる前に、加熱を行いつつ、層を構成する材料の少なくとも一部の供給、実施例においては、ＩＩＩ族原料の供給を減少させる（停止を含む。）点、具体的には、ｎ層形成工程（ステップＳ１０２）が、脱離促進工程（ステップＳ１０２ｂ）を含む点に特徴を有する。脱離促進工程においては、空洞１１ｄが閉じる前の成膜途中で、加熱を行いつつ、ＩＩＩ族原料ガス（ＴＭＧ）の供給を減少させることで、脱離のみを、または脱離を優勢に行わせる。脱離促進工程によって、空洞１１ｄが閉じる前に、空洞１１ｄ内、たとえば成長基板１０（空洞１１ｄ底面）上に存在するＧａＮ結晶１１ｅの脱離、分解が促進され、分解ガスが空洞１１ｄの外部に取り出される。この結果、空洞１１ｄ内の圧力上昇、及び、成長基板１０の剥離が抑止され、歩留まりよく半導体素子を製造することができる。
【００５５】
なお、実施例においては、ｎ層形成工程（ステップＳ１０２）において、材料ガスの供給を一部停止したが、これを空洞含有層形成工程（ステップＳ１０１）において行うことも可能であろう。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００５７】
半導体素子一般、たとえば光半導体素子の製造に好適に利用することができる。
【符号の説明】
【００５８】
１０ 成長基板
１１ 空洞含有層
１１ａ 下地層
１１ｂ 繰り返し層
１１ｂ１ 第１ステップ層
１１ｂ２ 第２ステップ層
１１ｃ 柱状構造体
１１ｄ 空洞
１１ｅ ＧａＮ結晶
１２ ｎ層
１３ 活性層（発光層）
１４ ｐ層
１５ 電極層
１６ 接着層
２０ 支持基板
２１ 接着層
３０ ｎ電極
５０ 成長基板
５１ 空洞含有層
５２ ｎ層
５３ 空洞
５４ ＧａＮ結晶
５５ Ｇａメルト
５６ Ｎ２ガス
【技術分野】
【０００１】
本発明は、半導体素子、たとえば光半導体素子の製造方法に関する。
【背景技術】
【０００２】
通常、光半導体素子(light emitting diode; LED)は、成長基板上に、ｎ層、活性層（発光層）、ｐ層等で構成される半導体多層膜（半導体層）を成膜した後、成長基板及び半導体多層膜表面に電極を形成する。絶縁性の成長基板を使用する場合は、反応性イオンエッチング等の手法を用いて、半導体層の一部の領域をｎ層が露出するまでエッチングし、ｎ層とｐ層のそれぞれに電極を形成する。
【０００３】
成長基板の選択は、半導体層の結晶品質に大きな影響を与える。しかし成長基板の導電性、熱伝導性、光吸収係数は、光半導体素子の電気、熱、光学特性にも影響する。良好な結晶性の半導体層を形成可能な成長基板が、他の特性のすべてが優良な半導体素子を実現するとは限らない。このため半導体層を成長基板から剥離し、発光に寄与する半導体層に電極を直接形成する、シンフィルムＬＥＤまたは半導体レーザ(laser diode; LD)が提案されている（たとえば、特許文献１、２、３及び４参照）。成長基板を除去することにより、電気、熱、光学特性を向上させることができる。成長基板の除去には、一般的にはレーザリフトオフが用いられる。
【０００４】
成長基板上に空洞（ボイド）含有層を形成し、その上にｎ層、発光層、ｐ層を成長させ、支持基板を貼り合わせた後、空洞含有層に衝撃を与えることで成長基板を剥離する半導体素子の製造方法の発明が開示されている（たとえば、特許文献５参照）。特許文献５記載の発明においては、空洞含有層は、横方向（層の面内方向）成長優位の条件と、縦方向（層の厚さ方向）成長優位の条件とを交互に変更して形成される。空洞含有層の開口は、空洞含有層上に形成されるｎ層で閉じられる。
【０００５】
特許文献５記載の半導体素子の製造方法においては、以下の問題が生じる場合があった。
【０００６】
図４（Ａ）〜（Ｃ）は、空洞含有層を含む断面図である。図４（Ａ）〜（Ｃ）を参照し、従来技術の問題点を説明する。
【０００７】
図４（Ａ）を参照する。成長基板５０上に、ＧａＮで構成される空洞含有層５１が形成されている。材料ガスＧが供給され、空洞含有層５１上に、ｎ型ＧａＮ膜であるｎ層５２が成膜されつつある。空洞含有層５１及び成膜中のｎ層５２には空洞（ボイド）５３が形成されている。本図においては、空洞５３の開口部にＲの符号を付して示した。
【０００８】
ｎ層５２の横方向成長により、空洞５３が閉じられつつある。その一方で、空洞５３内部の半導体やＧａＮ結晶５４が分解して生じた窒素（Ｎ２）ガスが、開口部Ｒを通り、空洞５３の内部から外部へ抜けていく。
【０００９】
図４（Ｂ）を参照する。図４（Ｂ）は、図４（Ａ）からｎ層５２の成膜を続けたものである。空洞５３は、ｎ層５２の成長により閉じられる。空洞５３内部にはＧａＮ結晶５４が残存している。空洞５３が閉じた後も、空洞５３内部の半導体やＧａＮ結晶５４の脱離、分解は進む。
【００１０】
図４（Ｃ）を参照する。図４（Ｃ）は、図４（Ｂ）後も、ｎ層５２の成膜が継続されたものである。空洞５３が閉じた後の空洞５３内における半導体やＧａＮ結晶５４の脱離、分解により、空洞５３内部にＧａメルト５５及びＮ２ガス５６が発生する。発生したＮ２ガス５６によって、空洞５３内の圧力が上昇する。この圧力の上昇により、たとえばｎ層５２等の形成中に成長基板５０が剥離し、歩留まりを悪化させるという問題が生じていた。特に、空洞５３内部において、成長基板５０（空洞５３底面）上に残存するＧａＮ結晶５４の脱離、分解は、空洞５３の形成には寄与せず、空洞５３内の圧力を上昇させる原因となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】再公表特許ＷＯ９８−１４９８６号公報
【特許文献２】特開２００５−５１６４１５号公報
【特許文献３】特開２０００−２２８５３９号公報
【特許文献４】特開２００４−１７２３５１号公報
【特許文献５】特開２０１０−１５３４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、歩留まりのよい半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一観点によると、（ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、（ｂ）前記空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、前記空洞を閉じるｎ層を形成する工程と、（ｃ）前記ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する工程と、（ｄ）前記活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する工程と、（ｅ）前記ｐ層上方に、支持基板を接着する工程と、（ｆ）前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程とを有し、前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる半導体素子の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、歩留まりのよい半導体素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例による半導体素子の製造方法の概略を示すフローチャートである。
【図２】（Ａ）〜（Ｇ）は、実施例による半導体素子の製造方法を示す断面図である。
【図３】（Ａ）〜（Ｆ）は、実施例による半導体素子の製造方法を示す断面図である。
【図４】（Ａ）〜（Ｃ）は、空洞含有層を含む断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例について、図面を参照しつつ説明する。本発明は半導体素子の製造方法に関するが、光半導体素子の製造方法を例にとって説明を行う。
【００１７】
図１は、実施例による半導体素子の製造方法の概略を示すフローチャートである。実施例による半導体素子の製造方法においては、まずステップＳ１０１において、成長基板上に、ＩＩＩ族窒化物系化合物半導体（ＩＩＩ−Ｖ族窒化物系化合物半導体）からなり、内部に多数の空洞を含む空洞含有層を形成する。空洞含有層形成工程（ステップＳ１０１）は、下地層形成工程（ステップＳ１０１ａ）及び繰り返し層形成工程（ステップＳ１０１ｂ）を含む。
【００１８】
次に、空洞含有層上に、たとえばＭＯＣＶＤ法により、ＩＩＩ族窒化物系化合物半導体エピタキシャル層を形成する。ＩＩＩ族窒化物系化合物半導体エピタキシャル層は、ｎ層（ｎ型半導体層）、活性層（発光層）、ｐ層（ｐ型半導体層）を含む。ｎ層、活性層（発光層）、及びｐ層は、ＩＩＩ族窒化物系化合物半導体、たとえばＧａＮ系半導体から構成される。
【００１９】
ＩＩＩ族窒化物系化合物半導体エピタキシャル層形成工程においては、まず空洞含有層上に、たとえばｎ型のＧａＮで構成されるｎ層を形成する（ステップＳ１０２）。ステップＳ１０２のｎ層形成工程は、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）、脱離促進工程（ステップＳ１０２ｂ）、及び、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ｃ）を含む。続いて、ｎ層上に、通電により発光を行う活性層（発光層）を形成する（ステップＳ１０３）。更に、活性層（発光層）上に、ｐ型のＧａＮ系半導体からなるｐ層を形成する（ステップＳ１０４）。
【００２０】
ステップＳ１０５においては、半導体エピタキシャル層（ｐ層）上方に、支持基板を接着する。その後、ステップＳ１０６において、空洞が形成された位置を境界として、成長基板を半導体エピタキシャル層（ｎ層、活性層、及びｐ層）から剥離する。ステップＳ１０７の表面処理工程においては、たとえば研磨により、成長基板の剥離によって表出した半導体エピタキシャル層（ｎ層）表面の平坦化を行う。ステップＳ１０８においては、表面処理が行われた半導体エピタキシャル層（ｎ層）上に電極を形成する。その後、支持基板付きの半導体エピタキシャル層を、個々のチップに分離する（ステップＳ１０９）。
【００２１】
図２（Ａ）〜（Ｇ）及び図３（Ａ）〜（Ｆ）は、実施例による半導体素子の製造方法を示す断面図である。
【００２２】
図２（Ａ）〜（Ｄ）を参照して、空洞含有層形成工程（ステップＳ１０１）を説明する。図２（Ａ）に、ステップＳ１０１ａの下地層形成工程の概略を示す。たとえば、径２インチ、厚さ４３０μｍのサファイア基板である成長基板１０をサセプタ上に載置し、ＭＯＣＶＤ装置にセットする。窒素１３．５ＬＭ、水素４．５ＬＭの雰囲気下でトリメチルガリウム（ＴＭＧ）を、流量１１μｍｏｌ／ｍｉｎ、アンモニア（ＮＨ３）を流量３．３ＬＭで供給し、５００℃で厚さ２００ｎｍのＧａＮからなる下地層１１ａを形成する。下地層１１ａの形成後、ＴＭＧの供給を停止して雰囲気温度を１０００℃まで昇温する。なお、１０００℃は、ｎ層形成工程（ステップＳ１０２）において、ｎ型ＧａＮ膜を成長させる温度である。
【００２３】
図２（Ｂ）を参照する。ステップＳ１０１ｂの繰り返し層形成工程においては、雰囲気温度を１０００℃に保ったまま、窒素６ＬＭ、水素７．５ＬＭの雰囲気下で、下地層１１ａ上に、ＧａＮからなる繰り返し層１１ｂを形成する。繰り返し層１１ｂは、第１ステップ層１１ｂ１と第２ステップ層１１ｂ２を交互に複数セット、たとえば４セット繰り返して成膜することにより形成する。第１ステップ層１１ｂ１は、主に縦方向成長が助長される条件で成膜を行い、第２ステップ層１１ｂ２は、主に横方向成長が助長される条件で成膜を行う。
【００２４】
図２（Ｂ）に示すように、ＴＭＧを流量２３μｍｏｌ／ｍｉｎで供給するとともに、ＮＨ３を流量２．２ＬＭで供給し、下地層１１ａ上に、厚さ２０ｎｍのＧａＮ層である第１ステップ層１１ｂ１を形成する。
【００２５】
図２（Ｃ）を参照する。ＴＭＧを流量４５μｍｏｌ／ｍｉｎで供給するとともに、ＮＨ３を流量４．４ＬＭで供給し、第１ステップ層１１ｂ１上に、厚さ８０ｎｍのＧａＮ層である第２ステップ層１１ｂ２を形成する。
【００２６】
図２（Ｄ）を参照する。厚さ２０ｎｍの第１ステップ層１１ｂ１と厚さ８０ｎｍの第２ステップ層１１ｂ２を、交互に４層ずつ成膜することで、厚さ４００ｎｍのＧａＮからなる繰り返し層１１ｂを形成する。下地層１１ａと繰り返し層１１ｂとから構成される層を、空洞含有層１１と呼ぶ。空洞含有層１１は、下地層１１ａと繰り返し層１１ｂとで構成される柱状構造体１１ｃ、及び、柱状構造体１１ｃ間の空洞１１ｄを含む。空洞１１ｄ内部には、ＧａＮ結晶１１ｅが存在する。空洞含有層１１形成後（繰り返し層１１ｂ成膜後）の開口率を測定したところ、６２％であった。なお、空洞１１ｄの開口率とは、空洞１１ｄ上部の開口部Ｒの、層の面内における面積率である。空洞含有層１１形成時点において、開口率を５０％より小さくすることは通常は困難である。
【００２７】
成長条件の異なる第１ステップ層１１ｂ１と第２ステップ層１１ｂ２とを、交互に繰り返して形成することで、結晶の核となる接触部と、横方向成長で融合する非接触部を残しながら、最終的には、半導体エピタキシャル層（ｎ層、活性層、及びｐ層）を、表面平滑性にすぐれ、高い結晶性を有する層とすることができる。
【００２８】
図２（Ｅ）〜（Ｇ）を参照して、ｎ層形成工程（ステップＳ１０２）を説明する。ｎ層形成工程においては、空洞含有層１１上に、空洞１１ｄを閉じるｎ型ＧａＮ膜（ｎ層１２）を形成する。
【００２９】
まず、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）において、雰囲気温度を１０００℃に保ち、空洞含有層１１上に、厚さ１μｍのｎ型ＧａＮ膜を成膜する。成膜においては、たとえばＴＭＧを流量４５μｍｏｌ／ｍｉｎ、ＮＨ３を流量５．５ＬＭ、及びドーパントガスとしてＳｉＨ４を８６．６ｃｃｍで供給する。
【００３０】
図２（Ｅ）は、ｎ型ＧａＮ膜成長工程（ステップＳ１０２ａ）後の断面を示す。ステップＳ１０２ａのｎ型ＧａＮ膜成長工程で形成されるｎ型ＧａＮ膜で、空洞１１ｄの開口率は減少する。ステップＳ１０２ａ終了後に、開口率を測定したところ、１９％であった。空洞１１ｄ内部には、下地層１１ａの残りが柱状構造物１１ｃとは別に成長基板１０と密着している、ＧａＮ結晶１１ｅが存在する。
【００３１】
ステップＳ１０２ａのｎ型ＧａＮ膜成長工程の後の、脱離促進工程（ステップＳ１０２ｂ）においては、雰囲気温度、ＮＨ３の流量、及びＳｉＨ４の流量を維持し、ＴＭＧの供給を５分間停止させる。これによりｎ型ＧａＮ膜の形成が中断され、空洞含有層１１及びステップＳ１０２ａで形成されたｎ層１２（ｎ型ＧａＮ膜）のＧａＮの脱離が生じる。更に、空洞１１ｄ内のＧａＮ結晶１１ｅの脱離も生じる。
【００３２】
図２（Ｆ）に、脱離促進工程（ステップＳ１０２ｂ）後の断面を示した。脱離促進工程によって、空洞含有層１１及びステップＳ１０２ａで形成されたｎ層１２のＧａＮの脱離が促進され、両層１１、１２にわたる柱状構造体１１ｃが若干細るとともに、空洞１１ｄ内部のＧａＮ結晶１１ｅが脱離により減少する。
【００３３】
図２（Ｇ）を参照する。脱離促進工程に続くｎ型ＧａＮ膜成長工程（ステップＳ１０２ｃ）においては、雰囲気温度、ＮＨ３の流量、及びＳｉＨ４の流量は維持したままで、ＴＭＧの供給（流量４５μｍｏｌ／ｍｉｎ）を再開し、ｎ型ＧａＮ膜を５μｍ成長させる。ステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で成長されるｎ型ＧａＮ膜によって、空洞１１ｄが閉じられる。空洞１１ｄが閉じられる前のステップＳ１０２ｃのｎ型ＧａＮ膜成長工程中も、たとえば空洞１１ｄ内のＧａＮ結晶１１ｅの脱離は進むため、空洞１１ｄ内部には、ＧａＮ結晶１１ｅはほとんど残存しない。
【００３４】
実施例による半導体素子の製造方法においては、空洞１１ｄの開口部を塞ぐ前に、脱離促進工程を行い、空洞１１ｄ内部にあるＧａＮ結晶１１ｅを脱離させ、空洞１１ｄの外部に取り出すことによって、空洞１１ｄ内の圧力上昇を抑止し、たとえば半導体エピタキシャル層（ｎ層、活性層、及びｐ層）形成中における成長基板１０の剥離を防止することができる。このため、歩留まりよく半導体素子を製造することができる。
【００３５】
なお、実施例においては、ステップＳ１０２ａのｎ型ＧａＮ膜成長工程において形成するｎ型ＧａＮ膜の厚さを１μｍ（空洞１１ｄの開口率が１９％となる膜厚）としたが、膜厚はこれに限られない。開口率が５％以上４０％以下の範囲内のいずれかの値となる時点で、脱離促進工程に移行することができる。開口率が５％未満となる時点まで、脱離促進工程への移行を遅らせた場合、たとえば脱離促進工程におけるＧａＮ結晶１１ｅの脱離に時間を要したり、脱離が不十分となる場合がある。開口率が４０％を超える時点で脱離促進工程に移行した場合、空洞１１ｄ間にある柱状のＧａＮ膜領域（柱状構造体１１ｃ）において、成長基板１０と接合している部分での脱離も生じているため、ＧａＮ膜が成長基板１０と接合していない領域、または接合面積が小さい領域が多く発生し、脱離促進工程で空洞１１ｄが多数生成され、分解ガスによる圧力が大きくない状態で、または、空洞１１ｄ内圧力とは無関係に、たとえば半導体エピタキシャル層（ｎ層、活性層、及びｐ層）形成中に成長基板１０が剥離を生じてしまうことがある。これに対し、開口率が４０％以下になった時点では、開口率が小さくなっているため、複数の柱状構造体１１ｃ上にそれぞれ成長していたｎ層１２が横方向成長により繋がりはじめている。これにより、脱離促進工程により柱状構造体１１ｃの成長基板１０と接合している部分での脱離が生じたとしても、複数の柱状構造体１１ｃがｎ層１２で繋がっている一体となった構造となっているため、分解ガスの圧力があっても剥離されないようになる。よって開口率が５％〜４０％の範囲（ある程度開口が閉じ、ＧａＮ膜領域どうしがつながる範囲）まで減少した時点で脱離促進工程に移行することで、上述の効果を十分に奏することが可能である。
【００３６】
また、実施例においては、脱離促進工程におけるＴＭＧの供給停止時間を５分間としたが、１分以上１０分以下の停止時間とすることができる。供給停止時間を１分未満とした場合、脱離が満足に行われず、十分な効果を得ることが難しい。１０分を超える時間とした場合、１０分超の時間、高温で成長を停止させることとなるため、ステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で成長されるｎ型ＧａＮ膜の結晶性が悪くなり、膜の表面粗さが粗くなることがある。
【００３７】
更に、実施例では、脱離促進工程においてＴＭＧの供給を停止したが、脱離促進工程においては、脱離が促進されればよく、ＧａＮの脱離が、ＧａＮ膜の成長よりも多く生じる範囲で、ｎ型ＧａＮ膜の成膜を行ってもよい。たとえばＴＭＧの供給量が１０μｍｏｌ／ｍｉｎのとき、平坦な膜表面において、脱離速度と成膜速度とがほぼ等しくなる。このため、脱離促進工程におけるＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ以下とすることで、脱離を成膜より優勢にすることが可能である。
【００３８】
なお、実施例では脱離促進工程において、ＴＭＧ（ＩＩＩ族原料ガス）の供給のみを停止し、ＮＨ３（Ｖ族原料ガス）の流量を維持したが、ＮＨ３の供給を停止した場合、たとえばステップＳ１０２ｃのｎ型ＧａＮ膜成長工程で形成されるｎ型ＧａＮ膜の結晶性を低下させる場合がある。このためＮＨ３の供給は継続するのが好ましい。
【００３９】
図３（Ａ）を参照する。ｎ層形成工程（ステップＳ１０２）の後、活性層（発光層）形成工程（ステップＳ１０３）に進み、ｎ層１２上に、活性層（発光層）１３を形成する。
【００４０】
活性層（発光層）形成工程においては、まず雰囲気温度を７６０℃とし、ＴＭＧを流量３．６μｍｏｌ／ｍｉｎ、トリメチルインジウム（ＴＭＩ）を流量３．６μｍｏｌ／ｍｉｎ、ＮＨ３を流量４．４ＬＭで供給して、ＧａＮ／ＩｎｙＧａＮ（各２ｎｍ）のペアを３０ペア形成することにより、歪み緩和層（図示せず）を形成する。なお、ＴＭＧ及びＴＭＩの流量は１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ｉｎ組成が２０％程度となるようにＴＭＩとＴＭＧの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。また、ＧａＮに代えてＩｎｘＧａＮを形成することとしてもよい。この場合、ｘ＜ｙを満たすように流量を調整する。更に、歪緩和層の膜厚は、ＧａＮ／ＩｎｙＧａＮの各層の膜厚やペア数を変更することにより５０ｎｍ〜３００ｎｍの範囲で変更可能である。また、歪緩和層には、Ｓｉを最大５Ｅ１７ａｔｏｍ/ｃｍ２ドープしてもよい。
【００４１】
次に、雰囲気温度を７３０℃とし、ＴＭＧを流量３．６μｍｏｌ／ｍｉｎ、ＴＭＩを流量１０μｍｏｌ／ｍｉｎ、ＮＨ３を流量４．４ＬＭで供給して、ＧａＮ障壁層／ＩｎｙＧａＮ井戸層（各１４ｎｍ／２ｎｍ）からなるペアを５ペア形成することにより、多重量子井戸構造の活性層（発光層）１３を形成する。ＴＭＧ及びＴＭＩの流量は１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ｉｎの組成比を示すｙの値が０．３５程度となるようにＴＭＩとＴＭＧの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、活性層（発光層）１３には、Ｓｉを最大５Ｅ１７ａｔｏｍ/ｃｍ２ドープしてもよい。
【００４２】
続いて、ｐ層形成工程（ステップＳ１０４）に進み、活性層（発光層）１３上に、ｐ層１４を形成する。
【００４３】
ｐ層形成工程においては、まず雰囲気温度を８７０℃とし、ＴＭＧを流量８．１μｍｏｌ／ｍｉｎで、トリメチルアルミニウム（ＴＭＡ）を流量７．６μｍｏｌ／ｍｉｎで、ＮＨ３を流量４．４ＬＭで、更にドーパントガスとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）を供給することにより、Ｍｇが１Ｅ２０ａｔｏｍ／ｃｍ２ドープされた膜厚４０ｎｍ程度のｐ型ＡｌＧａＮ層（図示せず）を形成する。ＴＭＧの流量は４μｍｏｌ／ｍｉｎ〜２０μｍｏｌ／ｍｉｎの範囲で変更可能である。この場合、Ａｌの組成が２０％程度となるようにＴＭＧとＴＭＡの流量を同時に変更する。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、ｐ型ＡｌＧａＮ層の膜厚は２０ｎｍ〜６０ｎｍの範囲で変更可能である。
【００４４】
次に、雰囲気温度を８７０℃とし、ＴＭＧを流量１８μｍｏｌ／ｍｉｎで、ＮＨ３を流量４．４ＬＭで、更にドーパントガスとしてＣＰ２Ｍｇを供給することにより、Ｍｇが１Ｅ２０ａｔｏｍ／ｃｍ２ドープされた膜厚２００ｎｍ程度のｐ層１４を形成する。ＴＭＧの流量は８μｍｏｌ／ｍｉｎ〜３６μｍｏｌ／ｍｉｎの範囲で変更可能である。またＮＨ３の流量は３．３ＬＭ〜５．５ＬＭの範囲で変更することができる。更に、ｐ層１４の膜厚は１００ｎｍ〜３００ｎｍの範囲で変更可能である。
【００４５】
約９００℃の窒素雰囲気下で約１分間の熱処理を行うことにより、ｐ層１４を活性化させる。
【００４６】
図３（Ｂ）及び（Ｃ）を参照して、支持基板接着工程（ステップＳ１０５）について説明する。
【００４７】
図３（Ｂ）を参照する。真空蒸着法等により、ｐ層１４上にＰｔ層（１０Å）およびＡｇ層（３０００Å）をこの順に堆積し、電極層１５を形成する。Ｐｔ層によりｐ層１４との間でオーミック接触が確保され、Ａｇ層により高反射率が確保される。続いて、Ｔｉ層（１０００Å）、Ｐｔ層（２０００Å）及びＡｕ層（２０００Å）をこの順に堆積し、電極層１５上に、接着層１６を形成する。接着層１６は、後述する支持基板２０との接着部を構成する。
【００４８】
図３（Ｃ）を参照する。成長基板１０に代えて半導体エピタキシャル層（ｎ層１２、活性層１３、及びｐ層１４）を支持するための支持基板２０を準備する。支持基板２０としては、たとえばＳｉ単結晶基板を用いることができる。支持基板２０上には、Ｐｔ層、Ｔｉ層、Ｎｉ層、Ａｕ層、ＡｕＳｎ層がこの順に積層された接着層２１が真空蒸着法等により形成される。続いて、接着層２１と接着層１６とを密着させ、真空または窒素雰囲気中で熱圧着することにより、半導体エピタキシャル層のｐ層１４側に支持基板２０を貼り付ける。なお、支持基板２０は、接着層２１上にＣｕ等の金属膜をめっき成長させることにより形成されるものであってもよい。
【００４９】
図３（Ｄ）を参照する。成長基板剥離工程（ステップＳ１０６）においては、空洞１１ｄが形成されている位置を境界として、成長基板１０を半導体エピタキシャル層（活性層１３）から分離する。成長基板１０は、空洞含有層１１内部にほぼ均一に分布した幅数μｍ程度の柱状構造体１１ｃを介して半導体エピタキシャル層（ｎ層１２）に接合しているので、この接続部に対して外部から僅かな力を加えることにより、たとえば空洞含有層１１を起点として成長基板１０を容易に剥離することができる。一例として、成長基板１０に軽い衝撃を与えることにより、剥離を行うことが可能である。また、超音波等を用いてウエハに振動を与えることにより、成長基板１０を剥離することもできる。更に、空洞含有層１１内部の空洞１１ｄに液体を浸透させ、これを加熱することにより生じる水蒸気圧を利用して、成長基板１０を剥離することもできる。また、ウエハを酸やアルカリ溶液に浸漬して空洞１１ｄ内部にエッチャントを浸透させることにより、柱状構造体１１ｃのエッチングを行い、成長基板１０を剥離することも可能である。更に、ＬＬＯ法を補助的に使用して成長基板１０を剥離することとしてもよい。
【００５０】
なお、支持基板接着工程（ステップＳ１０５）が終了した段階で、支持基板２０の応力等によって成長基板１０が、空洞１１ｄが形成されている位置を境界として、自然剥離していても実質上問題はない。したがって、支持基板接着工程が実施された後、支持基板２０の応力によって自然剥離が生じるように空洞含有層１１の機械強度を調整しておくことで、成長基板剥離工程（ステップＳ１０６）は省略することが可能である。
【００５１】
図３（Ｅ）を参照し、表面処理工程（ステップＳ１０７）について説明する。表面処理工程においては、成長基板１０を剥離することによって表出した面を塩酸処理することにより、空洞含有層１１に付着したＧａメルトを除去するとともに、ｎ層１２表面を露出、研磨し、所定厚さにｎ層１２を平坦化させる。成長基板剥離工程で、ウエハを酸やアルカリに浸漬して空洞１１ｄ内部にエッチャントを浸透させた場合、Ｇａメルトはそのとき除去されるが、除去されずに残った場合は、本工程であらためて除去される。なお、エッチャントとしては、塩酸に限らず、ＧａＮ膜をエッチングすることが可能なものであればよく、たとえば、リン酸、硫酸、ＫＯＨ、ＮａＯＨ等を使用することができる。エッチャントとしてＫＯＨ等を用いることにより、ｎ層１２表面には、マイクロコーンと呼ばれるＧａＮ結晶構造に由来する六角錐状の突起が多数形成され、これが光取り出し効率の向上に寄与する。また、表面処理はウェットエッチングに限らずＡｒプラズマや塩素系プラズマを用いたドライエッチングによって実施してもよい。
【００５２】
図３（Ｆ）を参照し、電極形成工程（ステップＳ１０８）について説明する。表面処理が施されたｎ層１２表面に、真空蒸着法等によりＴｉ層及びＡｌ層を順次堆積し、更にボンディング性向上のため、最表面にＴｉ層／Ａｕ層を堆積することによって、ｎ電極３０を形成する。電極材料としてはＴｉ層／Ａｌ層のほか、Ａｌ層／Ｒｈ層、Ａｌ層／Ｉｒ層、Ａｌ層／Ｐｔ層、Ａｌ層／Ｐｄ層等を用いることができる。
【００５３】
電極形成工程に続いて、チップ分離工程（ステップＳ１０９）を行う。チップ分離工程においては、ｎ電極３０が形成された支持基板２０付き半導体エピタキシャル層を、個別のチップに分離する。この工程は、まず、半導体エピタキシャル層表面に各チップ間に溝を設けるようにしたパターンをレジストによりパターニングする。次に、反応性イオンエッチングを用いて半導体エピタキシャル層表面から電極層１５に達する深さまで溝を形成する。その後、支持基板２０等をダイシングし、各チップに分離する。また、レーザスクライブ等の技術を用いてもよい。以上の各工程を経ることにより、半導体素子が製造される。
【００５４】
実施例による半導体素子の製造方法は、空洞１１ｄを閉じる前に、加熱を行いつつ、層を構成する材料の少なくとも一部の供給、実施例においては、ＩＩＩ族原料の供給を減少させる（停止を含む。）点、具体的には、ｎ層形成工程（ステップＳ１０２）が、脱離促進工程（ステップＳ１０２ｂ）を含む点に特徴を有する。脱離促進工程においては、空洞１１ｄが閉じる前の成膜途中で、加熱を行いつつ、ＩＩＩ族原料ガス（ＴＭＧ）の供給を減少させることで、脱離のみを、または脱離を優勢に行わせる。脱離促進工程によって、空洞１１ｄが閉じる前に、空洞１１ｄ内、たとえば成長基板１０（空洞１１ｄ底面）上に存在するＧａＮ結晶１１ｅの脱離、分解が促進され、分解ガスが空洞１１ｄの外部に取り出される。この結果、空洞１１ｄ内の圧力上昇、及び、成長基板１０の剥離が抑止され、歩留まりよく半導体素子を製造することができる。
【００５５】
なお、実施例においては、ｎ層形成工程（ステップＳ１０２）において、材料ガスの供給を一部停止したが、これを空洞含有層形成工程（ステップＳ１０１）において行うことも可能であろう。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００５７】
半導体素子一般、たとえば光半導体素子の製造に好適に利用することができる。
【符号の説明】
【００５８】
１０ 成長基板
１１ 空洞含有層
１１ａ 下地層
１１ｂ 繰り返し層
１１ｂ１ 第１ステップ層
１１ｂ２ 第２ステップ層
１１ｃ 柱状構造体
１１ｄ 空洞
１１ｅ ＧａＮ結晶
１２ ｎ層
１３ 活性層（発光層）
１４ ｐ層
１５ 電極層
１６ 接着層
２０ 支持基板
２１ 接着層
３０ ｎ電極
５０ 成長基板
５１ 空洞含有層
５２ ｎ層
５３ 空洞
５４ ＧａＮ結晶
５５ Ｇａメルト
５６ Ｎ２ガス
【特許請求の範囲】
【請求項１】
（ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、
（ｂ）前記空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、前記空洞を閉じるｎ層を形成する工程と、
（ｃ）前記ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する工程と、
（ｄ）前記活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する工程と、
（ｅ）前記ｐ層上方に、支持基板を接着する工程と、
（ｆ）前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程と
を有し、
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる半導体素子の製造方法。
【請求項２】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＩＩＩ族原料の供給を減少させる請求項１に記載の半導体素子の製造方法。
【請求項３】
前記空洞含有層及び前記ｎ層を構成するＩＩＩ族窒化物系化合物半導体はＧａＮであり、前記工程（ａ）及び（ｂ）において、ＴＭＧ及びＮＨ３を供給して、前記空洞含有層及び前記ｎ層を形成し、
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＴＭＧの供給のみを減少させ、かつ、ＮＨ３の供給は維持する請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ以下とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記工程（ａ）または（ｂ）において、前記空洞の開口率が５％以上４０％以下の範囲内のいずれかの値となった時点で、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を、１分以上１０分以下の期間減少させる請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記工程（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
【請求項１】
（ａ）成長基板上に、ＩＩＩ族窒化物系化合物半導体から構成され、空洞を備える空洞含有層を形成する工程と、
（ｂ）前記空洞含有層上に、ｎ型のＩＩＩ族窒化物系化合物半導体から構成され、前記空洞を閉じるｎ層を形成する工程と、
（ｃ）前記ｎ層上に、ＩＩＩ族窒化物系化合物半導体から構成される活性層を形成する工程と、
（ｄ）前記活性層上に、ｐ型のＩＩＩ族窒化物系化合物半導体から構成されるｐ層を形成する工程と、
（ｅ）前記ｐ層上方に、支持基板を接着する工程と、
（ｆ）前記空洞が形成されている位置を境界として、前記成長基板を剥離する工程と
を有し、
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる半導体素子の製造方法。
【請求項２】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＩＩＩ族原料の供給を減少させる請求項１に記載の半導体素子の製造方法。
【請求項３】
前記空洞含有層及び前記ｎ層を構成するＩＩＩ族窒化物系化合物半導体はＧａＮであり、前記工程（ａ）及び（ｂ）において、ＴＭＧ及びＮＨ３を供給して、前記空洞含有層及び前記ｎ層を形成し、
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＴＭＧの供給のみを減少させ、かつ、ＮＨ３の供給は維持する請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、ＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ以下とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記工程（ａ）または（ｂ）において、前記空洞の開口率が５％以上４０％以下の範囲内のいずれかの値となった時点で、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記工程（ａ）または（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を、１分以上１０分以下の期間減少させる請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記工程（ｂ）において、前記空洞を閉じる前に、加熱を行いながら、層を構成する材料の少なくとも一部の供給を減少させる請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１９１０６７（Ｐ２０１２−１９１０６７Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４６５９（Ｐ２０１１−５４６５９）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]