半導体装置およびその作製方法
【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】半導体材料を含む基板に設けられたチャネル形成領域と、不純物領域と、第１のゲート絶縁層と、第１のゲート電極と、第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の酸化物半導体層と、第２のソース電極および第２のドレイン電極と、第２のゲート絶縁層と、第２のゲート電極と、を有する第２のトランジスタと、を有し、第２のソース電極および第２のドレイン電極は、その側面が酸化された酸化領域を有し、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかは、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかと電気的に接続されている半導体装置である。
【解決手段】半導体材料を含む基板に設けられたチャネル形成領域と、不純物領域と、第１のゲート絶縁層と、第１のゲート電極と、第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の酸化物半導体層と、第２のソース電極および第２のドレイン電極と、第２のゲート絶縁層と、第２のゲート電極と、を有する第２のトランジスタと、を有し、第２のソース電極および第２のドレイン電極は、その側面が酸化された酸化領域を有し、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかは、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかと電気的に接続されている半導体装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の技術分野は、半導体装置およびその作製方法に関する。ここで、半導体装置とは、半導体特性を利用することで機能する素子および装置全般を指すものである。
【背景技術】
【０００２】
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶表示装置などに必要とされる透明電極の材料として用いられている。
【０００３】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような金属酸化物をチャネル形成領域に用いた薄膜トランジスタが既に知られている（例えば、特許文献１乃至特許文献４、非特許文献１等参照）。
【０００４】
金属酸化物としては、一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、ＧａおよびＺｎを有する多元系酸化物半導体として知られている（例えば、非特許文献２乃至非特許文献４等参照）。
【０００５】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体も、薄膜トランジスタのチャネル形成領域に適用可能であることが確認されている（例えば、特許文献５、非特許文献５および非特許文献６等参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００７】
【非特許文献１】Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２
【非特許文献２】Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５
【非特許文献３】Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、半導体装置の代表例である電界効果トランジスタは、シリコンなどの材料を用いて構成されるのが一般的である。しかし、シリコンなどを材料として用いる半導体装置であっても、その用途によっては、十分な特性を有しているとは言い難い。
【０００９】
例えば、シリコンを用いる半導体装置では、オフ電流（漏れ電流などとも呼ぶ）は実質的にゼロといえる程度に小さいものではない。このため、半導体装置の動作状態にかかわらず僅かな電流が流れてしまい、記憶装置や液晶表示装置といった電荷保持型の半導体装置を構成する場合には、十分な電荷保持期間を確保することが困難であった。また、オフ電流によって半導体装置の消費電力が増大してしまうという問題もあった。
【００１０】
さらに、Ｓ値やオンオフ比、信頼性など、トランジスタの他の特性に関しても、より良好なものが求められる場合がある。
【００１１】
そこで、開示する発明の一態様は、上述の問題を解消した新たな構造の半導体装置を提供することを目的の一とする。
【００１２】
または、新たな構造の半導体装置の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１３】
酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを積層して設けた構成とすることで、これらの利点を併せ持つ半導体装置が提供される。特に、酸化物半導体を用いたトランジスタは、ソース電極またはドレイン電極の側面が酸化されたことにより、Ｓ値やオンオフ比、信頼性などにおいてきわめて優れた特性を示すものである。具体的には、例えば、次のような構成とすることができる。
【００１４】
本発明の一態様は、半導体材料を含む基板に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の酸化物半導体層と、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、酸化物半導体層、第２のソース電極および第２のドレイン電極を覆う第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と、を有する第２のトランジスタと、を有し、第２のソース電極および第２のドレイン電極は、その側面が酸化された酸化領域を有し、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかは、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかと電気的に接続されている半導体装置である。なお、上記の酸化領域は、酸化物半導体層への酸素の供給と共に形成されるものである。
【００１５】
上記において、第２のソース電極および第２のドレイン電極の酸化領域は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものであることが望ましい。また、第２のソース電極および第２のドレイン電極の上に、平面形状が第２のソース電極および第２のドレイン電極と略同一の保護絶縁層を有することが望ましい。なお、「略同一」の表現は、厳密に同一であることを要しない趣旨で用いるものであり、同一と見なすことができる範囲が含まる。例えば、一のエッチング処理によって形成される場合の差異は許容される。
【００１６】
また、上記において、酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下であることが望ましい。また、第２のトランジスタのオフ電流は１×１０−１３Ａ以下であることが望ましい。
【００１７】
また、上記において、半導体材料を含む基板は、単結晶半導体基板またはＳＯＩ基板であることが望ましい。また、半導体材料はシリコンであることが望ましい。
【００１８】
本発明の一態様は、半導体材料を含む基板上に、ゲート絶縁層および該ゲート絶縁層上のゲート電極を形成し、半導体材料を含む基板に不純物元素を添加して、チャネル形成領域および該チャネル形成領域を挟む不純物領域を形成し、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極を形成することで、第１のトランジスタを形成し、第１のトランジスタ上に、酸化物半導体層を形成し、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極を形成し、第２のソース電極および第２のドレイン電極の側面を酸化した後に、酸化物半導体層、第２のソース電極、および第２のドレイン電極を覆う第２のゲート絶縁層を形成し、第２のゲート絶縁層上に、第２のゲート電極を形成する、半導体装置の作製方法である。なお、第２のソース電極および第２のドレイン電極の側面を酸化する際に、酸化物半導体層への酸素の供給が行われる。
【００１９】
上記において、第２のソース電極および第２のドレイン電極の側面の酸化は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理によって行われることが望ましい。また、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかは、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかと電気的に接続するように形成することが望ましい。
【００２０】
また、上記において、第２のソース電極および第２のドレイン電極上に、平面形状が第２のソース電極および第２のドレイン電極と略同一の保護絶縁層を形成することが望ましい。
【００２１】
また、上記において、酸化物半導体層の水素濃度を５×１０１９／ｃｍ３以下とすることにより、第２のトランジスタのオフ電流を１×１０−１３Ａ以下とすることが望ましい。
【００２２】
また、上記において、半導体材料を含む基板として、単結晶半導体基板またはＳＯＩ基板を用いることが望ましい。また、半導体材料はシリコンであることが望ましい。
【００２３】
なお、本明細書等における「上」や「下」の用語は、構成要素の位置関係を「直上」または「直下」であることに限定するものではない。例えば、「ゲート絶縁層上の第１のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。
【００２４】
また、本明細書等における「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２５】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２６】
なお、本明細書等における、「電気的に接続」という表現には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２７】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２８】
また、一般に「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。
【００２９】
また、「ＳＯＩ基板」における基板は、シリコンウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板などの非半導体基板をも含む。つまり、導体基板や絶縁体基板上に半導体材料からなる層を有するものも、広く「ＳＯＩ基板」に含まれる。
【００３０】
さらに、本明細書等において、「半導体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く「半導体基板」に含まれる。
【発明の効果】
【００３１】
本発明の一態様では、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタの積層構造を有する半導体装置が提供される。
【００３２】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを積層することで、それぞれの特性の利点を生かした新たな半導体装置が実現される。
【００３３】
特に、酸化物半導体を用いたトランジスタはオフ電流が極めて小さく、また、スイッチング特性が高いため、その特性を利用した優れた半導体装置が提供される。また、酸化物半導体以外の材料を用いたトランジスタは、電界効果移動度などの点で酸化物半導体を用いたトランジスタに比して利点を有しており、これを利用することで、その特性を生かした半導体装置を提供することができる。つまり、本発明の一態様によって、酸化物半導体と、酸化物半導体以外の材料の特性を併せ持った優れた半導体装置が提供される。
【００３４】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。
【００３５】
また、開示する発明の一態様では、酸化物半導体層に酸素を供給することで、酸化物半導体を用いたトランジスタの特性をさらに向上させている。ここで、当該酸素の供給処理は、酸化物半導体を用いたトランジスタにおいて、ソース電極またはドレイン電極の側面が酸化されるという形になって現れる。
【００３６】
また、ソース電極またはドレイン電極の側面が酸化されることにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【００３７】
このように、酸化物半導体層に酸素を供給することで、優れた特性を有する新たな構造の半導体装置を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】半導体装置を説明するための断面図である。
【図２】半導体装置の作製工程を説明するための断面図である。
【図３】半導体装置の作製工程を説明するための断面図である。
【図４】半導体装置の作製工程を説明するための断面図である。
【図５】酸化物半導体を用いたトランジスタの縦断面図である。
【図６】図５のＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。
【図７】（Ａ）ゲート（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電圧（ＶＧ＜０）が与えられた状態を示す図である。
【図８】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図である。
【図９】シリコン（Ｓｉ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１０】Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１１】炭化シリコン（４Ｈ−ＳｉＣ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１２】短チャネル効果に関するデバイスシミュレーションの結果を示す図である。
【図１３】短チャネル効果に関するデバイスシミュレーションの結果を示す図である。
【図１４】Ｃ−Ｖ特性を示す図である。
【図１５】Ｖｇと（１／Ｃ）２との関係を示す図である。
【図１６】半導体装置を説明するための断面図である。
【図１７】半導体装置を用いた電子機器を説明するための図である。
【図１８】プラズマ処理によって形成される酸化領域の厚みと処理時間との関係を示す図である。
【発明を実施するための形態】
【００３９】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４０】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００４１】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００４２】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法について、図１乃至図４を参照して説明する。
【００４３】
＜半導体装置の構成＞
図１は、半導体装置の構成の一例を示す断面図である。図１（Ａ）に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものである。また、トランジスタ１６０およびトランジスタ１６２は、いずれもｎ型トランジスタとして説明するが、ｐ型トランジスタを採用しても良い。特に、トランジスタ１６０は、ｐ型とすることが容易である。また、図１（Ｂ）は、トランジスタ１６２と下部の電極（または配線）との接続関係が図１（Ａ）とは異なる場合の一例である。以下では、主として図１（Ａ）の構成に関して説明する。なお、図１（Ａ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＢ１−Ｂ２に示し、図１（Ｂ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＣ１−Ｃ２に示す。
【００４４】
トランジスタ１６０は、半導体材料を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１１４および高濃度不純物領域１２０（これらをあわせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極１１０ａと、不純物領域１１４と電気的に接続するソース電極またはドレイン電極１３０ａ、および、ソース電極またはドレイン電極１３０ｂを有する（図１（Ａ）参照）。
【００４５】
ここで、ゲート電極１１０ａの側面にはサイドウォール絶縁層１１８が設けられている。また、基板１００の、平面で見てサイドウォール絶縁層１１８と重ならない領域には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０と接する金属化合物領域１２４を有する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２８に形成された開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、金属化合物領域１２４を介して高濃度不純物領域１２０および不純物領域１１４と電気的に接続されている。
【００４６】
トランジスタ１６２は、絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上の、酸化物半導体層１４０と重畳する領域に設けられたゲート電極１４８と、を有する（図１（Ａ）参照）。
【００４７】
ここで、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂは、それぞれ、その側面が酸化された酸化領域１４３を有する。当該酸化領域１４３を有することにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【００４８】
また、トランジスタ１６２上には、層間絶縁層１５０および層間絶縁層１５２が設けられている。ここで、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２には、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口が設けられており、当該開口を通じて、電極１５４ｄ、電極１５４ｅが、それぞれ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂに接して形成されている。また、電極１５４ｄ、電極１５４ｅと同様に、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接する電極１５４ａ、電極１５４ｂ、電極１５４ｃが形成されている。
【００４９】
ここで、酸化物半導体層１４０は水素などの不純物が十分に除去され、酸素が供給されることにより高純度化されたものであることが望ましい。具体的には、酸化物半導体層１４０の水素濃度は５×１０１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７／ｃｍ３以下とする。なお、水素濃度が十分に低減され、酸素が供給されることにより高純度化された酸化物半導体層１４０では、一般的なシリコンウェハ（リンやボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）をとる。このように、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。例えば、ドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合であって、ゲート電圧Ｖｇが−５Ｖから−２０Ｖの範囲では、オフ電流は１×１０−１３Ａ以下である。このように、水素濃度が十分に低減されて高純度化された酸化物半導体層１４０を適用し、トランジスタ１６２のオフ電流を低減することにより、新たな構成の半導体装置を実現することができる。なお、上述の酸化物半導体層１４０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
【００５０】
なお、酸化物半導体層を構成する酸化物半導体は、非単結晶構造であれば特に限定されない。例えば、非晶質構造、微結晶（マイクロクリスタル、ナノクリスタルなど）構造、多結晶構造、非晶質中に微結晶や多結晶が含まれる構造、非晶質構造の表面に微結晶や多結晶が形成される構造など、各種構造を適用することができる。
【００５１】
また、層間絶縁層１５２上には絶縁層１５６が設けられており、当該絶縁層１５６に埋め込まれるように、電極１５８ａ、電極１５８ｂ、電極１５８ｃ、電極１５８ｄが設けられている。ここで、電極１５８ａは電極１５４ａと接しており、電極１５８ｂは電極１５４ｂと接しており、電極１５８ｃは電極１５４ｃおよび電極１５４ｄと接しており、電極１５８ｄは電極１５４ｅと接している。
【００５２】
つまり、トランジスタ１６２のソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている（図１（Ａ）参照）。さらに、トランジスタ１６２のソース電極またはドレイン電極１４２ｂは、電極１５４ｅ、電極１５８ｄを介して、他の要素に電気的に接続されている。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【００５３】
図１（Ｂ）には、トランジスタ１６２のソース電極またはドレイン電極１４２ａが、図１（Ａ）とは異なる接続関係を有する場合を示す。具体的には、ソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄを介して、電極１１０ｂと電気的に接続されている。ここで、電極１１０ｂは、ゲート電極１１０ａと同様にして形成されたものである。電極１１０ｂは、トランジスタの構成要素であっても良いし、配線等の一部であっても良い。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【００５４】
上記では、代表的な接続関係に係る二つの例を示したが、開示する発明の一態様はこれに限定されない。例えば、図１（Ａ）に示す構成と、図１（Ｂ）に示す構成とを併せて含んでいても良い。また、トランジスタ１６０のゲート電極１１０ａと、トランジスタ１６２のソース電極またはドレイン電極１４２ａとが電気的に接続されていても良い。
【００５５】
＜半導体装置の作製方法＞
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめにトランジスタ１６０の作製方法について図２を参照して説明し、その後、トランジスタ１６２の作製方法について図３または図４を参照して説明する。なお、図２では、図１（Ａ）におけるＡ１−Ａ２に相当する断面のみを示す。また、図３または図４では、図１（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２に相当する断面を示す。
【００５６】
＜下部トランジスタの作製方法＞
まず、半導体材料を含む基板１００を用意する（図２（Ａ）参照）。半導体材料を含む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に半導体層が設けられた構成のものが含まれるものとする。
【００５７】
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成する（図２（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
【００５８】
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われていない領域（露出している領域）の基板１００の一部を除去する。これにより分離された半導体領域１０４が形成される（図２（Ｂ）参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液は、被エッチング材料に応じて適宜選択することができる。
【００５９】
次に、半導体領域１０４を覆うように絶縁層を成膜し、半導体領域１０４に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図２（Ｂ）参照）。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて成膜される。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
【００６０】
次に、半導体領域１０４上に絶縁層を成膜し、当該絶縁層上に導電材料を含む層を成膜する。
【００６１】
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化することにより、上記絶縁層を成膜してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのガスを複数混合して用いることができる。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎｍ以下とすることができる。
【００６２】
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて成膜することができる。また、導電性を付与する不純物元素を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を成膜しても良い。成膜方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて成膜する場合の一例について示すものとする。
【００６３】
その後、上記絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８ａ、ゲート電極１１０ａを形成する（図２（Ｃ）参照）。
【００６４】
次に、ゲート電極１１０ａを覆う絶縁層１１２を成膜する（図２（Ｃ）参照）。そして、半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領域１１４を形成する（図２（Ｃ）参照）。なお、ここではｎ型トランジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。なお、不純物領域１１４の形成により、半導体領域１０４のゲート絶縁層１０８ａ下部には、チャネル形成領域１１６が形成される（図２（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。また、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成する工程を採用しているが、不純物領域１１４を形成した後に絶縁層１１２を成膜する工程としても良い。
【００６５】
次に、サイドウォール絶縁層１１８を形成する（図２（Ｄ）参照）。サイドウォール絶縁層１１８は、絶縁層１１２を覆うように絶縁層を成膜した後に、当該絶縁層に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。また、この際に、絶縁層１１２を部分的にエッチングして、ゲート電極１１０ａの上面と、不純物領域１１４の上面を露出させると良い。
【００６６】
次に、ゲート電極１１０ａ、不純物領域１１４、サイドウォール絶縁層１１８等を覆うように、絶縁層を成膜する。そして、不純物領域１１４と接する領域に、リン（Ｐ）やヒ素（Ａｓ）などを添加して、高濃度不純物領域１２０を形成する（図２（Ｅ）参照）。その後、上記絶縁層を除去し、ゲート電極１１０ａ、サイドウォール絶縁層１１８、高濃度不純物領域１２０等を覆うように金属層１２２を成膜する（図２（Ｅ）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて成膜することができる。金属層１２２は、半導体領域１０４を構成する半導体材料と反応して低抵抗な金属化合物となる金属材料を用いて成膜することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
【００６７】
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図２（Ｆ）参照）。なお、ゲート電極１１０ａとして多結晶シリコンなどを用いる場合には、ゲート電極１１０ａの金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
【００６８】
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域１２４を形成した後には、金属層１２２は除去する。
【００６９】
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層１２８を成膜する（図２（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。また、ポリイミド、アクリル等の有機絶縁材料を用いて成膜することも可能である。なお、ここでは、層間絶縁層１２６と層間絶縁層１２８の二層構造としているが、層間絶縁層の構成はこれに限定されない。層間絶縁層１２８の成膜後には、その表面を、ＣＭＰやエッチング処理などによって平坦化しておくことが望ましい。
【００７０】
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを形成する（図２（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を成膜した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
【００７１】
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する場合には、その後のＣＭＰによって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、その表面の平坦性を向上させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
【００７２】
ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂとして用いることができる材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。また、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、図１における電極１３０ｃなどをあわせて形成することができる。
【００７３】
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、金属化合物領域の表面に形成されうる酸化膜を還元し、金属化合物領域との接触抵抗を低減させる機能を有する。また、その後に成膜される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を成膜してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法を適用してもよい。
【００７４】
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される。なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高度に集積化した半導体装置を提供することができる。
【００７５】
＜上部トランジスタの作製方法＞
次に、図３または図４を用いて、層間絶縁層１２８上にトランジスタ１６２を作製する工程について説明する。なお、図３または図４は、層間絶縁層１２８上の各種電極や、トランジスタ１６２などの作製工程を示すものであるから、トランジスタ１６２の下部に存在するトランジスタ１６０等については省略している。
【００７６】
まず、層間絶縁層１２８、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、および電極１３０ｃ上に絶縁層１３４を成膜する。そして、絶縁層１３４に対し、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、および、電極１３０ｃにまで達する開口を形成する。そして、当該開口に埋め込むように導電層を成膜する。その後、エッチング処理やＣＭＰといった方法を用いて上記導電層の一部を除去し、絶縁層１３４を露出させて、電極１３６ａ、電極１３６ｂ、電極１３６ｃを形成する（図３（Ａ）参照）。
【００７７】
絶縁層１３４はＰＶＤ法やＣＶＤ法などを用いて成膜することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。
【００７８】
絶縁層１３４の開口は、マスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。
【００７９】
導電層の成膜は、ＰＶＤ法やＣＶＤ法などを用いて行うことができる。導電層の成膜に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
【００８０】
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、下部電極（ここではソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、電極１３０ｃなど）の表面に形成されうる酸化膜を還元し、下部電極との接触抵抗を低減させる機能を有する。また、その後に成膜される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を形成してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法などを適用してもよい。
【００８１】
上記電極１３６ａ、電極１３６ｂ、電極１３６ｃを形成する際には、ＣＭＰなどを用いて、表面が平坦になるように加工することが望ましい。このように、絶縁層１３４、電極１３６ａ、電極１３６ｂ、電極１３６ｃの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
【００８２】
次に、絶縁層１３４、電極１３６ａ、電極１３６ｂ、電極１３６ｃを覆うように、絶縁層１３８を成膜する。そして、絶縁層１３８上に酸化物半導体層を成膜し、マスクを用いたエッチングなどの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成する（図３（Ｂ）参照）。
【００８３】
絶縁層１３８は下地として機能するものであり、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、絶縁層１３８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、絶縁層１３８は、単層構造としても良いし、積層構造としても良い。絶縁層１３８の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。ここで、絶縁層１３８は必須の構成要素ではないから、絶縁層１３８を設けない構成とすることも可能である。
【００８４】
なお、絶縁層１３８に水素や水などが含まれると、水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、トランジスタの特性が悪化するおそれがある。よって、絶縁層１３８は、できるだけ水素や水を含まないように形成することが望ましい。
【００８５】
例えば、スパッタリング法などを用いる場合には、処理室内の残留水分を除去した状態で絶縁層１３８を成膜することが望ましい。また、処理室内の残留水分を除去するためには、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの、吸着型の真空ポンプを用いることが望ましい。ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気した処理室は、水素や水などが十分に除去されているため、絶縁層１３８に含まれる不純物の濃度を低減することができる。
【００８６】
また、絶縁層１３８を成膜する際には、水素や水などの不純物濃度が、単位ｐｐｍ（望ましくは、ｐｐｂ）で表現される値程度にまで低減された高純度ガスを用いることが望ましい。
【００８７】
上記酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどを用いた酸化物半導体層を適用することができる。また、上記酸化物半導体材料にＳｉＯ２を含ませても良い。
【００８８】
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を含む薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料のうち、ＭとしてＧａを含むものを、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体と呼び、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ非晶質膜）などと呼ぶ場合がある。
【００８９】
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットを用いて、非晶質の酸化物半導体層をスパッタリング法により成膜することとする。なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制することができるから、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて酸化物半導体層を成膜しても良い。
【００９０】
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］、または、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）などを用いることもできる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットなどを用いても良い。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上（例えば９９．９％）である。充填率の高い酸化物半導体成膜用ターゲットを用いることにより、緻密な酸化物半導体層が成膜される。
【００９１】
酸化物半導体層の成膜雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物濃度が、単位ｐｐｍ（望ましくは、ｐｐｂ）で表現される値程度にまで除去された高純度ガス雰囲気を用いるのが好適である。
【００９２】
酸化物半導体層の成膜の際には、減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下に熱する。そして、処理室内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物をターゲットとして酸化物半導体層を成膜する。基板を熱しながら酸化物半導体層を成膜することにより、酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプを用いて排気した処理室は、水素や水などが除去されており、酸化物半導体層中の不純物濃度を低減できる。
【００９３】
酸化物半導体層の成膜条件としては、例えば、基板とターゲットとの距離が１００ｍｍ、圧力が０．６Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるため好ましい。酸化物半導体層の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。ただし、適用する酸化物半導体材料や用途などにより、適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。
【００９４】
なお、酸化物半導体層をスパッタリング法により成膜する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層１３８の表面の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【００９５】
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）は適宜設定する。
【００９６】
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。この場合にも、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）は適宜設定する必要がある。
【００９７】
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）などがある。また、塩素を含むガス、フッ素を含むガス、臭化水素、酸素に、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
【００９８】
ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などがある。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用いてもよい。
【００９９】
次いで、酸化物半導体層に、第１の熱処理を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の水（水酸基を含む）や水素などを除去することができる。第１の熱処理の温度は、３００℃以上８００℃以下、好ましくは４００℃以上７００℃以下とする。例えば、抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対して窒素雰囲気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４０は大気に触れさせず、水や水素の混入が行われないようにする。
【０１００】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体としては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１０１】
例えば、第１の熱処理として、６５０℃以上７００℃以下の高温に熱した不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる。例えば、ガラス基板など、比較的耐熱性が低い基板を含むＳＯＩ基板を用いる場合、耐熱温度（歪み点）を超える温度では基板のシュリンクが問題となるが、短時間の熱処理の場合にはこれは問題とならない。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因する欠陥を低減することができるためである。
【０１０２】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１０３】
第１の熱処理の条件、または酸化物半導体層を構成する材料によっては、酸化物半導体層が結晶化し、微結晶または多結晶を形成する場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体層を形成する場合もある。また、第１の熱処理の条件、または酸化物半導体層を構成する材料によっては、結晶成分を含まない非晶質の酸化物半導体層を形成する場合もある。
【０１０４】
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。このように、非晶質中に微結晶を混在させ、配列させることで、酸化物半導体層の電気的特性を変化させることも可能である。
【０１０５】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットを用いて酸化物半導体層を成膜する場合には、電気的異方性を有するＩｎ２Ｇａ２ＺｎＯ７の結晶粒が配向した微結晶領域を形成することで、酸化物半導体層の電気的特性を変化させることができる。上記微結晶領域は、例えば、Ｉｎ２Ｇａ２ＺｎＯ７結晶のｃ軸が酸化物半導体層の表面に垂直な方向をとるように配向した領域とするのが好適である。このように結晶粒を配向させた領域を形成することで、酸化物半導体層の表面に平行な方向の導電性を向上させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、このような微結晶領域は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能を有する。
【０１０６】
なお、上述の微結晶領域を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層の表面加熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有量より小さいスパッタターゲットを用いることで、より好適に成膜することが可能である。
【０１０７】
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工する前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行うことになる。
【０１０８】
なお、上記第１の熱処理は、脱水化処理、脱水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層の形成後で、酸化物半導体層１４０上にソース電極またはドレイン電極を積層させた後、ソース電極またはドレイン電極上にゲート絶縁層を形成した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１０９】
次に、酸化物半導体層１４０に接するように導電層１４２を成膜した後、導電層１４２上に絶縁層１４４を成膜する（図３（Ｃ）参照）。なお、絶縁層１４４は必須の構成要素ではないが、後に形成されるソース電極またはドレイン電極の側面を選択的に酸化させるためには有効である。
【０１１０】
導電層１４２は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて成膜することができる。また、導電層１４２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いて成膜することができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数を含む材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を一または複数含有させた材料を用いてもよい。
【０１１１】
また、導電層１４２は、導電性の金属酸化物を用いて成膜しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１１２】
導電層１４２は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。ここでは、チタン膜とアルミニウム膜とチタン膜の３層構造を適用することとする。
【０１１３】
なお、酸化物半導体層１４０と導電層１４２との間には、酸化物導電層を成膜してもよい。酸化物導電層と導電層１４２は、連続して成膜すること（連続成膜）が可能である。このような酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることができるため、トランジスタの高速動作が実現される。
【０１１４】
絶縁層１４４は、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、絶縁層１４４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、絶縁層１４４は、単層構造としても良いし、積層構造としても良い。絶縁層１４４の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【０１１５】
次に、導電層１４２および絶縁層１４４を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを形成する。そして、酸化物半導体層１４０に酸素を供給すべく酸化処理を行う。当該酸化処理によって、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４２ｂの一部には酸化領域１４３が形成される（図３（Ｄ）参照）。また、点線で示すように、酸化物半導体層１４０中には酸素が供給された領域が形成される。なお、上記酸素が供給された領域の範囲は、酸化物半導体層１４０を構成する材料や、酸化処理の条件などによって様々に変化する。例えば、酸化物半導体層１４０の下部界面にまで酸素を供給することも可能である。
【０１１６】
エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光を行う場合には、数ｎｍ以上数１０ｎｍ以下と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行うのが好適である。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ以下とすることも可能である。このような方法でチャネル長を小さくすることにより、動作速度を向上させることができる。また、上記酸化物半導体を用いたトランジスタはオフ電流が僅かであるため、トランジスタの微細化による消費電力の増大を抑制できる。
【０１１７】
導電層１４２のエッチングの際には、酸化物半導体層１４０が除去されないように、それぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によっては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
【０１１８】
また、上記マスクの使用数や工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有する形状（階段状）となり、アッシングによりさらに形状を変形させることができるため、複数のエッチング工程に用いることができる。つまり、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が図れる。
【０１１９】
酸化処理は、マイクロ波（３００ＭＨｚ以上３００ＧＨｚ以下）によって励起された酸素プラズマを用いた酸化処理（プラズマ酸化処理）とするのが好適である。マイクロ波によってプラズマを励起することで、高密度プラズマが実現され、酸化物半導体層１４０へのダメージを十分に低減することができるからである。
【０１２０】
より具体的には、例えば、周波数を３００ＭＨｚ以上３００ＧＨｚ以下（代表的には２．４５ＧＨｚ）、圧力を５０Ｐａ以上５０００Ｐａ以下（代表的には５００Ｐａ）、基板温度を２００℃以上４００℃以下（代表的には３００℃）とし、酸素とアルゴンとの混合ガスを用いて上記処理を行うことができる。
【０１２１】
上記酸化処理によって、酸化物半導体層１４０に酸素が供給されることになるため、酸化物半導体層１４０へのダメージを十分に低減しつつ、酸素欠損に起因する局在準位を減少させることができる。つまり、酸化物半導体層１４０の特性を一層向上させることができる。
【０１２２】
なお、酸化物半導体層１４０へのダメージを十分に低減しつつ、酸化物半導体層１４０に酸素を供給することができる方法であれば、マイクロ波を用いたプラズマ酸化処理に限定する必要は無い。例えば、酸素を含む雰囲気における熱処理などの方法を用いることもできる。
【０１２３】
また、上記酸化処理と併せて、酸化物半導体層１４０から水や水素などを除去する処理を行ってもよい。例えば、窒素やアルゴンなどのガスを用いたプラズマ処理を行うことができる。
【０１２４】
なお、上記酸化処理によって、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４２ｂの一部（特に、その側面に相当する部分）には酸化領域１４３が形成されることになる。この酸化領域１４３は、トランジスタ１６２が微細化されている場合（例えば、チャネル長が１０００ｎｍ未満である場合）には、特に有効である。トランジスタの微細化に伴い、ゲート絶縁層に対してはその厚みを小さくすることが要求されるが、酸化領域１４３を有することで、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止できるためである。なお、当該酸化領域１４３は、５ｎｍ以上（好ましくは１０ｎｍ以上）の厚みを有していれば、十分に効果的である。
【０１２５】
また、上記酸化処理は、露出した絶縁層１３８の膜質改善の観点からも有効である。
【０１２６】
なお、ソース電極またはドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂの上部の酸化を防止する役割を有する点で、絶縁層１４４ａおよび絶縁層１４４ｂは重要である。エッチングの際に用いたマスクを残存させたまま、上記プラズマ処理をするには大きな困難が伴うからである。
【０１２７】
なお、図３（Ｄ）では、導電層１４２および絶縁層１４４を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを一度に形成する場合を例示しているが、開示する発明の一態様はこれに限定されない。
【０１２８】
例えば、導電層１４２および絶縁層１４４の酸化物半導体層１４０と重畳する領域のみを選択的にエッチングしてトランジスタのチャネル形成領域にまで達する開口を形成した後に、当該領域に対して上記プラズマ処理を行って、酸化物半導体層１４０に酸素を供給し、また、導電層１４２の露出した部分を酸化し、その後、再度のエッチングによって、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを完成させても良い。このような工程を採用する場合には、目的とする部分にのみ酸化処理を適用することができるため、他の部分に対して、酸化処理に起因する悪影響を与えずに済むというメリットがある。
【０１２９】
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接するゲート絶縁層１４６を成膜する（図３（Ｅ）参照）。ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、ゲート絶縁層１４６は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。ゲート絶縁層１４６の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【０１３０】
なお、不純物を除去することなどによりｉ型化または実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感であるため、ゲート絶縁層１４６には、高い品質が要求されることになる。
【０１３１】
例えば、マイクロ波（例えば、２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層１４６を成膜できる点で好適である。高純度化された酸化物半導体層と高品質なゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１３２】
もちろん、ゲート絶縁層１４６として良質な絶縁層を成膜できるのであれば、スパッタリング法やプラズマＣＶＤ法など他の方法を適用することも可能である。また、成膜後の熱処理によって、膜質や界面特性などが改質される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層１４６としての膜質が良好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものを設ければよい。
【０１３３】
このようにゲート絶縁層との界面特性を良好にするとともに、酸化物半導体の不純物、特に水素や水などを排除することで、ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間など）に対してしきい値電圧（Ｖｔｈ）が変動しない、安定なトランジスタを得ることが可能である。
【０１３４】
その後、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。熱処理の温度は、２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うと、トランジスタの電気的特性のばらつきを軽減することができる。なお、本実施の形態では、ゲート絶縁層１４６の成膜後に第２の熱処理を行っているが、第２の熱処理のタイミングは、第１の熱処理の後であれば特に限定されない。
【０１３５】
次に、ゲート絶縁層１４６上の酸化物半導体層１４０と重畳する領域にゲート電極１４８を形成する（図４（Ａ）参照）。ゲート電極１４８は、ゲート絶縁層１４６上に導電層を成膜した後に、当該導電層を選択的にパターニングすることによって形成することができる。
【０１３６】
上記導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて成膜することができる。また、導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いて成膜することができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数を含む材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を一または複数含有させた材料を用いてもよい。
【０１３７】
また、導電層は、導電性の金属酸化物を用いて成膜しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１３８】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。ここでは、チタンを含む材料を用いて導電層を成膜し、ゲート電極１４８に加工する。
【０１３９】
次に、ゲート絶縁層１４６およびゲート電極１４８上に、層間絶縁層１５０および層間絶縁層１５２を成膜する（図４（Ｂ）参照）。層間絶縁層１５０および層間絶縁層１５２は、ＰＶＤ法やＣＶＤ法などを用いて成膜することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。なお、本実施の形態では、層間絶縁層１５０と層間絶縁層１５２の積層構造としているが、開示する発明の一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
【０１４０】
なお、上記層間絶縁層１５２は、その表面が平坦になるように成膜することが望ましい。表面が平坦になるように層間絶縁層１５２を成膜することで、層間絶縁層１５２上に、電極や配線などを好適に形成することができるためである。
【０１４１】
次に、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２に、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成し、当該開口に埋め込むように導電層を成膜する。そして、エッチングやＣＭＰといった方法を用いて上記導電層の一部を除去し、層間絶縁層１５２を露出させて、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅを形成する（図４（Ｃ）参照）。
【０１４２】
上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。
【０１４３】
導電層の成膜は、ＰＶＤ法やＣＶＤ法などを用いて行うことができる。導電層の成膜に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
【０１４４】
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、下部電極（ここでは、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂなど）の表面に形成されうる酸化膜を還元し、下部電極との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタンは、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を成膜してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法を適用してもよい。
【０１４５】
導電層の一部を除去する際には、露出する層間絶縁層１５２の表面や、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅの表面などが平坦になるように加工することが望ましい。このように、表面を平坦化することで、後の工程において、良好な電極、配線などを形成することが可能となる。
【０１４６】
その後、さらに絶縁層１５６を成膜し、絶縁層１５６に、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅにまで達する開口を形成し、当該開口に埋め込むように導電層を成膜した後、エッチングやＣＭＰなどの方法を用いて導電層の一部を除去し、絶縁層１５６を露出させて、電極１５８ａ、電極１５８ｂ、電極１５８ｃ、電極１５８ｄを形成する（図４（Ｄ）参照）。当該工程は、電極１５４ａ等を形成する場合と同様であるから、詳細は省略する。
【０１４７】
上述のような方法でトランジスタ１６２を作製した場合、酸化物半導体層１４０の水素濃度は５×１０１９／ｃｍ３以下となり、また、トランジスタ１６２のオフ電流は１×１０−１３Ａ以下となる。このように、水素濃度が十分に低減され、酸素が供給されることにより高純度化された酸化物半導体層１４０を適用することで、優れた特性のトランジスタ１６２を得ることができる。なお、水素濃度を低減した直後に、酸素の供給を行う場合には、酸化物半導体層に水素や水などが混入するおそれがないため、極めて良好な特性の酸化物半導体層を実現することができるという点で好適である。もちろん、良好な特性の酸化物半導体層を実現できるのであれば、水素濃度の低減処理と、酸素の供給処理は、連続的に行われる必要はない。例えば、これらの処理の間に別の処理を含んでいても良い。また、これらの処理を、同時に行っても良い。
【０１４８】
また、本実施の形態では、酸化物半導体層１４０に酸素を供給すべく、酸化物半導体層１４０に酸素プラズマ処理を施している。このため、トランジスタ１６２の特性はさらに高いものとなる。また、ソース電極またはドレイン電極の側面に相当する領域が酸化されることになるため、ゲート絶縁層の薄膜化に起因して生じるおそれのある、ゲート電極−ソース電極（またはドレイン電極）間のショートを防止することができる。
【０１４９】
また、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するため、両者の特性を併せ持つ優れた半導体装置を作製することができる。
【０１５０】
なお、酸化物半導体において、物性研究は多くなされているが、これらの研究は、局在準位そのものを十分に減らすという思想を含まない。開示する発明の一態様では、局在準位の原因になり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、局在準位そのものを十分に減らすという思想に立脚するものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
【０１５１】
なお、水素や水などを除去する際には、同時に酸素が除去されてしまうことがある。このため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局在準位を減少させることにより、酸化物半導体をさらに高純度化（ｉ型化）するのは好適である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、２００℃以上４００℃以下、代表的には２５０℃程度の温度条件での熱処理を行うことで、当該酸化膜から酸素を供給して、酸素欠陥による局在準位を減少させることが可能である。また、第２の熱処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。第２の熱処理に続けて、酸素雰囲気、または水素や水を十分に除去した雰囲気における降温過程を経ることで、酸化物半導体中に酸素を供給することも可能である。
【０１５２】
酸化物半導体の特性を悪化させる要因は、過剰な水素による伝導帯下０．１ｅＶ以上０．２ｅＶ以下の浅い準位や、酸素欠損による深い準位、などに起因するものと考えられる。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給するという技術思想は正しいものであろう。
【０１５３】
なお、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、水や水素などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでｉ型化を実現する。この点が、シリコンなどのように不純物を添加してのｉ型化とは異なっており、従来にない技術思想を含むものといえる。
【０１５４】
＜酸化物半導体を用いたトランジスタの電導機構＞
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図５乃至図８を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
【０１５５】
図５は、酸化物半導体を用いたトランジスタ（薄膜トランジスタ）の断面図である。ゲート電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）およびドレイン電極（Ｄ）を覆うように絶縁層が設けられている。
【０１５６】
図６には、図５のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。また、図６中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，＋ｑ）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０）を印加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す。
【０１５７】
図７には、図５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。図７（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態であり、ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示している。また、図７（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
【０１５８】
図８は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０１５９】
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られている。
【０１６０】
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性とせんとしたものである。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度とすることができる。
【０１６１】
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖと言われている。ソース電極およびドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０１６２】
このとき電子は、図７（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
【０１６３】
また、図７（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位が与えられると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０１６４】
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング法で作製される絶縁層などを用いることが好ましい。
【０１６５】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとすることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０４μｍ、チャネル長（Ｌ）が３μｍの場合には、１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブスレッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
【０１６６】
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【０１６７】
＜酸化物半導体を用いたトランジスタのホットキャリア劣化耐性＞
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化耐性につき、図９乃至図１１を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１６８】
ホットキャリア劣化の主要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。なお、以下では簡単のため、電子のみを考慮する。
【０１６９】
ＣＨＥ注入とは、半導体層中においてゲート絶縁層の障壁以上のエネルギーを有するようになった電子が、ゲート絶縁層などに注入される現象をいう。電子へのエネルギーの授与は、電子が低電界で加速される事で行われる。
【０１７０】
ＤＡＨＣ注入とは、高電界により加速された電子の衝突によって生じる新たな電子がゲート絶縁層などに注入される現象を言う。ＤＡＨＣ注入とＣＨＥ注入との相違は、衝突イオン化によるアバランシェ降伏を伴うか否かにある。なお、ＤＡＨＣ注入では、半導体のバンドギャップ以上の運動エネルギーを持つ電子が必要となる。
【０１７１】
図９に、シリコン（Ｓｉ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示し、図１０に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示す。また、図９（Ａ）および図１０（Ａ）はＣＨＥ注入を表し、図９（Ｂ）および図１０（Ｂ）はＤＡＨＣ注入を表す。
【０１７２】
シリコンでは、ＣＨＥ注入よりもＤＡＨＣ注入による劣化が深刻となる。これは、シリコン中において衝突せずに加速されるキャリア（例えば電子）はごく僅かであるのに対して、シリコンはバンドギャップが小さく、アバランシェ降伏が生じやすいことに起因している。アバランシェ降伏によりゲート絶縁層の障壁を越えられる電子の数は増加し、ＣＨＥ注入の確率を容易に上回る。
【０１７３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入に必要なエネルギーはシリコンの場合と大きく異ならず、やはりＣＨＥ注入の確率は低い。また、ＤＡＨＣ注入に必要なエネルギーは、バンドギャップの広さからＣＨＥ注入に必要なエネルギーと同程度となる。
【０１７４】
つまり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入とＤＡＨＣ注入の確率はいずれも低く、シリコンと比較してホットキャリア劣化の耐性は高い。
【０１７５】
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体のバンドギャップは高耐圧材料として注目される炭化シリコン（ＳｉＣ）と同程度である。図１１に、４Ｈ−ＳｉＣについての各種ホットキャリア注入に必要なエネルギーを示す。また、図１１（Ａ）はＣＨＥ注入を表し、図１１（Ｂ）はＤＡＨＣ注入を表す。ＣＨＥ注入に関しては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の方が若干そのしきいが高く、有利といえる。
【０１７６】
以上、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体はシリコンと比較してホットキャリア劣化への耐性やソース−ドレイン破壊への耐性が非常に高いということが分かる。また、炭化シリコンと比較しても遜色のない耐圧が得られるといえる。
【０１７７】
＜酸化物半導体を用いたトランジスタにおける短チャネル効果＞
次に、酸化物半導体を用いたトランジスタにおける短チャネル効果に関し、図１２及び図１３を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１７８】
短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化をいう。短チャネル効果は、ドレインの効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。
【０１７９】
ここでは、デバイスシミュレーションを用い、短チャネル効果を抑制することができる構造に関して検証した。具体的には、キャリア濃度および酸化物半導体層の厚さを異ならせた４種類のモデルを用意して、チャネル長（Ｌ）としきい値電圧（Ｖｔｈ）の関係を確認した。モデルとしては、ボトムゲート構造のトランジスタを採用し、酸化物半導体のキャリア濃度を１．７×１０−８／ｃｍ３、または１．０×１０１５／ｃｍ３のいずれかとし、酸化物半導体層の厚さを１μｍ、または３０ｎｍのいずれかとした。なお、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を、ゲート絶縁層として１００ｎｍの厚さの酸化窒化珪素膜を採用した。酸化物半導体のバンドギャップを３．１５ｅＶ、電子親和力を４．３ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓと仮定した。酸化窒化珪素膜の比誘電率を４．０と仮定した。計算にはシルバコ社製デバイスシミュレーションソフト「Ａｔｌａｓ」を使用した。
【０１８０】
なお、トップゲート構造とボトムゲート構造では、計算結果に大きな相違はない。
【０１８１】
計算結果を図１２および図１３に示す。図１２は、キャリア濃度が１．７×１０−８／ｃｍ３の場合、図１３は、キャリア濃度が１．０×１０１５／ｃｍ３の場合である。図１２および図１３には、チャネル長（Ｌ）が１０μｍのトランジスタを基準とし、チャネル長（Ｌ）を１０μｍから１μｍまで変化させたときのしきい値電圧（Ｖｔｈ）の変化量（ΔＶｔｈ）を示している。図１２に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図１２同図に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。また、図１３に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図１３同図に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。当該結果は、酸化物半導体を用いたトランジスタにおいて、酸化物半導体層の厚さを薄くすることで、短チャネル効果を抑制できることを示すものといえる。例えば、チャネル長が１μｍ程度の場合、キャリア濃度が十分に大きい酸化物半導体層であっても、その厚さを３０ｎｍ程度とすれば、短チャネル効果を十分に抑制できることが理解される。
【０１８２】
＜キャリア濃度について＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方、および、実際に測定したキャリア濃度に関し、図１４および図１５を参照して説明する。
【０１８３】
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシタを作製し、ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ特性）を評価することで求めることが可能である。
【０１８４】
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ−Ｖ特性を取得し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）２との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を求め、当該微分値を式（１）に代入することによりキャリア濃度Ｎｄの大きさが求められる。なお、式（１）において、ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の比誘電率である。
【０１８５】
【数１】
【０１８６】
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いた酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に銀膜を３００ｎｍの厚さで形成した試料（ＭＯＳキャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いたスパッタリング法により形成した。また、酸化物半導体層の成膜雰囲気は、アルゴンと酸素の混合雰囲気（流量比は、Ａｒ：Ｏ２＝３０（ｓｃｃｍ）：１５（ｓｃｃｍ））とした。
【０１８７】
図１４にはＣ−Ｖ特性を、図１５にはＶｇと（１／Ｃ）２との関係を、それぞれ示す。図１５の弱反転領域における（１／Ｃ）２の微分値から式（１）を用いて得られたキャリア濃度は、６．０×１０１０／ｃｍ３であった。
【０１８８】
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）を用いることで、極めて優れたオフ電流特性のトランジスタを得ることが可能である。
【０１８９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１９０】
（実施の形態２）
本実施の形態では、先の実施の形態に示した半導体装置の変形例について、図１６を参照して説明する。
【０１９１】
図１６は、半導体装置の構成の一例を示す断面図である。図１６（Ａ）に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものである。なお、トランジスタ１６０の構成は、先の実施の形態で示したトランジスタ１６０と同様である。また、図１６（Ｂ）は、トランジスタ１６２と下部の電極（または配線）との接続関係が図１６（Ａ）とは異なる場合の一例である。以下では、主として図１６（Ａ）の構成に関して説明する。なお、図１６（Ａ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＢ１−Ｂ２に示し、図１６（Ｂ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＣ１−Ｃ２に示す。
【０１９２】
トランジスタ１６２は、絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上の、酸化物半導体層１４０と重畳する領域に設けられたゲート電極１４８と、を有する（図１６（Ａ）参照）。
【０１９３】
ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂが、それぞれ酸化領域１４３を有するのは、先の実施の形態と同様である。当該酸化領域１４３を有することにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【０１９４】
また、トランジスタ１６２上には、層間絶縁層１５０および層間絶縁層１５２が設けられている。なお、本実施の形態では、ソース電極またはドレイン電極１４２ａが、電極１３６ｃと直接的に接続されている。つまり、先の実施の形態のように、層間絶縁層中に埋め込むように各種電極（配線）を介して他の要素との接続を行うのではなく、ソース電極またはドレイン電極１４２ａなどと同様にして形成される導電層を電極（配線）として利用している。例えば、図１６（Ａ）では、ソース電極またはドレイン電極１４２ａなど以外に、電極１４２ｃ、電極１４２ｄが設けられている。このような構成を採用することで、絶縁層のパターニング工程や、埋め込み電極の形成工程などを省略することができる。これにより、工程数を削減し、製造コストを抑制することができる。上記構成は、特に、微細化の程度が大きくない場合に有効である。
【０１９５】
酸化物半導体層１４０は、水素などの不純物が十分に除去され、高純度化されたものであることが望ましい。酸化物半導体層１４０の詳細については、先の実施の形態を参酌すればよい。
【０１９６】
このように、トランジスタ１６２のソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている（図１６（Ａ）参照）。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０１９７】
図１６（Ｂ）には、トランジスタ１６２のソース電極またはドレイン電極１４２ａが、図１６（Ａ）とは異なる接続関係を有する場合を示す。具体的には、ソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃを介して、電極１１０ｂと電気的に接続されている。ここで、電極１１０ｂは、ゲート電極１１０ａと同様にして形成されたものである。電極１１０ｂは、トランジスタの構成要素であっても良いし、配線等の一部であっても良い。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０１９８】
上記では、代表的な接続関係に係る二つの例を示したが、開示する発明の一態様はこれに限定されない。例えば、図１６（Ａ）に示す構成と、図１６（Ｂ）に示す構成とを併せて含んでいても良い。また、トランジスタ１６０のゲート電極１１０ａと、トランジスタ１６２のソース電極またはドレイン電極１４２ａとが電気的に接続されていても良い。
【０１９９】
（実施の形態３）
本実施の形態では、先の実施の形態で得られる半導体装置を搭載した電子機器の例について図１７を用いて説明する。先の実施の形態で得られる半導体装置は、従来にない優れた特性を有するものである。このため、当該半導体装置を用いて新たな構成の電子機器を提供することが可能である。なお、先の実施の形態に係る半導体装置は、集積化されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
【０２００】
図１７（Ａ）は、先の実施の形態に係る半導体装置を含むノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構成されている。開示する発明に係る半導体装置をパーソナルコンピュータに適用することで、優れた性能のパーソナルコンピュータを提供することができる。
【０２０１】
図１７（Ｂ）は、先の実施の形態に係る半導体装置を含む携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４等が設けられている。また、操作用の付属品としてスタイラス３１２がある。開示する発明に係る半導体装置を携帯情報端末（ＰＤＡ）に適用することで、優れた性能の携帯情報端末（ＰＤＡ）を提供することができる。
【０２０２】
図１７（Ｃ）には、先の実施の形態に係る半導体装置を含む電子ペーパーの一例として、電子書籍３２０を示す。電子書籍３２０は、筐体３２１および筐体３２３の２つの筐体で構成されている。筐体３２１および筐体３２３は、軸部３３７により一体とされており、該軸部３３７を軸として開閉動作を行うことができる。このような構成により、電子書籍３２０は、紙の書籍のように用いることが可能である。
【０２０３】
筐体３２１には表示部３２５が組み込まれ、筐体３２３には表示部３２７が組み込まれている。表示部３２５および表示部３２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１７（Ｃ）では表示部３２５）に文章を表示し、左側の表示部（図１７（Ｃ）では表示部３２７）に画像を表示することができる。
【０２０４】
また、図１７（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体３２１は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。操作キー３３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２０５】
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２０６】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。開示する発明に係る半導体装置を電子ペーパーに適用することで、優れた性能の電子ペーパーを提供することができる。
【０２０７】
図１７（Ｄ）は、先の実施の形態に係る半導体装置を含む携帯電話機である。当該携帯電話機は、筐体３４０および筐体３４１の二つの筐体で構成されている。筐体３４１は、表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポインティングデバイス３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えている。また、筐体３４０は、当該携帯電話機の充電を行う太陽電池セル３４９、外部メモリスロット３５０などを備えている。また、アンテナは筐体３４１内部に内蔵されている。
【０２０８】
表示パネル３４２はタッチパネル機能を備えており、図１７（Ｄ）には映像表示されている複数の操作キー３４５を点線で示している。なお、当該携帯電話は、太陽電池セル３４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２０９】
表示パネル３４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３４２と同一面上にカメラ用レンズ３４７を備えているため、テレビ電話が可能である。スピーカー３４３およびマイクロフォン３４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体３４０と筐体３４１はスライドし、図１７（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２１０】
外部接続端子３４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット３５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。開示する発明に係る半導体装置を携帯電話機に適用することで、優れた性能の携帯電話機を提供することができる。
【０２１１】
図１７（Ｅ）は、先の実施の形態に係る半導体装置を含むデジタルカメラである。当該デジタルカメラは、本体３６１、表示部（Ａ）３６７、接眼部３６３、操作スイッチ３６４、表示部（Ｂ）３６５、バッテリー３６６などによって構成されている。開示する発明に係る半導体装置をデジタルカメラに適用することで、優れた性能のデジタルカメラを提供することができる。
【０２１２】
図１７（Ｆ）は、先の実施の形態に係る半導体装置を含むテレビジョン装置である。テレビジョン装置３７０では、筐体３７１に表示部３７３が組み込まれている。表示部３７３により、映像を表示することが可能である。なお、ここでは、スタンド３７５により筐体３７１を支持した構成を示している。
【０２１３】
テレビジョン装置３７０の操作は、筐体３７１が備える操作スイッチや、別体のリモコン操作機３８０により行うことができる。リモコン操作機３８０が備える操作キー３７９により、チャンネルや音量の操作を行うことができ、表示部３７３に表示される映像を操作することができる。また、リモコン操作機３８０に、当該リモコン操作機３８０から出力する情報を表示する表示部３７７を設ける構成としてもよい。
【０２１４】
なお、テレビジョン装置３７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。開示する発明に係る半導体装置をテレビジョン装置に適用することで、優れた性能のテレビジョン装置を提供することができる。
【０２１５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２１６】
本実施例では、開示する発明の一態様に係る高密度プラズマ処理によって、導電層が酸化される様子を確認した。以下、詳細に説明する。
【０２１７】
本実施例では、電源の周波数が２．４５ＧＨｚ、圧力が５００Ｐａの条件で、酸素とアルゴンとの混合ガスからプラズマを励起し、これを用いて導電層を処理した。また、処理時間を１分（６０秒）、３分（１８０秒）、１０分（６００秒）の３条件とすることで、処理時間と酸化領域の厚みとの関係を調査した。
【０２１８】
導電層としては、ガラス基板上に形成されたチタン膜およびガラス基板上に形成されたアルミニウム膜をそれぞれ用意した。また、基板温度をそれぞれ３００℃、３２５℃として上記プラズマ処理を行った。つまり、基板温度が３００℃におけるチタン膜、基板温度が３２５℃におけるチタン膜、基板温度が３００℃におけるアルミニウム膜、基板温度が３２５℃におけるアルミニウム膜、の４条件に関して、処理時間と酸化領域の厚みとの関係を調査した。
【０２１９】
調査結果を図１８に示す。図１８から、アルミニウムと比較して、チタンの方が、酸化速度が大きいことが分かる。また、チタンでは酸化速度の温度依存が大きいのに対して、アルミニウムでは酸化速度の温度依存が小さい。さらに、アルミニウムでは、酸化領域の厚さが、短時間で飽和する傾向にあるといえる。
【０２２０】
いずれの材料についても、ゲート電極と、ソース電極またはドレイン電極のショートを抑制するために十分な厚み（５ｎｍ以上）の酸化領域を得ることが可能である。
【０２２１】
本実施例で示したような高密度プラズマによる酸化処理を適用することで、通常のプラズマ処理による酸化処理を適用する場合と比較して、酸化物半導体層へのダメージを軽減しつつ、酸素欠損に起因する局在準位を減少させることができる。つまり、酸化物半導体層の特性を一層向上させることができる。
【０２２２】
また、上記酸化処理によって、ソース電極またはドレイン電極の一部（特に、その側面に相当する部分）に酸化領域が形成されるため、ゲート電極と、ソース電極またはドレイン電極のショートを防止できる。
【０２２３】
以上により、開示する発明の一態様は、酸化物半導体を用いたトランジスタの信頼性、その他の特性の向上に、極めて効果的であることが理解される。
【符号の説明】
【０２２４】
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ａ ゲート絶縁層
１１０ａ ゲート電極
１１０ｂ 電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１３０ｃ 電極
１３４ 絶縁層
１３６ａ 電極
１３６ｂ 電極
１３６ｃ 電極
１３８ 絶縁層
１４０ 酸化物半導体層
１４２ 導電層
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４２ｃ 電極
１４２ｄ 電極
１４３ 酸化領域
１４４ 絶縁層
１４４ａ 絶縁層
１４４ｂ 絶縁層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 層間絶縁層
１５２ 層間絶縁層
１５４ａ 電極
１５４ｂ 電極
１５４ｃ 電極
１５４ｄ 電極
１５４ｅ 電極
１５６ 絶縁層
１５８ａ 電極
１５８ｂ 電極
１５８ｃ 電極
１５８ｄ 電極
１６０ トランジスタ
１６２ トランジスタ
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４５ 操作キー
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部（Ｂ）
３６６ バッテリー
３６７ 表示部（Ａ）
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３７７ 表示部
３７９ 操作キー
３８０ リモコン操作機
【技術分野】
【０００１】
発明の技術分野は、半導体装置およびその作製方法に関する。ここで、半導体装置とは、半導体特性を利用することで機能する素子および装置全般を指すものである。
【背景技術】
【０００２】
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶表示装置などに必要とされる透明電極の材料として用いられている。
【０００３】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような金属酸化物をチャネル形成領域に用いた薄膜トランジスタが既に知られている（例えば、特許文献１乃至特許文献４、非特許文献１等参照）。
【０００４】
金属酸化物としては、一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、ＧａおよびＺｎを有する多元系酸化物半導体として知られている（例えば、非特許文献２乃至非特許文献４等参照）。
【０００５】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体も、薄膜トランジスタのチャネル形成領域に適用可能であることが確認されている（例えば、特許文献５、非特許文献５および非特許文献６等参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００７】
【非特許文献１】Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２
【非特許文献２】Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５
【非特許文献３】Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、半導体装置の代表例である電界効果トランジスタは、シリコンなどの材料を用いて構成されるのが一般的である。しかし、シリコンなどを材料として用いる半導体装置であっても、その用途によっては、十分な特性を有しているとは言い難い。
【０００９】
例えば、シリコンを用いる半導体装置では、オフ電流（漏れ電流などとも呼ぶ）は実質的にゼロといえる程度に小さいものではない。このため、半導体装置の動作状態にかかわらず僅かな電流が流れてしまい、記憶装置や液晶表示装置といった電荷保持型の半導体装置を構成する場合には、十分な電荷保持期間を確保することが困難であった。また、オフ電流によって半導体装置の消費電力が増大してしまうという問題もあった。
【００１０】
さらに、Ｓ値やオンオフ比、信頼性など、トランジスタの他の特性に関しても、より良好なものが求められる場合がある。
【００１１】
そこで、開示する発明の一態様は、上述の問題を解消した新たな構造の半導体装置を提供することを目的の一とする。
【００１２】
または、新たな構造の半導体装置の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１３】
酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを積層して設けた構成とすることで、これらの利点を併せ持つ半導体装置が提供される。特に、酸化物半導体を用いたトランジスタは、ソース電極またはドレイン電極の側面が酸化されたことにより、Ｓ値やオンオフ比、信頼性などにおいてきわめて優れた特性を示すものである。具体的には、例えば、次のような構成とすることができる。
【００１４】
本発明の一態様は、半導体材料を含む基板に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の酸化物半導体層と、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、酸化物半導体層、第２のソース電極および第２のドレイン電極を覆う第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と、を有する第２のトランジスタと、を有し、第２のソース電極および第２のドレイン電極は、その側面が酸化された酸化領域を有し、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかは、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかと電気的に接続されている半導体装置である。なお、上記の酸化領域は、酸化物半導体層への酸素の供給と共に形成されるものである。
【００１５】
上記において、第２のソース電極および第２のドレイン電極の酸化領域は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものであることが望ましい。また、第２のソース電極および第２のドレイン電極の上に、平面形状が第２のソース電極および第２のドレイン電極と略同一の保護絶縁層を有することが望ましい。なお、「略同一」の表現は、厳密に同一であることを要しない趣旨で用いるものであり、同一と見なすことができる範囲が含まる。例えば、一のエッチング処理によって形成される場合の差異は許容される。
【００１６】
また、上記において、酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下であることが望ましい。また、第２のトランジスタのオフ電流は１×１０−１３Ａ以下であることが望ましい。
【００１７】
また、上記において、半導体材料を含む基板は、単結晶半導体基板またはＳＯＩ基板であることが望ましい。また、半導体材料はシリコンであることが望ましい。
【００１８】
本発明の一態様は、半導体材料を含む基板上に、ゲート絶縁層および該ゲート絶縁層上のゲート電極を形成し、半導体材料を含む基板に不純物元素を添加して、チャネル形成領域および該チャネル形成領域を挟む不純物領域を形成し、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極を形成することで、第１のトランジスタを形成し、第１のトランジスタ上に、酸化物半導体層を形成し、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極を形成し、第２のソース電極および第２のドレイン電極の側面を酸化した後に、酸化物半導体層、第２のソース電極、および第２のドレイン電極を覆う第２のゲート絶縁層を形成し、第２のゲート絶縁層上に、第２のゲート電極を形成する、半導体装置の作製方法である。なお、第２のソース電極および第２のドレイン電極の側面を酸化する際に、酸化物半導体層への酸素の供給が行われる。
【００１９】
上記において、第２のソース電極および第２のドレイン電極の側面の酸化は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理によって行われることが望ましい。また、第２のゲート電極、第２のソース電極、または第２のドレイン電極のいずれかは、第１のゲート電極、第１のソース電極、または第１のドレイン電極のいずれかと電気的に接続するように形成することが望ましい。
【００２０】
また、上記において、第２のソース電極および第２のドレイン電極上に、平面形状が第２のソース電極および第２のドレイン電極と略同一の保護絶縁層を形成することが望ましい。
【００２１】
また、上記において、酸化物半導体層の水素濃度を５×１０１９／ｃｍ３以下とすることにより、第２のトランジスタのオフ電流を１×１０−１３Ａ以下とすることが望ましい。
【００２２】
また、上記において、半導体材料を含む基板として、単結晶半導体基板またはＳＯＩ基板を用いることが望ましい。また、半導体材料はシリコンであることが望ましい。
【００２３】
なお、本明細書等における「上」や「下」の用語は、構成要素の位置関係を「直上」または「直下」であることに限定するものではない。例えば、「ゲート絶縁層上の第１のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。
【００２４】
また、本明細書等における「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２５】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２６】
なお、本明細書等における、「電気的に接続」という表現には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２７】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２８】
また、一般に「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。
【００２９】
また、「ＳＯＩ基板」における基板は、シリコンウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板などの非半導体基板をも含む。つまり、導体基板や絶縁体基板上に半導体材料からなる層を有するものも、広く「ＳＯＩ基板」に含まれる。
【００３０】
さらに、本明細書等において、「半導体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く「半導体基板」に含まれる。
【発明の効果】
【００３１】
本発明の一態様では、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタの積層構造を有する半導体装置が提供される。
【００３２】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを積層することで、それぞれの特性の利点を生かした新たな半導体装置が実現される。
【００３３】
特に、酸化物半導体を用いたトランジスタはオフ電流が極めて小さく、また、スイッチング特性が高いため、その特性を利用した優れた半導体装置が提供される。また、酸化物半導体以外の材料を用いたトランジスタは、電界効果移動度などの点で酸化物半導体を用いたトランジスタに比して利点を有しており、これを利用することで、その特性を生かした半導体装置を提供することができる。つまり、本発明の一態様によって、酸化物半導体と、酸化物半導体以外の材料の特性を併せ持った優れた半導体装置が提供される。
【００３４】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。
【００３５】
また、開示する発明の一態様では、酸化物半導体層に酸素を供給することで、酸化物半導体を用いたトランジスタの特性をさらに向上させている。ここで、当該酸素の供給処理は、酸化物半導体を用いたトランジスタにおいて、ソース電極またはドレイン電極の側面が酸化されるという形になって現れる。
【００３６】
また、ソース電極またはドレイン電極の側面が酸化されることにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【００３７】
このように、酸化物半導体層に酸素を供給することで、優れた特性を有する新たな構造の半導体装置を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】半導体装置を説明するための断面図である。
【図２】半導体装置の作製工程を説明するための断面図である。
【図３】半導体装置の作製工程を説明するための断面図である。
【図４】半導体装置の作製工程を説明するための断面図である。
【図５】酸化物半導体を用いたトランジスタの縦断面図である。
【図６】図５のＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。
【図７】（Ａ）ゲート（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電圧（ＶＧ＜０）が与えられた状態を示す図である。
【図８】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図である。
【図９】シリコン（Ｓｉ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１０】Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１１】炭化シリコン（４Ｈ−ＳｉＣ）において、ホットキャリア注入に要するエネルギーを示す図である。
【図１２】短チャネル効果に関するデバイスシミュレーションの結果を示す図である。
【図１３】短チャネル効果に関するデバイスシミュレーションの結果を示す図である。
【図１４】Ｃ−Ｖ特性を示す図である。
【図１５】Ｖｇと（１／Ｃ）２との関係を示す図である。
【図１６】半導体装置を説明するための断面図である。
【図１７】半導体装置を用いた電子機器を説明するための図である。
【図１８】プラズマ処理によって形成される酸化領域の厚みと処理時間との関係を示す図である。
【発明を実施するための形態】
【００３９】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００４０】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００４１】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００４２】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法について、図１乃至図４を参照して説明する。
【００４３】
＜半導体装置の構成＞
図１は、半導体装置の構成の一例を示す断面図である。図１（Ａ）に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものである。また、トランジスタ１６０およびトランジスタ１６２は、いずれもｎ型トランジスタとして説明するが、ｐ型トランジスタを採用しても良い。特に、トランジスタ１６０は、ｐ型とすることが容易である。また、図１（Ｂ）は、トランジスタ１６２と下部の電極（または配線）との接続関係が図１（Ａ）とは異なる場合の一例である。以下では、主として図１（Ａ）の構成に関して説明する。なお、図１（Ａ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＢ１−Ｂ２に示し、図１（Ｂ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＣ１−Ｃ２に示す。
【００４４】
トランジスタ１６０は、半導体材料を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１１４および高濃度不純物領域１２０（これらをあわせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極１１０ａと、不純物領域１１４と電気的に接続するソース電極またはドレイン電極１３０ａ、および、ソース電極またはドレイン電極１３０ｂを有する（図１（Ａ）参照）。
【００４５】
ここで、ゲート電極１１０ａの側面にはサイドウォール絶縁層１１８が設けられている。また、基板１００の、平面で見てサイドウォール絶縁層１１８と重ならない領域には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０と接する金属化合物領域１２４を有する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２８に形成された開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、金属化合物領域１２４を介して高濃度不純物領域１２０および不純物領域１１４と電気的に接続されている。
【００４６】
トランジスタ１６２は、絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上の、酸化物半導体層１４０と重畳する領域に設けられたゲート電極１４８と、を有する（図１（Ａ）参照）。
【００４７】
ここで、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂは、それぞれ、その側面が酸化された酸化領域１４３を有する。当該酸化領域１４３を有することにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【００４８】
また、トランジスタ１６２上には、層間絶縁層１５０および層間絶縁層１５２が設けられている。ここで、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２には、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口が設けられており、当該開口を通じて、電極１５４ｄ、電極１５４ｅが、それぞれ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂに接して形成されている。また、電極１５４ｄ、電極１５４ｅと同様に、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接する電極１５４ａ、電極１５４ｂ、電極１５４ｃが形成されている。
【００４９】
ここで、酸化物半導体層１４０は水素などの不純物が十分に除去され、酸素が供給されることにより高純度化されたものであることが望ましい。具体的には、酸化物半導体層１４０の水素濃度は５×１０１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７／ｃｍ３以下とする。なお、水素濃度が十分に低減され、酸素が供給されることにより高純度化された酸化物半導体層１４０では、一般的なシリコンウェハ（リンやボロンなどの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）をとる。このように、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。例えば、ドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合であって、ゲート電圧Ｖｇが−５Ｖから−２０Ｖの範囲では、オフ電流は１×１０−１３Ａ以下である。このように、水素濃度が十分に低減されて高純度化された酸化物半導体層１４０を適用し、トランジスタ１６２のオフ電流を低減することにより、新たな構成の半導体装置を実現することができる。なお、上述の酸化物半導体層１４０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
【００５０】
なお、酸化物半導体層を構成する酸化物半導体は、非単結晶構造であれば特に限定されない。例えば、非晶質構造、微結晶（マイクロクリスタル、ナノクリスタルなど）構造、多結晶構造、非晶質中に微結晶や多結晶が含まれる構造、非晶質構造の表面に微結晶や多結晶が形成される構造など、各種構造を適用することができる。
【００５１】
また、層間絶縁層１５２上には絶縁層１５６が設けられており、当該絶縁層１５６に埋め込まれるように、電極１５８ａ、電極１５８ｂ、電極１５８ｃ、電極１５８ｄが設けられている。ここで、電極１５８ａは電極１５４ａと接しており、電極１５８ｂは電極１５４ｂと接しており、電極１５８ｃは電極１５４ｃおよび電極１５４ｄと接しており、電極１５８ｄは電極１５４ｅと接している。
【００５２】
つまり、トランジスタ１６２のソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている（図１（Ａ）参照）。さらに、トランジスタ１６２のソース電極またはドレイン電極１４２ｂは、電極１５４ｅ、電極１５８ｄを介して、他の要素に電気的に接続されている。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【００５３】
図１（Ｂ）には、トランジスタ１６２のソース電極またはドレイン電極１４２ａが、図１（Ａ）とは異なる接続関係を有する場合を示す。具体的には、ソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄを介して、電極１１０ｂと電気的に接続されている。ここで、電極１１０ｂは、ゲート電極１１０ａと同様にして形成されたものである。電極１１０ｂは、トランジスタの構成要素であっても良いし、配線等の一部であっても良い。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ、電極１５４ｃ、電極１５８ｃ、電極１５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【００５４】
上記では、代表的な接続関係に係る二つの例を示したが、開示する発明の一態様はこれに限定されない。例えば、図１（Ａ）に示す構成と、図１（Ｂ）に示す構成とを併せて含んでいても良い。また、トランジスタ１６０のゲート電極１１０ａと、トランジスタ１６２のソース電極またはドレイン電極１４２ａとが電気的に接続されていても良い。
【００５５】
＜半導体装置の作製方法＞
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめにトランジスタ１６０の作製方法について図２を参照して説明し、その後、トランジスタ１６２の作製方法について図３または図４を参照して説明する。なお、図２では、図１（Ａ）におけるＡ１−Ａ２に相当する断面のみを示す。また、図３または図４では、図１（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２に相当する断面を示す。
【００５６】
＜下部トランジスタの作製方法＞
まず、半導体材料を含む基板１００を用意する（図２（Ａ）参照）。半導体材料を含む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に半導体層が設けられた構成のものが含まれるものとする。
【００５７】
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成する（図２（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
【００５８】
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われていない領域（露出している領域）の基板１００の一部を除去する。これにより分離された半導体領域１０４が形成される（図２（Ｂ）参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液は、被エッチング材料に応じて適宜選択することができる。
【００５９】
次に、半導体領域１０４を覆うように絶縁層を成膜し、半導体領域１０４に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図２（Ｂ）参照）。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて成膜される。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
【００６０】
次に、半導体領域１０４上に絶縁層を成膜し、当該絶縁層上に導電材料を含む層を成膜する。
【００６１】
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化することにより、上記絶縁層を成膜してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのガスを複数混合して用いることができる。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎｍ以下とすることができる。
【００６２】
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて成膜することができる。また、導電性を付与する不純物元素を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を成膜しても良い。成膜方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて成膜する場合の一例について示すものとする。
【００６３】
その後、上記絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８ａ、ゲート電極１１０ａを形成する（図２（Ｃ）参照）。
【００６４】
次に、ゲート電極１１０ａを覆う絶縁層１１２を成膜する（図２（Ｃ）参照）。そして、半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領域１１４を形成する（図２（Ｃ）参照）。なお、ここではｎ型トランジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。なお、不純物領域１１４の形成により、半導体領域１０４のゲート絶縁層１０８ａ下部には、チャネル形成領域１１６が形成される（図２（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。また、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成する工程を採用しているが、不純物領域１１４を形成した後に絶縁層１１２を成膜する工程としても良い。
【００６５】
次に、サイドウォール絶縁層１１８を形成する（図２（Ｄ）参照）。サイドウォール絶縁層１１８は、絶縁層１１２を覆うように絶縁層を成膜した後に、当該絶縁層に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。また、この際に、絶縁層１１２を部分的にエッチングして、ゲート電極１１０ａの上面と、不純物領域１１４の上面を露出させると良い。
【００６６】
次に、ゲート電極１１０ａ、不純物領域１１４、サイドウォール絶縁層１１８等を覆うように、絶縁層を成膜する。そして、不純物領域１１４と接する領域に、リン（Ｐ）やヒ素（Ａｓ）などを添加して、高濃度不純物領域１２０を形成する（図２（Ｅ）参照）。その後、上記絶縁層を除去し、ゲート電極１１０ａ、サイドウォール絶縁層１１８、高濃度不純物領域１２０等を覆うように金属層１２２を成膜する（図２（Ｅ）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて成膜することができる。金属層１２２は、半導体領域１０４を構成する半導体材料と反応して低抵抗な金属化合物となる金属材料を用いて成膜することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
【００６７】
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図２（Ｆ）参照）。なお、ゲート電極１１０ａとして多結晶シリコンなどを用いる場合には、ゲート電極１１０ａの金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
【００６８】
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域１２４を形成した後には、金属層１２２は除去する。
【００６９】
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層１２８を成膜する（図２（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。また、ポリイミド、アクリル等の有機絶縁材料を用いて成膜することも可能である。なお、ここでは、層間絶縁層１２６と層間絶縁層１２８の二層構造としているが、層間絶縁層の構成はこれに限定されない。層間絶縁層１２８の成膜後には、その表面を、ＣＭＰやエッチング処理などによって平坦化しておくことが望ましい。
【００７０】
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを形成する（図２（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を成膜した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
【００７１】
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する場合には、その後のＣＭＰによって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、その表面の平坦性を向上させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
【００７２】
ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂとして用いることができる材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。また、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、図１における電極１３０ｃなどをあわせて形成することができる。
【００７３】
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、金属化合物領域の表面に形成されうる酸化膜を還元し、金属化合物領域との接触抵抗を低減させる機能を有する。また、その後に成膜される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を成膜してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法を適用してもよい。
【００７４】
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される。なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高度に集積化した半導体装置を提供することができる。
【００７５】
＜上部トランジスタの作製方法＞
次に、図３または図４を用いて、層間絶縁層１２８上にトランジスタ１６２を作製する工程について説明する。なお、図３または図４は、層間絶縁層１２８上の各種電極や、トランジスタ１６２などの作製工程を示すものであるから、トランジスタ１６２の下部に存在するトランジスタ１６０等については省略している。
【００７６】
まず、層間絶縁層１２８、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、および電極１３０ｃ上に絶縁層１３４を成膜する。そして、絶縁層１３４に対し、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、および、電極１３０ｃにまで達する開口を形成する。そして、当該開口に埋め込むように導電層を成膜する。その後、エッチング処理やＣＭＰといった方法を用いて上記導電層の一部を除去し、絶縁層１３４を露出させて、電極１３６ａ、電極１３６ｂ、電極１３６ｃを形成する（図３（Ａ）参照）。
【００７７】
絶縁層１３４はＰＶＤ法やＣＶＤ法などを用いて成膜することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。
【００７８】
絶縁層１３４の開口は、マスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。
【００７９】
導電層の成膜は、ＰＶＤ法やＣＶＤ法などを用いて行うことができる。導電層の成膜に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
【００８０】
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、下部電極（ここではソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ、電極１３０ｃなど）の表面に形成されうる酸化膜を還元し、下部電極との接触抵抗を低減させる機能を有する。また、その後に成膜される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を形成してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法などを適用してもよい。
【００８１】
上記電極１３６ａ、電極１３６ｂ、電極１３６ｃを形成する際には、ＣＭＰなどを用いて、表面が平坦になるように加工することが望ましい。このように、絶縁層１３４、電極１３６ａ、電極１３６ｂ、電極１３６ｃの表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
【００８２】
次に、絶縁層１３４、電極１３６ａ、電極１３６ｂ、電極１３６ｃを覆うように、絶縁層１３８を成膜する。そして、絶縁層１３８上に酸化物半導体層を成膜し、マスクを用いたエッチングなどの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成する（図３（Ｂ）参照）。
【００８３】
絶縁層１３８は下地として機能するものであり、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、絶縁層１３８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、絶縁層１３８は、単層構造としても良いし、積層構造としても良い。絶縁層１３８の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。ここで、絶縁層１３８は必須の構成要素ではないから、絶縁層１３８を設けない構成とすることも可能である。
【００８４】
なお、絶縁層１３８に水素や水などが含まれると、水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、トランジスタの特性が悪化するおそれがある。よって、絶縁層１３８は、できるだけ水素や水を含まないように形成することが望ましい。
【００８５】
例えば、スパッタリング法などを用いる場合には、処理室内の残留水分を除去した状態で絶縁層１３８を成膜することが望ましい。また、処理室内の残留水分を除去するためには、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの、吸着型の真空ポンプを用いることが望ましい。ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気した処理室は、水素や水などが十分に除去されているため、絶縁層１３８に含まれる不純物の濃度を低減することができる。
【００８６】
また、絶縁層１３８を成膜する際には、水素や水などの不純物濃度が、単位ｐｐｍ（望ましくは、ｐｐｂ）で表現される値程度にまで低減された高純度ガスを用いることが望ましい。
【００８７】
上記酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどを用いた酸化物半導体層を適用することができる。また、上記酸化物半導体材料にＳｉＯ２を含ませても良い。
【００８８】
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を含む薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料のうち、ＭとしてＧａを含むものを、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体と呼び、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ非晶質膜）などと呼ぶ場合がある。
【００８９】
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットを用いて、非晶質の酸化物半導体層をスパッタリング法により成膜することとする。なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制することができるから、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて酸化物半導体層を成膜しても良い。
【００９０】
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］、または、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）などを用いることもできる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットなどを用いても良い。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上（例えば９９．９％）である。充填率の高い酸化物半導体成膜用ターゲットを用いることにより、緻密な酸化物半導体層が成膜される。
【００９１】
酸化物半導体層の成膜雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物濃度が、単位ｐｐｍ（望ましくは、ｐｐｂ）で表現される値程度にまで除去された高純度ガス雰囲気を用いるのが好適である。
【００９２】
酸化物半導体層の成膜の際には、減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下に熱する。そして、処理室内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物をターゲットとして酸化物半導体層を成膜する。基板を熱しながら酸化物半導体層を成膜することにより、酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプを用いて排気した処理室は、水素や水などが除去されており、酸化物半導体層中の不純物濃度を低減できる。
【００９３】
酸化物半導体層の成膜条件としては、例えば、基板とターゲットとの距離が１００ｍｍ、圧力が０．６Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるため好ましい。酸化物半導体層の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。ただし、適用する酸化物半導体材料や用途などにより、適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。
【００９４】
なお、酸化物半導体層をスパッタリング法により成膜する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層１３８の表面の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【００９５】
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）は適宜設定する。
【００９６】
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。この場合にも、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）は適宜設定する必要がある。
【００９７】
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）などがある。また、塩素を含むガス、フッ素を含むガス、臭化水素、酸素に、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
【００９８】
ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などがある。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用いてもよい。
【００９９】
次いで、酸化物半導体層に、第１の熱処理を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の水（水酸基を含む）や水素などを除去することができる。第１の熱処理の温度は、３００℃以上８００℃以下、好ましくは４００℃以上７００℃以下とする。例えば、抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対して窒素雰囲気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４０は大気に触れさせず、水や水素の混入が行われないようにする。
【０１００】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体としては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１０１】
例えば、第１の熱処理として、６５０℃以上７００℃以下の高温に熱した不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる。例えば、ガラス基板など、比較的耐熱性が低い基板を含むＳＯＩ基板を用いる場合、耐熱温度（歪み点）を超える温度では基板のシュリンクが問題となるが、短時間の熱処理の場合にはこれは問題とならない。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因する欠陥を低減することができるためである。
【０１０２】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１０３】
第１の熱処理の条件、または酸化物半導体層を構成する材料によっては、酸化物半導体層が結晶化し、微結晶または多結晶を形成する場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体層を形成する場合もある。また、第１の熱処理の条件、または酸化物半導体層を構成する材料によっては、結晶成分を含まない非晶質の酸化物半導体層を形成する場合もある。
【０１０４】
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に微結晶（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。このように、非晶質中に微結晶を混在させ、配列させることで、酸化物半導体層の電気的特性を変化させることも可能である。
【０１０５】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットを用いて酸化物半導体層を成膜する場合には、電気的異方性を有するＩｎ２Ｇａ２ＺｎＯ７の結晶粒が配向した微結晶領域を形成することで、酸化物半導体層の電気的特性を変化させることができる。上記微結晶領域は、例えば、Ｉｎ２Ｇａ２ＺｎＯ７結晶のｃ軸が酸化物半導体層の表面に垂直な方向をとるように配向した領域とするのが好適である。このように結晶粒を配向させた領域を形成することで、酸化物半導体層の表面に平行な方向の導電性を向上させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、このような微結晶領域は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能を有する。
【０１０６】
なお、上述の微結晶領域を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層の表面加熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有量より小さいスパッタターゲットを用いることで、より好適に成膜することが可能である。
【０１０７】
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工する前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行うことになる。
【０１０８】
なお、上記第１の熱処理は、脱水化処理、脱水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層の形成後で、酸化物半導体層１４０上にソース電極またはドレイン電極を積層させた後、ソース電極またはドレイン電極上にゲート絶縁層を形成した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１０９】
次に、酸化物半導体層１４０に接するように導電層１４２を成膜した後、導電層１４２上に絶縁層１４４を成膜する（図３（Ｃ）参照）。なお、絶縁層１４４は必須の構成要素ではないが、後に形成されるソース電極またはドレイン電極の側面を選択的に酸化させるためには有効である。
【０１１０】
導電層１４２は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて成膜することができる。また、導電層１４２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いて成膜することができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数を含む材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を一または複数含有させた材料を用いてもよい。
【０１１１】
また、導電層１４２は、導電性の金属酸化物を用いて成膜しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１１２】
導電層１４２は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。ここでは、チタン膜とアルミニウム膜とチタン膜の３層構造を適用することとする。
【０１１３】
なお、酸化物半導体層１４０と導電層１４２との間には、酸化物導電層を成膜してもよい。酸化物導電層と導電層１４２は、連続して成膜すること（連続成膜）が可能である。このような酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることができるため、トランジスタの高速動作が実現される。
【０１１４】
絶縁層１４４は、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、絶縁層１４４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、絶縁層１４４は、単層構造としても良いし、積層構造としても良い。絶縁層１４４の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【０１１５】
次に、導電層１４２および絶縁層１４４を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを形成する。そして、酸化物半導体層１４０に酸素を供給すべく酸化処理を行う。当該酸化処理によって、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４２ｂの一部には酸化領域１４３が形成される（図３（Ｄ）参照）。また、点線で示すように、酸化物半導体層１４０中には酸素が供給された領域が形成される。なお、上記酸素が供給された領域の範囲は、酸化物半導体層１４０を構成する材料や、酸化処理の条件などによって様々に変化する。例えば、酸化物半導体層１４０の下部界面にまで酸素を供給することも可能である。
【０１１６】
エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光を行う場合には、数ｎｍ以上数１０ｎｍ以下と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行うのが好適である。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ以下とすることも可能である。このような方法でチャネル長を小さくすることにより、動作速度を向上させることができる。また、上記酸化物半導体を用いたトランジスタはオフ電流が僅かであるため、トランジスタの微細化による消費電力の増大を抑制できる。
【０１１７】
導電層１４２のエッチングの際には、酸化物半導体層１４０が除去されないように、それぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によっては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
【０１１８】
また、上記マスクの使用数や工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有する形状（階段状）となり、アッシングによりさらに形状を変形させることができるため、複数のエッチング工程に用いることができる。つまり、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が図れる。
【０１１９】
酸化処理は、マイクロ波（３００ＭＨｚ以上３００ＧＨｚ以下）によって励起された酸素プラズマを用いた酸化処理（プラズマ酸化処理）とするのが好適である。マイクロ波によってプラズマを励起することで、高密度プラズマが実現され、酸化物半導体層１４０へのダメージを十分に低減することができるからである。
【０１２０】
より具体的には、例えば、周波数を３００ＭＨｚ以上３００ＧＨｚ以下（代表的には２．４５ＧＨｚ）、圧力を５０Ｐａ以上５０００Ｐａ以下（代表的には５００Ｐａ）、基板温度を２００℃以上４００℃以下（代表的には３００℃）とし、酸素とアルゴンとの混合ガスを用いて上記処理を行うことができる。
【０１２１】
上記酸化処理によって、酸化物半導体層１４０に酸素が供給されることになるため、酸化物半導体層１４０へのダメージを十分に低減しつつ、酸素欠損に起因する局在準位を減少させることができる。つまり、酸化物半導体層１４０の特性を一層向上させることができる。
【０１２２】
なお、酸化物半導体層１４０へのダメージを十分に低減しつつ、酸化物半導体層１４０に酸素を供給することができる方法であれば、マイクロ波を用いたプラズマ酸化処理に限定する必要は無い。例えば、酸素を含む雰囲気における熱処理などの方法を用いることもできる。
【０１２３】
また、上記酸化処理と併せて、酸化物半導体層１４０から水や水素などを除去する処理を行ってもよい。例えば、窒素やアルゴンなどのガスを用いたプラズマ処理を行うことができる。
【０１２４】
なお、上記酸化処理によって、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４２ｂの一部（特に、その側面に相当する部分）には酸化領域１４３が形成されることになる。この酸化領域１４３は、トランジスタ１６２が微細化されている場合（例えば、チャネル長が１０００ｎｍ未満である場合）には、特に有効である。トランジスタの微細化に伴い、ゲート絶縁層に対してはその厚みを小さくすることが要求されるが、酸化領域１４３を有することで、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止できるためである。なお、当該酸化領域１４３は、５ｎｍ以上（好ましくは１０ｎｍ以上）の厚みを有していれば、十分に効果的である。
【０１２５】
また、上記酸化処理は、露出した絶縁層１３８の膜質改善の観点からも有効である。
【０１２６】
なお、ソース電極またはドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂの上部の酸化を防止する役割を有する点で、絶縁層１４４ａおよび絶縁層１４４ｂは重要である。エッチングの際に用いたマスクを残存させたまま、上記プラズマ処理をするには大きな困難が伴うからである。
【０１２７】
なお、図３（Ｄ）では、導電層１４２および絶縁層１４４を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを一度に形成する場合を例示しているが、開示する発明の一態様はこれに限定されない。
【０１２８】
例えば、導電層１４２および絶縁層１４４の酸化物半導体層１４０と重畳する領域のみを選択的にエッチングしてトランジスタのチャネル形成領域にまで達する開口を形成した後に、当該領域に対して上記プラズマ処理を行って、酸化物半導体層１４０に酸素を供給し、また、導電層１４２の露出した部分を酸化し、その後、再度のエッチングによって、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、絶縁層１４４ａ、絶縁層１４４ｂを完成させても良い。このような工程を採用する場合には、目的とする部分にのみ酸化処理を適用することができるため、他の部分に対して、酸化処理に起因する悪影響を与えずに済むというメリットがある。
【０１２９】
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接するゲート絶縁層１４６を成膜する（図３（Ｅ）参照）。ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて成膜することができる。また、ゲート絶縁層１４６は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように成膜するのが好適である。なお、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。ゲート絶縁層１４６の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【０１３０】
なお、不純物を除去することなどによりｉ型化または実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感であるため、ゲート絶縁層１４６には、高い品質が要求されることになる。
【０１３１】
例えば、マイクロ波（例えば、２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層１４６を成膜できる点で好適である。高純度化された酸化物半導体層と高品質なゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１３２】
もちろん、ゲート絶縁層１４６として良質な絶縁層を成膜できるのであれば、スパッタリング法やプラズマＣＶＤ法など他の方法を適用することも可能である。また、成膜後の熱処理によって、膜質や界面特性などが改質される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層１４６としての膜質が良好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものを設ければよい。
【０１３３】
このようにゲート絶縁層との界面特性を良好にするとともに、酸化物半導体の不純物、特に水素や水などを排除することで、ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間など）に対してしきい値電圧（Ｖｔｈ）が変動しない、安定なトランジスタを得ることが可能である。
【０１３４】
その後、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。熱処理の温度は、２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うと、トランジスタの電気的特性のばらつきを軽減することができる。なお、本実施の形態では、ゲート絶縁層１４６の成膜後に第２の熱処理を行っているが、第２の熱処理のタイミングは、第１の熱処理の後であれば特に限定されない。
【０１３５】
次に、ゲート絶縁層１４６上の酸化物半導体層１４０と重畳する領域にゲート電極１４８を形成する（図４（Ａ）参照）。ゲート電極１４８は、ゲート絶縁層１４６上に導電層を成膜した後に、当該導電層を選択的にパターニングすることによって形成することができる。
【０１３６】
上記導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて成膜することができる。また、導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いて成膜することができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数を含む材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を一または複数含有させた材料を用いてもよい。
【０１３７】
また、導電層は、導電性の金属酸化物を用いて成膜しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１３８】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。ここでは、チタンを含む材料を用いて導電層を成膜し、ゲート電極１４８に加工する。
【０１３９】
次に、ゲート絶縁層１４６およびゲート電極１４８上に、層間絶縁層１５０および層間絶縁層１５２を成膜する（図４（Ｂ）参照）。層間絶縁層１５０および層間絶縁層１５２は、ＰＶＤ法やＣＶＤ法などを用いて成膜することができる。また、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて成膜することができる。なお、本実施の形態では、層間絶縁層１５０と層間絶縁層１５２の積層構造としているが、開示する発明の一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
【０１４０】
なお、上記層間絶縁層１５２は、その表面が平坦になるように成膜することが望ましい。表面が平坦になるように層間絶縁層１５２を成膜することで、層間絶縁層１５２上に、電極や配線などを好適に形成することができるためである。
【０１４１】
次に、ゲート絶縁層１４６、層間絶縁層１５０、および層間絶縁層１５２に、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成し、当該開口に埋め込むように導電層を成膜する。そして、エッチングやＣＭＰといった方法を用いて上記導電層の一部を除去し、層間絶縁層１５２を露出させて、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅを形成する（図４（Ｃ）参照）。
【０１４２】
上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。
【０１４３】
導電層の成膜は、ＰＶＤ法やＣＶＤ法などを用いて行うことができる。導電層の成膜に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
【０１４４】
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く成膜し、ＣＶＤ法により窒化チタン膜を薄く成膜した後に、開口に埋め込むようにタングステン膜を成膜する方法を適用することができる。ここで、ＰＶＤ法により成膜されるチタン膜は、下部電極（ここでは、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂなど）の表面に形成されうる酸化膜を還元し、下部電極との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタンは、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を成膜した後に、メッキ法により銅膜を成膜してもよい。なお、いわゆるシングルダマシン法に限らず、デュアルダマシン法を適用してもよい。
【０１４５】
導電層の一部を除去する際には、露出する層間絶縁層１５２の表面や、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅの表面などが平坦になるように加工することが望ましい。このように、表面を平坦化することで、後の工程において、良好な電極、配線などを形成することが可能となる。
【０１４６】
その後、さらに絶縁層１５６を成膜し、絶縁層１５６に、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄ、電極１５４ｅにまで達する開口を形成し、当該開口に埋め込むように導電層を成膜した後、エッチングやＣＭＰなどの方法を用いて導電層の一部を除去し、絶縁層１５６を露出させて、電極１５８ａ、電極１５８ｂ、電極１５８ｃ、電極１５８ｄを形成する（図４（Ｄ）参照）。当該工程は、電極１５４ａ等を形成する場合と同様であるから、詳細は省略する。
【０１４７】
上述のような方法でトランジスタ１６２を作製した場合、酸化物半導体層１４０の水素濃度は５×１０１９／ｃｍ３以下となり、また、トランジスタ１６２のオフ電流は１×１０−１３Ａ以下となる。このように、水素濃度が十分に低減され、酸素が供給されることにより高純度化された酸化物半導体層１４０を適用することで、優れた特性のトランジスタ１６２を得ることができる。なお、水素濃度を低減した直後に、酸素の供給を行う場合には、酸化物半導体層に水素や水などが混入するおそれがないため、極めて良好な特性の酸化物半導体層を実現することができるという点で好適である。もちろん、良好な特性の酸化物半導体層を実現できるのであれば、水素濃度の低減処理と、酸素の供給処理は、連続的に行われる必要はない。例えば、これらの処理の間に別の処理を含んでいても良い。また、これらの処理を、同時に行っても良い。
【０１４８】
また、本実施の形態では、酸化物半導体層１４０に酸素を供給すべく、酸化物半導体層１４０に酸素プラズマ処理を施している。このため、トランジスタ１６２の特性はさらに高いものとなる。また、ソース電極またはドレイン電極の側面に相当する領域が酸化されることになるため、ゲート絶縁層の薄膜化に起因して生じるおそれのある、ゲート電極−ソース電極（またはドレイン電極）間のショートを防止することができる。
【０１４９】
また、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するため、両者の特性を併せ持つ優れた半導体装置を作製することができる。
【０１５０】
なお、酸化物半導体において、物性研究は多くなされているが、これらの研究は、局在準位そのものを十分に減らすという思想を含まない。開示する発明の一態様では、局在準位の原因になり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、局在準位そのものを十分に減らすという思想に立脚するものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
【０１５１】
なお、水素や水などを除去する際には、同時に酸素が除去されてしまうことがある。このため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局在準位を減少させることにより、酸化物半導体をさらに高純度化（ｉ型化）するのは好適である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、２００℃以上４００℃以下、代表的には２５０℃程度の温度条件での熱処理を行うことで、当該酸化膜から酸素を供給して、酸素欠陥による局在準位を減少させることが可能である。また、第２の熱処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。第２の熱処理に続けて、酸素雰囲気、または水素や水を十分に除去した雰囲気における降温過程を経ることで、酸化物半導体中に酸素を供給することも可能である。
【０１５２】
酸化物半導体の特性を悪化させる要因は、過剰な水素による伝導帯下０．１ｅＶ以上０．２ｅＶ以下の浅い準位や、酸素欠損による深い準位、などに起因するものと考えられる。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給するという技術思想は正しいものであろう。
【０１５３】
なお、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、水や水素などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでｉ型化を実現する。この点が、シリコンなどのように不純物を添加してのｉ型化とは異なっており、従来にない技術思想を含むものといえる。
【０１５４】
＜酸化物半導体を用いたトランジスタの電導機構＞
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図５乃至図８を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
【０１５５】
図５は、酸化物半導体を用いたトランジスタ（薄膜トランジスタ）の断面図である。ゲート電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）およびドレイン電極（Ｄ）を覆うように絶縁層が設けられている。
【０１５６】
図６には、図５のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。また、図６中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，＋ｑ）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０）を印加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す。
【０１５７】
図７には、図５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。図７（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態であり、ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示している。また、図７（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
【０１５８】
図８は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０１５９】
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られている。
【０１６０】
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性とせんとしたものである。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度とすることができる。
【０１６１】
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖと言われている。ソース電極およびドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０１６２】
このとき電子は、図７（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
【０１６３】
また、図７（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位が与えられると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０１６４】
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング法で作製される絶縁層などを用いることが好ましい。
【０１６５】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとすることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０４μｍ、チャネル長（Ｌ）が３μｍの場合には、１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブスレッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
【０１６６】
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【０１６７】
＜酸化物半導体を用いたトランジスタのホットキャリア劣化耐性＞
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化耐性につき、図９乃至図１１を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１６８】
ホットキャリア劣化の主要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。なお、以下では簡単のため、電子のみを考慮する。
【０１６９】
ＣＨＥ注入とは、半導体層中においてゲート絶縁層の障壁以上のエネルギーを有するようになった電子が、ゲート絶縁層などに注入される現象をいう。電子へのエネルギーの授与は、電子が低電界で加速される事で行われる。
【０１７０】
ＤＡＨＣ注入とは、高電界により加速された電子の衝突によって生じる新たな電子がゲート絶縁層などに注入される現象を言う。ＤＡＨＣ注入とＣＨＥ注入との相違は、衝突イオン化によるアバランシェ降伏を伴うか否かにある。なお、ＤＡＨＣ注入では、半導体のバンドギャップ以上の運動エネルギーを持つ電子が必要となる。
【０１７１】
図９に、シリコン（Ｓｉ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示し、図１０に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）のバンド構造から見積もった各種ホットキャリア注入に要するエネルギーを示す。また、図９（Ａ）および図１０（Ａ）はＣＨＥ注入を表し、図９（Ｂ）および図１０（Ｂ）はＤＡＨＣ注入を表す。
【０１７２】
シリコンでは、ＣＨＥ注入よりもＤＡＨＣ注入による劣化が深刻となる。これは、シリコン中において衝突せずに加速されるキャリア（例えば電子）はごく僅かであるのに対して、シリコンはバンドギャップが小さく、アバランシェ降伏が生じやすいことに起因している。アバランシェ降伏によりゲート絶縁層の障壁を越えられる電子の数は増加し、ＣＨＥ注入の確率を容易に上回る。
【０１７３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入に必要なエネルギーはシリコンの場合と大きく異ならず、やはりＣＨＥ注入の確率は低い。また、ＤＡＨＣ注入に必要なエネルギーは、バンドギャップの広さからＣＨＥ注入に必要なエネルギーと同程度となる。
【０１７４】
つまり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入とＤＡＨＣ注入の確率はいずれも低く、シリコンと比較してホットキャリア劣化の耐性は高い。
【０１７５】
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体のバンドギャップは高耐圧材料として注目される炭化シリコン（ＳｉＣ）と同程度である。図１１に、４Ｈ−ＳｉＣについての各種ホットキャリア注入に必要なエネルギーを示す。また、図１１（Ａ）はＣＨＥ注入を表し、図１１（Ｂ）はＤＡＨＣ注入を表す。ＣＨＥ注入に関しては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の方が若干そのしきいが高く、有利といえる。
【０１７６】
以上、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体はシリコンと比較してホットキャリア劣化への耐性やソース−ドレイン破壊への耐性が非常に高いということが分かる。また、炭化シリコンと比較しても遜色のない耐圧が得られるといえる。
【０１７７】
＜酸化物半導体を用いたトランジスタにおける短チャネル効果＞
次に、酸化物半導体を用いたトランジスタにおける短チャネル効果に関し、図１２及び図１３を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎないことを付記する。
【０１７８】
短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化をいう。短チャネル効果は、ドレインの効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。
【０１７９】
ここでは、デバイスシミュレーションを用い、短チャネル効果を抑制することができる構造に関して検証した。具体的には、キャリア濃度および酸化物半導体層の厚さを異ならせた４種類のモデルを用意して、チャネル長（Ｌ）としきい値電圧（Ｖｔｈ）の関係を確認した。モデルとしては、ボトムゲート構造のトランジスタを採用し、酸化物半導体のキャリア濃度を１．７×１０−８／ｃｍ３、または１．０×１０１５／ｃｍ３のいずれかとし、酸化物半導体層の厚さを１μｍ、または３０ｎｍのいずれかとした。なお、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を、ゲート絶縁層として１００ｎｍの厚さの酸化窒化珪素膜を採用した。酸化物半導体のバンドギャップを３．１５ｅＶ、電子親和力を４．３ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓと仮定した。酸化窒化珪素膜の比誘電率を４．０と仮定した。計算にはシルバコ社製デバイスシミュレーションソフト「Ａｔｌａｓ」を使用した。
【０１８０】
なお、トップゲート構造とボトムゲート構造では、計算結果に大きな相違はない。
【０１８１】
計算結果を図１２および図１３に示す。図１２は、キャリア濃度が１．７×１０−８／ｃｍ３の場合、図１３は、キャリア濃度が１．０×１０１５／ｃｍ３の場合である。図１２および図１３には、チャネル長（Ｌ）が１０μｍのトランジスタを基準とし、チャネル長（Ｌ）を１０μｍから１μｍまで変化させたときのしきい値電圧（Ｖｔｈ）の変化量（ΔＶｔｈ）を示している。図１２に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図１２同図に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。また、図１３に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図１３同図に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。当該結果は、酸化物半導体を用いたトランジスタにおいて、酸化物半導体層の厚さを薄くすることで、短チャネル効果を抑制できることを示すものといえる。例えば、チャネル長が１μｍ程度の場合、キャリア濃度が十分に大きい酸化物半導体層であっても、その厚さを３０ｎｍ程度とすれば、短チャネル効果を十分に抑制できることが理解される。
【０１８２】
＜キャリア濃度について＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方、および、実際に測定したキャリア濃度に関し、図１４および図１５を参照して説明する。
【０１８３】
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシタを作製し、ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ特性）を評価することで求めることが可能である。
【０１８４】
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ−Ｖ特性を取得し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）２との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を求め、当該微分値を式（１）に代入することによりキャリア濃度Ｎｄの大きさが求められる。なお、式（１）において、ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の比誘電率である。
【０１８５】
【数１】
【０１８６】
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いた酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に銀膜を３００ｎｍの厚さで形成した試料（ＭＯＳキャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いたスパッタリング法により形成した。また、酸化物半導体層の成膜雰囲気は、アルゴンと酸素の混合雰囲気（流量比は、Ａｒ：Ｏ２＝３０（ｓｃｃｍ）：１５（ｓｃｃｍ））とした。
【０１８７】
図１４にはＣ−Ｖ特性を、図１５にはＶｇと（１／Ｃ）２との関係を、それぞれ示す。図１５の弱反転領域における（１／Ｃ）２の微分値から式（１）を用いて得られたキャリア濃度は、６．０×１０１０／ｃｍ３であった。
【０１８８】
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）を用いることで、極めて優れたオフ電流特性のトランジスタを得ることが可能である。
【０１８９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１９０】
（実施の形態２）
本実施の形態では、先の実施の形態に示した半導体装置の変形例について、図１６を参照して説明する。
【０１９１】
図１６は、半導体装置の構成の一例を示す断面図である。図１６（Ａ）に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものである。なお、トランジスタ１６０の構成は、先の実施の形態で示したトランジスタ１６０と同様である。また、図１６（Ｂ）は、トランジスタ１６２と下部の電極（または配線）との接続関係が図１６（Ａ）とは異なる場合の一例である。以下では、主として図１６（Ａ）の構成に関して説明する。なお、図１６（Ａ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＢ１−Ｂ２に示し、図１６（Ｂ）においては、下部に設けられるトランジスタ１６０の断面図をＡ１−Ａ２に示し、上部に設けられるトランジスタ１６２の断面図をＣ１−Ｃ２に示す。
【０１９２】
トランジスタ１６２は、絶縁層１３８上に設けられた酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂを覆うように設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上の、酸化物半導体層１４０と重畳する領域に設けられたゲート電極１４８と、を有する（図１６（Ａ）参照）。
【０１９３】
ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂが、それぞれ酸化領域１４３を有するのは、先の実施の形態と同様である。当該酸化領域１４３を有することにより、ゲート絶縁層の薄膜化やカバレッジ不良などに起因して生じ得る、ゲート電極と、ソース電極またはドレイン電極のショートを防止することが可能である。
【０１９４】
また、トランジスタ１６２上には、層間絶縁層１５０および層間絶縁層１５２が設けられている。なお、本実施の形態では、ソース電極またはドレイン電極１４２ａが、電極１３６ｃと直接的に接続されている。つまり、先の実施の形態のように、層間絶縁層中に埋め込むように各種電極（配線）を介して他の要素との接続を行うのではなく、ソース電極またはドレイン電極１４２ａなどと同様にして形成される導電層を電極（配線）として利用している。例えば、図１６（Ａ）では、ソース電極またはドレイン電極１４２ａなど以外に、電極１４２ｃ、電極１４２ｄが設けられている。このような構成を採用することで、絶縁層のパターニング工程や、埋め込み電極の形成工程などを省略することができる。これにより、工程数を削減し、製造コストを抑制することができる。上記構成は、特に、微細化の程度が大きくない場合に有効である。
【０１９５】
酸化物半導体層１４０は、水素などの不純物が十分に除去され、高純度化されたものであることが望ましい。酸化物半導体層１４０の詳細については、先の実施の形態を参酌すればよい。
【０１９６】
このように、トランジスタ１６２のソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている（図１６（Ａ）参照）。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０１９７】
図１６（Ｂ）には、トランジスタ１６２のソース電極またはドレイン電極１４２ａが、図１６（Ａ）とは異なる接続関係を有する場合を示す。具体的には、ソース電極またはドレイン電極１４２ａは、電極１３０ｃ、電極１３６ｃを介して、電極１１０ｂと電気的に接続されている。ここで、電極１１０ｂは、ゲート電極１１０ａと同様にして形成されたものである。電極１１０ｂは、トランジスタの構成要素であっても良いし、配線等の一部であっても良い。なお、接続に係る電極（電極１３０ｃ、電極１３６ｃ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０１９８】
上記では、代表的な接続関係に係る二つの例を示したが、開示する発明の一態様はこれに限定されない。例えば、図１６（Ａ）に示す構成と、図１６（Ｂ）に示す構成とを併せて含んでいても良い。また、トランジスタ１６０のゲート電極１１０ａと、トランジスタ１６２のソース電極またはドレイン電極１４２ａとが電気的に接続されていても良い。
【０１９９】
（実施の形態３）
本実施の形態では、先の実施の形態で得られる半導体装置を搭載した電子機器の例について図１７を用いて説明する。先の実施の形態で得られる半導体装置は、従来にない優れた特性を有するものである。このため、当該半導体装置を用いて新たな構成の電子機器を提供することが可能である。なお、先の実施の形態に係る半導体装置は、集積化されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
【０２００】
図１７（Ａ）は、先の実施の形態に係る半導体装置を含むノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構成されている。開示する発明に係る半導体装置をパーソナルコンピュータに適用することで、優れた性能のパーソナルコンピュータを提供することができる。
【０２０１】
図１７（Ｂ）は、先の実施の形態に係る半導体装置を含む携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４等が設けられている。また、操作用の付属品としてスタイラス３１２がある。開示する発明に係る半導体装置を携帯情報端末（ＰＤＡ）に適用することで、優れた性能の携帯情報端末（ＰＤＡ）を提供することができる。
【０２０２】
図１７（Ｃ）には、先の実施の形態に係る半導体装置を含む電子ペーパーの一例として、電子書籍３２０を示す。電子書籍３２０は、筐体３２１および筐体３２３の２つの筐体で構成されている。筐体３２１および筐体３２３は、軸部３３７により一体とされており、該軸部３３７を軸として開閉動作を行うことができる。このような構成により、電子書籍３２０は、紙の書籍のように用いることが可能である。
【０２０３】
筐体３２１には表示部３２５が組み込まれ、筐体３２３には表示部３２７が組み込まれている。表示部３２５および表示部３２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１７（Ｃ）では表示部３２５）に文章を表示し、左側の表示部（図１７（Ｃ）では表示部３２７）に画像を表示することができる。
【０２０４】
また、図１７（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体３２１は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。操作キー３３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２０５】
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２０６】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。開示する発明に係る半導体装置を電子ペーパーに適用することで、優れた性能の電子ペーパーを提供することができる。
【０２０７】
図１７（Ｄ）は、先の実施の形態に係る半導体装置を含む携帯電話機である。当該携帯電話機は、筐体３４０および筐体３４１の二つの筐体で構成されている。筐体３４１は、表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポインティングデバイス３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えている。また、筐体３４０は、当該携帯電話機の充電を行う太陽電池セル３４９、外部メモリスロット３５０などを備えている。また、アンテナは筐体３４１内部に内蔵されている。
【０２０８】
表示パネル３４２はタッチパネル機能を備えており、図１７（Ｄ）には映像表示されている複数の操作キー３４５を点線で示している。なお、当該携帯電話は、太陽電池セル３４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２０９】
表示パネル３４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３４２と同一面上にカメラ用レンズ３４７を備えているため、テレビ電話が可能である。スピーカー３４３およびマイクロフォン３４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体３４０と筐体３４１はスライドし、図１７（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２１０】
外部接続端子３４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット３５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。開示する発明に係る半導体装置を携帯電話機に適用することで、優れた性能の携帯電話機を提供することができる。
【０２１１】
図１７（Ｅ）は、先の実施の形態に係る半導体装置を含むデジタルカメラである。当該デジタルカメラは、本体３６１、表示部（Ａ）３６７、接眼部３６３、操作スイッチ３６４、表示部（Ｂ）３６５、バッテリー３６６などによって構成されている。開示する発明に係る半導体装置をデジタルカメラに適用することで、優れた性能のデジタルカメラを提供することができる。
【０２１２】
図１７（Ｆ）は、先の実施の形態に係る半導体装置を含むテレビジョン装置である。テレビジョン装置３７０では、筐体３７１に表示部３７３が組み込まれている。表示部３７３により、映像を表示することが可能である。なお、ここでは、スタンド３７５により筐体３７１を支持した構成を示している。
【０２１３】
テレビジョン装置３７０の操作は、筐体３７１が備える操作スイッチや、別体のリモコン操作機３８０により行うことができる。リモコン操作機３８０が備える操作キー３７９により、チャンネルや音量の操作を行うことができ、表示部３７３に表示される映像を操作することができる。また、リモコン操作機３８０に、当該リモコン操作機３８０から出力する情報を表示する表示部３７７を設ける構成としてもよい。
【０２１４】
なお、テレビジョン装置３７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。開示する発明に係る半導体装置をテレビジョン装置に適用することで、優れた性能のテレビジョン装置を提供することができる。
【０２１５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２１６】
本実施例では、開示する発明の一態様に係る高密度プラズマ処理によって、導電層が酸化される様子を確認した。以下、詳細に説明する。
【０２１７】
本実施例では、電源の周波数が２．４５ＧＨｚ、圧力が５００Ｐａの条件で、酸素とアルゴンとの混合ガスからプラズマを励起し、これを用いて導電層を処理した。また、処理時間を１分（６０秒）、３分（１８０秒）、１０分（６００秒）の３条件とすることで、処理時間と酸化領域の厚みとの関係を調査した。
【０２１８】
導電層としては、ガラス基板上に形成されたチタン膜およびガラス基板上に形成されたアルミニウム膜をそれぞれ用意した。また、基板温度をそれぞれ３００℃、３２５℃として上記プラズマ処理を行った。つまり、基板温度が３００℃におけるチタン膜、基板温度が３２５℃におけるチタン膜、基板温度が３００℃におけるアルミニウム膜、基板温度が３２５℃におけるアルミニウム膜、の４条件に関して、処理時間と酸化領域の厚みとの関係を調査した。
【０２１９】
調査結果を図１８に示す。図１８から、アルミニウムと比較して、チタンの方が、酸化速度が大きいことが分かる。また、チタンでは酸化速度の温度依存が大きいのに対して、アルミニウムでは酸化速度の温度依存が小さい。さらに、アルミニウムでは、酸化領域の厚さが、短時間で飽和する傾向にあるといえる。
【０２２０】
いずれの材料についても、ゲート電極と、ソース電極またはドレイン電極のショートを抑制するために十分な厚み（５ｎｍ以上）の酸化領域を得ることが可能である。
【０２２１】
本実施例で示したような高密度プラズマによる酸化処理を適用することで、通常のプラズマ処理による酸化処理を適用する場合と比較して、酸化物半導体層へのダメージを軽減しつつ、酸素欠損に起因する局在準位を減少させることができる。つまり、酸化物半導体層の特性を一層向上させることができる。
【０２２２】
また、上記酸化処理によって、ソース電極またはドレイン電極の一部（特に、その側面に相当する部分）に酸化領域が形成されるため、ゲート電極と、ソース電極またはドレイン電極のショートを防止できる。
【０２２３】
以上により、開示する発明の一態様は、酸化物半導体を用いたトランジスタの信頼性、その他の特性の向上に、極めて効果的であることが理解される。
【符号の説明】
【０２２４】
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ａ ゲート絶縁層
１１０ａ ゲート電極
１１０ｂ 電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１３０ｃ 電極
１３４ 絶縁層
１３６ａ 電極
１３６ｂ 電極
１３６ｃ 電極
１３８ 絶縁層
１４０ 酸化物半導体層
１４２ 導電層
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４２ｃ 電極
１４２ｄ 電極
１４３ 酸化領域
１４４ 絶縁層
１４４ａ 絶縁層
１４４ｂ 絶縁層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 層間絶縁層
１５２ 層間絶縁層
１５４ａ 電極
１５４ｂ 電極
１５４ｃ 電極
１５４ｄ 電極
１５４ｅ 電極
１５６ 絶縁層
１５８ａ 電極
１５８ｂ 電極
１５８ｃ 電極
１５８ｄ 電極
１６０ トランジスタ
１６２ トランジスタ
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４５ 操作キー
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部（Ｂ）
３６６ バッテリー
３６７ 表示部（Ａ）
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３７７ 表示部
３７９ 操作キー
３８０ リモコン操作機
【特許請求の範囲】
【請求項１】
半導体材料を含む基板に設けられたチャネル形成領域と、前記チャネル形成領域を挟むように設けられた不純物領域と、前記チャネル形成領域上の第１のゲート絶縁層と、前記第１のゲート絶縁層上の第１のゲート電極と、前記不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、
前記半導体材料を含む基板上の酸化物半導体層と、前記酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、前記酸化物半導体層、前記第２のソース電極および前記第２のドレイン電極を覆う第２のゲート絶縁層と、前記第２のゲート絶縁層上の第２のゲート電極と、を有する第２のトランジスタと、
を有し、
前記第２のソース電極および前記第２のドレイン電極は、その側面が酸化された酸化領域を有し、
前記第１のゲート電極、前記第１のソース電極、または前記第１のドレイン電極のいずれかは、前記第２のゲート電極、前記第２のソース電極、または前記第２のドレイン電極のいずれかと電気的に接続されている半導体装置。
【請求項２】
前記第２のソース電極および前記第２のドレイン電極の酸化領域は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものである、請求項１に記載の半導体装置。
【請求項３】
前記第２のソース電極および前記第２のドレイン電極の上に、平面形状が前記第２のソース電極および前記第２のドレイン電極と略同一の保護絶縁層を有する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下である、請求項１乃至請求項３のいずれか一に記載の半導体装置。
【請求項５】
前記第２のトランジスタのオフ電流は１×１０−１３Ａ以下である、請求項１乃至請求項４のいずれか一に記載の半導体装置。
【請求項６】
前記半導体材料を含む基板は、単結晶半導体基板またはＳＯＩ基板である、請求項１乃至請求項５のいずれか一に記載の半導体装置。
【請求項７】
前記半導体材料はシリコンである、請求項１乃至請求項６のいずれか一に記載の半導体装置。
【請求項８】
半導体材料を含む基板上に、ゲート絶縁層および該ゲート絶縁層上のゲート電極を形成し、
前記半導体材料を含む基板に不純物元素を添加して、チャネル形成領域および該チャネル形成領域を挟む不純物領域を形成し、
前記不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極を形成することで、第１のトランジスタを形成し、
前記第１のトランジスタ上に、酸化物半導体層を形成し、
前記酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極を形成し、
前記第２のソース電極および前記第２のドレイン電極の側面を酸化した後に、前記酸化物半導体層、前記第２のソース電極および前記第２のドレイン電極を覆う第２のゲート絶縁層を形成し、
前記第２のゲート絶縁層上に第２のゲート電極を形成する、半導体装置の作製方法。
【請求項９】
前記第２のソース電極および前記第２のドレイン電極の側面の酸化は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理によって行われる、請求項８に記載の半導体装置の作製方法。
【請求項１０】
前記第２のゲート電極、前記第２のソース電極、または前記第２のドレイン電極のいずれかは、前記第１のゲート電極、前記第１のソース電極、または前記第１のドレイン電極のいずれかと電気的に接続するように形成される、請求項８または請求項９に記載の半導体装置の作製方法。
【請求項１１】
前記第２のソース電極および前記第２のドレイン電極上に、平面形状が前記第２のソース電極および前記第２のドレイン電極と略同一の保護絶縁層を形成する、請求項８乃至請求項１０のいずれか一に記載の半導体装置の作製方法。
【請求項１２】
前記酸化物半導体層の水素濃度を５×１０１９／ｃｍ３以下とすることにより、前記第２のトランジスタのオフ電流を１×１０−１３Ａ以下とする、請求項８乃至請求項１１のいずれか一に記載の半導体装置の作製方法。
【請求項１３】
前記半導体材料を含む基板として、単結晶半導体基板またはＳＯＩ基板を用いる、請求項８乃至請求項１２のいずれか一に記載の半導体装置の作製方法。
【請求項１４】
前記半導体材料はシリコンである、請求項８乃至請求項１３のいずれか一に記載の半導体装置の作製方法。
【請求項１】
半導体材料を含む基板に設けられたチャネル形成領域と、前記チャネル形成領域を挟むように設けられた不純物領域と、前記チャネル形成領域上の第１のゲート絶縁層と、前記第１のゲート絶縁層上の第１のゲート電極と、前記不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、
前記半導体材料を含む基板上の酸化物半導体層と、前記酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、前記酸化物半導体層、前記第２のソース電極および前記第２のドレイン電極を覆う第２のゲート絶縁層と、前記第２のゲート絶縁層上の第２のゲート電極と、を有する第２のトランジスタと、
を有し、
前記第２のソース電極および前記第２のドレイン電極は、その側面が酸化された酸化領域を有し、
前記第１のゲート電極、前記第１のソース電極、または前記第１のドレイン電極のいずれかは、前記第２のゲート電極、前記第２のソース電極、または前記第２のドレイン電極のいずれかと電気的に接続されている半導体装置。
【請求項２】
前記第２のソース電極および前記第２のドレイン電極の酸化領域は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものである、請求項１に記載の半導体装置。
【請求項３】
前記第２のソース電極および前記第２のドレイン電極の上に、平面形状が前記第２のソース電極および前記第２のドレイン電極と略同一の保護絶縁層を有する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記酸化物半導体層の水素濃度は５×１０１９／ｃｍ３以下である、請求項１乃至請求項３のいずれか一に記載の半導体装置。
【請求項５】
前記第２のトランジスタのオフ電流は１×１０−１３Ａ以下である、請求項１乃至請求項４のいずれか一に記載の半導体装置。
【請求項６】
前記半導体材料を含む基板は、単結晶半導体基板またはＳＯＩ基板である、請求項１乃至請求項５のいずれか一に記載の半導体装置。
【請求項７】
前記半導体材料はシリコンである、請求項１乃至請求項６のいずれか一に記載の半導体装置。
【請求項８】
半導体材料を含む基板上に、ゲート絶縁層および該ゲート絶縁層上のゲート電極を形成し、
前記半導体材料を含む基板に不純物元素を添加して、チャネル形成領域および該チャネル形成領域を挟む不純物領域を形成し、
前記不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極を形成することで、第１のトランジスタを形成し、
前記第１のトランジスタ上に、酸化物半導体層を形成し、
前記酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極を形成し、
前記第２のソース電極および前記第２のドレイン電極の側面を酸化した後に、前記酸化物半導体層、前記第２のソース電極および前記第２のドレイン電極を覆う第２のゲート絶縁層を形成し、
前記第２のゲート絶縁層上に第２のゲート電極を形成する、半導体装置の作製方法。
【請求項９】
前記第２のソース電極および前記第２のドレイン電極の側面の酸化は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理によって行われる、請求項８に記載の半導体装置の作製方法。
【請求項１０】
前記第２のゲート電極、前記第２のソース電極、または前記第２のドレイン電極のいずれかは、前記第１のゲート電極、前記第１のソース電極、または前記第１のドレイン電極のいずれかと電気的に接続するように形成される、請求項８または請求項９に記載の半導体装置の作製方法。
【請求項１１】
前記第２のソース電極および前記第２のドレイン電極上に、平面形状が前記第２のソース電極および前記第２のドレイン電極と略同一の保護絶縁層を形成する、請求項８乃至請求項１０のいずれか一に記載の半導体装置の作製方法。
【請求項１２】
前記酸化物半導体層の水素濃度を５×１０１９／ｃｍ３以下とすることにより、前記第２のトランジスタのオフ電流を１×１０−１３Ａ以下とする、請求項８乃至請求項１１のいずれか一に記載の半導体装置の作製方法。
【請求項１３】
前記半導体材料を含む基板として、単結晶半導体基板またはＳＯＩ基板を用いる、請求項８乃至請求項１２のいずれか一に記載の半導体装置の作製方法。
【請求項１４】
前記半導体材料はシリコンである、請求項８乃至請求項１３のいずれか一に記載の半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−１２４５５７（Ｐ２０１１−１２４５５７Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２０１０−２４８４４７（Ｐ２０１０−２４８４４７）
【出願日】平成２２年１１月５日（２０１０．１１．５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２２年１１月５日（２０１０．１１．５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]