半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
【課題】キャパシタの誘電体膜において、リーク特性改善のためのAlドープ層を設けても、誘電体膜がAlドープ層で分断されず、サイズ効果の影響を抑え、結晶性の良好な誘電体膜を提供する。
【解決手段】誘電体膜中に少なくとも1層のAlドープ層を有し、Alドープ層の1層におけるAl原子の面密度を1.4E+14[atoms/cm2]未満とする。また、その面密度を達成するため、通常のALDによる誘電体膜成膜と、Alソースの吸着サイトを制限するブロッカー分子の吸着を行った後、Alソースを吸着させ、反応ガスを導入して反応させる吸着サイト・ブロッキングALD法によるAl添加の組み合わせを採用する。
【解決手段】誘電体膜中に少なくとも1層のAlドープ層を有し、Alドープ層の1層におけるAl原子の面密度を1.4E+14[atoms/cm2]未満とする。また、その面密度を達成するため、通常のALDによる誘電体膜成膜と、Alソースの吸着サイトを制限するブロッカー分子の吸着を行った後、Alソースを吸着させ、反応ガスを導入して反応させる吸着サイト・ブロッキングALD法によるAl添加の組み合わせを採用する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、詳しくは、キャパシタを有する半導体装置、特に、キャパシタに用いられる誘電体膜及びその製造方法に関する。また、本発明は、不純物の低濃度導入に適した新規な原子層堆積法(ALD法)に関する。
【背景技術】
【0002】
現在、用いられているDRAM用キャパシタの誘電体材料の一つに酸化ジルコニウム(ZrO2)がある。
【0003】
DRAMはキャパシタ形成後に、不可避な工程として450℃〜500℃程度の熱処理が存在するが、このとき、酸化ジルコニウム膜単体の誘電体膜では充分な熱安定性が得られず、熱処理後にリーク電流が増大するなどの問題が発生する。
【0004】
そこで、熱安定性を付加するさまざまな試みが成されており、ZAZ構造(TiN/ZrO2/Al2O3/ZrO2/TiN、ZAZのZはZrO2層、AはAl2O3層をそれぞれ意味する。)や、Al2O3とZrO2の膜を複数回積層した構造を有するもの等がある。
【0005】
これらの構造は、誘電率の高い酸化ジルコニウム(ZrO2)と、誘電率は高くないが熱安定性に優れる酸化アルミニウム(Al2O3)を組み合わせることで、所望の特性を得ようとするものである。
【0006】
例えば、特開2006−135339号公報(特許文献1)には、フィーチャーサイズ(F値:最小パターンピッチの1/2)が70nm以下のDRAM用として、AZ構造、ZA構造、ZAZ構造や、ZrO2薄膜とAl2O3薄膜を交互に積層した多重誘電膜の形成方法が開示されている。
【0007】
その薄膜形成には、ALD法が用いられており、Zrソースには、ZrCl4、Zr[N(CH3)C2H5]4、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmtd)及びZr(OtBu)4が、また、Alソースには、Al(CH3)3、Al(C2H5)3が開示されている。
【0008】
ZrO2薄膜を得るALD法では、Zrソースを基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出し、O3等の反応ガスで酸化させ、未反応の反応ガスを前記と同様のパージガスでパージするというステップを所望の回数繰り返してなされる。
【0009】
また、Al2O3薄膜を得るには、同様にAlソースを基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のAlソースを反応室から排出し、O3等の反応ガスで酸化させ、未反応の反応ガスをパージするステップを所望の回数繰り返してなされる。
【0010】
また、特開2007−73926号公報(特許文献2)には、「少なくとも25の比誘電率を有する第1誘電膜と、該第1誘電膜よりも結晶化率が低い物質を用いて前記第1誘電膜の上に形成された第2誘電膜と、前記第1誘電膜と同じ物質を用いて前記第2誘電膜の上に形成された第3誘電膜とを備えることを特徴とする誘電膜」が開示されており、結晶化したZrO2の間に、非晶質のAl2O3が存在する構造が、これに対応することが示されている。
【0011】
ZrO2膜やAl2O3膜の成膜には特許文献1と同様のALD法が用いられ、Zrソースとして、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmhd)、Zr(OtBu)4及びZr(OtBu)(C2H5CH3)3が、Alソースには、トリメチルアルミニウム(TMA:Al(CH3)3)、Al(C2H5)が、開示されている。
【0012】
また、特開2007−281407号公報(特許文献3)では、誘電率の高い正方晶系構造のZrO2を得る為に、ALDのシーケンスにEXTRA O3ステップを追加することや、基板温度250℃〜350℃にすること、酸化剤のO3濃度を150g/m3以上に制御すること、等が示されている。
【0013】
ここでの、Zrソースとしては、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmhd)、及び、Zr(OtBu)4が開示されている。
【0014】
また、特開2007−150242号公報(特許文献4)には、ALD法でジルコニウム、アルミニウム及び酸素がそれぞれ、所定のモル分率x、y、z、を有して混合された、ZrxAlyOz膜を有するキャパシタの製造方法が示されており、前記ZrxAlyOz誘電膜において、前記モル分率x、y、及びzの合計が1であり、前記モル分率xを前記モル分率yで除した値が1〜10の範囲の値(0.091≦y/(x+y)≦0.50すなわちAl/(Al+Zr)で表される原子数比が約9原子%から50原子%の範囲)であることが開示されている。
【0015】
また、前記ZrxAlyOz誘電膜を形成する前記ステップが、
Zrソースを導入して、前記下部電極に吸着させるステップと、
第1のパージガスを供給して未吸着の前記Zrソースを除去するステップと、
Alソースを導入して、前記下部電極上に吸着された前記Zrソース上に吸着させるステップと、
第2のパージガスを供給して未吸着の前記Alソースを除去するステップと、
反応ガスを供給し、前記下部電極上に吸着された前記Zrソース及びAlソースと反応させて前記ZrxAlyOz誘電膜を形成するステップと、
第3のパージガスを供給して未反応の前記反応ガスを除去するステップと、を含むことが開示されている。
【0016】
Zrソースとして、ZrCl4、Zr[N(CH3)C2H5]4、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]]4、Zr(tmhd)4、Zr(OiC3H7)3(tmtd)、Zr(OtBu)4が開示されている。
【0017】
なお、特許文献4には、得られた誘電体膜が結晶なのか非晶質なのか言及されていない。また、具体的にどのようにして指定された範囲にモル分率を制御するのかは開示されていない。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開2006−135339号公報
【特許文献2】特開2007−73926号公報
【特許文献3】特開2007−281407号公報
【特許文献4】特開2007−150242号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
DRAMは1bitを一つのトランジスタと一つのキャパシタから構成される単位セルに記憶する。ビット数の増大に伴って、単位セルあたりの占有面積をさらに小さく、微細化する傾向が進み、現在では、F値が40nm以降のDRAMになり、単位セルあたりの占有面積がさらに小さくなってきている。
【0020】
キャパシタの蓄積容量は一定量(20fF〜25fF)を必要とするので、単位セルあたりの占有面積が小さくなったとしても、一定量以上の蓄積容量を確保しなければならない。そのため、電極面積の拡大を目的にキャパシタの立体化が進み、基板の垂直方向に電極を高くそびえ立たせるために、その構造のアスペクト比(縦横比)が30を超えて大きくなってきている。
【0021】
しかしながら、F値が40nm以降のDRAM用キャパシタにおいて、一回のドライエッチングで可能な加工技術の限界は、今のところアスペクト比35であると考えられている。
【0022】
そのため、必要なキャパシタの蓄積容量を得るには、キャパシタのリーク電流を従来と同等(1E−7A/cm2以下)に保ちつつ、EOT(Equivalent Oxide Thickness:キャパシタの単位面積当たりの容量を等価な酸化シリコンの膜厚に換算した値)を従来よりもさらに小さく(0.9nm以下)することが求められている。
【0023】
このように、立体構造の電極に対して形成する誘電体膜に小さなEOTと小さなリーク電流を実現するには、誘電率が高く、カバレジが良く、かつ熱安定性が充分な容量膜(誘電体膜)が必要であるが、これらの項目は実は相互にトレードオフの関係を有している。
【0024】
1)誘電率とカバレジのトレードオフ
例えば、非晶質のZrO2膜の誘電率は低いので、誘電率の高い容量膜を得るには結晶化したZrO2膜を得る必要がある。特に、誘電率の高い正方晶を含むようなZrO2膜を得るには、特許文献3で示されているように比較的高い温度で成膜する必要がある。
【0025】
ところが、特許文献1〜4で開示されているZrソースでは、正方晶が得られるような高温で成膜すると、熱により自己分解が進み、カバレジが悪くなる。その結果、アスペクト比20以上の立体構造には対応出来ないことが、本発明者らの検討によって判明した。
【0026】
他の条件が同じであるとすると、リーク電流は誘電体膜の最も薄い部分で決まるため、カバレジの悪化は膜厚の不均一を誘発し、その分だけ誘電体膜の膜厚を全体に底上げしなければならない。結果としてEOTを小さく出来ないことから、誘電率とカバレジの両立は困難である。
【0027】
2)熱安定性と誘電率のトレードオフ
また、必要な熱安定性を実現するには、不純物として導入するAl量の設定とその量の制御が重要である。Al量が多すぎると誘電率の高い膜が得られず、逆にAl量が少なすぎると、充分な熱安定性が得られないからである。
【0028】
本発明者らが、追試したところ、特許文献4に示されるAlの濃度範囲では、熱安定性は充分であるものの、ZrO2膜の結晶化が困難で、F値40nm以降のデバイスに対応できるような小さなEOTは得られないことが判った。
【0029】
さらに、Al量は誘電体膜全体における平均濃度だけでなく、局所的な密度も重要である。これは、比較的均一に不純物を母材に分散できるPVD法やCVD法とは異なり、ALD法による不純物の添加には、高温によって不純物が母材中を拡散しない限りは、その成膜方法に由来して膜厚方向に不純物の濃淡が形成されるのが一般的である。しかしながら、高温での成膜では、上記1)で説明したように、カバレジが悪化してしまう。
【0030】
一方、結晶化した誘電体膜には一般に「サイズ効果」と言われる現象があり、膜厚が小さくなるほど、誘電率が下がる傾向がある。この現象は、酸化ジルコニウムの場合には約6nmよりも薄い物理膜厚において顕著になる。
【0031】
例えば、ZrO2をALD法で形成し、成膜途中にAl2O3を同じくALD法で形成した場合、Al2O3の面密度がある値よりも高いと、ZrO2は、結晶化する際にAl2O3の層を超えられず、Al2O3の層を境界にして上下にZrO2の結晶粒が分断され、ZrO2の膜自体がAl2O3層を境に上下別の層として分断される。その結果、合計膜厚では6nm以上の膜厚であっても、Al2O3層で分断されたそれぞれのZrO2膜の誘電率は「サイズ効果」によって小さくなり、全体的な誘電体膜のEOTを小さく出来ない。
【0032】
従来技術で開示されているZrソースとAlソースであるTMAの組み合わせでは、特許文献2のAl2O3層をALD1サイクルにしたAlドープでも、ZrO2膜の分断を抑制することが出来ないことが、本発明者らの検討で判った。
【0033】
さらに従来技術で開示されているZrソースを用いて、特許文献4に開示されているZrxAlyOz膜のALDの1サイクルを抜き出してAlのドープに用いたが、やはりZrO2膜の分断を抑制することが出来なかった。
【0034】
このように、従来技術のシーケンスと従来のZrソースとAlソースの組み合わせでは、ZAZ構造においてZrO2膜の分断を回避できない。
【0035】
従って、小さなEOTを得るには、ZrO2膜をAlドープ層で分断しないようにできる「ALD1サイクル当たりのAlの面密度」の量を明らかにする必要があり、なおかつ、その量を実現する手段を見出さなければならない。
【0036】
3)本発明が解決しようとする課題の要約
このように、アスペクト比20以上の立体構造のキャパシタの下部電極上に、誘電率を高くできるような高温(240℃〜300℃)のプロセス条件下でカバレジ良く成膜可能であり、なおかつ、適切な量のAlを精度良く添加して、ZrO2の結晶がAlを添加した層で分断されないようにしなければならず、それらを同時に満たす為の具体的な方法を見つけることが重要な技術課題となる。
【課題を解決するための手段】
【0037】
以上説明した課題を解決する為に、本発明では、以下の手段を採用する。
(1)Alを添加した誘電体膜(Al以外の金属原子Mを含む)の成膜を比較的高温(240℃〜300℃)のALD法で行い、かつ熱安定性を向上させる為に添加するAlの濃度(Al/(Al+M))を0.2から2原子%の範囲に設定する。
(2)Alを添加する為に行うALDの1サイクルにおいて、Al原子の面密度を1.4E+14[atoms/cm2]未満、好ましくは1.0E+14[atoms/cm2]以下に制御する。
(3)上記(2)の面密度を実現するために、通常のALDによる誘電体膜成膜と、吸着サイト・ブロッキングALD法によるAl添加の組み合わせを採用する。
(4)吸着サイト・ブロッキングALD法は、対象とする材料(例えば本発明に係る誘電体膜の場合は不純物としてのAl)のソース(プリカーサ)の吸着サイトを他の分子(ブロッカー)によってあらかじめブロックすることにより、対象とする材料のALDサイクル1回当たりの面密度を抑制するように制御する。
【0038】
すなわち、本発明の一実施形態によれば、
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置であって、
誘電体膜は、膜中に少なくとも1層のAlドープ層を有し、
該Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である半導体装置が提供される。
【0039】
また、本発明の別の実施形態によれば、
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置の製造方法であって、
下部電極上に原子層堆積法により誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と
を備え、
前記誘電体膜は同じ材料で構成される第1及び第2の誘電体膜と、前記第1及び第2の誘電体膜の間に挟まれたAlドープ層を有し、
前記Alドープ層の形成は、
(1)Alプリカーサと親和性の小さい基を分子内に有するブロッカー分子を含む第2のガス導入し、前記ブロッカー分子を第1の誘電体膜上に吸着させるステップと、
(2)前記第2のガスをパージするステップと、
(3)前記ブロッカー分子が吸着していない前記第1の誘電体膜上の吸着サイトに前記Alプリカーサを含む第1の原料ガスを吸着させるステップと、
(4)前記第1の原料ガスをパージするステップと、
(5)反応ガスを供給し、前記第1の誘電体膜上に吸着された前記ブロッカー分子、及びAlプリカーサと反応させて、少なくともAlプリカーサ中のAl原子を酸化するステップと、
(6)未反応の前記反応ガス及び副生物をパージするステップ
をこの順で含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0040】
本発明によれば、誘電体膜が分断されないAlドープ層における面密度を有し、サイズ効果の影響を抑え、また、結晶性の良好な誘電体膜を形成することができる。
【0041】
また、本発明の製造方法によれば、上記面密度を達成することができる。
【図面の簡単な説明】
【0042】
【図1】本発明の一実施形態に係るキャパシタ構造を示す模式断面図である。
【図2】本発明の別の実施形態に係るキャパシタ構造を示す模式断面図である。
【図3】従来例(Alドープ法B)のキャパシタ構造を示す模式断面図である。
【図4】別の従来例(Alドープ法C)のキャパシタ構造を示す模式断面図である。
【図5−1】本発明の一実施形態に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図5−2】本発明の一実施形態に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図6】従来例(Alドープ法B)に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図7】別の従来例(Alドープ法C)に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図8】製造したキャパシタ・サンプルのI−V特性を示すグラフである。
【図9】製造したキャパシタ・サンプルのAlドーピング1層当たりのALDサイクル数とEOTとの関係を示すグラフである。
【図10】製造したキャパシタ・サンプルのAlドーピング1層当たりのALDサイクル数とリーク電流特性との関係を示すグラフである。
【図11】製造したキャパシタ・サンプルのEOTとリーク電流特性との関係を示すグラフである。
【図12】Alドープ層数とAl濃度との関係を示すグラフである。
【図13】Al濃度とEOTとの関係を示すグラフである。
【図14】Al濃度とリーク電流特性との関係を示すグラフである。
【図15】Al濃度によるEOTとリーク電流特性との関係を示すグラフである。
【図16】本発明に係る半導体装置となるDRAMの全体構成の概略を示す断面模式図である。
【図17】図16のX−Xで示した位置の平面図である。
【図18−1】図16のキャパシタの製造工程を示す工程断面図である。
【図18−2】図16のキャパシタの製造工程を示す工程断面図である。
【図18−3】図16のキャパシタの製造工程を示す工程断面図である。
【図19】本発明のさらに別の実施形態に係るキャパシタ構造を示す模式断面図である。
【発明を実施するための形態】
【0043】
以下では、従来の技術との比較を行いながら、本発明の実施形態例を説明する。
【0044】
先ずは、比較対象となる2つの従来技術「Alドープ法B」と「Alドープ法C」について説明する。
【0045】
<Alドープ法B(従来技術)>
最初に挙げるのは、従来技術の延長であり、特許文献1や2に示されている方法に基づいている。これを以下では便宜的に「Alドープ法B」と呼ぶ。
【0046】
Alドープ法Bはドープと言うよりも、ZrO2膜とAl2O3膜の積層構造のイメージに近い。すなわち、ZrO2膜を得るには、(1)Zrソースを導入し、下地表面に吸着させる工程、(2)N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出する工程、(3)O3等の反応ガスでZrソースを酸化する工程、(4)未反応の反応ガスをパージする工程というステップを所望の回数繰り返してなされる。
【0047】
また、Al2O3膜を得るには、同様に(1)Alソースを導入し、下地表面に吸着させるステップと、(2)N2、Arなどのパージガスによって未吸着のAlソースを反応室から排出するステップと、(3)O3等の反応ガスでAlソースを酸化するステップと、(4)未反応の反応ガスをパージするステップを所望の回数繰り返してなされる。
【0048】
特許文献1、2に開示されているZrO2膜の間にAl2O3膜を挟み込んだZAZ構造において、特許文献1のZAZ構造では、ZrO2膜の厚さを1層あたり0.5nm〜5.0nm、Al2O3膜は0.5nm〜1.5nmにすることが、また、特許文献2のZAZ構造では、結晶化したZrO2膜の膜厚を、3.5nm〜4.5nmに、Al2O3(非晶質膜)の厚さを0.1nmから1nm、全誘電体膜の厚さを7〜10nmにすることが開示されている。
【0049】
図3にAlドープ法Bで形成されるキャパシタの断面模式図を示す。同図において、301は下部電極、302は第1のZrO2層、303はAlドープ層(Al2O3膜)、304は第2のZrO2層、305は上部電極を示す。
【0050】
図6に「Alドープ法B」で、ZrO2膜中にAlのドーピング用のALDサイクル(Alドープ層303成膜のALDサイクル)を例として1回だけ行った場合の製造フローと、そのときの表面状態の推移を模式的に示す。同図に示すように、第1のZrO2層302と第2のZrO2層304は、Alドープ層303により分断されている。
【0051】
<Alドープ法C(従来技術)>
次に挙げるのは、特許文献1、2に示される方法と、特許文献4に示される方法の一部と、従来のソースとを組み合わせたようなシーケンスである。これを以下では、便宜的に「Alドープ法C」と呼ぶ。
【0052】
「Alドープ法C」はAlドーピングのALDサイクルに特許文献4で示されるZrxAlyOz膜のALDシーケンスの一部と、特許文献1〜4に開示されている従来のZrソース(Zrプリカーサ)の組み合わせを用いたものである。
【0053】
すなわち、
(1)Zrソース(ここでは、Zr[N(CH3)C2H5]4)を導入して、既に形成されている第1のZrO2膜に吸着させるステップと、
(2)第1のパージガスを供給して未吸着のZrソースを除去するステップと、
(3)Alソースを導入して、第1のZrO2膜上に吸着されたZrソース上に吸着させるステップと、
(4)第2のパージガスを供給して未吸着のAlソースを除去するステップと、
(5)反応ガスを供給し、下部電極上に吸着されたZrソース及びAlソースと反応させて酸化するステップと、
(6)第3のパージガスを供給して未反応の反応ガスを除去するステップとを含み、これを任意回数繰り返してZrO2膜の上にZrxAlyOz膜を形成し、さらにその上に特許文献1、2に示されるALDサイクルを用いて第2のZrO2膜を形成する方法である。
【0054】
図4にAlドープ法Cで形成されるキャパシタの断面模式図を示す。同図において、401は下部電極、402は第1のZrO2層、403はAlドープ層(ZrxAlyOz膜)、404は第2のZrO2層、405は上部電極を示す。
【0055】
図7に、例として、Alドープ法CのAlドープ層403を形成するALDサイクルを1回だけ行った場合の製造フローと、そのときの表面状態の推移の模式図を示す。
【0056】
次に本発明の技術を用いた「Alドープ法A」の具体的な実施例について説明する。
【0057】
<Alドープ法A(本発明の技術)>
本発明者らは、ZrO2誘電体膜に低濃度のAlを安定かつ制御性良くドーピングする方法として、「吸着サイト・ブロッキングALD法」(又は、ASB−ALD法(Adsorption Site Blocking-ALD Method)と呼称」を新たに開発した。この方法を用いてZrO2誘電体膜にAlをドープする方法を以下では便宜的に「Alドープ法A」と呼ぶ。
【0058】
「吸着サイト・ブロッキングALD法」は、ALDサイクルのシーケンス自体は「Alドープ法C」と似ているが、不純物ドーピングのALDサイクルにおいて、不純物ソース(不純物プリカーサ)を基材(母材)に吸着させるのに先立って、別の分子(以下「ブロッカー」と呼ぶ)によって、不純物ソースの吸着サイトをブロックし、不純物ソースが吸着する量を抑制するように制御するところが異なる。
【0059】
ブロッカーとなる分子には以下の性質が要求される。
・ブロックしようとする不純物ソース(プリカーサ)の吸着サイトにブロッカーが吸着すること。
・ブロックしようとする不純物ソース(プリカーサ)よりも、ブロッカーの吸着が安定であること。
・ブロッカー自身がブロックしようとする分子と反応しない、又は、ブロッカー自身がブロックしようとする分子の新たな吸着サイトにならないこと。
・ブロッカーが容易に除去できること、又は、その一部が残留しても生成物が基材(母材)と同じ材料であること。
・成膜プロセス温度において自己分解しにくいこと(熱安定性に優れること)。
・適度な立体障害を有し、吸着サイトをブロックした後も下地の吸着サイトを一定量、安定に残すこと。
・蒸気圧が充分であること。
【0060】
すなわち、本発明に係る吸着サイト・ブロッキングALD法は、
ALD法により基材上に該基材と異なる第1の材料を被着する方法であって、
前記第1の材料の原料となる第1のプリカーサを含む第1の原料ガスを成膜空間へ導入するに先駆けて、前記第1のプリカーサと親和性の小さい基を有するブロッカー分子を含む第2のガスを成膜空間に導入し、前記基材上に前記ブロッカー分子を吸着させることで前記基材上の前記第1のプリカーサの吸着サイトを制限する工程と、
前記第2のガスをパージする工程と、
前記第1の原料ガスを成膜空間に導入し、前記基材上の制限された吸着サイトに前記第1のプリカーサを吸着させる工程と、
前記第1の原料ガスをパージする工程と、
成膜空間に反応ガスを導入し、少なくとも前記第1のプリカーサと反応させて前記第1の材料に変換する工程と
を備える。
【0061】
前記ブロッカー分子は、前記基材に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記第1のプリカーサと親和性の小さい基であり、前記第1のプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする。
【0062】
また、前記基材が金属酸化物であり、
前記ブロッカー分子は、前記基材の金属酸化物を構成する金属原子を有し、前記基材に吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、
前記反応ガスは酸化性のガスであり、前記反応ガスと前記ブロッカー分子とが反応することで、前記基材の金属酸化物中に前記第1の材料がドープされた膜を形成することが好ましい。
【0063】
さらに、前記ブロッカー分子は、置換基を有しても良いシクロペンタジエン環が一つ配位し、複数の極性基を有するモノシクロペンタジエニル系金属錯体であることが好ましい。極性基は、シクロペンタジエン環よりも相対的に基材に対して吸着しやすい基であり、窒素原子、酸素原子などのヘテロ原子を含む基である。例えば、極性基としては、従来のプリカーサに含まれるアルキルアミノ基、アルコキシ基、カルボニル基等が挙げられる。シクロペンタジエン環は極性基よりも通常嵩高い基であり、適度な立体障害を付与すると共に、前記第1のプリカーサとの親和性の小さい基である。シクロペンタジエン環が有しても良い置換基としては、前記第1のプリカーサとの親和性を高めるような基(例えば、上記の極性基等のヘテロ原子を含む基)は好ましくなく、炭化水素基、中でもアルキル基、特に低級アルキル基が好ましい。このような置換基を有するシクロペンタジエン環はさらに立体障害が大きくなり、場合によってはさらに熱的安定性を増す場合がある。置換基の導入は、不純物として導入する第1のプリカーサとの組合せや、合成のし易さ等を考慮して適宜選択すればよい。
【0064】
第1の原料ガス、第2のガス、反応ガスは、前記第1のプリカーサ、ブロッカー分子、反応の目的ガス(O3等の酸化ガス)以外に、キャリアガスとしてArやN2等の不活性ガスを含んでいても良い。
【0065】
さらに、本発明者らは、誘電体膜としてのZrO2膜にAlを不純物としてドープする際に、この「吸着サイト・ブロッキングALD法」を用いる場合、TMA(Alソース)と、ZrCp(NMe2)3(シクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、以下「ZAC」と称す)またはZr(MeCp)(NMe2)3(メチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、以下、「ZAMC」と称す)(Zrソース兼、TMAのブロッカー)の組み合わせが、適していることを見出した。特にシクロペンタジエン環がブロッカーとして機能し、Zrソース自身の熱安定性向上にも寄与している。
【0066】
ZAC及びZAMCの構造を以下に示す。
【0067】
【化1】
【0068】
これらのZrソースは、一つのシクロペンタジエン環と3つのアルキルアミノ基を有しており、被吸着面にアルキルアミノ基が向くように吸着すると考えられている。つまり、アルキルアミノ基が基材に対して吸着しやすい基であり、シクロペンタジエン環がアルキルアミノ基よりも相対的に吸着しにくく、Alソースとの親和性の小さい基であり、シクロペンタジエン環を外側に向けて自己組織的に配向吸着する。
【0069】
本発明に係る「Alドープ法A」では、これらのZrソースを用いて、なおかつ以下に示すようなALDシーケンスを用いる。
【0070】
すなわち、下層の第1のZrO2層の成膜には、特許文献1、2に示されるようにZrソース(Zrプリカーサ)を基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出し、O3、等の反応ガスで酸化させ、未反応のO3をパージするというステップを所望の回数繰り返してなされる。ここでは、ZrソースとしてZAC又はZAMCを用いたが、従来のZrソースでも良い。但し、ZAC又はZAMCを用いる場合の成膜温度は240〜300℃、従来のZrソースを用いる場合の成膜温度は210℃〜280℃とする。ZAC又はZAMCでは従来のZrソースより高い温度での成膜が可能であり、より高い温度での成膜ではより正方晶に近いZrO2膜の成膜が可能となり、誘電率の高い膜質が得られやすい。また、ZAC又はZAMCのほうが、従来のZrソースより高温成膜時のカバレジに優れる。
【0071】
AlドーピングのALDシーケンスは、
(1)ブロッカー(ここでは、ZAC又はZAMC)を含む第2の原料ガスを導入し、ブロッカーを基材となる第1のZrO2層上に吸着させるステップと、
(2)パージガス(Ar,N2)を供給して未吸着の前記ブロッカーを除去するように第2の原料ガスをパージするステップと、
(3)前記Alソース(ここでは、TMA)を含む第1の原料ガスを導入し、ブロッカーでブロックしきれなかった第1のZrO2層上の吸着サイトに前記Alソースを吸着させるステップと、
(4)パージガスを供給して未吸着の前記Alソースを除去するように第1の原料ガスをパージするステップと、
(5)反応ガス(O3/O2)を供給し、第1のZrO2層上に吸着された前記ブロッカー兼Zrソース、及びAlソースと反応させて、Alドープ層を形成するステップと、
(6)パージガスを供給して未反応の前記反応ガス及び副生物を除去(パージ)するステップ
とをこの順で含む。
【0072】
これを、必要により任意回数繰り返して第1のZrO2層の上にAlドープ層を形成し、さらにその上に特許文献1、2に示されるようなALDサイクルを用いて第2のZrO2層を形成する方法である。
【0073】
図1にAlドープ法Aで形成されるキャパシタの断面模式図を示す。同図において、101は下部電極、102は第1のZrO2層、103はAlドープ層、104は第2のZrO2層、105は上部電極を示す。
【0074】
図5(図5−1,5−2)に、例として吸着サイト・ブロッキングALD法を用いてZrO2膜にAlドープのALDサイクルを1回だけ行った場合の製造フローと、そのときの表面状態の模式図を示す。
【0075】
先ず、(a)に示すように、Zrソース兼ブロッカーとして第1のZrO2層102上にZAC又はZAMC(ここではZAC)を供給し、表面に吸着させる。その結果、第1のZrO2層102の表面にはアルキルアミノ基側で吸着し、シクロペンタジエン環が外側を向く状態になる(自己組織的な配向吸着)。
【0076】
一方で、ZAC及びZAMCには嵩高いシクロペンタジエン環による適度な立体障害があり、下地の第1のZrO2層102表面を完全に覆いきることがない。そのため、第1のZrO2層102上に一定量の「隙間」が安定して形成される。
【0077】
この「隙間」は、(b)に示すように、パージによって、未吸着のZrソース兼ブロッカーを除去した後も残留し、Alソース吸着サイトとなる。
【0078】
その後、(c)に示すように、AlソースとしてTMAを供給するとTMA分子はブロッカーの「隙間」から露出するAlソース吸着サイトである第1のZrO2層102表面に吸着する。
【0079】
Zrソース兼ブロッカーの間に収まったTMA分子は、(d)に示すように、パージしても安定してそこに留まる。一方、シクロペンタジエン環とTMAは親和性に乏しいのでシクロペンタジエン環上にTMAが吸着することはほとんど無い。
【0080】
特許文献4では、図7に示したように、Zrソースの上にもAlソースのTMAが吸着することを積極的に利用してZrxAlyOz膜を形成していたのに対し、本発明で選択したZrソースは、自己組織的な配向吸着により、シクロペンタジエン環で効率的にTMAをブロックし、TMAの吸着量を制御することができる。
【0081】
また、ZAC及びZAMCは、従来のZrソースに比べ熱安定性に優れるので、高い誘電率のZrO2膜が得られるような高温(240℃〜300℃)の成膜条件において、熱分解しにくいという特徴がある。熱分解しにくいので、パージ中や、TMA供給中にシクロペンタジエン環が脱離して、そこがTMAの吸着サイトになるといった現象が起こりにくいのも特筆すべき点である。
【0082】
その後、(e)に示すように反応ガスとしてO3を含む酸化性のガスを供給する。これによってZrソース及びAlソースを酸化分解し、酸化物を形成し、続いて未反応の反応ガス及び副生物をパージする。
【0083】
その結果、ほとんどがZrO2で構成された面に僅かな酸化アルミニウムが点在するような面を形成することが出来る。
【0084】
続いて、さらに第2のZrO2層104を形成するため、Zrソース吸着ステップ(f)、パージステップ(不図示)、反応ガス供給・酸化ステップ(不図示)、未反応ガスパージステップ(不図示)とを所定の回数繰り返し実施することで、(g)に示すように、ZrO2膜(第1のZrO2層102〜第2のZrO2層104)中にある量のAlが不純物としてドープされたような膜を得ることができる。
【0085】
本発明者らは、以上で説明した、Alドープ法A,Alドープ法B,Alドープ法C,を用いて、以下の構造を有する平坦キャパシタを形成し、その特性を調査した。
【0086】
なお、以下では、Alを添加したZrO2誘電体膜をTiO2で挟んだ構造を例に説明するが、これは、従来公知の構造ではなく、本発明者らの一部が独自に開発した構造である。したがって、以下に示す各ドープ法のキャパシタサンプルは、従来技術そのものではない。
【0087】
キャパシタの電極として用いるTiNと組み合わせた極薄のTiO2膜、特に上部電極に接するTiO2膜は、1nm以上では誘電体膜として機能せず、上部電極の一部として機能することが先の発明者らの検討により判明した。本発明では、このようなTiO2膜の形成が、界面反応を抑制し、密着性を向上させ、キャパシタ特性を安定させる働きがあることから、TiN電極とAlをドープしたZrO2の界面にTiO2を設ける構造を採用して各ドープ方法の評価と比較を行った。しかしながら、TiO2膜は本発明において必須のものではない。
【0088】
〔Alドープ法Aによるキャパシタ・サンプルの形成〕
図2にAlドープ法Aで作製したキャパシタ構造の模式図を示す。TiN下部電極上(TiN膜厚10nm)201上に、ALD法を用いてTiO2膜202を形成した。
【0089】
TiソースにはTi(CpMe)(NMe2)3(メチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウム、以下「TAMC」と称す)を用いた。分子構造を以下に示す。
【0090】
【化2】
【0091】
TAMC自体もZACと同様にシクロペンタジエニル環を有することで、熱安定性が向上したTiソースである。このTAMCの供給、パージ、反応ガス(O3)供給、パージを1サイクルとして、5サイクル行った。これによって、およそ0.5nmの第1TiO2膜202が形成される。
【0092】
その後、上記と同様にZACを用いるALDシーケンスにより第1のZrO2層203を3nm形成した。
【0093】
次に、Alドープ法Aを用いてAlをドーピングしたAlドープ層204を形成した。
【0094】
Alのドーピングは連続してAlドープ法AのALDサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0095】
その後、Alドープ層204の上にZrO2膜のALDシーケンスを所望の回数実施して、さらに3nmの第2のZrO2層205を成膜した。
【0096】
また、第2のZrO2層205の上に第2TiO2膜206を1nm形成した。方法は第1TiO2膜202と同様にして、膜厚だけ変更した。
【0097】
下部の第1TiO2膜202から上部の第2TiO2膜206までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。なお、TMA、ZAC、TAMC共に熱安定性に優れることから、さらに高い温度での成膜も可能である。
【0098】
その後、上部電極207としてTiNを既知のCVD法で8nm形成した。続いて、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。
【0099】
その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0100】
〔Alドープ法Bによるキャパシタ・サンプルの形成〕
次に、図2における第1のZrO2層203〜第2のZrO2層205を、図3に示す第1ZrO2膜302〜第2ZrO2膜304に代えたキャパシタサンプルを作製した。
【0101】
前記同様にしてTiN下部電極上(TiN膜厚10nm)上に、ALD法を用いておよそ0.5nm厚の第1TiO2膜を形成した。
【0102】
その後、特許文献1、2の方法を用いて、図3に示すような第1のZrO2層302を3nm形成した。Zrソース(Zrプリカーサ)には、従来のZrソースの代表としてTEMAZ(Zr[N(CH3)CH2CH3]4):テトラキスエチルメチルアミノジルコニウム)を用いた。
【0103】
次に、図6に示したAlドープ法Bを用いてAlドープ層303を形成した。
【0104】
Alドープ層303はALDサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0105】
その後、Alドープ層303の上に、さらに3nmの第2のZrO2層304を第1のZrO2層302と同様に成膜した。また、第2のZrO2層304の上に、前記同様に第2TiO2膜206を1nm形成した。
【0106】
第1TiO2膜から第2TiO2膜までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。
【0107】
その後、上部電極としてTiNを既知のCVD法で8nm形成し、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0108】
〔Alドープ法Cによるキャパシタ・サンプルの形成〕
次に、図2における第1のZrO2層203〜第2のZrO2層205を図4に示す第1のZrO2層402〜第2のZrO2層404に代えたキャパシタサンプルを作製した。
【0109】
前記同様にしてTiN下部電極上(TiN膜厚10nm)上に、ALD法を用いておよそ0.5nm厚の第1TiO2膜を形成した。
【0110】
その後、Alドープ法Bと同様にして、第1のZrO2層402を3nm厚に形成した。
【0111】
次に、Alドープ法Cを用いてAlドープ層403を形成した。Zrソースには、Alドープ法Bと同様に従来のZrソースの代表としてTEMAZを、AlソースにはTMAを用いた。
【0112】
Alドープ法CにおけるALDシーケンスは連続してサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0113】
その後、Alドープ層403の上にAlドープ法Bと同様にして、さらに3nmの第2のZrO2層404を成膜した。
【0114】
また、第2のZrO2層404の上に上記と同様にして第2TiO2膜を1nm形成した。第1TiO2膜から第2TiO2膜までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。
【0115】
その後、上部電極としてTiNを既知のCVD法で8nm形成し、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0116】
図8に、Alドープ法Aにおけるキャパシタサンプル(Alドープなし:A0,Alドーピングサイクル1回1層:A1−1)と、Alドープ法Bにおけるキャパシタサンプル(Alドーピングサイクル1回1層:B1−1)のI−V特性(リーク電流特性)を示す。同図において、ZrO2誘電体膜中のAl濃度はB1−1>A1−1>A0となっており、I−V特性もAl濃度に対応してB1−1>A1−1>A0となっている。一方、EOTはA0の0.66nmが最低で、A1−1の0.79nm、B1−1の1.01nmの順となっている。
【0117】
図9には、上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのAlドープ用ALDサイクルの回数と、EOTの関係を示す。
【0118】
また図10には上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのAlドープ用ALDサイクルの回数と、リーク電流(+1Vの直流バイアス下における)の関係を示す。ここでの各値は、図8に示すようなI−V特性から得られたものである。
【0119】
さらに、図11には、上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのリーク電流と、EOTの関係を示す。
【0120】
各サンプルの構造は上下に第1及び第2TiO2膜を有することからTZAZT構造(Alドープ無しを除く)と略記する。より具体的には上部電極から下部電極に向かって膜構造を記載すると以下のようになる。
【0121】
Al−ALDサイクルが「0回」の場合はTZT構造で、Zrソースが同じなのでAlドープ法BとCは同一サンプル、Alドープ法Aの「0回」はZrソースが異なるので、別サンプルである。
【0122】
TZAZT構造は、上部電極TiN/第2TiO2(1nm)/第2ZrO2(3nm)/Alドープ層(ALDサイクル1回〜10回)/第1ZrO2(3nm)/第1TiO2(ALD5回≒0.5nm)/下部電極TiNとなる。Alドープ層のALDサイクル数を1回〜10回の間(1回、2回、5回、8回、10回)で変化させている。
【0123】
図9から分かるように、EOTが最も低いのはAlをドープしていない、Al−ALDサイクル「0回」のサンプル(TZT構造のサンプル)である。しかし、このTZT構造は、図10ではリーク電流も高くなっており、目標のリーク電流密度1E−7[A/cm2@+1V]を超えている。
【0124】
図9で、TZT(Alドープ無し)の次にEOTが小さいのはAlドープ法A(本発明の方法)でAlドープALDサイクルを「1回」にしたサンプル(図2)であり、EOTが0.8nmを下回っている。これが「2回」になると急激にEOTは増大し、EOTは0.95nm程度になる。その後、今回調べた範囲では10回までEOTの上昇は緩やかであった。
【0125】
Alドープ法B、Alドープ法Cの場合は、「1回」のAlドープALDサイクルで、すでにEOTが1nm程度まで増大しているのが判る。その後、Alドープ法BはAlドープのALDサイクルが2回、5回まではEOTの増加は緩やかであるが、8回、10回でさらに増大する。
【0126】
また、Alドープ法Cの場合は8回程度までは緩やかにEOTが上昇するが、10回ではEOTの上昇の度合いが、Alドープ法Bほどではないが強くなってきている。
【0127】
特に、図9のAlドーピングALDサイクル数が1のところ(破線枠で囲ったところ)に注目すると、各ドープ法によるEOT上昇のしかたの違いは、1回のAlドープALDサイクルで吸着するAlの量に違いがあることが原因であると考えられる。
【0128】
つまり、Alドープ層のAl原子の面密度が、ある閾値を超えると、ZrO2膜の結晶粒が分断され、サイズ効果によって誘電率が低下すると考えられる。
【0129】
その後、AlがAl2O3として膜を形成するまでは、ほぼ一定のEOTを示し、Al原子の量がAl2O3膜として十分な量(Alドープ法Bのサイクル回数5回を超えるもの)になるとEOTが上昇し始めると考えられる。
【0130】
本発明者らは、今回調べたAlドープ法A,B,CのAlドープサイクル1回1層と2回1層の水準について、ICP−MS(誘導結合プラズマ質量分析)を用いて、どれだけの面密度でAlがドープされているかを測定した。
【0131】
表1にその結果を示す。(一部、Alドープ法AでプリカーサをZAMCにしたサンプルも併せて載せておく(ICP−MS分析サンプルNo.7))
【0132】
【表1】
【0133】
1回当たりのAlドープ量については、Alドープ法Aは、Alドープ法Cの約1/3、Alドープ法Bの約1/6であることが判る。
【0134】
EOTを0.9nm以下に保てているのは、Alドープ法AのAlドープALDサイクル「1回」のサンプルだけであり、Alドープ法AでもAlドープALDサイクル「2回」では、EOTが1nmに近づいている。このことから、一回のALDでドープされるAlの面密度が7.0E+13以上1.4E+14[atoms/cm2]未満の範囲であり、1.4E+14[atoms/cm2]以上ではZrO2膜が分断され、すでに述べた「サイズ効果」が現れていると考えられる。
【0135】
また、ZAMC(すでに述べたZACより立体障害が大きい)をZrソース兼ブロッカーに用いるAlドープ法Aでは、Alドープサイクル「1回1層」のサンプル(ICP−MS分析サンプルNo.7)は、Alの面密度が9.6E+13[atoms/cm2]で、EOTは0.80nmであったので、Alの面密度が1.0E+14付近までは「サイズ効果」が現れていないと考えられる。つまり、ZrO2膜が完全に分断されるか、されないかの境界のAl面密度は、およそ1.0E+14〜1.4E+14[atoms/cm2]にあると考えられる(500℃の熱負荷の場合)。
【0136】
従って、AlドープALDサイクル「1回」でZrO2膜を分断しないようにするには、1.4E+14[atoms/cm2]未満、好ましくは1.0E+14[atoms/cm2]以下の面密度にすれば、良いことが判った。
【0137】
以上の例では、Alドープ層をZrO2膜の膜厚方向のほぼ中央部に形成したが、これに限定されず、Alドープ層を下部電極よりあるいは上部電極よりとして、第1と第2のZrO2層の膜厚を非対称にしても良い。但し、少なくとも連続的に成膜されるZrO2膜の膜厚が0.5nm以上、より好ましくは1.0nm以上となることが望ましい。また、第1と第2のZrO2層の合計膜厚は5〜8nmとなることが好ましい。なお、本明細書では、「第1の誘電体膜」(第1のZrO2層)はAlドープ層に対して下部電極側、「第2の誘電体膜」(第2のZrO2層)はAlドープ層に対して上部電極側に位置する膜を意味する。例えば、以下に示すAlドープ層を複数層導入する場合は、2層のAlドープ層に挟まれた誘電体膜は、下層Alドープ層の下の「第1の誘電体膜」に対しては、「第2の誘電体膜」であるが、上層Alドープ層の上の「第2の誘電体膜」に対しては、「第1の誘電体膜」となる。
【0138】
次に、ZrO2膜全体の厚さを6nmに保ち、「Alドープ法A」を用いてZrO2膜の途中に複数回Alドープ層を導入する方法を試みた。
【0139】
すなわち、以下の構造のサンプルを作製し、電気特性の評価を行った。(以下では、TはTiO2、ZはZrO2、AはAlドープ層をそれぞれ示す。また、実際にはA層を1層導入につき、ZrO2の成膜も伴うので、全体の膜厚は約0.1nmずつ増加する。)
(A0)AlドープALDサイクル無し:
上部TiN電極/T(1nm)/Z(6nm)/T(0.5nm)/下部TiN電極
(A1)AlドープALDサイクル1回を1層:
上部TiN電極/T(1nm)/Z(3nm)/A/Z(3nm)/T(0.5nm)/下部TiN電極
(A2)AlドープALDサイクル1回を2層:
上部TiN電極/T(1nm)/Z(2nm)/A/Z(2nm)/A/Z(2nm)/T(0.5nm)/下部TiN電極
(A3)AlドープALDサイクル1回を3層:
上部TiN電極/T(1nm)/Z(1.5nm)/A/Z(1.5nm)/A/Z(1.5nm)/A/Z(1.5nm)/T(0.5nm)/下部TiN電極
(A4)AlドープALDサイクル1回を4層:
上部TiN電極/T(1nm)/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/T(0.5nm)/下部TiN電極
以下、同様にしてAlドープ層が6層(A6)のサンプルまでを作製した。
【0140】
図12に、Alドープ層数とそのときのAl濃度(金属原子ZrとAlの合計に対するAl原子数比(Al/(Al+Zr)[原子%])をプロットしたものを示す。ほぼリニアな関係を有しているのが判る。
【0141】
図13には、横軸に図12で求めたAlの濃度を、縦軸にEOTとしてプロットしたものを示す。2原子%くらいまでは緩やかなEOTの増加を示すが、2原子%を超えると、急にEOTの増加が大きくなるのが判る。このデータから、Alドープ層1層当たりのAl原子の面密度を1E+14[atoms/cm2]未満にしても、2原子%を超えると、ZrO2膜の結晶粒の成長が抑制され始めると考えられる。
【0142】
図14には、リーク電流とAlの濃度の関係を示す。Alの濃度の増加に伴い、リーク電流が減少するのがわかる。
【0143】
図15にはリーク電流とEOTの関係を示す。図15中、破線の丸で囲んだ部分は図11において破線の丸で囲んだ部分(Alドープ法B及びCで達成可能な範囲)を示し、A0〜A6は上記のサンプル番号(数字は層数)、括弧内はAl濃度(原子%)を示す。本発明の技術を用いることで、従来技術よりも小さなEOTで同等のリーク電流を達成できることがわかる。
【0144】
また、上記の例では、従来技術との比較対象のために、ALD成膜温度を同じ250℃で実施しているが、本発明で使用するZrソース兼ブロッカーのZAC及びZAMCでは、より高い温度でも安定して成膜が可能であることから、さらに小さなEOTを得ることができる。
【0145】
本発明のほかの実施例(立体構造キャパシタへの適用)
本実施例では、本発明の方法を用いてアスペクト比20以上の立体構造のキャパシタに適用した半導体装置について図16〜18を用いて説明する。
【0146】
初めに、半導体記憶装置となるDRAMの全体構成の概略について図16の断面模式図を用いて説明する。
【0147】
p型シリコン基板1201にnウエル1202が形成され、その内部に第一のpウエル1203が形成されている。また、nウエル1202以外の領域に第二のpウエル1204が形成され、素子分離領域1205で第一のpウエル1203と分離されている。第一のpウエル1203は複数のメモリセルが配置されるメモリセル領域を、第二のpウエル1204は周辺回路領域を各々便宜的に示している。
【0148】
第一のpウエル1203には個々のメモリセルの構成要素でワード線となるゲート電極を備えたスイッチングトランジスタ1206及び1207が形成されている。トランジスタ1206は、ドレイン1208、ソース1209とゲート絶縁膜1210を介してゲート電極1211で構成されている。ゲート電極1211は、多結晶シリコン上にタングステンシリサイドを積層したポリサイド構造若しくはタングステンを積層したポリメタル構造からなっている。トランジスタ1207は、ソース1209を共通としドレイン1212、ゲート絶縁膜1210を介してゲート電極1211で各々構成されている。トランジスタは第一の層間絶縁膜1213で被覆されている。
【0149】
ソース1209に接続するように第一の層間絶縁膜1213の所定の領域に設けられたコンタクト孔を多結晶シリコン1214で充填している。多結晶シリコン1214の表面には、金属シリサイド1215が設けられている。金属シリサイド1215に接続するように窒化タングステン及びタングステンからなるビット線1216が設けられている。ビット線1216は第二の層間絶縁膜1219で被覆されている。
【0150】
トランジスタのドレイン1208及び1212に接続するように第一の層間絶縁膜1213及び第二の層間絶縁膜1219の所定の領域にコンタクト孔を設けた後シリコンで充填し、シリコンプラグ1220が形成されている。シリコンプラグ1220の上部には金属からなる導体プラグ1221が設けられている。
【0151】
導体プラグ1221に接続するようにキャパシタが形成される。下部電極を形成するための第三の層間絶縁膜1222a、第四の層間絶縁膜1222bが第二の層間絶縁膜1219上に積層して設けられる。第四の層間絶縁膜1222bを周辺回路領域に残存させ、メモリセル領域に王冠型の下部電極1223を形成した後、メモリセル領域の第四の層間絶縁膜1222bは除去されている。誘電体膜1224が下部電極1223の内壁及び第四の層間絶縁膜1222bを除去して露出した外壁を覆うように設けられ、さらに上部電極1225がメモリセル領域全体を覆うように設けられ、キャパシタが構成されている。下部電極1223の上端部側面の一部には、支持膜1222cが設けられている。支持膜1222cは隣接する複数の下部電極の一部を接続するように設けれており、これにより、機械的強度を増加させて下部電極自身の倒壊を回避している。支持膜1222cの下方は空間となっているので、その空間内に露出している下部電極表面にも誘電体膜1224及び上部電極1225が設けられている。図16には1301と1302の二つのキャパシタが示されている。下部電極1223には段差被覆性に優れたCVD法で形成する窒化チタン(TiN)を用いる。キャパシタは、第五の層間絶縁膜1226で被覆されている。なお、プラグ材料は、キャパシタの下部電極に合わせて変更可能であり、シリコンに限ることはなく、キャパシタの下部電極と同一材料もしくは異なる材料の金属で構成することもできる。また、誘電体膜1224及び上部電極1225の詳細な構成については後述する製造工程で説明する。
【0152】
一方、第二のpウエル1204には周辺回路を構成するトランジスタがソース1209、ドレイン1212、ゲート絶縁膜1210、ゲート電極1211からなって設けられている。ドレイン1212に接続するように、第一の層間絶縁膜1213の所定の領域に設けられたコンタクト孔を金属シリサイド1216及びタングステン1217で充填している。タングステン1217に接続するように、窒化タングステン及びタングステンからなる第一の配線層1218が設けられている。該第一の配線層1218の一部は、第二の層間絶縁膜1219、第三の層間絶縁膜1222a、第四の層間絶縁膜1222b及び第五の層間絶縁膜1226を貫通して設けられる金属ビアプラグ1227を介してアルミニウム又は銅からなる第二の配線層1230に接続されている。また、メモリセル領域に設けられたキャパシタの上部電極1225は、一部の領域で周辺回路領域に引き出し配線1228として引き出され、第五の層間絶縁膜1226の所定の領域に形成された金属プラグ1229を介して、アルミニウム又は銅からなる第二の配線層1230に接続されている。以下、層間絶縁膜の形成、コンタクトの形成、配線層の形成を必要に応じて繰り返し、DRAMを構成している。
【0153】
図17は、図16の断面模式図において、X−Xで示した位置の概略平面図であり、誘電体膜及び上部電極は省略している。また、図17のY−Yで示した線分領域は、図16のX−X線分領域に相当している。個々の下部電極1223の外側の全領域を覆う支持膜1222cには複数の下部電極に跨るように、メモリセル領域全域にわたり複数の開口1231が設けられている。個々の下部電極1223は、その外周の一部がいずれかの開口1231に接する構成となる。開口以外の支持膜は連続しているので、個々の下部電極は支持膜を介して連結されることになり、縦/横比の横方向の長さを拡大できるので下部電極自身の倒壊を回避することができる。集積度が高くなり、セルが微細化されると、キャパシタの下部電極の縦/横比(アスペクト比)が大きくなり、下部電極を支持する手段が備えられていないと、下部電極は製造途中で倒壊してしまう場合がある。図17ではキャパシタ1301と1302が対向する間の領域を中心にして6つの下部電極に跨るように開口1231が設けられている例を示している。したがって、図16においても、図17に対応してキャパシタ1301の上部、1302の上部、及び1301と1302の間の上部には支持膜が設けられていない構成となっている。
【0154】
このように、支持膜が設けられることで、支持膜下の下部電極表面に誘電体膜や上部電極を形成するためには、より一層カバレジの良い成膜方法が必要となる。
【0155】
以下、上記半導体記憶装置となるDRAMの製造工程の内、キャパシタ製造工程以外の工程は省略し、本発明に係るキャパシタの製造工程を抜き出して説明することとする。図18に、図16に示す一つのキャパシタについて工程断面図を示す。なお、説明のため、半導体基板1201上のトランジスタや第一の層間絶縁膜等は省略している。
【0156】
まず、図18−1に示すように、単結晶シリコンからなる半導体基板1201上に第二の層間絶縁膜1219を形成した(工程(a))。その後、所定の位置にコンタクトホールを開口後、バリヤメタル1221a及びメタル1221bを全面に形成した。次に、CMP法を用いて第二の層間絶縁膜上に形成されているバリヤメタル1221a及びメタル1221bを除去して、導体プラグ1221を形成した。続いて、窒化シリコン膜からなる第三の層間絶縁膜1222a、酸化シリコン膜からなる第四の層間絶縁膜1222b及び窒化シリコン膜からなる支持膜1222cを全面に積層形成した。
【0157】
次に、工程(b)に示すように、リソグラフィ技術とドライエッチング技術を用いて、支持膜1222c、第四の層間絶縁膜1222b及び第三の層間絶縁膜1222aにシリンダホール1232を形成した。シリンダホールは平面視で直径60nmの円となるように形成した。また、隣接するシリンダホールとの最近接間隔も60nmとなるように形成した。これによりシリンダホール底面には導体プラグ1221の上面が露出する。
【0158】
次に、工程(c)に示すように、シリンダホール1232の内面を含む全面に、キャパシタの下部電極材料となるTiN膜1223aを形成した。TiN膜は、TiCl4とNH3をソースとするCVD法により、形成温度380〜650℃の範囲で形成することができる。本実施例では450℃で形成した。膜厚は10nmとした。なお、TiN膜は、上記ソースを用いてALD法により形成することもできる。TiN膜1223aを形成することにより、新たなシリンダホール1232aが形成される。TiNの膜厚はホールの側壁部で実際の膜厚が5nm〜15nmになるようにして用いられる。
【0159】
次に、工程(d)に示すように、シリンダホール1232aを埋設するように、シリコン酸化膜などの保護膜1234を全面に形成した。その後、CMP法により支持膜1222cの上面に形成されている保護膜1234及びTiN膜1223aを除去して下部電極1223を形成した。
【0160】
次に、図18−2に示すように、支持膜1222cに開口1231を形成した(工程(e))。図17の平面図に示したように、開口1231のパターンは、下部電極の内側に残存している保護膜1234の一部と、下部電極1223の一部と、第四の層間絶縁膜1222bの一部とに跨るように形成する。したがって、開口1231を形成するドライエッチングでは、第四の層間絶縁膜1222b上に形成されている支持膜1222cの他、保護膜1234及び下部電極1223も上端の一部が除去される。
【0161】
次に、工程(f)に示すように、開口1231内に露出した第四の層間絶縁膜1222bを除去した。例えば、フッ化水素酸溶液(HF液)を用いてエッチングすると、支持膜1222cは窒化シリコン膜で形成されているので、ほとんどエッチングされないが、酸化シリコン膜で形成されている第四の層間絶縁膜1222b及び保護膜1234は全て除去される。溶液エッチングなので開口1231の直下のみならず、支持膜1222cの下に位置する酸化シリコン膜も除去される。これにより、下部電極1223と下部電極1223を支持する支持膜1222cが中空状態で残存し、下部電極1223表面が露出している。
【0162】
このエッチング時、窒化シリコン膜からなる第三の層間絶縁膜1222aはエッチングストッパーとして機能し、第二の層間絶縁膜1219がエッチングされるのを防止している。
【0163】
次に、工程(g)に示すように、誘電体膜1224を形成した。誘電体膜1224は、上記の本発明に係るAlドープ法Aのキャパシタ・サンプル作製と同様に、下部電極側から、第1TiO2膜、第1のZrO2層、Alドープ層(ZACを用いたAlドーピングALDシーケンスを1サイクル)、第2のZrO2層とし、さらに第2TiO2膜1225aを形成した。ALD法で形成する膜は段差被覆性に優れているので、誘電体膜1224及び第2のTiO2膜1225aは中空状態で露出している下部電極表面のいずれの部位にも形成される。第2TiO2膜1225aはALD法の成膜段階では非晶質となっているが、後工程で加熱されることで結晶化して多結晶質となり導体として機能する。したがって、後工程の熱処理後は第1の上部電極ということができる。なお、誘電体膜1224としては、この例に限定されず、第1TiO2膜を設けずに第1のZrO2層を下部電極上に形成したもの、あるいはAlドープ層を複数層設けたもの(Al濃度0.5〜2原子%の範囲)でもよく、さらには、第2TiO2膜1225aを省略しても良い。
【0164】
次に、工程(h)に示すように、第2の上部電極1225bとなるTiN膜を形成した。下部電極の場合と同様に、TiCl4とNH3をソースとするCVD法により、温度450℃で形成した。膜厚は10nmとした。CVD法で形成するTiN膜も極めて段差被覆性が良いので、中空状態の空間に入り込んで第2TiO2膜1225a表面のいずれの部位にも形成することができる。
【0165】
ALD法で形成した誘電体膜は、さらに第二の上部電極225bを450℃で形成する段階で緻密化され、誘電率が低下した誘電体膜1224となる。
【0166】
次に、図18−3に示すように、第三の上部電極1225cとなるボロンドープシリコンゲルマニウム膜(B−SiGe膜)を形成した(工程(i))。工程(h)の第二の上部電極1225bを形成した段階では、中空状態が解消されておらず、至る所に空間が残存している。この状態でプレート電極1225dとなるタングステンをPVD法で形成すると、PVD法は段差被覆性が悪いために空間を埋めきることができず、半導体装置が完成した段階でも、キャパシタの周囲には空間が残存することとなる。このような空間の残存は機械的強度の低下を招き、後工程のパッケージング時に生じるストレスによりキャパシタの特性が変動する問題をもたらす。したがって、B−SiGe膜を形成することの目的は、残存している空間を埋め込んで消滅させ、機械的ストレスに対する耐性を向上させることにある。
【0167】
B−SiGe膜は、ゲルマン(GeH4)とモノシラン(SiH4)と三塩化ホウ素(BCl3)をソースとするCVD法により形成することができる。この方法により形成するB−SiGe膜は段差被覆性に優れており、中空空間を埋設することができる。
【0168】
第三の上部電極1225cとなるB−SiGe膜を形成した後、メモリセル領域全体を覆う給電プレートとして用いるため、第四の上部電極1225dとなるタングステン膜(W膜)を形成した。W膜は、温度が25〜300℃のPVD法で形成することができる。第一の上部電極(第2TiO2膜1225a)から第四の上部電極1225dまでを併せて、図16の上部電極1225という。以下、図16に示したように、第五の層間絶縁膜1226の形成工程及びその後の工程を実施してDRAMからなる半導体装置を製造する。
【0169】
なお、本実施例で説明したDRAMは、超高密度の最先端DRAMを形成する場合の構成とその製造方法であって、立体構造であっても構造補強が不要な場合には、上記のB−SiGeの形成工程は不要となる。
【0170】
以上のようにして、F32nmレベルの円筒状のキャパシタを試作し、円筒高さ1800nm、下部電極外径53nm、アスペクト比34のキャパシタで容量20fF/cellのキャパシタを得た。
【0171】
このとき、AlドープされたZrO2膜のカバレジは95%程度であることがTEM観察によって確認された。
【0172】
<<TiO2誘電体膜へのAlドーピング>>
本発明の技術を用いることで、AlをドープしたZrO2膜で、EOT約0.8nm誘電体膜が得られるようになった。
【0173】
しかし、F30nm以降のDRAMには、さらに小さなEOTの誘電体膜が望まれている。その誘電体の候補としてルチル結晶相を有するTiO2膜を用いる検討がなされている。
【0174】
TiO2はアナターゼ、ルチル、ブルカイトなど複数の結晶構造をとることができるが、その中で、最も誘電率の高い結晶構造がルチル構造である。
【0175】
また、TiO2は、TiN電極と組み合わせてキャパシタの誘電体膜に用いる場合、充分なバンドオフセットが採れず(ショットキーバリアが小さく)、ショットキー電流でリーキーな特性になってしまう。
【0176】
そこで、仕事関数が大きく(バンドオフセットが十分に採れ)、なおかつ電極自体にルチル化する為のテンプレート機能を有するような材料として、RuO2等が期待されている。
【0177】
また、誘電体のTiO2膜にAlを添加する方法は、ZrO2同様に耐熱性や、リークを減らすのに有効であることが判っている。
【0178】
図19に、TiO2を誘電体膜として用いるキャパシタ構造の模式断面図を示す。下部電極2101には、RuO2等を表面層として含む材料を用いることができ、ここでは、RuO2膜を用いた。その上に、第1の誘電体膜として第1のTiO2層2102、Alドープ層2103、第2の誘電体膜として第2のTiO2層2104をALD法で順次形成し、第2のTiO2層2104上に上部電極2105、ここでは下部電極と同様にRuO2膜を用いて形成した。下部電極としては他の導電材料上にRuO2等を積層した積層膜としても良い。RuO2等もカバレジのよいCVD法やALD法で形成することができる。
【0179】
従来の技術(Alドープ法B又はC)を適用してAlをドーピングすると、ZrO2膜のときと同様に結晶粒が分断されるだけでなく、下部電極のルチル化テンプレート機能がAlドープ層で終端され、その上に成長するTiO2はアナターゼになりやすいことが判った。
【0180】
本発明の方法を適用すれば、TiO2の結晶粒を分断することなくAlをドーピング可能なので、Alドープ層2103より上の第2のTiO2層2104もテンプレート機能によりルチル構造を取り、より小さなEOTを得ながら、TiO2膜の耐熱性を向上させ、リーク電流を抑制することができるようになる。
【0181】
このとき、TiO2形成用のTiソースには、先のTZAZT構造を形成する際に用いたTAMCを用い、AlソースにはTMAを用いた。
【0182】
TAMCにも、ZACやZAMCと同様に自己組織的に配向吸着し、シクロペンタジエン環でTMAをブロックするので、ZrO2膜にAlをドープする場合と同様にAlドープ層のAlの原子密度をALDサイクル1回の場合、9.8E+13[atoms/cm2]程度に抑制することができる。
【0183】
Alドープ層2103は、ZrO2誘電体膜の場合と同様に複数層導入し、Al濃度としてAl/(Al+Ti)で表される原子数比で0.5〜2.0原子%の範囲とすることができるが、導入する層数及びAl濃度は、下部電極のルチル化テンプレート機能を損なわない範囲で適宜選択される。
【0184】
ルチル構造のTiO2膜の場合、誘電率を正方晶ZrO2の30〜45程度に対して、60〜80程度まで向上できることから、EOTはZrO2膜の場合よりさらに小さくすることができる。この結果、F30nm以降のDRAMへの適用が可能となる。
【符号の説明】
【0185】
101、201 下部電極(TiN)
202 第1TiO2膜
102、203 第1のZrO2層
103,204 Alドープ層
104,205 第2のZrO2層
206 第2TiO2膜
105,207 上部電極(TiN)
2101 下部電極(RuO2)
2102 第1のTiO2層
2103 Alドープ層
2104 第2のTiO2層
2105 上部電極(RuO2)
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、詳しくは、キャパシタを有する半導体装置、特に、キャパシタに用いられる誘電体膜及びその製造方法に関する。また、本発明は、不純物の低濃度導入に適した新規な原子層堆積法(ALD法)に関する。
【背景技術】
【0002】
現在、用いられているDRAM用キャパシタの誘電体材料の一つに酸化ジルコニウム(ZrO2)がある。
【0003】
DRAMはキャパシタ形成後に、不可避な工程として450℃〜500℃程度の熱処理が存在するが、このとき、酸化ジルコニウム膜単体の誘電体膜では充分な熱安定性が得られず、熱処理後にリーク電流が増大するなどの問題が発生する。
【0004】
そこで、熱安定性を付加するさまざまな試みが成されており、ZAZ構造(TiN/ZrO2/Al2O3/ZrO2/TiN、ZAZのZはZrO2層、AはAl2O3層をそれぞれ意味する。)や、Al2O3とZrO2の膜を複数回積層した構造を有するもの等がある。
【0005】
これらの構造は、誘電率の高い酸化ジルコニウム(ZrO2)と、誘電率は高くないが熱安定性に優れる酸化アルミニウム(Al2O3)を組み合わせることで、所望の特性を得ようとするものである。
【0006】
例えば、特開2006−135339号公報(特許文献1)には、フィーチャーサイズ(F値:最小パターンピッチの1/2)が70nm以下のDRAM用として、AZ構造、ZA構造、ZAZ構造や、ZrO2薄膜とAl2O3薄膜を交互に積層した多重誘電膜の形成方法が開示されている。
【0007】
その薄膜形成には、ALD法が用いられており、Zrソースには、ZrCl4、Zr[N(CH3)C2H5]4、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmtd)及びZr(OtBu)4が、また、Alソースには、Al(CH3)3、Al(C2H5)3が開示されている。
【0008】
ZrO2薄膜を得るALD法では、Zrソースを基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出し、O3等の反応ガスで酸化させ、未反応の反応ガスを前記と同様のパージガスでパージするというステップを所望の回数繰り返してなされる。
【0009】
また、Al2O3薄膜を得るには、同様にAlソースを基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のAlソースを反応室から排出し、O3等の反応ガスで酸化させ、未反応の反応ガスをパージするステップを所望の回数繰り返してなされる。
【0010】
また、特開2007−73926号公報(特許文献2)には、「少なくとも25の比誘電率を有する第1誘電膜と、該第1誘電膜よりも結晶化率が低い物質を用いて前記第1誘電膜の上に形成された第2誘電膜と、前記第1誘電膜と同じ物質を用いて前記第2誘電膜の上に形成された第3誘電膜とを備えることを特徴とする誘電膜」が開示されており、結晶化したZrO2の間に、非晶質のAl2O3が存在する構造が、これに対応することが示されている。
【0011】
ZrO2膜やAl2O3膜の成膜には特許文献1と同様のALD法が用いられ、Zrソースとして、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmhd)、Zr(OtBu)4及びZr(OtBu)(C2H5CH3)3が、Alソースには、トリメチルアルミニウム(TMA:Al(CH3)3)、Al(C2H5)が、開示されている。
【0012】
また、特開2007−281407号公報(特許文献3)では、誘電率の高い正方晶系構造のZrO2を得る為に、ALDのシーケンスにEXTRA O3ステップを追加することや、基板温度250℃〜350℃にすること、酸化剤のO3濃度を150g/m3以上に制御すること、等が示されている。
【0013】
ここでの、Zrソースとしては、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(tmhd)4、Zr(OiC3H7)3(tmhd)、及び、Zr(OtBu)4が開示されている。
【0014】
また、特開2007−150242号公報(特許文献4)には、ALD法でジルコニウム、アルミニウム及び酸素がそれぞれ、所定のモル分率x、y、z、を有して混合された、ZrxAlyOz膜を有するキャパシタの製造方法が示されており、前記ZrxAlyOz誘電膜において、前記モル分率x、y、及びzの合計が1であり、前記モル分率xを前記モル分率yで除した値が1〜10の範囲の値(0.091≦y/(x+y)≦0.50すなわちAl/(Al+Zr)で表される原子数比が約9原子%から50原子%の範囲)であることが開示されている。
【0015】
また、前記ZrxAlyOz誘電膜を形成する前記ステップが、
Zrソースを導入して、前記下部電極に吸着させるステップと、
第1のパージガスを供給して未吸着の前記Zrソースを除去するステップと、
Alソースを導入して、前記下部電極上に吸着された前記Zrソース上に吸着させるステップと、
第2のパージガスを供給して未吸着の前記Alソースを除去するステップと、
反応ガスを供給し、前記下部電極上に吸着された前記Zrソース及びAlソースと反応させて前記ZrxAlyOz誘電膜を形成するステップと、
第3のパージガスを供給して未反応の前記反応ガスを除去するステップと、を含むことが開示されている。
【0016】
Zrソースとして、ZrCl4、Zr[N(CH3)C2H5]4、Zr(O−tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]]4、Zr(tmhd)4、Zr(OiC3H7)3(tmtd)、Zr(OtBu)4が開示されている。
【0017】
なお、特許文献4には、得られた誘電体膜が結晶なのか非晶質なのか言及されていない。また、具体的にどのようにして指定された範囲にモル分率を制御するのかは開示されていない。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開2006−135339号公報
【特許文献2】特開2007−73926号公報
【特許文献3】特開2007−281407号公報
【特許文献4】特開2007−150242号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
DRAMは1bitを一つのトランジスタと一つのキャパシタから構成される単位セルに記憶する。ビット数の増大に伴って、単位セルあたりの占有面積をさらに小さく、微細化する傾向が進み、現在では、F値が40nm以降のDRAMになり、単位セルあたりの占有面積がさらに小さくなってきている。
【0020】
キャパシタの蓄積容量は一定量(20fF〜25fF)を必要とするので、単位セルあたりの占有面積が小さくなったとしても、一定量以上の蓄積容量を確保しなければならない。そのため、電極面積の拡大を目的にキャパシタの立体化が進み、基板の垂直方向に電極を高くそびえ立たせるために、その構造のアスペクト比(縦横比)が30を超えて大きくなってきている。
【0021】
しかしながら、F値が40nm以降のDRAM用キャパシタにおいて、一回のドライエッチングで可能な加工技術の限界は、今のところアスペクト比35であると考えられている。
【0022】
そのため、必要なキャパシタの蓄積容量を得るには、キャパシタのリーク電流を従来と同等(1E−7A/cm2以下)に保ちつつ、EOT(Equivalent Oxide Thickness:キャパシタの単位面積当たりの容量を等価な酸化シリコンの膜厚に換算した値)を従来よりもさらに小さく(0.9nm以下)することが求められている。
【0023】
このように、立体構造の電極に対して形成する誘電体膜に小さなEOTと小さなリーク電流を実現するには、誘電率が高く、カバレジが良く、かつ熱安定性が充分な容量膜(誘電体膜)が必要であるが、これらの項目は実は相互にトレードオフの関係を有している。
【0024】
1)誘電率とカバレジのトレードオフ
例えば、非晶質のZrO2膜の誘電率は低いので、誘電率の高い容量膜を得るには結晶化したZrO2膜を得る必要がある。特に、誘電率の高い正方晶を含むようなZrO2膜を得るには、特許文献3で示されているように比較的高い温度で成膜する必要がある。
【0025】
ところが、特許文献1〜4で開示されているZrソースでは、正方晶が得られるような高温で成膜すると、熱により自己分解が進み、カバレジが悪くなる。その結果、アスペクト比20以上の立体構造には対応出来ないことが、本発明者らの検討によって判明した。
【0026】
他の条件が同じであるとすると、リーク電流は誘電体膜の最も薄い部分で決まるため、カバレジの悪化は膜厚の不均一を誘発し、その分だけ誘電体膜の膜厚を全体に底上げしなければならない。結果としてEOTを小さく出来ないことから、誘電率とカバレジの両立は困難である。
【0027】
2)熱安定性と誘電率のトレードオフ
また、必要な熱安定性を実現するには、不純物として導入するAl量の設定とその量の制御が重要である。Al量が多すぎると誘電率の高い膜が得られず、逆にAl量が少なすぎると、充分な熱安定性が得られないからである。
【0028】
本発明者らが、追試したところ、特許文献4に示されるAlの濃度範囲では、熱安定性は充分であるものの、ZrO2膜の結晶化が困難で、F値40nm以降のデバイスに対応できるような小さなEOTは得られないことが判った。
【0029】
さらに、Al量は誘電体膜全体における平均濃度だけでなく、局所的な密度も重要である。これは、比較的均一に不純物を母材に分散できるPVD法やCVD法とは異なり、ALD法による不純物の添加には、高温によって不純物が母材中を拡散しない限りは、その成膜方法に由来して膜厚方向に不純物の濃淡が形成されるのが一般的である。しかしながら、高温での成膜では、上記1)で説明したように、カバレジが悪化してしまう。
【0030】
一方、結晶化した誘電体膜には一般に「サイズ効果」と言われる現象があり、膜厚が小さくなるほど、誘電率が下がる傾向がある。この現象は、酸化ジルコニウムの場合には約6nmよりも薄い物理膜厚において顕著になる。
【0031】
例えば、ZrO2をALD法で形成し、成膜途中にAl2O3を同じくALD法で形成した場合、Al2O3の面密度がある値よりも高いと、ZrO2は、結晶化する際にAl2O3の層を超えられず、Al2O3の層を境界にして上下にZrO2の結晶粒が分断され、ZrO2の膜自体がAl2O3層を境に上下別の層として分断される。その結果、合計膜厚では6nm以上の膜厚であっても、Al2O3層で分断されたそれぞれのZrO2膜の誘電率は「サイズ効果」によって小さくなり、全体的な誘電体膜のEOTを小さく出来ない。
【0032】
従来技術で開示されているZrソースとAlソースであるTMAの組み合わせでは、特許文献2のAl2O3層をALD1サイクルにしたAlドープでも、ZrO2膜の分断を抑制することが出来ないことが、本発明者らの検討で判った。
【0033】
さらに従来技術で開示されているZrソースを用いて、特許文献4に開示されているZrxAlyOz膜のALDの1サイクルを抜き出してAlのドープに用いたが、やはりZrO2膜の分断を抑制することが出来なかった。
【0034】
このように、従来技術のシーケンスと従来のZrソースとAlソースの組み合わせでは、ZAZ構造においてZrO2膜の分断を回避できない。
【0035】
従って、小さなEOTを得るには、ZrO2膜をAlドープ層で分断しないようにできる「ALD1サイクル当たりのAlの面密度」の量を明らかにする必要があり、なおかつ、その量を実現する手段を見出さなければならない。
【0036】
3)本発明が解決しようとする課題の要約
このように、アスペクト比20以上の立体構造のキャパシタの下部電極上に、誘電率を高くできるような高温(240℃〜300℃)のプロセス条件下でカバレジ良く成膜可能であり、なおかつ、適切な量のAlを精度良く添加して、ZrO2の結晶がAlを添加した層で分断されないようにしなければならず、それらを同時に満たす為の具体的な方法を見つけることが重要な技術課題となる。
【課題を解決するための手段】
【0037】
以上説明した課題を解決する為に、本発明では、以下の手段を採用する。
(1)Alを添加した誘電体膜(Al以外の金属原子Mを含む)の成膜を比較的高温(240℃〜300℃)のALD法で行い、かつ熱安定性を向上させる為に添加するAlの濃度(Al/(Al+M))を0.2から2原子%の範囲に設定する。
(2)Alを添加する為に行うALDの1サイクルにおいて、Al原子の面密度を1.4E+14[atoms/cm2]未満、好ましくは1.0E+14[atoms/cm2]以下に制御する。
(3)上記(2)の面密度を実現するために、通常のALDによる誘電体膜成膜と、吸着サイト・ブロッキングALD法によるAl添加の組み合わせを採用する。
(4)吸着サイト・ブロッキングALD法は、対象とする材料(例えば本発明に係る誘電体膜の場合は不純物としてのAl)のソース(プリカーサ)の吸着サイトを他の分子(ブロッカー)によってあらかじめブロックすることにより、対象とする材料のALDサイクル1回当たりの面密度を抑制するように制御する。
【0038】
すなわち、本発明の一実施形態によれば、
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置であって、
誘電体膜は、膜中に少なくとも1層のAlドープ層を有し、
該Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である半導体装置が提供される。
【0039】
また、本発明の別の実施形態によれば、
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置の製造方法であって、
下部電極上に原子層堆積法により誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と
を備え、
前記誘電体膜は同じ材料で構成される第1及び第2の誘電体膜と、前記第1及び第2の誘電体膜の間に挟まれたAlドープ層を有し、
前記Alドープ層の形成は、
(1)Alプリカーサと親和性の小さい基を分子内に有するブロッカー分子を含む第2のガス導入し、前記ブロッカー分子を第1の誘電体膜上に吸着させるステップと、
(2)前記第2のガスをパージするステップと、
(3)前記ブロッカー分子が吸着していない前記第1の誘電体膜上の吸着サイトに前記Alプリカーサを含む第1の原料ガスを吸着させるステップと、
(4)前記第1の原料ガスをパージするステップと、
(5)反応ガスを供給し、前記第1の誘電体膜上に吸着された前記ブロッカー分子、及びAlプリカーサと反応させて、少なくともAlプリカーサ中のAl原子を酸化するステップと、
(6)未反応の前記反応ガス及び副生物をパージするステップ
をこの順で含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0040】
本発明によれば、誘電体膜が分断されないAlドープ層における面密度を有し、サイズ効果の影響を抑え、また、結晶性の良好な誘電体膜を形成することができる。
【0041】
また、本発明の製造方法によれば、上記面密度を達成することができる。
【図面の簡単な説明】
【0042】
【図1】本発明の一実施形態に係るキャパシタ構造を示す模式断面図である。
【図2】本発明の別の実施形態に係るキャパシタ構造を示す模式断面図である。
【図3】従来例(Alドープ法B)のキャパシタ構造を示す模式断面図である。
【図4】別の従来例(Alドープ法C)のキャパシタ構造を示す模式断面図である。
【図5−1】本発明の一実施形態に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図5−2】本発明の一実施形態に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図6】従来例(Alドープ法B)に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図7】別の従来例(Alドープ法C)に係るAlドープ層の製造工程を示す製造フロー及びそのときの表面状態の推移を模式的に示す図である。
【図8】製造したキャパシタ・サンプルのI−V特性を示すグラフである。
【図9】製造したキャパシタ・サンプルのAlドーピング1層当たりのALDサイクル数とEOTとの関係を示すグラフである。
【図10】製造したキャパシタ・サンプルのAlドーピング1層当たりのALDサイクル数とリーク電流特性との関係を示すグラフである。
【図11】製造したキャパシタ・サンプルのEOTとリーク電流特性との関係を示すグラフである。
【図12】Alドープ層数とAl濃度との関係を示すグラフである。
【図13】Al濃度とEOTとの関係を示すグラフである。
【図14】Al濃度とリーク電流特性との関係を示すグラフである。
【図15】Al濃度によるEOTとリーク電流特性との関係を示すグラフである。
【図16】本発明に係る半導体装置となるDRAMの全体構成の概略を示す断面模式図である。
【図17】図16のX−Xで示した位置の平面図である。
【図18−1】図16のキャパシタの製造工程を示す工程断面図である。
【図18−2】図16のキャパシタの製造工程を示す工程断面図である。
【図18−3】図16のキャパシタの製造工程を示す工程断面図である。
【図19】本発明のさらに別の実施形態に係るキャパシタ構造を示す模式断面図である。
【発明を実施するための形態】
【0043】
以下では、従来の技術との比較を行いながら、本発明の実施形態例を説明する。
【0044】
先ずは、比較対象となる2つの従来技術「Alドープ法B」と「Alドープ法C」について説明する。
【0045】
<Alドープ法B(従来技術)>
最初に挙げるのは、従来技術の延長であり、特許文献1や2に示されている方法に基づいている。これを以下では便宜的に「Alドープ法B」と呼ぶ。
【0046】
Alドープ法Bはドープと言うよりも、ZrO2膜とAl2O3膜の積層構造のイメージに近い。すなわち、ZrO2膜を得るには、(1)Zrソースを導入し、下地表面に吸着させる工程、(2)N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出する工程、(3)O3等の反応ガスでZrソースを酸化する工程、(4)未反応の反応ガスをパージする工程というステップを所望の回数繰り返してなされる。
【0047】
また、Al2O3膜を得るには、同様に(1)Alソースを導入し、下地表面に吸着させるステップと、(2)N2、Arなどのパージガスによって未吸着のAlソースを反応室から排出するステップと、(3)O3等の反応ガスでAlソースを酸化するステップと、(4)未反応の反応ガスをパージするステップを所望の回数繰り返してなされる。
【0048】
特許文献1、2に開示されているZrO2膜の間にAl2O3膜を挟み込んだZAZ構造において、特許文献1のZAZ構造では、ZrO2膜の厚さを1層あたり0.5nm〜5.0nm、Al2O3膜は0.5nm〜1.5nmにすることが、また、特許文献2のZAZ構造では、結晶化したZrO2膜の膜厚を、3.5nm〜4.5nmに、Al2O3(非晶質膜)の厚さを0.1nmから1nm、全誘電体膜の厚さを7〜10nmにすることが開示されている。
【0049】
図3にAlドープ法Bで形成されるキャパシタの断面模式図を示す。同図において、301は下部電極、302は第1のZrO2層、303はAlドープ層(Al2O3膜)、304は第2のZrO2層、305は上部電極を示す。
【0050】
図6に「Alドープ法B」で、ZrO2膜中にAlのドーピング用のALDサイクル(Alドープ層303成膜のALDサイクル)を例として1回だけ行った場合の製造フローと、そのときの表面状態の推移を模式的に示す。同図に示すように、第1のZrO2層302と第2のZrO2層304は、Alドープ層303により分断されている。
【0051】
<Alドープ法C(従来技術)>
次に挙げるのは、特許文献1、2に示される方法と、特許文献4に示される方法の一部と、従来のソースとを組み合わせたようなシーケンスである。これを以下では、便宜的に「Alドープ法C」と呼ぶ。
【0052】
「Alドープ法C」はAlドーピングのALDサイクルに特許文献4で示されるZrxAlyOz膜のALDシーケンスの一部と、特許文献1〜4に開示されている従来のZrソース(Zrプリカーサ)の組み合わせを用いたものである。
【0053】
すなわち、
(1)Zrソース(ここでは、Zr[N(CH3)C2H5]4)を導入して、既に形成されている第1のZrO2膜に吸着させるステップと、
(2)第1のパージガスを供給して未吸着のZrソースを除去するステップと、
(3)Alソースを導入して、第1のZrO2膜上に吸着されたZrソース上に吸着させるステップと、
(4)第2のパージガスを供給して未吸着のAlソースを除去するステップと、
(5)反応ガスを供給し、下部電極上に吸着されたZrソース及びAlソースと反応させて酸化するステップと、
(6)第3のパージガスを供給して未反応の反応ガスを除去するステップとを含み、これを任意回数繰り返してZrO2膜の上にZrxAlyOz膜を形成し、さらにその上に特許文献1、2に示されるALDサイクルを用いて第2のZrO2膜を形成する方法である。
【0054】
図4にAlドープ法Cで形成されるキャパシタの断面模式図を示す。同図において、401は下部電極、402は第1のZrO2層、403はAlドープ層(ZrxAlyOz膜)、404は第2のZrO2層、405は上部電極を示す。
【0055】
図7に、例として、Alドープ法CのAlドープ層403を形成するALDサイクルを1回だけ行った場合の製造フローと、そのときの表面状態の推移の模式図を示す。
【0056】
次に本発明の技術を用いた「Alドープ法A」の具体的な実施例について説明する。
【0057】
<Alドープ法A(本発明の技術)>
本発明者らは、ZrO2誘電体膜に低濃度のAlを安定かつ制御性良くドーピングする方法として、「吸着サイト・ブロッキングALD法」(又は、ASB−ALD法(Adsorption Site Blocking-ALD Method)と呼称」を新たに開発した。この方法を用いてZrO2誘電体膜にAlをドープする方法を以下では便宜的に「Alドープ法A」と呼ぶ。
【0058】
「吸着サイト・ブロッキングALD法」は、ALDサイクルのシーケンス自体は「Alドープ法C」と似ているが、不純物ドーピングのALDサイクルにおいて、不純物ソース(不純物プリカーサ)を基材(母材)に吸着させるのに先立って、別の分子(以下「ブロッカー」と呼ぶ)によって、不純物ソースの吸着サイトをブロックし、不純物ソースが吸着する量を抑制するように制御するところが異なる。
【0059】
ブロッカーとなる分子には以下の性質が要求される。
・ブロックしようとする不純物ソース(プリカーサ)の吸着サイトにブロッカーが吸着すること。
・ブロックしようとする不純物ソース(プリカーサ)よりも、ブロッカーの吸着が安定であること。
・ブロッカー自身がブロックしようとする分子と反応しない、又は、ブロッカー自身がブロックしようとする分子の新たな吸着サイトにならないこと。
・ブロッカーが容易に除去できること、又は、その一部が残留しても生成物が基材(母材)と同じ材料であること。
・成膜プロセス温度において自己分解しにくいこと(熱安定性に優れること)。
・適度な立体障害を有し、吸着サイトをブロックした後も下地の吸着サイトを一定量、安定に残すこと。
・蒸気圧が充分であること。
【0060】
すなわち、本発明に係る吸着サイト・ブロッキングALD法は、
ALD法により基材上に該基材と異なる第1の材料を被着する方法であって、
前記第1の材料の原料となる第1のプリカーサを含む第1の原料ガスを成膜空間へ導入するに先駆けて、前記第1のプリカーサと親和性の小さい基を有するブロッカー分子を含む第2のガスを成膜空間に導入し、前記基材上に前記ブロッカー分子を吸着させることで前記基材上の前記第1のプリカーサの吸着サイトを制限する工程と、
前記第2のガスをパージする工程と、
前記第1の原料ガスを成膜空間に導入し、前記基材上の制限された吸着サイトに前記第1のプリカーサを吸着させる工程と、
前記第1の原料ガスをパージする工程と、
成膜空間に反応ガスを導入し、少なくとも前記第1のプリカーサと反応させて前記第1の材料に変換する工程と
を備える。
【0061】
前記ブロッカー分子は、前記基材に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記第1のプリカーサと親和性の小さい基であり、前記第1のプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする。
【0062】
また、前記基材が金属酸化物であり、
前記ブロッカー分子は、前記基材の金属酸化物を構成する金属原子を有し、前記基材に吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、
前記反応ガスは酸化性のガスであり、前記反応ガスと前記ブロッカー分子とが反応することで、前記基材の金属酸化物中に前記第1の材料がドープされた膜を形成することが好ましい。
【0063】
さらに、前記ブロッカー分子は、置換基を有しても良いシクロペンタジエン環が一つ配位し、複数の極性基を有するモノシクロペンタジエニル系金属錯体であることが好ましい。極性基は、シクロペンタジエン環よりも相対的に基材に対して吸着しやすい基であり、窒素原子、酸素原子などのヘテロ原子を含む基である。例えば、極性基としては、従来のプリカーサに含まれるアルキルアミノ基、アルコキシ基、カルボニル基等が挙げられる。シクロペンタジエン環は極性基よりも通常嵩高い基であり、適度な立体障害を付与すると共に、前記第1のプリカーサとの親和性の小さい基である。シクロペンタジエン環が有しても良い置換基としては、前記第1のプリカーサとの親和性を高めるような基(例えば、上記の極性基等のヘテロ原子を含む基)は好ましくなく、炭化水素基、中でもアルキル基、特に低級アルキル基が好ましい。このような置換基を有するシクロペンタジエン環はさらに立体障害が大きくなり、場合によってはさらに熱的安定性を増す場合がある。置換基の導入は、不純物として導入する第1のプリカーサとの組合せや、合成のし易さ等を考慮して適宜選択すればよい。
【0064】
第1の原料ガス、第2のガス、反応ガスは、前記第1のプリカーサ、ブロッカー分子、反応の目的ガス(O3等の酸化ガス)以外に、キャリアガスとしてArやN2等の不活性ガスを含んでいても良い。
【0065】
さらに、本発明者らは、誘電体膜としてのZrO2膜にAlを不純物としてドープする際に、この「吸着サイト・ブロッキングALD法」を用いる場合、TMA(Alソース)と、ZrCp(NMe2)3(シクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、以下「ZAC」と称す)またはZr(MeCp)(NMe2)3(メチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、以下、「ZAMC」と称す)(Zrソース兼、TMAのブロッカー)の組み合わせが、適していることを見出した。特にシクロペンタジエン環がブロッカーとして機能し、Zrソース自身の熱安定性向上にも寄与している。
【0066】
ZAC及びZAMCの構造を以下に示す。
【0067】
【化1】
【0068】
これらのZrソースは、一つのシクロペンタジエン環と3つのアルキルアミノ基を有しており、被吸着面にアルキルアミノ基が向くように吸着すると考えられている。つまり、アルキルアミノ基が基材に対して吸着しやすい基であり、シクロペンタジエン環がアルキルアミノ基よりも相対的に吸着しにくく、Alソースとの親和性の小さい基であり、シクロペンタジエン環を外側に向けて自己組織的に配向吸着する。
【0069】
本発明に係る「Alドープ法A」では、これらのZrソースを用いて、なおかつ以下に示すようなALDシーケンスを用いる。
【0070】
すなわち、下層の第1のZrO2層の成膜には、特許文献1、2に示されるようにZrソース(Zrプリカーサ)を基板表面に吸着させた後、N2、Arなどのパージガスによって未吸着のZrソースを反応室から排出し、O3、等の反応ガスで酸化させ、未反応のO3をパージするというステップを所望の回数繰り返してなされる。ここでは、ZrソースとしてZAC又はZAMCを用いたが、従来のZrソースでも良い。但し、ZAC又はZAMCを用いる場合の成膜温度は240〜300℃、従来のZrソースを用いる場合の成膜温度は210℃〜280℃とする。ZAC又はZAMCでは従来のZrソースより高い温度での成膜が可能であり、より高い温度での成膜ではより正方晶に近いZrO2膜の成膜が可能となり、誘電率の高い膜質が得られやすい。また、ZAC又はZAMCのほうが、従来のZrソースより高温成膜時のカバレジに優れる。
【0071】
AlドーピングのALDシーケンスは、
(1)ブロッカー(ここでは、ZAC又はZAMC)を含む第2の原料ガスを導入し、ブロッカーを基材となる第1のZrO2層上に吸着させるステップと、
(2)パージガス(Ar,N2)を供給して未吸着の前記ブロッカーを除去するように第2の原料ガスをパージするステップと、
(3)前記Alソース(ここでは、TMA)を含む第1の原料ガスを導入し、ブロッカーでブロックしきれなかった第1のZrO2層上の吸着サイトに前記Alソースを吸着させるステップと、
(4)パージガスを供給して未吸着の前記Alソースを除去するように第1の原料ガスをパージするステップと、
(5)反応ガス(O3/O2)を供給し、第1のZrO2層上に吸着された前記ブロッカー兼Zrソース、及びAlソースと反応させて、Alドープ層を形成するステップと、
(6)パージガスを供給して未反応の前記反応ガス及び副生物を除去(パージ)するステップ
とをこの順で含む。
【0072】
これを、必要により任意回数繰り返して第1のZrO2層の上にAlドープ層を形成し、さらにその上に特許文献1、2に示されるようなALDサイクルを用いて第2のZrO2層を形成する方法である。
【0073】
図1にAlドープ法Aで形成されるキャパシタの断面模式図を示す。同図において、101は下部電極、102は第1のZrO2層、103はAlドープ層、104は第2のZrO2層、105は上部電極を示す。
【0074】
図5(図5−1,5−2)に、例として吸着サイト・ブロッキングALD法を用いてZrO2膜にAlドープのALDサイクルを1回だけ行った場合の製造フローと、そのときの表面状態の模式図を示す。
【0075】
先ず、(a)に示すように、Zrソース兼ブロッカーとして第1のZrO2層102上にZAC又はZAMC(ここではZAC)を供給し、表面に吸着させる。その結果、第1のZrO2層102の表面にはアルキルアミノ基側で吸着し、シクロペンタジエン環が外側を向く状態になる(自己組織的な配向吸着)。
【0076】
一方で、ZAC及びZAMCには嵩高いシクロペンタジエン環による適度な立体障害があり、下地の第1のZrO2層102表面を完全に覆いきることがない。そのため、第1のZrO2層102上に一定量の「隙間」が安定して形成される。
【0077】
この「隙間」は、(b)に示すように、パージによって、未吸着のZrソース兼ブロッカーを除去した後も残留し、Alソース吸着サイトとなる。
【0078】
その後、(c)に示すように、AlソースとしてTMAを供給するとTMA分子はブロッカーの「隙間」から露出するAlソース吸着サイトである第1のZrO2層102表面に吸着する。
【0079】
Zrソース兼ブロッカーの間に収まったTMA分子は、(d)に示すように、パージしても安定してそこに留まる。一方、シクロペンタジエン環とTMAは親和性に乏しいのでシクロペンタジエン環上にTMAが吸着することはほとんど無い。
【0080】
特許文献4では、図7に示したように、Zrソースの上にもAlソースのTMAが吸着することを積極的に利用してZrxAlyOz膜を形成していたのに対し、本発明で選択したZrソースは、自己組織的な配向吸着により、シクロペンタジエン環で効率的にTMAをブロックし、TMAの吸着量を制御することができる。
【0081】
また、ZAC及びZAMCは、従来のZrソースに比べ熱安定性に優れるので、高い誘電率のZrO2膜が得られるような高温(240℃〜300℃)の成膜条件において、熱分解しにくいという特徴がある。熱分解しにくいので、パージ中や、TMA供給中にシクロペンタジエン環が脱離して、そこがTMAの吸着サイトになるといった現象が起こりにくいのも特筆すべき点である。
【0082】
その後、(e)に示すように反応ガスとしてO3を含む酸化性のガスを供給する。これによってZrソース及びAlソースを酸化分解し、酸化物を形成し、続いて未反応の反応ガス及び副生物をパージする。
【0083】
その結果、ほとんどがZrO2で構成された面に僅かな酸化アルミニウムが点在するような面を形成することが出来る。
【0084】
続いて、さらに第2のZrO2層104を形成するため、Zrソース吸着ステップ(f)、パージステップ(不図示)、反応ガス供給・酸化ステップ(不図示)、未反応ガスパージステップ(不図示)とを所定の回数繰り返し実施することで、(g)に示すように、ZrO2膜(第1のZrO2層102〜第2のZrO2層104)中にある量のAlが不純物としてドープされたような膜を得ることができる。
【0085】
本発明者らは、以上で説明した、Alドープ法A,Alドープ法B,Alドープ法C,を用いて、以下の構造を有する平坦キャパシタを形成し、その特性を調査した。
【0086】
なお、以下では、Alを添加したZrO2誘電体膜をTiO2で挟んだ構造を例に説明するが、これは、従来公知の構造ではなく、本発明者らの一部が独自に開発した構造である。したがって、以下に示す各ドープ法のキャパシタサンプルは、従来技術そのものではない。
【0087】
キャパシタの電極として用いるTiNと組み合わせた極薄のTiO2膜、特に上部電極に接するTiO2膜は、1nm以上では誘電体膜として機能せず、上部電極の一部として機能することが先の発明者らの検討により判明した。本発明では、このようなTiO2膜の形成が、界面反応を抑制し、密着性を向上させ、キャパシタ特性を安定させる働きがあることから、TiN電極とAlをドープしたZrO2の界面にTiO2を設ける構造を採用して各ドープ方法の評価と比較を行った。しかしながら、TiO2膜は本発明において必須のものではない。
【0088】
〔Alドープ法Aによるキャパシタ・サンプルの形成〕
図2にAlドープ法Aで作製したキャパシタ構造の模式図を示す。TiN下部電極上(TiN膜厚10nm)201上に、ALD法を用いてTiO2膜202を形成した。
【0089】
TiソースにはTi(CpMe)(NMe2)3(メチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウム、以下「TAMC」と称す)を用いた。分子構造を以下に示す。
【0090】
【化2】
【0091】
TAMC自体もZACと同様にシクロペンタジエニル環を有することで、熱安定性が向上したTiソースである。このTAMCの供給、パージ、反応ガス(O3)供給、パージを1サイクルとして、5サイクル行った。これによって、およそ0.5nmの第1TiO2膜202が形成される。
【0092】
その後、上記と同様にZACを用いるALDシーケンスにより第1のZrO2層203を3nm形成した。
【0093】
次に、Alドープ法Aを用いてAlをドーピングしたAlドープ層204を形成した。
【0094】
Alのドーピングは連続してAlドープ法AのALDサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0095】
その後、Alドープ層204の上にZrO2膜のALDシーケンスを所望の回数実施して、さらに3nmの第2のZrO2層205を成膜した。
【0096】
また、第2のZrO2層205の上に第2TiO2膜206を1nm形成した。方法は第1TiO2膜202と同様にして、膜厚だけ変更した。
【0097】
下部の第1TiO2膜202から上部の第2TiO2膜206までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。なお、TMA、ZAC、TAMC共に熱安定性に優れることから、さらに高い温度での成膜も可能である。
【0098】
その後、上部電極207としてTiNを既知のCVD法で8nm形成した。続いて、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。
【0099】
その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0100】
〔Alドープ法Bによるキャパシタ・サンプルの形成〕
次に、図2における第1のZrO2層203〜第2のZrO2層205を、図3に示す第1ZrO2膜302〜第2ZrO2膜304に代えたキャパシタサンプルを作製した。
【0101】
前記同様にしてTiN下部電極上(TiN膜厚10nm)上に、ALD法を用いておよそ0.5nm厚の第1TiO2膜を形成した。
【0102】
その後、特許文献1、2の方法を用いて、図3に示すような第1のZrO2層302を3nm形成した。Zrソース(Zrプリカーサ)には、従来のZrソースの代表としてTEMAZ(Zr[N(CH3)CH2CH3]4):テトラキスエチルメチルアミノジルコニウム)を用いた。
【0103】
次に、図6に示したAlドープ法Bを用いてAlドープ層303を形成した。
【0104】
Alドープ層303はALDサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0105】
その後、Alドープ層303の上に、さらに3nmの第2のZrO2層304を第1のZrO2層302と同様に成膜した。また、第2のZrO2層304の上に、前記同様に第2TiO2膜206を1nm形成した。
【0106】
第1TiO2膜から第2TiO2膜までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。
【0107】
その後、上部電極としてTiNを既知のCVD法で8nm形成し、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0108】
〔Alドープ法Cによるキャパシタ・サンプルの形成〕
次に、図2における第1のZrO2層203〜第2のZrO2層205を図4に示す第1のZrO2層402〜第2のZrO2層404に代えたキャパシタサンプルを作製した。
【0109】
前記同様にしてTiN下部電極上(TiN膜厚10nm)上に、ALD法を用いておよそ0.5nm厚の第1TiO2膜を形成した。
【0110】
その後、Alドープ法Bと同様にして、第1のZrO2層402を3nm厚に形成した。
【0111】
次に、Alドープ法Cを用いてAlドープ層403を形成した。Zrソースには、Alドープ法Bと同様に従来のZrソースの代表としてTEMAZを、AlソースにはTMAを用いた。
【0112】
Alドープ法CにおけるALDシーケンスは連続してサイクル回数を0回(Alドーピング無し)〜10回まで振ってそれぞれのサンプルを作製した。
【0113】
その後、Alドープ層403の上にAlドープ法Bと同様にして、さらに3nmの第2のZrO2層404を成膜した。
【0114】
また、第2のZrO2層404の上に上記と同様にして第2TiO2膜を1nm形成した。第1TiO2膜から第2TiO2膜までの成膜は、すべて同一の反応室内で行い、成膜温度250℃とした。
【0115】
その後、上部電極としてTiNを既知のCVD法で8nm形成し、ボロンドープシリコンゲルマニウム膜(B−SiGe膜)を既知のLP−CVD法を用いて450℃で150nm形成し、既知のリソグラフフィー技術と、既知のドライエッチング技術で上部電極のパターニングを行った。その後、DRAMプロセスに不可避な熱負荷として、450℃で2時間のH2処理を行った。
【0116】
図8に、Alドープ法Aにおけるキャパシタサンプル(Alドープなし:A0,Alドーピングサイクル1回1層:A1−1)と、Alドープ法Bにおけるキャパシタサンプル(Alドーピングサイクル1回1層:B1−1)のI−V特性(リーク電流特性)を示す。同図において、ZrO2誘電体膜中のAl濃度はB1−1>A1−1>A0となっており、I−V特性もAl濃度に対応してB1−1>A1−1>A0となっている。一方、EOTはA0の0.66nmが最低で、A1−1の0.79nm、B1−1の1.01nmの順となっている。
【0117】
図9には、上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのAlドープ用ALDサイクルの回数と、EOTの関係を示す。
【0118】
また図10には上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのAlドープ用ALDサイクルの回数と、リーク電流(+1Vの直流バイアス下における)の関係を示す。ここでの各値は、図8に示すようなI−V特性から得られたものである。
【0119】
さらに、図11には、上記のAlドープ法A,Alドープ法B,Alドープ法Cで形成したサンプルのリーク電流と、EOTの関係を示す。
【0120】
各サンプルの構造は上下に第1及び第2TiO2膜を有することからTZAZT構造(Alドープ無しを除く)と略記する。より具体的には上部電極から下部電極に向かって膜構造を記載すると以下のようになる。
【0121】
Al−ALDサイクルが「0回」の場合はTZT構造で、Zrソースが同じなのでAlドープ法BとCは同一サンプル、Alドープ法Aの「0回」はZrソースが異なるので、別サンプルである。
【0122】
TZAZT構造は、上部電極TiN/第2TiO2(1nm)/第2ZrO2(3nm)/Alドープ層(ALDサイクル1回〜10回)/第1ZrO2(3nm)/第1TiO2(ALD5回≒0.5nm)/下部電極TiNとなる。Alドープ層のALDサイクル数を1回〜10回の間(1回、2回、5回、8回、10回)で変化させている。
【0123】
図9から分かるように、EOTが最も低いのはAlをドープしていない、Al−ALDサイクル「0回」のサンプル(TZT構造のサンプル)である。しかし、このTZT構造は、図10ではリーク電流も高くなっており、目標のリーク電流密度1E−7[A/cm2@+1V]を超えている。
【0124】
図9で、TZT(Alドープ無し)の次にEOTが小さいのはAlドープ法A(本発明の方法)でAlドープALDサイクルを「1回」にしたサンプル(図2)であり、EOTが0.8nmを下回っている。これが「2回」になると急激にEOTは増大し、EOTは0.95nm程度になる。その後、今回調べた範囲では10回までEOTの上昇は緩やかであった。
【0125】
Alドープ法B、Alドープ法Cの場合は、「1回」のAlドープALDサイクルで、すでにEOTが1nm程度まで増大しているのが判る。その後、Alドープ法BはAlドープのALDサイクルが2回、5回まではEOTの増加は緩やかであるが、8回、10回でさらに増大する。
【0126】
また、Alドープ法Cの場合は8回程度までは緩やかにEOTが上昇するが、10回ではEOTの上昇の度合いが、Alドープ法Bほどではないが強くなってきている。
【0127】
特に、図9のAlドーピングALDサイクル数が1のところ(破線枠で囲ったところ)に注目すると、各ドープ法によるEOT上昇のしかたの違いは、1回のAlドープALDサイクルで吸着するAlの量に違いがあることが原因であると考えられる。
【0128】
つまり、Alドープ層のAl原子の面密度が、ある閾値を超えると、ZrO2膜の結晶粒が分断され、サイズ効果によって誘電率が低下すると考えられる。
【0129】
その後、AlがAl2O3として膜を形成するまでは、ほぼ一定のEOTを示し、Al原子の量がAl2O3膜として十分な量(Alドープ法Bのサイクル回数5回を超えるもの)になるとEOTが上昇し始めると考えられる。
【0130】
本発明者らは、今回調べたAlドープ法A,B,CのAlドープサイクル1回1層と2回1層の水準について、ICP−MS(誘導結合プラズマ質量分析)を用いて、どれだけの面密度でAlがドープされているかを測定した。
【0131】
表1にその結果を示す。(一部、Alドープ法AでプリカーサをZAMCにしたサンプルも併せて載せておく(ICP−MS分析サンプルNo.7))
【0132】
【表1】
【0133】
1回当たりのAlドープ量については、Alドープ法Aは、Alドープ法Cの約1/3、Alドープ法Bの約1/6であることが判る。
【0134】
EOTを0.9nm以下に保てているのは、Alドープ法AのAlドープALDサイクル「1回」のサンプルだけであり、Alドープ法AでもAlドープALDサイクル「2回」では、EOTが1nmに近づいている。このことから、一回のALDでドープされるAlの面密度が7.0E+13以上1.4E+14[atoms/cm2]未満の範囲であり、1.4E+14[atoms/cm2]以上ではZrO2膜が分断され、すでに述べた「サイズ効果」が現れていると考えられる。
【0135】
また、ZAMC(すでに述べたZACより立体障害が大きい)をZrソース兼ブロッカーに用いるAlドープ法Aでは、Alドープサイクル「1回1層」のサンプル(ICP−MS分析サンプルNo.7)は、Alの面密度が9.6E+13[atoms/cm2]で、EOTは0.80nmであったので、Alの面密度が1.0E+14付近までは「サイズ効果」が現れていないと考えられる。つまり、ZrO2膜が完全に分断されるか、されないかの境界のAl面密度は、およそ1.0E+14〜1.4E+14[atoms/cm2]にあると考えられる(500℃の熱負荷の場合)。
【0136】
従って、AlドープALDサイクル「1回」でZrO2膜を分断しないようにするには、1.4E+14[atoms/cm2]未満、好ましくは1.0E+14[atoms/cm2]以下の面密度にすれば、良いことが判った。
【0137】
以上の例では、Alドープ層をZrO2膜の膜厚方向のほぼ中央部に形成したが、これに限定されず、Alドープ層を下部電極よりあるいは上部電極よりとして、第1と第2のZrO2層の膜厚を非対称にしても良い。但し、少なくとも連続的に成膜されるZrO2膜の膜厚が0.5nm以上、より好ましくは1.0nm以上となることが望ましい。また、第1と第2のZrO2層の合計膜厚は5〜8nmとなることが好ましい。なお、本明細書では、「第1の誘電体膜」(第1のZrO2層)はAlドープ層に対して下部電極側、「第2の誘電体膜」(第2のZrO2層)はAlドープ層に対して上部電極側に位置する膜を意味する。例えば、以下に示すAlドープ層を複数層導入する場合は、2層のAlドープ層に挟まれた誘電体膜は、下層Alドープ層の下の「第1の誘電体膜」に対しては、「第2の誘電体膜」であるが、上層Alドープ層の上の「第2の誘電体膜」に対しては、「第1の誘電体膜」となる。
【0138】
次に、ZrO2膜全体の厚さを6nmに保ち、「Alドープ法A」を用いてZrO2膜の途中に複数回Alドープ層を導入する方法を試みた。
【0139】
すなわち、以下の構造のサンプルを作製し、電気特性の評価を行った。(以下では、TはTiO2、ZはZrO2、AはAlドープ層をそれぞれ示す。また、実際にはA層を1層導入につき、ZrO2の成膜も伴うので、全体の膜厚は約0.1nmずつ増加する。)
(A0)AlドープALDサイクル無し:
上部TiN電極/T(1nm)/Z(6nm)/T(0.5nm)/下部TiN電極
(A1)AlドープALDサイクル1回を1層:
上部TiN電極/T(1nm)/Z(3nm)/A/Z(3nm)/T(0.5nm)/下部TiN電極
(A2)AlドープALDサイクル1回を2層:
上部TiN電極/T(1nm)/Z(2nm)/A/Z(2nm)/A/Z(2nm)/T(0.5nm)/下部TiN電極
(A3)AlドープALDサイクル1回を3層:
上部TiN電極/T(1nm)/Z(1.5nm)/A/Z(1.5nm)/A/Z(1.5nm)/A/Z(1.5nm)/T(0.5nm)/下部TiN電極
(A4)AlドープALDサイクル1回を4層:
上部TiN電極/T(1nm)/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/A/Z(1.2nm)/T(0.5nm)/下部TiN電極
以下、同様にしてAlドープ層が6層(A6)のサンプルまでを作製した。
【0140】
図12に、Alドープ層数とそのときのAl濃度(金属原子ZrとAlの合計に対するAl原子数比(Al/(Al+Zr)[原子%])をプロットしたものを示す。ほぼリニアな関係を有しているのが判る。
【0141】
図13には、横軸に図12で求めたAlの濃度を、縦軸にEOTとしてプロットしたものを示す。2原子%くらいまでは緩やかなEOTの増加を示すが、2原子%を超えると、急にEOTの増加が大きくなるのが判る。このデータから、Alドープ層1層当たりのAl原子の面密度を1E+14[atoms/cm2]未満にしても、2原子%を超えると、ZrO2膜の結晶粒の成長が抑制され始めると考えられる。
【0142】
図14には、リーク電流とAlの濃度の関係を示す。Alの濃度の増加に伴い、リーク電流が減少するのがわかる。
【0143】
図15にはリーク電流とEOTの関係を示す。図15中、破線の丸で囲んだ部分は図11において破線の丸で囲んだ部分(Alドープ法B及びCで達成可能な範囲)を示し、A0〜A6は上記のサンプル番号(数字は層数)、括弧内はAl濃度(原子%)を示す。本発明の技術を用いることで、従来技術よりも小さなEOTで同等のリーク電流を達成できることがわかる。
【0144】
また、上記の例では、従来技術との比較対象のために、ALD成膜温度を同じ250℃で実施しているが、本発明で使用するZrソース兼ブロッカーのZAC及びZAMCでは、より高い温度でも安定して成膜が可能であることから、さらに小さなEOTを得ることができる。
【0145】
本発明のほかの実施例(立体構造キャパシタへの適用)
本実施例では、本発明の方法を用いてアスペクト比20以上の立体構造のキャパシタに適用した半導体装置について図16〜18を用いて説明する。
【0146】
初めに、半導体記憶装置となるDRAMの全体構成の概略について図16の断面模式図を用いて説明する。
【0147】
p型シリコン基板1201にnウエル1202が形成され、その内部に第一のpウエル1203が形成されている。また、nウエル1202以外の領域に第二のpウエル1204が形成され、素子分離領域1205で第一のpウエル1203と分離されている。第一のpウエル1203は複数のメモリセルが配置されるメモリセル領域を、第二のpウエル1204は周辺回路領域を各々便宜的に示している。
【0148】
第一のpウエル1203には個々のメモリセルの構成要素でワード線となるゲート電極を備えたスイッチングトランジスタ1206及び1207が形成されている。トランジスタ1206は、ドレイン1208、ソース1209とゲート絶縁膜1210を介してゲート電極1211で構成されている。ゲート電極1211は、多結晶シリコン上にタングステンシリサイドを積層したポリサイド構造若しくはタングステンを積層したポリメタル構造からなっている。トランジスタ1207は、ソース1209を共通としドレイン1212、ゲート絶縁膜1210を介してゲート電極1211で各々構成されている。トランジスタは第一の層間絶縁膜1213で被覆されている。
【0149】
ソース1209に接続するように第一の層間絶縁膜1213の所定の領域に設けられたコンタクト孔を多結晶シリコン1214で充填している。多結晶シリコン1214の表面には、金属シリサイド1215が設けられている。金属シリサイド1215に接続するように窒化タングステン及びタングステンからなるビット線1216が設けられている。ビット線1216は第二の層間絶縁膜1219で被覆されている。
【0150】
トランジスタのドレイン1208及び1212に接続するように第一の層間絶縁膜1213及び第二の層間絶縁膜1219の所定の領域にコンタクト孔を設けた後シリコンで充填し、シリコンプラグ1220が形成されている。シリコンプラグ1220の上部には金属からなる導体プラグ1221が設けられている。
【0151】
導体プラグ1221に接続するようにキャパシタが形成される。下部電極を形成するための第三の層間絶縁膜1222a、第四の層間絶縁膜1222bが第二の層間絶縁膜1219上に積層して設けられる。第四の層間絶縁膜1222bを周辺回路領域に残存させ、メモリセル領域に王冠型の下部電極1223を形成した後、メモリセル領域の第四の層間絶縁膜1222bは除去されている。誘電体膜1224が下部電極1223の内壁及び第四の層間絶縁膜1222bを除去して露出した外壁を覆うように設けられ、さらに上部電極1225がメモリセル領域全体を覆うように設けられ、キャパシタが構成されている。下部電極1223の上端部側面の一部には、支持膜1222cが設けられている。支持膜1222cは隣接する複数の下部電極の一部を接続するように設けれており、これにより、機械的強度を増加させて下部電極自身の倒壊を回避している。支持膜1222cの下方は空間となっているので、その空間内に露出している下部電極表面にも誘電体膜1224及び上部電極1225が設けられている。図16には1301と1302の二つのキャパシタが示されている。下部電極1223には段差被覆性に優れたCVD法で形成する窒化チタン(TiN)を用いる。キャパシタは、第五の層間絶縁膜1226で被覆されている。なお、プラグ材料は、キャパシタの下部電極に合わせて変更可能であり、シリコンに限ることはなく、キャパシタの下部電極と同一材料もしくは異なる材料の金属で構成することもできる。また、誘電体膜1224及び上部電極1225の詳細な構成については後述する製造工程で説明する。
【0152】
一方、第二のpウエル1204には周辺回路を構成するトランジスタがソース1209、ドレイン1212、ゲート絶縁膜1210、ゲート電極1211からなって設けられている。ドレイン1212に接続するように、第一の層間絶縁膜1213の所定の領域に設けられたコンタクト孔を金属シリサイド1216及びタングステン1217で充填している。タングステン1217に接続するように、窒化タングステン及びタングステンからなる第一の配線層1218が設けられている。該第一の配線層1218の一部は、第二の層間絶縁膜1219、第三の層間絶縁膜1222a、第四の層間絶縁膜1222b及び第五の層間絶縁膜1226を貫通して設けられる金属ビアプラグ1227を介してアルミニウム又は銅からなる第二の配線層1230に接続されている。また、メモリセル領域に設けられたキャパシタの上部電極1225は、一部の領域で周辺回路領域に引き出し配線1228として引き出され、第五の層間絶縁膜1226の所定の領域に形成された金属プラグ1229を介して、アルミニウム又は銅からなる第二の配線層1230に接続されている。以下、層間絶縁膜の形成、コンタクトの形成、配線層の形成を必要に応じて繰り返し、DRAMを構成している。
【0153】
図17は、図16の断面模式図において、X−Xで示した位置の概略平面図であり、誘電体膜及び上部電極は省略している。また、図17のY−Yで示した線分領域は、図16のX−X線分領域に相当している。個々の下部電極1223の外側の全領域を覆う支持膜1222cには複数の下部電極に跨るように、メモリセル領域全域にわたり複数の開口1231が設けられている。個々の下部電極1223は、その外周の一部がいずれかの開口1231に接する構成となる。開口以外の支持膜は連続しているので、個々の下部電極は支持膜を介して連結されることになり、縦/横比の横方向の長さを拡大できるので下部電極自身の倒壊を回避することができる。集積度が高くなり、セルが微細化されると、キャパシタの下部電極の縦/横比(アスペクト比)が大きくなり、下部電極を支持する手段が備えられていないと、下部電極は製造途中で倒壊してしまう場合がある。図17ではキャパシタ1301と1302が対向する間の領域を中心にして6つの下部電極に跨るように開口1231が設けられている例を示している。したがって、図16においても、図17に対応してキャパシタ1301の上部、1302の上部、及び1301と1302の間の上部には支持膜が設けられていない構成となっている。
【0154】
このように、支持膜が設けられることで、支持膜下の下部電極表面に誘電体膜や上部電極を形成するためには、より一層カバレジの良い成膜方法が必要となる。
【0155】
以下、上記半導体記憶装置となるDRAMの製造工程の内、キャパシタ製造工程以外の工程は省略し、本発明に係るキャパシタの製造工程を抜き出して説明することとする。図18に、図16に示す一つのキャパシタについて工程断面図を示す。なお、説明のため、半導体基板1201上のトランジスタや第一の層間絶縁膜等は省略している。
【0156】
まず、図18−1に示すように、単結晶シリコンからなる半導体基板1201上に第二の層間絶縁膜1219を形成した(工程(a))。その後、所定の位置にコンタクトホールを開口後、バリヤメタル1221a及びメタル1221bを全面に形成した。次に、CMP法を用いて第二の層間絶縁膜上に形成されているバリヤメタル1221a及びメタル1221bを除去して、導体プラグ1221を形成した。続いて、窒化シリコン膜からなる第三の層間絶縁膜1222a、酸化シリコン膜からなる第四の層間絶縁膜1222b及び窒化シリコン膜からなる支持膜1222cを全面に積層形成した。
【0157】
次に、工程(b)に示すように、リソグラフィ技術とドライエッチング技術を用いて、支持膜1222c、第四の層間絶縁膜1222b及び第三の層間絶縁膜1222aにシリンダホール1232を形成した。シリンダホールは平面視で直径60nmの円となるように形成した。また、隣接するシリンダホールとの最近接間隔も60nmとなるように形成した。これによりシリンダホール底面には導体プラグ1221の上面が露出する。
【0158】
次に、工程(c)に示すように、シリンダホール1232の内面を含む全面に、キャパシタの下部電極材料となるTiN膜1223aを形成した。TiN膜は、TiCl4とNH3をソースとするCVD法により、形成温度380〜650℃の範囲で形成することができる。本実施例では450℃で形成した。膜厚は10nmとした。なお、TiN膜は、上記ソースを用いてALD法により形成することもできる。TiN膜1223aを形成することにより、新たなシリンダホール1232aが形成される。TiNの膜厚はホールの側壁部で実際の膜厚が5nm〜15nmになるようにして用いられる。
【0159】
次に、工程(d)に示すように、シリンダホール1232aを埋設するように、シリコン酸化膜などの保護膜1234を全面に形成した。その後、CMP法により支持膜1222cの上面に形成されている保護膜1234及びTiN膜1223aを除去して下部電極1223を形成した。
【0160】
次に、図18−2に示すように、支持膜1222cに開口1231を形成した(工程(e))。図17の平面図に示したように、開口1231のパターンは、下部電極の内側に残存している保護膜1234の一部と、下部電極1223の一部と、第四の層間絶縁膜1222bの一部とに跨るように形成する。したがって、開口1231を形成するドライエッチングでは、第四の層間絶縁膜1222b上に形成されている支持膜1222cの他、保護膜1234及び下部電極1223も上端の一部が除去される。
【0161】
次に、工程(f)に示すように、開口1231内に露出した第四の層間絶縁膜1222bを除去した。例えば、フッ化水素酸溶液(HF液)を用いてエッチングすると、支持膜1222cは窒化シリコン膜で形成されているので、ほとんどエッチングされないが、酸化シリコン膜で形成されている第四の層間絶縁膜1222b及び保護膜1234は全て除去される。溶液エッチングなので開口1231の直下のみならず、支持膜1222cの下に位置する酸化シリコン膜も除去される。これにより、下部電極1223と下部電極1223を支持する支持膜1222cが中空状態で残存し、下部電極1223表面が露出している。
【0162】
このエッチング時、窒化シリコン膜からなる第三の層間絶縁膜1222aはエッチングストッパーとして機能し、第二の層間絶縁膜1219がエッチングされるのを防止している。
【0163】
次に、工程(g)に示すように、誘電体膜1224を形成した。誘電体膜1224は、上記の本発明に係るAlドープ法Aのキャパシタ・サンプル作製と同様に、下部電極側から、第1TiO2膜、第1のZrO2層、Alドープ層(ZACを用いたAlドーピングALDシーケンスを1サイクル)、第2のZrO2層とし、さらに第2TiO2膜1225aを形成した。ALD法で形成する膜は段差被覆性に優れているので、誘電体膜1224及び第2のTiO2膜1225aは中空状態で露出している下部電極表面のいずれの部位にも形成される。第2TiO2膜1225aはALD法の成膜段階では非晶質となっているが、後工程で加熱されることで結晶化して多結晶質となり導体として機能する。したがって、後工程の熱処理後は第1の上部電極ということができる。なお、誘電体膜1224としては、この例に限定されず、第1TiO2膜を設けずに第1のZrO2層を下部電極上に形成したもの、あるいはAlドープ層を複数層設けたもの(Al濃度0.5〜2原子%の範囲)でもよく、さらには、第2TiO2膜1225aを省略しても良い。
【0164】
次に、工程(h)に示すように、第2の上部電極1225bとなるTiN膜を形成した。下部電極の場合と同様に、TiCl4とNH3をソースとするCVD法により、温度450℃で形成した。膜厚は10nmとした。CVD法で形成するTiN膜も極めて段差被覆性が良いので、中空状態の空間に入り込んで第2TiO2膜1225a表面のいずれの部位にも形成することができる。
【0165】
ALD法で形成した誘電体膜は、さらに第二の上部電極225bを450℃で形成する段階で緻密化され、誘電率が低下した誘電体膜1224となる。
【0166】
次に、図18−3に示すように、第三の上部電極1225cとなるボロンドープシリコンゲルマニウム膜(B−SiGe膜)を形成した(工程(i))。工程(h)の第二の上部電極1225bを形成した段階では、中空状態が解消されておらず、至る所に空間が残存している。この状態でプレート電極1225dとなるタングステンをPVD法で形成すると、PVD法は段差被覆性が悪いために空間を埋めきることができず、半導体装置が完成した段階でも、キャパシタの周囲には空間が残存することとなる。このような空間の残存は機械的強度の低下を招き、後工程のパッケージング時に生じるストレスによりキャパシタの特性が変動する問題をもたらす。したがって、B−SiGe膜を形成することの目的は、残存している空間を埋め込んで消滅させ、機械的ストレスに対する耐性を向上させることにある。
【0167】
B−SiGe膜は、ゲルマン(GeH4)とモノシラン(SiH4)と三塩化ホウ素(BCl3)をソースとするCVD法により形成することができる。この方法により形成するB−SiGe膜は段差被覆性に優れており、中空空間を埋設することができる。
【0168】
第三の上部電極1225cとなるB−SiGe膜を形成した後、メモリセル領域全体を覆う給電プレートとして用いるため、第四の上部電極1225dとなるタングステン膜(W膜)を形成した。W膜は、温度が25〜300℃のPVD法で形成することができる。第一の上部電極(第2TiO2膜1225a)から第四の上部電極1225dまでを併せて、図16の上部電極1225という。以下、図16に示したように、第五の層間絶縁膜1226の形成工程及びその後の工程を実施してDRAMからなる半導体装置を製造する。
【0169】
なお、本実施例で説明したDRAMは、超高密度の最先端DRAMを形成する場合の構成とその製造方法であって、立体構造であっても構造補強が不要な場合には、上記のB−SiGeの形成工程は不要となる。
【0170】
以上のようにして、F32nmレベルの円筒状のキャパシタを試作し、円筒高さ1800nm、下部電極外径53nm、アスペクト比34のキャパシタで容量20fF/cellのキャパシタを得た。
【0171】
このとき、AlドープされたZrO2膜のカバレジは95%程度であることがTEM観察によって確認された。
【0172】
<<TiO2誘電体膜へのAlドーピング>>
本発明の技術を用いることで、AlをドープしたZrO2膜で、EOT約0.8nm誘電体膜が得られるようになった。
【0173】
しかし、F30nm以降のDRAMには、さらに小さなEOTの誘電体膜が望まれている。その誘電体の候補としてルチル結晶相を有するTiO2膜を用いる検討がなされている。
【0174】
TiO2はアナターゼ、ルチル、ブルカイトなど複数の結晶構造をとることができるが、その中で、最も誘電率の高い結晶構造がルチル構造である。
【0175】
また、TiO2は、TiN電極と組み合わせてキャパシタの誘電体膜に用いる場合、充分なバンドオフセットが採れず(ショットキーバリアが小さく)、ショットキー電流でリーキーな特性になってしまう。
【0176】
そこで、仕事関数が大きく(バンドオフセットが十分に採れ)、なおかつ電極自体にルチル化する為のテンプレート機能を有するような材料として、RuO2等が期待されている。
【0177】
また、誘電体のTiO2膜にAlを添加する方法は、ZrO2同様に耐熱性や、リークを減らすのに有効であることが判っている。
【0178】
図19に、TiO2を誘電体膜として用いるキャパシタ構造の模式断面図を示す。下部電極2101には、RuO2等を表面層として含む材料を用いることができ、ここでは、RuO2膜を用いた。その上に、第1の誘電体膜として第1のTiO2層2102、Alドープ層2103、第2の誘電体膜として第2のTiO2層2104をALD法で順次形成し、第2のTiO2層2104上に上部電極2105、ここでは下部電極と同様にRuO2膜を用いて形成した。下部電極としては他の導電材料上にRuO2等を積層した積層膜としても良い。RuO2等もカバレジのよいCVD法やALD法で形成することができる。
【0179】
従来の技術(Alドープ法B又はC)を適用してAlをドーピングすると、ZrO2膜のときと同様に結晶粒が分断されるだけでなく、下部電極のルチル化テンプレート機能がAlドープ層で終端され、その上に成長するTiO2はアナターゼになりやすいことが判った。
【0180】
本発明の方法を適用すれば、TiO2の結晶粒を分断することなくAlをドーピング可能なので、Alドープ層2103より上の第2のTiO2層2104もテンプレート機能によりルチル構造を取り、より小さなEOTを得ながら、TiO2膜の耐熱性を向上させ、リーク電流を抑制することができるようになる。
【0181】
このとき、TiO2形成用のTiソースには、先のTZAZT構造を形成する際に用いたTAMCを用い、AlソースにはTMAを用いた。
【0182】
TAMCにも、ZACやZAMCと同様に自己組織的に配向吸着し、シクロペンタジエン環でTMAをブロックするので、ZrO2膜にAlをドープする場合と同様にAlドープ層のAlの原子密度をALDサイクル1回の場合、9.8E+13[atoms/cm2]程度に抑制することができる。
【0183】
Alドープ層2103は、ZrO2誘電体膜の場合と同様に複数層導入し、Al濃度としてAl/(Al+Ti)で表される原子数比で0.5〜2.0原子%の範囲とすることができるが、導入する層数及びAl濃度は、下部電極のルチル化テンプレート機能を損なわない範囲で適宜選択される。
【0184】
ルチル構造のTiO2膜の場合、誘電率を正方晶ZrO2の30〜45程度に対して、60〜80程度まで向上できることから、EOTはZrO2膜の場合よりさらに小さくすることができる。この結果、F30nm以降のDRAMへの適用が可能となる。
【符号の説明】
【0185】
101、201 下部電極(TiN)
202 第1TiO2膜
102、203 第1のZrO2層
103,204 Alドープ層
104,205 第2のZrO2層
206 第2TiO2膜
105,207 上部電極(TiN)
2101 下部電極(RuO2)
2102 第1のTiO2層
2103 Alドープ層
2104 第2のTiO2層
2105 上部電極(RuO2)
【特許請求の範囲】
【請求項1】
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置であって、
前記誘電体膜は、膜中に少なくとも1層のAlドープ層を有し、
該Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である半導体装置。
【請求項2】
前記Alドープ層の1層におけるAl原子の面密度が1.0E+14[atoms/cm2]以下である請求項1に記載の半導体装置。
【請求項3】
前記Alドープ層は、前記誘電体膜を構成する金属原子Mの酸化膜面内に酸化アルミニウムが点在する層である請求項1又は2に記載の半導体装置。
【請求項4】
前記誘電体膜中に含まれるAl原子の濃度が、Al/(Al+M)で表される原子数比で、0.2から2原子%である請求項3に記載の半導体装置。
【請求項5】
前記誘電体膜は、酸化ジルコニウム膜中に少なくとも1層の前記Alドープ層を有する請求項1乃至4のいずれか一に記載の半導体装置。
【請求項6】
前記キャパシタの上下部電極がTiN膜で構成され、TiN膜と酸化ジルコニウム膜との界面に酸化チタン膜を有する請求項5に記載の半導体装置。
【請求項7】
前記誘電体膜は、酸化チタン膜中に少なくとも1層の前記Alドープ層を有し、該酸化チタン膜がルチル構造である請求項1乃至4のいずれか一に記載の半導体装置。
【請求項8】
前記キャパシタの下部電極がRuO2を少なくとも表面層に有する請求項7に記載の半導体装置。
【請求項9】
前記誘電体膜のSiO2等価換算膜厚(EOT)が0.9nm以下である請求項1乃至8のいずれか一に記載の半導体装置。
【請求項10】
前記キャパシタの下部電極が、アスペクト比20以上の立体構造を有する請求項1乃至9のいずれか一に記載の半導体装置。
【請求項11】
原子層堆積法により基材上に該基材と異なる第1の材料を被着する方法であって、
前記第1の材料の原料となる第1のプリカーサを含む第1の原料ガスを成膜空間へ導入するに先駆けて、前記第1のプリカーサと親和性の小さい基を有するブロッカー分子を含む第2の原料ガスを成膜空間に導入し、前記基材上に前記ブロッカー分子を吸着させることで前記基材上の前記第1のプリカーサの吸着サイトを制限する工程と、
前記第2の原料ガスをパージする工程と、
前記第1の原料ガスを成膜空間に導入し、前記基材上の制限された吸着サイトに前記第1のプリカーサを吸着させる工程と、
前記第1の原料ガスをパージする工程と、
成膜空間に反応ガスを導入し、少なくとも前記第1のプリカーサと反応させて前記第1の材料に変換する工程と
を備えた、吸着サイト・ブロッキング原子層堆積法。
【請求項12】
前記ブロッカー分子は、前記基材に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記第1のプリカーサと親和性の小さい基であり、前記第1のプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする請求項11に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項13】
前記基材が金属酸化物であり、
前記ブロッカー分子は、前記基材の金属酸化物を構成する金属原子を有し、前記基材に吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、
前記反応ガスは酸化性のガスであり、前記反応ガスと前記ブロッカー分子とが反応することで、前記基材の金属酸化物中に前記第1の材料がドープされた膜を形成する請求項12に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項14】
前記ブロッカー分子は、置換基を有しても良いシクロペンタジエン環が一つ配位し、複数の極性基を有するモノシクロペンタジエニル系金属錯体である請求項11乃至13のいずれかに記載の吸着サイト・ブロッキング原子層堆積法。
【請求項15】
前記モノシクロペンタジエニル系金属錯体は、シクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、メチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム又はメチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウムである請求項14に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項16】
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置の製造方法であって、
下部電極上に原子層堆積法により誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と
を備え、
前記誘電体膜は同じ材料で構成される第1及び第2の誘電体膜と、前記第1及び第2の誘電体膜の間に挟まれたAlドープ層を有し、
前記Alドープ層の形成は、
(1)Alプリカーサと親和性の小さい基を分子内に有するブロッカー分子を含む第2のガス導入し、前記ブロッカー分子を第1の誘電体膜上に吸着させるステップと、
(2)前記第2のガスをパージするステップと、
(3)前記ブロッカー分子が吸着していない前記第1の誘電体膜上の吸着サイトに前記Alプリカーサを含む第1の原料ガスを吸着させるステップと、
(4)前記第1の原料ガスをパージするステップと、
(5)反応ガスを供給し、前記第1の誘電体膜上に吸着された前記ブロッカー分子、及びAlプリカーサと反応させて、少なくともAlプリカーサ中のAl原子を酸化するステップと、
(6)未反応の前記反応ガス及び副生物をパージするステップ
をこの順で含むことを特徴とする半導体装置の製造方法。
【請求項17】
前記ブロッカー分子は、前記第1の誘電体膜に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記Alプリカーサと親和性の小さい基であり、前記Alプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする請求項16に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項18】
前記ブロッカー分子は、前記第1の誘電体膜を構成する金属原子Mを有し、吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、前記反応ガスと反応して前記第1の誘電体膜を構成する金属酸化物を形成する請求項16又は17に記載の半導体装置の製造方法。
【請求項19】
前記ブロッカー分子は、前記第1の誘電体膜を構成する金属原子Mを有し、極性基と、置換基を有しても良いシクロペンタジエン環とを備えるモノシクロペンタジエニル系金属錯体であり、前記反応ガスと反応して前記第1の誘電体膜を構成する金属酸化物を形成する請求項16又は17に記載の半導体装置の製造方法。
【請求項20】
Alプリカーサがトリメチルアルミニウムである請求項16乃至19のいずれか一に記載の半導体装置の製造方法。
【請求項21】
前記第1及び第2の誘電体膜が酸化ジルコニウム膜であり、前記ブロッカー分子がシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウムまたはメチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウムである請求項20に記載の半導体装置の製造方法。
【請求項22】
前記第1及び第2の誘電体膜が、前記ブロッカー分子をプリカーサとして原子層堆積法で形成されたものである請求項21に記載の半導体装置の製造方法。
【請求項23】
前記キャパシタの上下部電極がTiN膜で構成され、TiN膜と酸化ジルコニウム膜との界面に酸化チタン膜を形成する工程をさらに有する請求項22に記載の半導体装置の製造方法。
【請求項24】
前記第1及び第2の誘電体膜が酸化チタン膜であり、前記ブロッカー分子がメチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウムである請求項20に記載の半導体装置の製造方法。
【請求項25】
前記第1及び第2の誘電体膜が、前記ブロッカー分子をプリカーサとして原子層堆積法で形成されたものである請求項24に記載の半導体装置の製造方法。
【請求項26】
前記キャパシタの下部電極がRuO2で構成される請求項24又は25に記載の半導体装置の製造方法。
【請求項27】
前記Alドープ層は、前記誘電体膜中に少なくとも1層形成され、1層における成膜が、前記(1)〜(6)のステップを1サイクルのみ実施する請求項16乃至26のいずれか一に記載の半導体装置の製造方法。
【請求項28】
前記Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である請求項27に記載の半導体装置の製造方法。
【請求項29】
前記Alドープ層の1層におけるAl原子の面密度が1.0E+14[atoms/cm2]以下である請求項28に記載の半導体装置の製造方法。
【請求項30】
前記誘電体膜中のAl原子の濃度が、前記誘電体膜を構成する金属原子MとのAl/(Al+M)で表される原子数比で、0.2から2原子%である請求項27乃至29のいずれか一に記載の半導体装置の製造方法。
【請求項31】
前記キャパシタの下部電極が、アスペクト比20以上の立体構造である請求項16乃至30のいずれか一に記載の半導体装置の製造方法。
【請求項1】
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置であって、
前記誘電体膜は、膜中に少なくとも1層のAlドープ層を有し、
該Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である半導体装置。
【請求項2】
前記Alドープ層の1層におけるAl原子の面密度が1.0E+14[atoms/cm2]以下である請求項1に記載の半導体装置。
【請求項3】
前記Alドープ層は、前記誘電体膜を構成する金属原子Mの酸化膜面内に酸化アルミニウムが点在する層である請求項1又は2に記載の半導体装置。
【請求項4】
前記誘電体膜中に含まれるAl原子の濃度が、Al/(Al+M)で表される原子数比で、0.2から2原子%である請求項3に記載の半導体装置。
【請求項5】
前記誘電体膜は、酸化ジルコニウム膜中に少なくとも1層の前記Alドープ層を有する請求項1乃至4のいずれか一に記載の半導体装置。
【請求項6】
前記キャパシタの上下部電極がTiN膜で構成され、TiN膜と酸化ジルコニウム膜との界面に酸化チタン膜を有する請求項5に記載の半導体装置。
【請求項7】
前記誘電体膜は、酸化チタン膜中に少なくとも1層の前記Alドープ層を有し、該酸化チタン膜がルチル構造である請求項1乃至4のいずれか一に記載の半導体装置。
【請求項8】
前記キャパシタの下部電極がRuO2を少なくとも表面層に有する請求項7に記載の半導体装置。
【請求項9】
前記誘電体膜のSiO2等価換算膜厚(EOT)が0.9nm以下である請求項1乃至8のいずれか一に記載の半導体装置。
【請求項10】
前記キャパシタの下部電極が、アスペクト比20以上の立体構造を有する請求項1乃至9のいずれか一に記載の半導体装置。
【請求項11】
原子層堆積法により基材上に該基材と異なる第1の材料を被着する方法であって、
前記第1の材料の原料となる第1のプリカーサを含む第1の原料ガスを成膜空間へ導入するに先駆けて、前記第1のプリカーサと親和性の小さい基を有するブロッカー分子を含む第2の原料ガスを成膜空間に導入し、前記基材上に前記ブロッカー分子を吸着させることで前記基材上の前記第1のプリカーサの吸着サイトを制限する工程と、
前記第2の原料ガスをパージする工程と、
前記第1の原料ガスを成膜空間に導入し、前記基材上の制限された吸着サイトに前記第1のプリカーサを吸着させる工程と、
前記第1の原料ガスをパージする工程と、
成膜空間に反応ガスを導入し、少なくとも前記第1のプリカーサと反応させて前記第1の材料に変換する工程と
を備えた、吸着サイト・ブロッキング原子層堆積法。
【請求項12】
前記ブロッカー分子は、前記基材に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記第1のプリカーサと親和性の小さい基であり、前記第1のプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする請求項11に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項13】
前記基材が金属酸化物であり、
前記ブロッカー分子は、前記基材の金属酸化物を構成する金属原子を有し、前記基材に吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、
前記反応ガスは酸化性のガスであり、前記反応ガスと前記ブロッカー分子とが反応することで、前記基材の金属酸化物中に前記第1の材料がドープされた膜を形成する請求項12に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項14】
前記ブロッカー分子は、置換基を有しても良いシクロペンタジエン環が一つ配位し、複数の極性基を有するモノシクロペンタジエニル系金属錯体である請求項11乃至13のいずれかに記載の吸着サイト・ブロッキング原子層堆積法。
【請求項15】
前記モノシクロペンタジエニル系金属錯体は、シクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム、メチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウム又はメチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウムである請求項14に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項16】
下部電極及び上部電極との間に誘電体膜を有するキャパシタを備えた半導体装置の製造方法であって、
下部電極上に原子層堆積法により誘電体膜を形成する工程と、
前記誘電体膜上に上部電極を形成する工程と
を備え、
前記誘電体膜は同じ材料で構成される第1及び第2の誘電体膜と、前記第1及び第2の誘電体膜の間に挟まれたAlドープ層を有し、
前記Alドープ層の形成は、
(1)Alプリカーサと親和性の小さい基を分子内に有するブロッカー分子を含む第2のガス導入し、前記ブロッカー分子を第1の誘電体膜上に吸着させるステップと、
(2)前記第2のガスをパージするステップと、
(3)前記ブロッカー分子が吸着していない前記第1の誘電体膜上の吸着サイトに前記Alプリカーサを含む第1の原料ガスを吸着させるステップと、
(4)前記第1の原料ガスをパージするステップと、
(5)反応ガスを供給し、前記第1の誘電体膜上に吸着された前記ブロッカー分子、及びAlプリカーサと反応させて、少なくともAlプリカーサ中のAl原子を酸化するステップと、
(6)未反応の前記反応ガス及び副生物をパージするステップ
をこの順で含むことを特徴とする半導体装置の製造方法。
【請求項17】
前記ブロッカー分子は、前記第1の誘電体膜に吸着しやすい基と、相対的に吸着しにくい基を備えることで、ブロッカー分子自体が前記吸着しにくい基を外側に向けて自己組織的に配向吸着し、かつ前記吸着しにくい基が前記Alプリカーサと親和性の小さい基であり、前記Alプリカーサの前記ブロッカー分子自体への吸着をブロックすることを特徴とする請求項16に記載の吸着サイト・ブロッキング原子層堆積法。
【請求項18】
前記ブロッカー分子は、前記第1の誘電体膜を構成する金属原子Mを有し、吸着しやすい基と、相対的に吸着しにくい基を置換基若しくは配位子として備える金属錯体であり、前記反応ガスと反応して前記第1の誘電体膜を構成する金属酸化物を形成する請求項16又は17に記載の半導体装置の製造方法。
【請求項19】
前記ブロッカー分子は、前記第1の誘電体膜を構成する金属原子Mを有し、極性基と、置換基を有しても良いシクロペンタジエン環とを備えるモノシクロペンタジエニル系金属錯体であり、前記反応ガスと反応して前記第1の誘電体膜を構成する金属酸化物を形成する請求項16又は17に記載の半導体装置の製造方法。
【請求項20】
Alプリカーサがトリメチルアルミニウムである請求項16乃至19のいずれか一に記載の半導体装置の製造方法。
【請求項21】
前記第1及び第2の誘電体膜が酸化ジルコニウム膜であり、前記ブロッカー分子がシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウムまたはメチルシクロペンタジエニル・トリス(ジメチルアミノ)ジルコニウムである請求項20に記載の半導体装置の製造方法。
【請求項22】
前記第1及び第2の誘電体膜が、前記ブロッカー分子をプリカーサとして原子層堆積法で形成されたものである請求項21に記載の半導体装置の製造方法。
【請求項23】
前記キャパシタの上下部電極がTiN膜で構成され、TiN膜と酸化ジルコニウム膜との界面に酸化チタン膜を形成する工程をさらに有する請求項22に記載の半導体装置の製造方法。
【請求項24】
前記第1及び第2の誘電体膜が酸化チタン膜であり、前記ブロッカー分子がメチルシクロペンタジエニル・トリス(ジメチルアミノ)チタニウムである請求項20に記載の半導体装置の製造方法。
【請求項25】
前記第1及び第2の誘電体膜が、前記ブロッカー分子をプリカーサとして原子層堆積法で形成されたものである請求項24に記載の半導体装置の製造方法。
【請求項26】
前記キャパシタの下部電極がRuO2で構成される請求項24又は25に記載の半導体装置の製造方法。
【請求項27】
前記Alドープ層は、前記誘電体膜中に少なくとも1層形成され、1層における成膜が、前記(1)〜(6)のステップを1サイクルのみ実施する請求項16乃至26のいずれか一に記載の半導体装置の製造方法。
【請求項28】
前記Alドープ層の1層におけるAl原子の面密度が1.4E+14[atoms/cm2]未満である請求項27に記載の半導体装置の製造方法。
【請求項29】
前記Alドープ層の1層におけるAl原子の面密度が1.0E+14[atoms/cm2]以下である請求項28に記載の半導体装置の製造方法。
【請求項30】
前記誘電体膜中のAl原子の濃度が、前記誘電体膜を構成する金属原子MとのAl/(Al+M)で表される原子数比で、0.2から2原子%である請求項27乃至29のいずれか一に記載の半導体装置の製造方法。
【請求項31】
前記キャパシタの下部電極が、アスペクト比20以上の立体構造である請求項16乃至30のいずれか一に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5−1】
【図5−2】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18−1】
【図18−2】
【図18−3】
【図19】
【図2】
【図3】
【図4】
【図5−1】
【図5−2】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18−1】
【図18−2】
【図18−3】
【図19】
【公開番号】特開2012−69871(P2012−69871A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2010−215361(P2010−215361)
【出願日】平成22年9月27日(2010.9.27)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成22年9月27日(2010.9.27)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
[ Back to top ]