固体撮像装置及びその製造方法
【課題】本発明は、光電変換膜が半導体基板上に積層された積層型の固体撮像装置に関する。
【解決手段】複数の画素が二次元配置されてなる固体撮像装置であって、半導体基板と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、真性半導体材料からなり、画素毎に、隙間を空けて、各下部電極上に形成された光電変換膜と、不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、光電変換膜の側面の一部または全部を覆っているブロッキング層と、ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極とを有することを特徴とする。
【解決手段】複数の画素が二次元配置されてなる固体撮像装置であって、半導体基板と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、真性半導体材料からなり、画素毎に、隙間を空けて、各下部電極上に形成された光電変換膜と、不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、光電変換膜の側面の一部または全部を覆っているブロッキング層と、ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極とを有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換膜が半導体基板上に積層された積層型の固体撮像装置に関する。
【背景技術】
【０００２】
従来の積層型固体撮像装置として、例えば図１８に示すように、画素部９００が、ｐ型の半導体基板３０５と、エミッタ電極３１０と、ｐ型のベース層３１５と、ｎ＋型のエミッタ層３２０と、ベース電極３２５と、絶縁膜３４７と、透明電極３４４と、下側電極３４０と、ｉ型の光電変換膜３４１と、ｐ型のブロッキング層３４２とを備えたものがある。そして、この固体撮像装置においては、隣接する画素における光電変換膜３４１の間に隙間がある。また、光電変換膜３４１の上面には、ブロッキング層３４２が形成されており、光電変換膜３４１及びブロッキング層３４２の側面は絶縁膜３４７で覆われている。
【０００３】
光電変換膜３４１で生成された信号電荷は、下側電極３４０を通り、ベース電極３２５を介してベース層３１５に移動し、ベース層３１５の電位を低下させる。この際、透明電極３４４には負パルスが印加されている。そして、所定の蓄積時間後に、エミッタ電極３１０を信号読み出し用の容量に接続し、透明電極３４４に正パルスを印加することにより、ベース層３１５の信号電荷がエミッタ層３２０を通して読み出し容量（不図示）に読み出しされる。その後、信号電荷は増幅器（不図示）を介して外部へ出力される。外部への信号電荷の出力の際に、ＭＯＳトランジスタが用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−２７５６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の積層型固体撮像装置では、ｉ型の光電変換膜とｐ型のブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及びｐ型のブロッキング層の側面に生ずる界面準位が発生している領域まで広がってしまうという課題がある。これは、空乏層が絶縁膜と半導体との界面に接していることにより生ずる。界面準位は表面準位とも呼ばれ、異なる物質の界面に発生する、電子や正孔を捕獲したり放出したりするエネルギー準位である。界面準位は、エネルギー的に価電子帯と伝導帯との間に位置するため、界面準位と価電子帯または伝導帯との間のエネルギーは、価電子帯と伝導帯との間のエネルギーより小さく、電荷が熱によって移動しやすくなる。
【０００６】
信号電荷として読み出される電荷は、空乏層に存在する電荷である。また、空乏層が、光電変換膜及びブロッキング層の側面に存在する界面準位の発生している領域に広がると、空乏層内に多数の界面準位が含まれることとなる。すると、空乏層内の価電子帯にあった電荷が、価電子帯から界面準位へ熱励起され、その後、界面準位から伝導帯に励起され、信号電荷として読み出されることがある。この信号電荷の読み出しは、光が入射していなくても起きる現象であり、暗電流と呼ばれる。また、空乏層内の伝導帯から界面準位にトラップされた電荷が、本来の読み出しフレームから遅れたタイミングで伝導帯に励起され、信号電荷として読み出されることがある。この信号電荷の読み出しは、残像の原因となる。これら暗電流及び残像により、出力画像の画質が劣化してしまう。
【０００７】
本発明は、上記問題の解決を図るべくなされたものであって、ｉ型の光電変換膜と不純物半導体材料からなるブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料からなるブロッキング層の側面に生ずる界面準位が発生している領域まで広がってしまうことを抑制できる固体撮像装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る固体撮像装置は、複数の画素が二次元配置されてなる固体撮像装置であって、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、真性半導体材料からなり、画素毎に、隙間を空けて、前記各下部電極上に形成された光電変換膜と、不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部を覆っているブロッキング層と、前記ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極とを有することを特徴とする。
【０００９】
また、本発明に係る固体撮像装置の製造方法は、複数の画素が二次元配置されてなる固体撮像装置の製造方法であって、半導体基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜上に、画素毎に隙間を空けて下部電極を形成する工程と、前記各下部電極の上に、画素毎に、隙間を空けて、光電変換膜を形成する工程と、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部とを覆うよう、不純物半導体材料からなるブロッキング層を形成する工程と、前記ブロッキング層の上に、複数の画素に亘って、透光性を有する上部電極を形成する工程とを含むことを特徴とする固体撮像装置の製造方法。
【発明の効果】
【００１０】
本発明に係る固体撮像装置では、ブロッキング層が光電変換膜の側面の一部または全部を覆っている。すなわち、ブロッキング層と光電変換膜との接合部からｉ型の光電変換膜の範囲に存在する空乏層の側面が、ブロッキング層により覆われている。そのため、空乏層がブロッキング層と透光性を有する上部電極との側面に発生する界面準位に接触しない。
【００１１】
このように、ブロッキング層が光電変換膜の側面の一部または全部を覆っていることで、空乏層と界面準位が接することを防止でき、その結果、界面準位の影響を低減し、暗電流やトラップ性残像の発生を抑制できる。そして、ｉ型の光電変換膜と不純物半導体材料からなるブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料からなるブロッキング層の側面に生ずる界面準位が発生している領域まで広がることを抑制することができる。
【００１２】
さらに、本発明に係る固体撮像装置では、ブロッキング層が光電変換膜の上面を覆っており、光電変換膜で発生した信号電荷を、光電変換膜内に留めておくことができる。そのため、信号電荷の移動効率を向上させることができる。
【００１３】
また、本発明の製造方法によるとｉ型の光電変換膜と不純物半導体材料で形成されたブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料で形成されたブロッキング層の側面に生ずる界面準位が発生している領域まで広がることを抑制できる固体撮像装置を製造することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る固体撮像装置の全体構成を模式的に示すブロック図である。
【図２】図１に示した固体撮像装置における６画素分の平面図である。
【図３】図１に示した固体撮像装置の画素部の断面図である。
【図４】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図５】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図６】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図７】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図８】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図９】本発明の実施の形態２に係る固体撮像装置の画素部の断面図である。
【図１０】図９に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１１】図９に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１２】本発明の実施の形態３に係る固体撮像装置の画素部の断面図である。
【図１３】図１２に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１４】図１２に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１５】本発明の実施の形態４に係る固体撮像装置の画素部の断面図である。
【図１６】図１５に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１７】図１５に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１８】従来の固体撮像装置の断面図である。
【発明を実施するための形態】
【００１５】
[実施の形態１]
１．固体撮像装置１の全体構成
実施の形態１に係る固体撮像装置１の全体構成について、図１を用いて説明する。
【００１６】
図１に示すように、固体撮像装置１では、画素領域６１に、複数の画素１００が、二次元配置、例えばマトリクス状（行列状）に配列されている。画素領域６１を囲むように、パルス発生回路６２と、垂直シフトレジスタ６３と、水平シフトレジスタ６４とが形成されている。垂直シフトレジスタ６３及び水平シフトレジスタ６４は、パルス発生回路６２からのタイミングパルスの印加に呼応して、各画素１００に対して、順次、駆動パルスを出力する。
２．画素１００の構成
図２は、図１に示した固体撮像装置１における一部領域として６画素分を示した平面図である。各画素１００同士は画素境界部４３で区画されており、各画素１００には、リセットゲート１０と、増幅トランジスタ１１と、ｎ型不純物拡散層の蓄積ダイオード１５と、ｎ型不純物拡散層のフローティングディフュージョン１６と、ｎ型不純物拡散層のリセットトランジスタドレイン１７と、転送ゲート１８と、コンタクト３１〜３４と、金属配線４５とが備えられている。
【００１７】
図３は、図１に示した固体撮像装置１の画素１００の断面図であり、図２のＡ―Ａ’断面を示している。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素１００を用いて説明する。図３に示すように、ｐ型ウェルが形成された半導体基板５内には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｒａｔｉｏｎ）１２が形成されている。各画素１００は、チャネルストッパー１３と、蓄積ダイオード１５と、フローティングディフュージョン１６と、リセットトランジスタドレイン１７とを備えている。
【００１８】
半導体基板５の上には、ゲート酸化膜１４と、層間絶縁膜２０とが順に積層されており、層間絶縁膜２０内には、リセットゲート１０と、転送ゲート１８と、増幅トランジスタゲート１９と、接続電極２３とが形成されている。
【００１９】
層間絶縁膜２０の上には、層間絶縁膜２１，２２が順に積層されており、層間絶縁膜２１，２２内には、配線２４，２５（例えば、ＡｌやＣｕで形成される）と接続電極２６とが形成されている。層間絶縁膜２０〜２２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてなる酸化膜によって形成される。
【００２０】
層間絶縁膜２２の上には、画素電極４０が画素毎に隙間を空けて形成されている。各画素電極４０の上には、赤色の光に対し分光感度を有する光電変換膜４１ａと、緑色の光に対し分光感度を有する光電変換膜４１ｂとが、交互かつ互いに隙間を有する状態で形成されている。なお、青色の光に対し分光感度を有する光電変換膜も固体撮像装置１には備わっているが、ベイヤー配列が採用されているため、図２におけるＡ―Ａ’断面である図３には表れていない。以降、分光感度が関係しない場合には、各色の光電変換膜を区別せずに、光電変換膜４１と総称する。
【００２１】
光電変換膜４１は、無機光導電膜等からなるｉ型の半導体材料により形成されており、赤色、緑色、青色の分光感度は、同一の半導体材料の組成比を変えることで調整している。無機光導電膜としてα―Ｓｉ膜を用いた場合、具体的には、光電変換膜４１の分光感度は、α―Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００２２】
光電変換膜４１上に、複数の画素に亘って、ｐ型のブロッキング層４２が形成されている。ブロッキング層４２は、光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。ブロッキング層４２の光電変換膜４１の隙間に相当する部位４２ｂは、光電変換膜４１の隙間に入り込み、光電変換膜４１の側面の全部を覆っている。また、ブロッキング層４２と画素電極４０とが接しないように、ブロッキング層４２と画素電極４０の側面との間には隙間が設けられており、この隙間には光電変換膜４１が存在している。
【００２３】
ブロッキング層４２の上には、複数の画素に亘って、透光性を有する上部電極として透明電極４４（例えば、ＩＴＯやＺｎＯにより形成される）が形成され、透明電極４４は、画素領域６１全体に拡がっている。光電変換膜４１の隙間である画素境界部４３では、光電変換膜４１の隙間に相当するブロッキング層の部位４２ｂを覆うように、透明電極４４が形成されている。
【００２４】
画素境界部４３における透明電極４４上に、金属配線４５が形成されている。金属配線４５の形状は画素領域６１におけるすべての隣接する画素の間を通り、全体平面視でメッシュ状をしている。さらに、画素領域６１を囲むように形成される、と言うことは、金属配線４５は画素領域６１の中央部から画素領域６１の周囲に向かって伸びており、金属配線４５は画素領域６１の中央部と画素領域６１の周囲とを繋ぐことになる。金属配線４５には、透明電極４４の材料よりも電気抵抗率が小さい材料が用いられる。なお、金属配線４５は受光部では無い画素境界部４３に設けられているため、金属配線４５が開口率を低下させることはない。そして、金属配線４５の最大許容幅は画素境界部４３の幅と同じである。
３．固体撮像装置１の駆動
入射した光は、光電変換膜４１で電荷に変換される。透明電極４４にはバイアス電圧が印加されており、発生した電荷は、透明電極４４と画素電極４０との間のバイアス電圧により、画素電極４０に引き寄せられ、画素電極４０から接続電極２３，２６を通って、蓄積ダイオード１５に一時蓄積される。次に、蓄積ダイオード１５から、転送ゲート１８の作用により、フローティングディフュージョン１６に転送蓄積される。このとき、信号電荷量に応じてフローティングディフュージョン１６の電位が変動し、この変動量が増幅トランジスタゲート１９を介して、増幅トランジスタ１１に伝わり、さらに増幅トランジスタ１１で増幅され、外部に信号として取り出される。
【００２５】
リセットトランジスタドレイン１７は、電源電圧端子Ｖｄｄに電気的に接続されている。そのため、リセットトランジスタドレイン１７の電位は常にＶｄｄである。リセットゲート１０をＯＮにすることにより、フローティングディフュージョン１６の電位は、リセットトランジスタドレイン１７の電位Ｖｄｄにリセットされる。
４．効果
光電変換膜４１とブロッキング層４２との接合部からｉ型の光電変換膜４１の範囲に空乏層が存在する。この構成では、ブロッキング層４２の光電変換膜４１の隙間に相当する部位４２ｂは、光電変換膜４１の隙間に入り込み、ｉ型の光電変換膜４１の側面の全部が、ｐ型のブロッキング層４２で覆われている。従って、空乏層の側面がブロッキング層４２で覆われており、空乏層が界面準位の発生している領域まで広がることはない。そのため、界面準位に起因した暗電流やトラップ性残像を抑制することができる。
【００２６】
さらに、カラーフィルターを用いず、各画素に所定の分光感度を有する光電変換膜４１を用いる構成となっているため、カラーフィルターによる光の吸収が無く、光損失を避けることができる。
【００２７】
また、金属配線４５が透明電極４４上に形成されることで、透明電極４４と金属配線４５とをまとめた合成抵抗が、透明電極４４のみの抵抗よりも小さくなる。よって、透明電極４４の抵抗が原因で大きくなっていた画素領域６１の中央部での電圧降下が小さくなり、画素領域６１の中央部での電圧降下を抑制することができる。これにより、画素領域６１の場所ごとに電圧降下の大きさが異なった場合に起きる、画質の劣化を軽減することができる。
【００２８】
加えて、光電変換膜４１は画素毎に分離されているので、分解能が高く混色や画素間リークが抑制でき、画質の劣化を軽減することができる。
５．固体撮像装置１の製造方法
本発明の実施の形態１における画素１００の製造方法について、図４〜８を用いて、要部となる工程を説明する。
【００２９】
図４（ａ）において、ｐ型の半導体基板５に、トランジスタや拡散層の素子を分離するＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１２を形成する。具体的には、半導体基板５をドライエッチングすることで分離領域となる深さ２００ｎｍ〜４００ｎｍの溝を形成する。形成した溝とＳｉ基板界面の欠陥領域を低減するために熱酸化等により、例えば、酸化膜厚１０ｎｍ〜２０ｎｍの犠牲酸化を行い、さらに、例えば１０ｋｅＶ〜２０ｋｅＶ、１×１０１３ｃｍ−２〜３×１０１３ｃｍ−２で、Ｂのイオン注入を行い、ｐ＋層のチャネルストッパー１３を形成する。次に、形成した溝の内を絶縁膜で埋め、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で平坦化することにより、ＳＴＩ１２を形成する。また、ｐ型の半導体基板５にＰやＡｓを、例えば、５０ｋｅＶ〜８０ｋｅＶ、１×１０１４ｃｍ−２ 〜 ２×１０１５ｃｍ−２で、イオン注入することにより、蓄積ダイオード１５やフローティングディフュージョン１６、及びリセットトランジスタドレイン１７の各ｎ型の不純物層を同時に形成する。熱酸化、またはプラズマ酸化等により、転送ゲート１８やリセットゲート１０を構成するトランジスタのゲート酸化膜となるゲート酸化膜１４を、例えば、５ｎｍ〜１０ｎｍ形成する。
【００３０】
次に、図４（ｂ）に示すように、熱ＣＶＤ、またはプラズマＣＶＤ等により、Ｐｏｌｙ−Ｓｉ膜を、例えば、１００ｎｍ〜２００ｎｍ堆積し、その後一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Ｐｏｌｙ−Ｓｉ膜を選択的にエッチングすることにより、Ｐｏｌｙ−Ｓｉ膜からなる転送ゲート１８や増幅トランジスタゲート１９やリセットゲート１０を形成する。
【００３１】
ここで、ゲート酸化膜１４形成後に、フローティングディフュージョン１６上の一部を開口し、Ｐｏｌｙ−Ｓｉ膜で構成される増幅トランジスタゲート１９を形成して、フローティングディフュージョン１６と増幅トランジスタゲート１９との電気的接続をとっている。
【００３２】
ＣＶＤ酸化膜よりなる層間絶縁膜２０を、例えば５００ｎｍ〜１０００ｎｍ形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術によって、所定の位置にコンタクト３１やコンタクト３２、及びコンタクト３３を形成する。開口されたコンタクト開口部にＷ（タングステン）のプラグを埋め込み、Ｗプラグの接続電極２３を形成し、蓄積ダイオード１５やリセットトランジスタドレイン１７との電気的接続を形成する。例えば２００ｎｍ〜３００ｎｍの膜厚のＡｌやＣｕ等よりなる配線２４と、ＣＶＤ酸化膜よりなる層間絶縁膜２１とを形成する。同様の繰り返しで、配線２５、層間絶縁膜２２を形成し、多層配線の形成を終了する。ここで、接続電極２３上にコンタクトを開口し、Ｗプラグを埋め込んで接続電極２６を形成する。
【００３３】
図５（ａ）において、層間絶縁膜２２形成後に、ＡｌやＷ、Ｍｏ（モリブデン）等よりなる金属膜を１００ｎｍ〜３００ｎｍ堆積し、一般的なフォトリソグラフィ技術とエッチング技術によって所定の形状の画素電極４０を形成する。画素電極４０は画素毎に隙間を空けて形成されており、この面積が画素の実効的な開口率を決定している。例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素間の分離幅が画素サイズの１／１０〜２／１０とすれば、開口率は約６４％〜約８１％と見積もられる。
【００３４】
図５（ｂ）において、画素電極４０形成後に、画素電極４０及び層間絶縁膜２２を覆うように、プラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００３５】
図６（ａ）において、光電変換膜４１ａ上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７０を形成する。光電変換膜４１ａの一画素毎の寸法は、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて、それぞれ０．９ｕｍ〜１．３ｕｍである。
【００３６】
図６（ｂ）において、レジストパターン７０をマスクに、一般的なエッチング技術によって光電変換膜４１ａをエッチングし、所定のパターンの光電変換膜４１ａを形成する。
図７（ａ）において、図５（ｂ）〜図６（ｂ）に記載したｉ型の光電変換膜４１ａの製造方法の繰り返しにより、各画素１００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ｂが画素毎に隙間を空けて形成される。なお、隣接する光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。また、隣接する互いの光電変換膜４１の間には隙間があり、各画素における光電変換膜４１が分離して形成されることにより、画素境界部４３が形成される。
【００３７】
図７（ｂ）において、光電変換膜４１の上面及び側面を覆うように、プラズマＣＶＤやスパッタで、ｉ型の光電変換膜４１のブロッキング層となるよう、所定のエネルギーギャップを有するα―Ｓｉ膜を１０ｎｍ〜１００ｎｍ堆積し、ｐ型のブロッキング層４２を複数の画素に亘って形成する。ブロッキング層４２は光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。
【００３８】
図８（ａ）において、光電変換膜４１上に形成されたブロッキング層４２の上に、スパッタやＣＶＤでＩＴＯやＺｎＯよりなる透明電極４４を数１０ｎｍ〜数１００ｎｍ形成する。ブロッキング層４２の部位４２ａと部位４２ｂは、どちらも透明電極４４によって覆われている。
【００３９】
図８（ｂ）において、透明電極４４の上に、スパッタやＣＶＤで金属配線４５を１００ｎｍ〜３００ｎｍ堆積する。次に、一般的なフォトリソグラフィ技術によって、金属配線４５の上に所定のレジストパターン７１を形成する。レジストパターン７１をマスクに、一般的なエッチング技術によって金属配線４５をエッチングし、透明電極４４上にメッシュ状の金属配線４５を形成する。これにより、図３に記載された固体撮像素子となる。
【００４０】
この工程以降において、オンチップマイクロレンズが形成されて、固体撮像素子の製造が終了するが、本発明の主眼ではないので、説明は省略する。
[実施の形態２]
１．画素２００の構成
図９は、本発明の実施の形態２における、固体撮像装置１の画素２００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素２００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００４１】
各画素２００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、絶縁膜４６とを備える。
各光電変換膜４１ａ、４１ｂは、画素毎に隙間を空けて形成されており、そのうち少なくとも２つが異なる分光感度特性を有している。光電変換膜４１の上には、ブロッキング層４２が複数の画素に亘って形成されている。ブロッキング層４２は光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。光電変換膜４１の側面の上半分は、ブロッキング層４２の光電変換膜４１の間の隙間に相当する部位４２ｂで覆われている。光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っている。ここで、「上半分」「下半分」というのは、厳密に上下二分の一に分かれていることを示しておらず、光電変換膜４１を上下二つに分けたそれぞれの部分を示す。すなわち、光電変換膜４１の下半分の層間絶縁膜２２からの高さは、光電変換膜４１の層間絶縁膜２２からの高さの二分の一から多少上下しても構わない。絶縁膜４６を、光電変換膜４１の層間絶縁膜２２からの高さの二分の一より高く形成すれば、後のブロッキング層４２、透明電極４４および金属配線４５を容易に埋め込むことができる。また、絶縁膜４６を、光電変換膜４１の層間絶縁膜２２からの高さの二分の一より低く形成すれば、後のブロッキング層４２、透明電極４４および金属配線４５を深くまで形成できるため、光電変換膜４１による光電変換効率を向上できる。
【００４２】
絶縁膜４６の層間絶縁膜２２からの高さは、画素電極４０の層間絶縁膜２２からの高さより高く形成されている。これは、画素電極４０とｐ型のブロッキング層４２とが接し、ショートすることを防ぐためである。また、光電変換膜４１の透明電極４４上に、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、光電変換膜４１間の隙間の下半分に絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っていることで、画素電極４０の両端が画素境界部４３に接する箇所まで形成することができる。すなわち、画素電極４０を実施の形態１より、幅広く形成することができる。画素電極４０が大きくなると、光電変換膜４１で変換された信号電荷を多く拾うことができ、多くの信号電荷の出力につながり、固体撮像装置１の感度が向上する。
３．製造方法
本発明の実施の形態２における画素２００の製造方法について、本発明の実施の形態１との差異を中心に、要部となる工程を、図１０及び図１１を用いて説明する。
【００４３】
図１０（ａ）において、画素電極４０を画素毎に形成した後に、画素電極４０上にプラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。光電変換膜４１ａ上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７２を形成する。
【００４４】
図１０（ｂ）において、レジストパターン７２をマスクに、一般的なエッチング技術によって光電変換膜４１ａをエッチングし、所定のパターンの光電変換膜４１ａを画素毎に隙間を空けて形成する。この光電変換膜４１ａは、実施の形態１のものとは異なり、光電変換膜４１ａの両端が、画素電極４０の両端と一致するよう形成される。
【００４５】
図１１（ａ）において、図１０（ａ）〜図１０（ｂ）に記載したｉ型の光電変換膜４１ａの製造方法が繰り返され、各画素２００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ａ、４１ｂが形成される。なお、各光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。
また、光電変換膜４１ａ、４１ｂを画素電極４０よりも小さくすることも可能である。すなわち、画素電極４０を光電変換膜４１ａ、４１ｂより大きく形成することで、感度を向上させることが可能である。本実施形態においては、後に絶縁膜４６が形成されるために、画素電極４０が光電変換膜４１ａ、４１ｂより大きくてもブロッキング層４２や透明電極４４と接触することはないからである。すなわち、画素電極４０を形成するときのマスクパターンと光電変換膜４１ａや光電変換膜４１ｂを形成するときのマスクパターンとの合わせズレなどに対しても効果を発揮するものである。
【００４６】
図１１（ｂ）において、光電変換膜４１間の隙間を埋め込むようにＣＶＤ酸化膜よりなる絶縁膜４６を形成し、その結果、光電変換膜４１の下半分を絶縁膜４６が覆うこととなる。各画素が分離して形成されることにより、画素境界部４３が形成される。ここで、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素境界部４３の分離幅が画素サイズの１／１０とすれば、０．１ｕｍ〜０．１４ｕｍとなる。
この工程以降の工程の製造法は、本発明の実施の形態１と同様に、ブロッキング層４２、透明電極４４、金属配線４５、オンチップマイクロレンズ（不図示）を形成するのみなので、説明を省略する。
[実施の形態３]
１．構成
図１２は、本発明の実施の形態３における、固体撮像装置１の画素３００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素３００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００４７】
各画素３００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、ｎ型のブロッキング層４７とを備える。
各光電変換膜４１ａ、４１ｂは、そのうち少なくとも２つが異なる分光感度特性を有しており、光電変換膜４１の上にはｐ型のブロッキング層４２が複数の画素に亘って形成されている。また、光電変換膜４１は、画素毎に形成された各画素電極４０の上に形成され、隣接する互いの光電変換膜４１ａ、４１ｂ間に隙間を有している。光電変換膜４１の側面の全部は、ｐ型のブロッキング層４２で覆われている。
【００４８】
さらに、ｎ型ブロッキング層４７は、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。ｎ型ブロッキング層４７は、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成されている。すなわち、画素電極４０の上面及び側面の全部は、ｎ型のブロッキング層４７で覆われている。なお、光電変換膜４１の透明電極４４上には、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿され、さらに、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成されている。そのため、光電変換膜４１は画素電極４０に接していない。よって、光電変換膜４１の光導電膜特性が改善され、暗電流が改善し、画質が向上する。
３．製造方法
次に、以上のように構成された本発明の実施の形態３における画素３００の製造方法について、本発明の実施の形態１との差異を中心に、図１３及び図１４を用いて説明する。
【００４９】
図１３（ａ）において、層間絶縁膜２２の上に、画素毎に画素電極４０を形成する。
図１３（ｂ）において、各画素電極４０及び層間絶縁膜２２上に、プラズマＣＶＤやスパッタで、ｉ型の光電変換膜のブロッキング層になるよう、所定のエネルギーギャップを有するα―Ｓｉ膜を数１０ｎｍ〜数１００ｎｍ堆積し、ｎ型のブロッキング層４７を形成する。所定のエネルギーギャップは、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００５０】
図１４（ａ）において、ブロッキング層４７上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７３を形成する。
図１４（ｂ）において、レジストパターン７３をマスクに、一般的なエッチング技術によってブロッキング層４７をエッチングし、画素電極４０上に所定のパターンのブロッキング層４７を形成する。この時、ブロッキング層４７は、画素電極４０の上面及び側面を覆うように形成される。その後、画素電極４０上に光電変換膜４１を形成すると、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿され、さらに、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成される、という構成となる。
【００５１】
この工程以降の工程の製造法は、本発明の実施の形態１と同じなので説明を省略する。
[実施の形態４]
１．構成
図１５は、本発明の実施の形態４における、固体撮像装置１の画素４００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素４００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００５２】
各画素４００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、絶縁膜４６と、ｎ型のブロッキング層４７とを備える。
【００５３】
各光電変換膜４１ａ、４１ｂは画素毎に隙間を空けて形成されており、そのうち少なくとも２つが、異なる分光感度特性を有している。光電変換膜４１の上にはｐ型のブロッキング層４２が複数の画素に亘って形成されている。隣接する互いの光電変換膜４１の間には隙間がある。ｐ型のブロッキング層４２は、光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。
【００５４】
光電変換膜４１の側面の上半分が、ｐ型のブロッキング層４２の光電変換膜４１の間の隙間に相当する部位４２ｂで覆われている。光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っている。
【００５５】
絶縁膜４６の層間絶縁膜２２からの高さは、画素電極４０の層間絶縁膜２２からの高さより高く形成されている。さらに、ｎ型ブロッキング層４７は、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。また、光電変換膜４１の透明電極４４上には、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っているため、画素電極４０の両端が画素境界部４３に接するよう、画素電極４０を形成することができる。すなわち、画素電極４０を実施の形態１よりも大きく形成することができる。画素電極４０が大きくなると、光電変換膜４１で変換された信号電荷を多く拾うことができ、多くの信号電荷の出力につながり、固体撮像装置１の感度が向上する。
【００５６】
この構成では、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。そのため、光電変換膜４１は画素電極４０に接していない。よって、光電変換膜４１の光導電膜特性が改善され、暗電流が改善し、画質が向上する。
３．製造方法
次に、以上のように構成された本発明の実施の形態４における画素４００の製造方法について、本発明の実施の形態１から３との差異を中心に、図１６及び図１７を用いて説明する。
【００５７】
図１６（ａ）において、実施例3に示したように、画素電極４０及び層間絶縁膜２２上に、ｎ型のブロッキング層４７を形成した後、ブロッキング層４７上に一般的なフォトリソグラフィ技術によって所定のレジストパターン７４を形成する。
【００５８】
図１６（ｂ）において、レジストパターン７４をマスクに、一般的なエッチング技術によってブロッキング層４７をエッチングし、各画素電極４０上に所定のパターンのブロッキング層４７を形成する。この時、ブロッキング層４７は画素電極４０の上面のみを覆う形状とする。
【００５９】
図１７（ａ）において、ブロッキング層４７を形成した後、ブロッキング層４７上にプラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。その後、実施の形態１等に示したｉ型の光電変換膜４１ａの製造方法が繰り返され、各画素４００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ａ、４１ｂが画素毎に隙間を空けて形成される。なお、各光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。この工程により、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されることとなる。
【００６０】
また、隣接する画素における互いの光電変換膜４１の間には隙間があり、各画素における光電変換膜４１が分離して形成されることにより、画素境界部４３が形成される。ここで、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素境界部の分離幅が画素サイズの１／１０とすれば、０．１０ｕｍ〜０．１４ｕｍとなる。
【００６１】
図１７（ｂ）において、光電変換膜４１間の隙間を埋め込むようにＣＶＤ酸化膜よりなる絶縁膜４６を形成し、その結果、光電変換膜４１の下半分を絶縁膜４６が覆うこととなる。
この工程以降の工程の製造法は、本発明の実施の形態１と同じなので説明を省略する。
［変形例］
１．走査回路
走査回路として、例えば、ＭＯＳ走査回路、ＣＣＤ等、任意の走査回路を用いても良い。
２．金属配線
実施の形態では、金属配線の形状をすべての隣接する画素を通るというメッシュ状としてきたが、例えば、ストライプ状等他の配線形状を採っても良い。また、金属配線４５の材料は、銅、アルミニウムなどの他にＷ、Ｍｏ、Ｔｉ等も選択できる。
３．光電変換膜
実施の形態では、画素毎の分光感度を異ならせるため、光電変換膜４１の分光感度を異ならせているが、本発明ではこれに限らない。例えば、画素毎に分光感度の異なるカラーフィルターを用いれば、画素毎の分光感度を異ならせることができる。このようにすれば、異なる色での画素であっても光電変換膜４１を共通のもので形成でき、工程を簡素化できる。
４．その他
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態に係る固体撮像装置１の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。そして、技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。
【００６２】
例えば、画素の配置については、実施の形態で示したマトリクス状（行列状）の配列の他に、画素を４５°回転させ配列するといった構成を取ることができる。
【産業上の利用可能性】
【００６３】
本発明は、デジタルカメラ等に利用でき、画質の劣化が抑制された固体撮像装置を実現するのに有用である。
【符号の説明】
【００６４】
１ 固体撮像装置
５ 半導体基板
１５ 蓄積ダイオード
１６ フローティングディフュージョン
１００，２００，３００，４００ 画素
９００ 画素部
【技術分野】
【０００１】
本発明は、光電変換膜が半導体基板上に積層された積層型の固体撮像装置に関する。
【背景技術】
【０００２】
従来の積層型固体撮像装置として、例えば図１８に示すように、画素部９００が、ｐ型の半導体基板３０５と、エミッタ電極３１０と、ｐ型のベース層３１５と、ｎ＋型のエミッタ層３２０と、ベース電極３２５と、絶縁膜３４７と、透明電極３４４と、下側電極３４０と、ｉ型の光電変換膜３４１と、ｐ型のブロッキング層３４２とを備えたものがある。そして、この固体撮像装置においては、隣接する画素における光電変換膜３４１の間に隙間がある。また、光電変換膜３４１の上面には、ブロッキング層３４２が形成されており、光電変換膜３４１及びブロッキング層３４２の側面は絶縁膜３４７で覆われている。
【０００３】
光電変換膜３４１で生成された信号電荷は、下側電極３４０を通り、ベース電極３２５を介してベース層３１５に移動し、ベース層３１５の電位を低下させる。この際、透明電極３４４には負パルスが印加されている。そして、所定の蓄積時間後に、エミッタ電極３１０を信号読み出し用の容量に接続し、透明電極３４４に正パルスを印加することにより、ベース層３１５の信号電荷がエミッタ層３２０を通して読み出し容量（不図示）に読み出しされる。その後、信号電荷は増幅器（不図示）を介して外部へ出力される。外部への信号電荷の出力の際に、ＭＯＳトランジスタが用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−２７５６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の積層型固体撮像装置では、ｉ型の光電変換膜とｐ型のブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及びｐ型のブロッキング層の側面に生ずる界面準位が発生している領域まで広がってしまうという課題がある。これは、空乏層が絶縁膜と半導体との界面に接していることにより生ずる。界面準位は表面準位とも呼ばれ、異なる物質の界面に発生する、電子や正孔を捕獲したり放出したりするエネルギー準位である。界面準位は、エネルギー的に価電子帯と伝導帯との間に位置するため、界面準位と価電子帯または伝導帯との間のエネルギーは、価電子帯と伝導帯との間のエネルギーより小さく、電荷が熱によって移動しやすくなる。
【０００６】
信号電荷として読み出される電荷は、空乏層に存在する電荷である。また、空乏層が、光電変換膜及びブロッキング層の側面に存在する界面準位の発生している領域に広がると、空乏層内に多数の界面準位が含まれることとなる。すると、空乏層内の価電子帯にあった電荷が、価電子帯から界面準位へ熱励起され、その後、界面準位から伝導帯に励起され、信号電荷として読み出されることがある。この信号電荷の読み出しは、光が入射していなくても起きる現象であり、暗電流と呼ばれる。また、空乏層内の伝導帯から界面準位にトラップされた電荷が、本来の読み出しフレームから遅れたタイミングで伝導帯に励起され、信号電荷として読み出されることがある。この信号電荷の読み出しは、残像の原因となる。これら暗電流及び残像により、出力画像の画質が劣化してしまう。
【０００７】
本発明は、上記問題の解決を図るべくなされたものであって、ｉ型の光電変換膜と不純物半導体材料からなるブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料からなるブロッキング層の側面に生ずる界面準位が発生している領域まで広がってしまうことを抑制できる固体撮像装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る固体撮像装置は、複数の画素が二次元配置されてなる固体撮像装置であって、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、真性半導体材料からなり、画素毎に、隙間を空けて、前記各下部電極上に形成された光電変換膜と、不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部を覆っているブロッキング層と、前記ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極とを有することを特徴とする。
【０００９】
また、本発明に係る固体撮像装置の製造方法は、複数の画素が二次元配置されてなる固体撮像装置の製造方法であって、半導体基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜上に、画素毎に隙間を空けて下部電極を形成する工程と、前記各下部電極の上に、画素毎に、隙間を空けて、光電変換膜を形成する工程と、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部とを覆うよう、不純物半導体材料からなるブロッキング層を形成する工程と、前記ブロッキング層の上に、複数の画素に亘って、透光性を有する上部電極を形成する工程とを含むことを特徴とする固体撮像装置の製造方法。
【発明の効果】
【００１０】
本発明に係る固体撮像装置では、ブロッキング層が光電変換膜の側面の一部または全部を覆っている。すなわち、ブロッキング層と光電変換膜との接合部からｉ型の光電変換膜の範囲に存在する空乏層の側面が、ブロッキング層により覆われている。そのため、空乏層がブロッキング層と透光性を有する上部電極との側面に発生する界面準位に接触しない。
【００１１】
このように、ブロッキング層が光電変換膜の側面の一部または全部を覆っていることで、空乏層と界面準位が接することを防止でき、その結果、界面準位の影響を低減し、暗電流やトラップ性残像の発生を抑制できる。そして、ｉ型の光電変換膜と不純物半導体材料からなるブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料からなるブロッキング層の側面に生ずる界面準位が発生している領域まで広がることを抑制することができる。
【００１２】
さらに、本発明に係る固体撮像装置では、ブロッキング層が光電変換膜の上面を覆っており、光電変換膜で発生した信号電荷を、光電変換膜内に留めておくことができる。そのため、信号電荷の移動効率を向上させることができる。
【００１３】
また、本発明の製造方法によるとｉ型の光電変換膜と不純物半導体材料で形成されたブロッキング層との接合部からｉ型の光電変換膜の範囲に存在する空乏層が、ｉ型の光電変換膜及び不純物半導体材料で形成されたブロッキング層の側面に生ずる界面準位が発生している領域まで広がることを抑制できる固体撮像装置を製造することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る固体撮像装置の全体構成を模式的に示すブロック図である。
【図２】図１に示した固体撮像装置における６画素分の平面図である。
【図３】図１に示した固体撮像装置の画素部の断面図である。
【図４】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図５】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図６】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図７】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図８】図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図９】本発明の実施の形態２に係る固体撮像装置の画素部の断面図である。
【図１０】図９に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１１】図９に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１２】本発明の実施の形態３に係る固体撮像装置の画素部の断面図である。
【図１３】図１２に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１４】図１２に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１５】本発明の実施の形態４に係る固体撮像装置の画素部の断面図である。
【図１６】図１５に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１７】図１５に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。
【図１８】従来の固体撮像装置の断面図である。
【発明を実施するための形態】
【００１５】
[実施の形態１]
１．固体撮像装置１の全体構成
実施の形態１に係る固体撮像装置１の全体構成について、図１を用いて説明する。
【００１６】
図１に示すように、固体撮像装置１では、画素領域６１に、複数の画素１００が、二次元配置、例えばマトリクス状（行列状）に配列されている。画素領域６１を囲むように、パルス発生回路６２と、垂直シフトレジスタ６３と、水平シフトレジスタ６４とが形成されている。垂直シフトレジスタ６３及び水平シフトレジスタ６４は、パルス発生回路６２からのタイミングパルスの印加に呼応して、各画素１００に対して、順次、駆動パルスを出力する。
２．画素１００の構成
図２は、図１に示した固体撮像装置１における一部領域として６画素分を示した平面図である。各画素１００同士は画素境界部４３で区画されており、各画素１００には、リセットゲート１０と、増幅トランジスタ１１と、ｎ型不純物拡散層の蓄積ダイオード１５と、ｎ型不純物拡散層のフローティングディフュージョン１６と、ｎ型不純物拡散層のリセットトランジスタドレイン１７と、転送ゲート１８と、コンタクト３１〜３４と、金属配線４５とが備えられている。
【００１７】
図３は、図１に示した固体撮像装置１の画素１００の断面図であり、図２のＡ―Ａ’断面を示している。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素１００を用いて説明する。図３に示すように、ｐ型ウェルが形成された半導体基板５内には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｒａｔｉｏｎ）１２が形成されている。各画素１００は、チャネルストッパー１３と、蓄積ダイオード１５と、フローティングディフュージョン１６と、リセットトランジスタドレイン１７とを備えている。
【００１８】
半導体基板５の上には、ゲート酸化膜１４と、層間絶縁膜２０とが順に積層されており、層間絶縁膜２０内には、リセットゲート１０と、転送ゲート１８と、増幅トランジスタゲート１９と、接続電極２３とが形成されている。
【００１９】
層間絶縁膜２０の上には、層間絶縁膜２１，２２が順に積層されており、層間絶縁膜２１，２２内には、配線２４，２５（例えば、ＡｌやＣｕで形成される）と接続電極２６とが形成されている。層間絶縁膜２０〜２２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてなる酸化膜によって形成される。
【００２０】
層間絶縁膜２２の上には、画素電極４０が画素毎に隙間を空けて形成されている。各画素電極４０の上には、赤色の光に対し分光感度を有する光電変換膜４１ａと、緑色の光に対し分光感度を有する光電変換膜４１ｂとが、交互かつ互いに隙間を有する状態で形成されている。なお、青色の光に対し分光感度を有する光電変換膜も固体撮像装置１には備わっているが、ベイヤー配列が採用されているため、図２におけるＡ―Ａ’断面である図３には表れていない。以降、分光感度が関係しない場合には、各色の光電変換膜を区別せずに、光電変換膜４１と総称する。
【００２１】
光電変換膜４１は、無機光導電膜等からなるｉ型の半導体材料により形成されており、赤色、緑色、青色の分光感度は、同一の半導体材料の組成比を変えることで調整している。無機光導電膜としてα―Ｓｉ膜を用いた場合、具体的には、光電変換膜４１の分光感度は、α―Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００２２】
光電変換膜４１上に、複数の画素に亘って、ｐ型のブロッキング層４２が形成されている。ブロッキング層４２は、光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。ブロッキング層４２の光電変換膜４１の隙間に相当する部位４２ｂは、光電変換膜４１の隙間に入り込み、光電変換膜４１の側面の全部を覆っている。また、ブロッキング層４２と画素電極４０とが接しないように、ブロッキング層４２と画素電極４０の側面との間には隙間が設けられており、この隙間には光電変換膜４１が存在している。
【００２３】
ブロッキング層４２の上には、複数の画素に亘って、透光性を有する上部電極として透明電極４４（例えば、ＩＴＯやＺｎＯにより形成される）が形成され、透明電極４４は、画素領域６１全体に拡がっている。光電変換膜４１の隙間である画素境界部４３では、光電変換膜４１の隙間に相当するブロッキング層の部位４２ｂを覆うように、透明電極４４が形成されている。
【００２４】
画素境界部４３における透明電極４４上に、金属配線４５が形成されている。金属配線４５の形状は画素領域６１におけるすべての隣接する画素の間を通り、全体平面視でメッシュ状をしている。さらに、画素領域６１を囲むように形成される、と言うことは、金属配線４５は画素領域６１の中央部から画素領域６１の周囲に向かって伸びており、金属配線４５は画素領域６１の中央部と画素領域６１の周囲とを繋ぐことになる。金属配線４５には、透明電極４４の材料よりも電気抵抗率が小さい材料が用いられる。なお、金属配線４５は受光部では無い画素境界部４３に設けられているため、金属配線４５が開口率を低下させることはない。そして、金属配線４５の最大許容幅は画素境界部４３の幅と同じである。
３．固体撮像装置１の駆動
入射した光は、光電変換膜４１で電荷に変換される。透明電極４４にはバイアス電圧が印加されており、発生した電荷は、透明電極４４と画素電極４０との間のバイアス電圧により、画素電極４０に引き寄せられ、画素電極４０から接続電極２３，２６を通って、蓄積ダイオード１５に一時蓄積される。次に、蓄積ダイオード１５から、転送ゲート１８の作用により、フローティングディフュージョン１６に転送蓄積される。このとき、信号電荷量に応じてフローティングディフュージョン１６の電位が変動し、この変動量が増幅トランジスタゲート１９を介して、増幅トランジスタ１１に伝わり、さらに増幅トランジスタ１１で増幅され、外部に信号として取り出される。
【００２５】
リセットトランジスタドレイン１７は、電源電圧端子Ｖｄｄに電気的に接続されている。そのため、リセットトランジスタドレイン１７の電位は常にＶｄｄである。リセットゲート１０をＯＮにすることにより、フローティングディフュージョン１６の電位は、リセットトランジスタドレイン１７の電位Ｖｄｄにリセットされる。
４．効果
光電変換膜４１とブロッキング層４２との接合部からｉ型の光電変換膜４１の範囲に空乏層が存在する。この構成では、ブロッキング層４２の光電変換膜４１の隙間に相当する部位４２ｂは、光電変換膜４１の隙間に入り込み、ｉ型の光電変換膜４１の側面の全部が、ｐ型のブロッキング層４２で覆われている。従って、空乏層の側面がブロッキング層４２で覆われており、空乏層が界面準位の発生している領域まで広がることはない。そのため、界面準位に起因した暗電流やトラップ性残像を抑制することができる。
【００２６】
さらに、カラーフィルターを用いず、各画素に所定の分光感度を有する光電変換膜４１を用いる構成となっているため、カラーフィルターによる光の吸収が無く、光損失を避けることができる。
【００２７】
また、金属配線４５が透明電極４４上に形成されることで、透明電極４４と金属配線４５とをまとめた合成抵抗が、透明電極４４のみの抵抗よりも小さくなる。よって、透明電極４４の抵抗が原因で大きくなっていた画素領域６１の中央部での電圧降下が小さくなり、画素領域６１の中央部での電圧降下を抑制することができる。これにより、画素領域６１の場所ごとに電圧降下の大きさが異なった場合に起きる、画質の劣化を軽減することができる。
【００２８】
加えて、光電変換膜４１は画素毎に分離されているので、分解能が高く混色や画素間リークが抑制でき、画質の劣化を軽減することができる。
５．固体撮像装置１の製造方法
本発明の実施の形態１における画素１００の製造方法について、図４〜８を用いて、要部となる工程を説明する。
【００２９】
図４（ａ）において、ｐ型の半導体基板５に、トランジスタや拡散層の素子を分離するＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１２を形成する。具体的には、半導体基板５をドライエッチングすることで分離領域となる深さ２００ｎｍ〜４００ｎｍの溝を形成する。形成した溝とＳｉ基板界面の欠陥領域を低減するために熱酸化等により、例えば、酸化膜厚１０ｎｍ〜２０ｎｍの犠牲酸化を行い、さらに、例えば１０ｋｅＶ〜２０ｋｅＶ、１×１０１３ｃｍ−２〜３×１０１３ｃｍ−２で、Ｂのイオン注入を行い、ｐ＋層のチャネルストッパー１３を形成する。次に、形成した溝の内を絶縁膜で埋め、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で平坦化することにより、ＳＴＩ１２を形成する。また、ｐ型の半導体基板５にＰやＡｓを、例えば、５０ｋｅＶ〜８０ｋｅＶ、１×１０１４ｃｍ−２ 〜 ２×１０１５ｃｍ−２で、イオン注入することにより、蓄積ダイオード１５やフローティングディフュージョン１６、及びリセットトランジスタドレイン１７の各ｎ型の不純物層を同時に形成する。熱酸化、またはプラズマ酸化等により、転送ゲート１８やリセットゲート１０を構成するトランジスタのゲート酸化膜となるゲート酸化膜１４を、例えば、５ｎｍ〜１０ｎｍ形成する。
【００３０】
次に、図４（ｂ）に示すように、熱ＣＶＤ、またはプラズマＣＶＤ等により、Ｐｏｌｙ−Ｓｉ膜を、例えば、１００ｎｍ〜２００ｎｍ堆積し、その後一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Ｐｏｌｙ−Ｓｉ膜を選択的にエッチングすることにより、Ｐｏｌｙ−Ｓｉ膜からなる転送ゲート１８や増幅トランジスタゲート１９やリセットゲート１０を形成する。
【００３１】
ここで、ゲート酸化膜１４形成後に、フローティングディフュージョン１６上の一部を開口し、Ｐｏｌｙ−Ｓｉ膜で構成される増幅トランジスタゲート１９を形成して、フローティングディフュージョン１６と増幅トランジスタゲート１９との電気的接続をとっている。
【００３２】
ＣＶＤ酸化膜よりなる層間絶縁膜２０を、例えば５００ｎｍ〜１０００ｎｍ形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術によって、所定の位置にコンタクト３１やコンタクト３２、及びコンタクト３３を形成する。開口されたコンタクト開口部にＷ（タングステン）のプラグを埋め込み、Ｗプラグの接続電極２３を形成し、蓄積ダイオード１５やリセットトランジスタドレイン１７との電気的接続を形成する。例えば２００ｎｍ〜３００ｎｍの膜厚のＡｌやＣｕ等よりなる配線２４と、ＣＶＤ酸化膜よりなる層間絶縁膜２１とを形成する。同様の繰り返しで、配線２５、層間絶縁膜２２を形成し、多層配線の形成を終了する。ここで、接続電極２３上にコンタクトを開口し、Ｗプラグを埋め込んで接続電極２６を形成する。
【００３３】
図５（ａ）において、層間絶縁膜２２形成後に、ＡｌやＷ、Ｍｏ（モリブデン）等よりなる金属膜を１００ｎｍ〜３００ｎｍ堆積し、一般的なフォトリソグラフィ技術とエッチング技術によって所定の形状の画素電極４０を形成する。画素電極４０は画素毎に隙間を空けて形成されており、この面積が画素の実効的な開口率を決定している。例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素間の分離幅が画素サイズの１／１０〜２／１０とすれば、開口率は約６４％〜約８１％と見積もられる。
【００３４】
図５（ｂ）において、画素電極４０形成後に、画素電極４０及び層間絶縁膜２２を覆うように、プラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００３５】
図６（ａ）において、光電変換膜４１ａ上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７０を形成する。光電変換膜４１ａの一画素毎の寸法は、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて、それぞれ０．９ｕｍ〜１．３ｕｍである。
【００３６】
図６（ｂ）において、レジストパターン７０をマスクに、一般的なエッチング技術によって光電変換膜４１ａをエッチングし、所定のパターンの光電変換膜４１ａを形成する。
図７（ａ）において、図５（ｂ）〜図６（ｂ）に記載したｉ型の光電変換膜４１ａの製造方法の繰り返しにより、各画素１００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ｂが画素毎に隙間を空けて形成される。なお、隣接する光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。また、隣接する互いの光電変換膜４１の間には隙間があり、各画素における光電変換膜４１が分離して形成されることにより、画素境界部４３が形成される。
【００３７】
図７（ｂ）において、光電変換膜４１の上面及び側面を覆うように、プラズマＣＶＤやスパッタで、ｉ型の光電変換膜４１のブロッキング層となるよう、所定のエネルギーギャップを有するα―Ｓｉ膜を１０ｎｍ〜１００ｎｍ堆積し、ｐ型のブロッキング層４２を複数の画素に亘って形成する。ブロッキング層４２は光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。
【００３８】
図８（ａ）において、光電変換膜４１上に形成されたブロッキング層４２の上に、スパッタやＣＶＤでＩＴＯやＺｎＯよりなる透明電極４４を数１０ｎｍ〜数１００ｎｍ形成する。ブロッキング層４２の部位４２ａと部位４２ｂは、どちらも透明電極４４によって覆われている。
【００３９】
図８（ｂ）において、透明電極４４の上に、スパッタやＣＶＤで金属配線４５を１００ｎｍ〜３００ｎｍ堆積する。次に、一般的なフォトリソグラフィ技術によって、金属配線４５の上に所定のレジストパターン７１を形成する。レジストパターン７１をマスクに、一般的なエッチング技術によって金属配線４５をエッチングし、透明電極４４上にメッシュ状の金属配線４５を形成する。これにより、図３に記載された固体撮像素子となる。
【００４０】
この工程以降において、オンチップマイクロレンズが形成されて、固体撮像素子の製造が終了するが、本発明の主眼ではないので、説明は省略する。
[実施の形態２]
１．画素２００の構成
図９は、本発明の実施の形態２における、固体撮像装置１の画素２００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素２００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００４１】
各画素２００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、絶縁膜４６とを備える。
各光電変換膜４１ａ、４１ｂは、画素毎に隙間を空けて形成されており、そのうち少なくとも２つが異なる分光感度特性を有している。光電変換膜４１の上には、ブロッキング層４２が複数の画素に亘って形成されている。ブロッキング層４２は光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。光電変換膜４１の側面の上半分は、ブロッキング層４２の光電変換膜４１の間の隙間に相当する部位４２ｂで覆われている。光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っている。ここで、「上半分」「下半分」というのは、厳密に上下二分の一に分かれていることを示しておらず、光電変換膜４１を上下二つに分けたそれぞれの部分を示す。すなわち、光電変換膜４１の下半分の層間絶縁膜２２からの高さは、光電変換膜４１の層間絶縁膜２２からの高さの二分の一から多少上下しても構わない。絶縁膜４６を、光電変換膜４１の層間絶縁膜２２からの高さの二分の一より高く形成すれば、後のブロッキング層４２、透明電極４４および金属配線４５を容易に埋め込むことができる。また、絶縁膜４６を、光電変換膜４１の層間絶縁膜２２からの高さの二分の一より低く形成すれば、後のブロッキング層４２、透明電極４４および金属配線４５を深くまで形成できるため、光電変換膜４１による光電変換効率を向上できる。
【００４２】
絶縁膜４６の層間絶縁膜２２からの高さは、画素電極４０の層間絶縁膜２２からの高さより高く形成されている。これは、画素電極４０とｐ型のブロッキング層４２とが接し、ショートすることを防ぐためである。また、光電変換膜４１の透明電極４４上に、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、光電変換膜４１間の隙間の下半分に絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っていることで、画素電極４０の両端が画素境界部４３に接する箇所まで形成することができる。すなわち、画素電極４０を実施の形態１より、幅広く形成することができる。画素電極４０が大きくなると、光電変換膜４１で変換された信号電荷を多く拾うことができ、多くの信号電荷の出力につながり、固体撮像装置１の感度が向上する。
３．製造方法
本発明の実施の形態２における画素２００の製造方法について、本発明の実施の形態１との差異を中心に、要部となる工程を、図１０及び図１１を用いて説明する。
【００４３】
図１０（ａ）において、画素電極４０を画素毎に形成した後に、画素電極４０上にプラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。光電変換膜４１ａ上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７２を形成する。
【００４４】
図１０（ｂ）において、レジストパターン７２をマスクに、一般的なエッチング技術によって光電変換膜４１ａをエッチングし、所定のパターンの光電変換膜４１ａを画素毎に隙間を空けて形成する。この光電変換膜４１ａは、実施の形態１のものとは異なり、光電変換膜４１ａの両端が、画素電極４０の両端と一致するよう形成される。
【００４５】
図１１（ａ）において、図１０（ａ）〜図１０（ｂ）に記載したｉ型の光電変換膜４１ａの製造方法が繰り返され、各画素２００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ａ、４１ｂが形成される。なお、各光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。
また、光電変換膜４１ａ、４１ｂを画素電極４０よりも小さくすることも可能である。すなわち、画素電極４０を光電変換膜４１ａ、４１ｂより大きく形成することで、感度を向上させることが可能である。本実施形態においては、後に絶縁膜４６が形成されるために、画素電極４０が光電変換膜４１ａ、４１ｂより大きくてもブロッキング層４２や透明電極４４と接触することはないからである。すなわち、画素電極４０を形成するときのマスクパターンと光電変換膜４１ａや光電変換膜４１ｂを形成するときのマスクパターンとの合わせズレなどに対しても効果を発揮するものである。
【００４６】
図１１（ｂ）において、光電変換膜４１間の隙間を埋め込むようにＣＶＤ酸化膜よりなる絶縁膜４６を形成し、その結果、光電変換膜４１の下半分を絶縁膜４６が覆うこととなる。各画素が分離して形成されることにより、画素境界部４３が形成される。ここで、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素境界部４３の分離幅が画素サイズの１／１０とすれば、０．１ｕｍ〜０．１４ｕｍとなる。
この工程以降の工程の製造法は、本発明の実施の形態１と同様に、ブロッキング層４２、透明電極４４、金属配線４５、オンチップマイクロレンズ（不図示）を形成するのみなので、説明を省略する。
[実施の形態３]
１．構成
図１２は、本発明の実施の形態３における、固体撮像装置１の画素３００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素３００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００４７】
各画素３００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、ｎ型のブロッキング層４７とを備える。
各光電変換膜４１ａ、４１ｂは、そのうち少なくとも２つが異なる分光感度特性を有しており、光電変換膜４１の上にはｐ型のブロッキング層４２が複数の画素に亘って形成されている。また、光電変換膜４１は、画素毎に形成された各画素電極４０の上に形成され、隣接する互いの光電変換膜４１ａ、４１ｂ間に隙間を有している。光電変換膜４１の側面の全部は、ｐ型のブロッキング層４２で覆われている。
【００４８】
さらに、ｎ型ブロッキング層４７は、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。ｎ型ブロッキング層４７は、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成されている。すなわち、画素電極４０の上面及び側面の全部は、ｎ型のブロッキング層４７で覆われている。なお、光電変換膜４１の透明電極４４上には、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿され、さらに、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成されている。そのため、光電変換膜４１は画素電極４０に接していない。よって、光電変換膜４１の光導電膜特性が改善され、暗電流が改善し、画質が向上する。
３．製造方法
次に、以上のように構成された本発明の実施の形態３における画素３００の製造方法について、本発明の実施の形態１との差異を中心に、図１３及び図１４を用いて説明する。
【００４９】
図１３（ａ）において、層間絶縁膜２２の上に、画素毎に画素電極４０を形成する。
図１３（ｂ）において、各画素電極４０及び層間絶縁膜２２上に、プラズマＣＶＤやスパッタで、ｉ型の光電変換膜のブロッキング層になるよう、所定のエネルギーギャップを有するα―Ｓｉ膜を数１０ｎｍ〜数１００ｎｍ堆積し、ｎ型のブロッキング層４７を形成する。所定のエネルギーギャップは、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。
【００５０】
図１４（ａ）において、ブロッキング層４７上に、一般的なフォトリソグラフィ技術によって、所定のレジストパターン７３を形成する。
図１４（ｂ）において、レジストパターン７３をマスクに、一般的なエッチング技術によってブロッキング層４７をエッチングし、画素電極４０上に所定のパターンのブロッキング層４７を形成する。この時、ブロッキング層４７は、画素電極４０の上面及び側面を覆うように形成される。その後、画素電極４０上に光電変換膜４１を形成すると、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿され、さらに、画素電極４０の側面にも回り込み、画素電極４０の側面の全部を覆うよう形成される、という構成となる。
【００５１】
この工程以降の工程の製造法は、本発明の実施の形態１と同じなので説明を省略する。
[実施の形態４]
１．構成
図１５は、本発明の実施の形態４における、固体撮像装置１の画素４００の断面図である。なお、図面の便宜上、固体撮像装置１の有する画素として３つの画素４００を用いて説明する。下記以外の構成は、画素１００と同じなので説明を省略する。
【００５２】
各画素４００は、画素電極４０と、ｉ型の光電変換膜４１と、ｐ型のブロッキング層４２と、透明電極４４と、金属配線４５と、絶縁膜４６と、ｎ型のブロッキング層４７とを備える。
【００５３】
各光電変換膜４１ａ、４１ｂは画素毎に隙間を空けて形成されており、そのうち少なくとも２つが、異なる分光感度特性を有している。光電変換膜４１の上にはｐ型のブロッキング層４２が複数の画素に亘って形成されている。隣接する互いの光電変換膜４１の間には隙間がある。ｐ型のブロッキング層４２は、光電変換膜４１の上面に形成されている部位４２ａと、光電変換膜４１の間の隙間に相当する部位４２ｂとからなる。
【００５４】
光電変換膜４１の側面の上半分が、ｐ型のブロッキング層４２の光電変換膜４１の間の隙間に相当する部位４２ｂで覆われている。光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っている。
【００５５】
絶縁膜４６の層間絶縁膜２２からの高さは、画素電極４０の層間絶縁膜２２からの高さより高く形成されている。さらに、ｎ型ブロッキング層４７は、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。また、光電変換膜４１の透明電極４４上には、メッシュ状の金属配線４５が形成されている。
２．効果
この構成では、光電変換膜４１の間の隙間には、絶縁膜４６が埋め込まれており、その結果、光電変換膜４１の側面の下半分を絶縁膜４６が覆っているため、画素電極４０の両端が画素境界部４３に接するよう、画素電極４０を形成することができる。すなわち、画素電極４０を実施の形態１よりも大きく形成することができる。画素電極４０が大きくなると、光電変換膜４１で変換された信号電荷を多く拾うことができ、多くの信号電荷の出力につながり、固体撮像装置１の感度が向上する。
【００５６】
この構成では、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されている。そのため、光電変換膜４１は画素電極４０に接していない。よって、光電変換膜４１の光導電膜特性が改善され、暗電流が改善し、画質が向上する。
３．製造方法
次に、以上のように構成された本発明の実施の形態４における画素４００の製造方法について、本発明の実施の形態１から３との差異を中心に、図１６及び図１７を用いて説明する。
【００５７】
図１６（ａ）において、実施例3に示したように、画素電極４０及び層間絶縁膜２２上に、ｎ型のブロッキング層４７を形成した後、ブロッキング層４７上に一般的なフォトリソグラフィ技術によって所定のレジストパターン７４を形成する。
【００５８】
図１６（ｂ）において、レジストパターン７４をマスクに、一般的なエッチング技術によってブロッキング層４７をエッチングし、各画素電極４０上に所定のパターンのブロッキング層４７を形成する。この時、ブロッキング層４７は画素電極４０の上面のみを覆う形状とする。
【００５９】
図１７（ａ）において、ブロッキング層４７を形成した後、ブロッキング層４７上にプラズマＣＶＤやスパッタで、赤色の分光感度特性を有するα―Ｓｉ膜を１００ｎｍ〜１ｕｍ堆積し、ｉ型の光電変換膜４１ａを形成する。この分光感度は、具体的には、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御することにより得ている。その後、実施の形態１等に示したｉ型の光電変換膜４１ａの製造方法が繰り返され、各画素４００において、対応する各画素電極４０の上に、ｉ型の光電変換膜４１ａ、４１ｂが画素毎に隙間を空けて形成される。なお、各光電変換膜４１ａ、４１ｂは異なる分光感度を有するように、α−Ｓｉ１−ｘＣx：ｘの比率を変えて分光感度を制御している。この工程により、ｎ型ブロッキング層４７が、画素電極４０の上面を覆うように、各画素において光電変換膜４１と画素電極４０との間に介挿されることとなる。
【００６０】
また、隣接する画素における互いの光電変換膜４１の間には隙間があり、各画素における光電変換膜４１が分離して形成されることにより、画素境界部４３が形成される。ここで、例えば、１．０ｕｍ〜１．４ｕｍの画素サイズにおいて画素境界部の分離幅が画素サイズの１／１０とすれば、０．１０ｕｍ〜０．１４ｕｍとなる。
【００６１】
図１７（ｂ）において、光電変換膜４１間の隙間を埋め込むようにＣＶＤ酸化膜よりなる絶縁膜４６を形成し、その結果、光電変換膜４１の下半分を絶縁膜４６が覆うこととなる。
この工程以降の工程の製造法は、本発明の実施の形態１と同じなので説明を省略する。
［変形例］
１．走査回路
走査回路として、例えば、ＭＯＳ走査回路、ＣＣＤ等、任意の走査回路を用いても良い。
２．金属配線
実施の形態では、金属配線の形状をすべての隣接する画素を通るというメッシュ状としてきたが、例えば、ストライプ状等他の配線形状を採っても良い。また、金属配線４５の材料は、銅、アルミニウムなどの他にＷ、Ｍｏ、Ｔｉ等も選択できる。
３．光電変換膜
実施の形態では、画素毎の分光感度を異ならせるため、光電変換膜４１の分光感度を異ならせているが、本発明ではこれに限らない。例えば、画素毎に分光感度の異なるカラーフィルターを用いれば、画素毎の分光感度を異ならせることができる。このようにすれば、異なる色での画素であっても光電変換膜４１を共通のもので形成でき、工程を簡素化できる。
４．その他
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態に係る固体撮像装置１の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。そして、技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。
【００６２】
例えば、画素の配置については、実施の形態で示したマトリクス状（行列状）の配列の他に、画素を４５°回転させ配列するといった構成を取ることができる。
【産業上の利用可能性】
【００６３】
本発明は、デジタルカメラ等に利用でき、画質の劣化が抑制された固体撮像装置を実現するのに有用である。
【符号の説明】
【００６４】
１ 固体撮像装置
５ 半導体基板
１５ 蓄積ダイオード
１６ フローティングディフュージョン
１００，２００，３００，４００ 画素
９００ 画素部
【特許請求の範囲】
【請求項１】
複数の画素が二次元配置されてなる固体撮像装置であって、
半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、
真性半導体材料からなり、画素毎に、隙間を空けて、前記各下部電極上に形成された光電変換膜と、
不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部を覆っているブロッキング層と、
前記ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極と
を有する
ことを特徴とする固体撮像装置。
【請求項２】
前記ブロッキング層がｐ型半導体材料からなる
ことを特徴とする請求項１に記載の固体撮像装置
【請求項３】
前記ブロッキング層の前記光電変換膜間の隙間に相当する部位は、前記光電変換膜の側面の上半分を覆っており、
前記光電変換膜の側面の下半分は、絶縁膜が覆っており、
前記絶縁膜の前記層間絶縁膜からの高さは、前記下部電極の前記層間絶縁膜からの高さよりも高い
ことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
不純物半導体材料からなる別のブロッキング層が、前記下部電極の上面を覆うように、各画素において前記光電変換膜と前記下部電極との間に介挿されている
ことを特徴とする請求項１から３のいずれかに記載の固体撮像装置。
【請求項５】
前記別のブロッキング層が、前記下部電極の側面にも回り込み、前記下部電極の側面の全部を覆うよう、形成されている
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記別のブロッキング層はｎ型半導体材料からなる
ことを特徴とする請求項４または５に記載の固体撮像装置。
【請求項７】
隣接する画素における光電変換膜では、変換対象となる光の波長域がそれぞれ異なる
ことを特徴とする請求項１から６のいずれかに記載の固体撮像装置。
【請求項８】
前記上部電極上の少なくとも一部には、隣接する画素の間を通り、前記上部電極の材料よりも電気抵抗率が小さい材料からなる金属配線が積層されている
ことを特徴とする請求項１から７のいずれかに記載の固体撮像装置。
【請求項９】
複数の画素が二次元配置されてなる固体撮像装置の製造方法であって、
半導体基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、画素毎に隙間を空けて下部電極を形成する工程と、
前記各下部電極の上に、画素毎に、隙間を空けて、光電変換膜を形成する工程と、
前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部とを覆うよう、不純物半導体材料からなるブロッキング層を形成する工程と、
前記ブロッキング層の上に、複数の画素に亘って、透光性を有する上部電極を形成する工程と
を含む
ことを特徴とする固体撮像装置の製造方法。
【請求項１０】
前記ブロッキング層の前記光電変換膜間の隙間に相当する部位は、前記光電変換膜の側面の上半分を覆うよう形成され、
前記下部電極を形成する工程の後であって、
前記ブロッキング層を形成する工程の前に、
前記光電変換膜の側面の下半分を覆うよう、絶縁膜を形成する工程
を含み、
前記絶縁膜の前記層間絶縁膜からの高さは、前記下部電極の前記層間絶縁膜からの高さよりも高い
ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記下部電極を形成する工程の後であって、
前記光電変換膜を形成する工程の前に、
前記下部電極の上面を覆うように、各画素において前記光電変換膜と前記下部電極との間に、不純物半導体材料からなる別のブロッキング層を介挿する工程
を含む
ことを特徴とする請求項９または１０に記載の固体撮像装置の製造方法。
【請求項１２】
前記別のブロッキング層が、前記下部電極の側面にも回り込み、前記下部電極の側面の全部を覆うよう、形成される工程を含む
ことを特徴とする請求項１１に記載の固体撮像装置の製造方法。
【請求項１】
複数の画素が二次元配置されてなる固体撮像装置であって、
半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に、画素毎に隙間を空けて形成された下部電極と、
真性半導体材料からなり、画素毎に、隙間を空けて、前記各下部電極上に形成された光電変換膜と、
不純物半導体材料からなり、前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部を覆っているブロッキング層と、
前記ブロッキング層上に、複数の画素に亘って形成された透光性を有する上部電極と
を有する
ことを特徴とする固体撮像装置。
【請求項２】
前記ブロッキング層がｐ型半導体材料からなる
ことを特徴とする請求項１に記載の固体撮像装置
【請求項３】
前記ブロッキング層の前記光電変換膜間の隙間に相当する部位は、前記光電変換膜の側面の上半分を覆っており、
前記光電変換膜の側面の下半分は、絶縁膜が覆っており、
前記絶縁膜の前記層間絶縁膜からの高さは、前記下部電極の前記層間絶縁膜からの高さよりも高い
ことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
不純物半導体材料からなる別のブロッキング層が、前記下部電極の上面を覆うように、各画素において前記光電変換膜と前記下部電極との間に介挿されている
ことを特徴とする請求項１から３のいずれかに記載の固体撮像装置。
【請求項５】
前記別のブロッキング層が、前記下部電極の側面にも回り込み、前記下部電極の側面の全部を覆うよう、形成されている
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記別のブロッキング層はｎ型半導体材料からなる
ことを特徴とする請求項４または５に記載の固体撮像装置。
【請求項７】
隣接する画素における光電変換膜では、変換対象となる光の波長域がそれぞれ異なる
ことを特徴とする請求項１から６のいずれかに記載の固体撮像装置。
【請求項８】
前記上部電極上の少なくとも一部には、隣接する画素の間を通り、前記上部電極の材料よりも電気抵抗率が小さい材料からなる金属配線が積層されている
ことを特徴とする請求項１から７のいずれかに記載の固体撮像装置。
【請求項９】
複数の画素が二次元配置されてなる固体撮像装置の製造方法であって、
半導体基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、画素毎に隙間を空けて下部電極を形成する工程と、
前記各下部電極の上に、画素毎に、隙間を空けて、光電変換膜を形成する工程と、
前記光電変換膜上に、複数の画素に亘って形成され、前記光電変換膜間の隙間に相当する部位が当該隙間に入り込んで、前記光電変換膜の側面の一部または全部とを覆うよう、不純物半導体材料からなるブロッキング層を形成する工程と、
前記ブロッキング層の上に、複数の画素に亘って、透光性を有する上部電極を形成する工程と
を含む
ことを特徴とする固体撮像装置の製造方法。
【請求項１０】
前記ブロッキング層の前記光電変換膜間の隙間に相当する部位は、前記光電変換膜の側面の上半分を覆うよう形成され、
前記下部電極を形成する工程の後であって、
前記ブロッキング層を形成する工程の前に、
前記光電変換膜の側面の下半分を覆うよう、絶縁膜を形成する工程
を含み、
前記絶縁膜の前記層間絶縁膜からの高さは、前記下部電極の前記層間絶縁膜からの高さよりも高い
ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記下部電極を形成する工程の後であって、
前記光電変換膜を形成する工程の前に、
前記下部電極の上面を覆うように、各画素において前記光電変換膜と前記下部電極との間に、不純物半導体材料からなる別のブロッキング層を介挿する工程
を含む
ことを特徴とする請求項９または１０に記載の固体撮像装置の製造方法。
【請求項１２】
前記別のブロッキング層が、前記下部電極の側面にも回り込み、前記下部電極の側面の全部を覆うよう、形成される工程を含む
ことを特徴とする請求項１１に記載の固体撮像装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１１４１６０（Ｐ２０１２−１１４１６０Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１０−２６０３０２（Ｐ２０１０−２６０３０２）
【出願日】平成２２年１１月２２日（２０１０．１１．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２２年１１月２２日（２０１０．１１．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]