安全な不揮発性メモリ装置およびその内部データを保護する方法
本発明は、不揮発性メモリ装置に関し、この不揮発性メモリ装置は、格納すべき外部データ（Ｄ１）を不揮発性メモリ装置に供給する入力と、第１不揮発性メモリブロック（１００）および第２不揮発性メモリブロック（２００）と、を備え、第１不揮発性メモリブロック（１００）および第２不揮発性メモリブロック（２００）を、単独のチップ（１０）上に設け、第１不揮発性メモリブロック（１００）および第２不揮発性メモリブロック（２００）は異なるタイプの構成とし、これにより第１不揮発性メモリブロック（１００）および第２不揮発性メモリブロック（２００）の双方に分散して（Ｄ１′、Ｄ１″）格納した外部データ（Ｄ１）から、データを取得するためには、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは互換性のない外部攻撃技術を必要とする。本発明は、さらに不揮発性メモリ装置内のデータを保護する方法に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性メモリ装置に関する。本発明は、さらに不揮発性メモリ機器内のデータを保護する方法に関する。
【背景技術】
【０００２】
不揮発性メモリ装置（ＲＯＭ，ＰＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭなど）は広く知られている。またそれらは、ホーム用途やモバイル用途やセットトップボックス（有料ＴＶ、衛星ＴＶ等）などの、データ保護を必要とする用途に、広く使用されている。この数十年間に、不揮発性メモリ装置におけるデータを攻撃する種々の方法が開発されており、例えば
‐ 光学画像と組み合わせた前面デプロセッシング
‐ 電圧コントラスト像と組み合わせた背面デプロセッシング
‐ マイクロプロービング
‐ 紫外線処理
‐ ソフトウェア攻撃
‐ ＦＩＢ（切断して察知する）
等がある。
【０００３】
一般的に、フローティングゲートメモリやＯＮＯメモリのような不揮発性メモリは、これらの攻撃に対してとても安全であるとみなされていた。しかし、最近非特許文献１（C.De Nardi et al.,Microelectronics Reliability, Vol. 45(2005),p1514-1519）には、ＥＥＰＲＯＭメモリ装置からデータを取得可能にする方法が発表された。この発表は、ＥＥＰＲＯＭ機器内に「現場で」プログラムした電荷を測定する方法を開示している。電気的ＡＦＭ技術（電気力顕微鏡（ＥＦＭ）と走査ケルビンプローブ顕微鏡（ＳＫＰＭ））を、フローティングゲートの電位差（ポテンシャル）を直接調べるために用いる。両方の調製および探査方法は議論されている。データを放電することなく背面から数ナノメートルでフローティングゲート／酸化インターフェースにアクセスするための試料調製は、それ自体を探査する技術以上にキーポイントを暴露する。この手法は、背面電圧コントラスト像とも称される。
【０００４】
したがって、既知の不揮発性メモリ装置の欠点は、メモリに格納したデータがもはや外部攻撃に対して十分安全でない点である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】C.De Nardi et al., Microelectronics Reliability, Vol. 45(2005), p1514-1519
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、外部攻撃に対してより安全な不揮発性メモリ機器を得るにある。本発明の他の目的は、外部攻撃に対して不揮発性メモリ装置内のデータを保護する方法を得るにある。
【課題を解決するための手段】
【０００７】
本発明は独立請求項により定義される。従属請求項は有利な実施形態を定義する。
本発明の目的を、不揮発性メモリ装置を設けることにより達成し、この不揮発性メモリ装置は、
‐ 不揮発性メモリに格納すべき外部データを供給する入力と、
‐ 第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと、
を備え、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して格納した外部データから、データを取得するためには、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは互換性のない外部攻撃技術を必要とする構成とする。
【０００８】
本発明の本質的要素は、不揮発性メモリ装置が外部データを格納するメモリブロックを少なくとも２個備えることである。この手法の結果、メモリ装置に格納した元外部データを取得可能にするために、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方からデータを取得することが必要となる。
【発明の効果】
【０００９】
不揮発性メモリセルは、一般的に、電荷保存区域（フローティングゲート、酸化物−窒化物−酸化物（oxide-nitride-oxide）デバイス内の電荷捕獲層等）を持つトランジスタを備える。各外部攻撃技術は、メモリブロック内の電荷保存区域にアクセス可能にするための、そしてメモリセルの接続方法（前面からか背面からかのどちらか）を決定するためのデプロセッシング（リバースエンジニアリング）ステップと、電荷保存区域内の電荷を決定するための調査／精査／観察ステップと、を備える。本発明の本質的特徴は、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは相互に互換性のない異なる外部攻撃技術を必要とすることである。本発明による不揮発性メモリ装置の上述した特徴のために、不揮発性メモリに保存していた元データを取得することは極めて困難である。
【００１０】
本発明による不揮発性メモリ機器の有利な実施形態において、外部データのワードの第１部分を第１不揮発性メモリブロックに格納し、外部データのワードの第２部分を第２不揮発性メモリブロックに格納する。本発明による不揮発性メモリ機器の他の実施形態において、外部データの第１ワードを第１不揮発性メモリブロックに格納し、外部データの第２ワードを第２不揮発性メモリブロックに格納する。両実施形態は、第１不揮発性メモリブロックからのデータ、ならびに第２不揮発性メモリブロックからのデータの双方を、不揮発性メモリ装置に保存した元データを得るために、知る必要がある。
【００１１】
本発明による不揮発性メモリ装置のある特定の実施形態において、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを、レイアウト的にインターレースにする。第１不揮発性メモリブロックおよび第２不揮発性メモリブロックのインターレースは、同一ダイ上の両ブロックのリバースエンジニアリングをより一層困難にする。
【００１２】
本発明による不揮発性メモリ装置の他の実施形態において、第１不揮発性メモリブロックをポリヒューズメモリとし、第２不揮発性メモリブロックをフローティングゲートメモリとする。単独のダイにおけるこのメモリタイプの組み合わせは、外部攻撃に対して極めて良好な抵抗力を与え、なぜならポリヒューズメモリは機器の前面からリバースエンジニアリングする必要があり、フローティングゲートメモリはフローティングゲートにアクセスするために背面からリバースエンジニアリングする必要があるからである。リバースエンジニアリングのステップ中には、材料を前面および背面からそれぞれ除去するので、同時に同一ダイにおける双方のメモリブロックをリバースエンジニアリングすることはほとんど不可能であることは重要である。
【００１３】
望ましくは、ポリヒューズメモリはフローティングゲートメモリと物理的に同一ポリ層を使用し、このことは同時に双方のメモリブロックをリバースエンジニアリングすることを困難にする。ハッカーがポリヒューズメモリである第１メモリブロックからデータを得ようと試みるとき、フローティングゲートメモリである第２メモリブロック上のデータ取得を光学画像化することにより、阻止される。これは、ポリヒューズメモリの光学画像はチップの前面層の除去を必要とするのに対して、不揮発性メモリの背面の電圧コントラスト像はチップの背面層の除去を必要とするという事実によるものである。チップの両面から層の除去をすることは、少なくとも極めて困難であり不可能である。同様にハッカーが背面層の除去によりフローティングゲートメモリからデータを取得しようと試みるとき、同一ダイにおけるポリヒューズメモリから最新のメモリ情報を取得することが不可能となるだろう。
【００１４】
本発明による不揮発性メモリ装置のさらに改良した実施形態によれば、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックのうち少なくとも一方のビット線をスクランブル実装する。ビット線のスクランブル実装とは、ビット線をある種の「スパゲッティ状」に配置するとういことである。相互接続の光学検査によるリバースエンジニアリングは、それ故にこの手法により極めて困難になる。
【００１５】
本発明による不揮発性メモリ装置のある特定の実施形態において、不揮発性メモリは、さらに、
‐ 第３不揮発性メモリブロックを備え、第３不揮発性メモリブロックを第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと同一ダイ上に設け、第３不揮発性メモリブロックは、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと異なるタイプとし、これにより第１不揮発性メモリブロック、第２不揮発性メモリブロックおよび第３不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、第１不揮発性メモリブロック、第２不揮発性メモリブロックおよび第３不揮発性メモリブロック内に分散して外部データを格納する。より多くのメモリブロックを設ける、またはより多くのメモリブロックにわたり外部データを分散させることは、したがってメモリ装置に対する外部攻撃をさらにより一層困難にする。
【００１６】
本発明は、また不揮発性メモリ装置内のデータを保護する方法に関して、この方法は、
‐ 不揮発性メモリ機器に外部データを供給する外部データ供給ステップであって、不揮発性メモリ機器は、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを有し、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックはそこからデータを取得するために互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して外部データを格納するステップと、
を有する。
【００１７】
本発明による方法は不揮発性メモリ装置内のデータを保護する簡便な方法を提供する。
【００１８】
任意の付加的な特徴をともに組み合わせ、また任意の態様と組み合わせることができる。他の利点も当業者には明らかであろう。多くの改変および変更も、本発明の特許請求の範囲から逸脱することなく行うことができる。したがって、本明細書の説明は例示しているだけであり、本発明の範囲を限定する意図はないことを明確に理解されたい。
本発明の実施形態を、以下に添付図面につき説明する。
【図面の簡単な説明】
【００１９】
【図１】本発明による不揮発性メモリ装置の第１実施形態を示す。
【図２】２個のメモリブロックにデータを分散させる第１の手法を示す。
【図３】２個のメモリブロックにわたりデータを分散させる第２の手法を示す。
【図４】本発明による不揮発性メモリ装置の第２実施形態を示す。
【図５】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図６】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図７】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図８】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【発明を実施するための形態】
【００２０】
図１に本発明の第１実施形態による不揮発性メモリ装置を線図的に示す。この実施形態において、外部データＤを不揮発性メモリ装置に入力（図示せず）を経て供給する。不揮発性メモリ装置は、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００を備え、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００は異なるタイプとして構成し、これにより、これらメモリブロックからデータを取得するために互換性のない外部攻撃技術を必要とする。
【００２１】
外部データＤ１は、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００の双方に分散して格納し、第１部分Ｄ１′を第１不揮発性メモリ１００に格納し、第２部分Ｄ１″を第２不揮発性メモリブロック２００に格納する。第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００を同一チップ１０に配置し、このことは本発明の重要な特徴である。不揮発性メモリブロック１００，２００の双方に対して必要となる外部攻撃技術は互換性がなく、この特徴は不揮発性メモリブロック１００，２００間にいわゆるインターロックＬＣＫを付与する。したがって、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００から同時にデータを取得することは極めて困難である。
【００２２】
図２に、２個のメモリブロック１００，２００に外部データＤ１を分散させる第１の方法を示す。この方法において、外部データからのワードＷｎ，Ｗｎ＋１をＤ１′とＤ１″の２個の部分に分割する。元ワードＷｎ，Ｗｎ＋１の第１部分Ｗ１ｎ，Ｗ１ｎ＋１を第１不揮発性メモリブロック１００内に格納する。元ワードＷｎ，Ｗｎ＋１の第２部分Ｗ２ｎ，Ｗ２ｎ＋１を第２不揮発性メモリブロック２００内に格納する。この実施例において、元ワードは８ビットを有するが、しかし実際の設計では任意のビット数とすることができる。またこの実施例において、元ワードを２個のメモリブロック１００，２００に等しく、すなわち各メモリに４ビットずつ分散する。また実際の設計において、他の分散方法も可能であり、例えば第１メモリブロック１００に６ビット、第２メモリブロック２００に２ビットを格納することもでき、任意の他の分割比率でもよい。
【００２３】
図３に、２個のメモリブロック１００，２００に外部データＤ１を分散させる第２の方法を示す。この方法において、外部データＤ１からのワードＷｎ，Ｗｎ＋１は分割しない。その代わり、元ワードＷｎ，Ｗｎ＋１を、それぞれ第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００に交互に振り分けて格納する。元ワードＷｎを（ワードＷ１ｎとして）第１不揮発性メモリブロック１００内に格納し、元ワードＷｎ＋１を（ワードＷ２ｎとして）第２不揮発性メモリブロック２００内に格納する。この実施例において、元ワードは８ビットを有するが、しかし実際の設計では任意のビット数とすることができる。またこの実施例において、元ワードを２個のメモリブロック１００，２００に等しく、すなわち各メモリに同数のワードを分散する。また実際の設計においては、他の分散方法も可能であり、例えば第１メモリブロック１００に３ワード格納するのに対して、第２メモリブロック２００に１ワード格納する比率とすることもでき、また任意の他の分割比率とすることができる。
【００２４】
図４に本発明の第２の実施形態による不揮発性メモリ装置を線図的に示す。本発明による不揮発性メモリ装置のこの実施形態は、第１の実施形態と異なり不揮発性メモリ装置は第３不揮発性メモリブロック３００をさらに備える。ここで外部データＤ１は第１不揮発性メモリブロック１００に格納する第１部分Ｄ１′と、第２不揮発性メモリブロック２００に格納する第２部分Ｄ１″と、第３不揮発性メモリブロック３００に格納する第３部分Ｄ１’’’と、を備える。外部データＤ１を複数個の不揮発性メモリブロック１００，２００，３００に分割することは、より強いインターロックＬＣＫを付与し、したがってより一層の安全性を与える。
【００２５】
上述の実施形態において、ワードは、いくつかの例として、１６，３２，６４，１２８ビットを有するものとすることができる。しかし、原則として、全ての実施形態においてワードは任意の長さにすることができる。
外部データが暗号化データであってもよいことを注記するのは重要である。この方法は、不揮発性メモリ装置をその用途に設置するとき、ＩＣピン・プロービングのような攻撃技術に対抗する。
【００２６】
本発明による第１の実施形態の具体例として、９０ｎｍ技術で製造した単独チップの安全製品である「プロダクトＸ」に関連する。その技術は、不揮発性メモリとしてサリサイド化ポリヒューズ(salicided polyfuses)を用いることを特徴とする。「プロダクトＸ」においてこのメモリタイプを第１不揮発性メモリブロック１００に使用する。その技術は、また不揮発性メモリとしてフローティングゲートメモリを使用することを特徴とする。「プロダクトＸ」においてこのメモリタイプを第２不揮発性メモリブロックとして使用する。第２不揮発性メモリブロック２００内のフローティングゲートの物理層を、第１不揮発性メモリブロック内のサリサイド化ポリヒューズである同一物理層内に製造する。このことは、第１および第２の不揮発性メモリブロック間に堅固なインターロックＬＣＫを確実にする。ポリヒューズメモリブロック１００のメモリ内容を攻撃したとき、他方のフローティングゲートメモリ２００の内容が破壊され、逆もまた同様である。「プロダクトＸ」において、第１不揮発性メモリ１００はチップＩＤコードの一部を含み、第２不揮発性メモリ２００が残りの部分を含む。「プロダクトＸ」は、さらにプロバイダＩＤを有することができ、プロバイダＩＤはＵＰＣやＫＰＮのような会社からのものとすることができ、プロバイダＩＤを第１不揮発性メモリ１００および第２メモリ２００の双方に分散させる。さらに、カスタマーＩＤを第１不揮発性メモリ１００および第２メモリ２００の双方に供給する。場合によっては、公開鍵を必要とし、この公開鍵もまた第１不揮発性メモリ１００および第２メモリ２００の双方に分散させることができる。場合によって、この公開鍵は一時的なものとすることができる。
【００２７】
不揮発性メモリ装置上のデータ保護をさらに改善するもう一つの方法は、メモリブロックをレイアウト的にインターレースする方法である。図５〜８は、それぞれ２個のメモリブロックをインターレースする、異なる手法を示す。図５は第１メモリブロック１００および第２不揮発性メモリブロック２００を示し、第１不揮発性メモリブロック１００を第２不揮発性メモリブロック２００の内側に配置する。図６は他の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′を不揮発性メモリブロック２００のレイアウト上に散乱または分散させる。図７は第３の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′および第２不揮発性メモリブロック２００のメモリセル２００′を列方向に交互に配置する。このような手法は、メモリブロック１００，２００が同等サイズであるときに適している。図８は第４番目の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′および第２不揮発性メモリブロック２００のメモリセル２００′を行列の両方向で交互に配置する。この手法が最もよいインターロックを付与することが期待される。しかし、このような手法は、第１不揮発性メモリブロック１００と第２メモリ２００のメモリセル１００′，２００′が同等サイズである場合に最も効果的である。
【００２８】
不揮発性メモリ装置上のデータ保護をより一層改善する代替的な手法は、ビット線のスクランブル実装することである。ビット線のスクランブル実装は、ローカルな「暗号化」の一種であり、論理ビットと物理ビットをスクランブルさせる。その一例は、「スパゲッティ状」方法である技術における多重層構造の配線を使用するものであり、これによりバイト（またはワード）列毎にビット線アドレスを、他のバイト／ワードとは全く異なるものとする。このようにして、論理ビットを物理的にスクランブルさせ、追跡を極めて困難にする。例えば、３ビットシフト（桁上げ）したバイトは、ビット３、ビット４、ビット５、ビット６、ビット７、ビット０、ビット１、ビット２となり（ビット０，…，ビット７の代わりに）、またミラー反転したバイトはビット７、ビット６、ビット５、ビット４、ビット３、ビット２、ビット１、ビット０というビットシーケンス（列）を持つ。実際に実装する場合、スクランブル実装は、シフト（桁上げ）、ミラー反転、スワッピング等の組み合わせとする。ビット線のスクランブル実装は、光学検査を用いたリバースエンジニアリングを極めて困難にする。ビット線のスクランブル実装はメモリのインターレースと組み合わせることができる。
【００２９】
本発明は、したがって、外部攻撃技術に対してより安全性を持つ不揮発性メモリ装置を提供する。本発明の重要な態様は、２個またはそれ以上のメモリブロックにおけるインターロックである。当業者は、上述の実施形態で用いた不揮発性メモリ技術を知っている。当業者は、さらに、不揮発性メモリの操作および集積化について知っている。本発明の発明者の洞察は、２個またはそれ以上のメモリを１個のダイ上で巧妙に組み合わせまた集積することにより、データにおける良好なインターロックを付与し、またひいては外部攻撃に対する良好なセキュリティを付与するということである。本発明を種々の用途、例えば識別用途、ホーム用途、モバイル用途、およびセットトップボックス（有料ＴＶや衛星ＴＶ等）に使用することができる。
【００３０】
本発明は、さらに、不揮発性メモリにおけるデータの保護方法も提供し、この方法は、
‐ 不揮発性メモリ装置に格納すべき外部データを供給する外部データ供給ステップであって、不揮発性メモリは、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを備え、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックからデータを取得するのに互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐ 第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して外部データを保存するステップと、を有する。
【００３１】
本発明方法の利点および改良点は、上述したメモリ装置の利点および改良点に従う。
【００３２】
本発明を、特定の実施形態に関して特定の図につけ説明したが、本発明はそれらに限定されず、特許請求の範囲によってのみ限定される。いずれの参照符号も発明の範囲を限定するものとして解すべきではない。記載した図は単なる概略図であり、これらに限定するものではない、図におけるいくつかの要素の寸法は誇張してあり、具体的な目的のために縮尺通りに描いていない。用語「有する（comprising）」を本明細書および特許請求の範囲で使用しているが、その他の要素およびステップを除外するものではない。不明確あるいは明確な事物を使用するにあたり、単数名詞すなわち「ａ」，「ａｎ」，「ｔｈｅ」を参照しているが、これは明確に他のものが述べられていない限り、複数名詞も含む。
【００３３】
さらに、明細書および特許請求の範囲の請求項における第１、第２、第３または同様の用語は、同様な要素の間で区別するために使用したのであり、必ずしも連続的および時系列の順番を記載するものではない。そのように使用した用語は適当な環境下で互換可能であり、本明細書に記載した本発明の実施形態は、本明細書に記載した、または図示した順番とは別の順番で作動可能である。
【００３４】
「行」および「列」という文言を使用するときはいつでも、本発明の範囲から逸脱することなく相互に交換できる。
【技術分野】
【０００１】
本発明は不揮発性メモリ装置に関する。本発明は、さらに不揮発性メモリ機器内のデータを保護する方法に関する。
【背景技術】
【０００２】
不揮発性メモリ装置（ＲＯＭ，ＰＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭなど）は広く知られている。またそれらは、ホーム用途やモバイル用途やセットトップボックス（有料ＴＶ、衛星ＴＶ等）などの、データ保護を必要とする用途に、広く使用されている。この数十年間に、不揮発性メモリ装置におけるデータを攻撃する種々の方法が開発されており、例えば
‐ 光学画像と組み合わせた前面デプロセッシング
‐ 電圧コントラスト像と組み合わせた背面デプロセッシング
‐ マイクロプロービング
‐ 紫外線処理
‐ ソフトウェア攻撃
‐ ＦＩＢ（切断して察知する）
等がある。
【０００３】
一般的に、フローティングゲートメモリやＯＮＯメモリのような不揮発性メモリは、これらの攻撃に対してとても安全であるとみなされていた。しかし、最近非特許文献１（C.De Nardi et al.,Microelectronics Reliability, Vol. 45(2005),p1514-1519）には、ＥＥＰＲＯＭメモリ装置からデータを取得可能にする方法が発表された。この発表は、ＥＥＰＲＯＭ機器内に「現場で」プログラムした電荷を測定する方法を開示している。電気的ＡＦＭ技術（電気力顕微鏡（ＥＦＭ）と走査ケルビンプローブ顕微鏡（ＳＫＰＭ））を、フローティングゲートの電位差（ポテンシャル）を直接調べるために用いる。両方の調製および探査方法は議論されている。データを放電することなく背面から数ナノメートルでフローティングゲート／酸化インターフェースにアクセスするための試料調製は、それ自体を探査する技術以上にキーポイントを暴露する。この手法は、背面電圧コントラスト像とも称される。
【０００４】
したがって、既知の不揮発性メモリ装置の欠点は、メモリに格納したデータがもはや外部攻撃に対して十分安全でない点である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】C.De Nardi et al., Microelectronics Reliability, Vol. 45(2005), p1514-1519
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、外部攻撃に対してより安全な不揮発性メモリ機器を得るにある。本発明の他の目的は、外部攻撃に対して不揮発性メモリ装置内のデータを保護する方法を得るにある。
【課題を解決するための手段】
【０００７】
本発明は独立請求項により定義される。従属請求項は有利な実施形態を定義する。
本発明の目的を、不揮発性メモリ装置を設けることにより達成し、この不揮発性メモリ装置は、
‐ 不揮発性メモリに格納すべき外部データを供給する入力と、
‐ 第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと、
を備え、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して格納した外部データから、データを取得するためには、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは互換性のない外部攻撃技術を必要とする構成とする。
【０００８】
本発明の本質的要素は、不揮発性メモリ装置が外部データを格納するメモリブロックを少なくとも２個備えることである。この手法の結果、メモリ装置に格納した元外部データを取得可能にするために、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方からデータを取得することが必要となる。
【発明の効果】
【０００９】
不揮発性メモリセルは、一般的に、電荷保存区域（フローティングゲート、酸化物−窒化物−酸化物（oxide-nitride-oxide）デバイス内の電荷捕獲層等）を持つトランジスタを備える。各外部攻撃技術は、メモリブロック内の電荷保存区域にアクセス可能にするための、そしてメモリセルの接続方法（前面からか背面からかのどちらか）を決定するためのデプロセッシング（リバースエンジニアリング）ステップと、電荷保存区域内の電荷を決定するための調査／精査／観察ステップと、を備える。本発明の本質的特徴は、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは相互に互換性のない異なる外部攻撃技術を必要とすることである。本発明による不揮発性メモリ装置の上述した特徴のために、不揮発性メモリに保存していた元データを取得することは極めて困難である。
【００１０】
本発明による不揮発性メモリ機器の有利な実施形態において、外部データのワードの第１部分を第１不揮発性メモリブロックに格納し、外部データのワードの第２部分を第２不揮発性メモリブロックに格納する。本発明による不揮発性メモリ機器の他の実施形態において、外部データの第１ワードを第１不揮発性メモリブロックに格納し、外部データの第２ワードを第２不揮発性メモリブロックに格納する。両実施形態は、第１不揮発性メモリブロックからのデータ、ならびに第２不揮発性メモリブロックからのデータの双方を、不揮発性メモリ装置に保存した元データを得るために、知る必要がある。
【００１１】
本発明による不揮発性メモリ装置のある特定の実施形態において、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを、レイアウト的にインターレースにする。第１不揮発性メモリブロックおよび第２不揮発性メモリブロックのインターレースは、同一ダイ上の両ブロックのリバースエンジニアリングをより一層困難にする。
【００１２】
本発明による不揮発性メモリ装置の他の実施形態において、第１不揮発性メモリブロックをポリヒューズメモリとし、第２不揮発性メモリブロックをフローティングゲートメモリとする。単独のダイにおけるこのメモリタイプの組み合わせは、外部攻撃に対して極めて良好な抵抗力を与え、なぜならポリヒューズメモリは機器の前面からリバースエンジニアリングする必要があり、フローティングゲートメモリはフローティングゲートにアクセスするために背面からリバースエンジニアリングする必要があるからである。リバースエンジニアリングのステップ中には、材料を前面および背面からそれぞれ除去するので、同時に同一ダイにおける双方のメモリブロックをリバースエンジニアリングすることはほとんど不可能であることは重要である。
【００１３】
望ましくは、ポリヒューズメモリはフローティングゲートメモリと物理的に同一ポリ層を使用し、このことは同時に双方のメモリブロックをリバースエンジニアリングすることを困難にする。ハッカーがポリヒューズメモリである第１メモリブロックからデータを得ようと試みるとき、フローティングゲートメモリである第２メモリブロック上のデータ取得を光学画像化することにより、阻止される。これは、ポリヒューズメモリの光学画像はチップの前面層の除去を必要とするのに対して、不揮発性メモリの背面の電圧コントラスト像はチップの背面層の除去を必要とするという事実によるものである。チップの両面から層の除去をすることは、少なくとも極めて困難であり不可能である。同様にハッカーが背面層の除去によりフローティングゲートメモリからデータを取得しようと試みるとき、同一ダイにおけるポリヒューズメモリから最新のメモリ情報を取得することが不可能となるだろう。
【００１４】
本発明による不揮発性メモリ装置のさらに改良した実施形態によれば、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックのうち少なくとも一方のビット線をスクランブル実装する。ビット線のスクランブル実装とは、ビット線をある種の「スパゲッティ状」に配置するとういことである。相互接続の光学検査によるリバースエンジニアリングは、それ故にこの手法により極めて困難になる。
【００１５】
本発明による不揮発性メモリ装置のある特定の実施形態において、不揮発性メモリは、さらに、
‐ 第３不揮発性メモリブロックを備え、第３不揮発性メモリブロックを第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと同一ダイ上に設け、第３不揮発性メモリブロックは、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと異なるタイプとし、これにより第１不揮発性メモリブロック、第２不揮発性メモリブロックおよび第３不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、第１不揮発性メモリブロック、第２不揮発性メモリブロックおよび第３不揮発性メモリブロック内に分散して外部データを格納する。より多くのメモリブロックを設ける、またはより多くのメモリブロックにわたり外部データを分散させることは、したがってメモリ装置に対する外部攻撃をさらにより一層困難にする。
【００１６】
本発明は、また不揮発性メモリ装置内のデータを保護する方法に関して、この方法は、
‐ 不揮発性メモリ機器に外部データを供給する外部データ供給ステップであって、不揮発性メモリ機器は、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを有し、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックはそこからデータを取得するために互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して外部データを格納するステップと、
を有する。
【００１７】
本発明による方法は不揮発性メモリ装置内のデータを保護する簡便な方法を提供する。
【００１８】
任意の付加的な特徴をともに組み合わせ、また任意の態様と組み合わせることができる。他の利点も当業者には明らかであろう。多くの改変および変更も、本発明の特許請求の範囲から逸脱することなく行うことができる。したがって、本明細書の説明は例示しているだけであり、本発明の範囲を限定する意図はないことを明確に理解されたい。
本発明の実施形態を、以下に添付図面につき説明する。
【図面の簡単な説明】
【００１９】
【図１】本発明による不揮発性メモリ装置の第１実施形態を示す。
【図２】２個のメモリブロックにデータを分散させる第１の手法を示す。
【図３】２個のメモリブロックにわたりデータを分散させる第２の手法を示す。
【図４】本発明による不揮発性メモリ装置の第２実施形態を示す。
【図５】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図６】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図７】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【図８】メモリブロックをインターレースする４つの異なる手法のうち一つを示す。
【発明を実施するための形態】
【００２０】
図１に本発明の第１実施形態による不揮発性メモリ装置を線図的に示す。この実施形態において、外部データＤを不揮発性メモリ装置に入力（図示せず）を経て供給する。不揮発性メモリ装置は、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００を備え、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００は異なるタイプとして構成し、これにより、これらメモリブロックからデータを取得するために互換性のない外部攻撃技術を必要とする。
【００２１】
外部データＤ１は、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００の双方に分散して格納し、第１部分Ｄ１′を第１不揮発性メモリ１００に格納し、第２部分Ｄ１″を第２不揮発性メモリブロック２００に格納する。第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００を同一チップ１０に配置し、このことは本発明の重要な特徴である。不揮発性メモリブロック１００，２００の双方に対して必要となる外部攻撃技術は互換性がなく、この特徴は不揮発性メモリブロック１００，２００間にいわゆるインターロックＬＣＫを付与する。したがって、第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００から同時にデータを取得することは極めて困難である。
【００２２】
図２に、２個のメモリブロック１００，２００に外部データＤ１を分散させる第１の方法を示す。この方法において、外部データからのワードＷｎ，Ｗｎ＋１をＤ１′とＤ１″の２個の部分に分割する。元ワードＷｎ，Ｗｎ＋１の第１部分Ｗ１ｎ，Ｗ１ｎ＋１を第１不揮発性メモリブロック１００内に格納する。元ワードＷｎ，Ｗｎ＋１の第２部分Ｗ２ｎ，Ｗ２ｎ＋１を第２不揮発性メモリブロック２００内に格納する。この実施例において、元ワードは８ビットを有するが、しかし実際の設計では任意のビット数とすることができる。またこの実施例において、元ワードを２個のメモリブロック１００，２００に等しく、すなわち各メモリに４ビットずつ分散する。また実際の設計において、他の分散方法も可能であり、例えば第１メモリブロック１００に６ビット、第２メモリブロック２００に２ビットを格納することもでき、任意の他の分割比率でもよい。
【００２３】
図３に、２個のメモリブロック１００，２００に外部データＤ１を分散させる第２の方法を示す。この方法において、外部データＤ１からのワードＷｎ，Ｗｎ＋１は分割しない。その代わり、元ワードＷｎ，Ｗｎ＋１を、それぞれ第１不揮発性メモリブロック１００および第２不揮発性メモリブロック２００に交互に振り分けて格納する。元ワードＷｎを（ワードＷ１ｎとして）第１不揮発性メモリブロック１００内に格納し、元ワードＷｎ＋１を（ワードＷ２ｎとして）第２不揮発性メモリブロック２００内に格納する。この実施例において、元ワードは８ビットを有するが、しかし実際の設計では任意のビット数とすることができる。またこの実施例において、元ワードを２個のメモリブロック１００，２００に等しく、すなわち各メモリに同数のワードを分散する。また実際の設計においては、他の分散方法も可能であり、例えば第１メモリブロック１００に３ワード格納するのに対して、第２メモリブロック２００に１ワード格納する比率とすることもでき、また任意の他の分割比率とすることができる。
【００２４】
図４に本発明の第２の実施形態による不揮発性メモリ装置を線図的に示す。本発明による不揮発性メモリ装置のこの実施形態は、第１の実施形態と異なり不揮発性メモリ装置は第３不揮発性メモリブロック３００をさらに備える。ここで外部データＤ１は第１不揮発性メモリブロック１００に格納する第１部分Ｄ１′と、第２不揮発性メモリブロック２００に格納する第２部分Ｄ１″と、第３不揮発性メモリブロック３００に格納する第３部分Ｄ１’’’と、を備える。外部データＤ１を複数個の不揮発性メモリブロック１００，２００，３００に分割することは、より強いインターロックＬＣＫを付与し、したがってより一層の安全性を与える。
【００２５】
上述の実施形態において、ワードは、いくつかの例として、１６，３２，６４，１２８ビットを有するものとすることができる。しかし、原則として、全ての実施形態においてワードは任意の長さにすることができる。
外部データが暗号化データであってもよいことを注記するのは重要である。この方法は、不揮発性メモリ装置をその用途に設置するとき、ＩＣピン・プロービングのような攻撃技術に対抗する。
【００２６】
本発明による第１の実施形態の具体例として、９０ｎｍ技術で製造した単独チップの安全製品である「プロダクトＸ」に関連する。その技術は、不揮発性メモリとしてサリサイド化ポリヒューズ(salicided polyfuses)を用いることを特徴とする。「プロダクトＸ」においてこのメモリタイプを第１不揮発性メモリブロック１００に使用する。その技術は、また不揮発性メモリとしてフローティングゲートメモリを使用することを特徴とする。「プロダクトＸ」においてこのメモリタイプを第２不揮発性メモリブロックとして使用する。第２不揮発性メモリブロック２００内のフローティングゲートの物理層を、第１不揮発性メモリブロック内のサリサイド化ポリヒューズである同一物理層内に製造する。このことは、第１および第２の不揮発性メモリブロック間に堅固なインターロックＬＣＫを確実にする。ポリヒューズメモリブロック１００のメモリ内容を攻撃したとき、他方のフローティングゲートメモリ２００の内容が破壊され、逆もまた同様である。「プロダクトＸ」において、第１不揮発性メモリ１００はチップＩＤコードの一部を含み、第２不揮発性メモリ２００が残りの部分を含む。「プロダクトＸ」は、さらにプロバイダＩＤを有することができ、プロバイダＩＤはＵＰＣやＫＰＮのような会社からのものとすることができ、プロバイダＩＤを第１不揮発性メモリ１００および第２メモリ２００の双方に分散させる。さらに、カスタマーＩＤを第１不揮発性メモリ１００および第２メモリ２００の双方に供給する。場合によっては、公開鍵を必要とし、この公開鍵もまた第１不揮発性メモリ１００および第２メモリ２００の双方に分散させることができる。場合によって、この公開鍵は一時的なものとすることができる。
【００２７】
不揮発性メモリ装置上のデータ保護をさらに改善するもう一つの方法は、メモリブロックをレイアウト的にインターレースする方法である。図５〜８は、それぞれ２個のメモリブロックをインターレースする、異なる手法を示す。図５は第１メモリブロック１００および第２不揮発性メモリブロック２００を示し、第１不揮発性メモリブロック１００を第２不揮発性メモリブロック２００の内側に配置する。図６は他の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′を不揮発性メモリブロック２００のレイアウト上に散乱または分散させる。図７は第３の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′および第２不揮発性メモリブロック２００のメモリセル２００′を列方向に交互に配置する。このような手法は、メモリブロック１００，２００が同等サイズであるときに適している。図８は第４番目の手法を示し、第１不揮発性メモリブロック１００のメモリセル１００′および第２不揮発性メモリブロック２００のメモリセル２００′を行列の両方向で交互に配置する。この手法が最もよいインターロックを付与することが期待される。しかし、このような手法は、第１不揮発性メモリブロック１００と第２メモリ２００のメモリセル１００′，２００′が同等サイズである場合に最も効果的である。
【００２８】
不揮発性メモリ装置上のデータ保護をより一層改善する代替的な手法は、ビット線のスクランブル実装することである。ビット線のスクランブル実装は、ローカルな「暗号化」の一種であり、論理ビットと物理ビットをスクランブルさせる。その一例は、「スパゲッティ状」方法である技術における多重層構造の配線を使用するものであり、これによりバイト（またはワード）列毎にビット線アドレスを、他のバイト／ワードとは全く異なるものとする。このようにして、論理ビットを物理的にスクランブルさせ、追跡を極めて困難にする。例えば、３ビットシフト（桁上げ）したバイトは、ビット３、ビット４、ビット５、ビット６、ビット７、ビット０、ビット１、ビット２となり（ビット０，…，ビット７の代わりに）、またミラー反転したバイトはビット７、ビット６、ビット５、ビット４、ビット３、ビット２、ビット１、ビット０というビットシーケンス（列）を持つ。実際に実装する場合、スクランブル実装は、シフト（桁上げ）、ミラー反転、スワッピング等の組み合わせとする。ビット線のスクランブル実装は、光学検査を用いたリバースエンジニアリングを極めて困難にする。ビット線のスクランブル実装はメモリのインターレースと組み合わせることができる。
【００２９】
本発明は、したがって、外部攻撃技術に対してより安全性を持つ不揮発性メモリ装置を提供する。本発明の重要な態様は、２個またはそれ以上のメモリブロックにおけるインターロックである。当業者は、上述の実施形態で用いた不揮発性メモリ技術を知っている。当業者は、さらに、不揮発性メモリの操作および集積化について知っている。本発明の発明者の洞察は、２個またはそれ以上のメモリを１個のダイ上で巧妙に組み合わせまた集積することにより、データにおける良好なインターロックを付与し、またひいては外部攻撃に対する良好なセキュリティを付与するということである。本発明を種々の用途、例えば識別用途、ホーム用途、モバイル用途、およびセットトップボックス（有料ＴＶや衛星ＴＶ等）に使用することができる。
【００３０】
本発明は、さらに、不揮発性メモリにおけるデータの保護方法も提供し、この方法は、
‐ 不揮発性メモリ装置に格納すべき外部データを供給する外部データ供給ステップであって、不揮発性メモリは、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを備え、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを単独のダイに設け、第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより第１不揮発性メモリブロックおよび第２不揮発性メモリブロックからデータを取得するのに互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐ 第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に分散して外部データを保存するステップと、を有する。
【００３１】
本発明方法の利点および改良点は、上述したメモリ装置の利点および改良点に従う。
【００３２】
本発明を、特定の実施形態に関して特定の図につけ説明したが、本発明はそれらに限定されず、特許請求の範囲によってのみ限定される。いずれの参照符号も発明の範囲を限定するものとして解すべきではない。記載した図は単なる概略図であり、これらに限定するものではない、図におけるいくつかの要素の寸法は誇張してあり、具体的な目的のために縮尺通りに描いていない。用語「有する（comprising）」を本明細書および特許請求の範囲で使用しているが、その他の要素およびステップを除外するものではない。不明確あるいは明確な事物を使用するにあたり、単数名詞すなわち「ａ」，「ａｎ」，「ｔｈｅ」を参照しているが、これは明確に他のものが述べられていない限り、複数名詞も含む。
【００３３】
さらに、明細書および特許請求の範囲の請求項における第１、第２、第３または同様の用語は、同様な要素の間で区別するために使用したのであり、必ずしも連続的および時系列の順番を記載するものではない。そのように使用した用語は適当な環境下で互換可能であり、本明細書に記載した本発明の実施形態は、本明細書に記載した、または図示した順番とは別の順番で作動可能である。
【００３４】
「行」および「列」という文言を使用するときはいつでも、本発明の範囲から逸脱することなく相互に交換できる。
【特許請求の範囲】
【請求項１】
不揮発性メモリ装置であって、
‐この不揮発性メモリ装置に格納すべき外部データを供給する入力と、
‐第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと、
を備え、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックを１個のダイに設け、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは異なるタイプとし、これにより前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、前記外部データを分散させて前記第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に格納する構成とした、不揮発性メモリ装置。
【請求項２】
請求項１に記載の不揮発性メモリ装置において、前記外部データのワードの第１部分を前記第１不揮発性メモリブロックに格納し、前記外部データのワードの第２部分を前記第２不揮発性メモリブロックに格納する、不揮発性メモリ装置。
【請求項３】
請求項１または２に記載の不揮発性メモリ装置において、前記外部データの第１ワードを前記第１不揮発性メモリブロックに格納し、前記外部データの第２ワードを前記第２不揮発性メモリブロックに格納する、不揮発性メモリ装置。
【請求項４】
請求項１〜３のいずれか一項に記載の不揮発性メモリ機器において、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックをレイアウト的にインターレースする、不揮発性メモリ装置。
【請求項５】
請求項１〜４のうちいずれか一項に記載の不揮発性メモリ装置であって、前記第１不揮発性メモリブロックをポリヒューズメモリとし、前記第２不揮発性メモリブロックをフローティングゲートメモリとした、不揮発性メモリ装置。
【請求項６】
請求項５に記載の不揮発性メモリ装置において、前記ポリヒューズメモリは、前記フローティングゲートメモリと物理的に同一のポリ層を使用するものとした、不揮発性メモリ装置。
【請求項７】
請求項１〜６のうちいずれか一項に記載の不揮発性メモリ装置において、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックの少なくとも一方におけるビット線をスクランブル実装した、不揮発性メモリ装置。
【請求項８】
請求項１〜７のうちいずれか一項に記載の不揮発性メモリ装置において、前記不揮発性メモリは、さらに、
‐第３不揮発性メモリブロックを備え、この第３不揮発性メモリブロックを前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックと同一のチップに設け、前記第３不揮発性メモリブロックのタイプは前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックと異なるタイプとし、これにより前記第１不揮発性メモリブロック、前記第２不揮発性メモリブロックおよび前記第３不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、前記外部データを分散して前記第１不揮発性メモリブロック、前記第２不揮発性メモリブロックおよび前記第３不揮発性メモリブロックに格納する構成とした、不揮発性メモリ装置。
【請求項９】
不揮発性メモリ装置内のデータを保護する方法であって、
‐前記不揮発性メモリ機器に格納すべき外部データを供給する外部データ供給ステップであって、前記不揮発性メモリは第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを有し、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックを単独のチップに設け、前記第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐前記外部データを分散して前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックの双方に格納するステップと、
を有する方法。
【請求項１】
不揮発性メモリ装置であって、
‐この不揮発性メモリ装置に格納すべき外部データを供給する入力と、
‐第１不揮発性メモリブロックおよび第２不揮発性メモリブロックと、
を備え、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックを１個のダイに設け、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは異なるタイプとし、これにより前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、前記外部データを分散させて前記第１不揮発性メモリブロックおよび第２不揮発性メモリブロックの双方に格納する構成とした、不揮発性メモリ装置。
【請求項２】
請求項１に記載の不揮発性メモリ装置において、前記外部データのワードの第１部分を前記第１不揮発性メモリブロックに格納し、前記外部データのワードの第２部分を前記第２不揮発性メモリブロックに格納する、不揮発性メモリ装置。
【請求項３】
請求項１または２に記載の不揮発性メモリ装置において、前記外部データの第１ワードを前記第１不揮発性メモリブロックに格納し、前記外部データの第２ワードを前記第２不揮発性メモリブロックに格納する、不揮発性メモリ装置。
【請求項４】
請求項１〜３のいずれか一項に記載の不揮発性メモリ機器において、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックをレイアウト的にインターレースする、不揮発性メモリ装置。
【請求項５】
請求項１〜４のうちいずれか一項に記載の不揮発性メモリ装置であって、前記第１不揮発性メモリブロックをポリヒューズメモリとし、前記第２不揮発性メモリブロックをフローティングゲートメモリとした、不揮発性メモリ装置。
【請求項６】
請求項５に記載の不揮発性メモリ装置において、前記ポリヒューズメモリは、前記フローティングゲートメモリと物理的に同一のポリ層を使用するものとした、不揮発性メモリ装置。
【請求項７】
請求項１〜６のうちいずれか一項に記載の不揮発性メモリ装置において、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックの少なくとも一方におけるビット線をスクランブル実装した、不揮発性メモリ装置。
【請求項８】
請求項１〜７のうちいずれか一項に記載の不揮発性メモリ装置において、前記不揮発性メモリは、さらに、
‐第３不揮発性メモリブロックを備え、この第３不揮発性メモリブロックを前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックと同一のチップに設け、前記第３不揮発性メモリブロックのタイプは前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックと異なるタイプとし、これにより前記第１不揮発性メモリブロック、前記第２不揮発性メモリブロックおよび前記第３不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とし、前記外部データを分散して前記第１不揮発性メモリブロック、前記第２不揮発性メモリブロックおよび前記第３不揮発性メモリブロックに格納する構成とした、不揮発性メモリ装置。
【請求項９】
不揮発性メモリ装置内のデータを保護する方法であって、
‐前記不揮発性メモリ機器に格納すべき外部データを供給する外部データ供給ステップであって、前記不揮発性メモリは第１不揮発性メモリブロックおよび第２不揮発性メモリブロックを有し、前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックを単独のチップに設け、前記第１不揮発性メモリブロックおよび第２不揮発性メモリブロックは異なるタイプとし、これにより前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックは、これらからデータを取得するために互換性のない外部攻撃技術を必要とするものとした、該外部データ供給ステップと、
‐前記外部データを分散して前記第１不揮発性メモリブロックおよび前記第２不揮発性メモリブロックの双方に格納するステップと、
を有する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５０５２１３（Ｐ２０１０−５０５２１３Ａ）
【公表日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００９−５２９８３４（Ｐ２００９−５２９８３４）
【出願日】平成１９年９月２７日（２００７．９．２７）
【国際出願番号】ＰＣＴ／ＩＢ２００７／０５３９２３
【国際公開番号】ＷＯ２００８／０３８２４３
【国際公開日】平成２０年４月３日（２００８．４．３）
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ６０， ＮＬ−５６５６ ＡＧ Ｅｉｎｄｈｏｖｅｎ， Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
【公表日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成１９年９月２７日（２００７．９．２７）
【国際出願番号】ＰＣＴ／ＩＢ２００７／０５３９２３
【国際公開番号】ＷＯ２００８／０３８２４３
【国際公開日】平成２０年４月３日（２００８．４．３）
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ６０， ＮＬ−５６５６ ＡＧ Ｅｉｎｄｈｏｖｅｎ， Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
[ Back to top ]