薄膜半導体装置および薄膜半導体装置の製造方法
【課題】トランジスタ特性の径時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が高精度に制御された薄膜半導体装置、およびその製造方法を提供することを目的とする。
【解決手段】レーザ光Ｌｈの照射によって多結晶化した活性領域５ａを有する半導体薄膜５と、活性領域５ａを横切るように設けられたゲート電極９とを備えた薄膜半導体装置において、活性領域５ａのうち、少なくともゲート電極９と重なるチャネル部Ｃでは、結晶状態がチャネル長Ｌ方向に周期的に変化している。そして、略同一の結晶状態がチャネル部Ｃを横切っている。チャネル部Ｃには、結晶状態の変化の周期が２周期以上の所定数で設けられており、周期毎に非晶質帯５１と結晶質帯５２とが交互に設けられている。
【解決手段】レーザ光Ｌｈの照射によって多結晶化した活性領域５ａを有する半導体薄膜５と、活性領域５ａを横切るように設けられたゲート電極９とを備えた薄膜半導体装置において、活性領域５ａのうち、少なくともゲート電極９と重なるチャネル部Ｃでは、結晶状態がチャネル長Ｌ方向に周期的に変化している。そして、略同一の結晶状態がチャネル部Ｃを横切っている。チャネル部Ｃには、結晶状態の変化の周期が２周期以上の所定数で設けられており、周期毎に非晶質帯５１と結晶質帯５２とが交互に設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置および薄膜半導体装置の製造方法に関し、特にはエネルギービームの照射によって半導体薄膜を結晶化させてなる複数の素子を備えた薄膜半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置のようなフラット型表示装置においては、複数画素のアクティブマトリックス表示を行うためのスイッチング素子として、薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。薄膜トランジスタには、多結晶シリコン（poly-Si）を活性領域に用いたＴＦＴ（多結晶シリコンＴＦＴ）と、非晶質シリコン（アモルファスＳｉ）を活性領域に用いたＴＦＴ（非晶質シリコンＴＦＴ）とがある。
【０００３】
このうち、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比較してキャリアの移動度が１０倍から１００倍程度大きく、オン電流の劣化も小さいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
【０００４】
このような多結晶シリコンＴＦＴの製造技術として、おおむね６００℃以下の低温プロセスのみを用いて非晶質シリコン膜を多結晶化させる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。例えば、エキシマレーザを用いた低温ポリシリコンプロセスにおいては、ライン状に整形されたレーザ光を、わずかずつ移動させて大部分を重複させながら非晶質シリコン膜に対してパルス照射し、同一箇所に１０〜２０回のレーザ光照射を行う。これにより、活性領域の全面において結晶粒径が均一化された多結晶が得られるようにしている。
【０００５】
また、低温ポリシリコンプロセスの他の例として、例えばＹＡＧレーザーの高調波から得られた連続するレーザ光を、照射エネルギーが一定になるように一定速度で移動させながら非晶質シリコン膜に対して照射して結晶化領域を形成し、結晶粒界のない領域が薄膜トランジスタの活性領域となるようにパターン形成する方法が提案されている（下記特許文献1参照）。
【０００６】
また、コロンビア大学等からは、マスクを用いた多段照射で結晶の横方向成長の幅を規定する方法として、Sequential lateral solidification (SLS)が提案されている（下記非特許文献１参照）。
【０００７】
【特許文献１】特開２００３−７７８３４号公報（特に００９１〜００９２段落、０１６９段落参照）
【非特許文献１】A.T.Vouysas，A.Limnov and J.S.Im、「Journal of Applied Physics」(2003)，Vol.94，P.7445-7452
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、上述したフラットパネル型の表示装置においては、さらなる動画特性やコントラスト特性の向上を目的としてハイフレームレートの液晶ディスプレイの開発が進められ、また有機ＥＬディスプレイ等の自発光型のディスプレイなどの新しい表示装置の開発も進められている。これにともない、このような表示装置に対応可能なスイッチング素子として、急激に大きな電流を流しても特性劣化が無く、また各スイッチング素子の特性バラツキが小さいＴＦＴの開発が求められている。
【０００９】
しかしながら、上述した従来の低温ポリシリコンプロセスによって得られた多結晶シリコンＴＦＴは、比較的大きな電流を流しやすい特性であってキャリアの移動度も大きく特性劣化も小さいことが非常に有利である反面、非晶質シリコンＴＦＴと比較して素子間の特性、特に初期の閾値電圧やオン電流が大きくばらつくことが問題となっている。
【００１０】
このようなバラツキを防止するために、上述したエキシマレーザを用いた結晶化においては、波長と同等の３００nm程度の同じような結晶が成長した膜を用いることで素子のバラツキを最小限にすることが試みられてきた。しかしながら、このようにして多結晶化した膜を用いても、素子間の特性バラツキを抑える効果が十分ではなかった。
【００１１】
この原因は、従来のエキシマレーザニール装置を用いた結晶化方法で結晶化する場合、多結晶シリコン膜の各結晶粒の大きさを高精度に制御することが困難であり、不揃いの粒径となってしまうためである。粒径の不均一性は、各薄膜トランジスタ（ＴＦＴ）のチャネル部における結晶粒界数のばらつきに繋がり、その結果として薄膜トランジスタ（ＴＦＴ）の特性がばらつくという問題になっている（例えば、K. Yamaguchi; et al; J. Appl. Phys., Vol. 89, No. 1, pp.590、M. Kimura et al; JAP. J. APPL. PHYSI. Vol. 40 Part1 (2001) , No. 1、他）。またこの問題は、特に有機EL素子を表示素子として持つ場合には、表示部での色むら等として現れてくるため非常に大きな問題となる。
【００１２】
そして、以上のような薄膜トランジスタの特性バラツキは、上記特許文献１に記載の低温ポリシリコンプロセスであっても十分に抑えることは困難である。これは、チャンネル内部を構成する結晶領域が大きくなるために、結晶内部の欠陥や、転移等の有無による影響が特性のばらつきに大きく反映されるためと思われる。また、ＳＬＳ法を適用して形成したTFTの特性における移動度バラツキは、先に示した非特許文献２の図８より、最適プロセスにおいても10％以上あることが読み取れる。これは、ラテラル成長部分の結晶領域において無数の非制御な結晶粒界が存在していることに起因すると思われる。
【００１３】
そこで本発明は、トランジスタ特性の径時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が高精度に制御された薄膜半導体装置を提供すること、さらにはこのような薄膜半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
このような目的を達成するための本発明の薄膜半導体装置は、エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えている。そして特にゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化している。また、略同一の結晶状態が当該チャネル部を横切っており、チャネル幅方向は同一の結晶状態となっている。
【００１５】
このような構成の薄膜半導体装置では、チャネルを通過するキャリアは、必ず結晶状態の周期的な変化を横切って移動することになる。このため、この周期を制御することにより、当該薄膜半導体装置におけるトランジスタ特性（キャリア移動度）が精度良好に制御されるようになる。例えば、周期の大きさやチャネル部に配置される周期の数を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。そして、このような構成において、各周期内の結晶状態を所定の状態とすることにより、多結晶化させた半導体薄膜を用いた素子の長所である、高いキャリア移動度が維持されることが判った。
【００１６】
また、本発明は上述した構成の薄膜半導体装置の製造方法でもある。
【発明の効果】
【００１７】
以上説明したように本発明によれば、チャネル部が多結晶化されていることにより素子特性の径時変化が小さくかつキャリア移動度が高速でありながらも、高精度にキャリア移動度が制御された薄膜半導体装置を得ることが可能である。この結果、素子特性が良好であり、かつ素子間の特性バラツキを均一化することができ、このような薄膜半導体装置をスイッチング素子とした表示装置の高性能化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、例えば表示装置における画素のスイッチング素子としてトップゲート型の多結晶シリコンＴＦＴを同一基板上に複数設けた薄膜半導体装置を例示して説明し、次にその製造方法を説明する。
【００１９】
＜薄膜半導体装置＞
図１（ａ）は、実施形態の薄膜半導体装置の構成を示す平面図であり、図１（ｂ）は図１（ａ）におけるＡ部の拡大平面図である。これらの図に示す薄膜半導体装置１は、同一の基板３上に複数の薄膜トランジスタＴＦＴを設けてなる。尚、図面においては、1つの薄膜トランジスタＴＦＴのみを図示している。
【００２０】
各薄膜トランジスタＴＦＴは、半導体薄膜５からなる活性領域５ａと、この活性領域５ａの中央部を横切る状態で配線されたゲート電極９とを備えている。
【００２１】
このうち半導体薄膜５からなる活性領域５ａは、非晶質シリコンとして成膜された半導体薄膜５にレーザ光のようなエネルギービームを照射することによって多結晶化させた領域を備えている。また、半導体薄膜５は、活性領域５ａを含む島状にパターニングされていることとする。この場合、図示したように、多結晶化された活性領域５ａの周囲に非晶質の半導体薄膜５部分が残らない様に、半導体薄膜５がパターニングされていても良い。また、活性領域５ａの周囲に非晶質の半導体薄膜５部分が残っていても良い。
【００２２】
以上のような活性領域５ａにおいては、ゲート電極９と重なる活性領域５ａが、チャネル部Ｃとなっている。また、活性領域５ａにおいて、このチャネル部Ｃを挟んだ両側の領域がソース／ドレイン１１となっている。
【００２３】
そして本実施形態では、以上のように構成された各薄膜トランジスタＴＦＴにおいて、各活性領域５ａの結晶状態、およびこの結晶状態に対するゲート電極９の配置状態が特徴的である。
【００２４】
すなわち、各活性領域５ａは、少なくともゲート電極９と重なるチャネル部Ｃにおける結晶状態を、ゲート電極９の延設方向と略垂直なチャネル長Ｌ方向（すなわちゲート電極９の幅方向）に周期的に変化させてなる。つまり、チャネル部Ｃは、その結晶状態がチャネル長Ｌ方向に周期的に変化しているのである。ここで、結晶状態とは、結晶性−非結晶性、結晶粒径の大きさ、結晶粒界の有無、さらには結晶粒界の粗密による不純物の偏析度合いなどであり、これらの状態をチャネル長Ｌ方向に周期的に変化させているのである。
【００２５】
また、チャネル長Ｌ方向に周期的に変化させた結晶状態は、活性領域５ａにわたって連続しており、略同一の結晶状態が当該チャネル部Ｃを横切っていることとする。このため、チャネル長Ｌ方向に対して略垂直なチャネル幅Ｗ方向（ゲート電極９が延設される方向）における結晶状態は、略同一となっている。尚、このような結晶状態の周期的な変化は、各活性領域５ａの全域に及んでいても良い。
【００２６】
特に本実施形態においては、チャネル部Ｃは、結晶状態の変化の周期毎に、非晶質帯５１と結晶質帯５２とが交互に設けられていることとする。そして、これらの非晶質帯５１と結晶質帯５２とが、チャネル幅Ｗ方向に帯状に延設されている。
【００２７】
ここで、ゲート電極９の線幅（すなわちチャネル長Ｌに対応する）は、ここで形成する薄膜トランジスタの規格に基づいて設計されている。そして、その下方のチャネル部Ｃには、所定の周期で非晶質帯５１および結晶質帯５２が交互に配置され設定されていることとする。また、同一特性の薄膜トランジスタＴＦＴであれば、チャネル部Ｃにおける非晶質帯５１および結晶質帯５２が、略同一の周期で設けられていることが重要である。ここで略同一の周期とは、略同一の幅の非晶質帯５１、および結晶状態が略同一の結晶質帯５２が、略同一の周期数で交互に設けられている状態であることとする。
【００２８】
そして例えば、非晶質帯５１の幅が略同一であり、かつ結晶質帯５２における結晶状態が略同一である場合、各ＴＦＴのチャネル部Ｃにおける周期数は、所定の周期数に対して±１周期の範囲であることが好ましい。また所定の周期数に対する実際の周期数の割合のバラツキが小さいほど、薄膜トランジスタＴＦＴの特性バラツキを均一化できる。このため、チャネル部Ｃに設けられる非晶質帯５１の本数（すなわち結晶状態の周期数）は２本以上で多いほうが良い。具体的には、チャネル部Ｃには、チャネル幅Ｗ方向に延設された非晶質帯５１が２５本程度設けられることが好ましい。ただし、チャネル部Ｃにおいてチャネル長Ｌ方向を横切る非晶質帯５１の合計の幅が大きいほど、チャネル長Ｌ方向におけるキャリア移動度が低くなるため、キャリア移動度がある程度高く保たれるように非晶質帯５１の幅はできるだけ小さい方が好ましい。
【００２９】
また、以上のようにチャネル部Ｃ内に配置される非晶質帯５１の本数を安定化させるため、活性領域５ａ内における少なくともチャネル部Ｃ内においては、非晶質帯５１および結晶質帯５２の幅は一定であることとする。
【００３０】
ここで、図２には、チャネル部Ｃのさらに詳細な構成の一例を示す。この拡大平面図に示すように、以上のような周期構造で構成されたチャネル部Ｃ（活性領域５ａ）において、各結晶質帯５２には、結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが配列されていることとする。これらの結晶粒ｂは、結晶質帯５２の幅方向にわたる大きさであり、結晶質帯５２の延設方向に沿って１列で配列されている。また、以上のようなチャネル部Ｃにおいては、非晶質帯５１と結晶質帯５２との界面に、結晶粒界ａが設けられる。各結晶粒界ａは、チャネル幅Ｗ方向に当該チャネル部Ｃを横切る状態で延設された一連の結晶粒界として構成されていることになる。
【００３１】
尚、チャネル部Ｃ（活性領域５ａ）における周期構造は、図２に示す構成に限定されることはない。例えば、図３（ａ）に示すように、各結晶質帯５２には、結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが２列（またはこれ以上の複数列）で配列されていても良い。この場合、結晶粒ｂが配列された列間には、結晶質帯５２の延設方向に沿った一連の結晶粒界ａが設けられ、結晶粒界ａ−ａ間にわたる大きさで結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが配列される。そして、結晶粒ｂが２列以上の複数列で配列された結晶質帯５２−５２の間に非晶質帯５１が狭持された周期構造となる。
【００３２】
さらに、各結晶質帯５２に配列される結晶粒ｂは三日月形状に限定されることはない。例えば、図３（ｂ）に示すように、三日月形状をさらに線対称形状に２分割した半三日月形状の結晶粒ｂ’を配列しても良い。この場合、結晶質帯５２内において、結晶粒ｂ’が配列された列間には、結晶質帯５２の延設方向に沿った結晶粒界ａが設けられ、結晶粒界ａ−ａ間にわたる大きさで結晶質帯５２の延設方向に半三日月形状の結晶粒ｂ’が配列される。
【００３３】
以上のような三日月形状の結晶粒ｂおよび半三日月形状の結晶粒ｂ’は、結晶質帯５２の延設方向に沿ってエネルギービームを走査させることによって形成された結晶粒であり、その形成方法については、次の製造方法において詳細に説明する。
【００３４】
＜薄膜半導体装置の製造方法＞
以下、図１および図２に示した構成の薄膜半導体装置１の製造方法を図４に基づき、必要に応じて他の図面を参照しつつ説明する。尚、図４は、図１におけるチャネル長Ｌ方向のｘ−ｘ’断面に対応する。
【００３５】
先ず、図４（１）に示すように、薄膜半導体装置を形成する基板３ａを用意する。この基板３ａとしては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。
【００３６】
そして、この基板３ａの一主面上に、当該基板３ａへの熱伝導を防止するための絶縁性のバッファー層３ｂを設ける。バッファー層３ｂとしては、例えば、珪素酸化物や、珪素窒化物、珪素炭化物の他、Ｔｉ，Ａｌ，Ｚｒ，Ｈｆ等の酸化膜を用いても構わない。これらのバッファー層３ｂの形成は、ＣＶＤ、スパッタ、および蒸着等の公知の真空成膜技術によって行うことができる。また、バッファー層としては、無機系ＳＯＧ膜や有機系ＳＯＧ等の層間絶縁膜等として通常使用される絶縁層を用いることもできる。さらに金属膜の陽極酸化で形成される誘電体膜や、ゾルゲル法やＭＯＤ（Metal Organic Deposition）法等の公知の技術で成膜された膜であっても良い。
【００３７】
次に、以上のように表面がバッファー層３ｂで覆われた基板３の一主面上に、非晶質の半導体薄膜５を形成する。ここでは、一例としてＰＥ−ＣＶＤ（plasma enhancement-chemical vapor deposition）法による非晶質シリコンからなる半導体薄膜５の形成を行う。このようにして得られた半導体薄膜５は、多量の水素が含有された、いわゆる水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる。また、ここで形成する半導体薄膜５の膜厚は、例えば膜厚２０ｎｍ〜１００ｎｍであることとする。
【００３８】
尚、半導体薄膜５の形成は、成膜温度を低く抑えられる方法であれば上述したＰＥ−ＣＶＤ法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、基板３上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜５を形成する。そして、先のＰＥ−ＣＶＤ法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、０．５atoms％〜１５atoms％程度の水素を含有した水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる半導体薄膜５が得られる。
【００３９】
次に、必要に応じて半導体薄膜５中の過剰水素イオンを脱離させるための、いわゆる水素抜きアニール処理を行う。このような水素抜きアニール処理としては、例えば４００℃から６００℃の炉アニールを行う。ただし、次に行う結晶化のためのアニール処理が、半導体薄膜５中において水素イオンをガス化膨張させることなくレーザ光の照射部から余剰水素を除去するように、照射エネルギーを調整して行われる場合には、水素抜きアニール処理を省略しても良い。
【００４０】
以上の後、図４（２）に示すように、半導体薄膜５に設定した活性領域５ａに、エネルギービームとしてレーザ光Ｌｈを照射して結晶化させるための結晶化工程を行う。
【００４１】
この結晶化工程においては、半導体薄膜５に対してレーザ光Ｌｈを所定の速度で所定の方向に走査させながら照射する。
【００４２】
この際、図５に示すように、レーザ光Ｌｈの照射位置を、次に形成するゲート電極（９）の幅方向（すなわちチャネル長Ｌ方向）に所定ピッチで移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させる。ここで、レーザ光Ｌｈの走査方向ｙは、ゲート電極（９）の延設方向とほぼ一致する方向、すなわちチャネル幅Ｗ方向と一致させる。したがって、各活性領域５ａにおいては、ゲート電極（９）の配線方向によって、それぞれ設定され方向にレーザ光Ｌｈの照射位置を移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させることとする。
【００４３】
またこの結晶化工程においては、レーザ光Ｌｈの走査方向ｙに沿って、結晶化されない非晶質の領域が非晶質帯５１として所定の周期Ｐで残されるように、レーザ光Ｌｈの照射量、照射スポット径、走査速度、および照射位置の移動ピッチなどを設定する。
【００４４】
このような結晶化工程として、例えば図６に示すような爆発的結晶化を適用した方法が例示される。爆発的結晶化が生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの走査時に照射領域の半導体薄膜５が完全に溶融するまえに周囲の領域に熱が伝導するように照射領域の大きさや照射速度、照射エネルギーを制御したレーザ光Ｌｈの照射条件を設定する。
【００４５】
この際、半導体薄膜５に照射するレーザ光Ｌｈの波長は、半導体薄膜５の膜厚とその吸収係数に基づき、半導体薄膜５を透過せず無駄なく吸収される様に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜５を例にとると、波長３５０ｎｍ〜４７０ｎｍのレーザ光が好ましく用いられる。このような波長のレーザ光Ｌｈの発振源としては、例えばＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器が対応する。またレーザ光Ｌｈの波長以外の照射条件として、レーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等を調整することによっても、半導体薄膜５の爆発的結晶化が行われるようにすることができる。
【００４６】
そして、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ１で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙに、上述した照射条件でレーザ光Ｌｈを走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、所定幅の非結晶帯５１が残るように、レーザ光Ｌｈが重ならない範囲でレーザ光Ｌｈのスポット径ｒ１に対して上記移動ピッチｐ１を調整する。
【００４７】
これにより、移動ピッチｐ１と同じ周期Ｐで非晶質帯５１が設けられるように半導体薄膜５の多結晶化を進める。そして、非晶質帯５１−５１間には、レーザ光Ｌｈの走査方向ｙに向かって凸となる三日月形状の結晶粒ｂが、非晶質帯５１の延設方向に沿って配列された結晶質帯５２が形成される。
【００４８】
ここで、レーザ光Ｌｈのスポット径ｒ１およびレーザ光Ｌｈの照射位置の移動ピッチｐ１（非晶質帯５１の繰り返しの周期Ｐ）は、チャネル部に設けられる非晶質帯５１の本数（周期数）を規定する重要なファクターになる。装置の構成において説明したように、チャネル部に設けられる非晶質帯５１の本数（周期数）は、キャリア移動度を保てる範囲でトランジスタ特性のバラツキを均一化できる程度に多く設定されることとしたが、さらにここではプロセスのタクトタイムを損なわない範囲でより多くの本数の非晶質帯５１がチャネル部に設けられるように、移動ピッチｐ１（非晶質帯５１の周期Ｐ）が設定されていることとする。そして、この移動ピッチｐ１に合わせて、出来るだけ小さい所定幅の非結晶帯５１が残るように、レーザ光Ｌｈのスポット径ｒ１が設定される。
【００４９】
以上のような結晶化工程の他、例えば図３（ａ）に示したように、三日月形状の結晶粒ｂを複数列（例えば２列）で配列させた結晶質帯５２を形成する場合には、走査方向ｙへの１回目のレーザ光Ｌｈの走査の後、レーザ光Ｌｈが重なりを持つ第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの２回目のレーザ光Ｌｈの走査を行う。これにより、非結晶の領域を残すことなく、1回目の走査によって形成された結晶粒ｂとの間に走査方向ｙに連続した結晶粒界ａを形成しながら、２列目の結晶粒ｂを形成する。そして、結晶粒界ａを挟んだ両側に三日月状の結晶粒ｂを配列した結晶質帯５２を形成する。その後、所定幅の非結晶帯５１が残るように、レーザ光Ｌｈが重ならない第２の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの１回目のレーザ光Ｌｈの走査を行う。以降は、第1の所定ピッチと第２の所定ピッチとを固定して、上述した２回目のレーザ光Ｌｈの走査と、１回目のレーザ光Ｌｈの走査とを繰り返し行う。尚、結晶質帯５２に三日月形状の結晶粒ｂを３列以上の複数列で配列させる場合には、第１の所定ピッチで照射位置を移動させて行う２回目のレーザ光Ｌｈの走査の後、さらに第1の所定ピッチで照射位置を移動させて３回目（さらにはそれ以上）のレーザ光の走査を行い、次いで１回目のレーザ光Ｌｈの走査を行い、以降２回目以降を繰り返し行う。
【００５０】
さらに、図３（ｂ）に示したように、結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’を配列させた結晶質帯５２を、非晶質帯５１−５１間に形成する場合には、レーザ光Ｌｈの走査によって半導体薄膜５を深さ方向において完全溶融させるように、レーザ光Ｌｈの照射条件を設定する。
【００５１】
この際、半導体薄膜５の膜厚とその吸収係数に基づき、レーザ光Ｌｈの波長、さらにはレーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等の照射条件を調整することで、半導体薄膜５を深さ方向に完全溶融させる。このような結晶化を行う場合であっても、先の爆発的結晶化と同様に、ＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器による波長３５０ｎｍ〜４７０ｎｍのレーザ光Ｌｈを用いることができ、上述した照射条件を調整することにより、半導体薄膜５を深さ方向において完全溶融させる。
【００５２】
この場合、図７に示すように、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ２で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙ（上述したゲート配線の延設方向）に走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶帯５１が残るように、レーザ光Ｌｈのスポット径ｒ２（チャネル長Ｌ方向）に対するレーザ光Ｌｈの移動ピッチｐ２を調整する。
【００５３】
そして、半導体薄膜５を深さ方向において完全溶融させるように照射条件を調整することにより、レーザ光Ｌｈの走査の中心に走査方向ｙに沿って一連の結晶粒界ａが形成されるように結晶化が進み、この結晶粒界ａを挟んだ両側に、半三日月状の結晶粒ｂ’が非晶質帯５１の延設方向に沿って配列された結晶質帯５２が形成される。また、結晶質帯５２の端縁にも、結晶質帯５２の延設方向に沿った一連の結晶粒界ａが形成される。このため、結晶粒界ａ−ａ間に、半三日月形状の結晶粒ｂ’が、配列された状態となる。このような結晶化工程によれば、結晶粒ｂ’は、レーザ光Ｌｈの照射によって半導体薄膜５を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好であり、キャリア移動度が高められる。
【００５４】
尚、このような結晶化においても、レーザ光Ｌｈのスポット径ｒ２およびレーザ光Ｌｈの照射位置の移動ピッチｐ２（結晶粒界ａの周期Ｐ）は、プロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように設定されていることは、図６を用いて説明した爆発的結晶化と同様である。
【００５５】
また、半三日月形状の結晶粒ｂ’を４列以上の偶数列で配列させた結晶質帯を形成するには、レーザ光が重なりを持つ範囲内の第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへのレーザ光Ｌｈの走査を行う工程と、レーザ光Ｌｈが重ならない程度の第２の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの１回目のレーザ光Ｌｈの走査を行う工程とを、所定の周期で繰り返し行えば良い。尚、レーザ光Ｌｈが重なりを持つ範囲内の第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させた照射位置においての走査方向ｙへのレーザ光Ｌｈの走査では、先の隣接する走査で形成された結晶粒ｂ’の結晶性を引き継いだ結晶化が行われる。このため、結晶質帯の中央に配置される２列の半三日月形状の結晶粒ｂ’は、互いに合体して三日月形状の結晶粒を構成することになる。
【００５６】
ここで、上述した図６，図７を用いて説明した各結晶化工程においては、レーザ光Ｌｈの照射によって形成される非晶質帯５１の幅を一定化させること、および結晶粒界aの特性を一定化させることが極めて重要である。これらを一定化する要因としては、各照射位置においてのレーザの照射エネルギー密度が一定であること、走査速度が一定であること、照射位置の移動ピッチｐ１，ｐ２が一定（周期Ｐが一定）であること、半導体薄膜５の膜厚が均一であること等が求められる。
【００５７】
さらに、レーザ光Ｌｈの照射エネルギー密度を一定とするために、少なくとも活性領域５ａに対してレーザ光Ｌｈを照射している間においては、レーザ光Ｌｈが連続発振された状態となっていることが望ましい。ここで、連続発振とは、半導体薄膜５の温度が低下しない範囲の休止（例えば５０ｎｓ以下の休止）がある場合も含むこととする。また、レーザ光Ｌｈの照射エネルギー密度を一定として上述の照射を行うためには、エネルギーのフィードバック機能やフォーカスサーボ機能を備えたレーザ光の照射装置を用いることが望ましい。エネルギーのフィードバック機能やフォーカスサーボ機能は光ディスク等のカッティングマシーン等で使われる公知の技術で構築されることが可能である。
【００５８】
また、半導体薄膜５に対するレーザ光Ｌｈの照射は、レーザ照射の走査速度が一定になる領域で設定する。
【００５９】
そして、半導体薄膜に対するレーザ光の照射位置の移動は相対的でよく、固定されたレーザ光の照射位置に対して半導体薄膜が形成された基板側を移動させても良いし、固定された基板に対してレーザ光の照射位置を移動させても良い。また、基板１とレーザ光の照射位置との両方を移動させても良い。
【００６０】
さらに、上述した結晶化工程におけるレーザ光Ｌｈの平行な走査は、１つのレーザ発振器を用いて順次行っても良いし、複数のレーザ発振器を用いて行っても良い。また、表示装置を駆動するための薄膜トランジスタの作製を考えた場合、複数の活性領域に対して同時に行われることが好ましい。つまり、基板１の表面側に設定配列された複数の活性領域に対してレーザ光Ｌａを同時に多点照射することにより、複数の活性領域に対して結晶化工程を同時に行えることが、生産性を考慮した場合には好ましい方法である。
【００６１】
このようなレーザ光Ｌｈの多点照射を実現するためには、レーザ光の発振源として半導体レーザ発振器が好適に用いられる。半導体レーザ発振器は、エキシマレーザやＹＡＧレーザなどの他のレーザ発振器と比較して非常に小型であるため、１つの装置内に複数配置が可能であり、かつ連続照射で定格４０ｍＷの出力が可能である。
【００６２】
半導体レーザ発振器を用いることにより、大面積化に対応して半導体レーザの個数を増やすことで基板サイズに対して柔軟に装置設計が対応することが可能となる。このため、大型基板上に同じ性能のトランジスターを多数並べた構造を得ることができ、研究レベルで報告があるようなマスクを用いて粒界を制御する方法に比べて大面積で均一な特性のトランジスターを形成することに有利である。
【００６３】
以上説明した結晶化のための結晶化工程を終了した後には、図４（３）に示すように、結晶化させた活性領域５ａを残すような所定形状に半導体薄膜５をパターンエッチングし、各活性領域５ａを島状に分割して素子分離する。この場合、図示したように、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残らない様に、半導体薄膜５をパターンエッチングしても良い。また、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残る様に、半導体薄膜５をパターンエッチングしても良い。尚、このような半導体薄膜５のパターンエッチングは、上述した結晶化工程の前に行っても良い。この場合、活性領域５ａの予定となる領域を含む島状にパターニングされた各半導体薄膜５に対して、上述した結晶化工程が施されることになる。
【００６４】
次に、パターニングされた活性領域５ａを覆う状態で基板１の上部にゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸化シリコンや窒化シリコンからなるもので良く、通常のＰＥ−ＣＶＤによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のＳＯＧ等の成膜を行っても良い。尚、このゲート絶縁膜７の形成は、半導体薄膜５をパターンエッチングする前に行っても良い。
【００６５】
次に、上述したような島状に分割した各活性領域５ａの中央部を横切る形状のゲート電極９を、ゲート絶縁膜７上に形成する。ここでは、図５を用いて説明したように、各活性領域５ａに形成された非晶質帯５１および結晶質帯５２の延設方向に沿って、ゲート電極９を形成する。つまり、結晶状態が略同一な方向に沿って当該ゲート電極を形成するのである。この際、同一特性の素子であれば、下方に同一周期で非晶質帯５１および結晶質帯５２が配置されるように、同一線幅のゲート電極９をパターン形成する。
【００６６】
以上のゲート電極９を形成する際には、先ず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィー法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極９をパターン形成する。
【００６７】
尚、ゲート電極９の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。また、ゲート電極９を形成する際の電極材料層のエッチングにおいては、続けてゲート絶縁膜７をエッチングしても良い。
【００６８】
その後、図４（４）に示すように、ゲート電極９をマスクに用いて、活性領域５ａに自己整合的に不純物が導入されたソース・ドレイン１１を形成する。ここでは、例えばゲート電極９をマスクに用いたイオンインプランテーションを行う。
【００６９】
これにより、ゲート電極９の下方には結晶化された活性領域５ａにおいて不純物が導入されない部分からなるチャネル部Ｃが形成される。これらのソース・ドレイン１１およびゲート電極９の下方のチャネル部Ｃは、半導体薄膜５を結晶化させた多結晶シリコンで構成された結晶質帯が配列されるため、以上によって多結晶シリコン薄膜を用いたトップゲート型の薄膜トランジスタＴＦＴ（すなわち多結晶シリコンＴＦＴ）が同一基板３上に複数設けられた薄膜半導体装置１が得られる。
【００７０】
そして、このような薄膜トランジスタＴＦＴをスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、さらに以下の工程を行う。
【００７１】
先ず、図８（１）に示すように、薄膜半導体装置１の基板３上に、薄膜トランジスタＴＦＴを覆う状態で層間絶縁膜２１を形成する。次に、この層間絶縁膜２１に薄膜トランジスタＴＦＴのソース・ドレイン１１に達する接続孔２１ａを形成する。そして、この接続孔２１ａを介してソース・ドレイン１１に接続された配線２３を、層間絶縁膜２１上に形成する。
【００７２】
次いで、配線２３を覆う状態で平坦化絶縁膜２５を形成し、配線２３に達する接続孔２５ａを平坦化絶縁膜２５に形成する。次に、この接続孔２５ａと配線２３を介してソース・ドレイン１１に接続された画素電極２７を、平坦化絶縁膜２５上に形成する。この画素電極２７は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図面は１画素の要部断面となっている。
【００７３】
その後、ここでの図示は省略したが、画素電極２７を覆う配向膜を平坦化絶縁膜上に形成し、駆動基板２９を完成させる。
【００７４】
一方、図８（２）に示すように、駆動基板２９に対向配置させる対向基板３１を用意する。この対向基板３１は、透明基板３３上に共通電極３５を設け、さらにここでの図示を省略した配向膜で共通電極３５を覆ってなる。尚、共通電極３５は透明電極からなることとする。
【００７５】
そして、駆動基板２９と対向基板３１とを、画素電極２７と共通電極３５とを向かい合わせた状態で、スペーサ３７を介して対向配置する。そして、スペーサ３７によって所定間隔に保たれた基板２９，３１間に液晶相ＬＣを充填封止し、液晶表示装置４１を完成させる。
【００７６】
尚、上記構成の駆動基板２９を用いて有機ＥＬ表示装置を作製する場合には、駆動基板２９に設けられた画素電極を陽極（または陰極）とし、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極（または陽極）として形成することとする。
【００７７】
以上説明した本実施形態の薄膜半導体装置１によれば、図１および図２を参照すると、ゲート電極９に沿って延設された非晶質帯５１および結晶質層５２が、チャネル部Ｃを横切るとともにチャネル長Ｌ方向に周期的に配置された構成とすることで、チャネル部Ｃを通過するキャリアは、必ず周期的に配置された非晶質帯５１を横切って移動することになる。このため、この周期Ｐを制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。つまり、周期Ｐとして、その大きさ、チャネル部Ｃに配置される非晶質帯５１の数、非晶質他居５１の幅の合計、結晶質帯５２の結晶状態を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。
【００７８】
また、図３を用いて説明したように結晶質帯５２内に結晶粒界ａが設けられている場合であっても、周期Ｐとして結晶粒界ａの周期を制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。
【００７９】
そして、以上の周期Ｐ（結晶粒界ａの周期も含む）は、上述したようにレーザ光Ｌｈの照射条件によって良好に制御することが可能であることから、上述したトランジスタ特性が精度良好に制御された薄膜トランジスタＴＦＴを形成することが可能である。
【００８０】
また特に、図２に示したように、結晶質帯５２内に、結晶質帯５２の幅方向にわたる大きさの結晶粒ｂが配列されている場合には、結晶質帯５２内においてキャリアが結晶粒ｂ−ｂ間の粒界を通過することがないため、チャネル長Ｌ方向のキャリア移動度を高く維持することも可能である。
【００８１】
したがって、このような薄膜半導体装置に形成された各薄膜トランジスタＴＦＴを画素のスイッチング素子として用いて表示装置を構成することにより、表示装置の高性能化を図ることが可能になる。特に、有機ＥＬ表示装置においては、表示部での色むらを防止することが可能になる。
【００８２】
尚、上述した実施形態においては、活性領域５ａのチャネル部Ｃに周期的に非晶質帯５１と結晶質帯５２とが設けられている構成を説明した。しかしながら本発明としては、チャネル部Ｃにおける結晶状態がチャネル長Ｌ方向に周期的に変化しており、かつ略同一の結晶状態がチャネル部Ｃを横切っている構成であれば、結晶状態の周期の制御によってトランジスタ特性の精度を高精度に制御し、バラツキの小さい薄膜トランジスタＴＦＴを得ることが可能である。このような構成の他の例として、例えばチャネル部Ｃを横切る非晶質帯５１が設けられておらず、結晶粒の粒径のみをチャネル長Ｌ方向に周期的に変化させた構成が例示される。また、このような粒径の周期的な変化に追従させて、不純物の偏析状態を変化させた構成も例示される。
【００８３】
また本発明においては、所定の移動ピッチで移動させた各照射位置において、所定の走査方向にレーザ光を走査させる結晶化工程により、上述したように周期的に結晶状態を変化させた多結晶化を行う方法を説明した。しかしながら、周期的に結晶状態を変化させた多結晶化を行う結晶化工程は、上述した方法に限定されることはない。
【００８４】
例えば、ライン状に整形されたレーザ光を、ライン状の短軸方向に周期Ｐで移動させてパルス照射する方法であっても、レーザ光のライン状を一部のみ重ねることで、レーザ光が重ねて照射された部分と重ねずに照射された部分とで結晶状態の周期を変化させた活性領域を形成することが可能である。この場合、ライン状の短手方向をチャネル長Ｌ方向とすることで、結晶状態の周期の変化がチャネル長Ｌ方向になる。
【００８５】
またさらに、レーザ光のビームプロファイルをガウシアンカーブとすることにより、レーザ光の中心部が通過した領域、周辺部が通過した領域とで結晶化に差が生じるようにしても良い。
【実施例】
【００８６】
以下、本発明の実施例１〜３を、図４〜７および必要図に基づいて説明し、次に比較例を説明する。
【００８７】
＜実施例１-1，実施例１-2＞
図６を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【００８８】
先ず、絶縁性の基板３上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜５を成膜した。
【００８９】
次に、この半導体薄膜５の各活性領域５ａに、レーザ光Ｌｈを照射して多結晶化するアニール処理を行った。この際、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ１＝５００ｎｍ、これと直交する方向ｙのスポット径＝３００ｎｍの楕円形状とした。また、対物レンズの実効ＮＡ＝０．６とした。そして、チャネル長Ｌ方向への移動ピッチｐ１＝５００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝３ｍ／秒、基板面での照射エネルギー(板面照射エネルギー)１７ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
【００９０】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝５００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅４９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には、結晶質帯５２の幅方向にわたる大きさで走査方向ｙに凸となった三日月状の結晶粒ｂが結晶質帯５２の延設方向に配列形成された。各結晶粒ｂの大きさは、走査方向ｙの幅の最大部（三日月の腹）で１００ｎｍ程度であった。
【００９１】
次いで、多結晶化された各活性領域５ａを、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるようにパターニングした。その後、パターニングした活性領域５ａを覆う状態でゲート絶縁膜７を成膜し、この上部に非晶質帯５１の延方向に沿ってゲート電極９を形成した。下記表１に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例１-1で５μｍ、実施例１-2で２０μｍとした。これにより、各ゲート電極９の下方において活性領域５ａを横切るように約１０本、約４０本の非晶質帯５１が設けられるようにした。
【００９２】
【表１】
【００９３】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例１-1および実施例１-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【００９４】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表１に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、チャネル長Ｌ＝２０μｍにおいては、非晶質帯５１の本数（周期数）が４０本以であれば、オン電流のバラツキ±σ＝±１．４％以内に抑えられ、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１０ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【００９５】
＜実施例２-1，実施例２-2＞
図７を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【００９６】
先ず、絶縁性の基板３上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜５を成膜した。
【００９７】
次に、この半導体薄膜５の各活性領域５ａに、レーザ光Ｌｈを照射して多結晶化するアニール処理を行った。この際、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ２＝５００ｎｍの円形状とした。また、対物レンズの実効ＮＡ＝０．８とした。そして、チャネル長Ｌ方向への移動ピッチｐ２＝５００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝１ｍ／秒、板面照射エネルギー１２ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射時にフォーカスサーボをかけたこと、照射ビームの一部をモニターしたことは実施例１と同様である。
【００９８】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝５００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅４９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’が結晶質帯５２の延設方向に配列形成された。各結晶粒ｂ’の大きさは、走査方向ｙの幅は最大部で１５０ｎｍ程度であった。
【００９９】
次いで、実施例１と同様の手順を行い、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。下記表２に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例２-1で５μｍ、実施例２-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例２-1においては１０本、実施例２-2においては４０本の非晶質帯５１がそれぞれ設けられるようにした。
【０１００】
【表２】
【０１０１】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例２-1および実施例２-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【０１０２】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表２に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、チャネル長Ｌ＝２０μｍにおいては、非晶質帯５１の本数（周期数）が４０本以であれば、オン電流のバラツキ±σ＝±１．３％以内に抑えられ、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１２ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【０１０３】
＜実施例３-1，実施例３-2＞
実施例２と同様に、図７を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【０１０４】
ここでは、実施例２におけるレーザ光Ｌｈの照射条件のうち、対物レンズの実効ＮＡ＝０．４、ピッチｐ２＝６００ｎｍに変更したこと以外は、実施例２と同様にして結晶化工程を行った。
【０１０５】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝６００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅５９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’が結晶質帯５２の延設方向に配列形成された。各結晶粒ｂ’の大きさは、走査方向ｙの幅の最大部で１５０ｎｍ程度であった。
【０１０６】
次いで、実施例１と同様の手順を行い、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。下記表３に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例３-1で５μｍ、実施例３-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例３-1においては約８本、実施例３-2においては約３３本の非晶質帯５１がそれぞれ設けられるようにした。
【０１０７】
【表３】
【０１０８】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例３-1および実施例３-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【０１０９】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表３に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。そして、チャネル長Ｌ＝５μｍであっても、非晶質帯５１の本数（周期数）が８本程度で、オン電流のバラツキ±σ＝±１．０％以内に抑えられており、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１０ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【０１１０】
＜比較例＞
従来構成のエキシマレーザーを用いた結晶化工程を適用して複数の薄膜トランジスタを形成した。
【０１１１】
先ず、実施例１と同様の半導体薄膜５を成膜した後、ＫｒＦのエキシマレーザーを、光学的に短軸方向の幅が４００μｍのラインビームに加工し、1パルス毎に短軸方向に８μｍピッチで照射位置をずらし、残りの領域は重なるようにレーザーを照射した。このときに短軸に平行な断面で評価したエネルギープロファイルは、トップハット型（台形型）に調整してある。上記条件で照射を行った場合、同じ領域には約５０ショットのパルスレーザーが照射されることになる。照射レーザーは１パルスが２５ｎｓで、３１０ｍＪ／ｃｍ2相当のエネルギー密度となるようにアッテネーターを用いて調整した。この結果得られた結晶を二次電子顕微鏡（ＳＥＭ）で観察すると、２５０ｎｍ角程度の四角い結晶が得られることが確認された。
【０１１２】
その後は実施例１と同様の手順を行い、チャネル長Ｌ(ゲート電極の線幅）２０μｍ、チャネル幅Ｗ５０μｍの薄膜トランジスタＴＦＴを複数形成した。
【０１１３】
得られた各薄膜トランジスタＴＦＴについてトランジスタ特性を測定した結果を、下記の表４に示す。尚、表４には、比較例と同一規格（チャネル長Ｌ＝２０μｍ、チャネル幅Ｗ＝５０μｍ）の各実施例についての結果を合わせて示した。
【０１１４】
【表４】
【０１１５】
表４に示すように、本発明を適用した実施例１〜３の薄膜トランジスタにおいては、本発明を適用していない比較例の薄膜トランジスタと比較して、オン電流バラツキが小さく抑えられていることが確認された。尚、ＦＥＴ移動度については、比較例の薄膜トランジスタの方が高い値を示しているが、本発明を適用した実施例１〜３の値であっても画素スイッチとして十分良好な値である。
【０１１６】
また、レーザ照射の際に用いた対物レンズの実効ＮＡが異なる何れの実施例１〜３であっても、本発明の適用のない比較例よりもオン電流のバラツキが少なかった。
【０１１７】
以上の結果、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、本発明を適用した薄膜トランジスタを用いることにより、表示装置における画素間の輝度バラツキが充分に小さく抑えられることが確認された。
【０１１８】
尚、各実施例および比較例は実験的プロセスによって行われている。このため、実施例３は他の例と比較してプロセス（具体的にはハンドリング性）が改善された結果も含まれている。
【図面の簡単な説明】
【０１１９】
【図１】本発明の薄膜半導体装置の構成を示す平面図である。
【図２】本発明の薄膜半導体装置の要部構成の一例を示す拡大平面図である。
【図３】本発明の薄膜半導体装置の要部構成の他の例を示す拡大平面図である。
【図４】本発明の薄膜半導体装置の製造方法を説明する断面工程図である。
【図５】本発明の薄膜半導体装置の製造方法における結晶化工程を説明する平面図である。
【図６】本発明の薄膜半導体装置の製造方法における結晶化工程の一例を詳細に説明する平面図である。
【図７】本発明の薄膜半導体装置の製造方法における結晶化工程の他の例を詳細に説明する平面図である。
【図８】本発明の薄膜半導体装置を用いた液晶表示装置の製造工程図である。
【符号の説明】
【０１２０】
１…薄膜半導体装置、５ａ…活性領域、５…半導体薄膜、９…ゲート電極、５１…非晶質帯、５２…結晶質帯、ａ…結晶粒界、ｂ…三日月形状の結晶粒、ｂ’…半三日月形状の結晶粒、Ｃ…チャネル部、Ｌ…チャネル長、Ｌｈ…レーザ光（エネルギービーム）、Ｐ…周期、Ｗ…チャネル幅、ｙ…走査方向
【技術分野】
【０００１】
本発明は、薄膜半導体装置および薄膜半導体装置の製造方法に関し、特にはエネルギービームの照射によって半導体薄膜を結晶化させてなる複数の素子を備えた薄膜半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置のようなフラット型表示装置においては、複数画素のアクティブマトリックス表示を行うためのスイッチング素子として、薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。薄膜トランジスタには、多結晶シリコン（poly-Si）を活性領域に用いたＴＦＴ（多結晶シリコンＴＦＴ）と、非晶質シリコン（アモルファスＳｉ）を活性領域に用いたＴＦＴ（非晶質シリコンＴＦＴ）とがある。
【０００３】
このうち、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比較してキャリアの移動度が１０倍から１００倍程度大きく、オン電流の劣化も小さいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
【０００４】
このような多結晶シリコンＴＦＴの製造技術として、おおむね６００℃以下の低温プロセスのみを用いて非晶質シリコン膜を多結晶化させる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。例えば、エキシマレーザを用いた低温ポリシリコンプロセスにおいては、ライン状に整形されたレーザ光を、わずかずつ移動させて大部分を重複させながら非晶質シリコン膜に対してパルス照射し、同一箇所に１０〜２０回のレーザ光照射を行う。これにより、活性領域の全面において結晶粒径が均一化された多結晶が得られるようにしている。
【０００５】
また、低温ポリシリコンプロセスの他の例として、例えばＹＡＧレーザーの高調波から得られた連続するレーザ光を、照射エネルギーが一定になるように一定速度で移動させながら非晶質シリコン膜に対して照射して結晶化領域を形成し、結晶粒界のない領域が薄膜トランジスタの活性領域となるようにパターン形成する方法が提案されている（下記特許文献1参照）。
【０００６】
また、コロンビア大学等からは、マスクを用いた多段照射で結晶の横方向成長の幅を規定する方法として、Sequential lateral solidification (SLS)が提案されている（下記非特許文献１参照）。
【０００７】
【特許文献１】特開２００３−７７８３４号公報（特に００９１〜００９２段落、０１６９段落参照）
【非特許文献１】A.T.Vouysas，A.Limnov and J.S.Im、「Journal of Applied Physics」(2003)，Vol.94，P.7445-7452
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、上述したフラットパネル型の表示装置においては、さらなる動画特性やコントラスト特性の向上を目的としてハイフレームレートの液晶ディスプレイの開発が進められ、また有機ＥＬディスプレイ等の自発光型のディスプレイなどの新しい表示装置の開発も進められている。これにともない、このような表示装置に対応可能なスイッチング素子として、急激に大きな電流を流しても特性劣化が無く、また各スイッチング素子の特性バラツキが小さいＴＦＴの開発が求められている。
【０００９】
しかしながら、上述した従来の低温ポリシリコンプロセスによって得られた多結晶シリコンＴＦＴは、比較的大きな電流を流しやすい特性であってキャリアの移動度も大きく特性劣化も小さいことが非常に有利である反面、非晶質シリコンＴＦＴと比較して素子間の特性、特に初期の閾値電圧やオン電流が大きくばらつくことが問題となっている。
【００１０】
このようなバラツキを防止するために、上述したエキシマレーザを用いた結晶化においては、波長と同等の３００nm程度の同じような結晶が成長した膜を用いることで素子のバラツキを最小限にすることが試みられてきた。しかしながら、このようにして多結晶化した膜を用いても、素子間の特性バラツキを抑える効果が十分ではなかった。
【００１１】
この原因は、従来のエキシマレーザニール装置を用いた結晶化方法で結晶化する場合、多結晶シリコン膜の各結晶粒の大きさを高精度に制御することが困難であり、不揃いの粒径となってしまうためである。粒径の不均一性は、各薄膜トランジスタ（ＴＦＴ）のチャネル部における結晶粒界数のばらつきに繋がり、その結果として薄膜トランジスタ（ＴＦＴ）の特性がばらつくという問題になっている（例えば、K. Yamaguchi; et al; J. Appl. Phys., Vol. 89, No. 1, pp.590、M. Kimura et al; JAP. J. APPL. PHYSI. Vol. 40 Part1 (2001) , No. 1、他）。またこの問題は、特に有機EL素子を表示素子として持つ場合には、表示部での色むら等として現れてくるため非常に大きな問題となる。
【００１２】
そして、以上のような薄膜トランジスタの特性バラツキは、上記特許文献１に記載の低温ポリシリコンプロセスであっても十分に抑えることは困難である。これは、チャンネル内部を構成する結晶領域が大きくなるために、結晶内部の欠陥や、転移等の有無による影響が特性のばらつきに大きく反映されるためと思われる。また、ＳＬＳ法を適用して形成したTFTの特性における移動度バラツキは、先に示した非特許文献２の図８より、最適プロセスにおいても10％以上あることが読み取れる。これは、ラテラル成長部分の結晶領域において無数の非制御な結晶粒界が存在していることに起因すると思われる。
【００１３】
そこで本発明は、トランジスタ特性の径時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が高精度に制御された薄膜半導体装置を提供すること、さらにはこのような薄膜半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
このような目的を達成するための本発明の薄膜半導体装置は、エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えている。そして特にゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化している。また、略同一の結晶状態が当該チャネル部を横切っており、チャネル幅方向は同一の結晶状態となっている。
【００１５】
このような構成の薄膜半導体装置では、チャネルを通過するキャリアは、必ず結晶状態の周期的な変化を横切って移動することになる。このため、この周期を制御することにより、当該薄膜半導体装置におけるトランジスタ特性（キャリア移動度）が精度良好に制御されるようになる。例えば、周期の大きさやチャネル部に配置される周期の数を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。そして、このような構成において、各周期内の結晶状態を所定の状態とすることにより、多結晶化させた半導体薄膜を用いた素子の長所である、高いキャリア移動度が維持されることが判った。
【００１６】
また、本発明は上述した構成の薄膜半導体装置の製造方法でもある。
【発明の効果】
【００１７】
以上説明したように本発明によれば、チャネル部が多結晶化されていることにより素子特性の径時変化が小さくかつキャリア移動度が高速でありながらも、高精度にキャリア移動度が制御された薄膜半導体装置を得ることが可能である。この結果、素子特性が良好であり、かつ素子間の特性バラツキを均一化することができ、このような薄膜半導体装置をスイッチング素子とした表示装置の高性能化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、例えば表示装置における画素のスイッチング素子としてトップゲート型の多結晶シリコンＴＦＴを同一基板上に複数設けた薄膜半導体装置を例示して説明し、次にその製造方法を説明する。
【００１９】
＜薄膜半導体装置＞
図１（ａ）は、実施形態の薄膜半導体装置の構成を示す平面図であり、図１（ｂ）は図１（ａ）におけるＡ部の拡大平面図である。これらの図に示す薄膜半導体装置１は、同一の基板３上に複数の薄膜トランジスタＴＦＴを設けてなる。尚、図面においては、1つの薄膜トランジスタＴＦＴのみを図示している。
【００２０】
各薄膜トランジスタＴＦＴは、半導体薄膜５からなる活性領域５ａと、この活性領域５ａの中央部を横切る状態で配線されたゲート電極９とを備えている。
【００２１】
このうち半導体薄膜５からなる活性領域５ａは、非晶質シリコンとして成膜された半導体薄膜５にレーザ光のようなエネルギービームを照射することによって多結晶化させた領域を備えている。また、半導体薄膜５は、活性領域５ａを含む島状にパターニングされていることとする。この場合、図示したように、多結晶化された活性領域５ａの周囲に非晶質の半導体薄膜５部分が残らない様に、半導体薄膜５がパターニングされていても良い。また、活性領域５ａの周囲に非晶質の半導体薄膜５部分が残っていても良い。
【００２２】
以上のような活性領域５ａにおいては、ゲート電極９と重なる活性領域５ａが、チャネル部Ｃとなっている。また、活性領域５ａにおいて、このチャネル部Ｃを挟んだ両側の領域がソース／ドレイン１１となっている。
【００２３】
そして本実施形態では、以上のように構成された各薄膜トランジスタＴＦＴにおいて、各活性領域５ａの結晶状態、およびこの結晶状態に対するゲート電極９の配置状態が特徴的である。
【００２４】
すなわち、各活性領域５ａは、少なくともゲート電極９と重なるチャネル部Ｃにおける結晶状態を、ゲート電極９の延設方向と略垂直なチャネル長Ｌ方向（すなわちゲート電極９の幅方向）に周期的に変化させてなる。つまり、チャネル部Ｃは、その結晶状態がチャネル長Ｌ方向に周期的に変化しているのである。ここで、結晶状態とは、結晶性−非結晶性、結晶粒径の大きさ、結晶粒界の有無、さらには結晶粒界の粗密による不純物の偏析度合いなどであり、これらの状態をチャネル長Ｌ方向に周期的に変化させているのである。
【００２５】
また、チャネル長Ｌ方向に周期的に変化させた結晶状態は、活性領域５ａにわたって連続しており、略同一の結晶状態が当該チャネル部Ｃを横切っていることとする。このため、チャネル長Ｌ方向に対して略垂直なチャネル幅Ｗ方向（ゲート電極９が延設される方向）における結晶状態は、略同一となっている。尚、このような結晶状態の周期的な変化は、各活性領域５ａの全域に及んでいても良い。
【００２６】
特に本実施形態においては、チャネル部Ｃは、結晶状態の変化の周期毎に、非晶質帯５１と結晶質帯５２とが交互に設けられていることとする。そして、これらの非晶質帯５１と結晶質帯５２とが、チャネル幅Ｗ方向に帯状に延設されている。
【００２７】
ここで、ゲート電極９の線幅（すなわちチャネル長Ｌに対応する）は、ここで形成する薄膜トランジスタの規格に基づいて設計されている。そして、その下方のチャネル部Ｃには、所定の周期で非晶質帯５１および結晶質帯５２が交互に配置され設定されていることとする。また、同一特性の薄膜トランジスタＴＦＴであれば、チャネル部Ｃにおける非晶質帯５１および結晶質帯５２が、略同一の周期で設けられていることが重要である。ここで略同一の周期とは、略同一の幅の非晶質帯５１、および結晶状態が略同一の結晶質帯５２が、略同一の周期数で交互に設けられている状態であることとする。
【００２８】
そして例えば、非晶質帯５１の幅が略同一であり、かつ結晶質帯５２における結晶状態が略同一である場合、各ＴＦＴのチャネル部Ｃにおける周期数は、所定の周期数に対して±１周期の範囲であることが好ましい。また所定の周期数に対する実際の周期数の割合のバラツキが小さいほど、薄膜トランジスタＴＦＴの特性バラツキを均一化できる。このため、チャネル部Ｃに設けられる非晶質帯５１の本数（すなわち結晶状態の周期数）は２本以上で多いほうが良い。具体的には、チャネル部Ｃには、チャネル幅Ｗ方向に延設された非晶質帯５１が２５本程度設けられることが好ましい。ただし、チャネル部Ｃにおいてチャネル長Ｌ方向を横切る非晶質帯５１の合計の幅が大きいほど、チャネル長Ｌ方向におけるキャリア移動度が低くなるため、キャリア移動度がある程度高く保たれるように非晶質帯５１の幅はできるだけ小さい方が好ましい。
【００２９】
また、以上のようにチャネル部Ｃ内に配置される非晶質帯５１の本数を安定化させるため、活性領域５ａ内における少なくともチャネル部Ｃ内においては、非晶質帯５１および結晶質帯５２の幅は一定であることとする。
【００３０】
ここで、図２には、チャネル部Ｃのさらに詳細な構成の一例を示す。この拡大平面図に示すように、以上のような周期構造で構成されたチャネル部Ｃ（活性領域５ａ）において、各結晶質帯５２には、結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが配列されていることとする。これらの結晶粒ｂは、結晶質帯５２の幅方向にわたる大きさであり、結晶質帯５２の延設方向に沿って１列で配列されている。また、以上のようなチャネル部Ｃにおいては、非晶質帯５１と結晶質帯５２との界面に、結晶粒界ａが設けられる。各結晶粒界ａは、チャネル幅Ｗ方向に当該チャネル部Ｃを横切る状態で延設された一連の結晶粒界として構成されていることになる。
【００３１】
尚、チャネル部Ｃ（活性領域５ａ）における周期構造は、図２に示す構成に限定されることはない。例えば、図３（ａ）に示すように、各結晶質帯５２には、結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが２列（またはこれ以上の複数列）で配列されていても良い。この場合、結晶粒ｂが配列された列間には、結晶質帯５２の延設方向に沿った一連の結晶粒界ａが設けられ、結晶粒界ａ−ａ間にわたる大きさで結晶質帯５２の延設方向に凸となる三日月形状の結晶粒ｂが配列される。そして、結晶粒ｂが２列以上の複数列で配列された結晶質帯５２−５２の間に非晶質帯５１が狭持された周期構造となる。
【００３２】
さらに、各結晶質帯５２に配列される結晶粒ｂは三日月形状に限定されることはない。例えば、図３（ｂ）に示すように、三日月形状をさらに線対称形状に２分割した半三日月形状の結晶粒ｂ’を配列しても良い。この場合、結晶質帯５２内において、結晶粒ｂ’が配列された列間には、結晶質帯５２の延設方向に沿った結晶粒界ａが設けられ、結晶粒界ａ−ａ間にわたる大きさで結晶質帯５２の延設方向に半三日月形状の結晶粒ｂ’が配列される。
【００３３】
以上のような三日月形状の結晶粒ｂおよび半三日月形状の結晶粒ｂ’は、結晶質帯５２の延設方向に沿ってエネルギービームを走査させることによって形成された結晶粒であり、その形成方法については、次の製造方法において詳細に説明する。
【００３４】
＜薄膜半導体装置の製造方法＞
以下、図１および図２に示した構成の薄膜半導体装置１の製造方法を図４に基づき、必要に応じて他の図面を参照しつつ説明する。尚、図４は、図１におけるチャネル長Ｌ方向のｘ−ｘ’断面に対応する。
【００３５】
先ず、図４（１）に示すように、薄膜半導体装置を形成する基板３ａを用意する。この基板３ａとしては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。
【００３６】
そして、この基板３ａの一主面上に、当該基板３ａへの熱伝導を防止するための絶縁性のバッファー層３ｂを設ける。バッファー層３ｂとしては、例えば、珪素酸化物や、珪素窒化物、珪素炭化物の他、Ｔｉ，Ａｌ，Ｚｒ，Ｈｆ等の酸化膜を用いても構わない。これらのバッファー層３ｂの形成は、ＣＶＤ、スパッタ、および蒸着等の公知の真空成膜技術によって行うことができる。また、バッファー層としては、無機系ＳＯＧ膜や有機系ＳＯＧ等の層間絶縁膜等として通常使用される絶縁層を用いることもできる。さらに金属膜の陽極酸化で形成される誘電体膜や、ゾルゲル法やＭＯＤ（Metal Organic Deposition）法等の公知の技術で成膜された膜であっても良い。
【００３７】
次に、以上のように表面がバッファー層３ｂで覆われた基板３の一主面上に、非晶質の半導体薄膜５を形成する。ここでは、一例としてＰＥ−ＣＶＤ（plasma enhancement-chemical vapor deposition）法による非晶質シリコンからなる半導体薄膜５の形成を行う。このようにして得られた半導体薄膜５は、多量の水素が含有された、いわゆる水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる。また、ここで形成する半導体薄膜５の膜厚は、例えば膜厚２０ｎｍ〜１００ｎｍであることとする。
【００３８】
尚、半導体薄膜５の形成は、成膜温度を低く抑えられる方法であれば上述したＰＥ−ＣＶＤ法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、基板３上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜５を形成する。そして、先のＰＥ−ＣＶＤ法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、０．５atoms％〜１５atoms％程度の水素を含有した水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる半導体薄膜５が得られる。
【００３９】
次に、必要に応じて半導体薄膜５中の過剰水素イオンを脱離させるための、いわゆる水素抜きアニール処理を行う。このような水素抜きアニール処理としては、例えば４００℃から６００℃の炉アニールを行う。ただし、次に行う結晶化のためのアニール処理が、半導体薄膜５中において水素イオンをガス化膨張させることなくレーザ光の照射部から余剰水素を除去するように、照射エネルギーを調整して行われる場合には、水素抜きアニール処理を省略しても良い。
【００４０】
以上の後、図４（２）に示すように、半導体薄膜５に設定した活性領域５ａに、エネルギービームとしてレーザ光Ｌｈを照射して結晶化させるための結晶化工程を行う。
【００４１】
この結晶化工程においては、半導体薄膜５に対してレーザ光Ｌｈを所定の速度で所定の方向に走査させながら照射する。
【００４２】
この際、図５に示すように、レーザ光Ｌｈの照射位置を、次に形成するゲート電極（９）の幅方向（すなわちチャネル長Ｌ方向）に所定ピッチで移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させる。ここで、レーザ光Ｌｈの走査方向ｙは、ゲート電極（９）の延設方向とほぼ一致する方向、すなわちチャネル幅Ｗ方向と一致させる。したがって、各活性領域５ａにおいては、ゲート電極（９）の配線方向によって、それぞれ設定され方向にレーザ光Ｌｈの照射位置を移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させることとする。
【００４３】
またこの結晶化工程においては、レーザ光Ｌｈの走査方向ｙに沿って、結晶化されない非晶質の領域が非晶質帯５１として所定の周期Ｐで残されるように、レーザ光Ｌｈの照射量、照射スポット径、走査速度、および照射位置の移動ピッチなどを設定する。
【００４４】
このような結晶化工程として、例えば図６に示すような爆発的結晶化を適用した方法が例示される。爆発的結晶化が生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの走査時に照射領域の半導体薄膜５が完全に溶融するまえに周囲の領域に熱が伝導するように照射領域の大きさや照射速度、照射エネルギーを制御したレーザ光Ｌｈの照射条件を設定する。
【００４５】
この際、半導体薄膜５に照射するレーザ光Ｌｈの波長は、半導体薄膜５の膜厚とその吸収係数に基づき、半導体薄膜５を透過せず無駄なく吸収される様に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜５を例にとると、波長３５０ｎｍ〜４７０ｎｍのレーザ光が好ましく用いられる。このような波長のレーザ光Ｌｈの発振源としては、例えばＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器が対応する。またレーザ光Ｌｈの波長以外の照射条件として、レーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等を調整することによっても、半導体薄膜５の爆発的結晶化が行われるようにすることができる。
【００４６】
そして、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ１で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙに、上述した照射条件でレーザ光Ｌｈを走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、所定幅の非結晶帯５１が残るように、レーザ光Ｌｈが重ならない範囲でレーザ光Ｌｈのスポット径ｒ１に対して上記移動ピッチｐ１を調整する。
【００４７】
これにより、移動ピッチｐ１と同じ周期Ｐで非晶質帯５１が設けられるように半導体薄膜５の多結晶化を進める。そして、非晶質帯５１−５１間には、レーザ光Ｌｈの走査方向ｙに向かって凸となる三日月形状の結晶粒ｂが、非晶質帯５１の延設方向に沿って配列された結晶質帯５２が形成される。
【００４８】
ここで、レーザ光Ｌｈのスポット径ｒ１およびレーザ光Ｌｈの照射位置の移動ピッチｐ１（非晶質帯５１の繰り返しの周期Ｐ）は、チャネル部に設けられる非晶質帯５１の本数（周期数）を規定する重要なファクターになる。装置の構成において説明したように、チャネル部に設けられる非晶質帯５１の本数（周期数）は、キャリア移動度を保てる範囲でトランジスタ特性のバラツキを均一化できる程度に多く設定されることとしたが、さらにここではプロセスのタクトタイムを損なわない範囲でより多くの本数の非晶質帯５１がチャネル部に設けられるように、移動ピッチｐ１（非晶質帯５１の周期Ｐ）が設定されていることとする。そして、この移動ピッチｐ１に合わせて、出来るだけ小さい所定幅の非結晶帯５１が残るように、レーザ光Ｌｈのスポット径ｒ１が設定される。
【００４９】
以上のような結晶化工程の他、例えば図３（ａ）に示したように、三日月形状の結晶粒ｂを複数列（例えば２列）で配列させた結晶質帯５２を形成する場合には、走査方向ｙへの１回目のレーザ光Ｌｈの走査の後、レーザ光Ｌｈが重なりを持つ第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの２回目のレーザ光Ｌｈの走査を行う。これにより、非結晶の領域を残すことなく、1回目の走査によって形成された結晶粒ｂとの間に走査方向ｙに連続した結晶粒界ａを形成しながら、２列目の結晶粒ｂを形成する。そして、結晶粒界ａを挟んだ両側に三日月状の結晶粒ｂを配列した結晶質帯５２を形成する。その後、所定幅の非結晶帯５１が残るように、レーザ光Ｌｈが重ならない第２の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの１回目のレーザ光Ｌｈの走査を行う。以降は、第1の所定ピッチと第２の所定ピッチとを固定して、上述した２回目のレーザ光Ｌｈの走査と、１回目のレーザ光Ｌｈの走査とを繰り返し行う。尚、結晶質帯５２に三日月形状の結晶粒ｂを３列以上の複数列で配列させる場合には、第１の所定ピッチで照射位置を移動させて行う２回目のレーザ光Ｌｈの走査の後、さらに第1の所定ピッチで照射位置を移動させて３回目（さらにはそれ以上）のレーザ光の走査を行い、次いで１回目のレーザ光Ｌｈの走査を行い、以降２回目以降を繰り返し行う。
【００５０】
さらに、図３（ｂ）に示したように、結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’を配列させた結晶質帯５２を、非晶質帯５１−５１間に形成する場合には、レーザ光Ｌｈの走査によって半導体薄膜５を深さ方向において完全溶融させるように、レーザ光Ｌｈの照射条件を設定する。
【００５１】
この際、半導体薄膜５の膜厚とその吸収係数に基づき、レーザ光Ｌｈの波長、さらにはレーザ光Ｌｈを照射する対物レンズの開口数ＮＡ、レーザ光Ｌｈの走査速度や照射エネルギー等の照射条件を調整することで、半導体薄膜５を深さ方向に完全溶融させる。このような結晶化を行う場合であっても、先の爆発的結晶化と同様に、ＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器による波長３５０ｎｍ〜４７０ｎｍのレーザ光Ｌｈを用いることができ、上述した照射条件を調整することにより、半導体薄膜５を深さ方向において完全溶融させる。
【００５２】
この場合、図７に示すように、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ２で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙ（上述したゲート配線の延設方向）に走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶帯５１が残るように、レーザ光Ｌｈのスポット径ｒ２（チャネル長Ｌ方向）に対するレーザ光Ｌｈの移動ピッチｐ２を調整する。
【００５３】
そして、半導体薄膜５を深さ方向において完全溶融させるように照射条件を調整することにより、レーザ光Ｌｈの走査の中心に走査方向ｙに沿って一連の結晶粒界ａが形成されるように結晶化が進み、この結晶粒界ａを挟んだ両側に、半三日月状の結晶粒ｂ’が非晶質帯５１の延設方向に沿って配列された結晶質帯５２が形成される。また、結晶質帯５２の端縁にも、結晶質帯５２の延設方向に沿った一連の結晶粒界ａが形成される。このため、結晶粒界ａ−ａ間に、半三日月形状の結晶粒ｂ’が、配列された状態となる。このような結晶化工程によれば、結晶粒ｂ’は、レーザ光Ｌｈの照射によって半導体薄膜５を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好であり、キャリア移動度が高められる。
【００５４】
尚、このような結晶化においても、レーザ光Ｌｈのスポット径ｒ２およびレーザ光Ｌｈの照射位置の移動ピッチｐ２（結晶粒界ａの周期Ｐ）は、プロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように設定されていることは、図６を用いて説明した爆発的結晶化と同様である。
【００５５】
また、半三日月形状の結晶粒ｂ’を４列以上の偶数列で配列させた結晶質帯を形成するには、レーザ光が重なりを持つ範囲内の第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへのレーザ光Ｌｈの走査を行う工程と、レーザ光Ｌｈが重ならない程度の第２の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの１回目のレーザ光Ｌｈの走査を行う工程とを、所定の周期で繰り返し行えば良い。尚、レーザ光Ｌｈが重なりを持つ範囲内の第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させた照射位置においての走査方向ｙへのレーザ光Ｌｈの走査では、先の隣接する走査で形成された結晶粒ｂ’の結晶性を引き継いだ結晶化が行われる。このため、結晶質帯の中央に配置される２列の半三日月形状の結晶粒ｂ’は、互いに合体して三日月形状の結晶粒を構成することになる。
【００５６】
ここで、上述した図６，図７を用いて説明した各結晶化工程においては、レーザ光Ｌｈの照射によって形成される非晶質帯５１の幅を一定化させること、および結晶粒界aの特性を一定化させることが極めて重要である。これらを一定化する要因としては、各照射位置においてのレーザの照射エネルギー密度が一定であること、走査速度が一定であること、照射位置の移動ピッチｐ１，ｐ２が一定（周期Ｐが一定）であること、半導体薄膜５の膜厚が均一であること等が求められる。
【００５７】
さらに、レーザ光Ｌｈの照射エネルギー密度を一定とするために、少なくとも活性領域５ａに対してレーザ光Ｌｈを照射している間においては、レーザ光Ｌｈが連続発振された状態となっていることが望ましい。ここで、連続発振とは、半導体薄膜５の温度が低下しない範囲の休止（例えば５０ｎｓ以下の休止）がある場合も含むこととする。また、レーザ光Ｌｈの照射エネルギー密度を一定として上述の照射を行うためには、エネルギーのフィードバック機能やフォーカスサーボ機能を備えたレーザ光の照射装置を用いることが望ましい。エネルギーのフィードバック機能やフォーカスサーボ機能は光ディスク等のカッティングマシーン等で使われる公知の技術で構築されることが可能である。
【００５８】
また、半導体薄膜５に対するレーザ光Ｌｈの照射は、レーザ照射の走査速度が一定になる領域で設定する。
【００５９】
そして、半導体薄膜に対するレーザ光の照射位置の移動は相対的でよく、固定されたレーザ光の照射位置に対して半導体薄膜が形成された基板側を移動させても良いし、固定された基板に対してレーザ光の照射位置を移動させても良い。また、基板１とレーザ光の照射位置との両方を移動させても良い。
【００６０】
さらに、上述した結晶化工程におけるレーザ光Ｌｈの平行な走査は、１つのレーザ発振器を用いて順次行っても良いし、複数のレーザ発振器を用いて行っても良い。また、表示装置を駆動するための薄膜トランジスタの作製を考えた場合、複数の活性領域に対して同時に行われることが好ましい。つまり、基板１の表面側に設定配列された複数の活性領域に対してレーザ光Ｌａを同時に多点照射することにより、複数の活性領域に対して結晶化工程を同時に行えることが、生産性を考慮した場合には好ましい方法である。
【００６１】
このようなレーザ光Ｌｈの多点照射を実現するためには、レーザ光の発振源として半導体レーザ発振器が好適に用いられる。半導体レーザ発振器は、エキシマレーザやＹＡＧレーザなどの他のレーザ発振器と比較して非常に小型であるため、１つの装置内に複数配置が可能であり、かつ連続照射で定格４０ｍＷの出力が可能である。
【００６２】
半導体レーザ発振器を用いることにより、大面積化に対応して半導体レーザの個数を増やすことで基板サイズに対して柔軟に装置設計が対応することが可能となる。このため、大型基板上に同じ性能のトランジスターを多数並べた構造を得ることができ、研究レベルで報告があるようなマスクを用いて粒界を制御する方法に比べて大面積で均一な特性のトランジスターを形成することに有利である。
【００６３】
以上説明した結晶化のための結晶化工程を終了した後には、図４（３）に示すように、結晶化させた活性領域５ａを残すような所定形状に半導体薄膜５をパターンエッチングし、各活性領域５ａを島状に分割して素子分離する。この場合、図示したように、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残らない様に、半導体薄膜５をパターンエッチングしても良い。また、活性領域５ａの周囲に結晶化させていない半導体薄膜５部分が残る様に、半導体薄膜５をパターンエッチングしても良い。尚、このような半導体薄膜５のパターンエッチングは、上述した結晶化工程の前に行っても良い。この場合、活性領域５ａの予定となる領域を含む島状にパターニングされた各半導体薄膜５に対して、上述した結晶化工程が施されることになる。
【００６４】
次に、パターニングされた活性領域５ａを覆う状態で基板１の上部にゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸化シリコンや窒化シリコンからなるもので良く、通常のＰＥ−ＣＶＤによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のＳＯＧ等の成膜を行っても良い。尚、このゲート絶縁膜７の形成は、半導体薄膜５をパターンエッチングする前に行っても良い。
【００６５】
次に、上述したような島状に分割した各活性領域５ａの中央部を横切る形状のゲート電極９を、ゲート絶縁膜７上に形成する。ここでは、図５を用いて説明したように、各活性領域５ａに形成された非晶質帯５１および結晶質帯５２の延設方向に沿って、ゲート電極９を形成する。つまり、結晶状態が略同一な方向に沿って当該ゲート電極を形成するのである。この際、同一特性の素子であれば、下方に同一周期で非晶質帯５１および結晶質帯５２が配置されるように、同一線幅のゲート電極９をパターン形成する。
【００６６】
以上のゲート電極９を形成する際には、先ず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィー法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極９をパターン形成する。
【００６７】
尚、ゲート電極９の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。また、ゲート電極９を形成する際の電極材料層のエッチングにおいては、続けてゲート絶縁膜７をエッチングしても良い。
【００６８】
その後、図４（４）に示すように、ゲート電極９をマスクに用いて、活性領域５ａに自己整合的に不純物が導入されたソース・ドレイン１１を形成する。ここでは、例えばゲート電極９をマスクに用いたイオンインプランテーションを行う。
【００６９】
これにより、ゲート電極９の下方には結晶化された活性領域５ａにおいて不純物が導入されない部分からなるチャネル部Ｃが形成される。これらのソース・ドレイン１１およびゲート電極９の下方のチャネル部Ｃは、半導体薄膜５を結晶化させた多結晶シリコンで構成された結晶質帯が配列されるため、以上によって多結晶シリコン薄膜を用いたトップゲート型の薄膜トランジスタＴＦＴ（すなわち多結晶シリコンＴＦＴ）が同一基板３上に複数設けられた薄膜半導体装置１が得られる。
【００７０】
そして、このような薄膜トランジスタＴＦＴをスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、さらに以下の工程を行う。
【００７１】
先ず、図８（１）に示すように、薄膜半導体装置１の基板３上に、薄膜トランジスタＴＦＴを覆う状態で層間絶縁膜２１を形成する。次に、この層間絶縁膜２１に薄膜トランジスタＴＦＴのソース・ドレイン１１に達する接続孔２１ａを形成する。そして、この接続孔２１ａを介してソース・ドレイン１１に接続された配線２３を、層間絶縁膜２１上に形成する。
【００７２】
次いで、配線２３を覆う状態で平坦化絶縁膜２５を形成し、配線２３に達する接続孔２５ａを平坦化絶縁膜２５に形成する。次に、この接続孔２５ａと配線２３を介してソース・ドレイン１１に接続された画素電極２７を、平坦化絶縁膜２５上に形成する。この画素電極２７は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図面は１画素の要部断面となっている。
【００７３】
その後、ここでの図示は省略したが、画素電極２７を覆う配向膜を平坦化絶縁膜上に形成し、駆動基板２９を完成させる。
【００７４】
一方、図８（２）に示すように、駆動基板２９に対向配置させる対向基板３１を用意する。この対向基板３１は、透明基板３３上に共通電極３５を設け、さらにここでの図示を省略した配向膜で共通電極３５を覆ってなる。尚、共通電極３５は透明電極からなることとする。
【００７５】
そして、駆動基板２９と対向基板３１とを、画素電極２７と共通電極３５とを向かい合わせた状態で、スペーサ３７を介して対向配置する。そして、スペーサ３７によって所定間隔に保たれた基板２９，３１間に液晶相ＬＣを充填封止し、液晶表示装置４１を完成させる。
【００７６】
尚、上記構成の駆動基板２９を用いて有機ＥＬ表示装置を作製する場合には、駆動基板２９に設けられた画素電極を陽極（または陰極）とし、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極（または陽極）として形成することとする。
【００７７】
以上説明した本実施形態の薄膜半導体装置１によれば、図１および図２を参照すると、ゲート電極９に沿って延設された非晶質帯５１および結晶質層５２が、チャネル部Ｃを横切るとともにチャネル長Ｌ方向に周期的に配置された構成とすることで、チャネル部Ｃを通過するキャリアは、必ず周期的に配置された非晶質帯５１を横切って移動することになる。このため、この周期Ｐを制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。つまり、周期Ｐとして、その大きさ、チャネル部Ｃに配置される非晶質帯５１の数、非晶質他居５１の幅の合計、結晶質帯５２の結晶状態を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。
【００７８】
また、図３を用いて説明したように結晶質帯５２内に結晶粒界ａが設けられている場合であっても、周期Ｐとして結晶粒界ａの周期を制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。
【００７９】
そして、以上の周期Ｐ（結晶粒界ａの周期も含む）は、上述したようにレーザ光Ｌｈの照射条件によって良好に制御することが可能であることから、上述したトランジスタ特性が精度良好に制御された薄膜トランジスタＴＦＴを形成することが可能である。
【００８０】
また特に、図２に示したように、結晶質帯５２内に、結晶質帯５２の幅方向にわたる大きさの結晶粒ｂが配列されている場合には、結晶質帯５２内においてキャリアが結晶粒ｂ−ｂ間の粒界を通過することがないため、チャネル長Ｌ方向のキャリア移動度を高く維持することも可能である。
【００８１】
したがって、このような薄膜半導体装置に形成された各薄膜トランジスタＴＦＴを画素のスイッチング素子として用いて表示装置を構成することにより、表示装置の高性能化を図ることが可能になる。特に、有機ＥＬ表示装置においては、表示部での色むらを防止することが可能になる。
【００８２】
尚、上述した実施形態においては、活性領域５ａのチャネル部Ｃに周期的に非晶質帯５１と結晶質帯５２とが設けられている構成を説明した。しかしながら本発明としては、チャネル部Ｃにおける結晶状態がチャネル長Ｌ方向に周期的に変化しており、かつ略同一の結晶状態がチャネル部Ｃを横切っている構成であれば、結晶状態の周期の制御によってトランジスタ特性の精度を高精度に制御し、バラツキの小さい薄膜トランジスタＴＦＴを得ることが可能である。このような構成の他の例として、例えばチャネル部Ｃを横切る非晶質帯５１が設けられておらず、結晶粒の粒径のみをチャネル長Ｌ方向に周期的に変化させた構成が例示される。また、このような粒径の周期的な変化に追従させて、不純物の偏析状態を変化させた構成も例示される。
【００８３】
また本発明においては、所定の移動ピッチで移動させた各照射位置において、所定の走査方向にレーザ光を走査させる結晶化工程により、上述したように周期的に結晶状態を変化させた多結晶化を行う方法を説明した。しかしながら、周期的に結晶状態を変化させた多結晶化を行う結晶化工程は、上述した方法に限定されることはない。
【００８４】
例えば、ライン状に整形されたレーザ光を、ライン状の短軸方向に周期Ｐで移動させてパルス照射する方法であっても、レーザ光のライン状を一部のみ重ねることで、レーザ光が重ねて照射された部分と重ねずに照射された部分とで結晶状態の周期を変化させた活性領域を形成することが可能である。この場合、ライン状の短手方向をチャネル長Ｌ方向とすることで、結晶状態の周期の変化がチャネル長Ｌ方向になる。
【００８５】
またさらに、レーザ光のビームプロファイルをガウシアンカーブとすることにより、レーザ光の中心部が通過した領域、周辺部が通過した領域とで結晶化に差が生じるようにしても良い。
【実施例】
【００８６】
以下、本発明の実施例１〜３を、図４〜７および必要図に基づいて説明し、次に比較例を説明する。
【００８７】
＜実施例１-1，実施例１-2＞
図６を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【００８８】
先ず、絶縁性の基板３上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜５を成膜した。
【００８９】
次に、この半導体薄膜５の各活性領域５ａに、レーザ光Ｌｈを照射して多結晶化するアニール処理を行った。この際、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ１＝５００ｎｍ、これと直交する方向ｙのスポット径＝３００ｎｍの楕円形状とした。また、対物レンズの実効ＮＡ＝０．６とした。そして、チャネル長Ｌ方向への移動ピッチｐ１＝５００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝３ｍ／秒、基板面での照射エネルギー(板面照射エネルギー)１７ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
【００９０】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝５００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅４９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には、結晶質帯５２の幅方向にわたる大きさで走査方向ｙに凸となった三日月状の結晶粒ｂが結晶質帯５２の延設方向に配列形成された。各結晶粒ｂの大きさは、走査方向ｙの幅の最大部（三日月の腹）で１００ｎｍ程度であった。
【００９１】
次いで、多結晶化された各活性領域５ａを、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるようにパターニングした。その後、パターニングした活性領域５ａを覆う状態でゲート絶縁膜７を成膜し、この上部に非晶質帯５１の延方向に沿ってゲート電極９を形成した。下記表１に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例１-1で５μｍ、実施例１-2で２０μｍとした。これにより、各ゲート電極９の下方において活性領域５ａを横切るように約１０本、約４０本の非晶質帯５１が設けられるようにした。
【００９２】
【表１】
【００９３】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例１-1および実施例１-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【００９４】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表１に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、チャネル長Ｌ＝２０μｍにおいては、非晶質帯５１の本数（周期数）が４０本以であれば、オン電流のバラツキ±σ＝±１．４％以内に抑えられ、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１０ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【００９５】
＜実施例２-1，実施例２-2＞
図７を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【００９６】
先ず、絶縁性の基板３上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜５を成膜した。
【００９７】
次に、この半導体薄膜５の各活性領域５ａに、レーザ光Ｌｈを照射して多結晶化するアニール処理を行った。この際、レーザ光Ｌｈは、ＧａＮレーザを用い、チャネル長Ｌ方向のスポット径ｒ２＝５００ｎｍの円形状とした。また、対物レンズの実効ＮＡ＝０．８とした。そして、チャネル長Ｌ方向への移動ピッチｐ２＝５００ｎｍ、これと直交する走査方向ｙへの走査速度ｖｔ＝１ｍ／秒、板面照射エネルギー１２ｍＷ相当とし、半導体薄膜５の結晶化工程を行った。尚、半導体薄膜５に対するレーザ光Ｌｈの照射時にフォーカスサーボをかけたこと、照射ビームの一部をモニターしたことは実施例１と同様である。
【００９８】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝５００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅４９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’が結晶質帯５２の延設方向に配列形成された。各結晶粒ｂ’の大きさは、走査方向ｙの幅は最大部で１５０ｎｍ程度であった。
【００９９】
次いで、実施例１と同様の手順を行い、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。下記表２に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例２-1で５μｍ、実施例２-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例２-1においては１０本、実施例２-2においては４０本の非晶質帯５１がそれぞれ設けられるようにした。
【０１００】
【表２】
【０１０１】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例２-1および実施例２-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【０１０２】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表２に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、チャネル長Ｌ＝２０μｍにおいては、非晶質帯５１の本数（周期数）が４０本以であれば、オン電流のバラツキ±σ＝±１．３％以内に抑えられ、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１２ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【０１０３】
＜実施例３-1，実施例３-2＞
実施例２と同様に、図７を用いて説明した結晶化工程を適用して複数の薄膜トランジスタを形成した（図１参照）。
【０１０４】
ここでは、実施例２におけるレーザ光Ｌｈの照射条件のうち、対物レンズの実効ＮＡ＝０．４、ピッチｐ２＝６００ｎｍに変更したこと以外は、実施例２と同様にして結晶化工程を行った。
【０１０５】
このような結晶化工程により、チャネル長Ｌ方向に周期Ｐ＝６００ｎｍで、幅１０ｎｍの非晶質帯５１を挟んで幅５９０ｎｍの結晶質帯５２を周期的に設けてなる活性領域５ａを形成した。結晶質帯５２内には結晶粒界ａを挟んで半三日月形状の結晶粒ｂ’が結晶質帯５２の延設方向に配列形成された。各結晶粒ｂ’の大きさは、走査方向ｙの幅の最大部で１５０ｎｍ程度であった。
【０１０６】
次いで、実施例１と同様の手順を行い、非晶質帯５１の延設方向の幅（つまりチャネル幅Ｗ）が５０μｍとなるように活性領域５ａをパターニングし、ゲート絶縁膜７を介してゲート電極９を形成した。下記表３に示すように、ゲート電極９の線幅（つまりチャネル長Ｌ）は、実施例３-1で５μｍ、実施例３-2で２０μｍとした。これにより、ゲート電極９の下方において活性領域５ａを横切るように、実施例３-1においては約８本、実施例３-2においては約３３本の非晶質帯５１がそれぞれ設けられるようにした。
【０１０７】
【表３】
【０１０８】
その後、ゲート電極９の両脇の活性領域５ａにソース／ドレイン１１を形成し、実施例３-1および実施例３-2のそれぞれにおいて、基板３上に各規格の薄膜トランジスタＴＦＴを複数形成した。
【０１０９】
作製した各薄膜トランジスタＴＦＴについてのオン電流のバラツキ±σを測定した。その結果を上記表３に合わせて示す。この結果から、非晶質帯５１の本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。そして、チャネル長Ｌ＝５μｍであっても、非晶質帯５１の本数（周期数）が８本程度で、オン電流のバラツキ±σ＝±１．０％以内に抑えられており、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また、このときのＦＥＴ移動度(キャリア移動度）は１０ｃｍ2／Ｖｓであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
【０１１０】
＜比較例＞
従来構成のエキシマレーザーを用いた結晶化工程を適用して複数の薄膜トランジスタを形成した。
【０１１１】
先ず、実施例１と同様の半導体薄膜５を成膜した後、ＫｒＦのエキシマレーザーを、光学的に短軸方向の幅が４００μｍのラインビームに加工し、1パルス毎に短軸方向に８μｍピッチで照射位置をずらし、残りの領域は重なるようにレーザーを照射した。このときに短軸に平行な断面で評価したエネルギープロファイルは、トップハット型（台形型）に調整してある。上記条件で照射を行った場合、同じ領域には約５０ショットのパルスレーザーが照射されることになる。照射レーザーは１パルスが２５ｎｓで、３１０ｍＪ／ｃｍ2相当のエネルギー密度となるようにアッテネーターを用いて調整した。この結果得られた結晶を二次電子顕微鏡（ＳＥＭ）で観察すると、２５０ｎｍ角程度の四角い結晶が得られることが確認された。
【０１１２】
その後は実施例１と同様の手順を行い、チャネル長Ｌ(ゲート電極の線幅）２０μｍ、チャネル幅Ｗ５０μｍの薄膜トランジスタＴＦＴを複数形成した。
【０１１３】
得られた各薄膜トランジスタＴＦＴについてトランジスタ特性を測定した結果を、下記の表４に示す。尚、表４には、比較例と同一規格（チャネル長Ｌ＝２０μｍ、チャネル幅Ｗ＝５０μｍ）の各実施例についての結果を合わせて示した。
【０１１４】
【表４】
【０１１５】
表４に示すように、本発明を適用した実施例１〜３の薄膜トランジスタにおいては、本発明を適用していない比較例の薄膜トランジスタと比較して、オン電流バラツキが小さく抑えられていることが確認された。尚、ＦＥＴ移動度については、比較例の薄膜トランジスタの方が高い値を示しているが、本発明を適用した実施例１〜３の値であっても画素スイッチとして十分良好な値である。
【０１１６】
また、レーザ照射の際に用いた対物レンズの実効ＮＡが異なる何れの実施例１〜３であっても、本発明の適用のない比較例よりもオン電流のバラツキが少なかった。
【０１１７】
以上の結果、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、本発明を適用した薄膜トランジスタを用いることにより、表示装置における画素間の輝度バラツキが充分に小さく抑えられることが確認された。
【０１１８】
尚、各実施例および比較例は実験的プロセスによって行われている。このため、実施例３は他の例と比較してプロセス（具体的にはハンドリング性）が改善された結果も含まれている。
【図面の簡単な説明】
【０１１９】
【図１】本発明の薄膜半導体装置の構成を示す平面図である。
【図２】本発明の薄膜半導体装置の要部構成の一例を示す拡大平面図である。
【図３】本発明の薄膜半導体装置の要部構成の他の例を示す拡大平面図である。
【図４】本発明の薄膜半導体装置の製造方法を説明する断面工程図である。
【図５】本発明の薄膜半導体装置の製造方法における結晶化工程を説明する平面図である。
【図６】本発明の薄膜半導体装置の製造方法における結晶化工程の一例を詳細に説明する平面図である。
【図７】本発明の薄膜半導体装置の製造方法における結晶化工程の他の例を詳細に説明する平面図である。
【図８】本発明の薄膜半導体装置を用いた液晶表示装置の製造工程図である。
【符号の説明】
【０１２０】
１…薄膜半導体装置、５ａ…活性領域、５…半導体薄膜、９…ゲート電極、５１…非晶質帯、５２…結晶質帯、ａ…結晶粒界、ｂ…三日月形状の結晶粒、ｂ’…半三日月形状の結晶粒、Ｃ…チャネル部、Ｌ…チャネル長、Ｌｈ…レーザ光（エネルギービーム）、Ｐ…周期、Ｗ…チャネル幅、ｙ…走査方向
【特許請求の範囲】
【請求項１】
エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えた薄膜半導体装置において、
前記ゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化しており、略同一の結晶状態が当該チャネル部を横切っている
ことを特徴とする薄膜半導体装置。
【請求項２】
請求項１記載の薄膜半導体装置において、
前記チャネル部には、前記結晶状態の変化の周期が２周期以上の所定数で設けられている
ことを特徴とする薄膜半導体装置。
【請求項３】
請求項１記載の薄膜半導体装置において、
前記結晶状態の変化の周期毎に、前記活性領域を横切る状態で非晶質帯と結晶質帯とが交互に設けられている
ことを特徴とする薄膜半導体装置。
【請求項４】
請求項３記載の薄膜半導体装置において、
前記結晶質帯には、当該結晶質帯の幅方向にわたる大きさの結晶粒が、当該結晶質帯の延設方向に配列されている
ことを特徴とする薄膜半導体装置。
【請求項５】
請求項３記載の薄膜半導体装置において、
前記結晶質帯には、当該結晶質帯の延設方向に凸となる三日月形状の結晶粒が当該結晶質帯の延設方向に沿って配列されている
ことを特徴とする薄膜半導体装置。
【請求項６】
請求項５記載の薄膜半導体装置において、
前記結晶粒は、前記結晶質帯の延設方向に沿ってエネルギービームを走査させることによって形成された結晶粒である
ことを特徴とする薄膜半導体装置。
【請求項７】
半導体薄膜にエネルギービームを照射することにより当該半導体薄膜の活性領域を結晶化する工程と、前記活性領域を横切る形状にゲート電極を形成する工程とを備えた薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームの照射位置を所定の移動方向に移動させることにより、当該移動方向に沿って結晶状態を周期的に変化させながら当該活性領域を多結晶化し、
前記ゲート電極を形成する工程では、前記結晶状態が略同一な方向に沿って当該ゲート電極を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームが重ならない範囲で当該エネルギービームの照射位置を所定の移動方向に移動させることにより、前記半導体薄膜を多結晶化させた結晶質帯の間に周期的に非晶質帯を残す
ことを特徴とする薄膜半導体装置の製造方法。
【請求項９】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームの各照射位置において前記移動方向と異なる走査方向に当該エネルギービームを走査させながら照射することにより、当該走査方向に沿って結晶粒を配列形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１０】
請求項９記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、爆発的結晶化が生じるように前記エネルギービームの照射を行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１１】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームのビームプロファイルをガウシアンカーブにする
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１】
エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えた薄膜半導体装置において、
前記ゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化しており、略同一の結晶状態が当該チャネル部を横切っている
ことを特徴とする薄膜半導体装置。
【請求項２】
請求項１記載の薄膜半導体装置において、
前記チャネル部には、前記結晶状態の変化の周期が２周期以上の所定数で設けられている
ことを特徴とする薄膜半導体装置。
【請求項３】
請求項１記載の薄膜半導体装置において、
前記結晶状態の変化の周期毎に、前記活性領域を横切る状態で非晶質帯と結晶質帯とが交互に設けられている
ことを特徴とする薄膜半導体装置。
【請求項４】
請求項３記載の薄膜半導体装置において、
前記結晶質帯には、当該結晶質帯の幅方向にわたる大きさの結晶粒が、当該結晶質帯の延設方向に配列されている
ことを特徴とする薄膜半導体装置。
【請求項５】
請求項３記載の薄膜半導体装置において、
前記結晶質帯には、当該結晶質帯の延設方向に凸となる三日月形状の結晶粒が当該結晶質帯の延設方向に沿って配列されている
ことを特徴とする薄膜半導体装置。
【請求項６】
請求項５記載の薄膜半導体装置において、
前記結晶粒は、前記結晶質帯の延設方向に沿ってエネルギービームを走査させることによって形成された結晶粒である
ことを特徴とする薄膜半導体装置。
【請求項７】
半導体薄膜にエネルギービームを照射することにより当該半導体薄膜の活性領域を結晶化する工程と、前記活性領域を横切る形状にゲート電極を形成する工程とを備えた薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームの照射位置を所定の移動方向に移動させることにより、当該移動方向に沿って結晶状態を周期的に変化させながら当該活性領域を多結晶化し、
前記ゲート電極を形成する工程では、前記結晶状態が略同一な方向に沿って当該ゲート電極を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームが重ならない範囲で当該エネルギービームの照射位置を所定の移動方向に移動させることにより、前記半導体薄膜を多結晶化させた結晶質帯の間に周期的に非晶質帯を残す
ことを特徴とする薄膜半導体装置の製造方法。
【請求項９】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームの各照射位置において前記移動方向と異なる走査方向に当該エネルギービームを走査させながら照射することにより、当該走査方向に沿って結晶粒を配列形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１０】
請求項９記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、爆発的結晶化が生じるように前記エネルギービームの照射を行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１１】
請求項７記載の薄膜半導体装置の製造方法において、
前記活性領域を結晶化する工程では、前記エネルギービームのビームプロファイルをガウシアンカーブにする
ことを特徴とする薄膜半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−２８１４２３（Ｐ２００７−２８１４２３Ａ）
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００６−３４７０５３（Ｐ２００６−３４７０５３）
【出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１８年１２月２５日（２００６．１２．２５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]