選択領域からナノクラスターを除去する方法
半導体素子を製造する方法は、不揮発性メモリ用の第１部分（１６）と第１部分（１６）を除く第２部分（１８）とを有する半導体層（１２）を備えた基板（１２）を提供することを含む。半導体層上には第１の誘電体層（１４）が形成される。第１の誘電体層上でプラズマ窒化が行なわれる。第１部分上には第１の複数のナノクラスター（２０）が、第２部分上には第２の複数のナノクラスター（２８）が形成される。第２の複数のナノクラスターは除去され、半導体層上に第２の誘電体層（３８）が形成され、第２の誘電体層上に導電層（４０）が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には半導体素子を形成する方法に関し、より詳細にはナノクラスターすなわちシリコンドットを形成する半導体プロセスに関する。
【背景技術】
【０００２】
集積回路のデータ記憶部にシリコンドットすなわちナノクラスターが形成されている場合、周辺装置の構成に先立って、周辺領域に堆積されたナノクラスターは除去しなければならない。堆積中には種々のサイズと形状を有するナノクラスターが形成され、ある堆積ナノクラスターは他の堆積ナノクラスターよりもはるかに大きく、他の堆積ナノクラスターの形は長方形であったりする。ナノクラスターの堆積は半導体基板にわたって選択的ではないため、ナノクラスターは堆積後に選択的に除去されなければならない。従来のエッチングプロセスが使用される場合、一部のナノクラスターが通常一定位置に残されるため、ナノクラスターのランダムなサイズ分布の存在が問題となる。クラスタサイズの分散が狭くなる厳しいナノクラスター処理制御をもってしても、周辺領域での少数の非常に大きなクラスタの存在が統計的に無視できない程になる。ナノクラスターが薄い酸化物表面に堆積される場合、平均サイズよりも実質的に大きいナノクラスターを除去するためには、長時間の湿式エッチングまたは乾式エッチングが要求される。そのような長時間の湿式エッチングまたは乾式エッチングは、周辺領域に構築される装置のインテグリティすなわち完全性を損なうことが多い。例えば、そのようなエッチングは、周辺領域の、除去が望まれていないまたは意図されていない層の部分を除去するだろう。典型例は、トレンチ絶縁酸化物の凹みとそれに付随する問題である。したがって、長時間の湿式エッチングまたは乾式エッチングは、周辺領域に構築される装置のインテグリティを損なう。それゆえナノクラスターの選択的除去が課題となっている。
【図面の簡単な説明】
【０００３】
【図１】本発明の種々の実施形態による半導体素子の最初の処理を示す断面図。
【図２】本発明の種々の実施形態による半導体素子の最初の処理を示す断面図。
【図３】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図４】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図５】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図６】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図７】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図８】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図９】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１０】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１１】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１２】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１３】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１４】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１５】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１６】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１７】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１８】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１９】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図２０】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【発明を実施するための形態】
【０００４】
本発明を添付図面にて限定ではなく例示として説明する。図中、同様な参照符号は同様な要素を示す。当業者には、図中の要素が簡潔さと明瞭さを目的として例証されており、必ずしも正しい縮尺ではないことが理解されよう。例えば、本発明の実施形態の理解をより良くするために、図中のいくつかの要素の寸法は他の要素に比べて誇張される場合がある。
【０００５】
図１は、基板１２を有する半導体素子１０を示す。基板１２はゲルマニウムやバルクシリコン等の種々の半導体材料から形成され得る。基板１２にはゲート誘電体層１４が重ねられている。ゲート誘電体層１４は従来のように酸化物層として形成されているが、他の誘電体が使用されてもよい。半導体素子１０内にはナノクラスターが所望される領域が存在する。通常そのような領域は、不揮発性メモリ（ＮＶＭ）等の記憶装置のための領域である。１つの形式ではＮＶＭ領域１６と非ＮＶＭ領域１８が例証され、それらはギャップによって分離されている。不揮発性メモリ領域１６を非ＮＶＭ領域１８から分離するために従来のシャロートレンチ分離（ＳＴＩ）構造が使用されてもよい。さらに、これらの領域の各々の中に形成される装置も、図示しないＳＴＩ構造により電気的に分離される。半導体素子１０は、好ましくはプラズマ発生源が半導体基板１２から分離された状態で、プラズマ窒化２０を受ける。使用される分離は、プラズマエネルギー発生源を、処理されている半導体素子から除去するかまたは遠隔に配置させる。したがって、この種のプラズマ窒化は遠隔プラズマ窒化と呼ばれ得る。また、かかるプラズマ窒化は衝撃窒素イオンの密度とエネルギーとを別々に制御する能力を有することが望ましい。通常これは、反応器中の窒素ガスのプラズマ出力と圧力の制御により達成される。プラズマ窒化を使用して、ゲート誘電体層１４の露出面を処理し、ゲート誘電体層１４の上部に窒化部分を作成する。
【０００６】
図２に、プラズマ窒化２０への曝露後の半導体素子１０を示す。ゲート誘電体層１４に重なって、プラズマ窒化層２２が形成されている。プラズマ窒化層２２はコンフォーマル（共形）であり、ゲート誘電体層１４の頂部すなわち上部にバリアを形成する。プラズマ窒化２０は正確に制御することができるため、プラズマ窒化層２２の深さも正確な所定深さおよび窒素濃度に形成することができる。通常、窒素濃度は５パーセントと１０パーセントの間にあるが、他の窒素範囲も可能である。
【０００７】
図３に、半導体素子１０の形成における１実施形態に関連する方法を表わす半導体素子１０のさらなる処理を示す。プラズマ窒化層２２にはコンフォーマルな犠牲層２４が重なっており、コンフォーマル犠牲層２４はプラズマ窒化層２２の表面の酸化によって生じたものである。代わりに、プラズマ窒化層２２の表面を、より低いエネルギーの酸素プラズマに曝露して、表面を再度酸化させ、酸化物として犠牲層２４を形成してもよい。この犠牲層２４は薄層であり、以下に説明するように、湿式エッチングの際にはナノクラスターを分離して浮かべるよう機能する。したがって、犠牲層２４はその後犠牲的に使用される。
【０００８】
図４に、ナノクラスターが形成された半導体素子１０のさらなる処理を示す。通常、ナノクラスターは、低圧化学蒸着法（ＬＰＣＶＤ）により、または堆積アモルファス層の再結晶により形成される。記憶装置に一般に使用されるナノクラスターはシリコンから形成され、文献上ではしばしばシリコンドットと呼ばれる。ＮＶＭ領域１６に形成されるナノクラスターはナノクラスター２６と称され、非ＮＶＭ領域１８に形成されるナノクラスターはナノクラスター２８と称される。通常これらのナノクラスターの直径は約３〜１５ｎｍの間にある。
【０００９】
図５に、ナノクラスターが摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝された半導体素子１０のさらなる処理を示す。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層３０が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層３２が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に１または複数の酸化雰囲気に曝される場合、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。
【００１０】
図６に、フォトレジストマスク３４がＮＶＭ領域１６上に形成された半導体素子１０のさらなる処理を示す。このマスクを使用して、希フッ化水素（ＨＦ）酸での湿式エッチングを行なう。このエッチングプロセスは窒素を多く含む酸化物層に比べて酸化物層２４を選択的にエッチングする。図６に示されるように、酸化物２４は、非ＮＶＭ領域１８のナノクラスターの下からエッチングされ得る。いったんこのようにエッチングされると、ナノクラスターは分離して浮かび、水酸化アンモニウム、過酸化水素および脱イオン水を用いたメガソニック清浄法により完全に除去され得る。
【００１１】
図７に、非ＮＶＭ領域１８のナノクラスターが除去された半導体素子１０のさらなる処理を示す。いったんナノクラスターが除去されると、フォトレジストマスク３４はＮＶＭ領域１６の上から除去される。
【００１２】
図８に、半導体素子１０の表面がプラズマ窒化３６に露出される半導体素子１０のさらなる処理を示す。このプロセスにより、ＮＶＭ領域１６内のナノクラスターの周囲に窒化酸化物シェルが窒化され、窒化酸化物層３０が表面窒素強化層３１に変化させられる。この窒素の存在は、酸化雰囲気でのナノクラスターの耐性を実質的に増大させる。窒化酸化物層３０は通常１〜２パーセントの窒素を含むが、プラズマ窒化３６の後、ナノクラスターの表面付近の窒素濃度は１０パーセントもの高さまたはそれよりわずかに高い濃度になり得る。通常、表面窒素強化層３１の窒素濃度は５パーセントおよび１０パーセント窒素の間にある。表面の窒素含量が高いと、ナノクラスターのシリコンコアとその周囲の酸化物との間の界面の品質を低下させることなく、酸化に対する耐性が提供される。
【００１３】
図９は、高温酸化物（ＨＴＯ）層３８が制御酸化物層またはブロック酸化物層として機能する半導体素子１０のさらなる処理を示す。このＨＴＯ層３８は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層３８の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ層３８の堆積後、ポリシリコン４０の厚い層が堆積される。ポリシリコン４０の層は、ｉｎ ｓｉｔｕドーピングか、イオン注入かの少なくともいずれか一方により、イオンをドーピングされる。ポリシリコン４０の層はＮＶＭ領域１６にトランジスタ（図示せず）のゲート電極を形成するために使用される。
【００１４】
図１０に、マスク（図示せず）でＮＶＭ領域１６をマスキングすることによりポリシリコン４０、ＨＴＯ層３８、プラズマ窒化層２２、およびゲート誘電体層１４が非ＮＶＭ領域１８から完全に除去された、半導体素子１０のさらなる処理を示す。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なっているポリシリコン４０は、酸化物に対して選択的な従来のプラズマエッチングまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なっているＨＴＯ層３８は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。プラズマ窒化層２２とゲート誘電体層１４は、それらが薄層であり、いかなるトレンチ分離酸化物も劣化させないため、湿式エッチングで除去することができる。ＮＶＭ領域１６に重なっているポリシリコン４０は、その下の層を保護するためにエッチングの間、定位置に残される。
【００１５】
図１１に、図２の最後まで行なわれた処理後に行なわれる半導体素子１０の別のさらなる処理を示す。詳細には、プラズマ窒化層２２の形成後、プラズマ窒化層２２の上にナノクラスターが直接形成される。ＮＶＭ領域１６にＮＶＭナノクラスター４２が形成され、非ＮＶＭ領域１８に非ＮＶＭナノクラスター４４が形成される。
【００１６】
図１２に、図１１の半導体素子１０のさらなる処理を示す。詳細には、ナノクラスターは、摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝される。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層４６が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層４８が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。
【００１７】
図１３に、図１１の半導体素子１０のさらなる処理を示す。半導体素子１０の表面はプラズマ窒化に曝される。このプロセスはナノクラスターの周囲の窒化酸化物シェルを窒化物にする。この窒素の存在は、酸化雰囲気でのナノクラスターの耐性を実質的に増大させる。窒化酸化物層３０は通常１〜２パーセントの窒素を含むが、プラズマ窒化の後、ナノクラスターの表面付近の窒素濃度は１０パーセントもの高さまたはそれよりわずかに高い濃度になり得る。表面の窒素含量が高いと、ナノクラスターのシリコンコアとその周囲の酸化物との間の界面の品質を低下させることなく、酸化に対する耐性が提供される。
【００１８】
図１４に、図１１の半導体素子１０のさらなる処理を示す。高温酸化物（ＨＴＯ）層５２が、制御酸化物層またはブロック酸化物層として機能するように堆積される。このＨＴＯ層５２は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層５２の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ層の堆積後、ポリシリコン５４の厚い層が堆積される。このポリシリコン５４はｉｎ ｓｉｔｕドーピングされるか、イオン注入によりドーピングされる。このポリシリコン５４の層はＮＶＭ領域１６にトランジスタのゲート電極を形成するために使用される。
【００１９】
図１５に、図１１の半導体素子１０のさらなる処理を示す。マスク（図示せず）でＮＶＭ領域１６をマスキングすることにより、ポリシリコン５４、ＨＴＯ層５２およびプラズマ窒化層２２が非ＮＶＭ領域１８から完全に除去される。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なっているポリシリコン５４は、酸化物に対して選択的な従来のプラズマまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なっているＨＴＯ層５２は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。この湿式エッチングステップ中に、非ＮＶＭ領域１８のナノクラスターは下から切り取られ、分離して浮かぶ。ナノクラスターの完全な除去を保証するために、メガソニック作用と共に水酸化アンモニウム、過酸化水素および脱イオン水を用いた清浄剤が使用され得る。プラズマ窒化層２２は、熱リン酸等の湿式エッチングにより除去してもよい。その後、非ＮＶＭ領域１８の分離構造（図示しない）のトレンチ分離酸化物の品質を低下させることなく、湿式エッチングにより薄いゲート誘電体層１４が除去され得る。
【００２０】
図１６に、図２の最後まで行なわれた処理後の、半導体素子１０の別のさらなる処理を示す。詳細には、プラズマ窒化層２２の形成後、例えば低圧ＣＶＤにより酸化物５６の層が堆積される。この酸化物５６の厚さは約５０〜１００オングストロームの間であってよく、以下に説明するさらなる処理の間の犠牲層として機能する。酸化物５６の代わりに他の材料を使用してもよい。
【００２１】
図１７に、図１６の処理後の半導体素子１０のさらなる処理を示す。詳細には、非ＮＶＭ領域１８がマスク（図示せず）によりマスキングされ、酸化物５６の層がＮＶＭ領域１６から除去される。１つの形式では、酸化物５６の層を除去するために、下に存在するプラズマ窒化層２２に選択的なフッ化水素酸を使用した湿式エッチングを使用する。プラズマ窒化層２２は、希フッ化水素酸エッチング用のエッチング停止層として重要である。湿式エッチングが終わると、酸化物５６の層が非ＮＶＭ領域１８にのみ残り、ＮＶＭ領域１６からは完全に除去される。したがって、酸化物５６の層は犠牲層として機能した。
【００２２】
図１８に、図１７の処理後の半導体素子１０のさらなる処理を示す。プラズマ窒化層２２の上に複数のナノクラスターが直接形成される。１つの形式では、ナノクラスターはシリコンから形成され、例えば、ＬＰＣＶＤ反応器中で摂氏４５０〜６５０度の温度範囲でシランまたはジシラン等の前駆物質を使用して堆積される。ＮＶＭ領域１６にＮＶＭナノクラスター５８が形成され、非ＮＶＭ領域１８に非ＮＶＭナノクラスター６０が形成される。ナノクラスターは、摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝される。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層５９が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層６１が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合に、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。その後、ナノクラスターはプラズマ窒化６２を受ける。この窒化の目的は、窒化酸化物層５９，６１の表面窒素濃度を約５〜１０原子パーセントへ増加させることである。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合に、ナノクラスターの周囲の窒化酸化物シェルは丈夫な保護を提供する。
【００２３】
図１９に、図１８の処理後の半導体素子１０のさらなる処理を示す。高温酸化物（ＨＴＯ）層６４は制御酸化物層またはブロック酸化物層として機能する。このＨＴＯ層６４は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層６４の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ堆積後、ポリシリコン６６の厚い層が堆積される。このポリシリコン６６は、ｉｎ ｓｉｔｕドーピングされてもよいし、イオン注入でドーピングされてもよい。このポリシリコン６６の層はＮＶＭ領域１６にトランジスタのゲート電極を形成するために使用される。
【００２４】
図２０に、図１９の処理後の半導体素子１０のさらなる処理を示す。マスク（図示せず）でＮＶＭ領域１６をマスキングすることにより、ポリシリコン６６、ＨＴＯ層６４および酸化物５６の層が非ＮＶＭ領域１８から完全に除去される。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なるポリシリコン６６は、酸化物に対して選択的な従来のプラズマエッチングまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なるＨＴＯ層６４および酸化物５６の層は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。この湿式エッチングステップ中に、酸化物５６の層がエッチングされると非ＮＶＭ領域１８のナノクラスターは下から切り取られ、分離して浮かぶ。ナノクラスターの完全な除去を保証するために、メガソニック作用と共に水酸化アンモニウム、過酸化水素および脱イオン水を用いた清浄剤が使用され得る。プラズマ窒化層２２は、熱リン酸等の湿式エッチングにより除去してもよい。その後、非ＮＶＭ領域１８の分離構造（図示しない）のトレンチ分離酸化物の品質を低下させることなく、湿式エッチングにより薄いゲート誘電体層１４が除去され得る。
【００２５】
予め形成されたナノクラスターを集積回路の選択領域から効率的に除去する方法を提供した。さらに、ナノクラスターの所望の電気的性質を保持しつつ酸化および他の処理作用からナノクラスターを保護する方法も提供した。低エネルギーのプラズマ窒化を行なうことにより、ナノクラスターの下に存在するＮＶＭトンネル酸化物の表面に接近して窒素が配置される。さらに、窒素濃度は５〜１０原子パーセントであり、これは重なり合っている層を選択的にエッチングするのに十分な範囲であるが、ナノクラスターの下に存在する酸化物の電気的欠陥を将来するほどには十分高くない範囲である。ナノクラスターの下の酸化物全体の窒化等の、ＮＶＭトンネル酸化物へ窒素を導入する代替方法は、１〜２原子パーセントよりも高い窒素濃度を達成するのが極めて難しく、装置の特性全体に影響を及ぼす極度な高温が必要とされるため、問題がある。さらに、酸化物全体の窒化は、上記目的を達成するのに十分に高い窒素原子濃度を生じさせない。
【００２６】
さらに、ナノクラスターの周囲の窒化酸化物のプラズマ窒化は、酸化雰囲気を伴う後続処理中にナノクラスターを保護するのに重要な酸化バリアを提供するように機能する。プラズマ窒化なしで形成された窒化酸化物は薄い窒化酸化物層であり、窒素レベルが１〜２原子パーセントと低いために、ナノクラスターの保護に限界がある。しかしながら、装置の観点では、ナノクラスタを包囲する窒化酸化物層は薄いことが好ましい。とくのは、層が薄いと、シリコンナノクラスターのシリコンコアと、窒化酸化物シェルとの間の界面に最小表面状態の欠陥しか有しないことが保証されるためである。この窒化酸化物層を形成するプロセスは、大きなナノクラスターは小さなナノクラスターよりも厚いシェルを形成するため、ナノクラスターのサイズ分布をより一様にするのにさらに寄与する。ナノクラスターのプラズマ窒化により、窒化酸化物シェルの表面付近の窒素濃度が約５〜１０原子パーセントへ増加し、これは酸化バリアとして機能するのに十分に高い範囲であるが、ナノクラスターの電気的特性を下げるほどには十分に高くない範囲である。したがって、本明細書に記載された方法は、不揮発性メモリ等の装置の用途に不適当な電気的に活性な表面状態の導入を避けつつ、酸化からの保護を提供する。シリコンナノクラスターの周囲の窒化酸化物の薄層は、シリコンナノクラスター表面状態が最小であることを保証する。したがって、各ナノクラスターの周囲の酸化物は、ナノクラスター上での電荷トラップの存在を最小にする。
【００２７】
１つの形式では、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供することによる、半導体素子の製造方法が提供される。半導体層上には第１の誘電体層が形成される。第１の誘電体層の上で分離プラズマ窒化のステップが実行される。第１部分上に第１の複数のナノクラスターが、および第２部分上に第２の複数のナノクラスターが形成される。第２の複数のナノクラスターが除去される。半導体層上に第２の誘電体層が形成され、第２の誘電体層上に導電層が形成される。
【００２８】
１つの形式では、第２の複数のナノクラスターを除去する工程が、第２の誘電体層を形成した後で起こる。
別の形式では、第２の複数のナノクラスターを除去する工程の前に、第２部分上の第２の誘電体層と導電層とのエッチングが行われる。
【００２９】
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成するに前に、第１の誘電体層上に第３の誘電体層が形成される。第１部分上での第３の誘電体層のエッチングは、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に行なわれる。
【００３０】
別の形式では、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層が形成される。窒化酸化物層上で遠隔プラズマ窒化が行なわれる。
【００３１】
別の形式では、第２の誘電体層を形成する工程の前に、第２の複数のナノクラスターが除去される。
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１の誘電体層上に第３の誘電体層が形成される。
【００３２】
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成した後で、第２部分上の第３の誘電体がエッチングされる。
別の形式では、第２の複数のナノクラスターを除去を除去する工程は、リフトオフ法によりさらに特徴付けられる。
【００３３】
別の形式では、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層が形成される。第２の誘電体層を形成する前に、第１の複数のナノクラスターの周囲の窒化酸化物層上に遠隔プラズマ窒化が行われる。
【００３４】
別の形式では、分離プラズマ窒化を行うと、第１の誘電体層中に、少なくとも５パーセントの窒素濃度を有する層が形成される。
別の形式では、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供することによる、半導体素子を形成する方法が提供される。半導体層上にトンネル誘電体層が形成される。トンネル誘電体層上で分離プラズマ窒化が行なわれる。第１部分上に第１の複数のナノクラスターが形成され、第２部分上に第２の複数のナノクラスターが形成される。第２の複数のナノクラスターが除去される。半導体層上に制御誘電体層が形成される。制御誘電体層上にゲート層が形成される。
【００３５】
１つの形式では、分離プラズマ窒化を行うと、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される。
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、トンネル誘電体層上に犠牲層が形成される。除去する工程は、犠牲層上に第２の複数のナノクラスターを形成した後で、第１部分をマスキングし、第２部分上の犠牲層をエッチングすることにより提供される。
【００３６】
別の形式では、トンネル誘電体中の層が、第２の複数のナノクラスターを除去する工程の間エッチング停止層として機能する。
窒化酸化物層は、第１の複数のナノクラスターと第２の複数のナノクラスターの各ナノクラスターの周囲に形成される。遠隔プラズマ窒化は、第２の複数のナノクラスターを除去する工程の後で、第１の複数のナノクラスターの周囲の窒化酸化物の各層上で実行される。
【００３７】
１つの形式では、犠牲層は熱酸化により形成された酸化物層である。
別の形式では、制御誘電体が酸化物であり、ゲート導電層はポリシリコンである。
別の形式では、ゲート誘電体上に犠牲層が提供される。第１部分上の犠牲層は、第１の複数のナノクラスターおよび第２の複数のナノクラスターを形成する前に除去される。第２の複数のナノクラスターを除去する工程は、制御誘電体およびゲート導電層を形成した後で行われる。
【００３８】
さらに別の形式では、半導体素子を形成する方法が提供される。基板は、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えている。半導体層上にトンネル誘電体層が形成される。トンネル誘電体層上で分離プラズマ窒化を行い、トンネル誘電体中に少なくとも５パーセントの窒素濃度を有する層を形成する。第１部分上に第１の複数のナノクラスターが形成され、第２部分上に第２の複数のナノクラスターが形成される。第２部分上の誘電体層をエッチングし、前記少なくとも５パーセントの窒素濃度を有する層をエッチング停止層として使用することにより、第２の複数のナノクラスターが除去される。半導体層上に制御誘電体層が形成される。制御誘電体層上にゲート層が形成される。
【００３９】
別の形式では、誘電体層は、トンネル誘電体の上部の熱酸化によって形成される。窒化酸化物層は、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に形成される。第２の複数のナノクラスターを除去した後で、第１の複数のナノクラスター上の窒化酸化物層上に遠隔プラズマ窒化が行なわれる。
【００４０】
以上の説明では、本発明を特定の実施形態に関して説明したが、特許請求の範囲に規定される本発明の範囲から逸脱しなければ、種々の改良や変更が可能であることは、当業者であれば理解し得る。それ故、例えば、本明細書や図面は、限定を意味するというよりは、むしろ例示性を意味し、全てのそのような改良は、本発明の範囲内に含まれるものとする。
【００４１】
以上、特定の実施形態に関して、利益、他の利点、及び問題の解決方法について説明してきたが、利益、利点、問題の解決方法、及びこうした利益、利点、問題の解決方法をもたらし、又はより顕著なものにする構成要素は、何れかの請求項又は全ての請求項の重要な、必要な、または不可欠な機能もしくは構成要素であると見なされるべきではない。本明細書で使用した、「備える」、「備えている」、又はこれらの任意の他の派生語は、列挙した構成要素を含むプロセス、方法、物品または装置が、これらの構成要素のみを含むのではなく、明確に列挙されていない構成要素や、このようなプロセス、方法、物品、装置に固有の他の構成要素を含んでよいように包括的なあらゆるものを含むものとする。
【００４２】
本明細書に使用する場合、単数である用語は、１つまたは１つよりも多くのものとして定義される。本明細書に使用する場合、複数である用語は、２つまたは２つよりも多くのものとして定義される。本明細書に使用する場合、「別の」という用語は、少なくとも第２のまたはそれよりも多くのものとして定義される。本明細書に使用する場合、用語「含む」および／または「有する」は、包含（つまりオープンランゲージ）として定義される。本明細書に使用する場合、用語「結合」は、必ずしも直接ではなく、必ずしも機械的にではないが、接続されていることとして定義される。
【技術分野】
【０００１】
本発明は、包括的には半導体素子を形成する方法に関し、より詳細にはナノクラスターすなわちシリコンドットを形成する半導体プロセスに関する。
【背景技術】
【０００２】
集積回路のデータ記憶部にシリコンドットすなわちナノクラスターが形成されている場合、周辺装置の構成に先立って、周辺領域に堆積されたナノクラスターは除去しなければならない。堆積中には種々のサイズと形状を有するナノクラスターが形成され、ある堆積ナノクラスターは他の堆積ナノクラスターよりもはるかに大きく、他の堆積ナノクラスターの形は長方形であったりする。ナノクラスターの堆積は半導体基板にわたって選択的ではないため、ナノクラスターは堆積後に選択的に除去されなければならない。従来のエッチングプロセスが使用される場合、一部のナノクラスターが通常一定位置に残されるため、ナノクラスターのランダムなサイズ分布の存在が問題となる。クラスタサイズの分散が狭くなる厳しいナノクラスター処理制御をもってしても、周辺領域での少数の非常に大きなクラスタの存在が統計的に無視できない程になる。ナノクラスターが薄い酸化物表面に堆積される場合、平均サイズよりも実質的に大きいナノクラスターを除去するためには、長時間の湿式エッチングまたは乾式エッチングが要求される。そのような長時間の湿式エッチングまたは乾式エッチングは、周辺領域に構築される装置のインテグリティすなわち完全性を損なうことが多い。例えば、そのようなエッチングは、周辺領域の、除去が望まれていないまたは意図されていない層の部分を除去するだろう。典型例は、トレンチ絶縁酸化物の凹みとそれに付随する問題である。したがって、長時間の湿式エッチングまたは乾式エッチングは、周辺領域に構築される装置のインテグリティを損なう。それゆえナノクラスターの選択的除去が課題となっている。
【図面の簡単な説明】
【０００３】
【図１】本発明の種々の実施形態による半導体素子の最初の処理を示す断面図。
【図２】本発明の種々の実施形態による半導体素子の最初の処理を示す断面図。
【図３】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図４】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図５】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図６】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図７】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図８】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図９】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１０】本発明の１つの形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１１】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１２】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１３】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１４】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１５】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１６】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１７】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１８】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図１９】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【図２０】本発明の別の形式による半導体素子の図２からのさらなる処理を示す断面図。
【発明を実施するための形態】
【０００４】
本発明を添付図面にて限定ではなく例示として説明する。図中、同様な参照符号は同様な要素を示す。当業者には、図中の要素が簡潔さと明瞭さを目的として例証されており、必ずしも正しい縮尺ではないことが理解されよう。例えば、本発明の実施形態の理解をより良くするために、図中のいくつかの要素の寸法は他の要素に比べて誇張される場合がある。
【０００５】
図１は、基板１２を有する半導体素子１０を示す。基板１２はゲルマニウムやバルクシリコン等の種々の半導体材料から形成され得る。基板１２にはゲート誘電体層１４が重ねられている。ゲート誘電体層１４は従来のように酸化物層として形成されているが、他の誘電体が使用されてもよい。半導体素子１０内にはナノクラスターが所望される領域が存在する。通常そのような領域は、不揮発性メモリ（ＮＶＭ）等の記憶装置のための領域である。１つの形式ではＮＶＭ領域１６と非ＮＶＭ領域１８が例証され、それらはギャップによって分離されている。不揮発性メモリ領域１６を非ＮＶＭ領域１８から分離するために従来のシャロートレンチ分離（ＳＴＩ）構造が使用されてもよい。さらに、これらの領域の各々の中に形成される装置も、図示しないＳＴＩ構造により電気的に分離される。半導体素子１０は、好ましくはプラズマ発生源が半導体基板１２から分離された状態で、プラズマ窒化２０を受ける。使用される分離は、プラズマエネルギー発生源を、処理されている半導体素子から除去するかまたは遠隔に配置させる。したがって、この種のプラズマ窒化は遠隔プラズマ窒化と呼ばれ得る。また、かかるプラズマ窒化は衝撃窒素イオンの密度とエネルギーとを別々に制御する能力を有することが望ましい。通常これは、反応器中の窒素ガスのプラズマ出力と圧力の制御により達成される。プラズマ窒化を使用して、ゲート誘電体層１４の露出面を処理し、ゲート誘電体層１４の上部に窒化部分を作成する。
【０００６】
図２に、プラズマ窒化２０への曝露後の半導体素子１０を示す。ゲート誘電体層１４に重なって、プラズマ窒化層２２が形成されている。プラズマ窒化層２２はコンフォーマル（共形）であり、ゲート誘電体層１４の頂部すなわち上部にバリアを形成する。プラズマ窒化２０は正確に制御することができるため、プラズマ窒化層２２の深さも正確な所定深さおよび窒素濃度に形成することができる。通常、窒素濃度は５パーセントと１０パーセントの間にあるが、他の窒素範囲も可能である。
【０００７】
図３に、半導体素子１０の形成における１実施形態に関連する方法を表わす半導体素子１０のさらなる処理を示す。プラズマ窒化層２２にはコンフォーマルな犠牲層２４が重なっており、コンフォーマル犠牲層２４はプラズマ窒化層２２の表面の酸化によって生じたものである。代わりに、プラズマ窒化層２２の表面を、より低いエネルギーの酸素プラズマに曝露して、表面を再度酸化させ、酸化物として犠牲層２４を形成してもよい。この犠牲層２４は薄層であり、以下に説明するように、湿式エッチングの際にはナノクラスターを分離して浮かべるよう機能する。したがって、犠牲層２４はその後犠牲的に使用される。
【０００８】
図４に、ナノクラスターが形成された半導体素子１０のさらなる処理を示す。通常、ナノクラスターは、低圧化学蒸着法（ＬＰＣＶＤ）により、または堆積アモルファス層の再結晶により形成される。記憶装置に一般に使用されるナノクラスターはシリコンから形成され、文献上ではしばしばシリコンドットと呼ばれる。ＮＶＭ領域１６に形成されるナノクラスターはナノクラスター２６と称され、非ＮＶＭ領域１８に形成されるナノクラスターはナノクラスター２８と称される。通常これらのナノクラスターの直径は約３〜１５ｎｍの間にある。
【０００９】
図５に、ナノクラスターが摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝された半導体素子１０のさらなる処理を示す。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層３０が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層３２が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に１または複数の酸化雰囲気に曝される場合、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。
【００１０】
図６に、フォトレジストマスク３４がＮＶＭ領域１６上に形成された半導体素子１０のさらなる処理を示す。このマスクを使用して、希フッ化水素（ＨＦ）酸での湿式エッチングを行なう。このエッチングプロセスは窒素を多く含む酸化物層に比べて酸化物層２４を選択的にエッチングする。図６に示されるように、酸化物２４は、非ＮＶＭ領域１８のナノクラスターの下からエッチングされ得る。いったんこのようにエッチングされると、ナノクラスターは分離して浮かび、水酸化アンモニウム、過酸化水素および脱イオン水を用いたメガソニック清浄法により完全に除去され得る。
【００１１】
図７に、非ＮＶＭ領域１８のナノクラスターが除去された半導体素子１０のさらなる処理を示す。いったんナノクラスターが除去されると、フォトレジストマスク３４はＮＶＭ領域１６の上から除去される。
【００１２】
図８に、半導体素子１０の表面がプラズマ窒化３６に露出される半導体素子１０のさらなる処理を示す。このプロセスにより、ＮＶＭ領域１６内のナノクラスターの周囲に窒化酸化物シェルが窒化され、窒化酸化物層３０が表面窒素強化層３１に変化させられる。この窒素の存在は、酸化雰囲気でのナノクラスターの耐性を実質的に増大させる。窒化酸化物層３０は通常１〜２パーセントの窒素を含むが、プラズマ窒化３６の後、ナノクラスターの表面付近の窒素濃度は１０パーセントもの高さまたはそれよりわずかに高い濃度になり得る。通常、表面窒素強化層３１の窒素濃度は５パーセントおよび１０パーセント窒素の間にある。表面の窒素含量が高いと、ナノクラスターのシリコンコアとその周囲の酸化物との間の界面の品質を低下させることなく、酸化に対する耐性が提供される。
【００１３】
図９は、高温酸化物（ＨＴＯ）層３８が制御酸化物層またはブロック酸化物層として機能する半導体素子１０のさらなる処理を示す。このＨＴＯ層３８は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層３８の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ層３８の堆積後、ポリシリコン４０の厚い層が堆積される。ポリシリコン４０の層は、ｉｎ ｓｉｔｕドーピングか、イオン注入かの少なくともいずれか一方により、イオンをドーピングされる。ポリシリコン４０の層はＮＶＭ領域１６にトランジスタ（図示せず）のゲート電極を形成するために使用される。
【００１４】
図１０に、マスク（図示せず）でＮＶＭ領域１６をマスキングすることによりポリシリコン４０、ＨＴＯ層３８、プラズマ窒化層２２、およびゲート誘電体層１４が非ＮＶＭ領域１８から完全に除去された、半導体素子１０のさらなる処理を示す。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なっているポリシリコン４０は、酸化物に対して選択的な従来のプラズマエッチングまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なっているＨＴＯ層３８は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。プラズマ窒化層２２とゲート誘電体層１４は、それらが薄層であり、いかなるトレンチ分離酸化物も劣化させないため、湿式エッチングで除去することができる。ＮＶＭ領域１６に重なっているポリシリコン４０は、その下の層を保護するためにエッチングの間、定位置に残される。
【００１５】
図１１に、図２の最後まで行なわれた処理後に行なわれる半導体素子１０の別のさらなる処理を示す。詳細には、プラズマ窒化層２２の形成後、プラズマ窒化層２２の上にナノクラスターが直接形成される。ＮＶＭ領域１６にＮＶＭナノクラスター４２が形成され、非ＮＶＭ領域１８に非ＮＶＭナノクラスター４４が形成される。
【００１６】
図１２に、図１１の半導体素子１０のさらなる処理を示す。詳細には、ナノクラスターは、摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝される。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層４６が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層４８が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。
【００１７】
図１３に、図１１の半導体素子１０のさらなる処理を示す。半導体素子１０の表面はプラズマ窒化に曝される。このプロセスはナノクラスターの周囲の窒化酸化物シェルを窒化物にする。この窒素の存在は、酸化雰囲気でのナノクラスターの耐性を実質的に増大させる。窒化酸化物層３０は通常１〜２パーセントの窒素を含むが、プラズマ窒化の後、ナノクラスターの表面付近の窒素濃度は１０パーセントもの高さまたはそれよりわずかに高い濃度になり得る。表面の窒素含量が高いと、ナノクラスターのシリコンコアとその周囲の酸化物との間の界面の品質を低下させることなく、酸化に対する耐性が提供される。
【００１８】
図１４に、図１１の半導体素子１０のさらなる処理を示す。高温酸化物（ＨＴＯ）層５２が、制御酸化物層またはブロック酸化物層として機能するように堆積される。このＨＴＯ層５２は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層５２の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ層の堆積後、ポリシリコン５４の厚い層が堆積される。このポリシリコン５４はｉｎ ｓｉｔｕドーピングされるか、イオン注入によりドーピングされる。このポリシリコン５４の層はＮＶＭ領域１６にトランジスタのゲート電極を形成するために使用される。
【００１９】
図１５に、図１１の半導体素子１０のさらなる処理を示す。マスク（図示せず）でＮＶＭ領域１６をマスキングすることにより、ポリシリコン５４、ＨＴＯ層５２およびプラズマ窒化層２２が非ＮＶＭ領域１８から完全に除去される。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なっているポリシリコン５４は、酸化物に対して選択的な従来のプラズマまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なっているＨＴＯ層５２は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。この湿式エッチングステップ中に、非ＮＶＭ領域１８のナノクラスターは下から切り取られ、分離して浮かぶ。ナノクラスターの完全な除去を保証するために、メガソニック作用と共に水酸化アンモニウム、過酸化水素および脱イオン水を用いた清浄剤が使用され得る。プラズマ窒化層２２は、熱リン酸等の湿式エッチングにより除去してもよい。その後、非ＮＶＭ領域１８の分離構造（図示しない）のトレンチ分離酸化物の品質を低下させることなく、湿式エッチングにより薄いゲート誘電体層１４が除去され得る。
【００２０】
図１６に、図２の最後まで行なわれた処理後の、半導体素子１０の別のさらなる処理を示す。詳細には、プラズマ窒化層２２の形成後、例えば低圧ＣＶＤにより酸化物５６の層が堆積される。この酸化物５６の厚さは約５０〜１００オングストロームの間であってよく、以下に説明するさらなる処理の間の犠牲層として機能する。酸化物５６の代わりに他の材料を使用してもよい。
【００２１】
図１７に、図１６の処理後の半導体素子１０のさらなる処理を示す。詳細には、非ＮＶＭ領域１８がマスク（図示せず）によりマスキングされ、酸化物５６の層がＮＶＭ領域１６から除去される。１つの形式では、酸化物５６の層を除去するために、下に存在するプラズマ窒化層２２に選択的なフッ化水素酸を使用した湿式エッチングを使用する。プラズマ窒化層２２は、希フッ化水素酸エッチング用のエッチング停止層として重要である。湿式エッチングが終わると、酸化物５６の層が非ＮＶＭ領域１８にのみ残り、ＮＶＭ領域１６からは完全に除去される。したがって、酸化物５６の層は犠牲層として機能した。
【００２２】
図１８に、図１７の処理後の半導体素子１０のさらなる処理を示す。プラズマ窒化層２２の上に複数のナノクラスターが直接形成される。１つの形式では、ナノクラスターはシリコンから形成され、例えば、ＬＰＣＶＤ反応器中で摂氏４５０〜６５０度の温度範囲でシランまたはジシラン等の前駆物質を使用して堆積される。ＮＶＭ領域１６にＮＶＭナノクラスター５８が形成され、非ＮＶＭ領域１８に非ＮＶＭナノクラスター６０が形成される。ナノクラスターは、摂氏約８００〜９００度で亜酸化窒素［ＮＯ］を含む酸化雰囲気に曝される。これは、約２パーセントの窒素（N2）を含む薄い酸化物シェルを形成する。ＮＯ周囲雰囲気中でのナノクラスターの酸化プロセスは、酸素（Ｏ2）中の酸化プロセスよりも自己制限的である。このプロセスによって、１０〜１５オングストロームの間の寸法を有する窒化酸化物シェルを形成することが可能である。例えば、窒化酸化物層５９が、ＮＶＭ領域１６の図示したナノクラスターのうちの１つの周囲に形成される。同様に、窒化酸化物層６１が、非ＮＶＭ領域１８の図示したナノクラスターのうちの１つの周囲に形成される。この窒化酸化物シェルは、シリコンナノクラスターのコアと、その周囲の窒化酸化物との間の界面に最小表面状態の欠陥しか有しないことを保証する。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合に、窒化酸化物シェル中の窒素はナノクラスターをさらに保護する。その後、ナノクラスターはプラズマ窒化６２を受ける。この窒化の目的は、窒化酸化物層５９，６１の表面窒素濃度を約５〜１０原子パーセントへ増加させることである。ナノクラスターが後続の処理中に酸化雰囲気に曝される場合に、ナノクラスターの周囲の窒化酸化物シェルは丈夫な保護を提供する。
【００２３】
図１９に、図１８の処理後の半導体素子１０のさらなる処理を示す。高温酸化物（ＨＴＯ）層６４は制御酸化物層またはブロック酸化物層として機能する。このＨＴＯ層６４は、前駆物質としてシランまたはジクロロシランと、過剰量のＮ2Ｏ等の酸化剤とを使用して、摂氏約７００〜８００度の範囲内の温度で、低圧ＣＶＤ（化学蒸着）環境下で通常堆積される。図示した形式では、ＨＴＯ層６４の上部表面はその下のナノクラスターに対してコンフォーマルである。ナノクラスターの周囲の窒化シェルは、制御酸化物堆積中にナノクラスターが消費されるのを防止する。ＨＴＯ堆積後、ポリシリコン６６の厚い層が堆積される。このポリシリコン６６は、ｉｎ ｓｉｔｕドーピングされてもよいし、イオン注入でドーピングされてもよい。このポリシリコン６６の層はＮＶＭ領域１６にトランジスタのゲート電極を形成するために使用される。
【００２４】
図２０に、図１９の処理後の半導体素子１０のさらなる処理を示す。マスク（図示せず）でＮＶＭ領域１６をマスキングすることにより、ポリシリコン６６、ＨＴＯ層６４および酸化物５６の層が非ＮＶＭ領域１８から完全に除去される。乾式エッチングと湿式エッチングの組み合わせを容易に適用することができる。例えば、非ＮＶＭ領域１８に重なるポリシリコン６６は、酸化物に対して選択的な従来のプラズマエッチングまたは反応性イオンエッチング（ＲＩＥ）を使用してエッチングされる。非ＮＶＭ領域１８に重なるＨＴＯ層６４および酸化物５６の層は、希フッ化水素酸等の湿式化学薬剤により除去される。プラズマ窒化層２２は、このエッチングステップ中のエッチング停止層として機能する。この湿式エッチングステップ中に、酸化物５６の層がエッチングされると非ＮＶＭ領域１８のナノクラスターは下から切り取られ、分離して浮かぶ。ナノクラスターの完全な除去を保証するために、メガソニック作用と共に水酸化アンモニウム、過酸化水素および脱イオン水を用いた清浄剤が使用され得る。プラズマ窒化層２２は、熱リン酸等の湿式エッチングにより除去してもよい。その後、非ＮＶＭ領域１８の分離構造（図示しない）のトレンチ分離酸化物の品質を低下させることなく、湿式エッチングにより薄いゲート誘電体層１４が除去され得る。
【００２５】
予め形成されたナノクラスターを集積回路の選択領域から効率的に除去する方法を提供した。さらに、ナノクラスターの所望の電気的性質を保持しつつ酸化および他の処理作用からナノクラスターを保護する方法も提供した。低エネルギーのプラズマ窒化を行なうことにより、ナノクラスターの下に存在するＮＶＭトンネル酸化物の表面に接近して窒素が配置される。さらに、窒素濃度は５〜１０原子パーセントであり、これは重なり合っている層を選択的にエッチングするのに十分な範囲であるが、ナノクラスターの下に存在する酸化物の電気的欠陥を将来するほどには十分高くない範囲である。ナノクラスターの下の酸化物全体の窒化等の、ＮＶＭトンネル酸化物へ窒素を導入する代替方法は、１〜２原子パーセントよりも高い窒素濃度を達成するのが極めて難しく、装置の特性全体に影響を及ぼす極度な高温が必要とされるため、問題がある。さらに、酸化物全体の窒化は、上記目的を達成するのに十分に高い窒素原子濃度を生じさせない。
【００２６】
さらに、ナノクラスターの周囲の窒化酸化物のプラズマ窒化は、酸化雰囲気を伴う後続処理中にナノクラスターを保護するのに重要な酸化バリアを提供するように機能する。プラズマ窒化なしで形成された窒化酸化物は薄い窒化酸化物層であり、窒素レベルが１〜２原子パーセントと低いために、ナノクラスターの保護に限界がある。しかしながら、装置の観点では、ナノクラスタを包囲する窒化酸化物層は薄いことが好ましい。とくのは、層が薄いと、シリコンナノクラスターのシリコンコアと、窒化酸化物シェルとの間の界面に最小表面状態の欠陥しか有しないことが保証されるためである。この窒化酸化物層を形成するプロセスは、大きなナノクラスターは小さなナノクラスターよりも厚いシェルを形成するため、ナノクラスターのサイズ分布をより一様にするのにさらに寄与する。ナノクラスターのプラズマ窒化により、窒化酸化物シェルの表面付近の窒素濃度が約５〜１０原子パーセントへ増加し、これは酸化バリアとして機能するのに十分に高い範囲であるが、ナノクラスターの電気的特性を下げるほどには十分に高くない範囲である。したがって、本明細書に記載された方法は、不揮発性メモリ等の装置の用途に不適当な電気的に活性な表面状態の導入を避けつつ、酸化からの保護を提供する。シリコンナノクラスターの周囲の窒化酸化物の薄層は、シリコンナノクラスター表面状態が最小であることを保証する。したがって、各ナノクラスターの周囲の酸化物は、ナノクラスター上での電荷トラップの存在を最小にする。
【００２７】
１つの形式では、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供することによる、半導体素子の製造方法が提供される。半導体層上には第１の誘電体層が形成される。第１の誘電体層の上で分離プラズマ窒化のステップが実行される。第１部分上に第１の複数のナノクラスターが、および第２部分上に第２の複数のナノクラスターが形成される。第２の複数のナノクラスターが除去される。半導体層上に第２の誘電体層が形成され、第２の誘電体層上に導電層が形成される。
【００２８】
１つの形式では、第２の複数のナノクラスターを除去する工程が、第２の誘電体層を形成した後で起こる。
別の形式では、第２の複数のナノクラスターを除去する工程の前に、第２部分上の第２の誘電体層と導電層とのエッチングが行われる。
【００２９】
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成するに前に、第１の誘電体層上に第３の誘電体層が形成される。第１部分上での第３の誘電体層のエッチングは、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に行なわれる。
【００３０】
別の形式では、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層が形成される。窒化酸化物層上で遠隔プラズマ窒化が行なわれる。
【００３１】
別の形式では、第２の誘電体層を形成する工程の前に、第２の複数のナノクラスターが除去される。
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１の誘電体層上に第３の誘電体層が形成される。
【００３２】
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成した後で、第２部分上の第３の誘電体がエッチングされる。
別の形式では、第２の複数のナノクラスターを除去を除去する工程は、リフトオフ法によりさらに特徴付けられる。
【００３３】
別の形式では、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層が形成される。第２の誘電体層を形成する前に、第１の複数のナノクラスターの周囲の窒化酸化物層上に遠隔プラズマ窒化が行われる。
【００３４】
別の形式では、分離プラズマ窒化を行うと、第１の誘電体層中に、少なくとも５パーセントの窒素濃度を有する層が形成される。
別の形式では、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供することによる、半導体素子を形成する方法が提供される。半導体層上にトンネル誘電体層が形成される。トンネル誘電体層上で分離プラズマ窒化が行なわれる。第１部分上に第１の複数のナノクラスターが形成され、第２部分上に第２の複数のナノクラスターが形成される。第２の複数のナノクラスターが除去される。半導体層上に制御誘電体層が形成される。制御誘電体層上にゲート層が形成される。
【００３５】
１つの形式では、分離プラズマ窒化を行うと、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される。
別の形式では、第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、トンネル誘電体層上に犠牲層が形成される。除去する工程は、犠牲層上に第２の複数のナノクラスターを形成した後で、第１部分をマスキングし、第２部分上の犠牲層をエッチングすることにより提供される。
【００３６】
別の形式では、トンネル誘電体中の層が、第２の複数のナノクラスターを除去する工程の間エッチング停止層として機能する。
窒化酸化物層は、第１の複数のナノクラスターと第２の複数のナノクラスターの各ナノクラスターの周囲に形成される。遠隔プラズマ窒化は、第２の複数のナノクラスターを除去する工程の後で、第１の複数のナノクラスターの周囲の窒化酸化物の各層上で実行される。
【００３７】
１つの形式では、犠牲層は熱酸化により形成された酸化物層である。
別の形式では、制御誘電体が酸化物であり、ゲート導電層はポリシリコンである。
別の形式では、ゲート誘電体上に犠牲層が提供される。第１部分上の犠牲層は、第１の複数のナノクラスターおよび第２の複数のナノクラスターを形成する前に除去される。第２の複数のナノクラスターを除去する工程は、制御誘電体およびゲート導電層を形成した後で行われる。
【００３８】
さらに別の形式では、半導体素子を形成する方法が提供される。基板は、不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えている。半導体層上にトンネル誘電体層が形成される。トンネル誘電体層上で分離プラズマ窒化を行い、トンネル誘電体中に少なくとも５パーセントの窒素濃度を有する層を形成する。第１部分上に第１の複数のナノクラスターが形成され、第２部分上に第２の複数のナノクラスターが形成される。第２部分上の誘電体層をエッチングし、前記少なくとも５パーセントの窒素濃度を有する層をエッチング停止層として使用することにより、第２の複数のナノクラスターが除去される。半導体層上に制御誘電体層が形成される。制御誘電体層上にゲート層が形成される。
【００３９】
別の形式では、誘電体層は、トンネル誘電体の上部の熱酸化によって形成される。窒化酸化物層は、第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に形成される。第２の複数のナノクラスターを除去した後で、第１の複数のナノクラスター上の窒化酸化物層上に遠隔プラズマ窒化が行なわれる。
【００４０】
以上の説明では、本発明を特定の実施形態に関して説明したが、特許請求の範囲に規定される本発明の範囲から逸脱しなければ、種々の改良や変更が可能であることは、当業者であれば理解し得る。それ故、例えば、本明細書や図面は、限定を意味するというよりは、むしろ例示性を意味し、全てのそのような改良は、本発明の範囲内に含まれるものとする。
【００４１】
以上、特定の実施形態に関して、利益、他の利点、及び問題の解決方法について説明してきたが、利益、利点、問題の解決方法、及びこうした利益、利点、問題の解決方法をもたらし、又はより顕著なものにする構成要素は、何れかの請求項又は全ての請求項の重要な、必要な、または不可欠な機能もしくは構成要素であると見なされるべきではない。本明細書で使用した、「備える」、「備えている」、又はこれらの任意の他の派生語は、列挙した構成要素を含むプロセス、方法、物品または装置が、これらの構成要素のみを含むのではなく、明確に列挙されていない構成要素や、このようなプロセス、方法、物品、装置に固有の他の構成要素を含んでよいように包括的なあらゆるものを含むものとする。
【００４２】
本明細書に使用する場合、単数である用語は、１つまたは１つよりも多くのものとして定義される。本明細書に使用する場合、複数である用語は、２つまたは２つよりも多くのものとして定義される。本明細書に使用する場合、「別の」という用語は、少なくとも第２のまたはそれよりも多くのものとして定義される。本明細書に使用する場合、用語「含む」および／または「有する」は、包含（つまりオープンランゲージ）として定義される。本明細書に使用する場合、用語「結合」は、必ずしも直接ではなく、必ずしも機械的にではないが、接続されていることとして定義される。
【特許請求の範囲】
【請求項１】
半導体素子を製造する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上に第１の誘電体層を形成する工程；
第１の誘電体層上で分離プラズマ窒化のステップを行なう工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
前記第２の複数のナノクラスターを除去する工程；
前記半導体層上に第２の誘電体層を形成する工程；および
第２の誘電体層上に導電層を形成する工程；
からなる方法。
【請求項２】
前記第２の複数のナノクラスターを除去する工程が、第２の誘電体層を形成した後で起こる、請求項１に記載の方法。
【請求項３】
第２の複数のナノクラスターを除去する工程の前に、第２部分上の第２の誘電体層と導電層とをエッチングする工程をさらに含む、請求項２に記載の方法。
【請求項４】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、前記第１誘電体層上に第３の誘電体層を形成する工程；および
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１部分上で前記第３の誘電体層をエッチングする工程；
をさらに含む、請求項２に記載の方法。
【請求項５】
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
前記窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項２に記載の方法。
【請求項６】
前記第２の複数のナノクラスターを除去する工程は、前記第２の誘電体層を形成する工程の前に行われる、請求項１に記載の方法。
【請求項７】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１の誘電体層上に第３の誘電体層を形成する工程；および
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成した後で、第２部分上の第３の誘電体層をエッチングする工程；
をさらに含む、請求項６に記載の方法。
【請求項８】
前記第２の複数のナノクラスターを除去する工程は、リフトオフ法によりさらに特徴付けられる、請求項７に記載の方法。
【請求項９】
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の誘電体層を形成する前に、第１の複数のナノクラスターの周囲の窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項６に記載の方法。
【請求項１０】
分離プラズマ窒化のステップを行うと、第１の誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される、請求項６に記載の方法。
【請求項１１】
半導体素子を形成する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上にトンネル誘電体層を形成する工程；
トンネル誘電体層上で分離プラズマ窒化のステップを行なう工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
第２の複数のナノクラスターを除去する工程；
半導体層上に制御誘電体層を形成する工程；および
制御誘電体層上にゲート層を形成する工程；
からなる方法。
【請求項１２】
分離プラズマ窒化のステップを行なうと、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される、請求項１１に記載の方法。
【請求項１３】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、トンネル誘電体層上に犠牲層を形成する工程をさらに含み、
前記除去する工程は、犠牲層上に第２の複数のナノクラスターを形成した後で、第１部分をマスキングし、第２部分上の犠牲層をエッチングすることを含む、請求項１２に記載の方法。
【請求項１４】
トンネル誘電体層中の前記層は、前記第２の複数のナノクラスターを除去する工程の間エッチング停止層として機能する、請求項１３に記載の方法。
【請求項１５】
第１の複数のナノクラスターと第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の複数のナノクラスターを除去する工程の後で、第１の複数のナノクラスターの周囲の窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項１４に記載の方法。
【請求項１６】
前記犠牲層は熱酸化により形成された酸化物層である、請求項１５に記載の方法。
【請求項１７】
前記制御誘電体層が酸化物を含み、前記ゲート層がポリシリコンを含む、請求項１２に記載の方法。
【請求項１８】
前記ゲート誘電体上に犠牲層を配置する工程；および
第１の複数のナノクラスターおよび第２の複数のナノクラスターを形成する前に第１部分上の犠牲層を除去する工程；
をさらに含み、前記第２の複数のナノクラスターを除去する工程は制御誘電体層およびゲート層を形成した後で行われる請求項１２に記載の方法。
【請求項１９】
半導体素子を形成する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上にトンネル誘電体層を形成する工程；
トンネル誘電体層上で分離プラズマ窒化のステップを行い、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層を形成する工程；
トンネル誘電体層上に誘電体層を形成する工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
第２部分上の誘電体層をエッチングし、前記少なくとも５パーセントの窒素濃度を有する層をエッチング停止層として使用することにより、第２の複数のナノクラスターを除去する工程；
半導体層上に制御誘電体層を形成する工程；および
制御誘電体層上にゲート層を形成する工程；
からなる方法。
【請求項２０】
前記誘電体層を形成する工程は、トンネル誘電体層の上部の熱酸化によって行われ、前記方法は、
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の複数のナノクラスターを除去した後で、第１の複数のナノクラスターの周囲の各窒化酸化物層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項１９に記載の方法。
【請求項１】
半導体素子を製造する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上に第１の誘電体層を形成する工程；
第１の誘電体層上で分離プラズマ窒化のステップを行なう工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
前記第２の複数のナノクラスターを除去する工程；
前記半導体層上に第２の誘電体層を形成する工程；および
第２の誘電体層上に導電層を形成する工程；
からなる方法。
【請求項２】
前記第２の複数のナノクラスターを除去する工程が、第２の誘電体層を形成した後で起こる、請求項１に記載の方法。
【請求項３】
第２の複数のナノクラスターを除去する工程の前に、第２部分上の第２の誘電体層と導電層とをエッチングする工程をさらに含む、請求項２に記載の方法。
【請求項４】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、前記第１誘電体層上に第３の誘電体層を形成する工程；および
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１部分上で前記第３の誘電体層をエッチングする工程；
をさらに含む、請求項２に記載の方法。
【請求項５】
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
前記窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項２に記載の方法。
【請求項６】
前記第２の複数のナノクラスターを除去する工程は、前記第２の誘電体層を形成する工程の前に行われる、請求項１に記載の方法。
【請求項７】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、第１の誘電体層上に第３の誘電体層を形成する工程；および
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成した後で、第２部分上の第３の誘電体層をエッチングする工程；
をさらに含む、請求項６に記載の方法。
【請求項８】
前記第２の複数のナノクラスターを除去する工程は、リフトオフ法によりさらに特徴付けられる、請求項７に記載の方法。
【請求項９】
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の誘電体層を形成する前に、第１の複数のナノクラスターの周囲の窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項６に記載の方法。
【請求項１０】
分離プラズマ窒化のステップを行うと、第１の誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される、請求項６に記載の方法。
【請求項１１】
半導体素子を形成する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上にトンネル誘電体層を形成する工程；
トンネル誘電体層上で分離プラズマ窒化のステップを行なう工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
第２の複数のナノクラスターを除去する工程；
半導体層上に制御誘電体層を形成する工程；および
制御誘電体層上にゲート層を形成する工程；
からなる方法。
【請求項１２】
分離プラズマ窒化のステップを行なうと、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層が形成される、請求項１１に記載の方法。
【請求項１３】
第１の複数のナノクラスターと第２の複数のナノクラスターとを形成する前に、トンネル誘電体層上に犠牲層を形成する工程をさらに含み、
前記除去する工程は、犠牲層上に第２の複数のナノクラスターを形成した後で、第１部分をマスキングし、第２部分上の犠牲層をエッチングすることを含む、請求項１２に記載の方法。
【請求項１４】
トンネル誘電体層中の前記層は、前記第２の複数のナノクラスターを除去する工程の間エッチング停止層として機能する、請求項１３に記載の方法。
【請求項１５】
第１の複数のナノクラスターと第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の複数のナノクラスターを除去する工程の後で、第１の複数のナノクラスターの周囲の窒化酸化物の各層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項１４に記載の方法。
【請求項１６】
前記犠牲層は熱酸化により形成された酸化物層である、請求項１５に記載の方法。
【請求項１７】
前記制御誘電体層が酸化物を含み、前記ゲート層がポリシリコンを含む、請求項１２に記載の方法。
【請求項１８】
前記ゲート誘電体上に犠牲層を配置する工程；および
第１の複数のナノクラスターおよび第２の複数のナノクラスターを形成する前に第１部分上の犠牲層を除去する工程；
をさらに含み、前記第２の複数のナノクラスターを除去する工程は制御誘電体層およびゲート層を形成した後で行われる請求項１２に記載の方法。
【請求項１９】
半導体素子を形成する方法であって、
不揮発性メモリ用の第１部分と第１部分を除く第２部分とを有する半導体層を備えた基板を提供する工程；
半導体層上にトンネル誘電体層を形成する工程；
トンネル誘電体層上で分離プラズマ窒化のステップを行い、トンネル誘電体層中に少なくとも５パーセントの窒素濃度を有する層を形成する工程；
トンネル誘電体層上に誘電体層を形成する工程；
第１部分上に第１の複数のナノクラスターおよび第２部分上に第２の複数のナノクラスターを形成する工程；
第２部分上の誘電体層をエッチングし、前記少なくとも５パーセントの窒素濃度を有する層をエッチング停止層として使用することにより、第２の複数のナノクラスターを除去する工程；
半導体層上に制御誘電体層を形成する工程；および
制御誘電体層上にゲート層を形成する工程；
からなる方法。
【請求項２０】
前記誘電体層を形成する工程は、トンネル誘電体層の上部の熱酸化によって行われ、前記方法は、
第１の複数のナノクラスターおよび第２の複数のナノクラスターの各ナノクラスターの周囲に窒化酸化物層を形成する工程；および
第２の複数のナノクラスターを除去した後で、第１の複数のナノクラスターの周囲の各窒化酸化物層上に遠隔プラズマ窒化のステップを行なう工程；
をさらに含む、請求項１９に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公表番号】特表２００９−５４５１６６（Ｐ２００９−５４５１６６Ａ）
【公表日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００９−５２１８６７（Ｐ２００９−５２１８６７）
【出願日】平成１９年４月２４日（２００７．４．２４）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６７２５８
【国際公開番号】ＷＯ２００８／０６３６９９
【国際公開日】平成２０年５月２９日（２００８．５．２９）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公表日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成１９年４月２４日（２００７．４．２４）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６７２５８
【国際公開番号】ＷＯ２００８／０６３６９９
【国際公開日】平成２０年５月２９日（２００８．５．２９）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]