電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
【課題】
【解決手段】比較的高いレベルの第ＩＩＩ族／第Ｖ族ドーパントを含有するＳｉ含有膜の製造方法は、トリシランおよびドーパント前駆体を使用しての化学蒸着を包含する。少なくとも約３×１０２０原子ｃｍ−３の電気的に活性なドーパントを含有する結晶性ケイ素膜を含む、非常に高いレベルの置換型組み込みが、得られ得る。置換的にドープされたＳｉ含有膜は、堆積の間にエッチャントガスを導入することによって、混合基板の結晶性表面上へ選択的に堆積され得る。
【解決手段】比較的高いレベルの第ＩＩＩ族／第Ｖ族ドーパントを含有するＳｉ含有膜の製造方法は、トリシランおよびドーパント前駆体を使用しての化学蒸着を包含する。少なくとも約３×１０２０原子ｃｍ−３の電気的に活性なドーパントを含有する結晶性ケイ素膜を含む、非常に高いレベルの置換型組み込みが、得られ得る。置換的にドープされたＳｉ含有膜は、堆積の間にエッチャントガスを導入することによって、混合基板の結晶性表面上へ選択的に堆積され得る。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願に対する相互参照
本願は、２００５年２月４日に出願した米国仮出願第６０／６４９，９９０号；２００５年３月１８に出願した米国仮出願第６０／６６３，４３４号；および２００５年４月４日に出願した米国仮出願第６０／６６８，４２０号の優先権を主張する。
【０００２】
発明の背景
発明の分野
本願は、一般的に、半導体プロセッシングにおけるケイ素含有材料の堆積に関する。より詳細には、トリシランを使用しそして電気的に活性なドーパントを組み込む、ドープト結晶性ケイ素含有膜の堆積に関する。
【背景技術】
【０００３】
関連技術の説明
ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）およびその合金（ＳｉＧｅ）のような結晶性半導体の電気的性質は、これらの材料がホウ素（Ｂ）、インジウム（Ｉｎ）、リン（Ｐ）、砒素（Ａｓ）およびアンチモン（Ｓｂ）のような第ＩＩＩ族および第Ｖ族ドーパントでドープされる程度によって影響を受ける。一般的に、より高いレベルのドーピングは、より低い抵抗率に一般的に相関する。しかし、実際には、ドーピングは、格子構造におけるケイ素原子を置換することによってよりもむしろ、非置換的に（例えば、ケイ素内のドメインまたはクラスターにおいて格子間的に（interstitially））ドーパントが組み込まれる傾向によって複雑化される。第ＩＩＩ族および第Ｖ族ドーパントは、一般的に、置換的に（substitutionally）組み込まれると電気的に活性であるが、非置換的に（non-substitutionally）組み込まれると電気的に不活性である。従って、ドーピングは、典型的に、制御が難しい様式で拡散を生じさせそして接合（junctions）を移動させる広範囲の活性化アニールを伴い、貴重なサーマルバジェット（thermal budget）を消費する。
【０００４】
電気的に活性なドーパントでの半導体のドーピングは、種々の産業用途において、例えば、半導体製造、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイス製造、およびフラットパネルディスプレイにおいて、商業的にかなり重要である。従って、半導体に電気的に活性なドーパントを組み込むための改善された方法についての必要性が存在している。
【発明の開示】
【課題を解決するための手段】
【０００５】
発明の要旨
ある実施形態は、チャンバ内に配置された基板を提供すること；トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的ドーパントを含む）；化学蒸着条件下で、該基板を該供給ガスと接触させること；および少なくとも約１０ｎｍ／分の堆積速度で、該基板上にドープト結晶性Ｓｉ含有膜を堆積させること（該ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下の抵抗率を有する）を包含する、ドープト結晶性Ｓｉ含有膜の堆積方法を提供する。好ましくは、該ドープト結晶性Ｓｉ含有膜は、少なくとも約３×１０２０原子ｃｍ−３の電気的ドーパントを含む。ある実施形態において、約１．０ｍΩ・ｃｍ以下の抵抗率は、堆積されたままの（as-deposited）抵抗率である。
【０００６】
別の実施形態は、少なくとも約３×１０２０原子ｃｍ−３のｎ−ドーパントを含みそして０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト結晶性Ｓｉ含有膜を提供する。別の実施形態は、このようなドープト結晶性Ｓｉ含有膜を備える集積回路を提供する。
【０００７】
これらおよび他の実施形態は、下記においてより詳細に説明される。
【０００８】
好ましい実施形態の詳細な説明
種々の電気的にドープされた結晶性Ｓｉ含有材料を製造するために有用である堆積方法が、今回開発された。例えば、結晶性ＳｉおよびＳｉＧｅは、ケイ素源としてトリシラン（Ｈ３ＳｉＳｉＨ２ＳｉＨ３）そして砒素源としてアルシン（ＡｓＨ３）を使用して比較的速い堆積速度で堆積を行うことによって、比較的高いレベルの電気的に活性な砒素を含有するようにドープされ得る。好ましい実施形態において、堆積されたままの（as-deposited）得られるドープトＳｉ含有材料におけるドーパントは、顕著な程度（significant degree）まで電気的に活性である。例えば、Ｓｉ含有材料への電気的に活性なドーパントの組み込みの程度は、Ｓｉ含有材料中のドーパント（電気的に活性および電気的に不活性）の総量に基づく電気的に活性なドーパントの重量パーセントとして表される場合、約７０％以上、好ましくは約８０％以上、より好ましくは約９０％以上、なおより好ましくは約９５％以上であり得る。この局面に従うドープト層（doped layers）の堆積は、下記においてより詳細に説明されるように、炭素源有りまたは無しで、塩素ガス有りまたは無しで、選択的または非選択的に、そしてＨ２キャリアガス有りまたは無しで、行われ得る。
【０００９】
用語“Ｓｉ含有材料”および類似の用語は、Ｓｉ（結晶性シリコンを含む）、Ｓｉ：Ｃ（例えば、炭素ドープト結晶性Ｓｉ）、ＳｉＧｅおよびＳｉＧｅ：Ｃ（例えば、炭素ドープト結晶性ＳｉＧｅ）を含むがこれらに限定されない、広範囲の種々のケイ素含有材料をいうために、本明細書中において使用される。本明細書中で使用される場合、“炭素ドープトＳｉ”、“Ｓｉ：Ｃ”、“ＳｉＧｅ”、“炭素ドープトＳｉＧｅ”、“ＳｉＧｅ：Ｃ”および類似の用語は、種々の比率の示されている化学元素および、必要に応じて、マイナー量の他の元素を含有する材料をいう。例えば、“ＳｉＧｅ”は、ケイ素、ゲルマニウムおよび、必要に応じて、他の元素（例えば、炭素のようなドーパントならびに第ＩＩＩおよびＶ族ドーパント）を含む材料である。従って、炭素ドープトＳｉは、本明細書中においてＳｉ：Ｃのことを指すかもしれない（逆もまた同様）。“Ｓｉ：Ｃ”、“ＳｉＧｅ”、および“ＳｉＧｅ：Ｃ”のような用語は、化学量論化学式そのものではなく、従って、示される元素の特定比を含有する材料に限定されない。Ｓｉ含有膜中のドーパント（例えば、炭素、ゲルマニウム、リン、砒素またはホウ素）のパーセンテージは、本明細書中において、特に述べられない限り、全膜に基づく原子パーセントで表される。
【００１０】
第ＩＩＩ族ドーパントは、周期表の第ＩＩＩ族における元素であり、そしてＢおよびＩｎを含む。第Ｖ族ドーパントは、周期表の第Ｖ族における元素であり、そしてＰ、ＡｓおよびＳｂを含む。用語“第ＩＩＩ／Ｖ族ドーパント”は、両方のことをいうために本明細書中で使用され、そして従って、Ｂ、Ｉｎ、Ｐ、ＡｓおよびＳｂを含む。第ＩＩＩ／Ｖ族ドーパントは、半導体ドーパントとしてのそれらの認識された用途のために、本明細書中において、電気的ドーパントのことを指し得る。しかし、このようなドーパントは、半導体中に組み込まれる場合、常に電気的に活性とは限らないことが認識される。本発明は、オペレーションの理論によって限定されないが、第ＩＩＩ／Ｖ族ドーパントは、半導体中へ置換的に（substitutionally）組み込まれる場合には電気的に活性であるが、非置換的に（non-substitutionally）組み込まれる場合には電気的に不活性であると考えられる。用語“ｎ−ドープト”Ｓｉ含有材料は、Ｓｉ含有材料が第Ｖ族ドーパントを含有することを示す。用語“ｐ−ドープト”Ｓｉ含有材料は、Ｓｉ含有材料が第ＩＩＩ族ドーパントを含有することを示す。用語“電気的にドープされた”Ｓｉ含有材料は、ｎ−ドープトまたはｐ−ドープトのいずれかであるＳｉ含有材料をいい、そして“第ＩＩＩ／Ｖ族ドープト”Ｓｉ含有材料ともいわれ得る。
【００１１】
種々の元素（例えば、炭素、ゲルマニウムおよび第ＩＩＩ／Ｖ族ドーパント）は、Ｓｉ含有材料へ置換的にドープされると本明細書中において述べられ得る。このようなＳｉ含有材料は、置換的にドープされると述べられ得る。Ｓｉ含有材料中へこのような元素を組み込む方法は、置換型ドーピングと本明細書中において呼ばれ得る。同様に、Ｓｉ含有材料中へ置換的にドープされる第ＩＩＩ／Ｖ族ドーパントは、電気的に活性なドーパントを有すると述べられ得、そしてこのようなＳｉ含有材料は、電気的に活性にドープされていると述べられ得る。
【００１２】
特に述べられない限り、Ｓｉ含有材料へ組み込まれる第ＩＩＩ／Ｖ族ドーパントの総量（置換型＋非置換型）は、二次イオン質量分析（ＳＩＭＳ）によって測定され、そして１立方センチメートル当たりの原子の単位で本明細書中において表され得る。例えば、１立方センチメートル当たり６．３×１０２０原子の第ＩＩＩ／Ｖ族ドーパント濃度は、“６．３Ｅ２０ｃｍ−３”と表され得る。電気的に活性（置換型）である、組み込まれた第ＩＩＩ／Ｖ族ドーパントの量は、電気抵抗測定（例えば、当業者に公知の４点プローブ測定（four point probe measurements））によって測定され得る。Ｓｉ含有材料中へ置換的にドープされた炭素の量は、Ｘ線回折によりドープトＳｉ含有材料の垂直格子面間隔を測定し、次いで当業者に公知に様式でベガードの法則（単結晶Ｓｉと単結晶炭素との間の線形補間（linear interpolation））を適用することによって、測定され得る。例えば、Ｓｉ中へ置換的にドープされた炭素の量は、Ｘ線回折によってドープトＳｉの垂直格子面間隔を測定し、次いでベガードの法則を適用することによって、測定され得る。当業者は、ベガードの法則、ならびに置換型炭素レベル、格子面間隔および歪みの間の関係を認識している。例えば、Judy L. Hoyt, “Substitutional Carbon Incorporation and Electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions,” Chapter 3 in “Silicon-Germanium Carbon Alloy,” Taylor and Francis, NY, pp. 59-89, 2002を参照のこと。Ｈｏｙｔによる上記の論文の第７３頁の図３．１０に記載されるように、ドープトシリコン中の総炭素含有量は、ＳＩＭＳによって測定され得、そして非置換型炭素含有量は、総炭素含有量から置換型炭素含有量を引き算することによって測定され得る。他のＳｉ含有材料中に置換的にドープされた他の元素（例えば、ゲルマニウム）の量は、同様の様式で測定され得る。
【００１３】
種々の実施形態が、トリシランを含むケイ素源、第ＩＩＩ／Ｖ族ドーパント源および、必要に応じて、他の元素（例えば、炭素および／またはＧｅ）の源を使用しての、電気的にドープされたＳｉ含有材料（例えば、ホウ素、砒素またはリンで置換的にドープされた単結晶Ｓｉ）を堆積するための方法を提供する。本明細書中で教示されるＣＶＤ条件下で、基板表面へのトリシランおよび第ＩＩＩ／Ｖ族ドーパント源の送達は、好ましくは、該基板表面上におけるエピタキシャルな電気的にドープされたＳｉ含有膜の形成を生じる。下記でより詳細に説明されるある選択的堆積実施形態において、エッチャント源ガス（例えば、塩素のようなハロゲン含有ガス）が、トリシランおよび第ＩＩＩ／Ｖ族ドーパント源と共に基板へ送達され、そしてＳｉ含有膜が、単結晶基板または混合基板（mixed substrates）の単結晶領域上に選択的に堆積される。比較的速い堆積速度を使用する方法が好ましく、そしてある好ましい実施形態において、このような方法は、比較的高いレベルの第ＩＩＩ／Ｖ族ドーパントを含有する結晶性Ｓｉ含有材料の堆積を生じることが判った。
【００１４】
“基板”は、その用語が本明細書中で使用される場合、堆積が望まれるワークピース、または堆積ガスへ暴露される表面のいずれかをいう。例えば、基板は、単結晶シリコンウエハであるかもしれないし、またはセミコンダクター−オン−インシュレーター（semiconductor-on-insulator）（ＳＯＩ）基板であるかもしれないし、またはこのようなウエハ上に堆積されたエピタキシャルＳｉ、ＳｉＧｅもしくはＩＩＩ−Ｖ材料であるかもしれない。ワークピースはウエハに限定されず、ガラス、プラスチック、または半導体プロセッシングにおいて使用される任意の他の基板をも含み得る。用語“混合基板（mixed substrate）”は当業者に公知であり、“Deposition Over Mixed Substrates”という表題の米国特許第６，９００，１１５号（２００５年５月３１日発行）を参照のこと：これは、その全体が、そして特に混合基板を説明する目的で、本明細書中において参考として援用される。米国特許第６，９００，１１５号において議論されるように、混合基板は、２以上の異なるタイプの表面を有する基板である。例えば、混合基板は、第一表面形態を有する第一表面および第二表面形態を有する第二表面を含み得る。特定の実施形態において、ドープトＳｉ含有層は、単結晶半導体材料上に選択的に形成されると共に、隣接する誘電体上における堆積を最小化しそしてより好ましくは回避する。誘電体材料の例としては、二酸化ケイ素、窒化ケイ素、金属酸化物および金属シリケートが挙げられる。用語“エピタキシャル”、“エピタキシャル的に”、“ヘテロエピタキシャル”、“ヘテロエピタキシャル的に”および類似の用語は、堆積される層が基板の格子定数を採用するかまたはこれに従う様式での、結晶性基板上への結晶性Ｓｉ含有材料の堆積をいうために本明細書中において使用される。エピタキシャル堆積は、堆積される層の組成が基板のそれとは異なる場合、ヘテロエピタキシャルであり得る。
【００１５】
電気的にドープされたＳｉ含有膜および方法
ある実施形態は、チャンバ内に配置された基板を提供すること；トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的に活性なドーパントを含む）；化学蒸着条件下で、該基板を該供給ガスと接触させること；および該基板上にドープト結晶性Ｓｉ含有膜を堆積させることを包含する、ドープト結晶性Ｓｉ含有膜（doped crystalline Si-containing film）の堆積方法を提供する。該膜は、好ましくは少なくとも約１０ｎｍ／分、より好ましくは少なくとも約２０ｎｍ／分の堆積速度で、基板上に堆積される。ある実施形態において、ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下、好ましくは約０．７ｍΩ・ｃｍ以下、より好ましくは約０．５ｍΩ・ｃｍ以下、なおより好ましくは約０．４ｍΩ・ｃｍ以下の抵抗率を有する。ドープト結晶性Ｓｉ含有膜は、好ましくは少なくとも約３×１０２０原子ｃｍ−３、より好ましくは少なくとも約４×１０２０原子ｃｍ−３の電気的ドーパント（例えば、ｎ−ドーパントまたはｐ−ドーパント）を含む。ある実施形態において、ドープト結晶性Ｓｉ含有は、約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、好ましくは約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、より好ましくは約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含有する。
【００１６】
堆積は、当業者に公知の種々のＣＶＤ法に従って適切に行われ得るが、最大の利益は、本明細書中で教示されるＣＶＤ法に従って堆積が行われる場合に得られる。開示される方法は、プラズマ化学蒸着（plasma-enhanced chemical vapor deposition；ＰＥＣＶＤ）および熱的ＣＶＤ（thermal CVD）を含むＣＶＤを使用し、トリシラン蒸気およびドーパント前駆体を使用して供給ガス（これは基板と接触される）を形成して、ＣＶＤチャンバ内の基板上にドープト結晶性Ｓｉ含有膜を堆積させることによって、適切に行われ得る。該Ｓｉ含有膜は、堆積されたままの（as deposited）電気的に活性なドーパントを含む単結晶性（例えば、エピタキシャル）Ｓｉ膜である。いくつかの実施形態において、炭素源が供給ガスへ添加され、それによって、Ｓｉ含有膜として結晶性の電気的にドープされたＳｉ：Ｃ膜を堆積する。いくつかの実施形態において、ゲルマニウム源が供給ガスへ添加されて、それによって、Ｓｉ含有膜として結晶性の電気的にドープされたＳｉＧｅまたはＳｉＧｅ：Ｃ膜を堆積する。いくつかの実施形態において、エッチャント源ガスが供給ガスへ添加されて、それによって、結晶性Ｓｉ含有膜を選択的に堆積する。以下の説明において、ドープトＳｉまたはＳｉ含有膜を堆積するためのトリシランおよびドーパント前駆体の使用が参照され得る。それらの説明はまた、特に述べられない限り、他のＳｉ含有膜に、例えば、電気的にドープされたＳｉ：Ｃ膜の堆積（炭素源の使用を包含する）、電気的にドープされたＳｉＧｅおよびＳｉＧｅ：Ｃ膜の堆積（ゲルマニウム源の使用を包含する）ならびに選択的堆積（エッチャント源の使用を包含する）に、一般的に適用可能であることが認識される。基板および装置に対する損傷（これは、プラズマプロセッシングに伴う）の危険性無しに堆積が効果的に達成され得るので、熱的ＣＶＤが好ましい。
【００１７】
トリシランおよび第ＩＩＩ／Ｖ族ドーパント源（特定の実施形態においては、ゲルマニウム源および／または炭素源を伴う）は、好ましくは、供給ガスを形成するように混合することによってまたはガスの形態で、チャンバへ導入される。供給ガスを形成するための混合は、チャンバにおいて、またはチャンバへの供給ガスの導入前に、行われ得る。ＣＶＤチャンバにおける全圧は、好ましくは、約０．００１Ｔｏｒｒ〜約１０００Ｔｏｒｒの範囲内、より好ましくは約０．１Ｔｏｒｒ〜約３５０Ｔｏｒｒの範囲内、最も好ましくは約０．２５Ｔｏｒｒ〜約１００Ｔｏｒｒの範囲内である。実験は、０．２５Ｔｏｒｒ〜１００Ｔｏｒｒの範囲の圧力で行われた。いくつかの実施形態において、化学蒸着条件は、少なくとも約３０Ｔｏｒｒのチャンバ圧、好ましくは約３０Ｔｏｒｒ〜約２００Ｔｏｒｒの範囲内のチャンバ圧を含む。少なくとも約５００ｍＴｏｒｒのチャンバ圧が、下記に説明されるように、実験が行われた単一ウエハ・単一通路・層状水平流リアクター（single-wafer, single pass, laminar horizontal flow reactor）において好適であった。チャンバ圧は、本明細書中において堆積圧と呼ばれ得る。トリシランの分圧は、好ましくは全圧の約０．０００１％〜約１００％、より好ましくは全圧の約０．００１％〜約５０％の範囲内である。供給ガスはまた、トリシラン以外のガス（例えば、他のケイ素源、ドーパント前駆体および／または不活性キャリアガス）を含み得るが、好ましくは、トリシランがケイ素の唯一の源である。用語“ドーパント前駆体”は、得られる堆積膜中へ比較的少量で組み込まれ得る種々の元素（例えば、炭素、ゲルマニウム、ホウ素、ガリウム、インジウム、砒素、リン、および／またはアンチモン）に対する前駆体である種々の材料を一般的にいうために本明細書中において使用される。本明細書中において説明される方法のために好適なキャリアガスの例としては、Ｈｅ、Ａｒ、Ｈ２、およびＮ２が挙げられる。特定の実施形態において、キャリアガスは、下記により詳細に説明されるように、Ｈｅ、Ａｒおよび／またはＮ２のような非水素キャリアである。好ましくは、トリシランは、トリシラン蒸気を運搬するためのキャリアガスと共に使用される蒸発器（例えば、バブラー）によって、より好ましくは、バブラーとバブラーから流れるキャリアガス中のトリシランの量を測定するガス濃度センサーとを備える送達システムによって、チャンバ中へ導入される。このようなセンサーは市販されている：例えばLorex Industries, Poughkeepsie, N.Y., U.S.A製のＰｉｅｚｏｃｏｎ（登録商標）ガス濃度センサー。
【００１８】
トリシランを使用してのＣＶＤによるＳｉ含有膜への電気的に活性なドーパントの組み込みは、好ましくは、第ＩＩＩ／Ｖ族ドーパント源または第ＩＩＩ／Ｖ族ドーパント前駆体を使用してのインサイチュドーピングによって達成される。第ＩＩＩ／Ｖ族ドーパントについての好ましい前駆体は、ｐ型ドーパント前駆体（例えば、ジボランおよび重水素化ジボラン）、およびｎ型ドーパント前駆体（例えば、ホスフィン、砒素蒸気、およびアルシン）を含む、ドーパント水素化物（dopant hydrides）である。シリルホスフィン、例えば（Ｈ３Ｓｉ）３−ｘＰＲｘ、ならびにシリルアルシン、例えば（Ｈ３Ｓｉ）３−ｘＡｓＲｘ［ここで、ｘ＝０〜２ならびにＲＸ＝Ｈおよび／または重水素（Ｄ）である］は、リンおよび砒素ドーパントについての代替のドーパント前駆体である。ＳｂＨ３およびトリメチルインジウムは、それぞれ、アンチモンおよびインジウムについてのドーパント前駆体の例である。このようなドーパント前駆体は、下記に説明されるような好ましい膜、好ましくは、シリコン、Ｓｉ：Ｃ、ＳｉＧｅおよびＳｉＧｅ：Ｃ膜ならびにアロイ（これらは、ホウ素、リン、アンチモン、インジウム、または砒素で置換的にドープされる）の製造に有用である。
【００１９】
供給ガス中に含まれ得る好適な炭素源の例としては、非限定的に、シリルアルカン（例えば、モノシリルメタン、ジシリルメタン、トリシリルメタン、およびテトラシリルメタン）ならびに／あるいはアルキルシラン（例えば、モノメチルシラン（ＭＭＳ）およびジメチルシラン）が挙げられる。いくつかの実施形態において、炭素源は、Ｈ３Ｓｉ−ＣＨ２−ＳｉＨ２−ＣＨ３（１，３−ジシラブタン（1,3-disilabutane）を含む。供給ガスはまた、望ましい場合、Ｓｉ含有膜をドーピングするかまたはアロイングする（alloying）ために有用であることが当業者によって公知の他の材料（例えば、補充ケイ素源および／またはゲルマニウム源）を含有し得る。このような源の具体例としては以下が挙げられる：補充ケイ素源として、シラン、ジシランおよびテトラシラン；ゲルマニウム源として、ゲルマン、ジゲルマンおよびトリゲルマン；ならびに炭素およびケイ素の両方の源として、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン（ＭＭＳ）、およびジメチルシラン。
【００２０】
好適なマニホールドが、ＣＶＤチャンバへ供給ガスを供給するために使用され得る。ＣＶＤチャンバは、好ましくは、単一ウエハリアクター（single wafer reactor）、例えば、例示される実施形態において記載される単一ウエハ・水平ガス流ＣＶＤチャンバ（single wafer, horizontal gas flow CVD chamber）である。最も好ましくは、ＣＶＤチャンバは、好ましくは放射状に加熱される、単一ウエハ・単一通路・層状水平ガス流リアクター（single-wafer, single pass, laminar horizontal gas flow reactor）である。このタイプの好適なリアクターは市販されており、そして好ましいモデルとしては、アリゾナ州フェニックスのASM America, Inc.から市販されている単一ウエハリアクターのＥｐｓｉｌｏｎＴＭシリーズが挙げられる。本明細書中で記載される方法はまた代替のリアクター（例えば、シャワーヘッド配置）内で使用され得る。しかし、増加された均一性および堆積速度における利益は、特に低プロセスガス滞留時間（low process gas residence times）で、回転する基板を使用して、ＥｐｓｉｌｏｎＴＭチャンバの水平・単一通路・層状ガス流配置において特に効果的であると判明した。ＣＶＤは、チャンバへプラズマ生成物を導入する（インサイチュでまたはリモートプラズマ発生器の下流で）ことによって行われ得るが、上述されるように、熱的ＣＶＤが好ましい。
【００２１】
供給ガス中のドーパント前駆体の量は、Ｓｉ含有膜中の所望のレベルのドーパントを提供するように調節され得る。供給ガス中のドーパント前駆体の好ましい濃度は、反応ガス（不活性キャリアおよび希釈ガスを除く）の総重量に基づいて、重量で１０億分の約１（ｐｐｂ）〜約２０％（about 1 part per billion (ppb) to about 20% by weight）の範囲内である。第ＩＩＩ／Ｖ族ドーパントについて、供給ガス中のドーパント前駆体（例えば、純粋なホスフィン、アルシンまたはジボラン、あるいは当量の希釈されたホスフィン、アルシンまたはジボラン）の好ましい濃度は、好ましくは、約０．１標準立方センチメートル毎分（standard cubic centimeters per minute）（ｓｃｃｍ）〜約５ｓｃｃｍであるが、より多いまたはより少ない量が、得られる膜中の所望の特性を達成するために時によっては好ましい。単一ウエハリアクターの好ましいＥｐｓｉｌｏｎＴＭシリーズにおいて、キャリアガス中の第ＩＩＩ／Ｖ族ドーパント前駆体の希釈混合物は、所望のドーパント濃度およびドーパントガス濃度に依存して、約１０ｓｃｃｍ〜約１０００ｓｃｃｍの範囲のセットポイントで、マスフローコントローラ（mass flow controller）を介してリアクターへ送達され得る。第ＩＩＩ／Ｖ族ドーパントガスの希釈は、同等の純粋なドーパント流量を達成するように、１０−７〜１０−２倍へと至り得る。典型的に市販されるドーパント源は、Ｈ２中に希釈された第ＩＩＩ／Ｖ族ドーパント水素化物である。しかし、図１８に関して下記に説明されるように、いくつかの実施形態において、ドーパント前駆体は、非水素不活性ガス中に希釈される。希釈混合物は、好ましくは、トリシラン、エッチャント源（例えば塩素）（選択的堆積実施形態のため）、任意の好適なキャリアガス、および置換型ドーピングのための任意の他の所望のドーパント前駆体［例えば、歪みに影響を与える前駆体（strain-influencing precursor）（例えば、ゲルマンのようなゲルマニウム源、またはＭＭＳのような炭素源）］と混合することによって、更に希釈される。好ましいＥｐｓｉｌｏｎＴＭシリーズリアクターにおける堆積のための典型的な総流量は、しばしば、約２０標準リットル毎分（standard liters per minute）（ｓｌｍ）〜約１８０ｓｌｍの範囲であるので、このような方法に使用される第ＩＩＩ／Ｖ族ドーパント前駆体の濃度は、一般的に、総流量に対して少ない。
【００２２】
種々の供給ガス成分の相対量は、得られるＳｉ含有膜について望まれる組成および使用される堆積条件（例えば、温度、圧力、堆積速度など）に依存して、広範囲で変化され得、そして本明細書中で提供されるガイダンスを考慮してルーチン実験によって決定され得る。供給ガス成分は、混合されそして次いでチャンバまたは基板に送達され得るか、あるいは供給ガスは、例えばＣＶＤチャンバへ供給ガス成分を別々に供給することによって、基板においてまたはその付近で該成分を混合することによって形成され得る。
【００２３】
熱的ＣＶＤは、好ましくは、基板上に結晶性Ｓｉ含有膜を堆積するために有効である基板温度で行われる。好ましくは、熱的ＣＶＤは、約３５０℃〜約９００℃、より好ましくは約５００℃〜約８００℃の範囲の温度で行われる。ある実施形態において、化学蒸着条件は、トリシランについて、実質的にマス−輸送制御される堆積条件と実質的に速度論的に制御される堆積条件との間の遷移温度（transition temperature）付近である温度を包含する。このようなトリシラン堆積条件は、米国特許第６，８２１，８２５号において説明されており、これは、参考としてそして特にトリシラン堆積条件を説明する目的で本明細書中において援用される。ＰＥＣＶＤは、好ましくは、約３００℃〜約７００℃の範囲内の温度で行われる。当業者は、実際の製造の実態［例えば、サーマルバジェット（thermal budget）の保存、堆積速度、チャンバ（単一ウエハおよびバッチリアクターを包含する）の異なるサイズ、好ましい全圧および分圧など］を考慮して、これらの温度範囲を調節し得る。一般的に、より高い分圧は、それが堆積速度、層品質またはこれら２つの組合せであるか否かに関わらず、所定の所望の結果のためにより低い温度を必要とする。基板は、当該分野に公知の種々の方法（例えば、抵抗性加熱（resistive heating）およびランプ加熱）によって加熱され得る。
【００２４】
以下を含む種々の堆積パラメータが、Ｓｉ含有膜への電気的に活性なドーパントの組み込みに影響を与えることが判明した：他のケイ素源に対するトリシランの比率；トリシラン流量に対する第ＩＩＩ／Ｖ族ドーパント前駆体流量の比率；キャリアガス流量；堆積圧；堆積温度；および堆積速度。驚くべきことに、これらのパラメータの特定の組合せが、堆積されたままの（as deposited）Ｓｉ含有膜への比較的高レベルの電気的に活性なドーパント組み込みを達成するために特に有利であることが判明した。特に、以下の組合せが好ましい：
・以下の少なくとも１つと組み合わせての、比較的高いトリシラン流量（例えば、単一ウエハ堆積リアクターについて約５０ｍｇ／分を超える）：補充ケイ素源についての比較的低い流量（例えば、シラン流量に対して比較的高い比率のトリシラン流量）；比較的低いキャリアガス流量（例えば、水素キャリアガス流量に対して比較的高い比率のトリシラン流量）；比較的高い堆積速度（例えば、好ましくは少なくとも約５ｎｍ／分、より好ましくは少なくとも約１０ｎｍ／分、なおより好ましくは少なくとも約２０ｎｍ／分）；比較的高い堆積圧（例えば、好ましくは少なくとも約１Ｔｏｒｒ）；比較的低い堆積温度（例えば、好ましくは約４５０℃〜約６５０℃の範囲内）；ならびにトリシラン流量に対して比較的高い比率の第ＩＩＩ／Ｖ族ドーパント前駆体流量（例えば、好ましくは、少なくとも約０．１ｓｃｃ／ｍｇの、希釈アルシン（キャリアガス中１％）対トリシラン流量比率）。
【００２５】
・以下の少なくとも１つと組み合わせての、比較的高い堆積圧（例えば、少なくとも約１Ｔｏｒｒ）：比較的低いキャリアガス流量（例えば、約１ｓｌｍ〜約５０ｓｌｍ）；比較的高いトリシラン流量（例えば、約１００ｍｇ／分〜約５００ｍｇ／分）；比較的高い堆積速度（例えば、約５ｎｍ／分超、より好ましくは少なくとも約２０ｎｍ／分）；ならびに比較的低い堆積温度（例えば、好ましくは約４５０℃〜約６５０℃の範囲内）。
【００２６】
図１〜５は、堆積パラメータの種々の組合せの効果を示す。図１〜５に示されるデータは、砒素で置換的にドープされた一連のケイ素膜を単結晶シリコン基板上へ堆積するために、砒素前駆体としてＨ２中１％アルシンを使用して、ＥｐｓｉｌｏｎＴＭ単一ウエハリアクター（アリゾナ州フェニックスのASM America, Inc.から市販）において行われた熱的化学蒸着について得られた。
【００２７】
図１は、トリシランを使用して堆積された一連の膜についての、ドーパント前駆体（アルシン）フローの関数としての、ドープトケイ素膜抵抗率のグラフである。トリシラン流量を５０ｍｇ／分で固定し、そしてｘ軸におけるアルシン流量は、Ｈ２中１％アルシンについての標準立方センチメートル毎分（ｓｃｃｍ）の単位である（ここで、“ドーパント数（dopant number）”または“ＤＮ”と呼ばれる）。抵抗値（ｙ軸、Ω／ｓｑの単位）は、堆積された膜上における４点プローブ測定（four-point probe measurements）から直接得られ、そして従って膜厚について修正されていない。図１は、アルシンフローの関数としての膜抵抗率が最小値を通過し、そして従って抵抗率の減少は、ドーパント前駆体の流量を単に増加させることによって必ずしも達成されないという一般的提案を示す。本発明は、理論によって拘束されないが、より高いドーパント前駆体流量での増加する抵抗値は、アルシンフローが増加するにつれて、膜中の電気的に不活性なドーパントの増加するフラクションの組み込みに起因するかもしれないと考えられる（固定されたトリシラン流量について）。
【００２８】
図２Ａは、約５５０℃の堆積温度で、約０．２ｓｃｃ／ｍｇのトリシランに対する希釈アルシン（水素中１％ＡｓＨ３）の定流量比で堆積された一連の膜についての、成長速度の関数としての、砒素−ドープされたケイ素膜抵抗率のプロットである。図２Ｂは、同一の定流量比でのトリシランおよびアルシン流量の関数としての膜堆積速度のプロットである。図２Ａおよび２Ｂは、約１．０ｍΩ・ｃｍ以下のケイ素膜抵抗値が、トリシランを使用して比較的高い速度（例えば、少なくとも約５ｎｍ／分、より好ましくは少なくとも約１０ｎｍ／分）で堆積を行うことによって達成され得ることを実証している。図２Ｂに示されるように、電気的にドープされたケイ素膜の成長速度は、トリシランおよび希釈された第ＩＩＩ／Ｖ族ドーパント前駆体の流量（例示される実施形態において、１％ＡｓＨ３／Ｈ２）の実質的に線形の関数であり、そして従って成長または堆積速度は、トリシラン流量を操作することによって制御され得る。ケイ素膜抵抗値はまた、図２Ａに示されるように、トリシラン流量を操作することによって制御され得、例えば、約１．０ｍΩ・ｃｍ以下、約０．７ｍΩ・ｃｍ以下、または約０．５ｍΩ・ｃｍ以下のケイ素膜抵抗値が得られる。トリシランに対して第ＩＩＩ／Ｖ族ドーパント前駆体（例示される実施形態においてアルシン）の比較的高い流量比が、好ましい。例えば、トリシランに対するドーパント前駆体（キャリアガスにおいて１％まで希釈）の流量比は、好ましくは、少なくとも約０．１ｓｃｃ／ｍｇ、より好ましくは少なくとも約０．２ｓｃｃ／ｍｇ、なおより好ましくは少なくとも約０．３ｓｃｃ／ｍｇである。当業者は、他の第ＩＩＩ／Ｖ族ドーパント前駆体希釈物についての好適な流量調節を行い得る。
【００２９】
図３は、３つの異なるアルシン流量（２０、５０および２００のＤＮ）で、６００℃の堆積温度で（成長速度１２０ｎｍ／分）、トリシラン（５０ｍｇ／分）および希釈アルシン（Ｈ２中１％）を使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としてのＡｓ濃度のプロットである。図３に示されるように、膜中のＡｓ濃度は、最も低い流量（ＤＮ＝２０）で１Ｅ２０ｃｍ−３（抵抗率０．９２ｍΩ・ｃｍ）であり、より高い流量（ＤＮ＝５０）で２．５Ｅ２０ｃｍ−３（抵抗率０．５４ｍΩ・ｃｍ）まで増加し、そして最も高い流量（ＤＮ＝２００）でなお更に６．３Ｅ２０ｃｍ−３（抵抗率０．４３ｍΩ・ｃｍ）まで増加した。
【００３０】
図４は、３つの異なるアルシン流量（１０、５０および１００のＤＮ）で、５５０℃の堆積温度で（成長速度３６ｎｍ／分）、トリシラン（５０ｍｇ／分）および希釈アルシン（Ｈ２中１％）を使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としてのＡｓ濃度のプロットである。図４に示されるように、膜中のＡｓ濃度は、最も低い流量（ＤＮ＝１０）で６Ｅ１９ｃｍ−３（抵抗率１．０７ｍΩ・ｃｍ）であり、より高い流量（ＤＮ＝５０）で３Ｅ２０ｃｍ−３（抵抗率０．４６ｍΩ・ｃｍ）まで増加し、そして最も高い流量（ＤＮ＝１００）でなお更に５．２Ｅ２０ｃｍ−３（抵抗率０．４１ｍΩ・ｃｍ）まで増加した。
【００３１】
図３および４は、比較的高い第ＩＩＩ／Ｖ族ドーパント前駆体流量と組み合わせての比較的高い成長速度（比較的高いトリシラン流量から生じる）の組合せが、Ｓｉ含有膜への高レベルのインサイチュ置換型第ＩＩＩ／Ｖ族ドーパント組み込みを生じさせることを示す。好ましい実施形態において、Ｓｉ含有膜中の置換型第ＩＩＩ／Ｖ族ドーパントレベルは、約１ｘ１０２０原子ｃｍ−３以上、より好ましくは約３ｘ１０２０原子ｃｍ−３以上、なおより好ましくは約４ｘ１０２０原子ｃｍ−３以上である。ドープト結晶性Ｓｉ含有膜（例えば、ドープトエピタキシャルＳｉ膜）についての抵抗値は、好ましくは約１．０ｍΩ・ｃｍ以下、より好ましくは約０．７ｍΩ・ｃｍ以下、なおより好ましくは約０．５ｍΩ・ｃｍ以下、最も好ましくは約０．４ｍΩ・ｃｍ以下である。本発明は、理論によって拘束されないが、ここで記載されるトリシランの使用は、非常に高いフラクションの電気的ドーパントがケイ素中へ置換的に組み込まれることを可能にし、従って電気的に不活性な化学種の組み込みを最小化すると考えられる。好ましいドープト結晶性Ｓｉ含有膜は、約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、より好ましくは約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、なおより好ましくは約１ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含有する。
【００３２】
図５は、トリシランおよびアルシンを使用して堆積された一連のケイ素膜についての、成長速度に対する堆積温度の効果を例示するプロットである。トリシランの流量は、比較的高く、約２００ｍｇ／分であった。他の堆積パラメータ（例えば、アルシン流量、堆積圧およびキャリアガス流量）は、得られるＡｓ−ドープされた膜の全てが、ほぼ同量の置換型Ａｓ（約５Ｅ２０ｃｍ−３）を含有するように制御された。図５に示されるように、高い成長速度および高いレベルの置換型Ａｓ組み込みが、５００℃〜６００℃の範囲にわたる比較的低い堆積温度で得られた。その温度範囲内で、より高い成長速度が、より高い堆積温度で観察された。図５は、比較的高いトリシラン流量と比較的低い堆積温度との組合せが、高い成長速度と、堆積されたままのＳｉ含有膜への非常に高いレベルのインサイチュ置換型第ＩＩＩ／Ｖ族ドーパント組み込みとを生じさせることを示す。従って、本明細書で記載されるトリシランの使用（例えば、インサイチュドープト単結晶性Ｓｉ含有膜を堆積するため）は、堆積温度を低下させることによって、ならびにドーパント活性化アニールを低下させるかまたは排除することによって、サーマルバジェット（thermal budgets）が保存されることを可能にする。
【００３３】
上述のように、上述の電気的にドープされた単結晶性Ｓｉ含有膜は、更に、別の置換型ドーパント（例えば、炭素および／またはゲルマニウムのような歪み修飾置換型ドーパント（strain-modifying substitutional dopant））を含み得る。一般的に、置換型炭素の存在は、そうではない類似の電気的にドープされた単結晶性Ｓｉ含有膜（これは、置換型炭素を含有しない）と比較して、抵抗率を増加させる傾向にあるスキャタリング（scattering）を生じさせる。しかし、本明細書中で記載されるようにトリシランを使用して堆積される場合、このような電気的にドープされた単結晶性Ｓｉ含有膜は、炭素の存在にも関わらず、依然として、驚くべきほど低い抵抗率を有し得ることが見出された。例えば、電気的に活性なドーパントでドープされる場合、置換型炭素を含む結晶性Ｓｉ含有膜は、約１．０ｍΩ?ｃｍ以下、好ましくは約０．７ｍΩ?ｃｍ以下の抵抗率を有し得る。実験において、約５．３２３Åの格子面間隔（Ｘ線回折によって測定）が、トリシラン、アルシンおよびＭＭＳから堆積された砒素−ドープされたＳｉ：Ｃについて、今回、達成された。この５．３２３Åの格子面間隔は、約３．２５％の置換型炭素レベルに対応する。
【００３４】
例えば、図６Ａは、炭素および砒素の両方で置換的にドープされたケイ素膜についての、成長速度（ｎｍ／分）の関数としてのパーセント置換型炭素を示すグラフである。図６Ａはまた、それらの膜の抵抗率を示す（左軸においてまた、ｍΩ・ｃｍの単位）。図６Ａは、種々のレベル（例えば、例示される実施形態において、約１．７原子％〜約３．２５原子％）の置換型炭素を含有し、そして種々の量の電気的に活性なドーパント（例示される実施例において砒素）を含有するＳｉ含有膜が、堆積され得ることを実証している。電気的に活性なドーパントと置換型炭素との組合せは、望ましく低い抵抗値（例えば、例示される実施形態において、約０．７ｍΩ・ｃｍ〜約１．４５ｍΩ・ｃｍ）を有する膜を作製する。
【００３５】
図６Ｂは、トリシラン流量（ｍｇ／分）の関数としての電気的にドープされたＳｉ：Ｃ膜の成長速度を示す。図６Ａ〜６Ｂに示されるプロットは、高レベルの置換型炭素と低い抵抗率が、トリシランを使用して、比較的高い堆積または成長速度（例えば、少なくとも約５ｎｍ／分）で堆積を行うことによって、達成され得ることを実証している。図６Ｂにおいて例示されるように、成長速度は、例えばトリシラン流量と堆積温度を制御することによって制御され得、種々のレベルの炭素（例えば、２．５％以上の置換型炭素、好ましくは２．６％以上の置換型炭素、より好ましくは２．７％以上の置換型炭素）を有する電気的にドープされた結晶性Ｓｉ含有膜が作製される。いくつかの実施形態において、電気的にドープされた結晶性Ｓｉ含有膜は、図６に示されるように、なおより高いレベルの炭素（例えば、２．８％以上の置換型炭素、好ましくは２．９％以上の置換型炭素、より好ましくは３．０％以上の置換型炭素）を含み得る。結晶性Ｓｉ含有膜は、好ましくは、単結晶性、例えばエピタキシャルである。図６Ａ〜６Ｂに示されるデータは、アルシン、炭素源（ＭＭＳ）および希釈アルシン（Ｈ２中１％）の相対流量を互いに対して一定レベルに維持することによって得られた。従って、これらの実施形態において、成長速度は、トリシラン流量を増加すると共にＭＭＳおよびアルシンの流量を増加させて、固定されたトリシラン：ＭＭＳ：アルシン流量比を維持することによって制御された。
【００３６】
比較的高いレベルの置換型炭素を含む電気的にドープされた結晶性Ｓｉ含有膜（例えば、２．４％以上の置換型炭素を含む膜）は、種々のレベルの引張応力を示し得、何故ならば、置換型炭素原子は、それらが結晶性ケイ素格子構造において置換するケイ素原子よりも小さいためである。ある実施形態において、２．４％以上の置換型炭素を含む電気的にドープされた単結晶性ケイ素膜は、約１．０ＧＰａ以上、例えば、約１．５ＧＰａ以上、好ましくは約１．７ＧＰａ以上、より好ましくは約１．８５ＧＰａ以上、なおより好ましくは約２．０ＧＰａ以上の引張応力を有する。該応力は、膜内の任意の特定方向において測定され得る。例えば、下層の結晶性シリコン基板上へ堆積される、置換型炭素を含む上層のケイ素膜について、上層のケイ素膜は、水平応力（parallel stress）（即ち、膜基板界面に対して水平方向の測定される応力）とは異なる垂直応力（perpendicular stress）（即ち、膜／基板界面に対して垂直方向の測定される応力）を示し得る。例えば、Ｈｏｙｔによる上述の論文の第６２頁の図３．１を参照のこと。
【００３７】
応力はまた、好適な基板上への電気的にドープされたＳｉ：Ｃ膜のヘテロエピタキシャル堆積によって導入され得る。例えば、約３．２５原子％の置換型炭素レベルを有する砒素−ドープされたＳｉ：Ｃ膜（５．３２３Åの格子面間隔）が、単結晶性シリコン基板上に堆積され得る。このようなテンプレート（約５．４３Åの格子面間隔を有する）に拘束される場合、このようなＳｉ：Ｃ膜における引張応力は、２．０６ＧＰａになる。該応力は、Ｓｉ：Ｃ膜中の置換型炭素の量および基板の好適な選択によって、変化され得る。種々の実施形態において、電気的にドープされたＳｉ：Ｃ膜中において生じる応力は、好ましくは、１ＧＰａ〜３ＧＰａである。電気的にドープされたＳｉ：Ｃが、該材料の臨界的厚み（critical thickness）未満へ堆積される場合、該堆積される層は、引張応力が加えられているままである。ある実施形態において、電気的にドープされたＳｉ：ＣまたはＳｉ：Ｇｅ膜が、隣接する層上において歪みを加えるように構成される。例えば、圧縮歪みが、電気的にドープされた緩和された（relaxed）Ｓｉ：Ｃ層上に堆積されるケイ素膜上で加えられ得る。ある実施形態において、埋め込まれたソース／ドレイン領域において形成された電気的にドープされたＳｉ：Ｃ膜は、下記により詳細に説明されるように、ソースとドレインとの間に形成されたシリコンチャネル上において引張歪みを加える。このような構成は、種々の適用において、例えばＮＭＯＳデバイスのための電子運動性（electron mobility）を改善するために、使用され得る。
【００３８】
図７は、一定トリシラン流量（２００ｍｇ／分）および一定アルシン流量（１００ｓｃｃｍ）での、ＭＭＳ流量の関数としての、砒素−ドープされたＳｉ：Ｃ膜における置換型炭素含有量のグラフを示す。図７においてプロットされるデータは、より高い置換型炭素レベルが、これらの条件下でより高いＭＭＳ流量で得られることを示す。トリシラン流量は一定でありそして炭素源（ＭＭＳ）流量は変化されたので、図７は、トリシランに対する炭素源の流量比を変化させることの、置換型炭素含有量に対する効果を示す。トリシランに対するＭＭＳの流量比が増加されるにつれて、得られる膜中の置換型炭素の量は、比較的線形的に増加した。
【００３９】
図８は、一定トリシラン流量（２００ｍｇ／分）および一定ＭＭＳ流量（３００ｓｃｃｍ）での、砒素−ドープされたＳｉ：Ｃ膜の堆積についての、希釈アルシン流量（Ｈ２中１％）の関数としての、置換型炭素含有量および抵抗率のグラフを示す。図８においてプロットされるデータは、比較的高い置換型炭素レベル（例示される実施形態について約２．０％超）および比較的低い抵抗率（例示される実施形態において約０．８ｍΩ・ｃｍ未満）が、広範囲のアルシン流量において得られ得ることを実証する。
【００４０】
図９Ａ〜９Ｄは、トリシラン、炭素源（例示される実施形態においてＭＭＳ）および第ＩＩＩ／Ｖ族ドーパント源（例示される実施形態においてアルシン）を使用して堆積された、電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。図９Ａは、成長速度に対する温度の効果を示すアレニウスプロットであり、より高い成長速度は、一般的に、より高い堆積温度で得られることを示す。図９Ｂは、置換型炭素含有量および抵抗率に対する成長速度（堆積温度の関数、図９Ａを参照のこと）の効果を示すプロットであり、より高いレベルの置換型炭素およびより高い抵抗率は、一般的に、より高い成長速度で得られることを示す。本発明は、理論によって拘束されないが、より高い抵抗率は、より高いレベルの置換型炭素で生じる増加されたスキャッタリング（scattering）から生じると考えられる。図９Ｃは、置換型炭素含有量に対する堆積温度の効果を示す別のアレニウスプロットである。図９Ｄは、抵抗率に対する温度の効果を示す別のアレニウスプロットであり、より高いレベルの抵抗率は、一般的に、より高い堆積温度で得られることを示す。
【００４１】
図２、６および９は、トリシランの使用が、比較的高い速度の堆積を可能にし、それは言い換えると、驚くほど高いレベルの置換型ドーピングを可能にすることを実証する。炭素と砒素との公知の差異にもかかわらず、ドーピング挙動における観察された類似性は、本明細書中で教示されるようなトリシランを使用する堆積方法が、ドーパントまたはドーパント前駆体の性質に対して比較的鈍感であることを実証する。従って、本明細書中で説明されるトリシランを使用しての比較的高い速度の堆積方法は、広範囲のドーパント（例えば、炭素、ゲルマニウムおよび電気的に活性なドーパント）に対して、ならびに広範囲のＳｉ含有材料（例えば、Ｓｉ、Ｓｉ：Ｃ、ＳｉＧｅ、ＳｉＧｅ：Ｃなど）へのそれらのドーパントの組み込みに対して、適用可能である。慣用的な実験が、特定のＳｉ含有材料に適用可能な高い速度の堆積条件に対して使用され得る。
【００４２】
歪み修飾置換型ドーパント（strain-modifying substitutional dopant）（例えば、本明細書中で記載されるような炭素またはゲルマニウム）を含む電気的にドープされた単結晶性ケイ素膜の厚みは、好ましくは、臨界的膜厚（critical film thickness）未満である。当業者は、臨界的膜厚は、歪みを加えられた膜が特定の一連の条件下で緩和する膜厚であることを理解する。置換型ドーパントの濃度が増加するにつれて、臨界的厚みは、一般的に減少する。臨界的厚み未満の厚みを有する膜は、典型的に、それらの条件下で、歪みが加えられたままである。例えば、約１．８％の置換型炭素を含む電気的にドープされた単結晶性ケイ素膜は、約５００℃で約２００ｎｍの臨界的厚みを有し得、一方、３．５％の置換型炭素を含むその他の点では類似する膜は、その温度で約２５〜３０ｎｍの臨界的厚みを有し得る。その膜についての臨界的厚み未満である厚みを有する膜は、十分に乱れさせられる（perturbed）（例えば、緩和が生じるに十分な熱に暴露される）までまたはそうならない限り、歪みが加えられたままである傾向にある。歪み修飾置換型ドーパント（例えば、炭素またはゲルマニウム）を含む緩和されたＳｉ含有膜は、隣接する層（例えば、その上に堆積されたヘテロエピタキシャル膜）上において歪みを生じさせるために使用され得る。
【００４３】
ケイ素への置換型電気的ドーパントおよび炭素の組み込みについて本明細書中で記載される方法はまた、ＳｉＧｅへ置換型炭素を組み込むためそしてケイ素へ置換型Ｇｅを組み込むために使用され得る。例えば、ある実施形態において、トリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体、ゲルマニウム源および塩素を使用する堆積は、選択的に堆積され電気的にドープされたエピタキシャル膜中へ置換的にゲルマニウムを組み込むために、例えば、ＳｉＧｅ層内に歪みを作製するために、有効である。好ましい堆積条件下で、ゲルマニウム組み込みレベルは、約１％〜９９％、典型的には１７％〜５０％、しばしば約２０％〜約５０％、そしてより特には約２０％〜４０％であり得る。得られるＳｉＧｅ膜は、種々の適用において、例えば、それら自体を歪みが加えられたままにするため、緩和するために使用され得、そして上層のヘテロエピタキシャルケイ素層上において引張歪みを誘発するため、またはチャネルにおいて圧縮歪みを加えるために使用され得る。
【００４４】
当該分野において公知であるように、単結晶シリコンについての格子定数は、約５．４３１Åであり、一方、単結晶ゲルマニウムは、大きなサイズのゲルマニウム原子に起因して５．６５７の格子定数を有する。置換型ゲルマニウム組み込みから生じるシリコンの天然格子定数からの逸脱は、歪みを導入し、これは、半導体における電気的キャリア運動性を有利に改善し、デバイス効率を改善する。ＳｉＧｅは、該材料の臨界的厚み未満へ堆積される場合、堆積された層は、圧縮歪みが加えられたままであり、そしてホール運動性が、ＰＭＯＳデバイスについて改善される。このような場合、堆積されたＳｉＧｅ層は、例えば全アクティブ・エリア（active area）上に、選択的に形成され得、そしてチャネルを規定し得、あるいはそれは、その上に圧縮歪み層を形成するための緩和されたテンプレートとして機能し得、次いでこれは、それ自体をチャネル領域として役立たせ得る。
【００４５】
しかし、図１０〜１５の実施形態（下記に説明される）において、電気的にドープされたＳｉ：ＣまたはＳｉＧｅ層が、凹んだ（recessed）ソース／ドレイン領域２０上に選択的に形成され、そして、好ましくは、応力を維持する条件（厚み、温度）下で堆積される。Ｓ／Ｄ凹部を満たしているより大きな格子定数のＳｉＧｅ材料は、それらの間のチャネル領域２２において圧縮歪み（compressive strain）を加え、一方、Ｓ／Ｄ凹部を満たしているより小さな格子定数のＳｉ：Ｃ材料は、それらの間のチャネル領域２２において引張歪み（tensile strain）を加える。好ましくは、トリシラン、エッチャント源および炭素またはゲルマニウム源に加えて、ドーパント水素化物が供給ガスへ添加される。好ましくはｎ型ドーパント、そしてより好ましくは砒素またはリンが使用される。置換型Ｇｅを含む電気的にドープされたＳｉ含有膜もまた、Ｓｉ：Ｃについて図１６において示されるものと類似の様式で、ブランケット堆積およびエッチングシーケンス（blanket deposition and etching sequence）によって、ソース／ドレイン領域において形成され得る。
【００４６】
本明細書中において記載される方法は、種々の基板上に、電気的にドープされたＳｉ含有膜を堆積するために有用であり、そしてこのような堆積の選択的バージョンは、混合表面形態（mixed surface morphologies）を有する混合基板（mixed substrates）上にＳｉ含有膜を堆積するために特に有用である。上述されるように、用語“混合基板”は当業者に公知であり、米国特許第６，９００，１１５号を参照のこと。
【００４７】
ある実施形態は、混合基板の単結晶領域上に、電気的にドープされた歪みが加えられた単結晶性Ｓｉ：ＣまたはＳｉＧｅ膜を選択的に堆積するために方法を提供する。例えば米国特許第６，８２１，８２５号に開示されるように、トリシランの使用によって得られる均一かつ高品質の膜に加えて、優れた選択性は、エッチャント（例えば、ハロゲン含有エッチャント、好ましくは、ＨＣｌまたは塩素ガス（Ｃｌ２）のような塩素含有エッチャント）と組み合わせてのトリシランの使用によって得られ得ることが見出された。実験は、選択性が、１００％（即ち、酸化ケイ素および窒化ケイ素のような周囲の絶縁体上においてゼロ堆積を伴う）であり得ることを示した。その上、この選択性は、更なるエッチャント化学種の添加無しに得られ得る。ＨＣｌは、選択的なケイ素ベースの堆積プロセスに対してエッチャントとして提供され得、ここで、アモルファス（典型的に絶縁性）表面における遅い核形成堆積（slow-nucleating deposition）に対するエッチ効果は、露出した半導体表面に対するエッチ効果よりも大きい。塩素が好ましく、何故ならば、ＨＣｌは、周知のように、精製するのが困難であり、そして典型的な市販のＨＣｌ源は、堆積プロセスへ過剰量の湿気を導入するからである。このような湿気は、堆積された膜の導電率を低下させ得、そしてエピタキシャル堆積において受容できないレベルの欠陥を生じさせ得る。従って、トリシラン、炭素源および塩素を含む供給ガスの使用は、有利なことに、追加のエッチャント無しに、そして特にはＨＣｌ無しに、高レベルの選択性を達成する。
【００４８】
好ましくは、供給ガスは、単一のケイ素前駆体としてのシランの標準的使用と比較して、比較的高いトリシラン流量と比較的低い水素流量を使用して、水素キャリアガスと共に、チャンバ中へ導入される。炭素またはゲルマニウムの流量は、上記で議論されるように、それぞれ、置換型炭素またはゲルマニウムの所望のレベルの組み込みを達成するように選択される。例えば、好ましい実施形態において、熱的ＣＶＤは、約５ｍｇ／分〜２，０００ｍｇ／分、より好ましくは約１０ｍｇ／分〜２００ｍｇ／分のトリシラン流量、および約４ｓｃｃｍ〜約４，０００ｓｃｃｍのＭＭＳまたはゲルマン流量を使用して、Ｅｐｓｉｌｏｎ Ｅ２５００ＴＭ、Ｅ３０００ＴＭまたはＥ３２００ＴＭリアクターシステム（アリゾナ州フェニックスのASM America, Inc.から市販）において行われる。トリシラン流量に対する炭素またはゲルマニウム源流量の比率は、好ましくは約０．５ｓｃｃ／ｍｇ〜約８．０ｓｃｃ／ｍｇ、より好ましくは約０．９ｓｃｃ／ｍｇ〜約３．０ｓｃｃ／ｍｇの範囲内である。水素流量は、約４０標準リットル毎分（ｓｌｍ）以下、好ましくは約１０ｓｌｍ以下、より好ましくは約５ｓｌｍ以下であり得、そして堆積温度は、約４５０℃〜約７００℃、より好ましくは約５００℃〜約６５０℃の範囲内であり得る。水素ガス流量は、好ましくは、トリシラン／塩素ガスでの堆積の間、最小化される。エッチャント流量は、好ましくは２０〜２００ｓｃｃｍである。実験は、２５〜４００ｍｇ／分のトリシランフロー、０〜４ｓｌｍのＨ２キャリア流量、および２５〜２００ｓｃｃｍの塩素流量で行われた。第ＩＩＩ／Ｖ族ドーパント前駆体流量は、ドーパント源の性質と他の成分の相対流量に依存して、典型的に、約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲内である。例えば、リンドーピングについて、ドーパント水素化物（前駆体）流量は、好ましくは、希釈ホスフィン（Ｈ２中１％ＰＨ３）の１０〜２００ｓｃｃｍである。
【００４９】
図１０は、例示される実施形態における、シリコンウエハを含む基板１０を示す、概略断面図である。基板１０は、ウエハまたはＳＯＩ基板上に形成されたエピタキシャル層を含み得る。フィールド・アイソレーション領域（field isolation regions）１２は、従来のシャロートレンチ分離（shallow trench isolation）（ＳＴＩ）技術によって形成されており、ＳＴＩエレメント内のウインドウにおいてアクティブ・エリア（active areas）１４を規定している。あるいは、ローカル・オキシデーション・オブ・シリコン（local oxidation of silicon）（ＬＯＣＯＳ）およびＬＯＣＯＳまたはＳＴＩの多数の変形を含む、任意の好適な方法が、フィールド絶縁材料を規定するために使用され得る。いくつかのアクティブ・エリアは、典型的に、基板１０を横断してＳＴＩによって同時に規定されること、ならびにＳＴＩは、しばしば、互いにトランジスタ・アクティブ・エリア１４を分離するウェブを形成することが、理解される。基板は、好ましくは、チャネル形成のために好適なレベルで、バックグラウンドドープされる。
【００５０】
図１１は、アクティブ・エリア１４上におけるゲート電極１６の形成後の基板１０を示す。絶縁（典型的に窒化ケイ素）スペーサーおよびキャップ層によって囲まれており、そしてゲート誘電体層１８によって下層の基板１０から分離されている、伝統的なシリコン電極として示さされているが、トランジスタゲートスタックは、種々の構成を有し得ることが理解される。いくつかのプロセスフローにおいて、例えば、スペーサーが省略され得る。例示される実施形態において、ゲート電極１６の規定は、アクティブ・エリア１４内のトランジスタゲート電極１６のいずれかのサイドにおいてソースおよびドレイン領域２０を規定する。ゲート電極１６はまた、ゲート電極１６の下ならびにソースとドレイン領域２０の間に、チャネル領域２２を規定する。
【００５１】
図１２は、露出したシリコンを選択的に除去するエッチ工程の結果を示す。好ましくは、反応性イオンエッチ（reactive ion etch）（ＲＩＥ）が、垂直側壁規定ならびに露出した酸化物および窒化物材料への最小の損傷を確実にするために、使用される。好ましくは、凹部の深さは、該凹部に堆積される層の臨界的厚み（critical thickness）未満であるが、チャネルにおける歪みもまた、該臨界的厚みよりも厚い堆積によって得られ得る。露出したシリコンは、本質的に、アクティブ・エリア１４のソースおよびドレイン（Ｓ／Ｄ）領域２０であるので、エッチは、ソース／ドレイン凹部をいう。いくつかのアレンジメントにおいて、ソース／ドレイン領域上の薄い誘電体をクリアーする第一工程が使用され得ることが理解される。
【００５２】
図１３は、凹んだ（recessed）Ｓ／Ｄ領域２０を選択的堆積プロセスで再充填（refilling）した結果を示す。特に、露出した半導体表面は、例えばＨＦ蒸気またはＨＦラストディップ（HF last dip）でクリーニングされ、その上でのエピタキシーのために新鮮な（pristine）表面を残す。トリシランおよび塩素が、第ＩＩＩ／Ｖ族ドーパント前駆体と共に、上述のように導入される供給ガスを形成するために、混合される。好ましくは、図１０〜１５の実施形態について、下記により詳細に説明されるように、歪み修飾量（strain-modifying amount）の、炭素またはゲルマニウムを含む置換型ドーパント源がまた導入されて、チャネル領域において歪みを生じさせる置換的にドープされた膜が作製される。電気的にドープされたＳｉ：ＣまたはＳｉＧｅヘテロエピタキシャル層３０は、Ｓ／Ｄ領域２０において選択的に成長し、そしてチャネル領域２２において歪みを生じさせる。例示される実施形態において、ヘテロエピタキシャル膜３０は、チャネル領域２２の表面とほぼ同じ高さである（flush with）。示されるように、選択的堆積は、アモルファス領域上における［例えば、フィールド・アイソレーション領域１２（一般的に、酸化ケイ素の形態）およびゲート電極１６上のスペーサーキャップ（典型的に、窒化ケイ素）を含む絶縁体上における］堆積を最小化または回避する。
【００５３】
図１４は、広がった（extended）ヘテロエピタキシャル膜３２を備える上昇された（elevated）Ｓ／Ｄ領域２０を形成するための、選択的堆積の任意の延長を例示する。チャネル領域２２の表面より下の広がった膜３２の部分は、チャネル領域２２に対して横方向の応力を加えるので、基板表面より上の部分は、天然のケイ素格子定数からの格子逸脱をほとんどあるいは全く含む必要がない。従って、ゲルマニウムまたは炭素源ガスは、場合によっては、チャネル領域２２の表面より上での選択的堆積の部分について、徐々に減らされるかまたは停止され、そしてトリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体および塩素フローは継続され得る。
【００５４】
図１４の上昇されたＳ／Ｄ構造３２は、有利には、基板１０の表面上に更なるケイ素材料を提供する。当該分野において公知であるように、引き続いてのプロセッシングの間、絶縁層が堆積され、そしてコンタクト（contacts）が、絶縁膜を通ってソースおよびドレイン領域２０まで作製される。更なるケイ素材料は、ケイ化物コンタクトの形成を促進し、これは、コンタクト抵抗（contact resistance）を減少させる（オーミックコンタクトを形成する）。従って、ニッケル、コバルトまたは他の金属が、コンタクトホール中へ堆積され、そして下層のソース／ドレイン領域についての浅い接合（shallow junctions）の電気特性を妨害すること無しに、過剰なケイ素を消費することを可能にする。
【００５５】
図１５は、図１１の構造が、中間Ｓ／Ｄ凹部工程無しに、トリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体およびエッチャント源を使用しての選択的堆積に供される、別の実施形態を示す。この場合、選択的堆積は、ソースおよびドレイン領域を上昇させるためにのみ役立ち、過剰のドープトケイ素３４を提供して、浅い接合を破壊すること無しにコンタクトケイ化物化による消費を可能にする。
【００５６】
有利には、トリシラン／第ＩＩＩ／Ｖ族ドーパント前駆体／ハロゲン含有エッチャントプロセスの選択的性質は、フィールド領域上から過剰な堆積を除去するための引き続いてのパターンおよびエッチ工程を不要にする。不完全な選択性でさえ、有利なことに、高価なマスク工程を必要とするよりもむしろ、絶縁表面上の望まれない堆積を除去するためのタイムド・ウエット・エッチ（timed wet etch）の使用を可能にし得る。更に、優れた膜品質が、比較的高い堆積速度で得られ、スループットを改善する。例えば、特定のプロセス実施形態は、トリシラン、ホスフィンおよび塩素を使用して、リン−ドープされたＳｉを選択的に堆積させるために使用されて、例えば、ヘテロバイポーラトランジスタ（ＨＢＴ）のエミッター構造を形成し得る。他の選択的堆積プロセス実施形態は、例えば、約５５０℃の堆積温度でトリシラン、ホスフィンおよび塩素を使用して、上昇されたソース／ドレイン（elevated source/drain）（ＥＳＤ）構造、ＤＲＡＭおよび／またはＳＲＡＭのためのコンタクトプラグを形成するために使用され得る。
【００５７】
電気的にドープされたＳｉ：ＣまたはＳｉＧｅ層は、上記で議論されるように凹んだ（recessed）ソース／ドレイン領域２０において選択的に形成され得る。しかし、Ｓｉ：ＣまたはＳｉＧｅ層はまた、Ｓｉ：ＣまたはＳｉＧｅ層のブランケット堆積（blanket deposition）を包含する方法によって形成され得、エッチングが続き、その結果、単結晶性Ｓｉ：ＣまたはＳｉＧｅは、凹んだソース／ドレイン領域２０内に残る。このような方法の実施形態は、図１６Ａ〜１６Ｃにおいて示されるシーケンスによって示される。図１６Ａは、図１２に示される構造と同一であり、そして同一の様式で形成され得る。しかし、図１３に示される選択的堆積プロセスとは対照的に、図１６Ｂは、ブランケット堆積プロセスの結果を示しており、ここで、電気的にドープされたヘテロエピタキシャルＳｉ：Ｃ膜３０がソース／ドレイン領域２０を満たし、そしてここで、電気的にドープされた多結晶性Ｓｉ：Ｃ膜３０ａが、フィールド・アイソレーション領域１２およびゲート電極１６上に堆積される。置換型炭素を含む電気的にドープされた単結晶性ケイ素膜を堆積するための上記で説明された方法は、電気的にドープされた単結晶性Ｓｉ：Ｃ膜３０および電気的にドープされた多結晶性ＳｉＣ膜３０ａを堆積するために使用され得る。電気的にドープされた単結晶性Ｓｉ：Ｃ膜３０は、好ましくは、応力を維持する条件（厚み、温度）下で堆積される。上記で議論されるように、ソース／ドレイン凹部を満たすより低い格子定数のＳｉ：Ｃ材料は、その間のチャネル領域２２において引張歪みを生じさせる。好ましくは、電気的ドーピングは、トリシランおよび炭素源に加えて、供給ガスへドーパント水素化物を添加することによって達成される。好ましくは、アルシンまたはホスフィンが使用される。
【００５８】
図１６Ｃは、描かれた構造が、単結晶シリコンに対する多結晶性シリコンの除去のために選択的であるエッチング条件を使用して、多結晶性Ｓｉ：Ｃ膜３０ａを除去することから生じること以外は、上記図１３と類似している。このようなエッチング条件は、当業者に公知である。
【００５９】
図１６において例示されるプロセスは、単結晶性Ｓｉ含有領域（例えば、チャネル領域２２）上において引張応力を生じさせること、そして特に、引張応力が加えられた領域（引張応力が適用される領域、例えば、チャネル領域２２）におけるキャリア運動性（carrier mobility）を増加させることが望ましい種々の状況において使用され得る。好ましくは、キャリア運動性（例えば、ホール運動性または電子運動性）は、引張応力が加えられていない以外は、引張応力が加えられている領域と実質的に同一である比較可能な領域と比較した場合、少なくとも約１０％、より好ましくは少なくとも約２０％増加される。
【００６０】
図１７は、単結晶Ｓｉ基板１７０上への非選択的堆積によって形成されたリン−ドープされたエピタキシャルＳｉ膜１６５を例示す。例示される実施形態において、Ｓｉ膜１６５は、１００ｍｇ／分のトリシラン流量、２ｓｌｍのキャリアガス（水素）流量、１００ｓｃｃｍの希釈ホスフィン（Ｈ２中１％）流量、および約６０Ｔｏｒｒの堆積圧を使用して、約９０ｎｍ／分の堆積速度で堆積される。得られるＳｉ膜１６５は、約５ｘ１０２０原子ｃｍ−３のリンを含有し、そして約０．４ｍΩ・ｃｍの抵抗率を有する。
【００６１】
ある実施形態は、少なくとも約３ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含みそして約０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト結晶性Ｓｉ含有膜を提供する。このような膜は、本明細書中で記載される方法によって作製され、そして従って、置換型炭素またはゲルマニウムを含有し得る。好ましいドープト結晶性Ｓｉ含有膜は、約０．５ｍΩ・ｃｍ以下、より好ましくは約０．４ｍΩ・ｃｍ以下の抵抗率を有する。ある実施形態において、ドープト結晶性Ｓｉ含有膜は、少なくとも約４ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含む。上記で議論されるように、ドープト結晶性Ｓｉ含有膜は、約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、さらには約２ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、なおより好ましくは約１ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含み得る。好ましくは、ｎ−ドーパントは、リンまたは砒素を含む。
【００６２】
別の実施形態において、集積回路は、本明細書中で記載されるドープト結晶性Ｓｉ含有膜、例えば、直ぐ上で記載されるような少なくとも約３ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含みそして約０．７ｍΩ・ｃｍ以下の抵抗率を有するドープト結晶性Ｓｉ含有膜あるいはその変形を備える。例えば、ある実施形態は、第１の電気的にドープされた単結晶性Ｓｉ含有領域と第２の電気的にドープされた単結晶性Ｓｉ含有領域とを備える集積回路を提供し、該第１の単結晶性Ｓｉ含有領域および該第２の単結晶性Ｓｉ含有量の少なくとも１つ（好ましくは両方）は、該第１単結晶性Ｓｉ含有領域と該第２単結晶性Ｓｉ含有領域との間に位置する第３の電気的にドープされた単結晶性Ｓｉ含有領域において引張応力を生じさせるに有効な量の置換型炭素を含み、該第３の電気的にドープされた単結晶性Ｓｉ含有領域は、比較可能な応力が加えられていない領域と比較した場合、少なくとも約１０％のキャリア移動度の増加を示す。該集積回路は、該第１の電気的にドープされた単結晶性Ｓｉ含有領域がソースを含み、該第２の電気的にドープされた単結晶性Ｓｉ含有領域がドレインを含み、そして該第３の電気的にドープされた単結晶性Ｓｉ含有領域がチャネルを含む、１以上のトランジスタを備え得る。このようなトランジスタの例は、図１４Ｃに例示されており、ここで、該第１および第２のＳｉ含有領域はソース／ドレイン３０を含み、そして該第３単結晶性Ｓｉ含有領域はチャネル２２を含む。別の実施形態において、集積回路は、該ドープト結晶性Ｓｉ含有膜を含むコンタクト（例えば、コンタクトブロック（contact block））を備える。別の実施形態において、集積回路は、該ドープト単結晶性Ｓｉ含有膜を含むエピタキシャルエミッター（epitaxial emitter）を備える。本明細書中で記載されるドープト結晶性Ｓｉ含有膜は、本明細書中で提供されるガイダンスを考慮して、公知の製造方法を適応させることによって、種々の半導体製造、ＭＥＭＳデバイス製造およびフラットパネルディスプレイ適用において使用される種々のドープトケイ素構造（上述の集積回路構造を含む）を形成するために使用され得る。
【００６３】
本明細書中で記載されるようなトリシランを使用してのＳｉ含有膜の堆積は、本明細書中で記載されるように行われる場合、従来のケイ素源の使用に対して顕著な利点を提供し得る。例えば、所定の堆積温度で、トリシランを使用してのＳｉ含有膜の堆積は、好ましくは、トリシランの代わりにシランを使用した場合よりも顕著により速い速度で、進行する。好ましい実施形態は、トリシランが約５０〜２００ｍｇ／分の送達速度で基板表面上へ送達される、高速堆積方法を提供する。好ましくは約５００℃〜約８００°の範囲内の堆積温度での、熱的ＣＶＤ条件下で、この実施形態の実施は、好ましくは約５０Å／分以上、より好ましくは約１００Å／分以上、なおより好ましくは約２００Å／分以上の速度で、電気的にドープされたＳｉ含有材料の比較的速い堆積を生じさせる（他のケイ素源と比較して）。ある実施形態において、なおより速い堆積速度、例えば約４００Å／分以上、より好ましくは約８００Å／分以上、なおより好ましくは約１，０００Å／分以上が、得られ得る。より速い堆積速度は、言い換えると、堆積されたまま（as-deposited）の膜におけるより高いレベルの置換型（電気的に活性な）ドーパント組み込みを可能にし、引き続いてのドーパント活性化アニールの程度の減少または排除を可能にする。
【００６４】
好ましい電気的にドープされたＳｉ含有膜は、該膜の表面に渡って高度に均一である厚みを有する。堆積が本明細書中で記載されるようにトリシランを使用して行われる場合、得られる電気的にドープされたＳｉ含有膜についてのパーセント厚み不均一性（percent thickness non-uniformity）は、好ましくは、約２％以下である。膜の平均厚みに依存して、下記の表１に示されるようなパーセント厚み不均一性についての更なる値が好ましいかもしれない。表１に示される％厚み不均一性についての各値は、用語“約”が前に付いているかのように理解されるべきである。
【００６５】
【表１】
【００６６】
一般的に、特定の一連のプロセス条件下で堆積された膜についての膜厚均一性（film thickness uniformity）の測定は、約２００ｍｍ〜約３００ｍｍの範囲の直径を有する均一または混合基板上に膜を堆積することによって成され得る。膜厚均一性は、無作為に選択された直径に沿って複数点厚み測定を行い（ウエハ周縁部での３ｍｍ排除領域内での測定値は採用されない）、種々の厚み測定値を平均することにより平均厚みを決定し、そして根平均自乗（ｒｍｓ）変動（root mean square (rms) variability）を測定することによって決定される。膜厚を測定するための好ましい機器は、Thermawave製のＯｐｔｉｐｒｏｂｅＴＭを使用し、そして好ましい測定方法は、このような機器を使用して無作為に選択されたウエハ直径に沿った４９点で膜厚を測定することを包含する。実際には、厚み変動（thickness variability）は、典型的に、このような測定に続いて該機器から直接得られ、そして従って、手で計算する必要が無い。比較を行うために、結果は、パーセンテージとして結果を表現するために、ｒｍｓ厚み変動を平均厚みで割りそして１００を掛けることによって算出されたパーセント不均一性として表現され得る。このような測定に利用可能でない表面を有する膜（例えば、その上に１以上の更なる層が適用されている膜、または、集積回路内に含まれる膜）の厚み均一性を測定する場合には、膜を切断して（cross sectioned）そして電子顕微鏡で検査する。膜厚は、切断された膜の最も薄い部分および最も厚い部分で測定され、そして次いでこれら２点間の厚み測定値の範囲（例えば、±６Å）を２つの測定値の合計で割る。この不均一性は、ここでパーセンテージとして表現される。
【００６７】
更に、本明細書中で記載される方法に従って作製される好ましい電気的にドープされた結晶性Ｓｉ含有膜の組成均一性（compositional uniformity）は、トリシランを使用しないで作製された対応する膜と比較して、著しく改善されている。本発明は、オペレーションのいかなる理論によっても拘束されないが、電気的にドープされたＳｉ含有膜は、従来の前駆体（例えば、シラン、ジクロロシラン（ＤＣＳ）またはトリクロロシラン（ＴＣＳ））を使用して堆積された対応のＳｉ含有膜よりも良好である組成均一性の程度を有すると考えられる。更には、堆積されたままの比較的高いレベルの置換型ドーパントを含有する結晶性（例えば、単結晶性または多結晶性）の電気的にドープされたＳｉ含有アロイが、本明細書中で記載される方法によって作製され得る。例えば、結晶性ＳｉＧｅは、好ましくは、約１０原子％Ｇｅ以上、より好ましくは約２０原子％Ｇｅ以上、なおより好ましくは約３０原子％Ｇｅ以上を含有する。結晶性Ｓｉ：Ｃは、好ましくは、約１％〜３．５％の炭素を含有する。結晶性Ｓｉは、好ましくは、少なくとも約３ｘ１０２０原子ｃｍ−３の第ＩＩＩ／Ｖ族ドーパント、より好ましくは少なくとも約４ｘ１０２０原子ｃｍ−３、なおより好ましくは少なくとも約５ｘ１０２０原子ｃｍ−３を含有する。
【００６８】
本発明の別の局面によれば、非水素キャリアガス（non-hydrogen carrier gas）が、上記されるように、好ましくは、第ＩＩＩ／Ｖ族ドーパント前駆体、エッチャントガス、トリシランガスおよび、必要に応じて、炭素またはゲルマニウム源と組み合わせて、使用される。水素ガス（Ｈ２）は、半導体プロセッシングのための蒸着において、そして特にエピタキシャル堆積において、使用される最も一般的なキャリアガスである。Ｈ２がよく使用されることについて、いくつかの理由が存在する。Ｈ２は、高純度で提供され得る。更には、水素の熱的特性は、それがウエハに対して熱的影響を大きくは有さないようなものである。さらに、水素は、還元剤として作用する傾向を有し、その結果、それは、反応チャンバの完全未満の密封から生じる自然酸化膜の形成と戦う。
【００６９】
しかし、本明細書中で記載される第ＩＩＩ／Ｖ族ドーパント前駆体／トリシラン／エッチャント堆積システムにおいて非水素キャリアガスを使用することから、特段の利点が、今回、見出された。好ましくは、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）または窒素ガス（Ｎ２）、あるいはこのような不活性ガスの組合せが、水素の代わりに使用される。例示される実施形態において、Ｈ２のそれと近い熱的挙動を有しそして従ってＨ２キャリアガスの使用からの調節についてリアクターのより少ない調整を必要とするので、Ｈｅが使用される。
【００７０】
本明細書中で上述される好ましいトリシラン／塩素／水素システムにおいて、以下を含む多数の可能な反応機構が存在する：
【００７１】
【数１】
【００７２】
反応式（１）は、該システムにおけるエッチング反応を示す。エッチング（これは、選択性が維持されるために必要とされる）を提供することに加えて、反応式（１）はまた、ケイ素堆積を生じさせる傾向にある、反応式（５）についての反応物を生じさせる。反応式（５）は、右への反応（エッチング）と左への反応（堆積）との間の平衡を示す。好ましくは、条件は、エッチングが絶縁表面に対して優位を占め、一方、堆積が半導体ウインドウ（semiconductor windows）に対して優位を占めるようなものである。理論によって限定されることを望まないが、堆積を提供するＳｉ：Ｃｌ２を生成させながら、選択性のためにエッチングを生じさせるに十分な濃度の塩素ガスを提供することが望ましい。
【００７３】
しかし、フリーのＨ２がキャリアガスとして（即ち、大量に）存在する場合、反応（８）が生じて、ＨＣｌを生成する。該システムにおいてＨＣｌの濃度が増加することは、エッチングの方向に堆積／エッチング反応式（４）および（５）の両方を促進し（drives）、従って所定の“調整された（tuned）”プロセスのための堆積速度を低下させる（drive down）。調整されたプロセス（tuned process）は、反応物濃度が選択的堆積を達成するように調整されているものを示す。
【００７４】
反応式（７）は、Ｈ２キャリアガスの存在に起因するＨＣｌの発生によって抑制される、更に別の望ましい反応を示す。反応式（７）は、ウエハ表面上に吸着された塩化物のゲッタリング（gettering）を示す。ドーパント水素化物（例えば、アルシン、ホスフィンおよびジボラン（ホスフィンが示される））は、表面塩素原子と反応し、そして揮発性副生成物を形成する傾向にあり、その結果、表面反応部位は、堆積のために解放される。しかし、反応式（４）および（５）の場合のように、ＨＣｌの濃度を増加されることは、反応式（７）についての平衡を左へシフトすることによって、所望のゲッタリング反応を抑制する傾向にある。
【００７５】
従って、非水素キャリアガス（これは、一般的に、該システムにおいて優勢なガスである）の使用は、反応式（８）によるＣｌ２の消費を回避し、そしてそれによって、堆積反応（４）、（５）およびゲッタリング反応（７）を抑制することを回避する。Violette et al., J. Electrochem. Soc., Vol. 143 (1996), pp. 3290-3296 および O’Neill et al., J. Electrochem. Soc., Vol. 144 (1997), pp. 3309-3315から再現された図１８は、Ｈ２キャリアガスの添加が、それらの研究のＳｉ／Ｃｌシステムにおいて、堆積反応物ＳｉＣｌ２の濃度をどのように抑制するかを示す。該プロセスは好ましくはＨ２を使用しないが、Ｈ２を最小化する利点は、全て排除すること無しに得られ得ることに注意されたい。好ましくは、主要なキャリアガス（該システムにおいて最多のガス源を示す）は、非水素である。
【００７６】
図１９は、キャリアガス、炭素源、第ＩＩＩ／Ｖ族ドーパント前駆体、トリシランおよびエッチャント源を使用する、好ましいリアクターシステム１００を示す。示されるように、精製器（purifier）１０２は、キャリア源１０４（例示される実施形態においてヘリウム）の下流に位置する。キャリアガス流のいくらかは、バブラー（bubbler）１０６へ分流され（shunted）、ここから、キャリアガスは、蒸発されたトリシラン１０８を運ぶ。あるいは、トリシランは、該液体より上の空間中のトリシランの蒸気圧を増加させるために、単に加熱され得、そしてキャリアガスは、それがその空間を通過するようにトリシランを乗せる。いずれの場合においても、液体反応物源容器（liquid reactant source container）１０６の下流には、アナライザー１１０があり、これは、蒸気を介して音の速度を測定することによって、流動しているガスの反応物濃度を測定する。測定値に基づいて、ソフトウエア−制御された下流のマスフローコントローラ（software-controlled downstream mass flow controller）（ＭＦＣ）１１２についてのセットポイントは、アナライザー１１０によって変えられる。このようなアナライザーは、市販されている。
【００７７】
このＭＦＣ１１２を通るフローは、堆積チャンバ１２２のためのインジェクションマニホルド１２０の上流の、ガスパネル（gas panel）で、主要キャリアガスＭＦＣ１１４を通る主要キャリアガスおよび他の反応物と合流する。エッチャントガス１３０の源（例示される実施形態において、塩素）もまた提供される。例示される実施形態において、炭素源１３２（ＭＭＳとして例示される）およびドーパント水素化物源１３４（ホスフィンが示される）もまた提供される。
【００７８】
示されるように、リアクターシステム１００はまた、システム１００の種々の制御可能なコンポーネントへ電気的に接続された中央コントローラ（central controller）１５０を含む。該コントローラは、反応チャンバ１２２内に収納される基板上において、本明細書中で記載されるような堆積プロセスを実施するように、ガスフロー、温度、圧力等を提供するようにプログラムされる。当業者によって認識されるように、コントローラ１５０は、典型的に、メモリおよびマイクロプロセッサを含み、そして、ソフトウエア、ハードウエアまたはこれら２つの組合せによってプログラムされ得、そして該コントローラの機能性は、異なる物理的配置で配置されたプロセッサの中で分散され得る。従って、コントローラ１５０はまた、システム１００に渡って分散された複数のコントローラを示し得る。
【００７９】
従って、第ＩＩＩ／Ｖ族前駆体／トリシラン／塩素／非水素キャリアガスの組合せは、ケイ素含有材料（特に、エピタキシャル層）について増強された堆積速度を生じさせる。１つの実施形態において、ガスフロー速度は、絶縁材料内の半導体ウインドウ上／中（on/in）におけるＳｉ：Ｃの選択的堆積を達成するように、圧力および温度と組み合わせて、選択される。
【００８０】
例示される実施形態において、炭素源１３２がまた提供され、そして上記に開示されるように、トリシランおよび塩素と組み合わせて、高い置換型炭素含有量が達成され得る。別の実施形態において、ドーパント水素化物源１３４がまた、増加された導電率を有するインサイチュドープト半導体層（in situ doped semiconductor layers）を生じさせるために、好ましくは提供される。好ましくは、選択的堆積のために、ドーパント水素化物は、アルシンまたはホスフィンであり、そして該層はｎ−型ドープされる。最も好ましくは、ドーパント水素化物のための希釈不活性ガスもまた、非水素不活性ガスである。従って、ホスフィンおよびＭＭＳは、好ましくは、例えばヘリウム中において、それらのソース容器（source containers）１３２、１３４に貯蔵される。典型的なドーパント水素化物濃度は、ヘリウム中０．１％〜５％、より典型的にはヘリウム中０．５％〜１．０％である（アルシンおよびホスフィンについて）。典型的な炭素源濃度は、ヘリウム中５％〜５０％、より典型的にはヘリウム中１０％〜３０％である。例えば、実験は、ヘリウム中２０％ＭＭＳで行われる。
【００８１】
第ＩＩＩ／Ｖ族ドーパント前駆体、トリシランおよび塩素ガスと組み合わせての非水素不活性キャリアガスの利点についての前述の議論はまた、他の半導体化合物について適用可能である。例えば、第ＩＩＩ／Ｖ族ドーパント前駆体、トリシラン、ゲルマン、塩素および非水素キャリアガスは、電気的にドープされたＳｉＧｅについて同一の増強されそして選択的な堆積利益を得る。例えば、ｐ−型ドープト層は、ヘリウム中１％ジボランの添加で得られ得る。
【実施例】
【００８２】
実施例１〜４
一連のリン−ドープされたケイ素膜を、以下のように堆積した：８インチのパターン化されていないＳｉ＜１００＞ウエハ基板（eight-inch unpatterned Si<100> wafer substrate）を、Ｅｐｓｉｌｏｎ Ｅ２５００ＴＭリアクターシステムへロードした。次いで、該基板を２０ｓｌｍの水素流量、９００℃で、リアクターチャンバ中へ導入し、そして基板を１分間安定化させた。次いで、水素フローを２ｓｌｍへ低下させ、基板の温度を５５０℃に低下させた。次いで、基板を１０秒間安定化させ、その後、１００ｍｇ／分のトリシランおよび２００ｓｃｃｍの希釈ホスフィン（Ｈ２中１％）のフローを、下記表２に示されるように、４〜３２Ｔｏｒｒの堆積圧で３〜５分間導入した。リン−ドープされたエピタキシャルケイ素膜が、基板上にエピタキシャル的に堆積された。次いで、該基板を、リアクターから取り出し、そしてロードロックへ戻した。次いで、該ウエハをリアクターシステムから取り出した。膜の抵抗率は、表２に示される通りに測定された。膜の厚みを測定しそして使用して、表２に示される成長速度を算出した。膜の堆積についての成長速度 対 堆積圧のプロットを、図２０に示す。
【００８３】
【表２】
【００８４】
表２および図２０に示される結果は、極めて低い抵抗率を有する電気的にドープされたケイ素膜が、ドーパントを活性化するための堆積後の熱処理無しに、本明細書で記載される方法に従って、高い成長速度かつ比較的低い堆積温度でトリシランを使用して堆積され得ることを実証している。
【００８５】
本明細書中で記載される全ての特許、特許出願および論文は、それらの全体が、本明細書中で参考として援用される。種々の省略、付加および修飾が、本発明の範囲から逸脱することなく上記の方法に対してなされ得、そしてこのような修飾および改変の全てが、添付の特許請求の範囲によって規定される本発明の範囲内に入ると意図されることは、当業者によって理解される。
【図面の簡単な説明】
【００８６】
【図１】図１は、トリシランを使用して堆積された一連の膜についての、ドーパント前駆体（アルシン）フローの関数としての、ドープトケイ素膜抵抗率のグラフである。
【図２Ａ】図２Ａは、トリシラン対アルシンの一定流量比で堆積された一連の膜についての、成長速度の関数としての、砒素−ドープされたＳｉ膜抵抗率のグラフである。
【図２Ｂ】図２Ｂは、トリシラン対アルシンの一定流量比での、トリシラン流量の関数としての、膜堆積速度のプロットである。
【図３】図３は、３つの異なるアルシン流量で、６００℃でトリシランおよびアルシンを使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としての、Ａｓ濃度のプロットである。
【図４】図４は、３つの異なるアルシン流量で、５５０℃でトリシランおよびアルシンを使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としての、Ａｓ濃度のプロットである。
【図５】図５は、トリシランおよびアルシンを使用して堆積された一連のケイ素膜についての、成長速度に対する堆積温度の効果を示すプロットである。
【図６Ａ】図６Ａは、炭素および砒素の両方で置換的にドープされたケイ素膜についての、成長速度の関数としての、置換型炭素含有量のグラフを示す。グラフはまた、それらの膜の抵抗率を示す（左軸もまた、ｍΩ・ｃｍの単位）。
【図６Ｂ】図６Ｂは、トリシラン流量の関数としての、それらの膜の成長速度を示すプロットである。
【図７】図７は、一定トリシラン流量および一定アルシン流量での、モノメチルシラン（ＭＭＳ）流量の関数としての、砒素−ドープされたＳｉ：Ｃ膜中の置換型炭素含有量のグラフを示す。
【図８】図８は、一定トリシラン流量および一定ＭＭＳ流量での、砒素−ドープされたＳｉ：Ｃ膜の堆積についての、アルシン流量の関数としての、置換型炭素含有量および抵抗率のグラフを示す。
【図９Ａ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｂ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｃ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｄ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図１０】図１０は、フィールド酸化膜規定(field oxide definition)後の、半導体基板の概略断面図であり、露出した状態で絶縁体および半導体表面を残している。
【図１１】図１１は、アクティブ・エリア・ウインドウ（active area window）内におけるトランジスタゲート電極の形成後の、図１０の構造を示す。
【図１２】図１２は、ゲート電極のいずれかの側面上におけるソースおよびドレイン領域を凹ませた後の、図１１の構造を示す。
【図１３】図１３は、好ましい実施形態に従う、凹んだ領域内での半導体膜の選択的堆積後の、図１２の構造を示す。
【図１４】図１４は、上昇されたソース／ドレイン構造を形成する、任意の継続された選択的堆積後の、図１２の構造を示す。
【図１５】図１５は、別の好ましい実施形態に従う、半導体ウインドウを露出させ、そして上昇されたソース／ドレイン構造を形成する選択的堆積を行った後の、図１１の構造を示す。
【図１６Ａ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１６Ｂ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１６Ｃ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１７】図１７は、シリコン基板上に堆積されたリン−ドープされたエピタキシャル単結晶性ケイ素膜の概略断面図である。
【図１８】図１８は、水素キャリアガスの添加有りまたは無しでの、種々の塩化ケイ素種を含む系についての、温度の関数としての、種々の反応物の熱力学的平衡を示す２つのグラフを示す。
【図１９】図１９は、好ましい実施形態に従ってケイ素含有膜を選択的に堆積するための、トリシラン、リン源、炭素源、エッチャント源、およびキャリアガスを使用する系について設定されるリアクターの概略図である。
【図２０】図２０は、トリシランおよびホスフィン（Ｈ２中１％）を使用して堆積された一連の膜についての、堆積圧の関数としての、リン−ドープされたケイ素膜成長速度のグラフである。堆積された膜の各々の抵抗率（ｍΩ・ｃｍの単位）もまた示されている。
【技術分野】
【０００１】
関連出願に対する相互参照
本願は、２００５年２月４日に出願した米国仮出願第６０／６４９，９９０号；２００５年３月１８に出願した米国仮出願第６０／６６３，４３４号；および２００５年４月４日に出願した米国仮出願第６０／６６８，４２０号の優先権を主張する。
【０００２】
発明の背景
発明の分野
本願は、一般的に、半導体プロセッシングにおけるケイ素含有材料の堆積に関する。より詳細には、トリシランを使用しそして電気的に活性なドーパントを組み込む、ドープト結晶性ケイ素含有膜の堆積に関する。
【背景技術】
【０００３】
関連技術の説明
ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）およびその合金（ＳｉＧｅ）のような結晶性半導体の電気的性質は、これらの材料がホウ素（Ｂ）、インジウム（Ｉｎ）、リン（Ｐ）、砒素（Ａｓ）およびアンチモン（Ｓｂ）のような第ＩＩＩ族および第Ｖ族ドーパントでドープされる程度によって影響を受ける。一般的に、より高いレベルのドーピングは、より低い抵抗率に一般的に相関する。しかし、実際には、ドーピングは、格子構造におけるケイ素原子を置換することによってよりもむしろ、非置換的に（例えば、ケイ素内のドメインまたはクラスターにおいて格子間的に（interstitially））ドーパントが組み込まれる傾向によって複雑化される。第ＩＩＩ族および第Ｖ族ドーパントは、一般的に、置換的に（substitutionally）組み込まれると電気的に活性であるが、非置換的に（non-substitutionally）組み込まれると電気的に不活性である。従って、ドーピングは、典型的に、制御が難しい様式で拡散を生じさせそして接合（junctions）を移動させる広範囲の活性化アニールを伴い、貴重なサーマルバジェット（thermal budget）を消費する。
【０００４】
電気的に活性なドーパントでの半導体のドーピングは、種々の産業用途において、例えば、半導体製造、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイス製造、およびフラットパネルディスプレイにおいて、商業的にかなり重要である。従って、半導体に電気的に活性なドーパントを組み込むための改善された方法についての必要性が存在している。
【発明の開示】
【課題を解決するための手段】
【０００５】
発明の要旨
ある実施形態は、チャンバ内に配置された基板を提供すること；トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的ドーパントを含む）；化学蒸着条件下で、該基板を該供給ガスと接触させること；および少なくとも約１０ｎｍ／分の堆積速度で、該基板上にドープト結晶性Ｓｉ含有膜を堆積させること（該ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下の抵抗率を有する）を包含する、ドープト結晶性Ｓｉ含有膜の堆積方法を提供する。好ましくは、該ドープト結晶性Ｓｉ含有膜は、少なくとも約３×１０２０原子ｃｍ−３の電気的ドーパントを含む。ある実施形態において、約１．０ｍΩ・ｃｍ以下の抵抗率は、堆積されたままの（as-deposited）抵抗率である。
【０００６】
別の実施形態は、少なくとも約３×１０２０原子ｃｍ−３のｎ−ドーパントを含みそして０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト結晶性Ｓｉ含有膜を提供する。別の実施形態は、このようなドープト結晶性Ｓｉ含有膜を備える集積回路を提供する。
【０００７】
これらおよび他の実施形態は、下記においてより詳細に説明される。
【０００８】
好ましい実施形態の詳細な説明
種々の電気的にドープされた結晶性Ｓｉ含有材料を製造するために有用である堆積方法が、今回開発された。例えば、結晶性ＳｉおよびＳｉＧｅは、ケイ素源としてトリシラン（Ｈ３ＳｉＳｉＨ２ＳｉＨ３）そして砒素源としてアルシン（ＡｓＨ３）を使用して比較的速い堆積速度で堆積を行うことによって、比較的高いレベルの電気的に活性な砒素を含有するようにドープされ得る。好ましい実施形態において、堆積されたままの（as-deposited）得られるドープトＳｉ含有材料におけるドーパントは、顕著な程度（significant degree）まで電気的に活性である。例えば、Ｓｉ含有材料への電気的に活性なドーパントの組み込みの程度は、Ｓｉ含有材料中のドーパント（電気的に活性および電気的に不活性）の総量に基づく電気的に活性なドーパントの重量パーセントとして表される場合、約７０％以上、好ましくは約８０％以上、より好ましくは約９０％以上、なおより好ましくは約９５％以上であり得る。この局面に従うドープト層（doped layers）の堆積は、下記においてより詳細に説明されるように、炭素源有りまたは無しで、塩素ガス有りまたは無しで、選択的または非選択的に、そしてＨ２キャリアガス有りまたは無しで、行われ得る。
【０００９】
用語“Ｓｉ含有材料”および類似の用語は、Ｓｉ（結晶性シリコンを含む）、Ｓｉ：Ｃ（例えば、炭素ドープト結晶性Ｓｉ）、ＳｉＧｅおよびＳｉＧｅ：Ｃ（例えば、炭素ドープト結晶性ＳｉＧｅ）を含むがこれらに限定されない、広範囲の種々のケイ素含有材料をいうために、本明細書中において使用される。本明細書中で使用される場合、“炭素ドープトＳｉ”、“Ｓｉ：Ｃ”、“ＳｉＧｅ”、“炭素ドープトＳｉＧｅ”、“ＳｉＧｅ：Ｃ”および類似の用語は、種々の比率の示されている化学元素および、必要に応じて、マイナー量の他の元素を含有する材料をいう。例えば、“ＳｉＧｅ”は、ケイ素、ゲルマニウムおよび、必要に応じて、他の元素（例えば、炭素のようなドーパントならびに第ＩＩＩおよびＶ族ドーパント）を含む材料である。従って、炭素ドープトＳｉは、本明細書中においてＳｉ：Ｃのことを指すかもしれない（逆もまた同様）。“Ｓｉ：Ｃ”、“ＳｉＧｅ”、および“ＳｉＧｅ：Ｃ”のような用語は、化学量論化学式そのものではなく、従って、示される元素の特定比を含有する材料に限定されない。Ｓｉ含有膜中のドーパント（例えば、炭素、ゲルマニウム、リン、砒素またはホウ素）のパーセンテージは、本明細書中において、特に述べられない限り、全膜に基づく原子パーセントで表される。
【００１０】
第ＩＩＩ族ドーパントは、周期表の第ＩＩＩ族における元素であり、そしてＢおよびＩｎを含む。第Ｖ族ドーパントは、周期表の第Ｖ族における元素であり、そしてＰ、ＡｓおよびＳｂを含む。用語“第ＩＩＩ／Ｖ族ドーパント”は、両方のことをいうために本明細書中で使用され、そして従って、Ｂ、Ｉｎ、Ｐ、ＡｓおよびＳｂを含む。第ＩＩＩ／Ｖ族ドーパントは、半導体ドーパントとしてのそれらの認識された用途のために、本明細書中において、電気的ドーパントのことを指し得る。しかし、このようなドーパントは、半導体中に組み込まれる場合、常に電気的に活性とは限らないことが認識される。本発明は、オペレーションの理論によって限定されないが、第ＩＩＩ／Ｖ族ドーパントは、半導体中へ置換的に（substitutionally）組み込まれる場合には電気的に活性であるが、非置換的に（non-substitutionally）組み込まれる場合には電気的に不活性であると考えられる。用語“ｎ−ドープト”Ｓｉ含有材料は、Ｓｉ含有材料が第Ｖ族ドーパントを含有することを示す。用語“ｐ−ドープト”Ｓｉ含有材料は、Ｓｉ含有材料が第ＩＩＩ族ドーパントを含有することを示す。用語“電気的にドープされた”Ｓｉ含有材料は、ｎ−ドープトまたはｐ−ドープトのいずれかであるＳｉ含有材料をいい、そして“第ＩＩＩ／Ｖ族ドープト”Ｓｉ含有材料ともいわれ得る。
【００１１】
種々の元素（例えば、炭素、ゲルマニウムおよび第ＩＩＩ／Ｖ族ドーパント）は、Ｓｉ含有材料へ置換的にドープされると本明細書中において述べられ得る。このようなＳｉ含有材料は、置換的にドープされると述べられ得る。Ｓｉ含有材料中へこのような元素を組み込む方法は、置換型ドーピングと本明細書中において呼ばれ得る。同様に、Ｓｉ含有材料中へ置換的にドープされる第ＩＩＩ／Ｖ族ドーパントは、電気的に活性なドーパントを有すると述べられ得、そしてこのようなＳｉ含有材料は、電気的に活性にドープされていると述べられ得る。
【００１２】
特に述べられない限り、Ｓｉ含有材料へ組み込まれる第ＩＩＩ／Ｖ族ドーパントの総量（置換型＋非置換型）は、二次イオン質量分析（ＳＩＭＳ）によって測定され、そして１立方センチメートル当たりの原子の単位で本明細書中において表され得る。例えば、１立方センチメートル当たり６．３×１０２０原子の第ＩＩＩ／Ｖ族ドーパント濃度は、“６．３Ｅ２０ｃｍ−３”と表され得る。電気的に活性（置換型）である、組み込まれた第ＩＩＩ／Ｖ族ドーパントの量は、電気抵抗測定（例えば、当業者に公知の４点プローブ測定（four point probe measurements））によって測定され得る。Ｓｉ含有材料中へ置換的にドープされた炭素の量は、Ｘ線回折によりドープトＳｉ含有材料の垂直格子面間隔を測定し、次いで当業者に公知に様式でベガードの法則（単結晶Ｓｉと単結晶炭素との間の線形補間（linear interpolation））を適用することによって、測定され得る。例えば、Ｓｉ中へ置換的にドープされた炭素の量は、Ｘ線回折によってドープトＳｉの垂直格子面間隔を測定し、次いでベガードの法則を適用することによって、測定され得る。当業者は、ベガードの法則、ならびに置換型炭素レベル、格子面間隔および歪みの間の関係を認識している。例えば、Judy L. Hoyt, “Substitutional Carbon Incorporation and Electronic Characterization of Si1-yCy/Si and Si1-x-yGexCy/Si Heterojunctions,” Chapter 3 in “Silicon-Germanium Carbon Alloy,” Taylor and Francis, NY, pp. 59-89, 2002を参照のこと。Ｈｏｙｔによる上記の論文の第７３頁の図３．１０に記載されるように、ドープトシリコン中の総炭素含有量は、ＳＩＭＳによって測定され得、そして非置換型炭素含有量は、総炭素含有量から置換型炭素含有量を引き算することによって測定され得る。他のＳｉ含有材料中に置換的にドープされた他の元素（例えば、ゲルマニウム）の量は、同様の様式で測定され得る。
【００１３】
種々の実施形態が、トリシランを含むケイ素源、第ＩＩＩ／Ｖ族ドーパント源および、必要に応じて、他の元素（例えば、炭素および／またはＧｅ）の源を使用しての、電気的にドープされたＳｉ含有材料（例えば、ホウ素、砒素またはリンで置換的にドープされた単結晶Ｓｉ）を堆積するための方法を提供する。本明細書中で教示されるＣＶＤ条件下で、基板表面へのトリシランおよび第ＩＩＩ／Ｖ族ドーパント源の送達は、好ましくは、該基板表面上におけるエピタキシャルな電気的にドープされたＳｉ含有膜の形成を生じる。下記でより詳細に説明されるある選択的堆積実施形態において、エッチャント源ガス（例えば、塩素のようなハロゲン含有ガス）が、トリシランおよび第ＩＩＩ／Ｖ族ドーパント源と共に基板へ送達され、そしてＳｉ含有膜が、単結晶基板または混合基板（mixed substrates）の単結晶領域上に選択的に堆積される。比較的速い堆積速度を使用する方法が好ましく、そしてある好ましい実施形態において、このような方法は、比較的高いレベルの第ＩＩＩ／Ｖ族ドーパントを含有する結晶性Ｓｉ含有材料の堆積を生じることが判った。
【００１４】
“基板”は、その用語が本明細書中で使用される場合、堆積が望まれるワークピース、または堆積ガスへ暴露される表面のいずれかをいう。例えば、基板は、単結晶シリコンウエハであるかもしれないし、またはセミコンダクター−オン−インシュレーター（semiconductor-on-insulator）（ＳＯＩ）基板であるかもしれないし、またはこのようなウエハ上に堆積されたエピタキシャルＳｉ、ＳｉＧｅもしくはＩＩＩ−Ｖ材料であるかもしれない。ワークピースはウエハに限定されず、ガラス、プラスチック、または半導体プロセッシングにおいて使用される任意の他の基板をも含み得る。用語“混合基板（mixed substrate）”は当業者に公知であり、“Deposition Over Mixed Substrates”という表題の米国特許第６，９００，１１５号（２００５年５月３１日発行）を参照のこと：これは、その全体が、そして特に混合基板を説明する目的で、本明細書中において参考として援用される。米国特許第６，９００，１１５号において議論されるように、混合基板は、２以上の異なるタイプの表面を有する基板である。例えば、混合基板は、第一表面形態を有する第一表面および第二表面形態を有する第二表面を含み得る。特定の実施形態において、ドープトＳｉ含有層は、単結晶半導体材料上に選択的に形成されると共に、隣接する誘電体上における堆積を最小化しそしてより好ましくは回避する。誘電体材料の例としては、二酸化ケイ素、窒化ケイ素、金属酸化物および金属シリケートが挙げられる。用語“エピタキシャル”、“エピタキシャル的に”、“ヘテロエピタキシャル”、“ヘテロエピタキシャル的に”および類似の用語は、堆積される層が基板の格子定数を採用するかまたはこれに従う様式での、結晶性基板上への結晶性Ｓｉ含有材料の堆積をいうために本明細書中において使用される。エピタキシャル堆積は、堆積される層の組成が基板のそれとは異なる場合、ヘテロエピタキシャルであり得る。
【００１５】
電気的にドープされたＳｉ含有膜および方法
ある実施形態は、チャンバ内に配置された基板を提供すること；トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的に活性なドーパントを含む）；化学蒸着条件下で、該基板を該供給ガスと接触させること；および該基板上にドープト結晶性Ｓｉ含有膜を堆積させることを包含する、ドープト結晶性Ｓｉ含有膜（doped crystalline Si-containing film）の堆積方法を提供する。該膜は、好ましくは少なくとも約１０ｎｍ／分、より好ましくは少なくとも約２０ｎｍ／分の堆積速度で、基板上に堆積される。ある実施形態において、ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下、好ましくは約０．７ｍΩ・ｃｍ以下、より好ましくは約０．５ｍΩ・ｃｍ以下、なおより好ましくは約０．４ｍΩ・ｃｍ以下の抵抗率を有する。ドープト結晶性Ｓｉ含有膜は、好ましくは少なくとも約３×１０２０原子ｃｍ−３、より好ましくは少なくとも約４×１０２０原子ｃｍ−３の電気的ドーパント（例えば、ｎ−ドーパントまたはｐ−ドーパント）を含む。ある実施形態において、ドープト結晶性Ｓｉ含有は、約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、好ましくは約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、より好ましくは約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含有する。
【００１６】
堆積は、当業者に公知の種々のＣＶＤ法に従って適切に行われ得るが、最大の利益は、本明細書中で教示されるＣＶＤ法に従って堆積が行われる場合に得られる。開示される方法は、プラズマ化学蒸着（plasma-enhanced chemical vapor deposition；ＰＥＣＶＤ）および熱的ＣＶＤ（thermal CVD）を含むＣＶＤを使用し、トリシラン蒸気およびドーパント前駆体を使用して供給ガス（これは基板と接触される）を形成して、ＣＶＤチャンバ内の基板上にドープト結晶性Ｓｉ含有膜を堆積させることによって、適切に行われ得る。該Ｓｉ含有膜は、堆積されたままの（as deposited）電気的に活性なドーパントを含む単結晶性（例えば、エピタキシャル）Ｓｉ膜である。いくつかの実施形態において、炭素源が供給ガスへ添加され、それによって、Ｓｉ含有膜として結晶性の電気的にドープされたＳｉ：Ｃ膜を堆積する。いくつかの実施形態において、ゲルマニウム源が供給ガスへ添加されて、それによって、Ｓｉ含有膜として結晶性の電気的にドープされたＳｉＧｅまたはＳｉＧｅ：Ｃ膜を堆積する。いくつかの実施形態において、エッチャント源ガスが供給ガスへ添加されて、それによって、結晶性Ｓｉ含有膜を選択的に堆積する。以下の説明において、ドープトＳｉまたはＳｉ含有膜を堆積するためのトリシランおよびドーパント前駆体の使用が参照され得る。それらの説明はまた、特に述べられない限り、他のＳｉ含有膜に、例えば、電気的にドープされたＳｉ：Ｃ膜の堆積（炭素源の使用を包含する）、電気的にドープされたＳｉＧｅおよびＳｉＧｅ：Ｃ膜の堆積（ゲルマニウム源の使用を包含する）ならびに選択的堆積（エッチャント源の使用を包含する）に、一般的に適用可能であることが認識される。基板および装置に対する損傷（これは、プラズマプロセッシングに伴う）の危険性無しに堆積が効果的に達成され得るので、熱的ＣＶＤが好ましい。
【００１７】
トリシランおよび第ＩＩＩ／Ｖ族ドーパント源（特定の実施形態においては、ゲルマニウム源および／または炭素源を伴う）は、好ましくは、供給ガスを形成するように混合することによってまたはガスの形態で、チャンバへ導入される。供給ガスを形成するための混合は、チャンバにおいて、またはチャンバへの供給ガスの導入前に、行われ得る。ＣＶＤチャンバにおける全圧は、好ましくは、約０．００１Ｔｏｒｒ〜約１０００Ｔｏｒｒの範囲内、より好ましくは約０．１Ｔｏｒｒ〜約３５０Ｔｏｒｒの範囲内、最も好ましくは約０．２５Ｔｏｒｒ〜約１００Ｔｏｒｒの範囲内である。実験は、０．２５Ｔｏｒｒ〜１００Ｔｏｒｒの範囲の圧力で行われた。いくつかの実施形態において、化学蒸着条件は、少なくとも約３０Ｔｏｒｒのチャンバ圧、好ましくは約３０Ｔｏｒｒ〜約２００Ｔｏｒｒの範囲内のチャンバ圧を含む。少なくとも約５００ｍＴｏｒｒのチャンバ圧が、下記に説明されるように、実験が行われた単一ウエハ・単一通路・層状水平流リアクター（single-wafer, single pass, laminar horizontal flow reactor）において好適であった。チャンバ圧は、本明細書中において堆積圧と呼ばれ得る。トリシランの分圧は、好ましくは全圧の約０．０００１％〜約１００％、より好ましくは全圧の約０．００１％〜約５０％の範囲内である。供給ガスはまた、トリシラン以外のガス（例えば、他のケイ素源、ドーパント前駆体および／または不活性キャリアガス）を含み得るが、好ましくは、トリシランがケイ素の唯一の源である。用語“ドーパント前駆体”は、得られる堆積膜中へ比較的少量で組み込まれ得る種々の元素（例えば、炭素、ゲルマニウム、ホウ素、ガリウム、インジウム、砒素、リン、および／またはアンチモン）に対する前駆体である種々の材料を一般的にいうために本明細書中において使用される。本明細書中において説明される方法のために好適なキャリアガスの例としては、Ｈｅ、Ａｒ、Ｈ２、およびＮ２が挙げられる。特定の実施形態において、キャリアガスは、下記により詳細に説明されるように、Ｈｅ、Ａｒおよび／またはＮ２のような非水素キャリアである。好ましくは、トリシランは、トリシラン蒸気を運搬するためのキャリアガスと共に使用される蒸発器（例えば、バブラー）によって、より好ましくは、バブラーとバブラーから流れるキャリアガス中のトリシランの量を測定するガス濃度センサーとを備える送達システムによって、チャンバ中へ導入される。このようなセンサーは市販されている：例えばLorex Industries, Poughkeepsie, N.Y., U.S.A製のＰｉｅｚｏｃｏｎ（登録商標）ガス濃度センサー。
【００１８】
トリシランを使用してのＣＶＤによるＳｉ含有膜への電気的に活性なドーパントの組み込みは、好ましくは、第ＩＩＩ／Ｖ族ドーパント源または第ＩＩＩ／Ｖ族ドーパント前駆体を使用してのインサイチュドーピングによって達成される。第ＩＩＩ／Ｖ族ドーパントについての好ましい前駆体は、ｐ型ドーパント前駆体（例えば、ジボランおよび重水素化ジボラン）、およびｎ型ドーパント前駆体（例えば、ホスフィン、砒素蒸気、およびアルシン）を含む、ドーパント水素化物（dopant hydrides）である。シリルホスフィン、例えば（Ｈ３Ｓｉ）３−ｘＰＲｘ、ならびにシリルアルシン、例えば（Ｈ３Ｓｉ）３−ｘＡｓＲｘ［ここで、ｘ＝０〜２ならびにＲＸ＝Ｈおよび／または重水素（Ｄ）である］は、リンおよび砒素ドーパントについての代替のドーパント前駆体である。ＳｂＨ３およびトリメチルインジウムは、それぞれ、アンチモンおよびインジウムについてのドーパント前駆体の例である。このようなドーパント前駆体は、下記に説明されるような好ましい膜、好ましくは、シリコン、Ｓｉ：Ｃ、ＳｉＧｅおよびＳｉＧｅ：Ｃ膜ならびにアロイ（これらは、ホウ素、リン、アンチモン、インジウム、または砒素で置換的にドープされる）の製造に有用である。
【００１９】
供給ガス中に含まれ得る好適な炭素源の例としては、非限定的に、シリルアルカン（例えば、モノシリルメタン、ジシリルメタン、トリシリルメタン、およびテトラシリルメタン）ならびに／あるいはアルキルシラン（例えば、モノメチルシラン（ＭＭＳ）およびジメチルシラン）が挙げられる。いくつかの実施形態において、炭素源は、Ｈ３Ｓｉ−ＣＨ２−ＳｉＨ２−ＣＨ３（１，３−ジシラブタン（1,3-disilabutane）を含む。供給ガスはまた、望ましい場合、Ｓｉ含有膜をドーピングするかまたはアロイングする（alloying）ために有用であることが当業者によって公知の他の材料（例えば、補充ケイ素源および／またはゲルマニウム源）を含有し得る。このような源の具体例としては以下が挙げられる：補充ケイ素源として、シラン、ジシランおよびテトラシラン；ゲルマニウム源として、ゲルマン、ジゲルマンおよびトリゲルマン；ならびに炭素およびケイ素の両方の源として、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン（ＭＭＳ）、およびジメチルシラン。
【００２０】
好適なマニホールドが、ＣＶＤチャンバへ供給ガスを供給するために使用され得る。ＣＶＤチャンバは、好ましくは、単一ウエハリアクター（single wafer reactor）、例えば、例示される実施形態において記載される単一ウエハ・水平ガス流ＣＶＤチャンバ（single wafer, horizontal gas flow CVD chamber）である。最も好ましくは、ＣＶＤチャンバは、好ましくは放射状に加熱される、単一ウエハ・単一通路・層状水平ガス流リアクター（single-wafer, single pass, laminar horizontal gas flow reactor）である。このタイプの好適なリアクターは市販されており、そして好ましいモデルとしては、アリゾナ州フェニックスのASM America, Inc.から市販されている単一ウエハリアクターのＥｐｓｉｌｏｎＴＭシリーズが挙げられる。本明細書中で記載される方法はまた代替のリアクター（例えば、シャワーヘッド配置）内で使用され得る。しかし、増加された均一性および堆積速度における利益は、特に低プロセスガス滞留時間（low process gas residence times）で、回転する基板を使用して、ＥｐｓｉｌｏｎＴＭチャンバの水平・単一通路・層状ガス流配置において特に効果的であると判明した。ＣＶＤは、チャンバへプラズマ生成物を導入する（インサイチュでまたはリモートプラズマ発生器の下流で）ことによって行われ得るが、上述されるように、熱的ＣＶＤが好ましい。
【００２１】
供給ガス中のドーパント前駆体の量は、Ｓｉ含有膜中の所望のレベルのドーパントを提供するように調節され得る。供給ガス中のドーパント前駆体の好ましい濃度は、反応ガス（不活性キャリアおよび希釈ガスを除く）の総重量に基づいて、重量で１０億分の約１（ｐｐｂ）〜約２０％（about 1 part per billion (ppb) to about 20% by weight）の範囲内である。第ＩＩＩ／Ｖ族ドーパントについて、供給ガス中のドーパント前駆体（例えば、純粋なホスフィン、アルシンまたはジボラン、あるいは当量の希釈されたホスフィン、アルシンまたはジボラン）の好ましい濃度は、好ましくは、約０．１標準立方センチメートル毎分（standard cubic centimeters per minute）（ｓｃｃｍ）〜約５ｓｃｃｍであるが、より多いまたはより少ない量が、得られる膜中の所望の特性を達成するために時によっては好ましい。単一ウエハリアクターの好ましいＥｐｓｉｌｏｎＴＭシリーズにおいて、キャリアガス中の第ＩＩＩ／Ｖ族ドーパント前駆体の希釈混合物は、所望のドーパント濃度およびドーパントガス濃度に依存して、約１０ｓｃｃｍ〜約１０００ｓｃｃｍの範囲のセットポイントで、マスフローコントローラ（mass flow controller）を介してリアクターへ送達され得る。第ＩＩＩ／Ｖ族ドーパントガスの希釈は、同等の純粋なドーパント流量を達成するように、１０−７〜１０−２倍へと至り得る。典型的に市販されるドーパント源は、Ｈ２中に希釈された第ＩＩＩ／Ｖ族ドーパント水素化物である。しかし、図１８に関して下記に説明されるように、いくつかの実施形態において、ドーパント前駆体は、非水素不活性ガス中に希釈される。希釈混合物は、好ましくは、トリシラン、エッチャント源（例えば塩素）（選択的堆積実施形態のため）、任意の好適なキャリアガス、および置換型ドーピングのための任意の他の所望のドーパント前駆体［例えば、歪みに影響を与える前駆体（strain-influencing precursor）（例えば、ゲルマンのようなゲルマニウム源、またはＭＭＳのような炭素源）］と混合することによって、更に希釈される。好ましいＥｐｓｉｌｏｎＴＭシリーズリアクターにおける堆積のための典型的な総流量は、しばしば、約２０標準リットル毎分（standard liters per minute）（ｓｌｍ）〜約１８０ｓｌｍの範囲であるので、このような方法に使用される第ＩＩＩ／Ｖ族ドーパント前駆体の濃度は、一般的に、総流量に対して少ない。
【００２２】
種々の供給ガス成分の相対量は、得られるＳｉ含有膜について望まれる組成および使用される堆積条件（例えば、温度、圧力、堆積速度など）に依存して、広範囲で変化され得、そして本明細書中で提供されるガイダンスを考慮してルーチン実験によって決定され得る。供給ガス成分は、混合されそして次いでチャンバまたは基板に送達され得るか、あるいは供給ガスは、例えばＣＶＤチャンバへ供給ガス成分を別々に供給することによって、基板においてまたはその付近で該成分を混合することによって形成され得る。
【００２３】
熱的ＣＶＤは、好ましくは、基板上に結晶性Ｓｉ含有膜を堆積するために有効である基板温度で行われる。好ましくは、熱的ＣＶＤは、約３５０℃〜約９００℃、より好ましくは約５００℃〜約８００℃の範囲の温度で行われる。ある実施形態において、化学蒸着条件は、トリシランについて、実質的にマス−輸送制御される堆積条件と実質的に速度論的に制御される堆積条件との間の遷移温度（transition temperature）付近である温度を包含する。このようなトリシラン堆積条件は、米国特許第６，８２１，８２５号において説明されており、これは、参考としてそして特にトリシラン堆積条件を説明する目的で本明細書中において援用される。ＰＥＣＶＤは、好ましくは、約３００℃〜約７００℃の範囲内の温度で行われる。当業者は、実際の製造の実態［例えば、サーマルバジェット（thermal budget）の保存、堆積速度、チャンバ（単一ウエハおよびバッチリアクターを包含する）の異なるサイズ、好ましい全圧および分圧など］を考慮して、これらの温度範囲を調節し得る。一般的に、より高い分圧は、それが堆積速度、層品質またはこれら２つの組合せであるか否かに関わらず、所定の所望の結果のためにより低い温度を必要とする。基板は、当該分野に公知の種々の方法（例えば、抵抗性加熱（resistive heating）およびランプ加熱）によって加熱され得る。
【００２４】
以下を含む種々の堆積パラメータが、Ｓｉ含有膜への電気的に活性なドーパントの組み込みに影響を与えることが判明した：他のケイ素源に対するトリシランの比率；トリシラン流量に対する第ＩＩＩ／Ｖ族ドーパント前駆体流量の比率；キャリアガス流量；堆積圧；堆積温度；および堆積速度。驚くべきことに、これらのパラメータの特定の組合せが、堆積されたままの（as deposited）Ｓｉ含有膜への比較的高レベルの電気的に活性なドーパント組み込みを達成するために特に有利であることが判明した。特に、以下の組合せが好ましい：
・以下の少なくとも１つと組み合わせての、比較的高いトリシラン流量（例えば、単一ウエハ堆積リアクターについて約５０ｍｇ／分を超える）：補充ケイ素源についての比較的低い流量（例えば、シラン流量に対して比較的高い比率のトリシラン流量）；比較的低いキャリアガス流量（例えば、水素キャリアガス流量に対して比較的高い比率のトリシラン流量）；比較的高い堆積速度（例えば、好ましくは少なくとも約５ｎｍ／分、より好ましくは少なくとも約１０ｎｍ／分、なおより好ましくは少なくとも約２０ｎｍ／分）；比較的高い堆積圧（例えば、好ましくは少なくとも約１Ｔｏｒｒ）；比較的低い堆積温度（例えば、好ましくは約４５０℃〜約６５０℃の範囲内）；ならびにトリシラン流量に対して比較的高い比率の第ＩＩＩ／Ｖ族ドーパント前駆体流量（例えば、好ましくは、少なくとも約０．１ｓｃｃ／ｍｇの、希釈アルシン（キャリアガス中１％）対トリシラン流量比率）。
【００２５】
・以下の少なくとも１つと組み合わせての、比較的高い堆積圧（例えば、少なくとも約１Ｔｏｒｒ）：比較的低いキャリアガス流量（例えば、約１ｓｌｍ〜約５０ｓｌｍ）；比較的高いトリシラン流量（例えば、約１００ｍｇ／分〜約５００ｍｇ／分）；比較的高い堆積速度（例えば、約５ｎｍ／分超、より好ましくは少なくとも約２０ｎｍ／分）；ならびに比較的低い堆積温度（例えば、好ましくは約４５０℃〜約６５０℃の範囲内）。
【００２６】
図１〜５は、堆積パラメータの種々の組合せの効果を示す。図１〜５に示されるデータは、砒素で置換的にドープされた一連のケイ素膜を単結晶シリコン基板上へ堆積するために、砒素前駆体としてＨ２中１％アルシンを使用して、ＥｐｓｉｌｏｎＴＭ単一ウエハリアクター（アリゾナ州フェニックスのASM America, Inc.から市販）において行われた熱的化学蒸着について得られた。
【００２７】
図１は、トリシランを使用して堆積された一連の膜についての、ドーパント前駆体（アルシン）フローの関数としての、ドープトケイ素膜抵抗率のグラフである。トリシラン流量を５０ｍｇ／分で固定し、そしてｘ軸におけるアルシン流量は、Ｈ２中１％アルシンについての標準立方センチメートル毎分（ｓｃｃｍ）の単位である（ここで、“ドーパント数（dopant number）”または“ＤＮ”と呼ばれる）。抵抗値（ｙ軸、Ω／ｓｑの単位）は、堆積された膜上における４点プローブ測定（four-point probe measurements）から直接得られ、そして従って膜厚について修正されていない。図１は、アルシンフローの関数としての膜抵抗率が最小値を通過し、そして従って抵抗率の減少は、ドーパント前駆体の流量を単に増加させることによって必ずしも達成されないという一般的提案を示す。本発明は、理論によって拘束されないが、より高いドーパント前駆体流量での増加する抵抗値は、アルシンフローが増加するにつれて、膜中の電気的に不活性なドーパントの増加するフラクションの組み込みに起因するかもしれないと考えられる（固定されたトリシラン流量について）。
【００２８】
図２Ａは、約５５０℃の堆積温度で、約０．２ｓｃｃ／ｍｇのトリシランに対する希釈アルシン（水素中１％ＡｓＨ３）の定流量比で堆積された一連の膜についての、成長速度の関数としての、砒素−ドープされたケイ素膜抵抗率のプロットである。図２Ｂは、同一の定流量比でのトリシランおよびアルシン流量の関数としての膜堆積速度のプロットである。図２Ａおよび２Ｂは、約１．０ｍΩ・ｃｍ以下のケイ素膜抵抗値が、トリシランを使用して比較的高い速度（例えば、少なくとも約５ｎｍ／分、より好ましくは少なくとも約１０ｎｍ／分）で堆積を行うことによって達成され得ることを実証している。図２Ｂに示されるように、電気的にドープされたケイ素膜の成長速度は、トリシランおよび希釈された第ＩＩＩ／Ｖ族ドーパント前駆体の流量（例示される実施形態において、１％ＡｓＨ３／Ｈ２）の実質的に線形の関数であり、そして従って成長または堆積速度は、トリシラン流量を操作することによって制御され得る。ケイ素膜抵抗値はまた、図２Ａに示されるように、トリシラン流量を操作することによって制御され得、例えば、約１．０ｍΩ・ｃｍ以下、約０．７ｍΩ・ｃｍ以下、または約０．５ｍΩ・ｃｍ以下のケイ素膜抵抗値が得られる。トリシランに対して第ＩＩＩ／Ｖ族ドーパント前駆体（例示される実施形態においてアルシン）の比較的高い流量比が、好ましい。例えば、トリシランに対するドーパント前駆体（キャリアガスにおいて１％まで希釈）の流量比は、好ましくは、少なくとも約０．１ｓｃｃ／ｍｇ、より好ましくは少なくとも約０．２ｓｃｃ／ｍｇ、なおより好ましくは少なくとも約０．３ｓｃｃ／ｍｇである。当業者は、他の第ＩＩＩ／Ｖ族ドーパント前駆体希釈物についての好適な流量調節を行い得る。
【００２９】
図３は、３つの異なるアルシン流量（２０、５０および２００のＤＮ）で、６００℃の堆積温度で（成長速度１２０ｎｍ／分）、トリシラン（５０ｍｇ／分）および希釈アルシン（Ｈ２中１％）を使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としてのＡｓ濃度のプロットである。図３に示されるように、膜中のＡｓ濃度は、最も低い流量（ＤＮ＝２０）で１Ｅ２０ｃｍ−３（抵抗率０．９２ｍΩ・ｃｍ）であり、より高い流量（ＤＮ＝５０）で２．５Ｅ２０ｃｍ−３（抵抗率０．５４ｍΩ・ｃｍ）まで増加し、そして最も高い流量（ＤＮ＝２００）でなお更に６．３Ｅ２０ｃｍ−３（抵抗率０．４３ｍΩ・ｃｍ）まで増加した。
【００３０】
図４は、３つの異なるアルシン流量（１０、５０および１００のＤＮ）で、５５０℃の堆積温度で（成長速度３６ｎｍ／分）、トリシラン（５０ｍｇ／分）および希釈アルシン（Ｈ２中１％）を使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としてのＡｓ濃度のプロットである。図４に示されるように、膜中のＡｓ濃度は、最も低い流量（ＤＮ＝１０）で６Ｅ１９ｃｍ−３（抵抗率１．０７ｍΩ・ｃｍ）であり、より高い流量（ＤＮ＝５０）で３Ｅ２０ｃｍ−３（抵抗率０．４６ｍΩ・ｃｍ）まで増加し、そして最も高い流量（ＤＮ＝１００）でなお更に５．２Ｅ２０ｃｍ−３（抵抗率０．４１ｍΩ・ｃｍ）まで増加した。
【００３１】
図３および４は、比較的高い第ＩＩＩ／Ｖ族ドーパント前駆体流量と組み合わせての比較的高い成長速度（比較的高いトリシラン流量から生じる）の組合せが、Ｓｉ含有膜への高レベルのインサイチュ置換型第ＩＩＩ／Ｖ族ドーパント組み込みを生じさせることを示す。好ましい実施形態において、Ｓｉ含有膜中の置換型第ＩＩＩ／Ｖ族ドーパントレベルは、約１ｘ１０２０原子ｃｍ−３以上、より好ましくは約３ｘ１０２０原子ｃｍ−３以上、なおより好ましくは約４ｘ１０２０原子ｃｍ−３以上である。ドープト結晶性Ｓｉ含有膜（例えば、ドープトエピタキシャルＳｉ膜）についての抵抗値は、好ましくは約１．０ｍΩ・ｃｍ以下、より好ましくは約０．７ｍΩ・ｃｍ以下、なおより好ましくは約０．５ｍΩ・ｃｍ以下、最も好ましくは約０．４ｍΩ・ｃｍ以下である。本発明は、理論によって拘束されないが、ここで記載されるトリシランの使用は、非常に高いフラクションの電気的ドーパントがケイ素中へ置換的に組み込まれることを可能にし、従って電気的に不活性な化学種の組み込みを最小化すると考えられる。好ましいドープト結晶性Ｓｉ含有膜は、約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、より好ましくは約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、なおより好ましくは約１ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含有する。
【００３２】
図５は、トリシランおよびアルシンを使用して堆積された一連のケイ素膜についての、成長速度に対する堆積温度の効果を例示するプロットである。トリシランの流量は、比較的高く、約２００ｍｇ／分であった。他の堆積パラメータ（例えば、アルシン流量、堆積圧およびキャリアガス流量）は、得られるＡｓ−ドープされた膜の全てが、ほぼ同量の置換型Ａｓ（約５Ｅ２０ｃｍ−３）を含有するように制御された。図５に示されるように、高い成長速度および高いレベルの置換型Ａｓ組み込みが、５００℃〜６００℃の範囲にわたる比較的低い堆積温度で得られた。その温度範囲内で、より高い成長速度が、より高い堆積温度で観察された。図５は、比較的高いトリシラン流量と比較的低い堆積温度との組合せが、高い成長速度と、堆積されたままのＳｉ含有膜への非常に高いレベルのインサイチュ置換型第ＩＩＩ／Ｖ族ドーパント組み込みとを生じさせることを示す。従って、本明細書で記載されるトリシランの使用（例えば、インサイチュドープト単結晶性Ｓｉ含有膜を堆積するため）は、堆積温度を低下させることによって、ならびにドーパント活性化アニールを低下させるかまたは排除することによって、サーマルバジェット（thermal budgets）が保存されることを可能にする。
【００３３】
上述のように、上述の電気的にドープされた単結晶性Ｓｉ含有膜は、更に、別の置換型ドーパント（例えば、炭素および／またはゲルマニウムのような歪み修飾置換型ドーパント（strain-modifying substitutional dopant））を含み得る。一般的に、置換型炭素の存在は、そうではない類似の電気的にドープされた単結晶性Ｓｉ含有膜（これは、置換型炭素を含有しない）と比較して、抵抗率を増加させる傾向にあるスキャタリング（scattering）を生じさせる。しかし、本明細書中で記載されるようにトリシランを使用して堆積される場合、このような電気的にドープされた単結晶性Ｓｉ含有膜は、炭素の存在にも関わらず、依然として、驚くべきほど低い抵抗率を有し得ることが見出された。例えば、電気的に活性なドーパントでドープされる場合、置換型炭素を含む結晶性Ｓｉ含有膜は、約１．０ｍΩ?ｃｍ以下、好ましくは約０．７ｍΩ?ｃｍ以下の抵抗率を有し得る。実験において、約５．３２３Åの格子面間隔（Ｘ線回折によって測定）が、トリシラン、アルシンおよびＭＭＳから堆積された砒素−ドープされたＳｉ：Ｃについて、今回、達成された。この５．３２３Åの格子面間隔は、約３．２５％の置換型炭素レベルに対応する。
【００３４】
例えば、図６Ａは、炭素および砒素の両方で置換的にドープされたケイ素膜についての、成長速度（ｎｍ／分）の関数としてのパーセント置換型炭素を示すグラフである。図６Ａはまた、それらの膜の抵抗率を示す（左軸においてまた、ｍΩ・ｃｍの単位）。図６Ａは、種々のレベル（例えば、例示される実施形態において、約１．７原子％〜約３．２５原子％）の置換型炭素を含有し、そして種々の量の電気的に活性なドーパント（例示される実施例において砒素）を含有するＳｉ含有膜が、堆積され得ることを実証している。電気的に活性なドーパントと置換型炭素との組合せは、望ましく低い抵抗値（例えば、例示される実施形態において、約０．７ｍΩ・ｃｍ〜約１．４５ｍΩ・ｃｍ）を有する膜を作製する。
【００３５】
図６Ｂは、トリシラン流量（ｍｇ／分）の関数としての電気的にドープされたＳｉ：Ｃ膜の成長速度を示す。図６Ａ〜６Ｂに示されるプロットは、高レベルの置換型炭素と低い抵抗率が、トリシランを使用して、比較的高い堆積または成長速度（例えば、少なくとも約５ｎｍ／分）で堆積を行うことによって、達成され得ることを実証している。図６Ｂにおいて例示されるように、成長速度は、例えばトリシラン流量と堆積温度を制御することによって制御され得、種々のレベルの炭素（例えば、２．５％以上の置換型炭素、好ましくは２．６％以上の置換型炭素、より好ましくは２．７％以上の置換型炭素）を有する電気的にドープされた結晶性Ｓｉ含有膜が作製される。いくつかの実施形態において、電気的にドープされた結晶性Ｓｉ含有膜は、図６に示されるように、なおより高いレベルの炭素（例えば、２．８％以上の置換型炭素、好ましくは２．９％以上の置換型炭素、より好ましくは３．０％以上の置換型炭素）を含み得る。結晶性Ｓｉ含有膜は、好ましくは、単結晶性、例えばエピタキシャルである。図６Ａ〜６Ｂに示されるデータは、アルシン、炭素源（ＭＭＳ）および希釈アルシン（Ｈ２中１％）の相対流量を互いに対して一定レベルに維持することによって得られた。従って、これらの実施形態において、成長速度は、トリシラン流量を増加すると共にＭＭＳおよびアルシンの流量を増加させて、固定されたトリシラン：ＭＭＳ：アルシン流量比を維持することによって制御された。
【００３６】
比較的高いレベルの置換型炭素を含む電気的にドープされた結晶性Ｓｉ含有膜（例えば、２．４％以上の置換型炭素を含む膜）は、種々のレベルの引張応力を示し得、何故ならば、置換型炭素原子は、それらが結晶性ケイ素格子構造において置換するケイ素原子よりも小さいためである。ある実施形態において、２．４％以上の置換型炭素を含む電気的にドープされた単結晶性ケイ素膜は、約１．０ＧＰａ以上、例えば、約１．５ＧＰａ以上、好ましくは約１．７ＧＰａ以上、より好ましくは約１．８５ＧＰａ以上、なおより好ましくは約２．０ＧＰａ以上の引張応力を有する。該応力は、膜内の任意の特定方向において測定され得る。例えば、下層の結晶性シリコン基板上へ堆積される、置換型炭素を含む上層のケイ素膜について、上層のケイ素膜は、水平応力（parallel stress）（即ち、膜基板界面に対して水平方向の測定される応力）とは異なる垂直応力（perpendicular stress）（即ち、膜／基板界面に対して垂直方向の測定される応力）を示し得る。例えば、Ｈｏｙｔによる上述の論文の第６２頁の図３．１を参照のこと。
【００３７】
応力はまた、好適な基板上への電気的にドープされたＳｉ：Ｃ膜のヘテロエピタキシャル堆積によって導入され得る。例えば、約３．２５原子％の置換型炭素レベルを有する砒素−ドープされたＳｉ：Ｃ膜（５．３２３Åの格子面間隔）が、単結晶性シリコン基板上に堆積され得る。このようなテンプレート（約５．４３Åの格子面間隔を有する）に拘束される場合、このようなＳｉ：Ｃ膜における引張応力は、２．０６ＧＰａになる。該応力は、Ｓｉ：Ｃ膜中の置換型炭素の量および基板の好適な選択によって、変化され得る。種々の実施形態において、電気的にドープされたＳｉ：Ｃ膜中において生じる応力は、好ましくは、１ＧＰａ〜３ＧＰａである。電気的にドープされたＳｉ：Ｃが、該材料の臨界的厚み（critical thickness）未満へ堆積される場合、該堆積される層は、引張応力が加えられているままである。ある実施形態において、電気的にドープされたＳｉ：ＣまたはＳｉ：Ｇｅ膜が、隣接する層上において歪みを加えるように構成される。例えば、圧縮歪みが、電気的にドープされた緩和された（relaxed）Ｓｉ：Ｃ層上に堆積されるケイ素膜上で加えられ得る。ある実施形態において、埋め込まれたソース／ドレイン領域において形成された電気的にドープされたＳｉ：Ｃ膜は、下記により詳細に説明されるように、ソースとドレインとの間に形成されたシリコンチャネル上において引張歪みを加える。このような構成は、種々の適用において、例えばＮＭＯＳデバイスのための電子運動性（electron mobility）を改善するために、使用され得る。
【００３８】
図７は、一定トリシラン流量（２００ｍｇ／分）および一定アルシン流量（１００ｓｃｃｍ）での、ＭＭＳ流量の関数としての、砒素−ドープされたＳｉ：Ｃ膜における置換型炭素含有量のグラフを示す。図７においてプロットされるデータは、より高い置換型炭素レベルが、これらの条件下でより高いＭＭＳ流量で得られることを示す。トリシラン流量は一定でありそして炭素源（ＭＭＳ）流量は変化されたので、図７は、トリシランに対する炭素源の流量比を変化させることの、置換型炭素含有量に対する効果を示す。トリシランに対するＭＭＳの流量比が増加されるにつれて、得られる膜中の置換型炭素の量は、比較的線形的に増加した。
【００３９】
図８は、一定トリシラン流量（２００ｍｇ／分）および一定ＭＭＳ流量（３００ｓｃｃｍ）での、砒素−ドープされたＳｉ：Ｃ膜の堆積についての、希釈アルシン流量（Ｈ２中１％）の関数としての、置換型炭素含有量および抵抗率のグラフを示す。図８においてプロットされるデータは、比較的高い置換型炭素レベル（例示される実施形態について約２．０％超）および比較的低い抵抗率（例示される実施形態において約０．８ｍΩ・ｃｍ未満）が、広範囲のアルシン流量において得られ得ることを実証する。
【００４０】
図９Ａ〜９Ｄは、トリシラン、炭素源（例示される実施形態においてＭＭＳ）および第ＩＩＩ／Ｖ族ドーパント源（例示される実施形態においてアルシン）を使用して堆積された、電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。図９Ａは、成長速度に対する温度の効果を示すアレニウスプロットであり、より高い成長速度は、一般的に、より高い堆積温度で得られることを示す。図９Ｂは、置換型炭素含有量および抵抗率に対する成長速度（堆積温度の関数、図９Ａを参照のこと）の効果を示すプロットであり、より高いレベルの置換型炭素およびより高い抵抗率は、一般的に、より高い成長速度で得られることを示す。本発明は、理論によって拘束されないが、より高い抵抗率は、より高いレベルの置換型炭素で生じる増加されたスキャッタリング（scattering）から生じると考えられる。図９Ｃは、置換型炭素含有量に対する堆積温度の効果を示す別のアレニウスプロットである。図９Ｄは、抵抗率に対する温度の効果を示す別のアレニウスプロットであり、より高いレベルの抵抗率は、一般的に、より高い堆積温度で得られることを示す。
【００４１】
図２、６および９は、トリシランの使用が、比較的高い速度の堆積を可能にし、それは言い換えると、驚くほど高いレベルの置換型ドーピングを可能にすることを実証する。炭素と砒素との公知の差異にもかかわらず、ドーピング挙動における観察された類似性は、本明細書中で教示されるようなトリシランを使用する堆積方法が、ドーパントまたはドーパント前駆体の性質に対して比較的鈍感であることを実証する。従って、本明細書中で説明されるトリシランを使用しての比較的高い速度の堆積方法は、広範囲のドーパント（例えば、炭素、ゲルマニウムおよび電気的に活性なドーパント）に対して、ならびに広範囲のＳｉ含有材料（例えば、Ｓｉ、Ｓｉ：Ｃ、ＳｉＧｅ、ＳｉＧｅ：Ｃなど）へのそれらのドーパントの組み込みに対して、適用可能である。慣用的な実験が、特定のＳｉ含有材料に適用可能な高い速度の堆積条件に対して使用され得る。
【００４２】
歪み修飾置換型ドーパント（strain-modifying substitutional dopant）（例えば、本明細書中で記載されるような炭素またはゲルマニウム）を含む電気的にドープされた単結晶性ケイ素膜の厚みは、好ましくは、臨界的膜厚（critical film thickness）未満である。当業者は、臨界的膜厚は、歪みを加えられた膜が特定の一連の条件下で緩和する膜厚であることを理解する。置換型ドーパントの濃度が増加するにつれて、臨界的厚みは、一般的に減少する。臨界的厚み未満の厚みを有する膜は、典型的に、それらの条件下で、歪みが加えられたままである。例えば、約１．８％の置換型炭素を含む電気的にドープされた単結晶性ケイ素膜は、約５００℃で約２００ｎｍの臨界的厚みを有し得、一方、３．５％の置換型炭素を含むその他の点では類似する膜は、その温度で約２５〜３０ｎｍの臨界的厚みを有し得る。その膜についての臨界的厚み未満である厚みを有する膜は、十分に乱れさせられる（perturbed）（例えば、緩和が生じるに十分な熱に暴露される）までまたはそうならない限り、歪みが加えられたままである傾向にある。歪み修飾置換型ドーパント（例えば、炭素またはゲルマニウム）を含む緩和されたＳｉ含有膜は、隣接する層（例えば、その上に堆積されたヘテロエピタキシャル膜）上において歪みを生じさせるために使用され得る。
【００４３】
ケイ素への置換型電気的ドーパントおよび炭素の組み込みについて本明細書中で記載される方法はまた、ＳｉＧｅへ置換型炭素を組み込むためそしてケイ素へ置換型Ｇｅを組み込むために使用され得る。例えば、ある実施形態において、トリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体、ゲルマニウム源および塩素を使用する堆積は、選択的に堆積され電気的にドープされたエピタキシャル膜中へ置換的にゲルマニウムを組み込むために、例えば、ＳｉＧｅ層内に歪みを作製するために、有効である。好ましい堆積条件下で、ゲルマニウム組み込みレベルは、約１％〜９９％、典型的には１７％〜５０％、しばしば約２０％〜約５０％、そしてより特には約２０％〜４０％であり得る。得られるＳｉＧｅ膜は、種々の適用において、例えば、それら自体を歪みが加えられたままにするため、緩和するために使用され得、そして上層のヘテロエピタキシャルケイ素層上において引張歪みを誘発するため、またはチャネルにおいて圧縮歪みを加えるために使用され得る。
【００４４】
当該分野において公知であるように、単結晶シリコンについての格子定数は、約５．４３１Åであり、一方、単結晶ゲルマニウムは、大きなサイズのゲルマニウム原子に起因して５．６５７の格子定数を有する。置換型ゲルマニウム組み込みから生じるシリコンの天然格子定数からの逸脱は、歪みを導入し、これは、半導体における電気的キャリア運動性を有利に改善し、デバイス効率を改善する。ＳｉＧｅは、該材料の臨界的厚み未満へ堆積される場合、堆積された層は、圧縮歪みが加えられたままであり、そしてホール運動性が、ＰＭＯＳデバイスについて改善される。このような場合、堆積されたＳｉＧｅ層は、例えば全アクティブ・エリア（active area）上に、選択的に形成され得、そしてチャネルを規定し得、あるいはそれは、その上に圧縮歪み層を形成するための緩和されたテンプレートとして機能し得、次いでこれは、それ自体をチャネル領域として役立たせ得る。
【００４５】
しかし、図１０〜１５の実施形態（下記に説明される）において、電気的にドープされたＳｉ：ＣまたはＳｉＧｅ層が、凹んだ（recessed）ソース／ドレイン領域２０上に選択的に形成され、そして、好ましくは、応力を維持する条件（厚み、温度）下で堆積される。Ｓ／Ｄ凹部を満たしているより大きな格子定数のＳｉＧｅ材料は、それらの間のチャネル領域２２において圧縮歪み（compressive strain）を加え、一方、Ｓ／Ｄ凹部を満たしているより小さな格子定数のＳｉ：Ｃ材料は、それらの間のチャネル領域２２において引張歪み（tensile strain）を加える。好ましくは、トリシラン、エッチャント源および炭素またはゲルマニウム源に加えて、ドーパント水素化物が供給ガスへ添加される。好ましくはｎ型ドーパント、そしてより好ましくは砒素またはリンが使用される。置換型Ｇｅを含む電気的にドープされたＳｉ含有膜もまた、Ｓｉ：Ｃについて図１６において示されるものと類似の様式で、ブランケット堆積およびエッチングシーケンス（blanket deposition and etching sequence）によって、ソース／ドレイン領域において形成され得る。
【００４６】
本明細書中において記載される方法は、種々の基板上に、電気的にドープされたＳｉ含有膜を堆積するために有用であり、そしてこのような堆積の選択的バージョンは、混合表面形態（mixed surface morphologies）を有する混合基板（mixed substrates）上にＳｉ含有膜を堆積するために特に有用である。上述されるように、用語“混合基板”は当業者に公知であり、米国特許第６，９００，１１５号を参照のこと。
【００４７】
ある実施形態は、混合基板の単結晶領域上に、電気的にドープされた歪みが加えられた単結晶性Ｓｉ：ＣまたはＳｉＧｅ膜を選択的に堆積するために方法を提供する。例えば米国特許第６，８２１，８２５号に開示されるように、トリシランの使用によって得られる均一かつ高品質の膜に加えて、優れた選択性は、エッチャント（例えば、ハロゲン含有エッチャント、好ましくは、ＨＣｌまたは塩素ガス（Ｃｌ２）のような塩素含有エッチャント）と組み合わせてのトリシランの使用によって得られ得ることが見出された。実験は、選択性が、１００％（即ち、酸化ケイ素および窒化ケイ素のような周囲の絶縁体上においてゼロ堆積を伴う）であり得ることを示した。その上、この選択性は、更なるエッチャント化学種の添加無しに得られ得る。ＨＣｌは、選択的なケイ素ベースの堆積プロセスに対してエッチャントとして提供され得、ここで、アモルファス（典型的に絶縁性）表面における遅い核形成堆積（slow-nucleating deposition）に対するエッチ効果は、露出した半導体表面に対するエッチ効果よりも大きい。塩素が好ましく、何故ならば、ＨＣｌは、周知のように、精製するのが困難であり、そして典型的な市販のＨＣｌ源は、堆積プロセスへ過剰量の湿気を導入するからである。このような湿気は、堆積された膜の導電率を低下させ得、そしてエピタキシャル堆積において受容できないレベルの欠陥を生じさせ得る。従って、トリシラン、炭素源および塩素を含む供給ガスの使用は、有利なことに、追加のエッチャント無しに、そして特にはＨＣｌ無しに、高レベルの選択性を達成する。
【００４８】
好ましくは、供給ガスは、単一のケイ素前駆体としてのシランの標準的使用と比較して、比較的高いトリシラン流量と比較的低い水素流量を使用して、水素キャリアガスと共に、チャンバ中へ導入される。炭素またはゲルマニウムの流量は、上記で議論されるように、それぞれ、置換型炭素またはゲルマニウムの所望のレベルの組み込みを達成するように選択される。例えば、好ましい実施形態において、熱的ＣＶＤは、約５ｍｇ／分〜２，０００ｍｇ／分、より好ましくは約１０ｍｇ／分〜２００ｍｇ／分のトリシラン流量、および約４ｓｃｃｍ〜約４，０００ｓｃｃｍのＭＭＳまたはゲルマン流量を使用して、Ｅｐｓｉｌｏｎ Ｅ２５００ＴＭ、Ｅ３０００ＴＭまたはＥ３２００ＴＭリアクターシステム（アリゾナ州フェニックスのASM America, Inc.から市販）において行われる。トリシラン流量に対する炭素またはゲルマニウム源流量の比率は、好ましくは約０．５ｓｃｃ／ｍｇ〜約８．０ｓｃｃ／ｍｇ、より好ましくは約０．９ｓｃｃ／ｍｇ〜約３．０ｓｃｃ／ｍｇの範囲内である。水素流量は、約４０標準リットル毎分（ｓｌｍ）以下、好ましくは約１０ｓｌｍ以下、より好ましくは約５ｓｌｍ以下であり得、そして堆積温度は、約４５０℃〜約７００℃、より好ましくは約５００℃〜約６５０℃の範囲内であり得る。水素ガス流量は、好ましくは、トリシラン／塩素ガスでの堆積の間、最小化される。エッチャント流量は、好ましくは２０〜２００ｓｃｃｍである。実験は、２５〜４００ｍｇ／分のトリシランフロー、０〜４ｓｌｍのＨ２キャリア流量、および２５〜２００ｓｃｃｍの塩素流量で行われた。第ＩＩＩ／Ｖ族ドーパント前駆体流量は、ドーパント源の性質と他の成分の相対流量に依存して、典型的に、約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲内である。例えば、リンドーピングについて、ドーパント水素化物（前駆体）流量は、好ましくは、希釈ホスフィン（Ｈ２中１％ＰＨ３）の１０〜２００ｓｃｃｍである。
【００４９】
図１０は、例示される実施形態における、シリコンウエハを含む基板１０を示す、概略断面図である。基板１０は、ウエハまたはＳＯＩ基板上に形成されたエピタキシャル層を含み得る。フィールド・アイソレーション領域（field isolation regions）１２は、従来のシャロートレンチ分離（shallow trench isolation）（ＳＴＩ）技術によって形成されており、ＳＴＩエレメント内のウインドウにおいてアクティブ・エリア（active areas）１４を規定している。あるいは、ローカル・オキシデーション・オブ・シリコン（local oxidation of silicon）（ＬＯＣＯＳ）およびＬＯＣＯＳまたはＳＴＩの多数の変形を含む、任意の好適な方法が、フィールド絶縁材料を規定するために使用され得る。いくつかのアクティブ・エリアは、典型的に、基板１０を横断してＳＴＩによって同時に規定されること、ならびにＳＴＩは、しばしば、互いにトランジスタ・アクティブ・エリア１４を分離するウェブを形成することが、理解される。基板は、好ましくは、チャネル形成のために好適なレベルで、バックグラウンドドープされる。
【００５０】
図１１は、アクティブ・エリア１４上におけるゲート電極１６の形成後の基板１０を示す。絶縁（典型的に窒化ケイ素）スペーサーおよびキャップ層によって囲まれており、そしてゲート誘電体層１８によって下層の基板１０から分離されている、伝統的なシリコン電極として示さされているが、トランジスタゲートスタックは、種々の構成を有し得ることが理解される。いくつかのプロセスフローにおいて、例えば、スペーサーが省略され得る。例示される実施形態において、ゲート電極１６の規定は、アクティブ・エリア１４内のトランジスタゲート電極１６のいずれかのサイドにおいてソースおよびドレイン領域２０を規定する。ゲート電極１６はまた、ゲート電極１６の下ならびにソースとドレイン領域２０の間に、チャネル領域２２を規定する。
【００５１】
図１２は、露出したシリコンを選択的に除去するエッチ工程の結果を示す。好ましくは、反応性イオンエッチ（reactive ion etch）（ＲＩＥ）が、垂直側壁規定ならびに露出した酸化物および窒化物材料への最小の損傷を確実にするために、使用される。好ましくは、凹部の深さは、該凹部に堆積される層の臨界的厚み（critical thickness）未満であるが、チャネルにおける歪みもまた、該臨界的厚みよりも厚い堆積によって得られ得る。露出したシリコンは、本質的に、アクティブ・エリア１４のソースおよびドレイン（Ｓ／Ｄ）領域２０であるので、エッチは、ソース／ドレイン凹部をいう。いくつかのアレンジメントにおいて、ソース／ドレイン領域上の薄い誘電体をクリアーする第一工程が使用され得ることが理解される。
【００５２】
図１３は、凹んだ（recessed）Ｓ／Ｄ領域２０を選択的堆積プロセスで再充填（refilling）した結果を示す。特に、露出した半導体表面は、例えばＨＦ蒸気またはＨＦラストディップ（HF last dip）でクリーニングされ、その上でのエピタキシーのために新鮮な（pristine）表面を残す。トリシランおよび塩素が、第ＩＩＩ／Ｖ族ドーパント前駆体と共に、上述のように導入される供給ガスを形成するために、混合される。好ましくは、図１０〜１５の実施形態について、下記により詳細に説明されるように、歪み修飾量（strain-modifying amount）の、炭素またはゲルマニウムを含む置換型ドーパント源がまた導入されて、チャネル領域において歪みを生じさせる置換的にドープされた膜が作製される。電気的にドープされたＳｉ：ＣまたはＳｉＧｅヘテロエピタキシャル層３０は、Ｓ／Ｄ領域２０において選択的に成長し、そしてチャネル領域２２において歪みを生じさせる。例示される実施形態において、ヘテロエピタキシャル膜３０は、チャネル領域２２の表面とほぼ同じ高さである（flush with）。示されるように、選択的堆積は、アモルファス領域上における［例えば、フィールド・アイソレーション領域１２（一般的に、酸化ケイ素の形態）およびゲート電極１６上のスペーサーキャップ（典型的に、窒化ケイ素）を含む絶縁体上における］堆積を最小化または回避する。
【００５３】
図１４は、広がった（extended）ヘテロエピタキシャル膜３２を備える上昇された（elevated）Ｓ／Ｄ領域２０を形成するための、選択的堆積の任意の延長を例示する。チャネル領域２２の表面より下の広がった膜３２の部分は、チャネル領域２２に対して横方向の応力を加えるので、基板表面より上の部分は、天然のケイ素格子定数からの格子逸脱をほとんどあるいは全く含む必要がない。従って、ゲルマニウムまたは炭素源ガスは、場合によっては、チャネル領域２２の表面より上での選択的堆積の部分について、徐々に減らされるかまたは停止され、そしてトリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体および塩素フローは継続され得る。
【００５４】
図１４の上昇されたＳ／Ｄ構造３２は、有利には、基板１０の表面上に更なるケイ素材料を提供する。当該分野において公知であるように、引き続いてのプロセッシングの間、絶縁層が堆積され、そしてコンタクト（contacts）が、絶縁膜を通ってソースおよびドレイン領域２０まで作製される。更なるケイ素材料は、ケイ化物コンタクトの形成を促進し、これは、コンタクト抵抗（contact resistance）を減少させる（オーミックコンタクトを形成する）。従って、ニッケル、コバルトまたは他の金属が、コンタクトホール中へ堆積され、そして下層のソース／ドレイン領域についての浅い接合（shallow junctions）の電気特性を妨害すること無しに、過剰なケイ素を消費することを可能にする。
【００５５】
図１５は、図１１の構造が、中間Ｓ／Ｄ凹部工程無しに、トリシラン、第ＩＩＩ／Ｖ族ドーパント前駆体およびエッチャント源を使用しての選択的堆積に供される、別の実施形態を示す。この場合、選択的堆積は、ソースおよびドレイン領域を上昇させるためにのみ役立ち、過剰のドープトケイ素３４を提供して、浅い接合を破壊すること無しにコンタクトケイ化物化による消費を可能にする。
【００５６】
有利には、トリシラン／第ＩＩＩ／Ｖ族ドーパント前駆体／ハロゲン含有エッチャントプロセスの選択的性質は、フィールド領域上から過剰な堆積を除去するための引き続いてのパターンおよびエッチ工程を不要にする。不完全な選択性でさえ、有利なことに、高価なマスク工程を必要とするよりもむしろ、絶縁表面上の望まれない堆積を除去するためのタイムド・ウエット・エッチ（timed wet etch）の使用を可能にし得る。更に、優れた膜品質が、比較的高い堆積速度で得られ、スループットを改善する。例えば、特定のプロセス実施形態は、トリシラン、ホスフィンおよび塩素を使用して、リン−ドープされたＳｉを選択的に堆積させるために使用されて、例えば、ヘテロバイポーラトランジスタ（ＨＢＴ）のエミッター構造を形成し得る。他の選択的堆積プロセス実施形態は、例えば、約５５０℃の堆積温度でトリシラン、ホスフィンおよび塩素を使用して、上昇されたソース／ドレイン（elevated source/drain）（ＥＳＤ）構造、ＤＲＡＭおよび／またはＳＲＡＭのためのコンタクトプラグを形成するために使用され得る。
【００５７】
電気的にドープされたＳｉ：ＣまたはＳｉＧｅ層は、上記で議論されるように凹んだ（recessed）ソース／ドレイン領域２０において選択的に形成され得る。しかし、Ｓｉ：ＣまたはＳｉＧｅ層はまた、Ｓｉ：ＣまたはＳｉＧｅ層のブランケット堆積（blanket deposition）を包含する方法によって形成され得、エッチングが続き、その結果、単結晶性Ｓｉ：ＣまたはＳｉＧｅは、凹んだソース／ドレイン領域２０内に残る。このような方法の実施形態は、図１６Ａ〜１６Ｃにおいて示されるシーケンスによって示される。図１６Ａは、図１２に示される構造と同一であり、そして同一の様式で形成され得る。しかし、図１３に示される選択的堆積プロセスとは対照的に、図１６Ｂは、ブランケット堆積プロセスの結果を示しており、ここで、電気的にドープされたヘテロエピタキシャルＳｉ：Ｃ膜３０がソース／ドレイン領域２０を満たし、そしてここで、電気的にドープされた多結晶性Ｓｉ：Ｃ膜３０ａが、フィールド・アイソレーション領域１２およびゲート電極１６上に堆積される。置換型炭素を含む電気的にドープされた単結晶性ケイ素膜を堆積するための上記で説明された方法は、電気的にドープされた単結晶性Ｓｉ：Ｃ膜３０および電気的にドープされた多結晶性ＳｉＣ膜３０ａを堆積するために使用され得る。電気的にドープされた単結晶性Ｓｉ：Ｃ膜３０は、好ましくは、応力を維持する条件（厚み、温度）下で堆積される。上記で議論されるように、ソース／ドレイン凹部を満たすより低い格子定数のＳｉ：Ｃ材料は、その間のチャネル領域２２において引張歪みを生じさせる。好ましくは、電気的ドーピングは、トリシランおよび炭素源に加えて、供給ガスへドーパント水素化物を添加することによって達成される。好ましくは、アルシンまたはホスフィンが使用される。
【００５８】
図１６Ｃは、描かれた構造が、単結晶シリコンに対する多結晶性シリコンの除去のために選択的であるエッチング条件を使用して、多結晶性Ｓｉ：Ｃ膜３０ａを除去することから生じること以外は、上記図１３と類似している。このようなエッチング条件は、当業者に公知である。
【００５９】
図１６において例示されるプロセスは、単結晶性Ｓｉ含有領域（例えば、チャネル領域２２）上において引張応力を生じさせること、そして特に、引張応力が加えられた領域（引張応力が適用される領域、例えば、チャネル領域２２）におけるキャリア運動性（carrier mobility）を増加させることが望ましい種々の状況において使用され得る。好ましくは、キャリア運動性（例えば、ホール運動性または電子運動性）は、引張応力が加えられていない以外は、引張応力が加えられている領域と実質的に同一である比較可能な領域と比較した場合、少なくとも約１０％、より好ましくは少なくとも約２０％増加される。
【００６０】
図１７は、単結晶Ｓｉ基板１７０上への非選択的堆積によって形成されたリン−ドープされたエピタキシャルＳｉ膜１６５を例示す。例示される実施形態において、Ｓｉ膜１６５は、１００ｍｇ／分のトリシラン流量、２ｓｌｍのキャリアガス（水素）流量、１００ｓｃｃｍの希釈ホスフィン（Ｈ２中１％）流量、および約６０Ｔｏｒｒの堆積圧を使用して、約９０ｎｍ／分の堆積速度で堆積される。得られるＳｉ膜１６５は、約５ｘ１０２０原子ｃｍ−３のリンを含有し、そして約０．４ｍΩ・ｃｍの抵抗率を有する。
【００６１】
ある実施形態は、少なくとも約３ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含みそして約０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト結晶性Ｓｉ含有膜を提供する。このような膜は、本明細書中で記載される方法によって作製され、そして従って、置換型炭素またはゲルマニウムを含有し得る。好ましいドープト結晶性Ｓｉ含有膜は、約０．５ｍΩ・ｃｍ以下、より好ましくは約０．４ｍΩ・ｃｍ以下の抵抗率を有する。ある実施形態において、ドープト結晶性Ｓｉ含有膜は、少なくとも約４ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含む。上記で議論されるように、ドープト結晶性Ｓｉ含有膜は、約３ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、さらには約２ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパント、なおより好ましくは約１ｘ１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含み得る。好ましくは、ｎ−ドーパントは、リンまたは砒素を含む。
【００６２】
別の実施形態において、集積回路は、本明細書中で記載されるドープト結晶性Ｓｉ含有膜、例えば、直ぐ上で記載されるような少なくとも約３ｘ１０２０原子ｃｍ−３のｎ−ドーパントを含みそして約０．７ｍΩ・ｃｍ以下の抵抗率を有するドープト結晶性Ｓｉ含有膜あるいはその変形を備える。例えば、ある実施形態は、第１の電気的にドープされた単結晶性Ｓｉ含有領域と第２の電気的にドープされた単結晶性Ｓｉ含有領域とを備える集積回路を提供し、該第１の単結晶性Ｓｉ含有領域および該第２の単結晶性Ｓｉ含有量の少なくとも１つ（好ましくは両方）は、該第１単結晶性Ｓｉ含有領域と該第２単結晶性Ｓｉ含有領域との間に位置する第３の電気的にドープされた単結晶性Ｓｉ含有領域において引張応力を生じさせるに有効な量の置換型炭素を含み、該第３の電気的にドープされた単結晶性Ｓｉ含有領域は、比較可能な応力が加えられていない領域と比較した場合、少なくとも約１０％のキャリア移動度の増加を示す。該集積回路は、該第１の電気的にドープされた単結晶性Ｓｉ含有領域がソースを含み、該第２の電気的にドープされた単結晶性Ｓｉ含有領域がドレインを含み、そして該第３の電気的にドープされた単結晶性Ｓｉ含有領域がチャネルを含む、１以上のトランジスタを備え得る。このようなトランジスタの例は、図１４Ｃに例示されており、ここで、該第１および第２のＳｉ含有領域はソース／ドレイン３０を含み、そして該第３単結晶性Ｓｉ含有領域はチャネル２２を含む。別の実施形態において、集積回路は、該ドープト結晶性Ｓｉ含有膜を含むコンタクト（例えば、コンタクトブロック（contact block））を備える。別の実施形態において、集積回路は、該ドープト単結晶性Ｓｉ含有膜を含むエピタキシャルエミッター（epitaxial emitter）を備える。本明細書中で記載されるドープト結晶性Ｓｉ含有膜は、本明細書中で提供されるガイダンスを考慮して、公知の製造方法を適応させることによって、種々の半導体製造、ＭＥＭＳデバイス製造およびフラットパネルディスプレイ適用において使用される種々のドープトケイ素構造（上述の集積回路構造を含む）を形成するために使用され得る。
【００６３】
本明細書中で記載されるようなトリシランを使用してのＳｉ含有膜の堆積は、本明細書中で記載されるように行われる場合、従来のケイ素源の使用に対して顕著な利点を提供し得る。例えば、所定の堆積温度で、トリシランを使用してのＳｉ含有膜の堆積は、好ましくは、トリシランの代わりにシランを使用した場合よりも顕著により速い速度で、進行する。好ましい実施形態は、トリシランが約５０〜２００ｍｇ／分の送達速度で基板表面上へ送達される、高速堆積方法を提供する。好ましくは約５００℃〜約８００°の範囲内の堆積温度での、熱的ＣＶＤ条件下で、この実施形態の実施は、好ましくは約５０Å／分以上、より好ましくは約１００Å／分以上、なおより好ましくは約２００Å／分以上の速度で、電気的にドープされたＳｉ含有材料の比較的速い堆積を生じさせる（他のケイ素源と比較して）。ある実施形態において、なおより速い堆積速度、例えば約４００Å／分以上、より好ましくは約８００Å／分以上、なおより好ましくは約１，０００Å／分以上が、得られ得る。より速い堆積速度は、言い換えると、堆積されたまま（as-deposited）の膜におけるより高いレベルの置換型（電気的に活性な）ドーパント組み込みを可能にし、引き続いてのドーパント活性化アニールの程度の減少または排除を可能にする。
【００６４】
好ましい電気的にドープされたＳｉ含有膜は、該膜の表面に渡って高度に均一である厚みを有する。堆積が本明細書中で記載されるようにトリシランを使用して行われる場合、得られる電気的にドープされたＳｉ含有膜についてのパーセント厚み不均一性（percent thickness non-uniformity）は、好ましくは、約２％以下である。膜の平均厚みに依存して、下記の表１に示されるようなパーセント厚み不均一性についての更なる値が好ましいかもしれない。表１に示される％厚み不均一性についての各値は、用語“約”が前に付いているかのように理解されるべきである。
【００６５】
【表１】
【００６６】
一般的に、特定の一連のプロセス条件下で堆積された膜についての膜厚均一性（film thickness uniformity）の測定は、約２００ｍｍ〜約３００ｍｍの範囲の直径を有する均一または混合基板上に膜を堆積することによって成され得る。膜厚均一性は、無作為に選択された直径に沿って複数点厚み測定を行い（ウエハ周縁部での３ｍｍ排除領域内での測定値は採用されない）、種々の厚み測定値を平均することにより平均厚みを決定し、そして根平均自乗（ｒｍｓ）変動（root mean square (rms) variability）を測定することによって決定される。膜厚を測定するための好ましい機器は、Thermawave製のＯｐｔｉｐｒｏｂｅＴＭを使用し、そして好ましい測定方法は、このような機器を使用して無作為に選択されたウエハ直径に沿った４９点で膜厚を測定することを包含する。実際には、厚み変動（thickness variability）は、典型的に、このような測定に続いて該機器から直接得られ、そして従って、手で計算する必要が無い。比較を行うために、結果は、パーセンテージとして結果を表現するために、ｒｍｓ厚み変動を平均厚みで割りそして１００を掛けることによって算出されたパーセント不均一性として表現され得る。このような測定に利用可能でない表面を有する膜（例えば、その上に１以上の更なる層が適用されている膜、または、集積回路内に含まれる膜）の厚み均一性を測定する場合には、膜を切断して（cross sectioned）そして電子顕微鏡で検査する。膜厚は、切断された膜の最も薄い部分および最も厚い部分で測定され、そして次いでこれら２点間の厚み測定値の範囲（例えば、±６Å）を２つの測定値の合計で割る。この不均一性は、ここでパーセンテージとして表現される。
【００６７】
更に、本明細書中で記載される方法に従って作製される好ましい電気的にドープされた結晶性Ｓｉ含有膜の組成均一性（compositional uniformity）は、トリシランを使用しないで作製された対応する膜と比較して、著しく改善されている。本発明は、オペレーションのいかなる理論によっても拘束されないが、電気的にドープされたＳｉ含有膜は、従来の前駆体（例えば、シラン、ジクロロシラン（ＤＣＳ）またはトリクロロシラン（ＴＣＳ））を使用して堆積された対応のＳｉ含有膜よりも良好である組成均一性の程度を有すると考えられる。更には、堆積されたままの比較的高いレベルの置換型ドーパントを含有する結晶性（例えば、単結晶性または多結晶性）の電気的にドープされたＳｉ含有アロイが、本明細書中で記載される方法によって作製され得る。例えば、結晶性ＳｉＧｅは、好ましくは、約１０原子％Ｇｅ以上、より好ましくは約２０原子％Ｇｅ以上、なおより好ましくは約３０原子％Ｇｅ以上を含有する。結晶性Ｓｉ：Ｃは、好ましくは、約１％〜３．５％の炭素を含有する。結晶性Ｓｉは、好ましくは、少なくとも約３ｘ１０２０原子ｃｍ−３の第ＩＩＩ／Ｖ族ドーパント、より好ましくは少なくとも約４ｘ１０２０原子ｃｍ−３、なおより好ましくは少なくとも約５ｘ１０２０原子ｃｍ−３を含有する。
【００６８】
本発明の別の局面によれば、非水素キャリアガス（non-hydrogen carrier gas）が、上記されるように、好ましくは、第ＩＩＩ／Ｖ族ドーパント前駆体、エッチャントガス、トリシランガスおよび、必要に応じて、炭素またはゲルマニウム源と組み合わせて、使用される。水素ガス（Ｈ２）は、半導体プロセッシングのための蒸着において、そして特にエピタキシャル堆積において、使用される最も一般的なキャリアガスである。Ｈ２がよく使用されることについて、いくつかの理由が存在する。Ｈ２は、高純度で提供され得る。更には、水素の熱的特性は、それがウエハに対して熱的影響を大きくは有さないようなものである。さらに、水素は、還元剤として作用する傾向を有し、その結果、それは、反応チャンバの完全未満の密封から生じる自然酸化膜の形成と戦う。
【００６９】
しかし、本明細書中で記載される第ＩＩＩ／Ｖ族ドーパント前駆体／トリシラン／エッチャント堆積システムにおいて非水素キャリアガスを使用することから、特段の利点が、今回、見出された。好ましくは、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）または窒素ガス（Ｎ２）、あるいはこのような不活性ガスの組合せが、水素の代わりに使用される。例示される実施形態において、Ｈ２のそれと近い熱的挙動を有しそして従ってＨ２キャリアガスの使用からの調節についてリアクターのより少ない調整を必要とするので、Ｈｅが使用される。
【００７０】
本明細書中で上述される好ましいトリシラン／塩素／水素システムにおいて、以下を含む多数の可能な反応機構が存在する：
【００７１】
【数１】
【００７２】
反応式（１）は、該システムにおけるエッチング反応を示す。エッチング（これは、選択性が維持されるために必要とされる）を提供することに加えて、反応式（１）はまた、ケイ素堆積を生じさせる傾向にある、反応式（５）についての反応物を生じさせる。反応式（５）は、右への反応（エッチング）と左への反応（堆積）との間の平衡を示す。好ましくは、条件は、エッチングが絶縁表面に対して優位を占め、一方、堆積が半導体ウインドウ（semiconductor windows）に対して優位を占めるようなものである。理論によって限定されることを望まないが、堆積を提供するＳｉ：Ｃｌ２を生成させながら、選択性のためにエッチングを生じさせるに十分な濃度の塩素ガスを提供することが望ましい。
【００７３】
しかし、フリーのＨ２がキャリアガスとして（即ち、大量に）存在する場合、反応（８）が生じて、ＨＣｌを生成する。該システムにおいてＨＣｌの濃度が増加することは、エッチングの方向に堆積／エッチング反応式（４）および（５）の両方を促進し（drives）、従って所定の“調整された（tuned）”プロセスのための堆積速度を低下させる（drive down）。調整されたプロセス（tuned process）は、反応物濃度が選択的堆積を達成するように調整されているものを示す。
【００７４】
反応式（７）は、Ｈ２キャリアガスの存在に起因するＨＣｌの発生によって抑制される、更に別の望ましい反応を示す。反応式（７）は、ウエハ表面上に吸着された塩化物のゲッタリング（gettering）を示す。ドーパント水素化物（例えば、アルシン、ホスフィンおよびジボラン（ホスフィンが示される））は、表面塩素原子と反応し、そして揮発性副生成物を形成する傾向にあり、その結果、表面反応部位は、堆積のために解放される。しかし、反応式（４）および（５）の場合のように、ＨＣｌの濃度を増加されることは、反応式（７）についての平衡を左へシフトすることによって、所望のゲッタリング反応を抑制する傾向にある。
【００７５】
従って、非水素キャリアガス（これは、一般的に、該システムにおいて優勢なガスである）の使用は、反応式（８）によるＣｌ２の消費を回避し、そしてそれによって、堆積反応（４）、（５）およびゲッタリング反応（７）を抑制することを回避する。Violette et al., J. Electrochem. Soc., Vol. 143 (1996), pp. 3290-3296 および O’Neill et al., J. Electrochem. Soc., Vol. 144 (1997), pp. 3309-3315から再現された図１８は、Ｈ２キャリアガスの添加が、それらの研究のＳｉ／Ｃｌシステムにおいて、堆積反応物ＳｉＣｌ２の濃度をどのように抑制するかを示す。該プロセスは好ましくはＨ２を使用しないが、Ｈ２を最小化する利点は、全て排除すること無しに得られ得ることに注意されたい。好ましくは、主要なキャリアガス（該システムにおいて最多のガス源を示す）は、非水素である。
【００７６】
図１９は、キャリアガス、炭素源、第ＩＩＩ／Ｖ族ドーパント前駆体、トリシランおよびエッチャント源を使用する、好ましいリアクターシステム１００を示す。示されるように、精製器（purifier）１０２は、キャリア源１０４（例示される実施形態においてヘリウム）の下流に位置する。キャリアガス流のいくらかは、バブラー（bubbler）１０６へ分流され（shunted）、ここから、キャリアガスは、蒸発されたトリシラン１０８を運ぶ。あるいは、トリシランは、該液体より上の空間中のトリシランの蒸気圧を増加させるために、単に加熱され得、そしてキャリアガスは、それがその空間を通過するようにトリシランを乗せる。いずれの場合においても、液体反応物源容器（liquid reactant source container）１０６の下流には、アナライザー１１０があり、これは、蒸気を介して音の速度を測定することによって、流動しているガスの反応物濃度を測定する。測定値に基づいて、ソフトウエア−制御された下流のマスフローコントローラ（software-controlled downstream mass flow controller）（ＭＦＣ）１１２についてのセットポイントは、アナライザー１１０によって変えられる。このようなアナライザーは、市販されている。
【００７７】
このＭＦＣ１１２を通るフローは、堆積チャンバ１２２のためのインジェクションマニホルド１２０の上流の、ガスパネル（gas panel）で、主要キャリアガスＭＦＣ１１４を通る主要キャリアガスおよび他の反応物と合流する。エッチャントガス１３０の源（例示される実施形態において、塩素）もまた提供される。例示される実施形態において、炭素源１３２（ＭＭＳとして例示される）およびドーパント水素化物源１３４（ホスフィンが示される）もまた提供される。
【００７８】
示されるように、リアクターシステム１００はまた、システム１００の種々の制御可能なコンポーネントへ電気的に接続された中央コントローラ（central controller）１５０を含む。該コントローラは、反応チャンバ１２２内に収納される基板上において、本明細書中で記載されるような堆積プロセスを実施するように、ガスフロー、温度、圧力等を提供するようにプログラムされる。当業者によって認識されるように、コントローラ１５０は、典型的に、メモリおよびマイクロプロセッサを含み、そして、ソフトウエア、ハードウエアまたはこれら２つの組合せによってプログラムされ得、そして該コントローラの機能性は、異なる物理的配置で配置されたプロセッサの中で分散され得る。従って、コントローラ１５０はまた、システム１００に渡って分散された複数のコントローラを示し得る。
【００７９】
従って、第ＩＩＩ／Ｖ族前駆体／トリシラン／塩素／非水素キャリアガスの組合せは、ケイ素含有材料（特に、エピタキシャル層）について増強された堆積速度を生じさせる。１つの実施形態において、ガスフロー速度は、絶縁材料内の半導体ウインドウ上／中（on/in）におけるＳｉ：Ｃの選択的堆積を達成するように、圧力および温度と組み合わせて、選択される。
【００８０】
例示される実施形態において、炭素源１３２がまた提供され、そして上記に開示されるように、トリシランおよび塩素と組み合わせて、高い置換型炭素含有量が達成され得る。別の実施形態において、ドーパント水素化物源１３４がまた、増加された導電率を有するインサイチュドープト半導体層（in situ doped semiconductor layers）を生じさせるために、好ましくは提供される。好ましくは、選択的堆積のために、ドーパント水素化物は、アルシンまたはホスフィンであり、そして該層はｎ−型ドープされる。最も好ましくは、ドーパント水素化物のための希釈不活性ガスもまた、非水素不活性ガスである。従って、ホスフィンおよびＭＭＳは、好ましくは、例えばヘリウム中において、それらのソース容器（source containers）１３２、１３４に貯蔵される。典型的なドーパント水素化物濃度は、ヘリウム中０．１％〜５％、より典型的にはヘリウム中０．５％〜１．０％である（アルシンおよびホスフィンについて）。典型的な炭素源濃度は、ヘリウム中５％〜５０％、より典型的にはヘリウム中１０％〜３０％である。例えば、実験は、ヘリウム中２０％ＭＭＳで行われる。
【００８１】
第ＩＩＩ／Ｖ族ドーパント前駆体、トリシランおよび塩素ガスと組み合わせての非水素不活性キャリアガスの利点についての前述の議論はまた、他の半導体化合物について適用可能である。例えば、第ＩＩＩ／Ｖ族ドーパント前駆体、トリシラン、ゲルマン、塩素および非水素キャリアガスは、電気的にドープされたＳｉＧｅについて同一の増強されそして選択的な堆積利益を得る。例えば、ｐ−型ドープト層は、ヘリウム中１％ジボランの添加で得られ得る。
【実施例】
【００８２】
実施例１〜４
一連のリン−ドープされたケイ素膜を、以下のように堆積した：８インチのパターン化されていないＳｉ＜１００＞ウエハ基板（eight-inch unpatterned Si<100> wafer substrate）を、Ｅｐｓｉｌｏｎ Ｅ２５００ＴＭリアクターシステムへロードした。次いで、該基板を２０ｓｌｍの水素流量、９００℃で、リアクターチャンバ中へ導入し、そして基板を１分間安定化させた。次いで、水素フローを２ｓｌｍへ低下させ、基板の温度を５５０℃に低下させた。次いで、基板を１０秒間安定化させ、その後、１００ｍｇ／分のトリシランおよび２００ｓｃｃｍの希釈ホスフィン（Ｈ２中１％）のフローを、下記表２に示されるように、４〜３２Ｔｏｒｒの堆積圧で３〜５分間導入した。リン−ドープされたエピタキシャルケイ素膜が、基板上にエピタキシャル的に堆積された。次いで、該基板を、リアクターから取り出し、そしてロードロックへ戻した。次いで、該ウエハをリアクターシステムから取り出した。膜の抵抗率は、表２に示される通りに測定された。膜の厚みを測定しそして使用して、表２に示される成長速度を算出した。膜の堆積についての成長速度 対 堆積圧のプロットを、図２０に示す。
【００８３】
【表２】
【００８４】
表２および図２０に示される結果は、極めて低い抵抗率を有する電気的にドープされたケイ素膜が、ドーパントを活性化するための堆積後の熱処理無しに、本明細書で記載される方法に従って、高い成長速度かつ比較的低い堆積温度でトリシランを使用して堆積され得ることを実証している。
【００８５】
本明細書中で記載される全ての特許、特許出願および論文は、それらの全体が、本明細書中で参考として援用される。種々の省略、付加および修飾が、本発明の範囲から逸脱することなく上記の方法に対してなされ得、そしてこのような修飾および改変の全てが、添付の特許請求の範囲によって規定される本発明の範囲内に入ると意図されることは、当業者によって理解される。
【図面の簡単な説明】
【００８６】
【図１】図１は、トリシランを使用して堆積された一連の膜についての、ドーパント前駆体（アルシン）フローの関数としての、ドープトケイ素膜抵抗率のグラフである。
【図２Ａ】図２Ａは、トリシラン対アルシンの一定流量比で堆積された一連の膜についての、成長速度の関数としての、砒素−ドープされたＳｉ膜抵抗率のグラフである。
【図２Ｂ】図２Ｂは、トリシラン対アルシンの一定流量比での、トリシラン流量の関数としての、膜堆積速度のプロットである。
【図３】図３は、３つの異なるアルシン流量で、６００℃でトリシランおよびアルシンを使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としての、Ａｓ濃度のプロットである。
【図４】図４は、３つの異なるアルシン流量で、５５０℃でトリシランおよびアルシンを使用して堆積された３つの膜についての、深さ（ＳＩＭＳによる）の関数としての、Ａｓ濃度のプロットである。
【図５】図５は、トリシランおよびアルシンを使用して堆積された一連のケイ素膜についての、成長速度に対する堆積温度の効果を示すプロットである。
【図６Ａ】図６Ａは、炭素および砒素の両方で置換的にドープされたケイ素膜についての、成長速度の関数としての、置換型炭素含有量のグラフを示す。グラフはまた、それらの膜の抵抗率を示す（左軸もまた、ｍΩ・ｃｍの単位）。
【図６Ｂ】図６Ｂは、トリシラン流量の関数としての、それらの膜の成長速度を示すプロットである。
【図７】図７は、一定トリシラン流量および一定アルシン流量での、モノメチルシラン（ＭＭＳ）流量の関数としての、砒素−ドープされたＳｉ：Ｃ膜中の置換型炭素含有量のグラフを示す。
【図８】図８は、一定トリシラン流量および一定ＭＭＳ流量での、砒素−ドープされたＳｉ：Ｃ膜の堆積についての、アルシン流量の関数としての、置換型炭素含有量および抵抗率のグラフを示す。
【図９Ａ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｂ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｃ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図９Ｄ】図９Ａ〜９Ｄは、トリシラン、炭素源および第ＩＩＩ／Ｖ族ドーパント源を使用して堆積された電気的にドープされたＳｉ：Ｃ膜の特性に対する、温度および成長速度の効果を示す。
【図１０】図１０は、フィールド酸化膜規定(field oxide definition)後の、半導体基板の概略断面図であり、露出した状態で絶縁体および半導体表面を残している。
【図１１】図１１は、アクティブ・エリア・ウインドウ（active area window）内におけるトランジスタゲート電極の形成後の、図１０の構造を示す。
【図１２】図１２は、ゲート電極のいずれかの側面上におけるソースおよびドレイン領域を凹ませた後の、図１１の構造を示す。
【図１３】図１３は、好ましい実施形態に従う、凹んだ領域内での半導体膜の選択的堆積後の、図１２の構造を示す。
【図１４】図１４は、上昇されたソース／ドレイン構造を形成する、任意の継続された選択的堆積後の、図１２の構造を示す。
【図１５】図１５は、別の好ましい実施形態に従う、半導体ウインドウを露出させ、そして上昇されたソース／ドレイン構造を形成する選択的堆積を行った後の、図１１の構造を示す。
【図１６Ａ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１６Ｂ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１６Ｃ】図１６Ａ〜Ｃは、半導体基板の一連の概略断面図を示しており、そして別の好ましい実施形態に従う、ブランケット堆積（blanket deposition）およびエッチングによって、ソース／ドレイン領域を形成させる方法を例示する。
【図１７】図１７は、シリコン基板上に堆積されたリン−ドープされたエピタキシャル単結晶性ケイ素膜の概略断面図である。
【図１８】図１８は、水素キャリアガスの添加有りまたは無しでの、種々の塩化ケイ素種を含む系についての、温度の関数としての、種々の反応物の熱力学的平衡を示す２つのグラフを示す。
【図１９】図１９は、好ましい実施形態に従ってケイ素含有膜を選択的に堆積するための、トリシラン、リン源、炭素源、エッチャント源、およびキャリアガスを使用する系について設定されるリアクターの概略図である。
【図２０】図２０は、トリシランおよびホスフィン（Ｈ２中１％）を使用して堆積された一連の膜についての、堆積圧の関数としての、リン−ドープされたケイ素膜成長速度のグラフである。堆積された膜の各々の抵抗率（ｍΩ・ｃｍの単位）もまた示されている。
【特許請求の範囲】
【請求項１】
以下：
チャンバ内に配置された基板を提供すること；
トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的ドーパント(electrical dopant)を含む）；
化学蒸着条件下で、該基板を該供給ガスと接触させること；および
少なくとも約１０ｎｍ／分の堆積速度で、該基板上にドープト結晶性Ｓｉ含有膜を堆積させること（該ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下の抵抗率を有する）
を包含する、ドープト結晶性Ｓｉ含有膜の堆積方法。
【請求項２】
前記電気的ドーパントがｎ型ドーパントである、請求項１に記載の方法。
【請求項３】
前記電気的ドーパントが砒素を含む、請求項２に記載の方法。
【請求項４】
前記電気的ドーパントがリンを含む、請求項２に記載の方法。
【請求項５】
前記電気的ドーパントがｐ型ドーパントである、請求項１に記載の方法。
【請求項６】
前記電気的ドーパントがホウ素を含む、請求項５に記載の方法。
【請求項７】
更に、炭素源を前記トリシランおよび前記ドーパント前駆体と混合して前記供給ガスを形成することを包含する、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記炭素源が、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン、ジメチルシランおよび１，３−ジシラブタン（1,3-disilabutane）からなる群から選択される、請求項７に記載の方法。
【請求項９】
前記炭素源がモノメチルシランを含み、そして前記ドーパント前駆体が砒素を含む、請求項６または７に記載の方法。
【請求項１０】
前記炭素源がモノメチルシランを含み、そして前記ドーパント前駆体がリンを含む、請求項６または７に記載の方法。
【請求項１１】
更に、ゲルマニウム源を前記トリシランおよび前記ドーパント前駆体と混合して前記供給ガスを形成することを包含する、請求項１〜１０のいずれか１項に記載の方法。
【請求項１２】
前記ゲルマニウム源がゲルマンを含む、請求項１１に記載の方法。
【請求項１３】
前記堆積速度が少なくとも約２０ｎｍ／分である、請求項１〜１２のいずれか１項に記載の方法。
【請求項１４】
更に、前記供給ガスを前記チャンバへ導入することを包含する、請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
前記抵抗率が、堆積されたままの（as-deposited）抵抗率である、請求項１〜１４のいずれか１項に記載の方法。
【請求項１６】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約３×１０２０原子ｃｍ−３の電気的ドーパントを含む、請求項１〜１５のいずれか１項に記載の方法。
【請求項１７】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約４×１０２０原子ｃｍ−３の電気的ドーパントを含む、請求項１〜１６のいずれか１項に記載の方法。
【請求項１８】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約５×１０２０原子ｃｍ−３の電気的に不活性なドーパントを含む、請求項１〜１７のいずれか１項に記載の方法。
【請求項１９】
前記ドープト結晶性Ｓｉ含有膜が、約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜１８のいずれか１項に記載の方法。
【請求項２０】
前記ドープト結晶性Ｓｉ含有膜が、約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜１９のいずれか１項に記載の方法。
【請求項２１】
前記ドープト結晶性Ｓｉ含有膜が、約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜２０のいずれか１項に記載の方法。
【請求項２２】
前記ドープト結晶性Ｓｉ含有膜が、約０．７ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２１のいずれか１項に記載の方法。
【請求項２３】
前記ドープト結晶性Ｓｉ含有膜が、約０．５ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２２のいずれか１項に記載の方法。
【請求項２４】
前記ドープト結晶性Ｓｉ含有膜が、約０．４ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２３のいずれか１項に記載の方法。
【請求項２５】
少なくとも約３×１０２０原子ｃｍ−３のｎ−ドーパントを含みそして０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト単結晶性Ｓｉ含有膜。
【請求項２６】
前記ｎ−ドーパントがリンまたは砒素を含む、請求項２５に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２７】
前記ドープト結晶性Ｓｉ含有膜が、置換型（substitutional）炭素を更に含む、請求項２５または２６に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２８】
前記ドープト結晶性Ｓｉ含有膜が、置換型ゲルマニウムを更に含む、請求項２５〜２７のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２９】
約０．５ｍΩ・ｃｍ以下の抵抗率を有する、請求項２５〜２８のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３０】
約０．４ｍΩ・ｃｍ以下の抵抗率を有する、請求項２５〜２９のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３１】
少なくとも約４×１０２０原子ｃｍ−３のｎ−ドーパントを含む、請求項２５〜３０のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３２】
約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３１のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３３】
約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３２のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３４】
約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３３のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３５】
請求項２５〜３４のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜を備える、集積回路。
【請求項３６】
前記ドープト単結晶性Ｓｉ含有膜を含むコンタクトブロックを備える、請求項３５に記載の集積回路。
【請求項３７】
前記ドープト単結晶性Ｓｉ含有膜を含むエピタキシャルエミッターを備える、請求項３５または３６に記載の集積回路。
【請求項１】
以下：
チャンバ内に配置された基板を提供すること；
トリシランおよびドーパント前駆体を混合して供給ガスを形成すること（該ドーパント前駆体は、電気的ドーパント(electrical dopant)を含む）；
化学蒸着条件下で、該基板を該供給ガスと接触させること；および
少なくとも約１０ｎｍ／分の堆積速度で、該基板上にドープト結晶性Ｓｉ含有膜を堆積させること（該ドープト結晶性Ｓｉ含有膜は、約１．０ｍΩ・ｃｍ以下の抵抗率を有する）
を包含する、ドープト結晶性Ｓｉ含有膜の堆積方法。
【請求項２】
前記電気的ドーパントがｎ型ドーパントである、請求項１に記載の方法。
【請求項３】
前記電気的ドーパントが砒素を含む、請求項２に記載の方法。
【請求項４】
前記電気的ドーパントがリンを含む、請求項２に記載の方法。
【請求項５】
前記電気的ドーパントがｐ型ドーパントである、請求項１に記載の方法。
【請求項６】
前記電気的ドーパントがホウ素を含む、請求項５に記載の方法。
【請求項７】
更に、炭素源を前記トリシランおよび前記ドーパント前駆体と混合して前記供給ガスを形成することを包含する、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記炭素源が、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、モノメチルシラン、ジメチルシランおよび１，３−ジシラブタン（1,3-disilabutane）からなる群から選択される、請求項７に記載の方法。
【請求項９】
前記炭素源がモノメチルシランを含み、そして前記ドーパント前駆体が砒素を含む、請求項６または７に記載の方法。
【請求項１０】
前記炭素源がモノメチルシランを含み、そして前記ドーパント前駆体がリンを含む、請求項６または７に記載の方法。
【請求項１１】
更に、ゲルマニウム源を前記トリシランおよび前記ドーパント前駆体と混合して前記供給ガスを形成することを包含する、請求項１〜１０のいずれか１項に記載の方法。
【請求項１２】
前記ゲルマニウム源がゲルマンを含む、請求項１１に記載の方法。
【請求項１３】
前記堆積速度が少なくとも約２０ｎｍ／分である、請求項１〜１２のいずれか１項に記載の方法。
【請求項１４】
更に、前記供給ガスを前記チャンバへ導入することを包含する、請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
前記抵抗率が、堆積されたままの（as-deposited）抵抗率である、請求項１〜１４のいずれか１項に記載の方法。
【請求項１６】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約３×１０２０原子ｃｍ−３の電気的ドーパントを含む、請求項１〜１５のいずれか１項に記載の方法。
【請求項１７】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約４×１０２０原子ｃｍ−３の電気的ドーパントを含む、請求項１〜１６のいずれか１項に記載の方法。
【請求項１８】
前記ドープト結晶性Ｓｉ含有膜が、少なくとも約５×１０２０原子ｃｍ−３の電気的に不活性なドーパントを含む、請求項１〜１７のいずれか１項に記載の方法。
【請求項１９】
前記ドープト結晶性Ｓｉ含有膜が、約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜１８のいずれか１項に記載の方法。
【請求項２０】
前記ドープト結晶性Ｓｉ含有膜が、約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜１９のいずれか１項に記載の方法。
【請求項２１】
前記ドープト結晶性Ｓｉ含有膜が、約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項１〜２０のいずれか１項に記載の方法。
【請求項２２】
前記ドープト結晶性Ｓｉ含有膜が、約０．７ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２１のいずれか１項に記載の方法。
【請求項２３】
前記ドープト結晶性Ｓｉ含有膜が、約０．５ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２２のいずれか１項に記載の方法。
【請求項２４】
前記ドープト結晶性Ｓｉ含有膜が、約０．４ｍΩ・ｃｍ以下の抵抗率を有する、請求項１〜２３のいずれか１項に記載の方法。
【請求項２５】
少なくとも約３×１０２０原子ｃｍ−３のｎ−ドーパントを含みそして０．７ｍΩ・ｃｍ以下の抵抗率を有する、ドープト単結晶性Ｓｉ含有膜。
【請求項２６】
前記ｎ−ドーパントがリンまたは砒素を含む、請求項２５に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２７】
前記ドープト結晶性Ｓｉ含有膜が、置換型（substitutional）炭素を更に含む、請求項２５または２６に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２８】
前記ドープト結晶性Ｓｉ含有膜が、置換型ゲルマニウムを更に含む、請求項２５〜２７のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項２９】
約０．５ｍΩ・ｃｍ以下の抵抗率を有する、請求項２５〜２８のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３０】
約０．４ｍΩ・ｃｍ以下の抵抗率を有する、請求項２５〜２９のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３１】
少なくとも約４×１０２０原子ｃｍ−３のｎ−ドーパントを含む、請求項２５〜３０のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３２】
約３×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３１のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３３】
約２×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３２のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３４】
約１×１０１９原子ｃｍ−３未満の電気的に不活性なドーパントを含む、請求項２５〜３３のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜。
【請求項３５】
請求項２５〜３４のいずれか１項に記載のドープト単結晶性Ｓｉ含有膜を備える、集積回路。
【請求項３６】
前記ドープト単結晶性Ｓｉ含有膜を含むコンタクトブロックを備える、請求項３５に記載の集積回路。
【請求項３７】
前記ドープト単結晶性Ｓｉ含有膜を含むエピタキシャルエミッターを備える、請求項３５または３６に記載の集積回路。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【図１８】
【図１９】
【図２０】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００６−２１６９５５（Ｐ２００６−２１６９５５Ａ）
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【外国語出願】
【出願番号】特願２００６−２５７１０（Ｐ２００６−２５７１０）
【出願日】平成１８年２月２日（２００６．２．２）
【出願人】（５０００１９８９０）エーエスエム アメリカ インコーポレイテッド (60)
【Ｆターム（参考）】
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【出願番号】特願２００６−２５７１０（Ｐ２００６−２５７１０）
【出願日】平成１８年２月２日（２００６．２．２）
【出願人】（５０００１９８９０）エーエスエム アメリカ インコーポレイテッド (60)
【Ｆターム（参考）】
[ Back to top ]