III族窒化物系化合物半導体基板とその製造方法
【課題】平面視したときに限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板であり、p型領域とその周囲の領域との間に段差がない基板を提供する。
【解決手段】 III族窒化物系化合物半導体下層6の表面にIII族窒化物系化合物半導体を結晶成長させるに先立って、p型領域12を形成したい範囲に相当する範囲内の下層6の表面近傍にマグネシウムとアルミニウムの双方を含ませておく。下層6の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上に上層16を結晶成長したときに、結晶成長する上層16の限られた範囲にマグネシウムが移動してp型領域12になるともに、下層6に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層6におけるマグネシウムの含有範囲10と上層16におけるマグネシウムの含有範囲12をよく一致させる。
【解決手段】 III族窒化物系化合物半導体下層6の表面にIII族窒化物系化合物半導体を結晶成長させるに先立って、p型領域12を形成したい範囲に相当する範囲内の下層6の表面近傍にマグネシウムとアルミニウムの双方を含ませておく。下層6の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上に上層16を結晶成長したときに、結晶成長する上層16の限られた範囲にマグネシウムが移動してp型領域12になるともに、下層6に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層6におけるマグネシウムの含有範囲10と上層16におけるマグネシウムの含有範囲12をよく一致させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、III族窒化物系化合物半導体基板とその製造方法に関する。特に、基板を平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板とその製造方法に関する。本発明の基板は、p型領域が部分的に形成されている構造を備えており、構造を内蔵した基板である。
【背景技術】
【0002】
III族窒化物系化合物半導体はシリコンに比べて臨界破壊電界が高く、パワーデバイス用半導体装置に適している。III族窒化物系化合物半導体で半導体装置を形成する場合、基板を平面視したときの限定された範囲にp型領域が形成されている基板を製造することが必要となることがある。基板裏面から基板表面に電流が流れる縦型の半導体装置を形成する場合に、限定された範囲にp型領域が形成されている基板が必要とされることもあれば、電極類が基板表面に形成されている横型の半導体装置を形成する場合に、限定された範囲にp型領域が形成されている基板が必要とされることもある。
シリコンであれば、ボロン等のアクセプターをイオン注入して熱処理することで、限定された範囲にp型領域を形成することができる。しかしながら、III族窒化物系化合物半導体の場合には、マグネシウムのようにアクセプターとして機能する元素をイオン注入してもp型領域を得ることは非常に難しい。イオン注入して熱処理しても高抵抗な領域となるだけにおわり、p型領域には利用できないことが多い。III族窒化物系化合物半導体の場合は、イオン注入時に生じた結晶欠陥が、熱処理しても回復しないと考えられている。
【0003】
特許文献1は、平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板を利用して製造した半導体装置を開示している。
図12は、特許文献1に開示されている電界効果型トランジスタを示している。この電界効果型トランジスタは、表面に一対のソース電極62が形成され、裏面にドレイン電極50が形成された縦型のトランジスタであり、左右対称構造を有している。ドレイン電極50は、n+型GaN層52の下面に形成されている。n+型GaN層52の上に、n−型GaN層54が形成されている。n+型GaN層52と、n−型GaN層54は、SiがドープされたGaNで構成されている。n+型GaN層52は、ドレイン領域として機能する。n−型GaN層54の左側の上部と右側の上部に、p+型InGaN層56が形成されている。一対のp+型のInGaN層56は、MgがドープされたInGaNで構成されている。各々のp+型のInGaN層56の一部の上部に、n+型のGaN層60が形成されている。n+型のGaN層60は、SiがドーピングされたGaNで構成されている。n+型のGaN層60は、ソース領域として機能する。各々のn+型GaN層60の外側の上部と、n+型GaN層60よりも外側に位置しているp+型InGaN層56の上に、ソース電極62が形成されている。ソース電極62は、p+型InGaN層56と、n+型GaN層60の両方に接している。左側のp+型のInGaN層56の右側の上部と、n−型GaN層54の上部と、右側のp+型のInGaN層56の左側の上部にわたる範囲に、n−型AlGaN層68が形成されている。n−型のAlGaN層68は、SiがドープされたAlGaNで構成されている。n−型AlGaN層68は、左側のp+型のInGaN層56と、n−型のGaN層54と、右側のp+型のInGaN層56に接している。左側のn+型GaN層60の右側の上部と、n−型のAlGaN層68の上部と、右側のn+型GaN層60の左側の上部にわたる範囲に、ゲート絶縁層66が形成されている。ゲート絶縁層66は、n−型のAlGaN層68の上部を覆っている。ゲート絶縁層66上に、ゲート電極70が形成されている。
【0004】
上記の電界効果型トランジスタのゲート電極70に電圧が印加されていない状態では、pn接合界面58からn−型AlGaN層68側に伸びる空乏層によって、n−型AlGaN層68のうち、p+型のInGaN層56の直上に位置する領域68aの全体が実質的に空乏化されている。このためゲート電極70に電圧が印加されていない状態では、ソース電極62とドレイン電極50間には電流は流れない。このトランジスタは、ノルマリオフの特性を備えている。
ゲート電極70に正の電圧を印加すると、空乏層が消失し、ゲート絶縁層66を介してゲート電極70に対向している範囲のn−型のAlGaN層68にチャネル領域が形成され、電子が、ソース電極62からn+型ソース領域60を経てチャネル領域を流れる。電子は、さらに、n−型のGaN層54と、n+型のGaN層52と、ドレイン電極50の順に縦方向に流れる。この結果、ドレイン電極50からソース電極62に向けて電流が流れ、トランジスタがオンする。
上記の縦型半導体装置を実現するには、基板を平面視したときに、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を必要とする。
【0005】
上記したように、III族窒化物系化合物半導体の場合、アクセプターとして機能するマグネシウムをイオン注入して熱処理してもp型領域は得られない。そこで下記の製造方法を用いる。
n+型GaN層52上に、MOCVD法によって、n−型のGaN層54を結晶成長させる。次に、n−型のGaN層54の上にマスク層(SiO2層)を形成する。次に、フォト工程によって、p+型領域56を形成する範囲のマスク層を除去する。次に、マスク層の開口から露出するn−型のGaN層54をRIE法によってエッチングする。これによって、p+型領域56を形成する範囲が窪みとなる。次に、窪みの底面に露出しているn−型のGaN層54の上に、MOCVD法によって、p+型InGaN層56を選択的に結晶成長させる。この際に、p+型InGaN層56が、n−型のGaN層54の頂面の高さに達するまで成長させる。
こうして、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板が形成される。
その後に、ソース領域60、n−型のAlGaN層68、ゲート絶縁層66、ソース電極62、ゲート電極70、ドレイン電極50等を形成することによって半導体装置が完成する。
【0006】
非特許文献1には別の製造方法が示されている。この方法では、図13に示すように、n+型GaN層52の上に、MOCVD法によって、n−型GaN層54を成長させる。次に、n−型のGaN層54の上に、MOCVD法によって、p+型のInGaN層56を結晶成長させる。次に、図14に示すように、p+型のInGaN層56の上にマスク層57(SiO2層)を形成する。次に、一対のp+型InGaN層56の間隔に相当する範囲のマスク層57を除去する。次に、マスク層57の開口から露出するp+型のInGaN層56をRIE法によってエッチングする。これによって、一対のp+型InGaN層56の間隔に相当する範囲が窪みとなる。次に、図15に示すように、マスク層57を除去する。次に、図16に示すように、窪みの底面に露出しているn−型GaN層54の上に、MOCVD法によって、n−型のGaN層59を成長させる。n−型のGaN層59は、p+型のInGaN層56の表面を覆うまで成長させる。この方法では、n−型のGaN層59の上に、MOCVD法によって、n−型AlGaN層68を成長させる。
この方法によっても、平面視したときの限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を製造することができる。
【0007】
【特許文献1】特開2004−260140号公報
【非特許文献1】Japanese Journal of Applied Physics, A Vertical Insulated Gate AlGaN/GaN Hetrojunction Field-Effect Transistor, Masakazu Kanechika, Masahiro Sugimoto, Narumasa Soejima, Hiroyuki Ueda, Osamu Ishiguro, Masahito Kodama, Eiko Hayashi, Kenji Itoh, Tsutomu Uesugi, and Tetsu Kachi, Vol. 46, No.21, 2007, pp L503-L505
【発明の開示】
【発明が解決しようとする課題】
【0008】
前者の方法では、n−型GaN層54の表面に形成されている窪みにp型層56を結晶成長させる。このときに、n−型のGaN層54の表面と、p型層56の表面を同一平面に揃えることが難しい。n−型のGaN層54の表面とp型層56の表面の間に段差があると、その後に形成するn−型のAlGaN層68の表面がフラットにならない。
後者の方法では、図16に示すように、n−型のGaN層54の窪みに成長するn−型GaN層59とp+型InGaN層56の表面に成長するn−型GaN層59の表面が揃わない。n−型GaN層54の窪みの相当する部位において、n−型GaN層59の表面がくぼんでしまう。そのために、その上に積層するn−型のAlGaN層68の表面もフラットにならない。
【0009】
n−型AlGaN層68の表面が平坦でないと、段差が存在する部位に電界が集中しやすく、半導体装置の耐圧が低下してしまう。n−型GaN層59を厚く成長させれば窪みをなくして平坦化できるが、n−型GaN層59を厚く成長させるとアライメントマークが消失してその後の加工工程に差支えが生じたり、その後にソース領域60を形成するためにn−型GaN層59をエッチングする際に、そのエッチング工程が困難になったりする。n−型GaN層59の厚みが薄くても、n−型AlGaN層68の表面が平坦となる技術が必要とされている。
【0010】
本発明は、基板を平面視したときに限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板であって、p型領域とその周囲の領域との間に段差がないIII族窒化物系化合物半導体基板を提供することを目的とする。
本発明はまた、p型領域とその周囲の領域との間に段差がなく、電界集中が生じにくいために耐圧が高い半導体装置を提供することも目的とする。
【課題を解決するための手段】
【0011】
本発明では、III族窒化物系化合物半導体の下層にマグネシウムを含ませておき、その上にIII族窒化物系化合物半導体の上層を結晶成長させると、新たに結晶成長するIII族窒化物系化合物半導体にマグネシウムが取り込まれてp型領域が得られるという現象を利用する。この現象自体は既知であり、特開2007―258578号公報に開示されている。しかしながら、この原理自体では、半導体基板を平面視したときに限定された範囲にp型領域が形成されている半導体基板を製造することができない。
限定された範囲にp型領域を形成するために、III族窒化物系化合物半導体の下層の限定された範囲にマグネシウムをイオン注入し、その上にIII族窒化物系化合物半導体の上層を結晶成長させてみた。実際に、III族窒化物系化合物半導体の上層にp型領域が形成されることが確認された。しかしながら、上層に形成されるp型領域の範囲は、下層にマグネシウムをイオン注入した範囲よりも格段に大きく、そのままでは、上層に形成されるp型領域の範囲を管理できないことが判明した。
そこでさらに研究したところ、III族窒化物系化合物半導体の下層にマグネシウムだけでなくアルミニウムを含ませておくと、その上にIII族窒化物系化合物半導体の上層を結晶成長させたときに上層に形成されるp型領域の範囲が拡大してしまう現象の発現が抑制され、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲がよく一致することを確認した。
【0012】
本発明の基板製造方法は上記の知見に基づいて発明されたものであり、III族窒化物系化合物半導体下層の表面にIII族窒化物系化合物半導体上層を結晶成長させる工程を含んでいる。本発明では、III族窒化物系化合物半導体上層にp型領域を形成したい範囲に相当する範囲内のIII族窒化物系化合物半導体下層の少なくとも表面近傍に、マグネシウムとアルミニウムの双方を含ませておく。
【0013】
III族窒化物系化合物半導体下層の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上にIII族窒化物系化合物半導体上層を結晶成長したときに、その結晶成長するIII族窒化物系化合物半導体上層の限られた範囲にマグネシウムが移動してp型領域になるともに、下層に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲をよく一致させることができる。この製造方法によると、p型領域の形成範囲を精度よく管理することができる。
【0014】
アルミニウムはマグネシウムの含有範囲のみに含まれていてもよい。この場合、III族窒化物系化合物半導体層にマグネシウムとアルミニウムの双方をイオン注入することによって所望範囲内の表面近傍にマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【0015】
あるいは、III族窒化物系化合物半導体下層の全域にアルミニウムが含まれていてもよい。この場合は、アルミニウムを含むIII族窒化物系化合物半導体を結晶成長させることによって下層を準備するための出発基板を形成してもよい。この場合は、その出発基板の所望の範囲内にマグネシウムをイオン注入することによって所望の範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【0016】
発明によって新規なIII族窒化物系化合物半導体基板が実現される。この基板は、下層と上層が積層された基板であり、基板を平面視したときの限定された範囲では、下層がマグネシウムとアルミニウムの双方を含んでおり、上層がマグネシウムを含んでいる。
上層に含まれているマグネシウムはアクセプターとして機能する。
【発明の効果】
【0017】
本発明によると、基板を平面視したときに限定された範囲にのみp型領域が形成されているIII族窒化物系化合物半導体基板を製造することができる。しかも、そのp型領域とその周囲に存在する領域との間に段差のないIII族窒化物系化合物半導体基板を製造することができる。
このために、その上部に薄い層を形成した場合にその薄層の表面を平坦化することができる。本方法で製造された基板を利用すると、臨界破壊電界が高いIII族窒化物系化合物半導体を利用した半導体装置であって、層の表面が平坦であって電界集中が生じにくい半導体装置を実現できる。この結果、耐圧能力にすぐれた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0018】
本発明の基板から種々の半導体装置が実現される。
例えば、図9に示す縦型のpnダイオードを実現することができる。p型領域12の形成範囲を調整することによって、pnダイオードの特性を調整することができる。
例えば、図10に示す縦型のJFET(Junction Filed Effect Transistor)を製造することができる。一対のp型領域12,12の間隔に位置するn型領域14に空乏層を形成するか否かでオンオフするトランジスタを形成することができる。
例えば、図11に示す縦型のHFET(Heterojunction Filed Effect Transistor)を製造することができる。p型領域12からヘテロ接合面に伸びる空乏層を形成することによって、ノルマリオフ特性を持つHFETを製造することができる。
次に説明する実施例の特徴を列記する。
(特徴1)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴2)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、n−型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴3)シリコンを含むn型のIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。下層に含まれるシリコンは上層に移動せず、n型の下層の上部に、i型のIII族窒化物系化合物半導体が結晶成長する。
【実施例】
【0019】
(第1実施例)
図1から図4は、基板2を平面視したときの限られた範囲にp型領域12,12が形成されているIII族窒化物系化合物半導体基板2の製造方法を段階的に示している。
図1において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。8は、n型のGaN層6の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
【0020】
図2は、マスク層8で部分的に覆われているn型のGaN層6の表面に、マグネシウムとアルミニウムをイオン注入した段階を示す。マスク層8で覆われていない範囲のn型のGaN層6の表面近傍に、マグネシウムとアルミニウムが注入される。マグネシウムを先に注入してもよいし、アルミニウムを先に注入してもよい。10は、マグネシウムとアルミニウムの注入範囲を示している。この段階では、1015/cm2の濃度でマグネシウムを注入する。マグネシウムは浅く注入する。マスク層8で覆われている範囲では、n型のGaN層6の表面近傍にマグネシウムが注入されることがない。同様に、その範囲ではアルミニウムも注入されない。
図3は、マスク層8を除去した段階を示す。
【0021】
図4は、限られた範囲にマグネシウムとアルミニウムの注入範囲10が形成されているn型のGaN層6の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させた段階を示す。この実施例では、MOCVD法によって、n型のGaN層16を結晶成長させた。MBE法、あるいはHVPE法によって、n型のGaN16層を結晶成長させてもよい。ここでは、シリコンの濃度を1017/cm3に調整した。限られた範囲にマグネシウムとアルミニウムの注入範囲10が形成されているn型のGaN層6の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させると、マグネシウムとアルミニウムの注入範囲10の直上に形成されるGaN層16にマグネシウムが移動し、p型領域12となる。マグネシウムとアルミニウムの注入範囲10の直上に形成されるGaN層16のマグネシウム濃度は、1018/cm3のオーダとなり、シリコン濃度よりも濃く、p型領域12となる。p型領域12には結晶欠陥が少なく、p型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムとアルミニウムの注入範囲10では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムとアルミニウムの注入範囲10は、マグネシウムを含有しているもののp型領域として機能しない。マグネシウムとアルミニウムの注入範囲10外のn型のGaN層6の表面に成長するGaN層16にはマグネシウムが移動せず、シリコンを含むn型領域14が形成される。
【0022】
マグネシウムの注入範囲10がアルミニウムを含んでいないと、マグネシウムの注入範囲10外のn型GaN層6の表面に成長するGaN層16にまでマグネシウムが移動し、p型領域12の形成範囲がマグネシウムの注入範囲10よりも大幅に拡大してしまう。p型領域12の形成範囲がマグネシウムの注入範囲10よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲10がアルミニウムを含んでいるために、マグネシウムのマストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲10とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲10からアルミニウムが移動したり、シリコンが移動することはない。
マグネシウムの注入範囲10に注入しておくマグネシウム濃度は、それを利用して製造するp型領域12に実現したいマグネシウム濃度にあわせて調整しておく。濃いp型領域12を製造する場合には注入範囲10に濃く注入しておけばよい。
【0023】
(第2実施例)
図5から図8は、第2実施例のIII族窒化物系化合物半導体基板18の製造方法を段階的に示している。図1から4に示す部材と同じ部材には同一番号を付し、重複説明を省略する。
図4において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。7は、n型のGaN層6の上にエピタキシャル成長したアルミニウムを含むn型のGaN層を示している。符号8は、アルミニウムを含むn型のGaN層7の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
【0024】
図6は、マスク層8で部分的に覆われているアルミニウムを含むn型のGaN層7の表面に、マグネシウムをイオン注入した段階を示す。マスク層8で覆われていない範囲のアルミニウムを含むn型のGaN層7に、マグネシウムが注入される。11は、マグネシウムの注入範囲を示している。この段階では1015/cm2の濃度でマグネシウムを注入する。マグネシウムはアルミニウムを含むn型のGaN層7の深さの中に留まる深さに注入してもよいし、一部がn型のGaN層6に侵入する深さに注入してもよい。マスク層8で覆われている範囲では、アルミニウムを含むn型のGaN層7の表面近傍にマグネシウムが注入されることがない。
図7は、マスク層8を除去した段階を示す。
【0025】
図8は、限られた範囲にマグネシウムの注入範囲11が形成されているアルミニウムを含むn型のGaN層7の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させた段階を示す。この実施例では、MOCVD法によって、n型のGaN層16を結晶成長させた。MBE法、あるいはHVPE法によって、n型のGaN層16を結晶成長させてもよい。ここでは、シリコンの濃度を1017/cm3に調整した。限られた範囲にマグネシウムの注入範囲11が形成されているアルミニウムを含むn型のGaN層7の表面にシリコンを含むn型のGaN層16をエピタキシャル成長させると、マグネシウムの注入範囲11の直上に形成されるGaN層16にマグネシウムが移動し、p型領域12となる。マグネシウムの注入範囲11の直上に形成されるGaN層16のマグネシウム濃度は、1018/cm3のオーダとなり、シリコン濃度よりも濃く、p型領域12となる。p型領域12には結晶欠陥が少なく、p型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムの注入範囲11では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムの注入範囲11は、マグネシウムを含有しているもののp型領域として機能しない。マグネシウムの注入範囲11外のn型のGaN層6の表面に成長するGaN層16にはマグネシウムが移動せず、シリコンを含むn型領域14が形成される。
【0026】
マグネシウムの注入範囲11がアルミニウムを含んでいないと、マグネシウムの注入範囲11外のn型のGaN層7の表面に成長するGaN層16にまでマグネシウムが移動し、p型領域12の形成範囲がマグネシウムの注入範囲11よりも大幅に拡大してしまう。p型領域12の形成範囲がマグネシウムの注入範囲11よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲11がアルミニウムを含んでいるために、マストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲11とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲11からアルミニウムが移動したり、シリコンが移動することはない。
第2実施例では、アルミニウムを含むn型のGaN層7をエピタキシャル成長させたが、アルミニウムを含まないGaN層6の表面の全域にアルミニウムをイオン注入してアルミニウムを含むn型のGaN層7を形成してもよい。
【0027】
(本発明の基板を利用して製造される半導体装置の実施例1)
図9は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のpnダイオード20を示している。一対のp型領域12の表面にニッケルによってアノード電極22が形成されており、n型GaN基板4の裏面にチタニウムとアルミニウムを積層してカソード電極24が形成されている。
本実施例によると、アノード領域として作用するp型領域12の形成範囲をマスク層8の形成範囲を管理することによって高精度に管理できる。本実施例の基板2を利用することによって特性の安定した縦型のpnダイオード20を量産することができる。
第2実施例の基板18を利用して縦型のpnダイオード20を量産することもできる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、pnダイオード20として機能するのに差し支えない。
【0028】
(本発明の基板を利用して製造される半導体装置の実施例2)
図10は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のJFET30を示している。一対のp型領域12の表面にニッケルによってゲート電極32が形成されている。一対のゲート電極32の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型のGaN層34が形成されており、その表面にチタニウムとアルミニウムを積層してソース電極36が形成されている。n型GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極38が形成されている。
【0029】
縦型のJFET30の一対のゲート電極32にマイナスのゲート電圧を印加すると、一対のp型領域12から、一対のp型領域12の間隔に位置するn型のGaN層14に空乏層が伸びる。その結果、一対のp型領域12の間隔に位置するn型のGaN層14が空乏化するために、ソース電極36とドレイン電極38の間を電流が流れることがない。
ゲート電極32にゲート電圧を印加しないと、一対のp型領域12の間隔に位置するn型のGaN層14が空乏化しないために、ソース電極36とドレイン電極38の間を電流が流れる。
縦型のJFET30は、ゲート電極を印加しないとオンするノルマリオンタイプであり、ゲート電極32にマイナスのゲート電圧を印加するとオフする。
第2実施例の基板18を利用して縦型のJFET30を実現することができる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、JFET30として機能するのに差し支えない。
【0030】
(本発明の基板を利用して製造される半導体装置の実施例3)
図11は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のHFET40を示している。一対のp型領域12の表面にニッケルによってソース電極42が形成されている。一対のソース電極42の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型またはi型のGaN層44が形成されており、その表面にn型またはi型のAlGaN層46が形成され、その表面にゲート絶縁膜48が形成され、その表面にゲート電極50が形成されている。AlGaN層46のうち、ゲート電極50の左右に位置する範囲には、シリコンが注入されてソース領域52が形成されている。ソース領域52の表面に、チタニウムとアルミニウムを積層してソース電極54が形成されている。ソース電極42とソース電極54は等電位に維持される。GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極56が形成されている。
【0031】
縦型のHFET40は、特許文献1に記載のように動作する。縦型のHFET40のゲート電極50にゲート電圧を印加しないと、p型領域12から伸びる空乏層によって、p型領域12の上方に位置するGaN層44とAlGaN層46の界面が空乏化する。そのために、ソース領域52に電流が流れることがない。縦型のHFET40は、ノリマリオフの特性を発揮する。
ゲート電極50にゲート電圧を印加すると、p型領域12の上方に位置するGaN層44とAlGaN層46の界面にまで伸びていた空乏層が消失し、GaN層44とAlGaN層46のヘテロ接合界面に2次元の電子ガスが発生する。この結果、ソース領域52からGaN層44とAlGaN層46のヘテロ接合界面に沿って電子が流れるようになる。ヘテロ接合界面に沿って流れた電子は、一対のp型領域12の間に存在するn型のGaN14を縦方向に流れる。一対のp型領域12の間を縦方向に流れた電子は、n型のGaN層6,4を縦方向に流れてドレイン電極56にながれる。
【0032】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【0033】
【図1】第1実施例の半導体基板の製造方法の第1段階を示す。
【図2】第1実施例の半導体基板の製造方法の第2段階を示す。
【図3】第1実施例の半導体基板の製造方法の第3段階を示す。
【図4】第1実施例の半導体基板の製造方法の第4段階を示す。
【図5】第2実施例の半導体基板の製造方法の第1段階を示す。
【図6】第2実施例の半導体基板の製造方法の第2段階を示す。
【図7】第2実施例の半導体基板の製造方法の第3段階を示す。
【図8】第2実施例の半導体基板の製造方法の第4段階を示す。
【図9】第1実施例の半導体装置の縦断面図を示す。
【図10】第2実施例の半導体装置の縦断面図を示す。
【図11】第3実施例の半導体装置の縦断面図を示す。
【図12】従来の半導体装置の縦断面図を示す。
【図13】従来の半導体基板の製造方法の第1段階を示す。
【図14】従来の半導体基板の製造方法の第2段階を示す。
【図15】従来の半導体基板の製造方法の第3段階を示す。
【図16】従来の半導体基板の製造方法の第4段階を示す。
【符号の説明】
【0034】
2、18:III族窒化物系化合物半導体基板
4:GaN基板
6:GaN層
7:アルミニウムを含むGaN層
8:マスク層
10:マグネシウムをアルミニウムの注入領域
11:マグネシウムの注入領域
12:p型領域
14:n型のGaN領域
【技術分野】
【0001】
本発明は、III族窒化物系化合物半導体基板とその製造方法に関する。特に、基板を平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板とその製造方法に関する。本発明の基板は、p型領域が部分的に形成されている構造を備えており、構造を内蔵した基板である。
【背景技術】
【0002】
III族窒化物系化合物半導体はシリコンに比べて臨界破壊電界が高く、パワーデバイス用半導体装置に適している。III族窒化物系化合物半導体で半導体装置を形成する場合、基板を平面視したときの限定された範囲にp型領域が形成されている基板を製造することが必要となることがある。基板裏面から基板表面に電流が流れる縦型の半導体装置を形成する場合に、限定された範囲にp型領域が形成されている基板が必要とされることもあれば、電極類が基板表面に形成されている横型の半導体装置を形成する場合に、限定された範囲にp型領域が形成されている基板が必要とされることもある。
シリコンであれば、ボロン等のアクセプターをイオン注入して熱処理することで、限定された範囲にp型領域を形成することができる。しかしながら、III族窒化物系化合物半導体の場合には、マグネシウムのようにアクセプターとして機能する元素をイオン注入してもp型領域を得ることは非常に難しい。イオン注入して熱処理しても高抵抗な領域となるだけにおわり、p型領域には利用できないことが多い。III族窒化物系化合物半導体の場合は、イオン注入時に生じた結晶欠陥が、熱処理しても回復しないと考えられている。
【0003】
特許文献1は、平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板を利用して製造した半導体装置を開示している。
図12は、特許文献1に開示されている電界効果型トランジスタを示している。この電界効果型トランジスタは、表面に一対のソース電極62が形成され、裏面にドレイン電極50が形成された縦型のトランジスタであり、左右対称構造を有している。ドレイン電極50は、n+型GaN層52の下面に形成されている。n+型GaN層52の上に、n−型GaN層54が形成されている。n+型GaN層52と、n−型GaN層54は、SiがドープされたGaNで構成されている。n+型GaN層52は、ドレイン領域として機能する。n−型GaN層54の左側の上部と右側の上部に、p+型InGaN層56が形成されている。一対のp+型のInGaN層56は、MgがドープされたInGaNで構成されている。各々のp+型のInGaN層56の一部の上部に、n+型のGaN層60が形成されている。n+型のGaN層60は、SiがドーピングされたGaNで構成されている。n+型のGaN層60は、ソース領域として機能する。各々のn+型GaN層60の外側の上部と、n+型GaN層60よりも外側に位置しているp+型InGaN層56の上に、ソース電極62が形成されている。ソース電極62は、p+型InGaN層56と、n+型GaN層60の両方に接している。左側のp+型のInGaN層56の右側の上部と、n−型GaN層54の上部と、右側のp+型のInGaN層56の左側の上部にわたる範囲に、n−型AlGaN層68が形成されている。n−型のAlGaN層68は、SiがドープされたAlGaNで構成されている。n−型AlGaN層68は、左側のp+型のInGaN層56と、n−型のGaN層54と、右側のp+型のInGaN層56に接している。左側のn+型GaN層60の右側の上部と、n−型のAlGaN層68の上部と、右側のn+型GaN層60の左側の上部にわたる範囲に、ゲート絶縁層66が形成されている。ゲート絶縁層66は、n−型のAlGaN層68の上部を覆っている。ゲート絶縁層66上に、ゲート電極70が形成されている。
【0004】
上記の電界効果型トランジスタのゲート電極70に電圧が印加されていない状態では、pn接合界面58からn−型AlGaN層68側に伸びる空乏層によって、n−型AlGaN層68のうち、p+型のInGaN層56の直上に位置する領域68aの全体が実質的に空乏化されている。このためゲート電極70に電圧が印加されていない状態では、ソース電極62とドレイン電極50間には電流は流れない。このトランジスタは、ノルマリオフの特性を備えている。
ゲート電極70に正の電圧を印加すると、空乏層が消失し、ゲート絶縁層66を介してゲート電極70に対向している範囲のn−型のAlGaN層68にチャネル領域が形成され、電子が、ソース電極62からn+型ソース領域60を経てチャネル領域を流れる。電子は、さらに、n−型のGaN層54と、n+型のGaN層52と、ドレイン電極50の順に縦方向に流れる。この結果、ドレイン電極50からソース電極62に向けて電流が流れ、トランジスタがオンする。
上記の縦型半導体装置を実現するには、基板を平面視したときに、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を必要とする。
【0005】
上記したように、III族窒化物系化合物半導体の場合、アクセプターとして機能するマグネシウムをイオン注入して熱処理してもp型領域は得られない。そこで下記の製造方法を用いる。
n+型GaN層52上に、MOCVD法によって、n−型のGaN層54を結晶成長させる。次に、n−型のGaN層54の上にマスク層(SiO2層)を形成する。次に、フォト工程によって、p+型領域56を形成する範囲のマスク層を除去する。次に、マスク層の開口から露出するn−型のGaN層54をRIE法によってエッチングする。これによって、p+型領域56を形成する範囲が窪みとなる。次に、窪みの底面に露出しているn−型のGaN層54の上に、MOCVD法によって、p+型InGaN層56を選択的に結晶成長させる。この際に、p+型InGaN層56が、n−型のGaN層54の頂面の高さに達するまで成長させる。
こうして、限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板が形成される。
その後に、ソース領域60、n−型のAlGaN層68、ゲート絶縁層66、ソース電極62、ゲート電極70、ドレイン電極50等を形成することによって半導体装置が完成する。
【0006】
非特許文献1には別の製造方法が示されている。この方法では、図13に示すように、n+型GaN層52の上に、MOCVD法によって、n−型GaN層54を成長させる。次に、n−型のGaN層54の上に、MOCVD法によって、p+型のInGaN層56を結晶成長させる。次に、図14に示すように、p+型のInGaN層56の上にマスク層57(SiO2層)を形成する。次に、一対のp+型InGaN層56の間隔に相当する範囲のマスク層57を除去する。次に、マスク層57の開口から露出するp+型のInGaN層56をRIE法によってエッチングする。これによって、一対のp+型InGaN層56の間隔に相当する範囲が窪みとなる。次に、図15に示すように、マスク層57を除去する。次に、図16に示すように、窪みの底面に露出しているn−型GaN層54の上に、MOCVD法によって、n−型のGaN層59を成長させる。n−型のGaN層59は、p+型のInGaN層56の表面を覆うまで成長させる。この方法では、n−型のGaN層59の上に、MOCVD法によって、n−型AlGaN層68を成長させる。
この方法によっても、平面視したときの限定された範囲にp型領域56が形成されているIII族窒化物系化合物半導体基板を製造することができる。
【0007】
【特許文献1】特開2004−260140号公報
【非特許文献1】Japanese Journal of Applied Physics, A Vertical Insulated Gate AlGaN/GaN Hetrojunction Field-Effect Transistor, Masakazu Kanechika, Masahiro Sugimoto, Narumasa Soejima, Hiroyuki Ueda, Osamu Ishiguro, Masahito Kodama, Eiko Hayashi, Kenji Itoh, Tsutomu Uesugi, and Tetsu Kachi, Vol. 46, No.21, 2007, pp L503-L505
【発明の開示】
【発明が解決しようとする課題】
【0008】
前者の方法では、n−型GaN層54の表面に形成されている窪みにp型層56を結晶成長させる。このときに、n−型のGaN層54の表面と、p型層56の表面を同一平面に揃えることが難しい。n−型のGaN層54の表面とp型層56の表面の間に段差があると、その後に形成するn−型のAlGaN層68の表面がフラットにならない。
後者の方法では、図16に示すように、n−型のGaN層54の窪みに成長するn−型GaN層59とp+型InGaN層56の表面に成長するn−型GaN層59の表面が揃わない。n−型GaN層54の窪みの相当する部位において、n−型GaN層59の表面がくぼんでしまう。そのために、その上に積層するn−型のAlGaN層68の表面もフラットにならない。
【0009】
n−型AlGaN層68の表面が平坦でないと、段差が存在する部位に電界が集中しやすく、半導体装置の耐圧が低下してしまう。n−型GaN層59を厚く成長させれば窪みをなくして平坦化できるが、n−型GaN層59を厚く成長させるとアライメントマークが消失してその後の加工工程に差支えが生じたり、その後にソース領域60を形成するためにn−型GaN層59をエッチングする際に、そのエッチング工程が困難になったりする。n−型GaN層59の厚みが薄くても、n−型AlGaN層68の表面が平坦となる技術が必要とされている。
【0010】
本発明は、基板を平面視したときに限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板であって、p型領域とその周囲の領域との間に段差がないIII族窒化物系化合物半導体基板を提供することを目的とする。
本発明はまた、p型領域とその周囲の領域との間に段差がなく、電界集中が生じにくいために耐圧が高い半導体装置を提供することも目的とする。
【課題を解決するための手段】
【0011】
本発明では、III族窒化物系化合物半導体の下層にマグネシウムを含ませておき、その上にIII族窒化物系化合物半導体の上層を結晶成長させると、新たに結晶成長するIII族窒化物系化合物半導体にマグネシウムが取り込まれてp型領域が得られるという現象を利用する。この現象自体は既知であり、特開2007―258578号公報に開示されている。しかしながら、この原理自体では、半導体基板を平面視したときに限定された範囲にp型領域が形成されている半導体基板を製造することができない。
限定された範囲にp型領域を形成するために、III族窒化物系化合物半導体の下層の限定された範囲にマグネシウムをイオン注入し、その上にIII族窒化物系化合物半導体の上層を結晶成長させてみた。実際に、III族窒化物系化合物半導体の上層にp型領域が形成されることが確認された。しかしながら、上層に形成されるp型領域の範囲は、下層にマグネシウムをイオン注入した範囲よりも格段に大きく、そのままでは、上層に形成されるp型領域の範囲を管理できないことが判明した。
そこでさらに研究したところ、III族窒化物系化合物半導体の下層にマグネシウムだけでなくアルミニウムを含ませておくと、その上にIII族窒化物系化合物半導体の上層を結晶成長させたときに上層に形成されるp型領域の範囲が拡大してしまう現象の発現が抑制され、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲がよく一致することを確認した。
【0012】
本発明の基板製造方法は上記の知見に基づいて発明されたものであり、III族窒化物系化合物半導体下層の表面にIII族窒化物系化合物半導体上層を結晶成長させる工程を含んでいる。本発明では、III族窒化物系化合物半導体上層にp型領域を形成したい範囲に相当する範囲内のIII族窒化物系化合物半導体下層の少なくとも表面近傍に、マグネシウムとアルミニウムの双方を含ませておく。
【0013】
III族窒化物系化合物半導体下層の限られた範囲の表面近傍にマグネシウムとアルミニウムの双方が含まれていると、その上にIII族窒化物系化合物半導体上層を結晶成長したときに、その結晶成長するIII族窒化物系化合物半導体上層の限られた範囲にマグネシウムが移動してp型領域になるともに、下層に含まれているアルミニウムがマグネシウムの移動範囲を制約し、下層におけるマグネシウムの含有範囲と上層におけるマグネシウムの含有範囲をよく一致させることができる。この製造方法によると、p型領域の形成範囲を精度よく管理することができる。
【0014】
アルミニウムはマグネシウムの含有範囲のみに含まれていてもよい。この場合、III族窒化物系化合物半導体層にマグネシウムとアルミニウムの双方をイオン注入することによって所望範囲内の表面近傍にマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【0015】
あるいは、III族窒化物系化合物半導体下層の全域にアルミニウムが含まれていてもよい。この場合は、アルミニウムを含むIII族窒化物系化合物半導体を結晶成長させることによって下層を準備するための出発基板を形成してもよい。この場合は、その出発基板の所望の範囲内にマグネシウムをイオン注入することによって所望の範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備することができる。
【0016】
発明によって新規なIII族窒化物系化合物半導体基板が実現される。この基板は、下層と上層が積層された基板であり、基板を平面視したときの限定された範囲では、下層がマグネシウムとアルミニウムの双方を含んでおり、上層がマグネシウムを含んでいる。
上層に含まれているマグネシウムはアクセプターとして機能する。
【発明の効果】
【0017】
本発明によると、基板を平面視したときに限定された範囲にのみp型領域が形成されているIII族窒化物系化合物半導体基板を製造することができる。しかも、そのp型領域とその周囲に存在する領域との間に段差のないIII族窒化物系化合物半導体基板を製造することができる。
このために、その上部に薄い層を形成した場合にその薄層の表面を平坦化することができる。本方法で製造された基板を利用すると、臨界破壊電界が高いIII族窒化物系化合物半導体を利用した半導体装置であって、層の表面が平坦であって電界集中が生じにくい半導体装置を実現できる。この結果、耐圧能力にすぐれた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0018】
本発明の基板から種々の半導体装置が実現される。
例えば、図9に示す縦型のpnダイオードを実現することができる。p型領域12の形成範囲を調整することによって、pnダイオードの特性を調整することができる。
例えば、図10に示す縦型のJFET(Junction Filed Effect Transistor)を製造することができる。一対のp型領域12,12の間隔に位置するn型領域14に空乏層を形成するか否かでオンオフするトランジスタを形成することができる。
例えば、図11に示す縦型のHFET(Heterojunction Filed Effect Transistor)を製造することができる。p型領域12からヘテロ接合面に伸びる空乏層を形成することによって、ノルマリオフ特性を持つHFETを製造することができる。
次に説明する実施例の特徴を列記する。
(特徴1)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴2)マグネシウムとアルミニウムを含むIII族窒化物系化合物半導体の下層の上部に、n−型のIII族窒化物系化合物半導体を結晶成長させる。その結果、マグネシウムとアルミニウムに含有範囲に成長するIII族窒化物系化合物半導体がp型となる。
(特徴3)シリコンを含むn型のIII族窒化物系化合物半導体の下層の上部に、i型のIII族窒化物系化合物半導体を結晶成長させる。下層に含まれるシリコンは上層に移動せず、n型の下層の上部に、i型のIII族窒化物系化合物半導体が結晶成長する。
【実施例】
【0019】
(第1実施例)
図1から図4は、基板2を平面視したときの限られた範囲にp型領域12,12が形成されているIII族窒化物系化合物半導体基板2の製造方法を段階的に示している。
図1において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。8は、n型のGaN層6の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
【0020】
図2は、マスク層8で部分的に覆われているn型のGaN層6の表面に、マグネシウムとアルミニウムをイオン注入した段階を示す。マスク層8で覆われていない範囲のn型のGaN層6の表面近傍に、マグネシウムとアルミニウムが注入される。マグネシウムを先に注入してもよいし、アルミニウムを先に注入してもよい。10は、マグネシウムとアルミニウムの注入範囲を示している。この段階では、1015/cm2の濃度でマグネシウムを注入する。マグネシウムは浅く注入する。マスク層8で覆われている範囲では、n型のGaN層6の表面近傍にマグネシウムが注入されることがない。同様に、その範囲ではアルミニウムも注入されない。
図3は、マスク層8を除去した段階を示す。
【0021】
図4は、限られた範囲にマグネシウムとアルミニウムの注入範囲10が形成されているn型のGaN層6の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させた段階を示す。この実施例では、MOCVD法によって、n型のGaN層16を結晶成長させた。MBE法、あるいはHVPE法によって、n型のGaN16層を結晶成長させてもよい。ここでは、シリコンの濃度を1017/cm3に調整した。限られた範囲にマグネシウムとアルミニウムの注入範囲10が形成されているn型のGaN層6の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させると、マグネシウムとアルミニウムの注入範囲10の直上に形成されるGaN層16にマグネシウムが移動し、p型領域12となる。マグネシウムとアルミニウムの注入範囲10の直上に形成されるGaN層16のマグネシウム濃度は、1018/cm3のオーダとなり、シリコン濃度よりも濃く、p型領域12となる。p型領域12には結晶欠陥が少なく、p型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムとアルミニウムの注入範囲10では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムとアルミニウムの注入範囲10は、マグネシウムを含有しているもののp型領域として機能しない。マグネシウムとアルミニウムの注入範囲10外のn型のGaN層6の表面に成長するGaN層16にはマグネシウムが移動せず、シリコンを含むn型領域14が形成される。
【0022】
マグネシウムの注入範囲10がアルミニウムを含んでいないと、マグネシウムの注入範囲10外のn型GaN層6の表面に成長するGaN層16にまでマグネシウムが移動し、p型領域12の形成範囲がマグネシウムの注入範囲10よりも大幅に拡大してしまう。p型領域12の形成範囲がマグネシウムの注入範囲10よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲10がアルミニウムを含んでいるために、マグネシウムのマストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲10とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲10からアルミニウムが移動したり、シリコンが移動することはない。
マグネシウムの注入範囲10に注入しておくマグネシウム濃度は、それを利用して製造するp型領域12に実現したいマグネシウム濃度にあわせて調整しておく。濃いp型領域12を製造する場合には注入範囲10に濃く注入しておけばよい。
【0023】
(第2実施例)
図5から図8は、第2実施例のIII族窒化物系化合物半導体基板18の製造方法を段階的に示している。図1から4に示す部材と同じ部材には同一番号を付し、重複説明を省略する。
図4において、4はGaN基板を示し、6はその上にエピタキシャル成長したn型のGaN層を示している。n型のGaN層6はシリコンを含んでいる。7は、n型のGaN層6の上にエピタキシャル成長したアルミニウムを含むn型のGaN層を示している。符号8は、アルミニウムを含むn型のGaN層7の表面の一部に形成されたマスク層を示し、そのマスク層8はSiO2で形成されている。マスク層8は、後でp型領域12を結晶成長させる範囲外を被覆している。すなわち、マスク層8で覆われていない範囲にp型領域12が形成される。マスク層8の形成範囲を管理することで、p型領域12の形成範囲を管理することができる。
【0024】
図6は、マスク層8で部分的に覆われているアルミニウムを含むn型のGaN層7の表面に、マグネシウムをイオン注入した段階を示す。マスク層8で覆われていない範囲のアルミニウムを含むn型のGaN層7に、マグネシウムが注入される。11は、マグネシウムの注入範囲を示している。この段階では1015/cm2の濃度でマグネシウムを注入する。マグネシウムはアルミニウムを含むn型のGaN層7の深さの中に留まる深さに注入してもよいし、一部がn型のGaN層6に侵入する深さに注入してもよい。マスク層8で覆われている範囲では、アルミニウムを含むn型のGaN層7の表面近傍にマグネシウムが注入されることがない。
図7は、マスク層8を除去した段階を示す。
【0025】
図8は、限られた範囲にマグネシウムの注入範囲11が形成されているアルミニウムを含むn型のGaN層7の表面に、シリコンを含むn型のGaN層16をエピタキシャル成長させた段階を示す。この実施例では、MOCVD法によって、n型のGaN層16を結晶成長させた。MBE法、あるいはHVPE法によって、n型のGaN層16を結晶成長させてもよい。ここでは、シリコンの濃度を1017/cm3に調整した。限られた範囲にマグネシウムの注入範囲11が形成されているアルミニウムを含むn型のGaN層7の表面にシリコンを含むn型のGaN層16をエピタキシャル成長させると、マグネシウムの注入範囲11の直上に形成されるGaN層16にマグネシウムが移動し、p型領域12となる。マグネシウムの注入範囲11の直上に形成されるGaN層16のマグネシウム濃度は、1018/cm3のオーダとなり、シリコン濃度よりも濃く、p型領域12となる。p型領域12には結晶欠陥が少なく、p型の半導体領域として機能する電気伝導度が確保される。それに対してマグネシウムの注入範囲11では、熱処理後も結晶欠陥が回復せず、高抵抗領域となる。マグネシウムの注入範囲11は、マグネシウムを含有しているもののp型領域として機能しない。マグネシウムの注入範囲11外のn型のGaN層6の表面に成長するGaN層16にはマグネシウムが移動せず、シリコンを含むn型領域14が形成される。
【0026】
マグネシウムの注入範囲11がアルミニウムを含んでいないと、マグネシウムの注入範囲11外のn型のGaN層7の表面に成長するGaN層16にまでマグネシウムが移動し、p型領域12の形成範囲がマグネシウムの注入範囲11よりも大幅に拡大してしまう。p型領域12の形成範囲がマグネシウムの注入範囲11よりも拡大してしまう程度は、マグネシウムの拡散現象によっては説明できないほど大きなものであり、結晶成長の過程で拡散とは別のマストランスポーテーション現象が生じるものと推測される。
本実施例では、マグネシウムの注入範囲11がアルミニウムを含んでいるために、マストランスポーテーション現象の発現が抑えられ、マグネシウムの注入範囲11とp型領域12の範囲がほぼ一致する。なお、p型領域12内に、マグネシウムの注入範囲11からアルミニウムが移動したり、シリコンが移動することはない。
第2実施例では、アルミニウムを含むn型のGaN層7をエピタキシャル成長させたが、アルミニウムを含まないGaN層6の表面の全域にアルミニウムをイオン注入してアルミニウムを含むn型のGaN層7を形成してもよい。
【0027】
(本発明の基板を利用して製造される半導体装置の実施例1)
図9は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のpnダイオード20を示している。一対のp型領域12の表面にニッケルによってアノード電極22が形成されており、n型GaN基板4の裏面にチタニウムとアルミニウムを積層してカソード電極24が形成されている。
本実施例によると、アノード領域として作用するp型領域12の形成範囲をマスク層8の形成範囲を管理することによって高精度に管理できる。本実施例の基板2を利用することによって特性の安定した縦型のpnダイオード20を量産することができる。
第2実施例の基板18を利用して縦型のpnダイオード20を量産することもできる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、pnダイオード20として機能するのに差し支えない。
【0028】
(本発明の基板を利用して製造される半導体装置の実施例2)
図10は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のJFET30を示している。一対のp型領域12の表面にニッケルによってゲート電極32が形成されている。一対のゲート電極32の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型のGaN層34が形成されており、その表面にチタニウムとアルミニウムを積層してソース電極36が形成されている。n型GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極38が形成されている。
【0029】
縦型のJFET30の一対のゲート電極32にマイナスのゲート電圧を印加すると、一対のp型領域12から、一対のp型領域12の間隔に位置するn型のGaN層14に空乏層が伸びる。その結果、一対のp型領域12の間隔に位置するn型のGaN層14が空乏化するために、ソース電極36とドレイン電極38の間を電流が流れることがない。
ゲート電極32にゲート電圧を印加しないと、一対のp型領域12の間隔に位置するn型のGaN層14が空乏化しないために、ソース電極36とドレイン電極38の間を電流が流れる。
縦型のJFET30は、ゲート電極を印加しないとオンするノルマリオンタイプであり、ゲート電極32にマイナスのゲート電圧を印加するとオフする。
第2実施例の基板18を利用して縦型のJFET30を実現することができる。n型のGaN層6の表面にアルミニウムを含むn型のGaN層7が形成されていても、JFET30として機能するのに差し支えない。
【0030】
(本発明の基板を利用して製造される半導体装置の実施例3)
図11は、実施例1に記載したIII族窒化物系化合物半導体基板2を利用して製造した縦型のHFET40を示している。一対のp型領域12の表面にニッケルによってソース電極42が形成されている。一対のソース電極42の間に位置するp型領域12の表面とn型のGaN層14の表面に、n型またはi型のGaN層44が形成されており、その表面にn型またはi型のAlGaN層46が形成され、その表面にゲート絶縁膜48が形成され、その表面にゲート電極50が形成されている。AlGaN層46のうち、ゲート電極50の左右に位置する範囲には、シリコンが注入されてソース領域52が形成されている。ソース領域52の表面に、チタニウムとアルミニウムを積層してソース電極54が形成されている。ソース電極42とソース電極54は等電位に維持される。GaN基板4の裏面にチタニウムとアルミニウムを積層してドレイン電極56が形成されている。
【0031】
縦型のHFET40は、特許文献1に記載のように動作する。縦型のHFET40のゲート電極50にゲート電圧を印加しないと、p型領域12から伸びる空乏層によって、p型領域12の上方に位置するGaN層44とAlGaN層46の界面が空乏化する。そのために、ソース領域52に電流が流れることがない。縦型のHFET40は、ノリマリオフの特性を発揮する。
ゲート電極50にゲート電圧を印加すると、p型領域12の上方に位置するGaN層44とAlGaN層46の界面にまで伸びていた空乏層が消失し、GaN層44とAlGaN層46のヘテロ接合界面に2次元の電子ガスが発生する。この結果、ソース領域52からGaN層44とAlGaN層46のヘテロ接合界面に沿って電子が流れるようになる。ヘテロ接合界面に沿って流れた電子は、一対のp型領域12の間に存在するn型のGaN14を縦方向に流れる。一対のp型領域12の間を縦方向に流れた電子は、n型のGaN層6,4を縦方向に流れてドレイン電極56にながれる。
【0032】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【0033】
【図1】第1実施例の半導体基板の製造方法の第1段階を示す。
【図2】第1実施例の半導体基板の製造方法の第2段階を示す。
【図3】第1実施例の半導体基板の製造方法の第3段階を示す。
【図4】第1実施例の半導体基板の製造方法の第4段階を示す。
【図5】第2実施例の半導体基板の製造方法の第1段階を示す。
【図6】第2実施例の半導体基板の製造方法の第2段階を示す。
【図7】第2実施例の半導体基板の製造方法の第3段階を示す。
【図8】第2実施例の半導体基板の製造方法の第4段階を示す。
【図9】第1実施例の半導体装置の縦断面図を示す。
【図10】第2実施例の半導体装置の縦断面図を示す。
【図11】第3実施例の半導体装置の縦断面図を示す。
【図12】従来の半導体装置の縦断面図を示す。
【図13】従来の半導体基板の製造方法の第1段階を示す。
【図14】従来の半導体基板の製造方法の第2段階を示す。
【図15】従来の半導体基板の製造方法の第3段階を示す。
【図16】従来の半導体基板の製造方法の第4段階を示す。
【符号の説明】
【0034】
2、18:III族窒化物系化合物半導体基板
4:GaN基板
6:GaN層
7:アルミニウムを含むGaN層
8:マスク層
10:マグネシウムをアルミニウムの注入領域
11:マグネシウムの注入領域
12:p型領域
14:n型のGaN領域
【特許請求の範囲】
【請求項1】
平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板を製造する方法であり、
前記範囲内の少なくとも表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層の表面に、III族窒化物系化合物半導体を結晶成長させる工程を備えていることを特徴とするIII族窒化物系化合物半導体基板の製造方法。
【請求項2】
III族窒化物系化合物半導体層の前記範囲内にマグネシウムとアルミニウムの双方をイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項3】
アルミニウムを含むIII族窒化物系化合物半導体層の前記範囲内にマグネシウムをイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項4】
III族窒化物系化合物半導体の下層と上層が積層されたIII族窒化物系化合物半導体基板であり、
前記基板を平面視したときの限定された範囲では、前記下層がマグネシウムとアルミニウムの双方を含んでおり、
前記基板を平面視したときの前記範囲では、前記上層がマグネシウムを含んでいることを特徴とするIII族窒化物系化合物半導体基板。
【請求項1】
平面視したときの限定された範囲にp型領域が形成されているIII族窒化物系化合物半導体基板を製造する方法であり、
前記範囲内の少なくとも表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層の表面に、III族窒化物系化合物半導体を結晶成長させる工程を備えていることを特徴とするIII族窒化物系化合物半導体基板の製造方法。
【請求項2】
III族窒化物系化合物半導体層の前記範囲内にマグネシウムとアルミニウムの双方をイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項3】
アルミニウムを含むIII族窒化物系化合物半導体層の前記範囲内にマグネシウムをイオン注入することによって前記範囲内の表面近傍においてマグネシウムとアルミニウムの双方を含んでいるIII族窒化物系化合物半導体下層を準備する工程を備えていることを特徴とする請求項1に記載のIII族窒化物系化合物半導体基板の製造方法。
【請求項4】
III族窒化物系化合物半導体の下層と上層が積層されたIII族窒化物系化合物半導体基板であり、
前記基板を平面視したときの限定された範囲では、前記下層がマグネシウムとアルミニウムの双方を含んでおり、
前記基板を平面視したときの前記範囲では、前記上層がマグネシウムを含んでいることを特徴とするIII族窒化物系化合物半導体基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−34397(P2010−34397A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−196349(P2008−196349)
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000003207)トヨタ自動車株式会社 (59,920)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000003207)トヨタ自動車株式会社 (59,920)
【Fターム(参考)】
[ Back to top ]