プラズマＣＶＤ装置を用いた半導体装置の製造方法
【課題】プラズマＣＶＤ装置を用いた半導体装置の製造方法に関し、製膜室のクリーニング後に、仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入することを防ぐ方法を提供する。
【解決手段】プラズマＣＶＤ装置を用いた半導体装置の製造方法においては、仮製膜の際に結晶質シリコン薄膜を用いている。仮製膜の際に、結晶質シリコン薄膜を用いることで、堆積膜が半導体薄膜の膜中に取り込まれることを防ぐことが可能となった。
【解決手段】プラズマＣＶＤ装置を用いた半導体装置の製造方法においては、仮製膜の際に結晶質シリコン薄膜を用いている。仮製膜の際に、結晶質シリコン薄膜を用いることで、堆積膜が半導体薄膜の膜中に取り込まれることを防ぐことが可能となった。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ装置を用いた半導体装置の製造に関し、特に、クリーニング後の仮製膜の際の堆積膜の剥離を低減する製膜方法に関する。
【背景技術】
【０００２】
プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて製膜を行う場合、薄膜を形成する基板以外に、製膜室の内面にも膜が堆積する。製膜室の内面の堆積が進行すると、厚膜化した膜が剥がれ落ちて、製膜中の薄膜に混入することがある。堆積膜の混入は、基板に形成する膜の膜質の低下の原因の一つとなる。
【０００３】
そこで、プラズマＣＶＤ装置を用いて製膜を行う工程を有する製造ラインにおいては、堆積膜の混入を防ぐために、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行っている。
【０００４】
クリーニング方法としてプラズマエッチング用のガスを用いてクリーニングを行ったときは、エッチングによる反応生成物が製膜室中に残留することがある。また、物理的な除去によるクリーニングを行う際には、製膜室を大気開放する必要があるため、大気中の水分等が残留する。製膜室内にエッチングガスや水分等が残留すると、安定した製膜が困難になるため、クリーニング後に、仮製膜を行うという方法がある。プラズマ放電による製膜室の清浄化と、製膜室内面に膜をつけることで、製膜室内面からの不純物の放出を抑えることができるからである。
【０００５】
また、特許文献１には、堆積膜の混入を防ぐために、堆積膜が剥離しにくくなる方法として、反応室のプラズマ露出面上に、被覆材料をプラズマ溶射し、所望の表面粗さ特性を有する被膜を形成する方法が開示されている。形成された被膜は、付着の改善を実現するのに適した表面粗さ値（Ｒａ）を持つ。チャンバ面上の堆積物の付着を改善することによって、堆積物がチャンバ面で剥離したり、剥がれ落ちたりする傾向を抑えることができる旨が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１９９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法を用いた場合、製膜室の内部にプラズマ溶射する必要があるため、プラズマＣＶＤ装置とは別のプラズマ溶射装置が必要となる。
【０００８】
一方、プラズマＣＶＤ装置のクリーニング後に、製膜用のガスを用いて仮製膜を行った場合、厚膜化していなくても、堆積膜の剥がれ落ちが発生するという問題があることがわかった。
【０００９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、プラズマＣＶＤ装置を用いた半導体装置の製造方法に関し、製膜室のクリーニング後に、仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入することを防ぐことを目的としている。
【課題を解決するための手段】
【００１０】
本発明にかかわるプラズマＣＶＤ装置を用いた半導体装置の製造方法は、プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有するものである。
【００１１】
本発明にかかわる半導体装置の製造方法は、プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有することを特徴とする。
【００１２】
本発明にかかわる半導体装置は、光電変換素子であることを特徴とする。
【００１３】
本発明にかかわる半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有することを特徴とする。
【００１４】
本発明にかかわる仮製膜工程は、膜厚２５０ｎｍ以上４μｍ以下の膜を製膜することを特徴とする。
【００１５】
本発明にかかわる半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、光電変換素子は、第１構造体、第２構造体からなる積層型光電変換素子であることを特徴とする。
【００１６】
本発明にかかわる積層型光電変換素子は、第１構造体と第２構造体の間に中間層を有することを特徴とする。
【００１７】
本発明にかかわる中間層は、ＺｎＯからなることを特徴とする。
【発明の効果】
【００１８】
本発明に係るプラズマＣＶＤ装置を用いた半導体装置の製造方法は、クリーニング後に仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入するのを防ぐという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態を示すものであって、プラズマＣＶＤ装置の構成を示す図である。
【図２】本発明の第１の実施形態を示すものであって、光電変換素子の構造を示す断面図である。
【図３】本発明の第１の実施形態を示すものであって、半導体薄膜の製膜方法を示すフロー図である。
【図４】本発明の第１の実施形態を示すものであって、光電変換素子の変換効率を比較する図である。
【図５】本発明の第２の実施形態を示すものであって、積層型光電変換素子の構造を示す断面図である。
【図６】本発明の第２の実施形態を示すものであって、仮製膜に結晶質シリコン薄膜を用いた場合の、製膜回数と変換効率を示すものである。
【図７】本発明の第２の実施形態における比較例を示すものであって、仮製膜に非晶質シリコン薄膜を用いた場合の、製膜回数と変換効率を示すものである。
【発明を実施するための形態】
【００２０】
本発明者により、仮製膜の際に製膜した堆積膜が剥離するという課題について、さらに検討を行ったところ、仮製膜で堆積した膜と製膜室の内面との密着性に問題があることがわかった。本発明は、クリーニング後に、仮製膜を行った際の堆積膜が剥離し、光電変換素子を構成する半導体薄膜中に堆積膜が混入するという課題を解決するものである。
【００２１】
本願において、製膜室の内面とは、製膜室の内壁と、製膜室中にある構成部品表面を含むものである。また、半導体薄膜とは、プラズマＣＶＤ装置を用いて形成する膜を示し、光電変換素子とは、半導体薄膜を電極ではさみ込んだ構造を持つ素子を示す。
【００２２】
さらに、結晶質シリコン薄膜とは、いわゆる微結晶シリコン薄膜、マイクロクリスタルシリコン薄膜、または微結晶シリコン薄膜と非晶質シリコン薄膜が混合された薄膜を含むものである。また、仮製膜とは、いわゆるプリデポ（ｐｒｅ−ｄｅｐｏｓｉｔｉｏｎ）を含むものである。
【００２３】
（第１の実施の形態）
第１の実施の形態に係るプラズマＣＶＤ装置を用いた光電変換素子の製造方法について、図面を参照し説明すれば、以下のとおりである。
【００２４】
まず、図１を用いてプラズマＣＶＤ装置について説明し、次に図２を用いて光電変換素子の構造について説明し、次に図３を用いて光電変換素子を構成する半導体薄膜の製膜工程について説明する。
【００２５】
図１は、本発明に係るプラズマＣＶＤ装置の構成を示す図である。プラズマＣＶＤ装置には、製膜室１、ガス供給装置４およびガス配管５などのガス供給部、交流電源７および整合回路８などの電力供給部、排気配管９および真空ポンプ１０などの排気系が含まれる。製膜室１の内部には、カソード電極２およびアノード電極３から構成される電極対が配置されている。
【００２６】
製膜室１は、プラズマ処理を行うための空間であり、製膜室内の真空度は、製膜室１に接続された排気配管９を通じて排気されることにより調節される。これにより、製膜室１の内部を大気圧以下の圧力に保持することができる。
【００２７】
カソード電極２は、シャワープレート２１および母材２２から構成されている。シャワープレート２１には、短冊状のプレートにガスの流路となる複数のガス供給孔６が形成されている。また、カソード電極２は、整合回路８を通じて交流電源７に接続されている。交流電源７は、カソード電極２とアノード電極３との間に交流電力を供給するものであり、たとえばＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源である。
【００２８】
アノード電極３上には、基板１１が載置され、基板１１を加熱するためのヒータ１２がアノード電極中に設けられている。ヒータ１２には、ヒータ電源１３から電力が供給される。カソード電極２、アノード電極３の材料として、クリーニング時にエッチングされにくいアルミニウム合金を用いた。ステンレス鋼またはカーボンなどを用いてもよい。
【００２９】
ガスは、ガス供給装置４からでて、ガス配管５を通り、カソード電極２とアノード電極３との間に、複数のガス供給孔６から均一に供給される。ガス供給装置４は、製膜室１において、製膜を行う際には製膜用のプロセスガスを供給し、製膜室１のクリーニングを行う際にはエッチングガスを供給するものである。また、ガス供給装置４において、ガスの流量調整、および、ガスの供給開始または停止の調節が行われる。本実施の形態においては、プロセスガスとして、シラン等のシリコン系のガスを用い、エッチングガスとして、ＮＦ３などのフッ素系のガスを用いた。
【００３０】
カソード電極２とアノード電極３の電極対において放電されて、プラズマが発生させられることにより、基板１１上に製膜が行われる。なお、製膜を行った場合には、製膜室の内面にも堆積膜が形成される。
【００３１】
尚、図１にはアノードとカソードが地面に対して平行な場合のプラズマＣＶＤ装置について示したが、アノードとカソードは地面に対して垂直でもよい。また、アノードとカソードが、製膜室中に複数組ある構成としてもよい。
【００３２】
図２は、本実施の形態に係るシングル型の光電変換素子の構造を示す断面図である。ガラス基板３１上に第１電極３２が形成され、その上に、ｐ型非晶質シリコン層３３、非晶質シリコン光電変換層３４、ｎ型非晶質シリコン層３５を順次積層してなる半導体薄膜が形成されている。さらにその上に、第２電極３９を形成し、光電変換素子としている。第１電極３２としては、透明導電膜としてＳｎＯ２を用い、第２電極３９として、ＺｎＯとＡｇからなる金属膜を含む積層膜を用いた。
【００３３】
次に、第１の実施の形態を、実施例Ａ１を用いて具体的に説明する。
【００３４】
図３に、光電変換素子を構成する半導体薄膜の製膜工程のフロー図を示す。光電変換素子は、ガラス基板３１上に、第１電極３２を形成し、その後プラズマＣＶＤ装置を用いて半導体薄膜を形成し、第２電極３９を形成することで製造した。電極は、蒸着法、スパッタリング法等を用いて製膜することができる。本実施の形態においては、スパッタリング法を用いて製膜した。以下に、プラズマＣＶＤ装置を用いた半導体薄膜製膜工程について詳述する。
【００３５】
クリーニング工程Ｓ１（Ｓはステップを表す。以下同様）において、製膜室のクリーニングを行った。製造ラインにおいて、プラズマＣＶＤ装置を用いて連続して製膜を行う際には、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行う。本実施の形態においては、プラズマエッチング用のガスを用いてクリーニングを行った。エッチングガスとして、反応性エッチングを行うための反応性ガスであるＮＦ３と、反応性ガスを希釈するための希釈ガスとの混合ガスを用いた。フッ素系のガスであるＮＦ３を製膜室内に導入した状態でプラズマを発生させることにより、エッチング反応種であるフッ素ラジカルを生成させる。フッ素ラジカルとシリコン系堆積膜とが反応することにより、シリコン系堆積膜が気体となって除去される。
【００３６】
クリーニング方法としては、製膜室を大気開放し、製膜室の内面に付着した膜を物理的に取り除いても良い。電極等、堆積膜の影響の大きい構成部品については、別途、酸またはアルカリの薬液を用いて化学的に除去してもよい。
【００３７】
その後、仮製膜工程Ｓ２において、ダミー基板をプラズマＣＶＤ装置のカソード電極上に載置し、製膜用のガスを用いて仮製膜を行った。ダミー基板とは、仮製膜工程で用いる基板を示しており、繰り返し使用することも可能である。本実施の形態においては、ダミー基板として、ガラス基板を用いたが、ステンレス鋼等の金属基板を用いることも可能である。
【００３８】
仮製膜を行う際のプラズマ放電により、クリーニング工程Ｓ１で製膜室中に残留した不純物を清浄化することが可能となる。製膜室内の残留ガスが留まりやすい構成部品の表面に膜をつけることで、製膜室の内面からの不純物の放出を抑えることが可能となる。
【００３９】
実施例Ａ１として、結晶質シリコン薄膜の仮製膜を行った。混合ガスとしては、シランガス、水素ガスを含むガスを用いた。シランガスに対する水素ガスの流量比は約１００倍、製膜時の製膜室内の圧力は９００Ｐａ、パワー密度は０．１５Ｗ／ｃｍ２とした。
【００４０】
シランガスに対する水素ガスの流量比を小さくすると、結晶性シリコン薄膜の製膜速度を上げることができるがプラズマ放電が不安定になる。流量比を大きくするとプラズマ放電は安定するが、製膜速度が遅くなる。安定したプラズマ放電のもとで、適当な製膜速度を維持しながら仮製膜を行うためには、流量比は、３０倍〜１００倍が望ましい。
【００４１】
なお、ラマン分光法により測定される４８０ｎｍ−１におけるピークに対する５２０ｎｍ−１におけるピークのピーク強度比Ｉ５２０／Ｉ４８０を測定したところ、約５であった。良好な結晶化率を有しており、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜が形成されていることを確認した。
【００４２】
仮製膜する膜厚は、約１μｍとなるように設定した。膜厚は、２５０ｎｍ〜４μｍが望ましい。膜厚が薄すぎると、製膜室の内面からの不純物の放出をおさえることができない。また、仮製膜する膜厚が厚すぎると、その後の製膜による製膜室の内面の堆積膜が厚くなるのが早く、次のクリーニングを行うまでの期間が短くなるため、プラズマＣＶＤ装置を製造ライン等で使用するには、好ましくないからである。さらに望ましくは、８００ｎｍ〜２μｍの膜厚である。製膜室の内面を、ほぼ完全に被覆することができ、かつ、必要以上に厚膜化していないため、製膜ガス、製膜時間等の無駄を防ぐことも可能となる。仮製膜後、ダミー基板の搬出を行った。
【００４３】
その後、半導体薄膜製膜工程Ｓ３において、ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５を順次積層してなる半導体薄膜を製膜し、図２を用いて説明した非晶質シリコンのシングル型光電変換素子を作製した。製膜装置として、図１を用いて説明したプラズマＣＶＤ装置を用いた。基板は、第１電極３２が形成されたガラス基板３１を用いた。
【００４４】
ｐ型非晶質シリコン層３３は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２００Ｐａ以上３０００Ｐａ以下であることが望ましく、本実施の形態では５００Ｐａとした。
カソード電極の単位面積あたりのパワー密度は０．０１Ｗ／ｃｍ２以上０．３Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１Ｗ／ｃｍ２とした。製膜室内に導入される混合ガスとしては、たとえば、シラン、水素、ジボランを含むガスを利用できる。シランガスに対する水素ガスの流量比は、５倍から３０倍程度が望ましく、本実施の形態では１０倍とした。ｐ型非晶質層３３の厚さは、２ｎｍ以上５０ｎｍ以下が望ましく、本実施の形態では１０ｎｍとした。
【００４５】
i型非晶質シリコン層３４は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、ｐ型非晶質シリコン層３３と同じとし、製膜室内に導入される混合ガスとして、シランガス、水素ガスを含むガスを利用した。また、i型非晶質シリコン層３４の厚さは、１００ｎｍ以上５００ｎｍ以下が望ましく、本実施の形態では３２０ｎｍとした。
i型非晶質シリコン層３４としては、i型非晶質シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。
【００４６】
ｎ型非晶質シリコン層３５は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、ｐ型非晶質シリコン層３３と同じとし、製膜室内に導入される混合ガスとして、シラン、水素、フォスフィンを含むガスを利用した。また、ｎ型非晶質シリコン層３５の厚さは、２ｎｍ以上５０ｎｍ以下が望ましく、本実施の形態では２０ｎｍとした。
【００４７】
半導体薄膜の製膜後、基板を搬出した。この上に第２電極層３９を製膜すると、光電変換素子が形成される。
【００４８】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、シリコンカーバイド、シリコンゲルマニウムなどの合金材料からなる層で形成されていてもよい。また、異なる複数の薄膜を積層したものでもよい。
【００４９】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、同じ製膜室で各層を連続して製膜を行った。製膜室から基板を出し入れする時間が不要となるため、製膜時間を短縮することが可能となる。さらに、複数の製膜室を必要としないため、プラズマＣＶＤ装置の小型化が可能となるという利点も有する。
【００５０】
次に、比較例Ｂ１について説明する。実施例Ａ１と比較例Ｂ１の違いは、仮製膜工程において製膜する膜が、結晶質シリコン薄膜であるか、非晶質シリコン薄膜であるかである。通常、仮製膜を行う場合には、仮製膜後に製膜する膜と製膜条件が近い膜を製膜することが多い。本実施の形態においては、図２に示したように、まずｐ型非晶質シリコン層３３を形成する。よって、非晶質シリコン薄膜を仮製膜する場合を比較例とした。なお、図３の製膜工程のフロー図において、クリーニング工程Ｓ１と半導体薄膜製膜工程Ｓ３は、実施例Ａ１と同様である。
【００５１】
比較例Ｂ１として、図３の仮製膜工程Ｓ２において、非晶質シリコン薄膜の仮製膜を行った。シランガスに対する水素ガスの流量比は約１０倍、製膜時の製膜室内の圧力は５００Ｐａ、パワー密度は０．０６Ｗ／ｃｍ２とした。仮製膜する膜厚は、実施例Ａ１と同様に約１μｍとなるように設定した。
【００５２】
次に、半導体薄膜製膜工程Ｓ３において形成した、実施例Ａ１と比較例Ｂ１の半導体薄膜を、明視野顕微鏡を用いて比較したところ、面内に吸収率の異なる箇所があることが確認できた。吸収率の異なる箇所は、比較例Ｂ１より実施例Ａ１の半導体薄膜の方が少なかった。この吸収率の異なる箇所は、仮製膜工程で仮製膜した際に製膜室の内面についた堆積膜が剥離し、半導体薄膜中に取り込まれたものと推測される。
【００５３】
そこで、実施例Ａ１で仮製膜した結晶性シリコン薄膜と、比較例Ｂ１で仮製膜した非晶質シリコン薄膜のそれぞれの密着性を測るために、テープ剥離試験を行った。ここで行ったテープ剥離試験とは、膜面に粘着性を有するテープを貼り付け、膜面と１８０℃の方向に強く引き剥がすことによって、どの程度膜が剥離するかを調べる試験である。カソード上に、基板として、製膜室の壁面と同じ材料であるステンレス鋼の基板を載置し、結晶性シリコン薄膜と、非晶質シリコン薄膜を、それぞれ製膜した。実施例Ａ１、比較例Ｂ１の仮製膜工程Ｓ２と同じ製膜条件をそれぞれ用いて、膜厚は３００ｎｍとした。製膜後、テープ試験を行った。テープとして、カプトンテープ（イー アイ デュポン ドゥ ヌムール アンド カンパニーの登録商標）を用いた。テープ試験後、テープの目視検査を行ったところ、非晶質シリコン薄膜はテープに付着していた。これに対し、結晶質シリコン薄膜には、膜は全く見られず、結晶性シリコン薄膜の方が、高い密着性を有していることが確認された。
【００５４】
結晶性シリコン薄膜は、非晶質シリコン薄膜と比較し、同じ膜厚を製膜する際に要する時間が約１／３であった。製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行っていることに対し、結晶質シリコン薄膜は連続波で製膜を行っているからである。
【００５５】
製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行う必要があるが、結晶質シリコン薄膜は連続波で製膜を行うことができるからである。よって、同じ膜厚を製膜する場合には、結晶質シリコン薄膜のほうが短い製膜時間で製膜することができることになる。また、同じ製膜時間の製膜を行う場合には、非晶質シリコン薄膜のほうが膜厚を厚くすることができることになる。仮製膜工程Ｓ２においては、製膜室の内面につける膜厚を厚くすることで、製膜室の内面からの不純物の放出をおさえるという効果を得ることができる。
【００５６】
なお、図３を用いて説明した半導体薄膜製膜工程は、クリーニング工程Ｓ１、仮製膜工程Ｓ２、半導体薄膜製膜工程Ｓ３の各工程を繰り返し行う必然性はなく、クリーニング工程Ｓ１、仮製膜工程Ｓ２の後、半導体薄膜製膜工程Ｓ３のみを繰り返し行ってもよい。
【００５７】
また、クリーニング工程Ｓ１、仮製膜工程Ｓ２、半導体薄膜製膜工程Ｓ３の間に、製膜室内の窒素パージ、水素プラズマ処理等の製膜室の状態を安定させるための処理を行っても良い。
【００５８】
次に、実施例Ａ２、比較例Ｂ２について説明する。
【００５９】
半導体薄膜製膜工程Ｓ３で製膜する膜を、ｐ型結晶質シリコン層、i型結晶質シリコン層、ｎ型結晶質シリコン層とした結晶質光電変換素子を作製して、上記と同様の比較を行った。膜厚は、それぞれ、４０ｎｍ、２μｍ、４０ｎｍとした。実施例Ａ２として、仮製膜工程Ｓ２で結晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程Ｓ３で上記の結晶質シリコン光電変換素子を作製した。さらに、仮製膜工程Ｓ２で比較例Ｂ２として非晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程Ｓ３で上記の結晶質シリコン光電変換素子を作製した。明視野顕微鏡を用いて比較したところ、実施例Ａ２のほうが、比較例Ｂ２よりも膜中の異物が少なかった。
【００６０】
図４に、実施例Ａ１、実施例Ａ２、比較例Ｂ１、比較例Ｂ２の変換効率の比を示す。いずれも５サンプル作製し、変換効率の平均値をとった。実施例Ａ１、実施例Ａ２の値は、それぞれ比較例Ｂ１、比較例Ｂ２の変換効率を１００としたときの比で示している。
実施例Ａ１のほうが、実施例Ｂ１よりも値が大きいことから、半導体薄膜製膜工程Ｓ３において、非晶質シリコン光電変換素子を製膜した場合のほうが、結晶質シリコン光電変換素子を製膜した場合と比較して、変換効率が大きく向上することがわかった。これは、非晶質シリコン光電変換素子は半導体薄膜の膜厚が薄いため、膜中の異物によるリークがおこりやすく、変換効率への影響が大きくなるためと推測される。
【００６１】
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。
【００６２】
（第２の実施の形態）
第２の実施の形態として、半導体薄膜製膜工程において、積層型光電変換素子を形成した場合について、以下に説明する。
【００６３】
図５は、本実施の形態に係る積層型光電変換素子の構造を示す断面図である。ガラス基板３１上に第１電極３２が形成され、その上に、ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５を順次積層してなる第１ｐｉｎ構造積層体４１が形成されている。続いて、ｐ型結晶質シリコン層３６、i型結晶質シリコン層３７、ｎ型結晶質シリコン層３８を順次積層してなる、第２ｐｉｎ構造積層体４２を形成した。さらにその上に、第２電極３９を形成し、積層型光電変換素子としている。第１電極３２としては、透明導電膜としてＳｎＯ２を用い、第２電極３９として、ＺｎＯとＡｇからなる金属膜を含む積層膜を用いた。
【００６４】
次に、図５に示した積層型光電変換素子の第１ｐｉｎ構造積層体４１の形成方法について詳述する。製膜装置として、図１を用いて説明したプラズマＣＶＤ装置を用いた。
【００６５】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５の製膜条件は、第１の実施の形態で説明したシングル型の非晶質シリコン光電変換素子と同じである。ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、同じ製膜室で連続して製膜を行った。
【００６６】
次に、積層型光電変換素子の第２ｐｉｎ構造積層体４２の形成方法について詳述する。
【００６７】
ｐ型結晶質シリコン層３６は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施の形態では８００Ｐａとした。カソード電極の単位面積あたりのパワー密度は０．０１Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１５Ｗ／ｃｍ２とした。シランガスに対する水素ガスの流量比は、１００倍から３００倍程度が望ましく、本実施の形態では２００倍とした。製膜室内に導入される混合ガス、ｐ型結晶質シリコン層３６の厚さは、ｐ型非晶質シリコン層３３と同じである。
【００６８】
i型結晶質シリコン層３７は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施の形態では１６００Ｐａとした。パワー密度は０．０２Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１５Ｗ／ｃｍ２とした。シランガスに対する水素ガスの流量比は、３０倍から１００倍程度が望ましく、本実施の形態では８０倍とした。i型結晶質シリコン層３７の厚さは、０．５μｍ以上２０μｍ以下が好ましく、本実施の形態では２μｍとした。製膜室内に導入される混合ガスの種類は、非晶質シリコン光電変換層３４と同じである。i型結晶質シリコン層３７としては、i型結晶質シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。
【００６９】
ｎ型結晶質シリコン層３８は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比、厚さはｎ型非晶質シリコン層３５と同じである。混合ガスとして、シラン、水素、フォスフィンを含むガスを使用した。
【００７０】
ｐ型結晶質シリコン層３６、結晶質シリコン光電変換層３７、およびｎ型結晶質シリコン層３８は、同じ製膜室で連続して製膜を行った。
【００７１】
次に、第２の実施の形態を、実施例Ａ３、及び比較例Ｂ３を用いて具体的に説明する。実施例Ａ３と比較例Ｂ３の違いは、仮製膜工程Ｓ２において仮製膜する膜が、結晶性シリコン薄膜であるか、非晶質シリコン薄膜であるかである。
【００７２】
クリーニング工程Ｓ１は、第１の実施の形態において説明したものと同じである。
【００７３】
その後、仮製膜工程Ｓ２において、ダミー基板を入れて、実施例Ａ３は結晶性シリコン薄膜を仮製膜し、比較例Ｂ３は非晶質シリコン薄膜を仮製膜した。それぞれの製膜条件、膜厚は、第１の実施の形態における実施例Ａ１、比較例Ｂ１と同じである。
【００７４】
その後、半導体薄膜製膜工程Ｓ３において、実施例Ａ３、比較例Ｂ３のいずれも、図５の積層型光電変換素子を構成する半導体薄膜の製膜を行った。基板として、第１電極層３２が形成されたガラス基板を用いた。半導体薄膜の製膜後、第２電極層３９を形成し、積層型光電変換素子とし、変換効率の測定を行った。基板を変えて、半導体薄膜の製膜、第２電極層３９の形成、変換効率の測定を繰り返し行った。
【００７５】
図６に、実施例Ａ３の半導体薄膜を製膜した製膜回数と、第２電極層を形成し積層型光電変換素子としたときの変換効率を示し、図７に、比較例Ｂ３の半導体薄膜を製膜した製膜回数と、そのときの変換効率を示す。変換効率は、ほぼ安定した値となったときを基準値１００とし、基準値に対する比率で示している。図６、図７より、実施例Ａ３では、４回目の製膜でほぼ基準値の変換効率が得られているが、比較例Ｂ３では、基準値の変換効率が得られるまでに９回かかっていることがわかる。実施例Ａ３と、比較例Ｂ３とを比較することにより、仮製膜工程Ｓ２において、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜の仮製膜を行ったほうが、基準値の変換効率が得られるまでに必要な製膜回数が少ないことがわかる。
【００７６】
比較例Ｂ３で、１回目から９回目に製膜した半導体薄膜の光学顕微鏡観察を行ったところ、膜中に多くの異物を含んでいることがわかった。非晶質シリコン薄膜は、結晶性シリコン薄膜と比較して、製膜室の主な構成部材であるステンレス鋼との密着性が低い。よって、構成部材から剥離した仮製膜時の膜が、半導体薄膜の中に取り込まれたと考えられる。さらに、特に多くの異物が確認された３回目から６回目の積層型光電変換素子の変換効率の各成分の分析を行ったところ、開放電圧（Ｖoc）の値が低く、膜中の異物により、第１電極と第２電極の間で微小リークがおこっていると推測される。
【００７７】
なお、本実施の形態においては、積層型光電変換素子の場合について述べたが、第１、第２、第３のｐｉｎ構造体からなるトリプル型の光電変換素子でもよい。
【００７８】
また、積層型光電変換素子の各構造体の間に中間層を挿入してもよい。中間層の材料としては、ＳｉＮ、ＳｉＣ、ＺｎＯ等をあげることができる。仮製膜工程Ｓ２において仮製膜する膜が、非晶質シリコン薄膜ではなく結晶質シリコン薄膜にしたことによる変換効率の変化は、中間層を挿入した場合により大きな向上が得られた。特に、中間層としてＺｎＯを用いた場合に、より大きな向上が得られた。これは、半導体薄膜に異物があった場合、第１電極と第２電極がつながることで発生していた微小リークが、第１電極中間層、第２電極と中間層がつながることでも発生することになるため、異物による影響を受けやすくなるためと推測される。
【００７９】
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。
【００８０】
以上、具体的に説明を行ったが、本発明はそれらに限定されるものではない。レーザ等を用いて集積を行った、集積型光電変換素子についても同様の効果を得ることができる。また、上述した実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８１】
本発明に係る半導体装置の製造方法は、プラズマＣＶＤ装置を用いた半導体装置の製造に広く適用することができる。
【符号の説明】
【００８２】
１ 製膜室
２ カソード電極
２１ シャワープレート
２２ 母材
３ アノード電極
４ ガス供給装置
５ ガス配管
６ ガス供給孔
７ 交流電源
８ 整合回路
９ 排気配管
１０ 真空ポンプ
１１ 基板
１２ ヒータ
１３ ヒータ電源
３０ 基板
３１ ガラス基板
３２ 第１電極
３３ ｐ型非晶質シリコン層
３４ ｉ型非晶質シリコン層
３５ ｎ型非晶質シリコン層
３６ ｐ型結晶質シリコン層
３７ ｉ型結晶質シリコン層
３８ ｎ型結晶質シリコン層
３９ 第２電極
４１ 第１ｐｉｎ構造積層体
４２ 第２ｐｉｎ構造積層体
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ装置を用いた半導体装置の製造に関し、特に、クリーニング後の仮製膜の際の堆積膜の剥離を低減する製膜方法に関する。
【背景技術】
【０００２】
プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて製膜を行う場合、薄膜を形成する基板以外に、製膜室の内面にも膜が堆積する。製膜室の内面の堆積が進行すると、厚膜化した膜が剥がれ落ちて、製膜中の薄膜に混入することがある。堆積膜の混入は、基板に形成する膜の膜質の低下の原因の一つとなる。
【０００３】
そこで、プラズマＣＶＤ装置を用いて製膜を行う工程を有する製造ラインにおいては、堆積膜の混入を防ぐために、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行っている。
【０００４】
クリーニング方法としてプラズマエッチング用のガスを用いてクリーニングを行ったときは、エッチングによる反応生成物が製膜室中に残留することがある。また、物理的な除去によるクリーニングを行う際には、製膜室を大気開放する必要があるため、大気中の水分等が残留する。製膜室内にエッチングガスや水分等が残留すると、安定した製膜が困難になるため、クリーニング後に、仮製膜を行うという方法がある。プラズマ放電による製膜室の清浄化と、製膜室内面に膜をつけることで、製膜室内面からの不純物の放出を抑えることができるからである。
【０００５】
また、特許文献１には、堆積膜の混入を防ぐために、堆積膜が剥離しにくくなる方法として、反応室のプラズマ露出面上に、被覆材料をプラズマ溶射し、所望の表面粗さ特性を有する被膜を形成する方法が開示されている。形成された被膜は、付着の改善を実現するのに適した表面粗さ値（Ｒａ）を持つ。チャンバ面上の堆積物の付着を改善することによって、堆積物がチャンバ面で剥離したり、剥がれ落ちたりする傾向を抑えることができる旨が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１９９５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法を用いた場合、製膜室の内部にプラズマ溶射する必要があるため、プラズマＣＶＤ装置とは別のプラズマ溶射装置が必要となる。
【０００８】
一方、プラズマＣＶＤ装置のクリーニング後に、製膜用のガスを用いて仮製膜を行った場合、厚膜化していなくても、堆積膜の剥がれ落ちが発生するという問題があることがわかった。
【０００９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、プラズマＣＶＤ装置を用いた半導体装置の製造方法に関し、製膜室のクリーニング後に、仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入することを防ぐことを目的としている。
【課題を解決するための手段】
【００１０】
本発明にかかわるプラズマＣＶＤ装置を用いた半導体装置の製造方法は、プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有するものである。
【００１１】
本発明にかかわる半導体装置の製造方法は、プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、クリーニング工程の後、製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、仮製膜工程の後、製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有することを特徴とする。
【００１２】
本発明にかかわる半導体装置は、光電変換素子であることを特徴とする。
【００１３】
本発明にかかわる半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有することを特徴とする。
【００１４】
本発明にかかわる仮製膜工程は、膜厚２５０ｎｍ以上４μｍ以下の膜を製膜することを特徴とする。
【００１５】
本発明にかかわる半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、光電変換素子は、第１構造体、第２構造体からなる積層型光電変換素子であることを特徴とする。
【００１６】
本発明にかかわる積層型光電変換素子は、第１構造体と第２構造体の間に中間層を有することを特徴とする。
【００１７】
本発明にかかわる中間層は、ＺｎＯからなることを特徴とする。
【発明の効果】
【００１８】
本発明に係るプラズマＣＶＤ装置を用いた半導体装置の製造方法は、クリーニング後に仮製膜を行った際に堆積する膜の剥離を防ぎ、半導体薄膜中に堆積膜が混入するのを防ぐという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態を示すものであって、プラズマＣＶＤ装置の構成を示す図である。
【図２】本発明の第１の実施形態を示すものであって、光電変換素子の構造を示す断面図である。
【図３】本発明の第１の実施形態を示すものであって、半導体薄膜の製膜方法を示すフロー図である。
【図４】本発明の第１の実施形態を示すものであって、光電変換素子の変換効率を比較する図である。
【図５】本発明の第２の実施形態を示すものであって、積層型光電変換素子の構造を示す断面図である。
【図６】本発明の第２の実施形態を示すものであって、仮製膜に結晶質シリコン薄膜を用いた場合の、製膜回数と変換効率を示すものである。
【図７】本発明の第２の実施形態における比較例を示すものであって、仮製膜に非晶質シリコン薄膜を用いた場合の、製膜回数と変換効率を示すものである。
【発明を実施するための形態】
【００２０】
本発明者により、仮製膜の際に製膜した堆積膜が剥離するという課題について、さらに検討を行ったところ、仮製膜で堆積した膜と製膜室の内面との密着性に問題があることがわかった。本発明は、クリーニング後に、仮製膜を行った際の堆積膜が剥離し、光電変換素子を構成する半導体薄膜中に堆積膜が混入するという課題を解決するものである。
【００２１】
本願において、製膜室の内面とは、製膜室の内壁と、製膜室中にある構成部品表面を含むものである。また、半導体薄膜とは、プラズマＣＶＤ装置を用いて形成する膜を示し、光電変換素子とは、半導体薄膜を電極ではさみ込んだ構造を持つ素子を示す。
【００２２】
さらに、結晶質シリコン薄膜とは、いわゆる微結晶シリコン薄膜、マイクロクリスタルシリコン薄膜、または微結晶シリコン薄膜と非晶質シリコン薄膜が混合された薄膜を含むものである。また、仮製膜とは、いわゆるプリデポ（ｐｒｅ−ｄｅｐｏｓｉｔｉｏｎ）を含むものである。
【００２３】
（第１の実施の形態）
第１の実施の形態に係るプラズマＣＶＤ装置を用いた光電変換素子の製造方法について、図面を参照し説明すれば、以下のとおりである。
【００２４】
まず、図１を用いてプラズマＣＶＤ装置について説明し、次に図２を用いて光電変換素子の構造について説明し、次に図３を用いて光電変換素子を構成する半導体薄膜の製膜工程について説明する。
【００２５】
図１は、本発明に係るプラズマＣＶＤ装置の構成を示す図である。プラズマＣＶＤ装置には、製膜室１、ガス供給装置４およびガス配管５などのガス供給部、交流電源７および整合回路８などの電力供給部、排気配管９および真空ポンプ１０などの排気系が含まれる。製膜室１の内部には、カソード電極２およびアノード電極３から構成される電極対が配置されている。
【００２６】
製膜室１は、プラズマ処理を行うための空間であり、製膜室内の真空度は、製膜室１に接続された排気配管９を通じて排気されることにより調節される。これにより、製膜室１の内部を大気圧以下の圧力に保持することができる。
【００２７】
カソード電極２は、シャワープレート２１および母材２２から構成されている。シャワープレート２１には、短冊状のプレートにガスの流路となる複数のガス供給孔６が形成されている。また、カソード電極２は、整合回路８を通じて交流電源７に接続されている。交流電源７は、カソード電極２とアノード電極３との間に交流電力を供給するものであり、たとえばＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源である。
【００２８】
アノード電極３上には、基板１１が載置され、基板１１を加熱するためのヒータ１２がアノード電極中に設けられている。ヒータ１２には、ヒータ電源１３から電力が供給される。カソード電極２、アノード電極３の材料として、クリーニング時にエッチングされにくいアルミニウム合金を用いた。ステンレス鋼またはカーボンなどを用いてもよい。
【００２９】
ガスは、ガス供給装置４からでて、ガス配管５を通り、カソード電極２とアノード電極３との間に、複数のガス供給孔６から均一に供給される。ガス供給装置４は、製膜室１において、製膜を行う際には製膜用のプロセスガスを供給し、製膜室１のクリーニングを行う際にはエッチングガスを供給するものである。また、ガス供給装置４において、ガスの流量調整、および、ガスの供給開始または停止の調節が行われる。本実施の形態においては、プロセスガスとして、シラン等のシリコン系のガスを用い、エッチングガスとして、ＮＦ３などのフッ素系のガスを用いた。
【００３０】
カソード電極２とアノード電極３の電極対において放電されて、プラズマが発生させられることにより、基板１１上に製膜が行われる。なお、製膜を行った場合には、製膜室の内面にも堆積膜が形成される。
【００３１】
尚、図１にはアノードとカソードが地面に対して平行な場合のプラズマＣＶＤ装置について示したが、アノードとカソードは地面に対して垂直でもよい。また、アノードとカソードが、製膜室中に複数組ある構成としてもよい。
【００３２】
図２は、本実施の形態に係るシングル型の光電変換素子の構造を示す断面図である。ガラス基板３１上に第１電極３２が形成され、その上に、ｐ型非晶質シリコン層３３、非晶質シリコン光電変換層３４、ｎ型非晶質シリコン層３５を順次積層してなる半導体薄膜が形成されている。さらにその上に、第２電極３９を形成し、光電変換素子としている。第１電極３２としては、透明導電膜としてＳｎＯ２を用い、第２電極３９として、ＺｎＯとＡｇからなる金属膜を含む積層膜を用いた。
【００３３】
次に、第１の実施の形態を、実施例Ａ１を用いて具体的に説明する。
【００３４】
図３に、光電変換素子を構成する半導体薄膜の製膜工程のフロー図を示す。光電変換素子は、ガラス基板３１上に、第１電極３２を形成し、その後プラズマＣＶＤ装置を用いて半導体薄膜を形成し、第２電極３９を形成することで製造した。電極は、蒸着法、スパッタリング法等を用いて製膜することができる。本実施の形態においては、スパッタリング法を用いて製膜した。以下に、プラズマＣＶＤ装置を用いた半導体薄膜製膜工程について詳述する。
【００３５】
クリーニング工程Ｓ１（Ｓはステップを表す。以下同様）において、製膜室のクリーニングを行った。製造ラインにおいて、プラズマＣＶＤ装置を用いて連続して製膜を行う際には、定期的に、製膜室の内面の堆積膜を除去するクリーニングを行う。本実施の形態においては、プラズマエッチング用のガスを用いてクリーニングを行った。エッチングガスとして、反応性エッチングを行うための反応性ガスであるＮＦ３と、反応性ガスを希釈するための希釈ガスとの混合ガスを用いた。フッ素系のガスであるＮＦ３を製膜室内に導入した状態でプラズマを発生させることにより、エッチング反応種であるフッ素ラジカルを生成させる。フッ素ラジカルとシリコン系堆積膜とが反応することにより、シリコン系堆積膜が気体となって除去される。
【００３６】
クリーニング方法としては、製膜室を大気開放し、製膜室の内面に付着した膜を物理的に取り除いても良い。電極等、堆積膜の影響の大きい構成部品については、別途、酸またはアルカリの薬液を用いて化学的に除去してもよい。
【００３７】
その後、仮製膜工程Ｓ２において、ダミー基板をプラズマＣＶＤ装置のカソード電極上に載置し、製膜用のガスを用いて仮製膜を行った。ダミー基板とは、仮製膜工程で用いる基板を示しており、繰り返し使用することも可能である。本実施の形態においては、ダミー基板として、ガラス基板を用いたが、ステンレス鋼等の金属基板を用いることも可能である。
【００３８】
仮製膜を行う際のプラズマ放電により、クリーニング工程Ｓ１で製膜室中に残留した不純物を清浄化することが可能となる。製膜室内の残留ガスが留まりやすい構成部品の表面に膜をつけることで、製膜室の内面からの不純物の放出を抑えることが可能となる。
【００３９】
実施例Ａ１として、結晶質シリコン薄膜の仮製膜を行った。混合ガスとしては、シランガス、水素ガスを含むガスを用いた。シランガスに対する水素ガスの流量比は約１００倍、製膜時の製膜室内の圧力は９００Ｐａ、パワー密度は０．１５Ｗ／ｃｍ２とした。
【００４０】
シランガスに対する水素ガスの流量比を小さくすると、結晶性シリコン薄膜の製膜速度を上げることができるがプラズマ放電が不安定になる。流量比を大きくするとプラズマ放電は安定するが、製膜速度が遅くなる。安定したプラズマ放電のもとで、適当な製膜速度を維持しながら仮製膜を行うためには、流量比は、３０倍〜１００倍が望ましい。
【００４１】
なお、ラマン分光法により測定される４８０ｎｍ−１におけるピークに対する５２０ｎｍ−１におけるピークのピーク強度比Ｉ５２０／Ｉ４８０を測定したところ、約５であった。良好な結晶化率を有しており、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜が形成されていることを確認した。
【００４２】
仮製膜する膜厚は、約１μｍとなるように設定した。膜厚は、２５０ｎｍ〜４μｍが望ましい。膜厚が薄すぎると、製膜室の内面からの不純物の放出をおさえることができない。また、仮製膜する膜厚が厚すぎると、その後の製膜による製膜室の内面の堆積膜が厚くなるのが早く、次のクリーニングを行うまでの期間が短くなるため、プラズマＣＶＤ装置を製造ライン等で使用するには、好ましくないからである。さらに望ましくは、８００ｎｍ〜２μｍの膜厚である。製膜室の内面を、ほぼ完全に被覆することができ、かつ、必要以上に厚膜化していないため、製膜ガス、製膜時間等の無駄を防ぐことも可能となる。仮製膜後、ダミー基板の搬出を行った。
【００４３】
その後、半導体薄膜製膜工程Ｓ３において、ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５を順次積層してなる半導体薄膜を製膜し、図２を用いて説明した非晶質シリコンのシングル型光電変換素子を作製した。製膜装置として、図１を用いて説明したプラズマＣＶＤ装置を用いた。基板は、第１電極３２が形成されたガラス基板３１を用いた。
【００４４】
ｐ型非晶質シリコン層３３は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２００Ｐａ以上３０００Ｐａ以下であることが望ましく、本実施の形態では５００Ｐａとした。
カソード電極の単位面積あたりのパワー密度は０．０１Ｗ／ｃｍ２以上０．３Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１Ｗ／ｃｍ２とした。製膜室内に導入される混合ガスとしては、たとえば、シラン、水素、ジボランを含むガスを利用できる。シランガスに対する水素ガスの流量比は、５倍から３０倍程度が望ましく、本実施の形態では１０倍とした。ｐ型非晶質層３３の厚さは、２ｎｍ以上５０ｎｍ以下が望ましく、本実施の形態では１０ｎｍとした。
【００４５】
i型非晶質シリコン層３４は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、ｐ型非晶質シリコン層３３と同じとし、製膜室内に導入される混合ガスとして、シランガス、水素ガスを含むガスを利用した。また、i型非晶質シリコン層３４の厚さは、１００ｎｍ以上５００ｎｍ以下が望ましく、本実施の形態では３２０ｎｍとした。
i型非晶質シリコン層３４としては、i型非晶質シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。
【００４６】
ｎ型非晶質シリコン層３５は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比は、ｐ型非晶質シリコン層３３と同じとし、製膜室内に導入される混合ガスとして、シラン、水素、フォスフィンを含むガスを利用した。また、ｎ型非晶質シリコン層３５の厚さは、２ｎｍ以上５０ｎｍ以下が望ましく、本実施の形態では２０ｎｍとした。
【００４７】
半導体薄膜の製膜後、基板を搬出した。この上に第２電極層３９を製膜すると、光電変換素子が形成される。
【００４８】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、シリコンカーバイド、シリコンゲルマニウムなどの合金材料からなる層で形成されていてもよい。また、異なる複数の薄膜を積層したものでもよい。
【００４９】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、同じ製膜室で各層を連続して製膜を行った。製膜室から基板を出し入れする時間が不要となるため、製膜時間を短縮することが可能となる。さらに、複数の製膜室を必要としないため、プラズマＣＶＤ装置の小型化が可能となるという利点も有する。
【００５０】
次に、比較例Ｂ１について説明する。実施例Ａ１と比較例Ｂ１の違いは、仮製膜工程において製膜する膜が、結晶質シリコン薄膜であるか、非晶質シリコン薄膜であるかである。通常、仮製膜を行う場合には、仮製膜後に製膜する膜と製膜条件が近い膜を製膜することが多い。本実施の形態においては、図２に示したように、まずｐ型非晶質シリコン層３３を形成する。よって、非晶質シリコン薄膜を仮製膜する場合を比較例とした。なお、図３の製膜工程のフロー図において、クリーニング工程Ｓ１と半導体薄膜製膜工程Ｓ３は、実施例Ａ１と同様である。
【００５１】
比較例Ｂ１として、図３の仮製膜工程Ｓ２において、非晶質シリコン薄膜の仮製膜を行った。シランガスに対する水素ガスの流量比は約１０倍、製膜時の製膜室内の圧力は５００Ｐａ、パワー密度は０．０６Ｗ／ｃｍ２とした。仮製膜する膜厚は、実施例Ａ１と同様に約１μｍとなるように設定した。
【００５２】
次に、半導体薄膜製膜工程Ｓ３において形成した、実施例Ａ１と比較例Ｂ１の半導体薄膜を、明視野顕微鏡を用いて比較したところ、面内に吸収率の異なる箇所があることが確認できた。吸収率の異なる箇所は、比較例Ｂ１より実施例Ａ１の半導体薄膜の方が少なかった。この吸収率の異なる箇所は、仮製膜工程で仮製膜した際に製膜室の内面についた堆積膜が剥離し、半導体薄膜中に取り込まれたものと推測される。
【００５３】
そこで、実施例Ａ１で仮製膜した結晶性シリコン薄膜と、比較例Ｂ１で仮製膜した非晶質シリコン薄膜のそれぞれの密着性を測るために、テープ剥離試験を行った。ここで行ったテープ剥離試験とは、膜面に粘着性を有するテープを貼り付け、膜面と１８０℃の方向に強く引き剥がすことによって、どの程度膜が剥離するかを調べる試験である。カソード上に、基板として、製膜室の壁面と同じ材料であるステンレス鋼の基板を載置し、結晶性シリコン薄膜と、非晶質シリコン薄膜を、それぞれ製膜した。実施例Ａ１、比較例Ｂ１の仮製膜工程Ｓ２と同じ製膜条件をそれぞれ用いて、膜厚は３００ｎｍとした。製膜後、テープ試験を行った。テープとして、カプトンテープ（イー アイ デュポン ドゥ ヌムール アンド カンパニーの登録商標）を用いた。テープ試験後、テープの目視検査を行ったところ、非晶質シリコン薄膜はテープに付着していた。これに対し、結晶質シリコン薄膜には、膜は全く見られず、結晶性シリコン薄膜の方が、高い密着性を有していることが確認された。
【００５４】
結晶性シリコン薄膜は、非晶質シリコン薄膜と比較し、同じ膜厚を製膜する際に要する時間が約１／３であった。製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行っていることに対し、結晶質シリコン薄膜は連続波で製膜を行っているからである。
【００５５】
製膜速度が速い理由の一つは、非晶質シリコン薄膜はパルス波で製膜を行う必要があるが、結晶質シリコン薄膜は連続波で製膜を行うことができるからである。よって、同じ膜厚を製膜する場合には、結晶質シリコン薄膜のほうが短い製膜時間で製膜することができることになる。また、同じ製膜時間の製膜を行う場合には、非晶質シリコン薄膜のほうが膜厚を厚くすることができることになる。仮製膜工程Ｓ２においては、製膜室の内面につける膜厚を厚くすることで、製膜室の内面からの不純物の放出をおさえるという効果を得ることができる。
【００５６】
なお、図３を用いて説明した半導体薄膜製膜工程は、クリーニング工程Ｓ１、仮製膜工程Ｓ２、半導体薄膜製膜工程Ｓ３の各工程を繰り返し行う必然性はなく、クリーニング工程Ｓ１、仮製膜工程Ｓ２の後、半導体薄膜製膜工程Ｓ３のみを繰り返し行ってもよい。
【００５７】
また、クリーニング工程Ｓ１、仮製膜工程Ｓ２、半導体薄膜製膜工程Ｓ３の間に、製膜室内の窒素パージ、水素プラズマ処理等の製膜室の状態を安定させるための処理を行っても良い。
【００５８】
次に、実施例Ａ２、比較例Ｂ２について説明する。
【００５９】
半導体薄膜製膜工程Ｓ３で製膜する膜を、ｐ型結晶質シリコン層、i型結晶質シリコン層、ｎ型結晶質シリコン層とした結晶質光電変換素子を作製して、上記と同様の比較を行った。膜厚は、それぞれ、４０ｎｍ、２μｍ、４０ｎｍとした。実施例Ａ２として、仮製膜工程Ｓ２で結晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程Ｓ３で上記の結晶質シリコン光電変換素子を作製した。さらに、仮製膜工程Ｓ２で比較例Ｂ２として非晶質シリコン薄膜を仮製膜した後に、半導体薄膜製膜工程Ｓ３で上記の結晶質シリコン光電変換素子を作製した。明視野顕微鏡を用いて比較したところ、実施例Ａ２のほうが、比較例Ｂ２よりも膜中の異物が少なかった。
【００６０】
図４に、実施例Ａ１、実施例Ａ２、比較例Ｂ１、比較例Ｂ２の変換効率の比を示す。いずれも５サンプル作製し、変換効率の平均値をとった。実施例Ａ１、実施例Ａ２の値は、それぞれ比較例Ｂ１、比較例Ｂ２の変換効率を１００としたときの比で示している。
実施例Ａ１のほうが、実施例Ｂ１よりも値が大きいことから、半導体薄膜製膜工程Ｓ３において、非晶質シリコン光電変換素子を製膜した場合のほうが、結晶質シリコン光電変換素子を製膜した場合と比較して、変換効率が大きく向上することがわかった。これは、非晶質シリコン光電変換素子は半導体薄膜の膜厚が薄いため、膜中の異物によるリークがおこりやすく、変換効率への影響が大きくなるためと推測される。
【００６１】
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。
【００６２】
（第２の実施の形態）
第２の実施の形態として、半導体薄膜製膜工程において、積層型光電変換素子を形成した場合について、以下に説明する。
【００６３】
図５は、本実施の形態に係る積層型光電変換素子の構造を示す断面図である。ガラス基板３１上に第１電極３２が形成され、その上に、ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５を順次積層してなる第１ｐｉｎ構造積層体４１が形成されている。続いて、ｐ型結晶質シリコン層３６、i型結晶質シリコン層３７、ｎ型結晶質シリコン層３８を順次積層してなる、第２ｐｉｎ構造積層体４２を形成した。さらにその上に、第２電極３９を形成し、積層型光電変換素子としている。第１電極３２としては、透明導電膜としてＳｎＯ２を用い、第２電極３９として、ＺｎＯとＡｇからなる金属膜を含む積層膜を用いた。
【００６４】
次に、図５に示した積層型光電変換素子の第１ｐｉｎ構造積層体４１の形成方法について詳述する。製膜装置として、図１を用いて説明したプラズマＣＶＤ装置を用いた。
【００６５】
ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、ｎ型非晶質シリコン層３５の製膜条件は、第１の実施の形態で説明したシングル型の非晶質シリコン光電変換素子と同じである。ｐ型非晶質シリコン層３３、i型非晶質シリコン層３４、およびｎ型非晶質シリコン層３５は、同じ製膜室で連続して製膜を行った。
【００６６】
次に、積層型光電変換素子の第２ｐｉｎ構造積層体４２の形成方法について詳述する。
【００６７】
ｐ型結晶質シリコン層３６は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施の形態では８００Ｐａとした。カソード電極の単位面積あたりのパワー密度は０．０１Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１５Ｗ／ｃｍ２とした。シランガスに対する水素ガスの流量比は、１００倍から３００倍程度が望ましく、本実施の形態では２００倍とした。製膜室内に導入される混合ガス、ｐ型結晶質シリコン層３６の厚さは、ｐ型非晶質シリコン層３３と同じである。
【００６８】
i型結晶質シリコン層３７は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましく、本実施の形態では１６００Ｐａとした。パワー密度は０．０２Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下とすることが望ましく、本実施の形態では０．１５Ｗ／ｃｍ２とした。シランガスに対する水素ガスの流量比は、３０倍から１００倍程度が望ましく、本実施の形態では８０倍とした。i型結晶質シリコン層３７の厚さは、０．５μｍ以上２０μｍ以下が好ましく、本実施の形態では２μｍとした。製膜室内に導入される混合ガスの種類は、非晶質シリコン光電変換層３４と同じである。i型結晶質シリコン層３７としては、i型結晶質シリコン薄膜または微量の不純物を含む弱ｐ型もしくは弱ｎ型で、光電変換機能を十分に備えているシリコン薄膜が用いられてもよく、これらの薄膜を積層したものでもよい。
【００６９】
ｎ型結晶質シリコン層３８は、たとえば以下の製膜条件において形成することができる。製膜室内の圧力、パワー密度、シランガスに対する水素ガスの流量比、厚さはｎ型非晶質シリコン層３５と同じである。混合ガスとして、シラン、水素、フォスフィンを含むガスを使用した。
【００７０】
ｐ型結晶質シリコン層３６、結晶質シリコン光電変換層３７、およびｎ型結晶質シリコン層３８は、同じ製膜室で連続して製膜を行った。
【００７１】
次に、第２の実施の形態を、実施例Ａ３、及び比較例Ｂ３を用いて具体的に説明する。実施例Ａ３と比較例Ｂ３の違いは、仮製膜工程Ｓ２において仮製膜する膜が、結晶性シリコン薄膜であるか、非晶質シリコン薄膜であるかである。
【００７２】
クリーニング工程Ｓ１は、第１の実施の形態において説明したものと同じである。
【００７３】
その後、仮製膜工程Ｓ２において、ダミー基板を入れて、実施例Ａ３は結晶性シリコン薄膜を仮製膜し、比較例Ｂ３は非晶質シリコン薄膜を仮製膜した。それぞれの製膜条件、膜厚は、第１の実施の形態における実施例Ａ１、比較例Ｂ１と同じである。
【００７４】
その後、半導体薄膜製膜工程Ｓ３において、実施例Ａ３、比較例Ｂ３のいずれも、図５の積層型光電変換素子を構成する半導体薄膜の製膜を行った。基板として、第１電極層３２が形成されたガラス基板を用いた。半導体薄膜の製膜後、第２電極層３９を形成し、積層型光電変換素子とし、変換効率の測定を行った。基板を変えて、半導体薄膜の製膜、第２電極層３９の形成、変換効率の測定を繰り返し行った。
【００７５】
図６に、実施例Ａ３の半導体薄膜を製膜した製膜回数と、第２電極層を形成し積層型光電変換素子としたときの変換効率を示し、図７に、比較例Ｂ３の半導体薄膜を製膜した製膜回数と、そのときの変換効率を示す。変換効率は、ほぼ安定した値となったときを基準値１００とし、基準値に対する比率で示している。図６、図７より、実施例Ａ３では、４回目の製膜でほぼ基準値の変換効率が得られているが、比較例Ｂ３では、基準値の変換効率が得られるまでに９回かかっていることがわかる。実施例Ａ３と、比較例Ｂ３とを比較することにより、仮製膜工程Ｓ２において、非晶質シリコン薄膜ではなく、結晶質シリコン薄膜の仮製膜を行ったほうが、基準値の変換効率が得られるまでに必要な製膜回数が少ないことがわかる。
【００７６】
比較例Ｂ３で、１回目から９回目に製膜した半導体薄膜の光学顕微鏡観察を行ったところ、膜中に多くの異物を含んでいることがわかった。非晶質シリコン薄膜は、結晶性シリコン薄膜と比較して、製膜室の主な構成部材であるステンレス鋼との密着性が低い。よって、構成部材から剥離した仮製膜時の膜が、半導体薄膜の中に取り込まれたと考えられる。さらに、特に多くの異物が確認された３回目から６回目の積層型光電変換素子の変換効率の各成分の分析を行ったところ、開放電圧（Ｖoc）の値が低く、膜中の異物により、第１電極と第２電極の間で微小リークがおこっていると推測される。
【００７７】
なお、本実施の形態においては、積層型光電変換素子の場合について述べたが、第１、第２、第３のｐｉｎ構造体からなるトリプル型の光電変換素子でもよい。
【００７８】
また、積層型光電変換素子の各構造体の間に中間層を挿入してもよい。中間層の材料としては、ＳｉＮ、ＳｉＣ、ＺｎＯ等をあげることができる。仮製膜工程Ｓ２において仮製膜する膜が、非晶質シリコン薄膜ではなく結晶質シリコン薄膜にしたことによる変換効率の変化は、中間層を挿入した場合により大きな向上が得られた。特に、中間層としてＺｎＯを用いた場合に、より大きな向上が得られた。これは、半導体薄膜に異物があった場合、第１電極と第２電極がつながることで発生していた微小リークが、第１電極中間層、第２電極と中間層がつながることでも発生することになるため、異物による影響を受けやすくなるためと推測される。
【００７９】
本実施の形態においては、光電変換素子の製造方法について説明したが、たとえば、薄膜トランジスタなど種々の半導体装置の製造に適用することができる。
【００８０】
以上、具体的に説明を行ったが、本発明はそれらに限定されるものではない。レーザ等を用いて集積を行った、集積型光電変換素子についても同様の効果を得ることができる。また、上述した実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８１】
本発明に係る半導体装置の製造方法は、プラズマＣＶＤ装置を用いた半導体装置の製造に広く適用することができる。
【符号の説明】
【００８２】
１ 製膜室
２ カソード電極
２１ シャワープレート
２２ 母材
３ アノード電極
４ ガス供給装置
５ ガス配管
６ ガス供給孔
７ 交流電源
８ 整合回路
９ 排気配管
１０ 真空ポンプ
１１ 基板
１２ ヒータ
１３ ヒータ電源
３０ 基板
３１ ガラス基板
３２ 第１電極
３３ ｐ型非晶質シリコン層
３４ ｉ型非晶質シリコン層
３５ ｎ型非晶質シリコン層
３６ ｐ型結晶質シリコン層
３７ ｉ型結晶質シリコン層
３８ ｎ型結晶質シリコン層
３９ 第２電極
４１ 第１ｐｉｎ構造積層体
４２ 第２ｐｉｎ構造積層体
【特許請求の範囲】
【請求項１】
プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、
前記クリーニング工程の後、前記製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、
前記仮製膜工程の後、前記製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有する、半導体装置の製造方法。
【請求項２】
前記半導体装置は、光電変換素子である請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記仮製膜工程は、膜厚２５０ｎｍ以上４μｍ以下の膜を製膜する、請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、
前記光電変換素子は、第１構造体、第２構造体からなる積層型光電変換素子である請求項２から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記積層型光電変換素子は、前記第１構造体と前記第２構造体の間に中間層を有する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記中間層は、ＺｎＯからなる請求項６に記載の半導体装置の製造方法。
【請求項１】
プラズマＣＶＤ装置の製膜室内部をクリーニングするクリーニング工程と、
前記クリーニング工程の後、前記製膜室で結晶質シリコン薄膜の仮製膜を行う仮製膜工程と、
前記仮製膜工程の後、前記製膜室で半導体薄膜の積層膜の製膜を行う半導体薄膜製膜工程を有する、半導体装置の製造方法。
【請求項２】
前記半導体装置は、光電変換素子である請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体薄膜製膜工程は、非晶質シリコン半導体薄膜の製膜を行う工程を有する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記仮製膜工程は、膜厚２５０ｎｍ以上４μｍ以下の膜を製膜する、請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記半導体薄膜製膜工程は、積層構造をもつ光電変換素子を形成する工程であり、
前記光電変換素子は、第１構造体、第２構造体からなる積層型光電変換素子である請求項２から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記積層型光電変換素子は、前記第１構造体と前記第２構造体の間に中間層を有する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記中間層は、ＺｎＯからなる請求項６に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３０６６４（Ｐ２０１３−３０６６４Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６６６４６（Ｐ２０１１−１６６６４６）
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]