半導体装置、及びその製造方法
【課題】温度検出用素子による応答性のよい温度検出が可能な半導体装置、及びその製造方法を提供すること。
【解決手段】本発明にかかる半導体装置は、半導体基板上に形成された、異常発熱を検出するための温度検出用素子であるダイオード7と、ダイオード7と半導体基板との間に形成され、半導体基板より高い熱伝導率を有する熱伝導層102と、を備えるものである。これにより、発熱部からの熱を速やかに効率よくダイオード7からなる温度検出用素子全体に均一に熱伝導させることができる。
【解決手段】本発明にかかる半導体装置は、半導体基板上に形成された、異常発熱を検出するための温度検出用素子であるダイオード7と、ダイオード7と半導体基板との間に形成され、半導体基板より高い熱伝導率を有する熱伝導層102と、を備えるものである。これにより、発熱部からの熱を速やかに効率よくダイオード7からなる温度検出用素子全体に均一に熱伝導させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、及びその製造方法に関し、特に詳しくは温度検出用素子を備えた半導体装置、及びその製造方法に関する。
【背景技術】
【0002】
大電流が流れるパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などの半導体装置では、異常発熱から半導体装置を保護するために、温度検出用素子としてダイオードが組み込まれている(例えば、特許文献1、2)。これは、ダイオードの順方向電流−電圧特性が、温度依存性を有することを利用したものである。このため、応答性の良い異常検出を行うには、発熱部からの熱を速やかに効率よくダイオードに熱伝導してやることが望まれている。
【0003】
ここで、従来の半導体装置の一例を図11に示す。図11は、従来の半導体装置の断面図及び平面図である。図11に示す半導体装置は、特許文献1に開示されたもので、ポリシリコンからなる温度検出用ダイオードをチップ表面上に備えたパワーMOSFETである。図11(a)はパワーMOSFETの要部断面図、図11(b)はチップ平面図をそれぞれ示している。
【0004】
図11において、1はN+型シリコン基板、2a,2bはP+型層、3はN+型ソース層、4はポリシリコンからなるゲート層、5a,5bは酸化膜、6はPSG(リンガラス)膜、7はポリシリコンからなる温度検出用ダイオード、7aはP型ポリシリコン層、7bはN型ポリシリコン層、8aはアノード電極、8bはカソード電極、9sはソース電極、9dはドレイン電極、9gはゲート電極、10はパワーMOSFETチップである。
【0005】
図11(a)に示すように、パワーMOSFETチップ10には、チップ表面層にFETが形成されたFET領域と、チップ表面上にチップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。
【0006】
FET領域には、N+型シリコン基板1の所定領域にチャネル層としてのP+型層2aが設けられ、その表面層にN+型ソース層3が設けられている。
【0007】
また、N+型シリコン基板1の表面には、ゲート酸化膜(酸化膜5a)を介してポリシリコンからなるゲート層4が設けられ、その上は酸化膜5b及びPSG膜6で被覆されている。
【0008】
そして、P+型層2aおよびN+型ソース層3には、ソース電極9sが接続されている。なお、ゲート層4には、ゲート電極9gが図示しない部分で接続されている。また、N+型シリコン基板1の裏面には、ドレイン電極9dが形成されている。
【0009】
一方、ダイオード領域には、温度検出用ダイオード7が、不活性領域であるP+型層2b上に酸化膜5aを介して設けられている。
【0010】
温度検出用ダイオード7は、P型ポリシリコン層7aとN型ポリシリコン層7bのPN接合によって構成されている。温度検出用ダイオード7の上は、酸化膜5b及びPSG膜6で被覆されている。
【0011】
また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0012】
なお、チップ表面には、図11(b)に示すように、それぞれソース電極9s,ゲート電極9g,ダイオード7,アノード電極8a,カソード電極8bが配置されている。
【0013】
このようなMOSFETチップ10では、温度検出用ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0014】
次に、従来の他の半導体装置を図12に示す。図12は、従来の他の半導体装置の断面図及び平面図である。図12に示す半導体装置は、特許文献2に開示されたもので、ポリシリコンからなる温度検出用ダイオードをチップ表面層に設けたトレンチの内部に配置したIGBT(Insulated Gate Bipolar Transistor)である。図12(a)はIGBTの要部断面図、図12(b)は図12(a)のXIIB−XIIB線における平面図をそれぞれ示している。
【0015】
図12において、12はn+型のエミッタ領域、14はゲート電極、16はエミッタ電極、17はゲート絶縁膜、18はp型のベース領域、19,50はトレンチ、20は絶縁膜、21はn型のドリフト領域、24はn+型のバッファ領域、28はp+型のコレクタ領域、30はコレクタ電極、60は絶縁膜、80はp+型のベースコンタクト領域、504は温度検出用ダイオード、504aはp型ポリシリコン層、504bはn型ポリシリコン層、500はIGBTチップである。
【0016】
このIGBTチップ500では、p型ポリシリコン層504aとn型ポリシリコン層504bとは、それぞれトレンチ50の底部から表面まで充填されている。
【0017】
つまり、ポリシリコンからなる温度検出用ダイオード504を、絶縁膜60を介してトレンチ50の内部に埋め込んで配置することで、温度検出力のアップを図っている。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開平7−153920号公報
【特許文献2】特開2008−235600号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上述したように、図11に示す特許文献1のMOSFETチップ10では、チップ表面上に温度検出用ダイオード7が設けられ、図12に示す特許文献2のIGBTチップ500では、トレンチ内部に温度検出用ダイオード504が設けられている。
【0020】
これら温度検出用ダイオード7,504は、より早く異常発熱を検出できるよう、主な発熱部であるFET領域の近傍に配置される。
【0021】
しかしながら、発熱部(FET領域)からの熱を温度検出用ダイオードに速やかに効率よく伝導するためには、単に温度検出用ダイオードの配置位置に配慮するだけでは十分とは言えない。その理由について以下に説明する。
【0022】
図13は、従来の半導体装置における、温度検出用ダイオードへの熱伝導の様子を模式的に示す図である。図13(a)は、図11(a)に対応するMOSFETチップ10の断面図、図13(b)は、図12(b)における温度検出用ダイオード504の部分を拡大したIGBTチップ500の拡大平面図をそれぞれ示している。
【0023】
図13に示すように、従来の半導体装置では、FET領域で発生した熱は、主にシリコン基板やシリコン酸化膜を経由して、温度検出用ダイオード7,504へと伝導されてくる。しかし、これらシリコン基板(熱伝導率:約170W/m・K)やシリコン酸化膜(熱伝導率:約1.3W/m・K)は熱伝導性があまり良くない。また、異常発熱は、FET領域のどの部分で発生するか判らないため、温度検出用ダイオード7、504に対して、熱がどの方向から伝導されてくるか特定できない。これらのことから、例えば、図13に破線矢印で示すように、ダイオード7、504の長手方向に沿って熱が伝導される場合などでは、最近部と最遠部との間で無視できない熱伝導の差が生じてしまう。その結果、ダイオード全体が均一に温度上昇し難くなり、応答性のよい温度検出ができなかった。
【課題を解決するための手段】
【0024】
本発明にかかる半導体装置は、半導体基板上に形成された、異常発熱を検出するための温度検出用素子と、前記温度検出用素子と前記半導体基板との間に形成され、前記半導体基板より高い熱伝導率を有する熱伝導層と、を備えるものである。このような構成により、発熱部からの熱を速やかに効率よく温度検出用素子全体に均一に熱伝導させることができる。
【0025】
また、本発明にかかる半導体装置の製造方法は、半導体基板上に、前記半導体基板より高い熱伝導率を有する熱伝導層を形成し、前記熱伝導層の上に、絶縁膜を形成し、前記絶縁膜を介して前記熱伝導層の対面に、異常発熱を検出するための温度検出用素子を形成するものである。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に均一に熱伝導させることができる。
【発明の効果】
【0026】
本発明によれば、温度検出用素子による応答性のよい温度検出が可能な半導体装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【0027】
【図1】実施の形態1に係る半導体装置の構成を示す図である。
【図2】実施の形態1の半導体装置における、温度検出用ダイオードへの熱伝導の様子を段階的に説明するための模式図である。
【図3】実施の形態1に係る半導体装置の製造工程を示す断面図である。
【図4】実施の形態1に係る半導体装置の製造工程を示す断面図である。
【図5】実施の形態1の別の実施例に係る半導体装置の一製造工程における断面図である。
【図6】実施の形態2に係る半導体装置の構成を示す図である。
【図7】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図8】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図9】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図10】実施の形態2の別の実施例に係る半導体装置の一製造工程における断面図である。
【図11】従来の半導体装置の断面図及び平面図である。
【図12】従来の他の半導体装置の断面図及び平面図である。
【図13】従来の半導体装置における、温度検出用ダイオードへの熱伝導の様子を模式的に示す図である。
【発明を実施するための形態】
【0028】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【0029】
実施の形態1.
本実施の形態に係る半導体装置について、図1を用いて説明する。図1は、実施の形態1に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置は、ポリシリコンからなる温度検出用ダイオード(以降、単にダイオードと称す)を半導体基板の表面上に配置したパワーMOSFETである。図1(a)は本実施の形態に係る半導体装置の要部断面図、図1(b)は図1(a)のIB部の分解斜視図をそれぞれ示している。なお、図11と同一部分には同一符号を付し、詳細な説明を省略する。
【0030】
図1(a)において、パワーMOSFETチップ101には、図11に示す従来のパワーMOSFETチップ10と同様、チップ表面層にFETが形成されたFET領域と、チップ表面上にチップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。本実施の形態では、ダイオード領域の構成が従来のパワーMOSFETチップ10と異なっているのみであり、FET領域の構成は、従来のパワーMOSFETチップ10と同様である。
【0031】
具体的には、パワーMOSFETチップ101のFET領域には、従来のパワーMOSFETチップ10のFET領域と同様、半導体基板であるN+型シリコン基板1の所定領域にチャネル層としてのP+型層2aが設けられ、その表面層にN+型ソース層3が設けられている。また、N+型シリコン基板1の表面に、ゲート酸化膜(酸化膜5a)を介してポリシリコンからなるゲート層4が設けられ、その上は酸化膜5b及びPSG膜6で被覆されている。そして、P+型層2aおよびN+型ソース層3には、ソース電極9sが接続されている。なお、ゲート層4には、ゲート電極9gが図示しない部分で接続されている。また、N+型シリコン基板1の裏面には、ドレイン電極9dが形成されている。
【0032】
一方、ダイオード領域には、半導体基板であるN+型シリコン基板1の表面層に、不活性領域であるP+型層2bが形成されている。このP+型層2b上に、熱伝導層102及び絶縁膜102aを介して、温度検出用素子であるダイオード7が設けられている。すなわち、従来のパワーMOSFETチップ10では、シリコン基板1とダイオード7との間に酸化膜5aが挟まれていたが、本実施の形態のパワーMOSFETチップ101では、この酸化膜5aに代えて、熱伝導層102上に絶縁膜102aが積層された積層膜が挟まれている。
【0033】
熱伝導層102は、シリコン基板1の表面層に設けられたP+型層2b上に設けられている。熱伝導層102は、半導体基板を構成するシリコン(熱伝導率:約170W/m・K)よりも高い熱伝導率を有する材料によって形成されている。ここでは、熱伝導層102として、例えばアルミニウム膜(熱伝導率:237W/m・K)が形成されている。なお、アルミニウム膜からなる熱伝導層102を形成する場合、このアルミニウム膜にシリコンを含有させておくとよい。このようにシリコンを含有するアルミニウム膜によって熱伝導層102が形成されていると、アルミスパイクを抑制することができる。
【0034】
絶縁膜102aは、熱伝導層102の表面上に形成されている。すなわち、図1(b)に示すように、熱伝導層102とダイオード7との間に絶縁膜102aが設けられている。この絶縁膜102aにより、熱伝導層102とダイオード7とが絶縁される。絶縁膜102aは、シリコン酸化膜よりも高い熱伝導率を有する材料によって形成されていることが好ましい。これにより、より速やかにダイオード7への熱伝導が可能になる。
【0035】
ここでは、絶縁膜102aは、熱伝導層102として形成されたアルミニウム膜の酸化膜である、アルミナ(Al2O3)膜によって形成されている。アルミナ膜(熱伝導率:約30W/m・K)は、シリコン酸化膜(熱伝導率:約1.3W/m・K)と比較して、約20倍以上の高い熱伝導率を有しており、熱伝導層102からの熱をダイオード7に速やかに熱伝導することができる。
【0036】
そして、絶縁膜102a上に、ダイオード7が設けられている。ダイオード7は、P型ポリシリコン層7aと、N型ポリシリコン層7bとが水平方向に並列配置され、PN接合ダイオードを構成している。ダイオード7は、熱伝導層102の対面に絶縁膜102aを介して配置されている。
【0037】
ダイオード7の上は、図11に示す従来のパワーMOSFETチップ10と同様、酸化膜5b及びPSG(リンガラス)膜6で被覆されている。また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0038】
このように、本実施の形態のパワーMOSFETチップ101は、シリコン基板1から構成される半導体基板と、ダイオード7との間に、熱伝導層102と絶縁膜102aとが設けられている点で、従来のパワーMOSFETチップ10と異なっている。
【0039】
このようなMOSFETチップ101では、ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0040】
ここで、上記のように配設された温度検出用ダイオード7への熱伝導の様子について、図2を用いて説明する。図2は、実施の形態1の半導体装置における、温度検出用ダイオードへの熱伝導の様子を段階的に説明するための模式図である。
【0041】
半導体基板とダイオード7の間に設けられた熱伝導層102が高い熱伝導率を有しているため、FET領域から発生した熱が不特定方向から熱伝導層102に到達すると、図2(a)に示すように、この熱が速やかに熱伝導層102全体に伝播する。そして、熱伝導層102全体に熱伝導された熱は、図2(b)に示すように、熱伝導層102と対向配置されているダイオード7の下面(T面)に向けて、均一に熱伝導されるようになる。その結果、ダイオード7による応答性のよい温度検出が可能となる。また、ダイオード7は、長手方向の寸法をあまり気にせず設計することができるようになり、設計の自由度を向上させることができる。このように、本実施の形態の半導体装置において、熱伝導層102は、不特定方向から熱伝導層102に到達した熱を速やかに熱伝導層102全体に拡大伝導する役目を担っている。
【0042】
熱伝導層102の平面形状は、図1に示すように、ダイオード7の下面(T面)の形状と略同じ形状を有していることが好ましい。すなわち、熱伝導層102とダイオード7の互いに対向する対向面同士が略同じ形状を有していると好ましい。このように両者の対向面の形状を互いに略合同な形状とすることで、ダイオード7全体に効率よく均一に熱伝導させることができる。
【0043】
仮に、熱伝導層102がダイオード7下面よりも過剰に小さかったり、形状不一致部分が多いと、両者が対向しない部分が生じる。そのため、両者間の熱伝導効率が低下してしまう。
【0044】
また反対に、熱伝導層102がダイオード7下面よりも過剰に大きかったり、形状不一致部分が多いと、両者が対向しない部分が生じる。そのため、ダイオード7以外の部分への放熱が増加し、両者間の熱伝導効率が低下してしまう。
【0045】
なお、図1及び図2では、ダイオード7の下面(T面)形状と熱伝導層102の平面形状とが互いに合同な長矩形であるとして例示的に記したが、形状はこれに限るものではない。すなわち、ダイオード7の下面形状及び熱伝導層102の平面形状は、互いに略同じ形状であれば、長矩形以外の形状であってもよい。
【0046】
つまり、本実施の形態のMOSFETチップ101は、従来のMOSFETチップ10と比較すると、ダイオード7の配置に関して次のような構成上の差がある。
(1) ダイオード7の下面形状と略合同形状を有し、かつ、シリコン基板1よりも熱伝導率の高い材料であるアルミニウム膜からなる熱伝導層102が、ダイオード7と対向して配置されている。
(2) ダイオード7とシリコン基板1との絶縁膜として、シリコン酸化膜に代えて、シリコン酸化膜よりも高い熱伝導率を有するアルミナ膜からなる絶縁膜102aが配置されている。
これら(1)、(2)により、本実施の形態のMOSFETチップ101では、従来のMOSFETチップ10よりも、ダイオード7への熱伝導に優れ、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。従って、本実施の形態のMOSFETチップ101では、従来のMOSFETチップ10よりも、応答性のよい温度検出をすることができる。
【0047】
次に、上記のように構成されたMOSFETチップ101の製造方法の一例について、図3及び図4を参照して説明する。図3及び図4は、実施の形態1に係る半導体装置の製造工程を示す断面図である。以下では、リフトオフ法を用いて、熱伝導層102を形成する場合について説明する。
【0048】
先ず、図3(a)に示すように、N+型シリコン基板1上に所定パターンのレジストマスクM1を形成する。その後、P型不純物をイオン注入し、熱処理して、P+型層2a,2bを形成する。
【0049】
次に、レジストマスクM1を除去した後、図3(b)に示すように、所定パターンのレジストマスクM2を形成する。その後、N型不純物をイオン注入し、熱処理して、N+型ソース層3を形成する。
【0050】
次に、レジストマスクM2を除去した後、リフトオフ法を用いて熱伝導層102を形成する。具体的には、まず、図3(c)に示すように、所定パターンのレジストマスクM3をシリコン基板1上に形成する。このレジストマスクM3の上から、熱伝導層102としてアルミニウム(Al)膜を蒸着またはスパッタ法で成膜する。これにより、レジストマスクM3の上と、レジストマスクM3に覆われていないシリコン基板1の上とに、熱伝導層102が形成され、図3(c)に示す構成となる。続いて、レジストマスクM3及びその上の熱伝導層102を除去する。これにより、シリコン基板1上にレジストマスクM3を介さずに配設された部分の熱伝導層102のみが残存する。
【0051】
このとき残存する熱伝導層102の配置位置が、後述する工程で形成するダイオード7の直下位置となるよう、あらかじめレジストマスクM3を所定の位置に形成しておく。
【0052】
さらに、残存する熱伝導層102の平面形状が、後述する同工程で形成するダイオード7の下面形状と略合同形状となるよう、所定の形状のレジストマスクM3を形成しておく。
【0053】
なお、熱伝導層102の材料としてアルミニウムを用いる場合は、アルミニウムにシリコンを含有させておくと、アルミスパイクが抑制できるため、好適である。
【0054】
このようにして、シリコン基板1のP+型層2b上に熱伝導層102を形成した後、熱酸化法により、シリコン基板1全面に酸化膜を形成する。
【0055】
これにより、図3(d)に示すように、シリコン基板1表面に、シリコン酸化膜(SiO2)膜が酸化膜5aとして形成され、アルミニウムからなる熱伝導層102の表面に、アルミナ(Al2O3)膜が絶縁膜102aとして形成される。
【0056】
酸化膜5aは、ゲート絶縁膜となり、絶縁膜102aは、熱伝導層102を、後述する工程で形成するダイオード7と絶縁する役目をする。
【0057】
次に、所定の厚さのポリシリコン層47をCVD法により全面に堆積する。ダイオード領域のポリシリコン層47上をレジストマスクM4で被覆した後、FET領域のポリシリコン層47を低抵抗化するために、N型不純物の導入を行う。これにより、図4(e)に示す構成となる。なお、ダイオード領域のポリシリコン層47は、レジストマスクM4で覆われているため、N型不純物が導入されず、ノンドープポリシリコンのままである。
【0058】
次に、レジストマスクM4を除去した後、ポリシリコン層47上の所定の領域を被覆するパターンのレジストマスクM5を形成する。ここでは、ゲート層4となる領域とダイオード7となる領域のポリシリコン層47上に、それぞれレジストマスクM5を形成する。
【0059】
そして、このレジストマスクM5を用いてポリシリコン層47をドライエッチングする。これにより、ポリシリコン層47がパターニングされ、図4(f)に示すように、ゲート層4と、後にダイオード7となるポリシリコン層47のパターンとが、同時に形成される。
【0060】
次に、レジストマスクM5を除去した後、図4(g)に示すように、ダイオード7となるポリシリコン層47の一部が露出するように、レジストマスクM6を形成する。このレジストマスクM6は、ダイオード領域のポリシリコン層47を2領域に区画して開口したパターン形状を有している。ここでは、まず、図4(g)に示すように、P型ポリシリコン層7aとなる部分が開口したパターンをレジストマスクM6として形成する。そして、このレジストマスクM6を用いてP型不純物の導入を行い、P型ポリシリコン層7aを形成する。
【0061】
次に、レジストマスクM6を除去した後、図4(h)に示すように、レジストマスクM6とは反対に、N型ポリシリコン層7bとなる領域が開口されたレジストマスクM7を形成する。そして、このレジストマスクM7を用いてN型不純物の導入を行い、N型ポリシリコン層7bを形成する。これらにより、ポリシリコンからなるダイオード7(PN接合ダイオード)が形成される。
【0062】
次に、レジストマスクM7を除去した後、不純物の活性化のためにアニール処理を行う。
【0063】
続いて、CVD法により、全面に酸化膜5bを形成する。さらに、CVD法により、PSG膜6を酸化膜5bの上の全面に堆積する。
【0064】
次に、所定パターンのレジストマスク(不図示)を形成後、ドライエッチングによりPSG膜6および酸化膜5a,5bを開口する。続いて、シリコン基板1の表面側に、ソース電極9s,ゲート電極9g,アノード電極8a,及びカソード電極8bを、蒸着またはスパッタ法などで形成する。その後、シリコン基板1の裏面に、ドレイン電極9dを蒸着またはスパッタ法で形成する。以上の工程を経て、図1(a)に示す本実施の形態のパワーMOSFETチップ101が完成する。
【0065】
なお、上記説明では、リフトオフ法を用いて熱伝導層102を形成する場合について例示的に説明したが、熱伝導層102の形成方法はこれに限るものではなく、フォトリソグラフィ法及びエッチングを用いて熱伝導層102を形成してもよい。
【0066】
また、絶縁膜102aは熱酸化法で形成するとして説明したが、CVD法やPVD法を用いて形成してもよい。
【0067】
さらに、上記説明では、熱伝導層102を形成するための材料としてアルミニウムを用いる場合について例示的に説明したが、これに限るものではなく、シリコン基板1よりも高い熱伝導率を有する材料であれば何でもよい。
【0068】
図5は、実施の形態1の別の実施例に係る半導体装置の一製造工程における断面図である。図5は、図3(d)に相当する製造工程を示している。例えば、熱伝導層102は、高い熱伝導率を有する材料として、金(Au)(熱伝導率:315W/m・K)や銅(Cu)(熱伝導率:398W/m・K)などを用いてもよい。
【0069】
ただし、金や銅を用いる場合は、熱酸化法ではアルミニウムを用いた場合のような良質の表面酸化膜を形成できない。そのため、この場合は、金膜又は銅膜からなる所定のパターン形状の熱伝導層102を形成した後、CVD法で、シリコン酸化膜からなる酸化膜5aをシリコン基板1上の全面に形成することが好ましい。これにより、図5に示すように、熱伝導層102が酸化膜5aで覆われる構成となる。このように、熱伝導層102の酸化膜からなる絶縁膜102aとは別の酸化膜5aが、シリコン基板1上から、熱伝導層102とダイオード7との間に延設された構成の半導体装置であってもよい。この酸化膜5aにより、熱伝導層102とダイオード7とが絶縁される。このような構成においても、ダイオード7の下面形状と略合同形状を有し、かつ、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102が、ダイオード7と対向して配置されるため、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。
【0070】
以上のように、本実施の形態では、温度検出用素子(ダイオード7)と、半導体基板(シリコン基板1)との間に、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102を配置している。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に熱伝導させることができる。その結果、温度検出用素子による応答性のよい温度検出を実現することができる。
【0071】
実施の形態2.
本実施の形態に係る半導体装置について、図6を用いて説明する。図6は、実施の形態2に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置は、ポリシリコンからなる温度検出用ダイオードを半導体基板の表面層に設けられた凹部の内部に配置したパワーMOSFETである。図6(a)は本実施の形態に係る半導体装置の要部断面図、図6(b)は図6(a)のVIB部の分解斜視図をそれぞれ示している。なお、図1と同一部分には同一符号を付し、説明を省略する。
【0072】
図6(a)において、パワーMOSFETチップ201には、チップ表面層にFETが形成されたFET領域と、チップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。本実施の形態では、ダイオード領域の構成が実施の形態1と異なっているのみであり、FET領域の構成は実施の形態1と同様であるため説明を省略する。なお、本実施の形態のパワーMOSFETチップ201では、N+型シリコン基板1上にN−型エピタキシャル層1aが積層されており、これらN+型シリコン基板1とN−型エピタキシャル層1aとによって半導体基板が構成されている。この半導体基板の表面層に、チャネル層となるP+型層2aが設けられている。
【0073】
本実施の形態では、ダイオード領域の半導体基板の表面に、凹部205が形成されている。凹部205は、半導体基板のN−型エピタキシャル層1aに形成されている。例えば、凹部205の平面形状は、図6(b)に示すように、長矩形とすることができる。そして、この凹部205が設けられた部分のN−型エピタキシャル層1aの表面層に、不活性領域であるP+型層2bが形成されている。
【0074】
さらに、本実施の形態では、熱伝導層102が、凹部205の底面に配置されている。熱伝導層102は、実施の形態1と同様、半導体基板を構成するシリコンよりも高い熱伝導率を有する材料によって形成されている。ここでは、熱伝導層102として、例えばアルミニウム膜が形成されている。なお、アルミニウム膜からなる熱伝導層102を形成する場合、このアルミニウム膜にシリコンを含有させておくとよい。このようにシリコンを含有するアルミニウム膜によって熱伝導層102が形成されていると、アルミスパイクを抑制することができる。
【0075】
そして、熱伝導層102の表面に、実施の形態1と同様、熱伝導層102の酸化膜である絶縁膜102aが形成され、その上にダイオード7が配置されている。すなわち、熱伝導層102とダイオード7との間に絶縁膜102aが設けられている。この絶縁膜102aにより、熱伝導層102とダイオード7とが絶縁される。
【0076】
ここでは、熱伝導層102として形成されたアルミニウム膜の酸化膜である、アルミナ膜によって絶縁膜102aが形成されている。アルミナ膜は、シリコン酸化膜と比較して、約20倍以上の高い熱伝導率を有しており、熱伝導層102からの熱をダイオード7に速やかに熱伝導することができる。このように、絶縁膜102aは、シリコン酸化膜よりも高い熱伝導率を有する材料によって形成されていることが好ましい。
【0077】
ダイオード7の上は、実施の形態1と同様、酸化膜5b及びPSG(リンガラス)膜6で被覆されている。また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0078】
このように、本実施の形態のパワーMOSFETチップ201は、ダイオード7が基板表面層に形成された凹部205の内部に配置されている点で、実施の形態1のパワーMOSFETチップ101と異なっている。
【0079】
このようなMOSFETチップ201では、ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0080】
ここで、半導体基板とダイオード7の間に設けられた熱伝導層102が高い熱伝導率を有しているため、図6(b)に示すように、FET領域から発生した熱が不特定方向から熱伝導層102に到達すると、この熱は速やかに熱伝導層102全体に伝播する。そして、熱伝導層102全体に熱伝導された熱は、熱伝導層102と対向配置されているダイオード7の下面(T面)に向けて均一に熱伝導されるようになる。その結果、ダイオード7による応答性のよい温度検出が可能となる。
【0081】
また、ダイオード7は、長手方向の寸法をあまり気にせず設計することができるようになり、設計の自由度を向上させることができる。このように、本実施の形態の半導体装置において、熱伝導層102は、不特定方向から熱伝導層102に到達した熱を速やかに熱伝導層102全体に拡大伝導する役目を担っている。さらに、本実施の形態では、ダイオード7が凹部205の内部に配置されているので、実施の形態1よりも温度検出力を向上させることができる。
【0082】
熱伝導層102の平面形状は、図6に示すように、ダイオード7の下面(T面)の形状と略同じ形状を有していることが好ましい。すなわち、熱伝導層102とダイオード7の互いに対向する対向面同士が略同じ形状を有していると好ましい。このように両者の対向面の形状を互いに略合同な形状とすることで、ダイオード7全体に効率よく均一に熱伝導させることができる。
【0083】
なお、厳密には、凹部205の側壁に形成された酸化膜5aの厚みの分だけ、ダイオード7の下面の面積が熱伝導層102の平面形状よりも若干小さくなるが、この程度の形状差は、両者間の熱伝導効率を低下させることなく、特に問題のないレベルである。
【0084】
また、図6では、ダイオード7の下面(T面)形状と熱伝導層102の平面形状とが互いに合同な長矩形であるとして例示的に記載したが、形状はこれに限るものではない。すなわち、ダイオード7の下面形状及び熱伝導層102の平面形状は、互いに略同じ形状であれば、長矩形以外の形状であってもよい。
【0085】
次に、上記のように構成されたMOSFETチップ201の製造方法の一例について、図7〜図9を参照して説明する。図7〜図9は、実施の形態2に係る半導体装置の製造工程を示す断面図である。以下では、リフトオフ法を用いて、熱伝導層102を形成する場合について説明する。
【0086】
先ず、図7(a)に示すように、N+型シリコン基板1上に成長させたN−型エピタキシャル層1a上に、所定パターンのレジストマスクM21を形成する。そして、このレジストマスクM21を用いてシリコンエッチング(ドライエッチング)を行い、N−型エピタキシャル層1aに凹部205を形成する。凹部205の平面形状は、例えば、長矩形とする。
【0087】
次に、レジストマスクM21を除去した後、図7(b)に示すように、所定パターンのレジストマスクM22を形成する。そして、このレジストマスクM22を用いてP型不純物のイオン注入を行い、N−型エピタキシャル層1aにP+型層2a,2bを形成する。
【0088】
次に、レジストマスクM22を除去した後、図7(c)に示すように、所定パターンのレジストマスクM23を形成する。そして、このレジストマスクM23を用いてN型不純物のイオン注入を行い、P+型層2aの表面層にN+型ソース層3を形成する。
【0089】
次に、レジストマスクM23を除去した後、リフトオフ法を用いて熱伝導層102を形成する。具体的には、まず、図8(d)に示すように、所定パターンのレジストマスクM24を形成する。このレジストマスクM24の上から、熱伝導層102としてアルミニウム(Al)膜を蒸着またはスパッタ法で成膜する。これにより、レジストマスクM24の上と、レジストマスクM24に覆われていないN−型エピタキシャル層1a上とに、熱伝導層102が形成され、図8(d)に示す構成となる。続いて、レジストマスクM24及びその上の熱伝導層102を除去すると、N−型エピタキシャル層1a上にレジストマスクM24を介さずに配設された部分の熱伝導層102のみが残存する。
【0090】
このとき残存する熱伝導層102の配置位置が、後述する工程で形成する温度検出用ダイオード7の直下位置となるよう、あらかじめレジストマスクM24を所定の位置に形成しておく。さらに、残存する熱伝導層102の平面形状が、後述する同工程で形成する温度検出用ダイオード7の下面と略合同形状となるよう、所定の形状のレジストマスクM3を形成しておく。これにより、凹部205の底面に、熱伝導層102が形成される。
【0091】
なお、熱伝導層102の材料としてアルミニウムを用いる場合は、アルミニウムにシリコンを含有させておくとアルミスパイクが抑制できるため、好適である。
【0092】
このようにして、N−型エピタキシャル層1aのP+型層2b上に熱伝導層102を形成した後、熱酸化法により半導体基板全面に酸化膜を形成する。
【0093】
これにより、図8(e)に示すように、N−型エピタキシャル層1aの表面に、シリコン酸化膜(SiO2)が酸化膜5aとして形成され、アルミニウムからなる熱伝導層102の表面に、アルミナ(Al2O3)膜が絶縁膜102aとして形成される。
【0094】
酸化膜5aは、ゲート絶縁膜となり、絶縁膜102aは、熱伝導層102を、後述する工程で形成するダイオード7と絶縁する役目をする。
【0095】
次に、所定厚さのポリシリコン層47をCVD法により全面に堆積する。ダイオード領域のポリシリコン層47上をレジストマスクM25で被覆した後、FET領域のポリシリコン層47を低抵抗化するために、N型不純物の導入を行う。これにより、図8(f)に示す構成となる。なお、ダイオード領域のポリシリコン層47は、レジストマスクM25で覆われているため、N型不純物が導入されず、ノンドープポリシリコンのままである。
【0096】
次に、レジストマスクM25を除去した後、ポリシリコン層47上の所定の領域を被覆するパターンのレジストマスクM26を形成する。ここでは、ゲート層4となる領域のポリシリコン層47上に、レジストマスクM26を形成する。なお、本実施の形態では、実施の形態1と異なり、ダイオード7となる領域のポリシリコン層47上にはレジストマスクM26を形成しなくてもよい。
【0097】
そして、このレジストマスクM26を用いてポリシリコン層47をドライエッチングする。このドライエッチングにより、凹部205上のポリシリコン層47は、膜厚が薄くなる。ドライエッチングは、凹部205の外側の、レジストマスクM26に覆われていない部分のポリシリコン層47が除去され、かつ、凹部205の内部のポリシリコン層47が所望とする膜厚となるまで行う。これにより、ポリシリコン層47がパターニングされ、図9(g)に示すように、ゲート層4と、凹部205の内部にダイオード7となるポリシリコン層47のパターンとが同時に形成される。
【0098】
次に、レジストマスクM26を除去した後、図9(h)に示すように、ダイオード7となるポリシリコン層47の一部が露出するように、レジストマスクM27を形成する。このレジストマスクM27は、ダイオード領域のポリシリコン層47を2領域に区画して開口したパターン形状を有している。ここでは、まず、図9(h)に示すように、P型ポリシリコン層7aとなる部分が開口したパターンをレジストマスクM27として形成する。そして、このレジストマスクM27を用いてP型不純物の導入を行い、P型ポリシリコン層7aを形成する。
【0099】
次に、レジストマスクM27を除去した後、図9(i)に示すように、レジストマスクM27とは反対に、N型ポリシリコン層7bとなる領域が開口されたレジストマスクM28を形成する。そして、このレジストマスクM28を用いてN型不純物の導入を行い、N型ポリシリコン層7bを形成する。これらにより、ポリシリコンからなるダイオード7(PN接合ダイオード)が形成される。
【0100】
次に、レジストマスクM28を除去した後、不純物の活性化のためにアニール処理を行う。
【0101】
続いて、CVD法により、全面に酸化膜5bを形成する。さらに、CVD法により、PSG膜6を酸化膜5bの上の全面に堆積する。
【0102】
次に、所定パターンのレジストマスク(不図示)を形成後、ドライエッチングによりPSG膜6および酸化膜5a,5bを開口する。続いて、半導体基板表面側にソース電極9s,ゲート電極9g,アノード電極8a,及びカソード電極8bを、蒸着またはスパッタ法などで形成する。その後、半導体基板裏面に、ドレイン電極9dを蒸着またはスパッタ法で形成する。以上の工程を経て、図6(a)に示す本実施の形態のパワーMOSFETチップ201が完成する。
【0103】
なお、上記説明では、リフトオフ法を用いて熱伝導層102を形成する場合について例示的に説明したが、熱伝導層102の形成方法はこれに限るものではなく、フォトリソグラフィ法及びエッチングを用いて熱伝導層102を形成してもよい。
【0104】
また、絶縁膜102aは熱酸化法で形成するとして説明したが、CVD法やPVD法を用いて形成してもよい。
【0105】
さらに、上記説明では、熱伝導層102を形成するための材料としてアルミニウムを用いる場合について例示的に説明したが、これに限るものではなく、半導体基板を構成する材料よりも高い熱伝導率を有する材料であれば何でもよい。
【0106】
図10は、実施の形態2の別の実施例に係る半導体装置の一製造工程における断面図である。図10は、図8(e)に相当する製造工程を示している。例えば、熱伝導層102は、高い熱伝導率を有する材料として、金(Au)(熱伝導率:315W/m・K)や銅(Cu)(熱伝導率:398W/m・K)などを用いてもよい。
【0107】
ただし、金や銅を用いる場合は、熱酸化法ではアルミニウムを用いた場合のような良質の表面酸化膜を形成できない。そのため、この場合は、金膜又は銅膜からなる所定のパターン形状の熱伝導層102を形成した後、CVD法で、シリコン酸化膜からなる酸化膜5aを半導体基板上の全面に形成することが好ましい。これにより、図10に示すように、熱伝導層102が酸化膜5aで覆われる構成となる。このように、熱伝導層102の酸化膜からなる絶縁膜102aとは別の酸化膜5aが、N−型エピタキシャル層1a上から、熱伝導層102とダイオード7との間に延設された構成の半導体装置であってもよい。この酸化膜5aにより、熱伝導層102とダイオード7とが絶縁される。このような構成においても、ダイオード7の下面形状と略合同形状を有し、かつ、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102が、ダイオード7と対向して配置されるため、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。
【0108】
以上のように、本実施の形態では、ダイオード7を凹部205の内部に配置することで、実施の形態1よりも温度検出力を向上させることができる。また、実施の形態1と同様、温度検出用素子(ダイオード7)と、半導体基板(シリコン基板1及びエピタキシャル層1a)との間に、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102を配置している。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に熱伝導させることができる。その結果、温度検出用素子による応答性のよい温度検出を実現することができる。
【0109】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【0110】
1 シリコン基板、1a エピタキシャル層、
2a,2b 、P+型層、3 ソース層、4 ゲート層、
5a,5b 酸化膜、6 PSG膜、7 ダイオード、
7a P型ポリシリコン層、7b N型ポリシリコン層、
8a アノード電極、8b カソード電極、
9d ドレイン電極、9g ゲート電極、9s ソース電極、
10 パワーMOSFETチップ、
47 ポリシリコン層、50 トレンチ、60 絶縁膜、
101 パワーMOSFETチップ、
102 熱伝導層、102a 絶縁膜、
201 パワーMOSFETチップ、205 凹部、
500 IGBTチップ、504 温度検出用ダイオード、
504a p型ポリシリコン層、504b n型ポリシリコン層、
M1〜M7 レジストマスク、
M21〜M28 レジストマスク
【技術分野】
【0001】
本発明は、半導体装置、及びその製造方法に関し、特に詳しくは温度検出用素子を備えた半導体装置、及びその製造方法に関する。
【背景技術】
【0002】
大電流が流れるパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などの半導体装置では、異常発熱から半導体装置を保護するために、温度検出用素子としてダイオードが組み込まれている(例えば、特許文献1、2)。これは、ダイオードの順方向電流−電圧特性が、温度依存性を有することを利用したものである。このため、応答性の良い異常検出を行うには、発熱部からの熱を速やかに効率よくダイオードに熱伝導してやることが望まれている。
【0003】
ここで、従来の半導体装置の一例を図11に示す。図11は、従来の半導体装置の断面図及び平面図である。図11に示す半導体装置は、特許文献1に開示されたもので、ポリシリコンからなる温度検出用ダイオードをチップ表面上に備えたパワーMOSFETである。図11(a)はパワーMOSFETの要部断面図、図11(b)はチップ平面図をそれぞれ示している。
【0004】
図11において、1はN+型シリコン基板、2a,2bはP+型層、3はN+型ソース層、4はポリシリコンからなるゲート層、5a,5bは酸化膜、6はPSG(リンガラス)膜、7はポリシリコンからなる温度検出用ダイオード、7aはP型ポリシリコン層、7bはN型ポリシリコン層、8aはアノード電極、8bはカソード電極、9sはソース電極、9dはドレイン電極、9gはゲート電極、10はパワーMOSFETチップである。
【0005】
図11(a)に示すように、パワーMOSFETチップ10には、チップ表面層にFETが形成されたFET領域と、チップ表面上にチップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。
【0006】
FET領域には、N+型シリコン基板1の所定領域にチャネル層としてのP+型層2aが設けられ、その表面層にN+型ソース層3が設けられている。
【0007】
また、N+型シリコン基板1の表面には、ゲート酸化膜(酸化膜5a)を介してポリシリコンからなるゲート層4が設けられ、その上は酸化膜5b及びPSG膜6で被覆されている。
【0008】
そして、P+型層2aおよびN+型ソース層3には、ソース電極9sが接続されている。なお、ゲート層4には、ゲート電極9gが図示しない部分で接続されている。また、N+型シリコン基板1の裏面には、ドレイン電極9dが形成されている。
【0009】
一方、ダイオード領域には、温度検出用ダイオード7が、不活性領域であるP+型層2b上に酸化膜5aを介して設けられている。
【0010】
温度検出用ダイオード7は、P型ポリシリコン層7aとN型ポリシリコン層7bのPN接合によって構成されている。温度検出用ダイオード7の上は、酸化膜5b及びPSG膜6で被覆されている。
【0011】
また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0012】
なお、チップ表面には、図11(b)に示すように、それぞれソース電極9s,ゲート電極9g,ダイオード7,アノード電極8a,カソード電極8bが配置されている。
【0013】
このようなMOSFETチップ10では、温度検出用ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0014】
次に、従来の他の半導体装置を図12に示す。図12は、従来の他の半導体装置の断面図及び平面図である。図12に示す半導体装置は、特許文献2に開示されたもので、ポリシリコンからなる温度検出用ダイオードをチップ表面層に設けたトレンチの内部に配置したIGBT(Insulated Gate Bipolar Transistor)である。図12(a)はIGBTの要部断面図、図12(b)は図12(a)のXIIB−XIIB線における平面図をそれぞれ示している。
【0015】
図12において、12はn+型のエミッタ領域、14はゲート電極、16はエミッタ電極、17はゲート絶縁膜、18はp型のベース領域、19,50はトレンチ、20は絶縁膜、21はn型のドリフト領域、24はn+型のバッファ領域、28はp+型のコレクタ領域、30はコレクタ電極、60は絶縁膜、80はp+型のベースコンタクト領域、504は温度検出用ダイオード、504aはp型ポリシリコン層、504bはn型ポリシリコン層、500はIGBTチップである。
【0016】
このIGBTチップ500では、p型ポリシリコン層504aとn型ポリシリコン層504bとは、それぞれトレンチ50の底部から表面まで充填されている。
【0017】
つまり、ポリシリコンからなる温度検出用ダイオード504を、絶縁膜60を介してトレンチ50の内部に埋め込んで配置することで、温度検出力のアップを図っている。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開平7−153920号公報
【特許文献2】特開2008−235600号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上述したように、図11に示す特許文献1のMOSFETチップ10では、チップ表面上に温度検出用ダイオード7が設けられ、図12に示す特許文献2のIGBTチップ500では、トレンチ内部に温度検出用ダイオード504が設けられている。
【0020】
これら温度検出用ダイオード7,504は、より早く異常発熱を検出できるよう、主な発熱部であるFET領域の近傍に配置される。
【0021】
しかしながら、発熱部(FET領域)からの熱を温度検出用ダイオードに速やかに効率よく伝導するためには、単に温度検出用ダイオードの配置位置に配慮するだけでは十分とは言えない。その理由について以下に説明する。
【0022】
図13は、従来の半導体装置における、温度検出用ダイオードへの熱伝導の様子を模式的に示す図である。図13(a)は、図11(a)に対応するMOSFETチップ10の断面図、図13(b)は、図12(b)における温度検出用ダイオード504の部分を拡大したIGBTチップ500の拡大平面図をそれぞれ示している。
【0023】
図13に示すように、従来の半導体装置では、FET領域で発生した熱は、主にシリコン基板やシリコン酸化膜を経由して、温度検出用ダイオード7,504へと伝導されてくる。しかし、これらシリコン基板(熱伝導率:約170W/m・K)やシリコン酸化膜(熱伝導率:約1.3W/m・K)は熱伝導性があまり良くない。また、異常発熱は、FET領域のどの部分で発生するか判らないため、温度検出用ダイオード7、504に対して、熱がどの方向から伝導されてくるか特定できない。これらのことから、例えば、図13に破線矢印で示すように、ダイオード7、504の長手方向に沿って熱が伝導される場合などでは、最近部と最遠部との間で無視できない熱伝導の差が生じてしまう。その結果、ダイオード全体が均一に温度上昇し難くなり、応答性のよい温度検出ができなかった。
【課題を解決するための手段】
【0024】
本発明にかかる半導体装置は、半導体基板上に形成された、異常発熱を検出するための温度検出用素子と、前記温度検出用素子と前記半導体基板との間に形成され、前記半導体基板より高い熱伝導率を有する熱伝導層と、を備えるものである。このような構成により、発熱部からの熱を速やかに効率よく温度検出用素子全体に均一に熱伝導させることができる。
【0025】
また、本発明にかかる半導体装置の製造方法は、半導体基板上に、前記半導体基板より高い熱伝導率を有する熱伝導層を形成し、前記熱伝導層の上に、絶縁膜を形成し、前記絶縁膜を介して前記熱伝導層の対面に、異常発熱を検出するための温度検出用素子を形成するものである。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に均一に熱伝導させることができる。
【発明の効果】
【0026】
本発明によれば、温度検出用素子による応答性のよい温度検出が可能な半導体装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【0027】
【図1】実施の形態1に係る半導体装置の構成を示す図である。
【図2】実施の形態1の半導体装置における、温度検出用ダイオードへの熱伝導の様子を段階的に説明するための模式図である。
【図3】実施の形態1に係る半導体装置の製造工程を示す断面図である。
【図4】実施の形態1に係る半導体装置の製造工程を示す断面図である。
【図5】実施の形態1の別の実施例に係る半導体装置の一製造工程における断面図である。
【図6】実施の形態2に係る半導体装置の構成を示す図である。
【図7】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図8】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図9】実施の形態2に係る半導体装置の製造工程を示す断面図である。
【図10】実施の形態2の別の実施例に係る半導体装置の一製造工程における断面図である。
【図11】従来の半導体装置の断面図及び平面図である。
【図12】従来の他の半導体装置の断面図及び平面図である。
【図13】従来の半導体装置における、温度検出用ダイオードへの熱伝導の様子を模式的に示す図である。
【発明を実施するための形態】
【0028】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
【0029】
実施の形態1.
本実施の形態に係る半導体装置について、図1を用いて説明する。図1は、実施の形態1に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置は、ポリシリコンからなる温度検出用ダイオード(以降、単にダイオードと称す)を半導体基板の表面上に配置したパワーMOSFETである。図1(a)は本実施の形態に係る半導体装置の要部断面図、図1(b)は図1(a)のIB部の分解斜視図をそれぞれ示している。なお、図11と同一部分には同一符号を付し、詳細な説明を省略する。
【0030】
図1(a)において、パワーMOSFETチップ101には、図11に示す従来のパワーMOSFETチップ10と同様、チップ表面層にFETが形成されたFET領域と、チップ表面上にチップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。本実施の形態では、ダイオード領域の構成が従来のパワーMOSFETチップ10と異なっているのみであり、FET領域の構成は、従来のパワーMOSFETチップ10と同様である。
【0031】
具体的には、パワーMOSFETチップ101のFET領域には、従来のパワーMOSFETチップ10のFET領域と同様、半導体基板であるN+型シリコン基板1の所定領域にチャネル層としてのP+型層2aが設けられ、その表面層にN+型ソース層3が設けられている。また、N+型シリコン基板1の表面に、ゲート酸化膜(酸化膜5a)を介してポリシリコンからなるゲート層4が設けられ、その上は酸化膜5b及びPSG膜6で被覆されている。そして、P+型層2aおよびN+型ソース層3には、ソース電極9sが接続されている。なお、ゲート層4には、ゲート電極9gが図示しない部分で接続されている。また、N+型シリコン基板1の裏面には、ドレイン電極9dが形成されている。
【0032】
一方、ダイオード領域には、半導体基板であるN+型シリコン基板1の表面層に、不活性領域であるP+型層2bが形成されている。このP+型層2b上に、熱伝導層102及び絶縁膜102aを介して、温度検出用素子であるダイオード7が設けられている。すなわち、従来のパワーMOSFETチップ10では、シリコン基板1とダイオード7との間に酸化膜5aが挟まれていたが、本実施の形態のパワーMOSFETチップ101では、この酸化膜5aに代えて、熱伝導層102上に絶縁膜102aが積層された積層膜が挟まれている。
【0033】
熱伝導層102は、シリコン基板1の表面層に設けられたP+型層2b上に設けられている。熱伝導層102は、半導体基板を構成するシリコン(熱伝導率:約170W/m・K)よりも高い熱伝導率を有する材料によって形成されている。ここでは、熱伝導層102として、例えばアルミニウム膜(熱伝導率:237W/m・K)が形成されている。なお、アルミニウム膜からなる熱伝導層102を形成する場合、このアルミニウム膜にシリコンを含有させておくとよい。このようにシリコンを含有するアルミニウム膜によって熱伝導層102が形成されていると、アルミスパイクを抑制することができる。
【0034】
絶縁膜102aは、熱伝導層102の表面上に形成されている。すなわち、図1(b)に示すように、熱伝導層102とダイオード7との間に絶縁膜102aが設けられている。この絶縁膜102aにより、熱伝導層102とダイオード7とが絶縁される。絶縁膜102aは、シリコン酸化膜よりも高い熱伝導率を有する材料によって形成されていることが好ましい。これにより、より速やかにダイオード7への熱伝導が可能になる。
【0035】
ここでは、絶縁膜102aは、熱伝導層102として形成されたアルミニウム膜の酸化膜である、アルミナ(Al2O3)膜によって形成されている。アルミナ膜(熱伝導率:約30W/m・K)は、シリコン酸化膜(熱伝導率:約1.3W/m・K)と比較して、約20倍以上の高い熱伝導率を有しており、熱伝導層102からの熱をダイオード7に速やかに熱伝導することができる。
【0036】
そして、絶縁膜102a上に、ダイオード7が設けられている。ダイオード7は、P型ポリシリコン層7aと、N型ポリシリコン層7bとが水平方向に並列配置され、PN接合ダイオードを構成している。ダイオード7は、熱伝導層102の対面に絶縁膜102aを介して配置されている。
【0037】
ダイオード7の上は、図11に示す従来のパワーMOSFETチップ10と同様、酸化膜5b及びPSG(リンガラス)膜6で被覆されている。また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0038】
このように、本実施の形態のパワーMOSFETチップ101は、シリコン基板1から構成される半導体基板と、ダイオード7との間に、熱伝導層102と絶縁膜102aとが設けられている点で、従来のパワーMOSFETチップ10と異なっている。
【0039】
このようなMOSFETチップ101では、ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0040】
ここで、上記のように配設された温度検出用ダイオード7への熱伝導の様子について、図2を用いて説明する。図2は、実施の形態1の半導体装置における、温度検出用ダイオードへの熱伝導の様子を段階的に説明するための模式図である。
【0041】
半導体基板とダイオード7の間に設けられた熱伝導層102が高い熱伝導率を有しているため、FET領域から発生した熱が不特定方向から熱伝導層102に到達すると、図2(a)に示すように、この熱が速やかに熱伝導層102全体に伝播する。そして、熱伝導層102全体に熱伝導された熱は、図2(b)に示すように、熱伝導層102と対向配置されているダイオード7の下面(T面)に向けて、均一に熱伝導されるようになる。その結果、ダイオード7による応答性のよい温度検出が可能となる。また、ダイオード7は、長手方向の寸法をあまり気にせず設計することができるようになり、設計の自由度を向上させることができる。このように、本実施の形態の半導体装置において、熱伝導層102は、不特定方向から熱伝導層102に到達した熱を速やかに熱伝導層102全体に拡大伝導する役目を担っている。
【0042】
熱伝導層102の平面形状は、図1に示すように、ダイオード7の下面(T面)の形状と略同じ形状を有していることが好ましい。すなわち、熱伝導層102とダイオード7の互いに対向する対向面同士が略同じ形状を有していると好ましい。このように両者の対向面の形状を互いに略合同な形状とすることで、ダイオード7全体に効率よく均一に熱伝導させることができる。
【0043】
仮に、熱伝導層102がダイオード7下面よりも過剰に小さかったり、形状不一致部分が多いと、両者が対向しない部分が生じる。そのため、両者間の熱伝導効率が低下してしまう。
【0044】
また反対に、熱伝導層102がダイオード7下面よりも過剰に大きかったり、形状不一致部分が多いと、両者が対向しない部分が生じる。そのため、ダイオード7以外の部分への放熱が増加し、両者間の熱伝導効率が低下してしまう。
【0045】
なお、図1及び図2では、ダイオード7の下面(T面)形状と熱伝導層102の平面形状とが互いに合同な長矩形であるとして例示的に記したが、形状はこれに限るものではない。すなわち、ダイオード7の下面形状及び熱伝導層102の平面形状は、互いに略同じ形状であれば、長矩形以外の形状であってもよい。
【0046】
つまり、本実施の形態のMOSFETチップ101は、従来のMOSFETチップ10と比較すると、ダイオード7の配置に関して次のような構成上の差がある。
(1) ダイオード7の下面形状と略合同形状を有し、かつ、シリコン基板1よりも熱伝導率の高い材料であるアルミニウム膜からなる熱伝導層102が、ダイオード7と対向して配置されている。
(2) ダイオード7とシリコン基板1との絶縁膜として、シリコン酸化膜に代えて、シリコン酸化膜よりも高い熱伝導率を有するアルミナ膜からなる絶縁膜102aが配置されている。
これら(1)、(2)により、本実施の形態のMOSFETチップ101では、従来のMOSFETチップ10よりも、ダイオード7への熱伝導に優れ、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。従って、本実施の形態のMOSFETチップ101では、従来のMOSFETチップ10よりも、応答性のよい温度検出をすることができる。
【0047】
次に、上記のように構成されたMOSFETチップ101の製造方法の一例について、図3及び図4を参照して説明する。図3及び図4は、実施の形態1に係る半導体装置の製造工程を示す断面図である。以下では、リフトオフ法を用いて、熱伝導層102を形成する場合について説明する。
【0048】
先ず、図3(a)に示すように、N+型シリコン基板1上に所定パターンのレジストマスクM1を形成する。その後、P型不純物をイオン注入し、熱処理して、P+型層2a,2bを形成する。
【0049】
次に、レジストマスクM1を除去した後、図3(b)に示すように、所定パターンのレジストマスクM2を形成する。その後、N型不純物をイオン注入し、熱処理して、N+型ソース層3を形成する。
【0050】
次に、レジストマスクM2を除去した後、リフトオフ法を用いて熱伝導層102を形成する。具体的には、まず、図3(c)に示すように、所定パターンのレジストマスクM3をシリコン基板1上に形成する。このレジストマスクM3の上から、熱伝導層102としてアルミニウム(Al)膜を蒸着またはスパッタ法で成膜する。これにより、レジストマスクM3の上と、レジストマスクM3に覆われていないシリコン基板1の上とに、熱伝導層102が形成され、図3(c)に示す構成となる。続いて、レジストマスクM3及びその上の熱伝導層102を除去する。これにより、シリコン基板1上にレジストマスクM3を介さずに配設された部分の熱伝導層102のみが残存する。
【0051】
このとき残存する熱伝導層102の配置位置が、後述する工程で形成するダイオード7の直下位置となるよう、あらかじめレジストマスクM3を所定の位置に形成しておく。
【0052】
さらに、残存する熱伝導層102の平面形状が、後述する同工程で形成するダイオード7の下面形状と略合同形状となるよう、所定の形状のレジストマスクM3を形成しておく。
【0053】
なお、熱伝導層102の材料としてアルミニウムを用いる場合は、アルミニウムにシリコンを含有させておくと、アルミスパイクが抑制できるため、好適である。
【0054】
このようにして、シリコン基板1のP+型層2b上に熱伝導層102を形成した後、熱酸化法により、シリコン基板1全面に酸化膜を形成する。
【0055】
これにより、図3(d)に示すように、シリコン基板1表面に、シリコン酸化膜(SiO2)膜が酸化膜5aとして形成され、アルミニウムからなる熱伝導層102の表面に、アルミナ(Al2O3)膜が絶縁膜102aとして形成される。
【0056】
酸化膜5aは、ゲート絶縁膜となり、絶縁膜102aは、熱伝導層102を、後述する工程で形成するダイオード7と絶縁する役目をする。
【0057】
次に、所定の厚さのポリシリコン層47をCVD法により全面に堆積する。ダイオード領域のポリシリコン層47上をレジストマスクM4で被覆した後、FET領域のポリシリコン層47を低抵抗化するために、N型不純物の導入を行う。これにより、図4(e)に示す構成となる。なお、ダイオード領域のポリシリコン層47は、レジストマスクM4で覆われているため、N型不純物が導入されず、ノンドープポリシリコンのままである。
【0058】
次に、レジストマスクM4を除去した後、ポリシリコン層47上の所定の領域を被覆するパターンのレジストマスクM5を形成する。ここでは、ゲート層4となる領域とダイオード7となる領域のポリシリコン層47上に、それぞれレジストマスクM5を形成する。
【0059】
そして、このレジストマスクM5を用いてポリシリコン層47をドライエッチングする。これにより、ポリシリコン層47がパターニングされ、図4(f)に示すように、ゲート層4と、後にダイオード7となるポリシリコン層47のパターンとが、同時に形成される。
【0060】
次に、レジストマスクM5を除去した後、図4(g)に示すように、ダイオード7となるポリシリコン層47の一部が露出するように、レジストマスクM6を形成する。このレジストマスクM6は、ダイオード領域のポリシリコン層47を2領域に区画して開口したパターン形状を有している。ここでは、まず、図4(g)に示すように、P型ポリシリコン層7aとなる部分が開口したパターンをレジストマスクM6として形成する。そして、このレジストマスクM6を用いてP型不純物の導入を行い、P型ポリシリコン層7aを形成する。
【0061】
次に、レジストマスクM6を除去した後、図4(h)に示すように、レジストマスクM6とは反対に、N型ポリシリコン層7bとなる領域が開口されたレジストマスクM7を形成する。そして、このレジストマスクM7を用いてN型不純物の導入を行い、N型ポリシリコン層7bを形成する。これらにより、ポリシリコンからなるダイオード7(PN接合ダイオード)が形成される。
【0062】
次に、レジストマスクM7を除去した後、不純物の活性化のためにアニール処理を行う。
【0063】
続いて、CVD法により、全面に酸化膜5bを形成する。さらに、CVD法により、PSG膜6を酸化膜5bの上の全面に堆積する。
【0064】
次に、所定パターンのレジストマスク(不図示)を形成後、ドライエッチングによりPSG膜6および酸化膜5a,5bを開口する。続いて、シリコン基板1の表面側に、ソース電極9s,ゲート電極9g,アノード電極8a,及びカソード電極8bを、蒸着またはスパッタ法などで形成する。その後、シリコン基板1の裏面に、ドレイン電極9dを蒸着またはスパッタ法で形成する。以上の工程を経て、図1(a)に示す本実施の形態のパワーMOSFETチップ101が完成する。
【0065】
なお、上記説明では、リフトオフ法を用いて熱伝導層102を形成する場合について例示的に説明したが、熱伝導層102の形成方法はこれに限るものではなく、フォトリソグラフィ法及びエッチングを用いて熱伝導層102を形成してもよい。
【0066】
また、絶縁膜102aは熱酸化法で形成するとして説明したが、CVD法やPVD法を用いて形成してもよい。
【0067】
さらに、上記説明では、熱伝導層102を形成するための材料としてアルミニウムを用いる場合について例示的に説明したが、これに限るものではなく、シリコン基板1よりも高い熱伝導率を有する材料であれば何でもよい。
【0068】
図5は、実施の形態1の別の実施例に係る半導体装置の一製造工程における断面図である。図5は、図3(d)に相当する製造工程を示している。例えば、熱伝導層102は、高い熱伝導率を有する材料として、金(Au)(熱伝導率:315W/m・K)や銅(Cu)(熱伝導率:398W/m・K)などを用いてもよい。
【0069】
ただし、金や銅を用いる場合は、熱酸化法ではアルミニウムを用いた場合のような良質の表面酸化膜を形成できない。そのため、この場合は、金膜又は銅膜からなる所定のパターン形状の熱伝導層102を形成した後、CVD法で、シリコン酸化膜からなる酸化膜5aをシリコン基板1上の全面に形成することが好ましい。これにより、図5に示すように、熱伝導層102が酸化膜5aで覆われる構成となる。このように、熱伝導層102の酸化膜からなる絶縁膜102aとは別の酸化膜5aが、シリコン基板1上から、熱伝導層102とダイオード7との間に延設された構成の半導体装置であってもよい。この酸化膜5aにより、熱伝導層102とダイオード7とが絶縁される。このような構成においても、ダイオード7の下面形状と略合同形状を有し、かつ、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102が、ダイオード7と対向して配置されるため、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。
【0070】
以上のように、本実施の形態では、温度検出用素子(ダイオード7)と、半導体基板(シリコン基板1)との間に、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102を配置している。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に熱伝導させることができる。その結果、温度検出用素子による応答性のよい温度検出を実現することができる。
【0071】
実施の形態2.
本実施の形態に係る半導体装置について、図6を用いて説明する。図6は、実施の形態2に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置は、ポリシリコンからなる温度検出用ダイオードを半導体基板の表面層に設けられた凹部の内部に配置したパワーMOSFETである。図6(a)は本実施の形態に係る半導体装置の要部断面図、図6(b)は図6(a)のVIB部の分解斜視図をそれぞれ示している。なお、図1と同一部分には同一符号を付し、説明を省略する。
【0072】
図6(a)において、パワーMOSFETチップ201には、チップ表面層にFETが形成されたFET領域と、チップの温度を検出するためのポリシリコンからなるダイオード7が形成されたダイオード領域とが設けられている。本実施の形態では、ダイオード領域の構成が実施の形態1と異なっているのみであり、FET領域の構成は実施の形態1と同様であるため説明を省略する。なお、本実施の形態のパワーMOSFETチップ201では、N+型シリコン基板1上にN−型エピタキシャル層1aが積層されており、これらN+型シリコン基板1とN−型エピタキシャル層1aとによって半導体基板が構成されている。この半導体基板の表面層に、チャネル層となるP+型層2aが設けられている。
【0073】
本実施の形態では、ダイオード領域の半導体基板の表面に、凹部205が形成されている。凹部205は、半導体基板のN−型エピタキシャル層1aに形成されている。例えば、凹部205の平面形状は、図6(b)に示すように、長矩形とすることができる。そして、この凹部205が設けられた部分のN−型エピタキシャル層1aの表面層に、不活性領域であるP+型層2bが形成されている。
【0074】
さらに、本実施の形態では、熱伝導層102が、凹部205の底面に配置されている。熱伝導層102は、実施の形態1と同様、半導体基板を構成するシリコンよりも高い熱伝導率を有する材料によって形成されている。ここでは、熱伝導層102として、例えばアルミニウム膜が形成されている。なお、アルミニウム膜からなる熱伝導層102を形成する場合、このアルミニウム膜にシリコンを含有させておくとよい。このようにシリコンを含有するアルミニウム膜によって熱伝導層102が形成されていると、アルミスパイクを抑制することができる。
【0075】
そして、熱伝導層102の表面に、実施の形態1と同様、熱伝導層102の酸化膜である絶縁膜102aが形成され、その上にダイオード7が配置されている。すなわち、熱伝導層102とダイオード7との間に絶縁膜102aが設けられている。この絶縁膜102aにより、熱伝導層102とダイオード7とが絶縁される。
【0076】
ここでは、熱伝導層102として形成されたアルミニウム膜の酸化膜である、アルミナ膜によって絶縁膜102aが形成されている。アルミナ膜は、シリコン酸化膜と比較して、約20倍以上の高い熱伝導率を有しており、熱伝導層102からの熱をダイオード7に速やかに熱伝導することができる。このように、絶縁膜102aは、シリコン酸化膜よりも高い熱伝導率を有する材料によって形成されていることが好ましい。
【0077】
ダイオード7の上は、実施の形態1と同様、酸化膜5b及びPSG(リンガラス)膜6で被覆されている。また、P型ポリシリコン層7aとN型ポリシリコン層7bは、酸化膜5b及びPSG膜6に設けられた開口を通して、アノード電極8aとカソード電極8bとにそれぞれ接続されている。
【0078】
このように、本実施の形態のパワーMOSFETチップ201は、ダイオード7が基板表面層に形成された凹部205の内部に配置されている点で、実施の形態1のパワーMOSFETチップ101と異なっている。
【0079】
このようなMOSFETチップ201では、ダイオード7の順電圧降下の温度依存性を利用して、この順電圧降下に基づきチップの温度を検出する。そして、所定の温度以上になると、MOSFETに流れる電流を制御して、熱破壊を防止するようになっている。
【0080】
ここで、半導体基板とダイオード7の間に設けられた熱伝導層102が高い熱伝導率を有しているため、図6(b)に示すように、FET領域から発生した熱が不特定方向から熱伝導層102に到達すると、この熱は速やかに熱伝導層102全体に伝播する。そして、熱伝導層102全体に熱伝導された熱は、熱伝導層102と対向配置されているダイオード7の下面(T面)に向けて均一に熱伝導されるようになる。その結果、ダイオード7による応答性のよい温度検出が可能となる。
【0081】
また、ダイオード7は、長手方向の寸法をあまり気にせず設計することができるようになり、設計の自由度を向上させることができる。このように、本実施の形態の半導体装置において、熱伝導層102は、不特定方向から熱伝導層102に到達した熱を速やかに熱伝導層102全体に拡大伝導する役目を担っている。さらに、本実施の形態では、ダイオード7が凹部205の内部に配置されているので、実施の形態1よりも温度検出力を向上させることができる。
【0082】
熱伝導層102の平面形状は、図6に示すように、ダイオード7の下面(T面)の形状と略同じ形状を有していることが好ましい。すなわち、熱伝導層102とダイオード7の互いに対向する対向面同士が略同じ形状を有していると好ましい。このように両者の対向面の形状を互いに略合同な形状とすることで、ダイオード7全体に効率よく均一に熱伝導させることができる。
【0083】
なお、厳密には、凹部205の側壁に形成された酸化膜5aの厚みの分だけ、ダイオード7の下面の面積が熱伝導層102の平面形状よりも若干小さくなるが、この程度の形状差は、両者間の熱伝導効率を低下させることなく、特に問題のないレベルである。
【0084】
また、図6では、ダイオード7の下面(T面)形状と熱伝導層102の平面形状とが互いに合同な長矩形であるとして例示的に記載したが、形状はこれに限るものではない。すなわち、ダイオード7の下面形状及び熱伝導層102の平面形状は、互いに略同じ形状であれば、長矩形以外の形状であってもよい。
【0085】
次に、上記のように構成されたMOSFETチップ201の製造方法の一例について、図7〜図9を参照して説明する。図7〜図9は、実施の形態2に係る半導体装置の製造工程を示す断面図である。以下では、リフトオフ法を用いて、熱伝導層102を形成する場合について説明する。
【0086】
先ず、図7(a)に示すように、N+型シリコン基板1上に成長させたN−型エピタキシャル層1a上に、所定パターンのレジストマスクM21を形成する。そして、このレジストマスクM21を用いてシリコンエッチング(ドライエッチング)を行い、N−型エピタキシャル層1aに凹部205を形成する。凹部205の平面形状は、例えば、長矩形とする。
【0087】
次に、レジストマスクM21を除去した後、図7(b)に示すように、所定パターンのレジストマスクM22を形成する。そして、このレジストマスクM22を用いてP型不純物のイオン注入を行い、N−型エピタキシャル層1aにP+型層2a,2bを形成する。
【0088】
次に、レジストマスクM22を除去した後、図7(c)に示すように、所定パターンのレジストマスクM23を形成する。そして、このレジストマスクM23を用いてN型不純物のイオン注入を行い、P+型層2aの表面層にN+型ソース層3を形成する。
【0089】
次に、レジストマスクM23を除去した後、リフトオフ法を用いて熱伝導層102を形成する。具体的には、まず、図8(d)に示すように、所定パターンのレジストマスクM24を形成する。このレジストマスクM24の上から、熱伝導層102としてアルミニウム(Al)膜を蒸着またはスパッタ法で成膜する。これにより、レジストマスクM24の上と、レジストマスクM24に覆われていないN−型エピタキシャル層1a上とに、熱伝導層102が形成され、図8(d)に示す構成となる。続いて、レジストマスクM24及びその上の熱伝導層102を除去すると、N−型エピタキシャル層1a上にレジストマスクM24を介さずに配設された部分の熱伝導層102のみが残存する。
【0090】
このとき残存する熱伝導層102の配置位置が、後述する工程で形成する温度検出用ダイオード7の直下位置となるよう、あらかじめレジストマスクM24を所定の位置に形成しておく。さらに、残存する熱伝導層102の平面形状が、後述する同工程で形成する温度検出用ダイオード7の下面と略合同形状となるよう、所定の形状のレジストマスクM3を形成しておく。これにより、凹部205の底面に、熱伝導層102が形成される。
【0091】
なお、熱伝導層102の材料としてアルミニウムを用いる場合は、アルミニウムにシリコンを含有させておくとアルミスパイクが抑制できるため、好適である。
【0092】
このようにして、N−型エピタキシャル層1aのP+型層2b上に熱伝導層102を形成した後、熱酸化法により半導体基板全面に酸化膜を形成する。
【0093】
これにより、図8(e)に示すように、N−型エピタキシャル層1aの表面に、シリコン酸化膜(SiO2)が酸化膜5aとして形成され、アルミニウムからなる熱伝導層102の表面に、アルミナ(Al2O3)膜が絶縁膜102aとして形成される。
【0094】
酸化膜5aは、ゲート絶縁膜となり、絶縁膜102aは、熱伝導層102を、後述する工程で形成するダイオード7と絶縁する役目をする。
【0095】
次に、所定厚さのポリシリコン層47をCVD法により全面に堆積する。ダイオード領域のポリシリコン層47上をレジストマスクM25で被覆した後、FET領域のポリシリコン層47を低抵抗化するために、N型不純物の導入を行う。これにより、図8(f)に示す構成となる。なお、ダイオード領域のポリシリコン層47は、レジストマスクM25で覆われているため、N型不純物が導入されず、ノンドープポリシリコンのままである。
【0096】
次に、レジストマスクM25を除去した後、ポリシリコン層47上の所定の領域を被覆するパターンのレジストマスクM26を形成する。ここでは、ゲート層4となる領域のポリシリコン層47上に、レジストマスクM26を形成する。なお、本実施の形態では、実施の形態1と異なり、ダイオード7となる領域のポリシリコン層47上にはレジストマスクM26を形成しなくてもよい。
【0097】
そして、このレジストマスクM26を用いてポリシリコン層47をドライエッチングする。このドライエッチングにより、凹部205上のポリシリコン層47は、膜厚が薄くなる。ドライエッチングは、凹部205の外側の、レジストマスクM26に覆われていない部分のポリシリコン層47が除去され、かつ、凹部205の内部のポリシリコン層47が所望とする膜厚となるまで行う。これにより、ポリシリコン層47がパターニングされ、図9(g)に示すように、ゲート層4と、凹部205の内部にダイオード7となるポリシリコン層47のパターンとが同時に形成される。
【0098】
次に、レジストマスクM26を除去した後、図9(h)に示すように、ダイオード7となるポリシリコン層47の一部が露出するように、レジストマスクM27を形成する。このレジストマスクM27は、ダイオード領域のポリシリコン層47を2領域に区画して開口したパターン形状を有している。ここでは、まず、図9(h)に示すように、P型ポリシリコン層7aとなる部分が開口したパターンをレジストマスクM27として形成する。そして、このレジストマスクM27を用いてP型不純物の導入を行い、P型ポリシリコン層7aを形成する。
【0099】
次に、レジストマスクM27を除去した後、図9(i)に示すように、レジストマスクM27とは反対に、N型ポリシリコン層7bとなる領域が開口されたレジストマスクM28を形成する。そして、このレジストマスクM28を用いてN型不純物の導入を行い、N型ポリシリコン層7bを形成する。これらにより、ポリシリコンからなるダイオード7(PN接合ダイオード)が形成される。
【0100】
次に、レジストマスクM28を除去した後、不純物の活性化のためにアニール処理を行う。
【0101】
続いて、CVD法により、全面に酸化膜5bを形成する。さらに、CVD法により、PSG膜6を酸化膜5bの上の全面に堆積する。
【0102】
次に、所定パターンのレジストマスク(不図示)を形成後、ドライエッチングによりPSG膜6および酸化膜5a,5bを開口する。続いて、半導体基板表面側にソース電極9s,ゲート電極9g,アノード電極8a,及びカソード電極8bを、蒸着またはスパッタ法などで形成する。その後、半導体基板裏面に、ドレイン電極9dを蒸着またはスパッタ法で形成する。以上の工程を経て、図6(a)に示す本実施の形態のパワーMOSFETチップ201が完成する。
【0103】
なお、上記説明では、リフトオフ法を用いて熱伝導層102を形成する場合について例示的に説明したが、熱伝導層102の形成方法はこれに限るものではなく、フォトリソグラフィ法及びエッチングを用いて熱伝導層102を形成してもよい。
【0104】
また、絶縁膜102aは熱酸化法で形成するとして説明したが、CVD法やPVD法を用いて形成してもよい。
【0105】
さらに、上記説明では、熱伝導層102を形成するための材料としてアルミニウムを用いる場合について例示的に説明したが、これに限るものではなく、半導体基板を構成する材料よりも高い熱伝導率を有する材料であれば何でもよい。
【0106】
図10は、実施の形態2の別の実施例に係る半導体装置の一製造工程における断面図である。図10は、図8(e)に相当する製造工程を示している。例えば、熱伝導層102は、高い熱伝導率を有する材料として、金(Au)(熱伝導率:315W/m・K)や銅(Cu)(熱伝導率:398W/m・K)などを用いてもよい。
【0107】
ただし、金や銅を用いる場合は、熱酸化法ではアルミニウムを用いた場合のような良質の表面酸化膜を形成できない。そのため、この場合は、金膜又は銅膜からなる所定のパターン形状の熱伝導層102を形成した後、CVD法で、シリコン酸化膜からなる酸化膜5aを半導体基板上の全面に形成することが好ましい。これにより、図10に示すように、熱伝導層102が酸化膜5aで覆われる構成となる。このように、熱伝導層102の酸化膜からなる絶縁膜102aとは別の酸化膜5aが、N−型エピタキシャル層1a上から、熱伝導層102とダイオード7との間に延設された構成の半導体装置であってもよい。この酸化膜5aにより、熱伝導層102とダイオード7とが絶縁される。このような構成においても、ダイオード7の下面形状と略合同形状を有し、かつ、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102が、ダイオード7と対向して配置されるため、発熱部からの熱を速やかに効率よくダイオード7全体に均一に熱伝導させることができる。
【0108】
以上のように、本実施の形態では、ダイオード7を凹部205の内部に配置することで、実施の形態1よりも温度検出力を向上させることができる。また、実施の形態1と同様、温度検出用素子(ダイオード7)と、半導体基板(シリコン基板1及びエピタキシャル層1a)との間に、半導体基板よりも熱伝導率の高い材料からなる熱伝導層102を配置している。これにより、発熱部からの熱を速やかに効率よく温度検出用素子全体に熱伝導させることができる。その結果、温度検出用素子による応答性のよい温度検出を実現することができる。
【0109】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【0110】
1 シリコン基板、1a エピタキシャル層、
2a,2b 、P+型層、3 ソース層、4 ゲート層、
5a,5b 酸化膜、6 PSG膜、7 ダイオード、
7a P型ポリシリコン層、7b N型ポリシリコン層、
8a アノード電極、8b カソード電極、
9d ドレイン電極、9g ゲート電極、9s ソース電極、
10 パワーMOSFETチップ、
47 ポリシリコン層、50 トレンチ、60 絶縁膜、
101 パワーMOSFETチップ、
102 熱伝導層、102a 絶縁膜、
201 パワーMOSFETチップ、205 凹部、
500 IGBTチップ、504 温度検出用ダイオード、
504a p型ポリシリコン層、504b n型ポリシリコン層、
M1〜M7 レジストマスク、
M21〜M28 レジストマスク
【特許請求の範囲】
【請求項1】
半導体基板上に形成された、異常発熱を検出するための温度検出用素子と、
前記温度検出用素子と前記半導体基板との間に形成され、前記半導体基板より高い熱伝導率を有する熱伝導層と、を備える半導体装置。
【請求項2】
前記熱伝導層と前記温度検出用素子との間に形成された絶縁膜をさらに備え、
前記温度検出用素子が、前記絶縁膜によって前記熱伝導層と絶縁されている請求項1に記載の半導体装置。
【請求項3】
前記絶縁膜は、前記熱伝導層の酸化膜によって形成されている請求項2に記載の半導体装置。
【請求項4】
前記熱伝導層は、アルミニウム膜からなり、
前記絶縁膜は、アルミナ膜からなる請求項2又は3に記載の半導体装置。
【請求項5】
前記アルミニウム膜は、シリコンを含有する請求項4に記載の半導体装置。
【請求項6】
前記絶縁膜は、前記熱伝導層を覆うように、前記半導体基板上の全面に形成されている請求項2に記載の半導体装置。
【請求項7】
前記熱伝導層は、金膜または銅膜からなり、
前記絶縁膜は、シリコン酸化膜からなる請求項2又は6に記載の半導体装置。
【請求項8】
前記熱伝導層は、前記温度検出用素子と対向配置され、
前記熱伝導層と前記温度検出用素子の互いに対向する対向面同士が略同じ形状を有する請求項1乃至7のいずれか1項に記載の半導体装置。
【請求項9】
前記温度検出用素子は、前記半導体基板の表面上に配置されている請求項1乃至8のいずれか1項に記載の半導体装置。
【請求項10】
前記温度検出用素子は、前記半導体基板の表面層に設けられた凹部の内部に配置されている請求項1乃至8のいずれか1項に記載の半導体装置。
【請求項11】
半導体基板上に、前記半導体基板より高い熱伝導率を有する熱伝導層を形成し、
前記熱伝導層の上に、絶縁膜を形成し、
前記絶縁膜を介して前記熱伝導層の対面に、異常発熱を検出するための温度検出用素子を形成する半導体装置の製造方法。
【請求項1】
半導体基板上に形成された、異常発熱を検出するための温度検出用素子と、
前記温度検出用素子と前記半導体基板との間に形成され、前記半導体基板より高い熱伝導率を有する熱伝導層と、を備える半導体装置。
【請求項2】
前記熱伝導層と前記温度検出用素子との間に形成された絶縁膜をさらに備え、
前記温度検出用素子が、前記絶縁膜によって前記熱伝導層と絶縁されている請求項1に記載の半導体装置。
【請求項3】
前記絶縁膜は、前記熱伝導層の酸化膜によって形成されている請求項2に記載の半導体装置。
【請求項4】
前記熱伝導層は、アルミニウム膜からなり、
前記絶縁膜は、アルミナ膜からなる請求項2又は3に記載の半導体装置。
【請求項5】
前記アルミニウム膜は、シリコンを含有する請求項4に記載の半導体装置。
【請求項6】
前記絶縁膜は、前記熱伝導層を覆うように、前記半導体基板上の全面に形成されている請求項2に記載の半導体装置。
【請求項7】
前記熱伝導層は、金膜または銅膜からなり、
前記絶縁膜は、シリコン酸化膜からなる請求項2又は6に記載の半導体装置。
【請求項8】
前記熱伝導層は、前記温度検出用素子と対向配置され、
前記熱伝導層と前記温度検出用素子の互いに対向する対向面同士が略同じ形状を有する請求項1乃至7のいずれか1項に記載の半導体装置。
【請求項9】
前記温度検出用素子は、前記半導体基板の表面上に配置されている請求項1乃至8のいずれか1項に記載の半導体装置。
【請求項10】
前記温度検出用素子は、前記半導体基板の表面層に設けられた凹部の内部に配置されている請求項1乃至8のいずれか1項に記載の半導体装置。
【請求項11】
半導体基板上に、前記半導体基板より高い熱伝導率を有する熱伝導層を形成し、
前記熱伝導層の上に、絶縁膜を形成し、
前記絶縁膜を介して前記熱伝導層の対面に、異常発熱を検出するための温度検出用素子を形成する半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2011−66184(P2011−66184A)
【公開日】平成23年3月31日(2011.3.31)
【国際特許分類】
【出願番号】特願2009−215270(P2009−215270)
【出願日】平成21年9月17日(2009.9.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年3月31日(2011.3.31)
【国際特許分類】
【出願日】平成21年9月17日(2009.9.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]