半導体装置及び半導体装置の作製方法

【課題】半導体装置の開口率を向上させる。
【解決手段】同一基板上に画素と駆動回路が設けられ、駆動回路の第１の薄膜トランジスタ及び画素の第２の薄膜トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層と、を有し、第２の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、及び酸化物絶縁層は透光性を有し、第１の薄膜トランジスタのソース電極層及びドレイン電極層は、第２の薄膜トランジスタのソース電極層及びドレイン電極層と材料が異なり、第２の薄膜トランジスタのソース電極層及びドレイン電極層よりも低抵抗である。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
同一基板上に第１の薄膜トランジスタを有する駆動回路と第２の薄膜トランジスタを有する画素を有し、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、
ゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上に酸化物半導体層と、
前記酸化物半導体層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層と、を有し、
前記第２の薄膜トランジスタの前記ゲート電極層、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、及び前記酸化物絶縁層は透光性を有し、
前記第１の薄膜トランジスタのソース電極層及びドレイン電極層は、前記第２の薄膜トランジスタの前記ソース電極層及び前記ドレイン電極層と材料が異なり、前記第２の薄膜トランジスタの前記ソース電極層及び前記ドレイン電極層よりも低抵抗であることを特徴とする半導体装置。
【請求項２】
請求項１において、前記第１の薄膜トランジスタのソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする材料、若しくはそれらの合金材料とを組み合わせた積層からなることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記第２の薄膜トランジスタのソース電極層及びドレイン電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、又は酸化亜鉛であることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、さらに前記基板と同一基板上に容量部を有し、
前記容量部は、容量配線及び該容量配線と重なる容量電極を有し、
前記容量配線及び前記容量電極は透光性を有する半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、さらに前記第１の薄膜トランジスタの酸化物絶縁層上に前記ゲート電極層と重なる導電層を有する半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記第１の薄膜トランジスタの酸化物半導体層と、前記ソース電極層及び前記ドレイン電極層との間に酸化物導電層を有し、
前記酸化物導電層は、前記第２の薄膜トランジスタのソース電極層、ドレイン電極層と同じ材料である半導体装置。
【請求項７】
請求項１乃至６のいずれか一において、前記第１の薄膜トランジスタの酸化物半導体層の前記ソース電極層又は前記ドレイン電極層と重なる領域は、前記第１の薄膜トランジスタの酸化物半導体層のチャネル形成領域よりも低抵抗である半導体装置。
【請求項８】
同一基板上に第１の薄膜トランジスタを有する駆動回路と第２の薄膜トランジスタを有する画素を有する半導体装置の作製方法であって、
基板上に透光性を有する導電膜を形成し、第１のフォトリソグラフィ工程により透光性を有する導電膜を選択的にエッチングすることにより前記第１の薄膜トランジスタのゲート電極層となる第１のゲート電極層及び第２の薄膜トランジスタのゲート電極層となる第２のゲート電極層を形成し、
前記第１のゲート電極層及び前記第２のゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層の上に酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により前記酸化物半導体膜を選択的にエッチングすることにより島状酸化物半導体層である第１の酸化物半導体層及び第２の酸化物半導体層を形成し、
第１の酸化物半導体層及び第２の酸化物半導体層を脱水化又は脱水素化し、
脱水化又は脱水素化された第１の酸化物半導体層及び第２の酸化物半導体層上に酸化物導電膜及び導電膜を順次形成し、第３のフォトリソグラフィ工程及び第４のフォトリソグラフィ工程により酸化物導電膜及び導電膜を選択的にエッチングし、前記第１の酸化物半導体層の上に一対の低抵抗ドレイン領域を形成し、前記一対の低抵抗ドレイン領域の上に一対の導電層を形成することにより第１の薄膜トランジスタのソース電極層及びドレイン電極層となる第１のソース電極層及び第１のドレイン電極層を形成し、前記第２の酸化物半導体層の上に第２の薄膜トランジスタのソース電極層及びドレイン電極層となる第２のソース電極層及び第２のドレイン電極層を形成し、
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第１のソース電極層、前記第１のドレイン電極層、前記第２のソース電極層、及び第２のドレイン電極層上に前記第１の酸化物半導体層及び前記第２の酸化物半導体層の一部と接する酸化物絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項９】
同一基板上に第１の薄膜トランジスタを有する駆動回路と第２の薄膜トランジスタを有する画素を有する半導体装置の作製方法であって、
基板上に透光性を有する導電膜を形成し、第１のフォトリソグラフィ工程により透光性を有する導電膜を選択的にエッチングすることにより前記第１の薄膜トランジスタのゲート電極層となる第１のゲート電極層及び前記第２の薄膜トランジスタのゲート電極層となる第２のゲート電極層を形成し、
前記第１のゲート電極層及び前記第２のゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層の上に酸化物半導体膜を形成し、
前記酸化物半導体膜を脱水化又は脱水素化し、
脱水化又は脱水素化された前記酸化物半導体膜上に酸化物導電膜及び導電膜を順次形成し、第２のフォトリソグラフィ工程及び第３のフォトリソグラフィ工程により前記酸化物半導体膜、酸化物導電膜、及び導電膜を選択的にエッチングし、第１の酸化物半導体層の上に一対の低抵抗ドレイン領域を形成し、前記一対の低抵抗ドレイン領域の上に一対の導電層を形成することにより第１の薄膜トランジスタのソース電極層及びドレイン電極層となる第１のソース電極層及び第１のドレイン電極層を形成し、第２の酸化物半導体層の上に前記第２の薄膜トランジスタのソース電極層及びドレイン電極層となる第２のソース電極層及び第２のドレイン電極層を形成し、
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第１のソース電極層、前記第１のドレイン電極層、前記第２のソース電極層、及び前記第２のドレイン電極層上に第１の酸化物半導体層及び第２の酸化物半導体層の一部と接する酸化物絶縁層を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
多階調マスクを用いて前記第３のフォトリソグラフィ工程を行うことを特徴とする半導体装置の作製方法。

【図１】