半導体装置
【課題】同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供する。
【解決手段】面方位（００１）のｎ型ウェル領域１３には、ソース領域１４及びドレイン領域１５が離隔して形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上にはゲート絶縁膜１６が形成され、ゲート絶縁膜１６上にはゲート電極１７が形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３に形成されるチャネル領域のチャネル長方向は、ｎ型ウェル領域１３の方位＜１００＞に設定され、チャネル長方向には引っ張り応力が発生している。
【解決手段】面方位（００１）のｎ型ウェル領域１３には、ソース領域１４及びドレイン領域１５が離隔して形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上にはゲート絶縁膜１６が形成され、ゲート絶縁膜１６上にはゲート電極１７が形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３に形成されるチャネル領域のチャネル長方向は、ｎ型ウェル領域１３の方位＜１００＞に設定され、チャネル長方向には引っ張り応力が発生している。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関するものであり、例えば相補型金属酸化膜半導体（ＣＭＯＳ）に使用されるものである。
【背景技術】
【０００２】
ＣＭＯＳを構成するｐチャネルＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタ）及びｎチャネルＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタ）の移動度を上げるには、基板面方位・チャネル方向の変更、または格子歪みを与えることが行われる。例えば、ｐＭＯＳトランジスタにおいては、チャネルとなるシリコンゲルマニウム層が圧縮応力に伴うストレイン効果によって正孔の移動度を増大させ、またｎＭＯＳトランジスタにおいては、チャネルとなるシリコン層が引っ張り応力に伴うストレイン効果によって電子の移動度を増大させることが開示されている（例えば、特許文献１参照）。
【０００３】
しかし、前述した基板面方位・チャネル方向の変更、または格子歪みの印加の方法には以下に挙げる問題点が存在する。
【０００４】
（１） 基板面方位の変更
例えば、面方位（０１１）のウェハを使用した場合、ｐＭＯＳトランジスタの移動度は上がるが、ｎＭＯＳトランジスタの移動度は下がってしまう。また、ウェハ上で９０度の回転対称性が崩れるため、従来の設計を利用することができなくなり設計時の負荷が非常に大きい。
【０００５】
（２） チャネル方向の変更
これも基板の面方位の変更と同様に、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの移動度を同時に上げることはできないので、両方の移動度を上げるにはｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、プロセスが複雑になってしまう。
【０００６】
（３） 格子歪みの印加
ローカルな歪みはチャネル方向の一軸応力を発生させるが、通常使用される面方位（００１）のウェハでチャネル方向が方位＜１１０＞のトランジスタでは、一軸性の圧縮、引っ張り応力を加えた場合の移動度の向上、劣化の方向はｎＭＯＳトランジスタ、ｐＭＯＳトランジスタで異なる。そのため、両方の移動度を上げるためには、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、やはりプロセルが複雑になってしまう。
【０００７】
今後、微細化の進行により歩留まりの低下が予想されるこれから先の世代において、移動度向上のために複雑なプロセスを組むことはきわめて難しい。
【特許文献１】特開平１１−３４０３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこでこの発明は、前記事情に鑑みてなされたものであり、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、この発明の一実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする。
【００１０】
また、この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１１】
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１２】
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１３】
さらに、この発明の他の実施形態の半導体装置は、面方位（００１）のシリコン半導体領域と、前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする。
【発明の効果】
【００１４】
この発明によれば、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１６】
［第１の実施形態］
まず、この発明の第１の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。
【００１７】
図１は、第１の実施形態の半導体装置の構造を示す断面図である。
【００１８】
ｐ型シリコン半導体基板１１には、素子分離領域１２が配置されている。ｐ型半導体基板１１は、面方位（００１）のウェハから成る。素子分離領域１２は、例えば、ｐ型半導体基板１１に形成されたトレンチ内にシリコン酸化膜などを埋め込んだＳＴＩ(Shallow Trench Isolation)からなり、ｐ型半導体基板１１上に形成される素子（トランジスタ）間を電気的に絶縁分離して、素子が形成される素子領域を定める。
【００１９】
以下に、ｐＭＯＳトランジスタの構造について述べる。
【００２０】
ｐ型シリコン半導体基板１１上には、ｎ型ウェル領域１３が形成されている。素子領域におけるｎ型ウェル領域１３の表面領域には、ｐ＋型半導体領域からなるソース領域１４と、同じくｐ＋型半導体領域からなるドレイン領域１５とが離隔して形成されている。さらに、ソース領域１４とドレイン領域１５との間には、ソース領域１４及びドレイン領域１５より不純物濃度が低いｐ−型半導体領域からなるエクステンション領域１４Ａ、１５Ａが形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上には、ゲート絶縁膜１６が形成されている。このゲート絶縁膜１６上にはゲート電極１７が形成されている。ゲート電極１７下のｎ型ウェル領域１３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
【００２１】
ゲート電極１７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜１８が形成されている。さらに、ソース領域１４上、ドレイン領域１５上、ゲート電極１７上、側壁絶縁膜１８上、及び素子分離領域１２上には、ライナー膜１９が形成されている。このライナー膜は、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。このような引っ張り応力を加えるシリコン窒化膜には、例えば、ＨＣＤ（Hexa-chloro-disilane）/ＮＨ３の混合ガスを用いて熱ＣＶＤ法により成膜されたＳｉＮ膜（ＨＣＤ−ＳｉＮ膜）、やプラズマＣＶＤ法により成膜され、Ｎ−Ｈ結合が少なく、Ｓｉ−Ｈ結合が多く形成されたＳｉＮ膜などが用いられる。
【００２２】
以下に、ｎＭＯＳトランジスタの構造について述べる。
【００２３】
ｐ型シリコン半導体基板１１上には、ｐ型ウェル領域２３が形成されている。素子領域におけるｐ型ウェル領域２３の表面領域には、ｎ＋型半導体領域からなるソース領域２４と、同じくｎ＋型半導体領域からなるドレイン領域２５とが離隔して形成されている。さらに、ソース領域２４とドレイン領域２５との間には、ｎ型半導体領域からなるエクステンション領域２４Ａ、２５Ａが形成されている。ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成されている。このゲート絶縁膜２６上にはゲート電極２７が形成されている。ゲート電極２７下のｐ型ウェル領域２３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
【００２４】
ゲート電極２７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜２８が形成されている。さらに、ソース領域２４上、ドレイン領域２５上、ゲート電極２７上、側壁絶縁膜２８上、及び素子分離領域１２上には、前述したライナー膜１９が形成されている。このライナー膜は、同様に、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。
【００２５】
前述したｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）により、チャネル長方向に一軸性の引っ張り応力が加えられている。
【００２６】
ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係を図２に示す。図２に示すように、チャネル長方向が方位＜１００＞である場合、正孔の移動度は引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。一方、従来ではチャネル長方向が方位＜１１０＞である場合が多く、この場合、正孔の移動度は引っ張り応力が増加するに従って低下してしまう。したがって、第１の実施形態のｐＭＯＳトランジスタにおいては、面方位（００１）のシリコン半導体基板を用い、チャネル長方向を半導体基板の方位＜１００＞に設定することにより、チャネル長方向に引っ張り応力が加わっても正孔の移動度は劣化せず、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合に比べて正孔の移動度が高い。なお、引っ張り応力が印加されている状態では、引っ張り応力が印加されていない状態よりも、移動度の向上効果は大きい。以上により、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。。
【００２７】
また、ｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）によりチャネル長方向に一軸性の引っ張り応力が加えられている。
【００２８】
ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係を図３に示す。図３に示すように、チャネル長方向が方位＜１００＞である場合、電子の移動度は引っ張り応力が増加するに従って増加していく。一方、従来例のチャネル長方向が方位＜１１０＞である場合も、電子の移動度は引っ張り応力が増加するに従って同様に増加している。よって、第１の実施形態のｎＭＯＳトランジスタにおいては、チャネル長方向を半導体基板の方位＜１００＞に設定しても、電子の移動度は劣化せず、ほぼチャネル長方向が方位＜１１０＞である場合と同等のトランジスタ特性を維持することができる。
【００２９】
このように面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｐＭＯＳトランジスタでは、図２に示したように、引っ張り応力により生じた歪みによる移動度変調効果は少なく、正孔移動度はチャネル長方向が方位＜１１０＞のｐＭＯＳトランジスタより高い。また、面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｎＭＯＳトランジスタでは、チャネル長方向が方位＜１１０＞のｎＭＯＳトランジスタと比べて、図３に示したように、引っ張り応力によって生じた歪みにより同等以上の移動度向上効果が得られる。
【００３０】
以上説明したようにこの第１の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜によって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００３１】
［第２の実施形態］
次に、この発明の第２の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００３２】
図４は、第２の実施形態の半導体装置の構造を示す断面図である。
【００３３】
ｐ型シリコン半導体基板１１上のｎ型ウェル領域１３及びｐ型ウェル領域２３には、ＳＴＩ(Shallow Trench Isolation)から形成された素子分離領域が配置されている。このＳＴＩは、ｐ型半導体基板１１またはｎ型ウェル領域１３、ｐ型ウェル領域２３に形成されたトレンチ内に、シリコン窒化膜１２Ａ、及びシリコン酸化膜１２Ｂを埋め込んだものであり、以下のような構造を有する。ｐ型シリコン半導体基板１１にはトレンチが形成され、トレンチ内のシリコン領域が露出した面にはシリコン窒化膜１２Ａが形成されている。詳述すると、シリコン窒化膜１２Ａは、ソース領域１４、２４、ドレイン領域１５、２５、ｎ型ウェル領域１３、及びｐ型ウェル領域２３などのシリコン領域の少なくとも１部分と接触するように、トレンチ内に形成されている。トレンチ内のシリコン窒化膜１２Ａ上には、トレンチ内を埋め込むようにシリコン酸化膜１２Ｂが形成されている。ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのその他の構造は、前記第１の実施形態と同様である。
【００３４】
第２の実施形態におけるＳＴＩは、シリコン半導体領域の少なくとも１部分に接するシリコン窒化膜を有している。このようなＳＴＩが配置されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタでは、チャネル領域からＳＴＩへ向かって応力が発生する。これにより、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。なお、ＳＴＩは、シリコン窒化膜のみで埋められていても良い。
【００３５】
第２の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係は、第１の実施形態と同様に、図２に示したようになる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００３６】
また、第２の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係は、第１の実施形態と同様に、図３に示したようになる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００３７】
以上説明したようにこの第２の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩによって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００３８】
［第３の実施形態］
次に、この発明の第３の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００３９】
図５は、第３の実施形態の半導体装置の構成を示す断面図である。
【００４０】
ソース領域１３とドレイン領域１４との間のｎ型ウェル領域１３上には、ゲート絶縁膜１５が形成され、このゲート絶縁膜１５上にはゲート電極２９が形成されている。また、ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成され、このゲート絶縁膜２６上にはゲート電極３０が形成されている。
【００４１】
ゲート電極２９、３０は、例えばポリシリコンからなる。このポリシリコンには、熱処理が施されることにより、ポリシリコンが膨張する所定の不純物元素（例えば、ヒ素（ＡＳ））がイオン注入法などにより導入されている。このため、ポリシリコンへの熱処理によって、ポリシリコンからなるゲート電極２９、３０が膨張する。これにより、ゲート電極２９、３０下のｎ型ウェル領域１３及びｐ型ウェル領域２３（チャネル領域）に、チャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が発生する。
【００４２】
第３の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００４３】
また、第３の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００４４】
以上説明したようにこの第３実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理が施されることでゲート電極を膨張させる不純物を含んだゲート電極を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００４５】
［第４の実施形態］
次に、この発明の第４の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００４６】
図６は、第４の実施形態の半導体装置の構成を示す断面図である。
【００４７】
ｐＭＯＳトランジスタにおいて、ｎ型ウェル領域１３の表面領域には、ｎ型半導体領域からなるソース領域３１とドレイン領域３２とが離隔して形成されている。また、ｎＭＯＳトランジスタにおいて、ｐ型ウェル領域２３の表面領域には、ｐ型半導体領域からなるソース領域３３とドレイン領域３４とが離隔して形成されている。
【００４８】
ソース領域３１、３３及びドレイン領域３２、３４は、以下のような製造方法により形成される。ゲート電極１７、２７の側面に側壁絶縁膜１８、２８が形成された後、等方性エッチング法により側壁絶縁膜１８、２８の横のｎ型ウェル領域１３、ｐ型ウェル領域２３がエッチングされ、溝が形成される。続いて、選択性エピタキシャル成長法により、溝内にソース領域またはドレイン領域となるエピタキシャル層が形成される。
【００４９】
ソース領域３１、３３及びドレイン領域３２、３４は、シリコン中にシリコンより格子定数が小さい元素を含むシリコン化合物、例えば炭化ケイ素（ＳｉＣ）から形成されている。このように、ソース領域３１、３３及びドレイン領域３２、３４が炭化ケイ素を含む場合、ソース領域にはチャネル領域近傍からソース領域中央部に向かって応力が発生し、またドレイン領域にはチャネル領域近傍からドレイン領域中央部に向かって応力が発生する。これにより、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおけるチャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。
【００５０】
第４の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００５１】
また、第４の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００５２】
以上説明したようにこの第４の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコンより格子定数の小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００５３】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００５４】
【図１】この発明の第１の実施形態の半導体装置の構成を示す断面図である。
【図２】この発明の実施形態のｐＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。
【図３】この発明の実施形態のｎＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。
【図４】この発明の第２の実施形態の半導体装置の構成を示す断面図である。
【図５】この発明の第３の実施形態の半導体装置の構成を示す断面図である。
【図６】この発明の第４の実施形態の半導体装置の構成を示す断面図である。
【符号の説明】
【００５５】
１１…ｐ型シリコン半導体基板、１２…素子分離領域、１２Ａ…シリコン窒化膜、１２Ｂ…シリコン酸化膜、１３…ｎ型ウェル領域、１４…ソース領域、１５…ドレイン領域、１４Ａ、１５Ａ…エクステンション領域、１６…ゲート絶縁膜、１７…ゲート電極、１８…側壁絶縁膜、１９…ライナー膜、２３…ｐ型ウェル領域、２４…ソース領域、２５…ドレイン領域、２４Ａ、２５Ａ…エクステンション領域、２６…ゲート絶縁膜、２７…ゲート電極、２８…側壁絶縁膜、２９、３０…ゲート電極、３１…ソース領域、３２…ドレイン領域、３３…ソース領域、３４…ドレイン領域。
【技術分野】
【０００１】
この発明は、半導体装置に関するものであり、例えば相補型金属酸化膜半導体（ＣＭＯＳ）に使用されるものである。
【背景技術】
【０００２】
ＣＭＯＳを構成するｐチャネルＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタ）及びｎチャネルＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタ）の移動度を上げるには、基板面方位・チャネル方向の変更、または格子歪みを与えることが行われる。例えば、ｐＭＯＳトランジスタにおいては、チャネルとなるシリコンゲルマニウム層が圧縮応力に伴うストレイン効果によって正孔の移動度を増大させ、またｎＭＯＳトランジスタにおいては、チャネルとなるシリコン層が引っ張り応力に伴うストレイン効果によって電子の移動度を増大させることが開示されている（例えば、特許文献１参照）。
【０００３】
しかし、前述した基板面方位・チャネル方向の変更、または格子歪みの印加の方法には以下に挙げる問題点が存在する。
【０００４】
（１） 基板面方位の変更
例えば、面方位（０１１）のウェハを使用した場合、ｐＭＯＳトランジスタの移動度は上がるが、ｎＭＯＳトランジスタの移動度は下がってしまう。また、ウェハ上で９０度の回転対称性が崩れるため、従来の設計を利用することができなくなり設計時の負荷が非常に大きい。
【０００５】
（２） チャネル方向の変更
これも基板の面方位の変更と同様に、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの移動度を同時に上げることはできないので、両方の移動度を上げるにはｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、プロセスが複雑になってしまう。
【０００６】
（３） 格子歪みの印加
ローカルな歪みはチャネル方向の一軸応力を発生させるが、通常使用される面方位（００１）のウェハでチャネル方向が方位＜１１０＞のトランジスタでは、一軸性の圧縮、引っ張り応力を加えた場合の移動度の向上、劣化の方向はｎＭＯＳトランジスタ、ｐＭＯＳトランジスタで異なる。そのため、両方の移動度を上げるためには、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタの作り分けプロセスが必要になり、やはりプロセルが複雑になってしまう。
【０００７】
今後、微細化の進行により歩留まりの低下が予想されるこれから先の世代において、移動度向上のために複雑なプロセスを組むことはきわめて難しい。
【特許文献１】特開平１１−３４０３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこでこの発明は、前記事情に鑑みてなされたものであり、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、この発明の一実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする。
【００１０】
また、この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１１】
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１２】
この発明の他の実施形態の半導体装置は、面方位（００１）の半導体領域と、前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする。
【００１３】
さらに、この発明の他の実施形態の半導体装置は、面方位（００１）のシリコン半導体領域と、前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備し、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする。
【発明の効果】
【００１４】
この発明によれば、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１６】
［第１の実施形態］
まず、この発明の第１の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。
【００１７】
図１は、第１の実施形態の半導体装置の構造を示す断面図である。
【００１８】
ｐ型シリコン半導体基板１１には、素子分離領域１２が配置されている。ｐ型半導体基板１１は、面方位（００１）のウェハから成る。素子分離領域１２は、例えば、ｐ型半導体基板１１に形成されたトレンチ内にシリコン酸化膜などを埋め込んだＳＴＩ(Shallow Trench Isolation)からなり、ｐ型半導体基板１１上に形成される素子（トランジスタ）間を電気的に絶縁分離して、素子が形成される素子領域を定める。
【００１９】
以下に、ｐＭＯＳトランジスタの構造について述べる。
【００２０】
ｐ型シリコン半導体基板１１上には、ｎ型ウェル領域１３が形成されている。素子領域におけるｎ型ウェル領域１３の表面領域には、ｐ＋型半導体領域からなるソース領域１４と、同じくｐ＋型半導体領域からなるドレイン領域１５とが離隔して形成されている。さらに、ソース領域１４とドレイン領域１５との間には、ソース領域１４及びドレイン領域１５より不純物濃度が低いｐ−型半導体領域からなるエクステンション領域１４Ａ、１５Ａが形成されている。ソース領域１４とドレイン領域１５との間のｎ型ウェル領域１３上には、ゲート絶縁膜１６が形成されている。このゲート絶縁膜１６上にはゲート電極１７が形成されている。ゲート電極１７下のｎ型ウェル領域１３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
【００２１】
ゲート電極１７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜１８が形成されている。さらに、ソース領域１４上、ドレイン領域１５上、ゲート電極１７上、側壁絶縁膜１８上、及び素子分離領域１２上には、ライナー膜１９が形成されている。このライナー膜は、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。このような引っ張り応力を加えるシリコン窒化膜には、例えば、ＨＣＤ（Hexa-chloro-disilane）/ＮＨ３の混合ガスを用いて熱ＣＶＤ法により成膜されたＳｉＮ膜（ＨＣＤ−ＳｉＮ膜）、やプラズマＣＶＤ法により成膜され、Ｎ−Ｈ結合が少なく、Ｓｉ−Ｈ結合が多く形成されたＳｉＮ膜などが用いられる。
【００２２】
以下に、ｎＭＯＳトランジスタの構造について述べる。
【００２３】
ｐ型シリコン半導体基板１１上には、ｐ型ウェル領域２３が形成されている。素子領域におけるｐ型ウェル領域２３の表面領域には、ｎ＋型半導体領域からなるソース領域２４と、同じくｎ＋型半導体領域からなるドレイン領域２５とが離隔して形成されている。さらに、ソース領域２４とドレイン領域２５との間には、ｎ型半導体領域からなるエクステンション領域２４Ａ、２５Ａが形成されている。ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成されている。このゲート絶縁膜２６上にはゲート電極２７が形成されている。ゲート電極２７下のｐ型ウェル領域２３には、チャネル領域が形成されており、このチャネル領域のチャネル長方向（ソース−ドレイン方向）は、ｐ型半導体基板１１の方位＜１００＞に設定されている。
【００２４】
ゲート電極２７の側面には、シリコン窒化膜とシリコン酸化膜が積層された側壁絶縁膜２８が形成されている。さらに、ソース領域２４上、ドレイン領域２５上、ゲート電極２７上、側壁絶縁膜２８上、及び素子分離領域１２上には、前述したライナー膜１９が形成されている。このライナー膜は、同様に、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力を加える働きを持つ絶縁膜、例えばシリコン窒化膜等からなる。
【００２５】
前述したｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）により、チャネル長方向に一軸性の引っ張り応力が加えられている。
【００２６】
ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係を図２に示す。図２に示すように、チャネル長方向が方位＜１００＞である場合、正孔の移動度は引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。一方、従来ではチャネル長方向が方位＜１１０＞である場合が多く、この場合、正孔の移動度は引っ張り応力が増加するに従って低下してしまう。したがって、第１の実施形態のｐＭＯＳトランジスタにおいては、面方位（００１）のシリコン半導体基板を用い、チャネル長方向を半導体基板の方位＜１００＞に設定することにより、チャネル長方向に引っ張り応力が加わっても正孔の移動度は劣化せず、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合に比べて正孔の移動度が高い。なお、引っ張り応力が印加されている状態では、引っ張り応力が印加されていない状態よりも、移動度の向上効果は大きい。以上により、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。。
【００２７】
また、ｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜（例えば、シリコン窒化膜）によりチャネル長方向に一軸性の引っ張り応力が加えられている。
【００２８】
ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係を図３に示す。図３に示すように、チャネル長方向が方位＜１００＞である場合、電子の移動度は引っ張り応力が増加するに従って増加していく。一方、従来例のチャネル長方向が方位＜１１０＞である場合も、電子の移動度は引っ張り応力が増加するに従って同様に増加している。よって、第１の実施形態のｎＭＯＳトランジスタにおいては、チャネル長方向を半導体基板の方位＜１００＞に設定しても、電子の移動度は劣化せず、ほぼチャネル長方向が方位＜１１０＞である場合と同等のトランジスタ特性を維持することができる。
【００２９】
このように面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｐＭＯＳトランジスタでは、図２に示したように、引っ張り応力により生じた歪みによる移動度変調効果は少なく、正孔移動度はチャネル長方向が方位＜１１０＞のｐＭＯＳトランジスタより高い。また、面方位（００１）のウェハを用いた、チャネル長方向が方位＜１００＞のｎＭＯＳトランジスタでは、チャネル長方向が方位＜１１０＞のｎＭＯＳトランジスタと比べて、図３に示したように、引っ張り応力によって生じた歪みにより同等以上の移動度向上効果が得られる。
【００３０】
以上説明したようにこの第１の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域上及びドレイン領域上に形成されたライナー膜によって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００３１】
［第２の実施形態］
次に、この発明の第２の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００３２】
図４は、第２の実施形態の半導体装置の構造を示す断面図である。
【００３３】
ｐ型シリコン半導体基板１１上のｎ型ウェル領域１３及びｐ型ウェル領域２３には、ＳＴＩ(Shallow Trench Isolation)から形成された素子分離領域が配置されている。このＳＴＩは、ｐ型半導体基板１１またはｎ型ウェル領域１３、ｐ型ウェル領域２３に形成されたトレンチ内に、シリコン窒化膜１２Ａ、及びシリコン酸化膜１２Ｂを埋め込んだものであり、以下のような構造を有する。ｐ型シリコン半導体基板１１にはトレンチが形成され、トレンチ内のシリコン領域が露出した面にはシリコン窒化膜１２Ａが形成されている。詳述すると、シリコン窒化膜１２Ａは、ソース領域１４、２４、ドレイン領域１５、２５、ｎ型ウェル領域１３、及びｐ型ウェル領域２３などのシリコン領域の少なくとも１部分と接触するように、トレンチ内に形成されている。トレンチ内のシリコン窒化膜１２Ａ上には、トレンチ内を埋め込むようにシリコン酸化膜１２Ｂが形成されている。ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのその他の構造は、前記第１の実施形態と同様である。
【００３４】
第２の実施形態におけるＳＴＩは、シリコン半導体領域の少なくとも１部分に接するシリコン窒化膜を有している。このようなＳＴＩが配置されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタでは、チャネル領域からＳＴＩへ向かって応力が発生する。これにより、チャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。なお、ＳＴＩは、シリコン窒化膜のみで埋められていても良い。
【００３５】
第２の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタにおける一軸応力（横軸）と正孔移動度（縦軸）との関係は、第１の実施形態と同様に、図２に示したようになる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００３６】
また、第２の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩにより、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタにおける一軸応力（横軸）と電子移動度（縦軸）との関係は、第１の実施形態と同様に、図３に示したようになる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００３７】
以上説明したようにこの第２の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコン領域と接したシリコン窒化膜を有するＳＴＩによって、チャネル領域のチャネル長方向に引っ張り応力を発生させることにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００３８】
［第３の実施形態］
次に、この発明の第３の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００３９】
図５は、第３の実施形態の半導体装置の構成を示す断面図である。
【００４０】
ソース領域１３とドレイン領域１４との間のｎ型ウェル領域１３上には、ゲート絶縁膜１５が形成され、このゲート絶縁膜１５上にはゲート電極２９が形成されている。また、ソース領域２４とドレイン領域２５との間のｐ型ウェル領域２３上には、ゲート絶縁膜２６が形成され、このゲート絶縁膜２６上にはゲート電極３０が形成されている。
【００４１】
ゲート電極２９、３０は、例えばポリシリコンからなる。このポリシリコンには、熱処理が施されることにより、ポリシリコンが膨張する所定の不純物元素（例えば、ヒ素（ＡＳ））がイオン注入法などにより導入されている。このため、ポリシリコンへの熱処理によって、ポリシリコンからなるゲート電極２９、３０が膨張する。これにより、ゲート電極２９、３０下のｎ型ウェル領域１３及びｐ型ウェル領域２３（チャネル領域）に、チャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が発生する。
【００４２】
第３の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００４３】
また、第３の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理によりゲート電極を膨張させる不純物がゲート電極に導入されている。このため、熱処理によるゲート電極の膨張により、チャネル長方向に一軸性の引っ張り応力が加えられている。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００４４】
以上説明したようにこの第３実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつ熱処理が施されることでゲート電極を膨張させる不純物を含んだゲート電極を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００４５】
［第４の実施形態］
次に、この発明の第４の実施形態の半導体装置が含むｐＭＯＳトランジスタ及びｎＭＯＳトランジスタについて説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。
【００４６】
図６は、第４の実施形態の半導体装置の構成を示す断面図である。
【００４７】
ｐＭＯＳトランジスタにおいて、ｎ型ウェル領域１３の表面領域には、ｎ型半導体領域からなるソース領域３１とドレイン領域３２とが離隔して形成されている。また、ｎＭＯＳトランジスタにおいて、ｐ型ウェル領域２３の表面領域には、ｐ型半導体領域からなるソース領域３３とドレイン領域３４とが離隔して形成されている。
【００４８】
ソース領域３１、３３及びドレイン領域３２、３４は、以下のような製造方法により形成される。ゲート電極１７、２７の側面に側壁絶縁膜１８、２８が形成された後、等方性エッチング法により側壁絶縁膜１８、２８の横のｎ型ウェル領域１３、ｐ型ウェル領域２３がエッチングされ、溝が形成される。続いて、選択性エピタキシャル成長法により、溝内にソース領域またはドレイン領域となるエピタキシャル層が形成される。
【００４９】
ソース領域３１、３３及びドレイン領域３２、３４は、シリコン中にシリコンより格子定数が小さい元素を含むシリコン化合物、例えば炭化ケイ素（ＳｉＣ）から形成されている。このように、ソース領域３１、３３及びドレイン領域３２、３４が炭化ケイ素を含む場合、ソース領域にはチャネル領域近傍からソース領域中央部に向かって応力が発生し、またドレイン領域にはチャネル領域近傍からドレイン領域中央部に向かって応力が発生する。これにより、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおけるチャネル領域のチャネル長方向（ソース−ドレイン方向）に対して引っ張り応力が加えられる。
【００５０】
第４の実施形態のｐＭＯＳトランジスタでは、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｐＭＯＳトランジスタのチャネルにおける正孔の移動度は、第１の実施形態と同様、図２に示したように、引っ張り応力が増加しても変化せずほぼ一定、あるいはわずかながら増加している。したがって、正孔の移動度は、引っ張り応力が印加されていない状態あるいは引っ張り応力が印加されている状態のチャネル長方向が方位＜１１０＞である場合と比べて向上する。これにより、チャネル長方向に引っ張り応力を加えても、ｐＭＯＳトランジスタのトランジスタ特性が劣化することはない。
【００５１】
また、第４の実施形態のｎＭＯＳトランジスタでも、同様に、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつソース領域及びドレイン領域がシリコンより格子定数の小さい元素を含むシリコン化合物から形成されている。この場合、ソース領域及びドレイン領域に自ら縮む力が発生し、これによりチャネル領域のチャネル長方向に一軸性の引っ張り応力が加えられる。ｎＭＯＳトランジスタのチャネルにおける電子の移動度は、第１の実施形態と同様、図３に示したように、引っ張り応力が増加するに従って増加していき、チャネル長方向が方位＜１１０＞である場合とほぼ同様に推移する。これにより、ｎＭＯＳトランジスタにおいて、チャネル長方向が方位＜１１０＞である場合とほぼ同様のトランジスタ特性を維持することができる。
【００５２】
以上説明したようにこの第４の実施形態よれば、面方位（００１）の半導体基板を用い、チャネル長方向が半導体基板の方位＜１００＞に設定され、かつシリコンより格子定数の小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域を備えることによって、チャネル領域のチャネル長方向に引っ張り応力を発生させる。これにより、同一半導体基板上に形成されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタにおける移動度を向上させることができる。
【００５３】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００５４】
【図１】この発明の第１の実施形態の半導体装置の構成を示す断面図である。
【図２】この発明の実施形態のｐＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。
【図３】この発明の実施形態のｎＭＯＳトランジスタにおける引っ張り応力と移動度との関係を示す図である。
【図４】この発明の第２の実施形態の半導体装置の構成を示す断面図である。
【図５】この発明の第３の実施形態の半導体装置の構成を示す断面図である。
【図６】この発明の第４の実施形態の半導体装置の構成を示す断面図である。
【符号の説明】
【００５５】
１１…ｐ型シリコン半導体基板、１２…素子分離領域、１２Ａ…シリコン窒化膜、１２Ｂ…シリコン酸化膜、１３…ｎ型ウェル領域、１４…ソース領域、１５…ドレイン領域、１４Ａ、１５Ａ…エクステンション領域、１６…ゲート絶縁膜、１７…ゲート電極、１８…側壁絶縁膜、１９…ライナー膜、２３…ｐ型ウェル領域、２４…ソース領域、２５…ドレイン領域、２４Ａ、２５Ａ…エクステンション領域、２６…ゲート絶縁膜、２７…ゲート電極、２８…側壁絶縁膜、２９、３０…ゲート電極、３１…ソース領域、３２…ドレイン領域、３３…ソース領域、３４…ドレイン領域。
【特許請求の範囲】
【請求項１】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする半導体装置。
【請求項２】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項３】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項４】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項５】
面方位（００１）のシリコン半導体領域と、
前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項１】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ソース領域と前記ドレイン領域との間の前記半導体領域に形成されるチャネル領域のチャネル長方向は前記半導体領域の方位＜１００＞に設定され、前記チャネル長方向には引っ張り応力が発生していることを特徴とする半導体装置。
【請求項２】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域上、前記ドレイン領域上、及び前記ゲート電極上に形成され、前記半導体領域における前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向に引っ張り応力を発生させる絶縁膜とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項３】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体領域に形成されたトレンチ内に、前記ソース領域及び前記ドレイン領域の少なくとも１部分と接するように形成されたシリコン窒化膜を含む素子分離領域とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項４】
面方位（００１）の半導体領域と、
前記半導体領域に離隔して形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ゲート電極は、熱処理により前記ゲート電極を膨張させる不純物元素を含み、前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【請求項５】
面方位（００１）のシリコン半導体領域と、
前記シリコン半導体領域に離隔して形成され、格子定数がシリコンより小さい元素を含むシリコン化合物から形成されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間の前記シリコン半導体領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記ソース領域と前記ドレイン領域とを結ぶチャネル長方向は、前記シリコン半導体領域の方位＜１００＞に設定されていることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−１６５３３５（Ｐ２００６−１６５３３５Ａ）
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願番号】特願２００４−３５５７７５（Ｐ２００４−３５５７７５）
【出願日】平成１６年１２月８日（２００４．１２．８）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００４年９月１日 社団法人応用物理学会発行の「２００４年（平成１６年）秋季 第６５回 応用物理学会学術講演会講演予稿集 第２分冊」に発表
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願日】平成１６年１２月８日（２００４．１２．８）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２００４年９月１日 社団法人応用物理学会発行の「２００４年（平成１６年）秋季 第６５回 応用物理学会学術講演会講演予稿集 第２分冊」に発表
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]