基板処理時間設定方法及び記憶媒体
【課題】ダミー処理を極力廃止することができる基板処理時間設定方法を提供する。
【解決手段】他の基板処理装置１１におけるプラズマ処理の終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻が算出され、本ロットの全てのウエハのプラズマ処理の終了予想時刻が算出され、次ロットの供給予想時刻及び本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間が算出され、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定される。
【解決手段】他の基板処理装置１１におけるプラズマ処理の終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻が算出され、本ロットの全てのウエハのプラズマ処理の終了予想時刻が算出され、次ロットの供給予想時刻及び本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間が算出され、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板処理時間設定方法及び記憶媒体に関する。
【背景技術】
【０００２】
基板としての半導体デバイス用ウエハ（以下、単に「ウエハ」という）にプラズマ処理、例えば、ドライエッチング処理や成膜処理を施す基板処理装置では、複数枚、例えば２５枚のウエハからなる１ロットのウエハが１つの容器（キャリア）に収容されて供給される。また、基板処理装置では供給されたキャリアからウエハが取り出されて枚葉で各ウエハにプラズマ処理が施される。
【０００３】
半導体デバイスを製造するためには、ウエハに何種類ものプラズマ処理を施す必要があり、１つの基板処理装置だけでは必要な全てのプラズマ処理をウエハに施すことができない。したがって、ある基板処理装置においてウエハに何種類かのプラズマ処理を施した後、他の基板処理装置において当該ウエハに他の何種類かのプラズマ処理を施している。各ウエハは基板処理装置間を移動する際、キャリアに収容されてロット単位で移動される。
【０００４】
各基板処理装置がウエハに施す所定のプラズマ処理の種類は異なるため、各基板処理装置において所定のプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なる。したがって、半導体デバイスの製造工程のうち後半の工程を受け持つ基板処理装置が、前半の工程を受け持つ基板処理装置における１ロットの全てのウエハのプラズマ処理の終了まで待機（アイドル）状態となることがある。
【０００５】
アイドル状態の間、基板処理装置のプロセスモジュールではプラズマ処理が行われないため、プロセスモジュールの処理室内の状態が所定のプラズマ処理に最適な状態から変化する。アイドル状態が余りに長いと処理室内の状態が所定のプラズマ処理に不適切な状態にまで変化することがあるため、次のロットのキャリアが供給されて当該キャリアの各ウエハに所定のプラズマ処理を施す前に、ダミーウエハを処理室内に搬入して該ダミーウエハに所定のプラズマ処理に類似するダミー処理を施し、処理室内の状態を所定のプラズマ処理に適した状態へ変化させる。また、ダミー処理を実行するか否かは、アイドル状態となる時間が所定の時間を超えるか否かに基づいて判断される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１２１０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ダミー処理は本質的に不必要な処理であるため、例え、実行回数が少なくてもスループットを低下させるという問題があり、また、ダミー処理にはダミーウエハが必要となるため、コストの増加を招くという問題がある。
【０００８】
本発明の目的は、ダミー処理を極力廃止することができる基板処理時間設定方法及び記憶媒体を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の基板処理時間設定方法は、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする。
【００１０】
請求項２記載の基板処理時間設定方法は、請求項１記載の基板処理時間設定方法において、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする。
【００１１】
請求項３記載の基板処理時間設定方法は、請求項１又は２記載の基板処理時間設定方法において、前記設定される全ての前記補助待機時間は同じ長さであることを特徴とする。
【００１２】
請求項４記載の基板処理時間設定方法は、請求項１乃至３のいずれか１項に記載の基板処理時間設定方法において、他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することを特徴とする。
【００１３】
請求項５記載の基板処理時間設定方法は、請求項１乃至４のいずれか１項に記載の基板処理時間設定方法において、前記補助待機時間の長さは前記基準待機時間よりも短いことを特徴とする。
【００１４】
上記目的を達成するために、請求項６記載の記憶媒体は、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする。
【００１５】
請求項７記載の記憶媒体は、請求項６記載の記憶媒体において、前記基板処理時間設定方法は、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、基板処理装置において現在、所定の処理を施している基板を含む第１のロットの供給後に基板処理装置に供給される第２のロットの供給予想時刻、及び第１のロットの全ての基板の所定の処理の終了予想時刻に基づいて、基板処理装置における第１のロットの全ての基板の所定の処理の終了後に続く待機時間である予想待機時間が算出され、算出された予想待機時間がダミー処理を必要とする基準待機時間以上である場合、第１のロットにおける未処理の各基板の所定の処理の間に補助待機時間が追加されて設定されるので、第１のロットの全ての基板の所定の処理の終了時刻を遅らせることができ、もって、実際の待機時間を基準待機時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。
【図２】アイドル時間を説明するためのタイムチャートである。
【図３】ダミー処理を説明するためのタイムチャートである。
【図４】本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。
【図５】予想アイドル時間を説明するためのタイムチャートである。
【図６】補助アイドル時間の追加設定を説明するためのタイムチャートである。
【図７】補助アイドル時間の追加設定の変形例を説明するためのタイムチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
図１は、本実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。
【００２０】
図１において、半導体デバイス製造工場のクリーンルーム１０内には、６つの基板処理装置１１と、多数のキャリア１２をストックするストッカー１３と、各基板処理装置１１及びストッカー１３の近傍を結ぶガイド１４に沿って移動するＯＨＴ（Overhead Hoist Transport）等のＡＭＨＳ（Automated Material Handing System）１５とが配置されている。また、各基板処理装置１１、ストッカー１３及びＡＭＨＳ１５は有線又は無線によってホストコンピュータ（図示しない）と通信可能に接続されている。
【００２１】
１つのキャリア１２は、複数枚、例えば、２５枚のウエハからなる１ロットのウエハを収容する。各キャリア１２はＡＭＨＳ１５によってストッカー１３及び各基板処理装置１１の間を搬送され、各基板処理装置１１へ搬入された際、当該基板処理装置１１によってキャリア１２に収容された各ウエハにプラズマ処理、例えば、ドライエッチング処理や成膜処理が施される。
【００２２】
各基板処理装置１１は、搬入されたキャリア１２を受け入れる３つのロードポート１６と、該ロードポート１６に受け入れられたキャリア１２からウエハを取り出し、且つプラズマ処理が施されたウエハをキャリア１２へ収容する１つのローダーモジュール１７と、該ローダーモジュール１７に接続されて設けられ、ローダーモジュール１７及び後述のプロセスモジュール１８の間でウエハを搬送するトランスファモジュール１９と、該トランスファモジュール１９の周りを囲むように設けられ、各ウエハを処理室に収容して該ウエハにプラズマ処理を施すプロセスモジュール１８と、各モジュールの動作を制御するコントローラ（図示しない）とを備える。
【００２３】
基板処理装置１１では、未処理のウエハがキャリア１２から取り出された後、ロードポート１６からローダーモジュール１７及びトランスファモジュール１９を経由してプロセスモジュール１８の処理室へ枚葉で搬送され、処理済みのウエハがプロセスモジュール１８の処理室からトランスファモジュール１９及びローダーモジュール１７を経由してロードポート１６へ枚葉で搬送された後、キャリア１２へ収容される。
【００２４】
各ウエハにプラズマ処理が施されてキャリア１２に１ロットの処理済みのウエハが収容されると、当該キャリア１２は基板処理装置１１から搬出され、その後、ＡＭＨＳ１５によって次工程のプラズマ処理を各ウエハに施す基板処理装置１１へ搬入される。したがって、一の基板処理装置１１においては複数のロットの各ウエハに同じプラズマ処理を繰り返して施す。
【００２５】
しかしながら、各基板処理装置１１がウエハに施すプラズマ処理の種類は異なるため、各基板処理装置１１においてプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なり、現在、プラズマ処理を施しているウエハを含むロット（以下、「本ロット」という。）（第１のロット）の全てのウエハのプラズマ処理が終了した後であっても、本ロットの次に供給されるべきロット（以下、「次ロット」という。）（第２のロット）が供給されていないことがある。このような場合、本ロットの全てのウエハのプラズマ処理の終了後、基板処理装置１１の各プロセスモジュール１８はウエハにプラズマ処理を施さず、待機（アイドル）状態となる。
【００２６】
図２は、アイドル時間を説明するためのタイムチャートである。なお、図２において横方向が時間の経過に対応する。
【００２７】
図２では、ある基板処理装置１１において、本ロットでは各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返されて本ロットの全てのウエハにプラズマ処理が施された後、１ロットの処理済みのウエハを収容したキャリア１２が基板処理装置１１からＡＭＨＳ１５によって搬出される（図中「本ロットＣ搬出」で示す。）。
【００２８】
その後、次ロットのウエハを収容したキャリア１２がＡＭＨＳ１５によって当該基板処理装置１１へ搬入される（図中「次ロットＣ搬入」で示す。）が、直ちに次ロットの各ウエハへプラズマ処理が施されず、まず、基板処理装置１１のコントローラが搬入されたキャリア１２の識別番号をホストコンピュータに連絡して、当該キャリア１２の各ウエハに施すプラズマ処理の内容を問い合わせる（図中「ＣＩＤ確認」で示す。）。
【００２９】
次いで、ホストコンピュータは連絡された識別番号に対応するプラズマ処理の内容等を決定し、基板処理装置１１のコントローラへ連絡し（図中「ＰＪ等決定」で示す。）、プラズマ処理の内容等の連絡を受けたコントローラは、各モジュールの動作を制御してまず次ロットの最初のウエハをキャリア１２からプロセスモジュール１８の処理室へ搬入して当該ウエハにプラズマ処理を施し、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返される。
【００３０】
本実施の形態では、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間である基板処理装置１１の各プロセスモジュール１８がウエハにプラズマ処理を施さない時間を「アイドル時間」（待機時間）と定義する。
【００３１】
アイドル時間では各プロセスモジュール１８においてプラズマ処理が実行されないため、処理室内の状態がプラズマ処理に最適な状態から変化していき、アイドル時間が長いほど処理室内の状態はプラズマ処理に不適切な状態へ近づいていく。したがって、アイドル時間が、処理室内の状態がプラズマ処理に不適切な状態まで変化してしまう時間（以下、「ダミー処理必要アイドル時間」という。）（基準待機時間）よりも長いときには、処理室内の状態をプラズマ処理に適した状態に変化させるために各プロセスモジュール１８の処理室においてダミー処理を行う。
【００３２】
図３は、ダミー処理を説明するためのタイムチャートである。なお、図３においても横方向が時間の経過に対応する。
【００３３】
図３では、アイドル時間がダミー処理必要アイドル時間より長いが、このような場合、次ロットのウエハを収容したキャリア１２が基板処理装置１１へ搬入された後、ＣＩＤ確認やＰＪ等決定を経て直ちに次ロットの最初のウエハへプラズマ処理を施すことなく、まず、半導体デバイスの製造に用いられないダミーウエハを基板処理装置１１の外部から各プロセスモジュール１８の処理室へ搬入し（図中「ダミー搬入」で示す。）、ホストコンピュータから連絡を受けたプラズマ処理の内容と類似する内容のダミー処理を搬入されたダミーウエハへ施す（図中「ダミー処理」で示す。）。これにより、処理室内の状態がプラズマ処理に適した状態に変化する。
【００３４】
次いで、次ロットの最初のウエハがプロセスモジュール１８の処理室へ搬入されて当該ウエハにプラズマ処理が施され、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入が繰り返される。
【００３５】
ところで、上述したように、ダミー処理は本質的に不必要な処理であり、スループットを低下させるとともにコストの増加を招くという虞がある。
【００３６】
本実施の形態では、これに対応して、本ロットの全てのウエハのプラズマ処理の終了後に続くアイドル時間を極力短くするように、本ロットにおける各種処理の時間を設定する。
【００３７】
図４は、本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。
【００３８】
図４において、まず、当該基板処理装置１１が各ウエハに施すプラズマ処理よりも前工程のプラズマ処理を各ウエハに施す他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を、他の基板処理装置１１のコントローラが算出してホストコンピュータへ連絡する。
【００３９】
次いで、ホストコンピュータは連絡された他の基板処理装置１１における終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出し（ステップＳ４１）（第１の算出ステップ）、該算出された供給予想時刻を当該基板処理装置１１のコントローラへ連絡する。
【００４０】
次いで、当該基板処理装置１１のコントローラは本ロットの全てのウエハのプラズマ処理の終了予想時刻を算出し（ステップＳ４２）（第２の算出ステップ）、さらに、受信した次ロットの供給予想時刻及び算出された本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間（予想待機時間）を算出する（ステップＳ４３）（第３のステップ）。
【００４１】
図５は、予想アイドル時間を説明するためのタイムチャートである。なお、図５においても横方向が時間の経過に対応する。
【００４２】
図５に示すように、「予想アイドル時間」は第２のロットの供給時刻にかかわらずにダミー処理を行わないと仮定した場合における、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間に該当する。
【００４３】
図４に戻り、当該基板処理装置１１のコントローラは、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４４）（判定ステップ）。
【００４４】
ステップＳ４４の判定の結果、予想アイドル時間がダミー処理必要アイドル時間より短い場合、例えば、図２に示すように、基板処理装置１１のコントローラは本ロットの未処理の各ウエハのプラズマ処理開始時刻や各ウエハの搬出入の開始時刻を変更することなく、本処理を終了する。
【００４５】
一方、予想アイドル時間がダミー処理必要アイドル時間以上である場合、図６に示すように、本ロットの未処理の各ウエハのプラズマ処理の間、より具体的には、ある未処理のウエハのプラズマ処理が終了してプロセスモジュール１８の処理室から搬出された（図中「搬出」で示す。）後、次の未処理のウエハがプロセスモジュール１８の処理室へ搬入される（図中「搬入」で示す。）までの間に補助アイドル時間（補助待機時間）を追加して設定する（ステップＳ４５）（追加設定ステップ）。補助アイドル時間は本ロットの未処理のウエハの枚数から１を引いた数だけ設定される。各補助アイドル時間は同じ長さであり、ダミー処理必要アイドル時間よりも短く設定される。また、各補助アイドル時間は、当該補助アイドル時間を追加して設定した際における本ロットのプラズマ処理済みのウエハを収容したキャリア１２が搬出される時刻（図中「本ロットＣ搬出」の右端）が次ロットの供給予想時刻（図中「次ロットＣ搬入」の左端）よりも遅くならないように設定される。
【００４６】
次いで、ステップＳ４５で補助アイドル時間が追加して設定された際における本ロットの全てのウエハのプラズマ処理の終了後のアイドル時間（以下、「実際のアイドル時間」という。）（他の待機時間）を算出し、基板処理装置１１のコントローラは、算出された実際のアイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４６）（他の判定ステップ）。
【００４７】
ステップＳ４６の判定の結果、実際のアイドル時間がダミー処理必要アイドル時間より短い場合は、本処理を終了し、一方、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除し（ステップＳ４７）（削除ステップ）、図３に示すように、アイドル時間をダミー処理必要アイドル時間より長い状態に戻して本処理を終了する。
【００４８】
図４の処理によれば、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定されるので、図６に示すように、本ロットの全てのウエハのプラズマ処理の終了時刻を遅らせることができ、もって、実際のアイドル時間をダミー処理必要アイドル時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
【００４９】
また、図４の処理では、補助アイドル時間の長さはダミー処理必要アイドル時間よりも短いので、本ロットの各ウエハのプラズマ処理においてダミー処理が必要となるのを確実に防止することができる。
【００５０】
ところで、図４のステップＳ４５で各補助アイドル時間が追加設定された場合において実際のアイドル時間がダミー処理必要アイドル時間以上であれば、やはりダミー処理を実行する必要がある。すなわち、各補助アイドル時間を待機した上でさらにダミー処理を実行することになり、無駄に処理時間が延びる。これに対応して図４の処理では、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除する。これにより、各補助アイドル時間を待機した上でさらにダミー処理が行われるのを防止することができ、もって、無駄に処理時間が延びるのを防止することができる。
【００５１】
上述した図４の処理では、追加して設定される各補助アイドル時間が同じ長さであったが、各補助アイドル時間は同じ長さである必要はなく、各補助アイドル時間がダミー処理必要アイドル時間よりも短く、且つ実際のアイドル時間がダミー処理必要アイドル時間よりも短くなれば、各補助アイドル時間の長さを自由に設定することができる。例えば、図７に示すように、本ロットの最後のウエハに近づくほど補助アイドル時間が短くなるように設定してもよい。この場合、次ロットの最初のウエハのプラズマ処理の直前におけるアイドル時間の合計量を少なくすることができるので、次ロットの最初のウエハへより安定的にプラズマ処理を施すことができる。
【００５２】
また、図４の処理において他の基板処理装置１１のコントローラは、次ロットの最初のウエハのプラズマ処理（他の所定の処理）が終了した際に、他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を算出してホストコンピュータへ連絡し、該ホストコンピュータは連絡された終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出してもよい。これにより、予想アイドル時間の算出、並びに算出された予想アイドル時間がダミー処理必要アイドル時間以上であるか否かの判定を早く行うことができる。その結果、補助アイドル時間を時間的余裕をもって追加して設定することができる。
【００５３】
また、図４の処理では、ホストコンピュータが次ロットの当該基板処理装置１１への供給予想時刻を算出したが、他の基板処理装置１１のコントローラから当該基板処理装置１１のコントローラが他の基板処理装置１１におけるプラズマ処理の終了予想時刻を直接受信して該終了予想時刻に基づいて上記供給予想時刻を算出してもよい。さらに、図４の処理では、当該基板処理装置１１のコントローラが予想アイドル時間を算出したが、ホストコンピュータが当該基板処理装置１１のコントローラから本ロットの全てのウエハのプラズマ処理の終了予想時刻を受信し、該終了予想時刻及び次ロットの供給予想時刻に基づいて予想アイドル時間を算出してもよく、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かの判定もホストコンピュータが行ってもよい。
【００５４】
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
【００５５】
本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記録した記憶媒体を、コンピュータ等に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムを読み出して実行することによっても達成される。
【００５６】
この場合、記憶媒体から読み出されたプログラム自体が上述した実施の形態の機能を実現することになり、プログラム及びそのプログラムを記憶した記憶媒体は本発明を構成することになる。
【００５７】
また、プログラムを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムを記憶できるものであればよい。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
【００５８】
また、コンピュータのＣＰＵが読み出したプログラムを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【００５９】
更に、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【００６０】
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
【符号の説明】
【００６１】
１１ 基板処理装置
１２ キャリア
１８ プロセスモジュール
【技術分野】
【０００１】
本発明は、基板処理時間設定方法及び記憶媒体に関する。
【背景技術】
【０００２】
基板としての半導体デバイス用ウエハ（以下、単に「ウエハ」という）にプラズマ処理、例えば、ドライエッチング処理や成膜処理を施す基板処理装置では、複数枚、例えば２５枚のウエハからなる１ロットのウエハが１つの容器（キャリア）に収容されて供給される。また、基板処理装置では供給されたキャリアからウエハが取り出されて枚葉で各ウエハにプラズマ処理が施される。
【０００３】
半導体デバイスを製造するためには、ウエハに何種類ものプラズマ処理を施す必要があり、１つの基板処理装置だけでは必要な全てのプラズマ処理をウエハに施すことができない。したがって、ある基板処理装置においてウエハに何種類かのプラズマ処理を施した後、他の基板処理装置において当該ウエハに他の何種類かのプラズマ処理を施している。各ウエハは基板処理装置間を移動する際、キャリアに収容されてロット単位で移動される。
【０００４】
各基板処理装置がウエハに施す所定のプラズマ処理の種類は異なるため、各基板処理装置において所定のプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なる。したがって、半導体デバイスの製造工程のうち後半の工程を受け持つ基板処理装置が、前半の工程を受け持つ基板処理装置における１ロットの全てのウエハのプラズマ処理の終了まで待機（アイドル）状態となることがある。
【０００５】
アイドル状態の間、基板処理装置のプロセスモジュールではプラズマ処理が行われないため、プロセスモジュールの処理室内の状態が所定のプラズマ処理に最適な状態から変化する。アイドル状態が余りに長いと処理室内の状態が所定のプラズマ処理に不適切な状態にまで変化することがあるため、次のロットのキャリアが供給されて当該キャリアの各ウエハに所定のプラズマ処理を施す前に、ダミーウエハを処理室内に搬入して該ダミーウエハに所定のプラズマ処理に類似するダミー処理を施し、処理室内の状態を所定のプラズマ処理に適した状態へ変化させる。また、ダミー処理を実行するか否かは、アイドル状態となる時間が所定の時間を超えるか否かに基づいて判断される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１２１０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ダミー処理は本質的に不必要な処理であるため、例え、実行回数が少なくてもスループットを低下させるという問題があり、また、ダミー処理にはダミーウエハが必要となるため、コストの増加を招くという問題がある。
【０００８】
本発明の目的は、ダミー処理を極力廃止することができる基板処理時間設定方法及び記憶媒体を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の基板処理時間設定方法は、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする。
【００１０】
請求項２記載の基板処理時間設定方法は、請求項１記載の基板処理時間設定方法において、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする。
【００１１】
請求項３記載の基板処理時間設定方法は、請求項１又は２記載の基板処理時間設定方法において、前記設定される全ての前記補助待機時間は同じ長さであることを特徴とする。
【００１２】
請求項４記載の基板処理時間設定方法は、請求項１乃至３のいずれか１項に記載の基板処理時間設定方法において、他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することを特徴とする。
【００１３】
請求項５記載の基板処理時間設定方法は、請求項１乃至４のいずれか１項に記載の基板処理時間設定方法において、前記補助待機時間の長さは前記基準待機時間よりも短いことを特徴とする。
【００１４】
上記目的を達成するために、請求項６記載の記憶媒体は、複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする。
【００１５】
請求項７記載の記憶媒体は、請求項６記載の記憶媒体において、前記基板処理時間設定方法は、前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、基板処理装置において現在、所定の処理を施している基板を含む第１のロットの供給後に基板処理装置に供給される第２のロットの供給予想時刻、及び第１のロットの全ての基板の所定の処理の終了予想時刻に基づいて、基板処理装置における第１のロットの全ての基板の所定の処理の終了後に続く待機時間である予想待機時間が算出され、算出された予想待機時間がダミー処理を必要とする基準待機時間以上である場合、第１のロットにおける未処理の各基板の所定の処理の間に補助待機時間が追加されて設定されるので、第１のロットの全ての基板の所定の処理の終了時刻を遅らせることができ、もって、実際の待機時間を基準待機時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。
【図２】アイドル時間を説明するためのタイムチャートである。
【図３】ダミー処理を説明するためのタイムチャートである。
【図４】本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。
【図５】予想アイドル時間を説明するためのタイムチャートである。
【図６】補助アイドル時間の追加設定を説明するためのタイムチャートである。
【図７】補助アイドル時間の追加設定の変形例を説明するためのタイムチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
図１は、本実施の形態に係る基板処理時間設定方法を実行する基板処理装置及び関連装置を説明するための平面図である。
【００２０】
図１において、半導体デバイス製造工場のクリーンルーム１０内には、６つの基板処理装置１１と、多数のキャリア１２をストックするストッカー１３と、各基板処理装置１１及びストッカー１３の近傍を結ぶガイド１４に沿って移動するＯＨＴ（Overhead Hoist Transport）等のＡＭＨＳ（Automated Material Handing System）１５とが配置されている。また、各基板処理装置１１、ストッカー１３及びＡＭＨＳ１５は有線又は無線によってホストコンピュータ（図示しない）と通信可能に接続されている。
【００２１】
１つのキャリア１２は、複数枚、例えば、２５枚のウエハからなる１ロットのウエハを収容する。各キャリア１２はＡＭＨＳ１５によってストッカー１３及び各基板処理装置１１の間を搬送され、各基板処理装置１１へ搬入された際、当該基板処理装置１１によってキャリア１２に収容された各ウエハにプラズマ処理、例えば、ドライエッチング処理や成膜処理が施される。
【００２２】
各基板処理装置１１は、搬入されたキャリア１２を受け入れる３つのロードポート１６と、該ロードポート１６に受け入れられたキャリア１２からウエハを取り出し、且つプラズマ処理が施されたウエハをキャリア１２へ収容する１つのローダーモジュール１７と、該ローダーモジュール１７に接続されて設けられ、ローダーモジュール１７及び後述のプロセスモジュール１８の間でウエハを搬送するトランスファモジュール１９と、該トランスファモジュール１９の周りを囲むように設けられ、各ウエハを処理室に収容して該ウエハにプラズマ処理を施すプロセスモジュール１８と、各モジュールの動作を制御するコントローラ（図示しない）とを備える。
【００２３】
基板処理装置１１では、未処理のウエハがキャリア１２から取り出された後、ロードポート１６からローダーモジュール１７及びトランスファモジュール１９を経由してプロセスモジュール１８の処理室へ枚葉で搬送され、処理済みのウエハがプロセスモジュール１８の処理室からトランスファモジュール１９及びローダーモジュール１７を経由してロードポート１６へ枚葉で搬送された後、キャリア１２へ収容される。
【００２４】
各ウエハにプラズマ処理が施されてキャリア１２に１ロットの処理済みのウエハが収容されると、当該キャリア１２は基板処理装置１１から搬出され、その後、ＡＭＨＳ１５によって次工程のプラズマ処理を各ウエハに施す基板処理装置１１へ搬入される。したがって、一の基板処理装置１１においては複数のロットの各ウエハに同じプラズマ処理を繰り返して施す。
【００２５】
しかしながら、各基板処理装置１１がウエハに施すプラズマ処理の種類は異なるため、各基板処理装置１１においてプラズマ処理を１ロットの全てのウエハへ施すために要する時間は異なり、現在、プラズマ処理を施しているウエハを含むロット（以下、「本ロット」という。）（第１のロット）の全てのウエハのプラズマ処理が終了した後であっても、本ロットの次に供給されるべきロット（以下、「次ロット」という。）（第２のロット）が供給されていないことがある。このような場合、本ロットの全てのウエハのプラズマ処理の終了後、基板処理装置１１の各プロセスモジュール１８はウエハにプラズマ処理を施さず、待機（アイドル）状態となる。
【００２６】
図２は、アイドル時間を説明するためのタイムチャートである。なお、図２において横方向が時間の経過に対応する。
【００２７】
図２では、ある基板処理装置１１において、本ロットでは各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返されて本ロットの全てのウエハにプラズマ処理が施された後、１ロットの処理済みのウエハを収容したキャリア１２が基板処理装置１１からＡＭＨＳ１５によって搬出される（図中「本ロットＣ搬出」で示す。）。
【００２８】
その後、次ロットのウエハを収容したキャリア１２がＡＭＨＳ１５によって当該基板処理装置１１へ搬入される（図中「次ロットＣ搬入」で示す。）が、直ちに次ロットの各ウエハへプラズマ処理が施されず、まず、基板処理装置１１のコントローラが搬入されたキャリア１２の識別番号をホストコンピュータに連絡して、当該キャリア１２の各ウエハに施すプラズマ処理の内容を問い合わせる（図中「ＣＩＤ確認」で示す。）。
【００２９】
次いで、ホストコンピュータは連絡された識別番号に対応するプラズマ処理の内容等を決定し、基板処理装置１１のコントローラへ連絡し（図中「ＰＪ等決定」で示す。）、プラズマ処理の内容等の連絡を受けたコントローラは、各モジュールの動作を制御してまず次ロットの最初のウエハをキャリア１２からプロセスモジュール１８の処理室へ搬入して当該ウエハにプラズマ処理を施し、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入（図中「入替」で示す。）が繰り返される。
【００３０】
本実施の形態では、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間である基板処理装置１１の各プロセスモジュール１８がウエハにプラズマ処理を施さない時間を「アイドル時間」（待機時間）と定義する。
【００３１】
アイドル時間では各プロセスモジュール１８においてプラズマ処理が実行されないため、処理室内の状態がプラズマ処理に最適な状態から変化していき、アイドル時間が長いほど処理室内の状態はプラズマ処理に不適切な状態へ近づいていく。したがって、アイドル時間が、処理室内の状態がプラズマ処理に不適切な状態まで変化してしまう時間（以下、「ダミー処理必要アイドル時間」という。）（基準待機時間）よりも長いときには、処理室内の状態をプラズマ処理に適した状態に変化させるために各プロセスモジュール１８の処理室においてダミー処理を行う。
【００３２】
図３は、ダミー処理を説明するためのタイムチャートである。なお、図３においても横方向が時間の経過に対応する。
【００３３】
図３では、アイドル時間がダミー処理必要アイドル時間より長いが、このような場合、次ロットのウエハを収容したキャリア１２が基板処理装置１１へ搬入された後、ＣＩＤ確認やＰＪ等決定を経て直ちに次ロットの最初のウエハへプラズマ処理を施すことなく、まず、半導体デバイスの製造に用いられないダミーウエハを基板処理装置１１の外部から各プロセスモジュール１８の処理室へ搬入し（図中「ダミー搬入」で示す。）、ホストコンピュータから連絡を受けたプラズマ処理の内容と類似する内容のダミー処理を搬入されたダミーウエハへ施す（図中「ダミー処理」で示す。）。これにより、処理室内の状態がプラズマ処理に適した状態に変化する。
【００３４】
次いで、次ロットの最初のウエハがプロセスモジュール１８の処理室へ搬入されて当該ウエハにプラズマ処理が施され、その後、各ウエハのプラズマ処理、及びキャリア１２乃至プロセスモジュール１８の処理室の間におけるウエハの搬出入が繰り返される。
【００３５】
ところで、上述したように、ダミー処理は本質的に不必要な処理であり、スループットを低下させるとともにコストの増加を招くという虞がある。
【００３６】
本実施の形態では、これに対応して、本ロットの全てのウエハのプラズマ処理の終了後に続くアイドル時間を極力短くするように、本ロットにおける各種処理の時間を設定する。
【００３７】
図４は、本実施の形態に係る基板処理時間設定方法としてのアイドル時間追加処理を示すフローチャートである。
【００３８】
図４において、まず、当該基板処理装置１１が各ウエハに施すプラズマ処理よりも前工程のプラズマ処理を各ウエハに施す他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を、他の基板処理装置１１のコントローラが算出してホストコンピュータへ連絡する。
【００３９】
次いで、ホストコンピュータは連絡された他の基板処理装置１１における終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出し（ステップＳ４１）（第１の算出ステップ）、該算出された供給予想時刻を当該基板処理装置１１のコントローラへ連絡する。
【００４０】
次いで、当該基板処理装置１１のコントローラは本ロットの全てのウエハのプラズマ処理の終了予想時刻を算出し（ステップＳ４２）（第２の算出ステップ）、さらに、受信した次ロットの供給予想時刻及び算出された本ロットのプラズマ処理の終了予想時刻に基づいて、本ロットの全てのウエハのプラズマ処理の終了後に続く予想アイドル時間（予想待機時間）を算出する（ステップＳ４３）（第３のステップ）。
【００４１】
図５は、予想アイドル時間を説明するためのタイムチャートである。なお、図５においても横方向が時間の経過に対応する。
【００４２】
図５に示すように、「予想アイドル時間」は第２のロットの供給時刻にかかわらずにダミー処理を行わないと仮定した場合における、本ロットの処理済みのウエハを収容したキャリア１２が搬出された後から次ロットの最初のウエハにプラズマ処理が施されるまでの時間に該当する。
【００４３】
図４に戻り、当該基板処理装置１１のコントローラは、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４４）（判定ステップ）。
【００４４】
ステップＳ４４の判定の結果、予想アイドル時間がダミー処理必要アイドル時間より短い場合、例えば、図２に示すように、基板処理装置１１のコントローラは本ロットの未処理の各ウエハのプラズマ処理開始時刻や各ウエハの搬出入の開始時刻を変更することなく、本処理を終了する。
【００４５】
一方、予想アイドル時間がダミー処理必要アイドル時間以上である場合、図６に示すように、本ロットの未処理の各ウエハのプラズマ処理の間、より具体的には、ある未処理のウエハのプラズマ処理が終了してプロセスモジュール１８の処理室から搬出された（図中「搬出」で示す。）後、次の未処理のウエハがプロセスモジュール１８の処理室へ搬入される（図中「搬入」で示す。）までの間に補助アイドル時間（補助待機時間）を追加して設定する（ステップＳ４５）（追加設定ステップ）。補助アイドル時間は本ロットの未処理のウエハの枚数から１を引いた数だけ設定される。各補助アイドル時間は同じ長さであり、ダミー処理必要アイドル時間よりも短く設定される。また、各補助アイドル時間は、当該補助アイドル時間を追加して設定した際における本ロットのプラズマ処理済みのウエハを収容したキャリア１２が搬出される時刻（図中「本ロットＣ搬出」の右端）が次ロットの供給予想時刻（図中「次ロットＣ搬入」の左端）よりも遅くならないように設定される。
【００４６】
次いで、ステップＳ４５で補助アイドル時間が追加して設定された際における本ロットの全てのウエハのプラズマ処理の終了後のアイドル時間（以下、「実際のアイドル時間」という。）（他の待機時間）を算出し、基板処理装置１１のコントローラは、算出された実際のアイドル時間がダミー処理必要アイドル時間よりも長いか否かを判定する（ステップＳ４６）（他の判定ステップ）。
【００４７】
ステップＳ４６の判定の結果、実際のアイドル時間がダミー処理必要アイドル時間より短い場合は、本処理を終了し、一方、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除し（ステップＳ４７）（削除ステップ）、図３に示すように、アイドル時間をダミー処理必要アイドル時間より長い状態に戻して本処理を終了する。
【００４８】
図４の処理によれば、予想アイドル時間がダミー処理必要アイドル時間以上である場合、本ロットの未処理の各ウエハのプラズマ処理の間に補助アイドル時間が追加されて設定されるので、図６に示すように、本ロットの全てのウエハのプラズマ処理の終了時刻を遅らせることができ、もって、実際のアイドル時間をダミー処理必要アイドル時間よりも短くすることができる。その結果、ダミー処理を極力廃止することができる。
【００４９】
また、図４の処理では、補助アイドル時間の長さはダミー処理必要アイドル時間よりも短いので、本ロットの各ウエハのプラズマ処理においてダミー処理が必要となるのを確実に防止することができる。
【００５０】
ところで、図４のステップＳ４５で各補助アイドル時間が追加設定された場合において実際のアイドル時間がダミー処理必要アイドル時間以上であれば、やはりダミー処理を実行する必要がある。すなわち、各補助アイドル時間を待機した上でさらにダミー処理を実行することになり、無駄に処理時間が延びる。これに対応して図４の処理では、実際のアイドル時間がダミー処理必要アイドル時間以上である場合、ステップＳ４５で追加して設定された各補助アイドル時間を全て削除する。これにより、各補助アイドル時間を待機した上でさらにダミー処理が行われるのを防止することができ、もって、無駄に処理時間が延びるのを防止することができる。
【００５１】
上述した図４の処理では、追加して設定される各補助アイドル時間が同じ長さであったが、各補助アイドル時間は同じ長さである必要はなく、各補助アイドル時間がダミー処理必要アイドル時間よりも短く、且つ実際のアイドル時間がダミー処理必要アイドル時間よりも短くなれば、各補助アイドル時間の長さを自由に設定することができる。例えば、図７に示すように、本ロットの最後のウエハに近づくほど補助アイドル時間が短くなるように設定してもよい。この場合、次ロットの最初のウエハのプラズマ処理の直前におけるアイドル時間の合計量を少なくすることができるので、次ロットの最初のウエハへより安定的にプラズマ処理を施すことができる。
【００５２】
また、図４の処理において他の基板処理装置１１のコントローラは、次ロットの最初のウエハのプラズマ処理（他の所定の処理）が終了した際に、他の基板処理装置１１における次ロットの全てのウエハのプラズマ処理の終了予想時刻を算出してホストコンピュータへ連絡し、該ホストコンピュータは連絡された終了予想時刻に基づいて、次ロットの当該基板処理装置１１への供給予想時刻を算出してもよい。これにより、予想アイドル時間の算出、並びに算出された予想アイドル時間がダミー処理必要アイドル時間以上であるか否かの判定を早く行うことができる。その結果、補助アイドル時間を時間的余裕をもって追加して設定することができる。
【００５３】
また、図４の処理では、ホストコンピュータが次ロットの当該基板処理装置１１への供給予想時刻を算出したが、他の基板処理装置１１のコントローラから当該基板処理装置１１のコントローラが他の基板処理装置１１におけるプラズマ処理の終了予想時刻を直接受信して該終了予想時刻に基づいて上記供給予想時刻を算出してもよい。さらに、図４の処理では、当該基板処理装置１１のコントローラが予想アイドル時間を算出したが、ホストコンピュータが当該基板処理装置１１のコントローラから本ロットの全てのウエハのプラズマ処理の終了予想時刻を受信し、該終了予想時刻及び次ロットの供給予想時刻に基づいて予想アイドル時間を算出してもよく、予想アイドル時間がダミー処理必要アイドル時間よりも長いか否かの判定もホストコンピュータが行ってもよい。
【００５４】
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
【００５５】
本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記録した記憶媒体を、コンピュータ等に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムを読み出して実行することによっても達成される。
【００５６】
この場合、記憶媒体から読み出されたプログラム自体が上述した実施の形態の機能を実現することになり、プログラム及びそのプログラムを記憶した記憶媒体は本発明を構成することになる。
【００５７】
また、プログラムを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムを記憶できるものであればよい。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
【００５８】
また、コンピュータのＣＰＵが読み出したプログラムを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【００５９】
更に、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【００６０】
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
【符号の説明】
【００６１】
１１ 基板処理装置
１２ キャリア
１８ プロセスモジュール
【特許請求の範囲】
【請求項１】
複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、
前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする基板処理時間設定方法。
【請求項２】
前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項１記載の基板処理時間設定方法。
【請求項３】
前記設定される全ての前記補助待機時間は同じ長さであることを特徴とする請求項１又は２記載の基板処理時間設定方法。
【請求項４】
他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理時間設定方法。
【請求項５】
前記補助待機時間の長さは前記基準待機時間よりも短いことを特徴とする請求項１乃至４のいずれか１項に記載の基板処理時間設定方法。
【請求項６】
複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、
前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする記憶媒体。
【請求項７】
前記基板処理時間設定方法は、
前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項６記載の記憶媒体。
【請求項１】
複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法であって、
前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする基板処理時間設定方法。
【請求項２】
前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項１記載の基板処理時間設定方法。
【請求項３】
前記設定される全ての前記補助待機時間は同じ長さであることを特徴とする請求項１又は２記載の基板処理時間設定方法。
【請求項４】
他の基板処理装置において前記第２のロットにおける最初の前記基板の他の所定の処理が終了した際に、前記第１の算出ステップを実行して前記基板処理装置に供給される第２のロットの供給予想時刻を算出することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理時間設定方法。
【請求項５】
前記補助待機時間の長さは前記基準待機時間よりも短いことを特徴とする請求項１乃至４のいずれか１項に記載の基板処理時間設定方法。
【請求項６】
複数枚の基板を含む１ロットの前記基板へ枚葉に所定の処理を施す基板処理装置における基板処理時間設定方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理時間設定方法は、
前記基板処理装置において現在、前記所定の処理を施している前記基板を含む第１のロットの供給後に前記基板処理装置に供給される第２のロットの供給予想時刻を算出する第１の算出ステップと、
前記第１のロットの全ての前記基板の前記所定の処理の終了予想時刻を算出する第２の算出ステップと、
前記算出された供給予想時刻及び前記算出された終了予想時刻に基づいて、前記基板処理装置における前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である予想待機時間を算出する第３の算出ステップと、
前記算出された予想待機時間がダミー処理を必要とする基準待機時間よりも長いか否かを判定する判定ステップと、
前記算出された予想待機時間が前記基準待機時間以上である場合、前記第１のロットにおける未処理の各前記基板の前記所定の処理の間に補助待機時間を追加して設定する追加設定ステップとを有することを特徴とする記憶媒体。
【請求項７】
前記基板処理時間設定方法は、
前記追加設定ステップにおいて前記補助待機時間が追加して設定された際における、前記第１のロットの全ての前記基板の前記所定の処理の終了後に続く待機時間である他の待機時間が前記基準待機時間よりも長いか否かを判定する他の判定ステップと、
前記他の待機時間が前記基準待機時間以上である場合、前記追加して設定された補助待機時間を削除する削除ステップとをさらに有することを特徴とする請求項６記載の記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−８８３４（Ｐ２０１３−８８３４Ａ）
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願番号】特願２０１１−１４０４５９（Ｐ２０１１−１４０４５９）
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]