表示装置
【課題】十分な駆動能力を有し、且つ、表示特性の均一性を向上することが可能な表示装置を提供することを目的とする。
【解決手段】マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素ＰＸに備えられた有機ＥＬ素子４０と、
有機ＥＬ素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタＴＲ１を含む画素回路１０と、
アクティブエリアの周辺に配置され、有機ＥＬ素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタＴＲ２を含む駆動回路ＤＲＣと、
を同一の支持基板１０１の上に備えたことを特徴とする。
【解決手段】マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素ＰＸに備えられた有機ＥＬ素子４０と、
有機ＥＬ素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタＴＲ１を含む画素回路１０と、
アクティブエリアの周辺に配置され、有機ＥＬ素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタＴＲ２を含む駆動回路ＤＲＣと、
を同一の支持基板１０１の上に備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置に係り、特に、自発光性の表示素子を含んで構成される表示装置に関する。
【背景技術】
【０００２】
ＣＲＴディスプレイに対して、薄型、軽量、低消費電力の特徴を生かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びてきている。中でも、各画素にスイッチ素子が設けられたアクティブマトリクス型平面表示装置は、隣接する画素間でのクロストークのない良好な表示品位が得られることから、種々のディスプレイに利用されるようになってきている。
【０００３】
近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置の開発が盛んに行われている。この有機ＥＬ表示装置は、自己発光型のディスプレイであることから、視野角が広く、バックライトを必要とせず薄型化及び軽量化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。
【０００４】
これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、ガラス等の支持基板上に、表示素子として、陽極と陰極との間に発光機能を有する有機化合物を含む有機活性層を保持した有機ＥＬ素子を備えている。また、この有機ＥＬ表示装置は、同一の支持基板上において、有機ＥＬ素子をマトリクス状に配置して構成されるアクティブエリアの周辺に、外部回路からの信号に基づいて各表示素子を駆動する駆動回路を備えている。
【０００５】
アクティブマトリクス型の有機ＥＬ表示装置は、有機ＥＬ素子を駆動するために、支持基板上に薄膜トランジスタ（ＴＦＴ）を有している。近年では、特に、半導体層として多結晶シリコンを用いたＴＦＴが採用されてきており、各種文献にて、結晶性の良い半導体膜を得る、また、電気的特性の均一性が良いトランジスタを得るための手法が開示されている。
【０００６】
特許文献１によれば、ＣＶＤ法などによって半導体材料を堆積した後に、レーザアニールなどの熱処理を行うことにより、結晶粒径の大きな多結晶シリコン膜を得る技術や、ＬＰＣＶＤ（減圧化学気相成長）法によって直接多結晶シリコン膜を形成する技術、プラズマＣＶＤ法やスパッタ法によって非晶質シリコン膜を形成し、これにアニールを施すことによって多結晶シリコン膜を形成する技術などが開示されている。
【特許文献１】特開２００３−２８２５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
アクティブマトリクス型の有機ＥＬ表示装置においては、適用されるＴＦＴに、次のような特性が要求される。すなわち、アクティブエリアの周辺などに配置されて有機ＥＬ素子の画素選択及び信号書込などに用いられる駆動回路用のＴＦＴは、低消費電力であって、しかも、小さい面積に集積する必要があるため、移動度が高く、しきい値電圧が低いことなどが要求される。また、各画素において有機ＥＬ素子と直列に接続されて有機ＥＬ素子に駆動電流を流すための画素回路用のＴＦＴは、画面内でのＴＦＴ特性の均一性などが要求される。
【０００８】
上記で記載したように、有機ＥＬ素子と同一の支持基板上に形成されるＴＦＴは、その目的や用途により異なる特性が要求され、高い移動度と低いしきい値電圧とその均一性などの要求を十分に満たすＴＦＴを形成することは困難である。例えば、移動度及びしきい値電圧を優先した場合、均一性が不十分となるおそれがあり、このような特性を有したＴＦＴを適用した有機ＥＬ表示装置では、その表示特性にＴＦＴ特性の不均一性が反映してしまい、輝度ムラなどの表示品位の低下を招くといった問題がある。また、均一性を優先した場合、移動度が低くしきい値電圧が高くなるおそれがあり、このような特性を有したＴＦＴを適用した有機ＥＬ表示装置では、十分な駆動能力が得られないといった問題がある。
【０００９】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、十分な駆動能力を有し、且つ、表示特性の均一性を向上することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の態様による表示装置は、
マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素に備えられた自発光性の表示素子と、
前記表示素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタを含む画素回路と、
前記アクティブエリアの周辺に配置され、前記表示素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり前記第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタを含む駆動回路と、
を同一の支持基板上に備えたことを特徴とする。
【発明の効果】
【００１１】
この発明によれば、同一の支持基板上において、各画素の画素回路については、アクティブエリアにおける表示特性の均一性を優先した特性の多結晶シリコンからなる第１半導体層を備えた薄膜トランジスタを適用し、また、駆動回路については、高移動度及び低しきい値電圧を優先した特性の多結晶シリコンからなる第２半導体層を備えた薄膜トランジスタを適用可能となる。これにより、十分な駆動能力を有し、且つ、表示特性の均一性を向上することが可能な表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。
【００１３】
有機ＥＬ表示装置１は、図１に示すように、画像を表示する略矩形状のアクティブエリア１０２を有するアレイ基板１００を備えている。アクティブエリア１０２は、マトリクス状に配置された複数の画素ＰＸによって構成されている。また、図１では、カラー表示タイプの有機ＥＬ表示装置１を例に示しており、アクティブエリア１０２は、複数種類の色に発光する画素、例えば３原色に対応した赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢによって構成されている。
【００１４】
アレイ基板１００の少なくともアクティブエリア１０２は、封止体２００によって封止されている。すなわち、これらのアレイ基板１００と封止体２００とは、アクティブエリア１０２を囲むように枠状に配置されたシール材３００により貼り合せられている。シール材３００は、感光性樹脂（例えば紫外線硬化型樹脂）であっても良いし、フリットであっても良い。
【００１５】
この実施の形態においては、有機ＥＬ表示装置１は、アクティブマトリクス型駆動方式を採用しており、各画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路１０及びこの画素回路１０によって駆動制御される表示素子４０を備えている。なお、図１に示した画素回路１０は、一例であって、他の構成の画素回路を適用しても良いことは言うまでもない。
【００１６】
表示素子４０は、自発光性の表示素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。
【００１７】
図１に示した例では、画素回路１０は、駆動トランジスタＤＲＴ、スイッチングトランジスタＳＷ、蓄積容量素子Ｃｓなどを備えて構成されている。
【００１８】
駆動トランジスタＤＲＴと有機ＥＬ素子４０とは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。第１電源端子ＮＤ１は、高電位電源線Ｐ１に接続されている。第２電源端子ＮＤ２は、低電位電源線Ｐ２に接続されている。
【００１９】
スイッチングトランジスタＳＷのゲートは、走査線ＳＬに接続されている。スイッチングトランジスタＳＷのソースは、映像信号線ＤＬに接続されている。スイッチングトランジスタＳＷのドレインは、駆動トランジスタＤＲＴのゲートに接続されている。蓄積容量素子Ｃｓは、駆動トランジスタＤＲＴのゲートと第１電源端子ＮＤ１との間に接続されている。
【００２０】
これらの駆動トランジスタＤＲＴ、及び、スイッチングトランジスタＳＷは、多結晶シリコンからなる半導体層を備えた薄膜トランジスタによって構成されている。
【００２１】
このような回路構成の場合、走査線ＳＬからオン信号が供給されたのに基づいてスイッチングトランジスタＳＷがオンとなり、映像信号線ＤＬに供給された電圧によって駆動トランジスタＤＲＴが駆動される。これにより、映像信号線ＤＬの電圧に応じた電流が駆動トランジスタＤＲＴと有機ＥＬ素子４０に流れる。これにより、有機ＥＬ素子４０は、所定の輝度で発光する。
【００２２】
スイッチングトランジスタＳＷがオフとなっても、蓄積容量素子Ｃｓに電圧が保持されているため、１フレーム後に再度スイッチングトランジスタＳＷがオンとなって映像信号線ＤＬから新しいデータ電圧が供給されるまで、有機ＥＬ素子４０は、そのまま発光している。
【００２３】
各走査線ＳＬは、画素ＰＸの行方向Ｘに沿って延びており、画素ＰＸの列方向Ｙに並列に配置されている。また、各映像信号線ＤＬは、列方向Ｙに沿って延びており、行方向Ｘに並列に配置されている。これらの走査線ＳＬ及び映像信号線ＤＬは、アクティブエリア１０２の外側に引き出されている。
【００２４】
アレイ基板１００は、アクティブエリア１０２の周辺に配置された駆動回路ＤＲＣを備えている。すなわち、駆動回路ＤＲＣは、有機ＥＬ素子４０の駆動制御に必要な信号を出力するものであって、走査線駆動回路ＹＤＲ、及び、映像信号線駆動回路ＸＤＲによって構成されている。このような駆動回路ＤＲＣは、多結晶シリコンからなる半導体層を備えた薄膜トランジスタを含んでいる。走査線駆動回路ＹＤＲ及び映像信号線駆動回路ＸＤＲは、例えばｎチャネル薄膜トランジスタ及びｐチャネル薄膜トランジスタからなる相補型の回路を備えた構成を採用している。
【００２５】
走査線駆動回路ＹＤＲは、アクティブエリア外において全ての走査線ＳＬと接続されているＹ。また、映像信号線駆動回路ＸＤＲは、アクティブエリア外において全ての映像信号線ＤＬと接続されている。これらの駆動回路ＤＲＣにおいては、外部から入力された映像信号にもとづき、走査線駆動回路ＹＤＲが走査線ＳＬのそれぞれに走査信号を供給するとともに、映像信号線駆動回路ＸＤＲが映像信号線ＤＬのそれぞれに映像信号を供給する。これにより、各画素ＰＸにおいては、画素回路１０が駆動制御され、有機ＥＬ素子４０に通電し、有機ＥＬ素子４０を発光させている。
【００２６】
各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）は、基本的に同一構成であり、例えば、図２に示すように、配線基板１２０上に配置されている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性の支持基板１０１上に、アンダーコート層１１１、第１ゲート絶縁膜１１２Ａ、第２ゲート絶縁膜１１２Ｂ、層間絶縁膜１１３、有機絶縁膜１１４などの絶縁層を備える他に、スイッチングトランジスタＳＷ、駆動トランジスタＤＲＴ、蓄積容量素子Ｃｓ、各種配線（走査線、映像信号線、電源線等）や、駆動回路ＤＲＣなどを備えて構成されたものとする。
【００２７】
図２に示した例では、画素回路１０を構成する第１薄膜トランジスタ（例えば駆動トランジスタＤＲＴ）ＴＲ１は、ボトムゲート型の薄膜トランジスタであり、また、駆動回路ＤＲＣを構成する第２薄膜トランジスタＴＲ２は、トップゲート型の薄膜トランジスタである。
【００２８】
すなわち、支持基板１０１の上に配置されたアンダーコート層１１１は、画素回路１０が配置されるアクティブエリア１０２のみならず、駆動回路ＤＲＣが配置されるアクティブエリア１０２の周辺にも配置されている。アクティブエリア外において、アンダーコート層１１１の上には、第２薄膜トランジスタＴＲ２の半導体層（第２半導体層）３１が配置されている。
【００２９】
この半導体層３１は、第１ゲート絶縁膜１１２Ａによって覆われている。この第１ゲート絶縁膜１１２Ａは、アクティブエリア１０２及びその周辺にわたって配置されている。第１ゲート絶縁膜１１２Ａの上において、アクティブエリア外には第２薄膜トランジスタＴＲ２のゲート電極３０Ｇが配置されているとともに、アクティブエリア１０２には第１薄膜トランジスタＴＲ１のゲート電極２０Ｇなどが配置されている。
【００３０】
ゲート電極２０Ｇは、第２ゲート絶縁膜１１２Ｂによって覆われている。アクティブエリア１０２において、第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂの上には、第１薄膜トランジスタＴＲ１の半導体層（第１半導体層）２１が配置されている。この半導体層２１は、層間絶縁膜１１３によって覆われている。この層間絶縁膜１１３は、アクティブエリア１０２及びその周辺にわたって配置されている。つまり、ゲート電極３０Ｇも、層間絶縁膜１１３によって覆われている。
【００３１】
アクティブエリア１０２において、層間絶縁膜１１３の上には、第１薄膜トランジスタＴＲ１のソース電極２０Ｓ及びドレイン電極２０Ｄが配置されている。これらのソース電極２０Ｓ及びドレイン電極２０Ｄは、層間絶縁膜１１３を半導体層２１まで貫通するコンタクトホールを介して半導体層２１のソース領域及びドレイン領域にそれぞれコンタクトしている。
【００３２】
これらのソース電極２０Ｓ及びドレイン電極２０Ｄは、有機絶縁膜１１４によって覆われている。このような有機絶縁膜１１４は、アクティブエリア１０２に配置され、下層の凹凸の影響を緩和しその表面を平坦化する目的で、樹脂材料をコーティングするなどの手法により形成されている。
【００３３】
また、アクティブエリア外において、層間絶縁膜１１３の上には、第２薄膜トランジスタＴＲ２のソース電極３０Ｓ及びドレイン電極３０Ｄが配置されている。これらのソース電極３０Ｓ及びドレイン電極３０Ｄは、第１ゲート絶縁膜１１２Ａ及び層間絶縁膜１１３を半導体層３１まで貫通するコンタクトホールを介して半導体層３１のソース領域及びドレイン領域にそれぞれコンタクトしている。
【００３４】
有機ＥＬ素子４０は、有機絶縁膜１１４の上に配置されている。この有機ＥＬ素子４０は、第１電極６０と第２電極６４との間に有機活性層６２を保持した構成である。以下に、有機ＥＬ素子４０の詳細な構造について説明する。
【００３５】
すなわち、第１電極６０は、有機絶縁膜１１４の上において各画素ＰＸに独立島状に配置され、陽極として機能する。この第１電極６０は、有機絶縁膜１１４をドレイン電極２０Ｄまで貫通するコンタクトホールを介して、ドレイン電極２０Ｄにコンタクトしている。このような第１電極６０は、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する導電材料や、銀（Ａｇ）やアルミニウム（Ａｌ）などの光反射性を有する導電材料によって形成されている。この第１電極６０は、透過層単層、反射層単層、透過層と反射層との積層体などとして構成されている。
【００３６】
有機活性層６２は、第１電極６０上に配置され、少なくとも発光層を含んでいる。この有機活性層６２は、発光層以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含むことができる。このような有機活性層６２は、複数の機能層を複合した単層で構成されても良いし、各機能層を積層した多層構造であっても良い。有機活性層６２においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。有機活性層６２において、発光層以外の機能層は共通層であってもよい。発光層は、赤、緑、または青に発光する発光機能を有した有機化合物によって形成される。
【００３７】
有機活性層６２は、高分子系材料によって形成された薄膜を含んでいても良い。このような薄膜は、インクジェット法などの選択塗布法により成膜可能である。また、有機活性層６２は、低分子系材料によって形成された薄膜を含んでいても良い。このような薄膜は、マスク蒸着法などの手法により成膜可能である。
【００３８】
第２電極６４は、複数の画素ＰＸに共通であって、各画素ＰＸの有機活性層６２の上に配置され、陰極として機能する。この第２電極６４は、ＩＴＯなどの光透過性を有する導電材料や、銀（Ａｇ）とマグネシウム（Ｍｇ）との混合物などによって形成されている。この第２電極６４は、半透過層単層、透過層単層、半透過層と透過層との積層体などとして構成されている。
【００３９】
また、アレイ基板１００は、アクティブエリア１０２において、少なくとも隣接する画素ＰＸ（Ｒ、Ｇ、Ｂ）間を分離する隔壁７０を備えている。この隔壁７０は、各第１電極６０の周縁を覆うように配置され、アクティブエリア１０２において格子状またはストライプ状に形成されている。このような隔壁７０は、例えば樹脂材料をパターニングすることによって形成される。
【００４０】
ところで、この実施の形態のように、画素回路１０及び駆動回路ＤＲＣが同一の支持基板１０１の上に備えられた構成において、画素回路１０を構成する第１薄膜トランジスタＴＲ１及び駆動回路ＤＲＣを構成する第２薄膜トランジスタＴＲ２は、それぞれ優先度の高い特性を有するように形成されている。
【００４１】
すなわち、第１薄膜トランジスタＴＲ１が備える第１半導体層２１及び第２薄膜トランジスタＴＲ２が備える第２半導体層３１は、多結晶シリコンからなるものの、その結晶性が相違している。特に、この実施の形態においては、第１半導体層２１の結晶性は、第２半導体層３１の結晶性よりも低い。つまり、ここでの結晶性の相違とは、結晶粒径の相違、移動度（ｃｍ２／Ｖ・ｓｅｃ）の相違、あるいは、薄膜トランジスタとしての特性、特にしきい値電圧の相違に相当する。
【００４２】
第１半導体層２１を構成する結晶粒径は、第２半導体層３１を構成する結晶粒径よりも小さい。例えば、第１半導体層２１の結晶粒径は、例えば約２０ｎｍ程度であるのに対して、第２半導体層３１の結晶粒径は例えば５００ｎｍ程度である。
【００４３】
また、第１半導体層２１の移動度は、第２半導体層３１の移動度よりも小さい。例えば、第１半導体層２１の移動度は、２０ｃｍ２／Ｖ・ｓｅｃ程度であるのに対して、第２半導体層３１の移動度は、１００ｃｍ２／Ｖ・ｓｅｃ以上である。
【００４４】
また、第１薄膜トランジスタＴＲ１のしきい値電圧は、第２薄膜トランジスタＴＲ２のしきい値電圧より高い。例えば、第１薄膜トランジスタＴＲ１のしきい値電圧は、２．５Ｖ程度であるのに対して、第２薄膜トランジスタＴＲ２のしきい値電圧は、１．５Ｖ程度である。
【００４５】
上述した第１半導体層２１は、例えばＬＰＣＶＤ法により直接多結晶シリコンを得る手法を適用して形成しても良いし、ＣＶＤ法などにより基板上にアモルファスシリコンを成膜（堆積）した後に５００℃〜６００℃程度で長時間熱処理することにより多結晶シリコンを得る手法を適用して形成しても良い。
【００４６】
例えば、後者を適用した場合を例に第１半導体層２１の製造方法を説明する。まず、第１ゲート絶縁膜１１２Ａや第２ゲート絶縁膜１１２Ｂなどの絶縁膜上（あるいは絶縁基板上）にＣＶＤ法などにより、例えば１００ｎｍの膜厚のアモルファスシリコン膜を成膜する。その後、このアモルファスシリコン膜に長時間の熱処理を行う。例えば、このときの雰囲気は窒素であり、温度は５５０℃であり、加熱時間は２０時間である。このような熱処理により、アモルファスシリコンを結晶化させている。
【００４７】
このような手法によって形成した第１半導体層２１は、シリコンの結晶性が低い。つまり、第１半導体層２１の結晶粒径は、比較的小さい。このため、第１半導体層２１は、単位面積当たりの結晶数が比較的多く、結晶粒内あるいは粒界の欠陥などの影響を受けて、その移動度が小さくなる傾向にある。また、第１薄膜トランジスタＴＲ１は、第１半導体層２１における欠陥などの影響を受けてしきい値電圧が高くなる傾向にある。
【００４８】
その一方で、上述した手法を適用することにより、一様な結晶性が比較的容易に得られやすい。このため、このような第１半導体層２１を備えた第１薄膜トランジスタＴＲ１によれば、均一なトランジスタ特性を安定して得ることが可能となる。
【００４９】
したがって、各画素ＰＸの画素回路１０については、第１半導体層２１のような低結晶性の多結晶シリコン膜を備えた第１薄膜トランジスタＴＲ１を適用することが望ましい。これにより、アクティブエリア１０２の全体にわたり、表示特性の均一性を向上することが可能となる。
【００５０】
一方、第２半導体層３１は、アモルファスシリコンを成膜した後に、アモルファスシリコンに対してエキシマレーザビームをパルス照射して、再結晶化することにより多結晶シリコンを得るエキシマレーザアニール（ＥＬＡ）法を適用して形成可能である。このようなＥＬＡ法には、パルスレーザ照射法とＣＷ（ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ）レーザ走査法とがある。
【００５１】
例えば、パルスレーザ照射法を適用した場合を例に第２半導体層３１の製造方法を説明する。まず、アンダーコート層１１１などの絶縁膜上（あるいは絶縁基板上）にＣＶＤ法などにより、例えば５００オングストロームの膜厚のアモルファスシリコン膜を成膜する。その後、このアモルファスシリコン膜にパルスレーザを照射して熱処理を行う。このときのレーザビームは、例えば、その波長が３０８ｎｍであり、ショットのエネルギー密度は例えば３００ｍＪ／ｘｍ２であり、例えば長さ２００ｍｍ×幅１００μｍのライン状であり、パルス周波数が３００Ｈｚであり、照射範囲を一部重複しながら所定範囲を走査する。このように、レーザビームを照射することにより、アモルファスシリコンを瞬時に溶融して冷却することを繰り返して結晶化させている。
【００５２】
このような手法によって形成した第２半導体層３１は、シリコンの結晶性が高い。つまり、第２半導体層３１の結晶粒径は、比較的大きい。このため、第２半導体層３１は、単位面積当たりの結晶数が比較的少なく、結晶の形成条件に依存して単位面積当たりの結晶数や粒界の影響が異なる。例えば、ＥＬＡ法を適用した場合、ビーム出力のばらつきにより結晶の形成条件に差が生じやすい。
【００５３】
つまり、上述した手法では、一様な結晶性は得にくい。このため、このような結晶性の第２半導体層３１を備えた第２薄膜トランジスタＴＲ２の特性にばらつきが生じやすい。その一方で、比較的容易に大きな結晶粒径を得やすいため、第２薄膜トランジスタＴＲ２では、第２半導体層３１における欠陥などの影響が小さく、高い移動度及び低いしきい値電圧が容易に得られる。
【００５４】
したがって、駆動回路ＤＲＣについては、第２半導体層３１のような高結晶性の多結晶シリコン膜を備えた第２薄膜トランジスタＴＲ２を適用することが望ましい。これにより、高移動度及び低しきい値電圧の特性によって、高い駆動能力を実現可能となる。
【００５５】
図２に示した例では、同一の支持基板１０１の上において、画素回路１０の第１薄膜トランジスタＴＲ１、及び、駆動回路ＤＲＣの第２薄膜トランジスタＴＲ２が配置されている。第２薄膜トランジスタＴＲ２は、ＥＬＡ法による結晶化により形成した多結晶シリコンからなる第２半導体層３１を備えたトップゲート型薄膜トランジスタであり、移動度は１００ｃｍ／Ｖ・ｓｅｃ以上、しきい値電圧は１．５Ｖ程度である。また、第１薄膜トランジスタＴＲ１は、堆積及び熱処理により形成した多結晶シリコンからなる第１半導体層２１を備えたボトムゲート型薄膜トランジスタであり、移動度は２０ｃｍ／Ｖ・ｓｅｃ程度、しきい値電圧は２．５Ｖ程度であり、ＥＬＡ法を適用して形成した第２薄膜トランジスタＴＲ２とは異なりＴＦＴ特性は低下するがそのばらつきは小さく抑えられている。
【００５６】
この実施の形態において、第１半導体層２１及び第２半導体層３１は、異なる製造プロセスを経て形成されている。図２に示した例では、第１半導体層２１は、第２半導体層３１とは異なる層に配置されている。
【００５７】
すなわち、第２半導体層３１は、アンダーコート層１１１の上に配置されている。第１半導体層２１と第２半導体層３１との間には、絶縁膜が介在しており、ここに示した例では、第１半導体層２１は、第２半導体層３１を覆う第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂの上に配置されている。
【００５８】
図２に示した例では、第１薄膜トランジスタＴＲ１はボトムゲート型として構成したが、トップゲート型として構成しても良く、画素回路１０を構成するトランジスタとして十分な特性を持っていれば良い。なお、第１半導体層２１は、多結晶シリコンからなるものであるが、結晶粒径が微小ないわゆる微結晶シリコンからなるものも含む。
【００５９】
また、第２薄膜トランジスタＴＲ２はトップゲート型として構成したが、ボトムゲート型として構成しても良く、駆動回路ＤＲＣを構成するトランジスタとして十分な特性を持っていればよい。また、第１薄膜トランジスタＴＲ１と第２薄膜トランジスタＴＲ２とは、ボトムゲート型またはトップゲート型のいずれかの同一の型として構成しても良い。
【００６０】
第２半導体層３１は、第１半導体層２１よりも下層側（つまり支持基板１０１側）に配置されることが望ましい。つまり、第２半導体層３１は、第１半導体層２１よりも先の工程で形成されることが望ましい。さらに換言すると、第２半導体層３１を形成するＥＬＡ法は、第１半導体層２１を形成する堆積及び熱処理よりも先に行われることが望ましい。すなわち、図２に示した例では、第２半導体層３１は、第１半導体層２１との間に介在する第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂなどの絶縁膜と支持基板１０１との間に配置されている。
【００６１】
このような順序で第１半導体層２１及び第２半導体層３１を形成することにより、第１半導体層２１を形成するための熱処理を、第１半導体層２１より先に形成した第２半導体層３１の活性化処理に利用することが可能となる。このため、製造工程数の削減が可能となり、製造コストの削減及び製造時間の短縮が可能となる。
【００６２】
各画素ＰＸに配置される画素回路１０の構成は、図１に示した例に限らず、特性のばらつきを補正するために３以上の薄膜トランジスタを備えた構成であってもよいが、この実施の形態によれば、各画素ＰＸに配置される薄膜トランジスタの特性を均一化することが可能となるため、画素回路１０の簡素化が可能となる。つまり、図１に示した例のように、画素回路１０を構成する薄膜トランジスタの数が２つであっても、有機ＥＬ素子４０の駆動制御に必要な特性を十分に得ることが可能となる。したがって、画素回路１０が占める面積を縮小することができ、開口率（有機ＥＬ素子の面積のうちの発光に寄与する面積）を拡大することが可能となる。
【００６３】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００６４】
なお、画素回路１０に映像信号として電流信号を書き込む構成を採用してもよいし、映像信号として電圧信号を書き込む構成を採用しても良い。また、画素回路１０及び駆動回路ＤＲＣを構成する薄膜トランジスタとしては、ｐチャネル薄膜トランジスタであっても良いし、ｎチャネル薄膜トランジスタであっても良い。
【図面の簡単な説明】
【００６５】
【図１】図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した有機ＥＬ表示装置を切断したときの構造を概略的に示す断面図である。
【符号の説明】
【００６６】
１…有機ＥＬ表示装置
ＰＸ（Ｒ、Ｇ、Ｂ）…画素 ＳＬ…走査線 ＤＬ…映像信号線
ＤＲＣ…駆動回路 ＹＤＲ…走査線駆動回路 ＸＤＲ…映像信号線駆動回路
ＴＲ２…第２薄膜トランジスタ ３１…第２半導体層
１０…画素回路 ＤＲＴ…駆動トランジスタ ＳＷ…スイッチングトランジスタ
ＴＲ１…第１薄膜トランジスタ ２１…第１半導体層
４０…有機ＥＬ素子（表示素子）
６０…第１電極 ６２…有機活性層 ６４…第２電極 ７０…隔壁
１００…アレイ基板 １０１…支持基板 １０２…アクティブエリア
１１１…アンダーコート層 １１２Ａ…第１ゲート絶縁膜 １１２Ｂ…ゲート絶縁膜
１１３…層間絶縁膜 １１４…有機絶縁膜
２００…封止体 ３００…シール材
【技術分野】
【０００１】
この発明は、表示装置に係り、特に、自発光性の表示素子を含んで構成される表示装置に関する。
【背景技術】
【０００２】
ＣＲＴディスプレイに対して、薄型、軽量、低消費電力の特徴を生かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びてきている。中でも、各画素にスイッチ素子が設けられたアクティブマトリクス型平面表示装置は、隣接する画素間でのクロストークのない良好な表示品位が得られることから、種々のディスプレイに利用されるようになってきている。
【０００３】
近年、平面表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置の開発が盛んに行われている。この有機ＥＬ表示装置は、自己発光型のディスプレイであることから、視野角が広く、バックライトを必要とせず薄型化及び軽量化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。
【０００４】
これらの特徴から、有機ＥＬ表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機ＥＬ表示装置は、ガラス等の支持基板上に、表示素子として、陽極と陰極との間に発光機能を有する有機化合物を含む有機活性層を保持した有機ＥＬ素子を備えている。また、この有機ＥＬ表示装置は、同一の支持基板上において、有機ＥＬ素子をマトリクス状に配置して構成されるアクティブエリアの周辺に、外部回路からの信号に基づいて各表示素子を駆動する駆動回路を備えている。
【０００５】
アクティブマトリクス型の有機ＥＬ表示装置は、有機ＥＬ素子を駆動するために、支持基板上に薄膜トランジスタ（ＴＦＴ）を有している。近年では、特に、半導体層として多結晶シリコンを用いたＴＦＴが採用されてきており、各種文献にて、結晶性の良い半導体膜を得る、また、電気的特性の均一性が良いトランジスタを得るための手法が開示されている。
【０００６】
特許文献１によれば、ＣＶＤ法などによって半導体材料を堆積した後に、レーザアニールなどの熱処理を行うことにより、結晶粒径の大きな多結晶シリコン膜を得る技術や、ＬＰＣＶＤ（減圧化学気相成長）法によって直接多結晶シリコン膜を形成する技術、プラズマＣＶＤ法やスパッタ法によって非晶質シリコン膜を形成し、これにアニールを施すことによって多結晶シリコン膜を形成する技術などが開示されている。
【特許文献１】特開２００３−２８２５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
アクティブマトリクス型の有機ＥＬ表示装置においては、適用されるＴＦＴに、次のような特性が要求される。すなわち、アクティブエリアの周辺などに配置されて有機ＥＬ素子の画素選択及び信号書込などに用いられる駆動回路用のＴＦＴは、低消費電力であって、しかも、小さい面積に集積する必要があるため、移動度が高く、しきい値電圧が低いことなどが要求される。また、各画素において有機ＥＬ素子と直列に接続されて有機ＥＬ素子に駆動電流を流すための画素回路用のＴＦＴは、画面内でのＴＦＴ特性の均一性などが要求される。
【０００８】
上記で記載したように、有機ＥＬ素子と同一の支持基板上に形成されるＴＦＴは、その目的や用途により異なる特性が要求され、高い移動度と低いしきい値電圧とその均一性などの要求を十分に満たすＴＦＴを形成することは困難である。例えば、移動度及びしきい値電圧を優先した場合、均一性が不十分となるおそれがあり、このような特性を有したＴＦＴを適用した有機ＥＬ表示装置では、その表示特性にＴＦＴ特性の不均一性が反映してしまい、輝度ムラなどの表示品位の低下を招くといった問題がある。また、均一性を優先した場合、移動度が低くしきい値電圧が高くなるおそれがあり、このような特性を有したＴＦＴを適用した有機ＥＬ表示装置では、十分な駆動能力が得られないといった問題がある。
【０００９】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、十分な駆動能力を有し、且つ、表示特性の均一性を向上することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の態様による表示装置は、
マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素に備えられた自発光性の表示素子と、
前記表示素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタを含む画素回路と、
前記アクティブエリアの周辺に配置され、前記表示素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり前記第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタを含む駆動回路と、
を同一の支持基板上に備えたことを特徴とする。
【発明の効果】
【００１１】
この発明によれば、同一の支持基板上において、各画素の画素回路については、アクティブエリアにおける表示特性の均一性を優先した特性の多結晶シリコンからなる第１半導体層を備えた薄膜トランジスタを適用し、また、駆動回路については、高移動度及び低しきい値電圧を優先した特性の多結晶シリコンからなる第２半導体層を備えた薄膜トランジスタを適用可能となる。これにより、十分な駆動能力を有し、且つ、表示特性の均一性を向上することが可能な表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機ＥＬ（エレクトロルミネッセンス）表示装置を例にして説明する。
【００１３】
有機ＥＬ表示装置１は、図１に示すように、画像を表示する略矩形状のアクティブエリア１０２を有するアレイ基板１００を備えている。アクティブエリア１０２は、マトリクス状に配置された複数の画素ＰＸによって構成されている。また、図１では、カラー表示タイプの有機ＥＬ表示装置１を例に示しており、アクティブエリア１０２は、複数種類の色に発光する画素、例えば３原色に対応した赤色画素ＰＸＲ、緑色画素ＰＸＧ、及び、青色画素ＰＸＢによって構成されている。
【００１４】
アレイ基板１００の少なくともアクティブエリア１０２は、封止体２００によって封止されている。すなわち、これらのアレイ基板１００と封止体２００とは、アクティブエリア１０２を囲むように枠状に配置されたシール材３００により貼り合せられている。シール材３００は、感光性樹脂（例えば紫外線硬化型樹脂）であっても良いし、フリットであっても良い。
【００１５】
この実施の形態においては、有機ＥＬ表示装置１は、アクティブマトリクス型駆動方式を採用しており、各画素ＰＸ（Ｒ、Ｇ、Ｂ）は、画素回路１０及びこの画素回路１０によって駆動制御される表示素子４０を備えている。なお、図１に示した画素回路１０は、一例であって、他の構成の画素回路を適用しても良いことは言うまでもない。
【００１６】
表示素子４０は、自発光性の表示素子である有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）によって構成されている。すなわち、赤色画素ＰＸＲは、主に赤色波長に対応した光を出射する有機ＥＬ素子４０Ｒを備えている。緑色画素ＰＸＧは、主に緑色波長に対応した光を出射する有機ＥＬ素子４０Ｇを備えている。青色画素ＰＸＢは、主に青色波長に対応した光を出射する有機ＥＬ素子４０Ｂを備えている。
【００１７】
図１に示した例では、画素回路１０は、駆動トランジスタＤＲＴ、スイッチングトランジスタＳＷ、蓄積容量素子Ｃｓなどを備えて構成されている。
【００１８】
駆動トランジスタＤＲＴと有機ＥＬ素子４０とは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。第１電源端子ＮＤ１は、高電位電源線Ｐ１に接続されている。第２電源端子ＮＤ２は、低電位電源線Ｐ２に接続されている。
【００１９】
スイッチングトランジスタＳＷのゲートは、走査線ＳＬに接続されている。スイッチングトランジスタＳＷのソースは、映像信号線ＤＬに接続されている。スイッチングトランジスタＳＷのドレインは、駆動トランジスタＤＲＴのゲートに接続されている。蓄積容量素子Ｃｓは、駆動トランジスタＤＲＴのゲートと第１電源端子ＮＤ１との間に接続されている。
【００２０】
これらの駆動トランジスタＤＲＴ、及び、スイッチングトランジスタＳＷは、多結晶シリコンからなる半導体層を備えた薄膜トランジスタによって構成されている。
【００２１】
このような回路構成の場合、走査線ＳＬからオン信号が供給されたのに基づいてスイッチングトランジスタＳＷがオンとなり、映像信号線ＤＬに供給された電圧によって駆動トランジスタＤＲＴが駆動される。これにより、映像信号線ＤＬの電圧に応じた電流が駆動トランジスタＤＲＴと有機ＥＬ素子４０に流れる。これにより、有機ＥＬ素子４０は、所定の輝度で発光する。
【００２２】
スイッチングトランジスタＳＷがオフとなっても、蓄積容量素子Ｃｓに電圧が保持されているため、１フレーム後に再度スイッチングトランジスタＳＷがオンとなって映像信号線ＤＬから新しいデータ電圧が供給されるまで、有機ＥＬ素子４０は、そのまま発光している。
【００２３】
各走査線ＳＬは、画素ＰＸの行方向Ｘに沿って延びており、画素ＰＸの列方向Ｙに並列に配置されている。また、各映像信号線ＤＬは、列方向Ｙに沿って延びており、行方向Ｘに並列に配置されている。これらの走査線ＳＬ及び映像信号線ＤＬは、アクティブエリア１０２の外側に引き出されている。
【００２４】
アレイ基板１００は、アクティブエリア１０２の周辺に配置された駆動回路ＤＲＣを備えている。すなわち、駆動回路ＤＲＣは、有機ＥＬ素子４０の駆動制御に必要な信号を出力するものであって、走査線駆動回路ＹＤＲ、及び、映像信号線駆動回路ＸＤＲによって構成されている。このような駆動回路ＤＲＣは、多結晶シリコンからなる半導体層を備えた薄膜トランジスタを含んでいる。走査線駆動回路ＹＤＲ及び映像信号線駆動回路ＸＤＲは、例えばｎチャネル薄膜トランジスタ及びｐチャネル薄膜トランジスタからなる相補型の回路を備えた構成を採用している。
【００２５】
走査線駆動回路ＹＤＲは、アクティブエリア外において全ての走査線ＳＬと接続されているＹ。また、映像信号線駆動回路ＸＤＲは、アクティブエリア外において全ての映像信号線ＤＬと接続されている。これらの駆動回路ＤＲＣにおいては、外部から入力された映像信号にもとづき、走査線駆動回路ＹＤＲが走査線ＳＬのそれぞれに走査信号を供給するとともに、映像信号線駆動回路ＸＤＲが映像信号線ＤＬのそれぞれに映像信号を供給する。これにより、各画素ＰＸにおいては、画素回路１０が駆動制御され、有機ＥＬ素子４０に通電し、有機ＥＬ素子４０を発光させている。
【００２６】
各種有機ＥＬ素子４０（Ｒ、Ｇ、Ｂ）は、基本的に同一構成であり、例えば、図２に示すように、配線基板１２０上に配置されている。なお、配線基板１２０は、ガラス基板やプラスチックシートなどの絶縁性の支持基板１０１上に、アンダーコート層１１１、第１ゲート絶縁膜１１２Ａ、第２ゲート絶縁膜１１２Ｂ、層間絶縁膜１１３、有機絶縁膜１１４などの絶縁層を備える他に、スイッチングトランジスタＳＷ、駆動トランジスタＤＲＴ、蓄積容量素子Ｃｓ、各種配線（走査線、映像信号線、電源線等）や、駆動回路ＤＲＣなどを備えて構成されたものとする。
【００２７】
図２に示した例では、画素回路１０を構成する第１薄膜トランジスタ（例えば駆動トランジスタＤＲＴ）ＴＲ１は、ボトムゲート型の薄膜トランジスタであり、また、駆動回路ＤＲＣを構成する第２薄膜トランジスタＴＲ２は、トップゲート型の薄膜トランジスタである。
【００２８】
すなわち、支持基板１０１の上に配置されたアンダーコート層１１１は、画素回路１０が配置されるアクティブエリア１０２のみならず、駆動回路ＤＲＣが配置されるアクティブエリア１０２の周辺にも配置されている。アクティブエリア外において、アンダーコート層１１１の上には、第２薄膜トランジスタＴＲ２の半導体層（第２半導体層）３１が配置されている。
【００２９】
この半導体層３１は、第１ゲート絶縁膜１１２Ａによって覆われている。この第１ゲート絶縁膜１１２Ａは、アクティブエリア１０２及びその周辺にわたって配置されている。第１ゲート絶縁膜１１２Ａの上において、アクティブエリア外には第２薄膜トランジスタＴＲ２のゲート電極３０Ｇが配置されているとともに、アクティブエリア１０２には第１薄膜トランジスタＴＲ１のゲート電極２０Ｇなどが配置されている。
【００３０】
ゲート電極２０Ｇは、第２ゲート絶縁膜１１２Ｂによって覆われている。アクティブエリア１０２において、第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂの上には、第１薄膜トランジスタＴＲ１の半導体層（第１半導体層）２１が配置されている。この半導体層２１は、層間絶縁膜１１３によって覆われている。この層間絶縁膜１１３は、アクティブエリア１０２及びその周辺にわたって配置されている。つまり、ゲート電極３０Ｇも、層間絶縁膜１１３によって覆われている。
【００３１】
アクティブエリア１０２において、層間絶縁膜１１３の上には、第１薄膜トランジスタＴＲ１のソース電極２０Ｓ及びドレイン電極２０Ｄが配置されている。これらのソース電極２０Ｓ及びドレイン電極２０Ｄは、層間絶縁膜１１３を半導体層２１まで貫通するコンタクトホールを介して半導体層２１のソース領域及びドレイン領域にそれぞれコンタクトしている。
【００３２】
これらのソース電極２０Ｓ及びドレイン電極２０Ｄは、有機絶縁膜１１４によって覆われている。このような有機絶縁膜１１４は、アクティブエリア１０２に配置され、下層の凹凸の影響を緩和しその表面を平坦化する目的で、樹脂材料をコーティングするなどの手法により形成されている。
【００３３】
また、アクティブエリア外において、層間絶縁膜１１３の上には、第２薄膜トランジスタＴＲ２のソース電極３０Ｓ及びドレイン電極３０Ｄが配置されている。これらのソース電極３０Ｓ及びドレイン電極３０Ｄは、第１ゲート絶縁膜１１２Ａ及び層間絶縁膜１１３を半導体層３１まで貫通するコンタクトホールを介して半導体層３１のソース領域及びドレイン領域にそれぞれコンタクトしている。
【００３４】
有機ＥＬ素子４０は、有機絶縁膜１１４の上に配置されている。この有機ＥＬ素子４０は、第１電極６０と第２電極６４との間に有機活性層６２を保持した構成である。以下に、有機ＥＬ素子４０の詳細な構造について説明する。
【００３５】
すなわち、第１電極６０は、有機絶縁膜１１４の上において各画素ＰＸに独立島状に配置され、陽極として機能する。この第１電極６０は、有機絶縁膜１１４をドレイン電極２０Ｄまで貫通するコンタクトホールを介して、ドレイン電極２０Ｄにコンタクトしている。このような第１電極６０は、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する導電材料や、銀（Ａｇ）やアルミニウム（Ａｌ）などの光反射性を有する導電材料によって形成されている。この第１電極６０は、透過層単層、反射層単層、透過層と反射層との積層体などとして構成されている。
【００３６】
有機活性層６２は、第１電極６０上に配置され、少なくとも発光層を含んでいる。この有機活性層６２は、発光層以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などの機能層を含むことができる。このような有機活性層６２は、複数の機能層を複合した単層で構成されても良いし、各機能層を積層した多層構造であっても良い。有機活性層６２においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。有機活性層６２において、発光層以外の機能層は共通層であってもよい。発光層は、赤、緑、または青に発光する発光機能を有した有機化合物によって形成される。
【００３７】
有機活性層６２は、高分子系材料によって形成された薄膜を含んでいても良い。このような薄膜は、インクジェット法などの選択塗布法により成膜可能である。また、有機活性層６２は、低分子系材料によって形成された薄膜を含んでいても良い。このような薄膜は、マスク蒸着法などの手法により成膜可能である。
【００３８】
第２電極６４は、複数の画素ＰＸに共通であって、各画素ＰＸの有機活性層６２の上に配置され、陰極として機能する。この第２電極６４は、ＩＴＯなどの光透過性を有する導電材料や、銀（Ａｇ）とマグネシウム（Ｍｇ）との混合物などによって形成されている。この第２電極６４は、半透過層単層、透過層単層、半透過層と透過層との積層体などとして構成されている。
【００３９】
また、アレイ基板１００は、アクティブエリア１０２において、少なくとも隣接する画素ＰＸ（Ｒ、Ｇ、Ｂ）間を分離する隔壁７０を備えている。この隔壁７０は、各第１電極６０の周縁を覆うように配置され、アクティブエリア１０２において格子状またはストライプ状に形成されている。このような隔壁７０は、例えば樹脂材料をパターニングすることによって形成される。
【００４０】
ところで、この実施の形態のように、画素回路１０及び駆動回路ＤＲＣが同一の支持基板１０１の上に備えられた構成において、画素回路１０を構成する第１薄膜トランジスタＴＲ１及び駆動回路ＤＲＣを構成する第２薄膜トランジスタＴＲ２は、それぞれ優先度の高い特性を有するように形成されている。
【００４１】
すなわち、第１薄膜トランジスタＴＲ１が備える第１半導体層２１及び第２薄膜トランジスタＴＲ２が備える第２半導体層３１は、多結晶シリコンからなるものの、その結晶性が相違している。特に、この実施の形態においては、第１半導体層２１の結晶性は、第２半導体層３１の結晶性よりも低い。つまり、ここでの結晶性の相違とは、結晶粒径の相違、移動度（ｃｍ２／Ｖ・ｓｅｃ）の相違、あるいは、薄膜トランジスタとしての特性、特にしきい値電圧の相違に相当する。
【００４２】
第１半導体層２１を構成する結晶粒径は、第２半導体層３１を構成する結晶粒径よりも小さい。例えば、第１半導体層２１の結晶粒径は、例えば約２０ｎｍ程度であるのに対して、第２半導体層３１の結晶粒径は例えば５００ｎｍ程度である。
【００４３】
また、第１半導体層２１の移動度は、第２半導体層３１の移動度よりも小さい。例えば、第１半導体層２１の移動度は、２０ｃｍ２／Ｖ・ｓｅｃ程度であるのに対して、第２半導体層３１の移動度は、１００ｃｍ２／Ｖ・ｓｅｃ以上である。
【００４４】
また、第１薄膜トランジスタＴＲ１のしきい値電圧は、第２薄膜トランジスタＴＲ２のしきい値電圧より高い。例えば、第１薄膜トランジスタＴＲ１のしきい値電圧は、２．５Ｖ程度であるのに対して、第２薄膜トランジスタＴＲ２のしきい値電圧は、１．５Ｖ程度である。
【００４５】
上述した第１半導体層２１は、例えばＬＰＣＶＤ法により直接多結晶シリコンを得る手法を適用して形成しても良いし、ＣＶＤ法などにより基板上にアモルファスシリコンを成膜（堆積）した後に５００℃〜６００℃程度で長時間熱処理することにより多結晶シリコンを得る手法を適用して形成しても良い。
【００４６】
例えば、後者を適用した場合を例に第１半導体層２１の製造方法を説明する。まず、第１ゲート絶縁膜１１２Ａや第２ゲート絶縁膜１１２Ｂなどの絶縁膜上（あるいは絶縁基板上）にＣＶＤ法などにより、例えば１００ｎｍの膜厚のアモルファスシリコン膜を成膜する。その後、このアモルファスシリコン膜に長時間の熱処理を行う。例えば、このときの雰囲気は窒素であり、温度は５５０℃であり、加熱時間は２０時間である。このような熱処理により、アモルファスシリコンを結晶化させている。
【００４７】
このような手法によって形成した第１半導体層２１は、シリコンの結晶性が低い。つまり、第１半導体層２１の結晶粒径は、比較的小さい。このため、第１半導体層２１は、単位面積当たりの結晶数が比較的多く、結晶粒内あるいは粒界の欠陥などの影響を受けて、その移動度が小さくなる傾向にある。また、第１薄膜トランジスタＴＲ１は、第１半導体層２１における欠陥などの影響を受けてしきい値電圧が高くなる傾向にある。
【００４８】
その一方で、上述した手法を適用することにより、一様な結晶性が比較的容易に得られやすい。このため、このような第１半導体層２１を備えた第１薄膜トランジスタＴＲ１によれば、均一なトランジスタ特性を安定して得ることが可能となる。
【００４９】
したがって、各画素ＰＸの画素回路１０については、第１半導体層２１のような低結晶性の多結晶シリコン膜を備えた第１薄膜トランジスタＴＲ１を適用することが望ましい。これにより、アクティブエリア１０２の全体にわたり、表示特性の均一性を向上することが可能となる。
【００５０】
一方、第２半導体層３１は、アモルファスシリコンを成膜した後に、アモルファスシリコンに対してエキシマレーザビームをパルス照射して、再結晶化することにより多結晶シリコンを得るエキシマレーザアニール（ＥＬＡ）法を適用して形成可能である。このようなＥＬＡ法には、パルスレーザ照射法とＣＷ（ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ）レーザ走査法とがある。
【００５１】
例えば、パルスレーザ照射法を適用した場合を例に第２半導体層３１の製造方法を説明する。まず、アンダーコート層１１１などの絶縁膜上（あるいは絶縁基板上）にＣＶＤ法などにより、例えば５００オングストロームの膜厚のアモルファスシリコン膜を成膜する。その後、このアモルファスシリコン膜にパルスレーザを照射して熱処理を行う。このときのレーザビームは、例えば、その波長が３０８ｎｍであり、ショットのエネルギー密度は例えば３００ｍＪ／ｘｍ２であり、例えば長さ２００ｍｍ×幅１００μｍのライン状であり、パルス周波数が３００Ｈｚであり、照射範囲を一部重複しながら所定範囲を走査する。このように、レーザビームを照射することにより、アモルファスシリコンを瞬時に溶融して冷却することを繰り返して結晶化させている。
【００５２】
このような手法によって形成した第２半導体層３１は、シリコンの結晶性が高い。つまり、第２半導体層３１の結晶粒径は、比較的大きい。このため、第２半導体層３１は、単位面積当たりの結晶数が比較的少なく、結晶の形成条件に依存して単位面積当たりの結晶数や粒界の影響が異なる。例えば、ＥＬＡ法を適用した場合、ビーム出力のばらつきにより結晶の形成条件に差が生じやすい。
【００５３】
つまり、上述した手法では、一様な結晶性は得にくい。このため、このような結晶性の第２半導体層３１を備えた第２薄膜トランジスタＴＲ２の特性にばらつきが生じやすい。その一方で、比較的容易に大きな結晶粒径を得やすいため、第２薄膜トランジスタＴＲ２では、第２半導体層３１における欠陥などの影響が小さく、高い移動度及び低いしきい値電圧が容易に得られる。
【００５４】
したがって、駆動回路ＤＲＣについては、第２半導体層３１のような高結晶性の多結晶シリコン膜を備えた第２薄膜トランジスタＴＲ２を適用することが望ましい。これにより、高移動度及び低しきい値電圧の特性によって、高い駆動能力を実現可能となる。
【００５５】
図２に示した例では、同一の支持基板１０１の上において、画素回路１０の第１薄膜トランジスタＴＲ１、及び、駆動回路ＤＲＣの第２薄膜トランジスタＴＲ２が配置されている。第２薄膜トランジスタＴＲ２は、ＥＬＡ法による結晶化により形成した多結晶シリコンからなる第２半導体層３１を備えたトップゲート型薄膜トランジスタであり、移動度は１００ｃｍ／Ｖ・ｓｅｃ以上、しきい値電圧は１．５Ｖ程度である。また、第１薄膜トランジスタＴＲ１は、堆積及び熱処理により形成した多結晶シリコンからなる第１半導体層２１を備えたボトムゲート型薄膜トランジスタであり、移動度は２０ｃｍ／Ｖ・ｓｅｃ程度、しきい値電圧は２．５Ｖ程度であり、ＥＬＡ法を適用して形成した第２薄膜トランジスタＴＲ２とは異なりＴＦＴ特性は低下するがそのばらつきは小さく抑えられている。
【００５６】
この実施の形態において、第１半導体層２１及び第２半導体層３１は、異なる製造プロセスを経て形成されている。図２に示した例では、第１半導体層２１は、第２半導体層３１とは異なる層に配置されている。
【００５７】
すなわち、第２半導体層３１は、アンダーコート層１１１の上に配置されている。第１半導体層２１と第２半導体層３１との間には、絶縁膜が介在しており、ここに示した例では、第１半導体層２１は、第２半導体層３１を覆う第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂの上に配置されている。
【００５８】
図２に示した例では、第１薄膜トランジスタＴＲ１はボトムゲート型として構成したが、トップゲート型として構成しても良く、画素回路１０を構成するトランジスタとして十分な特性を持っていれば良い。なお、第１半導体層２１は、多結晶シリコンからなるものであるが、結晶粒径が微小ないわゆる微結晶シリコンからなるものも含む。
【００５９】
また、第２薄膜トランジスタＴＲ２はトップゲート型として構成したが、ボトムゲート型として構成しても良く、駆動回路ＤＲＣを構成するトランジスタとして十分な特性を持っていればよい。また、第１薄膜トランジスタＴＲ１と第２薄膜トランジスタＴＲ２とは、ボトムゲート型またはトップゲート型のいずれかの同一の型として構成しても良い。
【００６０】
第２半導体層３１は、第１半導体層２１よりも下層側（つまり支持基板１０１側）に配置されることが望ましい。つまり、第２半導体層３１は、第１半導体層２１よりも先の工程で形成されることが望ましい。さらに換言すると、第２半導体層３１を形成するＥＬＡ法は、第１半導体層２１を形成する堆積及び熱処理よりも先に行われることが望ましい。すなわち、図２に示した例では、第２半導体層３１は、第１半導体層２１との間に介在する第１ゲート絶縁膜１１２Ａ及び第２ゲート絶縁膜１１２Ｂなどの絶縁膜と支持基板１０１との間に配置されている。
【００６１】
このような順序で第１半導体層２１及び第２半導体層３１を形成することにより、第１半導体層２１を形成するための熱処理を、第１半導体層２１より先に形成した第２半導体層３１の活性化処理に利用することが可能となる。このため、製造工程数の削減が可能となり、製造コストの削減及び製造時間の短縮が可能となる。
【００６２】
各画素ＰＸに配置される画素回路１０の構成は、図１に示した例に限らず、特性のばらつきを補正するために３以上の薄膜トランジスタを備えた構成であってもよいが、この実施の形態によれば、各画素ＰＸに配置される薄膜トランジスタの特性を均一化することが可能となるため、画素回路１０の簡素化が可能となる。つまり、図１に示した例のように、画素回路１０を構成する薄膜トランジスタの数が２つであっても、有機ＥＬ素子４０の駆動制御に必要な特性を十分に得ることが可能となる。したがって、画素回路１０が占める面積を縮小することができ、開口率（有機ＥＬ素子の面積のうちの発光に寄与する面積）を拡大することが可能となる。
【００６３】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００６４】
なお、画素回路１０に映像信号として電流信号を書き込む構成を採用してもよいし、映像信号として電圧信号を書き込む構成を採用しても良い。また、画素回路１０及び駆動回路ＤＲＣを構成する薄膜トランジスタとしては、ｐチャネル薄膜トランジスタであっても良いし、ｎチャネル薄膜トランジスタであっても良い。
【図面の簡単な説明】
【００６５】
【図１】図１は、この発明の一実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した有機ＥＬ表示装置を切断したときの構造を概略的に示す断面図である。
【符号の説明】
【００６６】
１…有機ＥＬ表示装置
ＰＸ（Ｒ、Ｇ、Ｂ）…画素 ＳＬ…走査線 ＤＬ…映像信号線
ＤＲＣ…駆動回路 ＹＤＲ…走査線駆動回路 ＸＤＲ…映像信号線駆動回路
ＴＲ２…第２薄膜トランジスタ ３１…第２半導体層
１０…画素回路 ＤＲＴ…駆動トランジスタ ＳＷ…スイッチングトランジスタ
ＴＲ１…第１薄膜トランジスタ ２１…第１半導体層
４０…有機ＥＬ素子（表示素子）
６０…第１電極 ６２…有機活性層 ６４…第２電極 ７０…隔壁
１００…アレイ基板 １０１…支持基板 １０２…アクティブエリア
１１１…アンダーコート層 １１２Ａ…第１ゲート絶縁膜 １１２Ｂ…ゲート絶縁膜
１１３…層間絶縁膜 １１４…有機絶縁膜
２００…封止体 ３００…シール材
【特許請求の範囲】
【請求項１】
マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素に備えられた自発光性の表示素子と、
前記表示素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタを含む画素回路と、
前記アクティブエリアの周辺に配置され、前記表示素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり前記第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタを含む駆動回路と、
を同一の支持基板上に備えたことを特徴とする表示装置。
【請求項２】
前記第１半導体層を構成する結晶粒径は、前記第２半導体層を構成する結晶粒径よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１半導体層の移動度は、前記第２半導体層の移動度よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項４】
第１薄膜トランジスタのしきい値電圧は、第２薄膜トランジスタのしきい値電圧より高いことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１半導体層と前記第２半導体層との間に絶縁膜が介在することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第２半導体層は、前記絶縁膜と前記支持基板との間に配置されたことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記画素回路を構成する薄膜トランジスタは、２つであることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は、
各画素に配置された第１電極と、
前記第１電極上に配置された有機活性層と、
前記有機活性層上に配置された第２電極と、
を備えて構成されたことを特徴とする請求項１に記載の表示装置。
【請求項１】
マトリクス状の画素によって構成されたアクティブエリアを備えた表示装置であって、
各画素に備えられた自発光性の表示素子と、
前記表示素子を駆動制御するとともに、多結晶シリコンからなる第１半導体層を備えた第１薄膜トランジスタを含む画素回路と、
前記アクティブエリアの周辺に配置され、前記表示素子の駆動制御に必要な信号を出力するとともに、多結晶シリコンからなり前記第１半導体層とは結晶性が異なる第２半導体層を備えた第２薄膜トランジスタを含む駆動回路と、
を同一の支持基板上に備えたことを特徴とする表示装置。
【請求項２】
前記第１半導体層を構成する結晶粒径は、前記第２半導体層を構成する結晶粒径よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１半導体層の移動度は、前記第２半導体層の移動度よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項４】
第１薄膜トランジスタのしきい値電圧は、第２薄膜トランジスタのしきい値電圧より高いことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１半導体層と前記第２半導体層との間に絶縁膜が介在することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第２半導体層は、前記絶縁膜と前記支持基板との間に配置されたことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記画素回路を構成する薄膜トランジスタは、２つであることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は、
各画素に配置された第１電極と、
前記第１電極上に配置された有機活性層と、
前記有機活性層上に配置された第２電極と、
を備えて構成されたことを特徴とする請求項１に記載の表示装置。
【図１】
【図２】
【図２】
【公開番号】特開２００９−２７７４７８（Ｐ２００９−２７７４７８Ａ）
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００８−１２７０５９（Ｐ２００８−１２７０５９）
【出願日】平成２０年５月１４日（２００８．５．１４）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成２０年５月１４日（２００８．５．１４）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]