プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
【課題】結晶欠陥および金属汚染低減が可能な半導体基体の処理方法、そのための装置、また、それを用いた半導体装置の製造方法を提供する。
【解決手段】ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成したＣＮ活性種により半導体基体１１の半導体層の表面を処理する。特に、前記処理としては、前記半導体基体１１の表面の半導体層を前記ＣＮ活性種によりパッシベートすることを含む。さらに、そのことにより、表面汚染金属および半導体中の欠陥を除去する。
【解決手段】ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成したＣＮ活性種により半導体基体１１の半導体層の表面を処理する。特に、前記処理としては、前記半導体基体１１の表面の半導体層を前記ＣＮ活性種によりパッシベートすることを含む。さらに、そのことにより、表面汚染金属および半導体中の欠陥を除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体基体のプラズマ処理方法、及び、プラズマ処理装置、並びに、半導体装置の製造方法に係わる。
【背景技術】
【０００２】
半導体製造において、半導体基体の結晶欠陥や加工中に生じる金属汚染は、装置特性の劣化に大きな影響を与えることが一般に知られている。例えば、ＭＯＳ（Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージングセンサにおける白点・暗電流等の発生が知られている。また、ＲＴＳ（Random Telegraph Signal noise）、ゲートＩ−Ｖ特性、さらには太陽電池の変換効率やレーザー出力特性等の装置特性の劣化が知られている。このような、半導体基体の欠陥、汚染をいかに低減するかが半導体装置の製造上の大きな課題の一つとなっている。
【０００３】
近年、ＨＣＮ溶液中に存在するＣＮ−（シアノイオン）を用いて、半導体基体の結晶欠陥や金属汚染を大きく低減する有用な手法が提案されている（特許文献１、特許文献２参照）。この手法ではＣＮ−を半導体基体表面及び基体中に存在する金属や結晶欠陥（ダングリングボンド）と選択的に反応させる。そして、安定錯体を形成して金属を除去する、或いは、ダングリングボンドと結合を形成し欠陥をパッシベ−トする。この手法では、室温で十分な反応がおこる。また、紫外線や８００℃程度の高熱にも非常に耐性があることが知られている。
【０００４】
ＨＣＮ溶液を用いる方法では、ＨＣＮの強い毒性のため、薬液処理の観点から現状の生産ラインでの使用は非常に困難である。このため、触媒を用いてメタンとアンモニアとからＨＣＮを生成し、ＨＣＮ使用後は紫外線照射及びオゾン水処理により炭酸ガスと窒素に無毒化・分解する方法が提案されている（特許文献３参照）。
【０００５】
このように、ＨＣＮを用いた処理方法は、結晶欠陥および金属汚染低減に対して非常に有効であると考えられている。例えば、シリコン太陽電池に実験レベルで適用され、実際に効率が大きく向上することが報告されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−７４７５３号公報
【特許文献２】特開２００５−３３０３８号公報
【特許文献３】特開２００８−７２９号公報
【非特許文献】
【０００７】
【非特許文献１】O. Maida, A. Asano, M. Takahashi, H. Iwasa, H. Kobayashi, Surf. Sci. 542 (2003) 244
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のＨＣＮを用いる手法を生産ラインで用いるには、専用の新規処理装置の製造がともない、現実的ではない。
【０００９】
本技術においては、結晶欠陥及び金属汚染を低減することが可能な半導体基体の処理方法を提供するものである。
【課題を解決するための手段】
【００１０】
本技術のプラズマ処理方法は、ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成したＣＮ活性種により半導体基体の表面を処理する。
また、本技術の半導体装置の製造方法は、上記プラズマ処理された半導体基体に半導体素子を形成する工程を有する。
【００１１】
また、本技術のプラズマ処理装置は、ＣとＮとを含む混合ガスをプラズマ化し、生成したＣＮ活性種により半導体基体の表面を処理するプラズマ処理部を備える。
【００１２】
上述のプラズマ処理方法及びプラズマ処理装置によれば、毒性の高いＨＣＮ溶液やＨＣＮガスを用いることなく、従来の半導体製造工程で用いられているプラズマ処理工程に適用することで、半導体基体の結晶欠陥の修復や金属汚染の除去が可能である。このため、結晶欠陥及び金属汚染に起因する各種装置特性の劣化を抑制した半導体装置を製造することができる。
【発明の効果】
【００１３】
本技術によれば、結晶欠陥及び金属汚染を低減することが可能な半導体基体の処理方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】プラズマ処理方法の第１実施形態を説明する概略工程図である。
【図２】電子機器の実施の形態の構成を示す図である。
【図３】プラズマ処理方法の第２実施形態を説明する概略工程図である。
【図４】プラズマ処理方法の第３実施形態を説明する概略工程図である。
【図５】プラズマ処理方法の第４実施形態を説明する概略工程図である。
【図６】プラズマ処理方法の第５実施形態を説明する概略工程図である。
【図７】プラズマ処理方法の第６実施形態を説明する概略工程図である。
【図８】プラズマ処理方法の第７実施形態を説明する概略工程図である。
【図９】プラズマ処理装置の実施形態の構成を示す図である。
【図１０】図９に示すプラズマ処理装置を用いた処理フロー図である。
【発明を実施するための形態】
【００１５】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．プラズマ処理方法の第１実施形態
２．プラズマ処理方法の第２実施形態
３．プラズマ処理方法の第３実施形態
４．プラズマ処理方法の第４実施形態
５．プラズマ処理方法の第５実施形態
６．プラズマ処理方法の第６実施形態
７．プラズマ処理方法の第７実施形態
８．プラズマ処理装置の実施形態
【００１６】
〈１．プラズマ処理方法の第１実施形態〉
以下、プラズマ処理方法の具体的な実施の形態について説明する。図１に、本実施形態のプラズマ処理方法を説明するための概略工程図を示す。
図１Ａに示すように、被処理体となる半導体基体１１を準備する。半導体基体１１としては、例えば、シリコン基板を準備する。半導体基体１１には、汚染金属１２、及び、シリコンのダングリングボンド等の結晶欠陥１３が存在している。図１Ａでは、半導体基体１１の汚染金属１２の一例としてＣｕを示している。
【００１７】
［プラズマ処理によるＣＮ生成］
次に、図１Ｂに示すように、プラズマ処理装置を用いて半導体基体１１のプラズマ処理を行う。本実施形態では、Ｃ（炭素）元素とＮ（窒素）元素とを含む混合分子ガスを用いたプラズマ処理により、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成させる。
【００１８】
プラズマ処理で用いる混合ガスとしては、ＣとＮとを含む分子混合ガスであれば特に限定されない。例えば、Ｃを含むガスとしては、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨ等の半導体装置の製造工程で使用されているガスを用いることができる。Ｎを含むガスとしては、Ｎ２及びＮＨ３等の半導体装置の製造工程で使用されているガスを用いることができる。さらに、上記ＣとＮとを含む分子混合ガスの希釈用ガスとして、Ａｒガス及びＨｅガスを用いてもよい。
【００１９】
上記ＣとＮとを含む分子混合ガスとしては、例えば、ＣＨＦ３／Ｎ２／（Ａｒ）、ＣＨ２Ｆ２／Ｎ２／（Ａｒ）、Ｃ４Ｆ８／Ｎ２／（Ａｒ）、Ｃ５Ｆ８／Ｎ２／（Ａｒ）、ＣＯ／Ｎ２／（Ａｒ）、ＣＨ３ＯＨ／ＮＨ３／（Ａｒ）、Ｃ２Ｈ５ＯＨ／Ｎ２／（Ａｒ）等の組み合わせを用いることができる。なお、希釈用のＡｒ及びＨｅは、プラズマが安定して放電できれば、必ずしも必要とはしない。
【００２０】
上述の混合ガスに高周波パワーを加えてプラズマ処理を行う。プラズマ処理は、ＣＣＰ（Capacitive Coupled Plasma）チャンバを用いて行う。また、ＣＣＰ装置以外にも、ＩＣＰ（Inductive Coupled Plasma）装置やＥＣＲ（Electron Cyclotron Resonance）装置等を用いてもよい。
【００２１】
プラズマ処理の処理時間ｔ、ガス圧力Ｐ、チャンバ壁温度Ｔｗ及びウェハ温度Ｔ等の各条件は、ＣＮ活性種による処理効果が高く発揮されるように最適化する。
チャンバに加えるトップパワーはガス解離が十分に起きる程度の高い値、例えば、１０００−２０００Ｗ程度であることが好ましい。バイアスパワーは、半導体基体１１上に堆積するポリマー層１４をエッチングし、ターゲットとなる半導体基体１１をエッチングしない程度の低い値とする。例えば、バイアスパワーを５０Ｗ以下程度、好ましくは２０Ｗ程度若しくはこれよりも低い値とする。バイアスパワーは、使用するガス種やポリマー層１４の厚さに応じて最適化する。また、使用するガス種によっては、ポリマー層１４が形成されない、又は、ほとんど形成されない条件となる場合がある。この場合には、バイアスパワーを用いない条件（０Ｗ）でプラズマ処理を行ってもよい。
【００２２】
プラズマ処理の各条件の一例を以下に示す。この例は、ＣＭＯＳイメージセンサのシリコンフォトダイオード加工直後に、ＣＣＰエッチングチャンバを用いてプラズマ処理を行う条件である。
ガス流量：ＣＨＦ３／Ｎ２／Ａｒ＝１００／１００／５００ｓｃｃｍ
トップパワー：１０００Ｗ
バイアスパワー：２０Ｗ
ガス圧力：３０ｍＴｏｒｒ
壁温度Ｔｗ：６０℃
ウェハ温度ＰＴ：２０℃
処理時間ｔ：１０秒
【００２３】
上述の条件により、ＣとＮとを含む分子混合ガスをプラズマ化し、ＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面を曝す。この処理により、ＣＮ活性種が半導体基体１１表面の汚染金属や、半導体層の結晶欠陥と選択的に反応する。このため、半導体基体１１の表面の金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１の表面から除去される。
【００２４】
また、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合する。例えば、シリコン基板中のダングリングボンドとＣＮが結合してＳｉ−ＣＮ結合が形成される。シリコンの結晶欠陥では、シリコンダングリングボンドと４．５ｅＶという強いＳｉ−ＣＮ結合を選択的に形成することで、水素シンターの場合（Ｓｉ−Ｈ、３．１ｅＶ）よりも安定性の高い修復ができる。この際、シリコン結晶中のＣＮによってシリコンのバンドギャップ中に新たなエネルギ準位が形成されない。これは、第一原理計算により確かめられている。このように、半導体基体１１中の結晶欠陥を修復することにより、半導体基体１１中の欠陥準位密度を低減することができる。
上述のプラズマ処理では、多結晶シリコンやアモルファスシリコンで数１００ｎｍ程度、単結晶シリコンや熱酸化膜で数ｎｍ程度、ＴＥＯＳ等のＣＶＤ形成による酸化膜で数１０ｎｍの深さまでＣＮ活性種が入りこみ、結晶中の欠陥を取り除くことができる。
【００２５】
［ポリマー層除去処理］
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。
Ｃを含むガスとして、フッ素系のガスを用いた場合は半導体基体１１の表面に薄いポリマー層１４が形成される。このため、図１Ｃに示すように、ＳＣ１（ＮＨ４ＯＨ＋Ｈ２ＳＯ４）等の薬液により１分間処理し、堆積しているポリマー層１４を除去する。薬液を用いたウェット処理により、半導体基体１１へのエッチング等の損傷を与えずに、ポリマー層１４の除去が可能である。
【００２６】
具体的には、アンモニア過酸化水素水（ＮＨ４ＯＨ＋Ｈ２Ｏ２）若しくは硫酸過酸化水素水（Ｈ２ＳＯ４＋Ｈ２Ｏ２）等による薬液処理である。ポリマー層１４の厚さに応じて、例えば、１分程度の薬液処理を行う。この処理時間は、後述する半導体製造装置のレシピにあらかじめ登録しておき、ポリマー層１４の厚さに応じて最適化された時間を用いる。
【００２７】
なお、プラズマ処理工程において選択されるガス種によっては、ポリマー層１４が形成されない場合がある。また、プラズマ処理条件を最適化することにより、フッ素系のガスを用いた場合にも、ポリマー層１４がエッチングされて堆積しない場合がある。例えば、半導体基体１１へのバイアスパワーを２０Ｗ程度印加することにより、プラズマ処理中に形成されるポリマー層１４が、プラズマ励起により同時にエッチングされる。プラズマ処理工程において、これらの条件を最適化することにより、ポリマー層１４の形成を抑えることができる。
さらに、ガスの流量（比）を最適化することにより、半導体基体１１上へのポリマー層１４の形成を抑制することが好ましい。ポリマー層１４の形成を抑制することにより、堆積したポリマー層１４によるＣＮ活性種と半導体基体１１との接触効率の阻害を防ぐことができる。また、薬液によるポリマー層１４の除去処理の負担を減らすことができる。
最後に、薬液処理後の半導体基体１１の表面を、純水を用いて洗浄する。
【００２８】
上述のプラズマ処理方法は、既存のＭＯＳやイメージングデバイスの製造プロセスにおけるプラズマ処理工程を利用して実施することができる。このため、既存の半導体装置の製造工程への導入が容易である。また、新規な製造装置を導入することなく、既存の生産ラインの製造装置を用いて実行することが可能である。
【００２９】
また、上述のプラズマ処理の実施の有無については、諸所の解析手法によって予測判断できる。例えば、ＥＳＲ（Electron Spin Resonance）による基体中のダングリングボンド量測定とＸＰＳ（X-ray Photoelectron Spectroscopy）によるＮ量の測定等で判断が可能である。
【００３０】
［本製造方法ないしは本製造装置を使用して製造された半導体装置］
上述のプラズマ処理を施した半導体基体に、各種ダイオード、トランジスタ及び電子部品等の半導体素子（能動素子）を形成して半導体装置を製造することができる。
【００３１】
上述のプラズマ処理は、例えば、シリコン単結晶の他にも、Ｃｕ２ＯやＧａＡｓ等の化合物半導体や酸化物半導体にも適用できる。また、各種不純物がドープされた半導体にも適用できる。例えば、固体撮像素子の画素部を形成するフォトダイオードに、上述のプラズマ処理を適用することにより、フォトダイオードを構成する不純物領域の結晶欠陥を修復することができ、白点や暗電流の発生を低減することができる。また、例えばｐｎ接合型の太陽電池を構成する半導体基体に上述のプラズマ処理を適用することにより、結晶欠陥を修復することができ、変換効率の向上が可能となる。この半導体基体としては、単結晶型、多結晶型、アモルファス型等のいずれも適用可能である。
【００３２】
上述のプラズマ処理を施した半導体基体に形成する各種半導体素子は、従来公知の方法により製造可能である。また、上述のプラズマ処理は、半導体素子を形成する前の半導体基体に施してもよく、また、半導体素子を形成した後の半導体基体に施してもよい。半導体基体に形成したトランジスタのゲート絶縁膜やゲート電極、素子分離、及び、基体上に形成したポリシリコン層、アモルファスシリコン層、並びに、これらに不純物がイオン注入された領域においても、上述のプラズマ処理による結晶欠陥の修復が可能である。
【００３３】
［電子機器］
上述のプラズマ処理が適用されて製造された半導体装置を用いて電子機器を構成することができる。この電子機器の一例として、上述のプラズマ処理が適用された固体撮像素子を備える、静止画像又は動画撮影可能なビデオカメラの構成を図２に示す。固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器等の電子機器に適用することができる。
【００３４】
この例のカメラ２０は、固体撮像素子２１と、固体撮像素子２１の受光センサ部に入射光を導く光学系２２と、固体撮像素子２１及び光学系２２間に設けられたシャッタ装置２３と、固体撮像素子２１及びシャッタ装置２３を駆動する駆動回路２４とを備える。さらに、カメラ２０は、固体撮像素子２１の出力信号を処理する信号処理回路２５を備える。
【００３５】
固体撮像素子２１は、上述したプラズマ処理が適用された半導体基体を用いて製造された半導体装置を適用することができる。
光学系（光学レンズ）２２は、被写体からの像光（入射光）を固体撮像素子２１の撮像面（不図示）上に結像させる。これにより、固体撮像素子２１内に、一定期間、信号電荷が蓄積される。なお、光学系２２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置２３は、入射光の固体撮像素子２１への光照射期間及び遮光期間を制御する。
【００３６】
駆動回路２４は、固体撮像素子２１及びシャッタ装置２３に駆動信号を供給する。そして、駆動回路２４は、供給した駆動信号により、固体撮像素子２１の信号処理回路２５への信号出力動作、及び、シャッタ装置２３のシャッタ動作を制御する。すなわち、この例では、駆動回路２４から供給される駆動信号（タイミング信号）により、固体撮像素子２１から信号処理回路２５への信号転送動作を行う。
【００３７】
信号処理回路２５は、固体撮像素子２１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００３８】
上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像素子に対しても適用可能である。
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００３９】
また、本実施形態では電子機器の一例としてカメラについて述べたが、高い画素特性・ロジック特性・エネルギ出力特性を持った半導体デバイス（例えば、ＣＣＤやＣＩＳ（CMOS Image Sensor）といったセンサーデバイス、メモリーデバイス、レーザーデバイス、ディスプレイデバイス、太陽電池に代表されるエネルギーデバイスなど）等を備える電子機器にも適用可能である。
【００４０】
〈２．プラズマ処理方法の第２実施形態〉
次に、プラズマ処理方法の第２実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図３に示す。
まず、図３Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。この酸化膜１５は、半導体装置に搭載する半導体素子、例えばＭＯＳＦＥＴを形成する際のゲート絶縁膜となる。また、半導体基体１１には、図３Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、形成した酸化膜１５上から半導体基体１１の半導体層表面にプラズマ処理を行う。
【００４１】
次に、図３Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、酸化膜１５を形成した半導体基体１１の表面を曝す。
この処理により、ＣＮ活性種が酸化膜１５の表面の汚染金属と選択的に反応する。そして、半導体基体１１の表面の金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１の表面から除去される。
また、ＣＮ活性種が酸化膜１５を透過し、半導体基体１１の半導体層の表面の結晶欠陥と選択的に反応する。このため、表面に酸化膜１５が形成されている場合にも、半導体基体１１の半導体層の表面、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、結晶欠陥を修復することができる。
【００４２】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。
Ｃを含むガスとしてフッ素系のガスを用いた場合、半導体基体１１の表面には薄いポリマー層１４が形成される。このため、図３Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。
最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００４３】
上述のように、半導体基体１１に酸化膜１５を形成した場合にも、酸化膜１５上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。例えば、上述の熱酸化膜等の緻密な酸化膜の場合には、数ｎｍ程度まで半導体基体１１の処理が可能である。また、ＴＥＯＳ等の密度の粗い酸化膜の場合には、さらに厚い酸化膜、例えば数１０ｎｍ程度の厚さの酸化膜が形成されていても酸化膜下の半導体層の処理が可能である。
【００４４】
酸化膜が形成された半導体基体１１をプラズマ処理することにより、半導体基体１１の半導体層と酸化膜１５との界面に存在する結晶欠陥、例えば、Ｓｉ／ＳｉＯ２界面の結晶欠陥を低減することができる。従って、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００４５】
〈３．プラズマ処理方法の第３実施形態〉
次に、プラズマ処理方法の第３実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図４に示す。
まず、図４Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１に、例えば、ＲＩＥ（Reactive Ion Etching）等によりトレンチ１６を形成する。このトレンチ１６は、例えば、半導体装置に形成する固体撮像素子の画素内で遮光構造となる堀込みである。また、トレンチ１６は、ＳＴＩ（Shallow Trench Isolation）を形成するためのトレンチや、縦型トランジスタを形成する際のゲート電極形成用のトレンチ等である。また、半導体基体１１には、図４Ａに示すように汚染金属１２と結晶欠陥１３が存在する。
本実施形態では、半導体基体１１の表面と、形成したトレンチ１６内に露出する面とにプラズマ処理を行う。
【００４６】
次に、図４Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１を曝すことにより、半導体基体１１の表面及びトレンチ１６の内面がＣＮ活性種により処理される。
【００４７】
この処理により、ＣＮ活性種が半導体基体１１の表面及びトレンチ１６内の汚染金属と選択的に反応する。そして、金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１上から除去される。
また、半導体基体１１の表面と、トレンチ１６の内面に露出されている面とから、ＣＮ活性種が半導体基体１１に侵入する。このため、半導体基体１１の表面からトレンチ１６の深部まで、半導体基体１１の結晶欠陥とＣＮ活性種が選択的に反応し、半導体基体１１の結晶欠陥を修復することができる。
【００４８】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、トレンチ１６内にもポリマー層１４が堆積する。このため、図４Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００４９】
上述のように、半導体基体１１にトレンチ１６を形成した場合にも、形成したトレンチ１６の内面ごと半導体基体１１のプラズマ処理が可能である。このため、半導体基体１１、及び、トレンチ側壁及び底部に形成されている結晶欠陥及び金属汚染を低減することができる。
従って、例えば、トレンチが固体撮像素子の画素内で遮光構造となる堀込みの場合やＳＴＩ形成用の場合には、白点や暗電流の体願が可能となる。また、トレンチが縦型トランジスタを形成する際のゲート電極形成用である場合には、ゲート電極の底面及び側面に存在する結晶欠陥及び金属汚染を低減することができ、飽和電荷量（Ｑｓ）の向上が期待できる。
【００５０】
なお、本実施形態において、半導体基体１１上及びトレンチ１６の内壁には、第２実施形態のように酸化膜が形成されていてもよい。酸化膜が形成されている場合にも同様に、半導体基体１１上及びトレンチ１６内のプラズマ処理が可能である。
また、トレンチ形成を行うＲＩＥ等のエッチングチャンバと、ＣＮ活性種による表面処理を行うプラズマ処理チャンバとは、使用するガス種や処理条件を変更することにより、同じ処理装置で行うことが可能である。また、別々の装置により各処理を行ってもよい。
【００５１】
〈４．プラズマ処理方法の第４実施形態〉
次に、プラズマ処理方法の第４実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図５に示す。
まず、図５Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法によりに２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成する。形成したポリシリコン層を、フォトリソグラフィ技術を用いてゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
酸化膜１５及びポリシリコンゲート電極１９は、半導体装置に搭載する半導体素子、例えば、ＭＯＳＦＥＴを形成する際のゲート絶縁膜及びゲート電極である。また、半導体基体１１には、図５Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、形成したポリシリコンゲート電極１９と半導体基体１１とに同時にプラズマ処理を行う。半導体基体１１のプラズマ処理は、形成した酸化膜１５上から行う。
【００５２】
次に、図５Ｂに示すように、上述の第１実施形態と同様に、Ｃ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、酸化膜１５を形成した半導体基体１１の表面、及び、ポリシリコンゲート電極１９を曝す。
【００５３】
この処理により、ＣＮ活性種が酸化膜１５及びポリシリコンゲート電極１９の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、ポリシリコンゲート電極１９の結晶欠陥と選択的に反応する。さらに、ＣＮ活性種がポリシリコンゲート電極１９及び酸化膜１５を透過し、半導体基体１１表面の結晶欠陥と選択的に反応する。このため、表面にポリシリコンゲート電極１９及び酸化膜１５が形成されている場合にも、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００５４】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、ポリシリコンゲート電極１９上にもポリマー層１４が堆積する。このため、図５Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００５５】
上述のように、ポリシリコンゲート電極を形成した場合にも、ポリシリコンゲート電極１９及び酸化膜１５上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。また、半導体基体１１の結晶欠陥の修復と同時に、形成したポリシリコンゲート電極１９の結晶欠陥を修復することができる。
【００５６】
ポリシリコンやアモルファスシリコンの場合には、数１００ｎｍ程度まで、ＣＮ活性種が侵入する。このため、ポリシリコンゲート電極１９に加えて、ポリシリコンゲート電極１９下に形成されているゲート絶縁膜、さらに、このゲート絶縁膜１５下に形成されている半導体基体１１に、ＣＮ活性種が侵入する。
この結果、ポリシリコンゲート電極の結晶欠陥、及び、ポリシリコンゲート電極とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。さらに、半導体基体１１と酸化膜との界面に存在する結晶欠陥を低減することができる。従って、上述のポリシリコンゲート電極及びゲート絶縁膜を備える半導体装置のリーク電流の低減、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００５７】
また、本実施形態のプラズマ処理後に、半導体基体１１にイオン注入を行うことにより、酸化膜１５及びポリシリコンゲート電極１９を備えるＭＯＳＦＥＴ等の半導体装置を製造することができる。また、予めイオン注入した半導体基体１１に、上述の酸化膜１５及びポリシリコンゲート電極１９を形成し、本実施形態のプラズマ処理を行ってもよい。
このように、本実施形態のプラズマ処理では、従来公知の半導体製造工程に適用することで、上述の結晶欠陥及び汚染金属の低減による作用を有する半導体装置を製造することができる。
【００５８】
〈５．プラズマ処理方法の第５実施形態〉
次に、プラズマ処理方法の第５実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図６に示す。
まず、図６Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成した後、フォトリソグラフィ技術を用いてポリシリコン層をゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
ポリシリコンゲート電極１９の形成後、ポリシリコンゲート電極１９を覆って、酸化膜１５上の全面を覆って、サイドウォール１７となる３層の絶縁層１７Ａ，１７Ｂ，１７Ｃを形成する。絶縁層１７Ａ及び絶縁層１７Ｃは、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）層を形成する。また、絶縁層１７Ｂは、例えばＳｉＮ層を形成する。
そして、絶縁層１７Ａ，１７Ｂ，１７Ｃをエッチバックすることにより、ポリシリコンゲート電極１９の側壁にサイドウォール１７を形成する。さらに、ポリシリコンゲート電極１９及びサイドウォール１７下を除き、半導体基体１１上の酸化膜１５を除去する。
酸化膜１５、ポリシリコンゲート電極１９及びサイドウォール１７は、半導体装置に搭載する半導体素子となる構成である。また、半導体基体１１には、図６Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、サイドウォール１７の形成後に、ポリシリコンゲート電極１９と、半導体基体１１とに同時にプラズマ処理を行う。
【００５９】
次に、図６Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面、ポリシリコンゲート電極１９、及び、サイドウォール１７を曝す。
【００６０】
この処理により、ＣＮ活性種が半導体基体１１、ポリシリコンゲート電極１９及びサイドウォール１７の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、ポリシリコンゲート電極１９の結晶欠陥と選択的に反応する。さらに、ＣＮ活性種がポリシリコンゲート電極１９、サイドウォール１７及び酸化膜１５を透過し、半導体基体１１表面の結晶欠陥と選択的に反応する。このため、表面にポリシリコンゲート電極１９及びサイドウォール１７が形成されている場合にも、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００６１】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、ポリシリコンゲート電極１９及びサイドウォール１７上にもポリマー層１４が堆積する。このため、図６Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００６２】
上述のように、サイドウォールを形成した場合にも、ポリシリコンゲート電極及びサイドウォール上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。また、半導体基体１１の結晶欠陥の修復と同時に、形成したポリシリコンゲート電極の結晶欠陥を修復することができる。
この結果、上述の第４実施形態と同様に、ポリシリコンゲート電極の結晶欠陥、及び、ポリシリコンゲート電極とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。さらに、半導体基体１１とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。従って、上述のポリシリコンゲート電極及びゲート絶縁膜を備える半導体装置のリーク電流の低減、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００６３】
また、半導体基体１１に予めイオン注入により不純物領域を形成し、上述の酸化膜１５、ポリシリコンゲート電極１９及びサイドウォールを形成した後、本実施形態のプラズマ処理を行ってもよい。これにより、上述の結晶欠陥及び汚染金属が低減にされたＭＯＳＦＥＴ等を備える半導体装置を製造することができる。
このように、本実施形態のプラズマ処理では、従来公知の半導体製造工程に適用することで、半導体装置を製造することができる。
【００６４】
〈６．プラズマ処理方法の第６実施形態〉
次に、プラズマ処理方法の第６実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図７に示す。
【００６５】
まず、図７Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成した後、フォトリソグラフィ技術を用いてポリシリコン層をゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
ポリシリコンゲート電極１９の形成後、ポリシリコンゲート電極１９を覆って、酸化膜１５上の全面を覆って、サイドウォール１７となる３層の絶縁層１７Ａ，１７Ｂ，１７Ｃを形成する。絶縁層１７Ａ及び絶縁層１７Ｃは、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）層を形成する。また、絶縁層１７Ｂは、ＳｉＮ層を形成する。
そして、絶縁層１７Ａ，１７Ｂ，１７Ｃをエッチバックすることにより、ポリシリコンゲート電極１９の側壁にサイドウォール１７を形成する。さらに、サイドウォール１７から露出する酸化膜１５を除去する。
【００６６】
そして、ポリシリコンゲート電極１９及びサイドウォール１７を覆って半導体基体１１の全面に層間絶縁層１８を形成する。層間絶縁層１８の形成後、フォトリソグラフィ技術及び異方性エッチングを用いて所定の位置に、半導体基体１１表面まで貫通する貫通孔１８Ａを形成する。図７Ａでは一例として、サイドウォール１７の一部が除去される位置に貫通孔１８Ａを形成している。
【００６７】
酸化膜１５、ポリシリコンゲート電極１９及びサイドウォール１７は、半導体装置に搭載する半導体素子となる。層間絶縁層１８の貫通孔１８Ａ内に導電体を形成することにより、図示しない半導体基体１１上の配線と層間絶縁層１８上の配線とを接続することができる。また、半導体基体１１には、図７Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、層間絶縁層１８の貫通孔１８Ａ形成後に、貫通孔１８Ａの底面に露出する半導体基体１１の表面にプラズマ処理を行う。
【００６８】
次に、図７Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、層間絶縁層１８、及び、貫通孔１８Ａの底面に露出する半導体基体１１の表面を曝す。
【００６９】
この処理により、ＣＮ活性種が層間絶縁層１８の表面、貫通孔１８Ａの内面、及び、貫通孔１８Ａ内の半導体基体１１の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、貫通孔１８Ａの底面に露出する半導体基体１１の表面の結晶欠陥と選択的に反応し、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００７０】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、層間絶縁層１８上、貫通孔１８Ａの内壁、及び、貫通孔１８Ａの底面の半導体基体１１上にポリマー層１４が堆積する。このため、図７Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００７１】
上述のように、層間絶縁層１８を形成し、この層間絶縁層１８の貫通孔１８Ａから露出する半導体基体１１の表面にも、プラズマ処理による汚染金属と結晶欠陥の低減が可能である。この結果、半導体装置のリーク電流の低減及びＩ−Ｖ特性の向上が可能となる。
【００７２】
〈７．プラズマ処理方法の第７実施形態〉
次に、プラズマ処理方法の第７実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図８に示す。
まず、図８Ａに示すように、被処理体となる半導体基体１１を準備する。この半導体基体１１上には、アモルファス層１０が形成されている。アモルファス層１０は、例えば、半導体装置の製造工程において、シリコン基板を高パワー、高ドーズ条件でエッチング加工した際に、半導体基体１１上に堆積する層である。
次に、図８Ｂに示すようにアモルファス層１０を、ＣＤＥ（Chemical Dry Etching）処理をして除去する。ＣＤＥ処理は、例えば、ＣＦ４／Ｏ２＝５０／５０ｓｃｃｍ、２０Ｐａの条件で行う。
【００７３】
次に、図８Ｃに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面を曝す。
このとき、ＣＮ活性種を用いるプラズマ処理の処理温度は、第１実施形態に示すようにチャンバ壁温度Ｔｗが６０℃、ウェハ温度ＰＴが２０℃である。このため、半導体基体１１上に、耐熱性の低い材料や部品が形成されている場合にも処理温度が低いため、損傷を与えることなくプラズマ処理が可能となる。
【００７４】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。Ｃを含むガスとして、フッ素系のガスを用いた場合、半導体基体１１の表面には薄いポリマー層１４が形成される。このため、図８Ｄに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。
最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００７５】
従来のアモルファス層が堆積した半導体基体１１の一般的な処理方法では、アニール処理を行って半導体基体１１の結晶性を回復する。しかし、半導体基体１１上に耐熱性の低い有機部材や樹脂部材等が形成されている場合には、高温のアニール処理ができない。これに対し、本実施形態のＣＮ活性種を用いるプラズマ処理は、通常の有機部材や樹脂部材等の耐熱温度よりも処理温度が低く、耐熱性の低い部材に損傷を与えることがない。従って、複数の工程を経て耐熱性の低い材料が形成されている半導体装置にも、本実施形態のプラズマ処理方法を適用することができる。
【００７６】
〈８．プラズマ処理装置の実施形態〉
次に、上述のプラズマ処理方法に適用するプラズマ処理装置の実施形態について説明する。図９に本実施形態のプラズマ処理装置の概略構成を示す。また、図１０に、図９に示すプラズマ処理装置を用いたプラズマ処理方法の処理フロー図を示す。
【００７７】
［プラズマ処理装置］
図９に示すプラズマ処理装置３０は、ロット設置スペース３１，３６、搬送系（ロードロック室）３７、プラズマ処理チャンバ３２、ポリマー層厚測定チャンバ３３、有機物除去チャンバ３４、及び、純水処理チャンバ３５から構成される。
【００７８】
ロット設置スペース３１には、処理前の半導体基体が収容されている。ロット設置スペース３６には、処理後の半導体基体が収容される。ロット設置スペース３１，３６及び各チャンバ間での半導体基体の移動は、ロードロック室３７を経由して行われる。また、各チャンバ及びロードロック室３７は真空に保たれている。
【００７９】
プラズマ処理チャンバ３２は、既知のプラズマ処理チャンバを利用する。プラズマ処理チャンバ３２は、例えば、ＯＥＳ（Optical Emission Spectrometry）システム、ガス除害装置、上述のプラズマ処理プロセスのレシピを含むソフトウェア及び制御システムを含んで構成される。
ソフトウェアには、上述のプラズマ処理プロセスのレシピとして、トップパワー、バイアスパワー、チャンバ壁温度、ウェハ温度、ガス圧力、ガス流量（比）等の各種条件が格納されている。そして、ソフトウェアのレシピと制御システムとを用いて、プラズマ生成を制御してＣＮ活性種の生成を行う。
また、ＯＥＳシステムにより、プラズマ処理中のＣＮ発光強度をモニタリングし、発光強度変動に従って、ソフトウェアと制御システムによりＯ２クリーニングステップを行う。
【００８０】
プラズマ処理チャンバ３２は、毒性の高いガスが使用される、或いは、プラズマチャンバ内でＣＮガス等の毒性の高いガスが生成されるため、これらのガスの除害装置を備える。
また、プラズマ処理チャンバ３２には、図示しないガス供給部が接続されている。ガス供給部は、半導体基体を処理するＣＮ活性種を生成するためのＣとＮとを含む混合ガスの供給部を含む。また、希釈用のＡｒガスや、プラズマ処理チャンバ３２において行われる他の処理で使用されるガスの供給部を含む。
【００８１】
ポリマー層厚測定チャンバ３３は、例えば、ｉｎ−ｓｉｔｕ測定装置、制御システム及びデータベースを含んで構成される。
ポリマー層厚測定チャンバ３３は、例えばＸＰＳ（X-ray Photoelectron Spectroscopy）や分光エリプソメトリ等のｉｎ−ｓｉｔｕ測定が可能な測定装置と、ｉｎ−ｓｉｔｕ測定装置の制御システムとを備える。また、データベースには、ポリマー層厚と薬液処理時間との関係が格納されている。
【００８２】
有機物除去チャンバ３４は、例えば、薬液装置、薬液処理のレシピを含むソフトウェア、制御システム及び廃液装置を含んで構成される。
ソフトウェアには、薬液処理のレシピとして各種処理条件が格納されている。薬液処理の各種条件は、ポリマー層厚測定チャンバ３３のデータベースに格納されたポリマー層厚と薬液処理時間との関係から抽出される。そして、ソフトウェアのレシピと制御システムとを用いて、半導体基体上に堆積したポリマー層を除去するための薬液処理を行う。薬液装置は、薬液処理を行うための薬液、例えばＨ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ等を有機物除去チャンバ３４に供給する。また、廃液装置により、薬液処理に使用された薬液が回収される。
【００８３】
純水処理チャンバ３５は、例えば、薬液装置、純水処理のレシピを含むソフトウェア、制御システム及び廃液装置を含んで構成される。
純水処理チャンバ３５で、半導体基体表面の汚れ、異物等を除去するために純水を用いて洗浄する。薬液装置は、半導体基体を洗浄するための純水、及び、半導体基体洗浄用の各種洗浄液等を純水処理チャンバ３５に供給する。そして、ソフトウェアに格納されたレシピと制御システムを用いて、半導体基体の洗浄を行う。また、廃液装置により、洗浄に使用された薬液が回収される。
【００８４】
［処理フロー］
次に、上述の図９に示すプラズマ処理装置３０を用いたプラズマ処理方法の処理フローを、図１０を用いて説明する。
まず、ロット設置スペース３１に置かれた半導体基体は、中央のロードロック室３７を通り、プラズマ処理チャンバ３２へ送られる。そして、ロット設置スペース３１からプラズマ処理チャンバに移送された半導体基体のプラズマ処理を行う。
【００８５】
ＣＣＰ、ＩＣＰ、ＥＣＲ等を備えるプラズマ処理チャンバ３２では、上述のプラズマ処理方法の実施形態と同様に、トップパワー、バイアスパワー、チャンバ壁温度、ウェハ温度、ガス圧力、ガス流量（比）等のレシピに従ってプラズマ生成を制御し、ＣＮ活性種による表面処理を行う。
【００８６】
また、プラズマ処理中は、ＯＥＳシステムによりＣＮ発光強度（例えば、波長３８７ｎｍの発光）を常にモニタリングし、その発光強度変動に従って処理ウェハ間でＯ２クリーニングステップを自動で行う。例えば、ｒｅｆｅｒｅｎｃｅ強度の２０％以上の発光強度変動に対してＯ２クリーニングステップを行う。また、Ｏ２クリーニングステップは、例えば、Ｏ２の流量５００ｓｃｃｍ、トップパワー／バイアスパワー＝１０００／１００Ｗで１分間行う。
【００８７】
次に、上述のプラズマ処理後、半導体基体がロードロック室３７を通り、ポリマー層厚測定チャンバ３３に送られる。そして、ポリマー層厚測定チャンバ３３で半導体基体上に堆積したポリマー層の厚さを測定する。ポリマー層厚測定チャンバ３３では、実装された膜厚測定機でポリマー層厚をｉｎ−ｓｉｔｕ測定する。そして、ポリマー層の厚さの実測値と、データベースの膜厚−処理時間の関係との比較から、後工程の薬液処理時間を自動決定する。
【００８８】
測定後の半導体基体はロードロック室３７を通って有機物除去チャンバ３４に送られ、指定された時間で薬液処理される。このチャンバには、処理に必要なＨ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨタンクから薬液が供給され、自動決定された処理時間で薬液処理を行う。
薬液処理後、半導体基体はロードロック室３７を通って純水処理チャンバ３５に送られ、表面洗浄される。すべての処理が終わった半導体基体はロードロック室３７を通り、ロット設置スペース３６に搬送される。
以上の処理フローにより、半導体基体のプラズマ処理を行うことができる。
【００８９】
なお、上述の各実施形態におけるプラズマ処理の各条件は、第１実施形態で例示した条件と、同じ条件としてもよく、また、使用するガス種や、処理時間ｔ、ガス圧力Ｐ、チャンバ壁温度Ｔｗ及びウェハ温度Ｔ等の各条件は、適宜変更することができる。プラズマ処理の各種条件は、半導体基体の種類や使用するガス種に応じて、ＣＮ活性種による処理効果が高く発揮されるよう最適化する。
また、上述の第２実施形態から第７実施形態によるプラズマ処理方法においても、上述の第１実施形態と同様に、半導体基体に半導体素子等を形成することで、半導体装置の製造方法に適用できる。また、第２実施形態から第７実施形態によるプラズマ処理方法を適用した半導体装置を用いて、第１実施形態と同様に電子機器を構成することができる。
【００９０】
なお、本開示は以下のような構成も取ることができる。
（１）ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の半導体層の表面を処理するプラズマ処理方法。
（２）前記半導体基体の表面の半導体層を前記ＣＮ活性種によりパッシベートする（１）に記載のプラズマ処理方法。
（３）ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨから選ばれる少なくとも１種類以上を含む前記混合ガスを用いる（１）又は（２）に記載のプラズマ処理方法。
（４）半導体基体に加えるバイアスパワーが０Ｗ以上５０Ｗ以下である（１）から（３）のいずれかに記載のプラズマ処理方法。
（５）前記プラズマ化する際のトップパワーが１０００Ｗ以上２０００Ｗ以下である（１）から（４）のいずれかに記載のプラズマ処理方法。
（６）前記ＣＮ活性種により前記半導体基体を処理した後、前記半導体基体上に堆積したポリマー層を薬液により除去する（１）から（５）のいずれかに記載のプラズマ処理方法。
（７）上記（１）から（６）のいずれかに記載されたプラズマ処理工程と、前記半導体基体に半導体素子を形成する工程とを有する半導体装置の製造方法。
（８）上記（１）から（６）のいずれかに記載されたプラズマ処理を行うプラズマ処理部を備えるプラズマ処理装置。
（９）前記プラズマ処理部は、前記ＣＮ活性種を生成するプラズマ処理条件のレシピを含むソフトウェアを備える（８）に記載のプラズマ処理装置。
（１０）前記プラズマ処理部は、ＣＮガスの除害装置を備える（８）又は（９）に記載のプラズマ処理装置。
【符号の説明】
【００９１】
１０ アモルファス層、１１ 半導体基体、１２ 汚染金属、１３ 結晶欠陥、１４ ポリマー層、１５ 酸化膜、１６ トレンチ、１７ サイドウォール、１７Ａ，１７Ｂ，１７Ｃ 絶縁層、１８ 層間絶縁層、１８Ａ 貫通孔、１９ ポリシリコンゲート電極、２０ カメラ、２１ 固体撮像素子、２２ 光学系、２３ シャッタ装置、２４ 駆動回路、２５ 信号処理回路、３０ プラズマ処理装置、３１，３６ ロット設置スペース、３２ プラズマ処理チャンバ、３３ ポリマー層厚測定チャンバ、３４ 有機物除去チャンバ、３５ 純水処理チャンバ、３７ 搬送系（ロードロック室）
【技術分野】
【０００１】
本技術は、半導体基体のプラズマ処理方法、及び、プラズマ処理装置、並びに、半導体装置の製造方法に係わる。
【背景技術】
【０００２】
半導体製造において、半導体基体の結晶欠陥や加工中に生じる金属汚染は、装置特性の劣化に大きな影響を与えることが一般に知られている。例えば、ＭＯＳ（Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージングセンサにおける白点・暗電流等の発生が知られている。また、ＲＴＳ（Random Telegraph Signal noise）、ゲートＩ−Ｖ特性、さらには太陽電池の変換効率やレーザー出力特性等の装置特性の劣化が知られている。このような、半導体基体の欠陥、汚染をいかに低減するかが半導体装置の製造上の大きな課題の一つとなっている。
【０００３】
近年、ＨＣＮ溶液中に存在するＣＮ−（シアノイオン）を用いて、半導体基体の結晶欠陥や金属汚染を大きく低減する有用な手法が提案されている（特許文献１、特許文献２参照）。この手法ではＣＮ−を半導体基体表面及び基体中に存在する金属や結晶欠陥（ダングリングボンド）と選択的に反応させる。そして、安定錯体を形成して金属を除去する、或いは、ダングリングボンドと結合を形成し欠陥をパッシベ−トする。この手法では、室温で十分な反応がおこる。また、紫外線や８００℃程度の高熱にも非常に耐性があることが知られている。
【０００４】
ＨＣＮ溶液を用いる方法では、ＨＣＮの強い毒性のため、薬液処理の観点から現状の生産ラインでの使用は非常に困難である。このため、触媒を用いてメタンとアンモニアとからＨＣＮを生成し、ＨＣＮ使用後は紫外線照射及びオゾン水処理により炭酸ガスと窒素に無毒化・分解する方法が提案されている（特許文献３参照）。
【０００５】
このように、ＨＣＮを用いた処理方法は、結晶欠陥および金属汚染低減に対して非常に有効であると考えられている。例えば、シリコン太陽電池に実験レベルで適用され、実際に効率が大きく向上することが報告されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−７４７５３号公報
【特許文献２】特開２００５−３３０３８号公報
【特許文献３】特開２００８−７２９号公報
【非特許文献】
【０００７】
【非特許文献１】O. Maida, A. Asano, M. Takahashi, H. Iwasa, H. Kobayashi, Surf. Sci. 542 (2003) 244
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のＨＣＮを用いる手法を生産ラインで用いるには、専用の新規処理装置の製造がともない、現実的ではない。
【０００９】
本技術においては、結晶欠陥及び金属汚染を低減することが可能な半導体基体の処理方法を提供するものである。
【課題を解決するための手段】
【００１０】
本技術のプラズマ処理方法は、ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成したＣＮ活性種により半導体基体の表面を処理する。
また、本技術の半導体装置の製造方法は、上記プラズマ処理された半導体基体に半導体素子を形成する工程を有する。
【００１１】
また、本技術のプラズマ処理装置は、ＣとＮとを含む混合ガスをプラズマ化し、生成したＣＮ活性種により半導体基体の表面を処理するプラズマ処理部を備える。
【００１２】
上述のプラズマ処理方法及びプラズマ処理装置によれば、毒性の高いＨＣＮ溶液やＨＣＮガスを用いることなく、従来の半導体製造工程で用いられているプラズマ処理工程に適用することで、半導体基体の結晶欠陥の修復や金属汚染の除去が可能である。このため、結晶欠陥及び金属汚染に起因する各種装置特性の劣化を抑制した半導体装置を製造することができる。
【発明の効果】
【００１３】
本技術によれば、結晶欠陥及び金属汚染を低減することが可能な半導体基体の処理方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】プラズマ処理方法の第１実施形態を説明する概略工程図である。
【図２】電子機器の実施の形態の構成を示す図である。
【図３】プラズマ処理方法の第２実施形態を説明する概略工程図である。
【図４】プラズマ処理方法の第３実施形態を説明する概略工程図である。
【図５】プラズマ処理方法の第４実施形態を説明する概略工程図である。
【図６】プラズマ処理方法の第５実施形態を説明する概略工程図である。
【図７】プラズマ処理方法の第６実施形態を説明する概略工程図である。
【図８】プラズマ処理方法の第７実施形態を説明する概略工程図である。
【図９】プラズマ処理装置の実施形態の構成を示す図である。
【図１０】図９に示すプラズマ処理装置を用いた処理フロー図である。
【発明を実施するための形態】
【００１５】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．プラズマ処理方法の第１実施形態
２．プラズマ処理方法の第２実施形態
３．プラズマ処理方法の第３実施形態
４．プラズマ処理方法の第４実施形態
５．プラズマ処理方法の第５実施形態
６．プラズマ処理方法の第６実施形態
７．プラズマ処理方法の第７実施形態
８．プラズマ処理装置の実施形態
【００１６】
〈１．プラズマ処理方法の第１実施形態〉
以下、プラズマ処理方法の具体的な実施の形態について説明する。図１に、本実施形態のプラズマ処理方法を説明するための概略工程図を示す。
図１Ａに示すように、被処理体となる半導体基体１１を準備する。半導体基体１１としては、例えば、シリコン基板を準備する。半導体基体１１には、汚染金属１２、及び、シリコンのダングリングボンド等の結晶欠陥１３が存在している。図１Ａでは、半導体基体１１の汚染金属１２の一例としてＣｕを示している。
【００１７】
［プラズマ処理によるＣＮ生成］
次に、図１Ｂに示すように、プラズマ処理装置を用いて半導体基体１１のプラズマ処理を行う。本実施形態では、Ｃ（炭素）元素とＮ（窒素）元素とを含む混合分子ガスを用いたプラズマ処理により、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成させる。
【００１８】
プラズマ処理で用いる混合ガスとしては、ＣとＮとを含む分子混合ガスであれば特に限定されない。例えば、Ｃを含むガスとしては、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨ等の半導体装置の製造工程で使用されているガスを用いることができる。Ｎを含むガスとしては、Ｎ２及びＮＨ３等の半導体装置の製造工程で使用されているガスを用いることができる。さらに、上記ＣとＮとを含む分子混合ガスの希釈用ガスとして、Ａｒガス及びＨｅガスを用いてもよい。
【００１９】
上記ＣとＮとを含む分子混合ガスとしては、例えば、ＣＨＦ３／Ｎ２／（Ａｒ）、ＣＨ２Ｆ２／Ｎ２／（Ａｒ）、Ｃ４Ｆ８／Ｎ２／（Ａｒ）、Ｃ５Ｆ８／Ｎ２／（Ａｒ）、ＣＯ／Ｎ２／（Ａｒ）、ＣＨ３ＯＨ／ＮＨ３／（Ａｒ）、Ｃ２Ｈ５ＯＨ／Ｎ２／（Ａｒ）等の組み合わせを用いることができる。なお、希釈用のＡｒ及びＨｅは、プラズマが安定して放電できれば、必ずしも必要とはしない。
【００２０】
上述の混合ガスに高周波パワーを加えてプラズマ処理を行う。プラズマ処理は、ＣＣＰ（Capacitive Coupled Plasma）チャンバを用いて行う。また、ＣＣＰ装置以外にも、ＩＣＰ（Inductive Coupled Plasma）装置やＥＣＲ（Electron Cyclotron Resonance）装置等を用いてもよい。
【００２１】
プラズマ処理の処理時間ｔ、ガス圧力Ｐ、チャンバ壁温度Ｔｗ及びウェハ温度Ｔ等の各条件は、ＣＮ活性種による処理効果が高く発揮されるように最適化する。
チャンバに加えるトップパワーはガス解離が十分に起きる程度の高い値、例えば、１０００−２０００Ｗ程度であることが好ましい。バイアスパワーは、半導体基体１１上に堆積するポリマー層１４をエッチングし、ターゲットとなる半導体基体１１をエッチングしない程度の低い値とする。例えば、バイアスパワーを５０Ｗ以下程度、好ましくは２０Ｗ程度若しくはこれよりも低い値とする。バイアスパワーは、使用するガス種やポリマー層１４の厚さに応じて最適化する。また、使用するガス種によっては、ポリマー層１４が形成されない、又は、ほとんど形成されない条件となる場合がある。この場合には、バイアスパワーを用いない条件（０Ｗ）でプラズマ処理を行ってもよい。
【００２２】
プラズマ処理の各条件の一例を以下に示す。この例は、ＣＭＯＳイメージセンサのシリコンフォトダイオード加工直後に、ＣＣＰエッチングチャンバを用いてプラズマ処理を行う条件である。
ガス流量：ＣＨＦ３／Ｎ２／Ａｒ＝１００／１００／５００ｓｃｃｍ
トップパワー：１０００Ｗ
バイアスパワー：２０Ｗ
ガス圧力：３０ｍＴｏｒｒ
壁温度Ｔｗ：６０℃
ウェハ温度ＰＴ：２０℃
処理時間ｔ：１０秒
【００２３】
上述の条件により、ＣとＮとを含む分子混合ガスをプラズマ化し、ＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面を曝す。この処理により、ＣＮ活性種が半導体基体１１表面の汚染金属や、半導体層の結晶欠陥と選択的に反応する。このため、半導体基体１１の表面の金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１の表面から除去される。
【００２４】
また、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合する。例えば、シリコン基板中のダングリングボンドとＣＮが結合してＳｉ−ＣＮ結合が形成される。シリコンの結晶欠陥では、シリコンダングリングボンドと４．５ｅＶという強いＳｉ−ＣＮ結合を選択的に形成することで、水素シンターの場合（Ｓｉ−Ｈ、３．１ｅＶ）よりも安定性の高い修復ができる。この際、シリコン結晶中のＣＮによってシリコンのバンドギャップ中に新たなエネルギ準位が形成されない。これは、第一原理計算により確かめられている。このように、半導体基体１１中の結晶欠陥を修復することにより、半導体基体１１中の欠陥準位密度を低減することができる。
上述のプラズマ処理では、多結晶シリコンやアモルファスシリコンで数１００ｎｍ程度、単結晶シリコンや熱酸化膜で数ｎｍ程度、ＴＥＯＳ等のＣＶＤ形成による酸化膜で数１０ｎｍの深さまでＣＮ活性種が入りこみ、結晶中の欠陥を取り除くことができる。
【００２５】
［ポリマー層除去処理］
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。
Ｃを含むガスとして、フッ素系のガスを用いた場合は半導体基体１１の表面に薄いポリマー層１４が形成される。このため、図１Ｃに示すように、ＳＣ１（ＮＨ４ＯＨ＋Ｈ２ＳＯ４）等の薬液により１分間処理し、堆積しているポリマー層１４を除去する。薬液を用いたウェット処理により、半導体基体１１へのエッチング等の損傷を与えずに、ポリマー層１４の除去が可能である。
【００２６】
具体的には、アンモニア過酸化水素水（ＮＨ４ＯＨ＋Ｈ２Ｏ２）若しくは硫酸過酸化水素水（Ｈ２ＳＯ４＋Ｈ２Ｏ２）等による薬液処理である。ポリマー層１４の厚さに応じて、例えば、１分程度の薬液処理を行う。この処理時間は、後述する半導体製造装置のレシピにあらかじめ登録しておき、ポリマー層１４の厚さに応じて最適化された時間を用いる。
【００２７】
なお、プラズマ処理工程において選択されるガス種によっては、ポリマー層１４が形成されない場合がある。また、プラズマ処理条件を最適化することにより、フッ素系のガスを用いた場合にも、ポリマー層１４がエッチングされて堆積しない場合がある。例えば、半導体基体１１へのバイアスパワーを２０Ｗ程度印加することにより、プラズマ処理中に形成されるポリマー層１４が、プラズマ励起により同時にエッチングされる。プラズマ処理工程において、これらの条件を最適化することにより、ポリマー層１４の形成を抑えることができる。
さらに、ガスの流量（比）を最適化することにより、半導体基体１１上へのポリマー層１４の形成を抑制することが好ましい。ポリマー層１４の形成を抑制することにより、堆積したポリマー層１４によるＣＮ活性種と半導体基体１１との接触効率の阻害を防ぐことができる。また、薬液によるポリマー層１４の除去処理の負担を減らすことができる。
最後に、薬液処理後の半導体基体１１の表面を、純水を用いて洗浄する。
【００２８】
上述のプラズマ処理方法は、既存のＭＯＳやイメージングデバイスの製造プロセスにおけるプラズマ処理工程を利用して実施することができる。このため、既存の半導体装置の製造工程への導入が容易である。また、新規な製造装置を導入することなく、既存の生産ラインの製造装置を用いて実行することが可能である。
【００２９】
また、上述のプラズマ処理の実施の有無については、諸所の解析手法によって予測判断できる。例えば、ＥＳＲ（Electron Spin Resonance）による基体中のダングリングボンド量測定とＸＰＳ（X-ray Photoelectron Spectroscopy）によるＮ量の測定等で判断が可能である。
【００３０】
［本製造方法ないしは本製造装置を使用して製造された半導体装置］
上述のプラズマ処理を施した半導体基体に、各種ダイオード、トランジスタ及び電子部品等の半導体素子（能動素子）を形成して半導体装置を製造することができる。
【００３１】
上述のプラズマ処理は、例えば、シリコン単結晶の他にも、Ｃｕ２ＯやＧａＡｓ等の化合物半導体や酸化物半導体にも適用できる。また、各種不純物がドープされた半導体にも適用できる。例えば、固体撮像素子の画素部を形成するフォトダイオードに、上述のプラズマ処理を適用することにより、フォトダイオードを構成する不純物領域の結晶欠陥を修復することができ、白点や暗電流の発生を低減することができる。また、例えばｐｎ接合型の太陽電池を構成する半導体基体に上述のプラズマ処理を適用することにより、結晶欠陥を修復することができ、変換効率の向上が可能となる。この半導体基体としては、単結晶型、多結晶型、アモルファス型等のいずれも適用可能である。
【００３２】
上述のプラズマ処理を施した半導体基体に形成する各種半導体素子は、従来公知の方法により製造可能である。また、上述のプラズマ処理は、半導体素子を形成する前の半導体基体に施してもよく、また、半導体素子を形成した後の半導体基体に施してもよい。半導体基体に形成したトランジスタのゲート絶縁膜やゲート電極、素子分離、及び、基体上に形成したポリシリコン層、アモルファスシリコン層、並びに、これらに不純物がイオン注入された領域においても、上述のプラズマ処理による結晶欠陥の修復が可能である。
【００３３】
［電子機器］
上述のプラズマ処理が適用されて製造された半導体装置を用いて電子機器を構成することができる。この電子機器の一例として、上述のプラズマ処理が適用された固体撮像素子を備える、静止画像又は動画撮影可能なビデオカメラの構成を図２に示す。固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器等の電子機器に適用することができる。
【００３４】
この例のカメラ２０は、固体撮像素子２１と、固体撮像素子２１の受光センサ部に入射光を導く光学系２２と、固体撮像素子２１及び光学系２２間に設けられたシャッタ装置２３と、固体撮像素子２１及びシャッタ装置２３を駆動する駆動回路２４とを備える。さらに、カメラ２０は、固体撮像素子２１の出力信号を処理する信号処理回路２５を備える。
【００３５】
固体撮像素子２１は、上述したプラズマ処理が適用された半導体基体を用いて製造された半導体装置を適用することができる。
光学系（光学レンズ）２２は、被写体からの像光（入射光）を固体撮像素子２１の撮像面（不図示）上に結像させる。これにより、固体撮像素子２１内に、一定期間、信号電荷が蓄積される。なお、光学系２２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置２３は、入射光の固体撮像素子２１への光照射期間及び遮光期間を制御する。
【００３６】
駆動回路２４は、固体撮像素子２１及びシャッタ装置２３に駆動信号を供給する。そして、駆動回路２４は、供給した駆動信号により、固体撮像素子２１の信号処理回路２５への信号出力動作、及び、シャッタ装置２３のシャッタ動作を制御する。すなわち、この例では、駆動回路２４から供給される駆動信号（タイミング信号）により、固体撮像素子２１から信号処理回路２５への信号転送動作を行う。
【００３７】
信号処理回路２５は、固体撮像素子２１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００３８】
上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像素子に対しても適用可能である。
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００３９】
また、本実施形態では電子機器の一例としてカメラについて述べたが、高い画素特性・ロジック特性・エネルギ出力特性を持った半導体デバイス（例えば、ＣＣＤやＣＩＳ（CMOS Image Sensor）といったセンサーデバイス、メモリーデバイス、レーザーデバイス、ディスプレイデバイス、太陽電池に代表されるエネルギーデバイスなど）等を備える電子機器にも適用可能である。
【００４０】
〈２．プラズマ処理方法の第２実施形態〉
次に、プラズマ処理方法の第２実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図３に示す。
まず、図３Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。この酸化膜１５は、半導体装置に搭載する半導体素子、例えばＭＯＳＦＥＴを形成する際のゲート絶縁膜となる。また、半導体基体１１には、図３Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、形成した酸化膜１５上から半導体基体１１の半導体層表面にプラズマ処理を行う。
【００４１】
次に、図３Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、酸化膜１５を形成した半導体基体１１の表面を曝す。
この処理により、ＣＮ活性種が酸化膜１５の表面の汚染金属と選択的に反応する。そして、半導体基体１１の表面の金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１の表面から除去される。
また、ＣＮ活性種が酸化膜１５を透過し、半導体基体１１の半導体層の表面の結晶欠陥と選択的に反応する。このため、表面に酸化膜１５が形成されている場合にも、半導体基体１１の半導体層の表面、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、結晶欠陥を修復することができる。
【００４２】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。
Ｃを含むガスとしてフッ素系のガスを用いた場合、半導体基体１１の表面には薄いポリマー層１４が形成される。このため、図３Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。
最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００４３】
上述のように、半導体基体１１に酸化膜１５を形成した場合にも、酸化膜１５上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。例えば、上述の熱酸化膜等の緻密な酸化膜の場合には、数ｎｍ程度まで半導体基体１１の処理が可能である。また、ＴＥＯＳ等の密度の粗い酸化膜の場合には、さらに厚い酸化膜、例えば数１０ｎｍ程度の厚さの酸化膜が形成されていても酸化膜下の半導体層の処理が可能である。
【００４４】
酸化膜が形成された半導体基体１１をプラズマ処理することにより、半導体基体１１の半導体層と酸化膜１５との界面に存在する結晶欠陥、例えば、Ｓｉ／ＳｉＯ２界面の結晶欠陥を低減することができる。従って、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００４５】
〈３．プラズマ処理方法の第３実施形態〉
次に、プラズマ処理方法の第３実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図４に示す。
まず、図４Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１に、例えば、ＲＩＥ（Reactive Ion Etching）等によりトレンチ１６を形成する。このトレンチ１６は、例えば、半導体装置に形成する固体撮像素子の画素内で遮光構造となる堀込みである。また、トレンチ１６は、ＳＴＩ（Shallow Trench Isolation）を形成するためのトレンチや、縦型トランジスタを形成する際のゲート電極形成用のトレンチ等である。また、半導体基体１１には、図４Ａに示すように汚染金属１２と結晶欠陥１３が存在する。
本実施形態では、半導体基体１１の表面と、形成したトレンチ１６内に露出する面とにプラズマ処理を行う。
【００４６】
次に、図４Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１を曝すことにより、半導体基体１１の表面及びトレンチ１６の内面がＣＮ活性種により処理される。
【００４７】
この処理により、ＣＮ活性種が半導体基体１１の表面及びトレンチ１６内の汚染金属と選択的に反応する。そして、金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１上から除去される。
また、半導体基体１１の表面と、トレンチ１６の内面に露出されている面とから、ＣＮ活性種が半導体基体１１に侵入する。このため、半導体基体１１の表面からトレンチ１６の深部まで、半導体基体１１の結晶欠陥とＣＮ活性種が選択的に反応し、半導体基体１１の結晶欠陥を修復することができる。
【００４８】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、トレンチ１６内にもポリマー層１４が堆積する。このため、図４Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００４９】
上述のように、半導体基体１１にトレンチ１６を形成した場合にも、形成したトレンチ１６の内面ごと半導体基体１１のプラズマ処理が可能である。このため、半導体基体１１、及び、トレンチ側壁及び底部に形成されている結晶欠陥及び金属汚染を低減することができる。
従って、例えば、トレンチが固体撮像素子の画素内で遮光構造となる堀込みの場合やＳＴＩ形成用の場合には、白点や暗電流の体願が可能となる。また、トレンチが縦型トランジスタを形成する際のゲート電極形成用である場合には、ゲート電極の底面及び側面に存在する結晶欠陥及び金属汚染を低減することができ、飽和電荷量（Ｑｓ）の向上が期待できる。
【００５０】
なお、本実施形態において、半導体基体１１上及びトレンチ１６の内壁には、第２実施形態のように酸化膜が形成されていてもよい。酸化膜が形成されている場合にも同様に、半導体基体１１上及びトレンチ１６内のプラズマ処理が可能である。
また、トレンチ形成を行うＲＩＥ等のエッチングチャンバと、ＣＮ活性種による表面処理を行うプラズマ処理チャンバとは、使用するガス種や処理条件を変更することにより、同じ処理装置で行うことが可能である。また、別々の装置により各処理を行ってもよい。
【００５１】
〈４．プラズマ処理方法の第４実施形態〉
次に、プラズマ処理方法の第４実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図５に示す。
まず、図５Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法によりに２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成する。形成したポリシリコン層を、フォトリソグラフィ技術を用いてゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
酸化膜１５及びポリシリコンゲート電極１９は、半導体装置に搭載する半導体素子、例えば、ＭＯＳＦＥＴを形成する際のゲート絶縁膜及びゲート電極である。また、半導体基体１１には、図５Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、形成したポリシリコンゲート電極１９と半導体基体１１とに同時にプラズマ処理を行う。半導体基体１１のプラズマ処理は、形成した酸化膜１５上から行う。
【００５２】
次に、図５Ｂに示すように、上述の第１実施形態と同様に、Ｃ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、酸化膜１５を形成した半導体基体１１の表面、及び、ポリシリコンゲート電極１９を曝す。
【００５３】
この処理により、ＣＮ活性種が酸化膜１５及びポリシリコンゲート電極１９の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、ポリシリコンゲート電極１９の結晶欠陥と選択的に反応する。さらに、ＣＮ活性種がポリシリコンゲート電極１９及び酸化膜１５を透過し、半導体基体１１表面の結晶欠陥と選択的に反応する。このため、表面にポリシリコンゲート電極１９及び酸化膜１５が形成されている場合にも、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００５４】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、ポリシリコンゲート電極１９上にもポリマー層１４が堆積する。このため、図５Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００５５】
上述のように、ポリシリコンゲート電極を形成した場合にも、ポリシリコンゲート電極１９及び酸化膜１５上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。また、半導体基体１１の結晶欠陥の修復と同時に、形成したポリシリコンゲート電極１９の結晶欠陥を修復することができる。
【００５６】
ポリシリコンやアモルファスシリコンの場合には、数１００ｎｍ程度まで、ＣＮ活性種が侵入する。このため、ポリシリコンゲート電極１９に加えて、ポリシリコンゲート電極１９下に形成されているゲート絶縁膜、さらに、このゲート絶縁膜１５下に形成されている半導体基体１１に、ＣＮ活性種が侵入する。
この結果、ポリシリコンゲート電極の結晶欠陥、及び、ポリシリコンゲート電極とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。さらに、半導体基体１１と酸化膜との界面に存在する結晶欠陥を低減することができる。従って、上述のポリシリコンゲート電極及びゲート絶縁膜を備える半導体装置のリーク電流の低減、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００５７】
また、本実施形態のプラズマ処理後に、半導体基体１１にイオン注入を行うことにより、酸化膜１５及びポリシリコンゲート電極１９を備えるＭＯＳＦＥＴ等の半導体装置を製造することができる。また、予めイオン注入した半導体基体１１に、上述の酸化膜１５及びポリシリコンゲート電極１９を形成し、本実施形態のプラズマ処理を行ってもよい。
このように、本実施形態のプラズマ処理では、従来公知の半導体製造工程に適用することで、上述の結晶欠陥及び汚染金属の低減による作用を有する半導体装置を製造することができる。
【００５８】
〈５．プラズマ処理方法の第５実施形態〉
次に、プラズマ処理方法の第５実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図６に示す。
まず、図６Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成した後、フォトリソグラフィ技術を用いてポリシリコン層をゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
ポリシリコンゲート電極１９の形成後、ポリシリコンゲート電極１９を覆って、酸化膜１５上の全面を覆って、サイドウォール１７となる３層の絶縁層１７Ａ，１７Ｂ，１７Ｃを形成する。絶縁層１７Ａ及び絶縁層１７Ｃは、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）層を形成する。また、絶縁層１７Ｂは、例えばＳｉＮ層を形成する。
そして、絶縁層１７Ａ，１７Ｂ，１７Ｃをエッチバックすることにより、ポリシリコンゲート電極１９の側壁にサイドウォール１７を形成する。さらに、ポリシリコンゲート電極１９及びサイドウォール１７下を除き、半導体基体１１上の酸化膜１５を除去する。
酸化膜１５、ポリシリコンゲート電極１９及びサイドウォール１７は、半導体装置に搭載する半導体素子となる構成である。また、半導体基体１１には、図６Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、サイドウォール１７の形成後に、ポリシリコンゲート電極１９と、半導体基体１１とに同時にプラズマ処理を行う。
【００５９】
次に、図６Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面、ポリシリコンゲート電極１９、及び、サイドウォール１７を曝す。
【００６０】
この処理により、ＣＮ活性種が半導体基体１１、ポリシリコンゲート電極１９及びサイドウォール１７の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、ポリシリコンゲート電極１９の結晶欠陥と選択的に反応する。さらに、ＣＮ活性種がポリシリコンゲート電極１９、サイドウォール１７及び酸化膜１５を透過し、半導体基体１１表面の結晶欠陥と選択的に反応する。このため、表面にポリシリコンゲート電極１９及びサイドウォール１７が形成されている場合にも、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００６１】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、ポリシリコンゲート電極１９及びサイドウォール１７上にもポリマー層１４が堆積する。このため、図６Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００６２】
上述のように、サイドウォールを形成した場合にも、ポリシリコンゲート電極及びサイドウォール上から半導体基体１１の表面をプラズマ処理することで、半導体基体１１の結晶欠陥を修復することができる。また、半導体基体１１の結晶欠陥の修復と同時に、形成したポリシリコンゲート電極の結晶欠陥を修復することができる。
この結果、上述の第４実施形態と同様に、ポリシリコンゲート電極の結晶欠陥、及び、ポリシリコンゲート電極とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。さらに、半導体基体１１とゲート絶縁膜との界面に存在する結晶欠陥を低減することができる。従って、上述のポリシリコンゲート電極及びゲート絶縁膜を備える半導体装置のリーク電流の低減、トランジスタゲートのＩ−Ｖ特性の向上、ＲＴＳノイズの低減等が可能となる。
【００６３】
また、半導体基体１１に予めイオン注入により不純物領域を形成し、上述の酸化膜１５、ポリシリコンゲート電極１９及びサイドウォールを形成した後、本実施形態のプラズマ処理を行ってもよい。これにより、上述の結晶欠陥及び汚染金属が低減にされたＭＯＳＦＥＴ等を備える半導体装置を製造することができる。
このように、本実施形態のプラズマ処理では、従来公知の半導体製造工程に適用することで、半導体装置を製造することができる。
【００６４】
〈６．プラズマ処理方法の第６実施形態〉
次に、プラズマ処理方法の第６実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図７に示す。
【００６５】
まず、図７Ａに示すように、被処理体となる半導体基体１１を準備する。そして、この半導体基体１１上に、例えば、熱酸化法により２ｎｍ程度の酸化膜１５を形成する。さらに、酸化膜１５上にポリシリコン層を形成した後、フォトリソグラフィ技術を用いてポリシリコン層をゲート電極状に加工し、ポリシリコンゲート電極１９を形成する。
ポリシリコンゲート電極１９の形成後、ポリシリコンゲート電極１９を覆って、酸化膜１５上の全面を覆って、サイドウォール１７となる３層の絶縁層１７Ａ，１７Ｂ，１７Ｃを形成する。絶縁層１７Ａ及び絶縁層１７Ｃは、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）層を形成する。また、絶縁層１７Ｂは、ＳｉＮ層を形成する。
そして、絶縁層１７Ａ，１７Ｂ，１７Ｃをエッチバックすることにより、ポリシリコンゲート電極１９の側壁にサイドウォール１７を形成する。さらに、サイドウォール１７から露出する酸化膜１５を除去する。
【００６６】
そして、ポリシリコンゲート電極１９及びサイドウォール１７を覆って半導体基体１１の全面に層間絶縁層１８を形成する。層間絶縁層１８の形成後、フォトリソグラフィ技術及び異方性エッチングを用いて所定の位置に、半導体基体１１表面まで貫通する貫通孔１８Ａを形成する。図７Ａでは一例として、サイドウォール１７の一部が除去される位置に貫通孔１８Ａを形成している。
【００６７】
酸化膜１５、ポリシリコンゲート電極１９及びサイドウォール１７は、半導体装置に搭載する半導体素子となる。層間絶縁層１８の貫通孔１８Ａ内に導電体を形成することにより、図示しない半導体基体１１上の配線と層間絶縁層１８上の配線とを接続することができる。また、半導体基体１１には、図７Ａに示すように汚染金属１２と結晶欠陥１３とが存在する。
本実施形態では、層間絶縁層１８の貫通孔１８Ａ形成後に、貫通孔１８Ａの底面に露出する半導体基体１１の表面にプラズマ処理を行う。
【００６８】
次に、図７Ｂに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、層間絶縁層１８、及び、貫通孔１８Ａの底面に露出する半導体基体１１の表面を曝す。
【００６９】
この処理により、ＣＮ活性種が層間絶縁層１８の表面、貫通孔１８Ａの内面、及び、貫通孔１８Ａ内の半導体基体１１の表面の汚染金属と選択的に反応する。そして、汚染金属とＣＮ活性種とが安定な金属錯体を形成し、半導体基体１１から除去される。
また、ＣＮ活性種が、貫通孔１８Ａの底面に露出する半導体基体１１の表面の結晶欠陥と選択的に反応し、半導体基体１１の表面の結晶欠陥、例えばシリコンの未結合手等の欠陥にＣＮ活性種が結合し、欠陥を修復することができる。
【００７０】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。本実施形態では、層間絶縁層１８上、貫通孔１８Ａの内壁、及び、貫通孔１８Ａの底面の半導体基体１１上にポリマー層１４が堆積する。このため、図７Ｃに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。そして、最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００７１】
上述のように、層間絶縁層１８を形成し、この層間絶縁層１８の貫通孔１８Ａから露出する半導体基体１１の表面にも、プラズマ処理による汚染金属と結晶欠陥の低減が可能である。この結果、半導体装置のリーク電流の低減及びＩ−Ｖ特性の向上が可能となる。
【００７２】
〈７．プラズマ処理方法の第７実施形態〉
次に、プラズマ処理方法の第７実施形態について説明する。本実施形態のプラズマ処理方法を説明するための概略工程を図８に示す。
まず、図８Ａに示すように、被処理体となる半導体基体１１を準備する。この半導体基体１１上には、アモルファス層１０が形成されている。アモルファス層１０は、例えば、半導体装置の製造工程において、シリコン基板を高パワー、高ドーズ条件でエッチング加工した際に、半導体基体１１上に堆積する層である。
次に、図８Ｂに示すようにアモルファス層１０を、ＣＤＥ（Chemical Dry Etching）処理をして除去する。ＣＤＥ処理は、例えば、ＣＦ４／Ｏ２＝５０／５０ｓｃｃｍ、２０Ｐａの条件で行う。
【００７３】
次に、図８Ｃに示すように、上述の第１実施形態と同様の方法でＣ元素とＮ元素とを含む混合分子ガスをプラズマ化して、ＣＮラジカル（ＣＮ・）やＣＮイオン（ＣＮ−）等のＣＮ活性種を生成する。そして、生成したＣＮ活性種に、半導体基体１１の表面を曝す。
このとき、ＣＮ活性種を用いるプラズマ処理の処理温度は、第１実施形態に示すようにチャンバ壁温度Ｔｗが６０℃、ウェハ温度ＰＴが２０℃である。このため、半導体基体１１上に、耐熱性の低い材料や部品が形成されている場合にも処理温度が低いため、損傷を与えることなくプラズマ処理が可能となる。
【００７４】
次に、プラズマ処理の際に半導体基体１１上に形成されるポリマー層１４を除去する。Ｃを含むガスとして、フッ素系のガスを用いた場合、半導体基体１１の表面には薄いポリマー層１４が形成される。このため、図８Ｄに示すように、薬液を用いて半導体基体１１をウェットエッチング処理し、堆積しているポリマー層１４を除去する。プラズマ処理をポリマー層１４が形成されない条件で行った場合には、このポリマー層１４の除去処理は行わなくてもよい。
最後に、純水を用いて半導体基体１１の表面を洗浄する。
【００７５】
従来のアモルファス層が堆積した半導体基体１１の一般的な処理方法では、アニール処理を行って半導体基体１１の結晶性を回復する。しかし、半導体基体１１上に耐熱性の低い有機部材や樹脂部材等が形成されている場合には、高温のアニール処理ができない。これに対し、本実施形態のＣＮ活性種を用いるプラズマ処理は、通常の有機部材や樹脂部材等の耐熱温度よりも処理温度が低く、耐熱性の低い部材に損傷を与えることがない。従って、複数の工程を経て耐熱性の低い材料が形成されている半導体装置にも、本実施形態のプラズマ処理方法を適用することができる。
【００７６】
〈８．プラズマ処理装置の実施形態〉
次に、上述のプラズマ処理方法に適用するプラズマ処理装置の実施形態について説明する。図９に本実施形態のプラズマ処理装置の概略構成を示す。また、図１０に、図９に示すプラズマ処理装置を用いたプラズマ処理方法の処理フロー図を示す。
【００７７】
［プラズマ処理装置］
図９に示すプラズマ処理装置３０は、ロット設置スペース３１，３６、搬送系（ロードロック室）３７、プラズマ処理チャンバ３２、ポリマー層厚測定チャンバ３３、有機物除去チャンバ３４、及び、純水処理チャンバ３５から構成される。
【００７８】
ロット設置スペース３１には、処理前の半導体基体が収容されている。ロット設置スペース３６には、処理後の半導体基体が収容される。ロット設置スペース３１，３６及び各チャンバ間での半導体基体の移動は、ロードロック室３７を経由して行われる。また、各チャンバ及びロードロック室３７は真空に保たれている。
【００７９】
プラズマ処理チャンバ３２は、既知のプラズマ処理チャンバを利用する。プラズマ処理チャンバ３２は、例えば、ＯＥＳ（Optical Emission Spectrometry）システム、ガス除害装置、上述のプラズマ処理プロセスのレシピを含むソフトウェア及び制御システムを含んで構成される。
ソフトウェアには、上述のプラズマ処理プロセスのレシピとして、トップパワー、バイアスパワー、チャンバ壁温度、ウェハ温度、ガス圧力、ガス流量（比）等の各種条件が格納されている。そして、ソフトウェアのレシピと制御システムとを用いて、プラズマ生成を制御してＣＮ活性種の生成を行う。
また、ＯＥＳシステムにより、プラズマ処理中のＣＮ発光強度をモニタリングし、発光強度変動に従って、ソフトウェアと制御システムによりＯ２クリーニングステップを行う。
【００８０】
プラズマ処理チャンバ３２は、毒性の高いガスが使用される、或いは、プラズマチャンバ内でＣＮガス等の毒性の高いガスが生成されるため、これらのガスの除害装置を備える。
また、プラズマ処理チャンバ３２には、図示しないガス供給部が接続されている。ガス供給部は、半導体基体を処理するＣＮ活性種を生成するためのＣとＮとを含む混合ガスの供給部を含む。また、希釈用のＡｒガスや、プラズマ処理チャンバ３２において行われる他の処理で使用されるガスの供給部を含む。
【００８１】
ポリマー層厚測定チャンバ３３は、例えば、ｉｎ−ｓｉｔｕ測定装置、制御システム及びデータベースを含んで構成される。
ポリマー層厚測定チャンバ３３は、例えばＸＰＳ（X-ray Photoelectron Spectroscopy）や分光エリプソメトリ等のｉｎ−ｓｉｔｕ測定が可能な測定装置と、ｉｎ−ｓｉｔｕ測定装置の制御システムとを備える。また、データベースには、ポリマー層厚と薬液処理時間との関係が格納されている。
【００８２】
有機物除去チャンバ３４は、例えば、薬液装置、薬液処理のレシピを含むソフトウェア、制御システム及び廃液装置を含んで構成される。
ソフトウェアには、薬液処理のレシピとして各種処理条件が格納されている。薬液処理の各種条件は、ポリマー層厚測定チャンバ３３のデータベースに格納されたポリマー層厚と薬液処理時間との関係から抽出される。そして、ソフトウェアのレシピと制御システムとを用いて、半導体基体上に堆積したポリマー層を除去するための薬液処理を行う。薬液装置は、薬液処理を行うための薬液、例えばＨ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ等を有機物除去チャンバ３４に供給する。また、廃液装置により、薬液処理に使用された薬液が回収される。
【００８３】
純水処理チャンバ３５は、例えば、薬液装置、純水処理のレシピを含むソフトウェア、制御システム及び廃液装置を含んで構成される。
純水処理チャンバ３５で、半導体基体表面の汚れ、異物等を除去するために純水を用いて洗浄する。薬液装置は、半導体基体を洗浄するための純水、及び、半導体基体洗浄用の各種洗浄液等を純水処理チャンバ３５に供給する。そして、ソフトウェアに格納されたレシピと制御システムを用いて、半導体基体の洗浄を行う。また、廃液装置により、洗浄に使用された薬液が回収される。
【００８４】
［処理フロー］
次に、上述の図９に示すプラズマ処理装置３０を用いたプラズマ処理方法の処理フローを、図１０を用いて説明する。
まず、ロット設置スペース３１に置かれた半導体基体は、中央のロードロック室３７を通り、プラズマ処理チャンバ３２へ送られる。そして、ロット設置スペース３１からプラズマ処理チャンバに移送された半導体基体のプラズマ処理を行う。
【００８５】
ＣＣＰ、ＩＣＰ、ＥＣＲ等を備えるプラズマ処理チャンバ３２では、上述のプラズマ処理方法の実施形態と同様に、トップパワー、バイアスパワー、チャンバ壁温度、ウェハ温度、ガス圧力、ガス流量（比）等のレシピに従ってプラズマ生成を制御し、ＣＮ活性種による表面処理を行う。
【００８６】
また、プラズマ処理中は、ＯＥＳシステムによりＣＮ発光強度（例えば、波長３８７ｎｍの発光）を常にモニタリングし、その発光強度変動に従って処理ウェハ間でＯ２クリーニングステップを自動で行う。例えば、ｒｅｆｅｒｅｎｃｅ強度の２０％以上の発光強度変動に対してＯ２クリーニングステップを行う。また、Ｏ２クリーニングステップは、例えば、Ｏ２の流量５００ｓｃｃｍ、トップパワー／バイアスパワー＝１０００／１００Ｗで１分間行う。
【００８７】
次に、上述のプラズマ処理後、半導体基体がロードロック室３７を通り、ポリマー層厚測定チャンバ３３に送られる。そして、ポリマー層厚測定チャンバ３３で半導体基体上に堆積したポリマー層の厚さを測定する。ポリマー層厚測定チャンバ３３では、実装された膜厚測定機でポリマー層厚をｉｎ−ｓｉｔｕ測定する。そして、ポリマー層の厚さの実測値と、データベースの膜厚−処理時間の関係との比較から、後工程の薬液処理時間を自動決定する。
【００８８】
測定後の半導体基体はロードロック室３７を通って有機物除去チャンバ３４に送られ、指定された時間で薬液処理される。このチャンバには、処理に必要なＨ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨタンクから薬液が供給され、自動決定された処理時間で薬液処理を行う。
薬液処理後、半導体基体はロードロック室３７を通って純水処理チャンバ３５に送られ、表面洗浄される。すべての処理が終わった半導体基体はロードロック室３７を通り、ロット設置スペース３６に搬送される。
以上の処理フローにより、半導体基体のプラズマ処理を行うことができる。
【００８９】
なお、上述の各実施形態におけるプラズマ処理の各条件は、第１実施形態で例示した条件と、同じ条件としてもよく、また、使用するガス種や、処理時間ｔ、ガス圧力Ｐ、チャンバ壁温度Ｔｗ及びウェハ温度Ｔ等の各条件は、適宜変更することができる。プラズマ処理の各種条件は、半導体基体の種類や使用するガス種に応じて、ＣＮ活性種による処理効果が高く発揮されるよう最適化する。
また、上述の第２実施形態から第７実施形態によるプラズマ処理方法においても、上述の第１実施形態と同様に、半導体基体に半導体素子等を形成することで、半導体装置の製造方法に適用できる。また、第２実施形態から第７実施形態によるプラズマ処理方法を適用した半導体装置を用いて、第１実施形態と同様に電子機器を構成することができる。
【００９０】
なお、本開示は以下のような構成も取ることができる。
（１）ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の半導体層の表面を処理するプラズマ処理方法。
（２）前記半導体基体の表面の半導体層を前記ＣＮ活性種によりパッシベートする（１）に記載のプラズマ処理方法。
（３）ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨから選ばれる少なくとも１種類以上を含む前記混合ガスを用いる（１）又は（２）に記載のプラズマ処理方法。
（４）半導体基体に加えるバイアスパワーが０Ｗ以上５０Ｗ以下である（１）から（３）のいずれかに記載のプラズマ処理方法。
（５）前記プラズマ化する際のトップパワーが１０００Ｗ以上２０００Ｗ以下である（１）から（４）のいずれかに記載のプラズマ処理方法。
（６）前記ＣＮ活性種により前記半導体基体を処理した後、前記半導体基体上に堆積したポリマー層を薬液により除去する（１）から（５）のいずれかに記載のプラズマ処理方法。
（７）上記（１）から（６）のいずれかに記載されたプラズマ処理工程と、前記半導体基体に半導体素子を形成する工程とを有する半導体装置の製造方法。
（８）上記（１）から（６）のいずれかに記載されたプラズマ処理を行うプラズマ処理部を備えるプラズマ処理装置。
（９）前記プラズマ処理部は、前記ＣＮ活性種を生成するプラズマ処理条件のレシピを含むソフトウェアを備える（８）に記載のプラズマ処理装置。
（１０）前記プラズマ処理部は、ＣＮガスの除害装置を備える（８）又は（９）に記載のプラズマ処理装置。
【符号の説明】
【００９１】
１０ アモルファス層、１１ 半導体基体、１２ 汚染金属、１３ 結晶欠陥、１４ ポリマー層、１５ 酸化膜、１６ トレンチ、１７ サイドウォール、１７Ａ，１７Ｂ，１７Ｃ 絶縁層、１８ 層間絶縁層、１８Ａ 貫通孔、１９ ポリシリコンゲート電極、２０ カメラ、２１ 固体撮像素子、２２ 光学系、２３ シャッタ装置、２４ 駆動回路、２５ 信号処理回路、３０ プラズマ処理装置、３１，３６ ロット設置スペース、３２ プラズマ処理チャンバ、３３ ポリマー層厚測定チャンバ、３４ 有機物除去チャンバ、３５ 純水処理チャンバ、３７ 搬送系（ロードロック室）
【特許請求の範囲】
【請求項１】
ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の表面を処理する
プラズマ処理方法。
【請求項２】
前記半導体基体の表面の半導体層を前記ＣＮ活性種によりパッシベートする請求項１に記載のプラズマ処理方法。
【請求項３】
ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨから選ばれる少なくとも１種類以上を含む前記混合ガスを用いる請求項１に記載のプラズマ処理方法。
【請求項４】
半導体基体に加えるバイアスパワーが０Ｗ以上５０Ｗ以下である請求項１に記載のプラズマ処理方法。
【請求項５】
前記プラズマ化する際のトップパワーが１０００Ｗ以上２０００Ｗ以下である請求項１に記載のプラズマ処理方法。
【請求項６】
前記ＣＮ活性種により前記半導体基体を処理した後、前記半導体基体上に堆積したポリマー層を薬液により除去する請求項１に記載のプラズマ処理方法。
【請求項７】
ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の表面を処理するプラズマ処理工程と、
前記半導体基体に半導体素子を形成する工程と、を有する
半導体装置の製造方法。
【請求項８】
ＣとＮとを含む混合ガスをプラズマ化し、生成したＣＮ活性種により半導体基体の表面を処理するプラズマ処理部を備える
プラズマ処理装置。
【請求項９】
前記プラズマ処理部は、前記ＣＮ活性種を生成するプラズマ処理条件のレシピを含むソフトウェアを備える請求項８に記載のプラズマ処理装置。
【請求項１０】
前記プラズマ処理部は、ＣＮガスの除害装置を備える請求項８に記載のプラズマ処理装置。
【請求項１】
ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の表面を処理する
プラズマ処理方法。
【請求項２】
前記半導体基体の表面の半導体層を前記ＣＮ活性種によりパッシベートする請求項１に記載のプラズマ処理方法。
【請求項３】
ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＯ、Ｃ２Ｈ５ＯＨ及びＣＨ３ＯＨから選ばれる少なくとも１種類以上を含む前記混合ガスを用いる請求項１に記載のプラズマ処理方法。
【請求項４】
半導体基体に加えるバイアスパワーが０Ｗ以上５０Ｗ以下である請求項１に記載のプラズマ処理方法。
【請求項５】
前記プラズマ化する際のトップパワーが１０００Ｗ以上２０００Ｗ以下である請求項１に記載のプラズマ処理方法。
【請求項６】
前記ＣＮ活性種により前記半導体基体を処理した後、前記半導体基体上に堆積したポリマー層を薬液により除去する請求項１に記載のプラズマ処理方法。
【請求項７】
ＣとＮとを含む混合ガスをプラズマ化してＣＮ活性種を生成し、生成した前記ＣＮ活性種により半導体基体の表面を処理するプラズマ処理工程と、
前記半導体基体に半導体素子を形成する工程と、を有する
半導体装置の製造方法。
【請求項８】
ＣとＮとを含む混合ガスをプラズマ化し、生成したＣＮ活性種により半導体基体の表面を処理するプラズマ処理部を備える
プラズマ処理装置。
【請求項９】
前記プラズマ処理部は、前記ＣＮ活性種を生成するプラズマ処理条件のレシピを含むソフトウェアを備える請求項８に記載のプラズマ処理装置。
【請求項１０】
前記プラズマ処理部は、ＣＮガスの除害装置を備える請求項８に記載のプラズマ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−２６２６５（Ｐ２０１３−２６２６５Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５６５３３（Ｐ２０１１−１５６５３３）
【出願日】平成２３年７月１５日（２０１１．７．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１５日（２０１１．７．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]