半導体基材の製造方法、半導体装置、および電気機器
【課題】半導体基材の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による隣接する露光領域の隣接する部分での過剰露光による現像パターンの歪みを防止する。
【解決手段】半導体基材を製造する方法において、半導体基材の表面に凹凸部を形成するためのエッチングマスクをレジスト膜のフォトリソグラフィ処理により形成する際、転写用マスク１００として、あらかじめ露光ショットの重なる領域付近にある凹凸パターンであるドット状遮光部１０４の寸法を補正した転写用マスクを使用する。
【解決手段】半導体基材を製造する方法において、半導体基材の表面に凹凸部を形成するためのエッチングマスクをレジスト膜のフォトリソグラフィ処理により形成する際、転写用マスク１００として、あらかじめ露光ショットの重なる領域付近にある凹凸パターンであるドット状遮光部１０４の寸法を補正した転写用マスクを使用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基材の製造方法、半導体装置、および電気機器に関し、特に、発光素子などの半導体装置を構成する半導体基材を、例えば発光素子から光を効率よく取り出せるようその基板の表面形状が凹凸になるよう加工する方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器に関するものである。
【背景技術】
【０００２】
従来から半導体装置には、発光ダイオードや半導体レーザなどの発光素子がある。
【０００３】
図５（ａ）は従来の半導体装置の一例として発光ダイオードの構造を概念的に示す図である。
【０００４】
従来の半導体装置、例えば発光ダイオード（ＬＥＤ）２２０は、基本的には、図５（ａ）に示すように、基板２２１上にｎ型半導体層２２２、活性層２２３、及びｐ型半導体層２２４が順に積層された積層構造を有し、ｐ型半導体層及びｎ型半導体層の上にはそれぞれＰ型電極及びＮ型電極（図示せず）が形成されている。
【０００５】
このような構造の発光ダイオードでは、ｐ型半導体層２２４から活性層２２３に注入される正孔と、ｎ型半導体層２２２から活性層２２３に注入される電子との再結合によって、活性層のある発光領域で発生した光を、該積層構造における電極が形成された面（積層構造の表面）、又は半導体層を成長しない基板面（積層構造の裏面あるいは側面）から取り出す素子構造が採用されている。
【０００６】
また、発光ダイオードでは、積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行に配置され、しかも半導体層の屈折率が基板及び電極（透明電極）の屈折率に対して大きいことから、ｐ型半導体層２２４の表面と基板２２１の表面との間に導波路が構成される。即ち、屈折率の大きな半導体層を屈折率の小さな基板と透明電極とによって挟む構造によって導波路が形成される。この導波路は、ｐ型半導体層と電極との界面と、基板と電極との界面とによって挟まれている。
【０００７】
従って、活性層で発生した光Ｌが電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極とｐ型半導体層２２４との界面又は基板２２１の表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所望の外部量子効率（つまり発光ダイオード内で発生した光を外部に取り出す効率）が得られない。言い換えると、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。
【０００８】
そこで、基板の表面に凹凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている（特許文献１参照）。
【０００９】
図６は、特許文献１に開示の半導体発光素子（ＧａＮ系ＬＥＤ）を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。
【００１０】
この発光素子２１０は、絶縁性基板として、その表面に複数の凸部２１１ａを形成して表面を凸凹形状にしたサファイア基板２１１を用いている。また、この発光素子２１０は、このような基板２１１上にｎ型ＧａＮ層２１２、活性層２１３、ｐ型ＧａＮ層２１４を積層してなる積層構造を有している。また、この積層構造におけるｎ型ＧａＮ層２１２の露出面上には、ｎ型電極２１７が形成され、ｐ型ＧａＮ層２１４上にはｐ型コンタクト層２１５を介してｐ型電極（透明電極）２１６が形成されている。また、この発光素子では、各導電型の電極の配線との接続部を除いて全面が保護膜２１８で被覆されている。
【００１１】
次に製造方法について説明する。
【００１２】
まず、サファイア基板２１１の表面に、フォトマスク（露光マスク）を使用してレジスト膜をパターニングしてエッチングマスクを形成し、該サファイア基板２１１の表面を、このエッチングマスクを用いたＲＩＥ（リアクティブイオンエッチング）により選択的にエッチングして凹凸部２１１ｂを形成する。ここで、フォトマスクを用いたレジスト膜のパターニングでは、レジスト膜に対する露光処理は、サファイア基板２１１を載せたウエハステージを一定ピッチで移動させて繰り返し行われ、これにより、レジスト膜には、サファイア基板の表面に凹凸部を形成するための繰り返しパターンが形成される。
【００１３】
その後、スパッタ装置によってサファイア基板２１１上に、バッファ層としてＡｌＮ層（図示せず）を形成し、その上に、ＭＯＣＶＤ装置によって、ｎ型ＧａＮ層２１２、活性層２１３、及びｐ型ＧａＮ層２１４を順次成長させる。
【００１４】
さらに、ｐ型ＧａＮ層２１４上にはコンタクト層２１５を介して透明電極としてＰ型電極２１６が形成され、また、Ｎ型電極２１７は、上記ｎ型ＧａＮ層２１２の表面の一部が露出するよう、該ｎ型ＧａＮ層２１２の上の半導体層を選択的にエッチングした後、該ｎ型ＧａＮ層２１２の露出面上に形成される。
【００１５】
このような構造の発光素子２１０では、図５（ｂ）に示すように、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））に比べて外部量子効率を大幅に改善される。
【００１６】
つまり、図６に示す特許文献１に開示の発光素子２１０では、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））で横方向に伝搬していた光Ｌが、凹凸部２１１ｂで散乱又は回折されることとなり、半導体素子の積層構造で発生した光が、積層構造における上部の半導体層の表面から、または積層構造の下方の基板裏面から効率的に取り出される結果、外部量子効率を大幅に向上できる。
【００１７】
具体的には、第１に、基板表面の凹凸部による光の散乱及び回折効果により、基板表面に対して上方側又は下方側へ向かう光束が多くなり、発光素子の発光面を正面から観察したときの輝度（＝正面輝度）を高めることができる。また、第２に、基板表面の凹凸部による光の散乱及び回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００８−１０８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、基板の表面に形成する凸凹形状は精度よく制御する必要があり、凸凹形状の制御が不十分である場合には、凸凹形状を形成した基板上に良好に半導体層を形成することができない。例えば、基板表面の凸凹構造は微細な構造であるために、基板表面にその精度が不十分な凹部や凸部が形成された状態で、基板上にＧａＮ層を成長させると、凸凹構造の凹部や凸部の周辺を完全にＧａＮ層で埋めることができず、ピットやボイドが発生する。
【００２０】
このようなボイドの発生により、ＧａＮの再成長時に、つまり、下層のＧａＮ層を形成した後に上層のＧａＮ層を形成する時に、クラックが発生しやすくなり、半導体素子におけるＧａＮの結晶性が低下してしまう。このため、発光効率（つまり、発光素子内部で光が発生する効率である内部量子効率）が下がり、発光素子からの光の取出効率である外部量子効率がかえって低下する。また、発光素子を構成する半導体層でのクラックの発生により、発光素子の信頼性も低下する。
【００２１】
なお、クラックの発生による半導体の結晶性の低下は発光ダイオードのような発光素子に限らず、他の半導体装置である受光素子や電子デバイスにも同様のことが言える。
【００２２】
また、凹部や凸部の形成不良は、ボイドの発生だけでなく、半導体層の成長が悪化して半導体層中に貫通転位などの結晶欠陥が発生したり、ウエハ面内で異常成長する領域が発生する問題を招くことにもなる。
【００２３】
ところで、基板の表面の凹凸部を形成する工程には、上記のように、基板の選択エッチングにエッチングマスクとして用いるレジストパターンを形成する工程が含まれており、このレジストパターンの形成工程では、レジスト膜に対する露光を、転写用マスク（以下、露光マスクともいう。）に対して、基板が載っているウエハステージを一定ピッチで移動させて繰り返う露光工程が含まれている。この露光工程では、隣接する露光領域の境界部分での多重露光により、多重露光された領域及びその付近のレジスト膜の現像後の、基板表面に凹凸部を形成するためのレジストパターンが形状不良となり、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまうという問題がある。
【００２４】
以下、図７〜図９を用いて具体的に説明する。
【００２５】
図７は、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示す図である。図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は転写用マスク（露光マスク）を示し、図８（ｂ）は隣接する露光領域を示している。また、図９は、サファイア基板の表面に凹凸部を形成する処理（図９（ａ）〜図９（ｆ））を工程順に示す図である。
【００２６】
まず、図９（ａ）に示すように、サファイア基板２１１上に所望の膜厚が得られるようにフォトレジストを塗布してレジスト膜２１２を形成する（処理Ｐ１）。この時使用するレジストは、エッチングにＲＩＥを使用するため、耐ドライエッチング性に優れたポジ型フォトレジストを使用する。
【００２７】
その後、予め準備工程（処理Ｐ２ａ）で準備した転写用マスク（露光マスク）２００を用いて、図９（ｂ）に示すように、レジスト膜２１２をＵＶ光により露光する処理を、露光マスク２００に対して、サファイア基板２１１を載せたウエハステージＳを移動させて繰り返し行い（処理Ｐ２）、図９（ｃ）に示すように、該レジスト膜２１２を現像してレジストマスク２１２ａを形成する（処理Ｐ３）。
【００２８】
その後、該レジストマスク２１２ａをエッチングマスクとして基板２１１をＲＩＥによりエッチングして、基板表面に複数の凸部２１１ａによる凹凸部２１１ｂを形成する（処理Ｐ４）。
【００２９】
その後、基板表面にバッファ層としてＡｌＮ膜２１３を形成した後（図９（ｅ））、該ＡｌＮ膜２１３上にアンドープＧａＮ層２１４ａ〜２１４ｃを形成し、さらにその上にｎ型ＧａＮ層２１５を形成して発光ダイオードの形成に用いる半導体基材（ＬＥＤテンプレート）を完成する（図９（ｆ））。なお、下層のアンドープＧａＮ層２１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層２１４ｂは、該下層のアンドープＧａＮ層２１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層２１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層２１４ａを埋め込むように形成され、上層のアンドープＧａＮ層２１４ｃは、中間のアンドープＧａＮ層２１４ｂ上にエピタキシャル成長により形成される。
【００３０】
ここで用いる露光マスク２００は、ガラス基板などの透光性基板上に所定パターンを有する遮光膜（例えばクロム膜）を形成してなるものであり、図８（ａ）に示すように、マスク周囲の遮光部２０１と、基板に形成される凸部に対応する円形遮光部２０３と、基板に形成される凹部に対応する光透過部２０２とを有している。
【００３１】
また、上記露光マスクを用いて繰り返し露光が行われた状態のレジスト膜２１２には、図８（ｂ）に示すように、露光領域２０７ａ及び２０７ｂが隣接して形成されており、露光領域のつなぎ目部分２０５付近では、過剰な露光により、基板表面の凸部に対応した本来の円形であるべき遮光部対応領域２０６の形状が歪んだ形状となっている。
【００３２】
なお、上記ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体に露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。
【００３３】
また、図８（ａ）に示される転写用マスクの露光領域（描画領域）は、数ｍｍ□から４０ｍｍ□程度であり、繰り返し露光することで、基板全体に基板表面の凹凸部に対応する露光パターンが形成される。なお、露光領域（描画領域）はマスク周囲の遮光部２０１に囲まれた領域である。
【００３４】
ここで、レジストにはポジ型を使用しているために、ウエハステージの移動のばらつきにより、露光ショット間に未露光部が発生する可能性があることから、露光ショットと露光ショットとは一部を重ねて露光する必要がある。
【００３５】
しかしながら、図８（ｂ）に示すように、結果的に露光ショット（露光領域）２０７ａ及び２０７ｂの繋ぎ目の領域には、多重露光される部分２０５が発生するため、露光が重なる領域及びその付近の凹凸レジストパターンが過剰な露光エネルギによる不良露光部２０６となってしまい、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまう。
【００３６】
なお、縮小投影型露光装置は、従来からＬＳＩ製造に対しても使われているが、ＬＳＩ製造ではチップとチップとの間にスクライブラインが存在し、そのラインに沿ってチップはダイシングされるため、露光ショットの繋ぎ目をスクライブラインと重ねることで、その領域のパターン形成不良はデバイス上問題にならなくなるが、発光素子に用いる半導体基材では、発光素子が配置されてチップ化される領域と、該半導体基材の基板に凹凸部を形成するための露光領域とは対応しておらず、基材に凹凸部を形成するための露光領域のつなぎ目を、ウエハをチップ化するためのスクライブラインに合わせることができないことは言うまでもない。
【００３７】
本発明は、上記のような問題点に鑑みてなされたものであり、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光に起因した現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した基板を含む半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を得ることを目的とする。
【課題を解決するための手段】
【００３８】
本発明に係る半導体基材の製造方法は、基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程とを含み、該レジストマスクを形成する工程は、該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用するものであり、そのことにより上記目的が達成される。
【００３９】
本発明は、上記半導体基材の製造方法において、前記基板上に前記半導体層をエピタキシャル成長させる工程は、該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含むことが好ましい。
【００４０】
本発明は、上記半導体基材の製造方法において、前記基板をエッチングする処理は、ドライエッチング処理であることが好ましい。
【００４１】
本発明は、上記半導体基材の製造方法において、前記露光はＵＶ露光であることが好ましい。
【００４２】
本発明は、上記半導体基材の製造方法において、前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものであることが好ましい。
【００４３】
本発明は、上記半導体基材の製造方法において、前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものであることが好ましい。
【００４４】
本発明は、上記半導体基材の製造方法において、前記遮光パターンの寸法を補正する際の補正量は、前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定されることが好ましい。
【００４５】
本発明は、上記半導体基材の製造方法において、前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、前記遮光パターンは、該遮光膜の平面パターンであることが好ましい。
【００４６】
本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンであることが好ましい。
【００４７】
本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５〜１０μｍの平面円形形状を有し、該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５〜１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
【００４８】
本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンであることが好ましい。
【００４９】
本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５〜１０μｍの平面帯状形状を有し、該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５〜１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
【００５０】
本発明に係る半導体装置は、半導体基材上に半導体素子を形成してなる半導体装置であって、該半導体基材は、上述した本発明に係る半導体基材の製造方法により得られた半導体基材であり、そのことにより上記目的が達成される。
【００５１】
本発明に係る電気機器は、半導体装置を備えた電気機器であって、該半導体装置は、上述した本発明に係る半導体装置であり、そのことにより上記目的が達成される。
【００５２】
次に本発明の作用について説明する。
【００５３】
本発明においては、基板全面にわたってレジスト膜に、基板の表面領域に形成すべき凹凸部に対応する遮光パターンを、露光マスクを移動させて繰り返し転写する際、レジストマスクにおける重なり合う露光領域及びその付近に位置するレジストパターンの変形を防止するために、重なり合う露光領域の積算露光エネルギに応じて遮光パターンのレイアウトを補正した転写用マスクを使用するので、基板表面に対して高精度な凹凸パターン加工が可能になり、外部量子効率の低下の防止及び半導体素子の信頼性の向上を図ることができる。
【００５４】
また、本発明では、転写用マスク（露光マスク）の遮光パターンを、基板上での隣接する露光領域の境界近傍での露光量増大に応じて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、凹凸フォトリソグラフィ処理及びドライエッチング時に製造工程の追加を伴うことはなく、製造コストの増加を防ぐことができる。
【発明の効果】
【００５５】
本発明によれば、基板の表面に凹凸部を形成するためのエッチングマスクを、レジスト膜のフォトリソグラフィ処理により形成する際、レジスト膜の隣接する露光領域でレジストパターンが変形するのを回避することができ、これによりフォトリソグラフィ処理の際に精度の高いレジスト膜の加工が可能になり、この結果、基板上にはエッチングマスクを精度よく形成することができ、引いてはこのようなエッチングマスクを用いて表面を凹凸形状に加工した基板を用いた発光素子での外部量子効率の低下を防止でき、また半導体素子としての信頼性の向上を図ることができる。
【００５６】
また、本発明では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材の絶縁性基板を説明する図であり、図１（ａ）は該絶縁性基板の断面構造を示し、図１（ｂ）は該絶縁性基板の表面の形状を示している。
【図２】図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。
【図３】図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）〜図３（ｆ））に示す断面図である。
【図４】図４は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）の遮光パターンを説明する図であり、転写用マスクにおけるドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量との関係を示している。
【図５】図５は、従来の発光素子の外部量子効率（発光素子で発生した光を素子外部に取り出す効率）を説明する図であり、従来の一般的な発光素子におけるもの（図５（ａ））、従来の改良型の発光素子におけるもの（図５（ｂ））での光伝搬経路を示している。
【図６】図６は、特許文献１に開示の半導体発光素子を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。
【図７】図７は、従来の技術を説明する図であり、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示している。
【図８】図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は露光マスクを示し、図８（ｂ）は隣接する露光領域を示している。
【図９】図９は、従来の半導体基材の製造方法を用いて、サファイア基板を含む半導体基材として、半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図９（ａ）〜図９（ｆ））に示す断面図である。
【発明を実施するための形態】
【００５８】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５９】
（実施形態１）
図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材における基板を説明する図であり、図１（ａ）は該基板の断面構造を示し、図１（ｂ）は該基板の表面の形状を示している。
【００６０】
図１に示す基板１１１は、例えばサファイアなどの絶縁性基板であり、その表面には、決められた平面形状および断面形状を有する凸部１１１ａが規則正しく配列されており、複数の凸部１１１ａにより基板の表面には凹凸部１１１ｂが形成されている。ここでは、複数の凸部１１１ａは、隣接する縦列では、凸部１１１ａの配置が縦列での凸部の配列ピッチの半分だけずれるよう配列されている。
【００６１】
図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。
【００６２】
図２に示す転写用マスク１００は、従来の半導体基材の製造方法で用いた転写用マスク２００と同様、ガラス基板などの光透性基板の表面に遮光膜としてクロムなどの金属膜を選択的に形成したものであるが、この実施形態１では、転写用マスクを、そのパターン転写領域の遮光膜の平面パターン（言い換えると遮光パターン）を、レジスト膜における、転写用マスクにおけるパターン転写領域に対応する露光領域が隣接する多重露光部分での露光エネルギに応じて補正した構成としている。
【００６３】
つまり、転写用マスク１００は、上記パターン転写領域を囲むようマスク周縁部に形成された周縁遮光部１０１と、該パターン転写領域内に複数配列され、基板に形成されるべき凸部に対応するよう形成された円形形状のドット状遮光部１０３および１０４と、パターン転写領域内の該ドット状遮光部以外の部分である光透過部１０２とを有している。
【００６４】
ここで、ドット状遮光部１０３は転写用マスクのパターン転写領域の中央部分に配置されており、ドット状遮光部１０４は転写用マスクのパターン転写領域の周縁に配置されている。
【００６５】
なお、本実施形態の半導体基材の製造方法においても、縮小投影型装置としては、従来技術で説明したものと同様のものを用いる。つまり、本実施形態においても、ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体（ウエハ全体）を露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。
【００６６】
従って、上記ドット状遮光部１０４に対応する、レジスト膜における遮光部対応ドット領域では、レジスト膜を形成したサファイア基板を転写用マスクに対して移動させて繰り返し露光する際の隣接する露光領域に照射される露光光の影響を受けるため、その露光量は、ドット状遮光部１０３に対応する、レジスト膜における遮光部対応ドット領域に比べて多くなる。
【００６７】
このため、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域での露光量の分布に応じてその形状を補正し、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域の断面および平面形状が、レジスト膜の現像後に、ドット状遮光部１０３に対応するレジスト膜の遮光部対応ドット領域の断面および平面形状と同一になるよう補正している。つまり、ドット状遮光部１０４は、ドット状遮光部１０３に対して、矢印で示す方向に平面形状を拡張した形状としている。
【００６８】
これは、転写用マスクにおける所定寸法のドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法（例えば直径）〔μｍ〕は、図４に示すグラフＬのように、レジスト膜の遮光部対応ドット領域での露光量（積算露光エネルギ〔ｍＪ／ｃｍ２〕）が増大するほど小さくなる傾向にあるためである。
【００６９】
つまり、図２に示す転写用マスク１００のように、露光ショットが重なる領域（多重露光部）の付近にあるドット状遮光部１０４を、露光ショットが重なる領域（多重露光部）から離れて位置しているドット状遮光部１０３に比べて、矢印の方向（転写用マスクの外側方向）に拡張した転写用マスクを使用することで、多重露光による過剰な露光エネルギに起因したレジストパターンの膜減りを防ぎ、フォトリソグラフィ処理後に所望のレジストパターンの寸法を得ることが可能になる。
【００７０】
従って、この実施形態では、転写マスクの遮光パターンの寸法を補正する際の補正量は、上記多重露光部での露光光の積算ドーズエネルギ（積算露光エネルギ〔ｍＪ／ｃｍ２〕）をパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定している。
【００７１】
次に半導体基材の製造方法について説明する。
【００７２】
図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）〜図３（ｆ））に示す断面図である。
【００７３】
まず、図３（ａ）に示すように、サファイア基板１１１の表面全体に、ディスペンス、ラミネートなどの手段によりポジ型フォトレジストを塗布してレジスト膜１１２を形成する。この時、レジストには感光剤、樹脂、有機溶剤などが含まれており、レジスト膜１１２は、０．５〜３０μｍ程度の膜厚になるよう形成する。
【００７４】
次に、図３（ｂ）に示すように、フォトリソグラフィ処理後に所望の寸法のレジストパターンを得るために、あらかじめ図２に示すように、転写用マスクとして、露光ショットの重なる領域付近のドット状遮光部１０４の形状を補正した転写用マスク１００を使用して、サファイア基板１１１の全体にわたって、レジスト膜１１２を３６５ｎｍ〜４３６ｎｍ程度の波長の光（ＵＶ光）で繰り返し露光する。つまり、サファイア基板１１１上のレジスト膜１１２に、縮小露光装置により転写用マスク１００の露光パターンを縮小投影して転写する処理を、縮小投影する領域を順次移動させて繰り返し行う。このとき、縮小投影する領域（縮小投影領域）の移動は、サファイア基板１１１を載せた縮小露光装置のウエハステージＳを転写マスク１００に対して移動させることにより行い、また、隣接する縮小投影領域は若干重なるように、投影時における縮小露光装置に対するサファイア基板の相対位置を決定する。
【００７５】
なお、転写用マスクの周辺ドット状遮光部での平面形状の補正量の算出には、図４に示されるような、転写用マスクのドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量（積算露光エネルギ）との関係を利用する。
【００７６】
次に、図３（ｃ）に示すように、露光したレジス膜１１２をアルカリ現像液又は有機溶剤などにより現像して、半導体基材の表面に形成すべき凹凸部のパターンに対応した凹凸レジストパターンを有するレジストマスクを形成する。
【００７７】
なお、レジスト膜１１２に形成する、転写用マスクのドット状遮光部に対応する凸部１１２ａの寸法は、０．５〜１０μｍ程度の径とする。
【００７８】
また、レジスト膜１１２に形成する、転写用マスクの遮光部に対応する凸部１１２ａの平面形状はドット状にかぎらず、ストライプ状でもよく、この場合は、転写用マスクのストライプ状遮光部に対応する凸部１１２ａは、０．５〜１０μｍ程度の幅を有するストライプ形状とする。この場合、転写用マスクにおける補正したストライプ状遮光パターン（ストライプ状遮光部の平面パターン）は、転写用マスクの周縁部に位置し、ストライプ幅０．５〜１０μｍの平面帯状形状を、図２に示す補正した円形形状の遮光パターンのように該転写用マスクの外側に拡張した形状とする。
【００７９】
次に、図３（ｄ）に示すように、サファイア基板１１１を、凹凸レジストパターンを有するレジスト膜をマスクとして、ＲＩＥによってドライエッチングし、サファイア基板の表面に、レジスト膜の凹凸レジストパターンに対応した凹凸部を形成する。なお、この凹凸部は、基板表面に形成された複数の凸部１１１ａにより形成されている。
【００８０】
次に、図３（ｅ）に示すように、スパッタリングにより、表面に凹凸部を形成したサファイア基板１１１上にＡｌＮ膜１１３をバッファ層として成膜する。
【００８１】
さらに、図３（ｆ）に示すように、ＭＯＣＶＤ装置により、アンドープＧａＮ１１４ａ〜１１４ｃを成長させ、さらにｎ型ＧａＮ層１１５を成長させて、ＬＥＤテンプレート１１０を完成する。
【００８２】
このとき、下層のアンドープＧａＮ層１１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層１１４ｂは、該下層のアンドープＧａＮ層１１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層１１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層１１４ａを埋め込むように形成され、上層のアンドープＧａＮ層１１４ｃは、中間のアンドープＧａＮ層１１４ｂ上にエピタキシャル成長により形成される。このように凹凸部を形成したサファイア基板上に半導体層を成長させる場合、３段階に分けてアンドープＧａＮ層を成長することで、上層に形成する半導体層が下地の結晶欠陥などを受け継ぐのを抑制することができる。
【００８３】
このように本実施形態１による半導体基材の製造方法では、転写用マスクとして、あらかじめ露光ショットの重なる領域付近に対応する遮光パターンの寸法を補正した転写用マスクを使用することで、露光ショットの重なる領域での過剰な露光エネルギによるレジストパターンの膜減りを防止することができ、寸法ばらつきの少ないレジスト加工が可能になる。
【００８４】
例えば、レジスト塗布膜厚２．０μｍ、波長３６５ｎｍの縮小投影型露光装置、ドット径１．５μｍの条件では、数から１０数％の寸法補正を、あらかじめ転写用マスクの遮光膜のパターンに対して行うことで、フォトリソグラフィ処理後の寸法ばらつきを従来の５０％以下に低減できる。
【００８５】
また、本実施形態１では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
【００８６】
なお、上記実施形態では特に説明していないが、本実施形態１の半導体基材を用いた発光ダイオードは、照明機器の光源として用いたり、液晶表示装置のバックライトとして用いたりすることができ、また、上記半導体基材のように基板の表面を凸凹に加工した半導体基材を用いた半導体装置は、種々の電気機器に搭載されるものである。
【００８７】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８８】
本発明は、半導体基材の製造方法およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器の分野において、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光による現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を提供することができる。
【符号の説明】
【００８９】
１００ 転写用マスク（露光マスク）
１０１ 周縁遮光部
１０２ 光透過部
１０３、１０４ ドット状遮光部
１１１ サファイア基板
１１１ａ 凸部
１１１ｂ 凸凹部
１１２ ポジ型フォトレジスト
１１２ａ レジスト凸部
１１３ ＡｌＮ（バッファ層）
１１４ａ〜１１４ｃ アンドープＧａＮ層
１１５ ｎ型ＧａＮ層
２０５ 露光ショットの繋ぎ目（多重露光領域）
２０６ 遮光部対応ドット領域（形成不良部）
２０７ａ、２０７ｂ 露光ショット（露光領域）
【技術分野】
【０００１】
本発明は、半導体基材の製造方法、半導体装置、および電気機器に関し、特に、発光素子などの半導体装置を構成する半導体基材を、例えば発光素子から光を効率よく取り出せるようその基板の表面形状が凹凸になるよう加工する方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器に関するものである。
【背景技術】
【０００２】
従来から半導体装置には、発光ダイオードや半導体レーザなどの発光素子がある。
【０００３】
図５（ａ）は従来の半導体装置の一例として発光ダイオードの構造を概念的に示す図である。
【０００４】
従来の半導体装置、例えば発光ダイオード（ＬＥＤ）２２０は、基本的には、図５（ａ）に示すように、基板２２１上にｎ型半導体層２２２、活性層２２３、及びｐ型半導体層２２４が順に積層された積層構造を有し、ｐ型半導体層及びｎ型半導体層の上にはそれぞれＰ型電極及びＮ型電極（図示せず）が形成されている。
【０００５】
このような構造の発光ダイオードでは、ｐ型半導体層２２４から活性層２２３に注入される正孔と、ｎ型半導体層２２２から活性層２２３に注入される電子との再結合によって、活性層のある発光領域で発生した光を、該積層構造における電極が形成された面（積層構造の表面）、又は半導体層を成長しない基板面（積層構造の裏面あるいは側面）から取り出す素子構造が採用されている。
【０００６】
また、発光ダイオードでは、積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行に配置され、しかも半導体層の屈折率が基板及び電極（透明電極）の屈折率に対して大きいことから、ｐ型半導体層２２４の表面と基板２２１の表面との間に導波路が構成される。即ち、屈折率の大きな半導体層を屈折率の小さな基板と透明電極とによって挟む構造によって導波路が形成される。この導波路は、ｐ型半導体層と電極との界面と、基板と電極との界面とによって挟まれている。
【０００７】
従って、活性層で発生した光Ｌが電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極とｐ型半導体層２２４との界面又は基板２２１の表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所望の外部量子効率（つまり発光ダイオード内で発生した光を外部に取り出す効率）が得られない。言い換えると、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。
【０００８】
そこで、基板の表面に凹凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている（特許文献１参照）。
【０００９】
図６は、特許文献１に開示の半導体発光素子（ＧａＮ系ＬＥＤ）を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。
【００１０】
この発光素子２１０は、絶縁性基板として、その表面に複数の凸部２１１ａを形成して表面を凸凹形状にしたサファイア基板２１１を用いている。また、この発光素子２１０は、このような基板２１１上にｎ型ＧａＮ層２１２、活性層２１３、ｐ型ＧａＮ層２１４を積層してなる積層構造を有している。また、この積層構造におけるｎ型ＧａＮ層２１２の露出面上には、ｎ型電極２１７が形成され、ｐ型ＧａＮ層２１４上にはｐ型コンタクト層２１５を介してｐ型電極（透明電極）２１６が形成されている。また、この発光素子では、各導電型の電極の配線との接続部を除いて全面が保護膜２１８で被覆されている。
【００１１】
次に製造方法について説明する。
【００１２】
まず、サファイア基板２１１の表面に、フォトマスク（露光マスク）を使用してレジスト膜をパターニングしてエッチングマスクを形成し、該サファイア基板２１１の表面を、このエッチングマスクを用いたＲＩＥ（リアクティブイオンエッチング）により選択的にエッチングして凹凸部２１１ｂを形成する。ここで、フォトマスクを用いたレジスト膜のパターニングでは、レジスト膜に対する露光処理は、サファイア基板２１１を載せたウエハステージを一定ピッチで移動させて繰り返し行われ、これにより、レジスト膜には、サファイア基板の表面に凹凸部を形成するための繰り返しパターンが形成される。
【００１３】
その後、スパッタ装置によってサファイア基板２１１上に、バッファ層としてＡｌＮ層（図示せず）を形成し、その上に、ＭＯＣＶＤ装置によって、ｎ型ＧａＮ層２１２、活性層２１３、及びｐ型ＧａＮ層２１４を順次成長させる。
【００１４】
さらに、ｐ型ＧａＮ層２１４上にはコンタクト層２１５を介して透明電極としてＰ型電極２１６が形成され、また、Ｎ型電極２１７は、上記ｎ型ＧａＮ層２１２の表面の一部が露出するよう、該ｎ型ＧａＮ層２１２の上の半導体層を選択的にエッチングした後、該ｎ型ＧａＮ層２１２の露出面上に形成される。
【００１５】
このような構造の発光素子２１０では、図５（ｂ）に示すように、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））に比べて外部量子効率を大幅に改善される。
【００１６】
つまり、図６に示す特許文献１に開示の発光素子２１０では、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））で横方向に伝搬していた光Ｌが、凹凸部２１１ｂで散乱又は回折されることとなり、半導体素子の積層構造で発生した光が、積層構造における上部の半導体層の表面から、または積層構造の下方の基板裏面から効率的に取り出される結果、外部量子効率を大幅に向上できる。
【００１７】
具体的には、第１に、基板表面の凹凸部による光の散乱及び回折効果により、基板表面に対して上方側又は下方側へ向かう光束が多くなり、発光素子の発光面を正面から観察したときの輝度（＝正面輝度）を高めることができる。また、第２に、基板表面の凹凸部による光の散乱及び回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００８−１０８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、基板の表面に形成する凸凹形状は精度よく制御する必要があり、凸凹形状の制御が不十分である場合には、凸凹形状を形成した基板上に良好に半導体層を形成することができない。例えば、基板表面の凸凹構造は微細な構造であるために、基板表面にその精度が不十分な凹部や凸部が形成された状態で、基板上にＧａＮ層を成長させると、凸凹構造の凹部や凸部の周辺を完全にＧａＮ層で埋めることができず、ピットやボイドが発生する。
【００２０】
このようなボイドの発生により、ＧａＮの再成長時に、つまり、下層のＧａＮ層を形成した後に上層のＧａＮ層を形成する時に、クラックが発生しやすくなり、半導体素子におけるＧａＮの結晶性が低下してしまう。このため、発光効率（つまり、発光素子内部で光が発生する効率である内部量子効率）が下がり、発光素子からの光の取出効率である外部量子効率がかえって低下する。また、発光素子を構成する半導体層でのクラックの発生により、発光素子の信頼性も低下する。
【００２１】
なお、クラックの発生による半導体の結晶性の低下は発光ダイオードのような発光素子に限らず、他の半導体装置である受光素子や電子デバイスにも同様のことが言える。
【００２２】
また、凹部や凸部の形成不良は、ボイドの発生だけでなく、半導体層の成長が悪化して半導体層中に貫通転位などの結晶欠陥が発生したり、ウエハ面内で異常成長する領域が発生する問題を招くことにもなる。
【００２３】
ところで、基板の表面の凹凸部を形成する工程には、上記のように、基板の選択エッチングにエッチングマスクとして用いるレジストパターンを形成する工程が含まれており、このレジストパターンの形成工程では、レジスト膜に対する露光を、転写用マスク（以下、露光マスクともいう。）に対して、基板が載っているウエハステージを一定ピッチで移動させて繰り返う露光工程が含まれている。この露光工程では、隣接する露光領域の境界部分での多重露光により、多重露光された領域及びその付近のレジスト膜の現像後の、基板表面に凹凸部を形成するためのレジストパターンが形状不良となり、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまうという問題がある。
【００２４】
以下、図７〜図９を用いて具体的に説明する。
【００２５】
図７は、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示す図である。図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は転写用マスク（露光マスク）を示し、図８（ｂ）は隣接する露光領域を示している。また、図９は、サファイア基板の表面に凹凸部を形成する処理（図９（ａ）〜図９（ｆ））を工程順に示す図である。
【００２６】
まず、図９（ａ）に示すように、サファイア基板２１１上に所望の膜厚が得られるようにフォトレジストを塗布してレジスト膜２１２を形成する（処理Ｐ１）。この時使用するレジストは、エッチングにＲＩＥを使用するため、耐ドライエッチング性に優れたポジ型フォトレジストを使用する。
【００２７】
その後、予め準備工程（処理Ｐ２ａ）で準備した転写用マスク（露光マスク）２００を用いて、図９（ｂ）に示すように、レジスト膜２１２をＵＶ光により露光する処理を、露光マスク２００に対して、サファイア基板２１１を載せたウエハステージＳを移動させて繰り返し行い（処理Ｐ２）、図９（ｃ）に示すように、該レジスト膜２１２を現像してレジストマスク２１２ａを形成する（処理Ｐ３）。
【００２８】
その後、該レジストマスク２１２ａをエッチングマスクとして基板２１１をＲＩＥによりエッチングして、基板表面に複数の凸部２１１ａによる凹凸部２１１ｂを形成する（処理Ｐ４）。
【００２９】
その後、基板表面にバッファ層としてＡｌＮ膜２１３を形成した後（図９（ｅ））、該ＡｌＮ膜２１３上にアンドープＧａＮ層２１４ａ〜２１４ｃを形成し、さらにその上にｎ型ＧａＮ層２１５を形成して発光ダイオードの形成に用いる半導体基材（ＬＥＤテンプレート）を完成する（図９（ｆ））。なお、下層のアンドープＧａＮ層２１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層２１４ｂは、該下層のアンドープＧａＮ層２１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層２１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層２１４ａを埋め込むように形成され、上層のアンドープＧａＮ層２１４ｃは、中間のアンドープＧａＮ層２１４ｂ上にエピタキシャル成長により形成される。
【００３０】
ここで用いる露光マスク２００は、ガラス基板などの透光性基板上に所定パターンを有する遮光膜（例えばクロム膜）を形成してなるものであり、図８（ａ）に示すように、マスク周囲の遮光部２０１と、基板に形成される凸部に対応する円形遮光部２０３と、基板に形成される凹部に対応する光透過部２０２とを有している。
【００３１】
また、上記露光マスクを用いて繰り返し露光が行われた状態のレジスト膜２１２には、図８（ｂ）に示すように、露光領域２０７ａ及び２０７ｂが隣接して形成されており、露光領域のつなぎ目部分２０５付近では、過剰な露光により、基板表面の凸部に対応した本来の円形であるべき遮光部対応領域２０６の形状が歪んだ形状となっている。
【００３２】
なお、上記ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体に露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。
【００３３】
また、図８（ａ）に示される転写用マスクの露光領域（描画領域）は、数ｍｍ□から４０ｍｍ□程度であり、繰り返し露光することで、基板全体に基板表面の凹凸部に対応する露光パターンが形成される。なお、露光領域（描画領域）はマスク周囲の遮光部２０１に囲まれた領域である。
【００３４】
ここで、レジストにはポジ型を使用しているために、ウエハステージの移動のばらつきにより、露光ショット間に未露光部が発生する可能性があることから、露光ショットと露光ショットとは一部を重ねて露光する必要がある。
【００３５】
しかしながら、図８（ｂ）に示すように、結果的に露光ショット（露光領域）２０７ａ及び２０７ｂの繋ぎ目の領域には、多重露光される部分２０５が発生するため、露光が重なる領域及びその付近の凹凸レジストパターンが過剰な露光エネルギによる不良露光部２０６となってしまい、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまう。
【００３６】
なお、縮小投影型露光装置は、従来からＬＳＩ製造に対しても使われているが、ＬＳＩ製造ではチップとチップとの間にスクライブラインが存在し、そのラインに沿ってチップはダイシングされるため、露光ショットの繋ぎ目をスクライブラインと重ねることで、その領域のパターン形成不良はデバイス上問題にならなくなるが、発光素子に用いる半導体基材では、発光素子が配置されてチップ化される領域と、該半導体基材の基板に凹凸部を形成するための露光領域とは対応しておらず、基材に凹凸部を形成するための露光領域のつなぎ目を、ウエハをチップ化するためのスクライブラインに合わせることができないことは言うまでもない。
【００３７】
本発明は、上記のような問題点に鑑みてなされたものであり、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光に起因した現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した基板を含む半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を得ることを目的とする。
【課題を解決するための手段】
【００３８】
本発明に係る半導体基材の製造方法は、基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程とを含み、該レジストマスクを形成する工程は、該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用するものであり、そのことにより上記目的が達成される。
【００３９】
本発明は、上記半導体基材の製造方法において、前記基板上に前記半導体層をエピタキシャル成長させる工程は、該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含むことが好ましい。
【００４０】
本発明は、上記半導体基材の製造方法において、前記基板をエッチングする処理は、ドライエッチング処理であることが好ましい。
【００４１】
本発明は、上記半導体基材の製造方法において、前記露光はＵＶ露光であることが好ましい。
【００４２】
本発明は、上記半導体基材の製造方法において、前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものであることが好ましい。
【００４３】
本発明は、上記半導体基材の製造方法において、前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものであることが好ましい。
【００４４】
本発明は、上記半導体基材の製造方法において、前記遮光パターンの寸法を補正する際の補正量は、前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定されることが好ましい。
【００４５】
本発明は、上記半導体基材の製造方法において、前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、前記遮光パターンは、該遮光膜の平面パターンであることが好ましい。
【００４６】
本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンであることが好ましい。
【００４７】
本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５〜１０μｍの平面円形形状を有し、該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５〜１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
【００４８】
本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンであることが好ましい。
【００４９】
本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５〜１０μｍの平面帯状形状を有し、該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５〜１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
【００５０】
本発明に係る半導体装置は、半導体基材上に半導体素子を形成してなる半導体装置であって、該半導体基材は、上述した本発明に係る半導体基材の製造方法により得られた半導体基材であり、そのことにより上記目的が達成される。
【００５１】
本発明に係る電気機器は、半導体装置を備えた電気機器であって、該半導体装置は、上述した本発明に係る半導体装置であり、そのことにより上記目的が達成される。
【００５２】
次に本発明の作用について説明する。
【００５３】
本発明においては、基板全面にわたってレジスト膜に、基板の表面領域に形成すべき凹凸部に対応する遮光パターンを、露光マスクを移動させて繰り返し転写する際、レジストマスクにおける重なり合う露光領域及びその付近に位置するレジストパターンの変形を防止するために、重なり合う露光領域の積算露光エネルギに応じて遮光パターンのレイアウトを補正した転写用マスクを使用するので、基板表面に対して高精度な凹凸パターン加工が可能になり、外部量子効率の低下の防止及び半導体素子の信頼性の向上を図ることができる。
【００５４】
また、本発明では、転写用マスク（露光マスク）の遮光パターンを、基板上での隣接する露光領域の境界近傍での露光量増大に応じて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、凹凸フォトリソグラフィ処理及びドライエッチング時に製造工程の追加を伴うことはなく、製造コストの増加を防ぐことができる。
【発明の効果】
【００５５】
本発明によれば、基板の表面に凹凸部を形成するためのエッチングマスクを、レジスト膜のフォトリソグラフィ処理により形成する際、レジスト膜の隣接する露光領域でレジストパターンが変形するのを回避することができ、これによりフォトリソグラフィ処理の際に精度の高いレジスト膜の加工が可能になり、この結果、基板上にはエッチングマスクを精度よく形成することができ、引いてはこのようなエッチングマスクを用いて表面を凹凸形状に加工した基板を用いた発光素子での外部量子効率の低下を防止でき、また半導体素子としての信頼性の向上を図ることができる。
【００５６】
また、本発明では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材の絶縁性基板を説明する図であり、図１（ａ）は該絶縁性基板の断面構造を示し、図１（ｂ）は該絶縁性基板の表面の形状を示している。
【図２】図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。
【図３】図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）〜図３（ｆ））に示す断面図である。
【図４】図４は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）の遮光パターンを説明する図であり、転写用マスクにおけるドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量との関係を示している。
【図５】図５は、従来の発光素子の外部量子効率（発光素子で発生した光を素子外部に取り出す効率）を説明する図であり、従来の一般的な発光素子におけるもの（図５（ａ））、従来の改良型の発光素子におけるもの（図５（ｂ））での光伝搬経路を示している。
【図６】図６は、特許文献１に開示の半導体発光素子を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。
【図７】図７は、従来の技術を説明する図であり、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示している。
【図８】図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は露光マスクを示し、図８（ｂ）は隣接する露光領域を示している。
【図９】図９は、従来の半導体基材の製造方法を用いて、サファイア基板を含む半導体基材として、半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図９（ａ）〜図９（ｆ））に示す断面図である。
【発明を実施するための形態】
【００５８】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５９】
（実施形態１）
図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材における基板を説明する図であり、図１（ａ）は該基板の断面構造を示し、図１（ｂ）は該基板の表面の形状を示している。
【００６０】
図１に示す基板１１１は、例えばサファイアなどの絶縁性基板であり、その表面には、決められた平面形状および断面形状を有する凸部１１１ａが規則正しく配列されており、複数の凸部１１１ａにより基板の表面には凹凸部１１１ｂが形成されている。ここでは、複数の凸部１１１ａは、隣接する縦列では、凸部１１１ａの配置が縦列での凸部の配列ピッチの半分だけずれるよう配列されている。
【００６１】
図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。
【００６２】
図２に示す転写用マスク１００は、従来の半導体基材の製造方法で用いた転写用マスク２００と同様、ガラス基板などの光透性基板の表面に遮光膜としてクロムなどの金属膜を選択的に形成したものであるが、この実施形態１では、転写用マスクを、そのパターン転写領域の遮光膜の平面パターン（言い換えると遮光パターン）を、レジスト膜における、転写用マスクにおけるパターン転写領域に対応する露光領域が隣接する多重露光部分での露光エネルギに応じて補正した構成としている。
【００６３】
つまり、転写用マスク１００は、上記パターン転写領域を囲むようマスク周縁部に形成された周縁遮光部１０１と、該パターン転写領域内に複数配列され、基板に形成されるべき凸部に対応するよう形成された円形形状のドット状遮光部１０３および１０４と、パターン転写領域内の該ドット状遮光部以外の部分である光透過部１０２とを有している。
【００６４】
ここで、ドット状遮光部１０３は転写用マスクのパターン転写領域の中央部分に配置されており、ドット状遮光部１０４は転写用マスクのパターン転写領域の周縁に配置されている。
【００６５】
なお、本実施形態の半導体基材の製造方法においても、縮小投影型装置としては、従来技術で説明したものと同様のものを用いる。つまり、本実施形態においても、ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体（ウエハ全体）を露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。
【００６６】
従って、上記ドット状遮光部１０４に対応する、レジスト膜における遮光部対応ドット領域では、レジスト膜を形成したサファイア基板を転写用マスクに対して移動させて繰り返し露光する際の隣接する露光領域に照射される露光光の影響を受けるため、その露光量は、ドット状遮光部１０３に対応する、レジスト膜における遮光部対応ドット領域に比べて多くなる。
【００６７】
このため、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域での露光量の分布に応じてその形状を補正し、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域の断面および平面形状が、レジスト膜の現像後に、ドット状遮光部１０３に対応するレジスト膜の遮光部対応ドット領域の断面および平面形状と同一になるよう補正している。つまり、ドット状遮光部１０４は、ドット状遮光部１０３に対して、矢印で示す方向に平面形状を拡張した形状としている。
【００６８】
これは、転写用マスクにおける所定寸法のドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法（例えば直径）〔μｍ〕は、図４に示すグラフＬのように、レジスト膜の遮光部対応ドット領域での露光量（積算露光エネルギ〔ｍＪ／ｃｍ２〕）が増大するほど小さくなる傾向にあるためである。
【００６９】
つまり、図２に示す転写用マスク１００のように、露光ショットが重なる領域（多重露光部）の付近にあるドット状遮光部１０４を、露光ショットが重なる領域（多重露光部）から離れて位置しているドット状遮光部１０３に比べて、矢印の方向（転写用マスクの外側方向）に拡張した転写用マスクを使用することで、多重露光による過剰な露光エネルギに起因したレジストパターンの膜減りを防ぎ、フォトリソグラフィ処理後に所望のレジストパターンの寸法を得ることが可能になる。
【００７０】
従って、この実施形態では、転写マスクの遮光パターンの寸法を補正する際の補正量は、上記多重露光部での露光光の積算ドーズエネルギ（積算露光エネルギ〔ｍＪ／ｃｍ２〕）をパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定している。
【００７１】
次に半導体基材の製造方法について説明する。
【００７２】
図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）〜図３（ｆ））に示す断面図である。
【００７３】
まず、図３（ａ）に示すように、サファイア基板１１１の表面全体に、ディスペンス、ラミネートなどの手段によりポジ型フォトレジストを塗布してレジスト膜１１２を形成する。この時、レジストには感光剤、樹脂、有機溶剤などが含まれており、レジスト膜１１２は、０．５〜３０μｍ程度の膜厚になるよう形成する。
【００７４】
次に、図３（ｂ）に示すように、フォトリソグラフィ処理後に所望の寸法のレジストパターンを得るために、あらかじめ図２に示すように、転写用マスクとして、露光ショットの重なる領域付近のドット状遮光部１０４の形状を補正した転写用マスク１００を使用して、サファイア基板１１１の全体にわたって、レジスト膜１１２を３６５ｎｍ〜４３６ｎｍ程度の波長の光（ＵＶ光）で繰り返し露光する。つまり、サファイア基板１１１上のレジスト膜１１２に、縮小露光装置により転写用マスク１００の露光パターンを縮小投影して転写する処理を、縮小投影する領域を順次移動させて繰り返し行う。このとき、縮小投影する領域（縮小投影領域）の移動は、サファイア基板１１１を載せた縮小露光装置のウエハステージＳを転写マスク１００に対して移動させることにより行い、また、隣接する縮小投影領域は若干重なるように、投影時における縮小露光装置に対するサファイア基板の相対位置を決定する。
【００７５】
なお、転写用マスクの周辺ドット状遮光部での平面形状の補正量の算出には、図４に示されるような、転写用マスクのドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量（積算露光エネルギ）との関係を利用する。
【００７６】
次に、図３（ｃ）に示すように、露光したレジス膜１１２をアルカリ現像液又は有機溶剤などにより現像して、半導体基材の表面に形成すべき凹凸部のパターンに対応した凹凸レジストパターンを有するレジストマスクを形成する。
【００７７】
なお、レジスト膜１１２に形成する、転写用マスクのドット状遮光部に対応する凸部１１２ａの寸法は、０．５〜１０μｍ程度の径とする。
【００７８】
また、レジスト膜１１２に形成する、転写用マスクの遮光部に対応する凸部１１２ａの平面形状はドット状にかぎらず、ストライプ状でもよく、この場合は、転写用マスクのストライプ状遮光部に対応する凸部１１２ａは、０．５〜１０μｍ程度の幅を有するストライプ形状とする。この場合、転写用マスクにおける補正したストライプ状遮光パターン（ストライプ状遮光部の平面パターン）は、転写用マスクの周縁部に位置し、ストライプ幅０．５〜１０μｍの平面帯状形状を、図２に示す補正した円形形状の遮光パターンのように該転写用マスクの外側に拡張した形状とする。
【００７９】
次に、図３（ｄ）に示すように、サファイア基板１１１を、凹凸レジストパターンを有するレジスト膜をマスクとして、ＲＩＥによってドライエッチングし、サファイア基板の表面に、レジスト膜の凹凸レジストパターンに対応した凹凸部を形成する。なお、この凹凸部は、基板表面に形成された複数の凸部１１１ａにより形成されている。
【００８０】
次に、図３（ｅ）に示すように、スパッタリングにより、表面に凹凸部を形成したサファイア基板１１１上にＡｌＮ膜１１３をバッファ層として成膜する。
【００８１】
さらに、図３（ｆ）に示すように、ＭＯＣＶＤ装置により、アンドープＧａＮ１１４ａ〜１１４ｃを成長させ、さらにｎ型ＧａＮ層１１５を成長させて、ＬＥＤテンプレート１１０を完成する。
【００８２】
このとき、下層のアンドープＧａＮ層１１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層１１４ｂは、該下層のアンドープＧａＮ層１１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層１１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層１１４ａを埋め込むように形成され、上層のアンドープＧａＮ層１１４ｃは、中間のアンドープＧａＮ層１１４ｂ上にエピタキシャル成長により形成される。このように凹凸部を形成したサファイア基板上に半導体層を成長させる場合、３段階に分けてアンドープＧａＮ層を成長することで、上層に形成する半導体層が下地の結晶欠陥などを受け継ぐのを抑制することができる。
【００８３】
このように本実施形態１による半導体基材の製造方法では、転写用マスクとして、あらかじめ露光ショットの重なる領域付近に対応する遮光パターンの寸法を補正した転写用マスクを使用することで、露光ショットの重なる領域での過剰な露光エネルギによるレジストパターンの膜減りを防止することができ、寸法ばらつきの少ないレジスト加工が可能になる。
【００８４】
例えば、レジスト塗布膜厚２．０μｍ、波長３６５ｎｍの縮小投影型露光装置、ドット径１．５μｍの条件では、数から１０数％の寸法補正を、あらかじめ転写用マスクの遮光膜のパターンに対して行うことで、フォトリソグラフィ処理後の寸法ばらつきを従来の５０％以下に低減できる。
【００８５】
また、本実施形態１では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
【００８６】
なお、上記実施形態では特に説明していないが、本実施形態１の半導体基材を用いた発光ダイオードは、照明機器の光源として用いたり、液晶表示装置のバックライトとして用いたりすることができ、また、上記半導体基材のように基板の表面を凸凹に加工した半導体基材を用いた半導体装置は、種々の電気機器に搭載されるものである。
【００８７】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８８】
本発明は、半導体基材の製造方法およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器の分野において、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光による現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を提供することができる。
【符号の説明】
【００８９】
１００ 転写用マスク（露光マスク）
１０１ 周縁遮光部
１０２ 光透過部
１０３、１０４ ドット状遮光部
１１１ サファイア基板
１１１ａ 凸部
１１１ｂ 凸凹部
１１２ ポジ型フォトレジスト
１１２ａ レジスト凸部
１１３ ＡｌＮ（バッファ層）
１１４ａ〜１１４ｃ アンドープＧａＮ層
１１５ ｎ型ＧａＮ層
２０５ 露光ショットの繋ぎ目（多重露光領域）
２０６ 遮光部対応ドット領域（形成不良部）
２０７ａ、２０７ｂ 露光ショット（露光領域）
【特許請求の範囲】
【請求項１】
基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、
該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、
該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程と
を含み、
該レジストマスクを形成する工程は、
該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用する、半導体基材の製造方法。
【請求項２】
請求項１に記載の半導体基材の製造方法において、
前記基板上に前記半導体層をエピタキシャル成長させる工程は、
該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含む、半導体基材の製造方法。
【請求項３】
請求項１に記載の半導体基材の製造方法において、
前記基板をエッチングする処理は、ドライエッチング処理である、半導体基材の製造方法。
【請求項４】
請求項１に記載の半導体基材の製造方法において、
前記露光はＵＶ露光である、半導体基材の製造方法。
【請求項５】
請求項４に記載の半導体基材の製造方法において、
前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものである、半導体基材の製造方法。
【請求項６】
請求項１に記載の半導体基材の製造方法において、
前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものである、半導体基材の製造方法。
【請求項７】
請求項１に記載に半導体基材の製造方法において、
前記遮光パターンの寸法を補正する際の補正量は、
前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定される、半導体基材の製造方法。
【請求項８】
請求項７に記載の半導体基材の製造方法において、
前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、
前記遮光パターンは、該遮光膜の平面パターンである、半導体基材の製造方法。
【請求項９】
請求項８に記載の半導体基材の製造方法において、
前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンである、半導体基材の製造方法。
【請求項１０】
請求項９に記載の半導体基材の製造方法において、
前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５〜１０μｍの平面円形形状を有し、
該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５〜１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
【請求項１１】
請求項７に記載の半導体基材の製造方法において、
前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンである、半導体基材の製造方法。
【請求項１２】
請求項１１に記載の半導体基材の製造方法において、
前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５〜１０μｍの平面帯状形状を有し、
該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５〜１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
【請求項１３】
半導体基材上に半導体素子を形成してなる半導体装置であって、
該半導体基材は、請求項１ないし請求項１２のいずれかに記載の半導体基材の製造方法により得られた半導体基材である、半導体装置。
【請求項１４】
半導体装置を備えた電気機器であって、
該半導体装置は、請求項１３に記載の半導体装置である、電気機器。
【請求項１】
基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、
該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、
該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程と
を含み、
該レジストマスクを形成する工程は、
該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用する、半導体基材の製造方法。
【請求項２】
請求項１に記載の半導体基材の製造方法において、
前記基板上に前記半導体層をエピタキシャル成長させる工程は、
該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含む、半導体基材の製造方法。
【請求項３】
請求項１に記載の半導体基材の製造方法において、
前記基板をエッチングする処理は、ドライエッチング処理である、半導体基材の製造方法。
【請求項４】
請求項１に記載の半導体基材の製造方法において、
前記露光はＵＶ露光である、半導体基材の製造方法。
【請求項５】
請求項４に記載の半導体基材の製造方法において、
前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものである、半導体基材の製造方法。
【請求項６】
請求項１に記載の半導体基材の製造方法において、
前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものである、半導体基材の製造方法。
【請求項７】
請求項１に記載に半導体基材の製造方法において、
前記遮光パターンの寸法を補正する際の補正量は、
前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定される、半導体基材の製造方法。
【請求項８】
請求項７に記載の半導体基材の製造方法において、
前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、
前記遮光パターンは、該遮光膜の平面パターンである、半導体基材の製造方法。
【請求項９】
請求項８に記載の半導体基材の製造方法において、
前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンである、半導体基材の製造方法。
【請求項１０】
請求項９に記載の半導体基材の製造方法において、
前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５〜１０μｍの平面円形形状を有し、
該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５〜１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
【請求項１１】
請求項７に記載の半導体基材の製造方法において、
前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンである、半導体基材の製造方法。
【請求項１２】
請求項１１に記載の半導体基材の製造方法において、
前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５〜１０μｍの平面帯状形状を有し、
該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５〜１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
【請求項１３】
半導体基材上に半導体素子を形成してなる半導体装置であって、
該半導体基材は、請求項１ないし請求項１２のいずれかに記載の半導体基材の製造方法により得られた半導体基材である、半導体装置。
【請求項１４】
半導体装置を備えた電気機器であって、
該半導体装置は、請求項１３に記載の半導体装置である、電気機器。
【図１】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図８】
【図９】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図８】
【図９】
【公開番号】特開２０１２−６４９０２（Ｐ２０１２−６４９０２Ａ）
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願番号】特願２０１０−２１０１６９（Ｐ２０１０−２１０１６９）
【出願日】平成２２年９月１７日（２０１０．９．１７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願日】平成２２年９月１７日（２０１０．９．１７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]