半導体装置、高周波回路、および高周波電力増幅装置
【課題】マルチバンド又はマルチモードに適した半導体装置、高周波回路を提供する。
【解決手段】半導体基板３０１上に電界効果型トランジスタを形成してなる半導体装置であって、電界効果型トランジスタのソース電極およびドレイン電極としてのオーミック電極５０１ａ、５０１ｂと、前記オーミック電極５０１ａ、５０１ｂに挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としてのショットキー電極６０１ａ、６０１ｃと、ショットキー電極６０１ａ、６０１ｃに挟まれた位置に設けられたショットキー電極６０１ｂとを備え、ショットキー電極６０１ｂが接地されている。
【解決手段】半導体基板３０１上に電界効果型トランジスタを形成してなる半導体装置であって、電界効果型トランジスタのソース電極およびドレイン電極としてのオーミック電極５０１ａ、５０１ｂと、前記オーミック電極５０１ａ、５０１ｂに挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としてのショットキー電極６０１ａ、６０１ｃと、ショットキー電極６０１ａ、６０１ｃに挟まれた位置に設けられたショットキー電極６０１ｂとを備え、ショットキー電極６０１ｂが接地されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等に用いられる信号の切り替えを行うスイッチ回路及び高周波電力増幅装置の技術、さらに詳しくは半導体装置、高周波回路、高周波電力増幅装置に関する。
【背景技術】
【０００２】
近年、携帯電話のマルチバンド化、マルチモード化が進み、電界効果トランジスタ（ＦＥＴ）を用いた高周波スイッチの更なる高性能化（低損失）が求められている。しかし、ＦＥＴを用いた高周波スイッチは大電力入力時にアイソレーション（素子間分離）特性が劣化するという短所を有しており、これを改善するために複数のＦＥＴを直列に接続する方法が用いられている。そこで、マルチゲート構造により、アイソレーション特性を向上させたスイッチ回路が提案されている（例えば特許文献１）。
【０００３】
図１４は、特許文献１に記載されたスイッチ回路の構成を示した図である。
図１４に示す従来のスイッチ回路は、送信側端子Ｔｘとコモン端子ＣＯＭとの間に接続されたスイッチトランジスタＱ１と、コモン端子ＣＯＭと受信側端子Ｒｘとの間に接続されたスイッチトランジスタＱ２とからなる。ここで、送信側端子Ｔｘは図外のパワーアンプの出力端子に接続され、コモン端子ＣＯＭは図外のアンテナに接続され、受信側端子Ｒｘは図外の受信系回路の入力端子に接続される。
【０００４】
スイッチトランジスタＱ１、Ｑ２としてはディプレッション型のＨＥＭＴが用いられ、それぞれ１つのチャネルに対応して３つのゲート電極が形成されたトリプルゲートの素子として構成されている。
【０００５】
このトリプルゲート構造により、隣接するゲート領域間にソース電極やドレイン電極を設ける領域がない分だけチャネルが短くなり、またソース抵抗とドレイン抵抗がない分だけオン抵抗Ｒｏｎを小さくすることができ、挿入損失を低減することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２０２８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術のスイッチ回路を構成するスイッチトランジスタＱ１、Ｑ２をオフにする場合は、マルチゲート直下の空乏層容量が直列に接続される構造である。このため、オフ経路のインピーダンスを小さくすることができず、オフ経路の両端のアイソレーションが不十分であるという問題がある。
【０００８】
また、従来技術のスイッチ回路を、マルチバンド、マルチモード電力増幅器の負荷回路において、バンドまたはモードに応じて伝送線路を選択する伝送線路選択用回路として用いた場合、従来のスイッチ回路は、負荷インピーダンスを変換することができないため、電力増幅器の効率特性が劣化してしまう問題がある。よって、従来のスイッチ回路は、マルチバンド化、マルチモード化に適してないと言える。
【０００９】
本発明は前記問題点に鑑みてなされたものであり、空乏層容量が直列接続のみでありアイソレーションが不十分であること、および負荷インピーダンス変換を施すことができないことを解決するものである。
【００１０】
すなわち、マルチゲートＦＥＴを用いて構成され、良好なアイソレーション特性を実現することができると共に、電力増幅器の負荷回路における伝送線路選択回路として用いた場合にも負荷インピーダンスを適切に変換することができる半導体装置、および前記半導体装置を用いた高周波回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した問題を解決するために、本発明の半導体装置は、半導体基板上に電界効果型トランジスタを形成してなる半導体装置であって、前記電界効果型トランジスタのソース電極およびドレイン電極としての第１オーミック電極および第２オーミック電極と、前記第１オーミック電極および第２オーミック電極に挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としての第１ショットキー電極および第２ショットキー電極と、前記第１ショットキー電極および第２ショットキー電極に挟まれた位置に設けられた第３ショットキー電極とを備え、前記第３ショットキー電極が接地されている。
【００１２】
また、前記第１ショットキー電極と第２ショットキー電極とが接続されていてもよい。
また、前記第３ショットキー電極直下に注入ドープ層が形成されていてもよい。
【００１３】
本発明の高周波回路は、高周波信号を増幅することにより増幅信号を出力する増幅回路と、前記増幅回路の出力に第１端が接続された容量と、複数の前記半導体装置とを備え、複数の前記半導体装置それぞれの第１オーミック電極が前記容量の第２端に接続されている。
【００１４】
前記高周波回路は、さらに、前記増幅信号の所定の特性量を検出する検出部と、複数の前記半導体装置に形成された前記電界効果型トランジスタのうち、前記検出部にて検出された特性量に応じた１つを導通させ、他を遮断させる制御部とを備えてもよい。
【００１５】
前記検出部は、前記所定の特性量として、前記増幅信号の周波数、平均電力、およびピーク電力のいずれかを検出してもよい。
【００１６】
前記高周波回路は、さらに、前記検出部で検出された前記増幅信号の平均電力またはピーク電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備えてもよく、さらに前記検出部で検出された前記増幅信号の平均電力またはピーク電力に応じた電源電圧を前記増幅回路に供給する電源回路を備えてもよい。
【００１７】
また、本発明は、前記高周波回路における、前記電界効果型トランジスタと、前記増幅回路の少なくとも一部とが、１つの半導体基板上に形成された高周波電力増幅装置として実現することもできる。
【発明の効果】
【００１８】
本発明によれば、従来の課題である、オフ容量が直列接続のみでありアイソレーションが不十分であること、および負荷インピーダンス変換を施すことができないことを解決することができ、マルチバンド、マルチモードに適した半導体装置、及び高周波電力増幅器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る半導体装置の断面図
【図２】本発明の実施の形態１に係る半導体装置の等価回路図
【図３】（ａ）本発明の実施の形態１、従来技術におけるスイッチ回路の入力インピーダンスを比較した図、（ｂ）本発明の実施の形態１、従来技術におけるスイッチ回路のアイソレーションを比較した図
【図４】本発明の実施の形態２に係る高周波回路の構成例を示すブロック図
【図５】本発明の実施の形態３に係る半導体装置の断面図
【図６】本発明の実施の形態４に係る高周波回路の構成例を示すブロック図
【図７】本発明の実施の形態４、従来技術における増幅回路１０のＰＡＥを比較した図
【図８】本発明の実施の形態５に係る高周波回路の構成例を示すブロック図
【図９】本発明の実施の形態６に係る高周波回路の構成例を示すブロック図
【図１０】本発明の実施の形態７に係る高周波回路の構成例を示すブロック図
【図１１】（ａ）増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図、（ｂ）増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図
【図１２】（ａ）図１１（ｂ）に示す増幅信号を生成する場合の電力効率を表す特性図、（ｂ）図１１（ａ）に示す増幅信号を生成する場合の電力効率を表す特性図、（ｃ）線形動作範囲ＲＬＮをピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させた場合の電力効率を表す特性図
【図１３】本発明の実施の形態８に係る高周波回路の構成例を示すブロック図
【図１４】特許文献１に開示されたスイッチ回路の構成を示した図
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本発明に係る各実施の形態について説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付すものとする。また、以下に記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は以下に記述される数字に限定されるものではない。さらに、以下の各実施の形態における構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【００２１】
また、以下の各実施の形態における各構成要素は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成要素は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成要素は、ハードウェアを用いても構成可能である。
【００２２】
［実施の形態１］
実施の形態１では、アイソレーション向上に適した半導体装置を例に挙げて説明する。
【００２３】
図１は本発明の実施の形態１に係る半導体装置としてのＭＥＳＦＥＴ（ＭＥｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を示す図である。図１において、本実施の形態に係る半導体装置は、キャップ層１０１、チャネル層２０１、半導体基板３０１、空乏層４０１ａ〜４０１ｃ、オーミック電極５０１ａ〜５０１ｂ、ショットキー電極６０１ａ〜６０１ｃ、バイアス端子７０１、８０１、８０２、ゲート端子抵抗９０１ａ、９０１ｃを含む。
【００２４】
図１に示すように半導体基板３０１の上にチャネル層２０１、キャップ層１０１が形成された構造である。また、キャップ層１０１の上にはソースおよびドレイン用のオーミック電極５０１ａ、５０１ｂ、ゲート用のショットキー電極６０１ａ〜６０１ｃが形成されている。
【００２５】
図１に示すマルチゲート構造のＦＥＴは、従来技術においてはショットキー電極６０１ａ〜６０１ｃに同じ電位を与えて使用されるが、本発明においては２つのショットキー電極６０１ａ、６０１ｃに挟まれたショットキー電極６０１ｂを接地して動作させる。
【００２６】
実際に使用する場合にはバイアス端子８０１から高周波信号を入力し、バイアス端子８０２から高周波信号を取り出す。
【００２７】
スイッチをオン動作（バイアス端子８０１、８０２間を導通）させる場合は、ソースおよびドレインとして使用するバイアス端子８０１、８０２に直流電圧０Ｖを印加し、かつゲートとして使用するショットキー電極６０１ａ、６０１ｃにバイアス端子７０１から直流電圧０．５Ｖを印加し、空乏層４０１ａ、空乏層４０１ｃを小さくし、高周波信号を通過させる。
【００２８】
それに対して、スイッチをオフ動作（バイアス端子８０１、８０２間を遮断）させる場合は、ソースおよびドレインとして使用するバイアス端子８０１、８０２に直流電圧０Ｖを印加し、かつゲートとして使用するショットキー電極６０１ａ、６０１ｃに直流電圧−３Ｖを印加し、空乏層４０１ａ、空乏層４０１ｃの幅を大きくし高周波信号を通過させないようにする。また、接地させているショットキー電極６０１ｂの下部には拡散電位により維持される空乏層４０１ｂが形成されている。
【００２９】
図２を用いて、図１の半導体装置のアイソレーション特性が、従来技術の使い方をした場合と比べて改善する原理を説明する。ここで、従来技術の使い方とは、ショットキー電極６０１ｂを接地せず、ショットキー電極６０１ａ〜６０１ｃに同じ電位を与える使い方を言う。
【００３０】
図２は、図１の半導体装置の等価回路図としての、入力端子２０、出力端子２１−１、伝送線路４０−１を有する一入力一出力型スイッチ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）回路である。これに対して、従来技術による等価回路は、たとえば図１４のＱ１またはＱ２で表される。
【００３１】
図１のショットキー電極６０１ａ、６０１ｃをゲートとして使用するため、スイッチトランジスタＴｒ１−１、Ｔｒ２−１による２段構成となり、スイッチトランジスタＴｒ１−１、Ｔｒ２−１のゲートにゲート抵抗Ｒｇ１−１、Ｒｇ２−１を接続し、バイアス端子７０１と接続される。
【００３２】
ショットキー電極６０１ｂを接地しているためショットキー電極６０１ｂの直下に空乏層が形成される。この空乏層を容量で表現すると、図２に示すようにＴｒ１−１、Ｔｒ２−１の間に空乏層容量８１−１が配置された等価回路となる。
【００３３】
スイッチトランジスタＴｒ１−１、Ｔｒ２−１は、オンの場合は抵抗成分、オフの場合は容量成分として表現される。アイソレーションはスイッチオフ時の特性であるため、スイッチトランジスタＴｒ１−１、Ｔｒ２−１を容量として考える。なお、オフ時の容量成分（オフ容量）は、使用するスイッチトランジスタのデバイスサイズに依存した定数である。ここでは、一例としてスイッチトランジスタ一つあたりオフ容量０．５ｐＦ程度とするがこれに限定されるものではない。
【００３４】
図３（ａ）、図３（ｂ）に、従来技術によるアイソレーションと本発明によるアイソレーションとを計算し比較した結果を示す。計算条件としては、オフ容量０．５ｐＦとし、高周波信号の周波数は１００ＭＨｚから１０ＧＨｚである。
【００３５】
図３（ａ）は、本発明（図２の等価回路）および従来技術のそれぞれのインピーダンス特性を示すチャートであり、図３（ｂ）は、本発明（図２の等価回路）および従来技術のそれぞれのアイソレーション特性を示すグラフである。
【００３６】
図３（ａ）において、入力信号の周波数が２ＭＨｚのとき、従来技術の入力インピーダンスｍ３は５０．０−ｊ４５３．９Ω、本発明の入力インピーダンスｍ４は５．８−ｊ２００．３Ωとなる。この差は、本発明においては接地容量が存在する分だけ、インピーダンスが低い方へ回るためである。
【００３７】
また、図３（ｂ）において、入力信号の周波数が２ＭＨｚのとき、従来技術のアイソレーションｍ２は１３．３ｄＢ、本発明のアイソレーションｍ１は１５．６ｄＢとなり２ｄＢ以上改善する。
【００３８】
また、図２における空乏層容量８１−１（図１における空乏層４０１ｂの容量）は、バイアス端子７０１に印加されるバイアス電圧の値によって、変化させることができる。これはショットキー障壁における空乏層幅はバイアス電圧によって変化するためである。
【００３９】
以上のように、実施の形態１によれば、ショットキー電極６０１ｂを接地することにより、接地電位に応じて形成される可変の空乏層容量により、入力インピーダンスを小さくすることができ、アイソレーションを改善することができる。したがって、実施の形態１によればマルチバンド化、マルチモード化に適した半導体装置を提供することができる。
【００４０】
［実施の形態２］
図４は、本発明の実施の形態２に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図２に示した実施の形態１に係る高周波回路に対し、２つ以上の経路をもつ点で異なる。具体的にはバイアス端子７０１が制御部７０に置き換えられる点、伝送線路４０−２〜４０−ｎ（ｎは２以上の整数）、空乏層容量８１−２〜８１−ｎ、及び出力端子２１−２〜２１−ｎがさらに設けられる点が異なる。
【００４１】
また、図４における点線で囲んでいる部分（例えば、Ｔｒ１−１、Ｔｒ２−１、及び８１−１からなるトランジスタ回路５１−１）は半導体基板上に形成される。以下、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、および当該構成の効果については説明を省略する。
【００４２】
本実施の形態に係る高周波回路は１入力ｎ出力のＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）動作を行うスイッチ回路である。各スイッチトランジスタ回路Ｔｒ１−１〜Ｔｒ１−ｎ、Ｔｒ２−１〜Ｔｒ２−ｎは制御部７０からの制御信号に基づいてスイッチング動作を行うことによって、第１〜第ｎ経路の中からいずれか１つの経路を導通（オン）させるとともに他の経路を遮断（オフ）させ、伝送線路４０−１〜４０−ｎの中からいずれか１つの伝送線路を選択する。
【００４３】
以上のような実施の形態２によれば、伝送線路の数が増加するので、伝送される信号の種類数を増やすことができる。このため、実施の形態２に係る高周波回路は、用いられる高周波信号の種類数が多いマルチバンド対応の携帯電話等に関して、特に有益である。
【００４４】
［実施の形態３］
実施の形態３では、アイソレーション向上に適した半導体装置を例に挙げて説明する。
【００４５】
図５は、本発明の実施の形態３に係る半導体装置（ＭＥＳＦＥＴ）を示す図である。本実施の形態に係る半導体装置は、図１に示した実施の形態１に係る半導体装置に対し、注入ドープ層を持つ点で異なる。具体的には注入ドープ層１００１がショットキー電極６０１ｂの下部に形成されている。以下、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、および当該構成の効果については説明を省略する。
【００４６】
注入ドープ層１００１を形成することにより、ショットキー電極６０１ｂ下部に形成される空乏層４０１ｂの幅が実施の形態１の場合とは異なる。つまり、注入ドープ層１００１を形成する幅によって空乏層４０１ｂの幅を制御することで、実施の形態１における図２の空乏層容量８１−１（空乏層４０１ｂの容量）を変化させることができるので、アイソレーション特性設計の自由度が向上する。
【００４７】
以上のような実施の形態３によれば、アイソレーション特性の自由度が向上し、マルチバンド化、マルチモード化に適した半導体装置を提供できる。
【００４８】
［実施の形態４］
実施の形態４では、マルチバンド化に適した高周波回路を例に挙げて説明する。
【００４９】
図６は、本発明の実施の形態４に関わる。本実施の形態４に係わる高周波回路は、図４に示した実施の形態２に係る高周波回路に対し、増幅回路を有することが異なる。
【００５０】
具体的には、周波数検出部６０が制御部７０と接続される点、伝送線路４０−１、４０−２とスイッチトランジスタＴｒ１−１、Ｔｒ１−２とに電位固定用抵抗Ｒ１−１〜Ｒ１−２、Ｒ２−１〜Ｒ２−２が接続される点、入力端子２０の後ろに増幅回路１０および電源回路９２が接続される点、増幅回路１０の後ろにスイッチ入力側ＤＣカット容量３０、伝送線路４０−１、４０−２に各々出力側ＤＣカット容量９０−１、９０−２が配置さている点が異なる。以下、実施の形態２と異なる点を中心に説明する。実施の形態２と同等の構成、および当該構成の効果については説明を省略する。
【００５１】
図６の例では、高周波信号の周波数は２種類あるとし、周波数ｆ１の高周波信号をＳ１とし、周波数ｆ２の高周波信号をＳ２としている。なお、周波数ｆ１と周波数ｆ２は典型的には異なっており、例えばｆ１＜ｆ２とする。具体例として、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）バンドＩＩＩを包含する１７１０〜１７８５ＭＨｚをｆ１とし、ＵＭＴＳバンドＩを包含する１９１０〜１９８０ＭＨｚをｆ２とすることが挙げられるが、これに限定されるものではない。また図６の例では、高周波信号の周波数に応じて伝送線路を選択するものとし、高周波信号Ｓ１が通過する伝送線路を４０−１とし、高周波信号Ｓ２が通過する伝送線路を４０−２としている。
【００５２】
また図６の例では、伝送線路４０−１が選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺ１とし、伝送線路４０−２が選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺ２としている。
【００５３】
増幅回路１０は、増幅素子を含む最終段の増幅回路であり、入力端子２０に入力された高周波信号を電力増幅し、増幅信号を出力する。スイッチ入力側ＤＣカット容量３０は、増幅回路１０の出力と接続される。スイッチ入力側ＤＣカット容量３０の出力は、スイッチ回路と接続される。
【００５４】
スイッチトランジスタＴｒ１−１及びＴｒ２−１は、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。同様に、スイッチトランジスタＴｒ１−２及びＴｒ２−２は、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。
【００５５】
周波数検出部６０は、増幅回路１０から出力される増幅信号の周波数を検出する。ここでは一例として、周波数検出部６０は、高周波信号Ｓ１に基づく増幅信号が出力された場合に周波数ｆ１を検出し、高周波信号Ｓ２に基づく増幅信号が出力された場合に周波数ｆ２を検出する。
【００５６】
制御部７０は、周波数検出部６０で検出された周波数に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００５７】
具体的には、周波数ｆ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオフ信号を出力する。この場合、高周波信号Ｓ１に基づく増幅信号は、スイッチ入力側ＤＣカット容量を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００５８】
同様に周波数ｆ２が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力する。この場合、高周波信号Ｓ２に基づく増幅信号は、スイッチ入力側ＤＣカット容量を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００５９】
空乏層容量８１−１は先述したようにショットキー電極下部の空乏層により形成され、オフ経路のアイソレーション向上に寄与する。オフ経路のアイソレーション向上はオン経路における信号損失を小さくするため、増幅回路の良好な効率を得ることができる。
【００６０】
また、さらに高周波回路におけるキャパシタンスはインピーダンス変換に寄与できるため、周波数ｆ１において、負荷インピーダンスＺ１を増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換する。同様に空乏層容量８１−２は、周波数ｆ２において、負荷インピーダンスＺ２を、増幅回路より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換する。
【００６１】
以下、本発明のインピーダンス変換に係る動作原理を説明する。よく知られているように、増幅回路１０の効率を最適化するためには、増幅信号の周波数や平均電力等の各条件において入力および出力のインピーダンス整合をそれぞれ合わせ込むことが必要である。このため、最適負荷インピーダンス（Ｔａｒｇｅｔ Ｉｍｐｅｄａｎｃｅ）は一意に決定される。このため、マルチバンド化に適した高周波回路を実現するためには、負荷インピーダンスを、増幅信号の周波数バンド毎に最適化して最適負荷インピーダンスに近づけることが必要となる。
【００６２】
よって、本実施の形態では、各伝送線路に一つずつインピーダンス変換用の空乏層容量８１−１、８１−２を導入し、増幅信号の周波数バンド毎に負荷インピーダンスを最適化する。
【００６３】
初めに、伝送線路４０−１が選択された場合の負荷インピーダンスＺ１について論じる。スイッチトランジスタＴｒ１−１、Ｔｒ２−１、Ｔｒ１−２、Ｔｒ２−２は、オンの場合は抵抗成分、オフの場合は容量成分として表現される。伝送線路４０−１が選択された場合（スイッチトランジスタＴｒ１−１及びＴｒ２−１がオン、スイッチトランジスタＴｒ１−２及びＴｒ２−２がオフの場合）、スイッチトランジスタＴｒ１−１及びＴｒ２−１は抵抗成分で表現され、スイッチトランジスタＴｒ１−２及びＴｒ２−２は容量成分で表現される。なお、オン時の抵抗成分（オン抵抗）、オフ時の容量成分（オフ容量）は、使用するスイッチトランジスタのデバイスサイズに依存した定数である。ここでは一例として、スイッチトランジスタ一つあたり、オン抵抗０．８Ω、オフ容量０．５ｐＦ程度とするがこれに限定されるものではない。
【００６４】
負荷インピーダンスＺ１は、空乏層容量８１−１により、周波数ｆ１において増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換される。
【００６５】
次に、伝送線路４０−２が選択された場合の負荷インピーダンスＺ２について論じる。伝送線路４０−２が選択された場合（スイッチトランジスタＴｒ１−１及びＴｒ２−１がオフ、スイッチトランジスタＴｒ１−２及びＴｒ２−２がオンの場合）、スイッチトランジスタＴｒ１−１及びＴｒ２−１は容量成分で表現され、スイッチトランジスタＴｒ１−２及びＴｒ２−２は抵抗成分で表現される。そして、このような状態において、負荷インピーダンスＺ２は、空乏層容量８１−２により、周波数ｆ２において増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換される。
【００６６】
次に、実施の形態４における増幅回路１０（図６）の電力付加効率（ＰＡＥ：Ｐｏｗｅｒ Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ）と従来技術による増幅回路１０のＰＡＥとを比較してみる。ここで比較する従来技術とは、図６のトランジスタ回路５１−１、５１−２を構成するＭＥＳＦＥＴを従来の使い方で、センタのショットキー電極を接地せず、全てのショットキー電極に同じ電位を与えて使う場合を言う。
【００６７】
図７は、実施の形態４、従来技術における増幅回路１０のＰＡＥを比較した図である。図７においては、空乏層容量により、増幅回路１０からの出力電力（Ｐｏｕｔ）が１２ｄＢｍの際に最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換できるものとする。また、図７における周波数バンドは２ＧＨｚである。
【００６８】
図７から分かるように、実施の形態４でのＰＡＥは、従来技術でのＰＡＥ（ここでは仮の値として４７％と仮定）と比較して、Ｐｏｕｔ＝１２ｄＢｍ、２６ｄＢｍ両方において改善する。Ｐｏｕｔ＝１２ｄＢｍにおけるＰＡＥは負荷インピーダンスのチューニングを行っているため、３％と大きく改善する。また、空乏層容量によるアイソレーション改善の効果により、Ｐｏｕｔ＝１２、２６ｄＢｍにおいてＰＡＥが各々１％ずつ改善する。
【００６９】
以上のように、実施の形態４によれば、空乏層容量８１−１及び８１−２によって、オフ経路アイソレーションが改善できると共に増幅信号の周波数毎（つまり選択された伝送線路毎）に、負荷インピーダンスを最適化する。
【００７０】
したがって、異なる無線周波数帯に対応するマルチバンド携帯電話等に実施の形態４に係る高周波回路を用いた場合でも、変化する使用周波数帯に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を周波数毎に個別に最適化することができる。このように、実施の形態４によれば、マルチバンド化に適した高周波回路を提供することができる。
【００７１】
［実施の形態５］
図８は本実施の形態５に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、３つ以上の経路をもつ点で異なる。具体的には、伝送線路４０−１〜４０−ｎ、空乏層容量８１−１〜８１−ｎ、及び出力端子２１−１〜２１−ｎ（ｎはいずれも３以上の整数）が設けられる点、高周波信号の周波数がｎ種類あるとし、周波数ｆｎの高周波信号をＳｎとしている点、伝送線路４０−ｎが選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺｎとしている点が異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００７２】
本実施の形態に係る高周波回路は１入力ｎ出力のＳＰｎＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ ｎ Ｔｈｒｏｗ）動作を行うスイッチ回路である。制御部７０からの制御信号に基づいてスイッチング動作を行うことによって、伝送線路４０−１〜４０−ｎの中からいずれか１つの経路を導通（オン）させるとともに他の経路を遮断（オフ）させ、伝送線路４０−１〜４０−ｎの中からいずれか１つの伝送線路を選択する。スイッチトランジスタＴｒ１−ｎ及びＴｒ２−ｎは、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。
【００７３】
制御部７０は、周波数検出部６０で検出された周波数に基づいて、伝送線路の選択情報を表す制御信号を生成し、スイッチトランジスタへ出力する。例えば、周波数検出部６０で周波数ｆ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１〜Ｔｒ２−１にオン信号を出力し、その他のスイッチトランジスタオフ信号を出力する。空乏層容量８１−ｎは、周波数ｆｎにおいて、負荷インピーダンスＺｎを、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００７４】
以上のような実施の形態５によれば、経路（伝送線路）の数が増加するので、負荷インピーダンスの最適化が可能な増幅信号の周波数の種類数を増やすことができる。このため、実施の形態５に係る高周波回路は、高周波信号の種類数が多いマルチバンド対応の携帯電話等に対し、特に有益である。
【００７５】
［実施の形態６］
図９は本発明の実施の形態６に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、周波数検出部６０が電力検出部６１に置き換えられ、伝送線路が増幅信号の平均電力に応じて選択される点で異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００７６】
電力検出部６１は、増幅回路１０から出力される増幅信号の平均電力を検出する。図９の例では、高周波信号の平均電力は２種類あるとし、平均電力Ｐ１の高周波信号をＳ１とし、平均電力Ｐ２の高周波信号をＳ２としている。なお、平均電力Ｐ１と平均電力Ｐ２は典型的には異なっており、例えばＰ１＜Ｐ２とする。また図９の例では、制御部７０は、高周波信号の平均電力に応じて伝送線路を選択するものとし、高周波信号Ｓ１が通過する伝送線路を４０−１とし、高周波信号Ｓ２が通過する伝送線路を４０−２としている。
【００７７】
電力検出部６１は、増幅回路１０が出力する増幅信号の平均電力を検出する。ここでは一例として、電力検出部６１は、高周波信号Ｓ１が出力された場合に平均電力Ｐ１を検出し、高周波信号Ｓ２が出力された場合に平均電力Ｐ２を検出する。
【００７８】
制御部７０は、電力検出部６１で検出された平均電力に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００７９】
具体的には、電力検出部６１で平均電力Ｐ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオフ信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオンし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオフする。
【００８０】
この場合、増幅回路１０で増幅された高周波信号Ｓ１は、スイッチ入力側ＤＣカット容量３０を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００８１】
同様に、電力検出部６１で平均電力Ｐ２が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオン信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオフし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオンする。
【００８２】
この場合、増幅回路１０で増幅された高周波信号Ｓ２は、スイッチ入力側ＤＣカット容量３０を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００８３】
空乏層容量８１−１は、平均電力Ｐ１において、負荷インピーダンスＺ１を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。同様に、空乏層容量８１−２は、平均電力Ｐ２において、負荷インピーダンスＺ２を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００８４】
以上のように、実施の形態６によれば、空乏層容量８１−１及び８１−２によって、増幅信号の平均電力毎に、負荷インピーダンスを最適化する。したがって、複数種類の通信モードに対応するマルチモード携帯電話等に実施の形態６に係る高周波回路を用いた場合でも、異なる通信モードにおける増幅信号の平均電力に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を平均電力毎に個別に最適化することができる。
【００８５】
このように、実施の形態６によれば、マルチモード化に適した高周波回路を提供することができる。
【００８６】
［実施の形態７］
図１０は、本発明の実施の形態７に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、周波数検出部６０が電力検出部６１に置き換えられ、伝送線路が増幅信号のピーク電力に応じて選択される点で異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００８７】
図１０の例では、高周波信号のピーク電力は２種類あるとし、ピーク電力ＰＡの高周波信号をＳ１とし、ピーク電力ＰＢの高周波信号をＳ２としている。なお、ピーク電力ＰＡとピーク電力ＰＢは典型的には異なっており、例えばＰＡ＜ＰＢとする。また図１０の例では、高周波信号のピーク電力に応じて伝送線路を選択するものとし、高周波信号Ｓ１を通過させるための伝送線路を４０−１とし、高周波信号Ｓ２を通過させるための伝送線路を４０−２としている。
【００８８】
電力検出部６１は、増幅回路１０が出力する増幅信号のピーク電力を検出する。ここでは一例として、電力検出部６１は、高周波信号Ｓ１が出力された場合にピーク電力ＰＡを検出し、高周波信号Ｓ２が出力された場合にピーク電力ＰＢを検出する。
【００８９】
制御部７０は、電力検出部６１で検出されたピーク電力に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００９０】
具体的には、電力検出部６１でピーク電力ＰＡが検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２にオフ信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオンし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオフする。
【００９１】
この場合、増幅回路１０で増幅された高周波信号Ｓ１は、スイッチ入力側ＤＣカット容量３０を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００９２】
同様に、電力検出部６１でピーク電力ＰＢが検出された場合、制御部７０はスイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２にオン信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオフし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオンする。
【００９３】
この場合、増幅回路１０で増幅された高周波信号Ｓ２は、スイッチ入力側ＤＣカット容量３０を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００９４】
空乏層容量８１−１は、ピーク電力ＰＡにおいて、負荷インピーダンスＺ１を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。同様に、空乏層容量８１−２は、ピーク電力ＰＢにおいて、負荷インピーダンスＺ２を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００９５】
以下、各インピーダンス変換回路におけるインピーダンス変換について具体例を挙げて説明する。
【００９６】
図１１（ａ）及び図１１（ｂ）は、増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図である。増幅回路１０から出力される増幅信号が、例えば符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）または直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）のような変調方式で変調された変調信号を表す場合、増幅信号の振幅は、時間とともに変動する。図１１（ａ）では、増幅信号のピーク電力ＰＡは平均電力Ｐ１よりも２ｄＢ程度高く、図１１（ｂ）では、増幅信号のピーク電力ＰＢは平均電力Ｐ１よりも４ｄ程度高い。
【００９７】
このような振幅変動型の変調信号にとって、増幅信号の歪み率を低減することができれば、周波数バンド外への妨害信号も低減する。このためには、増幅回路１０において入力信号をピーク電力まで線形に増幅する必要がある。しかしながら、例えば図１１（ｂ）のように、増幅回路１０をピーク電力ＰＢまで線形増幅できるように構成し、図１１（ａ）のように、ピーク電力ＰＢまでしか使用しなければ、増幅回路１０の電力効率は低下する。
【００９８】
図１２（ａ）及び図１２（ｂ）は、同一の増幅回路１０を用いて、それぞれ図１１（ｂ）および図１１（ａ）に示す増幅信号を生成する場合の電力効率を表す特性図である。
【００９９】
図１２（ａ）において、太い実線で表される動作曲線ＬＢは、平均電力Ｐ１と、増幅回路１０における線形動作範囲ＲＬＮの最大限界電力に対応するピーク電力ＰＢとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＢにおけるピーク電力効率は、ＥＢである。
【０１００】
図１２（ｂ）において、太い実線で表される動作曲線ＬＡは、平均電力Ｐ１と、ピーク電力ＰＢよりも低いピーク電力ＰＡとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＡにおけるピーク電力効率は、ＥＢよりも低いＥＡである。増幅回路１０が動作曲線ＬＢの状態の場合、高ピーク電力モードと呼び、動作曲線ＬＡの状態の場合、低ピーク電力モードと呼ぶ。
【０１０１】
このように、動作曲線ＬＡでは、ピーク電力効率ＥＡがＥＢよりも低いため、増幅信号のピーク電力ＰＡが低いにもかかわらず、平均電力効率Ｅ１は動作曲線ＬＢの場合と同等である。
【０１０２】
そこで、図１２（ｃ）において太い実線で表される動作曲線ＬＣのように、線形動作範囲ＲＬＮを、ピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させ、ピーク電力ＰＡにおけるピーク電力効率をＥＢにすれば、平均電力Ｐ１におけるピーク電力効率はＥ１よりも高いＥ２となり、増幅回路１０において電力の高効率化が達成できる。
【０１０３】
このように、上記具体例の場合、空乏層容量８１−１が、線形動作範囲ＲＬＮをピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させて、ピーク電力ＰＡにおけるピーク電力効率をＥＢにすることが可能な負荷インピーダンスに負荷インピーダンスＺ１を変換すれば、増幅回路１０において電力の高効率化が達成できる。
【０１０４】
以上のように、実施の形態７によれば、空乏層容量８１−１、８１−２によって、増幅信号のピーク電力毎に、負荷インピーダンスを最適化する。したがって、複数種類の変調方式に対応するマルチモード携帯電話等に実施の形態７に係る高周波回路を用いた場合でも、異なる変調方式における増幅信号のピーク電力に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を変調方式毎に個別に最適化することができる。このように、実施の形態７によれば、マルチモード化に適した高周波回路を提供することができる。
【０１０５】
［実施の形態８］
図１３は、本発明の実施の形態８に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図９に示した実施の形態６に係る高周波回路に対し、バイアス回路９１及び電源回路９２がさらに設けられる点で異なる。以下、実施の形態６と異なる点を中心に説明する。実施の形態６と同等の構成、および当該構成の効果については説明を省略する。
【０１０６】
制御部７０は、電力検出部６１で検出された平均電力を表す制御信号を生成し、バイアス回路９１及び電源回路９２へ出力する。
【０１０７】
バイアス回路９１は、制御部７０からの制御信号が表す平均電力に応じたバイアス出力Ｓ９１を、増幅回路１０に供給する。バイアス出力Ｓ９１は、増幅回路１０における入力端子のバイアス電流、または入力端子と共通端子間のバイアス電圧のいずれかを表す出力である。また、バイアス出力Ｓ９１は、例えば、制御部７０からの制御信号が表す平均電力に比例した出力である。
【０１０８】
電源回路９２は、制御部７０からの制御信号が表す平均電力に応じた電源電圧Ｓ９２を、増幅回路１０に供給する。電源電圧Ｓ９２は、例えば、制御部７０からの制御信号が表す平均電力に比例した電圧である。
【０１０９】
以上のように、実施の形態８によれば、負荷インピーダンスを増幅信号の平均電力毎に最適化すると同時に、増幅回路１０に供給するバイアス出力Ｓ９１および電源電圧Ｓ９２も平均電力に応じて最適化する。これにより、増幅回路１０の電力効率はさらに向上し、増幅回路１０の歪みがさらに低減される。
【０１１０】
［実施の形態９］
実施の形態９では、実施の形態４〜実施の形態８に係る高周波回路が半導体装置として構成される場合において、半導体チップで構成される回路の範囲を説明する。なお、以下では、実施の形態５に係る高周波回路を例に挙げて説明する。
【０１１１】
図８に示した実施の形態５において、スイッチトランジスタの少なくとも一部が、１つの半導体チップで構成される。各スイッチトランジスタ（Ｔｒ１−１など）は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で形成される。特に、各スイッチトランジスタが高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）で形成される場合、チップ面積当たりのオン抵抗がＦＥＴよりも小さいため、信号通過時の信号損失が少なく、かつチップ面積の縮小化が可能となる。
【０１１２】
さらに、実施の形態５の半導体チップ上に、インピーダンス変換回路８０−１〜８０−ｎに使用する容量素子やインダクタ素子を形成すれば、より集積化された小面積の半導体チップ内に、多機能かつ高性能の高周波回路を形成することができ、高周波回路の小型化および高機能化に効果が大きい。さらに、高周波回路の簡素化のために、制御部７０を半導体チップ内に取り込むことが望ましい。
【０１１３】
以上のように、実施の形態９によれば、スイッチトランジスタのうちの少なくとも一部を１つの半導体チップで構成することにより、高周波回路及び、当該高周波回路からなる高周波電力増幅装置の小型化および低コスト化が可能となる。
【０１１４】
なお、実施の形態９による半導体チップ、増幅回路１０、スイッチ入力側ＤＣカット容量３０が樹脂またはセラミックで形成された基板に実装されてもよい。
【０１１５】
また、上述した全ての実施の形態において、各選択回路内のスイッチトランジスタはＦＥＴで構成されるが、ＨＥＭＴ、ＰＩＮダイオード（Ｐｏｓｉｔｉｖｅ−Ｉｎｔｒｉｎｓｉｃ−Ｎｅｇａｔｉｖｅ Ｄｉｏｄｅ）、またはメムス（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）など他のスイッチで構成されてもよい。さらに、各選択回路、及び各トランジスタ回路に含まれるスイッチトランジスタは、１個で構成してもよいし、複数個により構成してもよい。
【０１１６】
また、上述した全ての実施の形態において、増幅回路１０の増幅素子は、バイポーラトランジスタで構成されるが、異種接合バイポーラトランジスタ、シリコンゲルマニウムトランジスタ、ＦＥＴ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など他のトランジスタで構成してもよい。さらに、増幅回路１０に含まれるこれらのトランジスタは、１個で構成してもよいし、複数個により構成してもよい。さらに、増幅回路１０は多段構成であってもよい。これらのトランジスタを用いて増幅回路１０を構成する場合、代表的には、エミッタ接地またはソース接地が使用される。この場合、入力端子はベース端子またはゲート端子であり、出力端子はコレクタ端子またはドレイン端子であり、共通端子はエミッタ端子またはソース端子である。
【０１１７】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１１８】
本発明に係る半導体装置、当該半導体装置からなる高周波回路は、マルチバンド化又はマルチモード化に適しており、移動端末装置等に適用される。
【符号の説明】
【０１１９】
１０ 増幅回路
２０ 入力端子
２１−１〜２１−ｎ 出力端子
３０ スイッチ入力側ＤＣカット容量
４０−１〜４０−ｎ 伝送線路
５１−１〜５１−ｎ トランジスタ回路
６０ 周波数検出部
６１ 電力検出部
７０ 制御部
８１−１〜８１−ｎ 空乏層容量
９０−１〜９０−ｎ 出力側ＤＣカット容量
９１ バイアス回路
９２ 電源回路
１０１ キャップ層
２０１ チャネル層
３０１ 半導体基板
４０１ａ〜４０１ｃ 空乏層
５０１ａ、５０１ｂ オーミック電極
６０１ａ〜６０１ｃ ショットキー電極
７０１、８０１、８０２ バイアス端子
９０１ａ、９０１ｃ ゲート端子抵抗
１００１ 注入ドープ層
Ｔｒ１−１〜Ｔｒ１−ｎ、Ｔｒ２−１〜Ｔｒ２−ｎ、Ｑ１、Ｑ２ スイッチトランジスタ
Ｒｇ１−１〜Ｒｇ１−ｎ、Ｒｇ２−１〜Ｒｇ２−ｎ ゲート抵抗
Ｒ１−１〜Ｒ１−ｎ、Ｒ２−１〜Ｒ２−ｎ 電位固定用抵抗
ＣＯＭ コモン端子
Ｔｘ 送信側端子
Ｒｘ 受信側端子
【技術分野】
【０００１】
本発明は、移動体通信機器等に用いられる信号の切り替えを行うスイッチ回路及び高周波電力増幅装置の技術、さらに詳しくは半導体装置、高周波回路、高周波電力増幅装置に関する。
【背景技術】
【０００２】
近年、携帯電話のマルチバンド化、マルチモード化が進み、電界効果トランジスタ（ＦＥＴ）を用いた高周波スイッチの更なる高性能化（低損失）が求められている。しかし、ＦＥＴを用いた高周波スイッチは大電力入力時にアイソレーション（素子間分離）特性が劣化するという短所を有しており、これを改善するために複数のＦＥＴを直列に接続する方法が用いられている。そこで、マルチゲート構造により、アイソレーション特性を向上させたスイッチ回路が提案されている（例えば特許文献１）。
【０００３】
図１４は、特許文献１に記載されたスイッチ回路の構成を示した図である。
図１４に示す従来のスイッチ回路は、送信側端子Ｔｘとコモン端子ＣＯＭとの間に接続されたスイッチトランジスタＱ１と、コモン端子ＣＯＭと受信側端子Ｒｘとの間に接続されたスイッチトランジスタＱ２とからなる。ここで、送信側端子Ｔｘは図外のパワーアンプの出力端子に接続され、コモン端子ＣＯＭは図外のアンテナに接続され、受信側端子Ｒｘは図外の受信系回路の入力端子に接続される。
【０００４】
スイッチトランジスタＱ１、Ｑ２としてはディプレッション型のＨＥＭＴが用いられ、それぞれ１つのチャネルに対応して３つのゲート電極が形成されたトリプルゲートの素子として構成されている。
【０００５】
このトリプルゲート構造により、隣接するゲート領域間にソース電極やドレイン電極を設ける領域がない分だけチャネルが短くなり、またソース抵抗とドレイン抵抗がない分だけオン抵抗Ｒｏｎを小さくすることができ、挿入損失を低減することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２０２８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術のスイッチ回路を構成するスイッチトランジスタＱ１、Ｑ２をオフにする場合は、マルチゲート直下の空乏層容量が直列に接続される構造である。このため、オフ経路のインピーダンスを小さくすることができず、オフ経路の両端のアイソレーションが不十分であるという問題がある。
【０００８】
また、従来技術のスイッチ回路を、マルチバンド、マルチモード電力増幅器の負荷回路において、バンドまたはモードに応じて伝送線路を選択する伝送線路選択用回路として用いた場合、従来のスイッチ回路は、負荷インピーダンスを変換することができないため、電力増幅器の効率特性が劣化してしまう問題がある。よって、従来のスイッチ回路は、マルチバンド化、マルチモード化に適してないと言える。
【０００９】
本発明は前記問題点に鑑みてなされたものであり、空乏層容量が直列接続のみでありアイソレーションが不十分であること、および負荷インピーダンス変換を施すことができないことを解決するものである。
【００１０】
すなわち、マルチゲートＦＥＴを用いて構成され、良好なアイソレーション特性を実現することができると共に、電力増幅器の負荷回路における伝送線路選択回路として用いた場合にも負荷インピーダンスを適切に変換することができる半導体装置、および前記半導体装置を用いた高周波回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した問題を解決するために、本発明の半導体装置は、半導体基板上に電界効果型トランジスタを形成してなる半導体装置であって、前記電界効果型トランジスタのソース電極およびドレイン電極としての第１オーミック電極および第２オーミック電極と、前記第１オーミック電極および第２オーミック電極に挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としての第１ショットキー電極および第２ショットキー電極と、前記第１ショットキー電極および第２ショットキー電極に挟まれた位置に設けられた第３ショットキー電極とを備え、前記第３ショットキー電極が接地されている。
【００１２】
また、前記第１ショットキー電極と第２ショットキー電極とが接続されていてもよい。
また、前記第３ショットキー電極直下に注入ドープ層が形成されていてもよい。
【００１３】
本発明の高周波回路は、高周波信号を増幅することにより増幅信号を出力する増幅回路と、前記増幅回路の出力に第１端が接続された容量と、複数の前記半導体装置とを備え、複数の前記半導体装置それぞれの第１オーミック電極が前記容量の第２端に接続されている。
【００１４】
前記高周波回路は、さらに、前記増幅信号の所定の特性量を検出する検出部と、複数の前記半導体装置に形成された前記電界効果型トランジスタのうち、前記検出部にて検出された特性量に応じた１つを導通させ、他を遮断させる制御部とを備えてもよい。
【００１５】
前記検出部は、前記所定の特性量として、前記増幅信号の周波数、平均電力、およびピーク電力のいずれかを検出してもよい。
【００１６】
前記高周波回路は、さらに、前記検出部で検出された前記増幅信号の平均電力またはピーク電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備えてもよく、さらに前記検出部で検出された前記増幅信号の平均電力またはピーク電力に応じた電源電圧を前記増幅回路に供給する電源回路を備えてもよい。
【００１７】
また、本発明は、前記高周波回路における、前記電界効果型トランジスタと、前記増幅回路の少なくとも一部とが、１つの半導体基板上に形成された高周波電力増幅装置として実現することもできる。
【発明の効果】
【００１８】
本発明によれば、従来の課題である、オフ容量が直列接続のみでありアイソレーションが不十分であること、および負荷インピーダンス変換を施すことができないことを解決することができ、マルチバンド、マルチモードに適した半導体装置、及び高周波電力増幅器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る半導体装置の断面図
【図２】本発明の実施の形態１に係る半導体装置の等価回路図
【図３】（ａ）本発明の実施の形態１、従来技術におけるスイッチ回路の入力インピーダンスを比較した図、（ｂ）本発明の実施の形態１、従来技術におけるスイッチ回路のアイソレーションを比較した図
【図４】本発明の実施の形態２に係る高周波回路の構成例を示すブロック図
【図５】本発明の実施の形態３に係る半導体装置の断面図
【図６】本発明の実施の形態４に係る高周波回路の構成例を示すブロック図
【図７】本発明の実施の形態４、従来技術における増幅回路１０のＰＡＥを比較した図
【図８】本発明の実施の形態５に係る高周波回路の構成例を示すブロック図
【図９】本発明の実施の形態６に係る高周波回路の構成例を示すブロック図
【図１０】本発明の実施の形態７に係る高周波回路の構成例を示すブロック図
【図１１】（ａ）増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図、（ｂ）増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図
【図１２】（ａ）図１１（ｂ）に示す増幅信号を生成する場合の電力効率を表す特性図、（ｂ）図１１（ａ）に示す増幅信号を生成する場合の電力効率を表す特性図、（ｃ）線形動作範囲ＲＬＮをピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させた場合の電力効率を表す特性図
【図１３】本発明の実施の形態８に係る高周波回路の構成例を示すブロック図
【図１４】特許文献１に開示されたスイッチ回路の構成を示した図
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本発明に係る各実施の形態について説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付すものとする。また、以下に記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は以下に記述される数字に限定されるものではない。さらに、以下の各実施の形態における構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【００２１】
また、以下の各実施の形態における各構成要素は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成要素は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成要素は、ハードウェアを用いても構成可能である。
【００２２】
［実施の形態１］
実施の形態１では、アイソレーション向上に適した半導体装置を例に挙げて説明する。
【００２３】
図１は本発明の実施の形態１に係る半導体装置としてのＭＥＳＦＥＴ（ＭＥｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を示す図である。図１において、本実施の形態に係る半導体装置は、キャップ層１０１、チャネル層２０１、半導体基板３０１、空乏層４０１ａ〜４０１ｃ、オーミック電極５０１ａ〜５０１ｂ、ショットキー電極６０１ａ〜６０１ｃ、バイアス端子７０１、８０１、８０２、ゲート端子抵抗９０１ａ、９０１ｃを含む。
【００２４】
図１に示すように半導体基板３０１の上にチャネル層２０１、キャップ層１０１が形成された構造である。また、キャップ層１０１の上にはソースおよびドレイン用のオーミック電極５０１ａ、５０１ｂ、ゲート用のショットキー電極６０１ａ〜６０１ｃが形成されている。
【００２５】
図１に示すマルチゲート構造のＦＥＴは、従来技術においてはショットキー電極６０１ａ〜６０１ｃに同じ電位を与えて使用されるが、本発明においては２つのショットキー電極６０１ａ、６０１ｃに挟まれたショットキー電極６０１ｂを接地して動作させる。
【００２６】
実際に使用する場合にはバイアス端子８０１から高周波信号を入力し、バイアス端子８０２から高周波信号を取り出す。
【００２７】
スイッチをオン動作（バイアス端子８０１、８０２間を導通）させる場合は、ソースおよびドレインとして使用するバイアス端子８０１、８０２に直流電圧０Ｖを印加し、かつゲートとして使用するショットキー電極６０１ａ、６０１ｃにバイアス端子７０１から直流電圧０．５Ｖを印加し、空乏層４０１ａ、空乏層４０１ｃを小さくし、高周波信号を通過させる。
【００２８】
それに対して、スイッチをオフ動作（バイアス端子８０１、８０２間を遮断）させる場合は、ソースおよびドレインとして使用するバイアス端子８０１、８０２に直流電圧０Ｖを印加し、かつゲートとして使用するショットキー電極６０１ａ、６０１ｃに直流電圧−３Ｖを印加し、空乏層４０１ａ、空乏層４０１ｃの幅を大きくし高周波信号を通過させないようにする。また、接地させているショットキー電極６０１ｂの下部には拡散電位により維持される空乏層４０１ｂが形成されている。
【００２９】
図２を用いて、図１の半導体装置のアイソレーション特性が、従来技術の使い方をした場合と比べて改善する原理を説明する。ここで、従来技術の使い方とは、ショットキー電極６０１ｂを接地せず、ショットキー電極６０１ａ〜６０１ｃに同じ電位を与える使い方を言う。
【００３０】
図２は、図１の半導体装置の等価回路図としての、入力端子２０、出力端子２１−１、伝送線路４０−１を有する一入力一出力型スイッチ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）回路である。これに対して、従来技術による等価回路は、たとえば図１４のＱ１またはＱ２で表される。
【００３１】
図１のショットキー電極６０１ａ、６０１ｃをゲートとして使用するため、スイッチトランジスタＴｒ１−１、Ｔｒ２−１による２段構成となり、スイッチトランジスタＴｒ１−１、Ｔｒ２−１のゲートにゲート抵抗Ｒｇ１−１、Ｒｇ２−１を接続し、バイアス端子７０１と接続される。
【００３２】
ショットキー電極６０１ｂを接地しているためショットキー電極６０１ｂの直下に空乏層が形成される。この空乏層を容量で表現すると、図２に示すようにＴｒ１−１、Ｔｒ２−１の間に空乏層容量８１−１が配置された等価回路となる。
【００３３】
スイッチトランジスタＴｒ１−１、Ｔｒ２−１は、オンの場合は抵抗成分、オフの場合は容量成分として表現される。アイソレーションはスイッチオフ時の特性であるため、スイッチトランジスタＴｒ１−１、Ｔｒ２−１を容量として考える。なお、オフ時の容量成分（オフ容量）は、使用するスイッチトランジスタのデバイスサイズに依存した定数である。ここでは、一例としてスイッチトランジスタ一つあたりオフ容量０．５ｐＦ程度とするがこれに限定されるものではない。
【００３４】
図３（ａ）、図３（ｂ）に、従来技術によるアイソレーションと本発明によるアイソレーションとを計算し比較した結果を示す。計算条件としては、オフ容量０．５ｐＦとし、高周波信号の周波数は１００ＭＨｚから１０ＧＨｚである。
【００３５】
図３（ａ）は、本発明（図２の等価回路）および従来技術のそれぞれのインピーダンス特性を示すチャートであり、図３（ｂ）は、本発明（図２の等価回路）および従来技術のそれぞれのアイソレーション特性を示すグラフである。
【００３６】
図３（ａ）において、入力信号の周波数が２ＭＨｚのとき、従来技術の入力インピーダンスｍ３は５０．０−ｊ４５３．９Ω、本発明の入力インピーダンスｍ４は５．８−ｊ２００．３Ωとなる。この差は、本発明においては接地容量が存在する分だけ、インピーダンスが低い方へ回るためである。
【００３７】
また、図３（ｂ）において、入力信号の周波数が２ＭＨｚのとき、従来技術のアイソレーションｍ２は１３．３ｄＢ、本発明のアイソレーションｍ１は１５．６ｄＢとなり２ｄＢ以上改善する。
【００３８】
また、図２における空乏層容量８１−１（図１における空乏層４０１ｂの容量）は、バイアス端子７０１に印加されるバイアス電圧の値によって、変化させることができる。これはショットキー障壁における空乏層幅はバイアス電圧によって変化するためである。
【００３９】
以上のように、実施の形態１によれば、ショットキー電極６０１ｂを接地することにより、接地電位に応じて形成される可変の空乏層容量により、入力インピーダンスを小さくすることができ、アイソレーションを改善することができる。したがって、実施の形態１によればマルチバンド化、マルチモード化に適した半導体装置を提供することができる。
【００４０】
［実施の形態２］
図４は、本発明の実施の形態２に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図２に示した実施の形態１に係る高周波回路に対し、２つ以上の経路をもつ点で異なる。具体的にはバイアス端子７０１が制御部７０に置き換えられる点、伝送線路４０−２〜４０−ｎ（ｎは２以上の整数）、空乏層容量８１−２〜８１−ｎ、及び出力端子２１−２〜２１−ｎがさらに設けられる点が異なる。
【００４１】
また、図４における点線で囲んでいる部分（例えば、Ｔｒ１−１、Ｔｒ２−１、及び８１−１からなるトランジスタ回路５１−１）は半導体基板上に形成される。以下、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、および当該構成の効果については説明を省略する。
【００４２】
本実施の形態に係る高周波回路は１入力ｎ出力のＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）動作を行うスイッチ回路である。各スイッチトランジスタ回路Ｔｒ１−１〜Ｔｒ１−ｎ、Ｔｒ２−１〜Ｔｒ２−ｎは制御部７０からの制御信号に基づいてスイッチング動作を行うことによって、第１〜第ｎ経路の中からいずれか１つの経路を導通（オン）させるとともに他の経路を遮断（オフ）させ、伝送線路４０−１〜４０−ｎの中からいずれか１つの伝送線路を選択する。
【００４３】
以上のような実施の形態２によれば、伝送線路の数が増加するので、伝送される信号の種類数を増やすことができる。このため、実施の形態２に係る高周波回路は、用いられる高周波信号の種類数が多いマルチバンド対応の携帯電話等に関して、特に有益である。
【００４４】
［実施の形態３］
実施の形態３では、アイソレーション向上に適した半導体装置を例に挙げて説明する。
【００４５】
図５は、本発明の実施の形態３に係る半導体装置（ＭＥＳＦＥＴ）を示す図である。本実施の形態に係る半導体装置は、図１に示した実施の形態１に係る半導体装置に対し、注入ドープ層を持つ点で異なる。具体的には注入ドープ層１００１がショットキー電極６０１ｂの下部に形成されている。以下、実施の形態１と異なる点を中心に説明する。実施の形態１と同等の構成、および当該構成の効果については説明を省略する。
【００４６】
注入ドープ層１００１を形成することにより、ショットキー電極６０１ｂ下部に形成される空乏層４０１ｂの幅が実施の形態１の場合とは異なる。つまり、注入ドープ層１００１を形成する幅によって空乏層４０１ｂの幅を制御することで、実施の形態１における図２の空乏層容量８１−１（空乏層４０１ｂの容量）を変化させることができるので、アイソレーション特性設計の自由度が向上する。
【００４７】
以上のような実施の形態３によれば、アイソレーション特性の自由度が向上し、マルチバンド化、マルチモード化に適した半導体装置を提供できる。
【００４８】
［実施の形態４］
実施の形態４では、マルチバンド化に適した高周波回路を例に挙げて説明する。
【００４９】
図６は、本発明の実施の形態４に関わる。本実施の形態４に係わる高周波回路は、図４に示した実施の形態２に係る高周波回路に対し、増幅回路を有することが異なる。
【００５０】
具体的には、周波数検出部６０が制御部７０と接続される点、伝送線路４０−１、４０−２とスイッチトランジスタＴｒ１−１、Ｔｒ１−２とに電位固定用抵抗Ｒ１−１〜Ｒ１−２、Ｒ２−１〜Ｒ２−２が接続される点、入力端子２０の後ろに増幅回路１０および電源回路９２が接続される点、増幅回路１０の後ろにスイッチ入力側ＤＣカット容量３０、伝送線路４０−１、４０−２に各々出力側ＤＣカット容量９０−１、９０−２が配置さている点が異なる。以下、実施の形態２と異なる点を中心に説明する。実施の形態２と同等の構成、および当該構成の効果については説明を省略する。
【００５１】
図６の例では、高周波信号の周波数は２種類あるとし、周波数ｆ１の高周波信号をＳ１とし、周波数ｆ２の高周波信号をＳ２としている。なお、周波数ｆ１と周波数ｆ２は典型的には異なっており、例えばｆ１＜ｆ２とする。具体例として、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）バンドＩＩＩを包含する１７１０〜１７８５ＭＨｚをｆ１とし、ＵＭＴＳバンドＩを包含する１９１０〜１９８０ＭＨｚをｆ２とすることが挙げられるが、これに限定されるものではない。また図６の例では、高周波信号の周波数に応じて伝送線路を選択するものとし、高周波信号Ｓ１が通過する伝送線路を４０−１とし、高周波信号Ｓ２が通過する伝送線路を４０−２としている。
【００５２】
また図６の例では、伝送線路４０−１が選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺ１とし、伝送線路４０−２が選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺ２としている。
【００５３】
増幅回路１０は、増幅素子を含む最終段の増幅回路であり、入力端子２０に入力された高周波信号を電力増幅し、増幅信号を出力する。スイッチ入力側ＤＣカット容量３０は、増幅回路１０の出力と接続される。スイッチ入力側ＤＣカット容量３０の出力は、スイッチ回路と接続される。
【００５４】
スイッチトランジスタＴｒ１−１及びＴｒ２−１は、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。同様に、スイッチトランジスタＴｒ１−２及びＴｒ２−２は、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。
【００５５】
周波数検出部６０は、増幅回路１０から出力される増幅信号の周波数を検出する。ここでは一例として、周波数検出部６０は、高周波信号Ｓ１に基づく増幅信号が出力された場合に周波数ｆ１を検出し、高周波信号Ｓ２に基づく増幅信号が出力された場合に周波数ｆ２を検出する。
【００５６】
制御部７０は、周波数検出部６０で検出された周波数に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００５７】
具体的には、周波数ｆ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオフ信号を出力する。この場合、高周波信号Ｓ１に基づく増幅信号は、スイッチ入力側ＤＣカット容量を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００５８】
同様に周波数ｆ２が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力する。この場合、高周波信号Ｓ２に基づく増幅信号は、スイッチ入力側ＤＣカット容量を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００５９】
空乏層容量８１−１は先述したようにショットキー電極下部の空乏層により形成され、オフ経路のアイソレーション向上に寄与する。オフ経路のアイソレーション向上はオン経路における信号損失を小さくするため、増幅回路の良好な効率を得ることができる。
【００６０】
また、さらに高周波回路におけるキャパシタンスはインピーダンス変換に寄与できるため、周波数ｆ１において、負荷インピーダンスＺ１を増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換する。同様に空乏層容量８１−２は、周波数ｆ２において、負荷インピーダンスＺ２を、増幅回路より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換する。
【００６１】
以下、本発明のインピーダンス変換に係る動作原理を説明する。よく知られているように、増幅回路１０の効率を最適化するためには、増幅信号の周波数や平均電力等の各条件において入力および出力のインピーダンス整合をそれぞれ合わせ込むことが必要である。このため、最適負荷インピーダンス（Ｔａｒｇｅｔ Ｉｍｐｅｄａｎｃｅ）は一意に決定される。このため、マルチバンド化に適した高周波回路を実現するためには、負荷インピーダンスを、増幅信号の周波数バンド毎に最適化して最適負荷インピーダンスに近づけることが必要となる。
【００６２】
よって、本実施の形態では、各伝送線路に一つずつインピーダンス変換用の空乏層容量８１−１、８１−２を導入し、増幅信号の周波数バンド毎に負荷インピーダンスを最適化する。
【００６３】
初めに、伝送線路４０−１が選択された場合の負荷インピーダンスＺ１について論じる。スイッチトランジスタＴｒ１−１、Ｔｒ２−１、Ｔｒ１−２、Ｔｒ２−２は、オンの場合は抵抗成分、オフの場合は容量成分として表現される。伝送線路４０−１が選択された場合（スイッチトランジスタＴｒ１−１及びＴｒ２−１がオン、スイッチトランジスタＴｒ１−２及びＴｒ２−２がオフの場合）、スイッチトランジスタＴｒ１−１及びＴｒ２−１は抵抗成分で表現され、スイッチトランジスタＴｒ１−２及びＴｒ２−２は容量成分で表現される。なお、オン時の抵抗成分（オン抵抗）、オフ時の容量成分（オフ容量）は、使用するスイッチトランジスタのデバイスサイズに依存した定数である。ここでは一例として、スイッチトランジスタ一つあたり、オン抵抗０．８Ω、オフ容量０．５ｐＦ程度とするがこれに限定されるものではない。
【００６４】
負荷インピーダンスＺ１は、空乏層容量８１−１により、周波数ｆ１において増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換される。
【００６５】
次に、伝送線路４０−２が選択された場合の負荷インピーダンスＺ２について論じる。伝送線路４０−２が選択された場合（スイッチトランジスタＴｒ１−１及びＴｒ２−１がオフ、スイッチトランジスタＴｒ１−２及びＴｒ２−２がオンの場合）、スイッチトランジスタＴｒ１−１及びＴｒ２−１は容量成分で表現され、スイッチトランジスタＴｒ１−２及びＴｒ２−２は抵抗成分で表現される。そして、このような状態において、負荷インピーダンスＺ２は、空乏層容量８１−２により、周波数ｆ２において増幅回路１０より最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換される。
【００６６】
次に、実施の形態４における増幅回路１０（図６）の電力付加効率（ＰＡＥ：Ｐｏｗｅｒ Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ）と従来技術による増幅回路１０のＰＡＥとを比較してみる。ここで比較する従来技術とは、図６のトランジスタ回路５１−１、５１−２を構成するＭＥＳＦＥＴを従来の使い方で、センタのショットキー電極を接地せず、全てのショットキー電極に同じ電位を与えて使う場合を言う。
【００６７】
図７は、実施の形態４、従来技術における増幅回路１０のＰＡＥを比較した図である。図７においては、空乏層容量により、増幅回路１０からの出力電力（Ｐｏｕｔ）が１２ｄＢｍの際に最大の効率かつ最大の出力を取り出すことのできる負荷インピーダンスに変換できるものとする。また、図７における周波数バンドは２ＧＨｚである。
【００６８】
図７から分かるように、実施の形態４でのＰＡＥは、従来技術でのＰＡＥ（ここでは仮の値として４７％と仮定）と比較して、Ｐｏｕｔ＝１２ｄＢｍ、２６ｄＢｍ両方において改善する。Ｐｏｕｔ＝１２ｄＢｍにおけるＰＡＥは負荷インピーダンスのチューニングを行っているため、３％と大きく改善する。また、空乏層容量によるアイソレーション改善の効果により、Ｐｏｕｔ＝１２、２６ｄＢｍにおいてＰＡＥが各々１％ずつ改善する。
【００６９】
以上のように、実施の形態４によれば、空乏層容量８１−１及び８１−２によって、オフ経路アイソレーションが改善できると共に増幅信号の周波数毎（つまり選択された伝送線路毎）に、負荷インピーダンスを最適化する。
【００７０】
したがって、異なる無線周波数帯に対応するマルチバンド携帯電話等に実施の形態４に係る高周波回路を用いた場合でも、変化する使用周波数帯に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を周波数毎に個別に最適化することができる。このように、実施の形態４によれば、マルチバンド化に適した高周波回路を提供することができる。
【００７１】
［実施の形態５］
図８は本実施の形態５に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、３つ以上の経路をもつ点で異なる。具体的には、伝送線路４０−１〜４０−ｎ、空乏層容量８１−１〜８１−ｎ、及び出力端子２１−１〜２１−ｎ（ｎはいずれも３以上の整数）が設けられる点、高周波信号の周波数がｎ種類あるとし、周波数ｆｎの高周波信号をＳｎとしている点、伝送線路４０−ｎが選択された場合に増幅回路１０から増幅回路１０の出力側をみた負荷インピーダンスをＺｎとしている点が異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００７２】
本実施の形態に係る高周波回路は１入力ｎ出力のＳＰｎＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ ｎ Ｔｈｒｏｗ）動作を行うスイッチ回路である。制御部７０からの制御信号に基づいてスイッチング動作を行うことによって、伝送線路４０−１〜４０−ｎの中からいずれか１つの経路を導通（オン）させるとともに他の経路を遮断（オフ）させ、伝送線路４０−１〜４０−ｎの中からいずれか１つの伝送線路を選択する。スイッチトランジスタＴｒ１−ｎ及びＴｒ２−ｎは、各々のゲート端子に入力される制御部７０からの共通の制御信号によって、オン又はオフする。
【００７３】
制御部７０は、周波数検出部６０で検出された周波数に基づいて、伝送線路の選択情報を表す制御信号を生成し、スイッチトランジスタへ出力する。例えば、周波数検出部６０で周波数ｆ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１〜Ｔｒ２−１にオン信号を出力し、その他のスイッチトランジスタオフ信号を出力する。空乏層容量８１−ｎは、周波数ｆｎにおいて、負荷インピーダンスＺｎを、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００７４】
以上のような実施の形態５によれば、経路（伝送線路）の数が増加するので、負荷インピーダンスの最適化が可能な増幅信号の周波数の種類数を増やすことができる。このため、実施の形態５に係る高周波回路は、高周波信号の種類数が多いマルチバンド対応の携帯電話等に対し、特に有益である。
【００７５】
［実施の形態６］
図９は本発明の実施の形態６に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、周波数検出部６０が電力検出部６１に置き換えられ、伝送線路が増幅信号の平均電力に応じて選択される点で異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００７６】
電力検出部６１は、増幅回路１０から出力される増幅信号の平均電力を検出する。図９の例では、高周波信号の平均電力は２種類あるとし、平均電力Ｐ１の高周波信号をＳ１とし、平均電力Ｐ２の高周波信号をＳ２としている。なお、平均電力Ｐ１と平均電力Ｐ２は典型的には異なっており、例えばＰ１＜Ｐ２とする。また図９の例では、制御部７０は、高周波信号の平均電力に応じて伝送線路を選択するものとし、高周波信号Ｓ１が通過する伝送線路を４０−１とし、高周波信号Ｓ２が通過する伝送線路を４０−２としている。
【００７７】
電力検出部６１は、増幅回路１０が出力する増幅信号の平均電力を検出する。ここでは一例として、電力検出部６１は、高周波信号Ｓ１が出力された場合に平均電力Ｐ１を検出し、高周波信号Ｓ２が出力された場合に平均電力Ｐ２を検出する。
【００７８】
制御部７０は、電力検出部６１で検出された平均電力に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００７９】
具体的には、電力検出部６１で平均電力Ｐ１が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオフ信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオンし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオフする。
【００８０】
この場合、増幅回路１０で増幅された高周波信号Ｓ１は、スイッチ入力側ＤＣカット容量３０を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００８１】
同様に、電力検出部６１で平均電力Ｐ２が検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２のゲートにオン信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオフし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオンする。
【００８２】
この場合、増幅回路１０で増幅された高周波信号Ｓ２は、スイッチ入力側ＤＣカット容量３０を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００８３】
空乏層容量８１−１は、平均電力Ｐ１において、負荷インピーダンスＺ１を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。同様に、空乏層容量８１−２は、平均電力Ｐ２において、負荷インピーダンスＺ２を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００８４】
以上のように、実施の形態６によれば、空乏層容量８１−１及び８１−２によって、増幅信号の平均電力毎に、負荷インピーダンスを最適化する。したがって、複数種類の通信モードに対応するマルチモード携帯電話等に実施の形態６に係る高周波回路を用いた場合でも、異なる通信モードにおける増幅信号の平均電力に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を平均電力毎に個別に最適化することができる。
【００８５】
このように、実施の形態６によれば、マルチモード化に適した高周波回路を提供することができる。
【００８６】
［実施の形態７］
図１０は、本発明の実施の形態７に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図６に示した実施の形態４に係る高周波回路に対し、周波数検出部６０が電力検出部６１に置き換えられ、伝送線路が増幅信号のピーク電力に応じて選択される点で異なる。以下、実施の形態４と異なる点を中心に説明する。実施の形態４と同等の構成、および当該構成の効果については説明を省略する。
【００８７】
図１０の例では、高周波信号のピーク電力は２種類あるとし、ピーク電力ＰＡの高周波信号をＳ１とし、ピーク電力ＰＢの高周波信号をＳ２としている。なお、ピーク電力ＰＡとピーク電力ＰＢは典型的には異なっており、例えばＰＡ＜ＰＢとする。また図１０の例では、高周波信号のピーク電力に応じて伝送線路を選択するものとし、高周波信号Ｓ１を通過させるための伝送線路を４０−１とし、高周波信号Ｓ２を通過させるための伝送線路を４０−２としている。
【００８８】
電力検出部６１は、増幅回路１０が出力する増幅信号のピーク電力を検出する。ここでは一例として、電力検出部６１は、高周波信号Ｓ１が出力された場合にピーク電力ＰＡを検出し、高周波信号Ｓ２が出力された場合にピーク電力ＰＢを検出する。
【００８９】
制御部７０は、電力検出部６１で検出されたピーク電力に基づいて、伝送線路の選択情報を表す制御信号を生成し、各スイッチトランジスタのゲートへ出力する。
【００９０】
具体的には、電力検出部６１でピーク電力ＰＡが検出された場合、制御部７０は、スイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオン信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２にオフ信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオンし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオフする。
【００９１】
この場合、増幅回路１０で増幅された高周波信号Ｓ１は、スイッチ入力側ＤＣカット容量３０を介して第１経路（スイッチトランジスタＴｒ１−１及びＴｒ２−１、伝送線路４０−１）を通過し、出力端子２１−１から出力される。
【００９２】
同様に、電力検出部６１でピーク電力ＰＢが検出された場合、制御部７０はスイッチトランジスタＴｒ１−１及びＴｒ２−１のゲートにオフ信号を出力し、スイッチトランジスタＴｒ１−２及びＴｒ２−２にオン信号を出力する。これにより、第１経路上のスイッチトランジスタＴｒ１−１及びＴｒ２−１はオフし、第２経路上のスイッチトランジスタＴｒ１−２及びＴｒ２−２はオンする。
【００９３】
この場合、増幅回路１０で増幅された高周波信号Ｓ２は、スイッチ入力側ＤＣカット容量３０を介して第２経路（スイッチトランジスタＴｒ１−２及びＴｒ２−２、伝送線路４０−２）を通過し、出力端子２１−２から出力される。
【００９４】
空乏層容量８１−１は、ピーク電力ＰＡにおいて、負荷インピーダンスＺ１を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。同様に、空乏層容量８１−２は、ピーク電力ＰＢにおいて、負荷インピーダンスＺ２を、増幅回路１０より最大の効率かつ最大の出力を取り出すことのできるインピーダンスに変換する。
【００９５】
以下、各インピーダンス変換回路におけるインピーダンス変換について具体例を挙げて説明する。
【００９６】
図１１（ａ）及び図１１（ｂ）は、増幅回路１０より出力される増幅信号の電力の時間経過を示す波形図である。増幅回路１０から出力される増幅信号が、例えば符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）または直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）のような変調方式で変調された変調信号を表す場合、増幅信号の振幅は、時間とともに変動する。図１１（ａ）では、増幅信号のピーク電力ＰＡは平均電力Ｐ１よりも２ｄＢ程度高く、図１１（ｂ）では、増幅信号のピーク電力ＰＢは平均電力Ｐ１よりも４ｄ程度高い。
【００９７】
このような振幅変動型の変調信号にとって、増幅信号の歪み率を低減することができれば、周波数バンド外への妨害信号も低減する。このためには、増幅回路１０において入力信号をピーク電力まで線形に増幅する必要がある。しかしながら、例えば図１１（ｂ）のように、増幅回路１０をピーク電力ＰＢまで線形増幅できるように構成し、図１１（ａ）のように、ピーク電力ＰＢまでしか使用しなければ、増幅回路１０の電力効率は低下する。
【００９８】
図１２（ａ）及び図１２（ｂ）は、同一の増幅回路１０を用いて、それぞれ図１１（ｂ）および図１１（ａ）に示す増幅信号を生成する場合の電力効率を表す特性図である。
【００９９】
図１２（ａ）において、太い実線で表される動作曲線ＬＢは、平均電力Ｐ１と、増幅回路１０における線形動作範囲ＲＬＮの最大限界電力に対応するピーク電力ＰＢとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＢにおけるピーク電力効率は、ＥＢである。
【０１００】
図１２（ｂ）において、太い実線で表される動作曲線ＬＡは、平均電力Ｐ１と、ピーク電力ＰＢよりも低いピーク電力ＰＡとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＡにおけるピーク電力効率は、ＥＢよりも低いＥＡである。増幅回路１０が動作曲線ＬＢの状態の場合、高ピーク電力モードと呼び、動作曲線ＬＡの状態の場合、低ピーク電力モードと呼ぶ。
【０１０１】
このように、動作曲線ＬＡでは、ピーク電力効率ＥＡがＥＢよりも低いため、増幅信号のピーク電力ＰＡが低いにもかかわらず、平均電力効率Ｅ１は動作曲線ＬＢの場合と同等である。
【０１０２】
そこで、図１２（ｃ）において太い実線で表される動作曲線ＬＣのように、線形動作範囲ＲＬＮを、ピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させ、ピーク電力ＰＡにおけるピーク電力効率をＥＢにすれば、平均電力Ｐ１におけるピーク電力効率はＥ１よりも高いＥ２となり、増幅回路１０において電力の高効率化が達成できる。
【０１０３】
このように、上記具体例の場合、空乏層容量８１−１が、線形動作範囲ＲＬＮをピーク電力ＰＢ以下からピーク電力ＰＡ以下に低下させて、ピーク電力ＰＡにおけるピーク電力効率をＥＢにすることが可能な負荷インピーダンスに負荷インピーダンスＺ１を変換すれば、増幅回路１０において電力の高効率化が達成できる。
【０１０４】
以上のように、実施の形態７によれば、空乏層容量８１−１、８１−２によって、増幅信号のピーク電力毎に、負荷インピーダンスを最適化する。したがって、複数種類の変調方式に対応するマルチモード携帯電話等に実施の形態７に係る高周波回路を用いた場合でも、異なる変調方式における増幅信号のピーク電力に応じて最適なインピーダンス整合を行うことができ、増幅回路１０を変調方式毎に個別に最適化することができる。このように、実施の形態７によれば、マルチモード化に適した高周波回路を提供することができる。
【０１０５】
［実施の形態８］
図１３は、本発明の実施の形態８に係る高周波回路の構成例を示すブロック図である。本実施の形態に係る高周波回路は、図９に示した実施の形態６に係る高周波回路に対し、バイアス回路９１及び電源回路９２がさらに設けられる点で異なる。以下、実施の形態６と異なる点を中心に説明する。実施の形態６と同等の構成、および当該構成の効果については説明を省略する。
【０１０６】
制御部７０は、電力検出部６１で検出された平均電力を表す制御信号を生成し、バイアス回路９１及び電源回路９２へ出力する。
【０１０７】
バイアス回路９１は、制御部７０からの制御信号が表す平均電力に応じたバイアス出力Ｓ９１を、増幅回路１０に供給する。バイアス出力Ｓ９１は、増幅回路１０における入力端子のバイアス電流、または入力端子と共通端子間のバイアス電圧のいずれかを表す出力である。また、バイアス出力Ｓ９１は、例えば、制御部７０からの制御信号が表す平均電力に比例した出力である。
【０１０８】
電源回路９２は、制御部７０からの制御信号が表す平均電力に応じた電源電圧Ｓ９２を、増幅回路１０に供給する。電源電圧Ｓ９２は、例えば、制御部７０からの制御信号が表す平均電力に比例した電圧である。
【０１０９】
以上のように、実施の形態８によれば、負荷インピーダンスを増幅信号の平均電力毎に最適化すると同時に、増幅回路１０に供給するバイアス出力Ｓ９１および電源電圧Ｓ９２も平均電力に応じて最適化する。これにより、増幅回路１０の電力効率はさらに向上し、増幅回路１０の歪みがさらに低減される。
【０１１０】
［実施の形態９］
実施の形態９では、実施の形態４〜実施の形態８に係る高周波回路が半導体装置として構成される場合において、半導体チップで構成される回路の範囲を説明する。なお、以下では、実施の形態５に係る高周波回路を例に挙げて説明する。
【０１１１】
図８に示した実施の形態５において、スイッチトランジスタの少なくとも一部が、１つの半導体チップで構成される。各スイッチトランジスタ（Ｔｒ１−１など）は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で形成される。特に、各スイッチトランジスタが高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）で形成される場合、チップ面積当たりのオン抵抗がＦＥＴよりも小さいため、信号通過時の信号損失が少なく、かつチップ面積の縮小化が可能となる。
【０１１２】
さらに、実施の形態５の半導体チップ上に、インピーダンス変換回路８０−１〜８０−ｎに使用する容量素子やインダクタ素子を形成すれば、より集積化された小面積の半導体チップ内に、多機能かつ高性能の高周波回路を形成することができ、高周波回路の小型化および高機能化に効果が大きい。さらに、高周波回路の簡素化のために、制御部７０を半導体チップ内に取り込むことが望ましい。
【０１１３】
以上のように、実施の形態９によれば、スイッチトランジスタのうちの少なくとも一部を１つの半導体チップで構成することにより、高周波回路及び、当該高周波回路からなる高周波電力増幅装置の小型化および低コスト化が可能となる。
【０１１４】
なお、実施の形態９による半導体チップ、増幅回路１０、スイッチ入力側ＤＣカット容量３０が樹脂またはセラミックで形成された基板に実装されてもよい。
【０１１５】
また、上述した全ての実施の形態において、各選択回路内のスイッチトランジスタはＦＥＴで構成されるが、ＨＥＭＴ、ＰＩＮダイオード（Ｐｏｓｉｔｉｖｅ−Ｉｎｔｒｉｎｓｉｃ−Ｎｅｇａｔｉｖｅ Ｄｉｏｄｅ）、またはメムス（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）など他のスイッチで構成されてもよい。さらに、各選択回路、及び各トランジスタ回路に含まれるスイッチトランジスタは、１個で構成してもよいし、複数個により構成してもよい。
【０１１６】
また、上述した全ての実施の形態において、増幅回路１０の増幅素子は、バイポーラトランジスタで構成されるが、異種接合バイポーラトランジスタ、シリコンゲルマニウムトランジスタ、ＦＥＴ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など他のトランジスタで構成してもよい。さらに、増幅回路１０に含まれるこれらのトランジスタは、１個で構成してもよいし、複数個により構成してもよい。さらに、増幅回路１０は多段構成であってもよい。これらのトランジスタを用いて増幅回路１０を構成する場合、代表的には、エミッタ接地またはソース接地が使用される。この場合、入力端子はベース端子またはゲート端子であり、出力端子はコレクタ端子またはドレイン端子であり、共通端子はエミッタ端子またはソース端子である。
【０１１７】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１１８】
本発明に係る半導体装置、当該半導体装置からなる高周波回路は、マルチバンド化又はマルチモード化に適しており、移動端末装置等に適用される。
【符号の説明】
【０１１９】
１０ 増幅回路
２０ 入力端子
２１−１〜２１−ｎ 出力端子
３０ スイッチ入力側ＤＣカット容量
４０−１〜４０−ｎ 伝送線路
５１−１〜５１−ｎ トランジスタ回路
６０ 周波数検出部
６１ 電力検出部
７０ 制御部
８１−１〜８１−ｎ 空乏層容量
９０−１〜９０−ｎ 出力側ＤＣカット容量
９１ バイアス回路
９２ 電源回路
１０１ キャップ層
２０１ チャネル層
３０１ 半導体基板
４０１ａ〜４０１ｃ 空乏層
５０１ａ、５０１ｂ オーミック電極
６０１ａ〜６０１ｃ ショットキー電極
７０１、８０１、８０２ バイアス端子
９０１ａ、９０１ｃ ゲート端子抵抗
１００１ 注入ドープ層
Ｔｒ１−１〜Ｔｒ１−ｎ、Ｔｒ２−１〜Ｔｒ２−ｎ、Ｑ１、Ｑ２ スイッチトランジスタ
Ｒｇ１−１〜Ｒｇ１−ｎ、Ｒｇ２−１〜Ｒｇ２−ｎ ゲート抵抗
Ｒ１−１〜Ｒ１−ｎ、Ｒ２−１〜Ｒ２−ｎ 電位固定用抵抗
ＣＯＭ コモン端子
Ｔｘ 送信側端子
Ｒｘ 受信側端子
【特許請求の範囲】
【請求項１】
半導体基板上に電界効果型トランジスタを形成してなる半導体装置であって、
前記電界効果型トランジスタのソース電極およびドレイン電極としての第１オーミック電極および第２オーミック電極と、
前記第１オーミック電極および第２オーミック電極に挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としての第１ショットキー電極および第２ショットキー電極と、
前記第１ショットキー電極および第２ショットキー電極に挟まれた位置に設けられた第３ショットキー電極と
を備え、
前記第３ショットキー電極が接地されている半導体装置。
【請求項２】
前記第１ショットキー電極と第２ショットキー電極とが接続されている
請求項１に記載の半導体装置。
【請求項３】
前記第３ショットキー電極直下に注入ドープ層が形成されている
請求項１に記載の半導体装置。
【請求項４】
高周波信号を増幅することにより増幅信号を出力する増幅回路と、
前記増幅回路の出力に第１端が接続された容量と、
第１オーミック電極が前記容量の第２端に接続されている請求項１に記載の半導体装置と
を備える高周波回路。
【請求項５】
請求項１に記載の半導体装置を複数個備え、
前記各半導体装置の第１のオーミック電極が前記容量の第２端に接続されている
請求項４に記載の高周波回路。
【請求項６】
さらに、
前記増幅信号の所定の特性量を検出する検出部と、
複数の前記半導体装置に形成された前記電界効果型トランジスタのうち、前記検出部にて検出された特性量に応じた１つを導通させ、他を遮断させる制御部と
を備える請求項５に記載の高周波回路。
【請求項７】
前記検出部は、前記所定の特性量として、前記増幅信号の周波数を検出する
請求項６に記載の高周波回路。
【請求項８】
前記検出部は、前記所定の特性量として、前記増幅信号の平均電力を検出する
請求項６に記載の高周波回路。
【請求項９】
さらに、前記検出部で検出された前記増幅信号の平均電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備える
請求項８に記載の高周波回路。
【請求項１０】
さらに、前記検出部で検出された前記増幅信号の平均電力に応じた電源電圧を前記増幅回路に供給する電源回路を備える
請求項９に記載の高周波回路。
【請求項１１】
前記検出部は、前記所定の特性量として、前記増幅信号のピーク電力を検出する
請求項６に記載の高周波回路。
【請求項１２】
さらに、前記検出部で検出された前記増幅信号のピーク電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備える
請求項１１に記載の高周波回路。
【請求項１３】
さらに、前記検出部で検出された前記増幅信号のピーク電力に応じた電源電圧を前記増幅回路に供給する電源回路を備える
請求項１２に記載の高周波回路。
【請求項１４】
請求項６に記載の高周波回路における、前記電界効果型トランジスタと、前記増幅回路の少なくとも一部とが、１つの半導体基板上に形成されている
高周波電力増幅装置。
【請求項１】
半導体基板上に電界効果型トランジスタを形成してなる半導体装置であって、
前記電界効果型トランジスタのソース電極およびドレイン電極としての第１オーミック電極および第２オーミック電極と、
前記第１オーミック電極および第２オーミック電極に挟まれた位置に設けられた、前記電界効果型トランジスタのゲート電極としての第１ショットキー電極および第２ショットキー電極と、
前記第１ショットキー電極および第２ショットキー電極に挟まれた位置に設けられた第３ショットキー電極と
を備え、
前記第３ショットキー電極が接地されている半導体装置。
【請求項２】
前記第１ショットキー電極と第２ショットキー電極とが接続されている
請求項１に記載の半導体装置。
【請求項３】
前記第３ショットキー電極直下に注入ドープ層が形成されている
請求項１に記載の半導体装置。
【請求項４】
高周波信号を増幅することにより増幅信号を出力する増幅回路と、
前記増幅回路の出力に第１端が接続された容量と、
第１オーミック電極が前記容量の第２端に接続されている請求項１に記載の半導体装置と
を備える高周波回路。
【請求項５】
請求項１に記載の半導体装置を複数個備え、
前記各半導体装置の第１のオーミック電極が前記容量の第２端に接続されている
請求項４に記載の高周波回路。
【請求項６】
さらに、
前記増幅信号の所定の特性量を検出する検出部と、
複数の前記半導体装置に形成された前記電界効果型トランジスタのうち、前記検出部にて検出された特性量に応じた１つを導通させ、他を遮断させる制御部と
を備える請求項５に記載の高周波回路。
【請求項７】
前記検出部は、前記所定の特性量として、前記増幅信号の周波数を検出する
請求項６に記載の高周波回路。
【請求項８】
前記検出部は、前記所定の特性量として、前記増幅信号の平均電力を検出する
請求項６に記載の高周波回路。
【請求項９】
さらに、前記検出部で検出された前記増幅信号の平均電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備える
請求項８に記載の高周波回路。
【請求項１０】
さらに、前記検出部で検出された前記増幅信号の平均電力に応じた電源電圧を前記増幅回路に供給する電源回路を備える
請求項９に記載の高周波回路。
【請求項１１】
前記検出部は、前記所定の特性量として、前記増幅信号のピーク電力を検出する
請求項６に記載の高周波回路。
【請求項１２】
さらに、前記検出部で検出された前記増幅信号のピーク電力に応じたバイアス電流またはバイアス電圧を表すバイアス出力を前記増幅回路に供給するバイアス回路を備える
請求項１１に記載の高周波回路。
【請求項１３】
さらに、前記検出部で検出された前記増幅信号のピーク電力に応じた電源電圧を前記増幅回路に供給する電源回路を備える
請求項１２に記載の高周波回路。
【請求項１４】
請求項６に記載の高周波回路における、前記電界効果型トランジスタと、前記増幅回路の少なくとも一部とが、１つの半導体基板上に形成されている
高周波電力増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−２４０９４（Ｐ２０１１−２４０９４Ａ）
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願番号】特願２００９−１６８８６５（Ｐ２００９−１６８８６５）
【出願日】平成２１年７月１７日（２００９．７．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願日】平成２１年７月１７日（２００９．７．１７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]