半導体装置及びその製造方法
【課題】 寄生抵抗を低減して駆動能力を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 ゲート絶縁膜40を介して形成されたゲート電極50と、ゲート電極側壁55A及び55Bと、半導体基板20の表面部分において、チャネル領域60の両側に、ゲート電極側壁55A及び55Bの下方にそれぞれ形成された第1のソース領域70B及び第1のドレイン領域70Aと、第1のソース領域70Bより接合深さが深い第2のソース領域90B、及び第1のドレイン領域70Aより接合深さが深い第2のドレイン領域90Aと、チャネル領域60の両側にチャネル領域60を挟むように、第1のソース領域70B及び第1のドレイン領域70Aより深い領域まで形成された所定の半導体材料を不純物として含む層80B及び80Aとを備えることを特徴とする。
【解決手段】 ゲート絶縁膜40を介して形成されたゲート電極50と、ゲート電極側壁55A及び55Bと、半導体基板20の表面部分において、チャネル領域60の両側に、ゲート電極側壁55A及び55Bの下方にそれぞれ形成された第1のソース領域70B及び第1のドレイン領域70Aと、第1のソース領域70Bより接合深さが深い第2のソース領域90B、及び第1のドレイン領域70Aより接合深さが深い第2のドレイン領域90Aと、チャネル領域60の両側にチャネル領域60を挟むように、第1のソース領域70B及び第1のドレイン領域70Aより深い領域まで形成された所定の半導体材料を不純物として含む層80B及び80Aとを備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、MOSトランジスタ、特にPチャネル型MOSトランジスタ(以下、これをpMOSFETと呼ぶ)においては、デバイスの微細化に伴って、短チャネル効果(ゲート長が短くなることに応じてソース領域及びドレイン領域間の距離が小さくなり、ゲート電極を閉じていてもソース領域及びドレイン領域間でリーク電流が流れる現象)の問題や寄生抵抗が増大するという問題が生じている。
【0003】
これにより、pMOSFETにおいては、かかる短チャネル効果の改善及び寄生抵抗の低減のため、接合深さ(表面から接合までの距離)が浅く、不純物濃度分布が急峻なソースエクステンション領域及びドレインエクステンション領域を形成することが求められている。
【0004】
このようなソースエクステンション領域及びドレインエクステンション領域を形成する方法の一つとして、ゲルマニウムなどのイオン注入を行って半導体基板をアモルファス(非結晶)化した後、ボロン又はフッ化ボロン(BF2)のイオン注入を行った上で活性化を行う方法がある。
【0005】
その際、加熱源として例えばハロゲンランプを用いた従来のアニール方法によって活性化を行う場合には、ソース領域及びドレイン領域と半導体基板との接合部分に流れるリーク電流を低減させるため、ゲルマニウムは、ボロンよりも半導体基板の深さ方向に浅く分布するように形成される。
【0006】
ところで、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域及びドレインエクステンション領域を形成するのに適したアニール方法として、例えばフラッシュランプアニールやレーザアニールを用いた、不純物の拡散を抑制するような活性化技術がある。
【0007】
かかる不純物の拡散を抑制するような活性化技術においては、ゲルマニウムをボロンよりも浅く形成すると、ボロンが分布している領域全体がアモルファス(非結晶)化されずに、活性化率(活性化している割合)が小さくなり、このため寄生抵抗が非常に大きくなってpMOSFETの駆動能力が劣化するという問題が生じる(例えば特許文献1参照)。
【特許文献1】特開2002-329864号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、寄生抵抗を低減して駆動能力を向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様による半導体装置は、
半導体基板の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側面に形成されたゲート電極側壁と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側に、前記ゲート電極側壁の下方にそれぞれ形成された第1のソース領域及び第1のドレイン領域と、
前記第1のソース領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のソース領域より接合深さが深い第2のソース領域、及び前記第1のドレイン領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のドレイン領域より接合深さが深い第2のドレイン領域と、
前記チャネル領域の両側に前記チャネル領域を挟むように、前記第1のソース領域及び第1のドレイン領域より深い領域まで形成された所定の半導体材料を不純物として含む層と
を備えることを特徴とする。
【0010】
また本発明の一態様による半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、アモルファス層を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記アモルファス層よりも浅い領域に第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする。
【0011】
また本発明の一態様による半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、前記第1のソース領域及び第1のドレイン領域より深い領域までアモルファス化されたアモルファス層を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする。
【発明の効果】
【0012】
本発明の半導体装置及びその製造方法によれば、半導体装置の寄生抵抗を低減して当該半導体装置の駆動能力を向上させることができる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施の形態について図面を参照して説明する。
【0014】
図1に、本発明の実施の形態による半導体装置が有するpMOSFET10の構成を示し、図2に、当該pMOSFET10のソースエクステンション領域70B付近の詳細な構成を示す。このpMOSFET10においては、半導体基板20の表面部分に素子分離のための素子分離絶縁膜30A及び30Bが形成され、当該素子分離絶縁膜30A及び30Bにより分離された素子領域の中央部付近には、半導体基板20表面上に形成されたゲート絶縁膜40を介してゲート電極50が形成されている。
【0015】
このゲート電極50の側面には、絶縁膜としてのゲート電極側壁55A及び55Bが形成され、またゲート電極50の下方に位置し、かつ半導体基板20の表面付近には、電流が流れるチャネル領域60が形成されている。
【0016】
このチャネル領域60の両端には、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域70B及びドレインエクステンション領域70Aが形成され、その接合深さはデバイスの微細化に対応するため30[nm]以下、例えば10[nm]である。なお、このソースエクステンション領域70Bは、例えば第1のソース領域に対応し、ドレインエクステンション領域70Aは、例えば第1のドレイン領域に対応する。
【0017】
ここで、pMOSFET10においては、半導体基板20をアモルファス化するためのゲルマニウム層80B及び80Aが、ソースエクステンション領域70B及びドレインエクステンション領域70Aを形成するボロンよりも半導体基板20の深さ方向奥深くにまで分布するように形成されている。なお、このゲルマニウム層80B及び80Aは、例えば所定の半導体材料を不純物として含む層に対応する。
【0018】
ソースエクステンション領域70Bと素子分離絶縁膜30Bとの間には、接合深さが例えば80[nm]のソース領域90Bが形成されると共に、ドレインエクステンション領域70Aと素子分離絶縁膜30Aとの間には、接合深さが例えば80[nm]のドレイン領域90Aが形成されている。なお、このソース領域90Bは、例えば第2のソース領域に対応し、ドレイン領域90Aは、例えば第2のドレイン領域に対応する。
【0019】
さらにゲート電極50の表面とソース領域90B及びドレイン領域90Aの表面には、寄生抵抗を低減するためのシリサイド膜100A〜100Cが形成され、また当該シリサイド膜100A〜100Cの上面には、層間絶縁膜110が形成され、配線のためのコンタクトプラグ120が形成されている。
【0020】
ここで図3に、比較例として、半導体基板20をアモルファス化するためのゲルマニウム層220B及び220Aを、ソースエクステンション領域210B及びドレインエクステンション領域210Aを形成するボロンよりも浅く分布するように形成したpMOSFET200の構成を示し、図4に、当該pMOSFET200のソースエクステンション領域210B付近の詳細な構成を示す。
【0021】
このpMOSFET200では、ゲルマニウム層220B及び220Aがボロンよりも浅く形成されていることから、ボロンが形成されている領域全体がアモルファス化されずに、活性化率が小さくなる。このためpMOSFET200では、寄生抵抗が大きくなって駆動能力が劣化するという問題が生じる。
【0022】
これに対し本実施の形態によるpMOSFET10によれば、ゲルマニウム層80B及び80Aがボロンよりも奥深くにまで形成されていることから、ボロンが分布している領域より深い領域までアモルファス化することができ、活性化率が高くなる。これによりpMOSFET10では、寄生抵抗を低減して駆動能力を向上させることができる。なお、図1及び図2に示された要素と同一のものには同一の符号を付して説明を省略する。
【0023】
次いで、本実施の形態によるpMOSFET10の製造方法について図5〜図17を用いて説明する。まず図5に示すように、半導体基板300上に素子分離絶縁膜310A及び310Bを形成した後、ウエル領域及びチャネル領域を形成するためのイオン注入、並びに活性化のためのアニールを行う。そして図6に示すように、半導体基板300の基板表面上に絶縁膜320を形成する。
【0024】
図7に示すように、絶縁膜320上にポリシリコンをCVD(Chemical Vapor Deposition)法により堆積させることにより、ポリシリコン膜330を形成する。なお、この場合、絶縁膜320上にポリシリコンゲルマニウムを堆積させて、ポリシリコンゲルマニウム膜を形成しても良い。
【0025】
図8に示すように、ポリシリコン膜330に、例えばボロン又はフッ化ボロン(BF2)の不純物をイオン注入する。
【0026】
図9に示すように、フォトレジスト工程、反応性イオンエッチング(RIE:Reactive Ion Etching)工程などを実行することにより、ゲート絶縁膜340及びゲート電極350を形成する。
【0027】
図10に示すように、ゲート電極350をマスクとして、半導体基板300の表面に対して斜め方向からヒ素(As)又はリン(P)の角度イオン注入を行った後、ゲート電極350に注入した不純物を活性化させることを目的として、当該不純物を拡散させるようなアニールを行う。
【0028】
図11に示すように、半導体基板300の表面部分が十分にアモルファス化する程度のイオン注入条件を選択した上で、ゲルマニウムのイオン注入を行うことにより、ゲルマニウム層360B及び360Aを形成する。なお、この場合、ガリウムのイオン注入を行ってガリウム層を形成しても良い。
【0029】
図12に示すように、ボロン又はフッ化ボロン(BF2)のイオン注入を行った後、例えばフラッシュランプアニールやレーザアニールなどの不純物の拡散を抑制するような活性化を行うことにより、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域370B及びドレインエクステンション領域370Aを形成する。この際、ゲルマニウム層360B及び360Aは結晶化する。なお、この場合、ボロンを例えば加速エネルギー1.0keV以下、ドーズ量5×1015 〜2×1015/cm2でイオン注入する。
【0030】
図13に示すように、成膜温度を例えば600℃以下として、シリコン酸化膜又はシリコン窒化膜などの絶縁膜を半導体基板300の全面に成膜する。この絶縁膜にRIE工程を行うことにより、ゲート電極350の側面にゲート電極側壁380A及び380Bを形成する。
【0031】
図14に示すように、ゲート電極350とゲート電極側壁380A及び380Bをマスクとして、ボロンのイオン注入を行い、続いて例えばフラッシュランプアニールやレーザアニールなどの不純物(ボロン)の拡散を抑制するような活性化を行うことにより、ソース領域390B及びドレイン領域390Aを形成する。なお、この場合、ボロンを例えば加速エネルギー1.5keV以上、ドーズ量1×1015 〜5×1015/cm2でイオン注入する。
【0032】
図15に示すように、ニッケル(Ni)、コバルト(Co)、鉛(Pb)などの金属膜をスパッタ法によって形成した後、アニールを行うことにより、ゲート電極350の表面並びにソース領域390B及びドレイン領域390Aの表面部分に、寄生抵抗を低減するためのシリサイド膜400A〜400Cを形成する。
【0033】
図16に示すように、層間絶縁膜410を形成し、当該層間絶縁膜410の表面をCMP(Chemical Mechanical Polishing)などによって平坦化する。この層間絶縁膜410に、図17に示すようにコンタクトプラグ420を形成して配線工程を行うことにより、pMOSFET500を形成する。
【0034】
ここで、図1、図2に示された本実施の形態のpMOSFET10における半導体基板20の深さとゲルマニウム濃度及びボロン濃度との関係の一例を図18に示す。ゲルマニウム濃度が、例えば1018cm−3である深さをαとし、ボロン濃度が同じ1018cm−3である深さをβ(βは30[nm]以下)とする。pMOSFET10では、ゲルマニウム層80B及び80Aが、ソースエクステンション領域70B及びドレインエクステンション領域70Aのボロンよりも深い領域にまで存在するため、α>βという関係になる。
【0035】
これに対して、図3、図4に示された比較例によるpMOSFET200では、図19に示すように、ゲルマニウム層220B及び220Aをソースエクステンション領域210B及びドレインエクステンション領域210Aのボロンよりも浅くなるように形成しており、α<βという関係になる。
【0036】
このように本実施の形態では、ゲルマニウム層80B及び80Aを、ソースエクステンション領域70B及びドレインエクステンション領域70Aを形成する不純物(ボロン)よりも、半導体基板20の深さ方向奥深くにまで分布するように形成することにより、半導体基板20を、不純物が分布している領域より深い領域までアモルファス化することができる。
【0037】
そして、ソースエクステンション領域70B及びドレインエクステンション領域70Aとソース領域90B及びドレイン領域90Aに対して、不純物の拡散を抑制するような活性化を行うことにより、アモルファス化された領域の活性化率(活性化している割合)が高くなる。その結果、図3、図4に示されたpMOSFET200のように、アモルファス化された領域が小さい場合と比較すると、ソースエクステンション領域70B及びドレインエクステンション領域70Aの寄生抵抗を低減することができる。
【0038】
従って、本実施の形態によれば、pMOSFET10の寄生抵抗を低減して当該pMOSFET10の駆動能力を向上させることができる。
【0039】
なお上述の実施の形態においては、図11に示されたように、ゲルマニウムのイオン注入を行った後、図12に示されたように、ボロンのイオン注入を行う場合について述べたが、本発明はこれに限らず、ボロンのイオン注入を行った後に、ゲルマニウムのイオン注入を行うようにしても良い。
【0040】
すなわち、図20に示すように、ボロンのイオン注入を行うことにより、ソースエクステンション領域600B及びドレインエクステンション領域600Aを形成する。次いで図21に示すように、ゲルマニウムのイオン注入を行うことにより、ゲルマニウム層610B及び610Aを形成し、半導体基板300をアモルファス化する。その後、例えばフラッシュランプアニールやレーザアニールなどの不純物の拡散を抑制するような活性化を行う。これ以降、図13〜図17と同様の工程を実行することによりpMOSFETを形成する。
【0041】
また上述の実施の形態は一例であって、本発明を限定するものではない。例えば上述したイオン注入条件は一例であって、他の種々のイオン注入条件を適用することが可能である。
【図面の簡単な説明】
【0042】
【図1】本発明の実施の形態によるpMOSFETの構成を示す断面図である。
【図2】同pMOSFETのソースエクステンション領域付近を拡大して示す断面図である。
【図3】比較例として、ゲルマニウムがボロンよりも浅くなるように形成したpMOSFETの構成を示す断面図である。
【図4】同pMOSFETのソースエクステンション領域付近を拡大して示す断面図である。
【図5】本発明の実施の形態によるpMOSFETを製造する製造工程の一部を示す断面図である。
【図6】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図7】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図8】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図9】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図10】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図11】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図12】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図13】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図14】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図15】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図16】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図17】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図18】本発明の実施の形態によるゲルマニウム及びボロンの基板深さ方向の不純物分布を示す説明図である。
【図19】比較例として、ゲルマニウムがボロンよりも浅くなるように形成した場合における、ゲルマニウム及びボロンの基板深さ方向の不純物分布を示す説明図である。
【図20】本発明の他の実施の形態によるpMOSFETを製造する製造工程の一部を示す断面図である。
【図21】同pMOSFETを製造する製造工程の一部を示す断面図である。
【符号の説明】
【0043】
10、500 pMOSFET
20、300 半導体基板
50、350 ゲート電極
60 チャネル領域
70、370 ソースエクステンション領域、ドレインエクステンション領域
80、360 ゲルマニウム層
90、390 ソース領域、ドレイン領域
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、MOSトランジスタ、特にPチャネル型MOSトランジスタ(以下、これをpMOSFETと呼ぶ)においては、デバイスの微細化に伴って、短チャネル効果(ゲート長が短くなることに応じてソース領域及びドレイン領域間の距離が小さくなり、ゲート電極を閉じていてもソース領域及びドレイン領域間でリーク電流が流れる現象)の問題や寄生抵抗が増大するという問題が生じている。
【0003】
これにより、pMOSFETにおいては、かかる短チャネル効果の改善及び寄生抵抗の低減のため、接合深さ(表面から接合までの距離)が浅く、不純物濃度分布が急峻なソースエクステンション領域及びドレインエクステンション領域を形成することが求められている。
【0004】
このようなソースエクステンション領域及びドレインエクステンション領域を形成する方法の一つとして、ゲルマニウムなどのイオン注入を行って半導体基板をアモルファス(非結晶)化した後、ボロン又はフッ化ボロン(BF2)のイオン注入を行った上で活性化を行う方法がある。
【0005】
その際、加熱源として例えばハロゲンランプを用いた従来のアニール方法によって活性化を行う場合には、ソース領域及びドレイン領域と半導体基板との接合部分に流れるリーク電流を低減させるため、ゲルマニウムは、ボロンよりも半導体基板の深さ方向に浅く分布するように形成される。
【0006】
ところで、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域及びドレインエクステンション領域を形成するのに適したアニール方法として、例えばフラッシュランプアニールやレーザアニールを用いた、不純物の拡散を抑制するような活性化技術がある。
【0007】
かかる不純物の拡散を抑制するような活性化技術においては、ゲルマニウムをボロンよりも浅く形成すると、ボロンが分布している領域全体がアモルファス(非結晶)化されずに、活性化率(活性化している割合)が小さくなり、このため寄生抵抗が非常に大きくなってpMOSFETの駆動能力が劣化するという問題が生じる(例えば特許文献1参照)。
【特許文献1】特開2002-329864号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、寄生抵抗を低減して駆動能力を向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様による半導体装置は、
半導体基板の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側面に形成されたゲート電極側壁と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側に、前記ゲート電極側壁の下方にそれぞれ形成された第1のソース領域及び第1のドレイン領域と、
前記第1のソース領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のソース領域より接合深さが深い第2のソース領域、及び前記第1のドレイン領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のドレイン領域より接合深さが深い第2のドレイン領域と、
前記チャネル領域の両側に前記チャネル領域を挟むように、前記第1のソース領域及び第1のドレイン領域より深い領域まで形成された所定の半導体材料を不純物として含む層と
を備えることを特徴とする。
【0010】
また本発明の一態様による半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、アモルファス層を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記アモルファス層よりも浅い領域に第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする。
【0011】
また本発明の一態様による半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、前記第1のソース領域及び第1のドレイン領域より深い領域までアモルファス化されたアモルファス層を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする。
【発明の効果】
【0012】
本発明の半導体装置及びその製造方法によれば、半導体装置の寄生抵抗を低減して当該半導体装置の駆動能力を向上させることができる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施の形態について図面を参照して説明する。
【0014】
図1に、本発明の実施の形態による半導体装置が有するpMOSFET10の構成を示し、図2に、当該pMOSFET10のソースエクステンション領域70B付近の詳細な構成を示す。このpMOSFET10においては、半導体基板20の表面部分に素子分離のための素子分離絶縁膜30A及び30Bが形成され、当該素子分離絶縁膜30A及び30Bにより分離された素子領域の中央部付近には、半導体基板20表面上に形成されたゲート絶縁膜40を介してゲート電極50が形成されている。
【0015】
このゲート電極50の側面には、絶縁膜としてのゲート電極側壁55A及び55Bが形成され、またゲート電極50の下方に位置し、かつ半導体基板20の表面付近には、電流が流れるチャネル領域60が形成されている。
【0016】
このチャネル領域60の両端には、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域70B及びドレインエクステンション領域70Aが形成され、その接合深さはデバイスの微細化に対応するため30[nm]以下、例えば10[nm]である。なお、このソースエクステンション領域70Bは、例えば第1のソース領域に対応し、ドレインエクステンション領域70Aは、例えば第1のドレイン領域に対応する。
【0017】
ここで、pMOSFET10においては、半導体基板20をアモルファス化するためのゲルマニウム層80B及び80Aが、ソースエクステンション領域70B及びドレインエクステンション領域70Aを形成するボロンよりも半導体基板20の深さ方向奥深くにまで分布するように形成されている。なお、このゲルマニウム層80B及び80Aは、例えば所定の半導体材料を不純物として含む層に対応する。
【0018】
ソースエクステンション領域70Bと素子分離絶縁膜30Bとの間には、接合深さが例えば80[nm]のソース領域90Bが形成されると共に、ドレインエクステンション領域70Aと素子分離絶縁膜30Aとの間には、接合深さが例えば80[nm]のドレイン領域90Aが形成されている。なお、このソース領域90Bは、例えば第2のソース領域に対応し、ドレイン領域90Aは、例えば第2のドレイン領域に対応する。
【0019】
さらにゲート電極50の表面とソース領域90B及びドレイン領域90Aの表面には、寄生抵抗を低減するためのシリサイド膜100A〜100Cが形成され、また当該シリサイド膜100A〜100Cの上面には、層間絶縁膜110が形成され、配線のためのコンタクトプラグ120が形成されている。
【0020】
ここで図3に、比較例として、半導体基板20をアモルファス化するためのゲルマニウム層220B及び220Aを、ソースエクステンション領域210B及びドレインエクステンション領域210Aを形成するボロンよりも浅く分布するように形成したpMOSFET200の構成を示し、図4に、当該pMOSFET200のソースエクステンション領域210B付近の詳細な構成を示す。
【0021】
このpMOSFET200では、ゲルマニウム層220B及び220Aがボロンよりも浅く形成されていることから、ボロンが形成されている領域全体がアモルファス化されずに、活性化率が小さくなる。このためpMOSFET200では、寄生抵抗が大きくなって駆動能力が劣化するという問題が生じる。
【0022】
これに対し本実施の形態によるpMOSFET10によれば、ゲルマニウム層80B及び80Aがボロンよりも奥深くにまで形成されていることから、ボロンが分布している領域より深い領域までアモルファス化することができ、活性化率が高くなる。これによりpMOSFET10では、寄生抵抗を低減して駆動能力を向上させることができる。なお、図1及び図2に示された要素と同一のものには同一の符号を付して説明を省略する。
【0023】
次いで、本実施の形態によるpMOSFET10の製造方法について図5〜図17を用いて説明する。まず図5に示すように、半導体基板300上に素子分離絶縁膜310A及び310Bを形成した後、ウエル領域及びチャネル領域を形成するためのイオン注入、並びに活性化のためのアニールを行う。そして図6に示すように、半導体基板300の基板表面上に絶縁膜320を形成する。
【0024】
図7に示すように、絶縁膜320上にポリシリコンをCVD(Chemical Vapor Deposition)法により堆積させることにより、ポリシリコン膜330を形成する。なお、この場合、絶縁膜320上にポリシリコンゲルマニウムを堆積させて、ポリシリコンゲルマニウム膜を形成しても良い。
【0025】
図8に示すように、ポリシリコン膜330に、例えばボロン又はフッ化ボロン(BF2)の不純物をイオン注入する。
【0026】
図9に示すように、フォトレジスト工程、反応性イオンエッチング(RIE:Reactive Ion Etching)工程などを実行することにより、ゲート絶縁膜340及びゲート電極350を形成する。
【0027】
図10に示すように、ゲート電極350をマスクとして、半導体基板300の表面に対して斜め方向からヒ素(As)又はリン(P)の角度イオン注入を行った後、ゲート電極350に注入した不純物を活性化させることを目的として、当該不純物を拡散させるようなアニールを行う。
【0028】
図11に示すように、半導体基板300の表面部分が十分にアモルファス化する程度のイオン注入条件を選択した上で、ゲルマニウムのイオン注入を行うことにより、ゲルマニウム層360B及び360Aを形成する。なお、この場合、ガリウムのイオン注入を行ってガリウム層を形成しても良い。
【0029】
図12に示すように、ボロン又はフッ化ボロン(BF2)のイオン注入を行った後、例えばフラッシュランプアニールやレーザアニールなどの不純物の拡散を抑制するような活性化を行うことにより、接合深さが浅く、不純物濃度分布が急峻なソースエクステンション領域370B及びドレインエクステンション領域370Aを形成する。この際、ゲルマニウム層360B及び360Aは結晶化する。なお、この場合、ボロンを例えば加速エネルギー1.0keV以下、ドーズ量5×1015 〜2×1015/cm2でイオン注入する。
【0030】
図13に示すように、成膜温度を例えば600℃以下として、シリコン酸化膜又はシリコン窒化膜などの絶縁膜を半導体基板300の全面に成膜する。この絶縁膜にRIE工程を行うことにより、ゲート電極350の側面にゲート電極側壁380A及び380Bを形成する。
【0031】
図14に示すように、ゲート電極350とゲート電極側壁380A及び380Bをマスクとして、ボロンのイオン注入を行い、続いて例えばフラッシュランプアニールやレーザアニールなどの不純物(ボロン)の拡散を抑制するような活性化を行うことにより、ソース領域390B及びドレイン領域390Aを形成する。なお、この場合、ボロンを例えば加速エネルギー1.5keV以上、ドーズ量1×1015 〜5×1015/cm2でイオン注入する。
【0032】
図15に示すように、ニッケル(Ni)、コバルト(Co)、鉛(Pb)などの金属膜をスパッタ法によって形成した後、アニールを行うことにより、ゲート電極350の表面並びにソース領域390B及びドレイン領域390Aの表面部分に、寄生抵抗を低減するためのシリサイド膜400A〜400Cを形成する。
【0033】
図16に示すように、層間絶縁膜410を形成し、当該層間絶縁膜410の表面をCMP(Chemical Mechanical Polishing)などによって平坦化する。この層間絶縁膜410に、図17に示すようにコンタクトプラグ420を形成して配線工程を行うことにより、pMOSFET500を形成する。
【0034】
ここで、図1、図2に示された本実施の形態のpMOSFET10における半導体基板20の深さとゲルマニウム濃度及びボロン濃度との関係の一例を図18に示す。ゲルマニウム濃度が、例えば1018cm−3である深さをαとし、ボロン濃度が同じ1018cm−3である深さをβ(βは30[nm]以下)とする。pMOSFET10では、ゲルマニウム層80B及び80Aが、ソースエクステンション領域70B及びドレインエクステンション領域70Aのボロンよりも深い領域にまで存在するため、α>βという関係になる。
【0035】
これに対して、図3、図4に示された比較例によるpMOSFET200では、図19に示すように、ゲルマニウム層220B及び220Aをソースエクステンション領域210B及びドレインエクステンション領域210Aのボロンよりも浅くなるように形成しており、α<βという関係になる。
【0036】
このように本実施の形態では、ゲルマニウム層80B及び80Aを、ソースエクステンション領域70B及びドレインエクステンション領域70Aを形成する不純物(ボロン)よりも、半導体基板20の深さ方向奥深くにまで分布するように形成することにより、半導体基板20を、不純物が分布している領域より深い領域までアモルファス化することができる。
【0037】
そして、ソースエクステンション領域70B及びドレインエクステンション領域70Aとソース領域90B及びドレイン領域90Aに対して、不純物の拡散を抑制するような活性化を行うことにより、アモルファス化された領域の活性化率(活性化している割合)が高くなる。その結果、図3、図4に示されたpMOSFET200のように、アモルファス化された領域が小さい場合と比較すると、ソースエクステンション領域70B及びドレインエクステンション領域70Aの寄生抵抗を低減することができる。
【0038】
従って、本実施の形態によれば、pMOSFET10の寄生抵抗を低減して当該pMOSFET10の駆動能力を向上させることができる。
【0039】
なお上述の実施の形態においては、図11に示されたように、ゲルマニウムのイオン注入を行った後、図12に示されたように、ボロンのイオン注入を行う場合について述べたが、本発明はこれに限らず、ボロンのイオン注入を行った後に、ゲルマニウムのイオン注入を行うようにしても良い。
【0040】
すなわち、図20に示すように、ボロンのイオン注入を行うことにより、ソースエクステンション領域600B及びドレインエクステンション領域600Aを形成する。次いで図21に示すように、ゲルマニウムのイオン注入を行うことにより、ゲルマニウム層610B及び610Aを形成し、半導体基板300をアモルファス化する。その後、例えばフラッシュランプアニールやレーザアニールなどの不純物の拡散を抑制するような活性化を行う。これ以降、図13〜図17と同様の工程を実行することによりpMOSFETを形成する。
【0041】
また上述の実施の形態は一例であって、本発明を限定するものではない。例えば上述したイオン注入条件は一例であって、他の種々のイオン注入条件を適用することが可能である。
【図面の簡単な説明】
【0042】
【図1】本発明の実施の形態によるpMOSFETの構成を示す断面図である。
【図2】同pMOSFETのソースエクステンション領域付近を拡大して示す断面図である。
【図3】比較例として、ゲルマニウムがボロンよりも浅くなるように形成したpMOSFETの構成を示す断面図である。
【図4】同pMOSFETのソースエクステンション領域付近を拡大して示す断面図である。
【図5】本発明の実施の形態によるpMOSFETを製造する製造工程の一部を示す断面図である。
【図6】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図7】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図8】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図9】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図10】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図11】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図12】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図13】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図14】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図15】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図16】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図17】同pMOSFETを製造する製造工程の一部を示す断面図である。
【図18】本発明の実施の形態によるゲルマニウム及びボロンの基板深さ方向の不純物分布を示す説明図である。
【図19】比較例として、ゲルマニウムがボロンよりも浅くなるように形成した場合における、ゲルマニウム及びボロンの基板深さ方向の不純物分布を示す説明図である。
【図20】本発明の他の実施の形態によるpMOSFETを製造する製造工程の一部を示す断面図である。
【図21】同pMOSFETを製造する製造工程の一部を示す断面図である。
【符号の説明】
【0043】
10、500 pMOSFET
20、300 半導体基板
50、350 ゲート電極
60 チャネル領域
70、370 ソースエクステンション領域、ドレインエクステンション領域
80、360 ゲルマニウム層
90、390 ソース領域、ドレイン領域
【特許請求の範囲】
【請求項1】
半導体基板の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側面に形成されたゲート電極側壁と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側に、前記ゲート電極側壁の下方にそれぞれ形成された第1のソース領域及び第1のドレイン領域と、
前記第1のソース領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のソース領域より接合深さが深い第2のソース領域、及び前記第1のドレイン領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のドレイン領域より接合深さが深い第2のドレイン領域と、
前記チャネル領域の両側に前記チャネル領域を挟むように、前記第1のソース領域及び第1のドレイン領域より深い領域まで形成された所定の半導体材料を不純物として含む層と
を備えることを特徴とする半導体装置。
【請求項2】
前記第1のソース領域及び第1のドレイン領域は、接合深さが30[nm]以下であることを特徴とする請求項1記載の半導体装置。
【請求項3】
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、アモルファス層を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記アモルファス層よりも浅い領域に第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項4】
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、前記第1のソース領域及び第1のドレイン領域より深い領域までアモルファス化されたアモルファス層を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項5】
前記第1のソース領域及び第1のドレイン領域を形成するステップ、並びに前記第2のソース領域及び第2のドレイン領域を形成するステップでは、イオン注入を行った後、不純物の拡散を抑制するような活性化を行うことにより、前記第1のソース領域及び第1のドレイン領域並びに前記第2のソース領域及び第2のドレイン領域を形成することを特徴とする請求項3又は4記載の半導体装置の製造方法。
【請求項1】
半導体基板の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側面に形成されたゲート電極側壁と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側に、前記ゲート電極側壁の下方にそれぞれ形成された第1のソース領域及び第1のドレイン領域と、
前記第1のソース領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のソース領域より接合深さが深い第2のソース領域、及び前記第1のドレイン領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のドレイン領域より接合深さが深い第2のドレイン領域と、
前記チャネル領域の両側に前記チャネル領域を挟むように、前記第1のソース領域及び第1のドレイン領域より深い領域まで形成された所定の半導体材料を不純物として含む層と
を備えることを特徴とする半導体装置。
【請求項2】
前記第1のソース領域及び第1のドレイン領域は、接合深さが30[nm]以下であることを特徴とする請求項1記載の半導体装置。
【請求項3】
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、アモルファス層を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記アモルファス層よりも浅い領域に第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項4】
半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして所定の不純物を前記半導体基板の表面部分にイオン注入することにより、第1のソース領域及び第1のドレイン領域を形成するステップと、
前記ゲート電極をマスクとして所定の半導体材料を前記半導体基板の表面部分に注入してアモルファス化することにより、前記第1のソース領域及び第1のドレイン領域より深い領域までアモルファス化されたアモルファス層を形成するステップと、
前記ゲート電極の側面にゲート電極側壁を形成するステップと、
前記ゲート電極及び前記ゲート電極側壁をマスクとして、所定の不純物を前記半導体基板の表面部分にイオン注入することにより、前記第1のソース領域及び第1のドレイン領域より接合深さが深い第2のソース領域及び第2のドレイン領域を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項5】
前記第1のソース領域及び第1のドレイン領域を形成するステップ、並びに前記第2のソース領域及び第2のドレイン領域を形成するステップでは、イオン注入を行った後、不純物の拡散を抑制するような活性化を行うことにより、前記第1のソース領域及び第1のドレイン領域並びに前記第2のソース領域及び第2のドレイン領域を形成することを特徴とする請求項3又は4記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2006−13284(P2006−13284A)
【公開日】平成18年1月12日(2006.1.12)
【国際特許分類】
【出願番号】特願2004−190847(P2004−190847)
【出願日】平成16年6月29日(2004.6.29)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年1月12日(2006.1.12)
【国際特許分類】
【出願日】平成16年6月29日(2004.6.29)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]