基板上に堆積された膜組成物及びその半導体デバイス
【課題】基板上に堆積された膜組成物及びその半導体デバイスを提供すること。
【解決手段】基板を少なくとも１つの付着性材料に、この材料が基板上に吸着するのに十分な露出を行うことによってイニシエーション層を形成する。イニシエーション層は第１の反応性部位を与え、この部位を第１の反応材料と、原子層堆積条件下で化学的に反応させて第２の反応性部位を形成する。第２の反応性部位を第２の反応材料と、イニシエーション層上に反応層を形成するのに十分なプロセス条件下で化学的に反応させる。このプロセスを繰り返して、連続的な反応層をイニシエーション層上に形成することができる。イニシエーション層を構成する付着性材料は、原子層堆積法によって劣化しないものである。イニシエーション層は、１つまたは複数の反応層とともに最終的な膜を構成する。
【解決手段】基板を少なくとも１つの付着性材料に、この材料が基板上に吸着するのに十分な露出を行うことによってイニシエーション層を形成する。イニシエーション層は第１の反応性部位を与え、この部位を第１の反応材料と、原子層堆積条件下で化学的に反応させて第２の反応性部位を形成する。第２の反応性部位を第２の反応材料と、イニシエーション層上に反応層を形成するのに十分なプロセス条件下で化学的に反応させる。このプロセスを繰り返して、連続的な反応層をイニシエーション層上に形成することができる。イニシエーション層を構成する付着性材料は、原子層堆積法によって劣化しないものである。イニシエーション層は、１つまたは複数の反応層とともに最終的な膜を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に堆積された膜組成物及びその半導体デバイスに関し、より詳細には、付着性（ａｄｈｅｒｅｎｔ）材料を用いて表面領域（ｃｏｖｅｒａｇｅ）を改善するための原子層堆積プロセスに関する。また、本発明は、基板の表面上に吸着された材料上に形成される連続層を有する新しい膜組成物に関する。
【背景技術】
【０００２】
現在、半導体デバイスの製造で使用される基板上に薄膜を付着するための様々な技術が開発されている。より確立された技術の中に、化学気相成長法（ＣＶＤ）がある。ＣＶＤの変形である原子層堆積法（ＡＬＤ；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｏｐｏｓｉｔｉｏｎ）は、非常に均一で共形な膜堆積を実現する潜在的に優れた方法として現在浮上している比較的新しい技術である。ＡＬＤは、ＣＶＤよりも遅いプロセスであるが、複雑なトポロジ上に超均一な薄い堆積層を維持する優れた能力を示すことが多い。ＡＬＤはＣＶＤほどには流量に依存しないため、これは少なくとも部分的には本当である。ＡＬＤのこの流量非依存性によって、従来のＣＶＤ法の場合よりも低い温度で処理することができる。
【０００３】
ＡＬＤプロセスは、基板の堆積表面での化学吸着によって進行する。ＡＬＤ技術は、例えば、エレクトロルミネセンス表示装置用の硫化亜鉛の多結晶およびアモルファス膜ならびに誘電体酸化物を成長させるために数年前に開発された原子層エピタキシのコンセプトに基づいている。ＡＬＤの手法は、反応性前駆体分子の飽和した単層を化学吸着によって形成する原理に基づいている。ＡＬＤにおいては、適切な反応性前駆体を、交互にパルス状に堆積チャンバ内へ送る。反応性前駆体の各導入は、不活性ガス（たとえばＡｒ）のパージによって分離される。それぞれの前駆体の導入によって、以前に堆積された層に追加される新しい原子層が与えられて、堅い膜の均一な層が形成される。このサイクルは、所望する膜厚が得られるまで繰り返すことができる。すなわちガスＡｘを導入した後にガスＢｙを導入して、ＡＢ材料の単層を形成する。ＡｘそしてＢｙを導入するこのプロセスを多数回繰り返して、所望する厚さのＡＢ膜を得ることができる。
【０００４】
ＡＬＤでは通常、広範囲の表面トポロジに渡って高品質で均一な膜を形成することができるが、それでもやはり問題が起こる可能性がある。一般的に、堆積開始すなわち最初の層または数層を形成することが、ＡＬＤを用いる膜形成の最も問題の多い段階であることが多い。たとえば先の例では、Ａｘガスの亜族（ｓｕｂｇｒｏｕｐ）ｘは、連続する単層の立体的配置（ｓｔｅｒｉｃａｌｌｙ）構成を妨げるような、大きくて巨大な分子である可能性がある。さらにＡｘの化学吸着性というのは、Ａｘが、その下の基板に適切に付着しても他の反応材料に吸着して連続層の形成に使用する化合物のその後の反応を阻む可能性があるようなものである場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、当該技術分野において、この形成手法に付随する欠点を克服する新しいＡＬＤ法が必要とされている。また、半導体デバイスにおける広範囲の基板上で用いるための新しい膜組成物が必要とされている。
【０００６】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、基板上に堆積された膜組成物及びその半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によって、半導体デバイスにおける基板上に膜を堆積する方法が提供される。以下に説明するＡＬＤプロセス条件を用いて、最初に基板を少なくとも１つの付着性材料に、材料が基板の表面上に付着または吸着するのに十分な量において露出させることによって、基板上にイニシエーション層（ｉｎｉｔｉａｔｉｏｎ ｌａｙｅｒ）を形成する。イニシエーション層は、少なくとも１つの第１の反応性部位（反応物）（ｒｅａｃｔｉｖｅ ｍｏｉｅｔｙ）を与える。次にこの第１の反応性部位を、少なくとも１つの第１の反応材料と化学的に反応させて、第２の反応性部位（反応物）を形成する。次に第２の反応性部位（反応物）を、少なくとも１つの第２の反応材料と化学的に反応させて、イニシエーション層上に反応層を形成する。イニシエーション層は、反応層を形成する間に実質的に劣化せず、反応層とともに最終的な膜を構成することができる。またさらなる反応層をイニシエーション層上に形成しても良く、その結果、これらの層が全て一緒になって最終的な膜を構成する。
【０００８】
本発明の他の態様においては、半導体デバイスにおける基板上で用いるのに適した膜が提供される。膜は、付着性材料のイニシエーション層と、イニシエーション層上に形成された１つまたは複数の反応層とを有する。各反応層は、金属または金属を含む化合物から構成されていても良い。
【０００９】
本発明のさらなる利点および特徴は、以下の詳細な説明および本発明の種々の実施形態を例示する図面からより容易に明らかになる。
【発明を実施するための最良の形態】
【００１０】
本発明は、半導体デバイスにおける基板上への原子層堆積法（ＡＬＤ）を用いた膜の堆積に関する。
【００１１】
本明細書においては、用語「ウェハ」または「基板」にも言及し、これらは、シリコンベース、シリコンオンインシュレータ（ＳＯＩ）またはシリコンオンサファイア（ＳＯＳ）構造、ドープまたはアンドープの半導体、ベースとなる半導体土台によって支持されたシリコンのエピタキシャル層、および他の半導体構造を含むと理解すべきである。加えて、以下の説明において「ウェハ」または「基板」に言及するときには、事前のプロセスステップを用いてアレイ、領域、または接合を、ベースとなる半導体構造または土台内または上に形成している場合がある。加えて半導体は、シリコンベースである必要はなく、シリコン−ゲルマニウム、ゲルマニウム、またはガリウムヒ素をベースとすることもできる。また、本明細書で用いる用語「基板」は、一般的なベースまたは土台構造のどのタイプをも指す場合がある。
【００１２】
種々の実施形態を通して同様の数字は同様の構成要素を示す図面を参照して、図１は、製造工程の中間段階における基板１２を有する半導体デバイス１０を示す断面図である。本発明によれば、最初にイニシエーション層１４を、ＡＬＤの場合に用いる反応条件の下で基板１２上に堆積させる。すなわち、好適なＡＬＤ反応チャンバ内で、約１００℃から約６００℃の範囲の温度において反応が行われる。好ましくは、動作温度は、約２００℃から約４００℃の範囲であり、より望ましくは、約２５０℃から約３５０℃の範囲である。ＡＬＤプロセスに対する動作圧力は通常、約１．０ｍＴｏｒｒから約１０Ｔｏｒｒの範囲であり、より好ましくは、約３０ｍＴｏｒｒから約１Ｔｏｒｒの範囲である。ＡＬＤ反応チャンバに入るガス状物質の流量は変化させても良く、当業者であれば容易に調整することができる。
【００１３】
イニシエーション層１４は、基板１２の表面に付着（ａｄｈｅｒｅｓ）または固着（ｓｔｉｃｋｓ）する付着性材料から構成される。好ましい実施形態においては、付着性材料は、化学吸着性（ｃｈｅｍｉｓｏｒｂｅｎｔ）、吸着性、または化学的吸着性（ｃｈｅｍｉａｄｓｏｒｂｅｎｔ）材料と言われることもある。用語「化学吸着」、「吸着」、および「化学的吸着」は、本明細書では交換可能であると理解すべきであり、イニシエーション層が物理的および／または化学的な力によって基板１２の表面に付着または固着することを意味するものとする。したがって、イニシエーション層は好ましくは、「化学吸着性」材料から構成されていると述べても良く、したがって、用語「化学吸着性」は、イニシエーション層が基板１２に付着または固着することができる全てのメカニズム（例えば、化学的、物理的、および組み合わせたメカニズム）を包含することが意図されている。上記化合物または材料は全て、本明細書において用いることが意図されているが、付着性材料は実質的に基板に依存しないことが好ましく、すなわち、広範囲の半導体基板材料、特に広範囲のシリコンベースの化合物、例えば、シリコンおよびドープドポリシリコンに付着できることを意味する。イニシエーション層１４として用いる好ましい付着性材料は、チタン含有化合物であり、そのうちテトラキスジメチルアミノ（ｔｅｔｒａｋｉｓｄｉｍｅｔｈｙｌａｍｉｎｏ）チタン（Ｔｉ（−Ｎ（ＣＨ３）２）４）（ＴＤＭＡＴ）および塩化チタン（ＴｉＣｌ４）が、単独または組み合わせの何れかにおいて、望ましい。ＴＤＭＡＴが特に望ましいと考えられ、現在、特に良好な付着性材料であることが分かっている。他の有用な付着性材料は、塩化亜鉛である。他の有用な化合物としては、例えば、テトラエトキシオルソシリケート（ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）、三塩化アルミニウム、トリメチルガリウム、トリメチルアルミニウム、およびトリメチル亜鉛（ｔｒｉｍｅｔｈｙｌｚｉｎｃ）を挙げることができる。
【００１４】
イニシエーション層１４を形成する付着性材料による基板１２への吸着レベルは、少なくとも約１％から約１０％の範囲であることが好ましい。より好ましくは、吸着レベルは少なくとも約３０％とするのが好ましい。これは、イニシエーション層の形成中に、基板１２の表面積の約３０％以上に等しい全体量が、付着性材料を基板に付着または化学吸着させることが好ましいことを意味する。現在の吸着手法では、基板の表面積の少量またはごく僅かでさえある部分のみが覆われる結果となることが多い。本明細書の本発明においては、はるかに高い付着レベルが意図されている。したがって、約５０％を超える付着レベルを有することが望ましい。約８０％を超える、および約９０％さえ超える付着レベルを達成することが、さらにより好ましい。このように付着レベルが高くなると、基板表面に付着または吸着される材料が多くなる。これは言い換えると、後述するようにさらなる膜層を形成するためのその後の反応に利用できる付随的な化学的部位が多くなることを意味する。また、吸着レベルがより高いということは、イニシエーション層が、基板に良好に固定され、言い換えればさらなる膜層を支持できることを意味する。達成される実際の吸着レベルは、結局は複数の要因によって決まると考えられる。これには、これまで説明してきたプロセスパラメータだけでなく、使用する化学吸着性材料、基板の組成およびトポグラフィが含まれる。
【００１５】
イニシエーション層１４は、基板の表面に対して高い吸着レベルを有していなければならないが、イニシエーション層またはより具体的にはその化学的反応物による他の膜形成材料に対する吸着も、実質的に全く無しでなければならない。言い換えれば、イニシエーション層は、この膜形成材料に対して、化学吸着という意味で固着も付着もしてはならないが、その代わりに膜形成材料と、従来的な意味で化学的に反応してさらなる膜層を形成しなければならない。
【００１６】
イニシエーション層１４を形成する付着性材料は、少なくとも１つの反応性部位１６を、その構成要素として与えなければならない。この部位１６は、さらなる化学反応が可能であればどんな化学的部位であっても良い。何らかの特定の理論によって束縛されることは望まないが、反応性部位１６は、イニシエーション層の表面から突き出るか延びて、さらなる化学反応に対して立体的配置に好ましい位置にあるように見える。例えば、化学的配位子基（ｃｈｅｍｉｃａｌ ｌｉｇａｎｄ ｇｒｏｕｐ）は、水素（−Ｈ）またはクロロ−（−Ｃｌ）基などの個々の原子と同様に、反応性部位１６を構成することができる（例えば、−ＣＨ３、−ＮＨ３）。さらなる例としては、化合物ＴＤＭＡＴが与える反応性部位１６は、１つまたは複数のジメチルアミノ配位子（−Ｎ（ＣＨ３）２）であり、例えば、−Ｔｉ（−Ｎ（ＣＨ３）２）３、＝Ｔｉ（−Ｎ（ＣＨ３）２）２、≡Ｔｉ（−Ｎ（ＣＨ３）２）としてである。塩化チタン（ＴｉＣｌ４）を用いる例では、反応性部位１６は、クロロ−（−Ｃｌ）置換基であり、例えば、−ＴｉＣｌ３、＝ＴｉＣｌ２、および≡ＴｉＣｌである。
【００１７】
次に、図２Ａを参照して、イニシエーション層１４を形成する付着性材料の第１の反応性部位１６を、少なくとも１つの第１の反応材料１８と反応させる。次に、図２Ｂを参照して、前述のＡＬＤ条件の下で、第１の反応材料１８が第１の反応性部位１６と反応して、第２の反応性部位２０を形成する。反応は、例えば、第１の反応材料１８の１つまたは複数の化学成分が、第１の反応性部位１６の１つまたは複数の成分を置換して、第２の反応性部位２０を形成する置換反応であっても良い。ＴＤＭＡＴがイニシエーション層１４に対する付着性材料として機能し、１つまたは複数の露出するジメチルアミノ配位子が第１の反応性部位１６として機能する例では、第１の反応材料１８は、ガス状の窒素含有化合物（その混合物を含む）からなる群から選択される１つまたは複数種の化合物であっても良い。これらの化合物としては、例えば、一酸化窒素、亜酸化窒素、窒素、およびアンモニア（ＮＨ３）を挙げることができる。窒素およびアンモニアが好ましく、アンモニアが特に好ましい。アンモニアを導入することにより、例えば、Ｔｉ−Ｎ−Ｈ結合単位（ｌｉｎｋａｇｅ ｕｎｉｔ）を第２の反応性部位２０として形成することができる。他の好適な第１の反応材料１８としては、ＳｉＨ４、ＰＨ３、Ｈ２Ｓ、および水蒸気さえ挙げることができる。
【００１８】
次に、図３Ａを参照して、ＡＬＤプロセスを継続させて、第２の反応材料２２を第２の反応性部位２０と反応させる。第２の反応材料２２は、部位２０と反応して膜層をイニシエーション層１４上に形成するのであれば、どんな化学元素または化合物であっても良い。ある実施形態においては、第２の反応材料２２は水蒸気であっても良い。他の実施形態においては、第２の反応材料は好ましくは、金属または金属を含む化合物である。これらの中で、タングステンを含む化合物が特に望ましいと考えられる。ＴＤＭＡＴをイニシエーション層１４に対する付着性材料として用いるときで、かつ窒素を含む化合物を第１の反応材料１８として用いるときに使用する場合には、六フッ化タングステン（ＷＦ６）が特に好ましい。ＷＦ６を第２の反応材料２２として導入することによって、水素（−Ｈ）基を置換してＴｉ−Ｎ−Ｗ−Ｆ結合を形成することができる。
【００１９】
次に、図３Ｂを参照して、第２の反応性部位２０と第２の反応材料２２との反応から反応層２４を形成する。反応層２４は少なくとも部分的に、イニシエーション層１４をオーバーレイし、好ましくは、イニシエーション層の殆どまたは全てを覆うものとする。加えて、前述したＡＬＤプロセス条件の下では、反応層２４の形成で終わる第２の反応性部位２０と第２の反応材料２２との間の反応中に、イニシエーション層１４は実質的に劣化しないことが好ましい。言い換えれば、本発明によって、基板１２の表面に最初に形成されたイニシエーション層１４の少なくとも実質的に大部分が、反応層２４の形成後に依然として表面に吸着されていることがもたらされる。より望ましくは、イニシエーション層の少なくとも約９０％が、反応層２４の形成後に依然として基板１２に吸着されている。イニシエーション層の少なくとも約９５％が、ＡＬＤプロセス中に依然として損なわれないでいることがさらにより好ましい。より好ましくは、イニシエーション層の約１００％が保存される。
【００２０】
図４Ａから図４Ｄに示す本発明のさらなる実施形態においては、第１の反応材料１８をその後にさらに導入することを、単独で、または第２の反応材料２２をその後にさらに導入することと共に行うことによって、さらなるまたは連続的な反応層２６、２８、３０、および３２などを、第１の反応層２４の上に、前述したＡＬＤプロセスパラメータ（温度、圧力、および流量）を用いて形成することができる。このような方法で形成することができるさらなる反応層の数に対しては、理論的に全く制限がなく、所望する膜の最終的な厚さ次第である。少なくとも約１、２、３、４、または約５以上のさらなる反応層でさえ存在できる。ある実施形態においては、第１の反応層２４上に形成された５を超えるさらなる層、および約１０以上もの連続した反応層が存在することができる。イニシエーション層１４は、反応層２４、２６、２８、３０、および３２などとともに、基板１２上の最終的な膜を構成する。
【００２１】
イニシエーション層および反応層は、異なる材料から構成されていることが好ましい。したがって、ＴＤＭＡＴを用いてイニシエーション層１４を形成する例においては、ＷＮｘの連続的な反応層を（第１の反応材料１８としてＮＨ３を、そして第２の反応材料２２としてＷＦ６を用いて）、Ｔｉ層上に堆積させて、最終的な膜を形成することが好ましいと考えられる（ここで、ｘは好ましくは整数１、２、３、４などである）。ここでもう一度、連続的な反応層のそれぞれを前述の方法で形成する間に、イニシエーション層１４は実質的に劣化しないことに留意されたい。また、イニシエーション層は、第１の反応層２４と比べて、ひいては、その上に形成されるさらなる層２６、２８、３０、および３２などの何れと比べても、比較的薄い層である。イニシエーション層は、約５０Åの厚さよりも大きくてはいけなく、好ましくは、約１０Åの厚さを超えてはいけない。イニシエーション層は約１または２Åの厚さを上回らないことが、さらに望ましい。各反応層は、イニシエーション層の約２倍の厚さから、より好ましくは、約１０倍から約１００倍の厚さの範囲までの、どこにあっても良い。全体としては、最終的な膜は通常、約数百オングストロームの厚さ程度である
【００２２】
次に、図５Ａから図５Ｄを参照して、本発明の他の実施形態が示されている。イニシエーション層１４を構成する多くの付着性材料が、膜層の均一な堆積を問題あるものにする可能性がある、大きくて巨大なおよび／または立体的配置に好ましくない反応性部位１６を与えることが考えられる。非常に共形な膜を実現してその上に実質的に均一な厚さの反応層２４および２６などを形成するためには、１つまたは複数のイニシエーション層１４を、反応層２４および２６などとともに、図５Ａに示すように、ＡＬＤプロセスにより、基板１２の１つまたは複数の一部上にのみ形成することを最初に始めることが望ましいと考えられる。その後、図５Ｂに示すように、ＡＬＤプロセスにより、イニシエーション層１４ａを構成する付着性材料を基板１２上へさらに堆積させることで始めて、その後に層２４ａおよび２６ａなどの堆積を行うことで、次にＡＬＤプロセスを繰り返す。図５Ｃおよび５Ｄに示すように、次に連続的な反応層２４ｂ、２６ｂ、および２４ｃ、２６ｃを、新たに設けたイニシエーション層１４ｂおよび１４ｃの上に、それぞれ形成しても良い。このような方法で連続的に堆積させることによって、イニシエーション層上に存在する反応性部位１６および２０（図１、２、および３に示す）の化学的反応性を最も有利に利用する一方で、これらの部位が与え得るわずかな立体配置的な不都合も最小限にする方法で、最終的な膜を形成および「ビルドアップ（ｂｕｉｌｔ ｕｐ）」できる場合が多い。このような形で形成された膜は、従来形成されている膜より均一に付着することが可能であることが多い。
【００２３】
少なくとも部分的には、その表面領域（ｃｏｖｅｒａｇｅ）が改善されているために、本明細書で述べる膜は半導体製造業において広く適用できる。１つの例は、本発明の膜を、図６に示すようにバリア膜として用いることである。半導体デバイス１１０は、基板１１２を有し、その上にゲートスタック１４０が形成されている。またフィールド酸化膜領域１４２とゲート酸化膜領域１４４とが、基板１１２内に形成されている。また絶縁層１４６（通常は、ボロフォスフォシリケートガラス（ＢＰＳＧ）などの材料からなる）が、基板１１２およびゲートスタック１４０上に形成されている。絶縁材料１４６の層は、実際には、例えば、ＢＰＳＧからなる絶縁材料の１つまたは複数の層として形成される場合がある。絶縁層１４６内に注入されているのが示されているのは、導体プラグ１４８であり、これは当該技術分野で知られる好適な材料で形成することができる。ビア（ｖｉａ）またはコンタクト１５０が、ウェットもしくはドライエッチングまたは他の既知の手法を用いて導体プラグ１４８上に形成されている。バリア膜１５２を、本発明の方法を用いてコンタクト１５０の側面上に形成する。バリア膜１５２は、導電プラグ１４８を構成する材料とコンタクト１５０内に導入されるその後のどの材料との間の反応も防止するように作用する。例としてバリア膜は、ＴＤＭＡＴから形成されたＴｉの薄いイニシエーション層と、その上のＷＮｘの連続的な反応層（第１の反応材料としてＮＨ３を使用し、第２の反応材料としてＷＦ６を使用する）とから形成されていても良い。
【００２４】
本発明のさらに他の実施形態を図７に示す。ゲートスタック１４０を形成する前に、本発明のゲート膜１５４を基板１１２の上に形成しても良い。ゲート膜１５４は、ＴＥＯＳのイニシエーション層上に形成された二酸化ケイ素（ＳｉＯ２）などの層で形成される。ＳｉＯ２層そのものは、第１の反応材料としてのＳｉＨ４と第２の反応材料としてのＨ２Ｏ蒸気から形成される。ゲート膜１５４を形成したら、次に、ゲートスタックをその上に、当該技術分野において既知の方法を用いて形成する。ゲートスタック１４０と接触していない部分の膜１５４を、当該技術分野において既知のエッチングまたはＣＭＰ法を用いて除去する。
【００２５】
本発明に基づいて形成した１つまたは複数の膜を用いる集積回路を含む典型的なプロセッサベースのシステムを、図８に２００で概略的に例示する。コンピュータシステムなどのプロセッサベースのシステムは、例えば一般的に、バスシステム２７０（１つまたは複数のバスおよび／またはバスブリッジを含む場合がある）を通じて、１つまたは複数の入力／出力（Ｉ／Ｏ）デバイス２４０およびハードドライブ２５０と通信する、中央演算処理装置（ＣＰＵ）２１０（例えば、マイクロプロセッサ）を含む。またコンピュータシステム２００は、ハードディスクドライブ２２０、フロッピー（登録商標）ディスクドライブ２３０、ランダムアクセスメモリ（ＲＡＭ）２６０、読取り専用メモリ（ＲＯＭ）２８０を含み、また、コンピュータシステムの場合には、他の周辺機器、例えば、コンパクトディスク（ＣＤ）ＲＯＭドライブ２３０（やはりバス２７０を通じてＣＰＵ２１０と通信する）を備える場合がある。本発明は、プロセッサ、ＲＡＭ、およびＲＯＭの１つまたは複数において用いても良い。図８では、１つの典型的なコンピュータシステムアーキテクチャを示しているが、他の多くのものも可能である。
【００２６】
前述した記載は、本発明の目的、特徴、利点を達成する例示的な実施形態を説明している。本発明の趣旨および範囲から逸脱することなく、記載した実施形態に多くの変形、変更、置換を行っても良いことが明らかである。本発明は、前述の記載または実施形態によって限定されるとみなすべきではなく、添付の特許請求の範囲の解釈される範囲によってのみ限定される。
【図面の簡単な説明】
【００２７】
【図１】製造工程の中間段階における半導体デバイスを示す断面図である。
【図２Ａ】製造工程のさらなる段階における図１に示した半導体デバイスを示す断面図である。
【図２Ｂ】製造工程のさらなる段階における図１に示した半導体デバイスを示す断面図である。
【図３Ａ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図３Ｂ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ａ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｂ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｃ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｄ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図５Ａ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｂ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｃ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｄ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図６】本発明の一実施形態によるバリア膜を例示する半導体デバイスを示す断面図である。
【図７】本発明の一実施形態による二酸化ケイ素膜を示す半導体ゲートスタックを示す断面図である。
【図８】本発明の膜を用いる集積回路を含む典型的なプロセッサベースシステムを示すブロックダイアグラムである。
【符号の説明】
【００２８】
１０ 半導体デバイス
１２ 基板
１４ イニシエーション層
１６ 第１の反応物
１８ 第１の反応材料
２０ 第２の反応物
２２ 第２の反応材料
２４ 反応層
２６，２８，３０，３２ 層
１１０ 半導体デバイス
１１２ 基板
１４０ ゲートスタック
１４２ フィールド酸化膜領域
１４４ ゲート酸化膜領域
１４６ 絶縁層
１４８ 導体プラグ
１５０ ビア（ｖｉａ）またはコンタクト
１５２ バリア膜
１５４ ゲート膜
２００ コンピュータシステム
２１０ 中央演算処理装置（ＣＰＵ）
２２０ ハードディスクドライブ
２３０ フロッピー（登録商標）ディスクドライブ
２４０ 入力／出力（Ｉ／Ｏ）デバイス
２５０ ハードドライブ
２６０ ランダムアクセスメモリ（ＲＡＭ）
２７０ バスシステム
２８０ 読取り専用メモリ（ＲＯＭ）
【技術分野】
【０００１】
本発明は、基板上に堆積された膜組成物及びその半導体デバイスに関し、より詳細には、付着性（ａｄｈｅｒｅｎｔ）材料を用いて表面領域（ｃｏｖｅｒａｇｅ）を改善するための原子層堆積プロセスに関する。また、本発明は、基板の表面上に吸着された材料上に形成される連続層を有する新しい膜組成物に関する。
【背景技術】
【０００２】
現在、半導体デバイスの製造で使用される基板上に薄膜を付着するための様々な技術が開発されている。より確立された技術の中に、化学気相成長法（ＣＶＤ）がある。ＣＶＤの変形である原子層堆積法（ＡＬＤ；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｏｐｏｓｉｔｉｏｎ）は、非常に均一で共形な膜堆積を実現する潜在的に優れた方法として現在浮上している比較的新しい技術である。ＡＬＤは、ＣＶＤよりも遅いプロセスであるが、複雑なトポロジ上に超均一な薄い堆積層を維持する優れた能力を示すことが多い。ＡＬＤはＣＶＤほどには流量に依存しないため、これは少なくとも部分的には本当である。ＡＬＤのこの流量非依存性によって、従来のＣＶＤ法の場合よりも低い温度で処理することができる。
【０００３】
ＡＬＤプロセスは、基板の堆積表面での化学吸着によって進行する。ＡＬＤ技術は、例えば、エレクトロルミネセンス表示装置用の硫化亜鉛の多結晶およびアモルファス膜ならびに誘電体酸化物を成長させるために数年前に開発された原子層エピタキシのコンセプトに基づいている。ＡＬＤの手法は、反応性前駆体分子の飽和した単層を化学吸着によって形成する原理に基づいている。ＡＬＤにおいては、適切な反応性前駆体を、交互にパルス状に堆積チャンバ内へ送る。反応性前駆体の各導入は、不活性ガス（たとえばＡｒ）のパージによって分離される。それぞれの前駆体の導入によって、以前に堆積された層に追加される新しい原子層が与えられて、堅い膜の均一な層が形成される。このサイクルは、所望する膜厚が得られるまで繰り返すことができる。すなわちガスＡｘを導入した後にガスＢｙを導入して、ＡＢ材料の単層を形成する。ＡｘそしてＢｙを導入するこのプロセスを多数回繰り返して、所望する厚さのＡＢ膜を得ることができる。
【０００４】
ＡＬＤでは通常、広範囲の表面トポロジに渡って高品質で均一な膜を形成することができるが、それでもやはり問題が起こる可能性がある。一般的に、堆積開始すなわち最初の層または数層を形成することが、ＡＬＤを用いる膜形成の最も問題の多い段階であることが多い。たとえば先の例では、Ａｘガスの亜族（ｓｕｂｇｒｏｕｐ）ｘは、連続する単層の立体的配置（ｓｔｅｒｉｃａｌｌｙ）構成を妨げるような、大きくて巨大な分子である可能性がある。さらにＡｘの化学吸着性というのは、Ａｘが、その下の基板に適切に付着しても他の反応材料に吸着して連続層の形成に使用する化合物のその後の反応を阻む可能性があるようなものである場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、当該技術分野において、この形成手法に付随する欠点を克服する新しいＡＬＤ法が必要とされている。また、半導体デバイスにおける広範囲の基板上で用いるための新しい膜組成物が必要とされている。
【０００６】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、基板上に堆積された膜組成物及びその半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によって、半導体デバイスにおける基板上に膜を堆積する方法が提供される。以下に説明するＡＬＤプロセス条件を用いて、最初に基板を少なくとも１つの付着性材料に、材料が基板の表面上に付着または吸着するのに十分な量において露出させることによって、基板上にイニシエーション層（ｉｎｉｔｉａｔｉｏｎ ｌａｙｅｒ）を形成する。イニシエーション層は、少なくとも１つの第１の反応性部位（反応物）（ｒｅａｃｔｉｖｅ ｍｏｉｅｔｙ）を与える。次にこの第１の反応性部位を、少なくとも１つの第１の反応材料と化学的に反応させて、第２の反応性部位（反応物）を形成する。次に第２の反応性部位（反応物）を、少なくとも１つの第２の反応材料と化学的に反応させて、イニシエーション層上に反応層を形成する。イニシエーション層は、反応層を形成する間に実質的に劣化せず、反応層とともに最終的な膜を構成することができる。またさらなる反応層をイニシエーション層上に形成しても良く、その結果、これらの層が全て一緒になって最終的な膜を構成する。
【０００８】
本発明の他の態様においては、半導体デバイスにおける基板上で用いるのに適した膜が提供される。膜は、付着性材料のイニシエーション層と、イニシエーション層上に形成された１つまたは複数の反応層とを有する。各反応層は、金属または金属を含む化合物から構成されていても良い。
【０００９】
本発明のさらなる利点および特徴は、以下の詳細な説明および本発明の種々の実施形態を例示する図面からより容易に明らかになる。
【発明を実施するための最良の形態】
【００１０】
本発明は、半導体デバイスにおける基板上への原子層堆積法（ＡＬＤ）を用いた膜の堆積に関する。
【００１１】
本明細書においては、用語「ウェハ」または「基板」にも言及し、これらは、シリコンベース、シリコンオンインシュレータ（ＳＯＩ）またはシリコンオンサファイア（ＳＯＳ）構造、ドープまたはアンドープの半導体、ベースとなる半導体土台によって支持されたシリコンのエピタキシャル層、および他の半導体構造を含むと理解すべきである。加えて、以下の説明において「ウェハ」または「基板」に言及するときには、事前のプロセスステップを用いてアレイ、領域、または接合を、ベースとなる半導体構造または土台内または上に形成している場合がある。加えて半導体は、シリコンベースである必要はなく、シリコン−ゲルマニウム、ゲルマニウム、またはガリウムヒ素をベースとすることもできる。また、本明細書で用いる用語「基板」は、一般的なベースまたは土台構造のどのタイプをも指す場合がある。
【００１２】
種々の実施形態を通して同様の数字は同様の構成要素を示す図面を参照して、図１は、製造工程の中間段階における基板１２を有する半導体デバイス１０を示す断面図である。本発明によれば、最初にイニシエーション層１４を、ＡＬＤの場合に用いる反応条件の下で基板１２上に堆積させる。すなわち、好適なＡＬＤ反応チャンバ内で、約１００℃から約６００℃の範囲の温度において反応が行われる。好ましくは、動作温度は、約２００℃から約４００℃の範囲であり、より望ましくは、約２５０℃から約３５０℃の範囲である。ＡＬＤプロセスに対する動作圧力は通常、約１．０ｍＴｏｒｒから約１０Ｔｏｒｒの範囲であり、より好ましくは、約３０ｍＴｏｒｒから約１Ｔｏｒｒの範囲である。ＡＬＤ反応チャンバに入るガス状物質の流量は変化させても良く、当業者であれば容易に調整することができる。
【００１３】
イニシエーション層１４は、基板１２の表面に付着（ａｄｈｅｒｅｓ）または固着（ｓｔｉｃｋｓ）する付着性材料から構成される。好ましい実施形態においては、付着性材料は、化学吸着性（ｃｈｅｍｉｓｏｒｂｅｎｔ）、吸着性、または化学的吸着性（ｃｈｅｍｉａｄｓｏｒｂｅｎｔ）材料と言われることもある。用語「化学吸着」、「吸着」、および「化学的吸着」は、本明細書では交換可能であると理解すべきであり、イニシエーション層が物理的および／または化学的な力によって基板１２の表面に付着または固着することを意味するものとする。したがって、イニシエーション層は好ましくは、「化学吸着性」材料から構成されていると述べても良く、したがって、用語「化学吸着性」は、イニシエーション層が基板１２に付着または固着することができる全てのメカニズム（例えば、化学的、物理的、および組み合わせたメカニズム）を包含することが意図されている。上記化合物または材料は全て、本明細書において用いることが意図されているが、付着性材料は実質的に基板に依存しないことが好ましく、すなわち、広範囲の半導体基板材料、特に広範囲のシリコンベースの化合物、例えば、シリコンおよびドープドポリシリコンに付着できることを意味する。イニシエーション層１４として用いる好ましい付着性材料は、チタン含有化合物であり、そのうちテトラキスジメチルアミノ（ｔｅｔｒａｋｉｓｄｉｍｅｔｈｙｌａｍｉｎｏ）チタン（Ｔｉ（−Ｎ（ＣＨ３）２）４）（ＴＤＭＡＴ）および塩化チタン（ＴｉＣｌ４）が、単独または組み合わせの何れかにおいて、望ましい。ＴＤＭＡＴが特に望ましいと考えられ、現在、特に良好な付着性材料であることが分かっている。他の有用な付着性材料は、塩化亜鉛である。他の有用な化合物としては、例えば、テトラエトキシオルソシリケート（ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）、三塩化アルミニウム、トリメチルガリウム、トリメチルアルミニウム、およびトリメチル亜鉛（ｔｒｉｍｅｔｈｙｌｚｉｎｃ）を挙げることができる。
【００１４】
イニシエーション層１４を形成する付着性材料による基板１２への吸着レベルは、少なくとも約１％から約１０％の範囲であることが好ましい。より好ましくは、吸着レベルは少なくとも約３０％とするのが好ましい。これは、イニシエーション層の形成中に、基板１２の表面積の約３０％以上に等しい全体量が、付着性材料を基板に付着または化学吸着させることが好ましいことを意味する。現在の吸着手法では、基板の表面積の少量またはごく僅かでさえある部分のみが覆われる結果となることが多い。本明細書の本発明においては、はるかに高い付着レベルが意図されている。したがって、約５０％を超える付着レベルを有することが望ましい。約８０％を超える、および約９０％さえ超える付着レベルを達成することが、さらにより好ましい。このように付着レベルが高くなると、基板表面に付着または吸着される材料が多くなる。これは言い換えると、後述するようにさらなる膜層を形成するためのその後の反応に利用できる付随的な化学的部位が多くなることを意味する。また、吸着レベルがより高いということは、イニシエーション層が、基板に良好に固定され、言い換えればさらなる膜層を支持できることを意味する。達成される実際の吸着レベルは、結局は複数の要因によって決まると考えられる。これには、これまで説明してきたプロセスパラメータだけでなく、使用する化学吸着性材料、基板の組成およびトポグラフィが含まれる。
【００１５】
イニシエーション層１４は、基板の表面に対して高い吸着レベルを有していなければならないが、イニシエーション層またはより具体的にはその化学的反応物による他の膜形成材料に対する吸着も、実質的に全く無しでなければならない。言い換えれば、イニシエーション層は、この膜形成材料に対して、化学吸着という意味で固着も付着もしてはならないが、その代わりに膜形成材料と、従来的な意味で化学的に反応してさらなる膜層を形成しなければならない。
【００１６】
イニシエーション層１４を形成する付着性材料は、少なくとも１つの反応性部位１６を、その構成要素として与えなければならない。この部位１６は、さらなる化学反応が可能であればどんな化学的部位であっても良い。何らかの特定の理論によって束縛されることは望まないが、反応性部位１６は、イニシエーション層の表面から突き出るか延びて、さらなる化学反応に対して立体的配置に好ましい位置にあるように見える。例えば、化学的配位子基（ｃｈｅｍｉｃａｌ ｌｉｇａｎｄ ｇｒｏｕｐ）は、水素（−Ｈ）またはクロロ−（−Ｃｌ）基などの個々の原子と同様に、反応性部位１６を構成することができる（例えば、−ＣＨ３、−ＮＨ３）。さらなる例としては、化合物ＴＤＭＡＴが与える反応性部位１６は、１つまたは複数のジメチルアミノ配位子（−Ｎ（ＣＨ３）２）であり、例えば、−Ｔｉ（−Ｎ（ＣＨ３）２）３、＝Ｔｉ（−Ｎ（ＣＨ３）２）２、≡Ｔｉ（−Ｎ（ＣＨ３）２）としてである。塩化チタン（ＴｉＣｌ４）を用いる例では、反応性部位１６は、クロロ−（−Ｃｌ）置換基であり、例えば、−ＴｉＣｌ３、＝ＴｉＣｌ２、および≡ＴｉＣｌである。
【００１７】
次に、図２Ａを参照して、イニシエーション層１４を形成する付着性材料の第１の反応性部位１６を、少なくとも１つの第１の反応材料１８と反応させる。次に、図２Ｂを参照して、前述のＡＬＤ条件の下で、第１の反応材料１８が第１の反応性部位１６と反応して、第２の反応性部位２０を形成する。反応は、例えば、第１の反応材料１８の１つまたは複数の化学成分が、第１の反応性部位１６の１つまたは複数の成分を置換して、第２の反応性部位２０を形成する置換反応であっても良い。ＴＤＭＡＴがイニシエーション層１４に対する付着性材料として機能し、１つまたは複数の露出するジメチルアミノ配位子が第１の反応性部位１６として機能する例では、第１の反応材料１８は、ガス状の窒素含有化合物（その混合物を含む）からなる群から選択される１つまたは複数種の化合物であっても良い。これらの化合物としては、例えば、一酸化窒素、亜酸化窒素、窒素、およびアンモニア（ＮＨ３）を挙げることができる。窒素およびアンモニアが好ましく、アンモニアが特に好ましい。アンモニアを導入することにより、例えば、Ｔｉ−Ｎ−Ｈ結合単位（ｌｉｎｋａｇｅ ｕｎｉｔ）を第２の反応性部位２０として形成することができる。他の好適な第１の反応材料１８としては、ＳｉＨ４、ＰＨ３、Ｈ２Ｓ、および水蒸気さえ挙げることができる。
【００１８】
次に、図３Ａを参照して、ＡＬＤプロセスを継続させて、第２の反応材料２２を第２の反応性部位２０と反応させる。第２の反応材料２２は、部位２０と反応して膜層をイニシエーション層１４上に形成するのであれば、どんな化学元素または化合物であっても良い。ある実施形態においては、第２の反応材料２２は水蒸気であっても良い。他の実施形態においては、第２の反応材料は好ましくは、金属または金属を含む化合物である。これらの中で、タングステンを含む化合物が特に望ましいと考えられる。ＴＤＭＡＴをイニシエーション層１４に対する付着性材料として用いるときで、かつ窒素を含む化合物を第１の反応材料１８として用いるときに使用する場合には、六フッ化タングステン（ＷＦ６）が特に好ましい。ＷＦ６を第２の反応材料２２として導入することによって、水素（−Ｈ）基を置換してＴｉ−Ｎ−Ｗ−Ｆ結合を形成することができる。
【００１９】
次に、図３Ｂを参照して、第２の反応性部位２０と第２の反応材料２２との反応から反応層２４を形成する。反応層２４は少なくとも部分的に、イニシエーション層１４をオーバーレイし、好ましくは、イニシエーション層の殆どまたは全てを覆うものとする。加えて、前述したＡＬＤプロセス条件の下では、反応層２４の形成で終わる第２の反応性部位２０と第２の反応材料２２との間の反応中に、イニシエーション層１４は実質的に劣化しないことが好ましい。言い換えれば、本発明によって、基板１２の表面に最初に形成されたイニシエーション層１４の少なくとも実質的に大部分が、反応層２４の形成後に依然として表面に吸着されていることがもたらされる。より望ましくは、イニシエーション層の少なくとも約９０％が、反応層２４の形成後に依然として基板１２に吸着されている。イニシエーション層の少なくとも約９５％が、ＡＬＤプロセス中に依然として損なわれないでいることがさらにより好ましい。より好ましくは、イニシエーション層の約１００％が保存される。
【００２０】
図４Ａから図４Ｄに示す本発明のさらなる実施形態においては、第１の反応材料１８をその後にさらに導入することを、単独で、または第２の反応材料２２をその後にさらに導入することと共に行うことによって、さらなるまたは連続的な反応層２６、２８、３０、および３２などを、第１の反応層２４の上に、前述したＡＬＤプロセスパラメータ（温度、圧力、および流量）を用いて形成することができる。このような方法で形成することができるさらなる反応層の数に対しては、理論的に全く制限がなく、所望する膜の最終的な厚さ次第である。少なくとも約１、２、３、４、または約５以上のさらなる反応層でさえ存在できる。ある実施形態においては、第１の反応層２４上に形成された５を超えるさらなる層、および約１０以上もの連続した反応層が存在することができる。イニシエーション層１４は、反応層２４、２６、２８、３０、および３２などとともに、基板１２上の最終的な膜を構成する。
【００２１】
イニシエーション層および反応層は、異なる材料から構成されていることが好ましい。したがって、ＴＤＭＡＴを用いてイニシエーション層１４を形成する例においては、ＷＮｘの連続的な反応層を（第１の反応材料１８としてＮＨ３を、そして第２の反応材料２２としてＷＦ６を用いて）、Ｔｉ層上に堆積させて、最終的な膜を形成することが好ましいと考えられる（ここで、ｘは好ましくは整数１、２、３、４などである）。ここでもう一度、連続的な反応層のそれぞれを前述の方法で形成する間に、イニシエーション層１４は実質的に劣化しないことに留意されたい。また、イニシエーション層は、第１の反応層２４と比べて、ひいては、その上に形成されるさらなる層２６、２８、３０、および３２などの何れと比べても、比較的薄い層である。イニシエーション層は、約５０Åの厚さよりも大きくてはいけなく、好ましくは、約１０Åの厚さを超えてはいけない。イニシエーション層は約１または２Åの厚さを上回らないことが、さらに望ましい。各反応層は、イニシエーション層の約２倍の厚さから、より好ましくは、約１０倍から約１００倍の厚さの範囲までの、どこにあっても良い。全体としては、最終的な膜は通常、約数百オングストロームの厚さ程度である
【００２２】
次に、図５Ａから図５Ｄを参照して、本発明の他の実施形態が示されている。イニシエーション層１４を構成する多くの付着性材料が、膜層の均一な堆積を問題あるものにする可能性がある、大きくて巨大なおよび／または立体的配置に好ましくない反応性部位１６を与えることが考えられる。非常に共形な膜を実現してその上に実質的に均一な厚さの反応層２４および２６などを形成するためには、１つまたは複数のイニシエーション層１４を、反応層２４および２６などとともに、図５Ａに示すように、ＡＬＤプロセスにより、基板１２の１つまたは複数の一部上にのみ形成することを最初に始めることが望ましいと考えられる。その後、図５Ｂに示すように、ＡＬＤプロセスにより、イニシエーション層１４ａを構成する付着性材料を基板１２上へさらに堆積させることで始めて、その後に層２４ａおよび２６ａなどの堆積を行うことで、次にＡＬＤプロセスを繰り返す。図５Ｃおよび５Ｄに示すように、次に連続的な反応層２４ｂ、２６ｂ、および２４ｃ、２６ｃを、新たに設けたイニシエーション層１４ｂおよび１４ｃの上に、それぞれ形成しても良い。このような方法で連続的に堆積させることによって、イニシエーション層上に存在する反応性部位１６および２０（図１、２、および３に示す）の化学的反応性を最も有利に利用する一方で、これらの部位が与え得るわずかな立体配置的な不都合も最小限にする方法で、最終的な膜を形成および「ビルドアップ（ｂｕｉｌｔ ｕｐ）」できる場合が多い。このような形で形成された膜は、従来形成されている膜より均一に付着することが可能であることが多い。
【００２３】
少なくとも部分的には、その表面領域（ｃｏｖｅｒａｇｅ）が改善されているために、本明細書で述べる膜は半導体製造業において広く適用できる。１つの例は、本発明の膜を、図６に示すようにバリア膜として用いることである。半導体デバイス１１０は、基板１１２を有し、その上にゲートスタック１４０が形成されている。またフィールド酸化膜領域１４２とゲート酸化膜領域１４４とが、基板１１２内に形成されている。また絶縁層１４６（通常は、ボロフォスフォシリケートガラス（ＢＰＳＧ）などの材料からなる）が、基板１１２およびゲートスタック１４０上に形成されている。絶縁材料１４６の層は、実際には、例えば、ＢＰＳＧからなる絶縁材料の１つまたは複数の層として形成される場合がある。絶縁層１４６内に注入されているのが示されているのは、導体プラグ１４８であり、これは当該技術分野で知られる好適な材料で形成することができる。ビア（ｖｉａ）またはコンタクト１５０が、ウェットもしくはドライエッチングまたは他の既知の手法を用いて導体プラグ１４８上に形成されている。バリア膜１５２を、本発明の方法を用いてコンタクト１５０の側面上に形成する。バリア膜１５２は、導電プラグ１４８を構成する材料とコンタクト１５０内に導入されるその後のどの材料との間の反応も防止するように作用する。例としてバリア膜は、ＴＤＭＡＴから形成されたＴｉの薄いイニシエーション層と、その上のＷＮｘの連続的な反応層（第１の反応材料としてＮＨ３を使用し、第２の反応材料としてＷＦ６を使用する）とから形成されていても良い。
【００２４】
本発明のさらに他の実施形態を図７に示す。ゲートスタック１４０を形成する前に、本発明のゲート膜１５４を基板１１２の上に形成しても良い。ゲート膜１５４は、ＴＥＯＳのイニシエーション層上に形成された二酸化ケイ素（ＳｉＯ２）などの層で形成される。ＳｉＯ２層そのものは、第１の反応材料としてのＳｉＨ４と第２の反応材料としてのＨ２Ｏ蒸気から形成される。ゲート膜１５４を形成したら、次に、ゲートスタックをその上に、当該技術分野において既知の方法を用いて形成する。ゲートスタック１４０と接触していない部分の膜１５４を、当該技術分野において既知のエッチングまたはＣＭＰ法を用いて除去する。
【００２５】
本発明に基づいて形成した１つまたは複数の膜を用いる集積回路を含む典型的なプロセッサベースのシステムを、図８に２００で概略的に例示する。コンピュータシステムなどのプロセッサベースのシステムは、例えば一般的に、バスシステム２７０（１つまたは複数のバスおよび／またはバスブリッジを含む場合がある）を通じて、１つまたは複数の入力／出力（Ｉ／Ｏ）デバイス２４０およびハードドライブ２５０と通信する、中央演算処理装置（ＣＰＵ）２１０（例えば、マイクロプロセッサ）を含む。またコンピュータシステム２００は、ハードディスクドライブ２２０、フロッピー（登録商標）ディスクドライブ２３０、ランダムアクセスメモリ（ＲＡＭ）２６０、読取り専用メモリ（ＲＯＭ）２８０を含み、また、コンピュータシステムの場合には、他の周辺機器、例えば、コンパクトディスク（ＣＤ）ＲＯＭドライブ２３０（やはりバス２７０を通じてＣＰＵ２１０と通信する）を備える場合がある。本発明は、プロセッサ、ＲＡＭ、およびＲＯＭの１つまたは複数において用いても良い。図８では、１つの典型的なコンピュータシステムアーキテクチャを示しているが、他の多くのものも可能である。
【００２６】
前述した記載は、本発明の目的、特徴、利点を達成する例示的な実施形態を説明している。本発明の趣旨および範囲から逸脱することなく、記載した実施形態に多くの変形、変更、置換を行っても良いことが明らかである。本発明は、前述の記載または実施形態によって限定されるとみなすべきではなく、添付の特許請求の範囲の解釈される範囲によってのみ限定される。
【図面の簡単な説明】
【００２７】
【図１】製造工程の中間段階における半導体デバイスを示す断面図である。
【図２Ａ】製造工程のさらなる段階における図１に示した半導体デバイスを示す断面図である。
【図２Ｂ】製造工程のさらなる段階における図１に示した半導体デバイスを示す断面図である。
【図３Ａ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図３Ｂ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ａ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｂ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｃ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図４Ｄ】製造工程のさらなる段階における図２に示した半導体デバイスを示す断面図である。
【図５Ａ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｂ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｃ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図５Ｄ】本発明の代替的な実施形態による製造工程の連続する段階における半導体デバイスを示す断面図である。
【図６】本発明の一実施形態によるバリア膜を例示する半導体デバイスを示す断面図である。
【図７】本発明の一実施形態による二酸化ケイ素膜を示す半導体ゲートスタックを示す断面図である。
【図８】本発明の膜を用いる集積回路を含む典型的なプロセッサベースシステムを示すブロックダイアグラムである。
【符号の説明】
【００２８】
１０ 半導体デバイス
１２ 基板
１４ イニシエーション層
１６ 第１の反応物
１８ 第１の反応材料
２０ 第２の反応物
２２ 第２の反応材料
２４ 反応層
２６，２８，３０，３２ 層
１１０ 半導体デバイス
１１２ 基板
１４０ ゲートスタック
１４２ フィールド酸化膜領域
１４４ ゲート酸化膜領域
１４６ 絶縁層
１４８ 導体プラグ
１５０ ビア（ｖｉａ）またはコンタクト
１５２ バリア膜
１５４ ゲート膜
２００ コンピュータシステム
２１０ 中央演算処理装置（ＣＰＵ）
２２０ ハードディスクドライブ
２３０ フロッピー（登録商標）ディスクドライブ
２４０ 入力／出力（Ｉ／Ｏ）デバイス
２５０ ハードドライブ
２６０ ランダムアクセスメモリ（ＲＡＭ）
２７０ バスシステム
２８０ 読取り専用メモリ（ＲＯＭ）
【特許請求の範囲】
【請求項１】
半導体デバイスにおける基板上に形成された膜組成物であって、
前記基板の表面に吸着された付着性材料のイニシエーション層と、
該イニシエーション層上の１つまたはそれ以上の反応層であって、それぞれ金属または金属化合物から構成される反応層とを備え、
前記付着性材料は、前記イニシエーション層を形成する際に少なくとも３０％だけ吸着されていることを特徴とする膜組成物。
【請求項２】
前記イニシエーション層は、５０Åを超えない厚さであることを特徴とする請求項１に記載の膜組成物。
【請求項３】
前記イニシエーション層は、１０Åを超えない厚さであることを特徴とする請求項２に記載の膜組成物。
【請求項４】
前記イニシエーション層は、前記基板上に化学吸着するが、前記さらなる層には化学吸着しないことを特徴とする請求項１に記載の膜組成物。
【請求項５】
少なくとも２つのさらなる反応層を含むことを特徴とする請求項１に記載の膜組成物。
【請求項６】
少なくとも５つのさらなる反応層を含むことを特徴とする請求項５に記載の膜組成物。
【請求項７】
少なくとも１０のさらなる反応層を含むことを特徴とする請求項６に記載の膜組成物。
【請求項８】
前記さらなる反応層は、前記イニシエーション層の少なくとも５倍の厚さであることを特徴とする請求項６に記載の膜組成物。
【請求項９】
前記膜はバリア膜であることを特徴とする請求項１に記載の膜組成物。
【請求項１０】
前記膜はゲート酸化膜であることを特徴とする請求項１に記載の膜組成物。
【請求項１１】
前記イニシエーション層は、少なくとも５０％の前記基板上に吸着されることを特徴とする請求項８に記載の膜組成物。
【請求項１２】
前記イニシエーション層は、少なくとも８０％の前記基板上に吸着されることを特徴とする請求項５に記載の膜組成物。
【請求項１３】
前記イニシエーション層は、少なくとも９０％の前記基板上に吸着されることを特徴とする請求項１２に記載の膜組成物。
【請求項１４】
前記イニシエーション層は、少なくとも１つの亜鉛含有化合物であることを特徴とする請求項１に記載の膜組成物。
【請求項１５】
前記イニシエーション層は、亜鉛塩であることを特徴とする請求項１４に記載の膜組成物。
【請求項１６】
前記亜鉛塩は、塩化亜鉛であることを特徴とする請求項１５に記載の膜組成物。
【請求項１７】
前記反応層は、硫化亜鉛であることを特徴とする請求項１４に記載の膜組成物。
【請求項１８】
前記反応層は、タングステン含有化合物であることを特徴とする請求項１に記載の膜組成物。
【請求項１９】
前記反応層は、窒化タングステン（ＷＮｘ）であり、前記イニシエーション層は、チタン含有化合物であることを特徴とする請求項１８に記載の膜組成物。
【請求項２０】
前記イニシエーション層は、本質的にチタンからなることを特徴とする請求項１９に記載の膜組成物。
【請求項２１】
基板と、
該基板上の絶縁層と、
該絶縁層内に形成された導電性コンタクトと、
該コンタクトの表面の少なくとも一部を被覆するバリア膜であって、該バリア膜はイニシエーション層および該イニシエーション層上の少なくとも１つの反応層を備え、前記イニシエーション層は前記コンタクトの表面に付着する少なくとも１つの材料から構成されるバリア膜とを備えることを特徴とする半導体デバイス。
【請求項２２】
前記イニシエーション層は、１０Åを超えない厚さであることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２３】
前記イニシエーション層は、前記表面に化学吸着するが、前記さらなる層には化学吸着されないことを特徴とする請求項２１に記載の半導体デバイス。
【請求項２４】
前記イニシエーション層は、チタン含有化合物から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２５】
前記イニシエーション層は、チタンから構成されることを特徴とする請求項２４に記載の半導体デバイス。
【請求項２６】
前記反応層は、タングステン含有化合物から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２７】
前記反応層は、窒化タングステンから構成されることを特徴とする請求項２６に記載の半導体デバイス。
【請求項２８】
前記反応層は、亜鉛塩から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２９】
前記亜鉛塩は、硫化亜鉛であることを特徴とする請求項２７に記載の半導体デバイス。
【請求項３０】
前記イニシエーション層は、塩化亜鉛であることを特徴とする請求項２８に記載の半導体デバイス。
【請求項３１】
基板と、
該基板上に形成された少なくとも１つのゲートスタックと、
該ゲートスタック内のゲート酸化膜であって、前記ゲート酸化膜は少なくとも１つのイニシエーション層と少なくとも１つの反応層とから構成され、前記イニシエーション層は前記基板に付着する材料で形成されるゲート酸化膜とを備えることを特徴とする半導体デバイス。
【請求項３２】
前記ゲート酸化膜は、イニシエーション層と少なくとも１つの反応層とから形成されることを特徴とする請求項３１に記載の半導体デバイス。
【請求項３３】
前記ゲート酸化膜は、前記基板と接触するイニシエーション層と、前記ゲートスタックと接触する少なくとも１つの反応層とを備えることを特徴とする請求項３２に記載の半導体デバイス。
【請求項３４】
前記イニシエーション層は、前記基板に化学吸着するが前記反応層には化学吸着しない化学吸着性材料から構成されることを特徴とする請求項３３に記載の半導体デバイス。
【請求項３５】
前記ゲート酸化膜は、ＴＥＯＳのイニシエーション層と前記イニシエーション層上に形成されたＳｉＯ２の反応層とから構成されることを特徴とする請求項３４に記載の半導体デバイス。
【請求項３６】
前記反応層は、ＳｉＨ４とＨ２Ｏとから形成されることを特徴とする請求項３５に記載の半導体デバイス。
【請求項３７】
プロセッサと、
該プロセッサに結合された集積回路デバイスと
を備えるプロセッサベースのシステムであって、
前記プロセッサと集積回路デバイスの少なくとも一方は、
基板と、
該基板上の絶縁層と、
該絶縁層内にあり前記基板の領域と接触する導電性プラグであって、前記導電性プラグはＡＬＤバリア膜によって覆われた表面を有し、前記バリア膜はイニシエーション層と少なくとも１つの反応層とを含む導電性プラグとを備えることを特徴とするシステム。
【請求項３８】
前記イニシエーション層は、少なくとも１つのチタン含有化合物から形成されることを特徴とする請求項３７に記載のシステム。
【請求項３９】
前記反応層はそれぞれ、ＷＮｘから形成されることを特徴とする請求項３８に記載のシステム。
【請求項４０】
前記集積回路デバイスは、メモリ回路であることを特徴とする請求項３７に記載のシステム。
【請求項１】
半導体デバイスにおける基板上に形成された膜組成物であって、
前記基板の表面に吸着された付着性材料のイニシエーション層と、
該イニシエーション層上の１つまたはそれ以上の反応層であって、それぞれ金属または金属化合物から構成される反応層とを備え、
前記付着性材料は、前記イニシエーション層を形成する際に少なくとも３０％だけ吸着されていることを特徴とする膜組成物。
【請求項２】
前記イニシエーション層は、５０Åを超えない厚さであることを特徴とする請求項１に記載の膜組成物。
【請求項３】
前記イニシエーション層は、１０Åを超えない厚さであることを特徴とする請求項２に記載の膜組成物。
【請求項４】
前記イニシエーション層は、前記基板上に化学吸着するが、前記さらなる層には化学吸着しないことを特徴とする請求項１に記載の膜組成物。
【請求項５】
少なくとも２つのさらなる反応層を含むことを特徴とする請求項１に記載の膜組成物。
【請求項６】
少なくとも５つのさらなる反応層を含むことを特徴とする請求項５に記載の膜組成物。
【請求項７】
少なくとも１０のさらなる反応層を含むことを特徴とする請求項６に記載の膜組成物。
【請求項８】
前記さらなる反応層は、前記イニシエーション層の少なくとも５倍の厚さであることを特徴とする請求項６に記載の膜組成物。
【請求項９】
前記膜はバリア膜であることを特徴とする請求項１に記載の膜組成物。
【請求項１０】
前記膜はゲート酸化膜であることを特徴とする請求項１に記載の膜組成物。
【請求項１１】
前記イニシエーション層は、少なくとも５０％の前記基板上に吸着されることを特徴とする請求項８に記載の膜組成物。
【請求項１２】
前記イニシエーション層は、少なくとも８０％の前記基板上に吸着されることを特徴とする請求項５に記載の膜組成物。
【請求項１３】
前記イニシエーション層は、少なくとも９０％の前記基板上に吸着されることを特徴とする請求項１２に記載の膜組成物。
【請求項１４】
前記イニシエーション層は、少なくとも１つの亜鉛含有化合物であることを特徴とする請求項１に記載の膜組成物。
【請求項１５】
前記イニシエーション層は、亜鉛塩であることを特徴とする請求項１４に記載の膜組成物。
【請求項１６】
前記亜鉛塩は、塩化亜鉛であることを特徴とする請求項１５に記載の膜組成物。
【請求項１７】
前記反応層は、硫化亜鉛であることを特徴とする請求項１４に記載の膜組成物。
【請求項１８】
前記反応層は、タングステン含有化合物であることを特徴とする請求項１に記載の膜組成物。
【請求項１９】
前記反応層は、窒化タングステン（ＷＮｘ）であり、前記イニシエーション層は、チタン含有化合物であることを特徴とする請求項１８に記載の膜組成物。
【請求項２０】
前記イニシエーション層は、本質的にチタンからなることを特徴とする請求項１９に記載の膜組成物。
【請求項２１】
基板と、
該基板上の絶縁層と、
該絶縁層内に形成された導電性コンタクトと、
該コンタクトの表面の少なくとも一部を被覆するバリア膜であって、該バリア膜はイニシエーション層および該イニシエーション層上の少なくとも１つの反応層を備え、前記イニシエーション層は前記コンタクトの表面に付着する少なくとも１つの材料から構成されるバリア膜とを備えることを特徴とする半導体デバイス。
【請求項２２】
前記イニシエーション層は、１０Åを超えない厚さであることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２３】
前記イニシエーション層は、前記表面に化学吸着するが、前記さらなる層には化学吸着されないことを特徴とする請求項２１に記載の半導体デバイス。
【請求項２４】
前記イニシエーション層は、チタン含有化合物から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２５】
前記イニシエーション層は、チタンから構成されることを特徴とする請求項２４に記載の半導体デバイス。
【請求項２６】
前記反応層は、タングステン含有化合物から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２７】
前記反応層は、窒化タングステンから構成されることを特徴とする請求項２６に記載の半導体デバイス。
【請求項２８】
前記反応層は、亜鉛塩から構成されることを特徴とする請求項２１に記載の半導体デバイス。
【請求項２９】
前記亜鉛塩は、硫化亜鉛であることを特徴とする請求項２７に記載の半導体デバイス。
【請求項３０】
前記イニシエーション層は、塩化亜鉛であることを特徴とする請求項２８に記載の半導体デバイス。
【請求項３１】
基板と、
該基板上に形成された少なくとも１つのゲートスタックと、
該ゲートスタック内のゲート酸化膜であって、前記ゲート酸化膜は少なくとも１つのイニシエーション層と少なくとも１つの反応層とから構成され、前記イニシエーション層は前記基板に付着する材料で形成されるゲート酸化膜とを備えることを特徴とする半導体デバイス。
【請求項３２】
前記ゲート酸化膜は、イニシエーション層と少なくとも１つの反応層とから形成されることを特徴とする請求項３１に記載の半導体デバイス。
【請求項３３】
前記ゲート酸化膜は、前記基板と接触するイニシエーション層と、前記ゲートスタックと接触する少なくとも１つの反応層とを備えることを特徴とする請求項３２に記載の半導体デバイス。
【請求項３４】
前記イニシエーション層は、前記基板に化学吸着するが前記反応層には化学吸着しない化学吸着性材料から構成されることを特徴とする請求項３３に記載の半導体デバイス。
【請求項３５】
前記ゲート酸化膜は、ＴＥＯＳのイニシエーション層と前記イニシエーション層上に形成されたＳｉＯ２の反応層とから構成されることを特徴とする請求項３４に記載の半導体デバイス。
【請求項３６】
前記反応層は、ＳｉＨ４とＨ２Ｏとから形成されることを特徴とする請求項３５に記載の半導体デバイス。
【請求項３７】
プロセッサと、
該プロセッサに結合された集積回路デバイスと
を備えるプロセッサベースのシステムであって、
前記プロセッサと集積回路デバイスの少なくとも一方は、
基板と、
該基板上の絶縁層と、
該絶縁層内にあり前記基板の領域と接触する導電性プラグであって、前記導電性プラグはＡＬＤバリア膜によって覆われた表面を有し、前記バリア膜はイニシエーション層と少なくとも１つの反応層とを含む導電性プラグとを備えることを特徴とするシステム。
【請求項３８】
前記イニシエーション層は、少なくとも１つのチタン含有化合物から形成されることを特徴とする請求項３７に記載のシステム。
【請求項３９】
前記反応層はそれぞれ、ＷＮｘから形成されることを特徴とする請求項３８に記載のシステム。
【請求項４０】
前記集積回路デバイスは、メモリ回路であることを特徴とする請求項３７に記載のシステム。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８】
【公開番号】特開２００８−１０８８８（Ｐ２００８−１０８８８Ａ）
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願番号】特願２００７−２３５５２３（Ｐ２００７−２３５５２３）
【出願日】平成１９年９月１１日（２００７．９．１１）
【分割の表示】特願２００２−５４４７７１（Ｐ２００２−５４４７７１）の分割
【原出願日】平成１３年１１月１日（２００１．１１．１）
【出願人】（５０００１４０６８）マイクロン テクノロジー，インコーポレイテッド (69)
【氏名又は名称原語表記】ＭＩＣＲＯＮ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願日】平成１９年９月１１日（２００７．９．１１）
【分割の表示】特願２００２−５４４７７１（Ｐ２００２−５４４７７１）の分割
【原出願日】平成１３年１１月１日（２００１．１１．１）
【出願人】（５０００１４０６８）マイクロン テクノロジー，インコーポレイテッド (69)
【氏名又は名称原語表記】ＭＩＣＲＯＮ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]