導電部形成方法、導電部及び発光装置
【課題】導電部の欠損を防止すること。
【解決手段】Ａｌ含有膜２からなるゲートラインＬｇやコンタクト部４２などの導電部を形成する際に、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜を成膜した後、その導体膜に改質処理として酸化処理を施して、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２部分に酸化保護領域４を形成することによって、Ａｌ含有膜２がレジストの剥離液などに晒されて消失してしまうことを防ぎ、導電部の欠損を防止した。
【解決手段】Ａｌ含有膜２からなるゲートラインＬｇやコンタクト部４２などの導電部を形成する際に、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜を成膜した後、その導体膜に改質処理として酸化処理を施して、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２部分に酸化保護領域４を形成することによって、Ａｌ含有膜２がレジストの剥離液などに晒されて消失してしまうことを防ぎ、導電部の欠損を防止した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電部形成方法、導電部及び発光装置に関する。
【背景技術】
【０００２】
従来、各種電子デバイスにおける配線や電極などの導電部を形成する方法として、所定の基体上に成膜した導体膜から不要部分を除去して、所望のパターンの導電部を形成するフォトリソグラフィ、エッチングの技術が知られている。
そして、真空蒸着法などによって容易に成膜可能であり、安価で低抵抗なアルミニウム（Ａｌ）やアルミニウム合金を用いて導電部の形成が行われるが、アルミニウムやアルミニウム合金はレジストをパターニングする際に使用するアルカリ性の現像液に対する耐性が悪いので、アルミニウムやアルミニウム合金を一時的に保護するようにバリアメタルを使用する技術が知られている（例えば、特許文献１参照。）。
【０００３】
例えば、バリアメタルとしてクロム（Ｃｒ）を使用する場合、例えば図２５（ａ）〜（ｅ）に示すように、基体５０上に、下層Ｃｒ膜１、Ａｌ合金膜２、上層Ｃｒ膜３を順に成膜する（ａ）。次に上層Ｃｒ膜３上にレジスト５をパターニングし（ｂ）、上層Ｃｒ膜３をエッチングして除去した後、連続してＡｌ合金膜２をエッチングする（ｃ）。次にレジスト５を剥離し（ｄ）、最後に上層Ｃｒ膜３と露出している下層Ｃｒ膜１を同時にエッチングして除去し、Ａｌ合金製の導電部２を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１３８４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術の場合、例えば図２６（ａ）に示すように、絶縁膜３２に設けられたコンタクトホールｈを通じて絶縁膜３２下の配線５１と接続する導電部となる導体膜６を成膜した際や、例えば図２７（ａ）に示すように、絶縁膜３２下の配線５１を乗り越える導電部となる導体膜６を成膜した際に、その絶縁膜３２に急峻な凹凸があると、バリアメタルとしての上層Ｃｒ膜３によるＡｌ合金膜２のエッジカバー性が悪くなり、上層Ｃｒ膜３にピンホールＰが発生してしまうことがある。
上層Ｃｒ膜３にピンホールＰが生じたまま、その導体膜６にフォトリソグラフィを施すと、図２６（ｂ）、図２７（ｂ）に示すように、上層Ｃｒ膜３上のレジスト５を除去する際に、ピンホールＰから浸み込んだレジスト剥離液の作用によって、Ａｌ合金膜２が消失してしまうことがあった。
そして、Ａｌ合金膜２が消失した範囲が大きいと、導電部が欠損してしまい、断線に至ることがあるという問題があった。
【０００６】
そこで、本発明の課題は、導電部の欠損を防止することである。
【課題を解決するための手段】
【０００７】
本発明は、導電部形成方法において、
基板の上面側にＡｌ含有膜を成膜した後、前記Ａｌ含有膜を保護する上層保護導電膜を成膜し、前記Ａｌ含有膜に前記上層保護導電膜を積層した導体膜を形成する導体膜形成工程と、
前記上層保護導電膜で覆われていない前記Ａｌ含有膜の部分を酸化して酸化保護領域を形成するための保護処理工程と、
前記導体膜における導電部となる領域を被覆するレジストを形成するレジスト形成工程と、
前記導体膜にエッチング処理を施した後、前記レジストを除去して、導電部を形成する導電部形成工程と、
を備えることを特徴とする。
好ましくは、前記導電部形成工程において、前記導体膜をエッチング処理した際に露出した前記Ａｌ含有膜部分を酸化して酸化保護領域を形成する。
好ましくは、前記導体膜形成工程において、絶縁膜上及び前記絶縁膜に設けられたコンタクトホール上に前記導体膜を形成する。
好ましくは、前記導体膜形成工程において、下面に位置する他の導電部によって上面に段差が生じている絶縁膜の上に、前記導体膜を形成する。
好ましくは、前記導体膜は、前記Ａｌ含有膜の下に前記上層保護導電膜と同じ材料を有する下層保護導電膜が設けられ、前記導電部形成工程において、前記レジストを除去した後、前記上層保護導電膜と、前記Ａｌ含有膜から露出した前記下層保護導電膜とをエッチングして除去する。
本発明の導電部は、上述した導電部形成方法によって製造される。
本発明の発光装置は、上記導電部と、その導電部に接続されて発光する発光素子と、を有する。
【発明の効果】
【０００８】
本発明によれば、導電部の欠損を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示した平面図である。
【図５】図４のV−V線に沿った面の矢視断面図である。
【図６】図４のVI−VI線に沿った面の矢視断面図である。
【図７】図４のVII−VII線に沿った面の矢視断面図である。
【図８】図４のVIII−VIII線に沿った面の矢視断面図である。
【図９】導電部の形成工程を示す説明図である。
【図１０】導電部の形成工程を示す説明図である。
【図１１】導電部の形成工程を示す説明図である。
【図１２】導電部の形成工程を示す説明図である。
【図１３】導電部の形成工程を示す説明図である。
【図１４】導電部の形成工程を示す説明図である。
【図１５】導電部の形成工程を示す説明図である。
【図１６】導電部の形成工程を示す説明図である。
【図１７】導電部形成工程の他の形態を示す説明図（ａ）（ｂ）（ｃ）である。
【図１８】実施形態２のＥＬパネルの１画素を示した平面図である。
【図１９】図１８のIXX−IXX線に沿った面の矢視断面図である。
【図２０】図１８のXX−XX線に沿った面の矢視断面図である。
【図２１】図１８のXXI−XXI線に沿った面の矢視断面図である。
【図２２】表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。
【図２３】表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。
【図２４】表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。
【図２５】従来の導電部の形成工程（ａ）〜（ｅ）を示す説明図である。
【図２６】従来の導電部形成工程において、バリアメタルにピンホールが生じた状態（ａ）と、導電部が欠損した状態（ｂ）を示す説明図である。
【図２７】従来の導電部形成工程において、バリアメタルにピンホールが生じた状態（ａ）と、導電部が欠損した状態（ｂ）を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
（実施形態１）
図１は、発光装置であるＥＬパネル１０における複数の画素３０の配置構成を示す平面図であり、図２は、ＥＬパネル１０の概略構成を示す平面図である。
【００１２】
図１、図２に示すように、ＥＬパネル１０には、赤（Ｒ），緑（Ｇ），青（Ｂ）をそれぞれ発光する複数の画素３０が所定のパターンでマトリクス状に配置されている。
このＥＬパネル１０には、複数のゲートラインＬｇが行方向に沿って互いに略平行となるよう配列され、複数のデータラインＬｄが平面視してゲートラインＬｇと略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合うゲートラインＬｇの間において電流供給ライン（アノードライン）ＬａがゲートラインＬｇに沿って設けられている。そして、これら互いに隣接する二本のゲートラインＬｇと互いに隣接する二本のデータラインＬｄとによって囲われる範囲が、画素３０に相当する。
また、ＥＬパネル１０には、ゲートラインＬｇ、データラインＬｄ、電流供給ラインＬａの上方を覆うように、格子状の層間絶縁膜３３と絶縁層３５が設けられている。この層間絶縁膜３３と絶縁層３５にそれぞれ略長方形状の複数の開口部３３ａ，３５ａが画素３０ごとに形成されており、この開口部３３ａ，３５ａ内に所定のキャリア輸送層（後述する正孔注入層３６、インターレイヤ３７、発光層３８）が設けられて、画素３０の発光領域となる。キャリア輸送層とは、順バイアスの電圧が印加されることによって正孔又は電子を輸送する層である。またストライプ状の隔壁３９がデータラインＬｄに沿って絶縁層３５上に設けられている。
なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３画素３０は格子パターンに限らず、例えば列方向に同色画素が配列されるストライプパターンでもよく、またデルタ配列であってもよい。
【００１３】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１０の１画素に相当する回路の一例を示した回路図である。
【００１４】
図３に示すように、ＥＬパネル１０には、ゲートラインＬｇと、ゲートラインＬｇと交差するデータラインＬｄと、ゲートラインＬｇに沿う電流供給ラインＬａとが設けられており、このＥＬパネル１０の１画素３０につき、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３と、キャパシタＣｓと、ＥＬ素子２１とが設けられている。
【００１５】
そして、ＥＬパネル１０は、図１から図４に示すように、複数の電流供給ラインＬａと、複数のデータラインＬｄと、複数のゲートラインＬｇと、を備えている。ゲートラインＬｇは、それぞれ対応する所定行に配列された複数の画素回路に接続されている。各データラインＬｄは、それぞれ対応する所定列に配列された複数の画素回路に接続されている。各電流供給ラインＬａは、それぞれ対応する所定行に配列された複数の画素回路に接続されている。
電流供給ラインＬａは、図示しない電圧電源または電圧ドライバに接続されている。
また、後述するように、電流供給ラインＬａは、各トランジスタＴｒ１１〜Ｔｒ１３のソース電極、ドレイン電極となるソース−ドレイン導電層を用いて、これらソース電極とドレイン電極ともに形成される。データラインＬｄは、各トランジスタＴｒ１１〜Ｔｒ１３のゲート電極となるゲート導電層を用いて、これらゲート電極とともに形成される。ゲートラインＬｇは、ソース−ドレイン導電層より上層に設けられた第３のメタル層を用いて形成される。
これらの異なる層に形成された配線と、各トランジスタの電極とは、絶縁膜３２に設けられたコンタクト部４１〜４３等を介して接続されている。
【００１６】
また、図４から図６に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは、第２選択トランジスタＴｒ１２のゲート電極１２ｇと一体に形成されており、そのゲート電極１１ｇは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４２とゲート電極１２ｇとを介してゲートラインＬｇに接続されている。
第１選択トランジスタＴｒ１１のドレイン電極１１ｄは、電流供給ラインＬａと一体に形成されており、電流供給ラインＬａに接続されている。
第１選択トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４３を介して発光駆動トランジスタＴｒ１３のゲート電極１３ｇに接続されている。
【００１７】
また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介してゲートラインＬｇに接続されている。
第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されている。
第２選択トランジスタＴｒ１２のソース電極１２ｓは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４１を介してデータラインＬｄに接続されている。
【００１８】
また、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、コンタクト部４３を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄは、電流供給ラインＬａと一体に形成されており、電流供給ラインＬａに接続されている。
発光駆動トランジスタＴｒ１３のソース電極１３ｓは、画素電極３４と一部が重なることによって画素電極３４に接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、第２選択トランジスタＴｒ１２のドレイン電極１２ｄと一体に接続されている。
【００１９】
特に、本実施形態１では、図４〜図８に示すように、電流供給ラインＬａの上面並びに発光駆動トランジスタＴｒ１３のドレイン電極１３ｄの上面に、導電層４８が設けられている。導電層４８は、電流供給ラインＬａ上面において、電流供給ラインＬａより幅広に形成されている。導電層４８は、導電性材料から形成されている。この導電層４８を設けることにより、電流供給ラインＬａの低抵抗化を図ることができ、電圧降下を抑制することができる。なお、本実施形態１では、第３のメタル層を用いてゲートラインＬｇを形成する際に同時に導電層４８を形成することによって、製造工程を増加させることなく、電流供給ラインＬａの低抵抗化が可能となる。
【００２０】
基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されている。
更に、ゲート電極１１ｇ，１２ｇ，１３ｇやデータラインＬｄを覆うように、ゲート絶縁膜やキャパシタの誘電体として機能する絶縁膜３２が形成されている。
【００２１】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜又はシリコン窒化膜等からなり、データラインＬｄと、ゲート電極１１ｇ，１２ｇ，１３ｇとを覆うように基板３１上に形成されている。絶縁膜３２にはコンタクトホールが形成されており、コンタクトホール中に形成されたコンタクト部が、ゲート導電層を用いて形成された電極、配線とソースドレイン層を用いて形成された電極、配線とのコンタクトを図る。
【００２２】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、逆スタガ型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。各トランジスタは図４〜６に示すように基板３１上に形成されている。
図４に示すように、第２選択トランジスタＴｒ１２は、アモルファスシリコンまたは微結晶シリコンのいずれか一方を少なくとも含む半導体層１２１と、保護絶縁層１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、ｎ型不純物を含むアモルファスシリコンまたはｎ型不純物を含む微結晶シリコンからなるオーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備えている。
また、発光駆動トランジスタＴｒ１３は、アモルファスシリコンまたは微結晶シリコンのいずれか一方を少なくとも含む半導体層１３１と、保護絶縁層１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンからなるオーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備えている。
なお、図示（断面図）は省略しているが、第１選択トランジスタＴｒ１１は、第２選択トランジスタＴｒ１２と同様の構成となっている。
【００２３】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるゲート電極は、例えば、Ｍｏ膜、ＭｏＮｂ合金膜等の何れかから選択されたゲート導電層をパターニングして形成される。
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極とソース電極は、例えばそれぞれ、下層保護導電膜／Ａｌ合金膜／上層保護導電膜が順次積層された積層膜または下層保護導電膜／Ａｌ膜／上層保護導電膜が順次積層された積層膜を有するソース−ドレイン導電層をパターニングして形成される。また、ゲートラインＬｇと導電層４８は、例えばそれぞれ、下層保護導電膜／Ａｌ合金膜／上層保護導電膜または下層保護導電膜／Ａｌ膜／上層保護導電膜を有する第３のメタル層をパターニングして形成される。なお、上述した下層保護導電膜及び上層保護導電膜は、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む。
【００２４】
また、図７に示すように、ゲートラインＬｇは、絶縁性材料からなる絶縁膜３２と層間絶縁膜３３を挟んでデータラインＬｄと交差しており、ゲートラインＬｇとデータラインＬｄは、互いに電気的に絶縁されている。ゲートラインＬｇは、データラインＬｄとの交差領域付近においてデータラインＬｄの厚さに応じた段差が生じている。
また、図８に示すように、電流供給ラインＬａは、絶縁性材料からなる絶縁膜３２を挟んでデータラインＬｄと交差しており、電流供給ラインＬａとデータラインＬｄは、互いに電気的に絶縁されている。電流供給ラインＬａは、データラインＬｄとの交差領域付近においてデータラインＬｄの厚さに応じた段差が生じている。
【００２５】
キャパシタＣｓは、一方のキャパシタ電極として機能する発光駆動トランジスタＴｒ１３のゲート電極１３ｇの一部と、他方のキャパシタ電極として機能する画素電極３４及び発光駆動トランジスタＴｒ１３のソース電極１３ｓと、ゲート電極１３ｇと画素電極３４との間の重なり部分及びゲート電極１３ｇとソース電極１３ｓとの間の重なり部分に介在した誘導体となる絶縁膜３２とによって構成される。キャパシタＣｓは、発光駆動トランジスタＴｒ１３のゲート電極１３ｇとソース電極１３ｓとの間の容量となっている。
【００２６】
画素電極（アノード電極）３４は、透光性を有する導電材料、例えば酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等から構成される。各画素電極３４は画素３０毎に形成されており、隣接する他の画素３０の画素電極３４と離間されている。
【００２７】
層間絶縁膜３３は、絶縁性材料、例えばシリコン窒化膜からなり、各画素電極３４の中央を開口する略方形の開口部３３ａを有し、開口部３３ａから画素電極３４が露出するように配置されている。また、層間絶縁膜３３はトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３、電流供給ラインＬａ等を覆うように形成される。
層間絶縁膜３３上には、図５、図６に示すように、ゲートラインＬｇ、導電層４８が形成されており、更にゲートラインＬｇ及び導電層４８を覆うように、絶縁材料、例えばシリコン窒化膜からなる絶縁層３５が形成されている。絶縁層３５には層間絶縁膜３３の開口部３３ａと形状が略一致した開口部３５ａが形成されており、これら開口部３３ａ、開口部３５ａによって画素電極３４及び対向電極４０との間に介在する発光層３８、つまり画素３０の発光領域が画されている。
【００２８】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜３３及び絶縁層３５上に形成される。隔壁３９は、図１、図２、図４に示すように、その開口部３９ｂが、列方向に沿って配列された複数の画素３０にわたって連続して形成されたストライプ状に形成されており、層間絶縁膜３３の開口部３３ａと絶縁層３５の開口部３５ａに対応する位置に設けられている。隔壁３９は、製造工程中、画素電極３４上に形成されるＲ（赤）の画素３０の発光層３８となる材料を含有する含有液、Ｇ（緑）の画素３０の発光層３８となる材料を含有する含有液、Ｂ（青）の画素３０の発光層３８となる材料を含有する含有液を画素電極３４上に塗布する際に、行方向に隣接する互いに異なる色を発する画素３０に流出しないように仕切っており、発光層３８の混合を防止する。なお、隔壁３９の平面形状は、これに限られず各画素３０ごとに開口部を設けた格子状であってもよい。
【００２９】
ＥＬ素子２１は、画素電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とがそれぞれ、電子や正孔がキャリアとして輸送されるキャリア輸送層となる。キャリア輸送層は、層間絶縁膜３３、絶縁層３５及び隔壁３９の開口部内に配置されている。
ＥＬ素子２１が基板３１側から表示光を出射するボトムエミッション型である場合、画素電極３４は酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等の透明金属酸化物を含む透明電極となる。
また、ＥＬ素子２１が対向電極４０側から表示光を出射するトップエミッション型である場合、画素電極３４はＡｌ等の可視光反射性の下層電極と、この下層電極上に積層された、上述した透明金属酸化物を含む上層透明電極とを有する。
【００３０】
正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）の注入や輸送が可能な有機高分子系の材料や低分子系の材料、或いは無機化合物を有している。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を塗布、乾燥して正孔注入層３６を形成する。無機化合物としては、高抵抗の酸化モリブデンを画素電極３４上及び隔壁３９の表面に連続して成膜することによって正孔注入層３６を形成する。
【００３１】
インターレイヤ３７は、正孔注入層３６上に形成される。インターレイヤ３７は、発光層３８の電子注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている有機化合物層である。
【００３２】
発光層３８は、インターレイヤ３７上に形成される。発光層３８は、アノード電極（画素電極３４）とカソード電極（対向電極４０）との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流として吐出するノズルコート法や分離した複数の液滴として吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００３３】
対向電極（カソード電極）４０は、発光層３８上に設けられる。対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８上に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、この層上に積層されたＡｌ等の光反射性導電層を有する積層構造を成す。また、対向電極（カソード電極）４０がトップエミッション型の場合、発光層３８上に設けられ、約１０ｎｍ以下の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光透過性導電層を有する透明積層構造を成す。本実施形態では、対向電極４０は複数の画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である基準電圧Ｖssが印加されている。
【００３４】
このＥＬパネル１０は、次のような駆動によって発光する。なお、トランジスタＴｒ１１〜Ｔｒ１３はｎチャネル型トランジスタに設定され、これに基づいて後述する信号のハイ、ローが設定されるが、トランジスタＴｒ１１〜Ｔｒ１３は少なくともいずれかがｐチャネル型トランジスタであってもよく、それに応じて信号のハイ、ローが設定されていればよい。
まず、選択期間にゲートラインＬｇの電位がハイレベルになり、第１選択トランジスタＴｒ１１と第２選択トランジスタＴｒ１２をオンにする。この選択期間において電流供給ラインＬａには基準電位Ｖss以下のローレベルの電圧が印加されており、図示しないデータドライバからの信号に基づいてデータラインＬｄに画素階調に応じた電流を流すことで、電流供給ラインＬａから発光駆動トランジスタＴｒ１３、第２選択トランジスタＴｒ１２、データラインＬｄへと電流が流れる。そして、この画素階調に対応する電流に応じた電荷がキャパシタＣｓにチャージされる。
次に、発光期間にゲートラインＬｇの電位がローレベルになり、第１選択トランジスタＴｒ１１と第２選択トランジスタＴｒ１２をオフにする。この発光期間において電流供給ラインＬａには基準電位Ｖssよりも高いハイレベルの電圧が印加されている。
ここで、第１選択トランジスタＴｒ１１がオフであるので、発光駆動トランジスタＴｒ１３のゲート電極１３ｇとソース電極１３ｓとの間の電位差が、キャパシタＣｓにチャージされた電荷のレベルに維持される。また、第２選択トランジスタＴｒ１２もオフであるため、電流供給ラインＬａから発光駆動トランジスタＴｒ１３を通じてＥＬ素子２１にゲート電極１３ｇとソース電極１３ｓとの間の電位差に応じた電流値の電流が流れる。
こうして、所定の階調で各ＥＬ素子２１が発光することで、ＥＬパネル１０の発光表示が行われる。
【００３５】
次に、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極と電流供給ラインＬａとを、ソース−ドレイン導電層（導体膜）から形成する方法と、ゲートラインＬｇと導電層４８を、第３のメタル層（導体膜）から形成する方法について説明する。
【００３６】
本実施形態において、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極と、電流供給ラインＬａと、ゲートラインＬｇと、導電層４８とは、導電性の向上を図るために、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む下層保護導電膜と、その上のＡｌまたはＡｌ合金を含むアルミ含有膜と、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む上層保護導電膜との積層体である導体膜を成膜して、その導体膜をフォトリソグラフィ及びエッチングによりパターニングして形成する点が共通している導電部である。なお、この下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜におけるＡｌ含有膜２を覆う上層保護導電膜３は、レジストを形成する際にＡｌ含有膜を一時的に保護するバリアメタルである。
本実施形態では、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極を、下層保護導電膜／Ａｌ含有膜／上層保護導電膜で形成する。また、電流供給ラインＬａ、ゲートラインＬｇ、導電層４８を、他の下層保護導電膜／他のＡｌ含有膜／他の上層保護導電膜の導体膜から形成する。
【００３７】
以下に、概略図を用いて導電部形成方法を説明する。
【００３８】
まず、基板３１にゲート導電層を成膜し、フォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のゲート電極１１ｇ、１２ｇ、１３ｇ及びデータラインＬｄを形成してから基板３１全面に絶縁膜３２、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の半導体層となる半導体膜、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のオーミックコンタクト層となるオーミックコンタクト膜、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の保護絶縁層となる絶縁膜を順次堆積する。次いでこの絶縁膜をフォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の保護絶縁層を形成する。そしてオーミックコンタクト膜、半導体膜をフォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のオーミックコンタクト層、半導体層を形成する。
その後、ソース−ドレイン導電層を成膜する。このとき、ソース−ドレイン導電層は、下層保護導電膜１、Ａｌ含有膜２、上層保護導電膜３の積層体であり、図１７（ａ）に示すように、下方に形成されたデータラインＬｄによって段差を生じている。段差部分において、上層保護導電膜３からＡｌ含有膜２が露出しているピンホールＰが生じる。なお、ピンホールＰは段差が生じていない部分でも起こりうる。
この状態で、酸素を含む雰囲気（例えば大気雰囲気）下で熱処理を行い、Ａｌ含有膜２が露出している部分では、アルミニウムが酸化されてなる酸化保護領域４が形成される。酸化保護領域４の酸化アルミニウムの皮膜は、緻密なため、それ以上酸化が進行されないので、酸化保護領域４は極めて薄い領域に抑えることができる。
【００３９】
そして導体膜における導電部となる領域を被覆するレジスト５を形成する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジスト５の現像液に触れることがないので、Ａｌ含有膜２が損傷してしまうことはない。
次いで、図１７（ｂ）に示すように、レジスト５で被覆した導体膜にエッチング処理を施し、上層保護導電膜３とＡｌ含有膜２を順にエッチングして除去する。
そのエッチングによってレジスト５下で露出したＡｌ含有膜２部分に改質処理である酸化処理を施して酸化保護領域４を形成する。なお、改質処理は上記した各種酸化処理と同様である。
【００４０】
次いで、剥離液（例えば、ナガセケミカル株式会社製、ナガセレジストストリップＮ−３０３Ｇ）を用いて、レジスト５を除去する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの剥離液に触れることがないので、その剥離液中で保護導電膜の材料である例えばＣｒとＡｌ含有膜２のＡｌの電食反応が起こるなどしてＡｌ含有膜２が損傷してしまうことはない。
次いで、図１７（ｃ）に示すように、上層保護導電膜３と、表面に露出している下層保護導電膜１を同時にエッチングで除去して、残存する下層保護導電膜１及びＡｌ含有膜２によって、データラインＬｄによって段差の生じる電流供給ラインＬａや各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のゲート電極によって段差の生じるソース、ドレイン電極を形成する。
なお、上述した熱処理以外でも、オゾン水洗浄、ＵＶオゾン処理、酸素プラズマ処理など、任意の酸化処理でも酸化保護領域４を形成することができる。
【００４１】
この後、全面に層間絶縁膜３３を堆積して、図９に示すように、基板３１の上面側の絶縁膜３２，３３に、フォトリソグラフィ及びエッチングによりコンタクトホールｈを形成し、ゲート電極１２ｇを露出させる。このようなコンタクトホールｈには、例えば、図４に示すコンタクト部４１〜４３のコンタクトホールがある。
【００４２】
次いで、図１０に示すように、ゲートラインＬｇや導電層４８となる下層保護導電膜１、Ａｌ含有膜２、上層保護導電膜３を順に成膜し、Ａｌ含有膜２に上層保護導電膜３を積層した導体膜（第３のメタル層）を形成する。
ここで、絶縁膜３２，３３におけるコンタクトホールｈが急峻な凹部であるため、上層保護導電膜３にピンホールＰが発生して、そのピンホールＰからＡｌ含有膜２が露出してしまうことがある。
【００４３】
次いで、図１１に示すように、Ａｌ含有膜２に改質処理として酸化処理を施し、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２のアルミニウムを酸化し、酸化保護領域４を形成する。なお、改質処理は、大気雰囲気下での熱処理、オゾン水洗浄、ＵＶオゾン処理、酸素プラズマ処理など、任意の酸化処理であってよい。
【００４４】
次いで、図１２に示すように、導体膜における導電部となる領域を被覆するレジスト５を形成する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの現像液に触れることがないので、Ａｌ含有膜２が損傷してしまうことはない。
【００４５】
次いで、図１３に示すように、レジスト５で被覆した導体膜にエッチング処理を施し、上層保護導電膜３とＡｌ含有膜２を順に除去する。
【００４６】
次いで、図１４に示すように、導体膜の上層保護導電膜３とＡｌ含有膜２をエッチングした後、そのエッチングによって露出したＡｌ含有膜２部分に改質処理である酸化処理を施して酸化保護領域４を形成する。なお、改質処理は上記した各種酸化処理と同様である。
【００４７】
次いで、図１５に示すように、剥離液（例えば、ナガセケミカル株式会社製、ナガセレジストストリップＮ−３０３Ｇ）を用いて、レジスト５を除去する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの剥離液に触れることがないので、その剥離液中で保護導電膜の材料である例えばＣｒとＡｌ含有膜２のＡｌの電食反応が起こるなどしてＡｌ含有膜２が損傷してしまうことはない。
【００４８】
次いで、図１６に示すように、上層保護導電膜３と、表面に露出している下層保護導電膜１を同時にエッチングで除去して、Ａｌ含有膜２からなる導電部であるゲートラインＬｇ、コンタクト部４１〜４３、導電層４８を形成する。
こうして、Ａｌ含有膜２からなる導電部を欠損することなく形成することができる。
【００４９】
以上のように、Ａｌ含有膜２からなるゲートラインＬｇやコンタクト部４１〜４３などの導電部を形成する際に、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜を成膜した後、その導体膜に改質処理として酸化処理を施して、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２部分に酸化保護領域４を形成することによれば、Ａｌ含有膜２がレジストの剥離液などに晒されて消失してしまうことがないので、導電部の欠損を防止することができる。
【００５０】
なお、ここでは下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜である第３のメタル層をパターニングして、ゲート導電層で形成される部材との接続部材、具体的にはゲートラインＬｇおよびコンタクト部４１〜４３を形成する例を示したが、同時に、第３のメタル層をパターニングして、ソース−ドレイン導電層で形成される部材との接続部材を形成することができる。具体的には、ソース−ドレイン導電層をパターニングして形成される電流供給ラインＬａ上に層間絶縁膜３３を堆積後、電流供給ラインＬａ上の層間絶縁膜３３に電流供給ラインＬａより幅の狭いコンタクトホールを形成する。図１０に示す工程で、コンタクトホール内にも第３のメタル層が充填されるので、この第３のメタル層をパターニングしてコンタクトホール内外に導電層４８を形成することができる。このとき、コンタクトホールの内外で第３のメタル層に段差が生じるが、図１１〜図１６に示す工程とともに、段差によって生じる、上層保護導電膜３から露出したＡｌ含有膜２を酸化保護領域４とすることができる。
また、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜であるソース−ドレイン導電層をパターニングして形成する各種電極や配線などの導電部も同様の工程を経る手法によって形成することができる。
【００５１】
（実施形態２）
次に、本発明の実施形態２について説明する。なお、実施形態１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５２】
発光装置であるＥＬパネル６０は、図１８〜図１９に示すように、実施形態１のＥＬパネル１０における絶縁層３５と、導電層４８が設けられていない構成であって、第２選択トランジスタＴｒ１２のゲート電極１２ｇとゲートラインＬｇとが一体に形成されているものである。
【００５３】
また、図２０に示すように、ゲートラインＬｇは、ゲート導電層によって形成され、さらに絶縁膜３２に設けられたコンタクトホール中のコンタクト部６６，６７と、そのコンタクト部６６，６７を介して迂回配線６５と電気的に接続しており、その迂回配線６５が絶縁膜３２を挟んでデータラインＬｄと交差することで、ゲートラインＬｇ及び迂回配線６５と、データラインＬｄとが、互いに電気的に絶縁されている。このコンタクト部６６，６７および迂回配線６５は、ソース−ドレイン導電層から形成される。
また、図２１に示すように、電流供給ラインＬａは、絶縁性材料からなる絶縁膜３２を挟んでデータラインＬｄと交差しており、電流供給ラインＬａとデータラインＬｄは、互いに電気的に絶縁されている。
【００５４】
そして、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜であるソース−ドレイン導電層をパターニングして形成するコンタクト部６６，６７および迂回配線６５や電流供給ラインＬａなど、各種電極や配線などの導電部は、上記した実施形態１と同様の工程を経る導電部形成方法によって形成することができる。
【００５５】
以上のように形成されて製造されたＥＬパネル１０、６０は、各種電子機器の表示パネルとして用いられる。
例えば、図２２に示す、携帯電話機２００の表示パネル１０ａや、図２３（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１０ｂや、図２４に示す、パーソナルコンピュータ４００の表示パネル１０ｃに、ＥＬパネル１０、６０を適用することができる。
【００５６】
なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５７】
１０、６０ ＥＬパネル
Ｔｒ１１ 第１選択トランジスタ
１１ｓ ソース電極
１１ｄ ドレイン電極
１１ｇ ゲート電極
Ｔｒ１２ 第２選択トランジスタ
１２ｓ ソース電極
１２ｄ ドレイン電極
１２ｇ ゲート電極
Ｔｒ１３ 発光駆動トランジスタ
１３ｓ ソース電極
１３ｄ ドレイン電極
１３ｇ ゲート電極
Ｌａ 電流供給ライン
Ｌｄ データライン
Ｌｇ ゲートライン
２１ ＥＬ素子
３１ 基板
３２ 絶縁膜
３３ 層間絶縁膜
３４ 画素電極
３５ 絶縁層
４０ 対向電極
４８ 導電層
６５ 迂回配線
６６ コンタクト部
６７ コンタクト部
１ 下層保護導電膜
２ Ａｌ含有膜
３ 上層保護導電膜
４ 酸化保護領域
５ レジスト
６ 導体膜
ｈ コンタクトホール
Ｐ ピンホール
【技術分野】
【０００１】
本発明は、導電部形成方法、導電部及び発光装置に関する。
【背景技術】
【０００２】
従来、各種電子デバイスにおける配線や電極などの導電部を形成する方法として、所定の基体上に成膜した導体膜から不要部分を除去して、所望のパターンの導電部を形成するフォトリソグラフィ、エッチングの技術が知られている。
そして、真空蒸着法などによって容易に成膜可能であり、安価で低抵抗なアルミニウム（Ａｌ）やアルミニウム合金を用いて導電部の形成が行われるが、アルミニウムやアルミニウム合金はレジストをパターニングする際に使用するアルカリ性の現像液に対する耐性が悪いので、アルミニウムやアルミニウム合金を一時的に保護するようにバリアメタルを使用する技術が知られている（例えば、特許文献１参照。）。
【０００３】
例えば、バリアメタルとしてクロム（Ｃｒ）を使用する場合、例えば図２５（ａ）〜（ｅ）に示すように、基体５０上に、下層Ｃｒ膜１、Ａｌ合金膜２、上層Ｃｒ膜３を順に成膜する（ａ）。次に上層Ｃｒ膜３上にレジスト５をパターニングし（ｂ）、上層Ｃｒ膜３をエッチングして除去した後、連続してＡｌ合金膜２をエッチングする（ｃ）。次にレジスト５を剥離し（ｄ）、最後に上層Ｃｒ膜３と露出している下層Ｃｒ膜１を同時にエッチングして除去し、Ａｌ合金製の導電部２を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１３８４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術の場合、例えば図２６（ａ）に示すように、絶縁膜３２に設けられたコンタクトホールｈを通じて絶縁膜３２下の配線５１と接続する導電部となる導体膜６を成膜した際や、例えば図２７（ａ）に示すように、絶縁膜３２下の配線５１を乗り越える導電部となる導体膜６を成膜した際に、その絶縁膜３２に急峻な凹凸があると、バリアメタルとしての上層Ｃｒ膜３によるＡｌ合金膜２のエッジカバー性が悪くなり、上層Ｃｒ膜３にピンホールＰが発生してしまうことがある。
上層Ｃｒ膜３にピンホールＰが生じたまま、その導体膜６にフォトリソグラフィを施すと、図２６（ｂ）、図２７（ｂ）に示すように、上層Ｃｒ膜３上のレジスト５を除去する際に、ピンホールＰから浸み込んだレジスト剥離液の作用によって、Ａｌ合金膜２が消失してしまうことがあった。
そして、Ａｌ合金膜２が消失した範囲が大きいと、導電部が欠損してしまい、断線に至ることがあるという問題があった。
【０００６】
そこで、本発明の課題は、導電部の欠損を防止することである。
【課題を解決するための手段】
【０００７】
本発明は、導電部形成方法において、
基板の上面側にＡｌ含有膜を成膜した後、前記Ａｌ含有膜を保護する上層保護導電膜を成膜し、前記Ａｌ含有膜に前記上層保護導電膜を積層した導体膜を形成する導体膜形成工程と、
前記上層保護導電膜で覆われていない前記Ａｌ含有膜の部分を酸化して酸化保護領域を形成するための保護処理工程と、
前記導体膜における導電部となる領域を被覆するレジストを形成するレジスト形成工程と、
前記導体膜にエッチング処理を施した後、前記レジストを除去して、導電部を形成する導電部形成工程と、
を備えることを特徴とする。
好ましくは、前記導電部形成工程において、前記導体膜をエッチング処理した際に露出した前記Ａｌ含有膜部分を酸化して酸化保護領域を形成する。
好ましくは、前記導体膜形成工程において、絶縁膜上及び前記絶縁膜に設けられたコンタクトホール上に前記導体膜を形成する。
好ましくは、前記導体膜形成工程において、下面に位置する他の導電部によって上面に段差が生じている絶縁膜の上に、前記導体膜を形成する。
好ましくは、前記導体膜は、前記Ａｌ含有膜の下に前記上層保護導電膜と同じ材料を有する下層保護導電膜が設けられ、前記導電部形成工程において、前記レジストを除去した後、前記上層保護導電膜と、前記Ａｌ含有膜から露出した前記下層保護導電膜とをエッチングして除去する。
本発明の導電部は、上述した導電部形成方法によって製造される。
本発明の発光装置は、上記導電部と、その導電部に接続されて発光する発光素子と、を有する。
【発明の効果】
【０００８】
本発明によれば、導電部の欠損を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示した平面図である。
【図５】図４のV−V線に沿った面の矢視断面図である。
【図６】図４のVI−VI線に沿った面の矢視断面図である。
【図７】図４のVII−VII線に沿った面の矢視断面図である。
【図８】図４のVIII−VIII線に沿った面の矢視断面図である。
【図９】導電部の形成工程を示す説明図である。
【図１０】導電部の形成工程を示す説明図である。
【図１１】導電部の形成工程を示す説明図である。
【図１２】導電部の形成工程を示す説明図である。
【図１３】導電部の形成工程を示す説明図である。
【図１４】導電部の形成工程を示す説明図である。
【図１５】導電部の形成工程を示す説明図である。
【図１６】導電部の形成工程を示す説明図である。
【図１７】導電部形成工程の他の形態を示す説明図（ａ）（ｂ）（ｃ）である。
【図１８】実施形態２のＥＬパネルの１画素を示した平面図である。
【図１９】図１８のIXX−IXX線に沿った面の矢視断面図である。
【図２０】図１８のXX−XX線に沿った面の矢視断面図である。
【図２１】図１８のXXI−XXI線に沿った面の矢視断面図である。
【図２２】表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。
【図２３】表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。
【図２４】表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。
【図２５】従来の導電部の形成工程（ａ）〜（ｅ）を示す説明図である。
【図２６】従来の導電部形成工程において、バリアメタルにピンホールが生じた状態（ａ）と、導電部が欠損した状態（ｂ）を示す説明図である。
【図２７】従来の導電部形成工程において、バリアメタルにピンホールが生じた状態（ａ）と、導電部が欠損した状態（ｂ）を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
（実施形態１）
図１は、発光装置であるＥＬパネル１０における複数の画素３０の配置構成を示す平面図であり、図２は、ＥＬパネル１０の概略構成を示す平面図である。
【００１２】
図１、図２に示すように、ＥＬパネル１０には、赤（Ｒ），緑（Ｇ），青（Ｂ）をそれぞれ発光する複数の画素３０が所定のパターンでマトリクス状に配置されている。
このＥＬパネル１０には、複数のゲートラインＬｇが行方向に沿って互いに略平行となるよう配列され、複数のデータラインＬｄが平面視してゲートラインＬｇと略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合うゲートラインＬｇの間において電流供給ライン（アノードライン）ＬａがゲートラインＬｇに沿って設けられている。そして、これら互いに隣接する二本のゲートラインＬｇと互いに隣接する二本のデータラインＬｄとによって囲われる範囲が、画素３０に相当する。
また、ＥＬパネル１０には、ゲートラインＬｇ、データラインＬｄ、電流供給ラインＬａの上方を覆うように、格子状の層間絶縁膜３３と絶縁層３５が設けられている。この層間絶縁膜３３と絶縁層３５にそれぞれ略長方形状の複数の開口部３３ａ，３５ａが画素３０ごとに形成されており、この開口部３３ａ，３５ａ内に所定のキャリア輸送層（後述する正孔注入層３６、インターレイヤ３７、発光層３８）が設けられて、画素３０の発光領域となる。キャリア輸送層とは、順バイアスの電圧が印加されることによって正孔又は電子を輸送する層である。またストライプ状の隔壁３９がデータラインＬｄに沿って絶縁層３５上に設けられている。
なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３画素３０は格子パターンに限らず、例えば列方向に同色画素が配列されるストライプパターンでもよく、またデルタ配列であってもよい。
【００１３】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１０の１画素に相当する回路の一例を示した回路図である。
【００１４】
図３に示すように、ＥＬパネル１０には、ゲートラインＬｇと、ゲートラインＬｇと交差するデータラインＬｄと、ゲートラインＬｇに沿う電流供給ラインＬａとが設けられており、このＥＬパネル１０の１画素３０につき、第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３と、キャパシタＣｓと、ＥＬ素子２１とが設けられている。
【００１５】
そして、ＥＬパネル１０は、図１から図４に示すように、複数の電流供給ラインＬａと、複数のデータラインＬｄと、複数のゲートラインＬｇと、を備えている。ゲートラインＬｇは、それぞれ対応する所定行に配列された複数の画素回路に接続されている。各データラインＬｄは、それぞれ対応する所定列に配列された複数の画素回路に接続されている。各電流供給ラインＬａは、それぞれ対応する所定行に配列された複数の画素回路に接続されている。
電流供給ラインＬａは、図示しない電圧電源または電圧ドライバに接続されている。
また、後述するように、電流供給ラインＬａは、各トランジスタＴｒ１１〜Ｔｒ１３のソース電極、ドレイン電極となるソース−ドレイン導電層を用いて、これらソース電極とドレイン電極ともに形成される。データラインＬｄは、各トランジスタＴｒ１１〜Ｔｒ１３のゲート電極となるゲート導電層を用いて、これらゲート電極とともに形成される。ゲートラインＬｇは、ソース−ドレイン導電層より上層に設けられた第３のメタル層を用いて形成される。
これらの異なる層に形成された配線と、各トランジスタの電極とは、絶縁膜３２に設けられたコンタクト部４１〜４３等を介して接続されている。
【００１６】
また、図４から図６に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは、第２選択トランジスタＴｒ１２のゲート電極１２ｇと一体に形成されており、そのゲート電極１１ｇは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４２とゲート電極１２ｇとを介してゲートラインＬｇに接続されている。
第１選択トランジスタＴｒ１１のドレイン電極１１ｄは、電流供給ラインＬａと一体に形成されており、電流供給ラインＬａに接続されている。
第１選択トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４３を介して発光駆動トランジスタＴｒ１３のゲート電極１３ｇに接続されている。
【００１７】
また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介してゲートラインＬｇに接続されている。
第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されている。
第２選択トランジスタＴｒ１２のソース電極１２ｓは、絶縁膜３２に設けられたコンタクトホール中のコンタクト部４１を介してデータラインＬｄに接続されている。
【００１８】
また、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、コンタクト部４３を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄは、電流供給ラインＬａと一体に形成されており、電流供給ラインＬａに接続されている。
発光駆動トランジスタＴｒ１３のソース電極１３ｓは、画素電極３４と一部が重なることによって画素電極３４に接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、第２選択トランジスタＴｒ１２のドレイン電極１２ｄと一体に接続されている。
【００１９】
特に、本実施形態１では、図４〜図８に示すように、電流供給ラインＬａの上面並びに発光駆動トランジスタＴｒ１３のドレイン電極１３ｄの上面に、導電層４８が設けられている。導電層４８は、電流供給ラインＬａ上面において、電流供給ラインＬａより幅広に形成されている。導電層４８は、導電性材料から形成されている。この導電層４８を設けることにより、電流供給ラインＬａの低抵抗化を図ることができ、電圧降下を抑制することができる。なお、本実施形態１では、第３のメタル層を用いてゲートラインＬｇを形成する際に同時に導電層４８を形成することによって、製造工程を増加させることなく、電流供給ラインＬａの低抵抗化が可能となる。
【００２０】
基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されている。
更に、ゲート電極１１ｇ，１２ｇ，１３ｇやデータラインＬｄを覆うように、ゲート絶縁膜やキャパシタの誘電体として機能する絶縁膜３２が形成されている。
【００２１】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜又はシリコン窒化膜等からなり、データラインＬｄと、ゲート電極１１ｇ，１２ｇ，１３ｇとを覆うように基板３１上に形成されている。絶縁膜３２にはコンタクトホールが形成されており、コンタクトホール中に形成されたコンタクト部が、ゲート導電層を用いて形成された電極、配線とソースドレイン層を用いて形成された電極、配線とのコンタクトを図る。
【００２２】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、逆スタガ型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。各トランジスタは図４〜６に示すように基板３１上に形成されている。
図４に示すように、第２選択トランジスタＴｒ１２は、アモルファスシリコンまたは微結晶シリコンのいずれか一方を少なくとも含む半導体層１２１と、保護絶縁層１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、ｎ型不純物を含むアモルファスシリコンまたはｎ型不純物を含む微結晶シリコンからなるオーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備えている。
また、発光駆動トランジスタＴｒ１３は、アモルファスシリコンまたは微結晶シリコンのいずれか一方を少なくとも含む半導体層１３１と、保護絶縁層１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、ｎ型不純物を含むａ−Ｓｉまたはｎ型不純物を含む微結晶シリコンからなるオーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備えている。
なお、図示（断面図）は省略しているが、第１選択トランジスタＴｒ１１は、第２選択トランジスタＴｒ１２と同様の構成となっている。
【００２３】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるゲート電極は、例えば、Ｍｏ膜、ＭｏＮｂ合金膜等の何れかから選択されたゲート導電層をパターニングして形成される。
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極とソース電極は、例えばそれぞれ、下層保護導電膜／Ａｌ合金膜／上層保護導電膜が順次積層された積層膜または下層保護導電膜／Ａｌ膜／上層保護導電膜が順次積層された積層膜を有するソース−ドレイン導電層をパターニングして形成される。また、ゲートラインＬｇと導電層４８は、例えばそれぞれ、下層保護導電膜／Ａｌ合金膜／上層保護導電膜または下層保護導電膜／Ａｌ膜／上層保護導電膜を有する第３のメタル層をパターニングして形成される。なお、上述した下層保護導電膜及び上層保護導電膜は、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む。
【００２４】
また、図７に示すように、ゲートラインＬｇは、絶縁性材料からなる絶縁膜３２と層間絶縁膜３３を挟んでデータラインＬｄと交差しており、ゲートラインＬｇとデータラインＬｄは、互いに電気的に絶縁されている。ゲートラインＬｇは、データラインＬｄとの交差領域付近においてデータラインＬｄの厚さに応じた段差が生じている。
また、図８に示すように、電流供給ラインＬａは、絶縁性材料からなる絶縁膜３２を挟んでデータラインＬｄと交差しており、電流供給ラインＬａとデータラインＬｄは、互いに電気的に絶縁されている。電流供給ラインＬａは、データラインＬｄとの交差領域付近においてデータラインＬｄの厚さに応じた段差が生じている。
【００２５】
キャパシタＣｓは、一方のキャパシタ電極として機能する発光駆動トランジスタＴｒ１３のゲート電極１３ｇの一部と、他方のキャパシタ電極として機能する画素電極３４及び発光駆動トランジスタＴｒ１３のソース電極１３ｓと、ゲート電極１３ｇと画素電極３４との間の重なり部分及びゲート電極１３ｇとソース電極１３ｓとの間の重なり部分に介在した誘導体となる絶縁膜３２とによって構成される。キャパシタＣｓは、発光駆動トランジスタＴｒ１３のゲート電極１３ｇとソース電極１３ｓとの間の容量となっている。
【００２６】
画素電極（アノード電極）３４は、透光性を有する導電材料、例えば酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等から構成される。各画素電極３４は画素３０毎に形成されており、隣接する他の画素３０の画素電極３４と離間されている。
【００２７】
層間絶縁膜３３は、絶縁性材料、例えばシリコン窒化膜からなり、各画素電極３４の中央を開口する略方形の開口部３３ａを有し、開口部３３ａから画素電極３４が露出するように配置されている。また、層間絶縁膜３３はトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３、電流供給ラインＬａ等を覆うように形成される。
層間絶縁膜３３上には、図５、図６に示すように、ゲートラインＬｇ、導電層４８が形成されており、更にゲートラインＬｇ及び導電層４８を覆うように、絶縁材料、例えばシリコン窒化膜からなる絶縁層３５が形成されている。絶縁層３５には層間絶縁膜３３の開口部３３ａと形状が略一致した開口部３５ａが形成されており、これら開口部３３ａ、開口部３５ａによって画素電極３４及び対向電極４０との間に介在する発光層３８、つまり画素３０の発光領域が画されている。
【００２８】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜３３及び絶縁層３５上に形成される。隔壁３９は、図１、図２、図４に示すように、その開口部３９ｂが、列方向に沿って配列された複数の画素３０にわたって連続して形成されたストライプ状に形成されており、層間絶縁膜３３の開口部３３ａと絶縁層３５の開口部３５ａに対応する位置に設けられている。隔壁３９は、製造工程中、画素電極３４上に形成されるＲ（赤）の画素３０の発光層３８となる材料を含有する含有液、Ｇ（緑）の画素３０の発光層３８となる材料を含有する含有液、Ｂ（青）の画素３０の発光層３８となる材料を含有する含有液を画素電極３４上に塗布する際に、行方向に隣接する互いに異なる色を発する画素３０に流出しないように仕切っており、発光層３８の混合を防止する。なお、隔壁３９の平面形状は、これに限られず各画素３０ごとに開口部を設けた格子状であってもよい。
【００２９】
ＥＬ素子２１は、画素電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とがそれぞれ、電子や正孔がキャリアとして輸送されるキャリア輸送層となる。キャリア輸送層は、層間絶縁膜３３、絶縁層３５及び隔壁３９の開口部内に配置されている。
ＥＬ素子２１が基板３１側から表示光を出射するボトムエミッション型である場合、画素電極３４は酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等の透明金属酸化物を含む透明電極となる。
また、ＥＬ素子２１が対向電極４０側から表示光を出射するトップエミッション型である場合、画素電極３４はＡｌ等の可視光反射性の下層電極と、この下層電極上に積層された、上述した透明金属酸化物を含む上層透明電極とを有する。
【００３０】
正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）の注入や輸送が可能な有機高分子系の材料や低分子系の材料、或いは無機化合物を有している。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を塗布、乾燥して正孔注入層３６を形成する。無機化合物としては、高抵抗の酸化モリブデンを画素電極３４上及び隔壁３９の表面に連続して成膜することによって正孔注入層３６を形成する。
【００３１】
インターレイヤ３７は、正孔注入層３６上に形成される。インターレイヤ３７は、発光層３８の電子注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている有機化合物層である。
【００３２】
発光層３８は、インターレイヤ３７上に形成される。発光層３８は、アノード電極（画素電極３４）とカソード電極（対向電極４０）との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流として吐出するノズルコート法や分離した複数の液滴として吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００３３】
対向電極（カソード電極）４０は、発光層３８上に設けられる。対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８上に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する層と、この層上に積層されたＡｌ等の光反射性導電層を有する積層構造を成す。また、対向電極（カソード電極）４０がトップエミッション型の場合、発光層３８上に設けられ、約１０ｎｍ以下の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料を有する光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光透過性導電層を有する透明積層構造を成す。本実施形態では、対向電極４０は複数の画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である基準電圧Ｖssが印加されている。
【００３４】
このＥＬパネル１０は、次のような駆動によって発光する。なお、トランジスタＴｒ１１〜Ｔｒ１３はｎチャネル型トランジスタに設定され、これに基づいて後述する信号のハイ、ローが設定されるが、トランジスタＴｒ１１〜Ｔｒ１３は少なくともいずれかがｐチャネル型トランジスタであってもよく、それに応じて信号のハイ、ローが設定されていればよい。
まず、選択期間にゲートラインＬｇの電位がハイレベルになり、第１選択トランジスタＴｒ１１と第２選択トランジスタＴｒ１２をオンにする。この選択期間において電流供給ラインＬａには基準電位Ｖss以下のローレベルの電圧が印加されており、図示しないデータドライバからの信号に基づいてデータラインＬｄに画素階調に応じた電流を流すことで、電流供給ラインＬａから発光駆動トランジスタＴｒ１３、第２選択トランジスタＴｒ１２、データラインＬｄへと電流が流れる。そして、この画素階調に対応する電流に応じた電荷がキャパシタＣｓにチャージされる。
次に、発光期間にゲートラインＬｇの電位がローレベルになり、第１選択トランジスタＴｒ１１と第２選択トランジスタＴｒ１２をオフにする。この発光期間において電流供給ラインＬａには基準電位Ｖssよりも高いハイレベルの電圧が印加されている。
ここで、第１選択トランジスタＴｒ１１がオフであるので、発光駆動トランジスタＴｒ１３のゲート電極１３ｇとソース電極１３ｓとの間の電位差が、キャパシタＣｓにチャージされた電荷のレベルに維持される。また、第２選択トランジスタＴｒ１２もオフであるため、電流供給ラインＬａから発光駆動トランジスタＴｒ１３を通じてＥＬ素子２１にゲート電極１３ｇとソース電極１３ｓとの間の電位差に応じた電流値の電流が流れる。
こうして、所定の階調で各ＥＬ素子２１が発光することで、ＥＬパネル１０の発光表示が行われる。
【００３５】
次に、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極と電流供給ラインＬａとを、ソース−ドレイン導電層（導体膜）から形成する方法と、ゲートラインＬｇと導電層４８を、第３のメタル層（導体膜）から形成する方法について説明する。
【００３６】
本実施形態において、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極と、電流供給ラインＬａと、ゲートラインＬｇと、導電層４８とは、導電性の向上を図るために、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む下層保護導電膜と、その上のＡｌまたはＡｌ合金を含むアルミ含有膜と、Ｃｒ、Ｗ、Ｍｏの少なくとも何れかを含む上層保護導電膜との積層体である導体膜を成膜して、その導体膜をフォトリソグラフィ及びエッチングによりパターニングして形成する点が共通している導電部である。なお、この下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜におけるＡｌ含有膜２を覆う上層保護導電膜３は、レジストを形成する際にＡｌ含有膜を一時的に保護するバリアメタルである。
本実施形態では、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３におけるドレイン電極およびソース電極を、下層保護導電膜／Ａｌ含有膜／上層保護導電膜で形成する。また、電流供給ラインＬａ、ゲートラインＬｇ、導電層４８を、他の下層保護導電膜／他のＡｌ含有膜／他の上層保護導電膜の導体膜から形成する。
【００３７】
以下に、概略図を用いて導電部形成方法を説明する。
【００３８】
まず、基板３１にゲート導電層を成膜し、フォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のゲート電極１１ｇ、１２ｇ、１３ｇ及びデータラインＬｄを形成してから基板３１全面に絶縁膜３２、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の半導体層となる半導体膜、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のオーミックコンタクト層となるオーミックコンタクト膜、各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の保護絶縁層となる絶縁膜を順次堆積する。次いでこの絶縁膜をフォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３の保護絶縁層を形成する。そしてオーミックコンタクト膜、半導体膜をフォトリソグラフィ及びエッチングによりパターニングして各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のオーミックコンタクト層、半導体層を形成する。
その後、ソース−ドレイン導電層を成膜する。このとき、ソース−ドレイン導電層は、下層保護導電膜１、Ａｌ含有膜２、上層保護導電膜３の積層体であり、図１７（ａ）に示すように、下方に形成されたデータラインＬｄによって段差を生じている。段差部分において、上層保護導電膜３からＡｌ含有膜２が露出しているピンホールＰが生じる。なお、ピンホールＰは段差が生じていない部分でも起こりうる。
この状態で、酸素を含む雰囲気（例えば大気雰囲気）下で熱処理を行い、Ａｌ含有膜２が露出している部分では、アルミニウムが酸化されてなる酸化保護領域４が形成される。酸化保護領域４の酸化アルミニウムの皮膜は、緻密なため、それ以上酸化が進行されないので、酸化保護領域４は極めて薄い領域に抑えることができる。
【００３９】
そして導体膜における導電部となる領域を被覆するレジスト５を形成する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジスト５の現像液に触れることがないので、Ａｌ含有膜２が損傷してしまうことはない。
次いで、図１７（ｂ）に示すように、レジスト５で被覆した導体膜にエッチング処理を施し、上層保護導電膜３とＡｌ含有膜２を順にエッチングして除去する。
そのエッチングによってレジスト５下で露出したＡｌ含有膜２部分に改質処理である酸化処理を施して酸化保護領域４を形成する。なお、改質処理は上記した各種酸化処理と同様である。
【００４０】
次いで、剥離液（例えば、ナガセケミカル株式会社製、ナガセレジストストリップＮ−３０３Ｇ）を用いて、レジスト５を除去する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの剥離液に触れることがないので、その剥離液中で保護導電膜の材料である例えばＣｒとＡｌ含有膜２のＡｌの電食反応が起こるなどしてＡｌ含有膜２が損傷してしまうことはない。
次いで、図１７（ｃ）に示すように、上層保護導電膜３と、表面に露出している下層保護導電膜１を同時にエッチングで除去して、残存する下層保護導電膜１及びＡｌ含有膜２によって、データラインＬｄによって段差の生じる電流供給ラインＬａや各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３のゲート電極によって段差の生じるソース、ドレイン電極を形成する。
なお、上述した熱処理以外でも、オゾン水洗浄、ＵＶオゾン処理、酸素プラズマ処理など、任意の酸化処理でも酸化保護領域４を形成することができる。
【００４１】
この後、全面に層間絶縁膜３３を堆積して、図９に示すように、基板３１の上面側の絶縁膜３２，３３に、フォトリソグラフィ及びエッチングによりコンタクトホールｈを形成し、ゲート電極１２ｇを露出させる。このようなコンタクトホールｈには、例えば、図４に示すコンタクト部４１〜４３のコンタクトホールがある。
【００４２】
次いで、図１０に示すように、ゲートラインＬｇや導電層４８となる下層保護導電膜１、Ａｌ含有膜２、上層保護導電膜３を順に成膜し、Ａｌ含有膜２に上層保護導電膜３を積層した導体膜（第３のメタル層）を形成する。
ここで、絶縁膜３２，３３におけるコンタクトホールｈが急峻な凹部であるため、上層保護導電膜３にピンホールＰが発生して、そのピンホールＰからＡｌ含有膜２が露出してしまうことがある。
【００４３】
次いで、図１１に示すように、Ａｌ含有膜２に改質処理として酸化処理を施し、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２のアルミニウムを酸化し、酸化保護領域４を形成する。なお、改質処理は、大気雰囲気下での熱処理、オゾン水洗浄、ＵＶオゾン処理、酸素プラズマ処理など、任意の酸化処理であってよい。
【００４４】
次いで、図１２に示すように、導体膜における導電部となる領域を被覆するレジスト５を形成する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの現像液に触れることがないので、Ａｌ含有膜２が損傷してしまうことはない。
【００４５】
次いで、図１３に示すように、レジスト５で被覆した導体膜にエッチング処理を施し、上層保護導電膜３とＡｌ含有膜２を順に除去する。
【００４６】
次いで、図１４に示すように、導体膜の上層保護導電膜３とＡｌ含有膜２をエッチングした後、そのエッチングによって露出したＡｌ含有膜２部分に改質処理である酸化処理を施して酸化保護領域４を形成する。なお、改質処理は上記した各種酸化処理と同様である。
【００４７】
次いで、図１５に示すように、剥離液（例えば、ナガセケミカル株式会社製、ナガセレジストストリップＮ−３０３Ｇ）を用いて、レジスト５を除去する。このとき、導体膜のＡｌ含有膜２は、上層保護導電膜３と酸化保護領域４で覆われているため、レジストの剥離液に触れることがないので、その剥離液中で保護導電膜の材料である例えばＣｒとＡｌ含有膜２のＡｌの電食反応が起こるなどしてＡｌ含有膜２が損傷してしまうことはない。
【００４８】
次いで、図１６に示すように、上層保護導電膜３と、表面に露出している下層保護導電膜１を同時にエッチングで除去して、Ａｌ含有膜２からなる導電部であるゲートラインＬｇ、コンタクト部４１〜４３、導電層４８を形成する。
こうして、Ａｌ含有膜２からなる導電部を欠損することなく形成することができる。
【００４９】
以上のように、Ａｌ含有膜２からなるゲートラインＬｇやコンタクト部４１〜４３などの導電部を形成する際に、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜を成膜した後、その導体膜に改質処理として酸化処理を施して、上層保護導電膜３で覆われずにピンホールＰから露出してしまったＡｌ含有膜２部分に酸化保護領域４を形成することによれば、Ａｌ含有膜２がレジストの剥離液などに晒されて消失してしまうことがないので、導電部の欠損を防止することができる。
【００５０】
なお、ここでは下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜である第３のメタル層をパターニングして、ゲート導電層で形成される部材との接続部材、具体的にはゲートラインＬｇおよびコンタクト部４１〜４３を形成する例を示したが、同時に、第３のメタル層をパターニングして、ソース−ドレイン導電層で形成される部材との接続部材を形成することができる。具体的には、ソース−ドレイン導電層をパターニングして形成される電流供給ラインＬａ上に層間絶縁膜３３を堆積後、電流供給ラインＬａ上の層間絶縁膜３３に電流供給ラインＬａより幅の狭いコンタクトホールを形成する。図１０に示す工程で、コンタクトホール内にも第３のメタル層が充填されるので、この第３のメタル層をパターニングしてコンタクトホール内外に導電層４８を形成することができる。このとき、コンタクトホールの内外で第３のメタル層に段差が生じるが、図１１〜図１６に示す工程とともに、段差によって生じる、上層保護導電膜３から露出したＡｌ含有膜２を酸化保護領域４とすることができる。
また、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜であるソース−ドレイン導電層をパターニングして形成する各種電極や配線などの導電部も同様の工程を経る手法によって形成することができる。
【００５１】
（実施形態２）
次に、本発明の実施形態２について説明する。なお、実施形態１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５２】
発光装置であるＥＬパネル６０は、図１８〜図１９に示すように、実施形態１のＥＬパネル１０における絶縁層３５と、導電層４８が設けられていない構成であって、第２選択トランジスタＴｒ１２のゲート電極１２ｇとゲートラインＬｇとが一体に形成されているものである。
【００５３】
また、図２０に示すように、ゲートラインＬｇは、ゲート導電層によって形成され、さらに絶縁膜３２に設けられたコンタクトホール中のコンタクト部６６，６７と、そのコンタクト部６６，６７を介して迂回配線６５と電気的に接続しており、その迂回配線６５が絶縁膜３２を挟んでデータラインＬｄと交差することで、ゲートラインＬｇ及び迂回配線６５と、データラインＬｄとが、互いに電気的に絶縁されている。このコンタクト部６６，６７および迂回配線６５は、ソース−ドレイン導電層から形成される。
また、図２１に示すように、電流供給ラインＬａは、絶縁性材料からなる絶縁膜３２を挟んでデータラインＬｄと交差しており、電流供給ラインＬａとデータラインＬｄは、互いに電気的に絶縁されている。
【００５４】
そして、下層保護導電膜／Ａｌ含有膜／上層保護導電膜の導体膜であるソース−ドレイン導電層をパターニングして形成するコンタクト部６６，６７および迂回配線６５や電流供給ラインＬａなど、各種電極や配線などの導電部は、上記した実施形態１と同様の工程を経る導電部形成方法によって形成することができる。
【００５５】
以上のように形成されて製造されたＥＬパネル１０、６０は、各種電子機器の表示パネルとして用いられる。
例えば、図２２に示す、携帯電話機２００の表示パネル１０ａや、図２３（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１０ｂや、図２４に示す、パーソナルコンピュータ４００の表示パネル１０ｃに、ＥＬパネル１０、６０を適用することができる。
【００５６】
なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５７】
１０、６０ ＥＬパネル
Ｔｒ１１ 第１選択トランジスタ
１１ｓ ソース電極
１１ｄ ドレイン電極
１１ｇ ゲート電極
Ｔｒ１２ 第２選択トランジスタ
１２ｓ ソース電極
１２ｄ ドレイン電極
１２ｇ ゲート電極
Ｔｒ１３ 発光駆動トランジスタ
１３ｓ ソース電極
１３ｄ ドレイン電極
１３ｇ ゲート電極
Ｌａ 電流供給ライン
Ｌｄ データライン
Ｌｇ ゲートライン
２１ ＥＬ素子
３１ 基板
３２ 絶縁膜
３３ 層間絶縁膜
３４ 画素電極
３５ 絶縁層
４０ 対向電極
４８ 導電層
６５ 迂回配線
６６ コンタクト部
６７ コンタクト部
１ 下層保護導電膜
２ Ａｌ含有膜
３ 上層保護導電膜
４ 酸化保護領域
５ レジスト
６ 導体膜
ｈ コンタクトホール
Ｐ ピンホール
【特許請求の範囲】
【請求項１】
基板の上面側にＡｌ含有膜を成膜した後、前記Ａｌ含有膜を保護する上層保護導電膜を成膜し、前記Ａｌ含有膜に前記上層保護導電膜を積層した導体膜を形成する導体膜形成工程と、
前記上層保護導電膜で覆われていない前記Ａｌ含有膜の部分を酸化して酸化保護領域を形成するための保護処理工程と、
前記導体膜における導電部となる領域を被覆するレジストを形成するレジスト形成工程と、
前記導体膜にエッチング処理を施した後、前記レジストを除去して、導電部を形成する導電部形成工程と、
を備えることを特徴とする導電部形成方法。
【請求項２】
前記導電部形成工程において、前記導体膜をエッチング処理した際に露出した前記Ａｌ含有膜部分を酸化して酸化保護領域を形成することを特徴とする請求項１に記載の導電部形成方法。
【請求項３】
前記導体膜形成工程において、絶縁膜上及び前記絶縁膜に設けられたコンタクトホール上に前記導体膜を形成することを特徴とする請求項１又は２に記載の導電部形成方法。
【請求項４】
前記導体膜形成工程において、下面に位置する他の導電部によって上面に段差が生じている絶縁膜の上に、前記導体膜を形成することを特徴とする請求項１〜３の何れか一項に記載の導電部形成方法。
【請求項５】
前記導体膜は、前記Ａｌ含有膜の下に前記上層保護導電膜と同じ材料を有する下層保護導電膜が設けられ、
前記導電部形成工程において、前記レジストを除去した後、前記上層保護導電膜と、前記Ａｌ含有膜から露出した前記下層保護導電膜とをエッチングして除去することを特徴とする請求項１〜４の何れか一項に記載の導電部形成方法。
【請求項６】
請求項１〜５の何れかに記載の導電部形成方法によって製造されることを特徴とする導電部。
【請求項７】
請求項６に記載の導電部と、
前記導電部に接続されて発光する発光素子と、
を有することを特徴とする発光装置。
【請求項１】
基板の上面側にＡｌ含有膜を成膜した後、前記Ａｌ含有膜を保護する上層保護導電膜を成膜し、前記Ａｌ含有膜に前記上層保護導電膜を積層した導体膜を形成する導体膜形成工程と、
前記上層保護導電膜で覆われていない前記Ａｌ含有膜の部分を酸化して酸化保護領域を形成するための保護処理工程と、
前記導体膜における導電部となる領域を被覆するレジストを形成するレジスト形成工程と、
前記導体膜にエッチング処理を施した後、前記レジストを除去して、導電部を形成する導電部形成工程と、
を備えることを特徴とする導電部形成方法。
【請求項２】
前記導電部形成工程において、前記導体膜をエッチング処理した際に露出した前記Ａｌ含有膜部分を酸化して酸化保護領域を形成することを特徴とする請求項１に記載の導電部形成方法。
【請求項３】
前記導体膜形成工程において、絶縁膜上及び前記絶縁膜に設けられたコンタクトホール上に前記導体膜を形成することを特徴とする請求項１又は２に記載の導電部形成方法。
【請求項４】
前記導体膜形成工程において、下面に位置する他の導電部によって上面に段差が生じている絶縁膜の上に、前記導体膜を形成することを特徴とする請求項１〜３の何れか一項に記載の導電部形成方法。
【請求項５】
前記導体膜は、前記Ａｌ含有膜の下に前記上層保護導電膜と同じ材料を有する下層保護導電膜が設けられ、
前記導電部形成工程において、前記レジストを除去した後、前記上層保護導電膜と、前記Ａｌ含有膜から露出した前記下層保護導電膜とをエッチングして除去することを特徴とする請求項１〜４の何れか一項に記載の導電部形成方法。
【請求項６】
請求項１〜５の何れかに記載の導電部形成方法によって製造されることを特徴とする導電部。
【請求項７】
請求項６に記載の導電部と、
前記導電部に接続されて発光する発光素子と、
を有することを特徴とする発光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１２−２３０６４（Ｐ２０１２−２３０６４Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１０−１５７４０３（Ｐ２０１０−１５７４０３）
【出願日】平成２２年７月１２日（２０１０．７．１２）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２２年７月１２日（２０１０．７．１２）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]