欠陥検査方法および欠陥検査装置
【課題】
検査装置の感度設定にかかる処理時間とユーザ負担を低減すると共に、ＬＳＩテスタによる電気的特性検査にかかるコストの増加、及び、電気特性検査が困難な領域の発生に対処する。
【解決手段】
パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
検査装置の感度設定にかかる処理時間とユーザ負担を低減すると共に、ＬＳＩテスタによる電気的特性検査にかかるコストの増加、及び、電気特性検査が困難な領域の発生に対処する。
【解決手段】
パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試料表面に存在する欠陥を適切な感度で検査するために検査装置の感度を設定して欠陥を検査する欠陥検査方法および欠陥検査装置に関するものである。
【背景技術】
【０００２】
半導体ウェハ、液晶ディスプレイ、ハードディスク磁気ヘッドなどの薄膜デバイスは多数の加工工程を経て製造される。完成したデバイスに対し、電気的検査が実施され、正常・異常の判定がされる。
【０００３】
このような薄膜デバイスの製造においては、歩留まり向上および安定化を目的として、いくつかの一連の工程毎に外観検査が実施される。外観検査では本来同一形状となるように形成された２つのパターンの対応する領域を、ランプ光、レーザ光または電子線などを用いて得られた参照画像と検査画像を元に、パターン欠陥あるいは異物などの欠陥を検出するすなわち、参照画像と検査画像の位置合せを行った上で差を算出し、別途定めたしきい値と比較して差が大きくなる部分を欠陥あるいは異物として検出する。
【０００４】
しきい値の算出方法として、特許文献１（特許３５６６５８９号公報）に、長手方向にはほぼ平行光のスリット状ビームを、回路パターンが形成された被検査対象基板に対して、該基板の法線方向から所定の傾きを有し、前記回路パターンの主要な直線群に対して平面状所定の傾きを有し、長手方向が前記被検査対象基板を載置して走行させるステージの走行方向に対してほぼ直角になるように照明する照明過程と、該照明過程で照明された被検査対象基板上に存在する異物等の欠陥から得られる反射散乱光(反射光)をイメージセンサで受光して信号に変換して検出する検出過程と、該検出過程で検出された信号に基づいて異物等の欠陥を示す信号を抽出する欠陥判定過程とを有することを特徴とする欠陥検査方法」が開示されている。このような検査において、微小な欠陥を検出するためには、しきい値を低く設定して判定を行う必要がある。しかし、しきい値を低くするとサンプリング誤差やラフネス、グレインといったパターンの微小な相違、あるいは膜厚ムラによる明るさムラなどに起因する虚報が多く発生してしまう。ウェハ全体の虚報の比率が充分小さくなるようにしきい値を高く設定すると、感度が犠牲となり、微細な欠陥の検出が困難となる。
【０００５】
ここで、感度を向上させるための方法として、特許文献２（特開２００４−７９５９３号公報）に「予備検査を行って、発生した虚報の位置を確認し、検査領域を予備検査で発生した虚報の密度に応じて複数の分割し、分割された複数の領域ごとに異なるしきい値を用いて、検出された反射散乱光(反射光)の強度から被検査物の表面に異物があるか否かの判定を行うことを特徴とする異物検査方法」が開示されている。また、特許文献３（特開２００９−２７４３号公報）には、「検出した欠陥候補から、画像特徴量と座標特徴量を抽出し、いずれかの特徴量に対して、決定木に従うしきい値処理により虚報判定を実施する方法」が開示されている。特許文献４（特開２００６−９８１５５号公報）では「大多数のＮｕｉｓａｎｃｅの中に少数のＤＯＩが含まれる状況で、ＤＯＩを効率よく抽出し、教示する事により、最適な検査条件出しが可能となる検査方法」が開示されている。
【０００６】
一方、特許文献６（ＵＳ７７１５９９７）では「プローブテストの結果、異常と判定された配線部を、外観検査装置におけるケアエリアと設定することで、検査の効率を向上させる方法」が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３５６６５８９号公報
【特許文献２】特開２００４−７９５９３号公報
【特許文献３】特開２００９−２７４３号公報
【特許文献４】特開２００６−９８１５５号公報
【特許文献５】米国特許第７７１５９９７号明細書
【非特許文献】
【０００８】
【非特許文献１】変調照明シフトによる超精密加工表面の超解像光学式欠陥計測に関する研究（第２報）精密工学会誌ＶＯＬ．７４，ＮＯ．６．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述の検査装置により半導体の検査を実施する場合、検査装置の検査感度を設定する必要がある。検査感度決定のためには、検査感度を変えながら欠陥検査を実施し、検出された欠陥候補をユーザが確認し、検査感度が適正かどうかの判定を繰り返すことが必要となる。そのため、感度設定にかかる処理時間とユーザ負担の増加が課題となる。さらに、高度な欠陥判定のために、検査画像から得られる複数の特徴量を利用する場合、前記感度設定にかかる時間は増大する。
【００１０】
一方、車載向け半導体などは、高い信頼性が必要とされており、ＬＳＩテスタによる電気的特性検査の重要性が増している。しかし、半導体パターンが高密化・複雑化するに従い、電気的特性検査にかかるコストが増加、または、電気特性検査が困難な領域が発生することが問題となっている。
【課題を解決するための手段】
【００１１】
本願では、上記の欠陥検査方法の問題を解決するため、複数の工程を経て完成した素子に対して、ＬＳＩテスタにより実施した電気的特性検査の結果である、良否判定結果を利用し、外観検査装置の検査感度を自動的に調整する方法を特徴とする検査方法を開示する。さらに、前記外観検査装置と前記ＬＳＩテスタに対し、異なる検査領域に対し検査を実施することを特徴とする検査方法とした。
【００１２】
即ち、本発明は、パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
【００１３】
また、本発明では、欠陥検査装置を、パターンが形成された試料に光を照射する光照射手段と、この光照射手段により光が照射された試料からの反射光を検出する検出手段と、この検出手段で検出した信号を処理して反射光による画像を形成するする画像形成手段と、この画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、この画像処理手段で欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備えて構成し、欠陥候補抽出条件設定手段は、欠陥候補を抽出するための条件を、パターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
【発明の効果】
【００１４】
本願において開示される発明によれば、自動的に感度調整を実施することで、外観検査装置における感度設定の簡易化が実現できる。また、製造装置や検査装置の状態が経時変化した場合でも、ＬＳＩテスタの結果をフィードバックすることで、最適な検査感度を維持できる。さらに、ＬＳＩテスタの結果を学習することにより、外観検査装置により電気的な良否判定と相関のある検査結果を得ることができる。これにより、ＬＳＩテスタと外観検査装置で、検査領域を分担することが可能となり、低コストで広い検査カバー率を実現できる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明の第１の実施例における検査装置とＬＳＩテスタの構成の一例として各処理工程ごとに欠陥検査装置を配置させた構成を示すブロック図である。
【図１Ｂ】本発明の第１の実施例における検査装置とＬＳＩテスタの構成の一例として複数の処理工程に対応させて１台の欠陥検査装置を配置させた構成を示すブロック図である。
【図２】本発明の第１の実施例の構成の一例を示す図である。
【図３】本発明の第１の実施例におけるチップの構成の一例を示す半導体ウェハ及び半導体ウェハ上に形成されたチップを拡大した平面図である。
【図４】本発明の第１の実施例における欠陥検査装置の感度調整部の構成の一例を示すブロック図である。
【図５Ａ】本発明の第１の実施例における欠陥候補データと欠陥に対応付けされた欠陥特徴量のデータの一例を示す図である。
【図５Ｂ】本発明の第１の実施例における欠陥候補データと欠陥に対応付けされた良否判定データの一例を示す図である。
【図５Ｃ】本発明の第１の実施における欠陥に対応付けされた欠陥特徴量と良否判定データの一例を示す図である。
【図６】本発明の第１の実施例における判定基準算出部の構成の一例を示すブロック図である。
【図７】本発明の第１の実施例における特徴空間と決定境界の一例を示す図グラフである。
【図８】本発明の第１の実施例における特徴空間と決定境界の一例を示す図グラフである。
【図９】本発明の第１の実施例における判定基準算出の流れの一例を示すフロー図である。
【図１０】本発明の第１の実施例における欠陥検査の流れの一例を示すフロー図である。
【図１１】本発明の第１の実施例における欠陥判定基準算出のＧＵＩの一例を示す表示画面の正面図である。
【図１２】本発明の第２の実施例における検査装置とＬＳＩテスタの構成の一例を示すブロック図である。
【図１３】本発明の第２の実施例における設計データと検査領域情報の一例を示す半導体ウェハ及び半導体ウェハ上に形成されたチップの拡大図である。
【図１４】本発明の第２の実施例における外観検査の流れの一例を示すフロー図である。
【図１５】本発明の第２の実施例におけるＬＳＩテスタによる検査の流れの一例を示すフロー図である。
【図１６】本発明の第２の実施例における判定基準算出の流れの一例を示すフロー図である。
【図１７】本発明の第３の実施例の検査装置とＬＳＩテスタの構成の一例を示すブロック図である。
【図１８】本発明の第３の実施例におけるＳＥＭ式検査装置の構成の一例を示すブロック図である。
【図１９】本発明の第３の実施例における光学式検査装置とＳＥＭ式検査装置の役割分担一例を示す回路パターンの平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００１７】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第1の実施例を図１Ａから図１１により、詳細に説明する。
【００１８】
本発明のパターン検査技術の実施の形態１として、半導体ウェハを対象とし、ＬＳＩテスタの情報を利用した欠陥検査装置および、欠陥検査方法を例にとって説明する。
【００１９】
図１ＡはＬＳＩテスタから得た良否判定情報を入力し、自動的に欠陥検出感度を調整する機能を備えた、実施の形態１における欠陥検査装置の構成の一例を示す図である。欠陥検査装置１００−１〜３は、それぞれ欠陥検出部１２０−１〜３と検出感度調整部１１０−１〜３を有して構成される。また、ＬＳＩテスタ１４０は欠陥検査装置１００−１〜３とそれぞれ接続しており、ＬＳＩテスト結果などのデータをやりとりすることができる。複数の製造工程のうち、所定の処理工程１３０−１〜３で処理が行われた後、欠陥検査装置１００−１〜３にて検査が実施され、各処理工程を経てパターンが形成された半導体ウェハに対し、ＬＳＩテスタ１４０によりテストが実施される。ここで、ＬＳＩテスタ１４０とはウェハ上に形成された各チップの電気的特性を検査し、形成されたパターンの良否判定をするための装置である。また、欠陥検査装置１００は、一台で複数の工程に対する検査を実施しても良い。
【００２０】
欠陥検出部１２０−１〜３は、処理工程１３０−１〜３からウェハを受け取り、欠陥検査を実施する。感度調整部１１０−１〜３は、欠陥検出部１２０−１〜３にて欠陥検査時に算出された特徴量と、ＬＳＩテスタ１４０は良否判定結果を基に、欠陥検出部１２０−１〜３の検査感度を調整し、最適な感度に再設定することができる。ＬＳＩテスタ１４０より算出される前記良否判定結果は、正常・異常の両方を含んでいても良いし、いずれか一方のみであっても良い。
【００２１】
図１Ａの例では、には、処理工程１３０−１〜３のそれぞれに対応して欠陥検査装置１００−１〜３を配置させた構成を示したが、図１Ｂに示すように、1台の欠陥検査装置１００’で複数の処理工程１３０−１〜３に対応させるように構成しても良い。
【００２２】
図２は本実施例における暗視野照明による欠陥検査装置の構成の一例を示す図である。本実施例に係る欠陥検査装置１００は、欠陥検出部１２０と、検査感度調整部１１０を有して構成される。
欠陥検出部１２０は、ステージ１０２、メカニカルコントローラ１０３、照明光学系（照明部）１０４、検出光学系（上方検出系）１０５、空間周波数フィルタ１０５−１、検光子１０５−２、イメージセンサ１０６、画像比較処理部１０７（前処理部１０７−１、画像メモリ１０７−２、欠陥候補検出部１０７−３、パラメータ設定部１０７−４、切り出し画像作成部１０７−５）を有して構成される。
試料１０１は例えば半導体ウェハなどの被検査物である。ステージ１０２は試料１０１を搭載してＸＹ平面内の移動および回転（θ）とＺ方向への移動が可能である。メカニカルコントローラ１０３はステージ１０２を駆動するコントローラである。照明部１０４の光を試料１０１に照射し、試料１０１からの反射散乱光(以下、反射光と記す)を検出光学系（上方検出系）１０５で結像させ、結像された光学像をイメージセンサ１０６で受光して、画像信号に変換する。このとき、試料１０１をＸ‐Ｙ‐Ｚ‐θ駆動のステージ１０２に搭載し、前記ステージ１０２を水平方向に移動させながら異物からの反射光を検出することで、検出結果を２次元画像として得る。
【００２３】
照明部１０４の照明光源は、レーザを用いても、ランプを用いてもよい。また、各照明光源の波長の光は短波長であってもよく、また、広帯域の波長の光（白色光）であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる（微細な欠陥を検出する）ために、紫外領域の波長の光（Ｕｌｔｒａ Ｖｉｏｌｅｔ Ｌｉｇｈｔ：ＵＶ光）を用いることもできる。レーザを光源として用いる場合、それが単波長のレーザである場合には、可干渉性を低減する手段（図示せず）を照明部１０４の各々に備えることも可能である。
【００２４】
また、イメージセンサ１０６に複数の１次元イメージセンサを２次元に配列して構成した時間遅延積分型のイメージセンサ（Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ：ＴＤＩイメージセンサ）を採用しステージ１０２の移動と同期して各１次元イメージセンサが検出した信号を次段の１次元イメージセンサに転送して加算することにより、比較的高速で高感度に２次元画像を得ることが可能になる。このＴＤＩイメージセンサとして複数の出力タップを備えた並列出力タイプのセンサを用いることにより、センサからの出力を並列に処理することができ、より高速な検出が可能になる。また、イメージセンサ１０６に、裏面照射型のセンサを用いると表面照射型のセンサを用いた場合と比べて検出効率を高くすることができる。
試料１０１であるウェハ内の欠陥候補を抽出する画像比較処理部１０７は、検出された画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行う前処理部１０７−１、補正された画像のデジタル信号を格納しておく画像メモリ１０７−２、画像メモリ１０７−２に記憶された対応する領域の画像を比較し、欠陥候補を抽出する欠陥候補検出部１０７−３、処理のパラメータをセットするパラメータ設定部１０７−４、検出した欠陥候補を含む小領域に切り出した画像を作成する切り出し画像作成部１０７−５を備えてなる。
【００２５】
まず、前処理部１０７−１では画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行い、一定単位の大きさの画像に分割し、画像メモリ１０７−２へ格納する。画像メモリ１０７−２に格納された被検査領域の画像（以下、検出画像と記載）と対応する領域の画像（以下、参照画像と記載）のデジタル信号を読み出し、欠陥候補検出部１０７−３において両画像間の位置を合わせるための補正量を算出し、算出された位置の補正量を用いて、検出画像と参照画像の位置合せを行い、対応する画素の特徴量を用いて特徴空間上ではずれ値となる画素を欠陥候補として出力する。パラメータ設定部１０７−４は、外部から入力される、欠陥候補を抽出する際の特徴量の種類や欠陥判定基準などの検査パラメータを設定し、欠陥候補検出部１０７−３に与える。欠陥候補検出部１０７−３では、（１）明るさ、（２）コントラスト、（３）濃淡差、（４）近傍画素の明るさ分散値、（５）相関係数、（６）近傍画素との明るさの増減、（７）２次微分値などの特徴量を算出する。対応する画素の特徴量と、パラメータ設定部１０７−４を介して入力された、欠陥判定基準との関係に基づき欠陥判定を実施する。
【００２６】
全体制御部１０８は、各種制御を行うＣＰＵ（全体制御部１０８に内蔵）を備え、ユーザからの検査パラメータ（特徴量の種類、しきい値など）の変更を受け付けたり、検出された欠陥情報を表示したりする表示手段と入力手段を持つユーザインターフェース部１０８−１、検出された欠陥候補の特徴量や画像などを記憶する記憶装置１０８−２と接続されている。メカニカルコントローラ１０３は、全体制御部１０８からの制御指令に基づいてステージ１０２を駆動する。尚、画像比較処理部１０７、照明部１０４、検出光学系１０５等も全体制御部１０８からの指令により駆動される。
【００２７】
図３は、実施の形態１におけるチップの構成の一例を示す図であり、欠陥検出部１００での欠陥の検出方法について説明する。検査対象となる試料（半導体ウェハ、ウェハとも記す）１０１はメモリマット部３００−１と周辺回路部３００−２とを備えてなる同一パターンのチップ３００が多数、規則的に並んでいる。全体制御部１０８では試料である半導体ウェハ１０１をステージ１０２により連続的に移動させ、これに同期して、順次、チップの像をイメージセンサ１０６より取り込み、検出画像に対し、規則的に配列されたチップの同じ位置、例えば図３の検出画像の領域３０３に対し、隣接するチップの領域３０１、３０２、３０４、３０５のデジタル画像信号を参照画像とし、参照画像の対応する画素や検出画像内の他の画素と比較し、差異の大きな画素を欠陥候補として検出する。
【００２８】
図１０は本実施例における、検査装置により欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（１００１）。次に、画像比較部１０７にて画像の取り込みを実施し（１００２）、特徴量を算出する（１００３）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（１００４）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（１００５）。判定基準算出部１１２にて算出された判定基準を使うことで、正常部を欠陥として検出することなく、異常部のみを欠陥として検出する事が可能となる。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（１００６）。
【００２９】
図４は、本実施例における欠陥検査装置１００の、感度調整部１１０の構成の一例を示す図である。感度調整部１１０は制御部１１３と、記憶装置１１４と、検査感度決定部１１５を備えている。前記欠陥検出部１２０は検出した欠陥候補データを制御部１１３に入力する。入出力部は欠陥候補データを記憶装置１１４に記憶する。ＬＳＩテスタ１４０は制御部１１３に所定のプロセスを経て完成した回路パターンに対して電気テストを行って判定した良否判定データを入力する。制御部１１３は、欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データを検査感度決定部１１５に入力する。検査感度決定部１１５は、欠陥対応付け算出部１１１と判定基準算出部１１２とを備え、欠陥対応付け算出部１１１では、制御部１１３を介して入力された欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データの対応付けを実施し、判定基準算出部１１２では、対応づけられた欠陥候補データと良否判定データから、欠陥検査装置１００における欠陥判定基準を算出し、制御部１１３へ出力する。欠陥検出部１２０は、制御部１１３を介して入力された欠陥判定基準を用い欠陥判定を実施する。
【００３０】
図５Ａ〜図５Ｃは、欠陥検出部１２０から出力される前記欠陥候補データと、ＬＳＩテスタ１４０から出力される前記良否判定データの一例と、欠陥対応付け算出部１１１にて対応付けされたデータの一例を示す図である。図５Ａに示した欠陥候補データ５０１は、欠陥検出部１２０にて検出された各欠陥候補に対し、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５、特徴量５１６などのデータが付与されている。図５Ｂに示した良否判定データ５０２は、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５と、ＬＳＩテスタ１４０にて電気的特性検査の良否判定結果５１７である、正常もしくは異常というラベルが付与されている。欠陥対応付け算出部１１１は、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５などのデータに基づき、ＬＳＩテスタにて検査した箇所と、欠陥検出部１２０にて検出した欠陥候補との対応付けを行う。図５Ｃに示した対応付け後データ５０３には、新たに欠陥ＩＤ５２１を付与する。また、対応付け後データ５０３には、欠陥検出部とＬＳＩテスタのいずれか一方からしか検出されず、対応付けができなかったデータを含めることもできる。この場合、前記特徴量と前記良否判定結果のいずれか一方のみを持つデータとなる。
【００３１】
図６は判定基準算出部１１２の構成の一例を示す図である。判定基準算出部１１２は、対応付け後データ入力部６０１、特徴空間作成部６０２、決定境界算出部６０３、判定基準出力部６０４を備えている。特徴空間作成部６０２では、欠陥対応付け算出部１１１から出力された、対応付け後のデータを、対応付け後データ入力部６０１を介して受け取り、前記した特徴量からなる特徴空間を作成する。特徴空間は、複数の特徴量からなる多次元特徴空間としても良いし、単一の特徴量または、複数の特徴量を統合した特徴量からなる一次元特徴空間としても良い。特徴量の統合方法は、ユーザが任意に決定した重みに基づき統合しても良いし、一般的な主成分分析法や判別分析法などの方法を利用しても良い。決定境界算出部６０３は、前記特徴空間内の各欠陥候補が持つ、前記良否判定の結果である正常・異常の情報に基づき、欠陥判定基準となる決定境界を算出し、判定基準出力部６０４を介して制御部１１３に判定基準を出力する。決定境界の算出方法は、一般的な分類法を適用することもできる。例えば、決定木による分類、サポートベクターマシンによる分類、最近傍則に基づく分類などである。
【００３２】
図７は本実施例における、前記特徴空間と前記決定境界の一例を示す図である。二次元の特徴量からなる特徴空間７００内に、前記良否判定結果が正常であった欠陥候補７０１と、前記良否判定結果が異常であった欠陥候補７０２がプロットされている。また、ＬＳＩテスタからの良否判定結果を持たないデータ７０３も合わせてプロットされている。図中の直線７０４は、前記正常であった欠陥候補７０１と前記異常であった欠陥候補７０２とを分離する決定境界である。ここでは、線形識別器により算出した決定境界７０４の例を示したが、非線形の識別器により、曲線にて正常と異常を分離する決定境界を算出しても良い。さらに、二次元の特徴空間の例を示したが、一次元または、二次元以上の特徴空間により決定境界を算出することもできる。
【００３３】
図８は特徴空間と正常ラベルを持つ欠陥候補のみに基づき算出した前記決定境界の一例を示す図で、正常と異常を分離する決定境界を曲線にて表した場合を示す。ここで、対応付け後のデータ５０３が、前記良否判定結果に異常を含まない場合、正常の欠陥候補のみで決定境界を算出する。前記特徴空間内で、正常ラベルを持つ欠陥候補からはずれた欠陥候補を異常とするような決定境界を算出する。ここでの決定境界算出方法は、一般的な、マハラノビス距離に基づく方法やワンクラスサポートベクターマシンなどのワンクラス識別器を用いて算出することができる。
【００３４】
図９は本実施例における、欠陥判定基準を算出する際の動作の流れを図４に示した構成に対応させて示す図である。感度調整部１１０の制御部１１３は、ＬＳＩテスタ１４０から出力された良否判定結果を読み込み（Ｓ９０１）、欠陥検出部１２０から出力された欠陥候補データを読み込む（Ｓ９０２）。次に、制御部１１３からの出力を受けて対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施し（Ｓ９０３）、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ９０４）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ９０５）。
図１１は本実施例における、欠陥判定基準算出時のユーザインターフェースを示す図である。本実施例におけるユーザインターフェースの表示画面１１００は、検出した欠陥のウェハ上の分布を示すウェハマップ表示領域１１０１、このウェハマップ表示領域１１０１に表示された欠陥のうちポインタで指示された欠陥の情報を表示する領域１１０２、欠陥候補の画像を正常パターンの画像と対応付けて表示する領域１１０３、ウェハマップ表示領域１１０１に表示された欠陥について特徴量空間での分布を表示する領域１１０４で構成されている。特徴量空間分布表示領域１１０４では、ＬＳＩテスタ１４０からの良否判定情報を用いる前の欠陥判定しきい値を点線１１０５で、また、ＬＳＩテスタ１４０からの良否判定情報を用いて作成した欠陥判定しきい値を実線１１０６で表示する。上記データは、ウェハ毎、レイヤ毎に確認する事ができる。
【実施例２】
【００３５】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第２の実施例を図１２から図１６を用いて、詳細に説明する。
【００３６】
本発明のパターン検査技術の第２の実施例として、半導体ウェハの設計情報に基づき、外観検査装置により検査を実施する領域と、ＬＳＩテスタにより検査を実施する領域とを分割することで、半導体ウェハにおける検査カバー率向上と、検査時間の短縮を実現する欠陥検査技術（欠陥検査方法および欠陥検査装置）について説明する。
【００３７】
図１２は第２の実施例における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする、半導体検査システムの構成の一例を示す図である。検査領域設定部１９０は、記憶装置１９１から半導体ウェハの設計情報を受け取り、外観検査装置１００−１〜３にて検査する領域と、ＬＳＩテスタ１４０にて検査する領域を決定し、外観検査装置１００−１〜３とＬＳＩテスタ１４０に検査領域情報を出力する。外観検査装置１００−１〜３は、前記検査領域情報に基づき、検査対象領域に対し、検査を実施する。なお、外観検査装置１００−１〜３は実施例１で説明したものと同様の動作のため、説明は割愛する。
【００３８】
図１３は、実施例２における、検査領域設定部１９０において、設定される前記検査領域情報の一例を示す図である。半導体ウェハ１０１の設計情報１３０１には、配線１３０２が存在する領域とそれ以外の領域があり、ＬＳＩテスタ１４０は、配線領域１３０２に対して検査を実施する。しかし、ＬＳＩテスタにより全ての配線領域を検査すると、検査コストが増大する場合、もしくは、検査そのものが不可能である場合がある。そこで、検査領域情報１３１１として、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置による検査領域１３１２と、ＬＳＩテスタによる検査領域１３１３に領域を分け、欠陥検査を実施する。即ち、実施例２においては、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置１００−１〜３でカバーするように外観検査装置１００−１〜３の検査領域を設定する。多層の半導体ウェハを対象とする場合、設計情報１３０１は複数のレイヤから構成されているため、この検査領域はレイヤ毎に設定する。また、検査領域の設定は、検査実施前に設定する必要があり、形成される回路パターンに基づき自動的に設定することもできるし、ユーザにより任意に設定する事もできる。
【００３９】
図１４は、実施例２における、外観検査装置１００にて欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（Ｓ１４０１）。次に、欠陥検査装置１００は検査領域設定部１９０から入力した検査対象領域を読み込む（Ｓ１４０２）。画像比較部１０７は検査対象領域の画像の取り込みを実施し（Ｓ１４０３）、特徴量を算出する（Ｓ１４０４）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（Ｓ１４０５）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（Ｓ１４０６）。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（Ｓ１４０７）。
【００４０】
図１５は、実施例２における、ＬＳＩテスタ１４０にて欠陥検査を実施する際の動作の流れを示す図である。まず、ＬＳＩテスタ１４０に試料が搬入される（Ｓ１５０１）。次に、検査領域設定部１９０から入力した検査対象領域を読み込み（Ｓ１５０２）、テストパターンの設定を実施する（Ｓ１５０３）。設定したテストパターンに沿って、テストを実施し（Ｓ１５０４）、得られた良否判定結果を外観検査装置１００とユーザインターフェース部に出力する（Ｓ１５０５）。
【００４１】
図１６は、実施例２における、検査に先立って行う欠陥判定基準を算出する際の動作の流れを示す図である。実施例１では、ＬＳＩテスタの良否判定結果と、外観検査装置の出力である欠陥候補データを対応付けし、欠陥判定基準を算出したが、実施例２では、外観検査装置とＬＳＩテスタは互いに異なる領域に対して検査を実施しているため、対応付けができない。実施例２では、ＬＳＩテスタによる検査を実施した領域の画像を別途、外観検査装置１００（図１２に示した複数の外観検査装置１００−１〜３を纏めて外観検査装置１００と記す）にて取り込み、得られた特徴量を利用し判定基準の算出を実施する。まず、外観検査装置１００は、検査領域設定部１９０が出力した検査対象領域を読み込み（Ｓ１６０１）、試料を搬入し（Ｓ１６０２）、ＬＳＩテスタ１４０が検査を実施した領域の画像を取得（Ｓ１６０３）、特徴量を算出する（Ｓ１６０４）。次に、ＬＳＩテスタの良否判定結果を読込み（Ｓ１６０５）、対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施（Ｓ１６０６）し、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ１６０７）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ１６０８）。
【実施例３】
【００４２】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第３の実施例を図１７により、詳細に説明する。
【００４３】
本発明のパターン検査技術の実施例３として、実施例２で説明した欠陥検査技術において、外観検査装置の検査画像取得部と欠陥判定部を分けて、欠陥検査を実施する形態について説明する。
【００４４】
図１７は、実施例３における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする半導体検査システムの構成の一例を示す図である。
【００４５】
各工程１３０間では画像取得部１６０−１〜３による画像取得のみを実施し、取得した画像は画像バッファ１７０に格納する。欠陥検出部１２１と感度調整部１１０から構成される欠陥判定画像処理部１５０は、画像バッファ１７０より画像を受け取り、欠陥検出を行う。欠陥判定部１２１は、実施例１及び２で説明した欠陥検出部１２０から、画像取得に係わる部分を除いた、欠陥判定部のみを有する。感度調整部１１０は、実施例１及び２と同様であるため、説明は割愛する。
【００４６】
本実施例の構成によれば、欠陥判定画像処理部１５０は共通化が可能であるため、低コスト化が実現でき、設置面積も縮小可能である。
【００４７】
前記画像取得と、それに対する前記欠陥判定画像処理は、検査領域設定部１９０から入力した検査対象領域に対して実施される。実施の形態１で示した欠陥検出部１２０では、水平方向に連続的に移動する走査型のステージ１０２による構成の一例を示したが、検査の効率化を実現するため、外観検査装置の１視野分ずつ間欠的にステップ移動するステップアンドリピート型のステージを採用しても良い。
【００４８】
各工程間では画像取得のみを実施するため、前記試料を装置に留める時間を短縮することができる。さらに、欠陥判定画像処理は、ＬＳＩテスタによる良否判定処理が実施されるまでに、処理が終了していれば良いため、通常の工程間での処理と比較し、高精度な処理を実施することができる。高精度な欠陥判定処理の一例として、非特許文献１では、変調照明を用いた超解像顕微法において、多数の照明シフトと共に複数像を取得し、逐次的解像アルゴリズムにより解像計算を行う方法が提案されている。提案された手法は、解像計算に時間がかかるが、解像度の高い画像を得ることが可能である。このとき、前記イメージセンサ１０６は二次元カメラとしてもよい。
上記に説明した実施例１〜３では、外観検査装置として暗視野検査装置による実施例を示したが、明視野検査装置、ＳＥＭ(Scanning Electron Microscope: 走査電子顕微鏡)式検査装置など、全ての方式の検査装置に適用することができる。
【００４９】
図１８は、ＳＥＭ式検査装置の構成の一例を示す図である。実施例１で図２を用いて説明した暗視野式検査装置と同じ、または同等の動作をする部分は同一の番号を付けた。１８００はＳＥＭを示す、ＳＥＭ１８００は、電子線源１８０１から照射された電子ビームはコンデンサーレンズ１８０２、１８０３を通過した後、電子線軸調整器１８０４により非点収差やアライメントずれを補正される。走査ユニット１８０５、１８０６により電子ビームを偏向し、電子ビームを照射する位置を制御された後。電子ビームは対物レンズ１８０７により収束されてウェハ１０１の撮像対象箇所１８５０に対して照射される。撮像対象箇所１８５０からはこの結果、２次電子と反射電子が放出され、２次電子および反射電子は１８１０の一次電子線通過穴を有した反射板に衝突し，そこで発生した二次電子が１８１１の電子検出器により検出する。１８１１で検出された２次電子および反射電子はＡ／Ｄコンバータ１８１２でデジタル信号に変換され、画像比較処理部１０７送られる。実施の形態３で示した、ステップアンドリピート方式の検査は、ＳＥＭ式検査装置においても検査効率を向上させることが可能である。
【００５０】
さらに、異なる方式の外観検査装置を組み合わせることも可能である。図１９は光学式検査装置とＳＥＭ式検査装置における役割分担の一例を示すチップ１９０３上に形成された配線パターンの拡大図である。開口部１９０１に対してはＳＥＭ式検査装置による検査を実施し、配線部１９０２は光学式検査装置による検査を実施する。
【００５１】
また、上記実施例１〜３では、本発明の対象として、半導体デバイスの検査をする場合について説明したが、本発明はこれに限定されるものではなく、例えばＴＦＴパネルの製造工程およびその評価、ハードディスクのＧＭＲヘッド製造工程における欠陥の検査およびその評価、プリント基板における欠陥の検査およびその評価などいずれの対象に対しても適用することができる。
【００５２】
さらに、ＬＳＩテスタにて、正常と異常の２つに判定する例を示したが、配線の抵抗値などの判定にも応用する事ができる。
【符号の説明】
【００５３】
１００・・・外観検査装置 １０１・・・試料 １０２・・ステージ １０３・・・メカニカルコントローラ １０４・・・照明光学系 １０５・・・上方検出系（検出光学系） １０６・・・イメージセンサ １０７・・・画像比較処理部 １０７−１・・・前処理部 １０７−２・・・画像メモリ １０７−３・・・欠陥候補検出部 １０７−４・・・パラメータ設定部 １０７−５・・・切り出し画像作成部 １０８・・・全体制御部 １０８−１・・・ユーザインターフェース部 １０８−２・・・記憶装置 １１０・・・感度調整部 １１１・・・対応付け算出部 １１２・・・判定基準算出部 １１３・・・制御部 １１４・・・記憶装置 １２０・・・欠陥検出部 １４０・・ＬＳＩテスタ １９０・・・検査領域設定部 １７０・・・画像バッファ
【技術分野】
【０００１】
本発明は、試料表面に存在する欠陥を適切な感度で検査するために検査装置の感度を設定して欠陥を検査する欠陥検査方法および欠陥検査装置に関するものである。
【背景技術】
【０００２】
半導体ウェハ、液晶ディスプレイ、ハードディスク磁気ヘッドなどの薄膜デバイスは多数の加工工程を経て製造される。完成したデバイスに対し、電気的検査が実施され、正常・異常の判定がされる。
【０００３】
このような薄膜デバイスの製造においては、歩留まり向上および安定化を目的として、いくつかの一連の工程毎に外観検査が実施される。外観検査では本来同一形状となるように形成された２つのパターンの対応する領域を、ランプ光、レーザ光または電子線などを用いて得られた参照画像と検査画像を元に、パターン欠陥あるいは異物などの欠陥を検出するすなわち、参照画像と検査画像の位置合せを行った上で差を算出し、別途定めたしきい値と比較して差が大きくなる部分を欠陥あるいは異物として検出する。
【０００４】
しきい値の算出方法として、特許文献１（特許３５６６５８９号公報）に、長手方向にはほぼ平行光のスリット状ビームを、回路パターンが形成された被検査対象基板に対して、該基板の法線方向から所定の傾きを有し、前記回路パターンの主要な直線群に対して平面状所定の傾きを有し、長手方向が前記被検査対象基板を載置して走行させるステージの走行方向に対してほぼ直角になるように照明する照明過程と、該照明過程で照明された被検査対象基板上に存在する異物等の欠陥から得られる反射散乱光(反射光)をイメージセンサで受光して信号に変換して検出する検出過程と、該検出過程で検出された信号に基づいて異物等の欠陥を示す信号を抽出する欠陥判定過程とを有することを特徴とする欠陥検査方法」が開示されている。このような検査において、微小な欠陥を検出するためには、しきい値を低く設定して判定を行う必要がある。しかし、しきい値を低くするとサンプリング誤差やラフネス、グレインといったパターンの微小な相違、あるいは膜厚ムラによる明るさムラなどに起因する虚報が多く発生してしまう。ウェハ全体の虚報の比率が充分小さくなるようにしきい値を高く設定すると、感度が犠牲となり、微細な欠陥の検出が困難となる。
【０００５】
ここで、感度を向上させるための方法として、特許文献２（特開２００４−７９５９３号公報）に「予備検査を行って、発生した虚報の位置を確認し、検査領域を予備検査で発生した虚報の密度に応じて複数の分割し、分割された複数の領域ごとに異なるしきい値を用いて、検出された反射散乱光(反射光)の強度から被検査物の表面に異物があるか否かの判定を行うことを特徴とする異物検査方法」が開示されている。また、特許文献３（特開２００９−２７４３号公報）には、「検出した欠陥候補から、画像特徴量と座標特徴量を抽出し、いずれかの特徴量に対して、決定木に従うしきい値処理により虚報判定を実施する方法」が開示されている。特許文献４（特開２００６−９８１５５号公報）では「大多数のＮｕｉｓａｎｃｅの中に少数のＤＯＩが含まれる状況で、ＤＯＩを効率よく抽出し、教示する事により、最適な検査条件出しが可能となる検査方法」が開示されている。
【０００６】
一方、特許文献６（ＵＳ７７１５９９７）では「プローブテストの結果、異常と判定された配線部を、外観検査装置におけるケアエリアと設定することで、検査の効率を向上させる方法」が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３５６６５８９号公報
【特許文献２】特開２００４−７９５９３号公報
【特許文献３】特開２００９−２７４３号公報
【特許文献４】特開２００６−９８１５５号公報
【特許文献５】米国特許第７７１５９９７号明細書
【非特許文献】
【０００８】
【非特許文献１】変調照明シフトによる超精密加工表面の超解像光学式欠陥計測に関する研究（第２報）精密工学会誌ＶＯＬ．７４，ＮＯ．６．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述の検査装置により半導体の検査を実施する場合、検査装置の検査感度を設定する必要がある。検査感度決定のためには、検査感度を変えながら欠陥検査を実施し、検出された欠陥候補をユーザが確認し、検査感度が適正かどうかの判定を繰り返すことが必要となる。そのため、感度設定にかかる処理時間とユーザ負担の増加が課題となる。さらに、高度な欠陥判定のために、検査画像から得られる複数の特徴量を利用する場合、前記感度設定にかかる時間は増大する。
【００１０】
一方、車載向け半導体などは、高い信頼性が必要とされており、ＬＳＩテスタによる電気的特性検査の重要性が増している。しかし、半導体パターンが高密化・複雑化するに従い、電気的特性検査にかかるコストが増加、または、電気特性検査が困難な領域が発生することが問題となっている。
【課題を解決するための手段】
【００１１】
本願では、上記の欠陥検査方法の問題を解決するため、複数の工程を経て完成した素子に対して、ＬＳＩテスタにより実施した電気的特性検査の結果である、良否判定結果を利用し、外観検査装置の検査感度を自動的に調整する方法を特徴とする検査方法を開示する。さらに、前記外観検査装置と前記ＬＳＩテスタに対し、異なる検査領域に対し検査を実施することを特徴とする検査方法とした。
【００１２】
即ち、本発明は、パターンが形成された試料に光源から発射された光を照射し、この光が照射された試料からの反射光を検出器で検出して画像を取得し、この取得した画像を処理して該画像の特徴量を抽出し、この抽出した画像の特徴量を予め設定した基準値と比較して試料上の欠陥を検出する欠陥検査方法において、予め設定した基準値をパターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
【００１３】
また、本発明では、欠陥検査装置を、パターンが形成された試料に光を照射する光照射手段と、この光照射手段により光が照射された試料からの反射光を検出する検出手段と、この検出手段で検出した信号を処理して反射光による画像を形成するする画像形成手段と、この画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、この画像処理手段で欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備えて構成し、欠陥候補抽出条件設定手段は、欠陥候補を抽出するための条件を、パターンが形成された試料を別の検査装置で検査して得た試料の検査結果を用いて作成するようにした。
【発明の効果】
【００１４】
本願において開示される発明によれば、自動的に感度調整を実施することで、外観検査装置における感度設定の簡易化が実現できる。また、製造装置や検査装置の状態が経時変化した場合でも、ＬＳＩテスタの結果をフィードバックすることで、最適な検査感度を維持できる。さらに、ＬＳＩテスタの結果を学習することにより、外観検査装置により電気的な良否判定と相関のある検査結果を得ることができる。これにより、ＬＳＩテスタと外観検査装置で、検査領域を分担することが可能となり、低コストで広い検査カバー率を実現できる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明の第１の実施例における検査装置とＬＳＩテスタの構成の一例として各処理工程ごとに欠陥検査装置を配置させた構成を示すブロック図である。
【図１Ｂ】本発明の第１の実施例における検査装置とＬＳＩテスタの構成の一例として複数の処理工程に対応させて１台の欠陥検査装置を配置させた構成を示すブロック図である。
【図２】本発明の第１の実施例の構成の一例を示す図である。
【図３】本発明の第１の実施例におけるチップの構成の一例を示す半導体ウェハ及び半導体ウェハ上に形成されたチップを拡大した平面図である。
【図４】本発明の第１の実施例における欠陥検査装置の感度調整部の構成の一例を示すブロック図である。
【図５Ａ】本発明の第１の実施例における欠陥候補データと欠陥に対応付けされた欠陥特徴量のデータの一例を示す図である。
【図５Ｂ】本発明の第１の実施例における欠陥候補データと欠陥に対応付けされた良否判定データの一例を示す図である。
【図５Ｃ】本発明の第１の実施における欠陥に対応付けされた欠陥特徴量と良否判定データの一例を示す図である。
【図６】本発明の第１の実施例における判定基準算出部の構成の一例を示すブロック図である。
【図７】本発明の第１の実施例における特徴空間と決定境界の一例を示す図グラフである。
【図８】本発明の第１の実施例における特徴空間と決定境界の一例を示す図グラフである。
【図９】本発明の第１の実施例における判定基準算出の流れの一例を示すフロー図である。
【図１０】本発明の第１の実施例における欠陥検査の流れの一例を示すフロー図である。
【図１１】本発明の第１の実施例における欠陥判定基準算出のＧＵＩの一例を示す表示画面の正面図である。
【図１２】本発明の第２の実施例における検査装置とＬＳＩテスタの構成の一例を示すブロック図である。
【図１３】本発明の第２の実施例における設計データと検査領域情報の一例を示す半導体ウェハ及び半導体ウェハ上に形成されたチップの拡大図である。
【図１４】本発明の第２の実施例における外観検査の流れの一例を示すフロー図である。
【図１５】本発明の第２の実施例におけるＬＳＩテスタによる検査の流れの一例を示すフロー図である。
【図１６】本発明の第２の実施例における判定基準算出の流れの一例を示すフロー図である。
【図１７】本発明の第３の実施例の検査装置とＬＳＩテスタの構成の一例を示すブロック図である。
【図１８】本発明の第３の実施例におけるＳＥＭ式検査装置の構成の一例を示すブロック図である。
【図１９】本発明の第３の実施例における光学式検査装置とＳＥＭ式検査装置の役割分担一例を示す回路パターンの平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００１７】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第1の実施例を図１Ａから図１１により、詳細に説明する。
【００１８】
本発明のパターン検査技術の実施の形態１として、半導体ウェハを対象とし、ＬＳＩテスタの情報を利用した欠陥検査装置および、欠陥検査方法を例にとって説明する。
【００１９】
図１ＡはＬＳＩテスタから得た良否判定情報を入力し、自動的に欠陥検出感度を調整する機能を備えた、実施の形態１における欠陥検査装置の構成の一例を示す図である。欠陥検査装置１００−１〜３は、それぞれ欠陥検出部１２０−１〜３と検出感度調整部１１０−１〜３を有して構成される。また、ＬＳＩテスタ１４０は欠陥検査装置１００−１〜３とそれぞれ接続しており、ＬＳＩテスト結果などのデータをやりとりすることができる。複数の製造工程のうち、所定の処理工程１３０−１〜３で処理が行われた後、欠陥検査装置１００−１〜３にて検査が実施され、各処理工程を経てパターンが形成された半導体ウェハに対し、ＬＳＩテスタ１４０によりテストが実施される。ここで、ＬＳＩテスタ１４０とはウェハ上に形成された各チップの電気的特性を検査し、形成されたパターンの良否判定をするための装置である。また、欠陥検査装置１００は、一台で複数の工程に対する検査を実施しても良い。
【００２０】
欠陥検出部１２０−１〜３は、処理工程１３０−１〜３からウェハを受け取り、欠陥検査を実施する。感度調整部１１０−１〜３は、欠陥検出部１２０−１〜３にて欠陥検査時に算出された特徴量と、ＬＳＩテスタ１４０は良否判定結果を基に、欠陥検出部１２０−１〜３の検査感度を調整し、最適な感度に再設定することができる。ＬＳＩテスタ１４０より算出される前記良否判定結果は、正常・異常の両方を含んでいても良いし、いずれか一方のみであっても良い。
【００２１】
図１Ａの例では、には、処理工程１３０−１〜３のそれぞれに対応して欠陥検査装置１００−１〜３を配置させた構成を示したが、図１Ｂに示すように、1台の欠陥検査装置１００’で複数の処理工程１３０−１〜３に対応させるように構成しても良い。
【００２２】
図２は本実施例における暗視野照明による欠陥検査装置の構成の一例を示す図である。本実施例に係る欠陥検査装置１００は、欠陥検出部１２０と、検査感度調整部１１０を有して構成される。
欠陥検出部１２０は、ステージ１０２、メカニカルコントローラ１０３、照明光学系（照明部）１０４、検出光学系（上方検出系）１０５、空間周波数フィルタ１０５−１、検光子１０５−２、イメージセンサ１０６、画像比較処理部１０７（前処理部１０７−１、画像メモリ１０７−２、欠陥候補検出部１０７−３、パラメータ設定部１０７−４、切り出し画像作成部１０７−５）を有して構成される。
試料１０１は例えば半導体ウェハなどの被検査物である。ステージ１０２は試料１０１を搭載してＸＹ平面内の移動および回転（θ）とＺ方向への移動が可能である。メカニカルコントローラ１０３はステージ１０２を駆動するコントローラである。照明部１０４の光を試料１０１に照射し、試料１０１からの反射散乱光(以下、反射光と記す)を検出光学系（上方検出系）１０５で結像させ、結像された光学像をイメージセンサ１０６で受光して、画像信号に変換する。このとき、試料１０１をＸ‐Ｙ‐Ｚ‐θ駆動のステージ１０２に搭載し、前記ステージ１０２を水平方向に移動させながら異物からの反射光を検出することで、検出結果を２次元画像として得る。
【００２３】
照明部１０４の照明光源は、レーザを用いても、ランプを用いてもよい。また、各照明光源の波長の光は短波長であってもよく、また、広帯域の波長の光（白色光）であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる（微細な欠陥を検出する）ために、紫外領域の波長の光（Ｕｌｔｒａ Ｖｉｏｌｅｔ Ｌｉｇｈｔ：ＵＶ光）を用いることもできる。レーザを光源として用いる場合、それが単波長のレーザである場合には、可干渉性を低減する手段（図示せず）を照明部１０４の各々に備えることも可能である。
【００２４】
また、イメージセンサ１０６に複数の１次元イメージセンサを２次元に配列して構成した時間遅延積分型のイメージセンサ（Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ：ＴＤＩイメージセンサ）を採用しステージ１０２の移動と同期して各１次元イメージセンサが検出した信号を次段の１次元イメージセンサに転送して加算することにより、比較的高速で高感度に２次元画像を得ることが可能になる。このＴＤＩイメージセンサとして複数の出力タップを備えた並列出力タイプのセンサを用いることにより、センサからの出力を並列に処理することができ、より高速な検出が可能になる。また、イメージセンサ１０６に、裏面照射型のセンサを用いると表面照射型のセンサを用いた場合と比べて検出効率を高くすることができる。
試料１０１であるウェハ内の欠陥候補を抽出する画像比較処理部１０７は、検出された画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行う前処理部１０７−１、補正された画像のデジタル信号を格納しておく画像メモリ１０７−２、画像メモリ１０７−２に記憶された対応する領域の画像を比較し、欠陥候補を抽出する欠陥候補検出部１０７−３、処理のパラメータをセットするパラメータ設定部１０７−４、検出した欠陥候補を含む小領域に切り出した画像を作成する切り出し画像作成部１０７−５を備えてなる。
【００２５】
まず、前処理部１０７−１では画像信号に対してシェーディング補正、暗レベル補正等の画像補正を行い、一定単位の大きさの画像に分割し、画像メモリ１０７−２へ格納する。画像メモリ１０７−２に格納された被検査領域の画像（以下、検出画像と記載）と対応する領域の画像（以下、参照画像と記載）のデジタル信号を読み出し、欠陥候補検出部１０７−３において両画像間の位置を合わせるための補正量を算出し、算出された位置の補正量を用いて、検出画像と参照画像の位置合せを行い、対応する画素の特徴量を用いて特徴空間上ではずれ値となる画素を欠陥候補として出力する。パラメータ設定部１０７−４は、外部から入力される、欠陥候補を抽出する際の特徴量の種類や欠陥判定基準などの検査パラメータを設定し、欠陥候補検出部１０７−３に与える。欠陥候補検出部１０７−３では、（１）明るさ、（２）コントラスト、（３）濃淡差、（４）近傍画素の明るさ分散値、（５）相関係数、（６）近傍画素との明るさの増減、（７）２次微分値などの特徴量を算出する。対応する画素の特徴量と、パラメータ設定部１０７−４を介して入力された、欠陥判定基準との関係に基づき欠陥判定を実施する。
【００２６】
全体制御部１０８は、各種制御を行うＣＰＵ（全体制御部１０８に内蔵）を備え、ユーザからの検査パラメータ（特徴量の種類、しきい値など）の変更を受け付けたり、検出された欠陥情報を表示したりする表示手段と入力手段を持つユーザインターフェース部１０８−１、検出された欠陥候補の特徴量や画像などを記憶する記憶装置１０８−２と接続されている。メカニカルコントローラ１０３は、全体制御部１０８からの制御指令に基づいてステージ１０２を駆動する。尚、画像比較処理部１０７、照明部１０４、検出光学系１０５等も全体制御部１０８からの指令により駆動される。
【００２７】
図３は、実施の形態１におけるチップの構成の一例を示す図であり、欠陥検出部１００での欠陥の検出方法について説明する。検査対象となる試料（半導体ウェハ、ウェハとも記す）１０１はメモリマット部３００−１と周辺回路部３００−２とを備えてなる同一パターンのチップ３００が多数、規則的に並んでいる。全体制御部１０８では試料である半導体ウェハ１０１をステージ１０２により連続的に移動させ、これに同期して、順次、チップの像をイメージセンサ１０６より取り込み、検出画像に対し、規則的に配列されたチップの同じ位置、例えば図３の検出画像の領域３０３に対し、隣接するチップの領域３０１、３０２、３０４、３０５のデジタル画像信号を参照画像とし、参照画像の対応する画素や検出画像内の他の画素と比較し、差異の大きな画素を欠陥候補として検出する。
【００２８】
図１０は本実施例における、検査装置により欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（１００１）。次に、画像比較部１０７にて画像の取り込みを実施し（１００２）、特徴量を算出する（１００３）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（１００４）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（１００５）。判定基準算出部１１２にて算出された判定基準を使うことで、正常部を欠陥として検出することなく、異常部のみを欠陥として検出する事が可能となる。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（１００６）。
【００２９】
図４は、本実施例における欠陥検査装置１００の、感度調整部１１０の構成の一例を示す図である。感度調整部１１０は制御部１１３と、記憶装置１１４と、検査感度決定部１１５を備えている。前記欠陥検出部１２０は検出した欠陥候補データを制御部１１３に入力する。入出力部は欠陥候補データを記憶装置１１４に記憶する。ＬＳＩテスタ１４０は制御部１１３に所定のプロセスを経て完成した回路パターンに対して電気テストを行って判定した良否判定データを入力する。制御部１１３は、欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データを検査感度決定部１１５に入力する。検査感度決定部１１５は、欠陥対応付け算出部１１１と判定基準算出部１１２とを備え、欠陥対応付け算出部１１１では、制御部１１３を介して入力された欠陥検査装置１００で検査して得た欠陥候補データとＬＳＩテスタ１４０で検査して得られた良否判定データの対応付けを実施し、判定基準算出部１１２では、対応づけられた欠陥候補データと良否判定データから、欠陥検査装置１００における欠陥判定基準を算出し、制御部１１３へ出力する。欠陥検出部１２０は、制御部１１３を介して入力された欠陥判定基準を用い欠陥判定を実施する。
【００３０】
図５Ａ〜図５Ｃは、欠陥検出部１２０から出力される前記欠陥候補データと、ＬＳＩテスタ１４０から出力される前記良否判定データの一例と、欠陥対応付け算出部１１１にて対応付けされたデータの一例を示す図である。図５Ａに示した欠陥候補データ５０１は、欠陥検出部１２０にて検出された各欠陥候補に対し、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５、特徴量５１６などのデータが付与されている。図５Ｂに示した良否判定データ５０２は、欠陥ＩＤ５１１、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５と、ＬＳＩテスタ１４０にて電気的特性検査の良否判定結果５１７である、正常もしくは異常というラベルが付与されている。欠陥対応付け算出部１１１は、ウェハＩＤ５１２、レイヤＮｏ５１３、チップＮｏ５１４、検出座標５１５などのデータに基づき、ＬＳＩテスタにて検査した箇所と、欠陥検出部１２０にて検出した欠陥候補との対応付けを行う。図５Ｃに示した対応付け後データ５０３には、新たに欠陥ＩＤ５２１を付与する。また、対応付け後データ５０３には、欠陥検出部とＬＳＩテスタのいずれか一方からしか検出されず、対応付けができなかったデータを含めることもできる。この場合、前記特徴量と前記良否判定結果のいずれか一方のみを持つデータとなる。
【００３１】
図６は判定基準算出部１１２の構成の一例を示す図である。判定基準算出部１１２は、対応付け後データ入力部６０１、特徴空間作成部６０２、決定境界算出部６０３、判定基準出力部６０４を備えている。特徴空間作成部６０２では、欠陥対応付け算出部１１１から出力された、対応付け後のデータを、対応付け後データ入力部６０１を介して受け取り、前記した特徴量からなる特徴空間を作成する。特徴空間は、複数の特徴量からなる多次元特徴空間としても良いし、単一の特徴量または、複数の特徴量を統合した特徴量からなる一次元特徴空間としても良い。特徴量の統合方法は、ユーザが任意に決定した重みに基づき統合しても良いし、一般的な主成分分析法や判別分析法などの方法を利用しても良い。決定境界算出部６０３は、前記特徴空間内の各欠陥候補が持つ、前記良否判定の結果である正常・異常の情報に基づき、欠陥判定基準となる決定境界を算出し、判定基準出力部６０４を介して制御部１１３に判定基準を出力する。決定境界の算出方法は、一般的な分類法を適用することもできる。例えば、決定木による分類、サポートベクターマシンによる分類、最近傍則に基づく分類などである。
【００３２】
図７は本実施例における、前記特徴空間と前記決定境界の一例を示す図である。二次元の特徴量からなる特徴空間７００内に、前記良否判定結果が正常であった欠陥候補７０１と、前記良否判定結果が異常であった欠陥候補７０２がプロットされている。また、ＬＳＩテスタからの良否判定結果を持たないデータ７０３も合わせてプロットされている。図中の直線７０４は、前記正常であった欠陥候補７０１と前記異常であった欠陥候補７０２とを分離する決定境界である。ここでは、線形識別器により算出した決定境界７０４の例を示したが、非線形の識別器により、曲線にて正常と異常を分離する決定境界を算出しても良い。さらに、二次元の特徴空間の例を示したが、一次元または、二次元以上の特徴空間により決定境界を算出することもできる。
【００３３】
図８は特徴空間と正常ラベルを持つ欠陥候補のみに基づき算出した前記決定境界の一例を示す図で、正常と異常を分離する決定境界を曲線にて表した場合を示す。ここで、対応付け後のデータ５０３が、前記良否判定結果に異常を含まない場合、正常の欠陥候補のみで決定境界を算出する。前記特徴空間内で、正常ラベルを持つ欠陥候補からはずれた欠陥候補を異常とするような決定境界を算出する。ここでの決定境界算出方法は、一般的な、マハラノビス距離に基づく方法やワンクラスサポートベクターマシンなどのワンクラス識別器を用いて算出することができる。
【００３４】
図９は本実施例における、欠陥判定基準を算出する際の動作の流れを図４に示した構成に対応させて示す図である。感度調整部１１０の制御部１１３は、ＬＳＩテスタ１４０から出力された良否判定結果を読み込み（Ｓ９０１）、欠陥検出部１２０から出力された欠陥候補データを読み込む（Ｓ９０２）。次に、制御部１１３からの出力を受けて対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施し（Ｓ９０３）、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ９０４）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ９０５）。
図１１は本実施例における、欠陥判定基準算出時のユーザインターフェースを示す図である。本実施例におけるユーザインターフェースの表示画面１１００は、検出した欠陥のウェハ上の分布を示すウェハマップ表示領域１１０１、このウェハマップ表示領域１１０１に表示された欠陥のうちポインタで指示された欠陥の情報を表示する領域１１０２、欠陥候補の画像を正常パターンの画像と対応付けて表示する領域１１０３、ウェハマップ表示領域１１０１に表示された欠陥について特徴量空間での分布を表示する領域１１０４で構成されている。特徴量空間分布表示領域１１０４では、ＬＳＩテスタ１４０からの良否判定情報を用いる前の欠陥判定しきい値を点線１１０５で、また、ＬＳＩテスタ１４０からの良否判定情報を用いて作成した欠陥判定しきい値を実線１１０６で表示する。上記データは、ウェハ毎、レイヤ毎に確認する事ができる。
【実施例２】
【００３５】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第２の実施例を図１２から図１６を用いて、詳細に説明する。
【００３６】
本発明のパターン検査技術の第２の実施例として、半導体ウェハの設計情報に基づき、外観検査装置により検査を実施する領域と、ＬＳＩテスタにより検査を実施する領域とを分割することで、半導体ウェハにおける検査カバー率向上と、検査時間の短縮を実現する欠陥検査技術（欠陥検査方法および欠陥検査装置）について説明する。
【００３７】
図１２は第２の実施例における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする、半導体検査システムの構成の一例を示す図である。検査領域設定部１９０は、記憶装置１９１から半導体ウェハの設計情報を受け取り、外観検査装置１００−１〜３にて検査する領域と、ＬＳＩテスタ１４０にて検査する領域を決定し、外観検査装置１００−１〜３とＬＳＩテスタ１４０に検査領域情報を出力する。外観検査装置１００−１〜３は、前記検査領域情報に基づき、検査対象領域に対し、検査を実施する。なお、外観検査装置１００−１〜３は実施例１で説明したものと同様の動作のため、説明は割愛する。
【００３８】
図１３は、実施例２における、検査領域設定部１９０において、設定される前記検査領域情報の一例を示す図である。半導体ウェハ１０１の設計情報１３０１には、配線１３０２が存在する領域とそれ以外の領域があり、ＬＳＩテスタ１４０は、配線領域１３０２に対して検査を実施する。しかし、ＬＳＩテスタにより全ての配線領域を検査すると、検査コストが増大する場合、もしくは、検査そのものが不可能である場合がある。そこで、検査領域情報１３１１として、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置による検査領域１３１２と、ＬＳＩテスタによる検査領域１３１３に領域を分け、欠陥検査を実施する。即ち、実施例２においては、ＬＳＩテスタ１４０では検査できないパターンが存在する領域を外観検査装置１００−１〜３でカバーするように外観検査装置１００−１〜３の検査領域を設定する。多層の半導体ウェハを対象とする場合、設計情報１３０１は複数のレイヤから構成されているため、この検査領域はレイヤ毎に設定する。また、検査領域の設定は、検査実施前に設定する必要があり、形成される回路パターンに基づき自動的に設定することもできるし、ユーザにより任意に設定する事もできる。
【００３９】
図１４は、実施例２における、外観検査装置１００にて欠陥検査を実施する際の動作の流れを示す図である。所定の工程１３０を経て、欠陥検査装置１００に試料が搬入される（Ｓ１４０１）。次に、欠陥検査装置１００は検査領域設定部１９０から入力した検査対象領域を読み込む（Ｓ１４０２）。画像比較部１０７は検査対象領域の画像の取り込みを実施し（Ｓ１４０３）、特徴量を算出する（Ｓ１４０４）。欠陥候補検出部１０７−３は、記憶装置１１４に格納されている判定基準７０４を、パラメータ設定部１０７−４を介して読み込み（Ｓ１４０５）、前記特徴量と前記欠陥判定基準に基づき欠陥判定を実施する（Ｓ１４０６）。欠陥判定の結果をユーザインターフェース部１０８−２に出力する（Ｓ１４０７）。
【００４０】
図１５は、実施例２における、ＬＳＩテスタ１４０にて欠陥検査を実施する際の動作の流れを示す図である。まず、ＬＳＩテスタ１４０に試料が搬入される（Ｓ１５０１）。次に、検査領域設定部１９０から入力した検査対象領域を読み込み（Ｓ１５０２）、テストパターンの設定を実施する（Ｓ１５０３）。設定したテストパターンに沿って、テストを実施し（Ｓ１５０４）、得られた良否判定結果を外観検査装置１００とユーザインターフェース部に出力する（Ｓ１５０５）。
【００４１】
図１６は、実施例２における、検査に先立って行う欠陥判定基準を算出する際の動作の流れを示す図である。実施例１では、ＬＳＩテスタの良否判定結果と、外観検査装置の出力である欠陥候補データを対応付けし、欠陥判定基準を算出したが、実施例２では、外観検査装置とＬＳＩテスタは互いに異なる領域に対して検査を実施しているため、対応付けができない。実施例２では、ＬＳＩテスタによる検査を実施した領域の画像を別途、外観検査装置１００（図１２に示した複数の外観検査装置１００−１〜３を纏めて外観検査装置１００と記す）にて取り込み、得られた特徴量を利用し判定基準の算出を実施する。まず、外観検査装置１００は、検査領域設定部１９０が出力した検査対象領域を読み込み（Ｓ１６０１）、試料を搬入し（Ｓ１６０２）、ＬＳＩテスタ１４０が検査を実施した領域の画像を取得（Ｓ１６０３）、特徴量を算出する（Ｓ１６０４）。次に、ＬＳＩテスタの良否判定結果を読込み（Ｓ１６０５）、対応付け算出部１１１にて欠陥候補データと良否判定結果との対応付けを実施（Ｓ１６０６）し、欠陥判定基準算出部１１２にて、対応付け後のデータに基づき、欠陥判定基準を算出する（Ｓ１６０７）。最後に算出された欠陥判定基準を記憶装置１１４に格納する（Ｓ１６０８）。
【実施例３】
【００４２】
以下において、本発明の欠陥検査技術（欠陥検査方法および欠陥検査装置）の第３の実施例を図１７により、詳細に説明する。
【００４３】
本発明のパターン検査技術の実施例３として、実施例２で説明した欠陥検査技術において、外観検査装置の検査画像取得部と欠陥判定部を分けて、欠陥検査を実施する形態について説明する。
【００４４】
図１７は、実施例３における、検査領域を外観検査装置とＬＳＩテスタで分担することを特徴とする半導体検査システムの構成の一例を示す図である。
【００４５】
各工程１３０間では画像取得部１６０−１〜３による画像取得のみを実施し、取得した画像は画像バッファ１７０に格納する。欠陥検出部１２１と感度調整部１１０から構成される欠陥判定画像処理部１５０は、画像バッファ１７０より画像を受け取り、欠陥検出を行う。欠陥判定部１２１は、実施例１及び２で説明した欠陥検出部１２０から、画像取得に係わる部分を除いた、欠陥判定部のみを有する。感度調整部１１０は、実施例１及び２と同様であるため、説明は割愛する。
【００４６】
本実施例の構成によれば、欠陥判定画像処理部１５０は共通化が可能であるため、低コスト化が実現でき、設置面積も縮小可能である。
【００４７】
前記画像取得と、それに対する前記欠陥判定画像処理は、検査領域設定部１９０から入力した検査対象領域に対して実施される。実施の形態１で示した欠陥検出部１２０では、水平方向に連続的に移動する走査型のステージ１０２による構成の一例を示したが、検査の効率化を実現するため、外観検査装置の１視野分ずつ間欠的にステップ移動するステップアンドリピート型のステージを採用しても良い。
【００４８】
各工程間では画像取得のみを実施するため、前記試料を装置に留める時間を短縮することができる。さらに、欠陥判定画像処理は、ＬＳＩテスタによる良否判定処理が実施されるまでに、処理が終了していれば良いため、通常の工程間での処理と比較し、高精度な処理を実施することができる。高精度な欠陥判定処理の一例として、非特許文献１では、変調照明を用いた超解像顕微法において、多数の照明シフトと共に複数像を取得し、逐次的解像アルゴリズムにより解像計算を行う方法が提案されている。提案された手法は、解像計算に時間がかかるが、解像度の高い画像を得ることが可能である。このとき、前記イメージセンサ１０６は二次元カメラとしてもよい。
上記に説明した実施例１〜３では、外観検査装置として暗視野検査装置による実施例を示したが、明視野検査装置、ＳＥＭ(Scanning Electron Microscope: 走査電子顕微鏡)式検査装置など、全ての方式の検査装置に適用することができる。
【００４９】
図１８は、ＳＥＭ式検査装置の構成の一例を示す図である。実施例１で図２を用いて説明した暗視野式検査装置と同じ、または同等の動作をする部分は同一の番号を付けた。１８００はＳＥＭを示す、ＳＥＭ１８００は、電子線源１８０１から照射された電子ビームはコンデンサーレンズ１８０２、１８０３を通過した後、電子線軸調整器１８０４により非点収差やアライメントずれを補正される。走査ユニット１８０５、１８０６により電子ビームを偏向し、電子ビームを照射する位置を制御された後。電子ビームは対物レンズ１８０７により収束されてウェハ１０１の撮像対象箇所１８５０に対して照射される。撮像対象箇所１８５０からはこの結果、２次電子と反射電子が放出され、２次電子および反射電子は１８１０の一次電子線通過穴を有した反射板に衝突し，そこで発生した二次電子が１８１１の電子検出器により検出する。１８１１で検出された２次電子および反射電子はＡ／Ｄコンバータ１８１２でデジタル信号に変換され、画像比較処理部１０７送られる。実施の形態３で示した、ステップアンドリピート方式の検査は、ＳＥＭ式検査装置においても検査効率を向上させることが可能である。
【００５０】
さらに、異なる方式の外観検査装置を組み合わせることも可能である。図１９は光学式検査装置とＳＥＭ式検査装置における役割分担の一例を示すチップ１９０３上に形成された配線パターンの拡大図である。開口部１９０１に対してはＳＥＭ式検査装置による検査を実施し、配線部１９０２は光学式検査装置による検査を実施する。
【００５１】
また、上記実施例１〜３では、本発明の対象として、半導体デバイスの検査をする場合について説明したが、本発明はこれに限定されるものではなく、例えばＴＦＴパネルの製造工程およびその評価、ハードディスクのＧＭＲヘッド製造工程における欠陥の検査およびその評価、プリント基板における欠陥の検査およびその評価などいずれの対象に対しても適用することができる。
【００５２】
さらに、ＬＳＩテスタにて、正常と異常の２つに判定する例を示したが、配線の抵抗値などの判定にも応用する事ができる。
【符号の説明】
【００５３】
１００・・・外観検査装置 １０１・・・試料 １０２・・ステージ １０３・・・メカニカルコントローラ １０４・・・照明光学系 １０５・・・上方検出系（検出光学系） １０６・・・イメージセンサ １０７・・・画像比較処理部 １０７−１・・・前処理部 １０７−２・・・画像メモリ １０７−３・・・欠陥候補検出部 １０７−４・・・パラメータ設定部 １０７−５・・・切り出し画像作成部 １０８・・・全体制御部 １０８−１・・・ユーザインターフェース部 １０８−２・・・記憶装置 １１０・・・感度調整部 １１１・・・対応付け算出部 １１２・・・判定基準算出部 １１３・・・制御部 １１４・・・記憶装置 １２０・・・欠陥検出部 １４０・・ＬＳＩテスタ １９０・・・検査領域設定部 １７０・・・画像バッファ
【特許請求の範囲】
【請求項１】
パターンが形成された試料に光源から発射された光を照射し、
該光が照射された前記試料からの反射光を検出器で検出して画像を取得し、
該取得した画像を処理して該画像の特徴量を抽出し、
該抽出した画像の特徴量を予め設定した基準値と比較して前記試料上の欠陥を検出する
欠陥検査方法であって、
前記予め設定した基準値を前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査方法。
【請求項２】
前記別の検査装置がＬＳＩテスタであって、前記試料の検査結果が前記ＬＳＩテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項１記載の欠陥検査方法。
【請求項３】
前記予め設定した基準値は、前記試料の画像を用いて作成した基準値を、前記ＬＳＩテスタで検査して得た良否判定結果の情報を用いて修正した基準値であることを特徴とする請求項２記載の欠陥検査方法。
【請求項４】
前記試料上の欠陥を検出する領域が、前記ＬＳＩテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項２又は３に記載の欠陥検査方法。
【請求項５】
前記試料上の欠陥を検出する領域が前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域からの反射光を検出器で検出して取得した画像を処理して画像の特徴量を抽出し、該抽出した画像の特徴量を前記予め設定した基準値と比較して前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項２又は３に記載の欠陥検査方法。
【請求項６】
前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記ＬＳＩテスタでは検査できない領域であることを特徴とする請求項５記載の欠陥検査方法。
【請求項７】
パターンが形成された試料に光を照射する光照射手段と、
該光照射手段により光が照射された前記試料からの反射光を検出する検出手段と、
該検出手段で検出した信号を処理して前記反射光による画像を形成するする画像形成手段と、
該画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、
該画像処理手段で前記欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備え、
前記欠陥候補抽出条件設定手段は、前記欠陥候補を抽出するための条件を、前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査装置。
【請求項８】
前記別の検査装置がＬＳＩテスタであって、前記試料の検査結果が前記ＬＳＩテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項７記載の欠陥検査装置。
【請求項９】
前記欠陥候補を抽出するための条件は、前記画像形成手段で形成した試料の画像を用いて作成した欠陥候補を抽出するための条件を、前記ＬＳＩテスタで検査して得た良否判定結果の情報を用いて修正した条件であることを特徴とする請求項８記載の欠陥検査装置。
【請求項１０】
前記画像処理手段で前記試料上の欠陥を検出する領域が、前記ＬＳＩテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項８又は９に記載の欠陥検査装置。
【請求項１１】
前記画像処理手段で欠陥候補を抽出する前記試料上の欠陥を検出する領域が前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の画像を前記画像処理手段で処理して前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項８又は９に記載の欠陥検査装置。
【請求項１２】
前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記ＬＳＩテスタでは検査できない領域であることを特徴とする請求項１１記載の欠陥検査装置。
【請求項１】
パターンが形成された試料に光源から発射された光を照射し、
該光が照射された前記試料からの反射光を検出器で検出して画像を取得し、
該取得した画像を処理して該画像の特徴量を抽出し、
該抽出した画像の特徴量を予め設定した基準値と比較して前記試料上の欠陥を検出する
欠陥検査方法であって、
前記予め設定した基準値を前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査方法。
【請求項２】
前記別の検査装置がＬＳＩテスタであって、前記試料の検査結果が前記ＬＳＩテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項１記載の欠陥検査方法。
【請求項３】
前記予め設定した基準値は、前記試料の画像を用いて作成した基準値を、前記ＬＳＩテスタで検査して得た良否判定結果の情報を用いて修正した基準値であることを特徴とする請求項２記載の欠陥検査方法。
【請求項４】
前記試料上の欠陥を検出する領域が、前記ＬＳＩテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項２又は３に記載の欠陥検査方法。
【請求項５】
前記試料上の欠陥を検出する領域が前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域からの反射光を検出器で検出して取得した画像を処理して画像の特徴量を抽出し、該抽出した画像の特徴量を前記予め設定した基準値と比較して前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項２又は３に記載の欠陥検査方法。
【請求項６】
前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記ＬＳＩテスタでは検査できない領域であることを特徴とする請求項５記載の欠陥検査方法。
【請求項７】
パターンが形成された試料に光を照射する光照射手段と、
該光照射手段により光が照射された前記試料からの反射光を検出する検出手段と、
該検出手段で検出した信号を処理して前記反射光による画像を形成するする画像形成手段と、
該画像形成手段で形成した画像を処理して欠陥候補を抽出する画像処理手段と、
該画像処理手段で前記欠陥候補を抽出するための条件を設定する欠陥候補抽出条件設定手段とを備え、
前記欠陥候補抽出条件設定手段は、前記欠陥候補を抽出するための条件を、前記パターンが形成された試料を別の検査装置で検査して得た該試料の検査結果を用いて作成することを特徴とする欠陥検査装置。
【請求項８】
前記別の検査装置がＬＳＩテスタであって、前記試料の検査結果が前記ＬＳＩテスタによる前記試料の電気的特性の良否判定の結果であることを特徴とする請求項７記載の欠陥検査装置。
【請求項９】
前記欠陥候補を抽出するための条件は、前記画像形成手段で形成した試料の画像を用いて作成した欠陥候補を抽出するための条件を、前記ＬＳＩテスタで検査して得た良否判定結果の情報を用いて修正した条件であることを特徴とする請求項８記載の欠陥検査装置。
【請求項１０】
前記画像処理手段で前記試料上の欠陥を検出する領域が、前記ＬＳＩテスタにより電気的特性の良否判定を行う領域と同じ領域であることを特徴とする請求項８又は９に記載の欠陥検査装置。
【請求項１１】
前記画像処理手段で欠陥候補を抽出する前記試料上の欠陥を検出する領域が前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域であり、該ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の画像を前記画像処理手段で処理して前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域の欠陥を検出することを特徴とする請求項８又は９に記載の欠陥検査装置。
【請求項１２】
前記ＬＳＩテスタにより電気的特性の良否判定を行う領域とは異なる領域は、前記ＬＳＩテスタでは検査できない領域であることを特徴とする請求項１１記載の欠陥検査装置。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１５４８９５（Ｐ２０１２−１５４８９５Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１６６４６（Ｐ２０１１−１６６４６）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
[ Back to top ]