窒化物半導体装置及びその製造方法
【課題】窒化物半導体装置において、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるようにする。
【解決手段】窒化物半導体装置を、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造２と、窒化物半導体積層構造２の活性領域の下方の領域に形成されたアモルファスカーボン層３とを備えるものとする。
【解決手段】窒化物半導体装置を、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造２と、窒化物半導体積層構造２の活性領域の下方の領域に形成されたアモルファスカーボン層３とを備えるものとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばガリウムナイトライド（ＧａＮ；窒化ガリウム）系電界効果トランジスタなどの窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＮはバンドギャップが広いという特徴を有するため、ＧａＮ系半導体装置に高耐圧・高速デバイスとしての応用が期待されている。
現在、例えばＧａＮ−ＨＥＭＴでは、基板としてシリコンカーバイド（ＳｉＣ）を用いた場合に最も良好な出力特性が得られている。これは、ＳｉＣの優れた熱伝導特性によるものである。
【０００３】
例えば、特許文献１では、熱伝導特性に優れ、安価な導電性ＳｉＣ基板を用い、導電性ＳｉＣ基板と窒化物半導体層群との間にＡｌＮ等の絶縁性に優れたＡｌ含有窒化物半導体下地層を設けることで、出力特性及び高周波特性に優れたＧａＮ系半導体装置を実現することが提案されている。
また、例えば特許文献２では、導電性ＳｉＣ基板とＧａＮキャリア走行層との間に高抵抗のＡｌＧａＮバッファ層を設けるとともに、ウェハ表面から導電性ＳｉＣ基板に達するビアホールを形成することで、高周波特性、高出力特性及び大電力特性を持つＧａＮ系半導体装置を実現することが提案されている。
【特許文献１】特開２００２−３５９２５５号公報
【特許文献２】特開２００４−３６３５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記特許文献１及び特許文献２に記載されているように導電性ＳｉＣ基板を用いる場合、ＧａＮ系半導体装置の活性領域の直下に導電性ＳｉＣ基板があるため、絶縁性基板を用いる場合と比較して容量成分が付加されてしまい、高周波特性に悪影響を及ぼしてしまう。
このため、高周波動作ＧａＮ系半導体装置において、寄生容量を低減し、良好な高周波特性が得られるようにすべく、半絶縁性ＳｉＣ基板を用いることが考えられる。
【０００５】
しかしながら、高周波デバイスの基板として使用される半絶縁性ＳｉＣ基板は、絶縁性の制御が困難である等の理由により価格が非常に高い。これは、ＧａＮ−ＨＥＭＴの普及の阻害要因となる可能性がある。
そこで、窒化物半導体装置及びその製造方法において、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるようにしたい。
【課題を解決するための手段】
【０００６】
このため、本窒化物半導体装置は、導電性ＳｉＣ基板上に形成された窒化物半導体積層構造と、窒化物半導体積層構造の活性領域の下方の領域に形成されたアモルファスカーボン層とを備えることを要件とする。
本窒化物半導体装置の製造方法は、導電性ＳｉＣ基板上に窒化物半導体積層構造を形成し、前記窒化物半導体積層構造の活性領域の下方の領域に位置する導電性ＳｉＣ基板を除去し、導電性ＳｉＣ基板を除去した領域にアモルファスカーボン層を形成することを要件とする。
【発明の効果】
【０００７】
したがって、本窒化物半導体装置及びその製造方法によれば、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。
【発明を実施するための最良の形態】
【０００８】
以下、図面により、本実施形態にかかる窒化物半導体装置及びその製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる窒化物半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。
【０００９】
本実施形態にかかる窒化物半導体装置は、例えばガリウムナイトライド（ＧａＮ；窒化ガリウム）系電界効果トランジスタ［ＧａＮ系半導体デバイス；ＧａＮ系電子デバイス；ここではＧａＮ−ＨＥＭＴ（High electron mobility transistor）］であり、例えば図１に示すように、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造２と、窒化物半導体積層構造２の活性領域の下方の領域に窒化物半導体積層構造２の裏面に接するように形成された（ここでは窒化物半導体積層構造２の活性領域となる領域に対応する位置に導電性ＳｉＣ基板１に代えて形成された）ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）３とを備える。そして、窒化物半導体積層構造２の表面上に、ソース電極４、ドレイン電極５、ゲート電極６が形成されており、表面がパッシベーション膜（ここではＳｉＮパッシベーション膜）７で覆われている。
【００１０】
本ＧａＮ系電界効果トランジスタは、図１に示すように、導電性ＳｉＣ基板１を用い、導電性ＳｉＣ基板１上に窒化物半導体積層構造２を形成してＧａＮ系電界効果トランジスタ（ここではＧａＮ−ＨＥＭＴ）を作製後、ＧａＮ系電界効果トランジスタの所望の領域の導電性ＳｉＣ基板１（ここでは活性領域に対応する位置に形成れている導電性ＳｉＣ基板１；窒化物半導体積層構造２の活性領域の下方の領域に位置する導電性ＳｉＣ基板１）を除去した後、ＧａＮ系電界効果トランジスタの裏面側［活性領域を挟んで表面電極（ソース電極、ドレイン電極、ゲート電極）の反対側］が被覆されるように導電性ＳｉＣ基板１を除去した領域にＤＬＣ膜（ＤＬＣ層）３を形成して作製される。なお、具体的な製造方法については後述する。
【００１１】
このように、ＧａＮ系電界効果トランジスタの活性領域に対応する位置の導電性ＳｉＣ基板１はＤＬＣ層３に代えられており、ＤＬＣ層３は絶縁層（絶縁膜）であるため、寄生容量を低減することができ、これにより、良好な高周波特性が得られる。また、ＤＬＣ層３は熱伝導特性も優れているため、ＳｉＣ基板上に作製した場合と同等の熱放射特性が期待でき、これにより、良好な出力特性が得られる。
【００１２】
なお、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）の導電性ＳｉＣ基板１は残されているため、これにより、デバイスの強度は保持される。
本実施形態では、窒化物半導体積層構造２は、図１に示すように、導電性ＳｉＣ基板１上に、バッファ層（核形成層；例えばＡｌＮ層など）８、ｉ−ＧａＮ電子走行層９、ｉ−ＡｌＧａＮ層１０、ｎ−ＡｌＧａＮ電子供給層１１、ｎ−ＧａＮ層１２を順に積層させた構造［バッファ層８上にＧａＮ系半導体層を積層させた構造（ＧａＮ系半導体積層構造）；ＧａＮ−ＨＥＭＴ構造］になっている。なお、ｎ−ＧａＮ層１２は設けなくても良い。また、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む）２はこのような構造に限られるものではない。
【００１３】
ＤＬＣ層３は、結晶構造として、ダイヤモンド結合（ＳＰ３結合）とグラファイト結合（ＳＰ２結合）の両方の結合を有するアモルファス構造を有する。このため、ダイヤモンドとグラファイトの中間の特性を持ち、また、その特性はＳＰ３／ＳＰ２の含有比によって変化する。本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）で必要とする電気絶縁性や高熱伝導性は、ダイヤモンド結合に由来するものであるため、ＳＰ３結合の含有率が５０％以上、好適には７０％以上のＤＬＣ層を用いるのが望ましい。
【００１４】
ところで、ＧａＮ系半導体デバイスの高周波特性を向上させるためには、ソースインダクタンスの低減及び放熱に有効なビア配線構造を形成するのが好ましい。
例えば、絶縁性ＳｉＣ基板を用いる場合、基板裏面側からビアホールエッチングを行ない、ビア内部に配線金属を形成することになる。
しかしながら、ＳｉＣ基板をエッチングする場合、ドライエッチングレートは、面内分布もあり、ビア径によっても変わるため、アスペクト比の高いエッチングの制御は困難である。また、ビア内部に形成される配線金属の膜厚が薄くなったり、配線が断線したりすることがある。
【００１５】
そこで、例えば上記特許文献２では、導電性ＳｉＣ基板を用い、基板にビアホールを設けることなく、ウェハ表面から導電性ＳｉＣ基板に達するまでエッチングするだけで容易にビアホールを形成できるようにしている。
しかしながら、例えば上記特許文献１や上記特許文献２に記載されているように、高周波特性を向上させるために、絶縁性に優れたＡｌ含有窒化物半導体下地層や高抵抗バッファ層を設ける場合、寄生容量を低減し、高周波特性の劣化を確実に抑制するために、下地層やバッファ層の厚さを非常に厚く（例えば２０μｍ程度）することが必要になる。このように下地層やバッファ層の厚さが非常に厚くなっていると、エッチングのアスペクト比が大きくなるため、エッチングの制御が難しい。また、ビアホールの内部に形成する配線金属の膜厚が不均一になったり、断線したりすることもある。
【００１６】
これに対し、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）では、図１に示すように、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に残されている導電性ＳｉＣ基板１によって、表面配線（ここではＡｕめっき）１３と裏面配線（Ａｕめっき）１４とを接続する接続配線１５の一部を構成している。
【００１７】
つまり、本ＧａＮ系電界効果トランジスタでは、図１に示すように、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に導電性ＳｉＣ基板１を残し、窒化物半導体積層構造２の表面側から導電性ＳｉＣ基板１に達するまでビアホールエッチングを行ない、ビアホール１６の内部に配線金属（ここではＮｉめっき）１７を形成することで、表面配線１３と裏面配線１４とが、ビアホール１６の内部に形成された配線金属１７と導電性ＳｉＣ基板１とを介して電気的に接続されるようにしている。なお、図１中、符号１９，２１，２５，２８はシードメタルを示しており、符号２４はメタルマスクとして用いられたＮｉめっきを示している。
【００１８】
これにより、高アスペクト比のエッチングを行なわなくても良くなり、表面配線１３と裏面配線１４とを接続する接続配線１５を容易に形成できるようになる。また、高アスペクト比のビアホールの内部に配線金属を形成する必要がないため、配線金属の膜厚が不均一になったり、断線したりするのを防止できることになる。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図２〜図４を参照しながら説明する。
［基本デバイス構造の作製プロセス］
まず、ＧａＮ系電界効果トランジスタの基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）を、以下のようにして作製する。
【００１９】
図２（Ａ）に示すように、導電性ＳｉＣ基板１上に、例えばＭＯＶＰＥ法（organometallic vapor phase epitaxy；有機金属気相成長法）を用いて、核形成のためのバッファ層８（例えば１００ｎｍ以下）、ｉ−ＧａＮ電子走行層９（例えば３μｍ）、ｉ−ＡｌＧａＮ層１０（例えば５ｎｍ）、ｎ−ＡｌＧａＮ電子供給層１１（例えば３０ｎｍ；Ｓｉドーピング濃度５×１０18ｃｍ-3）、ｎ−ＧａＮ層１２（例えば１０ｎｍ；Ｓｉドーピング濃度５×１０18ｃｍ-3）を順次堆積させて、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２を形成する。なお、ｎ−ＧａＮ層１２は設けなくても良い。また、窒化物半導体積層構造２は、高アスペクト比のエッチングを行なわなくても良い程度の厚さになっている。
【００２０】
次いで、例えばフォトリソグラフィを用いて、ソース電極／ドレイン電極形成予定領域にそれぞれ開口部を有するマスクを設け、例えば塩素系ガスを用いたドライエッチングによって、図２（Ａ）に示すように、ソース電極／ドレイン電極形成予定領域に形成されているｎ−ＧａＮ層１２を除去する。なお、ｎ−ＧａＮ層１２が少し残るようにしても良いし、ｎ−ＡｌＧａＮ電子供給層１１が少し削られるようにしても良い。
【００２１】
次に、例えば蒸着法及びリフトオフ法を用いて、例えばＴｉ／Ａｌを積層させ、さらに窒素雰囲気中にて所望の温度（例えば６００℃）で熱処理を行なって、オーミック接触（オーミックコンタクト）を確立して、図２（Ａ）に示すように、ｎ−ＡｌＧａＮ電子供給層１１上にソース電極４及びドレイン電極５を形成する。
そして、図２（Ａ）に示すように、例えばＰＥＣＶＤ法（Plasma Enhanced chemical vapor deposition；プラズマ化学気相成長法）によって、表面側の全面にパッシベーション膜（ここではＳｉＮパッシベーション膜）７を形成する。
【００２２】
その後、例えばフォトリソグラフィを用いて、ゲート電極形成予定領域に開口部を有するマスクを設け、エッチングによって、ゲート電極形成領域に形成されているパッシベーション膜を除去し、例えば蒸着法及びリフトオフ法を用いて、例えばＮｉ／Ａｕを積層させて、図２（Ａ）に示すように、ｎ−ＧａＮ層１２上にゲート電極６を形成する。
そして、図２（Ａ）に示すように、例えばＰＥＣＶＤ法によって、少なくともゲート電極６を覆うようにパッシベーション膜（ここではＳｉＮパッシベーション膜）７を形成する。
【００２３】
このようにして、図２（Ａ）に示すように、ＧａＮ系電界効果トランジスタの基本デバイス構造１８が作製される。
なお、ＧａＮ系電界効果トランジスタの基本デバイス構造の製造方法はこれに限られるものではない。
［表面配線形成プロセス］
次に、上述のようにして作製した基本デバイス構造に対して、以下のようにして、表面配線１３、及び、表面配線１３と裏面配線１４とを接続するための接続配線１５の一部（表面配線側の部分；ビア配線；導電性ＳｉＣ基板１と表面配線１３とを接続する接続配線）を形成する（表面配線及び接続配線の一部の形成プロセス）。
【００２４】
まず、例えばフォトリソグラフィによって、ビアホール形成予定領域［導電性ＳｉＣ基板１の所望の領域（ここでは窒化物半導体積層構造２の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１）を除去する場合、その所望の領域以外の領域］に開口部を有するレジストパターン（マスクパターン）を、ソース電極（ソース電極パッド）４の表面上に形成されているＳｉＮパッシベーション膜７上にパターニングした後、例えばＳＦ6／ＣＨＦ3ガスを用いてドライエッチングを行なって、図２（Ｂ）に示すように、ビアホール形成予定領域に形成されているＳｉＮパッシベーション膜７を除去する。ここでは、例えば、ＳＦ6／ＣＨＦ3ガスの流量比を２：３０とし、アンテナパワー５００Ｗ／バイアスパワー５０Ｗとし、ＳｉＮのエッチングレートを０．２４μｍ／ｍｉｎとしている。
【００２５】
次いで、レジストを剥離した後、ビアホール形成予定領域に形成されているソース電極４及び窒化物半導体積層構造２を加工して、導電性ＳｉＣ基板１に達するビアホール（コンタクトホール）１６を形成するために、例えば厚さ１０μｍのレジストを用いてパターニングを行なう。
そして、図２（Ｃ）に示すように、ソース電極４を構成する金属（ここではＴｉ／Ａｌ）の一部を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、例えばＴｉ：１５ｎｍ／ｍｉｎ，Ａｌ：２８ｎｍ／ｍｉｎとしている。
【００２６】
次いで、窒化物半導体積層構造２を導電性ＳｉＣ基板１との界面までエッチングする。つまり、図２（Ｃ）に示すように、ｎ−ＡｌＧａＮ層１１、ｉ−ＡｌＧａＮ層１０、ｉ−ＧａＮ層９、バッファ層８を、例えばＩＣＰ（Inductively Coupled Plasma）ドライエッチング装置で、例えばＣｌ2ガスを用いて、ドライエッチングして除去する。ここでは、アンテナパワー１００Ｗ／バイアスパワー２０Ｗとし、ＧａＮのエッチングレートは０．２μｍ／ｍｉｎとしている。これにより、導電性ＳｉＣ基板１に達するビアホール１６が形成される。
【００２７】
次に、レジストを剥離した後、接続配線１５の一部（ビア配線）を構成する配線金属（ビア配線金属）１７であるニッケル（Ｎｉ）を電気めっきするために、図２（Ｄ）に示すように、シードメタル１９［ここではＴｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ）／Ｎｉ（１００ｎｍ）］を例えばスパッタによってウェハ全面に形成する。
次いで、図２（Ｅ）に示すように、接続配線形成予定領域以外の領域にレジスト２０（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３．２μｍ）を電気めっきしてＮｉめっき１７を形成する。ここでは、Ｎｉめっき１７は、例えば、５０〜６０℃の温浴槽中で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００２８】
次に、レジスト２０を剥離した後、図２（Ｆ）に示すように、Ｎｉめっき１７のシードメタル１９を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｃｕ：５３ｎｍ／ｍｉｎ，Ｎｉ：２５ｎｍ／ｍｉｎとしている。
このようにして、ビアホール１６内にビアホール１６を埋め込むようにビア配線を構成するＮｉめっき１７が形成される。このビア配線を構成するＮｉめっき１７はソース電極４に電気的に接続されている。
【００２９】
続いて、表面配線１３を構成する配線金属である金（Ａｕ）を電気めっきするために、図３（Ａ）に示すように、シードメタル２１［ここではＴｉ（１０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）］を例えばスパッタによってウェハ全面に形成する。
そして、図３（Ｂ）に示すように、表面配線形成予定領域以外の領域にレジスト２２（例えば厚さ１μｍ）が残るようにパターニングを行なった後、Ａｕ（例えば厚さ１μｍ）を電気めっきして、表面配線１３を構成するＡｕめっきを形成する。ここでは、Ａｕめっき１３は、例えば、５５〜６５℃のＡｕめっき槽で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００３０】
その後、レジスト２２を剥離した後、図３（Ｃ）に示すように、Ａｕめっき１３のシードメタル２１を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｐｔ：３０ｎｍ／ｍｉｎ，Ａｕ：５０ｎｍ／ｍｉｎとしている。
このようにして、ビア配線を構成するＮｉめっき１７に接続されるように表面配線１３を構成するＡｕめっきが形成される。つまり、表面配線１３、及び、表面配線１３と裏面配線１４とを接続するための接続配線１５の表面配線側の部分（ビア配線；導電性ＳｉＣ基板１と表面配線１３とを接続する接続配線）が形成される。
［裏面加工プロセス］
次に、上述のようにして表面配線１３及び接続配線１５の一部（ビア配線）が形成された基本デバイス構造１８に対して、以下のようにして、導電性ＳｉＣ基板１の所望の領域（ここでは活性領域の直下の領域；窒化物半導体積層構造２の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１）を除去する加工を行なう。ここでは、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に導電性ＳｉＣ基板１が残るように、導電性ＳｉＣ基板１のエッチングを行なう（導電性ＳｉＣ基板のエッチングプロセス；ＳｉＣエッチング工程）。
【００３１】
つまり、まず、上述のようにして表面配線１３及び接続配線１５の一部（ビア配線）が形成された基本デバイス構造１８の表面（デバイス表面）に表面保護膜（図示せず）を塗布し、図３（Ｄ）に示すように、この表面上に裏面加工用の支持基板２３を貼り付ける。なお、支持基板２３の接着にはワックスなどを用いれば良い。また、表面保護膜を形成せずに、デバイス表面にそのまま支持基板２３を貼り付けても良い。
【００３２】
次いで、図３（Ｄ）に示すように、導電性ＳｉＣ基板１の裏面を研磨して、例えば４００μｍの厚さの導電性ＳｉＣ基板１を例えば１００μｍ程度まで薄くする。
次に、図３（Ｅ），（Ｆ）に示すように、導電性ＳｉＣ基板１のエッチングに用いるメタルマスク２４［ここではニッケル（Ｎｉ）めっき］を形成する。
つまり、まず、図３（Ｅ）に示すように、メタルマスク２４となるＮｉを電気めっきするためのシードメタル２５［Ｔｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ／Ｎｉ（１００ｎｍ）］を、例えばスパッタによって導電性ＳｉＣ基板１の裏面全面に形成する。
【００３３】
次いで、図３（Ｆ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置にレジスト２６（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３μｍ）を電気めっきして、メタルマスク２４としてのＮｉめっきを形成する。ここでは、Ｎｉめっき２４は、例えば、５０〜６０℃の温浴槽中で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００３４】
次に、レジスト２６を剥離した後、Ｎｉめっき２４のシードメタル２５を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｃｕ：５３ｎｍ／ｍｉｎ，Ｎｉ：２５ｎｍ／ｍｉｎとしている。
このようにして、メタルマスク２４が形成される。
次に、このようにして形成されたメタルマスク２４を用い、例えばＳＦ6／Ｏ2混合ガスを用いて導電性ＳｉＣ基板１をバッファ層８に達するまでドライエッチングして、図４（Ａ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。ここでは、例えば、アンテナパワー９００Ｗ／バイアスパワー１５０Ｗとし、ＳｉＣのエッチングレートを０．７５μｍ／ｍｉｎとしている。
【００３５】
なお、この導電性ＳｉＣ基板１のエッチングの際に、メタルマスク２４としてのＮｉめっきも同時にエッチングされ、膜厚が減少する［図４（Ａ）参照］。
ここで、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去しているのは、この活性領域に対応する位置に形成されている導電性ＳｉＣ基板１がＧａＮ系電界効果トランジスタの特性に影響を与えるからである。一方、ＧａＮ系電界効果トランジスタの活性領域以外の領域（ＧａＮ系電界効果トランジスタの特性に影響を与えない領域）に対応する位置に形成されている導電性ＳｉＣ基板１は残して、デバイスの強度を保持している。
【００３６】
本実施形態では、上述のようにして形成されたビア配線としてのＮｉめっき１７（表面配線１３と裏面配線１４とを接続するための接続配線１５の表面配線側の部分）と、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に残されている導電性ＳｉＣ基板１とが電気的に接続されており、後述するように、導電性ＳｉＣ基板１は裏面配線１４に電気的に接続されている。つまり、導電性ＳｉＣ基板１によって、表面配線１３と裏面配線１４とを接続するための接続配線１５の裏面配線側の部分が構成される。
［ＤＬＣ層（アモルファスカーボン層）形成プロセス］
次に、上述のようにしてＧａＮ系電界効果トランジスタの活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去された基本デバイス構造１８に対して、以下のようにして、導電性ＳｉＣ基板１を除去した領域のバッファ層８の表面上にＤＬＣ層（アモルファスカーボン層）３を形成する（ＤＬＣ成膜工程；アモルファスカーボン層形成工程）。
【００３７】
本実施形態では、例えばプラズマイオン注入・成膜法（Plasma-Based Ion Implantation and Deposition；ＰＢＩＩ＆Ｄ法）によって、図４（Ｂ）に示すように、ウェハ全面にＤＬＣ層（ＤＬＣ膜）３を形成する。
ここで、ＰＢＩＩ＆Ｄ装置は、パルスプラズマ生成用のパルスＲＦ電源と、イオン注入用の高電圧パルス電源とを備える。そして、ＰＢＩＩ＆Ｄ法では、Ｃ2Ｈ2やＣ7Ｈ8などのガスを用い、試料に高周波パルスを印加して外形に沿って周囲にプラズマを発生させ、そのプラズマ中又はアフターグロープラズマ中にプラズマイオン注入を行なう。この高周波パルスの印加と高電圧パルスの印加を繰り返し行なうことによって、連続的にイオンの加速注入をしていくのが特徴である。このように堆積中の膜に繰り返しイオン注入を行ない、ヒートスパイク効果を与えることによって応力を低減することが可能となり、数１０μｍ程度の厚膜の形成が可能となる。また、高周波プラズマのｄｕｔｙ比を小さくすることによって低温プロセスも可能となる。
【００３８】
ここでは、高周波（パルス電圧２０ｋＶ，パルス幅１０μｓ）によってＣ2Ｈ2プラズマを励起し、そのプラズマ中に上述のようにして加工された基本デバイス構造１８を浸漬する。
続いて、負の高電圧パルス（パルス電圧−２０ｋＶ，パルス幅５μｓ）を印加して基本デバイス構造１８（試料）の表面（導電性ＳｉＣ基板１の裏面側）にＤＬＣ膜を成膜する。
【００３９】
以後、これを繰り返し、所望の膜厚のＤＬＣ膜３を堆積させる。
ここでは、高電圧パルスのｄｕｔｙを所望の値（好ましくは１０％以下）に調節し、プロセス温度を２００℃以下にしている。
このようにして、図４（Ｂ）に示すように、基本デバイス構造１８の導電性ＳｉＣ基板１を除去した領域、即ち、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置のバッファ層８の表面上に、ＤＬＣ層３が形成される。
【００４０】
なお、ＤＬＣ膜３を堆積させる前に、密着性を向上させるために、ＡｒやＣＨ4などによる表面調整、Ｎ2やＣＨ4などのイオン注入などを行なっても良い。
また、ＤＬＣ層３を形成する方法（又は装置）としては、例えば、イオン化蒸着法、高周波プラズマ法、アークイオンプレーティング法、ＵＢＭスパッタリング法、プラズマイオン注入法（ＰＢＩＩ＆Ｄ法）などが挙げられる。本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）においてＤＬＣ層３を形成する方法（又は装置）としては特に限定はないが、上述のように、膜の特性として低膜応力、電気絶縁性、高熱伝導性が得られ、かつ、低温プロセスが可能であるＰＢＩＩ＆Ｄ法を用いるのが好ましい。なお、成膜の低温化は、ＧａＮ系電子デバイスの特性変化や裏面加工時に支持基板を貼り合わせる接着剤の変性などの観点で重要である。
［裏面配線形成プロセス］
次に、上述のようにして基本デバイス構造１８の裏面側に形成されたＤＬＣ層３上に、裏面配線（裏面電極）１４を形成する。
【００４１】
まず、図４（Ｃ）に示すように、ビア配線としてのＮｉめっき１７に接続された導電性ＳｉＣ基板１の表面を覆っているＤＬＣ層３をエッチングしてコンタクトホール２７を形成する。
次に、裏面配線１４を構成する配線金属である金（Ａｕ）を電気めっきするために、図４（Ｄ）に示すように、シードメタル２８［ここではＴｉ（１０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）］を例えばスパッタによってウェハ全面に形成した後、Ａｕ（例えば厚さ１μｍ）を電気めっきして、裏面配線１４を構成するＡｕめっきを形成する。ここでは、Ａｕめっき１４は、例えば、５５〜６５℃のＡｕめっき槽で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００４２】
このようにして、ＤＬＣ層３上に裏面配線１４を構成するＡｕめっきが形成される。つまり、接続配線１５を構成する導電性ＳｉＣ基板１に電気的に接続されるように裏面配線１４が形成される。
［仕上げ工程］
最後に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
【００４３】
これにより、図４（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。また、ＤＬＣ層３を用いているため、熱安定性の向上も見込まれる。
【００４４】
さらに、導電性ＳｉＣ基板１を、表面配線１３と裏面配線１４とを接続する接続配線１５の一部として利用しているため、プロセス工程数を削減できるという利点もある。
また、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述のように、一般的な方法によって導電性ＳｉＣ基板１上に作製される窒化物半導体装置（ＧａＮ系電界効果トランジスタ）を加工することによって製造することができるため、一般的な方法によって導電性ＳｉＣ基板１上に作製される窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の半導体積層構造（エピ構造）を変更することなく、そのまま使用することができるという利点もある。
【００４５】
なお、本実施形態では、ソース電極４が設けられている領域に対応する位置の導電性ＳｉＣ基板１を残し、これに接続されるようにビア配線を形成しているが、これに限られるものではない。
［第２実施形態］
次に、第２実施形態にかかる窒化物半導体装置及びその製造方法について、図５，図６を参照しながら説明する。
【００４６】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図５に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む）２とＤＬＣ層（アモルファスカーボン層）３との間の中間層としてアモルファスＳｉＣ層３０が設けられている点が異なる。
つまり、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、図５に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２とＤＬＣ層（アモルファスカーボン層）３との間にアモルファスＳｉＣ層３０を備える。なお、図５では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００４７】
なお、その他の構成は上述の第１実施形態のもの（図１参照）と同一であるため、ここでは説明を省略する。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図６を参照しながら説明する。
まず、基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）１８を作製し、導電性ＳｉＣ基板１をエッチングする工程までは、上述の第１実施形態［図２（Ａ）〜（Ｆ）、図３（Ａ）〜（Ｆ）、図４（Ａ）参照］と同じである。
【００４８】
本実施形態では、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１をエッチングによって除去した後［図４（Ａ）参照］、ＤＬＣ膜（ＤＬＣ層）３を堆積させる前に、密着性を向上させるために、図６（Ａ）に示すように、中間層としてのアモルファスＳｉＣ層３０を、例えばスパッタリング法によってウェハ全面に形成する。
【００４９】
次いで、図６（Ｂ）に示すように、アモルファスＳｉＣ層３０上の表面全体にＤＬＣ膜３を成膜する。なお、ＤＬＣ成膜プロセスは、上述の第１実施形態［図４（Ｂ）参照］と同じである。
次に、図６（Ｃ）に示すように、ビア配線としてのＮｉめっき１７に接続された導電性ＳｉＣ基板１の表面を覆っているＤＬＣ層３及びアモルファスＳｉＣ層３０をエッチングしてコンタクトホール３１を形成する。
【００５０】
そして、図６（Ｄ）に示すように、ＤＬＣ層３上に裏面配線１４を構成するＡｕめっきを形成する。つまり、接続配線１５を構成する導電性ＳｉＣ基板１に電気的に接続されるように裏面配線１４を形成する。なお、裏面配線形成プロセスは、上述の第１実施形態［図４（Ｃ），（Ｄ）参照］と同じである。
最後に、上述の第１実施形態と同様に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
【００５１】
これにより、図６（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板に代えてＤＬＣ層を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
【００５２】
特に、ＤＬＣ層３を形成する前にアモルファスＳｉＣ層３０を形成しているため、ＤＬＣ膜３を堆積させる際の密着性を向上させることができる。
［第３実施形態］
次に、第３実施形態にかかる窒化物半導体装置及びその製造方法について、図７，図８を参照しながら説明する。
【００５３】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図７に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２とＤＬＣ層（アモルファスカーボン層）３との間に半絶縁性ＳｉＣ層４０を備える点が異なる。なお、図７では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００５４】
なお、その他の構成は上述の第１実施形態のもの（図１参照）と同一であるため、ここでは説明を省略する。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図８を参照しながら説明する。
まず、上述の第１実施形態の基本デバイス構造作製プロセスにおいて、図８（Ａ）に示すように、導電性ＳｉＣ基板１上に、半絶縁性ＳｉＣ層４０を形成した後、バッファ層８からｎ−ＧａＮ層１２までの各層を積層させて窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２を形成する。なお、半絶縁性ＳｉＣ層４０及び窒化物半導体積層構造２は、高アスペクト比のエッチングを行なわなくても良い程度の厚さになっている。また、基本デバイス構造作製プロセスのその他の工程は上述の第１実施形態［図２（Ａ）参照］と同じである。
【００５５】
本実施形態では、図８（Ａ）に示すように、導電性ＳｉＣ基板１上に、半絶縁性ＳｉＣ層（例えば厚さ０．５μｍ）４０をエピタキシャル成長させて形成した後、バッファ層８からｎ−ＧａＮ層１２までの各層を積層させて窒化物半導体積層構造２を形成するようにしている。
次いで、上述の第１実施形態の表面配線形成プロセス［図２（Ｂ）〜（Ｆ），図３（Ａ）〜（Ｃ）参照］において、図８（Ｂ）に示すように、窒化物半導体積層構造２を導電性ＳｉＣ基板１との界面までエッチングする際に、半絶縁性ＳｉＣ層４０までをエッチングして除去する。ここでは、レジストが残っている限り、ＧａＮ／ＳｉＣ界面よりも数ミクロン深い領域までエッチングして、半絶縁性ＳｉＣ層４０を完全に除去する。なお、表面配線形成プロセスのその他の工程は上述の第１実施形態［図２（Ｂ）〜（Ｆ），図３（Ａ）〜（Ｃ）参照］と同じである。
【００５６】
次に、上述の第１実施形態の裏面加工プロセス［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］において、図８（Ｃ）に示すように、導電性ＳｉＣ基板１を半絶縁性ＳｉＣ層４０に達するまでドライエッチングして、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。この際、半絶縁性ＳｉＣ層４０も多少エッチングする。これにより、導電性ＳｉＣ基板１が残らないようにオーバーエッチングすることが可能となり、導電性ＳｉＣ基板１が残存することによる寄生容量の増加を防ぐことができる。なお。裏面加工プロセスのその他の工程は上述の第１実施形態［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］と同じである。
【００５７】
なお、本実施形態では、導電性ＳｉＣ基板１を除去した領域の半絶縁性ＳｉＣ層４０の表面上にＤＬＣ層（アモルファスカーボン層）３を形成することになり、半絶縁性ＳｉＣ層４０はＤＬＣ膜３を堆積させる際の密着性が良いため、上述の第２実施形態のように、アモルファスＳｉＣ層を形成する必要がない。
その後、上述の第１実施形態［図４（Ｂ）〜（Ｄ）参照］と同様のプロセスを経て、図８（Ｄ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
【００５８】
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
［第４実施形態］
次に、第４実施形態にかかる窒化物半導体装置及びその製造方法について、図９，１０を参照しながら説明する。
【００５９】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図９に示すように、表面配線と裏面配線とを接続する接続配線（ビア配線を含む）を備えない点が異なり、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置に残される導電性ＳｉＣ基板１の位置が異なる。つまり、本発明は、表面配線と裏面配線とを接続する接続配線（ビア配線を含む）を備えない窒化物半導体装置（ＧａＮ系電界効果トランジスタ）にも適用することができる。
【００６０】
本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、図９に示すように、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２と、窒化物半導体積層構造２の活性領域の下方の領域に窒化物半導体積層構造２の裏面に接するように形成された（ここでは窒化物半導体積層構造２の活性領域となる領域に対応する位置に導電性ＳｉＣ基板１に代えて形成された）ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）３とを備える。そして、窒化物半導体積層構造２の表面上に、ソース電極４、ドレイン電極５、ゲート電極６が形成されており、表面がパッシベーション膜（ここではＳｉＮパッシベーション膜）７で覆われている。なお、図９では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００６１】
本実施形態では、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置に（ここでは活性領域に対応する領域を挟んで両側の位置に；ソース電極及びドレイン電極に対して外側の位置に）導電性ＳｉＣ基板１を残すことで、デバイスの強度が保持されるようにしている。
なお、その他の構成は上述の第１実施形態（図１参照）のものと同一であるため、ここでは説明を省略する。
【００６２】
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図１０を参照しながら説明する。
まず、上述の第１実施形態［図２（Ａ）参照］と同様に、基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）１８を作製する。そして、図示していないが、基本デバイス構造１８の表面上に表面配線１３を形成する。なお、本実施形態では、上述の第１実施形態のビア配線形成工程は行なわない。
【００６３】
次に、上述の第１実施形態の裏面加工プロセス［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］と同様に、基本デバイス構造１８の表面に表面保護膜（図示せず）を塗布し、図１０（Ａ）に示すように、この表面上に裏面加工用の支持基板２３を貼り付け、導電性ＳｉＣ基板１の裏面を研磨して薄くし、メタルマスク２４となるＮｉを電気めっきするためのシードメタル２５［Ｔｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ／Ｎｉ（１００ｎｍ）］を導電性ＳｉＣ基板１の裏面全面に形成する。
【００６４】
次いで、図１０（Ｂ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置にレジスト２６（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３μｍ）を電気めっきする。
次に、レジスト２６を剥離した後、Ｎｉめっき２４のシードメタル２５を例えばイオンミリングによって除去する。
【００６５】
このようにして、メタルマスク２４が形成される。
次に、このようにして形成されたメタルマスク２４を用い、導電性ＳｉＣ基板１をバッファ層８に達するまでドライエッチングして、図１０（Ｃ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。
【００６６】
なお、この導電性ＳｉＣ基板１のエッチングの際に、メタルマスク２４としてのＮｉめっきも同時にエッチングされ、膜厚が減少する［図１０（Ｃ）参照］。
ここで、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１（導電性ＳｉＣ基板１の所望の領域）を除去しているのは、この活性領域に対応する位置に形成されている導電性ＳｉＣ基板１がＧａＮ系電界効果トランジスタの特性に影響を与えるからである。一方、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域（ＧａＮ系電界効果トランジスタの特性に影響を与えない領域）に対応する位置に形成されている導電性ＳｉＣ基板１は残して、デバイスの強度を保持している。
【００６７】
次に、上述の第１実施形態［図４（Ｂ）参照］と同様に、図１０（Ｄ）に示すように、導電性ＳｉＣ基板１を除去した領域のバッファ層８の表面上にＤＬＣ層（アモルファスカーボン層）３を形成する（ＤＬＣ成膜工程；アモルファスカーボン層形成工程）。つまり、例えばプラズマイオン注入・成膜法（Plasma-Based Ion Implantation and Deposition；ＰＢＩＩ＆Ｄ法）によって、ウェハ全面にＤＬＣ層（ＤＬＣ膜）３を形成する。
【００６８】
なお、本実施形態では、上述の第１実施形態の裏面配線形成プロセス［図４（Ｃ），（Ｄ）参照］は行なわない。
最後に、上述の第１実施形態と同様に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
これにより、図１０（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
【００６９】
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
【００７０】
なお、本実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、上述の第２実施形態や第３実施形態の変形例として構成することもできる。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図３】（Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図４】（Ａ）〜（Ｅ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図５】本発明の第２実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図６】（Ａ）〜（Ｅ）は、本発明の第２実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図７】本発明の第３実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図８】（Ａ）〜（Ｄ）は、本発明の第３実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図９】本発明の第４実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図１０】（Ａ）〜（Ｅ）は、本発明の第４実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【符号の説明】
【００７２】
１ 導電性ＳｉＣ基板
２ 窒化物半導体積層構造
３ ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）
４ ソース電極
５ ドレイン電極
６ ゲート電極
７ パッシベーション膜
８ バッファ層
９ ｉ−ＧａＮ電子走行層
１０ ｉ−ＡｌＧａＮ層
１１ ｎ−ＡｌＧａＮ電子供給層
１２ ｎ−ＧａＮ層
１３ 表面配線
１４ 裏面配線
１５ 接続配線
１６ ビアホール
１７ 配線金属（Ｎｉめっき）
１８ 基本デバイス構造
１９ シードメタル
２０ レジスト
２１ シードメタル
２２ レジスト
２３ 支持基板
２４ メタルマスク
２５ シードメタル
２６ レジスト
２７ コンタクトホール
２８ シードメタル
３０ アモルファスＳｉＣ層
３１ コンタクトホール
４０ 半絶縁性ＳｉＣ層
【技術分野】
【０００１】
本発明は、例えばガリウムナイトライド（ＧａＮ；窒化ガリウム）系電界効果トランジスタなどの窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＮはバンドギャップが広いという特徴を有するため、ＧａＮ系半導体装置に高耐圧・高速デバイスとしての応用が期待されている。
現在、例えばＧａＮ−ＨＥＭＴでは、基板としてシリコンカーバイド（ＳｉＣ）を用いた場合に最も良好な出力特性が得られている。これは、ＳｉＣの優れた熱伝導特性によるものである。
【０００３】
例えば、特許文献１では、熱伝導特性に優れ、安価な導電性ＳｉＣ基板を用い、導電性ＳｉＣ基板と窒化物半導体層群との間にＡｌＮ等の絶縁性に優れたＡｌ含有窒化物半導体下地層を設けることで、出力特性及び高周波特性に優れたＧａＮ系半導体装置を実現することが提案されている。
また、例えば特許文献２では、導電性ＳｉＣ基板とＧａＮキャリア走行層との間に高抵抗のＡｌＧａＮバッファ層を設けるとともに、ウェハ表面から導電性ＳｉＣ基板に達するビアホールを形成することで、高周波特性、高出力特性及び大電力特性を持つＧａＮ系半導体装置を実現することが提案されている。
【特許文献１】特開２００２−３５９２５５号公報
【特許文献２】特開２００４−３６３５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記特許文献１及び特許文献２に記載されているように導電性ＳｉＣ基板を用いる場合、ＧａＮ系半導体装置の活性領域の直下に導電性ＳｉＣ基板があるため、絶縁性基板を用いる場合と比較して容量成分が付加されてしまい、高周波特性に悪影響を及ぼしてしまう。
このため、高周波動作ＧａＮ系半導体装置において、寄生容量を低減し、良好な高周波特性が得られるようにすべく、半絶縁性ＳｉＣ基板を用いることが考えられる。
【０００５】
しかしながら、高周波デバイスの基板として使用される半絶縁性ＳｉＣ基板は、絶縁性の制御が困難である等の理由により価格が非常に高い。これは、ＧａＮ−ＨＥＭＴの普及の阻害要因となる可能性がある。
そこで、窒化物半導体装置及びその製造方法において、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるようにしたい。
【課題を解決するための手段】
【０００６】
このため、本窒化物半導体装置は、導電性ＳｉＣ基板上に形成された窒化物半導体積層構造と、窒化物半導体積層構造の活性領域の下方の領域に形成されたアモルファスカーボン層とを備えることを要件とする。
本窒化物半導体装置の製造方法は、導電性ＳｉＣ基板上に窒化物半導体積層構造を形成し、前記窒化物半導体積層構造の活性領域の下方の領域に位置する導電性ＳｉＣ基板を除去し、導電性ＳｉＣ基板を除去した領域にアモルファスカーボン層を形成することを要件とする。
【発明の効果】
【０００７】
したがって、本窒化物半導体装置及びその製造方法によれば、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。
【発明を実施するための最良の形態】
【０００８】
以下、図面により、本実施形態にかかる窒化物半導体装置及びその製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる窒化物半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。
【０００９】
本実施形態にかかる窒化物半導体装置は、例えばガリウムナイトライド（ＧａＮ；窒化ガリウム）系電界効果トランジスタ［ＧａＮ系半導体デバイス；ＧａＮ系電子デバイス；ここではＧａＮ−ＨＥＭＴ（High electron mobility transistor）］であり、例えば図１に示すように、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造２と、窒化物半導体積層構造２の活性領域の下方の領域に窒化物半導体積層構造２の裏面に接するように形成された（ここでは窒化物半導体積層構造２の活性領域となる領域に対応する位置に導電性ＳｉＣ基板１に代えて形成された）ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）３とを備える。そして、窒化物半導体積層構造２の表面上に、ソース電極４、ドレイン電極５、ゲート電極６が形成されており、表面がパッシベーション膜（ここではＳｉＮパッシベーション膜）７で覆われている。
【００１０】
本ＧａＮ系電界効果トランジスタは、図１に示すように、導電性ＳｉＣ基板１を用い、導電性ＳｉＣ基板１上に窒化物半導体積層構造２を形成してＧａＮ系電界効果トランジスタ（ここではＧａＮ−ＨＥＭＴ）を作製後、ＧａＮ系電界効果トランジスタの所望の領域の導電性ＳｉＣ基板１（ここでは活性領域に対応する位置に形成れている導電性ＳｉＣ基板１；窒化物半導体積層構造２の活性領域の下方の領域に位置する導電性ＳｉＣ基板１）を除去した後、ＧａＮ系電界効果トランジスタの裏面側［活性領域を挟んで表面電極（ソース電極、ドレイン電極、ゲート電極）の反対側］が被覆されるように導電性ＳｉＣ基板１を除去した領域にＤＬＣ膜（ＤＬＣ層）３を形成して作製される。なお、具体的な製造方法については後述する。
【００１１】
このように、ＧａＮ系電界効果トランジスタの活性領域に対応する位置の導電性ＳｉＣ基板１はＤＬＣ層３に代えられており、ＤＬＣ層３は絶縁層（絶縁膜）であるため、寄生容量を低減することができ、これにより、良好な高周波特性が得られる。また、ＤＬＣ層３は熱伝導特性も優れているため、ＳｉＣ基板上に作製した場合と同等の熱放射特性が期待でき、これにより、良好な出力特性が得られる。
【００１２】
なお、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）の導電性ＳｉＣ基板１は残されているため、これにより、デバイスの強度は保持される。
本実施形態では、窒化物半導体積層構造２は、図１に示すように、導電性ＳｉＣ基板１上に、バッファ層（核形成層；例えばＡｌＮ層など）８、ｉ−ＧａＮ電子走行層９、ｉ−ＡｌＧａＮ層１０、ｎ−ＡｌＧａＮ電子供給層１１、ｎ−ＧａＮ層１２を順に積層させた構造［バッファ層８上にＧａＮ系半導体層を積層させた構造（ＧａＮ系半導体積層構造）；ＧａＮ−ＨＥＭＴ構造］になっている。なお、ｎ−ＧａＮ層１２は設けなくても良い。また、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む）２はこのような構造に限られるものではない。
【００１３】
ＤＬＣ層３は、結晶構造として、ダイヤモンド結合（ＳＰ３結合）とグラファイト結合（ＳＰ２結合）の両方の結合を有するアモルファス構造を有する。このため、ダイヤモンドとグラファイトの中間の特性を持ち、また、その特性はＳＰ３／ＳＰ２の含有比によって変化する。本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）で必要とする電気絶縁性や高熱伝導性は、ダイヤモンド結合に由来するものであるため、ＳＰ３結合の含有率が５０％以上、好適には７０％以上のＤＬＣ層を用いるのが望ましい。
【００１４】
ところで、ＧａＮ系半導体デバイスの高周波特性を向上させるためには、ソースインダクタンスの低減及び放熱に有効なビア配線構造を形成するのが好ましい。
例えば、絶縁性ＳｉＣ基板を用いる場合、基板裏面側からビアホールエッチングを行ない、ビア内部に配線金属を形成することになる。
しかしながら、ＳｉＣ基板をエッチングする場合、ドライエッチングレートは、面内分布もあり、ビア径によっても変わるため、アスペクト比の高いエッチングの制御は困難である。また、ビア内部に形成される配線金属の膜厚が薄くなったり、配線が断線したりすることがある。
【００１５】
そこで、例えば上記特許文献２では、導電性ＳｉＣ基板を用い、基板にビアホールを設けることなく、ウェハ表面から導電性ＳｉＣ基板に達するまでエッチングするだけで容易にビアホールを形成できるようにしている。
しかしながら、例えば上記特許文献１や上記特許文献２に記載されているように、高周波特性を向上させるために、絶縁性に優れたＡｌ含有窒化物半導体下地層や高抵抗バッファ層を設ける場合、寄生容量を低減し、高周波特性の劣化を確実に抑制するために、下地層やバッファ層の厚さを非常に厚く（例えば２０μｍ程度）することが必要になる。このように下地層やバッファ層の厚さが非常に厚くなっていると、エッチングのアスペクト比が大きくなるため、エッチングの制御が難しい。また、ビアホールの内部に形成する配線金属の膜厚が不均一になったり、断線したりすることもある。
【００１６】
これに対し、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）では、図１に示すように、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に残されている導電性ＳｉＣ基板１によって、表面配線（ここではＡｕめっき）１３と裏面配線（Ａｕめっき）１４とを接続する接続配線１５の一部を構成している。
【００１７】
つまり、本ＧａＮ系電界効果トランジスタでは、図１に示すように、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に導電性ＳｉＣ基板１を残し、窒化物半導体積層構造２の表面側から導電性ＳｉＣ基板１に達するまでビアホールエッチングを行ない、ビアホール１６の内部に配線金属（ここではＮｉめっき）１７を形成することで、表面配線１３と裏面配線１４とが、ビアホール１６の内部に形成された配線金属１７と導電性ＳｉＣ基板１とを介して電気的に接続されるようにしている。なお、図１中、符号１９，２１，２５，２８はシードメタルを示しており、符号２４はメタルマスクとして用いられたＮｉめっきを示している。
【００１８】
これにより、高アスペクト比のエッチングを行なわなくても良くなり、表面配線１３と裏面配線１４とを接続する接続配線１５を容易に形成できるようになる。また、高アスペクト比のビアホールの内部に配線金属を形成する必要がないため、配線金属の膜厚が不均一になったり、断線したりするのを防止できることになる。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図２〜図４を参照しながら説明する。
［基本デバイス構造の作製プロセス］
まず、ＧａＮ系電界効果トランジスタの基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）を、以下のようにして作製する。
【００１９】
図２（Ａ）に示すように、導電性ＳｉＣ基板１上に、例えばＭＯＶＰＥ法（organometallic vapor phase epitaxy；有機金属気相成長法）を用いて、核形成のためのバッファ層８（例えば１００ｎｍ以下）、ｉ−ＧａＮ電子走行層９（例えば３μｍ）、ｉ−ＡｌＧａＮ層１０（例えば５ｎｍ）、ｎ−ＡｌＧａＮ電子供給層１１（例えば３０ｎｍ；Ｓｉドーピング濃度５×１０18ｃｍ-3）、ｎ−ＧａＮ層１２（例えば１０ｎｍ；Ｓｉドーピング濃度５×１０18ｃｍ-3）を順次堆積させて、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２を形成する。なお、ｎ−ＧａＮ層１２は設けなくても良い。また、窒化物半導体積層構造２は、高アスペクト比のエッチングを行なわなくても良い程度の厚さになっている。
【００２０】
次いで、例えばフォトリソグラフィを用いて、ソース電極／ドレイン電極形成予定領域にそれぞれ開口部を有するマスクを設け、例えば塩素系ガスを用いたドライエッチングによって、図２（Ａ）に示すように、ソース電極／ドレイン電極形成予定領域に形成されているｎ−ＧａＮ層１２を除去する。なお、ｎ−ＧａＮ層１２が少し残るようにしても良いし、ｎ−ＡｌＧａＮ電子供給層１１が少し削られるようにしても良い。
【００２１】
次に、例えば蒸着法及びリフトオフ法を用いて、例えばＴｉ／Ａｌを積層させ、さらに窒素雰囲気中にて所望の温度（例えば６００℃）で熱処理を行なって、オーミック接触（オーミックコンタクト）を確立して、図２（Ａ）に示すように、ｎ−ＡｌＧａＮ電子供給層１１上にソース電極４及びドレイン電極５を形成する。
そして、図２（Ａ）に示すように、例えばＰＥＣＶＤ法（Plasma Enhanced chemical vapor deposition；プラズマ化学気相成長法）によって、表面側の全面にパッシベーション膜（ここではＳｉＮパッシベーション膜）７を形成する。
【００２２】
その後、例えばフォトリソグラフィを用いて、ゲート電極形成予定領域に開口部を有するマスクを設け、エッチングによって、ゲート電極形成領域に形成されているパッシベーション膜を除去し、例えば蒸着法及びリフトオフ法を用いて、例えばＮｉ／Ａｕを積層させて、図２（Ａ）に示すように、ｎ−ＧａＮ層１２上にゲート電極６を形成する。
そして、図２（Ａ）に示すように、例えばＰＥＣＶＤ法によって、少なくともゲート電極６を覆うようにパッシベーション膜（ここではＳｉＮパッシベーション膜）７を形成する。
【００２３】
このようにして、図２（Ａ）に示すように、ＧａＮ系電界効果トランジスタの基本デバイス構造１８が作製される。
なお、ＧａＮ系電界効果トランジスタの基本デバイス構造の製造方法はこれに限られるものではない。
［表面配線形成プロセス］
次に、上述のようにして作製した基本デバイス構造に対して、以下のようにして、表面配線１３、及び、表面配線１３と裏面配線１４とを接続するための接続配線１５の一部（表面配線側の部分；ビア配線；導電性ＳｉＣ基板１と表面配線１３とを接続する接続配線）を形成する（表面配線及び接続配線の一部の形成プロセス）。
【００２４】
まず、例えばフォトリソグラフィによって、ビアホール形成予定領域［導電性ＳｉＣ基板１の所望の領域（ここでは窒化物半導体積層構造２の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１）を除去する場合、その所望の領域以外の領域］に開口部を有するレジストパターン（マスクパターン）を、ソース電極（ソース電極パッド）４の表面上に形成されているＳｉＮパッシベーション膜７上にパターニングした後、例えばＳＦ6／ＣＨＦ3ガスを用いてドライエッチングを行なって、図２（Ｂ）に示すように、ビアホール形成予定領域に形成されているＳｉＮパッシベーション膜７を除去する。ここでは、例えば、ＳＦ6／ＣＨＦ3ガスの流量比を２：３０とし、アンテナパワー５００Ｗ／バイアスパワー５０Ｗとし、ＳｉＮのエッチングレートを０．２４μｍ／ｍｉｎとしている。
【００２５】
次いで、レジストを剥離した後、ビアホール形成予定領域に形成されているソース電極４及び窒化物半導体積層構造２を加工して、導電性ＳｉＣ基板１に達するビアホール（コンタクトホール）１６を形成するために、例えば厚さ１０μｍのレジストを用いてパターニングを行なう。
そして、図２（Ｃ）に示すように、ソース電極４を構成する金属（ここではＴｉ／Ａｌ）の一部を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、例えばＴｉ：１５ｎｍ／ｍｉｎ，Ａｌ：２８ｎｍ／ｍｉｎとしている。
【００２６】
次いで、窒化物半導体積層構造２を導電性ＳｉＣ基板１との界面までエッチングする。つまり、図２（Ｃ）に示すように、ｎ−ＡｌＧａＮ層１１、ｉ−ＡｌＧａＮ層１０、ｉ−ＧａＮ層９、バッファ層８を、例えばＩＣＰ（Inductively Coupled Plasma）ドライエッチング装置で、例えばＣｌ2ガスを用いて、ドライエッチングして除去する。ここでは、アンテナパワー１００Ｗ／バイアスパワー２０Ｗとし、ＧａＮのエッチングレートは０．２μｍ／ｍｉｎとしている。これにより、導電性ＳｉＣ基板１に達するビアホール１６が形成される。
【００２７】
次に、レジストを剥離した後、接続配線１５の一部（ビア配線）を構成する配線金属（ビア配線金属）１７であるニッケル（Ｎｉ）を電気めっきするために、図２（Ｄ）に示すように、シードメタル１９［ここではＴｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ）／Ｎｉ（１００ｎｍ）］を例えばスパッタによってウェハ全面に形成する。
次いで、図２（Ｅ）に示すように、接続配線形成予定領域以外の領域にレジスト２０（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３．２μｍ）を電気めっきしてＮｉめっき１７を形成する。ここでは、Ｎｉめっき１７は、例えば、５０〜６０℃の温浴槽中で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００２８】
次に、レジスト２０を剥離した後、図２（Ｆ）に示すように、Ｎｉめっき１７のシードメタル１９を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｃｕ：５３ｎｍ／ｍｉｎ，Ｎｉ：２５ｎｍ／ｍｉｎとしている。
このようにして、ビアホール１６内にビアホール１６を埋め込むようにビア配線を構成するＮｉめっき１７が形成される。このビア配線を構成するＮｉめっき１７はソース電極４に電気的に接続されている。
【００２９】
続いて、表面配線１３を構成する配線金属である金（Ａｕ）を電気めっきするために、図３（Ａ）に示すように、シードメタル２１［ここではＴｉ（１０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）］を例えばスパッタによってウェハ全面に形成する。
そして、図３（Ｂ）に示すように、表面配線形成予定領域以外の領域にレジスト２２（例えば厚さ１μｍ）が残るようにパターニングを行なった後、Ａｕ（例えば厚さ１μｍ）を電気めっきして、表面配線１３を構成するＡｕめっきを形成する。ここでは、Ａｕめっき１３は、例えば、５５〜６５℃のＡｕめっき槽で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００３０】
その後、レジスト２２を剥離した後、図３（Ｃ）に示すように、Ａｕめっき１３のシードメタル２１を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｐｔ：３０ｎｍ／ｍｉｎ，Ａｕ：５０ｎｍ／ｍｉｎとしている。
このようにして、ビア配線を構成するＮｉめっき１７に接続されるように表面配線１３を構成するＡｕめっきが形成される。つまり、表面配線１３、及び、表面配線１３と裏面配線１４とを接続するための接続配線１５の表面配線側の部分（ビア配線；導電性ＳｉＣ基板１と表面配線１３とを接続する接続配線）が形成される。
［裏面加工プロセス］
次に、上述のようにして表面配線１３及び接続配線１５の一部（ビア配線）が形成された基本デバイス構造１８に対して、以下のようにして、導電性ＳｉＣ基板１の所望の領域（ここでは活性領域の直下の領域；窒化物半導体積層構造２の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１）を除去する加工を行なう。ここでは、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に導電性ＳｉＣ基板１が残るように、導電性ＳｉＣ基板１のエッチングを行なう（導電性ＳｉＣ基板のエッチングプロセス；ＳｉＣエッチング工程）。
【００３１】
つまり、まず、上述のようにして表面配線１３及び接続配線１５の一部（ビア配線）が形成された基本デバイス構造１８の表面（デバイス表面）に表面保護膜（図示せず）を塗布し、図３（Ｄ）に示すように、この表面上に裏面加工用の支持基板２３を貼り付ける。なお、支持基板２３の接着にはワックスなどを用いれば良い。また、表面保護膜を形成せずに、デバイス表面にそのまま支持基板２３を貼り付けても良い。
【００３２】
次いで、図３（Ｄ）に示すように、導電性ＳｉＣ基板１の裏面を研磨して、例えば４００μｍの厚さの導電性ＳｉＣ基板１を例えば１００μｍ程度まで薄くする。
次に、図３（Ｅ），（Ｆ）に示すように、導電性ＳｉＣ基板１のエッチングに用いるメタルマスク２４［ここではニッケル（Ｎｉ）めっき］を形成する。
つまり、まず、図３（Ｅ）に示すように、メタルマスク２４となるＮｉを電気めっきするためのシードメタル２５［Ｔｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ／Ｎｉ（１００ｎｍ）］を、例えばスパッタによって導電性ＳｉＣ基板１の裏面全面に形成する。
【００３３】
次いで、図３（Ｆ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置にレジスト２６（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３μｍ）を電気めっきして、メタルマスク２４としてのＮｉめっきを形成する。ここでは、Ｎｉめっき２４は、例えば、５０〜６０℃の温浴槽中で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００３４】
次に、レジスト２６を剥離した後、Ｎｉめっき２４のシードメタル２５を、例えばイオンミリングによって除去する。ここでは、ミリングレートは、Ｔｉ：１５ｎｍ／ｍｉｎ，Ｃｕ：５３ｎｍ／ｍｉｎ，Ｎｉ：２５ｎｍ／ｍｉｎとしている。
このようにして、メタルマスク２４が形成される。
次に、このようにして形成されたメタルマスク２４を用い、例えばＳＦ6／Ｏ2混合ガスを用いて導電性ＳｉＣ基板１をバッファ層８に達するまでドライエッチングして、図４（Ａ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。ここでは、例えば、アンテナパワー９００Ｗ／バイアスパワー１５０Ｗとし、ＳｉＣのエッチングレートを０．７５μｍ／ｍｉｎとしている。
【００３５】
なお、この導電性ＳｉＣ基板１のエッチングの際に、メタルマスク２４としてのＮｉめっきも同時にエッチングされ、膜厚が減少する［図４（Ａ）参照］。
ここで、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去しているのは、この活性領域に対応する位置に形成されている導電性ＳｉＣ基板１がＧａＮ系電界効果トランジスタの特性に影響を与えるからである。一方、ＧａＮ系電界効果トランジスタの活性領域以外の領域（ＧａＮ系電界効果トランジスタの特性に影響を与えない領域）に対応する位置に形成されている導電性ＳｉＣ基板１は残して、デバイスの強度を保持している。
【００３６】
本実施形態では、上述のようにして形成されたビア配線としてのＮｉめっき１７（表面配線１３と裏面配線１４とを接続するための接続配線１５の表面配線側の部分）と、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域に対応する位置（ここではソース電極が設けられている領域に対応する位置；ソース電極の直下の領域）に残されている導電性ＳｉＣ基板１とが電気的に接続されており、後述するように、導電性ＳｉＣ基板１は裏面配線１４に電気的に接続されている。つまり、導電性ＳｉＣ基板１によって、表面配線１３と裏面配線１４とを接続するための接続配線１５の裏面配線側の部分が構成される。
［ＤＬＣ層（アモルファスカーボン層）形成プロセス］
次に、上述のようにしてＧａＮ系電界効果トランジスタの活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去された基本デバイス構造１８に対して、以下のようにして、導電性ＳｉＣ基板１を除去した領域のバッファ層８の表面上にＤＬＣ層（アモルファスカーボン層）３を形成する（ＤＬＣ成膜工程；アモルファスカーボン層形成工程）。
【００３７】
本実施形態では、例えばプラズマイオン注入・成膜法（Plasma-Based Ion Implantation and Deposition；ＰＢＩＩ＆Ｄ法）によって、図４（Ｂ）に示すように、ウェハ全面にＤＬＣ層（ＤＬＣ膜）３を形成する。
ここで、ＰＢＩＩ＆Ｄ装置は、パルスプラズマ生成用のパルスＲＦ電源と、イオン注入用の高電圧パルス電源とを備える。そして、ＰＢＩＩ＆Ｄ法では、Ｃ2Ｈ2やＣ7Ｈ8などのガスを用い、試料に高周波パルスを印加して外形に沿って周囲にプラズマを発生させ、そのプラズマ中又はアフターグロープラズマ中にプラズマイオン注入を行なう。この高周波パルスの印加と高電圧パルスの印加を繰り返し行なうことによって、連続的にイオンの加速注入をしていくのが特徴である。このように堆積中の膜に繰り返しイオン注入を行ない、ヒートスパイク効果を与えることによって応力を低減することが可能となり、数１０μｍ程度の厚膜の形成が可能となる。また、高周波プラズマのｄｕｔｙ比を小さくすることによって低温プロセスも可能となる。
【００３８】
ここでは、高周波（パルス電圧２０ｋＶ，パルス幅１０μｓ）によってＣ2Ｈ2プラズマを励起し、そのプラズマ中に上述のようにして加工された基本デバイス構造１８を浸漬する。
続いて、負の高電圧パルス（パルス電圧−２０ｋＶ，パルス幅５μｓ）を印加して基本デバイス構造１８（試料）の表面（導電性ＳｉＣ基板１の裏面側）にＤＬＣ膜を成膜する。
【００３９】
以後、これを繰り返し、所望の膜厚のＤＬＣ膜３を堆積させる。
ここでは、高電圧パルスのｄｕｔｙを所望の値（好ましくは１０％以下）に調節し、プロセス温度を２００℃以下にしている。
このようにして、図４（Ｂ）に示すように、基本デバイス構造１８の導電性ＳｉＣ基板１を除去した領域、即ち、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置のバッファ層８の表面上に、ＤＬＣ層３が形成される。
【００４０】
なお、ＤＬＣ膜３を堆積させる前に、密着性を向上させるために、ＡｒやＣＨ4などによる表面調整、Ｎ2やＣＨ4などのイオン注入などを行なっても良い。
また、ＤＬＣ層３を形成する方法（又は装置）としては、例えば、イオン化蒸着法、高周波プラズマ法、アークイオンプレーティング法、ＵＢＭスパッタリング法、プラズマイオン注入法（ＰＢＩＩ＆Ｄ法）などが挙げられる。本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）においてＤＬＣ層３を形成する方法（又は装置）としては特に限定はないが、上述のように、膜の特性として低膜応力、電気絶縁性、高熱伝導性が得られ、かつ、低温プロセスが可能であるＰＢＩＩ＆Ｄ法を用いるのが好ましい。なお、成膜の低温化は、ＧａＮ系電子デバイスの特性変化や裏面加工時に支持基板を貼り合わせる接着剤の変性などの観点で重要である。
［裏面配線形成プロセス］
次に、上述のようにして基本デバイス構造１８の裏面側に形成されたＤＬＣ層３上に、裏面配線（裏面電極）１４を形成する。
【００４１】
まず、図４（Ｃ）に示すように、ビア配線としてのＮｉめっき１７に接続された導電性ＳｉＣ基板１の表面を覆っているＤＬＣ層３をエッチングしてコンタクトホール２７を形成する。
次に、裏面配線１４を構成する配線金属である金（Ａｕ）を電気めっきするために、図４（Ｄ）に示すように、シードメタル２８［ここではＴｉ（１０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）］を例えばスパッタによってウェハ全面に形成した後、Ａｕ（例えば厚さ１μｍ）を電気めっきして、裏面配線１４を構成するＡｕめっきを形成する。ここでは、Ａｕめっき１４は、例えば、５５〜６５℃のＡｕめっき槽で行ない、めっきレートは０．５μｍ／ｍｉｎとしている。
【００４２】
このようにして、ＤＬＣ層３上に裏面配線１４を構成するＡｕめっきが形成される。つまり、接続配線１５を構成する導電性ＳｉＣ基板１に電気的に接続されるように裏面配線１４が形成される。
［仕上げ工程］
最後に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
【００４３】
これにより、図４（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。また、ＤＬＣ層３を用いているため、熱安定性の向上も見込まれる。
【００４４】
さらに、導電性ＳｉＣ基板１を、表面配線１３と裏面配線１４とを接続する接続配線１５の一部として利用しているため、プロセス工程数を削減できるという利点もある。
また、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述のように、一般的な方法によって導電性ＳｉＣ基板１上に作製される窒化物半導体装置（ＧａＮ系電界効果トランジスタ）を加工することによって製造することができるため、一般的な方法によって導電性ＳｉＣ基板１上に作製される窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の半導体積層構造（エピ構造）を変更することなく、そのまま使用することができるという利点もある。
【００４５】
なお、本実施形態では、ソース電極４が設けられている領域に対応する位置の導電性ＳｉＣ基板１を残し、これに接続されるようにビア配線を形成しているが、これに限られるものではない。
［第２実施形態］
次に、第２実施形態にかかる窒化物半導体装置及びその製造方法について、図５，図６を参照しながら説明する。
【００４６】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図５に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む）２とＤＬＣ層（アモルファスカーボン層）３との間の中間層としてアモルファスＳｉＣ層３０が設けられている点が異なる。
つまり、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、図５に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２とＤＬＣ層（アモルファスカーボン層）３との間にアモルファスＳｉＣ層３０を備える。なお、図５では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００４７】
なお、その他の構成は上述の第１実施形態のもの（図１参照）と同一であるため、ここでは説明を省略する。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図６を参照しながら説明する。
まず、基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）１８を作製し、導電性ＳｉＣ基板１をエッチングする工程までは、上述の第１実施形態［図２（Ａ）〜（Ｆ）、図３（Ａ）〜（Ｆ）、図４（Ａ）参照］と同じである。
【００４８】
本実施形態では、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１をエッチングによって除去した後［図４（Ａ）参照］、ＤＬＣ膜（ＤＬＣ層）３を堆積させる前に、密着性を向上させるために、図６（Ａ）に示すように、中間層としてのアモルファスＳｉＣ層３０を、例えばスパッタリング法によってウェハ全面に形成する。
【００４９】
次いで、図６（Ｂ）に示すように、アモルファスＳｉＣ層３０上の表面全体にＤＬＣ膜３を成膜する。なお、ＤＬＣ成膜プロセスは、上述の第１実施形態［図４（Ｂ）参照］と同じである。
次に、図６（Ｃ）に示すように、ビア配線としてのＮｉめっき１７に接続された導電性ＳｉＣ基板１の表面を覆っているＤＬＣ層３及びアモルファスＳｉＣ層３０をエッチングしてコンタクトホール３１を形成する。
【００５０】
そして、図６（Ｄ）に示すように、ＤＬＣ層３上に裏面配線１４を構成するＡｕめっきを形成する。つまり、接続配線１５を構成する導電性ＳｉＣ基板１に電気的に接続されるように裏面配線１４を形成する。なお、裏面配線形成プロセスは、上述の第１実施形態［図４（Ｃ），（Ｄ）参照］と同じである。
最後に、上述の第１実施形態と同様に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
【００５１】
これにより、図６（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板に代えてＤＬＣ層を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
【００５２】
特に、ＤＬＣ層３を形成する前にアモルファスＳｉＣ層３０を形成しているため、ＤＬＣ膜３を堆積させる際の密着性を向上させることができる。
［第３実施形態］
次に、第３実施形態にかかる窒化物半導体装置及びその製造方法について、図７，図８を参照しながら説明する。
【００５３】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図７に示すように、窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２とＤＬＣ層（アモルファスカーボン層）３との間に半絶縁性ＳｉＣ層４０を備える点が異なる。なお、図７では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００５４】
なお、その他の構成は上述の第１実施形態のもの（図１参照）と同一であるため、ここでは説明を省略する。
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図８を参照しながら説明する。
まず、上述の第１実施形態の基本デバイス構造作製プロセスにおいて、図８（Ａ）に示すように、導電性ＳｉＣ基板１上に、半絶縁性ＳｉＣ層４０を形成した後、バッファ層８からｎ−ＧａＮ層１２までの各層を積層させて窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２を形成する。なお、半絶縁性ＳｉＣ層４０及び窒化物半導体積層構造２は、高アスペクト比のエッチングを行なわなくても良い程度の厚さになっている。また、基本デバイス構造作製プロセスのその他の工程は上述の第１実施形態［図２（Ａ）参照］と同じである。
【００５５】
本実施形態では、図８（Ａ）に示すように、導電性ＳｉＣ基板１上に、半絶縁性ＳｉＣ層（例えば厚さ０．５μｍ）４０をエピタキシャル成長させて形成した後、バッファ層８からｎ−ＧａＮ層１２までの各層を積層させて窒化物半導体積層構造２を形成するようにしている。
次いで、上述の第１実施形態の表面配線形成プロセス［図２（Ｂ）〜（Ｆ），図３（Ａ）〜（Ｃ）参照］において、図８（Ｂ）に示すように、窒化物半導体積層構造２を導電性ＳｉＣ基板１との界面までエッチングする際に、半絶縁性ＳｉＣ層４０までをエッチングして除去する。ここでは、レジストが残っている限り、ＧａＮ／ＳｉＣ界面よりも数ミクロン深い領域までエッチングして、半絶縁性ＳｉＣ層４０を完全に除去する。なお、表面配線形成プロセスのその他の工程は上述の第１実施形態［図２（Ｂ）〜（Ｆ），図３（Ａ）〜（Ｃ）参照］と同じである。
【００５６】
次に、上述の第１実施形態の裏面加工プロセス［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］において、図８（Ｃ）に示すように、導電性ＳｉＣ基板１を半絶縁性ＳｉＣ層４０に達するまでドライエッチングして、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。この際、半絶縁性ＳｉＣ層４０も多少エッチングする。これにより、導電性ＳｉＣ基板１が残らないようにオーバーエッチングすることが可能となり、導電性ＳｉＣ基板１が残存することによる寄生容量の増加を防ぐことができる。なお。裏面加工プロセスのその他の工程は上述の第１実施形態［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］と同じである。
【００５７】
なお、本実施形態では、導電性ＳｉＣ基板１を除去した領域の半絶縁性ＳｉＣ層４０の表面上にＤＬＣ層（アモルファスカーボン層）３を形成することになり、半絶縁性ＳｉＣ層４０はＤＬＣ膜３を堆積させる際の密着性が良いため、上述の第２実施形態のように、アモルファスＳｉＣ層を形成する必要がない。
その後、上述の第１実施形態［図４（Ｂ）〜（Ｄ）参照］と同様のプロセスを経て、図８（Ｄ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
【００５８】
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
［第４実施形態］
次に、第４実施形態にかかる窒化物半導体装置及びその製造方法について、図９，１０を参照しながら説明する。
【００５９】
本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、上述の第１実施形態のものに対し、図９に示すように、表面配線と裏面配線とを接続する接続配線（ビア配線を含む）を備えない点が異なり、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置に残される導電性ＳｉＣ基板１の位置が異なる。つまり、本発明は、表面配線と裏面配線とを接続する接続配線（ビア配線を含む）を備えない窒化物半導体装置（ＧａＮ系電界効果トランジスタ）にも適用することができる。
【００６０】
本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）は、図９に示すように、導電性ＳｉＣ基板１上に形成された窒化物半導体積層構造（ＧａＮ系半導体積層構造を含む；ＧａＮ−ＨＥＭＴ構造）２と、窒化物半導体積層構造２の活性領域の下方の領域に窒化物半導体積層構造２の裏面に接するように形成された（ここでは窒化物半導体積層構造２の活性領域となる領域に対応する位置に導電性ＳｉＣ基板１に代えて形成された）ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）３とを備える。そして、窒化物半導体積層構造２の表面上に、ソース電極４、ドレイン電極５、ゲート電極６が形成されており、表面がパッシベーション膜（ここではＳｉＮパッシベーション膜）７で覆われている。なお、図９では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００６１】
本実施形態では、ＧａＮ系電界効果トランジスタの活性領域以外の領域に対応する位置に（ここでは活性領域に対応する領域を挟んで両側の位置に；ソース電極及びドレイン電極に対して外側の位置に）導電性ＳｉＣ基板１を残すことで、デバイスの強度が保持されるようにしている。
なお、その他の構成は上述の第１実施形態（図１参照）のものと同一であるため、ここでは説明を省略する。
【００６２】
次に、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法について、図１０を参照しながら説明する。
まず、上述の第１実施形態［図２（Ａ）参照］と同様に、基本デバイス構造（ここではＧａＮ−ＨＥＭＴ構造）１８を作製する。そして、図示していないが、基本デバイス構造１８の表面上に表面配線１３を形成する。なお、本実施形態では、上述の第１実施形態のビア配線形成工程は行なわない。
【００６３】
次に、上述の第１実施形態の裏面加工プロセス［図３（Ｄ）〜（Ｆ），図４（Ａ）参照］と同様に、基本デバイス構造１８の表面に表面保護膜（図示せず）を塗布し、図１０（Ａ）に示すように、この表面上に裏面加工用の支持基板２３を貼り付け、導電性ＳｉＣ基板１の裏面を研磨して薄くし、メタルマスク２４となるＮｉを電気めっきするためのシードメタル２５［Ｔｉ（１０ｎｍ）／Ｃｕ（２００ｎｍ）又はＴｉ（１０ｎｍ／Ｎｉ（１００ｎｍ）］を導電性ＳｉＣ基板１の裏面全面に形成する。
【００６４】
次いで、図１０（Ｂ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置にレジスト２６（例えば厚さ３μｍ）が残るようにパターニングを行なった後、Ｎｉ（例えば厚さ３μｍ）を電気めっきする。
次に、レジスト２６を剥離した後、Ｎｉめっき２４のシードメタル２５を例えばイオンミリングによって除去する。
【００６５】
このようにして、メタルマスク２４が形成される。
次に、このようにして形成されたメタルマスク２４を用い、導電性ＳｉＣ基板１をバッファ層８に達するまでドライエッチングして、図１０（Ｃ）に示すように、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１を除去する。
【００６６】
なお、この導電性ＳｉＣ基板１のエッチングの際に、メタルマスク２４としてのＮｉめっきも同時にエッチングされ、膜厚が減少する［図１０（Ｃ）参照］。
ここで、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域に対応する位置に形成されている導電性ＳｉＣ基板１（導電性ＳｉＣ基板１の所望の領域）を除去しているのは、この活性領域に対応する位置に形成されている導電性ＳｉＣ基板１がＧａＮ系電界効果トランジスタの特性に影響を与えるからである。一方、ＧａＮ系電界効果トランジスタ（基本デバイス構造）の活性領域以外の領域（ＧａＮ系電界効果トランジスタの特性に影響を与えない領域）に対応する位置に形成されている導電性ＳｉＣ基板１は残して、デバイスの強度を保持している。
【００６７】
次に、上述の第１実施形態［図４（Ｂ）参照］と同様に、図１０（Ｄ）に示すように、導電性ＳｉＣ基板１を除去した領域のバッファ層８の表面上にＤＬＣ層（アモルファスカーボン層）３を形成する（ＤＬＣ成膜工程；アモルファスカーボン層形成工程）。つまり、例えばプラズマイオン注入・成膜法（Plasma-Based Ion Implantation and Deposition；ＰＢＩＩ＆Ｄ法）によって、ウェハ全面にＤＬＣ層（ＤＬＣ膜）３を形成する。
【００６８】
なお、本実施形態では、上述の第１実施形態の裏面配線形成プロセス［図４（Ｃ），（Ｄ）参照］は行なわない。
最後に、上述の第１実施形態と同様に、仕上げ工程として、支持基板２３を剥離し、表面保護膜（図示せず）を除去する。
これにより、図１０（Ｅ）に示すように、本窒化物半導体装置（ＧａＮ系電界効果トランジスタ）が完成する。
【００６９】
したがって、本実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）及びその製造方法によれば、上述の第１実施形態と同様に、半絶縁性ＳｉＣ基板と比較して安価に入手することができる導電性ＳｉＣ基板１を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるという利点がある。つまり、安価な導電性ＳｉＣ基板１を用いながら、ＧａＮ系電界効果トランジスタの活性領域に対応する位置に導電性ＳｉＣ基板１に代えてＤＬＣ層３を形成することで、良好な出力特性を有し、高周波動作するデバイスを実現することが可能となる。
【００７０】
なお、本実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、上述の第２実施形態や第３実施形態の変形例として構成することもできる。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図２】（Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図３】（Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図４】（Ａ）〜（Ｅ）は、本発明の第１実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図５】本発明の第２実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図６】（Ａ）〜（Ｅ）は、本発明の第２実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図７】本発明の第３実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図８】（Ａ）〜（Ｄ）は、本発明の第３実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【図９】本発明の第４実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の構成を示す模式的断面図である。
【図１０】（Ａ）〜（Ｅ）は、本発明の第４実施形態にかかる窒化物半導体装置（ＧａＮ系電界効果トランジスタ）の製造方法を説明するための模式的断面図である。
【符号の説明】
【００７２】
１ 導電性ＳｉＣ基板
２ 窒化物半導体積層構造
３ ダイヤモンドライクカーボン層（ＤＬＣ層；アモルファスカーボン層）
４ ソース電極
５ ドレイン電極
６ ゲート電極
７ パッシベーション膜
８ バッファ層
９ ｉ−ＧａＮ電子走行層
１０ ｉ−ＡｌＧａＮ層
１１ ｎ−ＡｌＧａＮ電子供給層
１２ ｎ−ＧａＮ層
１３ 表面配線
１４ 裏面配線
１５ 接続配線
１６ ビアホール
１７ 配線金属（Ｎｉめっき）
１８ 基本デバイス構造
１９ シードメタル
２０ レジスト
２１ シードメタル
２２ レジスト
２３ 支持基板
２４ メタルマスク
２５ シードメタル
２６ レジスト
２７ コンタクトホール
２８ シードメタル
３０ アモルファスＳｉＣ層
３１ コンタクトホール
４０ 半絶縁性ＳｉＣ層
【特許請求の範囲】
【請求項１】
導電性ＳｉＣ基板上に形成された窒化物半導体積層構造と、
前記窒化物半導体積層構造の活性領域の下方の領域に形成されたアモルファスカーボン層とを備えることを特徴とする窒化物半導体装置。
【請求項２】
前記導電性ＳｉＣ基板は、表面配線と裏面配線とを接続する接続配線の一部を構成することを特徴とする、請求項１記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体積層構造と前記アモルファスカーボン層との間に、アモルファスＳｉＣ層を備えることを特徴とする、請求項１又は２記載の窒化物半導体装置。
【請求項４】
前記窒化物半導体積層構造と前記アモルファスカーボン層との間に、半絶縁性ＳｉＣ層を備えることを特徴とする、請求項１又は２記載の窒化物半導体装置。
【請求項５】
前記アモルファスカーボン層は、ダイヤモンドライクカーボン層であることを特徴とする、請求項１〜４のいずれか１項に記載の窒化物半導体装置。
【請求項６】
導電性ＳｉＣ基板上に窒化物半導体積層構造を形成し、
前記窒化物半導体積層構造の活性領域の下方の領域に位置する前記導電性ＳｉＣ基板を除去し、
前記導電性ＳｉＣ基板を除去した領域にアモルファスカーボン層を形成することを特徴とする窒化物半導体装置の製造方法。
【請求項１】
導電性ＳｉＣ基板上に形成された窒化物半導体積層構造と、
前記窒化物半導体積層構造の活性領域の下方の領域に形成されたアモルファスカーボン層とを備えることを特徴とする窒化物半導体装置。
【請求項２】
前記導電性ＳｉＣ基板は、表面配線と裏面配線とを接続する接続配線の一部を構成することを特徴とする、請求項１記載の窒化物半導体装置。
【請求項３】
前記窒化物半導体積層構造と前記アモルファスカーボン層との間に、アモルファスＳｉＣ層を備えることを特徴とする、請求項１又は２記載の窒化物半導体装置。
【請求項４】
前記窒化物半導体積層構造と前記アモルファスカーボン層との間に、半絶縁性ＳｉＣ層を備えることを特徴とする、請求項１又は２記載の窒化物半導体装置。
【請求項５】
前記アモルファスカーボン層は、ダイヤモンドライクカーボン層であることを特徴とする、請求項１〜４のいずれか１項に記載の窒化物半導体装置。
【請求項６】
導電性ＳｉＣ基板上に窒化物半導体積層構造を形成し、
前記窒化物半導体積層構造の活性領域の下方の領域に位置する前記導電性ＳｉＣ基板を除去し、
前記導電性ＳｉＣ基板を除去した領域にアモルファスカーボン層を形成することを特徴とする窒化物半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−１６４３０１（Ｐ２００９−１６４３０１Ａ）
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願番号】特願２００７−３４１１７７（Ｐ２００７−３４１１７７）
【出願日】平成１９年１２月２８日（２００７．１２．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１９年度、総務省、「無線アクセス用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「高出力ＧａＮ系ＨＥＭＴの超高周波化技術」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願日】平成１９年１２月２８日（２００７．１２．２８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１９年度、総務省、「無線アクセス用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「高出力ＧａＮ系ＨＥＭＴの超高周波化技術」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]