トランジスタを有する表示装置の作製方法

【課題】安定した電気的特性を有するトランジスタを用いて安定した動作を行う表示装置を提供することを課題とする。
【解決手段】酸化物半導体層をチャネル形成領域とするトランジスタを適用して表示装置を作製するに際し、少なくとも駆動回路に適用するトランジスタの上に更なるゲート電極を配する。酸化物半導体層をチャネル形成領域とするトランジスタを作製するに際しては、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行い、上下に接して設けられるゲート絶縁層及び保護絶縁層と酸化物半導体層の界面に存在する水分などの不純物を低減する。

【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタで構成された回路を有する表示装置の作製方法に関する。
【背景技術】
【０００２】
金属酸化物は多様に存在し、様々な用途に用いられている。金属酸化物として、酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有する導電性材料として用いられている。
【０００３】
金属酸化物には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが既に知られている（例えば、特許文献１乃至特許文献４、および非特許文献１を参照）。
【０００４】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍ：自然数）は、Ｉｎ、ＧａおよびＺｎを有する多元系酸化物半導体として知られている（非特許文献２乃至非特許文献４を参照）。
【０００５】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体層をトランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５および非特許文献６を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００７】
【非特許文献１】Ｍ．Ｗ．Ｐｒｉｎｓ，Ｋ．Ｏ．Ｇｒｏｓｓｅ−Ｈｏｌｚ，Ｇ．Ｍｕｌｌｅｒ，Ｊ．Ｆ．Ｍ．Ｃｉｌｌｅｓｓｅｎ，Ｊ．Ｂ．Ｇｉｅｓｂｅｒｓ，Ｒ．Ｐ．Ｗｅｅｎｉｎｇ，ａｎｄＲ．Ｍ．Ｗｏｌｆ、「Ａｆｅｒｒｏｅｌｅｃｔｒｉｃｔｒａｎｓｐａｒｅｎｔｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、１７Ｊｕｎｅ１９９６、Ｖｏｌ．６８ｐ．３６５０−３６５２
【非特許文献２】Ｍ．Ｎａｋａｍｕｒａ，Ｎ．Ｋｉｍｉｚｕｋａ，ａｎｄＴ．Ｍｏｈｒｉ、「ＴｈｅＰｈａｓｅＲｅｌａｔｉｏｎｓｉｎｔｈｅＩｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯＳｙｓｔｅｍａｔ１３５０℃」、Ｊ．ＳｏｌｉｄＳｔａｔｅＣｈｅｍ．、１９９１、Ｖｏｌ．９３，ｐ．２９８−３１５
【非特許文献３】Ｎ．Ｋｉｍｉｚｕｋａ，Ｍ．Ｉｓｏｂｅ，ａｎｄＭ．Ｎａｋａｍｕｒａ、「ＳｙｎｔｈｅｓｅｓａｎｄＳｉｎｇｌｅ−ＣｒｙｓｔａｌＤａｔａｏｆＨｏｍｏｌｏｇｏｕｓＣｏｍｐｏｕｎｄｓ，Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，ａｎｄ５），ＩｎＧａＯ３（ＺｎＯ）３，ａｎｄＧａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，ａｎｄ１６）ｉｎｔｈｅＩｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯＳｙｓｔｅｍ」、Ｊ．ＳｏｌｉｄＳｔａｔｅＣｈｅｍ．、１９９５、Ｖｏｌ．１１６，ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ｋ．Ｕｅｄａ，Ｔ．Ｋａｍｉｙａ，Ｍ．Ｈｉｒａｎｏ，ａｎｄＨ．Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒｆａｂｒｉｃａｔｅｄｉｎｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅｔｒａｎｓｐａｒｅｎｔｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ａ．Ｔａｋａｇｉ，Ｔ．Ｋａｍｉｙａ，Ｍ．Ｈｉｒａｎｏ，ａｎｄＨ．Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅｆａｂｒｉｃａｔｉｏｎｏｆｔｒａｎｓｐａｒｅｎｔｆｌｅｘｉｂｌｅｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒｓｕｓｉｎｇａｍｏｒｐｈｏｕｓｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、電気的特性が良好であり且つ信頼性の高いトランジスタとその作製方法を提供し、これを適用した、表示品質が良好であり且つ信頼性の高い表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、酸化物半導体層を有するトランジスタが設けられた表示装置であって、該表示装置のアクティブマトリクス基板は、画素部と駆動回路部を有し、少なくとも該駆動回路部では、バックチャネル部と重畳する位置に更なるゲート電極が設けられており、該トランジスタの作製に際して、酸化物半導体層には加熱処理が行われ、該加熱処理により、脱水化または脱水素化されることを特徴とする。更には、該加熱処理後に該酸化物半導体層を覆って酸素を含む絶縁性無機材料により保護絶縁層が形成される。該加熱処理によりキャリア濃度も変化する。
【発明の効果】
【００１０】
電気的特性が良好なトランジスタを作製し、特に、長期間の使用に際しても、しきい値電圧がシフトしにくく、信頼性の高いトランジスタを作製することができ、このようなトランジスタを少なくとも駆動回路部に適用することで、表示装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一態様であるトランジスタを説明する図。
【図２】本発明の一態様であるトランジスタを説明する図。
【図３】本発明に適用できる電気炉を説明する図。
【図４】本発明の一態様であるトランジスタを説明する図。
【図５】本発明の一態様であるトランジスタを説明する図。
【図６】本発明の一態様であるトランジスタを説明する図。
【図７】本発明の一態様であるトランジスタを説明する図。
【図８】本発明の一態様であるトランジスタを説明する図。
【図９】本発明の一態様であるトランジスタを説明する図。
【図１０】本発明の一態様であるトランジスタを説明する図。
【図１１】本発明の一態様である表示装置を説明する図。
【図１２】本発明の一態様である表示装置を説明する図。
【図１３】本発明の一態様である表示装置を説明する図。
【図１４】本発明の一態様である表示装置を説明する図。
【図１５】本発明の一態様である表示装置を説明する図。
【図１６】本発明の一態様である表示装置を説明する図。
【図１７】本発明の一態様である表示装置を説明する図。
【図１８】本発明の一態様である表示装置を説明する図。
【図１９】本発明の一態様である表示装置を説明する図。
【図２０】本発明の一態様である表示装置を説明する図。
【図２１】本発明の一態様である表示装置を説明する図。
【図２２】本発明の一態様である表示装置を説明する図。
【図２３】本発明の一態様である表示装置を説明する図。
【図２４】本発明の一態様である表示装置を説明する図。
【図２５】本発明の一態様である表示装置を説明する図。
【図２６】本発明の一態様である電子機器を説明する図。
【図２７】本発明の一態様である電子機器を説明する図。
【図２８】本発明の一態様である電子機器を説明する図。
【図２９】実施例１を説明する図。
【図３０】実施例１を説明する図。
【図３１】実施例１を説明する図。
【図３２】実施例１を説明する図。
【図３３】実施例２を説明する図。
【図３４】実施例２を説明する図。
【図３５】実施例２を説明する図。
【図３６】実施例２を説明する図。
【図３７】実施例２を説明する図。
【図３８】実施例２を説明する図。
【図３９】実施例２を説明する図。
【図４０】実施例２を説明する図。
【図４１】実施例２を説明する図。
【図４２】実施例３を説明する図。
【図４３】実施例３を説明する図。
【発明を実施するための形態】
【００１２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１３】
なお、以下の実施の形態１乃至実施の形態４は、本発明の一態様である表示装置の少なくとも駆動回路部に設けられるトランジスタについて説明する。
【００１４】
（実施の形態１）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタおよびその作製方法について説明する。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態のトランジスタを適用する。
【００１５】
図１（Ａ）乃至図１（Ｃ）は、本発明の一態様に適用できるトランジスタの断面図を示す。
【００１６】
トランジスタ４７１は、ボトムゲート型のトランジスタであって、基板４００上に設けられた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５と、を有する。更には、酸化物半導体層４０３の一部に接してこれらを覆う第１の保護絶縁層４０７と、第１の保護絶縁層４０７上に設けられ、酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている。なお、第１の保護絶縁層４０７は、第２のゲート絶縁層と呼ぶこともできる。
【００１７】
チャネル形成領域を含む酸化物半導体層４０３の材料としては、半導体特性を有する酸化物材料を用いればよい。例えば、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体を用いることができ、特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いることが好ましい。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、ＭｎおよびＣｏから選ばれた一の金属元素または複数の金属元素を表す。例えば、ＭがＧａの場合には、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記した金属元素が含まれる場合がある。
【００１８】
なお、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、Ｆｅ、Ｎｉ、その他の遷移金属元素または該遷移金属の酸化物が含まれていてもよい。
【００１９】
なお、ＩｎＭＯ_３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のうち、Ｍとして少なくともＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、該薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００２０】
または、酸化物半導体層４０３に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。
【００２１】
なお、上記酸化物半導体に酸化シリコンを含ませてもよい。
【００２２】
酸化物半導体層４０３の形成では、少なくとも酸化物半導体膜を形成した後に、不純物である水分（Ｈ_２Ｏ）などを低減する加熱処理（脱水化または脱水素化のための加熱処理）をして低抵抗化（キャリア濃度が高まり、好ましくは１×１０^１８／ｃｍ^３以上となる）させ、該酸化物半導体膜（または加工された酸化物半導体層）に接して第１の保護絶縁層４０７を形成することにより、高抵抗化（キャリア濃度が低まる、好ましくは１×１０^１８／ｃｍ^３未満、さらに好ましくは１×１０^１４／ｃｍ^３以下）させてチャネル形成領域として用いることができる酸化物半導体層を形成することができる。
【００２３】
さらに、脱水化または脱水素化のための加熱処理によって水分などの不純物を脱離させる過程を経た後、不活性雰囲気下で徐冷（徐々に冷却）を行うことが好ましい。脱水化または脱水素化のための加熱処理および徐冷を行った後、酸化物半導体層に接して絶縁性酸化膜の形成などを行って酸化物半導体層のキャリア濃度を低減させることで、トランジスタ４７１の信頼性を向上させることができる。
【００２４】
更には、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、および上下に接して設けられる層と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、および第１の保護絶縁層４０７と酸化物半導体層４０３の界面に存在する水分などの不純物を低減する。
【００２５】
酸化物半導体層４０３は、少なくとも無機絶縁膜と接する領域が高抵抗化酸化物半導体領域であり、該高抵抗化酸化物半導体領域をチャネル形成領域として用いることができる。
【００２６】
なお、酸化物半導体層４０３に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、非晶質であっても、微結晶を含んでいても、多結晶であってもよい。または、「Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜」と表記しているが、これに限定されず単結晶であってもよい。
【００２７】
高抵抗化酸化物半導体領域をチャネル形成領域として用いることによって、トランジスタの電気的特性は安定し、オフ電流の増加などを防止することができる。
【００２８】
そして、酸化物半導体層４０３と接するソース電極およびドレイン電極層４０５を形成する材料は、酸素親和性の高い金属を含有する材料が好ましい。酸素親和性の高い金属を含有する材料としては、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いることが好ましい。
【００２９】
酸化物半導体層４０３と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸化物半導体層４０３から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加し、低抵抗な領域が形成される。該低抵抗な領域は界面を有する膜状であってもよい。
【００３０】
このように、トランジスタのコンタクト抵抗を低くし、オン電流を大きくすることができる。
【００３１】
図２（Ａ）乃至図２（Ｄ）にトランジスタ４７１の作製工程の断面図を示す。
【００３２】
まず、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成する。絶縁表面を有する基板４００は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる。）、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板などを用いることができる。絶縁表面を有する基板４００がマザーガラスの場合には、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などの大きさのものを用いることができる。
【００３３】
または、後に参照する図１（Ｃ）と同様に、下地絶縁層を基板４００と第１のゲート電極層４０１の間に形成してもよい。下地絶縁層は、基板４００からの不純物元素（ナトリウムなど）の拡散を防止することができる絶縁膜により形成すればよく、例えば窒化シリコン、酸化シリコン、窒化酸化シリコン若しくは酸化窒化シリコンから選ばれた一または複数の膜により積層して形成することができる。
【００３４】
第１のゲート電極層４０１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム若しくはスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用いて、単層で、または積層して形成することができる。
【００３５】
例えば、第１のゲート電極層４０１を２層の積層構造とする場合には、アルミニウム層上にモリブデン層が積層された２層構造、または銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、または窒化チタン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造とする場合には、タングステン層若しくは窒化タングステン層と、アルミニウムとシリコンの合金層若しくはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層と、を積層した３層構造とすることが好ましい。
【００３６】
第１のゲート電極層４０１は、導電膜を基板４００の全面に形成した後、フォトリソグラフィ工程を行って該導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去することで形成する。第１のゲート電極層４０１は、配線および電極（第１のゲート電極層４０１を含むゲート配線、容量配線、および端子電極など）を構成する。
【００３７】
次いで、第１のゲート電極層４０１上にゲート絶縁層４０２を形成する。
【００３８】
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法などを用いて、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを単層で、または積層して形成することができる。例えば、原料ガスとして、ＳｉＨ_４と、酸素および窒素のいずれか一方または双方と、を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。または、酸素と窒素に代えて、一酸化二窒素などを用いてもよい。
【００３９】
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【００４０】
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させて逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミなどを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加してプラズマを発生させ、該プラズマに被処理物（例えば、基板）を曝して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素またはヘリウムなどを用いてもよい。または、アルゴン雰囲気に酸素、若しくは一酸化二窒素などを加えた雰囲気で行ってもよい。または、アルゴン雰囲気に塩素若しくは四フッ化メタンなどを加えた雰囲気で行ってもよい。
【００４１】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物をターゲットとして用いてスパッタリング法により形成する。酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）および酸素雰囲気下においてスパッタリング法により形成することができる。
【００４２】
なお、ゲート絶縁層４０２と酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。ゲート絶縁層４０２と酸化物半導体膜を大気に触れさせることなく連続的に形成することで、ゲート絶縁層４０２と酸化物半導体膜の界面が、大気成分や大気中に浮遊する不純物（水やハイドロカーボンなど）に汚染されることなく形成されるので、トランジスタの特性のばらつきを低減することができる。
【００４３】
次に、酸化物半導体膜をフォトリソグラフィ工程により加工して、島状の第１の酸化物半導体層４３０を形成する（図２（Ａ）を参照）。
【００４４】
第１の酸化物半導体層４３０に対して、不活性ガス（窒素、またはヘリウム、ネオン、アルゴンなどの希ガス）雰囲気下或いは減圧下において加熱処理を行った後、不活性雰囲気下で徐冷を行って第２の酸化物半導体層４３１を形成する（図２（Ｂ）を参照）。第１の酸化物半導体層４３０に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体層４３０に含まれる水素および水などの不純物を除去し、第２の酸化物半導体層４３１が形成される。
【００４５】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水または水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち、不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００４６】
なお、加熱処理には、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）法、またはランプ光を用いるＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）法などの瞬間加熱する方法などを用いることができる。
【００４７】
ここで、第１の酸化物半導体層４３０の加熱処理に電気炉を用いる場合について、図３を用いて説明する。
【００４８】
図３は、電気炉６０１の概略図である。電気炉６０１は、チャンバー６０２を有し、チャンバー６０２の外側にはチャンバー６０２を加熱するヒーター６０３が設けられている。チャンバー６０２内には、基板６０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を搬入または搬出する。チャンバー６０２にはガス供給手段６０６および排気手段６０７が接続されている。ガス供給手段６０６からは、チャンバー６０２にガスが導入される。そして、排気手段６０７により、チャンバー６０２内を排気し、またはチャンバー６０２内を減圧する。なお、電気炉６０１は、０．１℃／分以上２０℃／分以下で昇温でき、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好ましい。
【００４９】
ガス供給手段６０６は、ガス供給源６１１と、圧力調整弁６１２と、マスフローコントローラ６１４と、ストップバルブ６１５と、を有する。本実施の形態では、図３に示されるように、ガス供給源６１１とチャンバー６０２の間に精製器６１３を設けることが好ましい。精製器６１３を設けることで、ガス供給源６１１からチャンバー６０２内に導入されるガスに含まれる、水または水素などの不純物を除去することが可能であり、チャンバー６０２内への水または水素などの侵入を防ぐことができる。
【００５０】
本実施の形態では、ガス供給源６１１から、窒素または希ガスをチャンバー６０２に導入し、チャンバー６０２内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下に加熱されたチャンバー６０２において、基板６０４（図１における基板４００）上に形成された第１の酸化物半導体層４３０を加熱することで、第１の酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００５１】
または、排気手段６０７によって減圧下で２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下に加熱されたチャンバー６０２において、基板６０４（図１における基板４００）上に形成された第１の酸化物半導体層４３０を加熱することで、第１の酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
【００５２】
次に、ヒーター６０３をオフし、チャンバー６０２を徐冷（徐々に冷却）する。第１の酸化物半導体層４３０は、不活性ガス雰囲気下或いは減圧下における加熱処理と徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０^１８／ｃｍ^３以上）され、第２の酸化物半導体層４３１とすることができる。
【００５３】
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めることができる。
【００５４】
なお、減圧下で加熱処理を行った場合には、加熱後に不活性ガスをチャンバー６０２内に導入して大気圧として冷却すればよい。
【００５５】
なお、加熱装置のチャンバー６０２内の基板６０４を３００℃程度まで冷却した後、基板６０４を室温の雰囲気下に移動してもよい。この結果、基板６０４の冷却時間を短縮することができる。
【００５６】
なお、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行うこともできる。例えば、窒素または希ガスが充填され、且つ２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下に加熱された第１のチャンバーにおいて、基板６０４（図１における基板４００）上の第１の酸化物半導体層４３０を加熱する。次に、窒素または希ガスが導入された搬送室を経て、窒素または希ガスが充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却する。加熱処理と冷却処理を異なるチャンバーで行うことで、スループットを向上させることができる。
【００５７】
なお、不活性ガス雰囲気下或いは減圧下における第１の酸化物半導体層４３０に対する加熱処理は、島状の第１の酸化物半導体層４３０に加工する前の酸化物半導体膜に対して行ってもよい。その場合には、不活性ガス雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に室温以上１００℃未満まで徐冷を行い、加熱装置から基板６０４（図１における基板４００）を取り出し、フォトリソグラフィ工程を行う。
【００５８】
なお、不活性ガス雰囲気下或いは減圧下の加熱処理後の第１の酸化物半導体層４３０の状態は、非晶質であることが好ましいが、一部が結晶化されていてもよい。
【００５９】
次いで、ゲート絶縁層４０２、第２の酸化物半導体層４３１上に導電膜を形成する。
【００６０】
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属元素を組み合わせた合金などが挙げられる。
【００６１】
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える程度の耐熱性を有する導電膜を用いる。例えば、該導電膜をアルミニウムのみで形成すると、耐熱性が劣り、また腐蝕しやすいなどの問題があるので耐熱性導電性材料と組み合わせて形成するとよい。アルミニウムと組み合わせる耐熱性導電性材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素、または上述した金属元素を主成分とする合金、上述した元素を組み合わせた合金、または上述した元素を主成分とする窒化物などが挙げられる。
【００６２】
第２の酸化物半導体層４３１と該導電膜をエッチングし、第３の酸化物半導体層４３２、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５ｂ）を形成する（図２（Ｃ）を参照）。なお、第３の酸化物半導体層４３２は一部（バックチャネル部）がエッチングされており、溝部（凹部）を有する。
【００６３】
次に、第３の酸化物半導体層４３２に接して第１の保護絶縁層４０７を形成する。第１の保護絶縁層４０７は、水分、水素イオンおよびＯＨ⁻などが低減され（すなわち、これらを含まず、または含む場合であってもほとんど含まない。）、これらの外部からの侵入をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを用いるとよい。
【００６４】
本実施の形態では、第１の保護絶縁層４０７としてスパッタリング法を用いて厚さ３００ｎｍの酸化シリコン膜を形成する。酸化シリコン膜の形成時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットとして酸化シリコンターゲットを用いてもシリコンターゲットを用いてもよい。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリングを行うことで、酸化シリコン膜を形成することができる。
【００６５】
第３の酸化物半導体層４３２に接して、スパッタリング法またはプラズマＣＶＤ法などにより第１の保護絶縁層４０７として酸化シリコン膜を形成すると、低抵抗化された第３の酸化物半導体層４３２における少なくとも第１の保護絶縁層４０７と接する領域を高抵抗化（キャリア濃度が低下、好ましくは１×１０^１８／ｃｍ^３未満）し、高抵抗化酸化物半導体領域を形成することができる。
【００６６】
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷および絶縁性酸化物の形成などによって第３の酸化物半導体層４３２のキャリア濃度を増減させることが重要である。第３の酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３となる。（図２（Ｄ）を参照）。
【００６７】
次いで、第１の保護絶縁層４０７上に導電膜を形成した後、フォトリソグラフィ工程を行い、該導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去して第２のゲート電極層４０９（同一の層により形成される配線などを含む）を形成する。第２のゲート電極層４０９を所望の上面形状とするため選択的にエッチングする際に、第１の保護絶縁層４０７はエッチングストッパーとして機能する。
【００６８】
なお、第２のゲート電極層４０９が第１のゲート電極層４０１と接続される場合には、第２のゲート電極層４０９となる導電膜を形成する前に第１の保護絶縁層４０７の所定の箇所に、第１のゲート電極層４０１を露出させるように開口部を形成しておく。
【００６９】
第１の保護絶縁層４０７上に形成する導電膜としては、金属材料（アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属元素の一若しくは複数、または上述した金属元素を主成分とする合金）を用いることができる。これらを用いた膜は十分な厚さで形成することで遮光性を有するため、酸化物半導体層４０３を遮光することができる。
【００７０】
図１（Ａ）において、第２のゲート電極層４０９の幅は、第１のゲート電極層４０１の幅よりも広く、酸化物半導体層４０３の幅よりも広い。図１（Ａ）に示すように、第２のゲート電極層４０９の幅を酸化物半導体層４０３の幅よりも広くし、第２のゲート電極層４０９が酸化物半導体層４０３の上面を覆う形状とすることで、酸化物半導体層４０３を遮光することができる。酸化物半導体層４０３の薄い領域は、ソース電極およびドレイン電極層４０５で覆われていないため、光が照射されることによりトランジスタ４７１の電気的特性に影響を及ぼすおそれがある。例えば、スパッタリング法で形成したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は波長４５０ｎｍ以下の光に感度を有するため、酸化物半導体層４０３にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる場合には、特に波長４５０ｎｍ以下の光を遮光することができるように第２のゲート電極層４０９を設けるとよい。
【００７１】
なお、ここで、窒素雰囲気下または大気雰囲気下（大気中）においてトランジスタ４７１に加熱処理を行ってもよい。ここで行う加熱処理は、好ましくは温度３００℃以下で行い、第１の保護絶縁層４０７となる絶縁膜を形成した後であればいつでもよい。例えば、ここで行う加熱処理として、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。加熱処理を行うと、トランジスタ４７１の電気的特性のばらつきを少なくすることができる。
【００７２】
以上の工程を経ることによって図１（Ａ）に示すトランジスタ４７１を形成することができる。
【００７３】
なお、本実施の形態にて用いるトランジスタは、図１（Ａ）に示す形態に限定されない。図１（Ｂ）に示すように、第２のゲート電極層４０９Ｂの下に平坦化層（例えば樹脂層）を設けてもよい。図１（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と第２のゲート電極層４０９Ｂの間に樹脂層４０８を形成した形態を示す。第２のゲート電極層４０９Ｂの下に樹脂層を設けると、これより下の構造物により生じる凹凸を緩和し、第２のゲート電極層４０９Ｂの被形成面を平坦にすることができる。なお、樹脂層に限定されず、上面が平坦となる他の方法（スピンコーティング法またはリフロー法など）を用いてもよい。
【００７４】
なお、図１（Ｂ）では、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
【００７５】
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層４０５と、厚さの薄い領域を有する酸化物半導体層４０３と、を覆う。樹脂層４０８は、例えば、０．５μｍ〜３μｍの厚さを有する感光性または非感光性の有機材料を用いることができる。樹脂層４０８に用いることができる感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げることができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
【００７６】
樹脂層４０８を設けることで、トランジスタ４７１Ｂの構造により生じる凹凸を緩和し、平坦にすることができる。
【００７７】
図１（Ｃ）は、トランジスタが設けられた基板４００と第１のゲート電極層４０１Ｃの間に下地絶縁層４１０が設けられ、第１のゲート電極層４０１Ｃの幅と第２のゲート電極層４０９Ｃの幅の間の関係が図１（Ａ）と異なる形態を示す。
【００７８】
なお、図１（Ｃ）では、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
【００７９】
下地絶縁層４１０は、厚さ５０ｎｍ〜２００ｎｍの酸化窒化シリコン、窒化酸化シリコン、または窒化シリコンなどにより形成することができ、基板４００としてガラスを用いた場合のガラス基板からの不純物元素（例えばナトリウムなど）がトランジスタ４７１Ｃへと拡散し、特に、このような不純物元素の酸化物半導体層４０３への侵入をブロックすることができる。更には、下地絶縁層４１０により、第１のゲート電極層４０１Ｃの形成時のエッチング工程で基板４００がエッチングされることを防止することができる。
【００８０】
なお、トランジスタ４７１Ｃは、トランジスタ４７１またはトランジスタ４７１Ｂと比べて、第１のゲート電極層４０１Ｃの幅および第２のゲート電極層４０９Ｃの幅が異なる。図１（Ｃ）に示すトランジスタ４７１Ｃの第１のゲート電極層４０１Ｃのチャネル長方向の長さは、酸化物半導体層４０３のチャネル長方向の長さよりも大きい。一方で、トランジスタ４７１Ｃの第２のゲート電極層４０９Ｃのチャネル長方向の長さは、酸化物半導体層４０３のチャネル長方向の長さよりも小さい。図１（Ｃ）に示すように、少なくとも第２のゲート電極層４０９Ｃのチャネル長方向の長さは、酸化物半導体層４０３の薄い領域（第１の保護絶縁層４０７と接触している領域）の長さ以上として重なる位置に配置すればよく、第２のゲート電極層４０９Ｃの長さを小さくすれば寄生容量を低減することができる。
【００８１】
なお、図１（Ａ）乃至図１（Ｃ）において、第１の保護絶縁層４０７を形成する前に、露出している酸化物半導体層４０３の薄い領域に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによって、酸化物半導体層４０３の露出面近傍を改質し、酸素過剰領域とすることができるため、高抵抗領域とすることができる。酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい。供給された酸素ラジカルまたは酸素を薄膜に照射することによって酸化物半導体層４０３の表面（バックチャネル部の表面）を改質することができる。なお、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。
【００８２】
なお、図１（Ａ）乃至図１（Ｃ）において、第２のゲート電極層は、透光性を有する導電性材料、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。
【００８３】
または、図１（Ａ）乃至図１（Ｃ）において、第２のゲート電極層に透光性を有する導電性材料を用いる場合、画素電極と同じ材料とすることで、第２のゲート電極層と画素電極を同じフォトマスクを用いて形成することもできる。第２のゲート電極層と画素電極を同じ材料とすることで工程数を削減することができる。透光性を有する導電性材料を第２のゲート電極層に用いる場合には、薄い領域を有する酸化物半導体層を遮光するための遮光層を酸化物半導体層の薄い領域と重畳する位置に別途設けることが好ましい。遮光層は、少なくとも４００〜４５０ｎｍの波長域で約５０％未満の光透過率、好ましくは２０％未満の光透過率となる材料および厚さで形成する。例えば、遮光層の材料として、クロム（酸化クロムまたは窒化クロムでもよい）、窒化チタンなどの金属、または黒色樹脂を用いることができる。光を遮光するために黒色樹脂を用いる場合、照射される光が強力であるほど遮光層の厚さが必要となるため、遮光層が薄膜であることが必要な場合には、遮光性が高く、精細なエッチング加工および薄膜化が可能な金属を用いることが好ましい。
【００８４】
なお、上記の説明では、２階調のフォトマスクをフォトリソグラフィ工程に用いる例を示したが、多階調マスクを用いて形成した複数（例えば２階調のフォトマスクを用いる場合の二種類）の厚さの異なる領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができ、工程の簡略化および低コスト化が可能となる。なお、本明細書において、グレートーン露光用マスクや、ハーフトーン露光用マスクを総称して、便宜上、多階調マスクと呼ぶ。なお、多階調マスクは３階調のものに限定されず、４階調であってもよく、更に階調数が多くてもよい。
【００８５】
なお、多階調マスクを用いる場合には、酸化物半導体膜と、導電膜と、を積層して形成した後、複数の厚さの異なる領域を有するレジストマスクを導電膜上に形成し、そのレジストマスクを用いて厚さの薄い領域を有する酸化物半導体層と、ソース電極およびドレイン電極層を形成する。この場合、ソース電極およびドレイン電極層の端部と酸化物半導体層の端部が概略一致し、酸化物半導体層の側面が露呈する。従って、第１の保護絶縁層４０７を形成する場合、酸化物半導体層は、ソース電極およびドレイン電極層と重ならない領域（薄い領域）と側面の双方が、第１の保護絶縁層４０７と接する構成となる。
【００８６】
本実施の形態におけるトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、トランジスタの電気的特性は安定なものとなり、オフ電流の増加などを防止することができる。従って、電気的特性が良好で信頼性のよいトランジスタを有する表示装置とすることができる。
【００８７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００８８】
（実施の形態２）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実施の形態１とは異なるトランジスタおよびその作製方法について説明する。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態のトランジスタを適用する。
【００８９】
図４（Ａ）および図４（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。トランジスタ４７２は、ボトムゲート型のトランジスタであって、基板４００上に設けられた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を有する。更には、酸化物半導体層４０３の一部に接してこれらを覆う第１の保護絶縁層４０７と、第１の保護絶縁層４０７上に設けられ、酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている。なお、第１の保護絶縁層４０７は、第２のゲート絶縁層と呼ぶこともできる。
【００９０】
酸化物半導体層４０３とソース電極およびドレイン電極層４０５の間には、低抵抗なｎ型酸化物半導体層４０４を設けることで、トランジスタ４７２をより安定に動作させることができる。
【００９１】
まず、図５（Ａ）乃至（Ｄ）を用いて、図４（Ａ）に示すトランジスタ４７２の作製方法の一例を示す。
【００９２】
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を成膜する工程までは実施の形態１と同一であるため、ここでは詳細な説明は省略し、図１（Ａ）と同じ箇所は同一の符号を用いて説明する。
【００９３】
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３３を実施の形態１と同様に形成する。
【００９４】
次いで、第１の酸化物半導体膜４３３上に、ソース領域またはドレイン領域として機能する、第１のｎ型酸化物半導体膜４４０を形成する（図５（Ａ）を参照）。第１のｎ型酸化物半導体膜４４０としては、第１の酸化物半導体膜４３３よりも低抵抗の酸化物半導体膜を用いる。
【００９５】
第１のｎ型酸化物半導体膜４４０は、例えば、窒素ガスを含む雰囲気中でスパッタリング法によりＩｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む金属酸化物（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウム、および亜鉛を含む酸化窒化物膜や、Ａｌ−Ｚｎ−Ｏ系非単結晶膜や、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、すなわち、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ）を用いてもよい。
【００９６】
なお、本実施の形態で用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、非晶質であっても、微結晶であっても、多結晶であってもよい。または、単結晶であってもよい。これらの形成条件やターゲットの組成比を変えることで、第１の酸化物半導体膜４３３と第１のｎ型酸化物半導体膜４４０の結晶状態を変化させることができる。
【００９７】
従って、酸化物半導体膜の形成条件やターゲットの組成比によって、ソース領域およびドレイン領域となるｎ型酸化物半導体層と、チャネル領域を形成する酸化物半導体層４０３の結晶状態は異なっていてもよい。例えば、ソース領域およびドレイン領域となるｎ型酸化物半導体層が微結晶を含み、酸化物半導体層４０３が非晶質であってもよく、ソース領域およびドレイン領域となるｎ型酸化物半導体層が非晶質であって、酸化物半導体層４０３が微結晶を含んでいてもよい。
【００９８】
なお、第１の酸化物半導体膜４３３および第１のｎ型酸化物半導体膜４４０は、大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続的に形成することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。なお、ゲート絶縁層４０２から第１のｎ型酸化物半導体膜４４０までを連続的に形成してもよい。
【００９９】
次いで、実施の形態１と同様に、第１の酸化物半導体膜４３３の加熱処理を行う。第１の酸化物半導体膜４３３は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０^１８／ｃｍ^３以上）され、低抵抗化された酸化物半導体膜（第２のｎ型酸化物半導体膜）とすることができる。
【０１００】
第１の酸化物半導体膜４３３の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体膜４３３に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体膜４３３に含まれる水素および水などの不純物を除去することができる。
【０１０１】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち、不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１０２】
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、基板上に形成された第１の酸化物半導体膜４３３および第１のｎ型酸化物半導体膜４４０を加熱する。または、排気手段によって減圧下で、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、基板上に形成された第１の酸化物半導体膜４３３および第１のｎ型酸化物半導体膜４４０を加熱して第２の酸化物半導体膜および第２のｎ型酸化物半導体膜を形成する。
【０１０３】
加熱処理の後、電気炉のヒーターをオフし、チャンバーを徐冷（徐々に冷却）する。なお、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好ましい。
【０１０４】
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めることができる。
【０１０５】
次に、第２の酸化物半導体膜および第２のｎ型酸化物半導体膜上にレジストマスク（図示しない）をフォトリソグラフィ工程により形成し、エッチング工程により、島状の第２の酸化物半導体層４３１および第２のｎ型酸化物半導体層４３４に加工する（図５（Ｂ）を参照）。
【０１０６】
なお、ここでは加熱処理を行った後に酸化物半導体膜の加工を行ったが、酸化物半導体膜の加工を行った後に加熱処理を行ってもよい。
【０１０７】
次いで、上記レジストマスクを除去した後、第２のｎ型酸化物半導体層４３４上に導電膜を形成する。
【０１０８】
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属元素を組み合わせた合金などが挙げられる。
【０１０９】
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える程度の耐熱性を有する導電膜を用いる。
【０１１０】
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電膜をエッチングし、ソース電極およびドレイン電極層４０５を形成する。なお、同じレジストマスクを用いてソース電極およびドレイン電極層４０５により形成されるソース電極とドレイン電極の間に挟まれた領域（バックチャネル部）の第２のｎ型酸化物半導体層４３４をエッチングして、ソース領域およびドレイン領域となる第２のｎ型酸化物半導体層４３７を形成する（図５（Ｃ）を参照）。なお、第２の酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する第３の酸化物半導体層４３２となる。
【０１１１】
次いで、第３の酸化物半導体層４３２に接して、酸化シリコンまたは窒化酸化シリコンなどの酸素を含む無機絶縁膜を用いて第１の保護絶縁層４０７を形成する。ここでは、実施の形態１と同様に第１の保護絶縁層４０７としてスパッタリング法を用いて膜厚３００ｎｍの酸化シリコン膜を形成する。
【０１１２】
低抵抗化した第１の酸化物半導体層４３２に接してスパッタリング法またはプラズマＣＶＤ法などにより酸化シリコンで第１の保護絶縁層４０７を形成すると、低抵抗化された第３の酸化物半導体層４３２において、少なくとも第１の保護絶縁層４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０^１８／ｃｍ^３未満）し、高抵抗化酸化物半導体領域を形成することができる。
【０１１３】
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷および絶縁性酸化物の形成などによって第３の酸化物半導体層４３２のキャリア濃度を増減させることが重要である。第３の酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３となる。（図５（Ｄ）を参照）。
【０１１４】
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すなわち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
【０１１５】
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０９上に樹脂層を設けると、トランジスタ４７２の構造により生じる凹凸を緩和し平坦にできる。
【０１１６】
そして、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７２に加熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、第１の保護絶縁層４０７となる絶縁膜を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。該加熱処理を行うとトランジスタ４７２の電気的特性のばらつきを軽減することができる。
【０１１７】
以上の工程を経ることによって図４（Ａ）に示すトランジスタ４７２を得ることができる。なお、トランジスタ４７２では、第１の保護絶縁層４０７が第２のゲート絶縁層として機能する。
【０１１８】
図４（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と第２のゲート電極層４０９の間に樹脂層４０８を形成した形態を示す。
【０１１９】
図４（Ｂ）に示すトランジスタ４７２Ｂは、図４（Ａ）と一部のみが異なる。図４（Ｂ）では、図４（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
【０１２０】
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層４０５と、厚さの薄い領域を有する酸化物半導体層４０３と、を覆う。樹脂層４０８は、例えば、０．５μｍ〜３μｍの厚さを有する感光性または非感光性の有機材料により形成することができ、感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げることができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
【０１２１】
樹脂層４０８を設けることで、トランジスタ４７２Ｂの構造により生じる凹凸を緩和し、平坦にすることができる。
【０１２２】
なお、図４（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層４０９によって酸化物半導体層４０３を遮光することができる。第２のゲート電極層４０９から酸化物半導体層４０３の全体にゲート電圧を印加できる。
【０１２３】
なお、図４（Ａ）に示す構造や、図４（Ｂ）に示す構造であっても、第１の保護絶縁層４０７と樹脂層４０８を積層した部分が薄い場合には、第２のゲート電極層４０９とソース電極およびドレイン電極層４０５との間の寄生容量が問題になることがある。寄生容量が問題になる場合は、第２のゲート電極層４０９の幅を狭くして、第２のゲート電極層４０９とソース電極およびドレイン電極層４０５が重畳する面積を縮小することが好ましい。重畳する面積を縮小すれば、寄生容量を小さくできる。
【０１２４】
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ以上としてもよい。
【０１２５】
なお、上記の説明では２階調のフォトマスクをフォトリソグラフィ工程に用いる例を示したが、多階調マスクを用いて形成した複数（例えば、２階調のフォトマスクを用いる場合の二種類）の厚さの異なる領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができ、工程の簡略化、低コスト化が可能となる。
【０１２６】
多階調マスクを用いる場合、２種類が積層された酸化物半導体膜と、導電膜と、を積層して形成した後、複数の厚さの異なる領域を有するレジストマスクを導電膜上に形成し、そのレジストマスクを用いて厚さの薄い領域を有する酸化物半導体層と、ソース電極およびドレイン電極層を形成する。この場合、ソース電極層およびドレイン電極層の端部と酸化物半導体層の端部が概略一致し、酸化物半導体層の側面が露呈する。従って、第１の保護絶縁層４０７を形成する場合、酸化物半導体層は、ソース電極層およびドレイン電極層と重ならない領域（薄い領域）と側面の双方が第１の保護絶縁層４０７と接する構成となる。
【０１２７】
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示装置）とすることが可能となる。
【０１２８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１２９】
（実施の形態３）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実施の形態１および実施の形態２とは異なるトランジスタおよびその作製方法について説明する。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態のトランジスタを適用する。
【０１３０】
図６（Ａ）および図６（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。トランジスタ４７３は、ボトムゲート型のトランジスタであって、基板４００上に設けられた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５ｂ）と、チャネル保護層４０６と、を有する。更には、チャネル保護層４０６に接して第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と、第１の保護絶縁層４０７上に酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている。すなわち、本実施の形態にて説明するトランジスタ４７３は、チャネルストップ型である。
【０１３１】
まず、図７（Ａ）乃至図７（Ｄ）を用いて、図６（Ａ）に示すトランジスタ４７３の作製方法の一例を示す。
【０１３２】
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を形成する工程までは実施の形態１と同一であるため、ここでは詳細な説明は省略し、図２（Ａ）と同じ箇所には同一の符号を用いて説明する。
【０１３３】
ゲート絶縁層４０２上に、第１の酸化物半導体膜を実施の形態１と同様に形成する。
【０１３４】
次いで、フォトリソグラフィ工程を行い、第１の酸化物半導体膜上にレジストマスクを形成し、第１の酸化物半導体膜をエッチングして、島状の第１の酸化物半導体層４３０を形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい（図７（Ａ）を参照）。
【０１３５】
次いで、実施の形態１と同様に第１の酸化物半導体層４３０の加熱処理を行う。第１の酸化物半導体層４３０は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０^１８／ｃｍ^３以上）され、低抵抗化された第２の酸化物半導体層４３１とすることができる。
【０１３６】
第１の酸化物半導体層４３０の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体層４３０に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体層４３０に含まれる水素および水などの不純物を除去することができる。
【０１３７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３８】
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、加熱されたチャンバーにおいて、基板上に形成された第１の酸化物半導体層４３０を加熱する。または、排気手段によって減圧下で、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、基板上に形成された第１の酸化物半導体層４３０を加熱して第２の酸化物半導体層４３１を形成する。
【０１３９】
加熱処理の後、電気炉のヒーターをオフ状態にし、チャンバーを徐冷（徐々に冷却）する。なお、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好ましい。
【０１４０】
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めることができる。
【０１４１】
次いで、第２の酸化物半導体層４３１に接して、チャネル保護層となる絶縁膜を形成する。第２の酸化物半導体層に接して形成するチャネル保護層となる絶縁膜は、水分、水素イオン、およびＯＨ⁻などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを用いて形成する。すなわち、チャネル保護層となる絶縁膜は、実施の形態１で説明した第１の保護絶縁層４０７と同様に形成すればよい。
【０１４２】
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタリング法を用いて厚さ３００ｎｍの酸化シリコン膜を形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットとして酸化シリコンターゲットを用いてもシリコンターゲットを用いてもよい。例えばシリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
【０１４３】
第２の酸化物半導体層４３１に接してスパッタリング法またはプラズマＣＶＤ法などにより酸化シリコンでチャネル保護層となる絶縁膜を形成すると、低抵抗化された第２の酸化物半導体層４３１において少なくともチャネル保護層となる絶縁膜と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０^１８／ｃｍ^３未満）し、高抵抗化酸化物半導体領域を形成することができる。
【０１４４】
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷および絶縁性酸化物の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。第２の酸化物半導体層４３１は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３となる。
【０１４５】
次いで、フォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマスクを形成し、エッチングにより不要な部分を除去してチャネル保護層４０６を形成する。なお、第１のゲート電極層４０１は、チャネル保護層４０６の幅（チャネル長方向の長さ）よりも広いことが好ましい（図７（Ｂ）を参照）。
【０１４６】
次いで、レジストマスクを除去した後、第２の酸化物半導体層４３１およびチャネル保護層４０６上に導電膜を形成する。
【０１４７】
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属元素を組み合わせた合金などが挙げられる。
【０１４８】
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える程度の耐熱性を有する導電膜を用いる。
【０１４９】
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電膜をエッチングし、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５ｂ）を形成する。このエッチングにおいて、チャネル保護層４０６は酸化物半導体層４０３のエッチングストッパーとして機能するため、酸化物半導体層４０３はエッチングされない。
【０１５０】
酸化物半導体層４０３のチャネル形成領域上に接してチャネル保護層４０６を設ける構造であるため、酸化物半導体層４０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って、トランジスタ４７３の信頼性を向上させることができる。
【０１５１】
次いで、ソース電極およびドレイン電極層４０５、並びにチャネル保護層４０６上に、第１の保護絶縁層４０７を形成する。第１の保護絶縁層４０７は、水分、水素イオン、およびＯＨ⁻などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム、酸化タンタルを挙げることができる（図７（Ｄ）を参照）。
【０１５２】
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すなわち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
【０１５３】
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０９上に樹脂層を設けると、トランジスタ４７３の構造により生じる凹凸を緩和し平坦にできる。
【０１５４】
なお、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７３に加熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、チャネル保護層４０６を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。該加熱処理を行うとトランジスタ４７３の電気的特性のばらつきを軽減することができる。
【０１５５】
以上の工程を経ることによって図６（Ａ）に示すトランジスタ４７３を得ることができる。なお、トランジスタ４７３では、チャネル保護層４０６と第１の保護絶縁層４０７が積層された部分が第２のゲート絶縁層として機能する。
【０１５６】
図６（Ｂ）に示すトランジスタ４７３Ｂは、図６（Ａ）と一部のみが異なる。図６（Ｂ）では、図６（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
【０１５７】
図６（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と第２のゲート電極層４０９の間に樹脂層４０８を形成した形態を示す。
【０１５８】
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層４０５と、チャネル保護層４０６と、を覆う。樹脂層４０８は、例えば、厚さが０．５μｍ〜３μｍの感光性または非感光性の有機材料により形成することができ、感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げることができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
【０１５９】
樹脂層４０８を設けることで、トランジスタ４７３Ｂの構造により生じる凹凸を緩和し、平坦にすることができる。
【０１６０】
なお、図６（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層４０９から酸化物半導体層４０３の全体にゲート電圧を印加できる。
【０１６１】
なお、図６（Ａ）に示す構造や、図６（Ｂ）に示す構造であっても、チャネル保護層４０６、第１の保護絶縁層４０７および樹脂層４０８を積層した部分が薄い場合には、第２のゲート電極層４０９とソース電極およびドレイン電極層４０５との間の寄生容量が問題になることがある。寄生容量が問題になる場合は、第２のゲート電極層４０９の幅を第１のゲート電極層４０１の幅よりも狭くして、第２のゲート電極層４０９とソース電極およびドレイン電極層４０５が重畳する面積を縮小することが好ましい。重畳する面積を縮小すれば、寄生容量を小さくできる。さらに、第１のゲート電極層４０１の幅をチャネル保護層４０６の幅よりも狭くし、第２のゲート電極層４０９の幅をチャネル保護層４０６の幅よりも狭くすることで、ソース電極およびドレイン電極層４０５と重ならないようにして寄生容量を更に低減する構成としてもよい。
【０１６２】
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ以上としてもよい。
【０１６３】
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示装置）とすることが可能となる。
【０１６４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１６５】
（実施の形態４）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実施の形態１乃至実施の形態３とは異なるトランジスタおよびその作製方法について説明する。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態のトランジスタを適用する。
【０１６６】
図８（Ａ）および図８（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。トランジスタ４７４は、ボトムゲート型のトランジスタであって、基板４００上に設けられた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ｎ型酸化物半導体層４０４ａ、ｎ型酸化物半導体層４０４ｂと、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５ｂ）と、チャネル保護層４０６と、を有する。更には、チャネル保護層４０６に接してこれらを覆う第１の保護絶縁層４０７と、第１の保護絶縁層４０７上に酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている。すなわち、本実施の形態にて説明するトランジスタ４７４は、チャネルストップ型である。
【０１６７】
まず、図９（Ａ）乃至図９（Ｄ）を用いて、図８（Ａ）に示すトランジスタ４７４の作製方法の一例を示す。
【０１６８】
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を形成する工程までは実施の形態３と同一であるため、ここでは詳細な説明は省略し、図７（Ａ）と同じ箇所には同一の符号を用いて説明する。
【０１６９】
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３３を実施の形態１と同様に形成する。
【０１７０】
次いで、実施の形態１と同様に第１の酸化物半導体膜４３３の加熱処理を行う。第１の酸化物半導体膜４３３は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０^１８／ｃｍ^３以上）され、低抵抗化された第２の酸化物半導体膜とすることができる。
【０１７１】
第１の酸化物半導体膜４３３の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体膜４３３に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体膜４３３に含まれる水素および水などの不純物を除去することができる。
【０１７２】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１７３】
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、加熱されたチャンバーにおいて、基板上に形成された第１の酸化物半導体膜４３３を加熱する。
【０１７４】
加熱処理の後、電気炉のヒーターをオフ状態にし、チャンバーを徐冷（徐々に冷却）する。なお、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好ましい。
【０１７５】
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めることができる。
【０１７６】
次いで、第２の酸化物半導体膜に接して、チャネル保護層となる絶縁膜を形成する。第２の酸化物半導体膜に接して形成するチャネル保護層となる絶縁膜は、水分、水素イオン、およびＯＨ⁻などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン膜、または窒化酸化シリコン膜を用いる。
【０１７７】
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタリング法を用いて厚さ３００ｎｍの酸化シリコン膜を形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットとして酸化シリコンターゲットを用いてもシリコンターゲットを用いてもよい。例えばシリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
【０１７８】
第２の酸化物半導体膜に接してスパッタリング法またはプラズマＣＶＤ法などにより酸化シリコンでチャネル保護層となる絶縁膜を形成すると、低抵抗化された第２の酸化物半導体膜において少なくともチャネル保護層となる絶縁膜と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０^１８／ｃｍ^３未満）し、高抵抗化酸化物半導体領域を形成することができる。
【０１７９】
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷および絶縁性酸化物の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。第２の酸化物半導体膜は、高抵抗化酸化物半導体領域を有する第３の酸化物半導体膜となる。
【０１８０】
次いで、フォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマスクを形成し、エッチングにより不要な部分を除去してチャネル保護層４０６を形成する。なお、第１のゲート電極層４０１は、チャネル保護層４０６の幅（チャネル長方向の長さ）よりも広いことが好ましい。
【０１８１】
次いで、第３の酸化物半導体膜およびチャネル保護層４０６上に、ソース領域またはドレイン領域として機能するｎ型酸化物半導体膜を形成する。ｎ型酸化物半導体膜としては、第３の酸化物半導体膜よりも低抵抗の酸化物半導体膜となる膜を用いることができる。
【０１８２】
ｎ型酸化物半導体膜は、例えば、窒素ガスを含む雰囲気中でスパッタリング法によりＩｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む金属酸化物（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウム、および亜鉛を含む酸窒化物膜や、Ａｌ−Ｚｎ−Ｏ系非単結晶膜や、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、すなわちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ）を用いてもよい。
【０１８３】
なお、本実施の形態で用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、非晶質であっても、微結晶であっても、多結晶であってもよい。または、これに限定されず、単結晶であってもよい。これらの形成条件やターゲットの組成比を変えることで、第３の酸化物半導体膜とｎ型酸化物半導体膜の結晶状態は変化する。
【０１８４】
従って、酸化物半導体膜の形成条件やターゲットの組成比によって、ソース領域およびドレイン領域となるｎ型酸化物半導体膜と、チャネル領域を形成する第３の酸化物半導体膜の結晶状態は異なっていてもよい。例えば、ソース領域およびドレイン領域となるｎ型酸化物半導体膜が微結晶を含み、第３の酸化物半導体膜が非晶質であってもよく、ソース領域およびドレイン領域となるｎ型酸化物半導体膜が非晶質であって、第３の酸化物半導体膜が微結晶を含んでいてもよい。
【０１８５】
次いで、フォトリソグラフィ工程を行い、ｎ型酸化物半導体膜上にレジストマスクを形成し、ｎ型酸化物半導体膜と第３の酸化物半導体膜の不要な部分をエッチングにより除去して酸化物半導体層４０３を形成する（図９（Ｂ）参照。）。
【０１８６】
なお、上記の説明に限定されず、チャネル保護層となる絶縁膜上にレジストマスクを形成し、エッチングによりチャネル保護層となる絶縁膜と第３の酸化物半導体膜の不要な部分を除去し、該レジストマスクを縮小し、エッチングによりチャネル保護層となる絶縁膜の不要な部分を更に除去してチャネル保護層４０６を形成してもよい。この場合には、チャネル保護層となる絶縁膜上に最初に形成するレジストマスクは、多階調マスクにより形成された、厚さの異なる複数の領域を有するレジストマスクであることが好ましい。
【０１８７】
次いで、レジストマスクを除去した後、ｎ型酸化物半導体膜上に導電膜を形成する。
【０１８８】
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属元素を組み合わせた合金などが挙げられる。
【０１８９】
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える程度の耐熱性を有する導電膜を用いる。
【０１９０】
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電膜をエッチングし、ソース電極およびドレイン電極層４０５を形成する。
【０１９１】
そして、同じレジストマスクを用いてｎ型酸化物半導体膜のソース電極およびドレイン電極層４０５により形成されるソース電極とドレイン電極の間に挟まれた領域をエッチングにより除去して、ソース領域およびドレイン領域となるｎ型酸化物半導体層４０４を形成する。
【０１９２】
酸化物半導体層４０３とソース電極およびドレイン電極層４０５の間に低抵抗なｎ型酸化物半導体層４０４を設けることで、金属配線のみの場合に比べて、トランジスタ４７４を安定して動作をさせることができる。
【０１９３】
なお、このエッチングにおいて、チャネル保護層４０６は、酸化物半導体層４０３のエッチングストッパーとして機能するため、酸化物半導体層４０３はエッチングされない。チャネル保護層４０６は、酸化物半導体層４０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って、トランジスタ４７４の信頼性を向上させることができる（図９（Ｃ）を参照。）。
【０１９４】
次いで、ソース電極およびドレイン電極層４０５、並びにチャネル保護層４０６上に、第１の保護絶縁層４０７を形成する（図９（Ｄ）を参照）。第１の保護絶縁層４０７は、水分、水素イオン、およびＯＨ⁻などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム、酸化タンタルを挙げることができる。
【０１９５】
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すなわち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
【０１９６】
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０９上に樹脂層を設けると、トランジスタ４７４の構造により生じる凹凸を緩和し平坦にできる。
【０１９７】
なお、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７４に加熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、チャネル保護層４０６を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。該加熱処理を行うとトランジスタ４７４の電気的特性のばらつきを軽減することができる。
【０１９８】
以上の工程を経ることによって図８（Ａ）に示すトランジスタ４７４を得ることができる。なお、トランジスタ４７４では、チャネル保護層４０６と第１の保護絶縁層４０７が積層された部分が第２のゲート絶縁層として機能する。
【０１９９】
なお、図８（Ｂ）に示すトランジスタ４７４Ｂは、図８（Ａ）と一部のみが異なる。図８（Ｂ）では、図８（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
【０２００】
図８（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と第２のゲート電極層４０９の間に樹脂層４０８を形成した形態を示す。
【０２０１】
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層４０５と、チャネル保護層４０６と、を覆う。樹脂層４０８は、例えば、厚さが０．５μｍ〜３μｍの感光性または非感光性の有機材料により形成することができ、感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げることができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
【０２０２】
樹脂層４０８を設けることで、トランジスタ４７４Ｂの構造により生じる凹凸を緩和し、平坦にすることができる。
【０２０３】
なお、図８（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層４０９から酸化物半導体層４０３全体にゲート電圧を印加できる。
【０２０４】
なお、図８（Ａ）に示す構造や、図８（Ｂ）に示す構造であっても、チャネル保護層４０６、第１の保護絶縁層４０７および樹脂層４０８を積層した部分が薄い場合には、第２のゲート電極層４０９とソース電極およびドレイン電極層４０５との間の寄生容量が問題になることがある。寄生容量が問題になる場合は、第２のゲート電極層４０９の幅を第１のゲート電極層４０１の幅よりも狭くして、ソース電極およびドレイン電極層４０５と重畳する面積を縮小することが好ましい。重畳する面積を縮小すれば、寄生容量を小さくできる。さらに、第１のゲート電極層４０１の幅をチャネル保護層４０６の幅よりも狭くし、第２のゲート電極層４０９の幅をチャネル保護層４０６の幅よりも狭くすることで、ソース電極層またはドレイン電極層と重ならないようにして寄生容量を更に低減する構成としてもよい。
【０２０５】
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ以上としてもよい。
【０２０６】
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であるので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示装置）とすることが可能となる。
【０２０７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２０８】
（実施の形態５）
本実施の形態は、２つのｎチャネル型トランジスタを用いた駆動回路のインバータ回路の構成の一例を説明する。図１０（Ａ）に示すトランジスタは、実施の形態１の図１（Ａ）に示したトランジスタ４７１などと同一であるため、同じ部分には同じ符号を用いて説明する。なお、ｎ型酸化物半導体層１４ａ及びｎ型酸化物半導体層１４ｂは、実施の形態２のｎ型酸化物半導体層４０４と同様であり、樹脂層１７は、実施の形態１の樹脂層４０８と同様であり、第１の保護絶縁層１８は、実施の形態１の第１の保護絶縁層４０７と同様であり、第２のゲート電極層４７０は、実施の形態１の第２のゲート電極層４０９と同様である。
【０２０９】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型トランジスタを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型トランジスタ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。
【０２１０】
図１０（Ａ）は、駆動回路のインバータ回路の断面構造を示す。なお、図１０に示すトランジスタ２０および第２のトランジスタ４３は、逆スタガ型のチャネルエッチ型トランジスタであり、酸化物半導体層上にソース領域またはドレイン領域を介して配線が設けられているトランジスタの一例である。
【０２１１】
図１０（Ａ）において、基板１０上に第１のゲート電極１１および第３のゲート電極４２を設けられている。第１のゲート電極１１および第３のゲート電極４２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム若しくはスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【０２１２】
第１のゲート電極１１および第３のゲート電極４２を覆う第１のゲート絶縁層１３上には、酸化物半導体層１６および第２の酸化物半導体層４７を設ける。
【０２１３】
酸化物半導体層１６上には第１端子となる電極層（ソース電極層１５ａ）および第２端子となる電極層（ドレイン電極層１５ｂ）が設けられ、第２端子となる電極層は、第１のゲート絶縁層１３に形成されたコンタクトホール４４を介して第３のゲート電極４２と直接接続する。第２の酸化物半導体層４７上には第３端子４１１となる電極層を設ける。
【０２１４】
トランジスタ２０は、第１のゲート電極１１と、第１のゲート電極１１を覆って第１のゲート絶縁層１３と、第１のゲート絶縁層１３を介して第１のゲート電極１１と重なる酸化物半導体層１６と、を有し、第１端子となる電極層（ソース電極層１５ａ）は、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位の電源線（接地電源線）としてもよい。ただし、インバータ回路においては、第２端子となる電極層（ドレイン電極層１５ｂ）に接続される配線の電位によっては、第１端子となる電極層はドレイン電極層となり、第２端子となる電極層がソース電極層となる場合がある。
【０２１５】
第２のトランジスタ４３は、第３のゲート電極４２と、第１のゲート絶縁層１３を介して第３のゲート電極４２と重なる第２の酸化物半導体層４７と、を有し、第３端子４１１は、正の電圧ＶＤＨが印加される電源線（正電源線）である。なお、インバータ回路においては、第２端子となる電極層（ドレイン電極層１５ｂ）に接続される配線の電位によっては、第２端子となる電極層がソース電極層となり、第３端子４１１となる電極層がドレイン電極層となる場合がある。
【０２１６】
ここでは、第２の酸化物半導体層４７とドレイン電極層１５ｂとの間にはバッファ層４０８ａ（ソース領域またはドレイン領域とも呼ぶ）を設け、第２の酸化物半導体層４７と第３端子４１１との間にはバッファ層４０８ｂ（ドレイン領域またはソース領域とも呼ぶ）を設ける。
【０２１７】
駆動回路のインバータ回路の上面図を図１０（Ｂ）に示す。図１０（Ｂ）において、鎖線Ｚ１−Ｚ２で切断した断面が図１０（Ａ）に相当する。
【０２１８】
トランジスタ２０をエンハンスメント型のｎチャネル型トランジスタとするため、本実施の形態では、酸化物半導体層１６上に第２のゲート絶縁層と、該第２のゲート絶縁層上に第２のゲート電極１９を設け、第２のゲート電極１９に印加する電圧によってトランジスタ２０のしきい値電圧を調整する。
【０２１９】
なお、図１０（Ａ）および図１０（Ｂ）では、第２端子となる電極層（ドレイン電極層１５ｂ）は、第１のゲート絶縁層１３に形成されたコンタクトホール４４を介して第３のゲート電極４２と直接接続する例を示したが、特に限定されず、接続電極を別途設けて第２端子となる電極層（ドレイン電極層１５ｂ）と第３のゲート電極４２とを接続電極を介して接続させてもよい。
【０２２０】
本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせることができる。
【０２２１】
（実施の形態６）
本実施の形態は、本発明の一態様である表示装置について、ブロック図、回路図、各信号などの電位変化を示す波形図、上面図（レイアウト図）などを参照して説明する。
【０２２２】
図１１（Ａ）は、アクティブマトリクス型液晶表示装置のブロック図の一例を示す。図１１（Ａ）に示す液晶表示装置は、基板８００上に表示素子を備えた画素を複数有する画素部８０１と、各画素のゲート電極に接続された走査線の電位を制御する走査線駆動回路８０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路８０３と、を有する。各画素には、図１１（Ｂ）に示すトランジスタ８０４が設けられている。トランジスタ８０４は、第１の制御信号Ｇ１と第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行う素子である。なお、図１１（Ｂ）に示すトランジスタ８０４のシンボルは、上記実施の形態１乃至実施の形態４のいずれか一で説明したトランジスタに相当する。
【０２２３】
なお、ここでは、走査線駆動回路８０２と信号線駆動回路８０３を基板８００上に形成する形態を示したが、走査線駆動回路８０２の一部を、別の基板に形成したＩＣなどにより実装してもよい。信号線駆動回路８０３の一部を、別の基板に形成したＩＣなどにより実装してもよい。走査線駆動回路８０２を基板８００上に複数設けてもよい。
【０２２４】
図１２は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路、および画素部の位置関係を説明する図である。絶縁表面を有する基板８２０上には走査線８２３Ａと制御線８２３Ｂと信号線８２４が交差して配置され、画素部８２７が構成されている。なお、画素部８２７は、図１１に示す画素部８０１に相当する。なお、制御線８２３Ｂを信号線８２４と平行に配置してもよい。
【０２２５】
画素部８２７は、複数の画素８２８がマトリクス状に配列して構成されている。画素８２８は、走査線８２３Ａ、制御線８２３Ｂおよび信号線８２４に接続された画素トランジスタ８２９、保持容量部８３０、画素電極８３１を含んで構成されている。
【０２２６】
ここで示す画素構成において、保持容量部８３０の一方の電極は画素トランジスタ８２９と接続され、保持容量部８３０の他方の電極と容量線８３２が接続されている。画素電極８３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）など）を駆動する一方の電極を構成する。これらの表示素子の他方の電極（対向電極とも呼ぶ）は、コモン端子８３３に接続されている。コモン端子からは共通電位（コモン電位とも呼ぶ）が表示素子の対向電極に供給される。
【０２２７】
保護回路８３５は、画素部８２７から延びた配線と信号線入力端子８２２の間に配設されている。保護回路８３５は、走査線駆動回路８０２と画素部８２７の間に配設されている。本実施の形態では、複数の保護回路により構成される保護回路８３５を配設することで、走査線８２３Ａ、制御線８２３Ｂ、信号線８２４、および容量線８３２に静電気などによるサージ電圧が印加された場合に、画素トランジスタ８２９などが破壊されないように構成されている。そのため、保護回路８３５には、サージ電圧が印加されたときに、コモン配線に電荷を逃がすことができるように構成されている。
【０２２８】
本実施の形態では、信号線入力端子８２２の近傍に、一の配線に対して一の保護回路を配設する例を示している。ただし、保護回路８３５の配設位置や、保護回路８３５に設ける保護回路の数はこれに限定されない。
【０２２９】
実施の形態１乃至実施の形態４のいずれか一に示したトランジスタを画素トランジスタ８２９に適用することで、画素トランジスタ８２９のしきい値電圧の調整とトランジスタのオン電流の増大の一方または双方を実現することが可能となる。
【０２３０】
図１３（Ａ）は、画素８２８に供給される信号の電位変化の概略を表す波形図を示す。ここで、画素８２８の動作について説明する。図１３（Ａ）は、任意の画素に接続された走査線８２３Ａ、制御線８２３Ｂ、信号線８２４、および容量線８３２のそれぞれの電位についての波形を示す。図１３（Ａ）は、走査線８２３Ａの電位変化の概略を表す波形Ｇ１、制御線８２３Ｂの電位変化の概略を表す波形Ｇ２、信号線８２４の電位変化の概略を表す波形Ｄ、および容量線８３２の電位変化を表す波形ＣＯＭについて横軸を時間、縦軸を電位としてこれらの時間変化を表したものである。なお、波形Ｇ１の高電源電位はＶ_１と表し、波形Ｇ１の低電源電位はＶ_２と表し、波形Ｇ２の電位はＶ_Ｃと表し、波形Ｄの高電源電位はＶ_Ｄ１と表し、波形Ｄの低電源電位はＶ_Ｄ２と表し、波形ＣＯＭの電位はＶ_ＣＯＭと表す。なお、図１３に示されるように、波形Ｇ１がＶ_２からＶ_１になった瞬間から、Ｖ_１が再びＶ_２になり、再度Ｖ_１になるまでの期間が、１フレーム期間である。図１３に示されるように、波形Ｇ１がＶ_２からＶ_１になった瞬間から、Ｖ_１が再びＶ_２になるまでの期間が、１ゲート選択期間である。
【０２３１】
図１３（Ａ）で１フレーム期間の１ゲート選択期間、すなわち走査線８２３ＡがＶ_１であるとき、Ｖ_Ｄ１からＶ_Ｄ２の範囲にある信号線８２４の電位が画素８２８内の保持容量部８３０に保持される。また図１３（Ａ）で１フレーム期間の１ゲート選択期間以外の期間、すなわち走査線８２３ＡがＶ_２であるとき、Ｖ_Ｄ１からＶ_Ｄ２の範囲にある信号線８２４の電位に関わらず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力された電位を保持する。なお、制御線８２３Ｂの電位変化の概略を表す波形Ｇ２は、走査線８２３Ａによる画素トランジスタ８２９の導通または非導通の制御が誤動作しない範囲で固定された電位とすることが好ましい。制御線８２３Ｂの電位Ｖ_ｃをＶ_Ｄ２以下、好ましくはＶ_２からＶ_Ｄ２の範囲とすることで、走査線８２３Ａによる画素トランジスタ８２９の導通または非導通の制御が誤作動しないようにすることができる。
【０２３２】
図１３（Ｂ）は、一例として、信号線８２４の電位を一定期間、Ｖ_Ｄ１に固定した場合の電位変化の概略を表す波形図を示す。図１３（Ｂ）が図１３（Ａ）と異なる点は、信号線８２４の電位変化を示す波形Ｄを具体的に示した点（図１３（Ａ）ではＶ_Ｄ１からＶ_Ｄ２の範囲にある任意の電位としている）、画素８２８内の保持容量部８３０に保持される電位変化の波形Ｃ_ｐｉｘを示した点にある。図１３（Ｂ）では、波形Ｇ１をＶ_１にする前に波形ＤをＶ_Ｄ２からＶ_Ｄ１にし、その後波形Ｇ１をＶ_１にして画素８２８内の保持容量部８３０に保持される電位、すなわち波形Ｃ_ｐｉｘの電位を上昇させる（図１３（Ｂ）に示す最初の１ゲート選択期間を参照）。図１３（Ｂ）では、波形Ｇ１をＶ_１にする前に波形ＤをＶ_Ｄ１からＶ_Ｄ２にし、その後波形Ｇ１をＶ_１にして画素８２８内の保持容量部８３０の電位、すなわち波形Ｃ_ｐｉｘの電位を下降させる（図１３（Ｂ）に示す２回目の１ゲート選択期間を参照）。波形Ｇ１をＶ_１とする前に波形ＤをＶ_Ｄ２からＶ_Ｄ１、またはＶ_Ｄ１からＶ_Ｄ２にしておくことで、信号の遅延などによる誤作動を軽減することができる。なお、図１３（Ｂ）中、波形Ｄと波形Ｃ_ｐｉｘは同じ電位となる期間があるが、明瞭にするためにずらして示している。
【０２３３】
図１３（Ａ）および図１３（Ｂ）に示されるように、制御線８２３Ｂを設けることにより、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタと同様の作用効果を得ることに加え、画素トランジスタ８２９のしきい値電圧の制御を行うことができる。特に、制御線８２３Ｂの波形Ｇ２を固定された電位にすることにより、しきい値電圧の安定したトランジスタを得ることができ、好ましい。
【０２３４】
なお、図１３（Ａ）、（Ｂ）に示す画素８２８に供給される信号の電位変化の概略を表す波形図は、一例であって、他の駆動方法を組み合わせて用いてもよい。他の駆動方法の一例としては、一定期間毎、１フレーム毎、または１画素毎に、共通電極の共通電位（コモン電位）に対して、画素電極に印加される電圧の極性を反転させる駆動方法（いわゆる反転駆動）を用いてもよい。反転駆動を行うことによって、画像のちらつき（フリッカ）などの表示ムラおよび表示素子（例えば液晶素子）の劣化を抑制することができる。なお、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などが挙げられる。なお、表示方式として、プログレッシブ方式またはインターレース方式などを用いることができる。画素に複数のサブ画素（副画素ともいう）を設ける構成としてもよい。
【０２３５】
図１４は、図１２に示した画素８２８のレイアウトの一例を示す。図１４に示すトランジスタは、実施の形態１に示すものと同様、チャネルエッチ型である。図１４中の鎖線Ａ−Ｂで切断した断面が図１（Ｃ）の断面に相当する。なお、図１４に示す画素のレイアウト図は、走査線８２３Ａの延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の３色に対応した画素を並べて配設した、いわゆるストライプ配置する例について示しているが、これに限定されず、デルタ配置、またはベイヤー配置したレイアウトであってもよい。なお、ＲＧＢの三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどを用いてもよい。なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なっていてもよい。
【０２３６】
図１４の画素の回路は、走査線８２３Ａとなる配線および容量線８３２の一方の電極となる配線として機能する第１の導電層１１０１、画素トランジスタ８２９のチャネル領域を形成する酸化物半導体層１１０２、信号線８２４となる配線および容量線８３２の他方の電極となる配線として機能する第２の導電層１１０３、画素電極８３１となる画素電極層１１０４、制御線８２３Ｂとなる配線として機能する第３の導電層１１０５、および第２の導電層１１０３と画素電極８３１とのコンタクトをとるための開口部１１０６（コンタクト穴ともいう）について示すものである。図１４では、第１の導電層１１０１と平行して設けられた第３の導電層１１０５が、酸化物半導体層１１０２の上に延設する構成について示したが、図１５に示すように第１の導電層１１０１上および酸化物半導体層１１０２上を覆って設けられた構成としてもよい。図１５に示す構成として、遮光性を有する導電性材料で第３の導電層１１０５を形成した場合、図１４のレイアウト図に比べて第３の導電層１１０５の遮光性をさらに高めることができる。
【０２３７】
なお、図１４などに示すレイアウト図において、トランジスタのソース領域およびドレイン領域の対向部分を、Ｕ字状、またはＣ字状の形状としてもよい。または、第１のゲート電極として機能する第１の導電層１１０１を、Ｕ字状またはＣ字状の形状としてもよい。なお、第１のゲート電極として機能する第１の導電層１１０１のチャネル長方向の幅は、酸化物半導体層１１０２の幅よりも広くするとよい。そして、第２のゲート電極として機能する第３の導電層１１０５の幅（チャネル長方向の幅）は、第１の導電層１１０１の幅より狭く、酸化物半導体層１１０２の幅よりも狭い。
【０２３８】
なお、図１６は、画素トランジスタと走査線の接続が図１２とは異なる例を示す。図１６は、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタを用いて、走査線に接続された第１のゲート電極と制御線に接続された第２のゲート電極とを接続させて同電位となる場合を示す。なお、図１６では、図１２での説明と同じ箇所に関しては、繰り返しの説明を省略する。
【０２３９】
図１６は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路、および画素部の位置関係を説明する図である。図１６が図１２と異なる点は、制御線８２３Ｂがなく、図１２での走査線８２３Ａに対応する走査線８２３を有する点にある。図１６に示すように走査線８２３に第２のゲート電極を接続して画素トランジスタを制御することにより、制御線を省略することができ、配線の数、および信号線入力端子８２２の数を削減することができる。
【０２４０】
図１７は、図１６に示す画素８２８に供給される信号の電位変化の概略を表す波形図を示す。図１６での画素８２８の動作について説明する。図１７は、任意の画素に接続された走査線８２３、信号線８２４、および容量線８３２のそれぞれの電位についての波形を示す。なお図１７では図１３（Ａ）との違いを明瞭化するため、走査線８２３に接続されて等しくなる第１のゲート電極の電位と第２のゲート電極の電位をわずかにずらして分けて示す。図１７は、第１のゲート電極の電位変化の概略を表す波形Ｇ１、第２のゲート電極の電位変化の概略を表す波形Ｇ２、信号線８２４の電位変化の概略を表す波形Ｄ、および容量線８３２の電位変化を表す波形ＣＯＭについて横軸を時間、縦軸を電位としてこれらの時間変化を表したものである。なお、波形Ｇ１と波形Ｇ２の高電源電位はＶ_１と表し、波形Ｇ１と波形Ｇ２の低電源電位はＶ_２と表し、波形Ｄの高電源電位はＶ_Ｄ１と表し、波形Ｄの低電源電位はＶ_Ｄ２と表し、波形ＣＯＭの電位はＶ_ＣＯＭと表す。なお、図１７に示されるように、波形Ｇ１がＶ_２からＶ_１になった瞬間から、Ｖ_１が再びＶ_２になり、再度Ｖ_１になるまでの期間が、１フレーム期間である。図１７に示されるように、波形Ｇ１がＶ_２からＶ_１になった瞬間から、Ｖ_１が再びＶ_２になるまでの期間が、１ゲート選択期間である。
【０２４１】
図１７で１フレーム期間の１ゲート選択期間、すなわち走査線８２３がＶ_１であるとき、Ｖ_Ｄ１からＶ_Ｄ２の範囲にある信号線８２４の電位が画素８２８内の保持容量部８３０に保持される。また図１７で１フレーム期間の１ゲート選択期間以外の期間、すなわち走査線８２３がＶ_２であるとき、Ｖ_Ｄ１からＶ_Ｄ２の範囲にある信号線８２４の電位に関わらず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力された電位を保持する。
【０２４２】
図１７に示すように、波形Ｇ１と波形Ｇ２を同じ電位とすることで、画素トランジスタ８２９のチャネルとなる領域を増やすことができ、画素トランジスタ８２９を流れる電流量を増やすことができるため、表示素子を高速に動作させることができる。波形Ｇ１と波形Ｇ２を同じ電位で駆動させる場合の他の構成として、図１８に示されるように、第１の走査線駆動回路８０２Ａおよび第２の走査線駆動回路８０２Ｂを設ける構成が挙げられる。図１８に示すように、第１の走査線駆動回路８０２Ａおよび第２の走査線駆動回路８０２Ｂが、走査信号を供給する第１の走査線８２３Ｃおよび第２の走査線８２３Ｄにより、トランジスタを制御してもよい。
【０２４３】
なお、図１７に示す電位変化の概略を表す波形図は、図１３と同様に一例であって、他の駆動方法を組み合わせて用いてもよい。他の駆動方法の一例としては、一定期間毎、１フレーム毎、または１画素毎に、共通電極の共通電位（コモン電位）に対して、画素電極に印加される電圧の極性を反転させる、駆動方法（上記した、いわゆる反転駆動）を用いてもよい。反転駆動を用いることで、上記と同様の効果を奏する。
【０２４４】
図１９は、図１６に示した画素８２８のレイアウト図の一例を示す。図１９に示すトランジスタは、実施の形態１に示すものと同様、チャネルエッチ型である。なお、図１９に示す画素のレイアウト図は、走査線８２３の延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の３色に対応した画素を並べて配設した、いわゆるストライプ配置する例について示しているが、これに限定されず、デルタ配置、またはベイヤー配置したレイアウトであってもよい。なお、ＲＧＢの三色に限定されず、例えば、ＲＧＢＷ（Ｗは白）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどを用いてもよい。なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なっていてもよい。
【０２４５】
図１９の画素の回路は、走査線８２３となる配線および容量線８３２の一方の電極となる配線として機能する第１の導電層１１０１、画素トランジスタ８２９のチャネル領域を形成する酸化物半導体層１１０２、信号線８２４となる配線および容量線８３２の他方の電極となる配線として機能する第２の導電層１１０３、画素電極８３１となる画素電極層１１０４、第１の導電層１１０１に接続された第３の導電層１１０５、および第２の導電層１１０３と画素電極８３１とのコンタクトをとるため、または第１の導電層１１０１と第３の導電層１１０５とのコンタクトをとるための開口部１１０６（コンタクト穴ともいう）について示すものである。図１９では、第３の導電層１１０５が、酸化物半導体層１１０２の上に画素トランジスタ８２９毎に設けられる構成について示したが、図２０に示すように第１の導電層１１０１上および酸化物半導体層１１０２上を覆って設ける構成としてもよい。図２０に示す構成として、遮光性を有する導電性材料で第３の導電層１１０５を形成した場合、図１９のレイアウト図に比べて第３の導電層１１０５の遮光性をさらに高めることができる。
【０２４６】
なお、図１９などに示すレイアウト図において、トランジスタのソース領域およびドレイン領域の対向部分を、Ｕ字状、またはＣ字状の形状としてもよい。または、ゲート電極として機能する第１の導電層１１０１を、Ｕ字状またはＣ字状の形状とする構成でもよい。なお、第１のゲート電極として機能する第１の導電層１１０１のチャネル長方向の幅は、酸化物半導体層１１０２の幅よりも広くするとよい。なお、第２のゲート電極として機能する第３の導電層１１０５の幅（チャネル長方向の幅）は、第１の導電層１１０１の幅より広く、酸化物半導体層１１０２の幅よりも広い。
【０２４７】
以上説明したように、実施の形態１乃至実施の形態４のいずれか一の構成のトランジスタを用いることにより、上記実施の形態で説明した効果に加えて、しきい値電圧を適切なものとすることができる。
【０２４８】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【０２４９】
（実施の形態７）
本実施の形態は、実施の形態１乃至実施の形態４のいずれか一に示した酸化物半導体層を用いたトランジスタを適用した発光表示装置について説明する。発光表示装置が有する表示素子として、ここではエレクトロルミネッセンスを利用する発光素子を例として示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらのキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムの発光素子は、電流励起型の発光素子と呼ばれる。
【０２５１】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０２５２】
なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明する。
【０２５３】
図２１は、上記実施の形態１乃至実施の形態４のいずれか一で述べたトランジスタを具備する発光表示装置の画素の一例を示す。
【０２５４】
発光表示装置が具備する画素の構成と動作について説明する。ここでは酸化物半導体層（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いたｎチャネル型のトランジスタを１つの画素につき２つ有する例を示す。
【０２５５】
画素６４００は、スイッチング用トランジスタ６４０１（第１のトランジスタ）、駆動用トランジスタ６４０２（第２のトランジスタ）、容量素子６４０３および発光素子６４０４を有する。スイッチング用トランジスタ６４０１では、第１のゲート電極が走査線６４０６Ａに接続され、第２のゲート電極が制御線６４０６Ｂに接続され、第１の電極（ソース電極およびドレイン電極の一方）が信号線６４０５に接続され、第２の電極（ソース電極およびドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２では、第１のゲート電極が容量素子６４０３を介して電源線６４０７に接続され、第２のゲート電極が制御線６４０６Ｂに接続され、第１の電極が電源線６４０７に接続され、第２の電極が発光素子６４０４の第１の電極（画素電極）に接続されている。発光素子６４０４の第２の電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。
【０２５６】
なお、発光素子６４０４の第２の電極（共通電極６４０８）は低電源電位に設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位をいい、低電源電位としては、例えばＧＮＤ、０Ｖなどが挙げられる。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２５７】
なお、容量素子６４０３は、駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量は、例えばチャネル領域とゲート電極との間で形成されていればよい。
【０２５８】
アナログ階調駆動を行う場合には、駆動用トランジスタ６４０２の第１のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のしきい値電圧以上の電圧をかける。発光素子６４０４の順方向の電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力すると、発光素子６４０４に電流を流すことができる。電源線６４０７の電位は、駆動用トランジスタ６４０２を飽和領域で動作させるため、駆動用トランジスタ６４０２の第１のゲートの電位よりも高くする。ビデオ信号をアナログ値とすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２５９】
図２１に示すように、制御線６４０６Ｂを設けることにより、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタと同様に、スイッチング用トランジスタ６４０１と駆動用トランジスタ６４０２のしきい値電圧の制御を行うことができる。特に、駆動用トランジスタ６４０２では、飽和領域で動作するようにビデオ信号を入力することとなる。そのため、制御線６４０６Ｂの電位によってしきい値電圧の制御を行うことにより、しきい値電圧のシフトによって生じる、入力するビデオ信号と発光素子の輝度との間のずれを小さくすることができる。その結果、表示装置の表示品質の向上を図ることが出来る。
【０２６０】
なお、スイッチング用トランジスタ６４０１は、スイッチとして動作させるトランジスタであり、制御線６４０６Ｂによる第２のゲートの電位の制御を行わなくてもよい。すなわち、制御線６４０６Ｂは、駆動用トランジスタ６４０２の第２のゲートのみに接続されていてもよい。
【０２６１】
なお、図２１に示す画素構成は、これに限定されない。例えば、図２１に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。
【０２６２】
なお、デジタル階調駆動を行う場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするかまたはオフするかの二つの状態のいずれかとなるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、駆動用トランジスタ６４０２の第１のゲートは、電源線６４０７の電位よりも高い電位とする。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。図２１と同じ画素構成を用いることができる。
【０２６３】
次に、発光素子の構成について、図２２を用いて説明する。ここでは、駆動用トランジスタがｎチャネル型のトランジスタを例に挙げて、画素の断面構造について説明する。図２２（Ａ）（Ｂ）（Ｃ）に示される駆動用トランジスタであるトランジスタ７００１、トランジスタ７０１１およびトランジスタ７０２１は、実施の形態１で示すトランジスタ４７１などと同様に作製することができ、酸化物半導体層をチャネル形成領域に用いたトランジスタである。
【０２６４】
発光素子は、発光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造（トップエミッション）や、基板側の面から発光を取り出す下面射出構造（ボトムエミッション）や、基板側および基板とは反対側の面の双方から発光を取り出す両面射出構造（デュアルエミッション）の発光素子があり、図２２に示すように、本実施の形態では、いずれも適用することができる。
【０２６５】
上面射出構造の発光素子について図２２（Ａ）を用いて説明する。
【０２６６】
図２２（Ａ）には、実施の形態１に示すトランジスタ７００１を画素に配置する駆動用トランジスタとし、トランジスタ７００１と電気的に接続する発光素子７００２から発せられる光が陽極７００５側に射出される場合の画素の断面図を示す。トランジスタ７００１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ７００１のチャネルはＩｎ−Ｚｎ−Ｏ系酸化物半導体により形成されている。
【０２６７】
図２２（Ａ）では、発光素子７００２の陰極７００３と駆動用トランジスタであるトランジスタ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されて形成されている。陰極７００３は仕事関数が小さく、且つ光を反射する導電性材料であればよく、様々な材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉなどが望ましい。
【０２６８】
なお、図２２（Ａ）では、陰極７００３と同じ材料により形成された第２のゲート電極７００９が酸化物半導体層を覆っており、第２のゲート電極７００９が酸化物半導体層を遮光している。第２のゲート電極７００９は、トランジスタ７００１のしきい値電圧を制御する。陰極７００３と第２のゲート電極７００９とを同じ材料により同一の層で形成することで、工程数を削減することができる。
【０２６９】
そして、第２のゲート電極７００９と陰極７００３の短絡を防止するために、絶縁材料からなる隔壁７００６が設けられている。隔壁７００６の一部から露出している陰極７００３の一部と、隔壁７００６の双方に重なるように発光層７００４が設けられている。
【０２７０】
そして発光層７００４は、単数の層により形成されていても、複数の層が積層されて形成されていてもよい。複数の層が積層されて形成されている場合には、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する。なお、これらの層を必ずしも全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物または酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。
【０２７１】
陰極７００３と、陽極７００５と、これらで挟まれた発光層７００４と、により発光素子７００２が形成されている。図２２（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２７２】
次に、下面射出構造の発光素子について図２２（Ｂ）を用いて説明する。
【０２７３】
図２２（Ｂ）には、実施の形態１に示すトランジスタ７０１１を画素に配置する駆動用トランジスタとし、トランジスタ７０１１と電気的に接続する発光素子７０１２から発せられる光が陰極７０１３側に射出される場合の、画素の断面図を示す。トランジスタ７０１１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ７０１１のチャネルがＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体により形成されている。
【０２７４】
図２２（Ｂ）では、駆動用トランジスタであるトランジスタ７０１１と電気的に接続された透光性を有する導電膜７０１０上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４と陽極７０１５が順に積層されて形成されている。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、光を反射または遮蔽する遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２２（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし、その厚さは、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば厚さ２０ｎｍのアルミニウム膜を、陰極７０１３として用いることができる。
【０２７５】
そして、発光層７０１４は、図２２（Ａ）と同様に、単数の層により形成されていても、複数の層が積層されて形成されていてもよい。陽極７０１５は光を透過する必要はないが、図２２（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６としては、例えば光を反射する金属膜などを用いることができるが、これに限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。
【０２７６】
なお、図２２（Ｂ）では、透光性を有する導電膜７０１０と同じ導電性材料により設けられた第２のゲート電極７０１９が酸化物半導体層を覆う構成としている。本実施の形態では、第２のゲート電極７０１９の材料として、酸化シリコンを含むインジウム錫酸化物を用いる。第２のゲート電極７０１９は、トランジスタ７０１１のしきい値電圧を制御する。透光性を有する導電膜７０１０と第２のゲート電極７０１９とを同じ材料により同一の層で形成することで、工程数を削減することができる。トランジスタ７０１１の酸化物半導体層は、第２のゲート電極７０１９の上方の遮蔽膜７０１６によって遮光されている。
【０２７７】
陰極７０１３と、陽極７０１５と、これらで挟まれた発光層７０１４と、により発光素子７０１２が形成されている。図２２（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２７８】
次に、両面射出構造の発光素子について、図２２（Ｃ）を用いて説明する。
【０２７９】
図２２（Ｃ）には、実施の形態１に示すトランジスタ７０２１を画素に配置する駆動用トランジスタとし、トランジスタ７０２１と電気的に接続する発光素子７０２２から発せられる光が陽極７０２５側と陰極７０２３側の双方に抜ける場合の画素の断面図を示す。トランジスタ７０２１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ７０２１のチャネルはＺｎ−Ｏ系酸化物半導体により形成されている。
【０２８０】
トランジスタ７０２１と接続電極７０２８を介して電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４と陽極７０２５が順に積層されて形成されている。陰極７０２３は、図２２（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし、その厚さは、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば厚さ２０ｎｍのアルミニウム膜を、陰極７０２３として用いることができる。
【０２８１】
そして、発光層７０２４は、図２２（Ａ）と同様に、単数の層により形成されていても、複数の層が積層されて形成されていてもよい。陽極７０２５は、図２２（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
【０２８２】
陰極７０２３と、陽極７０２５と、これらで挟まれた発光層７０２４と、により発光素子７０２２が形成されている。図２２（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２８３】
なお、図２２（Ｃ）では、第２のゲート電極７０２９が酸化物半導体層を覆っている。従って、第２のゲート電極７０２９の材料としては、遮光性を有する導電性材料（例えば、Ｔｉ、窒化チタン、Ａｌ、Ｗなど）を用いる。ここでは、第２のゲート電極７０２９の材料としては、チタンを用いる。第２のゲート電極７０２９によってトランジスタ７０２１のしきい値電圧を制御する。トランジスタ７０２１の酸化物半導体層は、第２のゲート電極７０２９によって遮光されている。トランジスタ７０２１と接続する接続電極７０２８は、第２のゲート電極７０２９と同一の材料（すなわち、チタン）により同一の層として形成する。
【０２８４】
なお、ここでは、発光素子として有機ＥＬ素子を用いる場合について説明したが、発光素子として無機ＥＬ素子を用いてもよい。
【０２８５】
なお、本実施の形態では、発光素子の駆動を制御するトランジスタ（駆動用トランジスタ）と発光素子が接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されていてもよい。
【０２８６】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観と断面について、図２３を用いて説明する。図２３（Ａ）は、第１の基板上に形成されたトランジスタと発光素子を、第２の基板との間にシール材によって封止した発光表示パネルの上面図であり、図２３（Ｂ）は、図２３（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２８７】
第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂを囲ってシール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、および走査線駆動回路４５０４ｂの上に第２の基板４５０６が設けられている。よって、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂは、第１の基板４５００とシール材４５０５と第２の基板４５０６とによって、充填材４５０３と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルムなど）やカバー材でパッケージング（封入）することが好ましい。
【０２８８】
第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂは、トランジスタを複数有しており、図２３（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９と、を例示している。
【０２８９】
トランジスタ４５０９とトランジスタ４５１０には、ここではＺｎ−Ｏ系酸化物半導体を用いる。本実施の形態において、トランジスタ４５０９とトランジスタ４５１０はｎチャネル型トランジスタである。トランジスタ４５０９とトランジスタ４５１０は、第１の保護層４５０７上の樹脂層４５０８と、樹脂層４５０８上の第２の保護絶縁層４５１４と、で覆われている。なお、窒化シリコンにより形成された第２の保護絶縁層４５１４は、樹脂層４５０８の上面と側面を覆って形成されている。トランジスタ４５０９の上方には、第２のゲート電極４５２２が設けられており、トランジスタ４５１０の上方には、第２のゲート電極４５２１が設けられている。第２のゲート電極４５２１と第２のゲート電極４５２２は、同一の層により形成されており、トランジスタのしきい値電圧の制御を行い、酸化物半導体層の保護層としても機能する。
【０２９０】
第２のゲート電極４５２２の幅は、トランジスタ４５０９のゲート電極の幅よりも広く、酸化物半導体層全体にゲート電圧を印加することができるようにするとよい。第２のゲート電極４５２２を遮光性の導電性材料により形成する場合、トランジスタ４５０９の酸化物半導体層への光を遮断することができる。第２のゲート電極４５２２を遮光性の導電性材料により形成する場合、酸化物半導体の光感度によるトランジスタの電気特性の変動を防止し、安定に動作させることができる。
【０２９１】
第２のゲート電極４５２１の幅は、第２のゲート電極４５２２の幅とは異なり、トランジスタ４５１０の第１のゲート電極の幅よりも狭くするとよい。第２のゲート電極４５２１の幅をトランジスタ４５１０の第１のゲート電極の幅よりも狭くすることで、トランジスタ４５１０のソース電極またはドレイン電極と重なる面積を縮小して寄生容量を小さくすることができる。第２のゲート電極４５２１の幅は、トランジスタ４５１０の酸化物半導体層の幅よりも狭く、一部しか遮光していないが、さらに上方には第２の電極層４５１３が設けられており、第２の電極層４５１３を遮光性の導電性材料により形成することで、酸化物半導体層全体を遮光することができる。
【０２９２】
発光素子４５１１が有する画素電極である第１の電極層４５１７は、トランジスタ４５１０のソース電極またはドレイン電極と接続されている。なお、発光素子４５１１は、第１の電極層４５１７と、電界発光層４５１２と、第２の電極層４５１３と、が積層された構造であるが、これに限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２９３】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用いて第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２９４】
電界発光層４５１２は、単数の層で形成されていてもよいし、複数の層が積層されて形成されていてもよい。
【０２９５】
発光素子４５１１に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極層４５１３と隔壁４５２０を覆って保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜などを挙げることができる。
【０２９６】
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂまたは画素部４５０２に与えられる各種信号と電位は、ＦＰＣ４５１８ａおよびＦＰＣ４５１８ｂから供給されている。
【０２９７】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極層４５１７と同じ材料で同一の層として形成され、端子電極４５１６は、トランジスタ４５０９およびトランジスタ４５１０が有するソース電極およびドレイン電極と同じ材料で同一の層として形成されている。なお、端子電極４５１６の下には、トランジスタ４５０９及びトランジスタ４５１０のゲート絶縁層４５０１を有する。
【０２９８】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２９９】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は、透光性であることを要する。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性の基板を用いる。
【０３００】
なお、充填材４５０３としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。ここでは、充填材として窒素を用いる。
【０３０１】
なお、必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）またはカラーフィルタなどの光学フィルムを適宜設けてもよいし、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３０２】
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂは、別の基板上に単結晶半導体膜または多結晶半導体膜によって形成してもよい。なお、信号線駆動回路のみ、或いは走査線駆動回路の一部または全部を別の基板上に形成してもよい。
【０３０３】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０３０４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０５】
（実施の形態８）
本実施の形態は、実施の形態１乃至実施の形態４のいずれか一に示した酸化物半導体層を用いたトランジスタを適用した液晶表示装置について説明する。実施の形態１乃至実施の形態４のいずれか一の酸化物半導体層を用いたトランジスタを駆動回路、さらには画素部に用いて表示機能を有する液晶表示装置を作製することができる。なお、該トランジスタを用いて、駆動回路の一部または全体を、画素部と同じ基板上に形成し、システムオンパネルを作製することができる。
【０３０６】
液晶表示装置は表示素子として液晶素子（液晶表示素子）を含む。
【０３０７】
なお、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールと、を含む。さらに、該液晶表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に供給するための手段を各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし、画素電極となる導電膜を成膜した後に、エッチングして画素電極を形成する前の状態であってもよいし、あらゆる形態があてはまる。
【０３０８】
なお、本明細書中における液晶表示装置は、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。なおコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て液晶表示装置に含む。
【０３０９】
液晶表示装置の一形態に相当する液晶表示パネルの外観および断面について、図２４を用いて説明する。図２４（Ａ１）および（Ａ２）は、液晶素子４０１３を第１の基板４００１と第２の基板４００６との間にシール材４００５を配して封止したパネルの上面図を示し、図２４（Ｂ）は、図２４（Ａ１）および（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０３１０】
図２４では、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と走査線駆動回路４００４は、第１の基板４００１と、シール材４００５と、第２の基板４００６とによって、液晶層４００８と共に封止されている。本実施の形態において液晶層４００８は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相を示す液晶材料は、電圧無印加状態から電圧印加状態においては、応答速度が１ｍｓｅｃ以下と短く、高速応答が可能である。ブルー相を示す液晶材料として液晶およびカイラル剤を含む。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶などを用いる。
【０３１１】
図２４（Ａ１）は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０３１２】
図２４（Ａ２）は、信号線駆動回路の一部を第１の基板４００１上に形成した例であり、第１の基板４００１上に信号線駆動回路４００３ｂが形成され、かつ別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３ａが実装されている。
【０３１３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１）は、信号線駆動回路をＣＯＧ方法により実装する例であり、図２４（Ａ２）は、信号線駆動回路をＴＡＢ方法により実装する例である。
【０３１４】
なお、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１と、が示されている。トランジスタ４０１０およびトランジスタ４０１１上には第１の保護絶縁層４０２０、第２の保護絶縁層である樹脂層４０２１および第３の保護絶縁層４０２２が設けられている。トランジスタ４０１０およびトランジスタ４０１１には、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタを適用することができる。本実施の形態において、トランジスタ４０１０およびトランジスタ４０１１は酸化物半導体層をチャネル形成領域に用いるｎチャネル型トランジスタである。
【０３１５】
トランジスタ４０１０およびトランジスタ４０１１は、第１の保護絶縁層４０２０と、第２の保護絶縁層である樹脂層４０２１と、第３の保護絶縁層４０２２と、により覆われている。第１の保護絶縁層４０２０は、トランジスタ４０１０およびトランジスタ４０１１の酸化物半導体層およびゲート絶縁層４０１９上に接して設けられる。
【０３１６】
なお、平坦化絶縁膜として用いる第２の保護絶縁層である樹脂層４０２１は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材料を用いて形成することができる。またこれらの有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させて、絶縁層を形成してもよい。なお、樹脂層４０２１は、透光性樹脂層であり、本実施の形態では感光性ポリイミド樹脂を用いる。
【０３１７】
絶縁層の形成方法は特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
【０３１８】
なお、第３の保護絶縁層４０２２は、大気中に浮遊する有機物や金属物、水蒸気などの酸化物半導体層を汚染する不純物元素（ナトリウムなど）の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、ＰＣＶＤ法やスパッタリング法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜または窒化酸化アルミニウム膜を単層で、または積層して形成すればよい。
【０３１９】
第３の保護絶縁層４０２２は、プラズマＣＶＤ法により低パワー条件で得られる窒化シリコンにより形成される。窒化シリコンにより形成される下地絶縁層４００７と第３の保護絶縁層４０２２は、画素部の外側で接する構造となっており、第２の保護絶縁層である樹脂層４０２１の側面も封止し、窒化シリコン膜でトランジスタ４０１０およびトランジスタ４０１１を囲み、トランジスタ４０１０およびトランジスタ４０１１の信頼性を向上させている。
【０３２０】
第１の保護絶縁層４０２０上であってトランジスタ４０１１の酸化物半導体層と重なる位置には、第２のゲート電極４０２８が形成される。第３の保護絶縁層４０２２上であってトランジスタ４０１０の酸化物半導体層と重なる位置には、第２のゲート電極４０２９が形成される。
【０３２１】
第１の基板４００１上には画素電極層４０３０と共通電極層４０３１が設けられ、画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。第２のゲート電極４０２８および第２のゲート電極４０２９は、共通電極層４０３１と共通の電位とすることができる。第２のゲート電極４０２８および第２のゲート電極４０２９は、共通電極層４０３１により形成される。第２のゲート電極４０２８および第２のゲート電極４０２９は、遮光性の材料を用いて形成すれば、トランジスタ４０１１およびトランジスタ４０１０の酸化物半導体層を遮光する遮光層としても機能させることができる。
【０３２２】
第２のゲート電極４０２８および第２のゲート電極４０２９は、共通電極層４０３１と異なる電位とすることができ、この場合には第２のゲート電極４０２８および第２のゲート電極４０２９と電気的に接続される制御線を設け、制御線の電位によってトランジスタ４０１０およびトランジスタ４０１１のしきい値電圧の制御を行う構成とする。
【０３２３】
なお、上記の記載に限定されず、第２のゲート電極４０２８および第２のゲート電極４０２９は第１のゲート電極に接続されていてもよいし、フローティングであってもよい。
【０３２４】
液晶素子４０１３は、画素電極層４０３０、共通電極層４０３１および液晶層４００８を含む。本実施の形態では、基板に概略平行（すなわち水平な方向）な電界を生じさせ、基板と平行な面内で液晶分子を動かして、階調を制御する方式を用いる。このような方式として、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）モードで用いる電極構成や、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モードで用いる電極構成が適用できる。なお、第１の基板４００１および第２の基板４００６の外側にはそれぞれ偏光板４０３２および偏光板４０３３が設けられている。
【０３２５】
なお、第１の基板４００１および第２の基板４００６としては、透光性を有するガラス基板またはプラスチック基板などを用いることができる。プラスチック基板としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。または、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０３２６】
ポストスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られるものであり、液晶層４００８の膜厚（セルギャップ）を調整するために設けられている。なお、これに限定されず、球状のスペーサを用いていてもよい。柱状のポストスペーサ４０３５は、第２のゲート電極４０２９と重なる位置に配置する。
【０３２７】
図２４の液晶表示装置では、基板の外側（視認側）に偏光板を設けた例を示しているが、偏光板は基板の内側に設けてもよい。
【０３２８】
なお、ブラックマトリクスとして機能する遮光層を必要な位置に適宜設けてもよい。図２４においては、トランジスタ４０１０およびトランジスタ４０１１の上方を覆うように遮光層４０３４が第２の基板４００６側に設けられている。遮光層４０３４を設けることにより、コントラストを更に向上させ、トランジスタの安定に動作させることができる。
【０３２９】
遮光層４０３４を設けると、トランジスタの酸化物半導体層へ入射する光の強度を減衰させることができ、酸化物半導体層の光感度によるトランジスタの電気特性の変動を防止し、安定に動作させることができる。
【０３３０】
画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、および第２のゲート電極４０２９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて形成することができる。
【０３３１】
または、画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、および第２のゲート電極４０２９は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
【０３３２】
ところで、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給される。
【０３３３】
トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子により設けることが好ましい。
【０３３４】
図２４では、接続端子電極４０１５が画素電極層４０３０と同一の層により形成され、端子電極４０１６がトランジスタ４０１０およびトランジスタ４０１１のソース電極およびドレイン電極層と同一の層により形成されている。
【０３３５】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１７を介して電気的に接続されている。
【０３３６】
図２４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装した例を示しているが、これに限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０３３７】
図２５は、液晶表示装置の断面構造の一例を示し、素子基板２６００と対向基板２６０１がシール材２６０２により固着され、これらの間にトランジスタなどを含む素子層２６０３および液晶層２６０４が設けられている。
【０３３８】
カラー表示を行う場合には、例えば、バックライト部に複数種の発光色を射出する発光ダイオードを配置すればよい。ＲＧＢ方式の場合には、液晶表示装置の表示エリアを複数に分割した分割領域に、赤の発光ダイオード２６１０Ｒ、緑の発光ダイオード２６１０Ｇおよび青の発光ダイオード２６１０Ｂをそれぞれ配置する。
【０３３９】
対向基板２６０１の外側には偏光板２６０６が設けられ、素子基板２６００の外側には偏光板２６０７、および光学シート２６１３が配設されている。光源は、赤の発光ダイオード２６１０Ｒ、緑の発光ダイオード２６１０Ｇおよび青の発光ダイオード２６１０Ｂと反射板２６１１により構成され、回路基板２６１２に設けられたＬＥＤ制御回路２６１４は、フレキシブル配線基板２６０９により素子基板２６００の配線回路部２６０８と接続され、さらにコントロール回路や電源回路などの外部回路が組みこまれている。
【０３４０】
本実施の形態は、このＬＥＤ制御回路２６１４によって個別にＬＥＤを発光させることによって、フィールドシーケンシャル方式の液晶表示装置とする例を示したがこれに限定されず、バックライトの光源として冷陰極管または白色ＬＥＤを用い、カラーフィルタを設けてもよい。
【０３４１】
本実施の形態では、ＩＰＳモードで用いる電極構成の例を示したがこれに限定されず、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モードなどを用いることができる。
【０３４２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３４３】
（実施の形態９）
本実施の形態は、酸化物半導体層を有するトランジスタを複数有する半導体装置として電子ペーパーの一例について説明する。
【０３４４】
図２６（Ａ）は、アクティブマトリクス型の電子ペーパーの断面図を示す。半導体装置に用いられる表示部に配置されるトランジスタ５８１としては、実施の形態１乃至実施の形態４のいずれか一で説明したトランジスタを用いる。
【０３４５】
図２６（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の一例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いて、該球形粒子を第１の電極層と第２の電極層の間に配置し、第１の電極層と第２の電極層の間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法をいう。
【０３４６】
トランジスタ５８１は、ボトムゲート構造のトランジスタであり、第１の電極層５８７は、第１の保護絶縁層５８４、第２の保護絶縁層である樹脂層５８５および第３の保護絶縁層５８６に形成された開口部を介してソース電極またはドレイン電極と電気的に接続している。第１の保護絶縁層５８４はトランジスタ５８１を覆い、第１の保護絶縁層５８４上の樹脂層５８５上には第２のゲート電極５８２が設けられ、第２のゲート電極５８２を覆って第３の保護絶縁層５８６が設けられている。トランジスタ５８１が有する酸化物半導体層は、第１の保護絶縁層５８４と、第２の保護絶縁層である樹脂層５８５と、第２のゲート電極５８２と、第３の保護絶縁層５８６とによって保護される構成となっている。
【０３４７】
第１の電極層５８７と第２の電極層５８８との間には球形粒子５８９が設けられ、球形粒子５８９は、キャビティ５９４、黒色領域５９０ａおよび白色領域５９０ｂを有し、球形粒子５８９の周囲は、樹脂などの充填材５９５で充填されている（図２６（Ａ）参照。）。第１の電極層５８７は画素電極に相当し、第２の電極層５８８は共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続されている。共通接続部において、一対の基板間に導電性粒子を配置して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０３４８】
または、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層に電位差を生じさせると、白い微粒子と黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、補助ライトが不要であり、消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。更には、表示部に電力を供給することなく一度表示した像を保持することが可能である。そのため、該電子ペーパーが電波発信源から無線により信号および電力を供給する構成である場合に、電波発信源から表示機能付き半導体装置を遠ざけた場合であっても、表示された像を保存しておくことが可能である。
【０３４９】
実施の形態１乃至実施の形態４のいずれか一で説明したトランジスタをスイッチング素子に用いることで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図２６（Ｂ）に示す。
【０３５０】
図２６（Ｂ）は、電子書籍２７００の一例を示す。電子書籍２７００は、第１の筐体２７０１と第２の筐体２７０３の２つの筐体で構成されている。第１の筐体２７０１と第２の筐体２７０３は、軸部２７１１により結合されており、軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に動作させることが可能となる。
【０３５１】
第１の筐体２７０１には第１の表示部２７０５が組み込まれ、第２の筐体２７０３には第２の表示部２７０７が組み込まれている。第１の表示部２７０５と第２の表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２６（Ｂ）の第１の表示部２７０５）には文章を表示し、左側の表示部（図２６（Ｂ）の第２の表示部２７０７）には画像を表示することができる。
【０３５２】
なお、図２６（Ｂ）に示す電子書籍２７００は、第１の筐体２７０１に操作部などを備えている。例えば、第１の筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備えていてもよい。筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を有していてもよい。
【０３５３】
電子書籍２７００は、無線通信により情報を送受信できる構成であってもよい。無線通信により、電子書籍のサーバから所望の書籍データなどを購入し、ダウンロード可能な構成としてもよい。
【０３５４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３５５】
（実施の形態１０）
実施の形態１乃至実施の形態４のいずれか一において作製されるトランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機）、コンピュータなどに接続されるモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３５６】
図２７（Ａ）に示すテレビジョン装置は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。ここでは、壁９６００に固定して筐体９６０１の裏側を支持した構成を示している。
【０３５７】
図２７（Ａ）に示すテレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、リモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３５８】
なお、図２７（Ａ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とするとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３５９】
図２７（Ｂ）に示す携帯型遊技機は、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能な構成で連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。図２７（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）などを備えている。もちろん、携帯型遊技機の構成はこれらに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成としてもよい。図２７（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２７（Ｂ）に示す携帯型遊技機が有する機能はこれに限定されず、その他の様々な機能を有していてもよい。
【０３６０】
図２８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３６１】
図２８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。電話を掛ける、或いはメールを作成するなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３６２】
表示部１００２の画面のモードは、主として３つある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３６３】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面の大部分を用いてキーボードまたは番号ボタンを表示させることが好ましい。
【０３６４】
携帯電話機１０００の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か、横か）を判別して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３６５】
画面モードの切り替えは、表示部１００２を触れること、または筐体１００１の操作ボタン１００３を操作することにより行われる。または、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部１００２に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える構成とすればよい。
【０３６６】
なお、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間行われない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３６７】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れたときに、掌紋、指紋などを撮像することで、本人認証を行うことができる。なお、表示部１００２に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３６８】
図２８（Ｂ）に示す携帯電話機は、筐体９４１１に、表示部９４１２および操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、および着信時に発光する発光部９４０６を含む通信装置９４００と、を有する。表示機能を有する表示装置９４１０は、電話としての機能を有する通信装置９４００と矢印で示すように脱着可能であり、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。なお、表示機能のみを必要とする場合、通信装置９４００から表示装置９４１０を取り外し、表示装置９４１０を単独で用いることができる構成としてもよい。通信装置９４００と表示装置９４１０とは無線通信または有線通信により画像や入力情報などを授受することができ、それぞれ充電可能なバッテリーを有するとよい。
【０３６９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０３７０】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
【０３７１】
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間与える。基板温度は、試験目的に応じて適宜設定すればよい。なお、ゲートに与える電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい、ゲートに与える電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験という。
【０３７２】
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜中の電界強度は、ゲート、ソースおよびドレイン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が１００ｎｍのゲート絶縁膜中の電界強度を２ＭＶ／ｃｍとしたい場合には、電位差を２０Ｖとすればよい。
【０３７３】
本実施例では、トランジスタの作製時におけるソースおよびドレイン形成前に行う熱処理を、窒素雰囲気中で２５０℃、３５０℃、４５０℃とした３種類の試料のそれぞれについてＢＴ試験を行った結果を説明する。
【０３７４】
なお、電圧とは、２点間における電位差のことをいい、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいうが、電子回路において、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを該ある一点における電位として示すことが多いため、以下の説明では、ある一点における電位と基準となる電位（例えば、接地電位）との差を該ある一点における電位として示した場合において、特に指定する場合を除き、該ある一点における電位を電圧ともいう。
【０３７５】
ＢＴ試験は、基板温度を１５０℃、ゲート絶縁膜中の電界強度を２ＭＶ／ｃｍ、時間を１時間とし、＋ＢＴ試験および−ＢＴ試験それぞれについて行った。
【０３７６】
まず、＋ＢＴ試験について説明する。ＢＴ試験の対象となるトランジスタの初期特性を測定するため、基板温度を４０℃とし、ソース−ドレイン間電圧（以下、ドレイン電圧という）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧という）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流という）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。ここでは、基板温度を試料表面への吸湿対策として４０℃としているが、特に問題がなければ、室温（２５℃）下で測定してもかまわない。
【０３７７】
次に、基板温度を１５０℃まで上昇させた後、トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜中の電界強度が２ＭＶ／ｃｍとなるように、ゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが１００ｎｍであったため、ゲートに＋２０Ｖを印加し、そのまま１時間保持した。ここでは時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０３７８】
次に、ソース、ドレインおよびゲートへ電圧を印加したまま、基板温度を４０℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によりトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したままで基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。
【０３７９】
次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ−Ｉｄ特性を得た。
【０３８０】
続いて、―ＢＴ試験について説明する。―ＢＴ試験も＋ＢＴ試験と同様の手順で行うが、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとする点が異なる。
【０３８１】
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて―ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、―ＢＴ試験結果を正しく評価することができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行った場合なども同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返す場合はこの限りではない。
【０３８２】
図２９（Ａ）乃至図２９（Ｃ）は、＋ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す。図２９（Ａ）は、ソースおよびドレイン形成前に行う熱処理を、窒素雰囲気中で２５０℃として作製したトランジスタの＋ＢＴ試験結果である。図２９（Ｂ）は同３５０℃、図２９（Ｃ）は同４５０℃とした場合の＋ＢＴ試験結果である。
【０３８３】
図３０（Ａ）乃至図３０（Ｃ）は、−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す。図３０（Ａ）は、ソースおよびドレイン形成前に行う熱処理を、窒素雰囲気中で２５０℃として作製したトランジスタの−ＢＴ試験結果である。図３０（Ｂ）は同３５０℃、図３０（Ｃ）は同４５０℃とした場合の−ＢＴ試験結果である。
【０３８４】
なお、上記の図２９および図３０では、第２のゲート電極は、チタン層（５０ｎｍ）とアルミニウム層（１００ｎｍ）とチタン層（５ｎｍ）を積層した３層の積層構造とした。第２のゲート電極は、各画素に対して独立に引き回す構成とした。なお、比較例として、第２のゲート電極を設けなかった場合の＋ＢＴ試験の結果を図３１に示し、−ＢＴ試験の結果を図３２に示す。図３１（Ａ）は同２５０℃、図３１（Ｂ）は同３５０℃、図３１（Ｃ）は同４５０℃とした場合の＋ＢＴ試験結果である。図３２（Ａ）は同２５０℃、図３２（Ｂ）は同３５０℃、図３２（Ｃ）は同４５０℃とした場合の−ＢＴ試験結果である。
【０３８５】
各図とも、横軸はゲート電圧（Ｖｇ）で、縦軸はドレイン電流（Ｉｄ）を対数目盛で示している。なお、実線は初期特性を示し、破線はストレス印加後の特性を示している。
【０３８６】
図２９および図３１から、熱処理の温度を２５０℃、３５０℃、４５０℃と上昇させるに従って、＋ＢＴ試験後のしきい値電圧の変化量が小さくなっていくことがわかる。そして、図３０と図３２の比較から、第２のゲート電極を設けることで、−ＢＴ試験後のしきい値電圧の変化量が小さくなっていくことがわかる。
【０３８７】
図２９と図３１より、ソースおよびドレイン形成前に行う熱処理の温度が概ね４００℃以上である場合に、少なくとも＋ＢＴ試験での信頼性を向上させることができる。そして、図３０と図３２より、第２のゲート電極を設けることで、−ＢＴ試験での信頼性を向上させることができる。従って、ソースおよびドレイン形成前に行う熱処理の温度が概ね４００℃以上とし、第２のゲート電極を設けることで、＋ＢＴ試験および−ＢＴ試験での信頼性を向上させることができる。
【０３８８】
以上、本実施例で説明したように、本発明の一態様により、＋ＢＴ試験での信頼性と−ＢＴ試験での信頼性をともに向上させることができる。
【０３８９】
なお、このように−ＢＴ試験での信頼性の高いトランジスタは、表示装置の駆動回路部のドライバ回路に適用することが特に有効である。
【実施例２】
【０３９０】
本実施例は、加熱温度の条件を振り、窒素雰囲気下で加熱処理を行った複数の試料を昇温脱離分析装置（ＴｈｅｒｍａｌＤｅｓｏｒｐｔｉｏｎＳｐｅｃｔｒｏｓｃｏｐｙ。以下、ＴＤＳと呼ぶ。）測定で測定した結果について、図３４、図３５、および図３６を参照して説明する。
【０３９１】
ＴＤＳは、試料を高真空中で加熱・昇温中に試料から脱離、発生するガス成分を四重極質量分析計で検出し、同定する分析装置であり、試料表面と内部から脱離するガスおよび分子が観察できる。電子科学株式会社製のＴＤＳ（製品名：ＥＭＤ−ＷＡ１０００Ｓ）を用い、測定条件は、昇温約１０℃／分とし、１×１０^−８（Ｐａ）から測定を開始して、測定中は約１×１０^−７（Ｐａ）の真空度である。
【０３９２】
図３４は、ガラス基板のみの試料（比較試料）と、ガラス基板上に設定膜厚５０ｎｍ（実際にはエッチングしているので膜厚約３０ｎｍ）のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）を比較したＴＤＳの測定結果を示すグラフである。図３４はＨ_２ＯについてのＴＤＳ測定結果を示したものであるが、３００℃付近にピークが見られることからＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜から水分（Ｈ_２Ｏ）などの不純物が脱離していることが確認できる。
【０３９３】
図３５は、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した後、大気雰囲気下において加熱温度３５０℃で１時間の加熱処理を行った試料（サンプル２）と、窒素雰囲気下において加熱温度３５０℃で１時間の加熱処理を行った試料（サンプル３）と、を比較したものであり、Ｈ_２ＯについてのＴＤＳ測定結果を示したものである。図３５の結果から、サンプル３において、３００℃付近のピークがサンプル２よりも低減されているため、窒素雰囲気での加熱処理により水分（Ｈ_２Ｏ）などの不純物が脱離されていることが確認できる。従って、大気雰囲気において加熱処理を行うよりも窒素雰囲気において加熱処理を行ったほうが、膜中の水分（Ｈ_２Ｏ）などの不純物が低減されていることがわかる。
【０３９４】
図３６は、ガラス基板上に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した試料（サンプル１）と、窒素雰囲気下での加熱温度を２５０℃として１時間の加熱処理を行った試料（サンプル４）と、窒素雰囲気下での加熱温度を３５０℃として１時間の加熱処理を行った試料（サンプル３）と、窒素雰囲気下での加熱温度を４５０℃として１時間の加熱処理を行った試料（サンプル５）と、窒素雰囲気下での加熱温度を３５０℃とし１０時間の加熱処理を行った試料（サンプル６）を比較したものであり、Ｈ_２ＯについてのＴＤＳ測定結果を示したものである。図３６の結果から、測定した温度の範囲内において、窒素雰囲気下での加熱温度が高いほど、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から脱離する水分（Ｈ_２Ｏ）などの不純物が低減されていることがわかる。
【０３９５】
図３５および図３６のグラフには、２００℃〜２５０℃付近で確認できる水分（Ｈ_２Ｏ）などの不純物が脱離したことを示す第１のピークと、３００℃近傍で水分（Ｈ_２Ｏ）などの不純物が脱離したことを示す第２のピークが確認できる。
【０３９６】
なお、窒素雰囲気下で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１週間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が安定になることが判明している。
【０３９７】
ここで、窒素雰囲気下での加熱温度条件を１５０℃、１７５℃、２００℃、２２５℃、２５０℃、２７５℃、３００℃、３２５℃、３５０℃、３７５℃、４００℃、４２５℃、４５０℃として、それぞれのキャリア濃度を測定した結果を図３３に示す。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に酸化物絶縁膜を形成すると、図３３中の点線に示すキャリア濃度（１×１０^１４／ｃｍ^３）以下となる。
【０３９８】
次に、キャリア濃度とＨａｌｌ移動度（ホール移動度）の測定について説明する。図３７（Ａ）は、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）の物性（キャリア濃度とＨａｌｌ移動度）を評価するための物性評価用試料５１０の立体視図を示す。ここで、物性評価用試料５１０を作製して室温にてＨａｌｌ効果測定を行い、酸化物半導体膜のキャリア濃度とＨａｌｌ移動度を評価した。物性評価用試料５１０は、基板５００上に酸化窒化シリコンからなる絶縁膜５０１を形成し、その上に評価対象となる１０ｍｍ×１０ｍｍの酸化物半導体膜５０２を形成し、その上にそれぞれ直径１ｍｍの電極５０３、電極５０４、電極５０５および電極５０６を形成して作製した。図３７（Ｂ）は、Ｈａｌｌ移動度の測定結果を示し、図３７（Ｃ）は、導電率の測定結果を示す。なお、Ｈａｌｌ効果測定から求めた酸化物半導体膜のキャリア濃度は、図３３に示したものである。
【０３９９】
図３３、図３４、図３５、図３６の結果から、２５０℃以上において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ_２Ｏ）などの不純物が脱離することと、キャリア濃度の変動との間に関係があることがわかる。すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から水分（Ｈ_２Ｏ）などの不純物が脱離することによってキャリア濃度が増加することがわかる。
【０４００】
なお、ＴＤＳ測定により、Ｈ_２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ_２、Ｏ_２、Ｎ、Ｎ_２、およびＡｒのそれぞれについて測定を行ったところ、Ｈ、Ｏ、およびＯＨは、はっきりとピークが観測できたが、Ｈ_２、Ｏ_２、Ｎ、Ｎ_２、およびＡｒはピークが観測できなかった。試料は、ガラス基板に設定膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜したものを用いており、加熱条件は、窒素雰囲気下２５０℃１時間、窒素雰囲気下３５０℃１時間、窒素雰囲気下３５０℃１０時間、窒素雰囲気下４５０℃１時間とし、比較例として加熱処理なしのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、ガラス基板のみとをそれぞれ測定した。図３８は、ＨのＴＤＳ結果を示し、図３９は、ＯのＴＤＳ結果を示し、図４０は、ＯＨのＴＤＳ結果を示し、図４１はＨ_２のＴＤＳ結果を示す。なお、上記加熱条件での窒素雰囲気の酸素密度は、２０ｐｐｍ以下である。
【実施例３】
【０４０１】
本実施例は、酸素密度の高い領域および酸素密度の低い領域を有する酸化物半導体層における、加熱処理に伴う酸素の拡散現象を計算した結果について、図４２および図４３を用いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌｓＥｘｐｌｏｒｅｒ５．０を用いた。
【０４０２】
図４２に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０１を、酸素密度の低い層７０３上に酸素密度の高い層７０５が積層された構造とした。
【０４０３】
ここでは、酸素密度の低い層７０３は、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、および５４個のＯ原子からなるアモルファス構造とした。
【０４０４】
そして、酸素密度の高い層７０５は、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、および６６個のＯ原子からなるアモルファス構造とした。
【０４０５】
そして、酸化物半導体層７０１の密度は５．９ｇ／ｃｍ^３とした。
【０４０６】
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古典ＭＤ（分子動力学）計算を行った。時間刻み幅は０．２ｆｓとし、総計算時間は２００ｐｓに設定した。ポテンシャルは、金属−酸素結合、および酸素−酸素結合にＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用した。更には、酸化物半導体層７０１の上端と下端の原子の動きを固定した。
【０４０７】
図４３は、計算結果を示す。ｚ軸座標の０ｎｍから１．１５ｎｍまでが酸素密度の低い層７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍまでが酸素密度の高い層７０５である。ＭＤ計算前の酸素の密度分布は実線７０７で示し、ＭＤ計算後の酸素の密度分布は破線７０９で示す。
【０４０８】
実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面より、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、酸素密度の低い層７０３および酸素密度の高い層７０５において、酸素密度が均質であることが分かる。
【０４０９】
以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のように、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡散し、酸素密度が均質になることが分かる。
【０４１０】
すなわち、実施の形態１に示すように、酸化物半導体層４０３上に絶縁性酸化物により第１の保護絶縁層４０７を形成することで、酸化物半導体層４０３および絶縁性酸化物により第１の保護絶縁層４０７の界面において酸素密度が高まるため、当該酸素が酸化物半導体層４０３の酸素密度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。以上のことから、本発明の一態様における表示装置が有するトランジスタの信頼性を向上させることができる。
【符号の説明】
【０４１１】
１０基板
１１ゲート電極
１３ゲート絶縁層
１４ａｎ型酸化物半導体層
１４ｂｎ型酸化物半導体層
１５ａソース電極層
１５ｂドレイン電極層
１６酸化物半導体層
１７樹脂層
１８保護絶縁層
１９ゲート電極
２０トランジスタ
４２ゲート電極
４３トランジスタ
４４コンタクトホール
４７酸化物半導体層
４００基板
４０１ゲート電極層
４０１Ｃゲート電極層
４０２ゲート絶縁層
４０３酸化物半導体層
４０４ｎ型酸化物半導体層
４０４ａｎ型酸化物半導体層
４０４ｂｎ型酸化物半導体層
４０５ソース電極およびドレイン電極層
４０５ａソース電極
４０５ｂドレイン電極
４０６チャネル保護層
４０７保護絶縁層
４０８樹脂層
４０８ａバッファ層
４０８ｂバッファ層
４０９ゲート電極層
４０９Ｂゲート電極層
４０９Ｃゲート電極層
４１０下地絶縁層
４１１端子
４３０酸化物半導体層
４３１酸化物半導体層
４３２酸化物半導体層
４３３酸化物半導体膜
４３４ｎ型酸化物半導体層
４３７ｎ型酸化物半導体層
４４０ｎ型酸化物半導体膜
４７０ゲート電極層
４７１トランジスタ
４７１Ｂトランジスタ
４７１Ｃトランジスタ
４７２トランジスタ
４７２Ｂトランジスタ
４７３トランジスタ
４７３Ｂトランジスタ
４７４トランジスタ
４７４Ｂトランジスタ
５００基板
５０１絶縁膜
５０２酸化物半導体膜
５０３電極
５０４電極
５０５電極
５０６電極
５１０物性評価用試料
５８１トランジスタ
５８２ゲート電極
５８４保護絶縁層
５８５樹脂層
５８６保護絶縁層
５８７電極層
５８８電極層
５８９球形粒子
５９０ａ黒色領域
５９０ｂ白色領域
５９４キャビティ
５９５充填材
６０１電気炉
６０２チャンバー
６０３ヒーター
６０４基板
６０５サセプター
６０６ガス供給手段
６０７排気手段
６１１ガス供給源
６１２圧力調整弁
６１３精製器
６１４マスフローコントローラ
６１５ストップバルブ
７０１酸化物半導体層
７０３酸素密度の低い層
７０５酸素密度の高い層
７０７実線
７０９破線
８００基板
８０１画素部
８０２走査線駆動回路
８０２Ａ走査線駆動回路
８０２Ｂ走査線駆動回路
８０３信号線駆動回路
８０４トランジスタ
８２０基板
８２２信号線入力端子
８２３走査線
８２３Ａ走査線
８２３Ｂ制御線
８２３Ｃ走査線
８２３Ｄ走査線
８２４信号線
８２７画素部
８２８画素
８２９画素トランジスタ
８３０保持容量部
８３１画素電極
８３２容量線
８３３コモン端子
８３５保護回路
１０００携帯電話機
１００１筐体
１００２表示部
１００３操作ボタン
１００４外部接続ポート
１００５スピーカ
１００６マイク
１１０１導電層
１１０２酸化物半導体層
１１０３導電層
１１０４画素電極層
１１０５導電層
１１０６開口部
２６００素子基板
２６０１対向基板
２６０２シール材
２６０３素子層
２６０４液晶層
２６０６偏光板
２６０７偏光板
２６０８配線回路部
２６０９フレキシブル配線基板
２６１０Ｂ発光ダイオード
２６１０Ｇ発光ダイオード
２６１０Ｒ発光ダイオード
２６１１反射板
２６１２回路基板
２６１３光学シート
２６１４ＬＥＤ制御回路
２７００電子書籍
２７０１筐体
２７０３筐体
２７０５表示部
２７０７表示部
２７１１軸部
２７２１電源
２７２３操作キー
２７２５スピーカ
４００１基板
４００２画素部
４００３信号線駆動回路
４００３ａ信号線駆動回路
４００３ｂ信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６基板
４００７下地絶縁層
４００８液晶層
４０１０トランジスタ
４０１１トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１７異方性導電膜
４０１８ＦＰＣ
４０１９ゲート絶縁層
４０２０保護絶縁層
４０２１樹脂層
４０２２保護絶縁層
４０２８ゲート電極
４０２９ゲート電極
４０３０画素電極層
４０３１共通電極層
４０３２偏光板
４０３３偏光板
４０３４遮光層
４０３５ポストスペーサ
４５００基板
４５０１ゲート絶縁層
４５０２画素部
４５０３充填材
４５０３ａ信号線駆動回路
４５０３ｂ信号線駆動回路
４５０４ａ走査線駆動回路
４５０４ｂ走査線駆動回路
４５０５シール材
４５０６基板
４５０７保護層
４５０８樹脂層
４５０９トランジスタ
４５１０トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３電極層
４５１４保護絶縁層
４５１５接続端子電極
４５１６端子電極
４５１７電極層
４５１８ａＦＰＣ
４５１８ｂＦＰＣ
４５１９異方性導電膜
４５２０隔壁
４５２１ゲート電極
４５２２ゲート電極
６４００画素
６４０１スイッチング用トランジスタ
６４０２駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６Ａ走査線
６４０６Ｂ制御線
６４０７電源線
６４０８共通電極
７００１トランジスタ
７００２発光素子
７００３陰極
７００４発光層
７００５陽極
７００６隔壁
７００７保護層
７００９ゲート電極
７０１０導電膜
７０１１トランジスタ
７０１２発光素子
７０１３陰極
７０１４発光層
７０１５陽極
７０１６遮蔽膜
７０１７樹脂層
７０１８保護絶縁層
７０１９ゲート電極
７０２１トランジスタ
７０２２発光素子
７０２３陰極
７０２４発光層
７０２５陽極
７０２７導電膜
７０２８接続電極
７０２９ゲート電極
９４００通信装置
９４０１筐体
９４０２操作ボタン
９４０３外部入力端子
９４０４マイク
９４０５スピーカ
９４０６発光部
９４１０表示装置
９４１１筐体
９４１２表示部
９４１３操作ボタン
９６００壁
９６０１筐体
９６０３表示部
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９８８１筐体
９８８２表示部
９８８３表示部
９８８４スピーカ部
９８８５操作キー
９８８６記録媒体挿入部
９８８７接続端子
９８８８センサ
９８８９マイクロフォン
９８９０ＬＥＤランプ
９８９１筐体
９８９３連結部

【特許請求の範囲】
【請求項１】
トランジスタを含む画素部と駆動回路部を有する表示装置の作製方法であって、
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層を覆ってゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化し、
前記脱水化または脱水素化させた前記酸化物半導体層上にソース電極およびドレイン電極層を形成し、
前記ゲート絶縁層、前記脱水化または脱水素化された前記酸化物半導体層、前記ソース電極および前記ドレイン電極層上に、前記酸化物半導体層の一部と接する絶縁性酸化膜により保護層を形成し、
該保護層上に更なるゲート電極層を形成することで少なくとも前記駆動回路部のトランジスタを作製する表示装置の作製方法。
【請求項２】
請求項１において、
前記脱水化または脱水素化は、窒素雰囲気、または希ガス雰囲気、或いは減圧下の加熱処理であることを特徴とする表示装置の作製方法。
【請求項３】
トランジスタを含む画素部と駆動回路部を有する表示装置の作製方法であって、
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層を覆ってゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を不活性雰囲気下で加熱してキャリア濃度を増加させ、
前記キャリア濃度が増加した前記酸化物半導体層上にソース電極およびドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱された前記酸化物半導体層、前記ソース電極およびドレイン電極層上に前記加熱された前記酸化物半導体層の一部と接する絶縁性酸化膜により保護層を形成することで、前記絶縁性酸化膜と接する部分のキャリア濃度を低減させ、
該保護層上に更なるゲート電極層を形成することで少なくとも前記駆動回路部のトランジスタを作製する表示装置の作製方法。
【請求項４】
請求項３において、
前記不活性雰囲気は、窒素雰囲気または希ガス雰囲気であることを特徴とする表示装置の作製方法。
【請求項５】
請求項３または請求項４において、
前記酸化物半導体層の加熱は４００℃以上で行うことを特徴とする表示装置の作製方法。
【請求項６】
請求項５において、
前記酸化物半導体層の加熱後、室温以上１００℃未満まで徐冷を行うことを特徴とする表示装置の作製方法。
【請求項７】
トランジスタを含む画素部と駆動回路部を有する表示装置の作製方法であって、
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層を覆ってゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を減圧下で加熱してキャリア濃度を増加させ、
前記キャリア濃度が増加した前記酸化物半導体層上にソース電極およびドレイン電極層を形成し、
前記ゲート絶縁層、前記加熱された前記酸化物半導体層、前記ソース電極およびドレイン電極層上に前記加熱された前記酸化物半導体層の一部と接する絶縁性酸化膜により保護層を形成することでキャリア濃度を低減させ、
前記保護層上に更なるゲート電極層を形成することで少なくとも前記駆動回路部のトランジスタを作製する表示装置の作製方法。
【請求項８】
請求項３乃至請求項７のいずれか一において、
前記キャリア濃度が増加した前記酸化物半導体層のキャリア濃度は、１×１０^１８／ｃｍ^３以上であることを特徴とする表示装置の作製方法。

【図１】