メモリセルおよびメモリセルの磁気トンネル接合(MTJ)の形成方法
メモリセルを含むメモリおよびメモリセルを製造する方法が示される。メモリは、第1の面に基板を含んでいる。第2の面で伸びる第1の金属接続が提供される。第2の面は、第1の面に本質的に垂直である。磁気トンネル接合(MTJ)は、MTJの第1の層が第2の面に沿って方向が合わされるように、金属接続につながれる第1の層を有して提供される。
【発明の詳細な説明】
【開示分野】
【0001】
本開示は、一般に、メモリセルおよびより特にメモリセルの磁気トンネル接合スタックに関係がある。
【背景】
【0002】
ランダムアクセスメモリ(RAM)は、現代のディジタル・アーキテクチャのユビキタスコンポーネントである。RAMは、スタンドアロンデバイスになり得る、または、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システム・オン・チップ(SoC)および当業者によって理解されるような他の類似のデバイス、のようなRAMを使用するデバイス内に集積されまたは埋め込むことができる。RAMは、揮発性または不揮発性でもよい。電源が落とされる場合は常に、揮発性RAMはその格納した情報を失う。電源がメモリから落とされる場合でさえ、不揮発性RAMはそのメモリコンテンツを維持することができる。
【0003】
電荷または電流フローとしてデータを格納する従来のRAM技術とは対照的に、磁気ランダムアクセスメモリ(MRAM)は、相補型金属酸化膜半導体(CMOS)に集積された磁気素子を使用する。一般に、MRAM技術の属性は、不揮発性および無制限の読み書き耐性を含んでいる。MRAMは、高速、低い動作電圧および高密度ソリッド状態メモリのポテンシャルを提供する。MRAM出願は、自動推進用メモリセル、携帯電話、スマートカード、放射を確固とした軍事の出願、データベースストレージ、無線周波数同定装置(RFID)およびフィールドプログラマブルゲートアレイ(FPGA)の中のMRAM素子を含んでいてもよい。これらの将来的なMRAM出願は、スタンドアロンとメモリアプリケーションに埋め込まれることの両方を含むことができる。一般に、ビットアーキテクチャは、磁気トンネル接合(MTJ)素子とともに隔離装置として役立つ最小規模のアクティブトランジスタに基づき、またはMRAMビットを定義するようにスタックされる。
上に述べられるように、MRAMは、高速、高密度(つまり、小さなビットセルサイズ)、低電力消費および時間とともに劣化しないのような、ユニバーサルメモリとして候補になるいくつかの望ましい特徴を有する。しかしながら、MRAMは、スケーラビリティ問題を有している。特に、ビットセルがより小さくなるとともに、メモリ状態のスイッチングのための使用される磁場が増加する。従って、電流密度と電力消費は、高い磁場を提供するために増加し、それにより、MRAMのスケーラビリティを制限する。
【0004】
スピントランスファトルク(STT)書き込み技術は、トンネル磁気抵抗(TMR)素子によって浮遊する電子のスピン方向を整列させることにより、データを書くことができる技術である。一般に、データ書き込みは、同じスピン方向を有する電子を備えたスピン偏極電流の使用により行なわれる。スピントルクトランスファRAMは、一般に低電力の要求の長所を有し、従来のMRAMよりよいスケーラビリティを提供するかもしれない。従来のMRAMと異なり、スピントランスファトルク磁気ランダムアクセスメモリ(STT−MRAM)は、薄膜(スピンフィルター)を通り抜けた電子のようにスピン偏極した電子を使用する。STT−MRAMは、スピントランスファトルクRAM(STT−RAM)、スピントルクトランスファ磁化スイッチングRAM(スピン−RAM)、スピンモーメントトランスファ(SMT−RAM)として知られている。
【0005】
図1を参照して、STT−MRAMセル101のブロック図が説明される。STT−MRAMセル101は、例えば、MTJ105、トランジスタ110、ビット線120、ワード線130、ソース線140、センスアンプ150、読み出し/書き込み回路160およびビット線リファレンス170を含んでいる。当業者は、技術中で知られている、動作およびメモリセル101の構造を認識するだろう。さらなる詳細は、例えば、M. Hosomiらによる、IEDM conference (2005)の「A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM」の記事で与えられ、その全体の参照によってここに組込まれる。
図2(a)(FIG.2A)、2(b)(FIG.2B)および2(c)(FIG.2C)は、従来のSTTMRAMセルの断面の説明図である。従来のSTTMRAMセルの形成におけるプロセスは、いくつかの欠点がある。最初に、ボトム電極、トンネル接合およびトップ電極をパターン化するために、3つの追加のマスクが必要とされる。さらに、従来のSTTMRAMセルのボトム電極上のエッチストップをコントロールするのは難しい。一般に、薄いボトム電極は、線の抵抗に寄与するので、セルを通る電流フローを制限することができる。MTJ130が非常に薄膜(約50〜100nm)の多数の層からできながら、効率的なエッチング工程を得るのは難しい。したがって、正確なインターフェースでエッチングを終了することが必要である。したがって、従来のプロセスで、高分解能リソグラフィックツールは、高反射金属薄膜で100nmより下でパターニングするために必要である。
【0006】
さらに、MTJ(例では、およそ50×100nmの表面積を持っている)を形成するために膜をパターニングした後、一般に、MRAMセルと特定のパシベーション材料との間に粗末な接着がある。例えば、MTJをパターニングした後、トップに別の絶縁体を堆積し、絶縁層をパシベイトすることが必要である。表面が適切に処理されない場合、それはMTJと電極との間のインターフェースをコントロールすることを困難にする。したがって、これは、MTJ金属薄膜層と誘電体(絶縁体)との間の粗末な接着を引き起こす。したがって、パシベーション層が後の処理中で失われるが、インターフェースは短所である。さらに、従来のリソグラフック技術で、異なるフィルムは、異なる化学的エッチングおよびパターンを要求する。例えば、1層を削除するために、化学的エッチングおよびパターン条件の1セットがあってもよい。その一方で、メモリセルの一部として形成されるMTJの異なる層を削除するために、完全に異なる化学的エッチングおよびプロセスを使用している必要がある。
【概要】
【0007】
発明の典型的な実施形態は、メモリセル、およびメモリセルの磁気トンネル接合を形成する方法が対象とされる。
【0008】
従って、発明の実施形態は、第1の面の基板と、第2の面で伸びる第1の金属接続と、第2の面は前記第1の面に本質的に垂直である、金属接続につなげられた第1の層を有する第1の磁気トンネル接合(MTJ)と、MTJの第1の層は第2の面に沿って方向が合わされる、を具備するメモリを含むことができる。
【0009】
別の実施形態は、メモリセル中の磁気トンネル接合(MTJ)を形成する方法を含むことができ、その方法は、第1の面で基板を提供することと、第2の面で伸びる金属接続を形成することと、第2の面は第1の面に本質的に垂直である、金属接続の少なくとも第1の部分を露出するために酸化層内にトレンチをエッチングすることと、金属接続の第1の部分は第2の面に沿って方向が合わされる、トレンチ内にMTJの複数の層を堆積することと、MTJの複数の層は第2の面に沿って方向が合わされる、MTJの第1の層は金属接続の第1の部分につながれる、を具備する。
【図面の簡単な説明】
【0010】
添付の図面は、発明の実施形態の記述を補助するために示され、それの限定はなく、実施形態の説明のために単に提供される。
【図1】図1は、従来のスピントランスファトルク磁気ランダムアクセスメモリ(STT−MRAM)セルのブロック図である。
【図2】図2は、従来のSTTMRAMセルの断面の説明図である。
【図3A】図3Aは、磁気トンネル接合(MTJ)の断面図およびビットセルの素子を説明する。
【図3B】図3Bは、金属接続につながれたMTJのさらに詳細な図を説明する。
【図4】図4は、図3Aの素子との関係を示すビットセルの概略図を説明する。
【図5】図5は、部分的に製造されたメモリセルの断面図を説明する。
【図6】図6は、部分的に製造されたメモリセルの断面図を説明する。
【図7】図7は、部分的に製造されたメモリセルの断面図を説明する。
【図8】図8は、部分的に製造されたメモリセルの断面図を説明する。
【図9】図9は、部分的に製造されたメモリセルの断面図を説明する。
【図10】図10は、製造されたメモリセルの断面図を説明する。
【図11】図11は、メモリセルの別の実施形態の断面図を説明する。
【詳細な説明】
【0011】
発明の典型的な態様は、発明の特定の実施形態を対象とした、以下の記述および関連した図面で開示される。交替する実施形態は、発明の範囲から逸脱することなく考案されてもよい。さらに、発明の有名な素子は、詳細に記述されないだろう、または発明の関係のある詳細を不明瞭にしないように省略されるだろう。
【0012】
「典型的である」というワードは、「例(example)、インスタンス(instance)または実例(illustration)である」ことを意味するために、ここに使用される。他の実施形態上に有利だったように、「典型的である」とここに記載された任意の実施形態は、他の実施形態より優先または有利と解釈する必要はない。同様に、「発明の実施形態」というタームは、発明の全ての実施形態が論じられた特徴、利点または動作モードを含むことを必要としない。
【0013】
ここに使用される専門用語は、特定の実施形態だけについて記述するためにあり、発明の実施形態に限定するようには意図されない。ここに使用されたように、単数形「1つの(a)」、「1つの(an)」、「その(the)」は、文脈でそうでないことが明白に示されない限り、同様に複数形を含むように意図される。それは、ここで使われた場合、「具備する(comprises)」、「具備する(comprising)」、「含む(includes)」または、「含む(including)」というタームは、規定された特徴、整数、ステップ、動作、素子および/またはコンポーネントの存在を特定するが、1つ以上の他の特徴、整数、ステップ、動作、素子、コンポーネントおよび/またはそれらのグループの存在や追加を妨げないことを、さらに理解されるだろう。
【0014】
一般に、例の実施形態は、全体的な製造コストを縮小し、かつ装置の信頼性を向上するように、メモリセルアーキテクチャおよび磁気ランダムアクセスメモリ(MRAM)セルの磁気トンネル接合(MTJ)部分を形成するプロセスが対象とされる。1または代わりに2だけである、従来のスピントルクトランスファ(STT)MRAMセルと異なり、従来のプロセスに必要だった3つのマスクの代わりにフォトマスクを使用する必要がある。一例において、MTJの層は、セルまたはデバイスの金属接続を備えた直接接続でMTJの垂直接合を形成するように、酸化膜中にエッチングされたトレンチ内に堆積される。2つのディメンションで極端な精度を要求する、リソグラフィのコントロールの使用と異なり、MTJを形成する層のディメンションのうちの1つは、MTJの層を堆積するためにトレンチを作成するために必要とされるエッチング深さによってコントロールすることができる。さらに、MTJを形成するための層のディメンション(例えば、セル限界ディメンション)は、MTJを形成するために堆積された金属層の重みによってコントロールすることができる。従って、以下でさらに詳細に見られるように、エッチングプロセスは、空洞またはトレンチを形成するために利用されてもよい。また、MTJの層の形成における物理的堆積特性は、金属接続にMTJをつなぐために利用されてもよい。
【0015】
図3〜11に関して、メモリセルおよびMTJを含めたメモリセルを形成するプロセスが今記載されている。例のプロセスは、明瞭さと理解の目的のために、MTJを形成する基本手順で記述される。
【0016】
図3Aを参照して、メモリセル300の断面図が示される。メモリセル300は、第1の面に形成された基板301および第2の面で伸びる金属接続320(例えば、銅、タングステンなど)を含んでいる。第2の面は、第1の面に本質的に垂直である。メモリセル300は、金属接続320につながれる第1の層を有する磁気トンネル接合(MTJ)365をさらに含んでいる。MTJ365の第1の層は、第2の面に沿って方向が合わされる。説明された接続から認識されるように、MTJ365を通って流れる電流は、380によって示されたインターフェースを通過する。MTJ365に関する詳細は、図3Bに関してさらに議論されるだろう。
【0017】
図3Bを参照して、MTJ365の垂直配置のさらに詳細な実例が説明される。MTJ365は、固定またはピン層362、トンネル障壁層363および自由層364のような複数の層を含んでいる。これらの層は、フィルムまたはより詳細に以下に議論されるような他の方法から形成することができる。さらに、上に議論されるように、これらの層の各々は、層の機能を達成するために、材料の1つ以上の層を含んでもよいことは、理解されるだろう。例えば、材料の1つ以上の層がピン層362を形成するために使用されてもよい。しかし、コンビネーションは、便宜上、シングル機能層としてここに言及されてもよい。
【0018】
図3Bの詳細な配置から見ることができるように、MTJの機能層(362〜364)の各々は、(基板に関しての)垂直面でコネクタ320の側壁に沿って方向が合わされる。MTJ365の層(362〜364)は、水平にも伸びるが、MTJ365を通過する電流フローは、電流パス380によって強調されるような、電極375とコネクタ320との間に本質的にある。層362〜364の水平部分の付加的な厚み、特に、トンネル障壁層363は、電流パス380によって強調されるような、垂直インターフェースを通る電流フローの方向づけを助ける。さらに、MTJ層362〜364の傾斜部分347は、これらの部分を通過する漏れを抑制するおよび380を通過する電流フローを集中する、増加された層厚を維持する。層の傾斜部分347で、増加された層厚を規定することで、傾斜したプロファイルを助けることが理解されるだろう。
【0019】
図3Aに戻って参照して、MTJ365は、コンダクタ370および電極375によってビット線(示されない)につながれる。金属接続320およびコンダクタ325は、MTJ365をトランジスタ305につなぐ。トランジスタ305は、コンダクタ310および315によってワード線接続308およびソース線接続につながれる。メモリセル300の配置は、図4の中の概略図に関して説明される。
【0020】
図4は、メモリセル300、および、図3Aおよび3Bに関連して描かれた素子との関係を示す概略図を説明する。この関係についての理解を手助けするために、同様の素子に関する参考番号は維持された。説明の便宜上、例えば、MTJ365、トランジスタ305などのいくつかの素子の物理的なオリエンテーションは、概略図中で維持されないことは、気づくはずであろう。ビット線は、素子370および375によってMTJ365につながれる。MTJ365は、素子320および325によってアクセス/ワード線トランジスタ305につながれる。ワード線は、素子308によってトランジスタ305につながれる。また、ソース線は、素子315および310によってトランジスタ305につながれる。メモリアレイの残りの機能的な態様(例えばセンスアンプなど)は詳述されないが、例えば図1の中で説明され、そして技術中で知られている。
【0021】
図5〜11を参照して、発明の実施形態によるメモリセル300中の磁気トンネル接合(MTJ)365の典型的な製造方法は今記述されるだろう。図5〜11において、関連した素子に関する参考番号は維持された。同様に、冗長を回避するために、すべての素子は各図の記述で議論されるとは限らないだろう。
【0022】
図5の中で説明するように、発明の実施形態は、共有のソース線接続310を有している2つのメモリセルを含むことができる。ワード線接続309、導体素子326および321のような第2のセルの追加素子は、同様の目的を果たし、従って詳細に議論されないだろう。上に議論されるように、基板301は、第1の面で形成することができる。また、金属接続320は、第1の面に本質的に垂直(例えば垂直)な第2の面に延びて形成することができる。金属接続320は、非伝導層350(例えば酸化層)に覆われている。技術中で知られているように、金属接続320および他の導体素子は、銅、タングステン、アルミニウムなどのような、よい電気的な導電性の特性を有する適切な金属素材で作ることができる。
【0023】
図6および7を参照して、一旦部分的なセル組織300が提供されたならば、トレンチ340は、金属接続320の少なくとも第1の部分を露出するために、酸化層350内にエッチングされることができる。ここでは、金属接続320の第1の部分は、第2の面に沿って方向が合わされる。
【0024】
図6の中で説明されたように、開口部331のパターンを有するフォトレジスト層330は、セルの上面上に提供されてもよい。金属接続320の第1の部分が露出されるだろうということを保証するために、金属接続320の一部332をそれらが覆うに、開口部331が位置付けられることができる。その後、図7の中で示されるように、化学的エッチング液は、開口部331のパターンによって露出した酸化層350の部分に、トレンチまたは空洞340をエッチングするために使用されてもよい。この第1のエッチングステップ中に、金属接続320のパターンおよび/または露出した部分は、多くの方法でコントロールされることができる。例えば、エッチング液が適用される時および/またはエッチング液の化学反応のようなプロセス変数は、コントロールすることができる。さらに、異なるパターンは、金属接続320を覆う酸化層350の部分中で、トレンチ340をエッチングするために使用することができる。
【0025】
図6および7を再び参照して、酸化層350は、第2の面に沿って方向が合わされた金属接続320の少なくとも第1の部分322を露出するために、所望の深さにエッチングされることができる。さらに、部分345によって明白なものとして、トレンチ340の一面が傾斜するように、トレンチまたは空洞の340が形成されてもよい。技術中で知られているように、酸化層350のこの傾斜した部分345または「傾斜プロファイル」は、エッチングプロセス変数の任意の1以上の関数として、コントロールされることができる。他の実施形態では、パラメータは、MTJの層が堆積される、形成された空洞340と比較して薄い金属接続320または形成されたトレンチ340と比較して金属接続320が厚いまたは幅があるパターンを達成するために操作されてもよい。さらに、図3Bに関して上で議論されるように、傾斜部分345は、垂直部分322とは対照的に、MTJの傾斜部分345に厚い層を維持することを助ける。
【0026】
次に、図8の中で示されるように、MTJ365の第1の層(例えば362)の一部が第2の面に沿って方向が合わされるおよびMTJ365の第1の層が金属接続320の第1の部分322につながれるように、MTJ365の薄膜層360(例えば362〜364)は、トレンチ340内に堆積されることができる。MTJ365を形成するための薄膜層360は、セルの上におよびトレンチ340内に堆積されてもよい。これらの薄膜層360は、例えば、ピン層362(例えば、Ta/PtMn/CoFe/Ru/CoFeB)、トンネル障壁層363(例えば、AlOxまたはMgO)、および自由層364(例えば、CoFeB/Ta)を含む薄い強磁性膜として具体化されてもよい。MTJ365の1つ以上の層は、基板301に平行または基板301に関して傾斜したトレンチ340の部分に沿ってよりも、金属接続320の第1の部分(つまり、金属接続320の露出した側壁322)に沿って、より薄くされてもよい。MTJ365を形成するための薄膜層360の個々の堆積の後、金属層375は薄膜層360上に形成されてもよい。
【0027】
図9を参照して、MTJ365の外部の薄膜層360および金属層375は、化学的機械研磨(CMP)、エッチング(例えば、プラズマエッチング)、または他の既知の技術のような研磨によって削除されることができる。図9の中で示されるように、薄膜層360および金属層375は、金属接続320の上面に本質的に対応させるために磨かれるかエッチングされる。金属接続320の上面は、基板301の面と平行になりえる。上面を覆う薄膜層360および金属層375の削除によって、残りの層は、MTJ365および電極375を形成し、トレンチ340内を充填する。
【0028】
図10を参照して、ビット線接続370は、電極375、故にMTJ365をビット線(示されない)に電気的につなぐために、電極375上に導体素子(例えば、ビア)によって形成されることができる。導体素子370は、電気的コネクタ320の上に重ねてもよい非導電層内に埋め込むことができる。
【0029】
図11を参照して、発明の別の実施形態によるメモリアレイ中の磁気トンネル接合(MTJ)の典型的な配置は今記述されるだろう。図11の中で示されるように、ビットセル300および400のペアは、互いのミラー像として形成することができる。例えば、トレンチは、第2の面にある複数の金属接続の個々の隣接した第1の部分を露出するために、酸化層内でエッチングされることができる。MTJ層は、隣接した金属接続のペアの間のエリアで形成されたトレンチ内に堆積されることができる。図11に従ってセル300および400を形成する過程は、図5〜10の中で説明されたプロセスと同様であることは理解されるだろう。それ故に、詳細な説明はここで提供されない。さらに、2重のビットセルのプロセスが、図3Aの中で説明されたように、個々のビットセルに適用することができること、または、一度に2つを超えるビットセルに適用されてもよいことは、理解されるだろう。従って、発明の実施形態は、ここに提供される説明された例に限定されない。
【0030】
MTJ365の接合領域の全体のディメンション(例えば、幅および/または長さ)は、メモリセル300の所望のアプリケーションに依存して調節されることができる。言いかえれば、所望のパターンは、特定のメモリセル300の詳細に依存して形成されることができる。任意の場合で、MTJ365のディメンション、故に、メモリセル300は、上記堆積工程の間にMTJ365を形成する際に適用される薄膜層360の厚さと同様に、MTJ365を形成するために、メモリセル300の酸化層350内にエッチングされるトレンチ340の深さの関数かもしれない。
上に述べられるように、このプロセスの物理的堆積性質の一部により、MTJ365の中のトンネル障壁厚さは、(例えば、図7の中で示されるように)金属接続320の露出した第1の部分322の近くで最も薄いかもしれない、そしてトレンチ340の他のどこかより厚い。従って、トンネル電流は、322に隣接するMTJ365の垂直部分を通って、(銅かタングステンのような)金属接続320と電極375との間を主として通過してもよい。
【0031】
従って、従来のプロセス技術と異なり、図3〜10の中で模範的に示されるように、1つまたは2つのフォトマスクだけがSTTMRAMセル300アーキテクチャを形成するために使用されてもよい。前の例において、第1のエッチング工程は、トレンチまたは空洞の340を形成するために使用される。次に、MTJ365の薄膜層360および金属層375が堆積された後、第2のエッチング工程または代わりに堆積ステップは、MTJ365および電極375を形成するために行なわれる。さらに、MTJ365は、(つまり、基板に垂直な第2の面で方向が合わされた)垂直方向で形成される。そのサイズは、さらにまたはしっかり許容されたリソグラフィのコントロールを使用することによってよりも、フォトマスクのホールディメンション、トレンチ340のエッチング深さおよび/または薄膜層360の重みによって、コントロールされることができる。ここに使用される製作過程は、製造コストを減少するために、ダマシンプロセス(シングルまたはダブル)に互換性をもってもよい。垂直方向は、従来のSTTMRAMセル組織でのようなメタルコンタクトのための絶縁の代わりに金属−金属コンタクトを提供して、(図1の中で示されるような)ビット線140とSTTMRAMセル300と間の改善された電気伝導を提供してもよい、そして、MTJ365と金属接続3との間の改善されたまたはよい接着を提供してもよい。
【0032】
先の開示が発明の実例となる実施形態を示しているが、添付された請求項によって定義されるような発明の実施形態の範囲から逸脱することなく、様々な変更および変形をここに行なうことができることに言及されるべきである。例えば、ここに記述された発明の実施形態に従う機能、方法のステップおよび/またはアクショは、任意の特定の順序で、行なう必要はない。さらに、発明の素子は、単数に記述またはクレーム化されてもよいが、もし単数への制限が明示的に述べられなければ、複数は意図される。
【開示分野】
【0001】
本開示は、一般に、メモリセルおよびより特にメモリセルの磁気トンネル接合スタックに関係がある。
【背景】
【0002】
ランダムアクセスメモリ(RAM)は、現代のディジタル・アーキテクチャのユビキタスコンポーネントである。RAMは、スタンドアロンデバイスになり得る、または、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システム・オン・チップ(SoC)および当業者によって理解されるような他の類似のデバイス、のようなRAMを使用するデバイス内に集積されまたは埋め込むことができる。RAMは、揮発性または不揮発性でもよい。電源が落とされる場合は常に、揮発性RAMはその格納した情報を失う。電源がメモリから落とされる場合でさえ、不揮発性RAMはそのメモリコンテンツを維持することができる。
【0003】
電荷または電流フローとしてデータを格納する従来のRAM技術とは対照的に、磁気ランダムアクセスメモリ(MRAM)は、相補型金属酸化膜半導体(CMOS)に集積された磁気素子を使用する。一般に、MRAM技術の属性は、不揮発性および無制限の読み書き耐性を含んでいる。MRAMは、高速、低い動作電圧および高密度ソリッド状態メモリのポテンシャルを提供する。MRAM出願は、自動推進用メモリセル、携帯電話、スマートカード、放射を確固とした軍事の出願、データベースストレージ、無線周波数同定装置(RFID)およびフィールドプログラマブルゲートアレイ(FPGA)の中のMRAM素子を含んでいてもよい。これらの将来的なMRAM出願は、スタンドアロンとメモリアプリケーションに埋め込まれることの両方を含むことができる。一般に、ビットアーキテクチャは、磁気トンネル接合(MTJ)素子とともに隔離装置として役立つ最小規模のアクティブトランジスタに基づき、またはMRAMビットを定義するようにスタックされる。
上に述べられるように、MRAMは、高速、高密度(つまり、小さなビットセルサイズ)、低電力消費および時間とともに劣化しないのような、ユニバーサルメモリとして候補になるいくつかの望ましい特徴を有する。しかしながら、MRAMは、スケーラビリティ問題を有している。特に、ビットセルがより小さくなるとともに、メモリ状態のスイッチングのための使用される磁場が増加する。従って、電流密度と電力消費は、高い磁場を提供するために増加し、それにより、MRAMのスケーラビリティを制限する。
【0004】
スピントランスファトルク(STT)書き込み技術は、トンネル磁気抵抗(TMR)素子によって浮遊する電子のスピン方向を整列させることにより、データを書くことができる技術である。一般に、データ書き込みは、同じスピン方向を有する電子を備えたスピン偏極電流の使用により行なわれる。スピントルクトランスファRAMは、一般に低電力の要求の長所を有し、従来のMRAMよりよいスケーラビリティを提供するかもしれない。従来のMRAMと異なり、スピントランスファトルク磁気ランダムアクセスメモリ(STT−MRAM)は、薄膜(スピンフィルター)を通り抜けた電子のようにスピン偏極した電子を使用する。STT−MRAMは、スピントランスファトルクRAM(STT−RAM)、スピントルクトランスファ磁化スイッチングRAM(スピン−RAM)、スピンモーメントトランスファ(SMT−RAM)として知られている。
【0005】
図1を参照して、STT−MRAMセル101のブロック図が説明される。STT−MRAMセル101は、例えば、MTJ105、トランジスタ110、ビット線120、ワード線130、ソース線140、センスアンプ150、読み出し/書き込み回路160およびビット線リファレンス170を含んでいる。当業者は、技術中で知られている、動作およびメモリセル101の構造を認識するだろう。さらなる詳細は、例えば、M. Hosomiらによる、IEDM conference (2005)の「A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM」の記事で与えられ、その全体の参照によってここに組込まれる。
図2(a)(FIG.2A)、2(b)(FIG.2B)および2(c)(FIG.2C)は、従来のSTTMRAMセルの断面の説明図である。従来のSTTMRAMセルの形成におけるプロセスは、いくつかの欠点がある。最初に、ボトム電極、トンネル接合およびトップ電極をパターン化するために、3つの追加のマスクが必要とされる。さらに、従来のSTTMRAMセルのボトム電極上のエッチストップをコントロールするのは難しい。一般に、薄いボトム電極は、線の抵抗に寄与するので、セルを通る電流フローを制限することができる。MTJ130が非常に薄膜(約50〜100nm)の多数の層からできながら、効率的なエッチング工程を得るのは難しい。したがって、正確なインターフェースでエッチングを終了することが必要である。したがって、従来のプロセスで、高分解能リソグラフィックツールは、高反射金属薄膜で100nmより下でパターニングするために必要である。
【0006】
さらに、MTJ(例では、およそ50×100nmの表面積を持っている)を形成するために膜をパターニングした後、一般に、MRAMセルと特定のパシベーション材料との間に粗末な接着がある。例えば、MTJをパターニングした後、トップに別の絶縁体を堆積し、絶縁層をパシベイトすることが必要である。表面が適切に処理されない場合、それはMTJと電極との間のインターフェースをコントロールすることを困難にする。したがって、これは、MTJ金属薄膜層と誘電体(絶縁体)との間の粗末な接着を引き起こす。したがって、パシベーション層が後の処理中で失われるが、インターフェースは短所である。さらに、従来のリソグラフック技術で、異なるフィルムは、異なる化学的エッチングおよびパターンを要求する。例えば、1層を削除するために、化学的エッチングおよびパターン条件の1セットがあってもよい。その一方で、メモリセルの一部として形成されるMTJの異なる層を削除するために、完全に異なる化学的エッチングおよびプロセスを使用している必要がある。
【概要】
【0007】
発明の典型的な実施形態は、メモリセル、およびメモリセルの磁気トンネル接合を形成する方法が対象とされる。
【0008】
従って、発明の実施形態は、第1の面の基板と、第2の面で伸びる第1の金属接続と、第2の面は前記第1の面に本質的に垂直である、金属接続につなげられた第1の層を有する第1の磁気トンネル接合(MTJ)と、MTJの第1の層は第2の面に沿って方向が合わされる、を具備するメモリを含むことができる。
【0009】
別の実施形態は、メモリセル中の磁気トンネル接合(MTJ)を形成する方法を含むことができ、その方法は、第1の面で基板を提供することと、第2の面で伸びる金属接続を形成することと、第2の面は第1の面に本質的に垂直である、金属接続の少なくとも第1の部分を露出するために酸化層内にトレンチをエッチングすることと、金属接続の第1の部分は第2の面に沿って方向が合わされる、トレンチ内にMTJの複数の層を堆積することと、MTJの複数の層は第2の面に沿って方向が合わされる、MTJの第1の層は金属接続の第1の部分につながれる、を具備する。
【図面の簡単な説明】
【0010】
添付の図面は、発明の実施形態の記述を補助するために示され、それの限定はなく、実施形態の説明のために単に提供される。
【図1】図1は、従来のスピントランスファトルク磁気ランダムアクセスメモリ(STT−MRAM)セルのブロック図である。
【図2】図2は、従来のSTTMRAMセルの断面の説明図である。
【図3A】図3Aは、磁気トンネル接合(MTJ)の断面図およびビットセルの素子を説明する。
【図3B】図3Bは、金属接続につながれたMTJのさらに詳細な図を説明する。
【図4】図4は、図3Aの素子との関係を示すビットセルの概略図を説明する。
【図5】図5は、部分的に製造されたメモリセルの断面図を説明する。
【図6】図6は、部分的に製造されたメモリセルの断面図を説明する。
【図7】図7は、部分的に製造されたメモリセルの断面図を説明する。
【図8】図8は、部分的に製造されたメモリセルの断面図を説明する。
【図9】図9は、部分的に製造されたメモリセルの断面図を説明する。
【図10】図10は、製造されたメモリセルの断面図を説明する。
【図11】図11は、メモリセルの別の実施形態の断面図を説明する。
【詳細な説明】
【0011】
発明の典型的な態様は、発明の特定の実施形態を対象とした、以下の記述および関連した図面で開示される。交替する実施形態は、発明の範囲から逸脱することなく考案されてもよい。さらに、発明の有名な素子は、詳細に記述されないだろう、または発明の関係のある詳細を不明瞭にしないように省略されるだろう。
【0012】
「典型的である」というワードは、「例(example)、インスタンス(instance)または実例(illustration)である」ことを意味するために、ここに使用される。他の実施形態上に有利だったように、「典型的である」とここに記載された任意の実施形態は、他の実施形態より優先または有利と解釈する必要はない。同様に、「発明の実施形態」というタームは、発明の全ての実施形態が論じられた特徴、利点または動作モードを含むことを必要としない。
【0013】
ここに使用される専門用語は、特定の実施形態だけについて記述するためにあり、発明の実施形態に限定するようには意図されない。ここに使用されたように、単数形「1つの(a)」、「1つの(an)」、「その(the)」は、文脈でそうでないことが明白に示されない限り、同様に複数形を含むように意図される。それは、ここで使われた場合、「具備する(comprises)」、「具備する(comprising)」、「含む(includes)」または、「含む(including)」というタームは、規定された特徴、整数、ステップ、動作、素子および/またはコンポーネントの存在を特定するが、1つ以上の他の特徴、整数、ステップ、動作、素子、コンポーネントおよび/またはそれらのグループの存在や追加を妨げないことを、さらに理解されるだろう。
【0014】
一般に、例の実施形態は、全体的な製造コストを縮小し、かつ装置の信頼性を向上するように、メモリセルアーキテクチャおよび磁気ランダムアクセスメモリ(MRAM)セルの磁気トンネル接合(MTJ)部分を形成するプロセスが対象とされる。1または代わりに2だけである、従来のスピントルクトランスファ(STT)MRAMセルと異なり、従来のプロセスに必要だった3つのマスクの代わりにフォトマスクを使用する必要がある。一例において、MTJの層は、セルまたはデバイスの金属接続を備えた直接接続でMTJの垂直接合を形成するように、酸化膜中にエッチングされたトレンチ内に堆積される。2つのディメンションで極端な精度を要求する、リソグラフィのコントロールの使用と異なり、MTJを形成する層のディメンションのうちの1つは、MTJの層を堆積するためにトレンチを作成するために必要とされるエッチング深さによってコントロールすることができる。さらに、MTJを形成するための層のディメンション(例えば、セル限界ディメンション)は、MTJを形成するために堆積された金属層の重みによってコントロールすることができる。従って、以下でさらに詳細に見られるように、エッチングプロセスは、空洞またはトレンチを形成するために利用されてもよい。また、MTJの層の形成における物理的堆積特性は、金属接続にMTJをつなぐために利用されてもよい。
【0015】
図3〜11に関して、メモリセルおよびMTJを含めたメモリセルを形成するプロセスが今記載されている。例のプロセスは、明瞭さと理解の目的のために、MTJを形成する基本手順で記述される。
【0016】
図3Aを参照して、メモリセル300の断面図が示される。メモリセル300は、第1の面に形成された基板301および第2の面で伸びる金属接続320(例えば、銅、タングステンなど)を含んでいる。第2の面は、第1の面に本質的に垂直である。メモリセル300は、金属接続320につながれる第1の層を有する磁気トンネル接合(MTJ)365をさらに含んでいる。MTJ365の第1の層は、第2の面に沿って方向が合わされる。説明された接続から認識されるように、MTJ365を通って流れる電流は、380によって示されたインターフェースを通過する。MTJ365に関する詳細は、図3Bに関してさらに議論されるだろう。
【0017】
図3Bを参照して、MTJ365の垂直配置のさらに詳細な実例が説明される。MTJ365は、固定またはピン層362、トンネル障壁層363および自由層364のような複数の層を含んでいる。これらの層は、フィルムまたはより詳細に以下に議論されるような他の方法から形成することができる。さらに、上に議論されるように、これらの層の各々は、層の機能を達成するために、材料の1つ以上の層を含んでもよいことは、理解されるだろう。例えば、材料の1つ以上の層がピン層362を形成するために使用されてもよい。しかし、コンビネーションは、便宜上、シングル機能層としてここに言及されてもよい。
【0018】
図3Bの詳細な配置から見ることができるように、MTJの機能層(362〜364)の各々は、(基板に関しての)垂直面でコネクタ320の側壁に沿って方向が合わされる。MTJ365の層(362〜364)は、水平にも伸びるが、MTJ365を通過する電流フローは、電流パス380によって強調されるような、電極375とコネクタ320との間に本質的にある。層362〜364の水平部分の付加的な厚み、特に、トンネル障壁層363は、電流パス380によって強調されるような、垂直インターフェースを通る電流フローの方向づけを助ける。さらに、MTJ層362〜364の傾斜部分347は、これらの部分を通過する漏れを抑制するおよび380を通過する電流フローを集中する、増加された層厚を維持する。層の傾斜部分347で、増加された層厚を規定することで、傾斜したプロファイルを助けることが理解されるだろう。
【0019】
図3Aに戻って参照して、MTJ365は、コンダクタ370および電極375によってビット線(示されない)につながれる。金属接続320およびコンダクタ325は、MTJ365をトランジスタ305につなぐ。トランジスタ305は、コンダクタ310および315によってワード線接続308およびソース線接続につながれる。メモリセル300の配置は、図4の中の概略図に関して説明される。
【0020】
図4は、メモリセル300、および、図3Aおよび3Bに関連して描かれた素子との関係を示す概略図を説明する。この関係についての理解を手助けするために、同様の素子に関する参考番号は維持された。説明の便宜上、例えば、MTJ365、トランジスタ305などのいくつかの素子の物理的なオリエンテーションは、概略図中で維持されないことは、気づくはずであろう。ビット線は、素子370および375によってMTJ365につながれる。MTJ365は、素子320および325によってアクセス/ワード線トランジスタ305につながれる。ワード線は、素子308によってトランジスタ305につながれる。また、ソース線は、素子315および310によってトランジスタ305につながれる。メモリアレイの残りの機能的な態様(例えばセンスアンプなど)は詳述されないが、例えば図1の中で説明され、そして技術中で知られている。
【0021】
図5〜11を参照して、発明の実施形態によるメモリセル300中の磁気トンネル接合(MTJ)365の典型的な製造方法は今記述されるだろう。図5〜11において、関連した素子に関する参考番号は維持された。同様に、冗長を回避するために、すべての素子は各図の記述で議論されるとは限らないだろう。
【0022】
図5の中で説明するように、発明の実施形態は、共有のソース線接続310を有している2つのメモリセルを含むことができる。ワード線接続309、導体素子326および321のような第2のセルの追加素子は、同様の目的を果たし、従って詳細に議論されないだろう。上に議論されるように、基板301は、第1の面で形成することができる。また、金属接続320は、第1の面に本質的に垂直(例えば垂直)な第2の面に延びて形成することができる。金属接続320は、非伝導層350(例えば酸化層)に覆われている。技術中で知られているように、金属接続320および他の導体素子は、銅、タングステン、アルミニウムなどのような、よい電気的な導電性の特性を有する適切な金属素材で作ることができる。
【0023】
図6および7を参照して、一旦部分的なセル組織300が提供されたならば、トレンチ340は、金属接続320の少なくとも第1の部分を露出するために、酸化層350内にエッチングされることができる。ここでは、金属接続320の第1の部分は、第2の面に沿って方向が合わされる。
【0024】
図6の中で説明されたように、開口部331のパターンを有するフォトレジスト層330は、セルの上面上に提供されてもよい。金属接続320の第1の部分が露出されるだろうということを保証するために、金属接続320の一部332をそれらが覆うに、開口部331が位置付けられることができる。その後、図7の中で示されるように、化学的エッチング液は、開口部331のパターンによって露出した酸化層350の部分に、トレンチまたは空洞340をエッチングするために使用されてもよい。この第1のエッチングステップ中に、金属接続320のパターンおよび/または露出した部分は、多くの方法でコントロールされることができる。例えば、エッチング液が適用される時および/またはエッチング液の化学反応のようなプロセス変数は、コントロールすることができる。さらに、異なるパターンは、金属接続320を覆う酸化層350の部分中で、トレンチ340をエッチングするために使用することができる。
【0025】
図6および7を再び参照して、酸化層350は、第2の面に沿って方向が合わされた金属接続320の少なくとも第1の部分322を露出するために、所望の深さにエッチングされることができる。さらに、部分345によって明白なものとして、トレンチ340の一面が傾斜するように、トレンチまたは空洞の340が形成されてもよい。技術中で知られているように、酸化層350のこの傾斜した部分345または「傾斜プロファイル」は、エッチングプロセス変数の任意の1以上の関数として、コントロールされることができる。他の実施形態では、パラメータは、MTJの層が堆積される、形成された空洞340と比較して薄い金属接続320または形成されたトレンチ340と比較して金属接続320が厚いまたは幅があるパターンを達成するために操作されてもよい。さらに、図3Bに関して上で議論されるように、傾斜部分345は、垂直部分322とは対照的に、MTJの傾斜部分345に厚い層を維持することを助ける。
【0026】
次に、図8の中で示されるように、MTJ365の第1の層(例えば362)の一部が第2の面に沿って方向が合わされるおよびMTJ365の第1の層が金属接続320の第1の部分322につながれるように、MTJ365の薄膜層360(例えば362〜364)は、トレンチ340内に堆積されることができる。MTJ365を形成するための薄膜層360は、セルの上におよびトレンチ340内に堆積されてもよい。これらの薄膜層360は、例えば、ピン層362(例えば、Ta/PtMn/CoFe/Ru/CoFeB)、トンネル障壁層363(例えば、AlOxまたはMgO)、および自由層364(例えば、CoFeB/Ta)を含む薄い強磁性膜として具体化されてもよい。MTJ365の1つ以上の層は、基板301に平行または基板301に関して傾斜したトレンチ340の部分に沿ってよりも、金属接続320の第1の部分(つまり、金属接続320の露出した側壁322)に沿って、より薄くされてもよい。MTJ365を形成するための薄膜層360の個々の堆積の後、金属層375は薄膜層360上に形成されてもよい。
【0027】
図9を参照して、MTJ365の外部の薄膜層360および金属層375は、化学的機械研磨(CMP)、エッチング(例えば、プラズマエッチング)、または他の既知の技術のような研磨によって削除されることができる。図9の中で示されるように、薄膜層360および金属層375は、金属接続320の上面に本質的に対応させるために磨かれるかエッチングされる。金属接続320の上面は、基板301の面と平行になりえる。上面を覆う薄膜層360および金属層375の削除によって、残りの層は、MTJ365および電極375を形成し、トレンチ340内を充填する。
【0028】
図10を参照して、ビット線接続370は、電極375、故にMTJ365をビット線(示されない)に電気的につなぐために、電極375上に導体素子(例えば、ビア)によって形成されることができる。導体素子370は、電気的コネクタ320の上に重ねてもよい非導電層内に埋め込むことができる。
【0029】
図11を参照して、発明の別の実施形態によるメモリアレイ中の磁気トンネル接合(MTJ)の典型的な配置は今記述されるだろう。図11の中で示されるように、ビットセル300および400のペアは、互いのミラー像として形成することができる。例えば、トレンチは、第2の面にある複数の金属接続の個々の隣接した第1の部分を露出するために、酸化層内でエッチングされることができる。MTJ層は、隣接した金属接続のペアの間のエリアで形成されたトレンチ内に堆積されることができる。図11に従ってセル300および400を形成する過程は、図5〜10の中で説明されたプロセスと同様であることは理解されるだろう。それ故に、詳細な説明はここで提供されない。さらに、2重のビットセルのプロセスが、図3Aの中で説明されたように、個々のビットセルに適用することができること、または、一度に2つを超えるビットセルに適用されてもよいことは、理解されるだろう。従って、発明の実施形態は、ここに提供される説明された例に限定されない。
【0030】
MTJ365の接合領域の全体のディメンション(例えば、幅および/または長さ)は、メモリセル300の所望のアプリケーションに依存して調節されることができる。言いかえれば、所望のパターンは、特定のメモリセル300の詳細に依存して形成されることができる。任意の場合で、MTJ365のディメンション、故に、メモリセル300は、上記堆積工程の間にMTJ365を形成する際に適用される薄膜層360の厚さと同様に、MTJ365を形成するために、メモリセル300の酸化層350内にエッチングされるトレンチ340の深さの関数かもしれない。
上に述べられるように、このプロセスの物理的堆積性質の一部により、MTJ365の中のトンネル障壁厚さは、(例えば、図7の中で示されるように)金属接続320の露出した第1の部分322の近くで最も薄いかもしれない、そしてトレンチ340の他のどこかより厚い。従って、トンネル電流は、322に隣接するMTJ365の垂直部分を通って、(銅かタングステンのような)金属接続320と電極375との間を主として通過してもよい。
【0031】
従って、従来のプロセス技術と異なり、図3〜10の中で模範的に示されるように、1つまたは2つのフォトマスクだけがSTTMRAMセル300アーキテクチャを形成するために使用されてもよい。前の例において、第1のエッチング工程は、トレンチまたは空洞の340を形成するために使用される。次に、MTJ365の薄膜層360および金属層375が堆積された後、第2のエッチング工程または代わりに堆積ステップは、MTJ365および電極375を形成するために行なわれる。さらに、MTJ365は、(つまり、基板に垂直な第2の面で方向が合わされた)垂直方向で形成される。そのサイズは、さらにまたはしっかり許容されたリソグラフィのコントロールを使用することによってよりも、フォトマスクのホールディメンション、トレンチ340のエッチング深さおよび/または薄膜層360の重みによって、コントロールされることができる。ここに使用される製作過程は、製造コストを減少するために、ダマシンプロセス(シングルまたはダブル)に互換性をもってもよい。垂直方向は、従来のSTTMRAMセル組織でのようなメタルコンタクトのための絶縁の代わりに金属−金属コンタクトを提供して、(図1の中で示されるような)ビット線140とSTTMRAMセル300と間の改善された電気伝導を提供してもよい、そして、MTJ365と金属接続3との間の改善されたまたはよい接着を提供してもよい。
【0032】
先の開示が発明の実例となる実施形態を示しているが、添付された請求項によって定義されるような発明の実施形態の範囲から逸脱することなく、様々な変更および変形をここに行なうことができることに言及されるべきである。例えば、ここに記述された発明の実施形態に従う機能、方法のステップおよび/またはアクショは、任意の特定の順序で、行なう必要はない。さらに、発明の素子は、単数に記述またはクレーム化されてもよいが、もし単数への制限が明示的に述べられなければ、複数は意図される。
【特許請求の範囲】
【請求項1】
第1の面の基板と、
第2の面で伸びる第1の金属接続と、前記第2の面は前記第1の面に本質的に垂直である、
金属接続につなげられた第1の層を有する第1の磁気トンネル接合(MTJ)と、前記MTJの前記第1の層は前記第2の面に沿って方向が合わされる、
を具備するメモリ。
【請求項2】
前記第1のMTJは、前記第2の面に沿って方向が合わされた1つ以上の層を含む、請求項1のメモリ。
【請求項3】
トランジスタは、前記基板上に形成される、請求項1のメモリ。
【請求項4】
前記第1の金属接続は、前記トランジスタにつながれる、請求項3のメモリ。
【請求項5】
前記トランジスタにそれぞれつながれたソース線接続およびワード線接続をさらに具備する、請求項4のメモリ。
【請求項6】
前記第1のMTJの第2の層につながれたビット線接続をさらに具備する、前記第2の層は前記第2の面に沿って方向が合わされる、請求項5のメモリ。
【請求項7】
電流は、前記第2の面で前記第1のMTJの前記層を通って前記ビット線接続と前記金属接続との間に流れるように構成される、請求項6のメモリ。
【請求項8】
前記第1の層はピン層である、
前記第1のMTJは、
前記第2の面に沿って方向が合わされたトンネル障壁層と、
前記第2の面に沿って方向が合わされた自由層と、
を含む、請求項1のメモリ。
【請求項9】
絶縁体に形成されたトレンチと、前記MTJのピン、トンネル障壁及び自由層は前記トレンチ内に形成される、
をさらに具備し、
前記トレンチは、前記第1の面に平行なボトム部分と前記第2の面に対して傾斜する傾斜部分とを有する、
少なくとも前記トンネル障壁層は、前記ボトム部分および前記第2の面に沿って方向が合わされた部分より傾斜した部分より厚い、
請求項8のメモリ。
【請求項10】
前記第2の面で伸びる第2の金属接続と、
前記第2の金属接続につなげられる第1の層を有する第2の磁気トンネル接合(MTJ)と、前記第2のMTJの前記第1の層は前記第2の面に沿って方向が合わされる、
をさらに具備する、請求項1のメモリ。
【請求項11】
1つのソース線は、前記MTJの各ペアのために共有される、請求項10のメモリ。
【請求項12】
前記第1のMTJのための第1のワード線と、
前記第2のMTJのための第2のワードと、
をさらに具備する、請求項11のメモリ。
【請求項13】
前記第1のワード線は、前記第1の金属接続とソース線接続との間に位置される、前記第2のワード線は、前記第2の金属接続と前記ソース線接続との間に位置される、請求項12のメモリ。
【請求項14】
前記第1のMTJは、前記第1の金属接続の第1の側面上に配置される、前記第2のMTJは、前記第1の金属接続の前記第1の側面に隣接する前記第2の金属接続の側面上に配置される、請求項10のメモリ。
【請求項15】
メモリセル中の磁気トンネル接合(MTJ)を形成する方法であって、前記方法は、
第1の面で基板を提供することと、
第2の面で伸びる金属接続を形成することと、前記第2の面は前記第1の面に本質的に垂直である、
前記金属接続の少なくとも第1の部分を露出するために酸化層内にトレンチをエッチングすることと、前記金属接続の前記第1の部分は前記第2の面に沿って方向が合わされる、
前記トレンチ内にMTJの複数の層を堆積することと、前記MTJの前記複数の層は前記第2の面に沿って方向が合わされる、前記MTJの第1の層は前記金属接続の前記第1の部分につながれる、
を具備する。
【請求項16】
前記トレンチは、少なくとも、前記第2の面に沿って方向が合わされる第1の面と前記第2の面に対して傾斜を有する第2の面とを含む、
前記MTJの前記第1の層は、前記トレンチの前記第1の面および前記第2の面上に堆積される、
請求項15の方法。
【請求項17】
前記トレンチは、前記第1の面に平行に方向が合わされた第3の面を含む、
前記MTJの前記第1の層は、前記トレンチの前記第3の面に堆積される、
請求項16の方法。
【請求項18】
前記MTJのトンネル障壁層は、前記第2または第3の面でよりも前記第1の面で薄い、請求項17の方法。
【請求項19】
少なくともトレンチを金属層で満たすこと、をさらに具備し、
前記金属層は、前記MTJの第2の層につながれる、
請求項15の方法。
【請求項20】
前記金属層上にビット線接続を形成すること、をさらに具備し、
前記ビット線接続は、前記金属層をビット線につなぐ、
請求項19の方法。
【請求項21】
前記トレンチの外部にある前記金属層および前記MTJの前記複数の層の一部を削除すること、をさらに具備する、請求項19の方法。
【請求項22】
前記削除することは、前記金属接続の高さへ、前記金属層および前記MTJの前記複数の層をエッチングすること、を含む、請求項21の方法。
【請求項23】
前記削除することは、前記金属接続の高さへ、前記金属層および前記MTJの前記複数の層を磨くこと、を含む、請求項21の方法。
【請求項1】
第1の面の基板と、
第2の面で伸びる第1の金属接続と、前記第2の面は前記第1の面に本質的に垂直である、
金属接続につなげられた第1の層を有する第1の磁気トンネル接合(MTJ)と、前記MTJの前記第1の層は前記第2の面に沿って方向が合わされる、
を具備するメモリ。
【請求項2】
前記第1のMTJは、前記第2の面に沿って方向が合わされた1つ以上の層を含む、請求項1のメモリ。
【請求項3】
トランジスタは、前記基板上に形成される、請求項1のメモリ。
【請求項4】
前記第1の金属接続は、前記トランジスタにつながれる、請求項3のメモリ。
【請求項5】
前記トランジスタにそれぞれつながれたソース線接続およびワード線接続をさらに具備する、請求項4のメモリ。
【請求項6】
前記第1のMTJの第2の層につながれたビット線接続をさらに具備する、前記第2の層は前記第2の面に沿って方向が合わされる、請求項5のメモリ。
【請求項7】
電流は、前記第2の面で前記第1のMTJの前記層を通って前記ビット線接続と前記金属接続との間に流れるように構成される、請求項6のメモリ。
【請求項8】
前記第1の層はピン層である、
前記第1のMTJは、
前記第2の面に沿って方向が合わされたトンネル障壁層と、
前記第2の面に沿って方向が合わされた自由層と、
を含む、請求項1のメモリ。
【請求項9】
絶縁体に形成されたトレンチと、前記MTJのピン、トンネル障壁及び自由層は前記トレンチ内に形成される、
をさらに具備し、
前記トレンチは、前記第1の面に平行なボトム部分と前記第2の面に対して傾斜する傾斜部分とを有する、
少なくとも前記トンネル障壁層は、前記ボトム部分および前記第2の面に沿って方向が合わされた部分より傾斜した部分より厚い、
請求項8のメモリ。
【請求項10】
前記第2の面で伸びる第2の金属接続と、
前記第2の金属接続につなげられる第1の層を有する第2の磁気トンネル接合(MTJ)と、前記第2のMTJの前記第1の層は前記第2の面に沿って方向が合わされる、
をさらに具備する、請求項1のメモリ。
【請求項11】
1つのソース線は、前記MTJの各ペアのために共有される、請求項10のメモリ。
【請求項12】
前記第1のMTJのための第1のワード線と、
前記第2のMTJのための第2のワードと、
をさらに具備する、請求項11のメモリ。
【請求項13】
前記第1のワード線は、前記第1の金属接続とソース線接続との間に位置される、前記第2のワード線は、前記第2の金属接続と前記ソース線接続との間に位置される、請求項12のメモリ。
【請求項14】
前記第1のMTJは、前記第1の金属接続の第1の側面上に配置される、前記第2のMTJは、前記第1の金属接続の前記第1の側面に隣接する前記第2の金属接続の側面上に配置される、請求項10のメモリ。
【請求項15】
メモリセル中の磁気トンネル接合(MTJ)を形成する方法であって、前記方法は、
第1の面で基板を提供することと、
第2の面で伸びる金属接続を形成することと、前記第2の面は前記第1の面に本質的に垂直である、
前記金属接続の少なくとも第1の部分を露出するために酸化層内にトレンチをエッチングすることと、前記金属接続の前記第1の部分は前記第2の面に沿って方向が合わされる、
前記トレンチ内にMTJの複数の層を堆積することと、前記MTJの前記複数の層は前記第2の面に沿って方向が合わされる、前記MTJの第1の層は前記金属接続の前記第1の部分につながれる、
を具備する。
【請求項16】
前記トレンチは、少なくとも、前記第2の面に沿って方向が合わされる第1の面と前記第2の面に対して傾斜を有する第2の面とを含む、
前記MTJの前記第1の層は、前記トレンチの前記第1の面および前記第2の面上に堆積される、
請求項15の方法。
【請求項17】
前記トレンチは、前記第1の面に平行に方向が合わされた第3の面を含む、
前記MTJの前記第1の層は、前記トレンチの前記第3の面に堆積される、
請求項16の方法。
【請求項18】
前記MTJのトンネル障壁層は、前記第2または第3の面でよりも前記第1の面で薄い、請求項17の方法。
【請求項19】
少なくともトレンチを金属層で満たすこと、をさらに具備し、
前記金属層は、前記MTJの第2の層につながれる、
請求項15の方法。
【請求項20】
前記金属層上にビット線接続を形成すること、をさらに具備し、
前記ビット線接続は、前記金属層をビット線につなぐ、
請求項19の方法。
【請求項21】
前記トレンチの外部にある前記金属層および前記MTJの前記複数の層の一部を削除すること、をさらに具備する、請求項19の方法。
【請求項22】
前記削除することは、前記金属接続の高さへ、前記金属層および前記MTJの前記複数の層をエッチングすること、を含む、請求項21の方法。
【請求項23】
前記削除することは、前記金属接続の高さへ、前記金属層および前記MTJの前記複数の層を磨くこと、を含む、請求項21の方法。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2011−509532(P2011−509532A)
【公表日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2010−542344(P2010−542344)
【出願日】平成21年1月8日(2009.1.8)
【国際出願番号】PCT/US2009/030451
【国際公開番号】WO2009/089360
【国際公開日】平成21年7月16日(2009.7.16)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公表日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成21年1月8日(2009.1.8)
【国際出願番号】PCT/US2009/030451
【国際公開番号】WO2009/089360
【国際公開日】平成21年7月16日(2009.7.16)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]