不揮発性半導体記憶装置及びその製造方法
【課題】メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体基板10、半導体基板10上に形成された第1の絶縁膜11、半導体基板10上に第1の絶縁膜11を介して形成された浮遊ゲート12、この浮遊ゲート12上に形成された第2の絶縁膜13及び浮遊ゲート上に第2の絶縁膜13を介して形成された制御ゲート14を有する複数のメモリセルMCと、半導体基板10に形成されゲート幅方向に隣接するメモリセルMC間を分離するゲート長方向に延びる素子分離絶縁膜17と、素子分離絶縁膜17の上で且つゲート幅方向に隣接する浮遊ゲート12間に形成された空隙部22とを有する。
【解決手段】半導体基板10、半導体基板10上に形成された第1の絶縁膜11、半導体基板10上に第1の絶縁膜11を介して形成された浮遊ゲート12、この浮遊ゲート12上に形成された第2の絶縁膜13及び浮遊ゲート上に第2の絶縁膜13を介して形成された制御ゲート14を有する複数のメモリセルMCと、半導体基板10に形成されゲート幅方向に隣接するメモリセルMC間を分離するゲート長方向に延びる素子分離絶縁膜17と、素子分離絶縁膜17の上で且つゲート幅方向に隣接する浮遊ゲート12間に形成された空隙部22とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、素子間を分離する素子分離溝が形成された不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【0002】
不揮発性半導体メモリとして、電気的にデータの書き換えを可能としたEEPROMが知られている。EEPROMのメモリセルには通常、電荷蓄積層としての浮遊ゲートと制御ゲートを積層した積層ゲート構造のMOSトランジスタが用いられる。
【0003】
EEPROMのなかで大容量化に最も適したものとして、NAND型EEPROMがある。NAND型EEPROMでは、複数のメモリセルが隣接するもの同士でソース、ドレイン拡散層を共有する形で直列接続されたNANDセルユニットが構成され、複数のNANDセルユニットが配列されてNANDセルアレイが構成される。各NANDセルユニットの両端部はそれぞれ選択ゲートトランジスタを介してビット線及び共通ソース線に接続される。
【0004】
浮遊ゲートはメモリセル毎に分離されるが、制御ゲートは一方向に並ぶメモリセルに共通のワード線(制御ゲート線)として連続的にパターン形成される。選択ゲートトランジスタのゲート電極も同様に、選択ゲート線としてワード線と並行して配設される。NANDセルユニットのドレイン側選択ゲートトランジスタの拡散層には、ワード線と交差して配設されるビット線が接続される。NANDセルユニットのソース側選択ゲートトランジスタの拡散層には、共通ソース線が接続される。
【0005】
このようなEEPROMでは、メモリセルの高密度化に伴い、セル間の容量結合による浮遊ゲート間干渉が問題となる。この浮遊ゲート間干渉を低減する技術として、非特許文献1には、NANDセルユニットを構成する直列接続された複数のメモリセルの浮遊ゲート間に低誘電率の酸化膜又は空隙部を形成するようにしたNANDフラッシュメモリが開示されている。
【0006】
しかしながら、本技術では、ワード線方向の浮遊ゲート間干渉の低減についての解決策は何等提案されていない。
【非特許文献1】Daewoong Kang et al, “Improving the Cell Characterictics Using Low-k Gate Spacer in 1Gb NAND Flash Memory”, 2006 IEDM Dig., pp. 1001-1004, Dec. 2006.
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様に係る不揮発性半導体記憶装置は、半導体基板、この半導体基板上に形成された第1の絶縁膜、前記半導体基板上に前記第1の絶縁膜を介して形成された浮遊ゲート、この浮遊ゲート上に形成された第2の絶縁膜及び前記浮遊ゲート上に前記第2の絶縁膜を介して形成された制御ゲートを有する複数のメモリセルと、前記半導体基板に形成されゲート幅方向に隣接する前記メモリセル間を分離するゲート長方向に延びる素子分離絶縁膜と、前記素子分離絶縁膜の上で且つ前記ゲート幅方向に隣接する前記浮遊ゲート間に形成された空隙部とを備えたことを特徴とする。
【0009】
本発明の別の態様に係る不揮発性半導体記憶装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に浮遊ゲートとなる第1の電極層を形成する工程と、前記第1の電極層から前記半導体基板内に至る素子分離溝を形成して前記半導体基板に素子形成領域を区画する工程と、前記半導体基板の前記素子分離溝に埋め込み膜を形成する工程と、前記電極層及び前記埋め込み膜上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御ゲートとなる第2の電極層を形成する工程と、前記第2の電極層を選択的に除去して前記素子形成領域及び素子分離溝と交差する制御ゲートを形成する工程と、前記第2の絶縁層の前記制御ゲートで覆われていない領域を選択的に除去する工程と、前記第2の絶縁層を選択的に除去した後、前記埋め込み膜の上層を選択的に除去する工程と、前記第1の電極層の前記制御ゲートで覆われていない領域を選択的に除去して前記浮遊ゲートを形成する工程とを備えたことを特徴とする。
【発明の効果】
【0010】
本発明によれば、メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照して、この発明の実施の形態を説明する。
[第1の実施形態の構造]
図1は、本発明の第1の実施の形態に係るNAND型EEPROM(不揮発性半導体記憶装置)のセル領域の平面図である。
【0012】
セル領域には、図中縦方向に延びる複数のビット線BLが形成されている。これらビット線BLよりも下側の層には、ビット線BLと直交するように横方向に延びる選択ゲートSGD,SGS及び共通ソース線CELSRCと、選択ゲートSGD,SGSに挟まれて選択ゲートSGD,SGSと平行に延びる複数のワード線WLとが形成されている。
【0013】
ワード線WLとビット線BLの交差部の下側にはメモリセルMCが形成され、選択ゲートSGD,SGSとビット線BLの交差部の下側には選択ゲートトランジスタSG1,SG2が形成されている。
【0014】
図2は、本実施の形態に係るNAND型EEPROMのビット線BLに沿った断面図(図1のI−I′断面図)、図3は、ワード線WLに沿った断面図(図1のII−II′断面図)、図4は隣接するワード線間のワード線WLに平行な断面図(図1のIII−III′断面図)である。
【0015】
図2〜図4に示すように、例えばp型のシリコン基板10の上には、第1の絶縁膜であるゲート酸化膜(トンネル酸化膜)11、多結晶シリコン膜からなる浮遊ゲート12、第2の絶縁膜であるゲート間絶縁膜13、多結晶シリコン膜からなる制御ゲート14及びシリコン窒化膜15がこの順に積層され、これらがシリコン基板10と共にメモリセルMCを構成している。
【0016】
浮遊ゲート12は、メモリセルMC毎に分離され、制御ゲート14は、ビット線BLと直交する方向に配列された複数のメモリセルMC又は選択ゲートトランジスタSG1,SG2に共通のワード線WL又は選択ゲートSGD,SGSとしてビット線BLと直交する方向に連続して形成されている。なお、図示していないが、選択ゲートトランジスタSG1,SG2については、浮遊ゲート12と制御ゲート14とが短絡されて通常のトランジスタを構成している。
【0017】
シリコン基板10の上層のビット線BLとビット線BLの間の領域には、浮遊ゲート12と自己整合的に、ビット線BLと平行に延びる素子分離溝16が形成され、この素子分離溝16には、素子分離絶縁膜(STI(Shallow Trench Isolation))17が埋め込み形成されている。これにより、シリコン基板10の上層には、ワード線WL方向に互いに分離されたストライプ状の素子形成領域18が区画されている。
【0018】
素子形成領域18の上層のゲート酸化膜11を介して浮遊ゲート12と対向する部分にはメモリセルMCのチャネル領域が形成され、これらチャネル領域間には、隣接するメモリセルMC間で共有するドレイン及びソースとなるn型の不純物拡散領域19が形成されている。
【0019】
ゲート酸化膜11、浮遊ゲート12、ゲート間絶縁膜13、制御ゲート14及びシリコン窒化膜15からなる電極の積層体と、これら積層体間のシリコン基板10の上面とは、薄いシリコン窒化膜20で覆われ、更にその上にTEOS(tetraethoxysilane)等の層間絶縁膜21が形成されている。この層間絶縁膜21によって電極の積層体間が埋められる。層間絶縁膜21の上には、ビット線BLが選択的に形成されている。
【0020】
ゲート間絶縁膜13と素子分離絶縁膜17との間には、空隙部22が形成されている。この空隙部22の高さ方向の位置は、浮遊ゲート12が形成される位置に対応している。
【0021】
この構成によれば、ワード線WL方向に隣接する浮遊ゲート12間に空隙部22が介在することによって、メモリセルMC間の容量結合を低減して浮遊ゲート間干渉(Yupin効果)を抑制することができる。なお、浮遊ゲート12の厚みをtとしたとき、結合容量の低減のためには、空隙部22はt/3以上の高さを確保することが望ましい。
[第1の実施形態の製造方法]
次に、図5〜図24を参照しながら、上述した第1の実施形態に係るNAND型EEPROMの製造方法について説明する。
【0022】
まず、図5に示すように、シリコン基板10のメモリセル領域の上にゲート酸化膜11を例えば10nmの膜厚で形成し、このゲート酸化膜11上に浮遊ゲート12となる第1の多結晶シリコン膜12Aを例えば100nmの膜厚で形成し、更に、その上にシリコン窒化膜30を例えば50nmの膜厚で形成する。そして、シリコン窒化膜30上にレジスト膜31を形成する。このレジスト膜31を、図6に示すようにパターニングした後、シリコン窒化膜30、第1の多結晶シリコン膜12A、ゲート酸化膜11及びシリコン基板10の上層を、異方性エッチングにより選択的に除去して素子分離溝16を形成する。
【0023】
続いて、図7に示すように、レジスト膜31を除去して全面に第1の埋め込み膜としてSTI−TEOS膜等の素子分離絶縁膜17を形成して、シリコン窒化膜30をストッパとしてCMP(化学機械研磨)法により素子分離絶縁膜17の上面を平坦化する。
【0024】
次に、図8に示すように、シリコン窒化膜30をマスクにしてDHF(Dilute Hydrofluoric acid)を使用したウエットエッチング法又はRIE(反応性イオンエッチング)法等を用いて素子分離絶縁膜17の上面を所定の高さまで後退させる。
【0025】
その後、図9に示すように、素子分離絶縁膜17上に素子分離絶縁膜17よりもエッチングレートの大きい材料からなる、例えばポリシラザン酸化膜等の空隙生成膜32を、素子分離絶縁膜17と同様の方法により全面に形成後、後退させることにより、第2の埋め込み膜を空隙部22の高さに対応した厚みで形成する。
【0026】
次いで、図10に示すように、シリコン窒化膜30をエッチングにより除去し、第1の多結晶シリコン膜12A上の自然酸化膜をウエットエッチングにて除去後に、全面にONO(SiO2-SiN-SiO2)膜等のゲート間絶縁膜13を形成する。
【0027】
その後、図11及び図12に示すように、ゲート間絶縁膜13の上に制御ゲート14となる第2の多結晶シリコン膜14Aを例えば200nm成膜後、その上にシリコン窒化膜15を例えば150nm程成膜する。
【0028】
続いて、図13及び図14に示すように、シリコン窒化膜15上に図示しないレジスト膜を形成して、パターニングした後、シリコン窒化膜15及び第2の多結晶シリコン膜14Aを異方性エッチングにより選択的に除去して制御ゲート14を形成する。
【0029】
次に、図15及び図16に示すように、レジストを除去し、シリコン窒化膜15をマスクとして異方性エッチングによりゲート間絶縁膜13を選択的に除去する。これにより、ゲート間絶縁膜13が除去された領域の空隙生成膜32が表面に現れる。
【0030】
そこで、図17及び図18に示すように、例えばDHF等のウエットエッチングによって、素子分離絶縁膜17よりもエッチングレートが大きい空隙生成膜32のみを選択的に除去する。この結果、図18に示すように、制御ゲート14の直下でない部分では、素子分離絶縁膜17の表面が現れ、制御ゲート14の直下で素子分離絶縁膜17の上に位置する部分には空隙部22が形成される。
【0031】
その後、図19及び図20に示すように、シリコン窒化膜15をマスクにして、第1の多結晶シリコン膜12Aを異方性エッチングにより選択的に除去し、ビット線BL方向に分断することによって浮遊ゲート12を形成する。
【0032】
更に、図21及び図22に示すように、シリコン窒化膜15をマスクとしてゲート酸化膜11を異方性エッチングにより選択的に除去し、シリコン基板10に対して選択的なイオン打ち込みを行って不純物拡散領域19を形成する。
【0033】
続いて、図23及び図24に示すように、全面にシリコン窒化膜20を5nm程度の膜厚で堆積後、例えばTEOS等の層間絶縁膜21を全面に成膜して、電極間を埋め込む。この際に空隙部22は、層間絶縁膜21によってビット線BL方向の側面を塞がれて真空領域を維持する。以後は、ビット線BLや必要なコンタクト等が形成されて第1実施形態のEEPROMが完成する。
【0034】
このように製造された本実施形態のNAND型EEPROMによれば、ワード線WL方向に隣接する浮遊ゲート12間に空隙部22を形成することができるので、メモリセル間の結合容量を低減して浮遊ゲート間干渉を抑制することができる。
【0035】
また、上述した製造方法によれば、次のような効果も奏する。
【0036】
例えば図25に示すような、空隙部22を設けない従来のNAND型EEPROMの製造方法によれば、制御ゲート14の直下以外に形成された多結晶シリコン膜12Aを異方性エッチングにより選択的に除去して浮遊ゲート12を分離する際に、図26に示すように、素子分離絶縁膜37のゲート酸化膜11よりも上に突出している部分の側面が逆テーパ状になっているため、この側面に多結晶シリコン膜の一部12Bが残ってしまい、隣接する浮遊ゲート間でリークが発生するおそれが生じる。
【0037】
このような不具合を防止するためには、図27に示すように、ゲート間絶縁膜13を形成する前に、可能な限り素子分離絶縁膜37の上面を、エッチングにより落とし込むことで、陰になる逆テーパ部の高さを減らすことも考えられる。しかし、このような過剰な素子分離絶縁膜37の落とし込みは、多結晶シリコン膜12Aの膜厚低下をもたらし、浮遊ゲート12の加工時に基板に損傷を与える原因ともなる。
【0038】
これに対し、本実施形態のEEPROMの製造方法によれば、素子分離絶縁膜17に対して選択比の大きい空隙形成膜32を用いているため、浮遊ゲート12の膜厚低下や基板への損傷を生じることなく、素子分離絶縁膜17の上面を十分に落とし込むことができる。
【0039】
なお、この場合、制御ゲート14の直下で空隙形成膜32がエッチング除去される必要はなく、制御ゲート14の直下以外の空隙形成膜32が除去される程度までエッチングを行えば効果を得ることができ、制御ゲート14の直下において、空隙形成膜32の少なくとも一部が残留しても良い。
【0040】
またここで、浮遊ゲート12の厚みをtとすると、素子分離絶縁膜17の上面は、シリコン基板10の上面よりも上で、浮遊ゲート12の下面からt/3だけ上の位置よりも低い位置(より好ましくは浮遊ゲート12の下面から上に0〜20nmの位置)に設定することが望ましい。素子分離絶縁膜17の上面が、シリコン基板10の上面よりも下側にあると、素子分離溝16の側面のシリコン基板10が露出してしまい、浮遊ゲート12の分離工程でシリコン基板10が損傷してしまうからであり、また、浮遊ゲート12の下面からt/3だけ上の位置以上に高いと、上述した多結晶シリコン膜12Aの残りの問題が顕著となるからである。
[第2の実施形態の製造方法]
図28は、本発明の他の実施形態に係るNAND型EEPROMの製造過程でのワード線WLに沿った断面図(図1のII−II′断面図)である。
【0041】
この実施形態では、図9に示したポリシラザン酸化膜等の空隙生成膜32に代えて、素子分離絶縁膜17上に例えばCVD法により、カーボン系材料による空隙生成膜35を形成する。この場合にも、空隙生成膜35を全面に形成した後、シリコン窒化膜30をストッパとしてCMPにより研磨し、DHF等を使用したウエットエッチング又はRIE法により、空隙生成膜35を後退させて、所定の厚みとする。
【0042】
このカーボン系による空隙生成膜35は、O2によるアッシングにより除去することができる。これにより、カーボン系の空隙生成膜35が存在した部分に空隙部22が形成される。
【0043】
本実施形態においても、第1の実施形態の製造方法と全く同様の効果を得ることができる。
【図面の簡単な説明】
【0044】
【図1】本発明の第1の実施形態に係るNAND型EEPROM(不揮発性半導体記憶装置)のセル領域の平面図である。
【図2】図1におけるI−I’線に沿った断面図である。
【図3】図1におけるII−II’線に沿った断面図である。
【図4】図1におけるIII−III’線に沿った断面図である。
【図5】同NAND型EEPROMを製造工程順に示した断面図である。
【図6】同NAND型EEPROMを製造工程順に示した断面図である。
【図7】同NAND型EEPROMを製造工程順に示した断面図である。
【図8】同NAND型EEPROMを製造工程順に示した断面図である。
【図9】同NAND型EEPROMを製造工程順に示した断面図である。
【図10】同NAND型EEPROMを製造工程順に示した断面図である。
【図11】同NAND型EEPROMを製造工程順に示した断面図である。
【図12】同NAND型EEPROMを製造工程順に示した断面図である。
【図13】同NAND型EEPROMを製造工程順に示した断面図である。
【図14】同NAND型EEPROMを製造工程順に示した断面図である。
【図15】同NAND型EEPROMを製造工程順に示した断面図である。
【図16】同NAND型EEPROMを製造工程順に示した断面図である。
【図17】同NAND型EEPROMを製造工程順に示した断面図である。
【図18】同NAND型EEPROMを製造工程順に示した断面図である。
【図19】同NAND型EEPROMを製造工程順に示した断面図である。
【図20】同NAND型EEPROMを製造工程順に示した断面図である。
【図21】同NAND型EEPROMを製造工程順に示した断面図である。
【図22】同NAND型EEPROMを製造工程順に示した断面図である。
【図23】同NAND型EEPROMを製造工程順に示した断面図である。
【図24】同NAND型EEPROMを製造工程順に示した断面図である。
【図25】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図26】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図27】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図28】本発明の第2の実施形態に係るNAND型EEPROMの製造工程の一部を示す断面図である。
【符号の説明】
【0045】
10…シリコン基板、11…ゲート酸化膜、12…浮遊ゲート、13…ゲート間絶縁膜、14…制御ゲート、15…シリコン窒化膜、22…空隙部、32,35…空隙生成膜。
【技術分野】
【0001】
本発明は、素子間を分離する素子分離溝が形成された不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【0002】
不揮発性半導体メモリとして、電気的にデータの書き換えを可能としたEEPROMが知られている。EEPROMのメモリセルには通常、電荷蓄積層としての浮遊ゲートと制御ゲートを積層した積層ゲート構造のMOSトランジスタが用いられる。
【0003】
EEPROMのなかで大容量化に最も適したものとして、NAND型EEPROMがある。NAND型EEPROMでは、複数のメモリセルが隣接するもの同士でソース、ドレイン拡散層を共有する形で直列接続されたNANDセルユニットが構成され、複数のNANDセルユニットが配列されてNANDセルアレイが構成される。各NANDセルユニットの両端部はそれぞれ選択ゲートトランジスタを介してビット線及び共通ソース線に接続される。
【0004】
浮遊ゲートはメモリセル毎に分離されるが、制御ゲートは一方向に並ぶメモリセルに共通のワード線(制御ゲート線)として連続的にパターン形成される。選択ゲートトランジスタのゲート電極も同様に、選択ゲート線としてワード線と並行して配設される。NANDセルユニットのドレイン側選択ゲートトランジスタの拡散層には、ワード線と交差して配設されるビット線が接続される。NANDセルユニットのソース側選択ゲートトランジスタの拡散層には、共通ソース線が接続される。
【0005】
このようなEEPROMでは、メモリセルの高密度化に伴い、セル間の容量結合による浮遊ゲート間干渉が問題となる。この浮遊ゲート間干渉を低減する技術として、非特許文献1には、NANDセルユニットを構成する直列接続された複数のメモリセルの浮遊ゲート間に低誘電率の酸化膜又は空隙部を形成するようにしたNANDフラッシュメモリが開示されている。
【0006】
しかしながら、本技術では、ワード線方向の浮遊ゲート間干渉の低減についての解決策は何等提案されていない。
【非特許文献1】Daewoong Kang et al, “Improving the Cell Characterictics Using Low-k Gate Spacer in 1Gb NAND Flash Memory”, 2006 IEDM Dig., pp. 1001-1004, Dec. 2006.
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一態様に係る不揮発性半導体記憶装置は、半導体基板、この半導体基板上に形成された第1の絶縁膜、前記半導体基板上に前記第1の絶縁膜を介して形成された浮遊ゲート、この浮遊ゲート上に形成された第2の絶縁膜及び前記浮遊ゲート上に前記第2の絶縁膜を介して形成された制御ゲートを有する複数のメモリセルと、前記半導体基板に形成されゲート幅方向に隣接する前記メモリセル間を分離するゲート長方向に延びる素子分離絶縁膜と、前記素子分離絶縁膜の上で且つ前記ゲート幅方向に隣接する前記浮遊ゲート間に形成された空隙部とを備えたことを特徴とする。
【0009】
本発明の別の態様に係る不揮発性半導体記憶装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に浮遊ゲートとなる第1の電極層を形成する工程と、前記第1の電極層から前記半導体基板内に至る素子分離溝を形成して前記半導体基板に素子形成領域を区画する工程と、前記半導体基板の前記素子分離溝に埋め込み膜を形成する工程と、前記電極層及び前記埋め込み膜上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御ゲートとなる第2の電極層を形成する工程と、前記第2の電極層を選択的に除去して前記素子形成領域及び素子分離溝と交差する制御ゲートを形成する工程と、前記第2の絶縁層の前記制御ゲートで覆われていない領域を選択的に除去する工程と、前記第2の絶縁層を選択的に除去した後、前記埋め込み膜の上層を選択的に除去する工程と、前記第1の電極層の前記制御ゲートで覆われていない領域を選択的に除去して前記浮遊ゲートを形成する工程とを備えたことを特徴とする。
【発明の効果】
【0010】
本発明によれば、メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照して、この発明の実施の形態を説明する。
[第1の実施形態の構造]
図1は、本発明の第1の実施の形態に係るNAND型EEPROM(不揮発性半導体記憶装置)のセル領域の平面図である。
【0012】
セル領域には、図中縦方向に延びる複数のビット線BLが形成されている。これらビット線BLよりも下側の層には、ビット線BLと直交するように横方向に延びる選択ゲートSGD,SGS及び共通ソース線CELSRCと、選択ゲートSGD,SGSに挟まれて選択ゲートSGD,SGSと平行に延びる複数のワード線WLとが形成されている。
【0013】
ワード線WLとビット線BLの交差部の下側にはメモリセルMCが形成され、選択ゲートSGD,SGSとビット線BLの交差部の下側には選択ゲートトランジスタSG1,SG2が形成されている。
【0014】
図2は、本実施の形態に係るNAND型EEPROMのビット線BLに沿った断面図(図1のI−I′断面図)、図3は、ワード線WLに沿った断面図(図1のII−II′断面図)、図4は隣接するワード線間のワード線WLに平行な断面図(図1のIII−III′断面図)である。
【0015】
図2〜図4に示すように、例えばp型のシリコン基板10の上には、第1の絶縁膜であるゲート酸化膜(トンネル酸化膜)11、多結晶シリコン膜からなる浮遊ゲート12、第2の絶縁膜であるゲート間絶縁膜13、多結晶シリコン膜からなる制御ゲート14及びシリコン窒化膜15がこの順に積層され、これらがシリコン基板10と共にメモリセルMCを構成している。
【0016】
浮遊ゲート12は、メモリセルMC毎に分離され、制御ゲート14は、ビット線BLと直交する方向に配列された複数のメモリセルMC又は選択ゲートトランジスタSG1,SG2に共通のワード線WL又は選択ゲートSGD,SGSとしてビット線BLと直交する方向に連続して形成されている。なお、図示していないが、選択ゲートトランジスタSG1,SG2については、浮遊ゲート12と制御ゲート14とが短絡されて通常のトランジスタを構成している。
【0017】
シリコン基板10の上層のビット線BLとビット線BLの間の領域には、浮遊ゲート12と自己整合的に、ビット線BLと平行に延びる素子分離溝16が形成され、この素子分離溝16には、素子分離絶縁膜(STI(Shallow Trench Isolation))17が埋め込み形成されている。これにより、シリコン基板10の上層には、ワード線WL方向に互いに分離されたストライプ状の素子形成領域18が区画されている。
【0018】
素子形成領域18の上層のゲート酸化膜11を介して浮遊ゲート12と対向する部分にはメモリセルMCのチャネル領域が形成され、これらチャネル領域間には、隣接するメモリセルMC間で共有するドレイン及びソースとなるn型の不純物拡散領域19が形成されている。
【0019】
ゲート酸化膜11、浮遊ゲート12、ゲート間絶縁膜13、制御ゲート14及びシリコン窒化膜15からなる電極の積層体と、これら積層体間のシリコン基板10の上面とは、薄いシリコン窒化膜20で覆われ、更にその上にTEOS(tetraethoxysilane)等の層間絶縁膜21が形成されている。この層間絶縁膜21によって電極の積層体間が埋められる。層間絶縁膜21の上には、ビット線BLが選択的に形成されている。
【0020】
ゲート間絶縁膜13と素子分離絶縁膜17との間には、空隙部22が形成されている。この空隙部22の高さ方向の位置は、浮遊ゲート12が形成される位置に対応している。
【0021】
この構成によれば、ワード線WL方向に隣接する浮遊ゲート12間に空隙部22が介在することによって、メモリセルMC間の容量結合を低減して浮遊ゲート間干渉(Yupin効果)を抑制することができる。なお、浮遊ゲート12の厚みをtとしたとき、結合容量の低減のためには、空隙部22はt/3以上の高さを確保することが望ましい。
[第1の実施形態の製造方法]
次に、図5〜図24を参照しながら、上述した第1の実施形態に係るNAND型EEPROMの製造方法について説明する。
【0022】
まず、図5に示すように、シリコン基板10のメモリセル領域の上にゲート酸化膜11を例えば10nmの膜厚で形成し、このゲート酸化膜11上に浮遊ゲート12となる第1の多結晶シリコン膜12Aを例えば100nmの膜厚で形成し、更に、その上にシリコン窒化膜30を例えば50nmの膜厚で形成する。そして、シリコン窒化膜30上にレジスト膜31を形成する。このレジスト膜31を、図6に示すようにパターニングした後、シリコン窒化膜30、第1の多結晶シリコン膜12A、ゲート酸化膜11及びシリコン基板10の上層を、異方性エッチングにより選択的に除去して素子分離溝16を形成する。
【0023】
続いて、図7に示すように、レジスト膜31を除去して全面に第1の埋め込み膜としてSTI−TEOS膜等の素子分離絶縁膜17を形成して、シリコン窒化膜30をストッパとしてCMP(化学機械研磨)法により素子分離絶縁膜17の上面を平坦化する。
【0024】
次に、図8に示すように、シリコン窒化膜30をマスクにしてDHF(Dilute Hydrofluoric acid)を使用したウエットエッチング法又はRIE(反応性イオンエッチング)法等を用いて素子分離絶縁膜17の上面を所定の高さまで後退させる。
【0025】
その後、図9に示すように、素子分離絶縁膜17上に素子分離絶縁膜17よりもエッチングレートの大きい材料からなる、例えばポリシラザン酸化膜等の空隙生成膜32を、素子分離絶縁膜17と同様の方法により全面に形成後、後退させることにより、第2の埋め込み膜を空隙部22の高さに対応した厚みで形成する。
【0026】
次いで、図10に示すように、シリコン窒化膜30をエッチングにより除去し、第1の多結晶シリコン膜12A上の自然酸化膜をウエットエッチングにて除去後に、全面にONO(SiO2-SiN-SiO2)膜等のゲート間絶縁膜13を形成する。
【0027】
その後、図11及び図12に示すように、ゲート間絶縁膜13の上に制御ゲート14となる第2の多結晶シリコン膜14Aを例えば200nm成膜後、その上にシリコン窒化膜15を例えば150nm程成膜する。
【0028】
続いて、図13及び図14に示すように、シリコン窒化膜15上に図示しないレジスト膜を形成して、パターニングした後、シリコン窒化膜15及び第2の多結晶シリコン膜14Aを異方性エッチングにより選択的に除去して制御ゲート14を形成する。
【0029】
次に、図15及び図16に示すように、レジストを除去し、シリコン窒化膜15をマスクとして異方性エッチングによりゲート間絶縁膜13を選択的に除去する。これにより、ゲート間絶縁膜13が除去された領域の空隙生成膜32が表面に現れる。
【0030】
そこで、図17及び図18に示すように、例えばDHF等のウエットエッチングによって、素子分離絶縁膜17よりもエッチングレートが大きい空隙生成膜32のみを選択的に除去する。この結果、図18に示すように、制御ゲート14の直下でない部分では、素子分離絶縁膜17の表面が現れ、制御ゲート14の直下で素子分離絶縁膜17の上に位置する部分には空隙部22が形成される。
【0031】
その後、図19及び図20に示すように、シリコン窒化膜15をマスクにして、第1の多結晶シリコン膜12Aを異方性エッチングにより選択的に除去し、ビット線BL方向に分断することによって浮遊ゲート12を形成する。
【0032】
更に、図21及び図22に示すように、シリコン窒化膜15をマスクとしてゲート酸化膜11を異方性エッチングにより選択的に除去し、シリコン基板10に対して選択的なイオン打ち込みを行って不純物拡散領域19を形成する。
【0033】
続いて、図23及び図24に示すように、全面にシリコン窒化膜20を5nm程度の膜厚で堆積後、例えばTEOS等の層間絶縁膜21を全面に成膜して、電極間を埋め込む。この際に空隙部22は、層間絶縁膜21によってビット線BL方向の側面を塞がれて真空領域を維持する。以後は、ビット線BLや必要なコンタクト等が形成されて第1実施形態のEEPROMが完成する。
【0034】
このように製造された本実施形態のNAND型EEPROMによれば、ワード線WL方向に隣接する浮遊ゲート12間に空隙部22を形成することができるので、メモリセル間の結合容量を低減して浮遊ゲート間干渉を抑制することができる。
【0035】
また、上述した製造方法によれば、次のような効果も奏する。
【0036】
例えば図25に示すような、空隙部22を設けない従来のNAND型EEPROMの製造方法によれば、制御ゲート14の直下以外に形成された多結晶シリコン膜12Aを異方性エッチングにより選択的に除去して浮遊ゲート12を分離する際に、図26に示すように、素子分離絶縁膜37のゲート酸化膜11よりも上に突出している部分の側面が逆テーパ状になっているため、この側面に多結晶シリコン膜の一部12Bが残ってしまい、隣接する浮遊ゲート間でリークが発生するおそれが生じる。
【0037】
このような不具合を防止するためには、図27に示すように、ゲート間絶縁膜13を形成する前に、可能な限り素子分離絶縁膜37の上面を、エッチングにより落とし込むことで、陰になる逆テーパ部の高さを減らすことも考えられる。しかし、このような過剰な素子分離絶縁膜37の落とし込みは、多結晶シリコン膜12Aの膜厚低下をもたらし、浮遊ゲート12の加工時に基板に損傷を与える原因ともなる。
【0038】
これに対し、本実施形態のEEPROMの製造方法によれば、素子分離絶縁膜17に対して選択比の大きい空隙形成膜32を用いているため、浮遊ゲート12の膜厚低下や基板への損傷を生じることなく、素子分離絶縁膜17の上面を十分に落とし込むことができる。
【0039】
なお、この場合、制御ゲート14の直下で空隙形成膜32がエッチング除去される必要はなく、制御ゲート14の直下以外の空隙形成膜32が除去される程度までエッチングを行えば効果を得ることができ、制御ゲート14の直下において、空隙形成膜32の少なくとも一部が残留しても良い。
【0040】
またここで、浮遊ゲート12の厚みをtとすると、素子分離絶縁膜17の上面は、シリコン基板10の上面よりも上で、浮遊ゲート12の下面からt/3だけ上の位置よりも低い位置(より好ましくは浮遊ゲート12の下面から上に0〜20nmの位置)に設定することが望ましい。素子分離絶縁膜17の上面が、シリコン基板10の上面よりも下側にあると、素子分離溝16の側面のシリコン基板10が露出してしまい、浮遊ゲート12の分離工程でシリコン基板10が損傷してしまうからであり、また、浮遊ゲート12の下面からt/3だけ上の位置以上に高いと、上述した多結晶シリコン膜12Aの残りの問題が顕著となるからである。
[第2の実施形態の製造方法]
図28は、本発明の他の実施形態に係るNAND型EEPROMの製造過程でのワード線WLに沿った断面図(図1のII−II′断面図)である。
【0041】
この実施形態では、図9に示したポリシラザン酸化膜等の空隙生成膜32に代えて、素子分離絶縁膜17上に例えばCVD法により、カーボン系材料による空隙生成膜35を形成する。この場合にも、空隙生成膜35を全面に形成した後、シリコン窒化膜30をストッパとしてCMPにより研磨し、DHF等を使用したウエットエッチング又はRIE法により、空隙生成膜35を後退させて、所定の厚みとする。
【0042】
このカーボン系による空隙生成膜35は、O2によるアッシングにより除去することができる。これにより、カーボン系の空隙生成膜35が存在した部分に空隙部22が形成される。
【0043】
本実施形態においても、第1の実施形態の製造方法と全く同様の効果を得ることができる。
【図面の簡単な説明】
【0044】
【図1】本発明の第1の実施形態に係るNAND型EEPROM(不揮発性半導体記憶装置)のセル領域の平面図である。
【図2】図1におけるI−I’線に沿った断面図である。
【図3】図1におけるII−II’線に沿った断面図である。
【図4】図1におけるIII−III’線に沿った断面図である。
【図5】同NAND型EEPROMを製造工程順に示した断面図である。
【図6】同NAND型EEPROMを製造工程順に示した断面図である。
【図7】同NAND型EEPROMを製造工程順に示した断面図である。
【図8】同NAND型EEPROMを製造工程順に示した断面図である。
【図9】同NAND型EEPROMを製造工程順に示した断面図である。
【図10】同NAND型EEPROMを製造工程順に示した断面図である。
【図11】同NAND型EEPROMを製造工程順に示した断面図である。
【図12】同NAND型EEPROMを製造工程順に示した断面図である。
【図13】同NAND型EEPROMを製造工程順に示した断面図である。
【図14】同NAND型EEPROMを製造工程順に示した断面図である。
【図15】同NAND型EEPROMを製造工程順に示した断面図である。
【図16】同NAND型EEPROMを製造工程順に示した断面図である。
【図17】同NAND型EEPROMを製造工程順に示した断面図である。
【図18】同NAND型EEPROMを製造工程順に示した断面図である。
【図19】同NAND型EEPROMを製造工程順に示した断面図である。
【図20】同NAND型EEPROMを製造工程順に示した断面図である。
【図21】同NAND型EEPROMを製造工程順に示した断面図である。
【図22】同NAND型EEPROMを製造工程順に示した断面図である。
【図23】同NAND型EEPROMを製造工程順に示した断面図である。
【図24】同NAND型EEPROMを製造工程順に示した断面図である。
【図25】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図26】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図27】従来のNAND型EEPROMの問題点を説明するための断面図である。
【図28】本発明の第2の実施形態に係るNAND型EEPROMの製造工程の一部を示す断面図である。
【符号の説明】
【0045】
10…シリコン基板、11…ゲート酸化膜、12…浮遊ゲート、13…ゲート間絶縁膜、14…制御ゲート、15…シリコン窒化膜、22…空隙部、32,35…空隙生成膜。
【特許請求の範囲】
【請求項1】
半導体基板、この半導体基板上に形成された第1の絶縁膜、前記半導体基板上に前記第1の絶縁膜を介して形成された浮遊ゲート、この浮遊ゲート上に形成された第2の絶縁膜及び前記浮遊ゲート上に前記第2の絶縁膜を介して形成された制御ゲートを有する複数のメモリセルと、
前記半導体基板に形成されゲート幅方向に隣接する前記メモリセル間を分離するゲート長方向に延びる素子分離絶縁膜と、
前記素子分離絶縁膜の上で且つ前記ゲート幅方向に隣接する前記浮遊ゲート間に形成された空隙部と
を備えたことを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記浮遊ゲートの厚みをtとしたとき、前記素子分離絶縁膜の上面は、前記半導体基板の上面よりも高く前記浮遊ゲートの下面からt/3だけ上の位置よりも低いことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に浮遊ゲートとなる第1の電極層を形成する工程と、
前記第1の電極層から前記半導体基板内に至る素子分離溝を形成して前記半導体基板に素子形成領域を区画する工程と、
前記半導体基板の前記素子分離溝に埋め込み膜を形成する工程と、
前記電極層及び前記埋め込み膜上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に制御ゲートとなる第2の電極層を形成する工程と、
前記第2の電極層を選択的に除去して前記素子形成領域及び素子分離溝と交差する制御ゲートを形成する工程と、
前記第2の絶縁層の前記制御ゲートで覆われていない領域を選択的に除去する工程と、
前記第2の絶縁層を選択的に除去した後、前記埋め込み膜の上層を選択的に除去する工程と、
前記第1の電極層の前記制御ゲートで覆われていない領域を選択的に除去して前記浮遊ゲートを形成する工程と
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項4】
前記埋め込み膜の上層を選択的に除去する工程は、前記制御ゲートで覆われていない部分の埋め込み膜の上層とともに、前記制御ゲートで覆われている部分の埋め込み膜の上層も除去する工程であることを特徴とする請求項3記載の不揮発性半導体記憶装置の製造方法。
【請求項5】
前記埋め込み膜の上層を選択的に除去する工程は、酸化膜からなる下層に対して、この下層よりもエッチングレートが大きい材料からなる上層を選択的にエッチングする工程であることを特徴とする請求項3又は4記載の不揮発性半導体記憶装置の製造方法。
【請求項1】
半導体基板、この半導体基板上に形成された第1の絶縁膜、前記半導体基板上に前記第1の絶縁膜を介して形成された浮遊ゲート、この浮遊ゲート上に形成された第2の絶縁膜及び前記浮遊ゲート上に前記第2の絶縁膜を介して形成された制御ゲートを有する複数のメモリセルと、
前記半導体基板に形成されゲート幅方向に隣接する前記メモリセル間を分離するゲート長方向に延びる素子分離絶縁膜と、
前記素子分離絶縁膜の上で且つ前記ゲート幅方向に隣接する前記浮遊ゲート間に形成された空隙部と
を備えたことを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記浮遊ゲートの厚みをtとしたとき、前記素子分離絶縁膜の上面は、前記半導体基板の上面よりも高く前記浮遊ゲートの下面からt/3だけ上の位置よりも低いことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に浮遊ゲートとなる第1の電極層を形成する工程と、
前記第1の電極層から前記半導体基板内に至る素子分離溝を形成して前記半導体基板に素子形成領域を区画する工程と、
前記半導体基板の前記素子分離溝に埋め込み膜を形成する工程と、
前記電極層及び前記埋め込み膜上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に制御ゲートとなる第2の電極層を形成する工程と、
前記第2の電極層を選択的に除去して前記素子形成領域及び素子分離溝と交差する制御ゲートを形成する工程と、
前記第2の絶縁層の前記制御ゲートで覆われていない領域を選択的に除去する工程と、
前記第2の絶縁層を選択的に除去した後、前記埋め込み膜の上層を選択的に除去する工程と、
前記第1の電極層の前記制御ゲートで覆われていない領域を選択的に除去して前記浮遊ゲートを形成する工程と
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項4】
前記埋め込み膜の上層を選択的に除去する工程は、前記制御ゲートで覆われていない部分の埋め込み膜の上層とともに、前記制御ゲートで覆われている部分の埋め込み膜の上層も除去する工程であることを特徴とする請求項3記載の不揮発性半導体記憶装置の製造方法。
【請求項5】
前記埋め込み膜の上層を選択的に除去する工程は、酸化膜からなる下層に対して、この下層よりもエッチングレートが大きい材料からなる上層を選択的にエッチングする工程であることを特徴とする請求項3又は4記載の不揮発性半導体記憶装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【公開番号】特開2008−283095(P2008−283095A)
【公開日】平成20年11月20日(2008.11.20)
【国際特許分類】
【出願番号】特願2007−127615(P2007−127615)
【出願日】平成19年5月14日(2007.5.14)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成20年11月20日(2008.11.20)
【国際特許分類】
【出願日】平成19年5月14日(2007.5.14)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]