半導体基板及び半導体基板の製造方法
【課題】Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供する。
【解決手段】本発明の半導体基板の製造方法は、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたＳｉオフ基板１に、（ＣＨ３）３Ｉｎガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するステップと、（ＣＨ３）３Ｉｎガスの供給を停止して熱処理されたＳｉオフ基板１の温度をＧａＡｓ層の成長温度まで低下させるステップと、Ｓｉオフ基板１上にＧａＡｓ層を成長させるステップとを含むことを特徴とする。
【解決手段】本発明の半導体基板の製造方法は、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたＳｉオフ基板１に、（ＣＨ３）３Ｉｎガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するステップと、（ＣＨ３）３Ｉｎガスの供給を停止して熱処理されたＳｉオフ基板１の温度をＧａＡｓ層の成長温度まで低下させるステップと、Ｓｉオフ基板１上にＧａＡｓ層を成長させるステップとを含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ（シリコン）オフ基板上にＧａＡｓ（ガリウム砒素）をヘテロエピタキシャル成長させた半導体基板及び半導体基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ基板は、発光ダイオードや半導体レーザ等の光デバイスのみならずトランジスタ等の電子デバイスや太陽電池等の光電変換デバイスに広く使用されている。ＧａＡｓに格子整合させたＡｌＧａＡｓ、ＡｌＧａＩｎＰ等の材料系の選択によって幅広いエネルギー領域を利用できる。
【０００３】
一方で、低コスト化及び複合素子作製への取り組みから、ＧａＡｓ基板より安価で豊富なＳｉ基板を用いたデバイスを作製すべく、Ｓｉ基板上にＧａＡｓをヘテロエピタキシャル成長させることが盛んに研究されている。
【０００４】
Ｓｉ基板上へのＧａＡｓのヘテロエピタキシャル成長は、ＳｉとＧａＡｓの格子定数の差が大きいために成長欠陥が生じ易い。そこで、欠陥低減のために、バッファ層を挿入することが一般的に行われている。例えば、非特許文献１では、Ｓｉ基板上に低温（４００℃以下）、低速（０．１μｍ／ｈ程度）で１０ｎｍほどＧａＡｓを成長させ、その後に通常の成長条件でＧａＡｓを成長させることが開示されており、このようなバッファ層の２段階成長によって成長欠陥を抑制することが提案されている。
【０００５】
一方、特許文献１に開示されているように、ＧａＡｓのヘテロエピタキシャル成長にはアンチフェーズドメインやオーダリングといった問題もある。アンチフェーズドメインは、Ｓｉのような無極性結晶にＧａＡｓのような極性結晶を成長させる場合に生じ易く、積層原子の並びのずれから転位が生じてしまうものである。また、可視光域のエネルギーを利用する発光デバイスや太陽電池を作製する場合には、ＧａＡｓの上にＡｌＧａＩｎＰ系材料を積層することになるが、このような材料系ではオーダリングが問題となる。
【０００６】
これらの問題を解決するためには、基板表面を低指数面から傾斜させたオフ（ｏｆｆ）基板の使用が効果的であることが知られている。オフ基板の使用にあたっては、ＧａＡｓ成長層の傾斜方向の制御が課題となっており、特許文献１ではその制御手法の一つが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１２７３２６号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ． Ａｋｉｙａｍａ， Ｙ． Ｋａｗａｒａｄａ ａｎｄ Ｋ． Ｋａｍｉｎｉｓｈｉ； Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ６８ （１９８４） ２１−２６．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１に開示された制御手法を用いたとしてもＳｉオフ基板上のＧａＡｓ成長層の欠陥密度は１０６ｃｍ−２程度あり、デバイスとして利用するには未だ３桁程多いのが現状である。この原因は主にＳｉとＧａＡｓの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。
【００１０】
このようにＳｉオフ基板上にＧａＡｓをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。
【００１１】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した目的を達成するために、本発明に係る半導体基板の製造方法は、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−Ｖ族化合物半導体層の成長温度まで低下させるステップと、前記IV族オフ基板上にIII−Ｖ族化合物半導体層を成長させるステップとを含むことを特徴とする。
【００１３】
また、本発明に係る半導体基板の製造方法におけるIII族原料ガスは、（ＣＨ３）３Ｉｎであることを特徴とする。
【００１４】
さらに、本発明に係る半導体基板は、IV族元素からなり、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層と、前記III−Ｖ族化合物半導体層表面の原子ステップ近傍に付着したIII族原子とを備えていることを特徴とする。
【００１５】
また、本発明に係る半導体基板のIII族原子はＩｎ原子であることを特徴とする。
【発明の効果】
【００１６】
本発明に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板にIII族原料ガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するので、Ｓｉオフ基板表面の原子ステップ近傍にIII族半導体原子が付着して原子ステップ近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板上にＧａＡｓ層を低欠陥密度でヘテロエピタキシャル成長させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用した一実施形態に係る半導体基板の製造方法を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した一実施形態について図面を参照して説明する。
【００１９】
図１は本実施形態に係る半導体基板の製造方法を説明するための図である。図１（Ａ）に示すように、まずIV族元素であるＳｉの単結晶からなるＳｉオフ基板１を用意する。このＳｉオフ基板１は、主表面１Ａが｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜しており、主表面１Ａの傾斜角度αは２°〜１５°程度である。本実施形態では一例として１０°としている。
【００２０】
ここで、｛１ ０ ０｝面とはＧａＡｓの結晶構造において（０ ０ １）面等の（１ ０ ０）面と結晶学的に等価な面を表しており、＜０ １ １＞方向とはＧａＡｓの結晶構造において［０ −１ −１］方向等の［０ １ １］方向と結晶学的に等価な方向を表している。
【００２１】
また、図１（Ａ）では、 Ｓｉオフ基板１の主表面１Ａが、｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜していることを分かりやすく表現するために、便宜上Ｓｉオフ基板１の裏面１Ｂに対して主表面１Ａが傾斜しているように図示している。しかし、実際には主表面１Ａと裏面１Ｂとは平行になるようにＳｉのインゴットから切り出され、その断面形状は平行四辺形となっているものである。
【００２２】
さらに、Ｓｉオフ基板１の主表面１Ａは、厳密には原子レベルの極微小な段差を有する原子ステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、図１（Ａ）では主表面１Ａを実質的に平坦なものとして図示している。一方で、以下に示す図１（Ｂ）〜（Ｄ）では、Ｓｉオフ基板１の主表面にある原子ステップにＩｎ原子が付着する様子を分かりやすく説明するために、原子ステップの階段状の構造を誇張して表現している。
【００２３】
次に、図１（Ｂ）に示すように、Ｓｉオフ基板１にIII族原料ガスである（ＣＨ３）３Ｉｎを供給しながらIII−Ｖ族化合物半導体層であるＧａＡｓ層の成長温度よりも高い温度で熱処理する。
【００２４】
具体的な処理方法としては、Ｓｉオフ基板１に対してＭＯＣＶＤ（有機金属化学気相成長法）により、Ｈ２キャリアガスを用いて（ＣＨ３）３Ｉｎガスを供給しながら７００℃以上の高温下で熱処理する。これにより（ＣＨ３）３Ｉｎは基板表面の高温下で熱分解し、III族原子であるＩｎ原子３がＳｉオフ基板１の表面に吸着する。このときＩｎ原子３は原子ステップ（段差部）２の近傍では強く吸着するが、平坦な部分では再蒸発によって基板表面から脱離する。しかし、（ＣＨ３）３Ｉｎガスを供給している状態下ではＩｎ原子３の吸着と脱離が平衡状態になる。
【００２５】
次に、図１（Ｃ）に示すように、（ＣＨ３）３Ｉｎガスの供給を止めてＨ２キャリアガスのみを供給している状態で、通常のＧａＡｓ層の成長温度である６００℃程度まで温度を低下させる。このときＳｉオフ基板１の表面に付着していたＩｎ原子３のほとんどは再蒸発して脱離するが、原子ステップ（段差部）２の近傍に付着しているＩｎ原子３はＳｉオフ基板１との結合力が強いため、再蒸発せずに局在した状態となる。
【００２６】
次に、図１（Ｄ）に示すようにＳｉオフ基板１の上にIII−Ｖ族化合物半導体層であるＧａＡｓ層４をヘテロエピタキシャル成長させる。
【００２７】
具体的には、Ｈ２キャリアガスとともにIII族原料ガスである（ＣＨ３）３ＧａとＶ族原料ガスであるＡｓＨ３とを反応管内に供給し、ＧａＡｓ層４の厚さが計１０ｎｍとなるように成長温度６００℃で５０分程度かけて成長させる。このときＧａＡｓ層４は、成長中の欠陥密度を低減させるため、低温ＧａＡｓバッファ層を用いた２段階成長によって成長させても良い。また、成長時にＳｉをドーピングすることによってｎ型半導体として作製することも可能である。
【００２８】
このようにしてＧａＡｓ層４を成長させると、原子ステップ（段差部）２の近傍ではＩｎ原子のサーファクタント効果によって表面エネルギーが変調し続ける。その結果、ＧａＡｓ層４の成長後の冷却過程で原子ステップの近傍に生じる局所的な応力を緩和することができ、これによって欠陥の発生を抑制することができる。したがって、本実施形態ではＳｉオフ基板１を用いた場合でも低欠陥密度のＧａＡｓ層４をヘテロエピタキシャル成長させることが可能となる。
【００２９】
上述したようにして、Ｓｉオフ基板１の上にＧａＡｓ層４をヘテロエピタキシャル成長させた半導体基板５を製造することができる。
【００３０】
［実施形態の効果］
以上詳細に説明したように、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板１にIII族原料ガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するので、Ｓｉオフ基板１の表面にある原子ステップ（段差部）２の近傍にIII族半導体原子を付着させて原子ステップ（段差部）２の近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板１上にＧａＡｓ層４を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００３１】
また、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、III族原料ガスとして（ＣＨ３）３Ｉｎを供給して原子ステップ（段差部）２の近傍にＩｎ原子３を付着させるので、Ｉｎ原子のサーファクタント効果によって原子ステップ（段差部）２の近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板１上にＧａＡｓ層４を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００３２】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００３３】
１ Ｓｉオフ基板
２ 原子ステップ（段差部）
３ Ｉｎ原子
４ ＧａＡｓ層
５ 半導体基板
【技術分野】
【０００１】
本発明は、Ｓｉ（シリコン）オフ基板上にＧａＡｓ（ガリウム砒素）をヘテロエピタキシャル成長させた半導体基板及び半導体基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ基板は、発光ダイオードや半導体レーザ等の光デバイスのみならずトランジスタ等の電子デバイスや太陽電池等の光電変換デバイスに広く使用されている。ＧａＡｓに格子整合させたＡｌＧａＡｓ、ＡｌＧａＩｎＰ等の材料系の選択によって幅広いエネルギー領域を利用できる。
【０００３】
一方で、低コスト化及び複合素子作製への取り組みから、ＧａＡｓ基板より安価で豊富なＳｉ基板を用いたデバイスを作製すべく、Ｓｉ基板上にＧａＡｓをヘテロエピタキシャル成長させることが盛んに研究されている。
【０００４】
Ｓｉ基板上へのＧａＡｓのヘテロエピタキシャル成長は、ＳｉとＧａＡｓの格子定数の差が大きいために成長欠陥が生じ易い。そこで、欠陥低減のために、バッファ層を挿入することが一般的に行われている。例えば、非特許文献１では、Ｓｉ基板上に低温（４００℃以下）、低速（０．１μｍ／ｈ程度）で１０ｎｍほどＧａＡｓを成長させ、その後に通常の成長条件でＧａＡｓを成長させることが開示されており、このようなバッファ層の２段階成長によって成長欠陥を抑制することが提案されている。
【０００５】
一方、特許文献１に開示されているように、ＧａＡｓのヘテロエピタキシャル成長にはアンチフェーズドメインやオーダリングといった問題もある。アンチフェーズドメインは、Ｓｉのような無極性結晶にＧａＡｓのような極性結晶を成長させる場合に生じ易く、積層原子の並びのずれから転位が生じてしまうものである。また、可視光域のエネルギーを利用する発光デバイスや太陽電池を作製する場合には、ＧａＡｓの上にＡｌＧａＩｎＰ系材料を積層することになるが、このような材料系ではオーダリングが問題となる。
【０００６】
これらの問題を解決するためには、基板表面を低指数面から傾斜させたオフ（ｏｆｆ）基板の使用が効果的であることが知られている。オフ基板の使用にあたっては、ＧａＡｓ成長層の傾斜方向の制御が課題となっており、特許文献１ではその制御手法の一つが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１２７３２６号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ． Ａｋｉｙａｍａ， Ｙ． Ｋａｗａｒａｄａ ａｎｄ Ｋ． Ｋａｍｉｎｉｓｈｉ； Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ６８ （１９８４） ２１−２６．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１に開示された制御手法を用いたとしてもＳｉオフ基板上のＧａＡｓ成長層の欠陥密度は１０６ｃｍ−２程度あり、デバイスとして利用するには未だ３桁程多いのが現状である。この原因は主にＳｉとＧａＡｓの熱膨張係数の差に起因している。熱膨張係数の差によって冷却過程で応力が生じ、欠陥の発生が誘発されている。さらに、オフ基板では基板表面の原子ステップの存在によって局所的な応力が生じ、欠陥の発生を促進することも考えられる。
【００１０】
このようにＳｉオフ基板上にＧａＡｓをヘテロエピタキシャル成長させる場合には欠陥密度を低下させることが困難であるという問題があった。
【００１１】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、Ｓｉオフ基板上にＧａＡｓを低欠陥密度でヘテロエピタキシャル成長させることのできる半導体基板及び半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した目的を達成するために、本発明に係る半導体基板の製造方法は、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−Ｖ族化合物半導体層の成長温度まで低下させるステップと、前記IV族オフ基板上にIII−Ｖ族化合物半導体層を成長させるステップとを含むことを特徴とする。
【００１３】
また、本発明に係る半導体基板の製造方法におけるIII族原料ガスは、（ＣＨ３）３Ｉｎであることを特徴とする。
【００１４】
さらに、本発明に係る半導体基板は、IV族元素からなり、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族オフ基板と、前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層と、前記III−Ｖ族化合物半導体層表面の原子ステップ近傍に付着したIII族原子とを備えていることを特徴とする。
【００１５】
また、本発明に係る半導体基板のIII族原子はＩｎ原子であることを特徴とする。
【発明の効果】
【００１６】
本発明に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板にIII族原料ガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するので、Ｓｉオフ基板表面の原子ステップ近傍にIII族半導体原子が付着して原子ステップ近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板上にＧａＡｓ層を低欠陥密度でヘテロエピタキシャル成長させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明を適用した一実施形態に係る半導体基板の製造方法を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した一実施形態について図面を参照して説明する。
【００１９】
図１は本実施形態に係る半導体基板の製造方法を説明するための図である。図１（Ａ）に示すように、まずIV族元素であるＳｉの単結晶からなるＳｉオフ基板１を用意する。このＳｉオフ基板１は、主表面１Ａが｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜しており、主表面１Ａの傾斜角度αは２°〜１５°程度である。本実施形態では一例として１０°としている。
【００２０】
ここで、｛１ ０ ０｝面とはＧａＡｓの結晶構造において（０ ０ １）面等の（１ ０ ０）面と結晶学的に等価な面を表しており、＜０ １ １＞方向とはＧａＡｓの結晶構造において［０ −１ −１］方向等の［０ １ １］方向と結晶学的に等価な方向を表している。
【００２１】
また、図１（Ａ）では、 Ｓｉオフ基板１の主表面１Ａが、｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜していることを分かりやすく表現するために、便宜上Ｓｉオフ基板１の裏面１Ｂに対して主表面１Ａが傾斜しているように図示している。しかし、実際には主表面１Ａと裏面１Ｂとは平行になるようにＳｉのインゴットから切り出され、その断面形状は平行四辺形となっているものである。
【００２２】
さらに、Ｓｉオフ基板１の主表面１Ａは、厳密には原子レベルの極微小な段差を有する原子ステップが多数ある階段状の構造であるが、実質的には平坦と見なすことができるため、図１（Ａ）では主表面１Ａを実質的に平坦なものとして図示している。一方で、以下に示す図１（Ｂ）〜（Ｄ）では、Ｓｉオフ基板１の主表面にある原子ステップにＩｎ原子が付着する様子を分かりやすく説明するために、原子ステップの階段状の構造を誇張して表現している。
【００２３】
次に、図１（Ｂ）に示すように、Ｓｉオフ基板１にIII族原料ガスである（ＣＨ３）３Ｉｎを供給しながらIII−Ｖ族化合物半導体層であるＧａＡｓ層の成長温度よりも高い温度で熱処理する。
【００２４】
具体的な処理方法としては、Ｓｉオフ基板１に対してＭＯＣＶＤ（有機金属化学気相成長法）により、Ｈ２キャリアガスを用いて（ＣＨ３）３Ｉｎガスを供給しながら７００℃以上の高温下で熱処理する。これにより（ＣＨ３）３Ｉｎは基板表面の高温下で熱分解し、III族原子であるＩｎ原子３がＳｉオフ基板１の表面に吸着する。このときＩｎ原子３は原子ステップ（段差部）２の近傍では強く吸着するが、平坦な部分では再蒸発によって基板表面から脱離する。しかし、（ＣＨ３）３Ｉｎガスを供給している状態下ではＩｎ原子３の吸着と脱離が平衡状態になる。
【００２５】
次に、図１（Ｃ）に示すように、（ＣＨ３）３Ｉｎガスの供給を止めてＨ２キャリアガスのみを供給している状態で、通常のＧａＡｓ層の成長温度である６００℃程度まで温度を低下させる。このときＳｉオフ基板１の表面に付着していたＩｎ原子３のほとんどは再蒸発して脱離するが、原子ステップ（段差部）２の近傍に付着しているＩｎ原子３はＳｉオフ基板１との結合力が強いため、再蒸発せずに局在した状態となる。
【００２６】
次に、図１（Ｄ）に示すようにＳｉオフ基板１の上にIII−Ｖ族化合物半導体層であるＧａＡｓ層４をヘテロエピタキシャル成長させる。
【００２７】
具体的には、Ｈ２キャリアガスとともにIII族原料ガスである（ＣＨ３）３ＧａとＶ族原料ガスであるＡｓＨ３とを反応管内に供給し、ＧａＡｓ層４の厚さが計１０ｎｍとなるように成長温度６００℃で５０分程度かけて成長させる。このときＧａＡｓ層４は、成長中の欠陥密度を低減させるため、低温ＧａＡｓバッファ層を用いた２段階成長によって成長させても良い。また、成長時にＳｉをドーピングすることによってｎ型半導体として作製することも可能である。
【００２８】
このようにしてＧａＡｓ層４を成長させると、原子ステップ（段差部）２の近傍ではＩｎ原子のサーファクタント効果によって表面エネルギーが変調し続ける。その結果、ＧａＡｓ層４の成長後の冷却過程で原子ステップの近傍に生じる局所的な応力を緩和することができ、これによって欠陥の発生を抑制することができる。したがって、本実施形態ではＳｉオフ基板１を用いた場合でも低欠陥密度のＧａＡｓ層４をヘテロエピタキシャル成長させることが可能となる。
【００２９】
上述したようにして、Ｓｉオフ基板１の上にＧａＡｓ層４をヘテロエピタキシャル成長させた半導体基板５を製造することができる。
【００３０】
［実施形態の効果］
以上詳細に説明したように、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、Ｓｉオフ基板１にIII族原料ガスを供給しながらＧａＡｓ層の成長温度よりも高い温度で熱処理するので、Ｓｉオフ基板１の表面にある原子ステップ（段差部）２の近傍にIII族半導体原子を付着させて原子ステップ（段差部）２の近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板１上にＧａＡｓ層４を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００３１】
また、本発明を適用した一実施形態に係る半導体基板及び半導体基板の製造方法によれば、III族原料ガスとして（ＣＨ３）３Ｉｎを供給して原子ステップ（段差部）２の近傍にＩｎ原子３を付着させるので、Ｉｎ原子のサーファクタント効果によって原子ステップ（段差部）２の近傍に生じる局所的な応力を緩和することができ、これによってＳｉオフ基板１上にＧａＡｓ層４を低欠陥密度でヘテロエピタキシャル成長させることができる。
【００３２】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００３３】
１ Ｓｉオフ基板
２ 原子ステップ（段差部）
３ Ｉｎ原子
４ ＧａＡｓ層
５ 半導体基板
【特許請求の範囲】
【請求項１】
主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、
前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−Ｖ族化合物半導体層の成長温度まで低下させるステップと、
前記IV族オフ基板上にIII−Ｖ族化合物半導体層を成長させるステップと
を含むことを特徴とする半導体基板の製造方法。
【請求項２】
前記III族原料ガスは（ＣＨ３）３Ｉｎであることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
IV族元素からなり、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層と、
前記III−Ｖ族化合物半導体層表面の原子ステップ近傍に付着したIII族原子と
を備えていることを特徴とする半導体基板。
【請求項４】
前記III族原子はＩｎ原子であることを特徴とする請求項３に記載の半導体基板。
【請求項１】
主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族元素からなるIV族オフ基板に、III族原料ガスを供給しながらIII−Ｖ族化合物半導体層の成長温度よりも高い温度で熱処理するステップと、
前記III族原料ガスの供給を停止し、熱処理された前記IV族オフ基板の温度を前記III−Ｖ族化合物半導体層の成長温度まで低下させるステップと、
前記IV族オフ基板上にIII−Ｖ族化合物半導体層を成長させるステップと
を含むことを特徴とする半導体基板の製造方法。
【請求項２】
前記III族原料ガスは（ＣＨ３）３Ｉｎであることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
IV族元素からなり、主表面を｛１ ０ ０｝面から＜０ １ １＞方向へ傾斜させたIV族オフ基板と、
前記IV族オフ基板上に形成されたIII−Ｖ族化合物半導体層と、
前記III−Ｖ族化合物半導体層表面の原子ステップ近傍に付着したIII族原子と
を備えていることを特徴とする半導体基板。
【請求項４】
前記III族原子はＩｎ原子であることを特徴とする請求項３に記載の半導体基板。
【図１】
【公開番号】特開２０１２−２１８９５１（Ｐ２０１２−２１８９５１Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８３７１２（Ｐ２０１１−８３７１２）
【出願日】平成２３年４月５日（２０１１．４．５）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月５日（２０１１．４．５）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
[ Back to top ]