半導体素子およびその製造方法
【課題】半導体素子のゲートパターン形成工程の際にゲート電極膜をパターニングした後、ゲート電極膜の露出した表面、すなわちゲート電極膜の側壁を保護膜で包むことにより、後続の熱工程、洗浄工程およびエッチング工程の際にゲート電極膜の酸化を防止することが可能なフローティングゲート型フラッシュメモリの半導体素子およびその製造方法の提供。
【解決手段】半導体素子は、半導体基板１００上に順次積層されたトンネル絶縁膜１０１、フローティングゲート用導電膜１０２、誘電体膜１０３、コントロールゲート用導電膜１０４、およびタングステン膜で形成されたゲート電極膜１０５、並びに、ゲート電極膜１０５の側壁に、窒化膜１０７ａおよび酸化膜１０７ｂからなる二重膜で形成された保護膜１０７を含む。
【解決手段】半導体素子は、半導体基板１００上に順次積層されたトンネル絶縁膜１０１、フローティングゲート用導電膜１０２、誘電体膜１０３、コントロールゲート用導電膜１０４、およびタングステン膜で形成されたゲート電極膜１０５、並びに、ゲート電極膜１０５の側壁に、窒化膜１０７ａおよび酸化膜１０７ｂからなる二重膜で形成された保護膜１０７を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に係り、特に、ゲートパターンを形成するための半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
一般に、半導体素子のフラッシュメモリ素子は、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極をパターニングしてゲートパターンを形成する。
【０００３】
図１は従来の技術に係る半導体メモリ素子のゲートパターンを形成するための素子の断面図である。
【０００４】
図１を参照すると、半導体基板１０上にトンネル絶縁膜１１、フローティングゲート用導電膜１２、誘電体膜１３、コントロールゲート用導電膜１４、ゲート電極膜１５およびハードマスク膜１６を順次積層して形成する。その後、ハードマスクをパターニングし、これを用いたエッチング工程を行ってゲート電極膜１５をパターニングする。
【０００５】
通常５０ｎｍ以下の半導体素子では、ゲート電極膜１５としてタングステンシリサイド（Ｗｓｉｘ）膜を使用する場合、タングステンシリサイド（Ｗｓｉｘ）膜自体の比抵抗が高くてワードラインの抵抗（Ｒｓ）が増加し、プログラム速度および読み出し速度が低下する。これを解決するためには、タングステンシリサイド（Ｗｓｉｘ）膜の厚さを増加させなければならないが、これは、ワードラインのパターニング工程が難しく、ワードラインを電気的に分離させる素子分離膜内にボイド(Void)が発生するおそれがある。したがって、タングステンシリサイド（Ｗｓｉｘ）膜よりも比抵抗が低いタングステン（Ｗ）膜を用いてゲート電極膜を形成する方法が研究中である。
【０００６】
ところが、タングステン膜は、熱工程によって酸化し易く、洗浄工程の際に洗浄溶液によって腐食し易く或いは酸化して溶解するので、後続工程の制約が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、半導体素子のゲートパターン形成工程の際にゲート電極膜をパターニングした後、ゲート電極膜の露出した表面、すなわちゲート電極膜の側壁を保護膜で包むことにより、後続の熱工程、洗浄工程およびエッチング工程の際にゲート電極膜の酸化を防止することが可能な半導体素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一実施例に係る半導体素子は、半導体基板上に順次積層されたトンネル絶縁膜、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極膜、並びに前記ゲート電極膜の側壁に形成された保護膜を含むことを特徴とする。
【０００９】
前記保護膜は窒化膜である。前記保護膜は窒化膜および酸化膜からなる二重膜で形成することができる。前記窒化膜の厚さは２０Å〜１００Åである。前記酸化膜の厚さは２０Å〜１５０Åである。前記ゲート電極膜はタングステン（Ｗ）から構成される。
【００１０】
本発明の一実施例に係る半導体素子の製造方法は、半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、およびゲート電極膜を順次積層する段階と、前記ゲート電極膜をパターニングして前記第２導電膜を露出させる段階と、前記ゲート電極膜の側壁に保護膜を形成する段階と、露出した前記第２導電膜、誘電体膜、および第１導電膜をエッチングしてゲートパターンを形成する段階とを含む。
【００１１】
前記保護膜は窒化膜および酸化膜の二重膜で形成する。前記窒化膜の厚さは２０Å〜１００Åとし、前記酸化膜の厚さは２０Å〜１５０Åとする。
【００１２】
前記ゲート電極膜を形成した後、ハードマスクパターンを形成する段階をさらに含む。
【００１３】
前記第１導電膜および第２導電膜はポリシリコン膜で形成する。前記誘電体膜は、第１酸化膜、窒化膜および第２酸化膜からなるＯＮＯ構造で形成する。
【００１４】
前記ゲート電極膜はタングステン（Ｗ）で形成する。
【００１５】
また、本発明の一実施例に係る半導体素子の製造方法は、半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、ゲート電極膜、およびハードマスクパターンを順次積層する段階と、前記ハードマスクパターンを用いたエッチング工程を行い、前記ゲート電極膜をパターニングする段階と、後続の工程による前記ゲート電極膜の酸化および水素イオン浸透を抑制するために、前記ゲート電極膜の側壁に第１保護膜を形成する段階と、前記誘電体膜のエッチング工程の際に前記第１保護膜のエッチング損傷を防止するために、前記第１保護膜の表面に第２保護膜を形成する段階と、露出した前記第２導電膜、誘電体膜、および第１導電膜をエッチングしてゲートパターンを形成する段階とを含む。
【００１６】
前記第１保護膜は窒化膜で形成する。前記第２保護膜は酸化膜で形成する。
【００１７】
前記第１保護膜の厚さは２０Å〜１００Åとし、前記第２保護膜の厚さは２０Å〜１５０Åとする。
【発明の効果】
【００１８】
本発明は、半導体素子のゲートパターン形成工程の際にゲート電極膜をパターニングした後、ゲート電極膜の露出した表面、すなわちゲート電極膜の側壁を保護膜で包むことにより、後続の熱工程、洗浄工程およびエッチング工程の際にゲート電極膜の酸化を防止することが可能な半導体素子およびその製造方法を提供する。
【００１９】
また、本発明は、保護膜を窒化膜および酸化膜からなる二重膜で形成することにより、後続の誘電体膜エッチング工程の際に保護膜のエッチング損傷を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、本発明の範囲は特許請求の範囲によって理解されるべきである。
【００２１】
図２〜図６は本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【００２２】
図２を参照すると、半導体基板１００上にトンネル絶縁膜１０１、第１導電膜となるフローティングゲート用導電膜１０２、誘電体膜１０３、第２導電膜となるコントロールゲート用導電膜１０４、ゲート電極膜１０５、およびハードマスク膜１０６を順次積層して形成する。
【００２３】
この際、フローティングゲート用導電膜１０２およびコントロールゲート用導電膜１０４はポリシリコン膜を用いて形成することができ、誘電体膜１０３は第１酸化膜１０３ａ、窒化膜１０３ｂ、および第２酸化膜１０３ｃからなるＯＮＯ構造で形成することが好ましい。ゲート電極膜１０５はタングステン（Ｗ）膜で形成することが好ましい。
【００２４】
フローティングゲート用導電膜１０２は、不純物が含有されていない非晶質ポリシリコン膜と、不純物が含有されたポリシリコン膜とからなる二重膜で形成することが好ましい。
【００２５】
図面には示していないが、コントロールゲート用導電膜１０４を形成した後、ゲート電極膜１０５を形成する前に拡散防止膜を形成することが好ましい。
【００２６】
図３を参照すると、ハードディスク膜上にフォトレジストパターンを形成した後、フォトレジストパターンを用いたエッチング工程を行う。すなわち、ハードマスク膜をパターニングしてハードマスクパターン１０６ａを形成する。
【００２７】
その後、ハードマスクパターン１０６ａをエッチングマスクとして用いるエッチング工程を行ってゲート電極膜１０５をパターニングする。この際、エッチング工程の際に第２導電膜となるコントロールゲート用導電膜１０４の上部が露出するように行うことが好ましい。
【００２８】
図４を参照すると、パターニングされたゲート電極膜１０５およびハードマスクパターン１０６ａを含んだ全体構造上に保護膜１０７を形成する。保護膜１０７は、窒化膜のみからなる単一膜で形成可能であるが、窒化膜１０７ａおよび酸化膜１０７ｂからなる二重膜で形成することが好ましい。
【００２９】
窒化膜１０７ａは、２０Å〜１００Åの厚さに形成することが好ましい。酸化膜１０７ｂは、２０Å〜１５０Åの厚さに形成することが好ましい。
【００３０】
図５（ａ）および図５（ｂ）は窒化膜の厚さによるタングステン膜の酸化度および浸透度の増減を示すグラフである。
【００３１】
図５（ａ）および図５（ｂ）を参照すると、図４の保護膜１０７を窒化膜で形成する場合、窒化膜は後続の熱工程によるゲート電極膜（タングステン）の酸化および水素イオン（Ｈ＋）の浸透を効果的に防止するためには一定の厚さ以上に蒸着されなければならない。また、窒化膜は後続の誘電体膜１０３エッチング工程の際にエッチング選択比が高くてエッチング損傷を受け、これを防止するために厚さを増加させなければならない。これにより、ゲートパターン間の距離が狭くなって素子の集積度が減少するおそれがある。このために、図４に示したように、保護膜１０７を第１保護膜となる窒化膜１０７ａおよび第２保護膜となる酸化膜１０７ｂからなる二重膜で形成することが好ましい。すなわち、第２保護膜となる酸化膜１０７ｂが第１保護膜となる窒化膜１０７ａのエッチング損傷を防止して窒化膜１０７ａの厚さを維持することができる。
【００３２】
図６を参照すると、エッチング工程を行い、コントロールゲート用導電膜１０４の上部およびハードマスクパターン１０６ａの上部に形成された保護膜１０７を除去する。すなわち、ゲート電極１０５の側壁に第１保護膜となる保護膜１０７を残留させる。
【００３３】
その後、露出するコントロールゲート用導電膜１０４、誘電体膜１０３、およびフローティングゲート用導電膜１０１をエッチングして半導体素子のゲートパターンを形成する。
【００３４】
本発明の技術思想は前記好適な実施例によって具体的に記述されたが、前述した実施例は、本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内で多様な実施が可能であることを理解することができるであろう。
【産業上の利用可能性】
【００３５】
本発明の活用例として、半導体素子およびその製造方法に適用出来、特に、ゲートパターンを形成するための半導体素子およびその製造方法に適用出来る。
【図面の簡単な説明】
【００３６】
【図１】従来の技術に係る半導体素子の製造方法を説明するための素子の断面図である。
【図２】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図３】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図４】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図５】窒化膜の厚さによるタングステン膜の酸化度および浸透度の増減を示すグラフである。
【図６】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【符号の説明】
【００３７】
１００…半導体基板
１０１…トンネル絶縁膜
１０２…フローティングゲート用導電膜
１０３…誘電体膜
１０４…コントロールゲート用導電膜
１０５…ゲート電極膜
１０６…ハードマスク膜
１０７…保護膜
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に係り、特に、ゲートパターンを形成するための半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
一般に、半導体素子のフラッシュメモリ素子は、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極をパターニングしてゲートパターンを形成する。
【０００３】
図１は従来の技術に係る半導体メモリ素子のゲートパターンを形成するための素子の断面図である。
【０００４】
図１を参照すると、半導体基板１０上にトンネル絶縁膜１１、フローティングゲート用導電膜１２、誘電体膜１３、コントロールゲート用導電膜１４、ゲート電極膜１５およびハードマスク膜１６を順次積層して形成する。その後、ハードマスクをパターニングし、これを用いたエッチング工程を行ってゲート電極膜１５をパターニングする。
【０００５】
通常５０ｎｍ以下の半導体素子では、ゲート電極膜１５としてタングステンシリサイド（Ｗｓｉｘ）膜を使用する場合、タングステンシリサイド（Ｗｓｉｘ）膜自体の比抵抗が高くてワードラインの抵抗（Ｒｓ）が増加し、プログラム速度および読み出し速度が低下する。これを解決するためには、タングステンシリサイド（Ｗｓｉｘ）膜の厚さを増加させなければならないが、これは、ワードラインのパターニング工程が難しく、ワードラインを電気的に分離させる素子分離膜内にボイド(Void)が発生するおそれがある。したがって、タングステンシリサイド（Ｗｓｉｘ）膜よりも比抵抗が低いタングステン（Ｗ）膜を用いてゲート電極膜を形成する方法が研究中である。
【０００６】
ところが、タングステン膜は、熱工程によって酸化し易く、洗浄工程の際に洗浄溶液によって腐食し易く或いは酸化して溶解するので、後続工程の制約が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、半導体素子のゲートパターン形成工程の際にゲート電極膜をパターニングした後、ゲート電極膜の露出した表面、すなわちゲート電極膜の側壁を保護膜で包むことにより、後続の熱工程、洗浄工程およびエッチング工程の際にゲート電極膜の酸化を防止することが可能な半導体素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一実施例に係る半導体素子は、半導体基板上に順次積層されたトンネル絶縁膜、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極膜、並びに前記ゲート電極膜の側壁に形成された保護膜を含むことを特徴とする。
【０００９】
前記保護膜は窒化膜である。前記保護膜は窒化膜および酸化膜からなる二重膜で形成することができる。前記窒化膜の厚さは２０Å〜１００Åである。前記酸化膜の厚さは２０Å〜１５０Åである。前記ゲート電極膜はタングステン（Ｗ）から構成される。
【００１０】
本発明の一実施例に係る半導体素子の製造方法は、半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、およびゲート電極膜を順次積層する段階と、前記ゲート電極膜をパターニングして前記第２導電膜を露出させる段階と、前記ゲート電極膜の側壁に保護膜を形成する段階と、露出した前記第２導電膜、誘電体膜、および第１導電膜をエッチングしてゲートパターンを形成する段階とを含む。
【００１１】
前記保護膜は窒化膜および酸化膜の二重膜で形成する。前記窒化膜の厚さは２０Å〜１００Åとし、前記酸化膜の厚さは２０Å〜１５０Åとする。
【００１２】
前記ゲート電極膜を形成した後、ハードマスクパターンを形成する段階をさらに含む。
【００１３】
前記第１導電膜および第２導電膜はポリシリコン膜で形成する。前記誘電体膜は、第１酸化膜、窒化膜および第２酸化膜からなるＯＮＯ構造で形成する。
【００１４】
前記ゲート電極膜はタングステン（Ｗ）で形成する。
【００１５】
また、本発明の一実施例に係る半導体素子の製造方法は、半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、ゲート電極膜、およびハードマスクパターンを順次積層する段階と、前記ハードマスクパターンを用いたエッチング工程を行い、前記ゲート電極膜をパターニングする段階と、後続の工程による前記ゲート電極膜の酸化および水素イオン浸透を抑制するために、前記ゲート電極膜の側壁に第１保護膜を形成する段階と、前記誘電体膜のエッチング工程の際に前記第１保護膜のエッチング損傷を防止するために、前記第１保護膜の表面に第２保護膜を形成する段階と、露出した前記第２導電膜、誘電体膜、および第１導電膜をエッチングしてゲートパターンを形成する段階とを含む。
【００１６】
前記第１保護膜は窒化膜で形成する。前記第２保護膜は酸化膜で形成する。
【００１７】
前記第１保護膜の厚さは２０Å〜１００Åとし、前記第２保護膜の厚さは２０Å〜１５０Åとする。
【発明の効果】
【００１８】
本発明は、半導体素子のゲートパターン形成工程の際にゲート電極膜をパターニングした後、ゲート電極膜の露出した表面、すなわちゲート電極膜の側壁を保護膜で包むことにより、後続の熱工程、洗浄工程およびエッチング工程の際にゲート電極膜の酸化を防止することが可能な半導体素子およびその製造方法を提供する。
【００１９】
また、本発明は、保護膜を窒化膜および酸化膜からなる二重膜で形成することにより、後続の誘電体膜エッチング工程の際に保護膜のエッチング損傷を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、本発明の範囲は特許請求の範囲によって理解されるべきである。
【００２１】
図２〜図６は本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【００２２】
図２を参照すると、半導体基板１００上にトンネル絶縁膜１０１、第１導電膜となるフローティングゲート用導電膜１０２、誘電体膜１０３、第２導電膜となるコントロールゲート用導電膜１０４、ゲート電極膜１０５、およびハードマスク膜１０６を順次積層して形成する。
【００２３】
この際、フローティングゲート用導電膜１０２およびコントロールゲート用導電膜１０４はポリシリコン膜を用いて形成することができ、誘電体膜１０３は第１酸化膜１０３ａ、窒化膜１０３ｂ、および第２酸化膜１０３ｃからなるＯＮＯ構造で形成することが好ましい。ゲート電極膜１０５はタングステン（Ｗ）膜で形成することが好ましい。
【００２４】
フローティングゲート用導電膜１０２は、不純物が含有されていない非晶質ポリシリコン膜と、不純物が含有されたポリシリコン膜とからなる二重膜で形成することが好ましい。
【００２５】
図面には示していないが、コントロールゲート用導電膜１０４を形成した後、ゲート電極膜１０５を形成する前に拡散防止膜を形成することが好ましい。
【００２６】
図３を参照すると、ハードディスク膜上にフォトレジストパターンを形成した後、フォトレジストパターンを用いたエッチング工程を行う。すなわち、ハードマスク膜をパターニングしてハードマスクパターン１０６ａを形成する。
【００２７】
その後、ハードマスクパターン１０６ａをエッチングマスクとして用いるエッチング工程を行ってゲート電極膜１０５をパターニングする。この際、エッチング工程の際に第２導電膜となるコントロールゲート用導電膜１０４の上部が露出するように行うことが好ましい。
【００２８】
図４を参照すると、パターニングされたゲート電極膜１０５およびハードマスクパターン１０６ａを含んだ全体構造上に保護膜１０７を形成する。保護膜１０７は、窒化膜のみからなる単一膜で形成可能であるが、窒化膜１０７ａおよび酸化膜１０７ｂからなる二重膜で形成することが好ましい。
【００２９】
窒化膜１０７ａは、２０Å〜１００Åの厚さに形成することが好ましい。酸化膜１０７ｂは、２０Å〜１５０Åの厚さに形成することが好ましい。
【００３０】
図５（ａ）および図５（ｂ）は窒化膜の厚さによるタングステン膜の酸化度および浸透度の増減を示すグラフである。
【００３１】
図５（ａ）および図５（ｂ）を参照すると、図４の保護膜１０７を窒化膜で形成する場合、窒化膜は後続の熱工程によるゲート電極膜（タングステン）の酸化および水素イオン（Ｈ＋）の浸透を効果的に防止するためには一定の厚さ以上に蒸着されなければならない。また、窒化膜は後続の誘電体膜１０３エッチング工程の際にエッチング選択比が高くてエッチング損傷を受け、これを防止するために厚さを増加させなければならない。これにより、ゲートパターン間の距離が狭くなって素子の集積度が減少するおそれがある。このために、図４に示したように、保護膜１０７を第１保護膜となる窒化膜１０７ａおよび第２保護膜となる酸化膜１０７ｂからなる二重膜で形成することが好ましい。すなわち、第２保護膜となる酸化膜１０７ｂが第１保護膜となる窒化膜１０７ａのエッチング損傷を防止して窒化膜１０７ａの厚さを維持することができる。
【００３２】
図６を参照すると、エッチング工程を行い、コントロールゲート用導電膜１０４の上部およびハードマスクパターン１０６ａの上部に形成された保護膜１０７を除去する。すなわち、ゲート電極１０５の側壁に第１保護膜となる保護膜１０７を残留させる。
【００３３】
その後、露出するコントロールゲート用導電膜１０４、誘電体膜１０３、およびフローティングゲート用導電膜１０１をエッチングして半導体素子のゲートパターンを形成する。
【００３４】
本発明の技術思想は前記好適な実施例によって具体的に記述されたが、前述した実施例は、本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内で多様な実施が可能であることを理解することができるであろう。
【産業上の利用可能性】
【００３５】
本発明の活用例として、半導体素子およびその製造方法に適用出来、特に、ゲートパターンを形成するための半導体素子およびその製造方法に適用出来る。
【図面の簡単な説明】
【００３６】
【図１】従来の技術に係る半導体素子の製造方法を説明するための素子の断面図である。
【図２】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図３】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図４】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図５】窒化膜の厚さによるタングステン膜の酸化度および浸透度の増減を示すグラフである。
【図６】本発明の一実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【符号の説明】
【００３７】
１００…半導体基板
１０１…トンネル絶縁膜
１０２…フローティングゲート用導電膜
１０３…誘電体膜
１０４…コントロールゲート用導電膜
１０５…ゲート電極膜
１０６…ハードマスク膜
１０７…保護膜
【特許請求の範囲】
【請求項１】
半導体基板上に順次積層されたトンネル絶縁膜、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極膜、並びに前記ゲート電極膜の側壁に形成された保護膜を含むことを特徴とする、半導体素子。
【請求項２】
前記保護膜は窒化膜であることを特徴とする、請求項１に記載の半導体素子。
【請求項３】
前記保護膜は窒化膜および酸化膜からなる二重膜であることを特徴とする、請求項１に記載の半導体素子。
【請求項４】
前記窒化膜の厚さは２０Å〜１００Åであることを特徴とする、請求項３に記載の半導体素子。
【請求項５】
前記酸化膜の厚さは２０Å〜１５０Åであることを特徴とする、請求項３に記載の半導体素子。
【請求項６】
前記ゲート電極膜はタングステン（Ｗ）から構成されることを特徴とする、請求項１に記載の半導体素子。
【請求項７】
半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、およびゲート電極膜を順次積層する段階と、
前記ゲート電極膜をパターニングして前記第２導電膜を露出させる段階と、
前記ゲート電極膜の側壁に保護膜を形成する段階と、
露出した前記第２導電膜、前記誘電体膜、および前記第１導電膜をエッチングしてゲートパターンを形成する段階と、
を含むことを特徴とする、半導体素子の製造方法。
【請求項８】
前記保護膜は窒化膜および酸化膜の二重膜で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項９】
前記窒化膜の厚さは２０Å〜１００Åとすることを特徴とする、請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記酸化膜の厚さは２０Å〜１５０Åとすることを特徴とする、請求項８に記載の半導体素子の製造方法。
【請求項１１】
前記ゲート電極膜を形成した後、ハードマスクパターンを形成する段階をさらに含むことを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１２】
前記第１導電膜および前記第２導電膜はポリシリコン膜で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１３】
前記誘電体膜は、第１酸化膜、窒化膜および第２酸化膜からなるＯＮＯ構造で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１４】
前記ゲート電極膜はタングステン（Ｗ）で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１５】
半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、ゲート電極膜、およびハードマスクパターンを順次積層する段階と、
前記ハードマスクパターンを用いたエッチング工程を行い、前記ゲート電極膜をパターニングする段階と、
後続の工程による前記ゲート電極膜の酸化および水素イオン浸透を抑制するために、前記ゲート電極膜の側壁に第１保護膜を形成する段階と、
前記誘電体膜のエッチング工程の際に前記第１保護膜のエッチング損傷を防止するために、前記第１保護膜の表面に第２保護膜を形成する段階と、
露出した前記第２導電膜、前記誘電体膜、および前記第１導電膜をエッチングしてゲートパターンを形成する段階と、
を含むことを特徴とする、半導体素子の製造方法。
【請求項１６】
前記第１保護膜は窒化膜で形成することを特徴とする、請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記第２保護膜は酸化膜で形成することを特徴とする、請求項１５に記載の半導体素子の製造方法。
【請求項１８】
前記第１保護膜の厚さは２０Å〜１００Åとすることを特徴とする、請求項１５に記載の半導体素子の製造方法、
【請求項１９】
前記第２保護膜の厚さは２０Å〜１５０Åとすることを特徴とする、請求項１５に記載の半導体素子の製造方法。
【請求項１】
半導体基板上に順次積層されたトンネル絶縁膜、フローティングゲート用導電膜、誘電体膜、コントロールゲート用導電膜、およびゲート電極膜、並びに前記ゲート電極膜の側壁に形成された保護膜を含むことを特徴とする、半導体素子。
【請求項２】
前記保護膜は窒化膜であることを特徴とする、請求項１に記載の半導体素子。
【請求項３】
前記保護膜は窒化膜および酸化膜からなる二重膜であることを特徴とする、請求項１に記載の半導体素子。
【請求項４】
前記窒化膜の厚さは２０Å〜１００Åであることを特徴とする、請求項３に記載の半導体素子。
【請求項５】
前記酸化膜の厚さは２０Å〜１５０Åであることを特徴とする、請求項３に記載の半導体素子。
【請求項６】
前記ゲート電極膜はタングステン（Ｗ）から構成されることを特徴とする、請求項１に記載の半導体素子。
【請求項７】
半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、およびゲート電極膜を順次積層する段階と、
前記ゲート電極膜をパターニングして前記第２導電膜を露出させる段階と、
前記ゲート電極膜の側壁に保護膜を形成する段階と、
露出した前記第２導電膜、前記誘電体膜、および前記第１導電膜をエッチングしてゲートパターンを形成する段階と、
を含むことを特徴とする、半導体素子の製造方法。
【請求項８】
前記保護膜は窒化膜および酸化膜の二重膜で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項９】
前記窒化膜の厚さは２０Å〜１００Åとすることを特徴とする、請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記酸化膜の厚さは２０Å〜１５０Åとすることを特徴とする、請求項８に記載の半導体素子の製造方法。
【請求項１１】
前記ゲート電極膜を形成した後、ハードマスクパターンを形成する段階をさらに含むことを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１２】
前記第１導電膜および前記第２導電膜はポリシリコン膜で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１３】
前記誘電体膜は、第１酸化膜、窒化膜および第２酸化膜からなるＯＮＯ構造で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１４】
前記ゲート電極膜はタングステン（Ｗ）で形成することを特徴とする、請求項７に記載の半導体素子の製造方法。
【請求項１５】
半導体基板上にトンネル絶縁膜、第１導電膜、誘電体膜、第２導電膜、ゲート電極膜、およびハードマスクパターンを順次積層する段階と、
前記ハードマスクパターンを用いたエッチング工程を行い、前記ゲート電極膜をパターニングする段階と、
後続の工程による前記ゲート電極膜の酸化および水素イオン浸透を抑制するために、前記ゲート電極膜の側壁に第１保護膜を形成する段階と、
前記誘電体膜のエッチング工程の際に前記第１保護膜のエッチング損傷を防止するために、前記第１保護膜の表面に第２保護膜を形成する段階と、
露出した前記第２導電膜、前記誘電体膜、および前記第１導電膜をエッチングしてゲートパターンを形成する段階と、
を含むことを特徴とする、半導体素子の製造方法。
【請求項１６】
前記第１保護膜は窒化膜で形成することを特徴とする、請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記第２保護膜は酸化膜で形成することを特徴とする、請求項１５に記載の半導体素子の製造方法。
【請求項１８】
前記第１保護膜の厚さは２０Å〜１００Åとすることを特徴とする、請求項１５に記載の半導体素子の製造方法、
【請求項１９】
前記第２保護膜の厚さは２０Å〜１５０Åとすることを特徴とする、請求項１５に記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２００４６０（Ｐ２００９−２００４６０Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００８−１５３６６２（Ｐ２００８−１５３６６２）
【出願日】平成２０年６月１２日（２００８．６．１２）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２０年６月１２日（２００８．６．１２）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]