半導体装置
【課題】安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することを目的の一つとする。
【解決手段】ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置とする。
【解決手段】ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置とする。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら酸化物半導体は薄膜形成工程において化学量論的組成からのずれが生じてしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素や水分が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
【０００７】
このような問題に鑑み本発明の一形態は、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を排除する。
【０００９】
温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）である薄膜トランジスタを有する半導体装置である。該薄膜トランジスタはゲート絶縁層の膜厚が１００ｎｍ以上３５０ｎｍ以下、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。
【００１０】
ゲート絶縁層は酸化シリコン層、又はゲート電極層側から窒化シリコン層と酸化シリコン層との積層を用いることができる。膜厚１００ｎｍの酸化シリコン層、又はゲート電極層側から膜厚１００ｎｍの窒化シリコン層と膜厚１００ｎｍの酸化シリコン層との積層とすればよい。
【００１１】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【００１２】
なお、前記測定において、ソース電極層とドレイン電極層は固定電圧（接地電圧）とされている。また、前記水素濃度は二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果である。
【００１３】
未結合手に代表される欠陥を多く含む酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を、酸化物半導体層に接して形成し、酸化物半導体層に含まれる水素や水分（水素原子や、Ｈ２Ｏなど水素原子を含む化合物）などの不純物を、上記酸化シリコン層に拡散させ、上記酸化物半導体層中の不純物濃度を低減すればよい。
【００１４】
酸化シリコン層に含まれる欠陥には、シリコンの未結合手、酸素の未結合手、又はその両方が含まれる。酸素の未結合手を欠陥として多く含む酸化シリコン層は、主に水素に対して束縛エネルギーがより大きくなり、酸化物半導体層から酸化シリコン層への拡散が促進され、酸化シリコン層において不純物が安定化させることができるため好ましい。
【００１５】
また、酸化物半導体層、又は酸化物半導体層に接する酸化シリコン層を、クライオポンプを用いて排気して不純物濃度が低減された成膜室内で、成膜すればよい。
【００１６】
また、酸化物半導体層、及び酸化物半導体層に接する酸化シリコン層を、成膜する際に用いるスパッタガスも水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００１７】
本明細書で開示する発明の構成の一形態は、ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置である。
【００１８】
本明細書で開示する発明の構成の他の一形態は、ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、酸化物半導体層及び、酸化物半導体層と酸化シリコン層との界面における二次イオン質量分析による水素濃度が５×１０１９／ｃｍ３以下とし、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置である。
【００１９】
上記構成において、酸化シリコン層は欠陥を多く含むことが好ましい。また、酸化物半導体層と酸化シリコン層の界面に混合領域が設けられ、該混合領域は、酸素、シリコン、及び酸化物半導体層に含まれる金属元素を少なくとも一種類以上含む構成としてもよい。上記混合領域は膜厚１ｎｍ乃至１０ｎｍ（好ましくは２ｎｍ乃至５ｎｍ）とすればよい。混合領域を設け、酸化半導体層と酸化シリコン層とを明確な界面としないことで、より酸化半導体層から酸化シリコン層への水素の拡散が容易になる。
【００２０】
上記構成において、酸化シリコン層を覆う保護絶縁層を有する構成であってもよい。
【００２１】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、第２処理室内に装着されたシリコンを含むターゲットを用いて、酸化物半導体層上に、欠陥を含む酸化シリコン層を形成し、該基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２２】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、室温で第２処理室内に装着されたシリコンを含むターゲットを用いて酸化物半導体層上に、欠陥を含む酸化シリコン層を形成した後、該基板を減圧状態に保持された第３の処理室に導入し、第３の処理室内の残留水分を除去しつつ水素及び水分が除去された窒素を含むスパッタガスを導入し、第３処理室内に装着されたシリコンを含むターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、該基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２３】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、室温で第２処理室内に装着されたシリコンを含むターゲットを用いて酸化物半導体層上に、欠陥を含む酸化シリコン層を形成した後、該基板を減圧状態に保持された第３の処理室に導入し、該基板を１００乃至４００℃の温度に加熱し、第３の処理室内の残留水分を除去しつつ水素及び水分が除去された窒素を含むスパッタガスを導入し、第３処理室内に装着されたシリコンを含むターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２４】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、第２処理室内に装着されたシリコン半導体のターゲットを用いて、酸化物半導体層上に、欠陥を含む酸化シリコン層を形成し、酸素を含むスパッタガスを切り替えて窒素を含むスパッタガスを導入し、第２処理室内に装着されたシリコン半導体のターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、窒化シリコン層が形成された基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２５】
上記半導体装置の作製方法において、第２処理室に導入された該基板を０℃乃至５０℃の温度とし、酸化物半導体層上に欠陥を含む酸化シリコン層を形成することができる。
【００２６】
上記半導体装置の作製方法において、酸化物半導体層及び／又は酸化シリコン層を作製する際に、第１の処理室及び／又は第２の処理室の排気は吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。上記吸着型の真空ポンプは、酸化物半導体層及び／又は酸化シリコン層に含まれる水素、水、水酸基又は水素化物の量を低減するように作用する。
【００２７】
上記半導体装置の作製方法において、酸化物半導体層を成膜するためのターゲットは、酸化亜鉛を主成分として含むものを用いることができる。また、ターゲットとして、インジウム、ガリウム、亜鉛を含む金属酸化物を用いることができる。
【００２８】
上記半導体装置の作製方法において、酸化シリコン層を成膜するためのシリコンを含むターゲットは、シリコン半導体のターゲット又は合成石英のターゲットを用いることができる。
【００２９】
上記各構成は、上記課題の少なくとも一つを解決する。
【００３０】
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜であり、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。
【００３１】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化シリコンを含ませてもよい。
【００３２】
また、酸化物半導体層とソース電極及びドレイン電極の間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極及びドレイン電極を形成するための金属層は、連続成膜が可能である。
【００３３】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
【００３４】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００３５】
安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体装置の作製方法を説明する図。
【図２】成膜装置の一例を説明する図。
【図３】成膜装置の一例を説明する図。
【図４】成膜装置の一例を説明する図。
【図５】半導体装置の作製方法を説明する図。
【図６】半導体装置の作製方法を説明する図。
【図７】半導体装置を説明する図。
【図８】半導体装置の画素等価回路を説明する図。
【図９】半導体装置を説明する図。
【図１０】半導体装置を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置を説明する図。
【図１３】半導体装置を説明する図。
【図１４】半導体装置を説明する図。
【図１５】半導体装置の画素等価回路を説明する図。
【図１６】半導体装置を説明する図。
【図１７】電子機器を示す図。
【図１８】電子機器を示す図。
【図１９】電子機器を示す図。
【図２０】電子機器を示す図。
【図２１】電子機器を示す図。
【発明を実施するための形態】
【００３７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３８】
（実施の形態１）
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態で示す半導体装置は薄膜トランジスタである。
【００３９】
図１（Ａ）乃至（Ｅ）に半導体装置の断面構造の一例を示す。図１（Ａ）乃至（Ｅ）に示す薄膜トランジスタ１１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【００４０】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物の不純物を排除する。
【００４１】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１１０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１１０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１１０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【００４２】
なお、前記測定において、ソース電極層とドレイン電極層は固定電圧（接地電圧）とされている。また、前記水素濃度は二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果である。
【００４３】
また、薄膜トランジスタ１１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【００４４】
以下、図１（Ａ）乃至（Ｅ）を用い、基板１００上に薄膜トランジスタ１１０を作製する工程を説明する。
【００４５】
まず、絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１０１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００４６】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００４７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【００４８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
【００４９】
下地膜となる絶縁膜を基板１００とゲート電極層１０１との間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００５０】
また、ゲート電極層１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００５１】
例えば、ゲート電極層１０１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層や、モリブデン、アルミニウム、モリブデンの３層を用いることができる。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【００５２】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１０２の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。
【００５３】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層１０２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層１０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【００５４】
ゲート絶縁層１０２は、ゲート電極層１０１側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚２００ｎｍのゲート絶縁層とする。
【００５５】
ゲート絶縁層１０２は酸化シリコン層、又はゲート電極層１０１側から窒化シリコン層と酸化シリコン層との積層を用いることができる。例えば、ゲート絶縁層として膜厚１００ｎｍの酸化シリコン層、又はゲート電極層１０１側から第１のゲート絶縁層として膜厚１００ｎｍの窒化シリコン層、第２のゲート絶縁層として膜厚１００ｎｍの酸化シリコン層とを積層を用いればよい。
【００５６】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【００５７】
また、ゲート絶縁層１０２に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層１０１が形成された基板１００を２００℃以上の温度で加熱し、基板１００に吸着した不純物を除去することが好ましい。
【００５８】
次いで、ゲート絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１２０を形成する（図１（Ａ）参照。）。
【００５９】
なお、酸化物半導体膜１２０をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加することによって、基板表面をプラズマに曝して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００６０】
酸化物半導体膜１２０はスパッタリング法により成膜する。酸化物半導体膜１２０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜１２０をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜１２０は、スパッタガスとして希ガス（代表的にはアルゴン）、酸素、又は希ガス（代表的にはアルゴン）及び酸素を用いることができ、該スパッタガスの雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【００６１】
酸化物半導体膜１２０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００６２】
酸化物半導体膜１２０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【００６３】
酸化物半導体膜１２０は、減圧状態に保持された処理室内に基板を保持し、基板を室温以上４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１００上に酸化物半導体膜１２０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００６４】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【００６５】
上記のようにして酸化物半導体膜１２０をスパッタリング法で成膜することで、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下（さらに好ましくは５×１０１８ｃｍ−３以下）、に抑制された酸化物半導体膜１２０を得ることができる。
【００６６】
酸化物半導体膜１２０は、成膜時に膜にダメージを与えないようなスパッタリング条件で成膜する。また、基板を室温以上４００℃未満の温度として成膜することによって、高温の加熱処理による酸化物半導体膜の変質（例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜であれば、ＺｎＯが膜の外部に析出してしまうなど）を防止することができる。
【００６７】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００６８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００６９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【００７０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００７１】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層１２１に加工する（図１（Ｂ）参照。）。また、島状の酸化物半導体層１２１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７２】
また、ゲート絶縁層１０２にコンタクトホールを形成する場合、その工程は酸化物半導体層１２１の形成時に行うことができる。
【００７３】
なお、ここでの酸化物半導体膜１２０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【００７４】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【００７５】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【００７６】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００７７】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００７８】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【００７９】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【００８０】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層１２１及びゲート絶縁層１０２の表面に付着しているレジスト残渣などを除去することが好ましい。
【００８１】
次いで、ゲート絶縁層１０２、及び酸化物半導体層１２１上に、導電膜を形成する。導電膜をスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜（合金膜）、もしくは窒化膜を用いてもよい。
【００８２】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層１１５ａ、ドレイン電極層１１５ｂを形成した後、レジストマスクを除去する（図１（Ｃ）参照。）。
【００８３】
なお、導電膜のエッチングの際に、酸化物半導体層１２１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【００８４】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層１２１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチング液としては、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【００８５】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層１２１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層１１５ａ、ドレイン電極層１１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００８６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００８７】
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【００８８】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として酸化シリコン層１１６を形成する。本実施の形態では、酸化物半導体層１２１がソース電極層１１５ａ、ドレイン電極層１１５ｂと重ならない領域において、酸化物半導体層１２１と酸化シリコン層１１６とが接するように形成する。
【００８９】
酸化シリコン層１１６として、島状の酸化物半導体層１２１、ソース電極層１１５ａ、ドレイン電極層１１５ｂまで形成された基板１００を室温以上１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。なお、酸化シリコン層１１６は、酸化シリコン（ＳｉＯｘ、好ましくはｘは２以上）層となるように形成する。
【００９０】
酸化シリコン層１１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９１】
例えば、純度が６Ｎ（９９．９９９９％）であり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【００９２】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１１６を成膜することが好ましい。酸化物半導体層１２１及び酸化シリコン層１１６に水素、水酸基又は水分が含まれないようにするためである。
【００９３】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【００９４】
次に、欠陥を含む酸化シリコン層１１６と酸化物半導体層１２１とを接した状態で１００℃乃至４００℃で加熱処理を行う。この加熱処理によって酸化物半導体層１２１中に含まれる水素若しくは水分を欠陥を含む酸化シリコン層１１６に拡散させることができる。酸化シリコン層１１６は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１２１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散する。具体的には、酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１１６に拡散移動し易くなる。
【００９５】
酸化物半導体層から酸化シリコン層への水素の拡散について、水素原子が酸化物半導体層（アモルファスＩＧＺＯ）内と酸化シリコン層（アモルファスＳｉＯｘ）内のどちらに存在しやすいかを計算した。
【００９６】
環境における水素原子の安定性を評価するために水素原子の束縛エネルギーＥ＿ｂｉｎｄを以下で定義し、評価を行った。Ｅ＿ｂｉｎｄ＝｛Ｅ（元の構造）＋Ｅ（Ｈ）｝−Ｅ（Ｈを付加した構造）この束縛エネルギーＥ＿ｂｉｎｄが大きい方が水素原子は存在しやすいといえる。Ｅ（元の構造）、Ｅ（Ｈ） Ｅ（Ｈを付加した構造）はそれぞれ、元の構造のエネルギー、水素原子のエネルギー、Ｈを付加した構造のエネルギーを表す。この束縛エネルギーをアモルファスＩＧＺＯ、ダングリングボンド（以下、ＤＢと略す）無しのアモルファスＳｉＯ２、ＤＢ有りのアモルファスＳｉＯｘを２種類、の計４つに対して計算した。
【００９７】
計算には密度汎関数法の計算プログラムであるＣＡＳＴＥＰを用いた。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はＬＤＡを用いた。カットオフエネルギーは３００ｅＶとした。ｋ点は２×２×２のグリッドとした。
【００９８】
計算した構造に関して以下に記す。はじめに元の構造に関して以下に記す。アモルファスＩＧＺＯのユニットセルはＩｎを１２原子、Ｇａを１２原子、Ｚｎを１２原子、Ｏを４８原子、計８４原子を含む。ＤＢ無しのアモルファスＳｉＯ２のユニットセルはＳｉを１６原子、Ｏを３２原子、計４８原子を含む。ＤＢ有りのアモルファスＳｉＯｘ（１）は、ＤＢの無いアモルファスＳｉＯ２からＯを抜き、上記Ｏと結合していたＳｉの内１つにＨを結合させた構造である。つまり、Ｓｉを１６原子、Ｏを３１原子、Ｈを１原子、計４８原子を含む。ＤＢ有りのアモルファスＳｉＯｘ（２）は、ＤＢの無いアモルファスＳｉＯ２からＳｉを抜き、上記Ｓｉと結合していたＯの内３つにＨを結合させた構造である。つまり、Ｓｉを１５原子、Ｏを３２原子、Ｈを３原子、計５０原子を含む。Ｈを付加した構造は上記の４つの構造にＨを付加した構造である。尚、Ｈは、アモルファスＩＧＺＯではＯ原子、ＤＢの無いアモルファスＳｉＯ２ではＳｉ、ＤＢ有りのアモルファスＳｉＯｘではＤＢを有する原子に付加した。Ｈを計算した構造はユニットセル内にＨを一つ含む。なお、各構造のセルサイズを表１にまとめた。
【００９９】
【表１】
【０１００】
計算結果を表２に示す。
【０１０１】
【表２】
【０１０２】
以上より、Ｓｉを抜き該Ｓｉと結合していたＯの内３つにＨを結合させたＤＢがある場合のアモルファスＳｉＯｘ（２）が最も束縛エネルギーが大きく、次にＯを抜き該Ｏと結合していたＳｉの内１つにＨを結合させたＳｉＯｘ（１）、次にＩＧＺＯ、最も小さいのがＤＢ無しのアモルファスＳｉＯ２の順となった。よって、水素はアモルファスＳｉＯｘ中のＤＢに結合した場合に最も安定となる。
【０１０３】
よって、以下のような過程が考えられる。アモルファスＳｉＯｘは多量のＤＢが存在する。従って、アモルファスＩＧＺＯ―アモルファスＳｉＯｘ界面を拡散する水素原子はアモルファスＳｉＯｘ内のＤＢに捉えられる事で安定化する。よって、アモルファスＩＧＺＯ内の水素原子はアモルファスＳｉＯｘ中のＤＢに移動する。
【０１０４】
さらに、Ｓｉを抜くことでタングリングボンドを発生させた構造であるＤＢがある場合のアモルファスＳｉＯｘ（２）が、Ｏを抜くことでタングリングボンドを発生させた構造であるＤＢがある場合のアモルファスＳｉＯｘ（１）より束縛エネルギーが大きいことから、ＳｉＯｘにおいて、水素原子はＯと結合することでより安定する。従ってＳｉＯｘにおいて、ｘが２以上であることが好ましい。
【０１０５】
欠陥を含む酸化シリコン層において、酸素の未結合手を欠陥として多く含む酸化シリコン層であると、水素に対する束縛エネルギーが強くなるので、より酸化物半導体層から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。従ってＳｉＯｘにおいて、ｘが２以上であることが好ましい。
【０１０６】
また、酸化物半導体層１２１に接して酸化シリコン層１１６を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１１９が形成される（図１（Ｄ）参照。）
【０１０７】
混合領域１１９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。例えば、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いる場合、混合領域には、Ｉｎ、Ｇａ、及びＺｎのうち少なくとも一種以上の金属元素と、シリコン、及び酸素が含まれる。混合領域において酸化物半導体に含まれる金属をＭとすると、Ｍ−ＯＨ、Ｍ−Ｈ、Ｍ−Ｏ−Ｓｉ−Ｈ、Ｍ−Ｏ−Ｓｉ−ＯＨなど様々な状態で存在しえり、例えばＺｎ−ＨやＺｎ−ＯＨなどが考えられる。
【０１０８】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０１０９】
混合領域１１９を酸化物半導体層１２１と酸化シリコン層１１６との間に設けることによって、より上記酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１１６への拡散が促進され、移動し易くなる。
【０１１０】
以上の工程で、水素や水分などの不純物を排除し、酸化物半導体層１２１及び酸化シリコン層１１６との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。このように水素や水分などの不純物を極低濃度とすることによって、酸化物半導体層表層部のバックチャネル側での寄生チャネルの発生を抑えることができる。
【０１１１】
従って水素及び水素化物の濃度が低減された酸化物半導体層１１２を有する薄膜トランジスタ１１０を形成することができる（図１（Ｅ）参照。）。
【０１１２】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１１３】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層１０３を酸化シリコン層１１６上に形成する。保護絶縁層１０３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。
【０１１４】
保護絶縁層１０３として、酸化シリコン層１１６まで形成された基板１００を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、酸化シリコン層１１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層１０３を成膜することが好ましい。
【０１１５】
保護絶縁層１０３を形成する場合、保護絶縁層１０３の成膜時に１００℃〜４００℃に基板１００を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させることができる。よって上記酸化シリコン層１１６の形成後に加熱処理を行わなくてもよい。
【０１１６】
酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタリングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタリングガスを窒素を含むスパッタリングガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させる加熱処理（温度１００℃乃至４００℃）を行えばよい。
【０１１７】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０１１８】
欠陥を含む酸化シリコン層上に、基板を加熱して窒化シリコン層を成膜することで、酸化物半導体膜から該酸化シリコン膜に水素、水分を拡散させつつ、同時に外気から水分の侵入を防ぐバリア膜を設けることができる。
【０１１９】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。また、酸化物半導体層に接して欠陥を含む酸化シリコン層を設けることで酸化物半導体層中の水素、水分を酸化シリコン膜へ拡散させ酸化物半導体層の水素及び水素化合物の濃度を低減することができる。
【０１２０】
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用いた表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いることができる。上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネルギーを消費しないで済む。
【０１２１】
図３は酸化物半導体膜及び酸化物半導体膜を用いた半導体装置の作製に用いることのできる成膜装置１０００の一例を示す。
【０１２２】
成膜装置１０００は、ローダー室１１１０と、アンローダー室１１２０を有し、それぞれ処理前の基板を収納するカセット１１１１と、処理済みの基板を収納するカセット１１２１が設置されている。ローダー室１１１０と、アンローダー室１１２０の間には第１の搬送室１１００があり、基板を搬送する搬送手段１１０１が設置されている。
【０１２３】
成膜装置１０００は第２の搬送室１２００を有している。第２の搬送室１２００には搬送手段１２０１が設置され、ゲートバルブを介して周囲に４つの処理室（第１の処理室１２１０、第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０）と接続されている。なお、第１の処理室１２１０はゲートバルブを介して、一方が第１の搬送室１１００と接続され、他方が第２の搬送室１２００と接続されている。
【０１２４】
第２の搬送室１２００、第１の処理室１２１０、第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞれ排気手段１２０５、排気手段１２１５、排気手段１２２５、排気手段１２３５、及び排気手段１２４５が設けられている。また、これらの排気手段は各処理室の使用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段が好ましい。また、ターボ分子ポンプにコールドトラップを備えた手段であってもよい。
【０１２５】
酸化物半導体膜を成膜する場合、酸化物半導体膜を成膜する処理室はもちろんのこと、酸化物半導体膜に接する膜、及び酸化物半導体膜の成膜前後の工程において、処理室内に残留する水分が不純物として混入しないよう、クライオポンプなどの排気手段を用いることが好ましい。
【０１２６】
第１の処理室１２１０には、基板加熱手段１２１１が設けられている。また、第１の処理室１２１０は、大気圧状態の第１の搬送室１１００から減圧状態の第２の搬送室１２００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を設けることにより、第２の搬送室１２００を大気による汚染から守ることができる。
【０１２７】
第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞれスパッタリング法により窒化シリコン膜、酸化シリコン膜、酸化物半導体膜を成膜するための構成が備えられている。すなわち、各処理室にはターゲット、基板加熱手段が備えられ、スパッタガスを導入するガス供給手段、グロー放電生成手段が付加されている。
【０１２８】
成膜装置１０００の動作の一例について説明する。ここでは、図１（Ａ）で示すように、ゲート電極層１０１が形成された基板にゲート絶縁層と酸化物半導体層を連続成膜する方法について説明する。
【０１２９】
搬送手段１１０１が、カセット１１１１から第１の処理室１２１０に、ゲート電極層１１０が形成された基板１００を搬送する。次いで、ゲートバルブを閉じ第１の処理室１２１０で基板１００を予備加熱し、基板に吸着した不純物を脱離させ排気する。不純物は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。
【０１３０】
次いで、基板１００を第２の処理室１２２０に搬送して窒化シリコン膜を成膜し、その後基板１００を第３の処理室１２３０に搬送して酸化シリコン膜を成膜してゲート絶縁層１０２を形成する。第２の処理室１２２０、及び第３の処理室１２３０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されていると好ましい。不純物が低減された処理室内で積層された窒化シリコン膜と酸化シリコン膜は、含有する水素、水酸基又は水分等が抑制されたゲート絶縁層１０２として用いる。
【０１３１】
次いで、基板１００を第４の処理室１２４０に搬送する。第４の処理室１２４０は、酸化物半導体用のターゲットを備えており、排気手段としてクライオポンプを有している。第４の処理室１２４０では、酸化物半導体層を成膜する。
【０１３２】
第４の処理室１２４０において酸化物半導体膜１２０を形成する方法を図２を用いて説明する。図２に示すように第４の処理室１２４０は排気室５００２を介してメインバルブによって排気手段１２４５と接続され、電源５００３、ドライポンプ５００１、カソード５００５、ステージ昇降機構５００６、基板ステージ５００７、ゲートバルブ５００８、冷却水５００９、流量調節器５０１０、ガスタンク５０１１を有しており、基板ステージ５００７上に基板１００が保持され、カソード５００５側に酸化物半導体用のターゲット５００４が装着されている。
【０１３３】
第４の処理室１２４０はまずドライポンプ５００１によって排気室５００２を介して排気され、減圧化される。次にクライオポンプである排気手段１２３５によって排気され、第４の処理室１２４０内の水素、水分、水素化物、水素化合物などの不純物を排気する。なお、クライオポンプに代えて、ターボ分子ポンプを用い、当該ターボ分子ポンプの吸気口上に水分等を吸着させるためのコールドトラップを設ける構成としても良い。
【０１３４】
ゲート絶縁層１０２まで形成された基板１００をゲートバルブ５００８を通って第４の処理室１２４０へ搬送し、基板ステージ５００７上に保持する。ガスタンク５０１１から流量調節器５０１０によって流量を制御しながらスパッタガスを第４の処理室１２４０内に導入し、電源５００３よりカソード５００５に電圧を印加してプラズマを発生させ、ターゲット５００４を用いて基板１００上に酸化物半導体膜１２０を形成する。
【０１３５】
図２では第３の処理室を例として説明したが、本明細書における成膜装置のどの処理室においても図２の方法が適宜適用できる。
【０１３６】
第３の処理室１２４０では室内に残留する水分がクライオポンプにより除去され、酸化物半導体膜１２０の水素濃度を低減することができる。また、酸化物半導体膜１２０は基板を加熱しながら成膜する。クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行うことで、酸化物半導体膜１２０を成膜する際の基板温度は室温以上４００℃未満とすることができる。
【０１３７】
以上のようにして、成膜装置１０００によってゲート絶縁層１０２から酸化物半導体膜１２０を連続して形成することができる。なお、図３では、３つ以上の処理室が搬送室を介して接続する構成を有しているがこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する構成、所謂インライン型の構成としてもよい。
【０１３８】
図４は、図１（Ｃ）で示すように島状の酸化物半導体層１２１上に、酸化シリコン層１１６及び保護絶縁層１０３を形成するための成膜装置３０００の一例を示す。
【０１３９】
成膜装置３０００は、ローダー室３１１０と、アンローダー室３１２０を有し、それぞれ処理前の基板を収納するカセット３１１１と、処理済みの基板を収納するカセット３１２１が設置されている。
【０１４０】
また、成膜装置３０００は第１の搬送室３１００を有している。第１の搬送室３１００には搬送手段３１０１が設置され、ゲートバルブを介して周囲に５つの処理室（第１の処理室３２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０、及び第５の処理室３２５０）と接続されている。
【０１４１】
ローダー室３１１０、アンローダー室３１２０、第１の搬送室３１００、第１の処理室３２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０、及び第５の処理室３２５０には、それぞれ排気手段３１１５、排気手段３１２５、排気手段３１０５、排気手段３２１５、排気手段３２２５、排気手段３２３５、排気手段３２４５、及び排気手段３２５５が設けられており、減圧状態を実現できる。また、これらの排気手段は各処理室の使用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段が好ましい。また、ターボ分子ポンプにコールドトラップを備えた手段であってもよい。
【０１４２】
ローダー室３１１０、及びアンローダー室３１２０は第１の搬送室３１００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を設けることにより、第１の搬送室３１００を大気による汚染から守ることができる。
【０１４３】
第１の処理室３２１０及び第４の処理室３２４０には、それぞれ基板加熱手段３２１１、及び基板加熱手段３２４１が設けられている。第２の処理室３２２０、第３の処理室３２３０には、それぞれスパッタリング法により酸化シリコン膜、窒化シリコン膜を成膜するための構成が備えられている。すなわち、各処理室にはターゲット、基板加熱手段が備えられ、スパッタガスを導入するガス供給手段、グロー放電生成手段が付加されている。また、第５の処理室３２５０には冷却手段３２５１が設けられている。
【０１４４】
成膜装置３０００の動作の一例について説明する。ここでは、図１（Ｃ）で示した島状の酸化物半導体層１２１上に、酸化シリコン層１１６及び保護絶縁層１０３を形成する方法について説明する。
【０１４５】
はじめに、ローダー室３１１０を排気し、ローダー室３１１０の圧力が第１の搬送室３１００の圧力と概略等しくなったら、ゲートバルブを開き第１の搬送室３１００を介してローダー室３１１０から第１の処理室３２１０へ基板１００を搬送する。
【０１４６】
次いで、基板１００を第１の処理室３２１０の基板加熱手段３２１１で予備加熱し、基板１００に吸着した不純物を脱離し排気することが好ましい。不純物としては、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、第１の処理室３２１０に設ける排気手段はクライオポンプが好ましい。基板１００に吸着していた不純物が予備加熱により脱離し、第１の処理室３２１０内に拡散するため、クライオポンプを用いて不純物を第１の処理室３２１０から排出する必要がある。なお、この予備加熱の処理は省略することもできる。
【０１４７】
次いで、基板１００を第２の処理室３２２０に搬送し、酸化シリコン層１１６を成膜する。例えば、酸化シリコン層１１６として酸化シリコン膜を成膜する。第２の処理室３２２０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されている。不純物が低減された処理室内で成膜された酸化物絶縁膜は、不純物濃度が抑制される。具体的には、酸化物絶縁膜に含まれる水素濃度を低減することができる。また、酸化シリコン層１１６は基板１００を加熱しながら成膜しても良いが、酸化シリコン層１１６に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０１４８】
スパッタリング法により酸化シリコン層１１６として酸化シリコン膜を成膜する場合、ターゲットとして石英ターゲットまたはシリコンターゲットを用いることができ、特にシリコンターゲットが好ましい。シリコンターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化シリコン膜は、シリコン原子または酸素原子の未結合手（ダングリングボンド）を含ませることができる。また、欠陥を含む酸化シリコン層１１６において、酸素の未結合手を欠陥として多く含む酸化シリコン層１１６であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１２１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０１４９】
未結合手を多く含む酸化シリコン層１１６を島状の酸化物半導体層１２１に接して設けることにより、島状の酸化物半導体層１２１に含まれる水素、水酸基又は水分などの不純物は、島状の酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散し易くなる。具体的には、島状の酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物が酸化シリコン層１１６に拡散移動し易くなる。その結果、島状の酸化物半導体層１２１の不純物濃度が低減される。
【０１５０】
次いで、基板１００を第３の処理室３２３０に搬送し、酸化シリコン層１１６上に保護絶縁層１０３を成膜する。保護絶縁層１０３としては、不純物元素の拡散を防止する機能があればよく、例えば窒化シリコン膜、窒化酸化シリコン膜などにより形成することができる。また、第３の処理室３２３０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されている状態が好ましい。
【０１５１】
保護絶縁層１０３は薄膜トランジスタ１１０の外部から不純物が拡散し、侵入することを防止する。不純物は、水素、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。
【０１５２】
スパッタリング法により保護絶縁層１０３として窒化シリコン膜を成膜する場合、例えば、シリコンターゲットを用い、第３の処理室３２３０に窒素とアルゴンの混合ガスを導入して、反応性スパッタリングにより成膜を行う。基板温度を、１００℃以上４００℃以下例えば２００℃以上３５０℃以下として成膜する。加熱しながら成膜することにより、水素、水酸基又は水分など水素原子を含む不純物を酸化シリコン層１１６に拡散させ、島状の酸化物半導体層１２１における当該不純物濃度を低減させることができる。特に、水素原子の拡散が促進される２００℃以上３５０℃以下の温度範囲が好適である。
【０１５３】
また、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にエッチングガスを窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させる加熱処理（温度１００℃乃至４００℃）を行えばよい。
【０１５４】
なお、水素、水酸基又は水分など水素原子を含む不純物を酸化シリコン層１１６に拡散させ、島状の酸化物半導体層１２１における当該不純物濃度を低減させるために、保護絶縁層１０３を成膜した後に加熱処理を行っても良い。
【０１５５】
例えば、図４で示すように、基板１００を第４の処理室３２４０に搬送し成膜後の加熱処理を行う。成膜後の加熱処理において基板温度を１００℃以上４００℃以下とする。加熱処理により、酸化物半導体層に含まれる不純物を島状の酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散し易くなる。具体的には、島状の酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物が酸化物絶縁膜に拡散移動し易くなる。その結果、酸化物半導体層の不純物濃度が低減される。
【０１５６】
加熱処理の後は、基板１００を第５の処理室３２５０に搬送する。成膜後の加熱処理の基板温度Ｔから、再び水等の不純物が入らないよう、十分低い温度まで冷却する。具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。冷却は、窒素、またはヘリウム、ネオン、アルゴン等を第５の処理室３２５０に導入して行ってもよい。なお、冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１５７】
クライオポンプを設けた排気手段を適用した成膜装置３０００を用いることで、処理室内の不純物を低減できる。処理室の内壁に吸着していた不純物が脱離し、成膜中の基板や、膜の中に不純物が混入する不具合を低減できる。また、予備加熱中の雰囲気から脱離する不純物を排気して、基板に再吸着される現象を防ぐことができる。
【０１５８】
このようにして形成した酸化シリコン層１１６は、未結合手を多く含む。島状の酸化物半導体層１２１に接して酸化シリコン層１１６を設けることにより、島状の酸化物半導体層１２１に含まれる不純物、具体的には水素原子や、Ｈ２Ｏなど水素原子を含む化合物が島状の酸化物半導体層１２１から酸化シリコン層１１６へ拡散、移動し、その結果、島状の酸化物半導体層１２１に含まれる不純物濃度を低減できる。
【０１５９】
例えば、本実施の形態で例示する成膜装置を用いて形成した酸化物絶縁層が接して設けられた酸化物半導体層をチャネル形成領域に適用した薄膜トランジスタは、ゲート電極に電圧を印加しない状態、所謂オフ状態において、チャネル形成領域のキャリア濃度が低減されているため、オフ電流が少なく、良好な特性を示す。
【０１６０】
なお、図４では、３つ以上の処理室が搬送室を介して接続する構成を例示したがこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する構成、所謂インライン型の構成としてもよい。
【０１６１】
上記の成膜装置を用いた工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用いた表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いることができる。上記の成膜装置を用いた工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネルギーを消費しないで済む。
【０１６２】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０１６３】
（実施の形態２）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。
【０１６４】
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図５を用いて説明する。
【０１６５】
図５（Ａ）乃至（Ｅ）に半導体装置の断面構造の一例を示す。図５（Ａ）乃至（Ｅ）に示す薄膜トランジスタ１６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０１６６】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物などの不純物を排除する。
【０１６７】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１６０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１６０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１６０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０１６８】
また、薄膜トランジスタ１６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０１６９】
以下、図５（Ａ）乃至（Ｅ）を用い、基板１５０上に薄膜トランジスタ１６０を作製する工程を説明する。
【０１７０】
まず、絶縁表面を有する基板１５０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１５１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１７１】
また、ゲート電極層１５１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１７２】
次いで、ゲート電極層１５１上にゲート絶縁層１５２ａ、１５２ｂを形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１５２ａ、１５２ｂの合計膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。
【０１７３】
本実施の形態では、ゲート絶縁層１５２ａとしてスパッタリング法により膜厚１００ｎｍの窒化シリコン層、ゲート絶縁層１５２ｂとしてスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１７４】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【０１７５】
次いで、ゲート絶縁層１５２ｂ上に、酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層１７１に加工する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
【０１７６】
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、基板を室温以上４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１５０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１７７】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１７８】
次いで、ゲート絶縁層１５２ｂ、及び酸化物半導体層１７１上に、酸化シリコン層１７３を形成する。
【０１７９】
酸化シリコン層１７３として、島状の酸化物半導体層１７１まで形成された基板１５０を室温以上１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体を含むターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。なお、酸化シリコン層１７３は、欠陥を含む。酸化シリコン層１７３はＳｉＯｘ（好ましくはｘは２以上）膜とすると望ましい。
【０１８０】
また、欠陥を含む酸化シリコン層１７３において、酸素の未結合手を欠陥として多く含む酸化シリコン層１７３であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１７１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０１８１】
例えば、純度が６Ｎ（９９．９９９９％）であり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン層１７３を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン層１７３を成膜するためのターゲットとして用いることができる。また、酸化シリコン層１７３は基板１５０を加熱しながら成膜しても良いが、酸化シリコン層１７３に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０１８２】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１７３を成膜することが好ましい。酸化物半導体層１７１及び酸化シリコン層１７３に水素、水酸基又は水分が含まれないようにするためである。
【０１８３】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウムなどを用いることもできる。
【０１８４】
また、酸化物半導体層１７１に接して酸化シリコン層１７３を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１７９が形成される（図５（Ｂ）参照。）
【０１８５】
混合領域１７９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。
【０１８６】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０１８７】
混合領域１７９を酸化物半導体層１７１と酸化シリコン層１７３との間に設けることによって、より上記酸化物半導体層１７１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１７３への拡散が促進され、移動し易くなる。
【０１８８】
次に、欠陥を含む酸化シリコン層１７３と酸化物半導体層１７１とを接した状態で１００℃乃至４００℃で加熱処理を行う。この加熱処理によって酸化物半導体層１７１中に含まれる水素若しくは水分を、欠陥を含む酸化シリコン層１７３に拡散させることができる。酸化シリコン層１７３は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１７１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１７１と酸化シリコン層１７３が接する界面を介して、酸化シリコン層１７３に拡散する。具体的には、酸化物半導体層１７１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１７３に拡散移動し易くなる。
【０１８９】
水素及び水素化物の濃度が低減された酸化物半導体層１６２を形成することができる。具体的には、酸化物半導体層１６２及び酸化シリコン層１７３との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。
【０１９０】
酸化シリコン層１７３上に第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化シリコン層１６６を形成した後、レジストマスクを除去する（図５（Ｃ）参照。）。
【０１９１】
次いで、ゲート絶縁層１５２ａ、１５２ｂ、酸化物半導体層１６２、及び酸化シリコン層１６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層１６５ａ、ドレイン電極層１６５ｂを形成した後、レジストマスクを除去する（図５（Ｄ）参照。）。
【０１９２】
ソース電極層１６５ａ、ドレイン電極層１６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。
【０１９３】
以上の工程で、水素及び水素化物の濃度が低減された酸化物半導体層１６２を有する薄膜トランジスタ１６０を形成することができる（図５（Ｄ）参照。）。
【０１９４】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１９５】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層１５３を酸化シリコン層１６６、ソース電極層１６５ａ、ドレイン電極層１６５ｂ上に形成する。保護絶縁層１５３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層１５３を、窒化シリコン膜を用いて形成する（図５（Ｅ）参照。）。
【０１９６】
なお、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、酸化シリコン層１６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層１５３を積層してもよい。また、保護絶縁層１５３上に平坦化絶縁層を形成してもよい。
【０１９７】
欠陥を含む酸化シリコン層上に、基板を加熱して窒化シリコン層を成膜することで、酸化物半導体膜から該酸化シリコン膜に水素、水分を拡散させつつ、同時に外気から水分の侵入を防ぐバリア膜を設けることができる。
【０１９８】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。また、酸化物半導体層に接して欠陥を含む酸化シリコン層を設けることで酸化物半導体層中の水素、水分を酸化シリコン膜へ拡散させ酸化物半導体層の水素及び水素化合物の濃度を低減することができる。
【０１９９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２００】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２０１】
（実施の形態３）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。
【０２０２】
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図６を用いて説明する。
【０２０３】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物などの不純物を排除する。
【０２０４】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１９０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１９０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１９０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０２０５】
また、薄膜トランジスタ１９０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０２０６】
以下、図６（Ａ）乃至（Ｃ）を用い、基板１４０上に薄膜トランジスタ１９０を作製する工程を説明する。
【０２０７】
まず、絶縁表面を有する基板１４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１８１を形成する。本実施の形態では、ゲート電極層１８１として、膜厚１５０ｎｍのタングステン膜を、スパッタリング法を用いて形成する。
【０２０８】
次いで、ゲート電極層１８１上にゲート絶縁層１４２を形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１４２の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。本実施の形態では、ゲート絶縁層１４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。
【０２０９】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【０２１０】
次いで、ゲート絶縁層１４２上に、導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層１９５ａ、ドレイン電極層１９５ｂを形成した後、レジストマスクを除去する。
【０２１１】
次に酸化物半導体膜を形成し、第３のフォトリソグラフィ工程により島状の酸化物半導体層１４１に加工する（図６（Ａ）参照。）。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
【０２１２】
減圧状態に保持された処理室内に基板を保持し、基板を室温、又は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１４０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２１３】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２１４】
次いで、ゲート絶縁層１４２、酸化物半導体層１４１、ソース電極層１９５ａ、及びドレイン電極層１９５ｂ上に、酸化シリコン層１９６を形成する。
【０２１５】
酸化シリコン層１９６として、島状の酸化物半導体層１４１まで形成された基板１４０を室温、又は１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。酸化シリコン層１９６はＳｉＯｘ（好ましくはｘは２以上）膜とすると望ましい。
【０２１６】
また、欠陥を含む酸化シリコン層１９６において、酸素の未結合手を欠陥として多く含む酸化シリコン層１９６であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１４１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０２１７】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン層１９６を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン層１９６を成膜するためのターゲットとして用いることができる。また、酸化シリコン層１９６は基板１４０を加熱しながら成膜しても良いが、酸化シリコン層１９６に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０２１８】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１９６を成膜することが好ましい。酸化物半導体層１４１及び酸化シリコン層１９６に水素、水酸基又は水分が含まれないようにするためである。
【０２１９】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウムなどを用いることもできる。
【０２２０】
また、酸化物半導体層１４１に接して酸化シリコン層１９６を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１９９が形成される。
【０２２１】
混合領域１９９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。
【０２２２】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０２２３】
混合領域１９９を酸化物半導体層１４１と酸化シリコン層１９６との間に設けることによって、より上記酸化物半導体層１４１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１９６への拡散が促進され、移動し易くなる。
【０２２４】
次いで、保護絶縁層１８３を酸化シリコン層１９６上に形成する。保護絶縁層１８３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。保護絶縁層１８３として、酸化シリコン層１９６まで形成された基板１４０を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。
【０２２５】
保護絶縁層１８３の成膜時に１００℃〜４００℃に基板１４０を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させることができる。酸化シリコン層１９６は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１４１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１４１と酸化シリコン層１９６が接する界面を介して、酸化シリコン層１９６に拡散する。具体的には、酸化物半導体層１４１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１９６に拡散移動し易くなる。
【０２２６】
以上の工程で、水素及び水素化物の濃度が低減された酸化物半導体層１９２を有する薄膜トランジスタ１９０を形成することができる（図６（Ｃ）参照。）。具体的には、酸化物半導体層１４１及び酸化シリコン層１９６との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。
【０２２７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２２８】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２２９】
（実施の形態４）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。
【０２３０】
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０２３１】
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱処理の際に酸化物半導体が結晶化してしまうのを抑制することが好ましい。
【０２３２】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【０２３３】
また、薄膜トランジスタが配置される画素には、画素電極層、またはその他の電極層（容量電極層など）や、配線層（容量配線層など）に可視光に対して透光性を有する導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層も可視光に対して透光性を有する膜を用いることが好ましい。
【０２３４】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【０２３５】
薄膜トランジスタに透光性を持たせると、開口率を向上させることができる。特に１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上させることができる。
【０２３６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２３７】
（実施の形態５）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。
【０２３８】
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図７は、図１と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２３９】
図７に示す薄膜トランジスタ１３０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有する基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１１２、酸化物導電層１１８ａ、１１８ｂ、ソース電極層１１５ａ、及びドレイン電極層１１５ｂを含む。また、薄膜トランジスタ１３０を覆い、酸化物半導体層１１２に接する酸化シリコン層１１６が設けられ、さらにその上に保護絶縁層１０３が積層されている。酸化シリコン層１１６は欠陥を含み、酸化物半導体層１１２と酸化シリコン層１１６との間には混合領域１１９が設けられている。
【０２４０】
実施の形態１に従って、基板１００上にゲート電極層１０１を形成し、ゲート絶縁層１０２を積層する。ゲート絶縁層１０２上に酸化物半導体膜を形成し、酸化物半導体層を形成する。
【０２４１】
酸化物半導体層上に酸化物導電層１１８ａ、１１８ｂを形成する。本実施の形態では酸化物導電層１１８ａ、１１８ｂを酸化物半導体層と同じフォトリソグラフィ工程によって形状を加工する例を示すが、酸化物導電層１１８ａ、１１８ｂはソース電極層及びドレイン電極層と同じフォトリソグラフィ工程によって形状を加工してもよい。
【０２４２】
酸化物導電層１１８ａ、１１８ｂの成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層１１８ａ、１１８ｂの材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電層１１８ａ、１１８ｂとして、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱処理の際に酸化物導電膜が結晶化してしまうのを抑制することが好ましい。
【０２４３】
本実施の形態では酸化物導電層を酸化物半導体層と同じフォトリソグラフィ工程によって形状を加工した後、ソース電極層１１５ａ、ドレイン電極層１１５ｂをマスクとして、さらに酸化物導電層をエッチングし、酸化物導電層１１８ａ、１１８ｂを形成する。酸化亜鉛を成分とする酸化物導電層１１８ａ、１１８ｂは、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
【０２４４】
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成するために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチング速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電層を選択的にエッチングする。
【０２４５】
よって、ソース電極層１１５ａ、ドレイン電極層１１５ｂの形成に用いるレジストマスクの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電層及び酸化物半導体層が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０２４６】
酸化物半導体層１１２と金属材料からなるドレイン電極層１１５ｂの間に設けられる酸化物導電層１１８ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１１２と金属材料からなるソース電極層１１５ａの間に設けられる酸化物導電層１１８ａは低抵抗ソース領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０２４７】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０２４８】
また、半導体装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば、Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高くて課題であった。これは、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０２４９】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、より短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０２５０】
実施の形態１を例として説明したが、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２５１】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２５２】
（実施の形態６）
本実施の形態では、実施の形態１乃至５に示した半導体装置において、薄膜トランジスタと、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製する一例を示す。
【０２５３】
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５６】
図８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２５７】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２５８】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２５９】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２６０】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２６１】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２６２】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図８と同じ画素構成を用いることができる。
【０２６３】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６４】
なお、図８に示す画素構成は、これに限定されない。例えば、図８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２６５】
次に、発光素子の構成について、図９を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至５で示す薄膜トランジスタを適用することができる。本実施の形態では実施の形態４を用いる例を示し、実施の形態４と同様に作製できる、酸化物半導体層を含む透光性の薄膜トランジスタを用いる例を示す。
【０２６６】
駆動用ＴＦＴ７００１、７０１１、７０２１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。駆動用ＴＦＴ７００１、７０１１、７０２１は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の駆動用ＴＦＴ７００１、７０１１、７０２１のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該駆動用ＴＦＴ７００１、７０１１、７０２１のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。従って、駆動用ＴＦＴ７００１、７０１１、７０２１は信頼性の高い薄膜トランジスタである。
【０２６７】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２６８】
下面射出構造の発光素子について図９（Ａ）を用いて説明する。
【０２６９】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図９（Ａ）では、駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０２７０】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２７１】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図９（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
【０２７２】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２７３】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２７４】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２７５】
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極７０１３上にＥＬ層７０１４をホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０２７６】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６として、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２７７】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図９（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０２７８】
なお、図９（Ａ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、基板を通過して射出させることができる。
【０２７９】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２８０】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図９（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２８１】
また、平坦化絶縁層７０３６、保護絶縁層７０３５、絶縁層７０３２、及び絶縁層７０３１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０２８２】
次に、両面射出構造の発光素子について、図９（Ｂ）を用いて説明する。
【０２８３】
図９（Ｂ）では、駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
【０２８４】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２８５】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
【０２８６】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２８７】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８８】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２８９】
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０２９０】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化シリコンを含むＩＴＯ膜を形成する。
【０２９１】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図９（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
【０２９２】
なお、図９（Ｂ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子７０２２から第１の電極７０２３側に発せられる光は、カラーフィルタ層７０４３を通過し、基板を通過して射出させることができる。
【０２９３】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２９４】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０２９５】
また、平坦化絶縁層７０４６、保護絶縁層７０４５、絶縁層７０４２、及び絶縁層７０４１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０２９６】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０２９７】
次に、上面射出構造の発光素子について、図９（Ｃ）を用いて説明する。
【０２９８】
図９（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図９（Ｃ）では、駆動用ＴＦＴ７００１のドレイン電極層と第１の電極７００３とは接しており、駆動用ＴＦＴ７００１と発光素子７００２の第１の電極７００３とを電気的に接続している。第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
【０２９９】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０３００】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３０１】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３０２】
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０３０３】
図９（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
【０３０４】
ただし、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０３０５】
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０３０６】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図９（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０３０７】
また、図９（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、酸化シリコン層７０５１、保護絶縁層７０５２、平坦化絶縁層７０５６、平坦化絶縁層７０５３、及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３、７０５６は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３、７０５６を形成してもよい。平坦化絶縁層７０５３、７０５６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０３０８】
また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３０９】
また、図９（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色発光素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０３１０】
また、図９（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０３１１】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０３１２】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０３１３】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０３１４】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０３１５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３１６】
（実施の形態７）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図１０を用いて説明する。図１０（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３１７】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３１８】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３１９】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ４５０９、４５１０は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。また、薄膜トランジスタ４５０９、４５１０はゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。従って、薄膜トランジスタ４５０９、４５１０は信頼性の高い薄膜トランジスタである。
【０３２０】
なお、駆動回路用の薄膜トランジスタ４５０９としては、薄膜トランジスタの酸化物半導体層のチャネル形成領域と重なる位置に導電層を設けた構造とする。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３２１】
酸化シリコン層４５４２上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３２２】
また、導電層４５４０は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の４５４０の遮蔽機能により、静電気などの外部の電場の影響により薄膜トランジスタの電気的な特性が変動することを防止することができる。
【０３２３】
また、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化シリコン層４５４２が形成されている。薄膜トランジスタ４５１０のソース電極層又はドレイン電極層は薄膜トランジスタ上に設けられた酸化シリコン層４５４２及び絶縁層４５５１に形成された開口において配線層４５５０と電気的に接続されている。配線層４５５０は第１の電極４５１７と接して形成されており、薄膜トランジスタ４５１０と第１の電極４５１７とは配線層４５５０を介して電気的に接続されている。
【０３２４】
酸化シリコン層４５４２は実施の形態１で示した酸化シリコン層１１６と同様な材料及び方法で形成すればよい。
【０３２５】
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、絶縁層４５５１上に形成される。
【０３２６】
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能するオーバーコート層４５４３で覆う構成となっている。
【０３２７】
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４は、実施の形態１で示した保護絶縁層１０３と同様に形成すればよく、例えば窒化シリコン膜をスパッタリング法で形成すればよい。
【０３２８】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と配線層４５５０を介して電気的に接続されている。なお発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０３２９】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３３０】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３３１】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０３３２】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０３３３】
接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３３４】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３３５】
発光素子４５１１からの光の取り出し方向に位置する基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３３６】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０３３７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３３８】
シール材は、スクリーン印刷法、インクジェット装置またはディスペンス装置を用いて形成することができる。シール材は、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を用いることができる。また、フィラーを含んでもよい。
【０３３９】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１０の構成に限定されない。
【０３４０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０３４１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４２】
（実施の形態８）
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ）（Ｃ）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ）または図１６（Ｃ）のＭ−Ｎにおける断面図に相当する。
【０３４３】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０３４４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０３４５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２、４０２０、４０２１が設けられている。
【０３４６】
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ４０１０、４０１１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。また、薄膜トランジスタ４０１０、４０１１はゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。従って、薄膜トランジスタ４０１０、４０１１は信頼性の高い薄膜トランジスタである。
【０３４７】
走査線駆動回路４００４の駆動回路用の薄膜トランジスタ４０１１を覆って、絶縁層４０２１上に導電層４０４０が設けられている。導電層４０４０は、画素電極層４０３０形成時に同じ導電膜を加工することによって形成される。複数の画素電極層４０３０は画素部４００２において画素ごとに設けられ画素の駆動用薄膜トランジスタと電気的に接続する。一方、導電層４０４０は走査線駆動回路４００４を覆うように設けられ、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層形成時に同じ導電膜を加工することによって形成された共通配線層４０４５と電気的に接続している。導電層４０４０は、固定電位であり、電位は、例えばＧＮＤ線（接地線）に接続することで制御することができる。
【０３４８】
導電層４０４０を走査線駆動回路４００４上に設けることによって、外部の電場を遮蔽する、すなわち外部の電場が走査線駆動回路４００４の薄膜トランジスタ４０１１の動作に影響を与えないようにすることができる。よって走査線駆動回路４００４の薄膜トランジスタ４０１１のしきい値電圧の値の変動（シフト）を防止できる。
【０３４９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０のソース電極層又はドレイン電極層と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０３５０】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。
【０３５１】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０３５２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０３５３】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０３５４】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
【０３５５】
薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成されている。絶縁層４０４１は実施の形態１で示した酸化シリコン層１１６と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態１を用いてスパッタリング法により欠陥を含む酸化シリコン層を形成する。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。また、保護絶縁層４０４２は実施の形態１で示した保護絶縁層１０３と同様に形成すればよく、例えば窒化シリコン膜を用いることができる。また、保護絶縁層４０４２上に薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。
【０３５６】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０３５７】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）などの方法、又はドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０３５８】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性の導電性材料を用いることができる。
【０３５９】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０３６０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０３６１】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０３６２】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０３６３】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３６４】
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３６５】
また、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３６６】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０３６７】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０３６８】
また、通常の垂直同期周期数を１．５倍、好ましくは２倍以上にすることで応答速度を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０３６９】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０３７０】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０３７１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、さらに画素部または駆動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線及び共通配線の間に並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタと同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
【０３７２】
また、液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３７３】
このように、本明細書に開示される半導体装置としては、特に限定されず、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３７４】
以下にＶＡ型の液晶表示装置の一例を示す。
【０３７５】
ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
【０３７６】
図１２と図１３は、ＶＡ型液晶表示パネルの画素構造を示している。図１３は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１２に表している。以下の説明ではこの両図を参照して説明する。
【０３７７】
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。
【０３７８】
画素電極層６２４は、絶縁膜６２０、絶縁膜６２１、及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極層６２６は、絶縁膜６２０、絶縁膜６２１、及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができる。なお、ゲート配線６０２、ゲート配線６０３上にはゲート絶縁層６０６が形成されている。ＴＦＴ６２８とＴＦＴ６２９も電気的特性変動を抑止するためにゲート絶縁層の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素や水分などの不純物を排除し、水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とした薄膜トランジスタである。
【０３７９】
また、容量配線６９０が設けられ、ゲート絶縁層６０６ａ、６０６ｂの積層を誘電体とし、画素電極層または画素電極層と電気的に接続する容量電極と保持容量を形成する。
【０３８０】
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図１５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶の配向を精密に制御して視野角を広げることができる。
【０３８１】
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間にはオーバーコート膜とも呼ばれる平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図１４に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６２６側のスリットとを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
【０３８２】
対向電極層６４０は画素部に設けられる第１の対向電極層であり、駆動回路部に設けられる開口パターンを有する第２の対向電極層と同電位である。開口パターンを有する第２の対向電極層を駆動回路部に設けることによって、高信頼性及び低消費電力の半導体装置とすることができる。
【０３８３】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
【０３８４】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３８５】
（実施の形態９）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を示す。
【０３８６】
図１１は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ５８１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。従って、薄膜トランジスタ５８１は信頼性の高い薄膜トランジスタである。
【０３８７】
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０３８８】
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は、酸化シリコン層５８３、保護絶縁層５８４、絶縁層５８５に形成される開口において第１の電極層５８７と接して電気的に接続されている。
【０３８９】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ５８１は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１１０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ５８１のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０３９０】
第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１１参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、対向基板５９６に設けられる第２の電極層５８８が共通電極に相当する。
【０３９１】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０３９２】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０３９３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３９４】
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３９５】
図１７（Ａ）は、携帯電話機の一例である携帯電話機１６００を示している。携帯電話機１６００は、筐体１６０１に組み込まれた表示部１６０２の他、操作ボタン１６０３ａ、１６０３ｂ、外部接続ポート１６０４、スピーカ１６０５、マイク１６０６などを備えている。
【０３９６】
図１７（Ａ）に示す携帯電話機１６００は、表示部１６０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１６０２を指などで触れることにより行うことができる。
【０３９７】
表示部１６０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３９８】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１６０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１６０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３９９】
また、携帯電話機１６００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１６００の向き（縦か横か）を判断して、表示部１６０２の画面表示を自動的に切り替えるようにすることができる。
【０４００】
また、画面モードの切り替えは、表示部１６０２を触れること、又は筐体１６０１の操作ボタン１６０３ａ、１６０３ｂの操作により行われる。また、表示部１６０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０４０１】
また、入力モードにおいて、表示部１６０２の光センサで検出される信号を検知し、表示部１６０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０４０２】
表示部１６０２は、イメージセンサとして機能させることもできる。例えば、表示部１６０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０４０３】
表示部１６０２には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４０４】
図１７（Ｂ）も携帯電話機の一例である。図１７（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０４０５】
図１７（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８０１には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
【０４０６】
また、表示パネル１８０２はタッチパネルを備えており、図１７（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０４０７】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０４０８】
上記実施の形態に示す半導体装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図１７（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０４０９】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０４１０】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０４１１】
図１８（Ａ）は、テレビジョン装置の一例であるテレビジョン装置９６００を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０４１２】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０４１３】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４１４】
表示部９６０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４１５】
図１８（Ｂ）は、デジタルフォトフレームの一例であるデジタルフォトフレーム９７００を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０４１６】
表示部９７０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４１７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０４１８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０４１９】
図１９は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
【０４２０】
表示部９８８３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４２１】
また、図１９に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１９に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０４２２】
図２１は、上記実施の形態を適用して形成される半導体装置の一例である発光装置を、室内の照明装置３００１として用いた例である。本明細書に示す発光装置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、上記実施の形態で示した発光装置は、卓上照明器具３００２として用いることも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
【０４２３】
以上のように、実施の形態１乃至９のいずれか一で示した半導体装置は、上記のような様々な電子機器の表示パネルに適用することができ、信頼性の高い電子機器を提供することができる。
【０４２４】
（実施の形態１１）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２０に示す。
【０４２５】
図２０は、電子書籍の一例である電子書籍２７００を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０４２６】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部（図２０では表示部２７０７）に画像を表示することができる。
【０４２７】
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０４２８】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０４２９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら酸化物半導体は薄膜形成工程において化学量論的組成からのずれが生じてしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素や水分が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
【０００７】
このような問題に鑑み本発明の一形態は、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を排除する。
【０００９】
温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）である薄膜トランジスタを有する半導体装置である。該薄膜トランジスタはゲート絶縁層の膜厚が１００ｎｍ以上３５０ｎｍ以下、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。
【００１０】
ゲート絶縁層は酸化シリコン層、又はゲート電極層側から窒化シリコン層と酸化シリコン層との積層を用いることができる。膜厚１００ｎｍの酸化シリコン層、又はゲート電極層側から膜厚１００ｎｍの窒化シリコン層と膜厚１００ｎｍの酸化シリコン層との積層とすればよい。
【００１１】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【００１２】
なお、前記測定において、ソース電極層とドレイン電極層は固定電圧（接地電圧）とされている。また、前記水素濃度は二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果である。
【００１３】
未結合手に代表される欠陥を多く含む酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を、酸化物半導体層に接して形成し、酸化物半導体層に含まれる水素や水分（水素原子や、Ｈ２Ｏなど水素原子を含む化合物）などの不純物を、上記酸化シリコン層に拡散させ、上記酸化物半導体層中の不純物濃度を低減すればよい。
【００１４】
酸化シリコン層に含まれる欠陥には、シリコンの未結合手、酸素の未結合手、又はその両方が含まれる。酸素の未結合手を欠陥として多く含む酸化シリコン層は、主に水素に対して束縛エネルギーがより大きくなり、酸化物半導体層から酸化シリコン層への拡散が促進され、酸化シリコン層において不純物が安定化させることができるため好ましい。
【００１５】
また、酸化物半導体層、又は酸化物半導体層に接する酸化シリコン層を、クライオポンプを用いて排気して不純物濃度が低減された成膜室内で、成膜すればよい。
【００１６】
また、酸化物半導体層、及び酸化物半導体層に接する酸化シリコン層を、成膜する際に用いるスパッタガスも水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００１７】
本明細書で開示する発明の構成の一形態は、ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置である。
【００１８】
本明細書で開示する発明の構成の他の一形態は、ゲート電極層と、ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層と、酸化物半導体層を含む薄膜トランジスタと、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化シリコン層とを有し、酸化物半導体層及び、酸化物半導体層と酸化シリコン層との界面における二次イオン質量分析による水素濃度が５×１０１９／ｃｍ３以下とし、薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下である半導体装置である。
【００１９】
上記構成において、酸化シリコン層は欠陥を多く含むことが好ましい。また、酸化物半導体層と酸化シリコン層の界面に混合領域が設けられ、該混合領域は、酸素、シリコン、及び酸化物半導体層に含まれる金属元素を少なくとも一種類以上含む構成としてもよい。上記混合領域は膜厚１ｎｍ乃至１０ｎｍ（好ましくは２ｎｍ乃至５ｎｍ）とすればよい。混合領域を設け、酸化半導体層と酸化シリコン層とを明確な界面としないことで、より酸化半導体層から酸化シリコン層への水素の拡散が容易になる。
【００２０】
上記構成において、酸化シリコン層を覆う保護絶縁層を有する構成であってもよい。
【００２１】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、第２処理室内に装着されたシリコンを含むターゲットを用いて、酸化物半導体層上に、欠陥を含む酸化シリコン層を形成し、該基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２２】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、室温で第２処理室内に装着されたシリコンを含むターゲットを用いて酸化物半導体層上に、欠陥を含む酸化シリコン層を形成した後、該基板を減圧状態に保持された第３の処理室に導入し、第３の処理室内の残留水分を除去しつつ水素及び水分が除去された窒素を含むスパッタガスを導入し、第３処理室内に装着されたシリコンを含むターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、該基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２３】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、室温で第２処理室内に装着されたシリコンを含むターゲットを用いて酸化物半導体層上に、欠陥を含む酸化シリコン層を形成した後、該基板を減圧状態に保持された第３の処理室に導入し、該基板を１００乃至４００℃の温度に加熱し、第３の処理室内の残留水分を除去しつつ水素及び水分が除去された窒素を含むスパッタガスを導入し、第３処理室内に装着されたシリコンを含むターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２４】
本明細書で開示する発明の構成の他の一形態は、基板上にゲート電極層及び該ゲート電極層を覆う膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成した後、該基板を減圧状態に保持された第１の処理室に導入し、第１の処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、第１処理室内に装着された金属酸化物のターゲットを用いてゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、該基板を第２処理室に導入し、第２の処理室内の残留水分を除去しつつ水素及び水分が除去された酸素を含むスパッタガスを導入し、第２処理室内に装着されたシリコン半導体のターゲットを用いて、酸化物半導体層上に、欠陥を含む酸化シリコン層を形成し、酸素を含むスパッタガスを切り替えて窒素を含むスパッタガスを導入し、第２処理室内に装着されたシリコン半導体のターゲットを用いて酸化シリコン層上に窒化シリコン層を形成し、窒化シリコン層が形成された基板を１００乃至４００℃の温度に加熱して酸化物半導体層中に含まれる水素若しくは水分を酸化シリコン層側に拡散させる半導体装置の作製方法である。
【００２５】
上記半導体装置の作製方法において、第２処理室に導入された該基板を０℃乃至５０℃の温度とし、酸化物半導体層上に欠陥を含む酸化シリコン層を形成することができる。
【００２６】
上記半導体装置の作製方法において、酸化物半導体層及び／又は酸化シリコン層を作製する際に、第１の処理室及び／又は第２の処理室の排気は吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。上記吸着型の真空ポンプは、酸化物半導体層及び／又は酸化シリコン層に含まれる水素、水、水酸基又は水素化物の量を低減するように作用する。
【００２７】
上記半導体装置の作製方法において、酸化物半導体層を成膜するためのターゲットは、酸化亜鉛を主成分として含むものを用いることができる。また、ターゲットとして、インジウム、ガリウム、亜鉛を含む金属酸化物を用いることができる。
【００２８】
上記半導体装置の作製方法において、酸化シリコン層を成膜するためのシリコンを含むターゲットは、シリコン半導体のターゲット又は合成石英のターゲットを用いることができる。
【００２９】
上記各構成は、上記課題の少なくとも一つを解決する。
【００３０】
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜であり、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。
【００３１】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化シリコンを含ませてもよい。
【００３２】
また、酸化物半導体層とソース電極及びドレイン電極の間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極及びドレイン電極を形成するための金属層は、連続成膜が可能である。
【００３３】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
【００３４】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００３５】
安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体装置の作製方法を説明する図。
【図２】成膜装置の一例を説明する図。
【図３】成膜装置の一例を説明する図。
【図４】成膜装置の一例を説明する図。
【図５】半導体装置の作製方法を説明する図。
【図６】半導体装置の作製方法を説明する図。
【図７】半導体装置を説明する図。
【図８】半導体装置の画素等価回路を説明する図。
【図９】半導体装置を説明する図。
【図１０】半導体装置を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置を説明する図。
【図１３】半導体装置を説明する図。
【図１４】半導体装置を説明する図。
【図１５】半導体装置の画素等価回路を説明する図。
【図１６】半導体装置を説明する図。
【図１７】電子機器を示す図。
【図１８】電子機器を示す図。
【図１９】電子機器を示す図。
【図２０】電子機器を示す図。
【図２１】電子機器を示す図。
【発明を実施するための形態】
【００３７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３８】
（実施の形態１）
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態で示す半導体装置は薄膜トランジスタである。
【００３９】
図１（Ａ）乃至（Ｅ）に半導体装置の断面構造の一例を示す。図１（Ａ）乃至（Ｅ）に示す薄膜トランジスタ１１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【００４０】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物の不純物を排除する。
【００４１】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１１０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１１０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１１０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【００４２】
なお、前記測定において、ソース電極層とドレイン電極層は固定電圧（接地電圧）とされている。また、前記水素濃度は二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果である。
【００４３】
また、薄膜トランジスタ１１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【００４４】
以下、図１（Ａ）乃至（Ｅ）を用い、基板１００上に薄膜トランジスタ１１０を作製する工程を説明する。
【００４５】
まず、絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１０１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００４６】
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００４７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【００４８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
【００４９】
下地膜となる絶縁膜を基板１００とゲート電極層１０１との間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００５０】
また、ゲート電極層１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００５１】
例えば、ゲート電極層１０１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層や、モリブデン、アルミニウム、モリブデンの３層を用いることができる。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【００５２】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１０２の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。
【００５３】
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層１０２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層１０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【００５４】
ゲート絶縁層１０２は、ゲート電極層１０１側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚２００ｎｍのゲート絶縁層とする。
【００５５】
ゲート絶縁層１０２は酸化シリコン層、又はゲート電極層１０１側から窒化シリコン層と酸化シリコン層との積層を用いることができる。例えば、ゲート絶縁層として膜厚１００ｎｍの酸化シリコン層、又はゲート電極層１０１側から第１のゲート絶縁層として膜厚１００ｎｍの窒化シリコン層、第２のゲート絶縁層として膜厚１００ｎｍの酸化シリコン層とを積層を用いればよい。
【００５６】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【００５７】
また、ゲート絶縁層１０２に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層１０１が形成された基板１００を２００℃以上の温度で加熱し、基板１００に吸着した不純物を除去することが好ましい。
【００５８】
次いで、ゲート絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１２０を形成する（図１（Ａ）参照。）。
【００５９】
なお、酸化物半導体膜１２０をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加することによって、基板表面をプラズマに曝して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００６０】
酸化物半導体膜１２０はスパッタリング法により成膜する。酸化物半導体膜１２０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜１２０をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜１２０は、スパッタガスとして希ガス（代表的にはアルゴン）、酸素、又は希ガス（代表的にはアルゴン）及び酸素を用いることができ、該スパッタガスの雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【００６１】
酸化物半導体膜１２０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００６２】
酸化物半導体膜１２０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【００６３】
酸化物半導体膜１２０は、減圧状態に保持された処理室内に基板を保持し、基板を室温以上４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１００上に酸化物半導体膜１２０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００６４】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【００６５】
上記のようにして酸化物半導体膜１２０をスパッタリング法で成膜することで、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の定量結果が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下（さらに好ましくは５×１０１８ｃｍ−３以下）、に抑制された酸化物半導体膜１２０を得ることができる。
【００６６】
酸化物半導体膜１２０は、成膜時に膜にダメージを与えないようなスパッタリング条件で成膜する。また、基板を室温以上４００℃未満の温度として成膜することによって、高温の加熱処理による酸化物半導体膜の変質（例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜であれば、ＺｎＯが膜の外部に析出してしまうなど）を防止することができる。
【００６７】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００６８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００６９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【００７０】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００７１】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層１２１に加工する（図１（Ｂ）参照。）。また、島状の酸化物半導体層１２１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７２】
また、ゲート絶縁層１０２にコンタクトホールを形成する場合、その工程は酸化物半導体層１２１の形成時に行うことができる。
【００７３】
なお、ここでの酸化物半導体膜１２０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【００７４】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【００７５】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【００７６】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００７７】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００７８】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【００７９】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【００８０】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層１２１及びゲート絶縁層１０２の表面に付着しているレジスト残渣などを除去することが好ましい。
【００８１】
次いで、ゲート絶縁層１０２、及び酸化物半導体層１２１上に、導電膜を形成する。導電膜をスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜（合金膜）、もしくは窒化膜を用いてもよい。
【００８２】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層１１５ａ、ドレイン電極層１１５ｂを形成した後、レジストマスクを除去する（図１（Ｃ）参照。）。
【００８３】
なお、導電膜のエッチングの際に、酸化物半導体層１２１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【００８４】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層１２１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチング液としては、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【００８５】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層１２１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層１１５ａ、ドレイン電極層１１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００８６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００８７】
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【００８８】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として酸化シリコン層１１６を形成する。本実施の形態では、酸化物半導体層１２１がソース電極層１１５ａ、ドレイン電極層１１５ｂと重ならない領域において、酸化物半導体層１２１と酸化シリコン層１１６とが接するように形成する。
【００８９】
酸化シリコン層１１６として、島状の酸化物半導体層１２１、ソース電極層１１５ａ、ドレイン電極層１１５ｂまで形成された基板１００を室温以上１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。なお、酸化シリコン層１１６は、酸化シリコン（ＳｉＯｘ、好ましくはｘは２以上）層となるように形成する。
【００９０】
酸化シリコン層１１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ、ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９１】
例えば、純度が６Ｎ（９９．９９９９％）であり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【００９２】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１１６を成膜することが好ましい。酸化物半導体層１２１及び酸化シリコン層１１６に水素、水酸基又は水分が含まれないようにするためである。
【００９３】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【００９４】
次に、欠陥を含む酸化シリコン層１１６と酸化物半導体層１２１とを接した状態で１００℃乃至４００℃で加熱処理を行う。この加熱処理によって酸化物半導体層１２１中に含まれる水素若しくは水分を欠陥を含む酸化シリコン層１１６に拡散させることができる。酸化シリコン層１１６は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１２１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散する。具体的には、酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１１６に拡散移動し易くなる。
【００９５】
酸化物半導体層から酸化シリコン層への水素の拡散について、水素原子が酸化物半導体層（アモルファスＩＧＺＯ）内と酸化シリコン層（アモルファスＳｉＯｘ）内のどちらに存在しやすいかを計算した。
【００９６】
環境における水素原子の安定性を評価するために水素原子の束縛エネルギーＥ＿ｂｉｎｄを以下で定義し、評価を行った。Ｅ＿ｂｉｎｄ＝｛Ｅ（元の構造）＋Ｅ（Ｈ）｝−Ｅ（Ｈを付加した構造）この束縛エネルギーＥ＿ｂｉｎｄが大きい方が水素原子は存在しやすいといえる。Ｅ（元の構造）、Ｅ（Ｈ） Ｅ（Ｈを付加した構造）はそれぞれ、元の構造のエネルギー、水素原子のエネルギー、Ｈを付加した構造のエネルギーを表す。この束縛エネルギーをアモルファスＩＧＺＯ、ダングリングボンド（以下、ＤＢと略す）無しのアモルファスＳｉＯ２、ＤＢ有りのアモルファスＳｉＯｘを２種類、の計４つに対して計算した。
【００９７】
計算には密度汎関数法の計算プログラムであるＣＡＳＴＥＰを用いた。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はＬＤＡを用いた。カットオフエネルギーは３００ｅＶとした。ｋ点は２×２×２のグリッドとした。
【００９８】
計算した構造に関して以下に記す。はじめに元の構造に関して以下に記す。アモルファスＩＧＺＯのユニットセルはＩｎを１２原子、Ｇａを１２原子、Ｚｎを１２原子、Ｏを４８原子、計８４原子を含む。ＤＢ無しのアモルファスＳｉＯ２のユニットセルはＳｉを１６原子、Ｏを３２原子、計４８原子を含む。ＤＢ有りのアモルファスＳｉＯｘ（１）は、ＤＢの無いアモルファスＳｉＯ２からＯを抜き、上記Ｏと結合していたＳｉの内１つにＨを結合させた構造である。つまり、Ｓｉを１６原子、Ｏを３１原子、Ｈを１原子、計４８原子を含む。ＤＢ有りのアモルファスＳｉＯｘ（２）は、ＤＢの無いアモルファスＳｉＯ２からＳｉを抜き、上記Ｓｉと結合していたＯの内３つにＨを結合させた構造である。つまり、Ｓｉを１５原子、Ｏを３２原子、Ｈを３原子、計５０原子を含む。Ｈを付加した構造は上記の４つの構造にＨを付加した構造である。尚、Ｈは、アモルファスＩＧＺＯではＯ原子、ＤＢの無いアモルファスＳｉＯ２ではＳｉ、ＤＢ有りのアモルファスＳｉＯｘではＤＢを有する原子に付加した。Ｈを計算した構造はユニットセル内にＨを一つ含む。なお、各構造のセルサイズを表１にまとめた。
【００９９】
【表１】
【０１００】
計算結果を表２に示す。
【０１０１】
【表２】
【０１０２】
以上より、Ｓｉを抜き該Ｓｉと結合していたＯの内３つにＨを結合させたＤＢがある場合のアモルファスＳｉＯｘ（２）が最も束縛エネルギーが大きく、次にＯを抜き該Ｏと結合していたＳｉの内１つにＨを結合させたＳｉＯｘ（１）、次にＩＧＺＯ、最も小さいのがＤＢ無しのアモルファスＳｉＯ２の順となった。よって、水素はアモルファスＳｉＯｘ中のＤＢに結合した場合に最も安定となる。
【０１０３】
よって、以下のような過程が考えられる。アモルファスＳｉＯｘは多量のＤＢが存在する。従って、アモルファスＩＧＺＯ―アモルファスＳｉＯｘ界面を拡散する水素原子はアモルファスＳｉＯｘ内のＤＢに捉えられる事で安定化する。よって、アモルファスＩＧＺＯ内の水素原子はアモルファスＳｉＯｘ中のＤＢに移動する。
【０１０４】
さらに、Ｓｉを抜くことでタングリングボンドを発生させた構造であるＤＢがある場合のアモルファスＳｉＯｘ（２）が、Ｏを抜くことでタングリングボンドを発生させた構造であるＤＢがある場合のアモルファスＳｉＯｘ（１）より束縛エネルギーが大きいことから、ＳｉＯｘにおいて、水素原子はＯと結合することでより安定する。従ってＳｉＯｘにおいて、ｘが２以上であることが好ましい。
【０１０５】
欠陥を含む酸化シリコン層において、酸素の未結合手を欠陥として多く含む酸化シリコン層であると、水素に対する束縛エネルギーが強くなるので、より酸化物半導体層から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。従ってＳｉＯｘにおいて、ｘが２以上であることが好ましい。
【０１０６】
また、酸化物半導体層１２１に接して酸化シリコン層１１６を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１１９が形成される（図１（Ｄ）参照。）
【０１０７】
混合領域１１９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。例えば、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いる場合、混合領域には、Ｉｎ、Ｇａ、及びＺｎのうち少なくとも一種以上の金属元素と、シリコン、及び酸素が含まれる。混合領域において酸化物半導体に含まれる金属をＭとすると、Ｍ−ＯＨ、Ｍ−Ｈ、Ｍ−Ｏ−Ｓｉ−Ｈ、Ｍ−Ｏ−Ｓｉ−ＯＨなど様々な状態で存在しえり、例えばＺｎ−ＨやＺｎ−ＯＨなどが考えられる。
【０１０８】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０１０９】
混合領域１１９を酸化物半導体層１２１と酸化シリコン層１１６との間に設けることによって、より上記酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１１６への拡散が促進され、移動し易くなる。
【０１１０】
以上の工程で、水素や水分などの不純物を排除し、酸化物半導体層１２１及び酸化シリコン層１１６との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。このように水素や水分などの不純物を極低濃度とすることによって、酸化物半導体層表層部のバックチャネル側での寄生チャネルの発生を抑えることができる。
【０１１１】
従って水素及び水素化物の濃度が低減された酸化物半導体層１１２を有する薄膜トランジスタ１１０を形成することができる（図１（Ｅ）参照。）。
【０１１２】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１１３】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層１０３を酸化シリコン層１１６上に形成する。保護絶縁層１０３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。
【０１１４】
保護絶縁層１０３として、酸化シリコン層１１６まで形成された基板１００を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、酸化シリコン層１１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層１０３を成膜することが好ましい。
【０１１５】
保護絶縁層１０３を形成する場合、保護絶縁層１０３の成膜時に１００℃〜４００℃に基板１００を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させることができる。よって上記酸化シリコン層１１６の形成後に加熱処理を行わなくてもよい。
【０１１６】
酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタリングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタリングガスを窒素を含むスパッタリングガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させる加熱処理（温度１００℃乃至４００℃）を行えばよい。
【０１１７】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理よって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０１１８】
欠陥を含む酸化シリコン層上に、基板を加熱して窒化シリコン層を成膜することで、酸化物半導体膜から該酸化シリコン膜に水素、水分を拡散させつつ、同時に外気から水分の侵入を防ぐバリア膜を設けることができる。
【０１１９】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。また、酸化物半導体層に接して欠陥を含む酸化シリコン層を設けることで酸化物半導体層中の水素、水分を酸化シリコン膜へ拡散させ酸化物半導体層の水素及び水素化合物の濃度を低減することができる。
【０１２０】
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用いた表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いることができる。上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネルギーを消費しないで済む。
【０１２１】
図３は酸化物半導体膜及び酸化物半導体膜を用いた半導体装置の作製に用いることのできる成膜装置１０００の一例を示す。
【０１２２】
成膜装置１０００は、ローダー室１１１０と、アンローダー室１１２０を有し、それぞれ処理前の基板を収納するカセット１１１１と、処理済みの基板を収納するカセット１１２１が設置されている。ローダー室１１１０と、アンローダー室１１２０の間には第１の搬送室１１００があり、基板を搬送する搬送手段１１０１が設置されている。
【０１２３】
成膜装置１０００は第２の搬送室１２００を有している。第２の搬送室１２００には搬送手段１２０１が設置され、ゲートバルブを介して周囲に４つの処理室（第１の処理室１２１０、第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０）と接続されている。なお、第１の処理室１２１０はゲートバルブを介して、一方が第１の搬送室１１００と接続され、他方が第２の搬送室１２００と接続されている。
【０１２４】
第２の搬送室１２００、第１の処理室１２１０、第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞれ排気手段１２０５、排気手段１２１５、排気手段１２２５、排気手段１２３５、及び排気手段１２４５が設けられている。また、これらの排気手段は各処理室の使用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段が好ましい。また、ターボ分子ポンプにコールドトラップを備えた手段であってもよい。
【０１２５】
酸化物半導体膜を成膜する場合、酸化物半導体膜を成膜する処理室はもちろんのこと、酸化物半導体膜に接する膜、及び酸化物半導体膜の成膜前後の工程において、処理室内に残留する水分が不純物として混入しないよう、クライオポンプなどの排気手段を用いることが好ましい。
【０１２６】
第１の処理室１２１０には、基板加熱手段１２１１が設けられている。また、第１の処理室１２１０は、大気圧状態の第１の搬送室１１００から減圧状態の第２の搬送室１２００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を設けることにより、第２の搬送室１２００を大気による汚染から守ることができる。
【０１２７】
第２の処理室１２２０、第３の処理室１２３０、及び第４の処理室１２４０には、それぞれスパッタリング法により窒化シリコン膜、酸化シリコン膜、酸化物半導体膜を成膜するための構成が備えられている。すなわち、各処理室にはターゲット、基板加熱手段が備えられ、スパッタガスを導入するガス供給手段、グロー放電生成手段が付加されている。
【０１２８】
成膜装置１０００の動作の一例について説明する。ここでは、図１（Ａ）で示すように、ゲート電極層１０１が形成された基板にゲート絶縁層と酸化物半導体層を連続成膜する方法について説明する。
【０１２９】
搬送手段１１０１が、カセット１１１１から第１の処理室１２１０に、ゲート電極層１１０が形成された基板１００を搬送する。次いで、ゲートバルブを閉じ第１の処理室１２１０で基板１００を予備加熱し、基板に吸着した不純物を脱離させ排気する。不純物は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。
【０１３０】
次いで、基板１００を第２の処理室１２２０に搬送して窒化シリコン膜を成膜し、その後基板１００を第３の処理室１２３０に搬送して酸化シリコン膜を成膜してゲート絶縁層１０２を形成する。第２の処理室１２２０、及び第３の処理室１２３０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されていると好ましい。不純物が低減された処理室内で積層された窒化シリコン膜と酸化シリコン膜は、含有する水素、水酸基又は水分等が抑制されたゲート絶縁層１０２として用いる。
【０１３１】
次いで、基板１００を第４の処理室１２４０に搬送する。第４の処理室１２４０は、酸化物半導体用のターゲットを備えており、排気手段としてクライオポンプを有している。第４の処理室１２４０では、酸化物半導体層を成膜する。
【０１３２】
第４の処理室１２４０において酸化物半導体膜１２０を形成する方法を図２を用いて説明する。図２に示すように第４の処理室１２４０は排気室５００２を介してメインバルブによって排気手段１２４５と接続され、電源５００３、ドライポンプ５００１、カソード５００５、ステージ昇降機構５００６、基板ステージ５００７、ゲートバルブ５００８、冷却水５００９、流量調節器５０１０、ガスタンク５０１１を有しており、基板ステージ５００７上に基板１００が保持され、カソード５００５側に酸化物半導体用のターゲット５００４が装着されている。
【０１３３】
第４の処理室１２４０はまずドライポンプ５００１によって排気室５００２を介して排気され、減圧化される。次にクライオポンプである排気手段１２３５によって排気され、第４の処理室１２４０内の水素、水分、水素化物、水素化合物などの不純物を排気する。なお、クライオポンプに代えて、ターボ分子ポンプを用い、当該ターボ分子ポンプの吸気口上に水分等を吸着させるためのコールドトラップを設ける構成としても良い。
【０１３４】
ゲート絶縁層１０２まで形成された基板１００をゲートバルブ５００８を通って第４の処理室１２４０へ搬送し、基板ステージ５００７上に保持する。ガスタンク５０１１から流量調節器５０１０によって流量を制御しながらスパッタガスを第４の処理室１２４０内に導入し、電源５００３よりカソード５００５に電圧を印加してプラズマを発生させ、ターゲット５００４を用いて基板１００上に酸化物半導体膜１２０を形成する。
【０１３５】
図２では第３の処理室を例として説明したが、本明細書における成膜装置のどの処理室においても図２の方法が適宜適用できる。
【０１３６】
第３の処理室１２４０では室内に残留する水分がクライオポンプにより除去され、酸化物半導体膜１２０の水素濃度を低減することができる。また、酸化物半導体膜１２０は基板を加熱しながら成膜する。クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行うことで、酸化物半導体膜１２０を成膜する際の基板温度は室温以上４００℃未満とすることができる。
【０１３７】
以上のようにして、成膜装置１０００によってゲート絶縁層１０２から酸化物半導体膜１２０を連続して形成することができる。なお、図３では、３つ以上の処理室が搬送室を介して接続する構成を有しているがこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する構成、所謂インライン型の構成としてもよい。
【０１３８】
図４は、図１（Ｃ）で示すように島状の酸化物半導体層１２１上に、酸化シリコン層１１６及び保護絶縁層１０３を形成するための成膜装置３０００の一例を示す。
【０１３９】
成膜装置３０００は、ローダー室３１１０と、アンローダー室３１２０を有し、それぞれ処理前の基板を収納するカセット３１１１と、処理済みの基板を収納するカセット３１２１が設置されている。
【０１４０】
また、成膜装置３０００は第１の搬送室３１００を有している。第１の搬送室３１００には搬送手段３１０１が設置され、ゲートバルブを介して周囲に５つの処理室（第１の処理室３２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０、及び第５の処理室３２５０）と接続されている。
【０１４１】
ローダー室３１１０、アンローダー室３１２０、第１の搬送室３１００、第１の処理室３２１０、第２の処理室３２２０、第３の処理室３２３０、第４の処理室３２４０、及び第５の処理室３２５０には、それぞれ排気手段３１１５、排気手段３１２５、排気手段３１０５、排気手段３２１５、排気手段３２２５、排気手段３２３５、排気手段３２４５、及び排気手段３２５５が設けられており、減圧状態を実現できる。また、これらの排気手段は各処理室の使用用途に応じて適宜排気装置を選定すればよいが、特にクライオポンプを備えた排気手段が好ましい。また、ターボ分子ポンプにコールドトラップを備えた手段であってもよい。
【０１４２】
ローダー室３１１０、及びアンローダー室３１２０は第１の搬送室３１００に、基板を搬送する受け渡し室の役割を有している。受け渡し室を設けることにより、第１の搬送室３１００を大気による汚染から守ることができる。
【０１４３】
第１の処理室３２１０及び第４の処理室３２４０には、それぞれ基板加熱手段３２１１、及び基板加熱手段３２４１が設けられている。第２の処理室３２２０、第３の処理室３２３０には、それぞれスパッタリング法により酸化シリコン膜、窒化シリコン膜を成膜するための構成が備えられている。すなわち、各処理室にはターゲット、基板加熱手段が備えられ、スパッタガスを導入するガス供給手段、グロー放電生成手段が付加されている。また、第５の処理室３２５０には冷却手段３２５１が設けられている。
【０１４４】
成膜装置３０００の動作の一例について説明する。ここでは、図１（Ｃ）で示した島状の酸化物半導体層１２１上に、酸化シリコン層１１６及び保護絶縁層１０３を形成する方法について説明する。
【０１４５】
はじめに、ローダー室３１１０を排気し、ローダー室３１１０の圧力が第１の搬送室３１００の圧力と概略等しくなったら、ゲートバルブを開き第１の搬送室３１００を介してローダー室３１１０から第１の処理室３２１０へ基板１００を搬送する。
【０１４６】
次いで、基板１００を第１の処理室３２１０の基板加熱手段３２１１で予備加熱し、基板１００に吸着した不純物を脱離し排気することが好ましい。不純物としては、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、第１の処理室３２１０に設ける排気手段はクライオポンプが好ましい。基板１００に吸着していた不純物が予備加熱により脱離し、第１の処理室３２１０内に拡散するため、クライオポンプを用いて不純物を第１の処理室３２１０から排出する必要がある。なお、この予備加熱の処理は省略することもできる。
【０１４７】
次いで、基板１００を第２の処理室３２２０に搬送し、酸化シリコン層１１６を成膜する。例えば、酸化シリコン層１１６として酸化シリコン膜を成膜する。第２の処理室３２２０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されている。不純物が低減された処理室内で成膜された酸化物絶縁膜は、不純物濃度が抑制される。具体的には、酸化物絶縁膜に含まれる水素濃度を低減することができる。また、酸化シリコン層１１６は基板１００を加熱しながら成膜しても良いが、酸化シリコン層１１６に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０１４８】
スパッタリング法により酸化シリコン層１１６として酸化シリコン膜を成膜する場合、ターゲットとして石英ターゲットまたはシリコンターゲットを用いることができ、特にシリコンターゲットが好ましい。シリコンターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化シリコン膜は、シリコン原子または酸素原子の未結合手（ダングリングボンド）を含ませることができる。また、欠陥を含む酸化シリコン層１１６において、酸素の未結合手を欠陥として多く含む酸化シリコン層１１６であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１２１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０１４９】
未結合手を多く含む酸化シリコン層１１６を島状の酸化物半導体層１２１に接して設けることにより、島状の酸化物半導体層１２１に含まれる水素、水酸基又は水分などの不純物は、島状の酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散し易くなる。具体的には、島状の酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物が酸化シリコン層１１６に拡散移動し易くなる。その結果、島状の酸化物半導体層１２１の不純物濃度が低減される。
【０１５０】
次いで、基板１００を第３の処理室３２３０に搬送し、酸化シリコン層１１６上に保護絶縁層１０３を成膜する。保護絶縁層１０３としては、不純物元素の拡散を防止する機能があればよく、例えば窒化シリコン膜、窒化酸化シリコン膜などにより形成することができる。また、第３の処理室３２３０はクライオポンプ等により排気され、成膜室内の不純物濃度が低減されている状態が好ましい。
【０１５１】
保護絶縁層１０３は薄膜トランジスタ１１０の外部から不純物が拡散し、侵入することを防止する。不純物は、水素、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物などである。
【０１５２】
スパッタリング法により保護絶縁層１０３として窒化シリコン膜を成膜する場合、例えば、シリコンターゲットを用い、第３の処理室３２３０に窒素とアルゴンの混合ガスを導入して、反応性スパッタリングにより成膜を行う。基板温度を、１００℃以上４００℃以下例えば２００℃以上３５０℃以下として成膜する。加熱しながら成膜することにより、水素、水酸基又は水分など水素原子を含む不純物を酸化シリコン層１１６に拡散させ、島状の酸化物半導体層１２１における当該不純物濃度を低減させることができる。特に、水素原子の拡散が促進される２００℃以上３５０℃以下の温度範囲が好適である。
【０１５３】
また、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にエッチングガスを窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化シリコン層１１６と保護絶縁層１０３として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させる加熱処理（温度１００℃乃至４００℃）を行えばよい。
【０１５４】
なお、水素、水酸基又は水分など水素原子を含む不純物を酸化シリコン層１１６に拡散させ、島状の酸化物半導体層１２１における当該不純物濃度を低減させるために、保護絶縁層１０３を成膜した後に加熱処理を行っても良い。
【０１５５】
例えば、図４で示すように、基板１００を第４の処理室３２４０に搬送し成膜後の加熱処理を行う。成膜後の加熱処理において基板温度を１００℃以上４００℃以下とする。加熱処理により、酸化物半導体層に含まれる不純物を島状の酸化物半導体層１２１と酸化シリコン層１１６が接する界面を介して、酸化シリコン層１１６に拡散し易くなる。具体的には、島状の酸化物半導体層１２１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物が酸化物絶縁膜に拡散移動し易くなる。その結果、酸化物半導体層の不純物濃度が低減される。
【０１５６】
加熱処理の後は、基板１００を第５の処理室３２５０に搬送する。成膜後の加熱処理の基板温度Ｔから、再び水等の不純物が入らないよう、十分低い温度まで冷却する。具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。冷却は、窒素、またはヘリウム、ネオン、アルゴン等を第５の処理室３２５０に導入して行ってもよい。なお、冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１５７】
クライオポンプを設けた排気手段を適用した成膜装置３０００を用いることで、処理室内の不純物を低減できる。処理室の内壁に吸着していた不純物が脱離し、成膜中の基板や、膜の中に不純物が混入する不具合を低減できる。また、予備加熱中の雰囲気から脱離する不純物を排気して、基板に再吸着される現象を防ぐことができる。
【０１５８】
このようにして形成した酸化シリコン層１１６は、未結合手を多く含む。島状の酸化物半導体層１２１に接して酸化シリコン層１１６を設けることにより、島状の酸化物半導体層１２１に含まれる不純物、具体的には水素原子や、Ｈ２Ｏなど水素原子を含む化合物が島状の酸化物半導体層１２１から酸化シリコン層１１６へ拡散、移動し、その結果、島状の酸化物半導体層１２１に含まれる不純物濃度を低減できる。
【０１５９】
例えば、本実施の形態で例示する成膜装置を用いて形成した酸化物絶縁層が接して設けられた酸化物半導体層をチャネル形成領域に適用した薄膜トランジスタは、ゲート電極に電圧を印加しない状態、所謂オフ状態において、チャネル形成領域のキャリア濃度が低減されているため、オフ電流が少なく、良好な特性を示す。
【０１６０】
なお、図４では、３つ以上の処理室が搬送室を介して接続する構成を例示したがこれに限られない。例えば、基板の搬入口と搬出口を有し、各処理室が互いに接続する構成、所謂インライン型の構成としてもよい。
【０１６１】
上記の成膜装置を用いた工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用いた表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いることができる。上記の成膜装置を用いた工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネルギーを消費しないで済む。
【０１６２】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０１６３】
（実施の形態２）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。
【０１６４】
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図５を用いて説明する。
【０１６５】
図５（Ａ）乃至（Ｅ）に半導体装置の断面構造の一例を示す。図５（Ａ）乃至（Ｅ）に示す薄膜トランジスタ１６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０１６６】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物などの不純物を排除する。
【０１６７】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１６０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１６０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１６０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０１６８】
また、薄膜トランジスタ１６０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０１６９】
以下、図５（Ａ）乃至（Ｅ）を用い、基板１５０上に薄膜トランジスタ１６０を作製する工程を説明する。
【０１７０】
まず、絶縁表面を有する基板１５０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１５１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１７１】
また、ゲート電極層１５１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１７２】
次いで、ゲート電極層１５１上にゲート絶縁層１５２ａ、１５２ｂを形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１５２ａ、１５２ｂの合計膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。
【０１７３】
本実施の形態では、ゲート絶縁層１５２ａとしてスパッタリング法により膜厚１００ｎｍの窒化シリコン層、ゲート絶縁層１５２ｂとしてスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１７４】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【０１７５】
次いで、ゲート絶縁層１５２ｂ上に、酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層１７１に加工する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
【０１７６】
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、基板を室温以上４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１５０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１７７】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１７８】
次いで、ゲート絶縁層１５２ｂ、及び酸化物半導体層１７１上に、酸化シリコン層１７３を形成する。
【０１７９】
酸化シリコン層１７３として、島状の酸化物半導体層１７１まで形成された基板１５０を室温以上１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体を含むターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。なお、酸化シリコン層１７３は、欠陥を含む。酸化シリコン層１７３はＳｉＯｘ（好ましくはｘは２以上）膜とすると望ましい。
【０１８０】
また、欠陥を含む酸化シリコン層１７３において、酸素の未結合手を欠陥として多く含む酸化シリコン層１７３であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１７１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０１８１】
例えば、純度が６Ｎ（９９．９９９９％）であり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン層１７３を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン層１７３を成膜するためのターゲットとして用いることができる。また、酸化シリコン層１７３は基板１５０を加熱しながら成膜しても良いが、酸化シリコン層１７３に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０１８２】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１７３を成膜することが好ましい。酸化物半導体層１７１及び酸化シリコン層１７３に水素、水酸基又は水分が含まれないようにするためである。
【０１８３】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウムなどを用いることもできる。
【０１８４】
また、酸化物半導体層１７１に接して酸化シリコン層１７３を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１７９が形成される（図５（Ｂ）参照。）
【０１８５】
混合領域１７９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。
【０１８６】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０１８７】
混合領域１７９を酸化物半導体層１７１と酸化シリコン層１７３との間に設けることによって、より上記酸化物半導体層１７１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１７３への拡散が促進され、移動し易くなる。
【０１８８】
次に、欠陥を含む酸化シリコン層１７３と酸化物半導体層１７１とを接した状態で１００℃乃至４００℃で加熱処理を行う。この加熱処理によって酸化物半導体層１７１中に含まれる水素若しくは水分を、欠陥を含む酸化シリコン層１７３に拡散させることができる。酸化シリコン層１７３は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１７１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１７１と酸化シリコン層１７３が接する界面を介して、酸化シリコン層１７３に拡散する。具体的には、酸化物半導体層１７１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１７３に拡散移動し易くなる。
【０１８９】
水素及び水素化物の濃度が低減された酸化物半導体層１６２を形成することができる。具体的には、酸化物半導体層１６２及び酸化シリコン層１７３との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。
【０１９０】
酸化シリコン層１７３上に第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化シリコン層１６６を形成した後、レジストマスクを除去する（図５（Ｃ）参照。）。
【０１９１】
次いで、ゲート絶縁層１５２ａ、１５２ｂ、酸化物半導体層１６２、及び酸化シリコン層１６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層１６５ａ、ドレイン電極層１６５ｂを形成した後、レジストマスクを除去する（図５（Ｄ）参照。）。
【０１９２】
ソース電極層１６５ａ、ドレイン電極層１６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。
【０１９３】
以上の工程で、水素及び水素化物の濃度が低減された酸化物半導体層１６２を有する薄膜トランジスタ１６０を形成することができる（図５（Ｄ）参照。）。
【０１９４】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１９５】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層１５３を酸化シリコン層１６６、ソース電極層１６５ａ、ドレイン電極層１６５ｂ上に形成する。保護絶縁層１５３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層１５３を、窒化シリコン膜を用いて形成する（図５（Ｅ）参照。）。
【０１９６】
なお、ソース電極層１６５ａ、ドレイン電極層１６５ｂ、酸化シリコン層１６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層１５３を積層してもよい。また、保護絶縁層１５３上に平坦化絶縁層を形成してもよい。
【０１９７】
欠陥を含む酸化シリコン層上に、基板を加熱して窒化シリコン層を成膜することで、酸化物半導体膜から該酸化シリコン膜に水素、水分を拡散させつつ、同時に外気から水分の侵入を防ぐバリア膜を設けることができる。
【０１９８】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。また、酸化物半導体層に接して欠陥を含む酸化シリコン層を設けることで酸化物半導体層中の水素、水分を酸化シリコン膜へ拡散させ酸化物半導体層の水素及び水素化合物の濃度を低減することができる。
【０１９９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２００】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２０１】
（実施の形態３）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの他の例を示す。
【０２０２】
本実施の形態の半導体装置及び半導体装置の作製方法の一形態を、図６を用いて説明する。
【０２０３】
酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層の膜厚を制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素、水分、水酸基又は水素化物などの不純物を排除する。
【０２０４】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ１９０は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１９０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ１９０のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０２０５】
また、薄膜トランジスタ１９０はシングルゲート構造の薄膜トランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０２０６】
以下、図６（Ａ）乃至（Ｃ）を用い、基板１４０上に薄膜トランジスタ１９０を作製する工程を説明する。
【０２０７】
まず、絶縁表面を有する基板１４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層１８１を形成する。本実施の形態では、ゲート電極層１８１として、膜厚１５０ｎｍのタングステン膜を、スパッタリング法を用いて形成する。
【０２０８】
次いで、ゲート電極層１８１上にゲート絶縁層１４２を形成する。酸化物半導体層を用いる薄膜トランジスタの電気的特性変動を抑止するためにゲート絶縁層１４２の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御する。本実施の形態では、ゲート絶縁層１４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。
【０２０９】
ゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。
【０２１０】
次いで、ゲート絶縁層１４２上に、導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層１９５ａ、ドレイン電極層１９５ｂを形成した後、レジストマスクを除去する。
【０２１１】
次に酸化物半導体膜を形成し、第３のフォトリソグラフィ工程により島状の酸化物半導体層１４１に加工する（図６（Ａ）参照。）。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
【０２１２】
減圧状態に保持された処理室内に基板を保持し、基板を室温、又は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１４０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２１３】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２１４】
次いで、ゲート絶縁層１４２、酸化物半導体層１４１、ソース電極層１９５ａ、及びドレイン電極層１９５ｂ上に、酸化シリコン層１９６を形成する。
【０２１５】
酸化シリコン層１９６として、島状の酸化物半導体層１４１まで形成された基板１４０を室温、又は１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。酸化シリコン層１９６はＳｉＯｘ（好ましくはｘは２以上）膜とすると望ましい。
【０２１６】
また、欠陥を含む酸化シリコン層１９６において、酸素の未結合手を欠陥として多く含む酸化シリコン層１９６であると、水素、水酸基又は水分などの不純物に対する束縛エネルギーが大きくなるので、より酸化物半導体層１４１から、水素若しくは水素を含む不純物を、欠陥を含む酸化シリコン層に拡散させることができる。
【０２１７】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、ターゲットと基板との間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン層１９６を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン層１９６を成膜するためのターゲットとして用いることができる。また、酸化シリコン層１９６は基板１４０を加熱しながら成膜しても良いが、酸化シリコン層１９６に欠陥を含ませるため０℃乃至５０℃程度の温度、好ましくは室温で成膜することが望ましい。
【０２１８】
この場合において、処理室内の残留水分を除去しつつ酸化シリコン層１９６を成膜することが好ましい。酸化物半導体層１４１及び酸化シリコン層１９６に水素、水酸基又は水分が含まれないようにするためである。
【０２１９】
なお、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウムなどを用いることもできる。
【０２２０】
また、酸化物半導体層１４１に接して酸化シリコン層１９６を形成すると、酸化物半導体層と酸化シリコン層との界面に酸化物半導体及び酸化シリコンを含む混合領域１９９が形成される。
【０２２１】
混合領域１９９は、酸素、シリコン、及び酸化物半導体に含まれる少なくとも一種以上の金属元素を有する。
【０２２２】
混合領域の膜厚は、１ｎｍ乃至１０ｎｍ、好ましくは２ｎｍ乃至５ｎｍとする。混合領域の膜厚は、酸化シリコン層を形成する際のスパッタリング法の成膜条件によって制御することができる。スパッタリング法の電源のパワーをより強く、基板とターゲットとの間の距離をより近くすれば、混合領域を厚く形成することができる。また、より強いパワーでスパッタリング法を行うことによって、酸化物半導体層表面に付着した吸着水等を除去することもできる。
【０２２３】
混合領域１９９を酸化物半導体層１４１と酸化シリコン層１９６との間に設けることによって、より上記酸化物半導体層１４１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等の酸化シリコン層１９６への拡散が促進され、移動し易くなる。
【０２２４】
次いで、保護絶縁層１８３を酸化シリコン層１９６上に形成する。保護絶縁層１８３としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いる。保護絶縁層１８３として、酸化シリコン層１９６まで形成された基板１４０を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。
【０２２５】
保護絶縁層１８３の成膜時に１００℃〜４００℃に基板１４０を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層（欠陥を含む酸化シリコン膜）に拡散させることができる。酸化シリコン層１９６は欠陥（ダングリングボンド）を多く含むため、島状の酸化物半導体層１４１に含まれる水素、水酸基又水分等の不純物は、酸化物半導体層１４１と酸化シリコン層１９６が接する界面を介して、酸化シリコン層１９６に拡散する。具体的には、酸化物半導体層１４１に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物や、炭素原子を含む化合物等が酸化シリコン層１９６に拡散移動し易くなる。
【０２２６】
以上の工程で、水素及び水素化物の濃度が低減された酸化物半導体層１９２を有する薄膜トランジスタ１９０を形成することができる（図６（Ｃ）参照。）。具体的には、酸化物半導体層１４１及び酸化シリコン層１９６との界面における水素濃度が５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とすることができる。
【０２２７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２２８】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２２９】
（実施の形態４）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。
【０２３０】
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０２３１】
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱処理の際に酸化物半導体が結晶化してしまうのを抑制することが好ましい。
【０２３２】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【０２３３】
また、薄膜トランジスタが配置される画素には、画素電極層、またはその他の電極層（容量電極層など）や、配線層（容量配線層など）に可視光に対して透光性を有する導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層も可視光に対して透光性を有する膜を用いることが好ましい。
【０２３４】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【０２３５】
薄膜トランジスタに透光性を持たせると、開口率を向上させることができる。特に１０インチ以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることができる。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、保持容量も透光性とすることができるため、さらに開口率を向上させることができる。
【０２３６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２３７】
（実施の形態５）
本実施の形態は、本明細書で開示する半導体装置に適用できる薄膜トランジスタの例を示す。
【０２３８】
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図７は、図１と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２３９】
図７に示す薄膜トランジスタ１３０はチャネルエッチ型の薄膜トランジスタであり、絶縁表面を有する基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１１２、酸化物導電層１１８ａ、１１８ｂ、ソース電極層１１５ａ、及びドレイン電極層１１５ｂを含む。また、薄膜トランジスタ１３０を覆い、酸化物半導体層１１２に接する酸化シリコン層１１６が設けられ、さらにその上に保護絶縁層１０３が積層されている。酸化シリコン層１１６は欠陥を含み、酸化物半導体層１１２と酸化シリコン層１１６との間には混合領域１１９が設けられている。
【０２４０】
実施の形態１に従って、基板１００上にゲート電極層１０１を形成し、ゲート絶縁層１０２を積層する。ゲート絶縁層１０２上に酸化物半導体膜を形成し、酸化物半導体層を形成する。
【０２４１】
酸化物半導体層上に酸化物導電層１１８ａ、１１８ｂを形成する。本実施の形態では酸化物導電層１１８ａ、１１８ｂを酸化物半導体層と同じフォトリソグラフィ工程によって形状を加工する例を示すが、酸化物導電層１１８ａ、１１８ｂはソース電極層及びドレイン電極層と同じフォトリソグラフィ工程によって形状を加工してもよい。
【０２４２】
酸化物導電層１１８ａ、１１８ｂの成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層１１８ａ、１１８ｂの材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電層１１８ａ、１１８ｂとして、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱処理の際に酸化物導電膜が結晶化してしまうのを抑制することが好ましい。
【０２４３】
本実施の形態では酸化物導電層を酸化物半導体層と同じフォトリソグラフィ工程によって形状を加工した後、ソース電極層１１５ａ、ドレイン電極層１１５ｂをマスクとして、さらに酸化物導電層をエッチングし、酸化物導電層１１８ａ、１１８ｂを形成する。酸化亜鉛を成分とする酸化物導電層１１８ａ、１１８ｂは、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
【０２４４】
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成するために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチング速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電層を選択的にエッチングする。
【０２４５】
よって、ソース電極層１１５ａ、ドレイン電極層１１５ｂの形成に用いるレジストマスクの除去は、アッシング工程によって除去することが好ましい。剥離液を用いたエッチングの場合は、酸化物導電層及び酸化物半導体層が過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間）を適宜調整する。
【０２４６】
酸化物半導体層１１２と金属材料からなるドレイン電極層１１５ｂの間に設けられる酸化物導電層１１８ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１１２と金属材料からなるソース電極層１１５ａの間に設けられる酸化物導電層１１８ａは低抵抗ソース領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると好ましい。
【０２４７】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域として酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるために有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
【０２４８】
また、半導体装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば、Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高くて課題であった。これは、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる。
【０２４９】
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、より短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、動作速度を高速化することができる。
【０２５０】
実施の形態１を例として説明したが、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２５１】
以上のように、酸化物半導体層を用いる薄膜トランジスタを有する半導体装置において、安定な電気特性を有し信頼性の高い半導体装置を提供することができる。
【０２５２】
（実施の形態６）
本実施の形態では、実施の形態１乃至５に示した半導体装置において、薄膜トランジスタと、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製する一例を示す。
【０２５３】
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５６】
図８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２５７】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２５８】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２５９】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２６０】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２６１】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２６２】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図８と同じ画素構成を用いることができる。
【０２６３】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６４】
なお、図８に示す画素構成は、これに限定されない。例えば、図８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２６５】
次に、発光素子の構成について、図９を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至５で示す薄膜トランジスタを適用することができる。本実施の形態では実施の形態４を用いる例を示し、実施の形態４と同様に作製できる、酸化物半導体層を含む透光性の薄膜トランジスタを用いる例を示す。
【０２６６】
駆動用ＴＦＴ７００１、７０１１、７０２１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。駆動用ＴＦＴ７００１、７０１１、７０２１は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の駆動用ＴＦＴ７００１、７０１１、７０２１のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該駆動用ＴＦＴ７００１、７０１１、７０２１のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。従って、駆動用ＴＦＴ７００１、７０１１、７０２１は信頼性の高い薄膜トランジスタである。
【０２６７】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２６８】
下面射出構造の発光素子について図９（Ａ）を用いて説明する。
【０２６９】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図９（Ａ）では、駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０２７０】
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２７１】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図９（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
【０２７２】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２７３】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２７４】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２７５】
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極７０１３上にＥＬ層７０１４をホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０２７６】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６として、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２７７】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図９（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０２７８】
なお、図９（Ａ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、基板を通過して射出させることができる。
【０２７９】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２８０】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図９（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２８１】
また、平坦化絶縁層７０３６、保護絶縁層７０３５、絶縁層７０３２、及び絶縁層７０３１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０２８２】
次に、両面射出構造の発光素子について、図９（Ｂ）を用いて説明する。
【０２８３】
図９（Ｂ）では、駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
【０２８４】
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることができる。
【０２８５】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
【０２８６】
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２８７】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８８】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２８９】
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０２９０】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化シリコンを含むＩＴＯ膜を形成する。
【０２９１】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図９（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
【０２９２】
なお、図９（Ｂ）ではゲート電極層として透光性を有する導電膜を用い、かつソース電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素子７０２２から第１の電極７０２３側に発せられる光は、カラーフィルタ層７０４３を通過し、基板を通過して射出させることができる。
【０２９３】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２９４】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０２９５】
また、平坦化絶縁層７０４６、保護絶縁層７０４５、絶縁層７０４２、及び絶縁層７０４１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０２９６】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０２９７】
次に、上面射出構造の発光素子について、図９（Ｃ）を用いて説明する。
【０２９８】
図９（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図９（Ｃ）では、駆動用ＴＦＴ７００１のドレイン電極層と第１の電極７００３とは接しており、駆動用ＴＦＴ７００１と発光素子７００２の第１の電極７００３とを電気的に接続している。第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
【０２９９】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０３００】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３０１】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３０２】
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０３０３】
図９（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
【０３０４】
ただし、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０３０５】
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
【０３０６】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図９（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０３０７】
また、図９（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、酸化シリコン層７０５１、保護絶縁層７０５２、平坦化絶縁層７０５６、平坦化絶縁層７０５３、及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３、７０５６は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３、７０５６を形成してもよい。平坦化絶縁層７０５３、７０５６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０３０８】
また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３０９】
また、図９（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色発光素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０３１０】
また、図９（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０３１１】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０３１２】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０３１３】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０３１４】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０３１５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３１６】
（実施の形態７）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図１０を用いて説明する。図１０（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３１７】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３１８】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３１９】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ４５０９、４５１０は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。また、薄膜トランジスタ４５０９、４５１０はゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。従って、薄膜トランジスタ４５０９、４５１０は信頼性の高い薄膜トランジスタである。
【０３２０】
なお、駆動回路用の薄膜トランジスタ４５０９としては、薄膜トランジスタの酸化物半導体層のチャネル形成領域と重なる位置に導電層を設けた構造とする。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３２１】
酸化シリコン層４５４２上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３２２】
また、導電層４５４０は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の４５４０の遮蔽機能により、静電気などの外部の電場の影響により薄膜トランジスタの電気的な特性が変動することを防止することができる。
【０３２３】
また、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化シリコン層４５４２が形成されている。薄膜トランジスタ４５１０のソース電極層又はドレイン電極層は薄膜トランジスタ上に設けられた酸化シリコン層４５４２及び絶縁層４５５１に形成された開口において配線層４５５０と電気的に接続されている。配線層４５５０は第１の電極４５１７と接して形成されており、薄膜トランジスタ４５１０と第１の電極４５１７とは配線層４５５０を介して電気的に接続されている。
【０３２４】
酸化シリコン層４５４２は実施の形態１で示した酸化シリコン層１１６と同様な材料及び方法で形成すればよい。
【０３２５】
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、絶縁層４５５１上に形成される。
【０３２６】
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能するオーバーコート層４５４３で覆う構成となっている。
【０３２７】
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４は、実施の形態１で示した保護絶縁層１０３と同様に形成すればよく、例えば窒化シリコン膜をスパッタリング法で形成すればよい。
【０３２８】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と配線層４５５０を介して電気的に接続されている。なお発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０３２９】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３３０】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３３１】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０３３２】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０３３３】
接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３３４】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３３５】
発光素子４５１１からの光の取り出し方向に位置する基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３３６】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０３３７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３３８】
シール材は、スクリーン印刷法、インクジェット装置またはディスペンス装置を用いて形成することができる。シール材は、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を含む材料を用いることができる。また、フィラーを含んでもよい。
【０３３９】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１０の構成に限定されない。
【０３４０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０３４１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４２】
（実施の形態８）
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ）（Ｃ）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ）または図１６（Ｃ）のＭ−Ｎにおける断面図に相当する。
【０３４３】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０３４４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０３４５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２、４０２０、４０２１が設けられている。
【０３４６】
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ４０１０、４０１１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。また、薄膜トランジスタ４０１０、４０１１はゲート絶縁層を１００ｎｍ以上３５０ｎｍ以下の膜厚に制御することによって温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であるような電気特性が安定な薄膜トランジスタとすることができる。従って、薄膜トランジスタ４０１０、４０１１は信頼性の高い薄膜トランジスタである。
【０３４７】
走査線駆動回路４００４の駆動回路用の薄膜トランジスタ４０１１を覆って、絶縁層４０２１上に導電層４０４０が設けられている。導電層４０４０は、画素電極層４０３０形成時に同じ導電膜を加工することによって形成される。複数の画素電極層４０３０は画素部４００２において画素ごとに設けられ画素の駆動用薄膜トランジスタと電気的に接続する。一方、導電層４０４０は走査線駆動回路４００４を覆うように設けられ、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層形成時に同じ導電膜を加工することによって形成された共通配線層４０４５と電気的に接続している。導電層４０４０は、固定電位であり、電位は、例えばＧＮＤ線（接地線）に接続することで制御することができる。
【０３４８】
導電層４０４０を走査線駆動回路４００４上に設けることによって、外部の電場を遮蔽する、すなわち外部の電場が走査線駆動回路４００４の薄膜トランジスタ４０１１の動作に影響を与えないようにすることができる。よって走査線駆動回路４００４の薄膜トランジスタ４０１１のしきい値電圧の値の変動（シフト）を防止できる。
【０３４９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０のソース電極層又はドレイン電極層と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０３５０】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。
【０３５１】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０３５２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０３５３】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０３５４】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
【０３５５】
薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成されている。絶縁層４０４１は実施の形態１で示した酸化シリコン層１１６と同様な材料及び方法で形成すればよい。ここでは、絶縁層４０４１として、実施の形態１を用いてスパッタリング法により欠陥を含む酸化シリコン層を形成する。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。また、保護絶縁層４０４２は実施の形態１で示した保護絶縁層１０３と同様に形成すればよく、例えば窒化シリコン膜を用いることができる。また、保護絶縁層４０４２上に薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。
【０３５６】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０３５７】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）などの方法、又はドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０３５８】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性の導電性材料を用いることができる。
【０３５９】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０３６０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０３６１】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０３６２】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０３６３】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３６４】
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３６５】
また、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３６６】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０３６７】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０３６８】
また、通常の垂直同期周期数を１．５倍、好ましくは２倍以上にすることで応答速度を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０３６９】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０３７０】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０３７１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、さらに画素部または駆動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線及び共通配線の間に並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタと同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
【０３７２】
また、液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３７３】
このように、本明細書に開示される半導体装置としては、特に限定されず、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３７４】
以下にＶＡ型の液晶表示装置の一例を示す。
【０３７５】
ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
【０３７６】
図１２と図１３は、ＶＡ型液晶表示パネルの画素構造を示している。図１３は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１２に表している。以下の説明ではこの両図を参照して説明する。
【０３７７】
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。
【０３７８】
画素電極層６２４は、絶縁膜６２０、絶縁膜６２１、及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極層６２６は、絶縁膜６２０、絶縁膜６２１、及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２７において、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができる。なお、ゲート配線６０２、ゲート配線６０３上にはゲート絶縁層６０６が形成されている。ＴＦＴ６２８とＴＦＴ６２９も電気的特性変動を抑止するためにゲート絶縁層の膜厚を１００ｎｍ以上３５０ｎｍ以下に制御し、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面において、変動要因となる水素や水分などの不純物を排除し、水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とした薄膜トランジスタである。
【０３７９】
また、容量配線６９０が設けられ、ゲート絶縁層６０６ａ、６０６ｂの積層を誘電体とし、画素電極層または画素電極層と電気的に接続する容量電極と保持容量を形成する。
【０３８０】
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素電極層６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回路を図１５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶の配向を精密に制御して視野角を広げることができる。
【０３８１】
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極層６４０が形成されている。また、着色膜６３６と対向電極層６４０の間にはオーバーコート膜とも呼ばれる平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。図１４に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極層６２４及び画素電極層６２６側のスリットとを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
【０３８２】
対向電極層６４０は画素部に設けられる第１の対向電極層であり、駆動回路部に設けられる開口パターンを有する第２の対向電極層と同電位である。開口パターンを有する第２の対向電極層を駆動回路部に設けることによって、高信頼性及び低消費電力の半導体装置とすることができる。
【０３８３】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
【０３８４】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３８５】
（実施の形態９）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を示す。
【０３８６】
図１１は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至５のいずれか一の薄膜トランジスタを適宜用いることができ、同様な工程及び材料で形成することができる。薄膜トランジスタ５８１は酸化物半導体層と酸化シリコン層との間に混合領域を有する。また、欠陥を含む（酸素のタングリングボンドを多く含むと好ましい）酸化シリコン層（ＳｉＯｘ、好ましくはｘは２以上）を積層し、加熱処理することにより酸化物半導体層中に含まれる水素や水は酸化シリコン層に拡散され、酸化物半導体層は水素や水が低減されている。従って、薄膜トランジスタ５８１は信頼性の高い薄膜トランジスタである。
【０３８７】
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０３８８】
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は、酸化シリコン層５８３、保護絶縁層５８４、絶縁層５８５に形成される開口において第１の電極層５８７と接して電気的に接続されている。
【０３８９】
よって、本実施の形態の半導体装置に含まれる薄膜トランジスタ５８１は、温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加（ゲート電圧Ｖｇを３０Ｖ又は−３０Ｖ）する測定において、測定前と測定後の薄膜トランジスタ１１０のしきい値電圧の値の差が１Ｖ以下（±１Ｖ以下）であり、該薄膜トランジスタ５８１のゲート絶縁層の膜厚は１００ｎｍ以上３５０ｎｍ以下に、酸化物半導体層及び、該酸化物半導体層と接して形成される酸化物絶縁層（酸化シリコン層）との界面における水素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下に制御されている。
【０３９０】
第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１１参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、対向基板５９６に設けられる第２の電極層５８８が共通電極に相当する。
【０３９１】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０３９２】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０３９３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３９４】
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３９５】
図１７（Ａ）は、携帯電話機の一例である携帯電話機１６００を示している。携帯電話機１６００は、筐体１６０１に組み込まれた表示部１６０２の他、操作ボタン１６０３ａ、１６０３ｂ、外部接続ポート１６０４、スピーカ１６０５、マイク１６０６などを備えている。
【０３９６】
図１７（Ａ）に示す携帯電話機１６００は、表示部１６０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１６０２を指などで触れることにより行うことができる。
【０３９７】
表示部１６０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３９８】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１６０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１６０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３９９】
また、携帯電話機１６００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１６００の向き（縦か横か）を判断して、表示部１６０２の画面表示を自動的に切り替えるようにすることができる。
【０４００】
また、画面モードの切り替えは、表示部１６０２を触れること、又は筐体１６０１の操作ボタン１６０３ａ、１６０３ｂの操作により行われる。また、表示部１６０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０４０１】
また、入力モードにおいて、表示部１６０２の光センサで検出される信号を検知し、表示部１６０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０４０２】
表示部１６０２は、イメージセンサとして機能させることもできる。例えば、表示部１６０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０４０３】
表示部１６０２には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４０４】
図１７（Ｂ）も携帯電話機の一例である。図１７（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０４０５】
図１７（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８０１には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
【０４０６】
また、表示パネル１８０２はタッチパネルを備えており、図１７（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０４０７】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０４０８】
上記実施の形態に示す半導体装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図１７（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０４０９】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０４１０】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０４１１】
図１８（Ａ）は、テレビジョン装置の一例であるテレビジョン装置９６００を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０４１２】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０４１３】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４１４】
表示部９６０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４１５】
図１８（Ｂ）は、デジタルフォトフレームの一例であるデジタルフォトフレーム９７００を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０４１６】
表示部９７０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４１７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０４１８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０４１９】
図１９は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
【０４２０】
表示部９８８３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０４２１】
また、図１９に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１９に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０４２２】
図２１は、上記実施の形態を適用して形成される半導体装置の一例である発光装置を、室内の照明装置３００１として用いた例である。本明細書に示す発光装置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、上記実施の形態で示した発光装置は、卓上照明器具３００２として用いることも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
【０４２３】
以上のように、実施の形態１乃至９のいずれか一で示した半導体装置は、上記のような様々な電子機器の表示パネルに適用することができ、信頼性の高い電子機器を提供することができる。
【０４２４】
（実施の形態１１）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２０に示す。
【０４２５】
図２０は、電子書籍の一例である電子書籍２７００を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０４２６】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部（図２０では表示部２７０７）に画像を表示することができる。
【０４２７】
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０４２８】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０４２９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【特許請求の範囲】
【請求項１】
ゲート電極層と、前記ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層を含む薄膜トランジスタと、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化シリコン層とを有し、
前記薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下であることを特徴とする半導体装置。
【請求項２】
ゲート電極層と、前記ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層を含む薄膜トランジスタと、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化シリコン層とを有し、
前記酸化物半導体層及び、前記酸化物半導体層と前記酸化シリコン層との界面における二次イオン質量分析による水素濃度が５×１０１９／ｃｍ３以下とし、
前記薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において前記酸化シリコン層は欠陥を含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化物半導体層と前記酸化シリコン層の界面に混合領域が設けられ、
前記混合領域は、酸素、シリコン、及び前記酸化物半導体層に含まれる金属元素を少なくとも一種類以上含むことを特徴とする半導体装置。
【請求項５】
請求項４において、前記混合領域は膜厚１ｎｍ乃至１０ｎｍであることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記ゲート絶縁層は酸化シリコン層、又は前記ゲート電極層側から窒化シリコン層と酸化シリコン層との積層であることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記酸化シリコン層を覆う保護絶縁層を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記酸化物半導体層は、インジウム、ガリウム、又は亜鉛を含むことを特徴とする半導体装置。
【請求項１】
ゲート電極層と、前記ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層を含む薄膜トランジスタと、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化シリコン層とを有し、
前記薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下であることを特徴とする半導体装置。
【請求項２】
ゲート電極層と、前記ゲート電極層上の膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層と、前記ゲート絶縁層上の酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記酸化物半導体層を含む薄膜トランジスタと、前記ソース電極層及びドレイン電極層上に前記酸化物半導体層の一部と接する酸化シリコン層とを有し、
前記酸化物半導体層及び、前記酸化物半導体層と前記酸化シリコン層との界面における二次イオン質量分析による水素濃度が５×１０１９／ｃｍ３以下とし、
前記薄膜トランジスタは温度８５℃で、１２時間、ゲート電極層に３０Ｖ、又は−３０Ｖの電圧を印加する測定において、測定前と測定後の薄膜トランジスタのしきい値電圧の値の差が１Ｖ以下であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において前記酸化シリコン層は欠陥を含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化物半導体層と前記酸化シリコン層の界面に混合領域が設けられ、
前記混合領域は、酸素、シリコン、及び前記酸化物半導体層に含まれる金属元素を少なくとも一種類以上含むことを特徴とする半導体装置。
【請求項５】
請求項４において、前記混合領域は膜厚１ｎｍ乃至１０ｎｍであることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記ゲート絶縁層は酸化シリコン層、又は前記ゲート電極層側から窒化シリコン層と酸化シリコン層との積層であることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記酸化シリコン層を覆う保護絶縁層を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記酸化物半導体層は、インジウム、ガリウム、又は亜鉛を含むことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１１−１００９８１（Ｐ２０１１−１００９８１Ａ）
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願番号】特願２０１０−２２３４５３（Ｐ２０１０−２２３４５３）
【出願日】平成２２年１０月１日（２０１０．１０．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願日】平成２２年１０月１日（２０１０．１０．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]