半導体装置
【課題】トンネルトランジスタにおいて、その寄生容量を低減したゲート電極を提供する。
【解決手段】ゲート絶縁膜２０１を介して形成されたゲート電極２０２を挟むように形成された、第１導電型のソース領域１２１及び前記第１導電型とは逆導電型の第２導電型のドレイン領域１２２と、基板１０１内において前記ソース領域１２１と前記ドレイン領域１２２との間に形成された、第２導電型のチャネル領域１２３とを備える。そして、前記ゲート絶縁膜２０１は、前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジＥ１と、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジＥ２とを有し、第１の膜厚を有する第１の絶縁膜部分を有する。さらに、前記ゲート絶縁膜２０１は、前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分を有する。
【解決手段】ゲート絶縁膜２０１を介して形成されたゲート電極２０２を挟むように形成された、第１導電型のソース領域１２１及び前記第１導電型とは逆導電型の第２導電型のドレイン領域１２２と、基板１０１内において前記ソース領域１２１と前記ドレイン領域１２２との間に形成された、第２導電型のチャネル領域１２３とを備える。そして、前記ゲート絶縁膜２０１は、前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジＥ１と、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジＥ２とを有し、第１の膜厚を有する第１の絶縁膜部分を有する。さらに、前記ゲート絶縁膜２０１は、前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
電子デバイスの消費電力を低減する有効な手段の例として、電子デバイスの動作電圧の低減が挙げられる。しかしながら、通常のＭＯＳトランジスタは、動作電圧を下げ過ぎると、必要な電流値が得られず、その動作スピードが大きく低下してしまう。
【０００３】
そこで、ソース領域とチャネル領域との間のＰＮ接合部にトンネル電流が流れるトンネルトランジスタが考案されている。トンネルトランジスタの電流値を決定するのは、トンネル電流が流れるＰＮ接合部であり、トンネル電流の制御には、ゲート電極の構成部分のうち、ＰＮ接合部付近の部分が関与する。一方、ゲート電極のその他の部分は、その下部のゲート絶縁膜がトンネルトランジスタの寄生容量となり、トンネルトランジスタの動作スピードを低下させる原因となる。よって、トンネルトランジスタの寄生容量を低減することが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２６３６７７号公報
【非特許文献】
【０００５】
【非特許文献１】Chenming Hu et al. "Green Transistor - A VDD Scaling Path for Future Low Power ICs" VLSI-TSA2008
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トンネルトランジスタの寄生容量を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一の態様の半導体装置は、基板と、前記基板上にゲート絶縁膜を介して形成されたゲート電極とを備える。さらに、前記半導体装置は、前記基板内において前記ゲート電極を挟むように形成された、第１導電型のソース領域及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、前記基板内において前記ソース領域と前記ドレイン領域との間に形成された、前記第２導電型のチャネル領域とを備える。そして、前記ゲート絶縁膜は、前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジと、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジとを有し、第１の膜厚を有する第１の絶縁膜部分を有する。さらに、前記ゲート絶縁膜は、前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分を有する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の半導体装置の構成を示す側方断面図である。
【図２】図１のゲート絶縁膜の構成を詳細に示した拡大側方断面図である。
【図３】第１実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図４】第１実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図５】第１実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【図６】第２実施形態の半導体装置の構成を示す側方断面図である。
【図７】図６のゲート絶縁膜の構成を詳細に示した拡大側方断面図である。
【図８】第２実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図９】第２実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図１０】第２実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【図１１】第３実施形態の半導体装置の構成を示す側方断面図である。
【図１２】第３実施形態の半導体装置の製造方法を示す側方断面図(1/4)である。
【図１３】第３実施形態の半導体装置の製造方法を示す側方断面図(2/4)である。
【図１４】第３実施形態の半導体装置の製造方法を示す側方断面図(3/4)である。
【図１５】第３実施形態の半導体装置の製造方法を示す側方断面図(4/4)である。
【図１６】第４実施形態の半導体装置の構成を示す側方断面図である。
【図１７】第４実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図１８】第４実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図１９】第４実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態を、図面に基づいて説明する。
【００１０】
（第１実施形態）
図１は、第１実施形態の半導体装置の構成を示す側方断面図である。
【００１１】
図１には、半導体装置を構成するトンネルトランジスタが示されている。図１の半導体装置は、このトンネルトランジスタの構成要素として、基板１０１と、ソース領域１２１と、ドレイン領域１２２と、チャネル領域１２３と、ゲート絶縁膜２０１と、ゲート電極２０２と、側壁絶縁膜２０３等を備えている。
【００１２】
基板１０１は、ＳＯＩ（Semiconductor On Insulator）基板であり、半導体基板１１１と、半導体基板１１１上に形成された埋め込み絶縁膜１１２と、埋め込み絶縁膜１１２上に形成された半導体層１１３とを含んでいる。本実施形態では、半導体基板１１１、埋め込み絶縁膜１１２、半導体層１１３はそれぞれ、シリコン基板、シリコン酸化膜、Ｐ型シリコン層となっている。基板１０１は、ＳＯＩ基板とする代わりに、半導体基板としても構わない。
【００１３】
図１には、互いに直交するＸ、Ｙ、Ｚ方向が示されている。Ｘ、Ｙ方向は、基板１０１の主面に平行で、かつ、互いに垂直となっており、Ｚ方向は、基板１０１の主面に垂直となっている。Ｘ方向は、トンネルトランジスタのゲート長方向に相当し、Ｙ方向は、トンネルトランジスタのチャネル幅方向に相当する。
【００１４】
ソース領域１２１とドレイン領域１２２は、半導体層１１３内に、ゲート電極２０２を挟むように形成されている。また、チャネル領域１２３は、半導体層１１３内において、ソース領域１２１とドレイン領域１２２との間に形成されている。図１では、ソース領域１２１とチャネル領域１２３との境界面が、Ｓ1で示され、ドレイン領域１２２とチャネル領域１２３との境界面が、Ｓ2で示されている。さらには、境界面Ｓ1、Ｓ2の先端部、即ち、境界面Ｓ1、Ｓ2が基板１０１の主面にぶつかる箇所が、それぞれＰ1、Ｐ2で示されている。
【００１５】
本実施形態では、ソース領域１２１の導電型は、Ｎ型となっており、ドレイン領域１２２とチャネル領域１２３の導電型は、Ｐ型となっている。よって、ソース領域１２１とチャネル領域１２３との境界面Ｓ1は、ＰＮ接合部（ＰＮ接合面）となっている。そして、本実施形態のトンネルトランジスタは、ゲート電極２０２に電圧が印加されることで、ＰＮ接合部Ｓ1にトンネル電流が流れる。図１に示す矢印Ａは、ソース領域１２１内におけるトンネル電流のキャリア（電子）が、ＰＮ接合部Ｓ1を介して、チャネル領域１２３へと流入する様子を模式的に示したものである。
【００１６】
なお、具体的には、ソース領域１２１、ドレイン領域１２２はそれぞれ、Ｎ＋型領域、Ｐ＋型領域となっている。また、チャネル領域１２３は、Ｐ型領域となっているが、これは、半導体層１１３がＰ型半導体層であることに由来する。なお、ソース領域１２１、ドレイン領域１２２、チャネル領域１２３はそれぞれ、Ｐ＋型領域、Ｎ＋型領域、Ｎ型領域としても構わない。
【００１７】
図１にはさらに、ソース領域１２１内とドレイン領域１２２内に形成されたシリサイド層１３１が示されている。これらのシリサイド層１３１は、ゲート電極２０２及び側壁絶縁膜２０３を挟むように、ソース領域１２１とドレイン領域１２２の上面付近に形成されている。
【００１８】
次に、トンネルトランジスタを構成するゲート絶縁膜２０１、ゲート電極２０２、側壁絶縁膜２０３について説明する。
【００１９】
ゲート絶縁膜２０１は、基板１０１上に形成されている。ゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2と、第１の膜厚Ｔ1を有する第３の絶縁膜部分２０１3とを有している。
【００２０】
第１の絶縁膜部分２０１1は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有している。よって、第１の絶縁膜部分２０１1は、ソース領域１２１とチャネル領域１２３との境界面Ｓ1（ＰＮ接合部）の先端部Ｐ1上に位置している。エッジＥ1、Ｅ2はそれぞれ、本開示における第１及び第２のエッジの例である。
【００２１】
また、第２の絶縁膜部分２０１2は、第１の絶縁膜部分２０１1に隣接しており、第１の絶縁膜部分２０１1に対してドレイン領域１２２側に位置している。同様に、第３の絶縁膜部分２０１3は、第２の絶縁膜部分２０１2に隣接しており、第２の絶縁膜部分２０１2に対してドレイン領域１２２側に位置している。より詳細には、第３の絶縁膜部分２０１3は、Ｙ方向に平行で、ドレイン領域１２２上に位置するエッジＥ3と、Ｙ方向に平行で、同じくドレイン領域１２２上に位置するエッジＥ4とを有している。よって、第３の絶縁膜部分２０１3は、ドレイン領域１２２とチャネル領域１２３との境界面Ｓ2の先端部Ｐ2に対し、ドレイン領域１２２側に位置している。
【００２２】
本実施形態では、第１、第２、第３の絶縁膜部分２０１1、２０１2、２０１3のＸ方向の幅は、それぞれ約３０ｎｍ、約５０ｎｍ、約３０ｎｍに設定されている。第１及び第２の絶縁膜部分２０１1、２０１2のＸ方向の合計幅は、５０ｎｍ以上に設定することが望ましく、本実施形態では、約８０ｎｍに設定されている。
【００２３】
また、ゲート電極２０２は、基板１０１上に、ゲート絶縁膜２０１を介して形成されている。ゲート電極２０２は、第２の絶縁膜部分２０１2上に形成された第１の電極部分２０２1と、第１の絶縁膜部分２０１1上に、第１の電極部分２０２1の側壁膜として形成された第２の電極部分２０２2とを有している。
【００２４】
また、側壁絶縁膜２０３は、ゲート電極２０２のＹ方向に平行な両側壁面に形成されている。図１には、側壁絶縁膜２０３として、第２の電極部分２０２2側の側壁面に形成された第１の側壁絶縁膜２０３1と、第１の電極部分２０２1側の側壁面に形成された第２の側壁絶縁膜２０３2が示されている。
【００２５】
図１にはさらに、基板１０１上に、トンネルトランジスタを覆うように形成された層間絶縁膜２１１が示されている。層間絶縁膜２１１は例えば、シリコン酸化膜である。
【００２６】
図２は、図１のゲート絶縁膜２０１の構成を詳細に示した拡大側方断面図である。
【００２７】
ゲート絶縁膜２０１は、薄いシリコン酸化膜である第１のゲート絶縁膜２２１と、ｈｉｇｈ−ｋ絶縁膜である第２のゲート絶縁膜２２２と、厚いシリコン酸化膜である第３のゲート絶縁膜２２３とが順に積層された構造を有している。本実施形態では、第２のゲート絶縁膜２２２は、ＨｆＯ２（ハフニウムオキサイド）膜であり、第１のゲート絶縁膜２２１の膜厚は、例えば１．５ｎｍに設定されている。
【００２８】
図２に示すように、第１の絶縁膜部分２０１1と第３の絶縁膜部分２０１3は、第１及び第２のゲート絶縁膜２２１、２２２で形成されている。一方、第２の絶縁膜部分２０１2は、第１から第３のゲート絶縁膜２２１〜２２３で形成されている。これにより、第２の絶縁膜部分２０１2の膜厚は、第１の絶縁膜部分２０１1や第３の絶縁膜部分２０１3の膜厚よりも厚くなっている。
【００２９】
なお、第１から第３のゲート絶縁膜２２１〜２２３を加工してゲート絶縁膜２０１を形成する方法の詳細については、後述する。
【００３０】
（第１実施形態の半導体装置の効果）
次に、図１を再び参照して、第１実施形態の半導体装置の効果について説明する。
【００３１】
ゲート電極２０２の構成部分のうち、第２の電極部分２０２2は、ＰＮ接合部Ｓ1の先端部Ｐ1上に位置している。一方、第１の電極部分２０２1は、ＰＮ接合部Ｓ1の先端部Ｐ1よりもチャネル領域１２３側に位置している。よって、第２の電極部分２０２2は、全体的に、第１の電極部分２０２1に比べ、ＰＮ接合部Ｓ1の近くに位置している。
【００３２】
よって、本実施形態におけるトンネル電流の制御には、ゲート電極２０２の構成部分のうち、第２の電極部分２０２2が主に関与する。一方、第１の電極部分２０２1は、トンネル電流の制御にあまり関与せず、その下部のゲート絶縁膜２０１は、トンネルトランジスタの寄生容量となり、トンネルトランジスタの動作スピードを低下させる原因となる。
【００３３】
しかしながら、本実施形態のゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等を含んでおり、第１、第２の電極部分２０２1、２０２2はそれぞれ、第２、第１の絶縁膜部分２０１2、２０１1上に形成されている。即ち、本実施形態では、第１の電極部分２０２1の下部のゲート絶縁膜２０１が、第２の電極部分２０２2の下部のゲート絶縁膜２０１に比べ、厚膜化されている。
【００３４】
これにより、本実施形態では、第１の電極部分２０２1の下部のゲート絶縁膜２０１に起因するトンネルトランジスタの寄生容量が低減されており、トンネルトランジスタの動作スピードの向上が実現されている。
【００３５】
（第１実施形態の半導体装置の製造方法）
次に、図３〜図５を参照し、第１実施形態の半導体装置の製造方法を説明する。図３〜図５は、第１実施形態の半導体装置の製造方法を示す側方断面図である。
【００３６】
まず、図３(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図３(Ａ)に示すように、基板１０１上に、第１から第３の絶縁膜部分２０１1〜２０１3の材料となるゲート絶縁膜材料３０１と、第１の電極部分２０２1の材料となる第１のゲート電極材３０２と、ハードマスク材３０３とを順に形成する。
【００３７】
ゲート絶縁膜材料３０１は、基板１０１上に、第１のゲート絶縁膜２２１の材料となる薄いＳｉＯ２膜と、第２のゲート絶縁膜２２２の材料となるＨｆＯ２膜と、第３のゲート絶縁膜２２３の材料となる厚いＳｉＯ２膜とを順に形成することで形成される。本実施形態では、薄いＳｉＯ２膜、ＨｆＯ２膜、厚いＳｉＯ２膜はそれぞれ、熱酸化、スパッタリング又はＡＬＤ（Atomic Layer Deposition）、ＣＶＤ（Chemical Vapor Deposition）により形成される。また、薄いＳｉＯ２膜の膜厚は、例えば１．５ｎｍに設定される。また、ゲート絶縁膜材料３０１の膜厚は、上述の第２の膜厚Ｔ2に設定される。
【００３８】
本実施形態では、ＨｆＯ２膜又は厚いＳｉＯ２膜の堆積後に、６００℃以上の温度で基板１０１のアニールを行う。ＨｆＯ２膜は、６００℃以上の温度のアニールによって結晶化すると、ＳｉＯ２系の膜を除去するフッ酸系の処理液につけても、エッチングが進まないという性質を持つ。
【００３９】
また、本実施形態では、第１のゲート電極材３０２として、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料が使用される。この場合、ハードマスク材３０３としては、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。このようなハードマスク材３０３は、ソース領域１２１やドレイン領域１２２へのイオン注入の際に、Ｓｉ系材料で形成された第１のゲート電極材３０２中にイオンが注入されるのを抑制する。これにより、第１のゲート電極材３０２の空乏化が抑制される。なお、第１のゲート電極材３０２としては、金属材料を使用してもよく、この場合には、第１のゲート電極材３０２上にハードマスク材３０３を堆積しなくても構わない。
【００４０】
次に、図３(Ｂ)に示すように、ハードマスク材３０３のパターニングを行う。次に、図３(Ｂ)に示すように、ハードマスク材３０３をマスクとして、第１のゲート電極材３０２のパターニングを行い、第１の電極部分２０２1を形成する。
【００４１】
次に、フッ酸系の処理液を用いて、ゲート絶縁膜材料３０１のウェット処理を行う。このウェット処理では、図３(Ｃ)に示すように、第１のゲート電極材３０２でカバーされた厚いＳｉＯ２膜はエッチングされないが、第１のゲート電極材３０２でカバーされていない厚いＳｉＯ２膜はエッチングされ、その下のＨｆＯ２膜が露出する。これにより、第１のゲート電極材３０２でカバーされたゲート絶縁膜材料３０１は、その膜厚が第２の膜厚Ｔ2に維持され、第２の絶縁膜部分２０１2となり、第１のゲート電極材３０２でカバーされていないゲート絶縁膜材料３０１は、その膜厚が第１の膜厚Ｔ1へと減少する。
【００４２】
なお、上記のウェット処理の際に、処理液が、第１のゲート電極材３０２の下部に潜り込み、第１のゲート電極材３０２の下部の厚いＳｉＯ２膜の一部をエッチングしても構わない。このようなウェット処理については、後述の第２実施形態で説明する。
【００４３】
次に、図４(Ａ)に示すように、基板１０１上に第２のゲート電極材３０４を堆積し、この第２のゲート電極材３０４のエッチングを行う。これにより、第１の電極部分２０２1の一方の側壁面に、側壁膜として、上述の第２の電極部分２０２2が形成されると共に、第１の電極部分２０２1の他方の側壁面に、別の側壁膜として、第３の電極部分２０２3が形成される。さらには、ゲート絶縁膜材料３０１がエッチングされ、第１、第３の絶縁膜部分２０１1、２０１3が形成される。第２のゲート電極材３０４としては、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料、又は金属材料が使用される。
【００４４】
なお、第１のゲート電極材３０２のパターニングから第２のゲート電極材３０４の堆積までの間に、第１のゲート電極材３０２の側壁面には、酸化膜が形成されてしまう。しかしながら、この酸化膜は、上記のウェット処理によって除去される。よって、第２のゲート電極材３０４は、第１のゲート電極材３０２の側壁面に対し電気的に接続されることとなる。これにより、第１及び第２のゲート電極材３０２、３０４は、１つのゲート電極２０２を構成することとなる。
【００４５】
次に、図４(Ｂ)に示すように、第３の電極部分２０２3側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜３１１でマスクする。次に、第２の電極部分２０２2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にソース領域１２１が形成される。その後、レジスト膜３１１が剥離される。
【００４６】
なお、図４(Ｂ)のイオン注入の際には、ソース領域１２１の先端部Ｐ1が、第２の電極部分２０２2の下部を越えて、第１の電極部分２０２1の下部まで延びないよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第１の絶縁膜部分２０１1のエッジＥ2は、チャネル領域１２３上に位置することとなる。なお、ソース領域１２１の先端部Ｐ1は、上記のように、第１の電極部分２０２1の下部まで延びないことが望ましいが、第１の絶縁膜部分２０１1のエッジＥ2の下部を大きく超えなければ、第１の電極部分２０２1の下部まで延びても構わない。
【００４７】
次に、図４(Ｃ)に示すように、第２の電極部分２０２2側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜３１２でマスクする。次に、第３の電極部分２０２3側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。
【００４８】
なお、図４(Ｃ)のイオン注入の際には、ドレイン領域１２２の先端部Ｐ2が、第３の絶縁膜部分２０１3の下部を越えて、第２の絶縁膜部分２０１2の下部まで延びるよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第３の絶縁膜部分２０１3のエッジＥ4は、ドレイン領域１２２上に位置することとなる。なお、ドレイン領域１２２の先端部Ｐ2は、上記のように、第２の絶縁膜部分２０１2の下部まで延びることが望ましいが、第２の絶縁膜部分２０１2の下部まで延びなくても構わない。
【００４９】
次に、図５(Ａ)に示すように、上記のレジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。その後、レジスト膜３１２が剥離される。
【００５０】
次に、図５(Ｂ)に示すように、基板１０１上に側壁絶縁膜材料３０５を堆積し、この側壁絶縁膜材料３０５のエッチングを行う。これにより、ゲート電極２０２及びハードマスク材３０３の両側壁面のうち、第２の電極部分２０２2側の側壁面に、第１の側壁絶縁膜２０３1が形成され、第１の電極部分２０２1側の側壁面に、第２の側壁絶縁膜２０３2が形成される。本実施形態では、側壁絶縁膜材料３０５として、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。
【００５１】
次に、図５(Ｃ)に示すように、サリサイドプロセスにより、ソース領域１２１とドレイン領域１２２の上面付近に、シリサイド層１３１を形成する。これにより、トンネルトランジスタのソース部、ドレイン部の抵抗を下げることが可能となる。
【００５２】
その後、本実施形態では、基板１０１上に層間絶縁膜を堆積し、この層間絶縁膜の表面をＣＭＰ（Chemical Mechanical Polishing）により平坦化する。これにより、ハードマスク材３０３が除去されると共に、第２の電極部分２０２2や側壁絶縁膜２０３の上部が削られ、図１に示すトンネルトランジスタが完成する。さらには、既知の方法等により、基板１０１上にコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜等が形成され、図１の半導体装置が完成する。
【００５３】
以上のように、本実施形態では、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【００５４】
なお、本実施形態では、Ｘ方向に平行な断面において、ゲート絶縁膜２０１の断面形状は左右対称になっているが（図１参照）、ゲート絶縁膜２０１の断面形状は、左右非対称となっていても構わない。例えば、第１の絶縁膜部分２０１1の幅や膜厚は、第３の絶縁膜部分２０１3の幅や膜厚と異なっていてもよい。また、ゲート絶縁膜２０１は、第１及び第２の絶縁膜部分２０１1、２０１2のみで構成されていてもよい。
【００５５】
以下、第１実施形態の変形例である第２から第４実施形態について説明する。第２から第４実施形態については、第１実施形態との相違点を中心に説明する。
【００５６】
（第２実施形態）
図６は、第２実施形態の半導体装置の構成を示す側方断面図である。
【００５７】
図６では、第２の絶縁膜部分２０１2のＹ方向に平行なエッジＥAが、第１の電極部分２０２1のＹ方向に平行な側面ＳAに対し、第１の電極部分２０２1の内側方向に後退している。そして、第２の電極部分２０２2の一部は、第２の絶縁膜部分２０１2のエッジＥAが第１の電極部分２０２1の側面ＳAに対して後退した部分に入り込んでいる。
【００５８】
さらに、図６では、第２の絶縁膜部分２０１2のＹ方向に平行なエッジＥBが、第１の電極部分２０２1のＹ方向に平行な側面ＳBに対し、第１の電極部分２０２1の内側方向に後退している。そして、第２の絶縁膜部分２０１2のエッジＥBが第１の電極部分２０２1の側面ＳBに対して後退した部分には、図４(Ａ)で説明した第３の電極部分２０２2の一部が入り込んでいる。
【００５９】
エッジＥA、ＥBの後退は、図３(Ｃ)のウェット処理の際に、処理液が、第１の電極部分２０２1の下部に潜り込み、第１の電極部分２０２1の下部の厚いＳｉＯ２膜の一部をエッチングすることに起因する。このエッチングの詳細については、本実施形態の半導体装置の製造方法を説明する際に詳説する。
【００６０】
また、図６では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４が形成されている。ポケット領域１２４は、Ｐ＋型領域であり、ソース領域１２１の上面付近に形成されている。ポケット領域１２４には、トンネルトランジスタのトンネル効率を向上させ、トンネル電流の電流値を増加させる効果がある。
【００６１】
なお、第２実施形態では、ソース領域１２１内にポケット領域１２４を形成しなくても構わない。一方、第１実施形態では、第２実施形態と同様に、ソース領域１２１内にポケット領域１２４を形成しても構わない。
【００６２】
図７は、図６のゲート絶縁膜２０１の構成を詳細に示した拡大側方断面図である。
【００６３】
第２実施形態のゲート絶縁膜２０１は、第１実施形態と同様に、薄いシリコン酸化膜である第１のゲート絶縁膜２２１と、ｈｉｇｈ−ｋ絶縁膜である第２のゲート絶縁膜２２２と、厚いシリコン酸化膜である第３のゲート絶縁膜２２３とが順に積層された構造を有している。ただし、第２の絶縁膜部分２０１2のエッジＥA、ＥBが、それぞれ第１の電極部分２０２1の側面ＳA、ＳBに対して後退していることに留意されたい。
【００６４】
（第２実施形態の半導体装置の効果）
次に、図６を再び参照して、第２実施形態の半導体装置の効果について説明する。
【００６５】
本実施形態では、第１実施形態と同様に、第１の電極部分２０２1の下部のゲート絶縁膜２０１が、第２の電極部分２０２2の下部のゲート絶縁膜２０１に比べ、厚膜化されている。これにより、本実施形態では、第１実施形態と同様に、第１の電極部分２０２1の下部のゲート絶縁膜２０１に起因するトンネルトランジスタの寄生容量が低減されており、トンネルトランジスタの動作スピードの向上が実現されている。
【００６６】
また、本実施形態では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４が形成されている。これにより、本実施形態では、トンネルトランジスタのトンネル効率が向上し、トンネル電流の電流値の増加がもたらされる。
【００６７】
（第２実施形態の半導体装置の製造方法）
次に、図８〜図１０を参照し、第２実施形態の半導体装置の製造方法を説明する。図８〜図１０は、第２実施形態の半導体装置の製造方法を示す側方断面図である。
【００６８】
まず、図８(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図８(Ａ)に示すように、基板１０１上に、ゲート絶縁膜材料３０１と、第１のゲート電極材３０２と、ハードマスク材３０３とを順に形成する。
【００６９】
ゲート絶縁膜材料３０１は、基板１０１上に、第１のゲート絶縁膜２２１の材料となる薄いＳｉＯ２膜と、第２のゲート絶縁膜２２２の材料となるＨｆＯ２膜と、第３のゲート絶縁膜２２３の材料となる厚いＳｉＯ２膜とを順に形成することで形成される。
【００７０】
本実施形態では、第１実施形態と同様に、ＨｆＯ２膜又は厚いＳｉＯ２膜の堆積後に、６００℃以上の温度で基板１０１のアニールを行う。ＨｆＯ２膜は、６００℃以上の温度のアニールによって結晶化すると、ＳｉＯ２系の膜を除去するフッ酸系の処理液につけても、エッチングが進まないという性質を持つ。
【００７１】
次に、図８(Ｂ)に示すように、ハードマスク材３０３のパターニングを行う。次に、図８(Ｂ)に示すように、ハードマスク材３０３をマスクとして、第１のゲート電極材３０２のパターニングを行い、第１の電極部分２０２1を形成する。
【００７２】
次に、フッ酸系の処理液を用いて、ゲート絶縁膜材料３０１のウェット処理を行う。このウェット処理では、図８(Ｃ)に示すように、第１のゲート電極材３０２でカバーされた厚いＳｉＯ２膜はエッチングされないが、第１のゲート電極材３０２でカバーされていない厚いＳｉＯ２膜はエッチングされ、その下のＨｆＯ２膜が露出する。なお、このウェット処理は、処理液が、第１のゲート電極材３０２の下部に潜り込み、第１のゲート電極材３０２の下部の厚いＳｉＯ２膜の一部をエッチングするよう実施する。これにより、第２の絶縁膜部分２０１2のエッジＥA、ＥBが、それぞれ第１の電極部分２０２1の側面ＳA、ＳBに対して後退することとなる。
【００７３】
次に、図９(Ａ)に示すように、基板１０１上に第２のゲート電極材３０４を堆積し、この第２のゲート電極材３０４のエッチングを行う。これにより、第１の電極部分２０２1の一方の側壁面に、側壁膜として、上述の第２の電極部分２０２2が形成されると共に、第１の電極部分２０２1の他方の側壁面に、別の側壁膜として、第３の電極部分２０２3が形成される。さらには、ゲート絶縁膜材料３０１がエッチングされ、第１、第３の絶縁膜部分２０１1、２０１3が形成される。
【００７４】
なお、図９(Ａ)の工程では、第２、第３の電極部分２０２2、２０２3がそれぞれ、第２の絶縁膜部分２０１2のエッジＥA、ＥBの後退部分に入り込むこととなる。
【００７５】
次に、図９(Ｂ)に示すように、第３の電極部分２０２3側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜３１１でマスクする。次に、第２の電極部分２０２2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｐ型の不純物をイオン注入し、その後、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にポケット領域１２４とソース領域１２１が形成される。なお、ポケット領域１２４はおおむね、エッジＥ1の下部から側面ＳAの下部にわたる領域に形成される。その後、レジスト膜３１１が剥離される。
【００７６】
なお、図９(Ｂ)のイオン注入の際には、ソース領域１２１の先端部Ｐ1が、第２の電極部分２０２2の下部を越えて、第１の電極部分２０２1の下部まで延びないよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第１の絶縁膜部分２０１1のエッジＥ2は、チャネル領域１２３上に位置することとなる。なお、ソース領域１２１の先端部Ｐ1は、上記のように、第１の電極部分２０２1の下部まで延びないことが望ましいが、第１の絶縁膜部分２０１1のエッジＥ2の下部を大きく超えなければ、第１の電極部分２０２1の下部まで延びても構わない。なお、本実施形態では、第１実施形態に比べ、エッジＥ1とエッジＥ2との距離が長く、先端部Ｐ1をエッジＥ2の下部まで延ばすのに高い加速度電圧を要することに留意されたい。
【００７７】
次に、図９(Ｃ)に示すように、第２の電極部分２０２2側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜３１２でマスクする。次に、第３の電極部分２０２3側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。
【００７８】
なお、図９(Ｃ)のイオン注入の際には、ドレイン領域１２２の先端部Ｐ2が、第３の絶縁膜部分２０１3の下部を越えて、第２の絶縁膜部分２０１2の下部まで延びるよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第３の絶縁膜部分２０１3のエッジＥ4は、ドレイン領域１２２上に位置することとなる。なお、ドレイン領域１２２の先端部Ｐ2は、上記のように、第２の絶縁膜部分２０１2の下部まで延びることが望ましいが、第２の絶縁膜部分２０１2の下部まで延びなくても構わない。
【００７９】
次に、図１０(Ａ)に示すように、上記のレジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。この際、第３の電極部分２０２3のうち、第２の絶縁膜部分２０１2のエッジＥBの後退部分に入り込んだ部分だけは、除去されず、そのまま残存することとなる。その後、レジスト膜３１２が剥離される。
【００８０】
その後、図１０(Ｂ)以降の工程が、第１実施形態における図５(Ｂ)以降の工程と同様に行われる。こうして、図６の半導体装置が完成する。
【００８１】
以上のように、本実施形態では、第１実施形態と同様に、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【００８２】
また、本実施形態では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４を形成する。これにより、本実施形態では、トンネルトランジスタのトンネル効率を向上させ、トンネル電流の電流値を増加させることが可能となる。
【００８３】
なお、ソース領域１２１内にポケット領域１２４を形成する構造は、後述する第３実施形態や第４実施形態にも適用可能である。
【００８４】
（第３実施形態）
図１１は、第３実施形態の半導体装置の構成を示す側方断面図である。
【００８５】
本実施形態のゲート絶縁膜２０１は、第１実施形態の第１の絶縁膜部分２０１1のみを含むような構成を有している。このゲート絶縁膜２０１は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有し、第１の膜厚Ｔ1を有している。
【００８６】
また、本実施形態のゲート電極２０２は、第１実施形態の第２の電極部分２０２2のみを含むような構成を有している。また、本実施形態の側壁絶縁膜２０３は、このゲート電極２０２のＹ方向に平行な両側壁面に形成されている。
【００８７】
なお、ソース領域１２１、ドレイン領域１２２、チャネル領域１２３の配置は、第１実施形態と同様である。ただし、第２の側壁絶縁膜２０３2の位置がソース領域１２１方向に移動したことに伴い、ドレイン領域１２２側のシリサイド層１３１のサイズがソース領域１２１方向に拡大していることに留意されたい。
【００８８】
ここで、第１実施形態と第３実施形態の半導体装置の効果を比較する。
【００８９】
第１実施形態では、第２の絶縁膜部分２０１2の膜厚を、第１の絶縁膜部分２０１1の膜厚よりも厚くすることで、トンネルトランジスタの寄生容量を低減している。一方、第３実施形態では、この第２の絶縁膜部分２０１2を除去した構造を有しているため、トンネルトランジスタの寄生容量がさらに低減されている。
【００９０】
このように、第３実施形態によれば、第１実施形態に比べ、トンネルトランジスタの寄生容量をさらに低減し、トンネルトランジスタの動作スピードをさらに向上させることが可能となる。
【００９１】
なお、第１実施形態のゲート電極２０２のゲート長は、第３実施形態のそれよりも長くなるため、第１実施形態によれば、第３実施形態に比べ、ゲート抵抗を低くすることが可能となる。ただし、第３実施形態においてゲート抵抗が問題となる場合には、ゲート電極２０２をメタル電極とすることで、ゲート抵抗を下げることが可能である。
【００９２】
（第３実施形態の半導体装置の製造方法）
次に、図１２〜図１５を参照し、第３実施形態の半導体装置の製造方法を説明する。図１２〜図１５は、第３実施形態の半導体装置の製造方法を示す側方断面図である。
【００９３】
まず、図１２(Ａ)〜図１３(Ｃ)の工程を、図３(Ａ)〜図４(Ｃ)の工程と同様に実施する。ただし、本実施形態では、第１のゲート電極材３０２は、最終的に全て除去されてしまうため、第１のゲート電極材３０２として、絶縁材料や、ゲート電極材として適さない導体材料又は半導体材料を使用しても構わない。
【００９４】
次に、図１４(Ａ)の工程では、図５(Ａ)の工程と同様に、レジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。
【００９５】
次に、図１４(Ｂ)の工程では、レジスト膜３１２をマスクとして、第１のゲート電極材３０２とハードマスク材３０３を、エッチングで除去する。その後、レジスト膜３１２が剥離される。なお、このエッチングを行うために、第１のゲート電極材３０４は、第２のゲート電極材３０２とのエッチング選択比を高くとることが可能な材料とすることが望ましい。
【００９６】
次に、図１４(Ｃ)に示すように、基板１０１上に側壁絶縁膜材料３０５を堆積し、この側壁絶縁膜材料３０５のエッチングを行う。これにより、ゲート電極２０２の両側壁面のうち、ソース領域１２１側の側壁面に、第１の側壁絶縁膜２０３1が形成され、チャネル領域１２３側の側壁面に、第２の側壁絶縁膜２０３2が形成される。
【００９７】
その後、図１５(Ａ)以降の工程が、第１実施形態における図５(Ｃ)以降の工程と同様に行われる。こうして、図１１の半導体装置が完成する。
【００９８】
以上のように、本実施形態では、ゲート絶縁膜２０１を、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有するよう構成する。これにより、本実施形態では、第１、第２実施形態に比べ、トンネルトランジスタの寄生容量をさらに低減し、トンネルトランジスタの動作スピードをさらに向上させることが可能となる。
【００９９】
（第４実施形態）
図１６は、第４実施形態の半導体装置の構成を示す側方断面図である。
【０１００】
本実施形態のゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2とを有している。
【０１０１】
第１の絶縁膜部分２０１1は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有している。よって、第１の絶縁膜部分２０１1は、ソース領域１２１とチャネル領域１２３との境界面Ｓ1（ＰＮ接合部）の先端部Ｐ1上に位置している。
【０１０２】
また、第２の絶縁膜部分２０１2は、第１の絶縁膜部分２０１1に隣接しており、第１の絶縁膜部分２０１1に対してドレイン領域１２２側に位置している。図１６では、第２の絶縁膜部分２０１2のＹ方向に平行な２つのエッジのうち、第１の絶縁膜部分２０１1から離れた方のエッジが、Ｅ5で示されており、このエッジＥ5は、ドレイン領域１２２上に位置している。よって、第２の絶縁膜部分２０１2は、ドレイン領域１２２とチャネル領域１２３との境界面Ｓ2の先端部Ｐ2上に位置している。
【０１０３】
また、本実施形態のゲート電極２０２は、第１の絶縁膜部分２０１1上と第２の絶縁膜部分２０１2上に同一のゲート電極材が形成された構造を有している。即ち、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、同じ堆積膜から形成されている。当該堆積膜の材料としては、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料、又は金属材料が使用される。
【０１０４】
ここで、第１実施形態と第４実施形態の半導体装置の効果を比較する。
【０１０５】
第１実施形態では、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、それぞれ第１、第２のゲート電極材３０２、３０４から形成される。
【０１０６】
一方、第４実施形態では、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、同じゲート電極材から形成される。よって、第４実施形態によれば、第１実施形態に比べ、ゲート電極材の使用量を削減できる、半導体装置の製造工程数を少なくことができる、といった利点が得られる。
【０１０７】
（第４実施形態の半導体装置の製造方法）
次に、図１７〜図１９を参照し、第４実施形態の半導体装置の製造方法を説明する。図１７〜図１９は、第４実施形態の半導体装置の製造方法を示す側方断面図である。
【０１０８】
まず、図１７(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図１７(Ａ)に示すように、基板１０１上に、第２の絶縁膜部分２０１2の材料となる第１のゲート絶縁膜材料４０１を厚く形成する。本実施形態では、第１のゲート絶縁膜材料４０１として、例えば、ＳｉＯ２膜を使用する。
【０１０９】
次に、図１７(Ｂ)に示すように、パターニング技術により、第１のゲート絶縁膜材料４０１の一部を除去する。
【０１１０】
次に、図１７(Ｃ)に示すように、基板１０１上に、第１の絶縁膜部分２０１1の材料となる第２のゲート絶縁膜材料４０２を薄く形成する。これにより、基板１０１上に、薄い絶縁膜と厚い絶縁膜とが形成される。本実施形態では、第２のゲート絶縁膜材料４０２として、例えば、ＳｉＯ２膜を使用する。
【０１１１】
次に、図１７(Ｃ)に示すように、基板１０１上に、第１及び第２のゲート絶縁膜材料４０１、４０２を介して、ゲート電極２０２の材料となるゲート電極材４０３と、ハードマスク材４０４とを順に形成する。
【０１１２】
本実施形態では、ゲート電極材４０３として、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料が使用される。この場合、ハードマスク材４０４としては、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。なお、ゲート電極材４０３としては、金属材料を使用してもよく、この場合には、ゲート電極材４０３上にハードマスク材４０４を堆積しなくても構わない。
【０１１３】
次に、図１８(Ａ)に示すように、ハードマスク材４０４のパターニングを行う。次に、図１８(Ｂ)に示すように、ハードマスク材４０４をマスクとして、ゲート電極材４０３のパターニングを行い、上記の薄い絶縁膜と厚い絶縁膜とにまたがるゲート電極２０２を形成する。この際、これらの絶縁膜もパターニングされ、第１、第２の絶縁膜部分２０１1、２０１2が形成される。
【０１１４】
次に、図１８(Ｂ)に示すように、第２の絶縁膜部分２０１2側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜４１１でマスクする。次に、第２の絶縁膜部分２０１2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にソース領域１２１が形成される。その後、レジスト膜４１１が剥離される。
【０１１５】
次に、図１８(Ｃ)に示すように、第１の絶縁膜部分２０１1側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜４１２でマスクする。次に、第１の絶縁膜部分２０１1側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。その後、レジスト膜４１２が剥離される。
【０１１６】
次に、図１９(Ａ)に示すように、基板１０１上に側壁絶縁膜材料４０５を堆積し、この側壁絶縁膜材料４０５のエッチングを行う。これにより、ゲート電極２０２及びハードマスク材４０４の両側壁面のうち、第１の絶縁膜部分２０１1側の側壁面に、第１の側壁絶縁膜２０３1が形成され、第２の絶縁膜部分２０１2側の側壁面に、第２の側壁絶縁膜２０３2が形成される。本実施形態では、側壁絶縁膜材料４０５として、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。
【０１１７】
その後、図１９(Ｂ)以降の工程が、第１実施形態における図５(Ｃ)以降の工程と同様に行われる。こうして、図１６の半導体装置が完成する。
【０１１８】
以上のように、本実施形態では、第１実施形態と同様に、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【０１１９】
また、本実施形態では、ゲート電極２０２は、第１の絶縁膜部分２０１1上と第２の絶縁膜部分２０１2上に同一のゲート電極材が形成された構造を有する。これにより、本実施形態では、ゲート電極材の使用量や、半導体装置の製造工程数を低減することが可能となる。
【０１２０】
以上、本発明の具体的な態様の例を、第１から第４実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【０１２１】
１０１：基板、１１１：半導体基板、１１２：埋め込み絶縁膜、１１３：半導体層、
１２１：ソース領域、１２２：ドレイン領域、１２３：チャネル領域、
１２４：ポケット領域、１３１：シリサイド層、
２０１：ゲート絶縁膜、２０２：ゲート電極、２０３：側壁絶縁膜、
２１１：層間絶縁膜、２２１：第１のゲート絶縁膜、
２２２：第２のゲート絶縁膜、２２３：第３のゲート絶縁膜、
３０１：ゲート絶縁膜材料、３０２：第１のゲート電極材、
３０３：ハードマスク材、３０４：第２のゲート電極材、３０５：側壁絶縁膜材料、
３１１：レジスト膜、３１２：レジスト膜、
４０１：第１のゲート絶縁膜材料、４０２：第２のゲート絶縁膜材料、
４０３：ゲート電極材、４０４：ハードマスク材、４０５：側壁絶縁膜材料、
４１１：レジスト膜、４１２：レジスト膜
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
電子デバイスの消費電力を低減する有効な手段の例として、電子デバイスの動作電圧の低減が挙げられる。しかしながら、通常のＭＯＳトランジスタは、動作電圧を下げ過ぎると、必要な電流値が得られず、その動作スピードが大きく低下してしまう。
【０００３】
そこで、ソース領域とチャネル領域との間のＰＮ接合部にトンネル電流が流れるトンネルトランジスタが考案されている。トンネルトランジスタの電流値を決定するのは、トンネル電流が流れるＰＮ接合部であり、トンネル電流の制御には、ゲート電極の構成部分のうち、ＰＮ接合部付近の部分が関与する。一方、ゲート電極のその他の部分は、その下部のゲート絶縁膜がトンネルトランジスタの寄生容量となり、トンネルトランジスタの動作スピードを低下させる原因となる。よって、トンネルトランジスタの寄生容量を低減することが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２６３６７７号公報
【非特許文献】
【０００５】
【非特許文献１】Chenming Hu et al. "Green Transistor - A VDD Scaling Path for Future Low Power ICs" VLSI-TSA2008
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トンネルトランジスタの寄生容量を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一の態様の半導体装置は、基板と、前記基板上にゲート絶縁膜を介して形成されたゲート電極とを備える。さらに、前記半導体装置は、前記基板内において前記ゲート電極を挟むように形成された、第１導電型のソース領域及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、前記基板内において前記ソース領域と前記ドレイン領域との間に形成された、前記第２導電型のチャネル領域とを備える。そして、前記ゲート絶縁膜は、前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジと、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジとを有し、第１の膜厚を有する第１の絶縁膜部分を有する。さらに、前記ゲート絶縁膜は、前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分を有する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の半導体装置の構成を示す側方断面図である。
【図２】図１のゲート絶縁膜の構成を詳細に示した拡大側方断面図である。
【図３】第１実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図４】第１実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図５】第１実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【図６】第２実施形態の半導体装置の構成を示す側方断面図である。
【図７】図６のゲート絶縁膜の構成を詳細に示した拡大側方断面図である。
【図８】第２実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図９】第２実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図１０】第２実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【図１１】第３実施形態の半導体装置の構成を示す側方断面図である。
【図１２】第３実施形態の半導体装置の製造方法を示す側方断面図(1/4)である。
【図１３】第３実施形態の半導体装置の製造方法を示す側方断面図(2/4)である。
【図１４】第３実施形態の半導体装置の製造方法を示す側方断面図(3/4)である。
【図１５】第３実施形態の半導体装置の製造方法を示す側方断面図(4/4)である。
【図１６】第４実施形態の半導体装置の構成を示す側方断面図である。
【図１７】第４実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。
【図１８】第４実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。
【図１９】第４実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態を、図面に基づいて説明する。
【００１０】
（第１実施形態）
図１は、第１実施形態の半導体装置の構成を示す側方断面図である。
【００１１】
図１には、半導体装置を構成するトンネルトランジスタが示されている。図１の半導体装置は、このトンネルトランジスタの構成要素として、基板１０１と、ソース領域１２１と、ドレイン領域１２２と、チャネル領域１２３と、ゲート絶縁膜２０１と、ゲート電極２０２と、側壁絶縁膜２０３等を備えている。
【００１２】
基板１０１は、ＳＯＩ（Semiconductor On Insulator）基板であり、半導体基板１１１と、半導体基板１１１上に形成された埋め込み絶縁膜１１２と、埋め込み絶縁膜１１２上に形成された半導体層１１３とを含んでいる。本実施形態では、半導体基板１１１、埋め込み絶縁膜１１２、半導体層１１３はそれぞれ、シリコン基板、シリコン酸化膜、Ｐ型シリコン層となっている。基板１０１は、ＳＯＩ基板とする代わりに、半導体基板としても構わない。
【００１３】
図１には、互いに直交するＸ、Ｙ、Ｚ方向が示されている。Ｘ、Ｙ方向は、基板１０１の主面に平行で、かつ、互いに垂直となっており、Ｚ方向は、基板１０１の主面に垂直となっている。Ｘ方向は、トンネルトランジスタのゲート長方向に相当し、Ｙ方向は、トンネルトランジスタのチャネル幅方向に相当する。
【００１４】
ソース領域１２１とドレイン領域１２２は、半導体層１１３内に、ゲート電極２０２を挟むように形成されている。また、チャネル領域１２３は、半導体層１１３内において、ソース領域１２１とドレイン領域１２２との間に形成されている。図１では、ソース領域１２１とチャネル領域１２３との境界面が、Ｓ1で示され、ドレイン領域１２２とチャネル領域１２３との境界面が、Ｓ2で示されている。さらには、境界面Ｓ1、Ｓ2の先端部、即ち、境界面Ｓ1、Ｓ2が基板１０１の主面にぶつかる箇所が、それぞれＰ1、Ｐ2で示されている。
【００１５】
本実施形態では、ソース領域１２１の導電型は、Ｎ型となっており、ドレイン領域１２２とチャネル領域１２３の導電型は、Ｐ型となっている。よって、ソース領域１２１とチャネル領域１２３との境界面Ｓ1は、ＰＮ接合部（ＰＮ接合面）となっている。そして、本実施形態のトンネルトランジスタは、ゲート電極２０２に電圧が印加されることで、ＰＮ接合部Ｓ1にトンネル電流が流れる。図１に示す矢印Ａは、ソース領域１２１内におけるトンネル電流のキャリア（電子）が、ＰＮ接合部Ｓ1を介して、チャネル領域１２３へと流入する様子を模式的に示したものである。
【００１６】
なお、具体的には、ソース領域１２１、ドレイン領域１２２はそれぞれ、Ｎ＋型領域、Ｐ＋型領域となっている。また、チャネル領域１２３は、Ｐ型領域となっているが、これは、半導体層１１３がＰ型半導体層であることに由来する。なお、ソース領域１２１、ドレイン領域１２２、チャネル領域１２３はそれぞれ、Ｐ＋型領域、Ｎ＋型領域、Ｎ型領域としても構わない。
【００１７】
図１にはさらに、ソース領域１２１内とドレイン領域１２２内に形成されたシリサイド層１３１が示されている。これらのシリサイド層１３１は、ゲート電極２０２及び側壁絶縁膜２０３を挟むように、ソース領域１２１とドレイン領域１２２の上面付近に形成されている。
【００１８】
次に、トンネルトランジスタを構成するゲート絶縁膜２０１、ゲート電極２０２、側壁絶縁膜２０３について説明する。
【００１９】
ゲート絶縁膜２０１は、基板１０１上に形成されている。ゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2と、第１の膜厚Ｔ1を有する第３の絶縁膜部分２０１3とを有している。
【００２０】
第１の絶縁膜部分２０１1は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有している。よって、第１の絶縁膜部分２０１1は、ソース領域１２１とチャネル領域１２３との境界面Ｓ1（ＰＮ接合部）の先端部Ｐ1上に位置している。エッジＥ1、Ｅ2はそれぞれ、本開示における第１及び第２のエッジの例である。
【００２１】
また、第２の絶縁膜部分２０１2は、第１の絶縁膜部分２０１1に隣接しており、第１の絶縁膜部分２０１1に対してドレイン領域１２２側に位置している。同様に、第３の絶縁膜部分２０１3は、第２の絶縁膜部分２０１2に隣接しており、第２の絶縁膜部分２０１2に対してドレイン領域１２２側に位置している。より詳細には、第３の絶縁膜部分２０１3は、Ｙ方向に平行で、ドレイン領域１２２上に位置するエッジＥ3と、Ｙ方向に平行で、同じくドレイン領域１２２上に位置するエッジＥ4とを有している。よって、第３の絶縁膜部分２０１3は、ドレイン領域１２２とチャネル領域１２３との境界面Ｓ2の先端部Ｐ2に対し、ドレイン領域１２２側に位置している。
【００２２】
本実施形態では、第１、第２、第３の絶縁膜部分２０１1、２０１2、２０１3のＸ方向の幅は、それぞれ約３０ｎｍ、約５０ｎｍ、約３０ｎｍに設定されている。第１及び第２の絶縁膜部分２０１1、２０１2のＸ方向の合計幅は、５０ｎｍ以上に設定することが望ましく、本実施形態では、約８０ｎｍに設定されている。
【００２３】
また、ゲート電極２０２は、基板１０１上に、ゲート絶縁膜２０１を介して形成されている。ゲート電極２０２は、第２の絶縁膜部分２０１2上に形成された第１の電極部分２０２1と、第１の絶縁膜部分２０１1上に、第１の電極部分２０２1の側壁膜として形成された第２の電極部分２０２2とを有している。
【００２４】
また、側壁絶縁膜２０３は、ゲート電極２０２のＹ方向に平行な両側壁面に形成されている。図１には、側壁絶縁膜２０３として、第２の電極部分２０２2側の側壁面に形成された第１の側壁絶縁膜２０３1と、第１の電極部分２０２1側の側壁面に形成された第２の側壁絶縁膜２０３2が示されている。
【００２５】
図１にはさらに、基板１０１上に、トンネルトランジスタを覆うように形成された層間絶縁膜２１１が示されている。層間絶縁膜２１１は例えば、シリコン酸化膜である。
【００２６】
図２は、図１のゲート絶縁膜２０１の構成を詳細に示した拡大側方断面図である。
【００２７】
ゲート絶縁膜２０１は、薄いシリコン酸化膜である第１のゲート絶縁膜２２１と、ｈｉｇｈ−ｋ絶縁膜である第２のゲート絶縁膜２２２と、厚いシリコン酸化膜である第３のゲート絶縁膜２２３とが順に積層された構造を有している。本実施形態では、第２のゲート絶縁膜２２２は、ＨｆＯ２（ハフニウムオキサイド）膜であり、第１のゲート絶縁膜２２１の膜厚は、例えば１．５ｎｍに設定されている。
【００２８】
図２に示すように、第１の絶縁膜部分２０１1と第３の絶縁膜部分２０１3は、第１及び第２のゲート絶縁膜２２１、２２２で形成されている。一方、第２の絶縁膜部分２０１2は、第１から第３のゲート絶縁膜２２１〜２２３で形成されている。これにより、第２の絶縁膜部分２０１2の膜厚は、第１の絶縁膜部分２０１1や第３の絶縁膜部分２０１3の膜厚よりも厚くなっている。
【００２９】
なお、第１から第３のゲート絶縁膜２２１〜２２３を加工してゲート絶縁膜２０１を形成する方法の詳細については、後述する。
【００３０】
（第１実施形態の半導体装置の効果）
次に、図１を再び参照して、第１実施形態の半導体装置の効果について説明する。
【００３１】
ゲート電極２０２の構成部分のうち、第２の電極部分２０２2は、ＰＮ接合部Ｓ1の先端部Ｐ1上に位置している。一方、第１の電極部分２０２1は、ＰＮ接合部Ｓ1の先端部Ｐ1よりもチャネル領域１２３側に位置している。よって、第２の電極部分２０２2は、全体的に、第１の電極部分２０２1に比べ、ＰＮ接合部Ｓ1の近くに位置している。
【００３２】
よって、本実施形態におけるトンネル電流の制御には、ゲート電極２０２の構成部分のうち、第２の電極部分２０２2が主に関与する。一方、第１の電極部分２０２1は、トンネル電流の制御にあまり関与せず、その下部のゲート絶縁膜２０１は、トンネルトランジスタの寄生容量となり、トンネルトランジスタの動作スピードを低下させる原因となる。
【００３３】
しかしながら、本実施形態のゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等を含んでおり、第１、第２の電極部分２０２1、２０２2はそれぞれ、第２、第１の絶縁膜部分２０１2、２０１1上に形成されている。即ち、本実施形態では、第１の電極部分２０２1の下部のゲート絶縁膜２０１が、第２の電極部分２０２2の下部のゲート絶縁膜２０１に比べ、厚膜化されている。
【００３４】
これにより、本実施形態では、第１の電極部分２０２1の下部のゲート絶縁膜２０１に起因するトンネルトランジスタの寄生容量が低減されており、トンネルトランジスタの動作スピードの向上が実現されている。
【００３５】
（第１実施形態の半導体装置の製造方法）
次に、図３〜図５を参照し、第１実施形態の半導体装置の製造方法を説明する。図３〜図５は、第１実施形態の半導体装置の製造方法を示す側方断面図である。
【００３６】
まず、図３(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図３(Ａ)に示すように、基板１０１上に、第１から第３の絶縁膜部分２０１1〜２０１3の材料となるゲート絶縁膜材料３０１と、第１の電極部分２０２1の材料となる第１のゲート電極材３０２と、ハードマスク材３０３とを順に形成する。
【００３７】
ゲート絶縁膜材料３０１は、基板１０１上に、第１のゲート絶縁膜２２１の材料となる薄いＳｉＯ２膜と、第２のゲート絶縁膜２２２の材料となるＨｆＯ２膜と、第３のゲート絶縁膜２２３の材料となる厚いＳｉＯ２膜とを順に形成することで形成される。本実施形態では、薄いＳｉＯ２膜、ＨｆＯ２膜、厚いＳｉＯ２膜はそれぞれ、熱酸化、スパッタリング又はＡＬＤ（Atomic Layer Deposition）、ＣＶＤ（Chemical Vapor Deposition）により形成される。また、薄いＳｉＯ２膜の膜厚は、例えば１．５ｎｍに設定される。また、ゲート絶縁膜材料３０１の膜厚は、上述の第２の膜厚Ｔ2に設定される。
【００３８】
本実施形態では、ＨｆＯ２膜又は厚いＳｉＯ２膜の堆積後に、６００℃以上の温度で基板１０１のアニールを行う。ＨｆＯ２膜は、６００℃以上の温度のアニールによって結晶化すると、ＳｉＯ２系の膜を除去するフッ酸系の処理液につけても、エッチングが進まないという性質を持つ。
【００３９】
また、本実施形態では、第１のゲート電極材３０２として、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料が使用される。この場合、ハードマスク材３０３としては、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。このようなハードマスク材３０３は、ソース領域１２１やドレイン領域１２２へのイオン注入の際に、Ｓｉ系材料で形成された第１のゲート電極材３０２中にイオンが注入されるのを抑制する。これにより、第１のゲート電極材３０２の空乏化が抑制される。なお、第１のゲート電極材３０２としては、金属材料を使用してもよく、この場合には、第１のゲート電極材３０２上にハードマスク材３０３を堆積しなくても構わない。
【００４０】
次に、図３(Ｂ)に示すように、ハードマスク材３０３のパターニングを行う。次に、図３(Ｂ)に示すように、ハードマスク材３０３をマスクとして、第１のゲート電極材３０２のパターニングを行い、第１の電極部分２０２1を形成する。
【００４１】
次に、フッ酸系の処理液を用いて、ゲート絶縁膜材料３０１のウェット処理を行う。このウェット処理では、図３(Ｃ)に示すように、第１のゲート電極材３０２でカバーされた厚いＳｉＯ２膜はエッチングされないが、第１のゲート電極材３０２でカバーされていない厚いＳｉＯ２膜はエッチングされ、その下のＨｆＯ２膜が露出する。これにより、第１のゲート電極材３０２でカバーされたゲート絶縁膜材料３０１は、その膜厚が第２の膜厚Ｔ2に維持され、第２の絶縁膜部分２０１2となり、第１のゲート電極材３０２でカバーされていないゲート絶縁膜材料３０１は、その膜厚が第１の膜厚Ｔ1へと減少する。
【００４２】
なお、上記のウェット処理の際に、処理液が、第１のゲート電極材３０２の下部に潜り込み、第１のゲート電極材３０２の下部の厚いＳｉＯ２膜の一部をエッチングしても構わない。このようなウェット処理については、後述の第２実施形態で説明する。
【００４３】
次に、図４(Ａ)に示すように、基板１０１上に第２のゲート電極材３０４を堆積し、この第２のゲート電極材３０４のエッチングを行う。これにより、第１の電極部分２０２1の一方の側壁面に、側壁膜として、上述の第２の電極部分２０２2が形成されると共に、第１の電極部分２０２1の他方の側壁面に、別の側壁膜として、第３の電極部分２０２3が形成される。さらには、ゲート絶縁膜材料３０１がエッチングされ、第１、第３の絶縁膜部分２０１1、２０１3が形成される。第２のゲート電極材３０４としては、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料、又は金属材料が使用される。
【００４４】
なお、第１のゲート電極材３０２のパターニングから第２のゲート電極材３０４の堆積までの間に、第１のゲート電極材３０２の側壁面には、酸化膜が形成されてしまう。しかしながら、この酸化膜は、上記のウェット処理によって除去される。よって、第２のゲート電極材３０４は、第１のゲート電極材３０２の側壁面に対し電気的に接続されることとなる。これにより、第１及び第２のゲート電極材３０２、３０４は、１つのゲート電極２０２を構成することとなる。
【００４５】
次に、図４(Ｂ)に示すように、第３の電極部分２０２3側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜３１１でマスクする。次に、第２の電極部分２０２2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にソース領域１２１が形成される。その後、レジスト膜３１１が剥離される。
【００４６】
なお、図４(Ｂ)のイオン注入の際には、ソース領域１２１の先端部Ｐ1が、第２の電極部分２０２2の下部を越えて、第１の電極部分２０２1の下部まで延びないよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第１の絶縁膜部分２０１1のエッジＥ2は、チャネル領域１２３上に位置することとなる。なお、ソース領域１２１の先端部Ｐ1は、上記のように、第１の電極部分２０２1の下部まで延びないことが望ましいが、第１の絶縁膜部分２０１1のエッジＥ2の下部を大きく超えなければ、第１の電極部分２０２1の下部まで延びても構わない。
【００４７】
次に、図４(Ｃ)に示すように、第２の電極部分２０２2側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜３１２でマスクする。次に、第３の電極部分２０２3側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。
【００４８】
なお、図４(Ｃ)のイオン注入の際には、ドレイン領域１２２の先端部Ｐ2が、第３の絶縁膜部分２０１3の下部を越えて、第２の絶縁膜部分２０１2の下部まで延びるよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第３の絶縁膜部分２０１3のエッジＥ4は、ドレイン領域１２２上に位置することとなる。なお、ドレイン領域１２２の先端部Ｐ2は、上記のように、第２の絶縁膜部分２０１2の下部まで延びることが望ましいが、第２の絶縁膜部分２０１2の下部まで延びなくても構わない。
【００４９】
次に、図５(Ａ)に示すように、上記のレジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。その後、レジスト膜３１２が剥離される。
【００５０】
次に、図５(Ｂ)に示すように、基板１０１上に側壁絶縁膜材料３０５を堆積し、この側壁絶縁膜材料３０５のエッチングを行う。これにより、ゲート電極２０２及びハードマスク材３０３の両側壁面のうち、第２の電極部分２０２2側の側壁面に、第１の側壁絶縁膜２０３1が形成され、第１の電極部分２０２1側の側壁面に、第２の側壁絶縁膜２０３2が形成される。本実施形態では、側壁絶縁膜材料３０５として、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。
【００５１】
次に、図５(Ｃ)に示すように、サリサイドプロセスにより、ソース領域１２１とドレイン領域１２２の上面付近に、シリサイド層１３１を形成する。これにより、トンネルトランジスタのソース部、ドレイン部の抵抗を下げることが可能となる。
【００５２】
その後、本実施形態では、基板１０１上に層間絶縁膜を堆積し、この層間絶縁膜の表面をＣＭＰ（Chemical Mechanical Polishing）により平坦化する。これにより、ハードマスク材３０３が除去されると共に、第２の電極部分２０２2や側壁絶縁膜２０３の上部が削られ、図１に示すトンネルトランジスタが完成する。さらには、既知の方法等により、基板１０１上にコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜等が形成され、図１の半導体装置が完成する。
【００５３】
以上のように、本実施形態では、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【００５４】
なお、本実施形態では、Ｘ方向に平行な断面において、ゲート絶縁膜２０１の断面形状は左右対称になっているが（図１参照）、ゲート絶縁膜２０１の断面形状は、左右非対称となっていても構わない。例えば、第１の絶縁膜部分２０１1の幅や膜厚は、第３の絶縁膜部分２０１3の幅や膜厚と異なっていてもよい。また、ゲート絶縁膜２０１は、第１及び第２の絶縁膜部分２０１1、２０１2のみで構成されていてもよい。
【００５５】
以下、第１実施形態の変形例である第２から第４実施形態について説明する。第２から第４実施形態については、第１実施形態との相違点を中心に説明する。
【００５６】
（第２実施形態）
図６は、第２実施形態の半導体装置の構成を示す側方断面図である。
【００５７】
図６では、第２の絶縁膜部分２０１2のＹ方向に平行なエッジＥAが、第１の電極部分２０２1のＹ方向に平行な側面ＳAに対し、第１の電極部分２０２1の内側方向に後退している。そして、第２の電極部分２０２2の一部は、第２の絶縁膜部分２０１2のエッジＥAが第１の電極部分２０２1の側面ＳAに対して後退した部分に入り込んでいる。
【００５８】
さらに、図６では、第２の絶縁膜部分２０１2のＹ方向に平行なエッジＥBが、第１の電極部分２０２1のＹ方向に平行な側面ＳBに対し、第１の電極部分２０２1の内側方向に後退している。そして、第２の絶縁膜部分２０１2のエッジＥBが第１の電極部分２０２1の側面ＳBに対して後退した部分には、図４(Ａ)で説明した第３の電極部分２０２2の一部が入り込んでいる。
【００５９】
エッジＥA、ＥBの後退は、図３(Ｃ)のウェット処理の際に、処理液が、第１の電極部分２０２1の下部に潜り込み、第１の電極部分２０２1の下部の厚いＳｉＯ２膜の一部をエッチングすることに起因する。このエッチングの詳細については、本実施形態の半導体装置の製造方法を説明する際に詳説する。
【００６０】
また、図６では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４が形成されている。ポケット領域１２４は、Ｐ＋型領域であり、ソース領域１２１の上面付近に形成されている。ポケット領域１２４には、トンネルトランジスタのトンネル効率を向上させ、トンネル電流の電流値を増加させる効果がある。
【００６１】
なお、第２実施形態では、ソース領域１２１内にポケット領域１２４を形成しなくても構わない。一方、第１実施形態では、第２実施形態と同様に、ソース領域１２１内にポケット領域１２４を形成しても構わない。
【００６２】
図７は、図６のゲート絶縁膜２０１の構成を詳細に示した拡大側方断面図である。
【００６３】
第２実施形態のゲート絶縁膜２０１は、第１実施形態と同様に、薄いシリコン酸化膜である第１のゲート絶縁膜２２１と、ｈｉｇｈ−ｋ絶縁膜である第２のゲート絶縁膜２２２と、厚いシリコン酸化膜である第３のゲート絶縁膜２２３とが順に積層された構造を有している。ただし、第２の絶縁膜部分２０１2のエッジＥA、ＥBが、それぞれ第１の電極部分２０２1の側面ＳA、ＳBに対して後退していることに留意されたい。
【００６４】
（第２実施形態の半導体装置の効果）
次に、図６を再び参照して、第２実施形態の半導体装置の効果について説明する。
【００６５】
本実施形態では、第１実施形態と同様に、第１の電極部分２０２1の下部のゲート絶縁膜２０１が、第２の電極部分２０２2の下部のゲート絶縁膜２０１に比べ、厚膜化されている。これにより、本実施形態では、第１実施形態と同様に、第１の電極部分２０２1の下部のゲート絶縁膜２０１に起因するトンネルトランジスタの寄生容量が低減されており、トンネルトランジスタの動作スピードの向上が実現されている。
【００６６】
また、本実施形態では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４が形成されている。これにより、本実施形態では、トンネルトランジスタのトンネル効率が向上し、トンネル電流の電流値の増加がもたらされる。
【００６７】
（第２実施形態の半導体装置の製造方法）
次に、図８〜図１０を参照し、第２実施形態の半導体装置の製造方法を説明する。図８〜図１０は、第２実施形態の半導体装置の製造方法を示す側方断面図である。
【００６８】
まず、図８(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図８(Ａ)に示すように、基板１０１上に、ゲート絶縁膜材料３０１と、第１のゲート電極材３０２と、ハードマスク材３０３とを順に形成する。
【００６９】
ゲート絶縁膜材料３０１は、基板１０１上に、第１のゲート絶縁膜２２１の材料となる薄いＳｉＯ２膜と、第２のゲート絶縁膜２２２の材料となるＨｆＯ２膜と、第３のゲート絶縁膜２２３の材料となる厚いＳｉＯ２膜とを順に形成することで形成される。
【００７０】
本実施形態では、第１実施形態と同様に、ＨｆＯ２膜又は厚いＳｉＯ２膜の堆積後に、６００℃以上の温度で基板１０１のアニールを行う。ＨｆＯ２膜は、６００℃以上の温度のアニールによって結晶化すると、ＳｉＯ２系の膜を除去するフッ酸系の処理液につけても、エッチングが進まないという性質を持つ。
【００７１】
次に、図８(Ｂ)に示すように、ハードマスク材３０３のパターニングを行う。次に、図８(Ｂ)に示すように、ハードマスク材３０３をマスクとして、第１のゲート電極材３０２のパターニングを行い、第１の電極部分２０２1を形成する。
【００７２】
次に、フッ酸系の処理液を用いて、ゲート絶縁膜材料３０１のウェット処理を行う。このウェット処理では、図８(Ｃ)に示すように、第１のゲート電極材３０２でカバーされた厚いＳｉＯ２膜はエッチングされないが、第１のゲート電極材３０２でカバーされていない厚いＳｉＯ２膜はエッチングされ、その下のＨｆＯ２膜が露出する。なお、このウェット処理は、処理液が、第１のゲート電極材３０２の下部に潜り込み、第１のゲート電極材３０２の下部の厚いＳｉＯ２膜の一部をエッチングするよう実施する。これにより、第２の絶縁膜部分２０１2のエッジＥA、ＥBが、それぞれ第１の電極部分２０２1の側面ＳA、ＳBに対して後退することとなる。
【００７３】
次に、図９(Ａ)に示すように、基板１０１上に第２のゲート電極材３０４を堆積し、この第２のゲート電極材３０４のエッチングを行う。これにより、第１の電極部分２０２1の一方の側壁面に、側壁膜として、上述の第２の電極部分２０２2が形成されると共に、第１の電極部分２０２1の他方の側壁面に、別の側壁膜として、第３の電極部分２０２3が形成される。さらには、ゲート絶縁膜材料３０１がエッチングされ、第１、第３の絶縁膜部分２０１1、２０１3が形成される。
【００７４】
なお、図９(Ａ)の工程では、第２、第３の電極部分２０２2、２０２3がそれぞれ、第２の絶縁膜部分２０１2のエッジＥA、ＥBの後退部分に入り込むこととなる。
【００７５】
次に、図９(Ｂ)に示すように、第３の電極部分２０２3側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜３１１でマスクする。次に、第２の電極部分２０２2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｐ型の不純物をイオン注入し、その後、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にポケット領域１２４とソース領域１２１が形成される。なお、ポケット領域１２４はおおむね、エッジＥ1の下部から側面ＳAの下部にわたる領域に形成される。その後、レジスト膜３１１が剥離される。
【００７６】
なお、図９(Ｂ)のイオン注入の際には、ソース領域１２１の先端部Ｐ1が、第２の電極部分２０２2の下部を越えて、第１の電極部分２０２1の下部まで延びないよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第１の絶縁膜部分２０１1のエッジＥ2は、チャネル領域１２３上に位置することとなる。なお、ソース領域１２１の先端部Ｐ1は、上記のように、第１の電極部分２０２1の下部まで延びないことが望ましいが、第１の絶縁膜部分２０１1のエッジＥ2の下部を大きく超えなければ、第１の電極部分２０２1の下部まで延びても構わない。なお、本実施形態では、第１実施形態に比べ、エッジＥ1とエッジＥ2との距離が長く、先端部Ｐ1をエッジＥ2の下部まで延ばすのに高い加速度電圧を要することに留意されたい。
【００７７】
次に、図９(Ｃ)に示すように、第２の電極部分２０２2側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜３１２でマスクする。次に、第３の電極部分２０２3側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。
【００７８】
なお、図９(Ｃ)のイオン注入の際には、ドレイン領域１２２の先端部Ｐ2が、第３の絶縁膜部分２０１3の下部を越えて、第２の絶縁膜部分２０１2の下部まで延びるよう、例えば、イオン注入における加速度電圧やドーズ量を適宜調整する。これにより、第３の絶縁膜部分２０１3のエッジＥ4は、ドレイン領域１２２上に位置することとなる。なお、ドレイン領域１２２の先端部Ｐ2は、上記のように、第２の絶縁膜部分２０１2の下部まで延びることが望ましいが、第２の絶縁膜部分２０１2の下部まで延びなくても構わない。
【００７９】
次に、図１０(Ａ)に示すように、上記のレジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。この際、第３の電極部分２０２3のうち、第２の絶縁膜部分２０１2のエッジＥBの後退部分に入り込んだ部分だけは、除去されず、そのまま残存することとなる。その後、レジスト膜３１２が剥離される。
【００８０】
その後、図１０(Ｂ)以降の工程が、第１実施形態における図５(Ｂ)以降の工程と同様に行われる。こうして、図６の半導体装置が完成する。
【００８１】
以上のように、本実施形態では、第１実施形態と同様に、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2等で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【００８２】
また、本実施形態では、ゲート電極２０２下のソース領域１２１内に、ポケット領域１２４を形成する。これにより、本実施形態では、トンネルトランジスタのトンネル効率を向上させ、トンネル電流の電流値を増加させることが可能となる。
【００８３】
なお、ソース領域１２１内にポケット領域１２４を形成する構造は、後述する第３実施形態や第４実施形態にも適用可能である。
【００８４】
（第３実施形態）
図１１は、第３実施形態の半導体装置の構成を示す側方断面図である。
【００８５】
本実施形態のゲート絶縁膜２０１は、第１実施形態の第１の絶縁膜部分２０１1のみを含むような構成を有している。このゲート絶縁膜２０１は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有し、第１の膜厚Ｔ1を有している。
【００８６】
また、本実施形態のゲート電極２０２は、第１実施形態の第２の電極部分２０２2のみを含むような構成を有している。また、本実施形態の側壁絶縁膜２０３は、このゲート電極２０２のＹ方向に平行な両側壁面に形成されている。
【００８７】
なお、ソース領域１２１、ドレイン領域１２２、チャネル領域１２３の配置は、第１実施形態と同様である。ただし、第２の側壁絶縁膜２０３2の位置がソース領域１２１方向に移動したことに伴い、ドレイン領域１２２側のシリサイド層１３１のサイズがソース領域１２１方向に拡大していることに留意されたい。
【００８８】
ここで、第１実施形態と第３実施形態の半導体装置の効果を比較する。
【００８９】
第１実施形態では、第２の絶縁膜部分２０１2の膜厚を、第１の絶縁膜部分２０１1の膜厚よりも厚くすることで、トンネルトランジスタの寄生容量を低減している。一方、第３実施形態では、この第２の絶縁膜部分２０１2を除去した構造を有しているため、トンネルトランジスタの寄生容量がさらに低減されている。
【００９０】
このように、第３実施形態によれば、第１実施形態に比べ、トンネルトランジスタの寄生容量をさらに低減し、トンネルトランジスタの動作スピードをさらに向上させることが可能となる。
【００９１】
なお、第１実施形態のゲート電極２０２のゲート長は、第３実施形態のそれよりも長くなるため、第１実施形態によれば、第３実施形態に比べ、ゲート抵抗を低くすることが可能となる。ただし、第３実施形態においてゲート抵抗が問題となる場合には、ゲート電極２０２をメタル電極とすることで、ゲート抵抗を下げることが可能である。
【００９２】
（第３実施形態の半導体装置の製造方法）
次に、図１２〜図１５を参照し、第３実施形態の半導体装置の製造方法を説明する。図１２〜図１５は、第３実施形態の半導体装置の製造方法を示す側方断面図である。
【００９３】
まず、図１２(Ａ)〜図１３(Ｃ)の工程を、図３(Ａ)〜図４(Ｃ)の工程と同様に実施する。ただし、本実施形態では、第１のゲート電極材３０２は、最終的に全て除去されてしまうため、第１のゲート電極材３０２として、絶縁材料や、ゲート電極材として適さない導体材料又は半導体材料を使用しても構わない。
【００９４】
次に、図１４(Ａ)の工程では、図５(Ａ)の工程と同様に、レジスト膜３１２をマスクとして、第３の電極部分２０２3を除去する。
【００９５】
次に、図１４(Ｂ)の工程では、レジスト膜３１２をマスクとして、第１のゲート電極材３０２とハードマスク材３０３を、エッチングで除去する。その後、レジスト膜３１２が剥離される。なお、このエッチングを行うために、第１のゲート電極材３０４は、第２のゲート電極材３０２とのエッチング選択比を高くとることが可能な材料とすることが望ましい。
【００９６】
次に、図１４(Ｃ)に示すように、基板１０１上に側壁絶縁膜材料３０５を堆積し、この側壁絶縁膜材料３０５のエッチングを行う。これにより、ゲート電極２０２の両側壁面のうち、ソース領域１２１側の側壁面に、第１の側壁絶縁膜２０３1が形成され、チャネル領域１２３側の側壁面に、第２の側壁絶縁膜２０３2が形成される。
【００９７】
その後、図１５(Ａ)以降の工程が、第１実施形態における図５(Ｃ)以降の工程と同様に行われる。こうして、図１１の半導体装置が完成する。
【００９８】
以上のように、本実施形態では、ゲート絶縁膜２０１を、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有するよう構成する。これにより、本実施形態では、第１、第２実施形態に比べ、トンネルトランジスタの寄生容量をさらに低減し、トンネルトランジスタの動作スピードをさらに向上させることが可能となる。
【００９９】
（第４実施形態）
図１６は、第４実施形態の半導体装置の構成を示す側方断面図である。
【０１００】
本実施形態のゲート絶縁膜２０１は、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2とを有している。
【０１０１】
第１の絶縁膜部分２０１1は、Ｙ方向に平行で、ソース領域１２１上に位置するエッジＥ1と、Ｙ方向に平行で、チャネル領域１２３上に位置するエッジＥ2とを有している。よって、第１の絶縁膜部分２０１1は、ソース領域１２１とチャネル領域１２３との境界面Ｓ1（ＰＮ接合部）の先端部Ｐ1上に位置している。
【０１０２】
また、第２の絶縁膜部分２０１2は、第１の絶縁膜部分２０１1に隣接しており、第１の絶縁膜部分２０１1に対してドレイン領域１２２側に位置している。図１６では、第２の絶縁膜部分２０１2のＹ方向に平行な２つのエッジのうち、第１の絶縁膜部分２０１1から離れた方のエッジが、Ｅ5で示されており、このエッジＥ5は、ドレイン領域１２２上に位置している。よって、第２の絶縁膜部分２０１2は、ドレイン領域１２２とチャネル領域１２３との境界面Ｓ2の先端部Ｐ2上に位置している。
【０１０３】
また、本実施形態のゲート電極２０２は、第１の絶縁膜部分２０１1上と第２の絶縁膜部分２０１2上に同一のゲート電極材が形成された構造を有している。即ち、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、同じ堆積膜から形成されている。当該堆積膜の材料としては、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料、又は金属材料が使用される。
【０１０４】
ここで、第１実施形態と第４実施形態の半導体装置の効果を比較する。
【０１０５】
第１実施形態では、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、それぞれ第１、第２のゲート電極材３０２、３０４から形成される。
【０１０６】
一方、第４実施形態では、第１の絶縁膜部分２０１1上のゲート電極２０２と、第２の絶縁膜部分２０１2上のゲート電極２０２が、同じゲート電極材から形成される。よって、第４実施形態によれば、第１実施形態に比べ、ゲート電極材の使用量を削減できる、半導体装置の製造工程数を少なくことができる、といった利点が得られる。
【０１０７】
（第４実施形態の半導体装置の製造方法）
次に、図１７〜図１９を参照し、第４実施形態の半導体装置の製造方法を説明する。図１７〜図１９は、第４実施形態の半導体装置の製造方法を示す側方断面図である。
【０１０８】
まず、図１７(Ａ)に示すように、ＳＯＩ基板である基板１０１を用意する。次に、図１７(Ａ)に示すように、基板１０１上に、第２の絶縁膜部分２０１2の材料となる第１のゲート絶縁膜材料４０１を厚く形成する。本実施形態では、第１のゲート絶縁膜材料４０１として、例えば、ＳｉＯ２膜を使用する。
【０１０９】
次に、図１７(Ｂ)に示すように、パターニング技術により、第１のゲート絶縁膜材料４０１の一部を除去する。
【０１１０】
次に、図１７(Ｃ)に示すように、基板１０１上に、第１の絶縁膜部分２０１1の材料となる第２のゲート絶縁膜材料４０２を薄く形成する。これにより、基板１０１上に、薄い絶縁膜と厚い絶縁膜とが形成される。本実施形態では、第２のゲート絶縁膜材料４０２として、例えば、ＳｉＯ２膜を使用する。
【０１１１】
次に、図１７(Ｃ)に示すように、基板１０１上に、第１及び第２のゲート絶縁膜材料４０１、４０２を介して、ゲート電極２０２の材料となるゲート電極材４０３と、ハードマスク材４０４とを順に形成する。
【０１１２】
本実施形態では、ゲート電極材４０３として、例えば、Ｎ型又はＰ型の不純物が予めドーピングされたＳｉ系材料が使用される。この場合、ハードマスク材４０４としては、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。なお、ゲート電極材４０３としては、金属材料を使用してもよく、この場合には、ゲート電極材４０３上にハードマスク材４０４を堆積しなくても構わない。
【０１１３】
次に、図１８(Ａ)に示すように、ハードマスク材４０４のパターニングを行う。次に、図１８(Ｂ)に示すように、ハードマスク材４０４をマスクとして、ゲート電極材４０３のパターニングを行い、上記の薄い絶縁膜と厚い絶縁膜とにまたがるゲート電極２０２を形成する。この際、これらの絶縁膜もパターニングされ、第１、第２の絶縁膜部分２０１1、２０１2が形成される。
【０１１４】
次に、図１８(Ｂ)に示すように、第２の絶縁膜部分２０１2側の基板１０１、即ち、ドレイン領域１２２を形成予定の領域を、レジスト膜４１１でマスクする。次に、第２の絶縁膜部分２０１2側の基板１０１内、即ち、ソース領域１２１を形成予定の領域内に、Ｎ型の不純物をイオン注入する。これにより、基板１０１内にソース領域１２１が形成される。その後、レジスト膜４１１が剥離される。
【０１１５】
次に、図１８(Ｃ)に示すように、第１の絶縁膜部分２０１1側の基板１０１、即ち、ソース領域１２１が形成された領域を、レジスト膜４１２でマスクする。次に、第１の絶縁膜部分２０１1側の基板１０１内、即ち、ドレイン領域１２２を形成予定の領域内に、Ｐ型の不純物をイオン注入する。これにより、基板１０１内にドレイン領域１２２が形成される。そして、基板１０１内におけるソース領域１２１とドレイン領域１２２との間の領域が、チャネル領域１２３となる。その後、レジスト膜４１２が剥離される。
【０１１６】
次に、図１９(Ａ)に示すように、基板１０１上に側壁絶縁膜材料４０５を堆積し、この側壁絶縁膜材料４０５のエッチングを行う。これにより、ゲート電極２０２及びハードマスク材４０４の両側壁面のうち、第１の絶縁膜部分２０１1側の側壁面に、第１の側壁絶縁膜２０３1が形成され、第２の絶縁膜部分２０１2側の側壁面に、第２の側壁絶縁膜２０３2が形成される。本実施形態では、側壁絶縁膜材料４０５として、例えば、ＳｉＯ２膜又はＳｉＮ膜が使用される。
【０１１７】
その後、図１９(Ｂ)以降の工程が、第１実施形態における図５(Ｃ)以降の工程と同様に行われる。こうして、図１６の半導体装置が完成する。
【０１１８】
以上のように、本実施形態では、第１実施形態と同様に、ゲート絶縁膜２０１を、第１の膜厚Ｔ1を有する第１の絶縁膜部分２０１1と、第１の膜厚Ｔ1よりも厚い第２の膜厚Ｔ2を有する第２の絶縁膜部分２０１2で構成し、ＰＮ接合部Ｓ1から離れた部分のゲート絶縁膜２０１の膜厚を、ＰＮ接合部Ｓ1に近い部分のゲート絶縁膜２０１の膜厚よりも厚くする。これにより、本実施形態では、トンネルトランジスタの寄生容量を低減し、トンネルトランジスタの動作スピードを向上させることが可能となる。
【０１１９】
また、本実施形態では、ゲート電極２０２は、第１の絶縁膜部分２０１1上と第２の絶縁膜部分２０１2上に同一のゲート電極材が形成された構造を有する。これにより、本実施形態では、ゲート電極材の使用量や、半導体装置の製造工程数を低減することが可能となる。
【０１２０】
以上、本発明の具体的な態様の例を、第１から第４実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【０１２１】
１０１：基板、１１１：半導体基板、１１２：埋め込み絶縁膜、１１３：半導体層、
１２１：ソース領域、１２２：ドレイン領域、１２３：チャネル領域、
１２４：ポケット領域、１３１：シリサイド層、
２０１：ゲート絶縁膜、２０２：ゲート電極、２０３：側壁絶縁膜、
２１１：層間絶縁膜、２２１：第１のゲート絶縁膜、
２２２：第２のゲート絶縁膜、２２３：第３のゲート絶縁膜、
３０１：ゲート絶縁膜材料、３０２：第１のゲート電極材、
３０３：ハードマスク材、３０４：第２のゲート電極材、３０５：側壁絶縁膜材料、
３１１：レジスト膜、３１２：レジスト膜、
４０１：第１のゲート絶縁膜材料、４０２：第２のゲート絶縁膜材料、
４０３：ゲート電極材、４０４：ハードマスク材、４０５：側壁絶縁膜材料、
４１１：レジスト膜、４１２：レジスト膜
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記基板内において前記ゲート電極を挟むように形成された、第１導電型のソース領域及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、
前記基板内において前記ソース領域と前記ドレイン領域との間に形成された、前記第２導電型のチャネル領域とを備え、
前記ゲート絶縁膜は、
前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジと、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジとを有し、第１の膜厚を有する第１の絶縁膜部分と、
前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分と、
を有する半導体装置。
【請求項２】
前記ゲート電極は、
前記第２の絶縁膜部分上に形成された第１の電極部分と、
前記第１の絶縁膜部分上に形成された第２の電極部分と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜部分のチャネル幅方向に平行なエッジは、前記第１の電極部分のチャネル幅方向に平行な側面に対し、前記第１の電極部分の内側方向に後退しており、
前記第２の電極部分の一部は、前記第２の絶縁膜部分の前記エッジが前記第１の電極部分の前記側面に対して後退した部分に入り込んでいる請求項２に記載の半導体装置。
【請求項４】
前記ゲート電極は、前記第１の絶縁膜部分上と前記第２の絶縁膜部分上に同一のゲート電極材が形成された構造を有する請求項１に記載の半導体装置。
【請求項５】
さらに、前記ゲート電極下の前記ソース領域内に形成された、前記第２導電型のポケット領域を備える請求項１から４のいずれか１項に記載の半導体装置。
【請求項１】
基板と、
前記基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記基板内において前記ゲート電極を挟むように形成された、第１導電型のソース領域及び前記第１導電型とは逆導電型の第２導電型のドレイン領域と、
前記基板内において前記ソース領域と前記ドレイン領域との間に形成された、前記第２導電型のチャネル領域とを備え、
前記ゲート絶縁膜は、
前記ソース領域上に位置し、チャネル幅方向に平行な第１のエッジと、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第２のエッジとを有し、第１の膜厚を有する第１の絶縁膜部分と、
前記第１の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第１の膜厚よりも厚い第２の膜厚を有する第２の絶縁膜部分と、
を有する半導体装置。
【請求項２】
前記ゲート電極は、
前記第２の絶縁膜部分上に形成された第１の電極部分と、
前記第１の絶縁膜部分上に形成された第２の電極部分と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜部分のチャネル幅方向に平行なエッジは、前記第１の電極部分のチャネル幅方向に平行な側面に対し、前記第１の電極部分の内側方向に後退しており、
前記第２の電極部分の一部は、前記第２の絶縁膜部分の前記エッジが前記第１の電極部分の前記側面に対して後退した部分に入り込んでいる請求項２に記載の半導体装置。
【請求項４】
前記ゲート電極は、前記第１の絶縁膜部分上と前記第２の絶縁膜部分上に同一のゲート電極材が形成された構造を有する請求項１に記載の半導体装置。
【請求項５】
さらに、前記ゲート電極下の前記ソース領域内に形成された、前記第２導電型のポケット領域を備える請求項１から４のいずれか１項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１６９４３３（Ｐ２０１２−１６９４３３Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−２８７５９（Ｐ２０１１−２８７５９）
【出願日】平成２３年２月１４日（２０１１．２．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１４日（２０１１．２．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]