薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置
【課題】製造効率が良く、かつ、光リーク電流の発生が抑制されたTFTを提供する。
【解決手段】TFT101は、ゲート電極2が、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第1の金属遮光膜Aよりも形成面積の小さい第2の金属遮光膜Cとの積層構造を有し、第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方がゲート回路に電気的に接続され、他方がゲート回路から絶縁された構造を有するものであり、第1の金属遮光膜Aは、半導体積層膜10の形成領域を含む領域に形成されており、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域13は、第1の金属遮光膜Aと第2の金属遮光膜Cのうちゲート回路に電気的に接続された金属遮光膜と近接し、チャネル層8の両端部は、ゲート回路から絶縁された金属遮光膜と近接するよう、第1の金属遮光膜A及び第2の金属遮光膜Cが形成されたものである。
【解決手段】TFT101は、ゲート電極2が、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第1の金属遮光膜Aよりも形成面積の小さい第2の金属遮光膜Cとの積層構造を有し、第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方がゲート回路に電気的に接続され、他方がゲート回路から絶縁された構造を有するものであり、第1の金属遮光膜Aは、半導体積層膜10の形成領域を含む領域に形成されており、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域13は、第1の金属遮光膜Aと第2の金属遮光膜Cのうちゲート回路に電気的に接続された金属遮光膜と近接し、チャネル層8の両端部は、ゲート回路から絶縁された金属遮光膜と近接するよう、第1の金属遮光膜A及び第2の金属遮光膜Cが形成されたものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、逆スタガード型の薄膜トランジスタとその製造方法、この薄膜トランジスタを備えたアクティブマトリックス基板及び電気光学装置に関するものである。
【背景技術】
【0002】
アクティブマトリックス型の液晶表示装置や有機EL(electroluminescence)表示装置等の電気光学装置の画素スイッチング素子には、薄膜トランジスタ(Thin Film Transistor:TFT)が広く使用されている。図10に、一般に使用される逆スタガード(inverted staggered)型の非晶質シリコン(a−Si)TFTの要部断面図を示す。図10に示す逆スタガード型のTFTの製造は、例えば下記のように行われている。
【0003】
はじめに、ガラス基板501上にゲート電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりパターニングして、ゲート電極502を形成する。
次に、プラズマCVD(Chemical Vapor Deposition)法により、ゲート絶縁膜となるSiNx膜503、i型半導体層となる非晶質シリコン(a−Si)膜504、及びN型半導体層となるN型非晶質シリコン膜505を順次成膜し、これらをフォトリソグラフィ法によりアイランド状にパターニングする。その上にソース・ドレイン電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりソース電極506とドレイン電極507とをパターン形成する。ソース電極506及びドレイン電極507は、平面視、ゲート電極502に一部重なった領域を持つ。
【0004】
次に、N型非晶質シリコン膜505のソース電極506/ドレイン電極507の間の領域をドライエッチングにより除去する。最後に、プラズマCVD法により保護絶縁膜となるSiNx膜508を成膜する。以上のようにして、チャネル層として非晶質シリコン膜504を備えた逆スタガード型のa−SiTFT500が製造される。
【0005】
近年、液晶表示装置や有機EL表示装置の狭額縁化や低コスト化を実現するために、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成した駆動回路一体型表示装置が開発されてきている。駆動回路を画素部と同一基板上に形成することで、外付けICチップのコスト削減が図れ、またICチップの実装面積がいらないことから狭額縁化が可能となる。
【0006】
しかしながら、駆動用TFTには、画素スイッチング用TFTに比べて大きな駆動電圧がより長時間印加され続けるため、電気特性の劣化が大きくなる。そのため、上述した逆スタガード型のTFTの製造方法において、チャネル層をなすシリコン膜として微結晶シリコン(μc−Si)膜を用いて、より安定性の優れたTFTとすることが提案されている。
【0007】
チャネル層に微結晶シリコン(μc−Si)膜を用いたμc−SiTFTは、a−SiTFTと比較して、TFTの閾値電圧(Vth)の経時変化が小さく、電気特性劣化が抑制される。しかしながら、微結晶シリコンを用いた場合、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。ゲート電極に逆バイアスを印加した場合、ゲート電極とソース・ドレイン電極との重なり領域で高電界が発生し、この高電界によって、非晶質シリコンよりバンドギャップの狭い微結晶シリコンは、その上層のN型非晶質シリコン膜との界面でバンド間トンネリングによるホール注入が起こりやすく、その結果オフ電流が高くなる。
【0008】
特許文献1には、チャネル層(7)を基板側から微結晶シリコン膜(7a)と非晶質シリコン膜(7b)との積層構造とした逆スタガード型のTFTが記載されている(請求項1、図1)。
特許文献1に記載のチャネル層を上記のTFT500に適用した場合、微結晶シリコン膜と非晶質シリコン膜との積層構造からなるチャネル層の上に、N型非晶質シリコン膜が形成されることになる。かかる構成では、チャネル層とN型非晶質シリコン膜との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2005−167051号公報
【特許文献2】特開平8−220558号公報
【特許文献3】特開平9−082976号公報
【特許文献4】特開平1−091120号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
ところで、液晶表示装置としては、バックライトを用いた透過型が広く使用されている。かかる透過型の液晶表示装置の画像表示時にはバックライトから光がTFTに照射される。この光によって発生する光リーク電流が表示上の問題を発生させる恐れがある。
バックライトからの光が微結晶あるいは非晶質のシリコン膜に照射されると、半導体中に電子正孔対が発生する。発生した電子は正電圧が印加されているドレイン電極に、正孔は0電位のソース電極にそれぞれ移動して、光リーク電流が生成する。ゲート電極が0電位又は負電圧のときにこの光リーク電流が流れると、画素の容量の電極に書き込まれた電圧、すなわち容量に蓄積した電荷が光リーク電流により消失する等の問題が発生して、正常な画像表示ができなくなる恐れがある。上記の特許文献1では、かかる光リーク電流に対する解決策が講じられていない。
【0011】
光リーク電流の発生を防止するために、バックライトからの光を遮光する遮光膜を設けることが提案されている。
特許文献2には、透明の絶縁基板(1)上に、遮光膜(10)と、絶縁膜(11)と、ゲート電極(12)と、ゲート絶縁膜(17)と、非晶質シリコンi層(18)と、非晶質シリコンn+層(20)と、ソース電極及びドレイン電極(13、14)とを順次備えたTFTが開示されている(請求項1、図1)。
【0012】
特許文献2には、クロム(Cr)等の金属からなる遮光膜(10)がゲート電極(12)の非形成領域に形成され、さらにゲート電極(12)の周辺部と一部重なり合うように形成されたTFTが記載されている(請求項2、図1)。
特許文献2の段落0041には、ゲート電極と遮光膜との位置関係が重要で、ゲート電極と遮光膜とのオーバーラップ量が大きいとゲート電極と遮光膜の間の容量が大きくなり表示の特性劣化をもたらし、逆に、オーバーラップ量が小さいと背面光の遮蔽効果が減少してTFTの光励起電流を防止することができないと記載されている。
特許文献2では、ゲート電極の下方に、ゲート電極の周辺部とのみ重なり合うように配置された遮光膜を設けている。かかる構成では、TFTに必須な層の形成とは別に遮光膜を形成する必要があり、製造効率が悪く、製造コストが増加する。また、成膜工程が多く異物付着の機会が増加することから、歩留低下を招く恐れもある。
【0013】
特許文献3には、透明絶縁性基板(101)上に、遮光性高抵抗膜(103)と、ゲート電極(104)と、ゲート絶縁膜(105)と、チャネル層である半導体膜(106)と、ソース電極及びドレイン電極(108、109)とを備えたTFTが記載されている(請求項1、図1)。
特許文献3では、ゲート電極(104)の直下に遮光膜(103)が形成されているが、その形成領域は半導体膜(106)の形成領域よりも狭くなっている。そのため、半導体膜(106)の遮光膜(103)の形成領域の外側が遮光されず、バックライトからの光に起因する光リーク電流を抑制することはできない。
【0014】
光リーク電流の発生防止のためには、平面的に見てすべての半導体膜をゲート電極の外側に延在させないことが考えられる。特許文献4の第1図のTFTのように、半導体膜(4、5)がゲート電極(2)の形成領域内にしか存在しないようにすると、当然のことながらバックライトからの光は、通常金属で形成されたゲート電極に遮られるので半導体膜に到達しにくくなり、光リーク電流は発生しない。特許文献4のみならず、非晶質シリコン(aーSi)TFTにおいては、汎用される構造である。
【0015】
しかしながら、特許文献4に記載のa−SiTFTの構成を、微結晶シリコン(μc−Si)膜を備えたTFTにそのまま適用しても不都合がある。微結晶シリコン膜を含む半導体膜がゲート電極の形成領域内にのみ存在すると、下記の問題が生じる。
特許文献4に記載のa−SiTFTの構成を、微結晶シリコン(μc−Si)膜を備えたTFTに適用した場合、ゲート電極上の微結晶シリコン膜の側面が、通常金属で形成されるドレイン電極と接する構造となる。オフ状態、すなわちドレイン電極に正電圧、ソース電極に0電圧、ゲート電極に負電圧がそれぞれ印加された状態で、すべての半導体膜がゲート電極の形成領域内にのみ存在する場合、微結晶シリコン膜全体に弱いP型反転層が形成される。そのP型反転層がドレイン電極と接していると、ドレイン電極から微結晶シリコン膜にホールが注入され、リーク電流が生成されてしまう。微結晶シリコンの正孔移動度は非晶質シリコンに比べて非常に大きいため、微結晶シリコン膜を備えたTFTでは、正孔によるリーク電流が非晶質シリコンTFTよりも大きくなる。
非晶質シリコンの正孔移動度は約0.001cm2/Vsであるのに比べ、微結晶シリコンの正孔移動度は0.1〜2cm2/Vsと非常に大きい。このため微結晶シリコン膜を備えたTFTの正孔によるリーク電流は非晶質シリコンTFTのリーク電流より大きく、正常な画像表示ができなくなる問題が発生する。
上記の問題は、微結晶シリコン膜の代わりに多結晶シリコン膜を備えたTFTでも同様である。
【0016】
本発明は上記事情に鑑みてなされたものであり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することを目的とするものである。
本発明は特に、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することを目的とするものである。
本明細書において、「結晶性半導体膜」には、微結晶半導体膜及び多結晶半導体膜が含まれる。
【課題を解決するための手段】
【0017】
本発明の薄膜トランジスタ(TFT)は、
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び/又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたN型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第1の金属遮光膜と絶縁膜と前記第1の金属遮光膜よりも形成面積の小さい第2の金属遮光膜との積層構造を有し、前記第1の金属遮光膜と前記第2の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第1の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第1の金属遮光膜と前記第2の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成されたものである。
【発明の効果】
【0018】
本発明によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT及びその製造方法を提供することができる。
本発明によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT及びその製造方法を提供することができる。
本発明によれば、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することができる。
【図面の簡単な説明】
【0019】
【図1A】第1実施形態のアクティブマトリックス基板の全体概略平面図である。
【図1B】図1Aの拡大平面図(要部平面図)である。
【図2A】第1実施形態のアクティブマトリックス基板の要部断面図である。
【図2B】第1実施形態のTFTの要部断面図である。
【図3A】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3B】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3C】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3D】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4A】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4B】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4C】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図5A】第2実施形態のアクティブマトリックス基板の要部断面図である。
【図5B】第2実施形態のTFTの要部断面図である。
【図6A】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図6B】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図6C】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7A】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7B】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7C】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図8A】製造方法の変更例を示す製造工程図である。
【図8B】製造方法の変更例を示す製造工程図である。
【図8C】製造方法の変更例を示す製造工程図である。
【図9A】製造方法のその他の変更例を示す製造工程図である。
【図9B】製造方法のその他の変更例を示す製造工程図である。
【図9C】製造方法のその他の変更例を示す製造工程図である。
【図9D】製造方法のその他の変更例を示す製造工程図である。
【図10】従来の非晶質シリコンTFTの要部断面図である。
【発明を実施するための形態】
【0020】
「第1実施形態」
図面を参照して、本発明に係る第1実施形態の薄膜トランジスタ(TFT)、及びこれを備えたアクティブマトリックス基板について説明する。
本実施形態では、ゲートドライバを内蔵した透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
図1Aは本実施形態のアクティブマトリックス基板の全体概略平面図、図1Bは図1Aの拡大平面図(要部平面図)である。図2Aは本実施形態のアクティブマトリックス基板の要部断面図、図2BはTFTの要部断面図である。図3A〜図3D及び図4A〜図4Cは製造工程図である。
図面上は視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、実際には同じ断面上にない複数の構成要素を同じ断面上に図示してある。具体的には、図2Aは図1BのX−X断面図(画素部)、Y−Y断面図(ゲート端子部)、及びZ−Z断面図(ソース端子部)を同一断面上に示してある。
【0021】
図1Aに示すように、本実施形態のアクティブマトリックス基板201は基板1上に画素部23とゲートドライバ部24とを備えている。図1Bに示すように、画素部23においては、画素スイッチング用TFT101と画素電極20とが複数対アレイ状に多数配置されている。ゲートドライバ部24にも、画素スイッチング用TFT101と同様の構成の駆動用TFTが形成されている(図示略)。
【0022】
本実施形態において、基板1はガラスやプラスチック等からなる透光性を有する絶縁性基板である。
図2Bに示すように、本実施形態のTFT101は、
絶縁性基板1上に順次形成されたゲート電極2及びゲート絶縁膜6と、
ゲート絶縁膜6上に基板側から順次積層されたノンドープの微結晶シリコン(μc−Si)膜8Aとノンドープの非晶質シリコン(a−Si)膜8Bとの積層膜からなるチャネル層8、及びこのチャネル層8上に形成され、Siに不純物が添加されたN型非晶質シリコン膜(低抵抗膜、オーミックコンタクト層)9からなる半導体積層膜10と、
半導体積層膜10上(N型非晶質シリコン膜9上)に互いに離間して形成された金属膜からなるソース電極11及びドレイン電極12とを備えた逆スタガード型のTFTである。
本実施形態において、ゲート絶縁膜6は、窒化シリコン(SiNx)膜及び/又は酸化シリコン(SiO2)膜からなる絶縁膜である。
【0023】
N型非晶質シリコン膜9は、チャネル層8上であってソース電極11及びドレイン電極12の直下にのみ形成されている。図中、符号13はTFTのチャネル部を示している。符号13で示すチャネル部は、ソース電極11及びドレイン電極12の間の領域であり、N型非晶質シリコン膜9が除去された領域である。
【0024】
図2Aに示すように、アクティブマトリックス基板201には、チャネル部13を保護し基板全体を覆う保護絶縁膜(層間絶縁膜)16が形成されている。保護絶縁膜16上に画素電極20が形成されており、画素電極20は保護絶縁膜16に開孔されたコンタクトホール(画素ドレインコンタクトホール)17を介してドレイン電極12に接続されている。本実施形態において、画素電極20は、IZO(インジウム亜鉛酸化物)やITO(インジウム錫酸化物)等の透光性導電膜からなる透光性電極である。
図1B及び図2Aに示すように、アクティブマトリックス基板201には、画素電極20に隣接して補助容量電極5が形成されている。
【0025】
図1B及び図2Aに示すように、アクティブマトリックス基板201において、ゲート電極2には、ゲート配線3及び外部から映像の走査信号が入力されるゲート端子部4が接続されている。ゲート端子部4にはゲート端子パッド21が接続されている。図中、符号18は保護絶縁膜16に開孔されたゲート端子部コンタクトホールである。
ソース電極11にはソース配線14及び外部から映像信号が入力されるソース端子部15が接続されている。ソース端子部15にはソース端子パッド22が接続されている。図中、符号19は保護絶縁膜16に開孔されたソース端子部コンタクトホールである。
【0026】
本実施形態において、図2A及び図2Bに示すように、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5は、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造を有している。
ゲート配線3、ゲート端子部4、及び補助容量電極5では、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとは同じ形成面積で形成されているが、ゲート電極2では、第1の金属遮光膜Aよりも絶縁膜B及び第2の金属遮光膜Cの形成面積が小さくなっている。
ゲート電極2をなす第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。本実施形態においては、ゲート電極2をなす第1の金属遮光膜Aと第2の金属遮光膜Cのうち、基板側の第1の金属遮光膜Aがゲート回路から絶縁されており、ソース・ドレイン電極側の第2の金属遮光膜Cがゲート回路に電気的に接続されている。本実施形態では、第2の金属遮光膜Cが実質的にゲート電極としての機能を有し、第1の金属遮光膜Aはバックライトからの光を遮光する層として機能する。
【0027】
第1の金属遮光膜Aと第2の金属遮光膜Cの材質は遮光性及び導電性を有する金属であれば特に制限されず、Al、Ta、Cr、及びこれらの合金が挙げられる。第1の金属遮光膜Aと第2の金属遮光膜Cの材質は同一でも非同一でも構わない。
絶縁膜Bの材質は特に制限されず、Al2O3及びその他の金属酸化物、あるいはAlN及びその他金属窒化物等が挙げられる。
【0028】
本実施形態において、第1の金属遮光膜Aは、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収まっている。
本実施形態において、μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8の両端部の下方には、絶縁膜B及び第2の金属遮光膜Cが形成されていない。そのため、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域(=チャネル部13)は、ゲート回路に電気的に接続された第2の金属遮光膜Cと近接し、チャネル層8の両端部は、ゲート回路から絶縁された第1の金属遮光膜と近接している。
【0029】
本実施形態では、ゲート電極2を第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造とし、平面視、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)は第1の金属遮光膜Aの形成領域内に収めるようにした。
かかる構成では、本実施形態のアクティブマトリック基板201を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第1の金属遮光膜Aで遮光されて、半導体積層膜10に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
本実施形態では、ゲート電極2が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
【0030】
さらに、本実施形態では、実質的にゲート電極として機能する第2の金属遮光膜Cの形成面積を第1の金属遮光膜Aよりも小さくし、チャネル層8の両端部の下方には第2の金属遮光膜Cを形成しないようにしている。かかる構成では、平面視、実質的にゲート電極として機能する第2の金属遮光膜Cとソース・ドレイン電極11、12との重なりが少ないので、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。
また、半導体積層膜10の両端部は実質的にゲート電極として機能する第2の金属遮光膜Cに近接していないので、半導体積層膜10内にP型反転層が形成されることが抑制され、半導体積層膜10内にソース・ドレイン電極11、12電極からホール電流が流れることが抑制される。
本実施形態では、以上の効果が相俟って種々のリーク電流が抑制される。
【0031】
本実施形態ではまた、チャネル層8に結晶性半導体膜である微結晶シリコン膜8Aを用いているので、非晶質シリコンTFTよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成することが可能である。
「発明が解決しようとする課題」の項で述べたように、一般にチャネル層に微結晶シリコン膜の単層膜を用いたμc−SiTFTは、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。本実施形態では、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたので、チャネル層8とN型非晶質シリコン膜9との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
「発明が解決しようとする課題」の項で述べたように、バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTにおいて顕著であるが、本実施形態では、チャネル層8にバックライトからの光が入射すること自体が抑制されるので、チャネル層8をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTに特に有効である。同様の理由から、本発明は多結晶シリコン膜を備えたTFTにも有効である。
【0032】
次に、図3A〜図3D及び図4A〜図4Cを参照して、アクティブマトリックス基板201の製造方法の一実施例について説明する。
はじめに図3A〜図3Cに示すプロセスで、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、プラズマCVD法で絶縁膜BとしてSiNx膜を100nm厚で成膜し、再度スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜した。
ここでは、金属遮光膜A、CとしてAl合金膜を用いたが、充分な遮光性と導電性が得られ加工性に問題がなければ、他の金属膜を用いて構わない。SiNx膜の成膜法は後述するゲート絶縁膜6と同じとしている。
【0033】
第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造の上に、図3Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの形成領域は光を通さず、第2の金属遮光膜Cの形成領域を除くゲート電極2の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を中央部(第2の金属遮光膜Cの形成領域)が厚くその外側が薄い凸型とした。
図3AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光に用いたフォトマスクPMについても合わせて図示してある。
【0034】
続いて、図3Bに示すように、上記のフォトレジストパターンPRをマスクとして、第2の金属遮光膜C、絶縁膜B、及び第1の金属遮光膜Aに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではAl合金膜についてはCl2ガスを用い、SiNx膜についてはCF4ガスを用いた。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。
続いて、図3Cに示すように、残ったフォトレジストパターンPRをマスクとして、第2の金属遮光膜C及び絶縁膜Bに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。本実施例では、このエッチングプロセスで絶縁膜Bをエッチングしたが、上層の第2の金属遮光膜Cのみをエッチングし、絶縁膜Bはエッチングしなくてもよい。
続いてフォトレジストパターンPRを除去して、図2Aに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
【0035】
次に、図3Dに示すように、ゲート絶縁膜6としてSiNx膜、ノンドープの微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。
【0036】
SiNx膜の成膜は、N2、SiH4、及びNH3の混合ガスを使用し、成膜温度200℃、NH3/SiH4ガス流量比5、高周波電力密度0.1〜0.3W/cm2、圧力80〜130Pa、膜厚が350〜450nmとなる条件で実施した。
次に一旦ガスを排気した後、H2ガスをチャンバに導入し排気するステップを数回繰り返した。これはSiNx膜の成膜に用いたガスを残留させないためである。
充分にガスの排気が完了した後、微結晶シリコン膜8Aと非晶質シリコン膜8Bを連続成膜した。
【0037】
半導体能動膜となる微結晶シリコン8Aの成膜は、基板温度200〜300℃、圧力100〜200Pa、周波数13.56MHz、高周波電力0.1W/cm2、SiH4ガスとH2ガスの流量比=1:200〜300、膜厚が30nmとなる条件で実施した。
非晶質シリコン膜8Bの成膜は、成膜温度200℃、圧力150〜300Pa、高周波電力0.02〜0.06W/cm2、H2/SiH4の流量比3〜5、膜厚が150nmとなる条件で実施した。
本実施形態では、この非晶質シリコン膜8BによってTFTのオフ電流の抑制が可能である。また後工程や外気からの不純物が微結晶シリコン膜8Aに侵入することを防ぎ、TFTの劣化を抑制することができる。
【0038】
N型非晶質シリコン9の成膜はPH3(フォスフィン)ガスを追加して実施した。成膜は、基板温度200℃、圧力150〜300Pa、高周波電力0.02〜0.06W/cm2、ガス流量比PH3/SiH4/H2=1:100:1600、膜厚が30nmとなる条件で実施した。
【0039】
次に図4Aに示すように、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9を、フォトリソグラフィ法によりTFTの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9は、ゲート電極2の第2の金属遮光膜Cより大きい形成面積で、かつゲート電極2の第1の金属遮光膜Aよりも小さい形成面積とし、平面視、ゲート電極2の第1の金属遮光膜Aより外側にはみ出さないパターンとした。
【0040】
次に図4Bに示すように、ソース・ドレイン電極となるCr膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極11、ドレイン電極12、ソース配線14、ソース端子部15を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なN型非晶質シリコン膜と下層の非晶質シリコン8Bの表層部をエッチング除去して、チャネル部13を形成した。以上の工程で、TFT101が形成された。
【0041】
次に図4Cに示すように、TFT101全体を保護するために保護絶縁膜16としてSiNx膜をプラズマCVD法により成膜した。成膜は、N2、SiH4、及びNH3の混合ガスを用い、基板温度280℃、高周波電力0.1〜0.3W/cm2、圧力80〜130Pa、膜厚が300nmとなる条件で実施した。
保護絶縁膜16を成膜した後、保護絶縁膜16にフォトリソグラフィ法によりコンタクトホール17〜19を同時に開孔した。
【0042】
最後に透光性導電膜を成膜した後フォトリソグラフィ法によりパターニングして、画素電極20、ゲート端子パッド21、及びソース端子パッド22を形成し、アクティブマトリックス基板201を得た。
以上は画素部23の製造方法を説明したが、同時にゲートドライバ部24も形成した。
【0043】
完成したアクティブマトリックス基板201に対して、約200〜350℃の温度で熱処理を実施してもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、TFT特性を向上して安定化させることができるため好ましい。
【0044】
以上のようにして得たアクティブマトリックス基板201の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサによって両基板間に形成される隙間に液晶を注入・封止して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、液晶表示装置を得た(図示せず)。
【0045】
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT101及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT101及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜(微結晶シリコン膜8A)を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT101を提供することができる。
本実施形態のTFT101を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
【0046】
「第2実施形態」
図面を参照して、本発明に係る第2実施形態のTFT及びこれを備えたアクティブマトリックス基板について説明する。本実施形態は、ゲート電極2の構造が第1実施形態と大きく異なっている。第1実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図5Aは本実施形態のアクティブマトリックス基板の要部断面図、図5BはTFTの要部断面図である。これらは第1実施形態の図2A、図2Bに対応した図である。
【0047】
図5Bに示すように、
本実施形態のTFT102は、第1実施形態と同様、
絶縁性基板1上に順次形成されたゲート電極2及びゲート絶縁膜6と、
ゲート絶縁膜6上に基板側から順次積層されたノンドープの微結晶シリコン(μc−Si)膜8Aとノンドープの非晶質シリコン(a−Si)膜8Bとの積層膜からなるチャネル層8、及びこのチャネル層8上に形成され、Siに不純物が添加されたN型非晶質シリコン膜9からなる半導体積層膜10と、
半導体積層膜10上(N型非晶質シリコン膜9上)に互いに離間して形成された金属膜からなるソース電極11及びドレイン電極12とを備えた逆スタガード型のTFTである。
【0048】
本実施形態においても、図5A及び図5Bに示すように、ゲート電極2は、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造を有している。第1実施形態と同様、ゲート電極2において、第1の金属遮光膜Aよりも絶縁膜B及び第2の金属遮光膜Cの形成面積が小さくなっている。
第1実施形態と同様、第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。
第1実施形態においては、基板側の第1の金属遮光膜Aがゲート回路から絶縁されており、ソース・ドレイン電極側の第2の金属遮光膜Cがゲート回路に電気的に接続された構成としたが、本実施形態では逆の構成である。すなわち、本実施形態では第1の金属遮光膜Aがゲート回路に電気的に接続され、第2の金属遮光膜Cがゲート回路から絶縁されている。本実施形態では、第1の金属遮光膜Aが実質的にゲート電極としての機能を有し、かつバックライトからの光を遮光する機能も有している。
第1の金属遮光膜Aと第2の金属遮光膜C、絶縁膜Bの材質は第1実施形態と同様である。
【0049】
本実施形態においても、第1の金属遮光膜Aは、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収まっている。
第1実施形態においては、μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8の両端部の下方には、絶縁膜B及び第2の金属遮光膜Cが形成されていない構成としたが、本実施形態では、チャネル層8の両端部の下方に第2の金属遮光膜Cが形成され、第2の金属遮光膜Cはソース電極11とドレイン電極12との間の領域(チャネル部13)には形成されていない。
そのため、本実施形態では、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域はゲート回路に電気的に接続された第1の金属遮光膜Aと近接し、チャネル層8の両端部はゲート回路から絶縁された第2の金属遮光膜Cと近接している。
【0050】
図5Aに示すように、本実施形態のアクティブマトリックス基板202のその他の構成は第1実施形態と同様である。
【0051】
本実施形態においても、第1実施形態と同様、ゲート電極2を第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造とし、平面視、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収めるようにした。
したがって、第1実施形態と同様、本実施形態のアクティブマトリック基板202を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第1の金属遮光膜Aで遮光されて、半導体積層膜10に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
【0052】
本実施形態ではさらに、第1の金属遮光膜Aの両端部の上に第2の金属遮光膜Cが形成されているので、第2の金属遮光膜Cが遮光壁として機能し、下層の第1の金属遮光膜Aで遮光しきれない回折光をも第2の金属遮光膜Cで遮断することができ、第1実施形態よりも高い遮光効果が得られる。
本実施形態においても、ゲート電極2が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
【0053】
本実施形態ではまた、遮光壁として機能する第2の金属遮光膜Cの幅を調整することによって、ゲート電極2とソース・ドレイン電極11、12の重なり領域において、ゲート絶縁膜6を部分的に厚くすることが可能である。
【0054】
図5Bに示すように、ゲート絶縁膜6において、第2の金属遮光膜Cのチャネル13側の側面の近傍では、第1の金属遮光膜Cの厚さ分がゲート絶縁膜6に加算された膜厚となる。この膜厚が厚くなる部分は、ソース電極11のチャネル側端面11Eの真下を含む領域、及びドレイン電極12のチャネル側端面12Eの真下を含む領域に位置させることが好ましい。この構造の場合、チャネル13におけるゲート絶縁膜6の膜厚は、ソース電極11、ドレイン電極12に近づくにつれて厚みを増す(厚膜部6X)。さらにチャネル13の外側についても、第2の金属遮光膜Cの非形成領域内におけるゲート絶縁膜6の膜厚は、ソース電極11のチャネル側端面11E及びドレイン電極12のチャネル側端面12Eから第2の金属遮光膜Cのチャネル側端面CEの範囲にかけて厚みを増す(厚膜部6Y)。
【0055】
上記のようにゲート絶縁膜6を部分的に厚くすることによって、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。特にチャネル13側のドレイン電極端12Eには電界が集中しやすく、オフ電流発生の大きな原因となる。このドレイン電極端12Eの近傍のゲート絶縁膜6の膜厚が厚くなるように第2の金属遮光膜Cの幅を調整することで、電界緩和効果が増し、オフ電流が更に低減できる。
【0056】
本実施形態においても、チャネル層8に微結晶シリコン膜8Aを用いているので、非晶質シリコンTFTよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成することが可能である。
本実施形態においても、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたので、チャネル層8とN型非晶質シリコン膜9との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTにおいて顕著であるが、本実施形態においても、チャネル層8にバックライトからの光が入射すること自体が抑制されるので、チャネル層8をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTに特に有効である。同様の理由から、本発明は、多結晶シリコン膜を備えたTFTにも有効である。
【0057】
次に、図6A〜図6C及び図7A〜図7Cを参照して、アクティブマトリックス基板202の製造方法の一実施例について説明する。
はじめに図6A〜図6Cに示すプロセスで、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、プラズマCVD法で絶縁膜BとしてSiNx膜を100nm厚で成膜し、再度スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜した。
【0058】
第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造の上に、図6Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの非形成領域は一部光を通し、第2の金属遮光膜Cの非形成領域を除くゲート電極2の形成領域は光を通さないハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を両端部(第2の金属遮光膜Cの形成領域)が厚くその内側が薄い凹型とした。
図6AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光工程のフォトマスクPMについても合わせて図示してある。
【0059】
続いて、図6Bに示すように、上記のフォトレジストパターンPRをマスクとして、第2の金属遮光膜C、絶縁膜B、及び第1の金属遮光膜Aに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではAl合金膜についてはCl2ガスを用い、SiNx膜についてはCF4ガスを用いた。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。
続いて、図6Cに示すように、残ったフォトレジストパターンPRをマスクとして、第2の金属遮光膜C及び絶縁膜Bに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。続いてフォトレジストパターンPRを除去して、図5Aに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
第1実施形態では、ゲート配線3、ゲート端子部4、及び補助容量電極5をAl合金膜/SiNx膜/Al合金膜としたが、本実施形態ではこれらをAl合金膜の単層膜とした。これらはAl合金膜/SiNx膜/Al合金膜あるいはSiNx膜/Al合金膜としてもよい。
【0060】
次に、図7Aに示すように、ゲート絶縁膜6としてSiNx膜、微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、及び不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。成膜条件は第1実施形態と同様とした。
続いて、フォトリソグラフィ法により、上記の半導体積層膜10をTFTの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9は、ゲート電極2の第1の金属遮光膜Aよりも小さい形成面積とし、平面視、ゲート電極2の第1の金属遮光膜Aより外側にはみ出さないパターンとした。
【0061】
次に図7Bに示すように、ソース・ドレイン電極となるCr膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極11、ドレイン電極12、ソース配線14、及びソース端子部15を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なN型非晶質シリコン膜9と下層の非晶質シリコン8Bの表層部をエッチング除去して、チャネル部13を形成した。以上の工程で、TFT102が形成された。
その後第1実施形態の図4Cと同様のプロセスを実施して、アクティブマトリックス基板202及び液晶表示装置を得た。
【0062】
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT102及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT102及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜(微結晶シリコン膜8A)を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT102を提供することができる。
本実施形態のTFT102を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
【0063】
「製造方法の変更例」
第1及び第2実施形態では、TFTの製造方法において、ゲート電極2の形成工程が、第1の金属遮光膜Aを成膜する工程と、絶縁膜Bを成膜する工程と、第2の金属遮光膜Cを成膜する工程とを順次有する場合について説明した。
【0064】
ゲート電極2の形成工程は、第1の金属遮光膜Aを成膜する工程と、第1の金属遮光膜Aの表面を絶縁処理して絶縁膜Bを形成する工程と、第2の金属遮光膜Cを成膜する工程とを順次有するものでもよい。かかる方法では、絶縁膜Bを別途プラズマCVD法などで成膜する工程が不要であり、簡単な処理で絶縁膜Bを形成できるため、歩留まり良くTFT及びアクティブマトリックスTFT基板を製造できる。
【0065】
第1の金属遮光膜Aの表面の絶縁処理としては、酸素プラズマ処理による酸化処理及び/又は窒素プラズマ処理による窒化処理が挙げられる。
また、第1の金属遮光膜Aの主成分を陽極酸化可能な金属(Al等)とすれば、絶縁処理を陽極酸化処理により実施することもできる。第1の金属遮光膜Aの主成分がAlの場合、陽極酸化処理によってAl2O3を主成分とする絶縁膜Bが形成される。
【0066】
ゲート電極2の形成工程は、第1の金属遮光膜Aを成膜する工程と、第2の金属遮光膜Cを成膜する工程と、第1の金属遮光膜Aと第2の金属遮光膜Cとの界面反応により絶縁膜Bを形成する工程とを順次有するものでもよい。
例えば、第1の金属遮光膜Aを8族、炭素元素、及び窒素元素を不純物レベル以上に含まないAl合金膜とし、第2の金属遮光膜Cをインジウム錫酸化物(ITO)膜と金属遮光膜との積層膜とし、Al合金膜とインジウム錫酸化物膜との界面反応によりAl2O3を主成分とする絶縁膜Bを形成することができる。Al合金膜とITO膜との界面反応は熱処理等により実施することができる。この熱処理は後工程の成膜温度を利用することができる。
かかる方法では、絶縁膜Bを別途プラズマCVD法などで成膜する工程、あるいはプラズマ処理や陽極酸化処理等による絶縁処理の工程が不要であり、より簡単な処理で絶縁膜Bを形成できるため、歩留まり良くTFT及びアクティブマトリックスTFT基板を製造できる。
【0067】
<変更例1>
図8を参照して、製造方法の変更に係る一実施例について説明する。
まず、図8Aに示すように、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、これをフォトリソグラフィ法によりパターニングした。
次に図8Bに示すように、この基板をホウ酸溶液に浸し、外部より電流を流して陽極酸化することで、Al合金膜の表面に絶縁膜BとなるAl2O3膜を30nm厚で形成した。
陽極酸化に用いる電解液や電解条件は適宜変更できる。また、ここでは陽極酸化する金属してAlを用いたが、Taなどを用いることもできる。Taを用いる場合は、基板を酒石酸アンモニウム溶液等に浸し、外部より電流を流すことで陽極酸化することができる。
陽極酸化を実施する代わりに、Al合金膜に対して酸素プラズマ処理を実施して、絶縁膜BとしてAl2O3膜を形成してもよい。Al合金膜に対して窒素プラズマ処理を実施して、絶縁膜BとしてAlN膜を形成してもよい。
陽極酸化あるいはプラズマ処理による絶縁処理方法では、パターニングされた第1の金属遮光膜Aの側面にも絶縁膜Bが形成される。
【0068】
次に図8Cに示すように、スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜し、フォトリソグラフィ法によりパターニングした。
本実施例では、ゲート配線3、ゲート端子部4、及び補助容量電極5はAl合金膜/Al2O3膜/Al合金膜としたが、Al2O3膜/Al合金膜あるいはAl合金膜の単層膜としてもよい。
【0069】
その後第1実施形態の図3D及び図4A〜図4Cと同様に、アクティブマトリックス基板及び液晶表示装置を得た。
【0070】
<変更例2>
図9を参照して、製造方法の変更に係るその他の実施例について説明する。
まず、図9Aに示すように、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜した。このとき、Al合金としては8族とC,Nを不純物レベル以上に含まないものを選択した。
続いて、第2の金属遮光膜Cとして、スパッタ法により非晶質ITO膜とMo合金膜とをそれぞれ20nm厚、180nm厚で順次成膜した。図中、ITO膜に符号C1、Mo合金膜に符号C2を付してある。
複数の成膜室を有するスパッタ装置、例えばクラスタ型のスパッタ装置を用いた場合、各成膜室で異なるターゲット材料を用いることが可能である。かかる装置を用いることで、Al合金膜、ITO膜、及びMo合金膜の成膜を連続成膜することができ、好ましい。
ここでは第2の金属遮光膜Cの上層膜としてMo合金を用いたが、充分な遮光性及び導電性を得られるものであれば、他の金属を用いて構わない。ここでMo合金を用いたのは、加工プロセスを簡便にできるためである。
【0071】
次に、Mo合金膜/ITO膜/Al合金膜の積層構造の上に、図9Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの形成領域は光を通さず、第2の金属遮光膜Cの形成領域を除くゲート電極2の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を中央部(第2の金属遮光膜Cの形成領域)が厚くその外側が薄い凸型とした(第1実施形態と同様)。図9AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光工程のフォトマスクPMについても合わせて図示してある。
【0072】
続いて、図9Bに示すように、上記のフォトレジストパターンPRをマスクとして、Mo合金膜/ITO膜/Al合金膜に対してウエットエッチングを実施した。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。続いて、図9Cに示すように、残ったフォトレジストパターンPRをマスクとして、Mo合金膜/ITO膜に対してウエットエッチングを実施した。
【0073】
Mo合金、非晶質ITO、Al合金は、燐酸、硝酸、及び酢酸を混合したエッチング液でエッチングが可能なため、一括エッチングが可能で、製造を簡便にできる。
なお、非晶質ITO膜は170℃以上の熱が加わると結晶化して、容易にエッチングできなくなる。本実施例のフォトリソグラフィプロセスにおけるフォトレジストの焼き締め温度や、その他工程における加熱温度は100〜130℃であるため、問題なくエッチング可能である。Mo合金膜、非晶質ITO膜、及びAl合金膜はそれぞれエッチングレートに違いがあるので、エッチング液の濃度やエッチング温度等を調整することで選択比を変更し好適化することができる。
【0074】
本実施例では、燐酸70質量%と硝酸5質量%と酢酸10質量%と水の混合液を40℃に調整して、まずはMo合金膜/非晶質ITO膜/Al合金膜を一括でエッチングした。その後O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去し、先と同じエッチング液を30℃に制御して、Mo合金膜/非晶質ITO膜をエッチングした。この時に第1の遮光金属膜AであるAl合金膜も一部エッチングされるが特に問題とはならない。30℃ではAl合金のエッチングレートが下がるので、充分な遮光能力を保持した状態でAl合金膜を残すことができる。
続いてフォトレジストパターンPRを除去して、図9Cに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
【0075】
次に、図9Dに示すように、ゲート絶縁膜6としてSiNx膜、微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、及び不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。
これらの成膜温度は200℃であり、この工程において、非晶質ITO膜とAl合金膜との界面反応によって5〜10nmの厚さで絶縁膜BとしてAl2O3膜が形成された。この界面反応で得られるAl2O3膜は充分な絶縁性を持ち、下層の第1の金属遮光膜AであるAl合金膜と、上層の第2の金属遮光膜であるMo合金膜/ITO膜とを電気的に遮断する。
なお、第1の金属遮光膜Aとして形成するAl合金膜に8族元素、C、あるいはNが不純物レベル以上に含まれると、非晶質ITO膜とAl合金膜との界面に形成されるAl2O3膜の絶縁性が悪くなるので、該当する元素を不純物レベル以上に含まないAl合金を選択する必要がある。
【0076】
その後第1実施形態と同様のプロセスを実施して、TFT103、アクティブマトリックス基板203、及び液晶表示装置を得た。
【0077】
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
上記の第1〜第2実施形態では、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたが、チャネル層8は多結晶シリコン膜と非晶質シリコン膜との積層構造、あるいは非晶質シリコン単層膜等でもよい。
ただし、微結晶シリコン膜あるいは多結晶シリコン膜等の結晶性半導体膜を備えたTFTにおいて特に光リーク電流の問題が大きいことから、本発明は結晶性半導体膜を備えたTFTに特に有効である。
【符号の説明】
【0078】
101〜103:TFT、201〜203:アクティブマトリックス基板、1:透光性を有する絶縁性基板、2:ゲート電極、3:ゲート配線、4:ゲート端子部、5:補助容量電極、6:ゲート絶縁膜、8:チャネル層、8A:微結晶シリコン膜(結晶性半導体膜)、8B:非晶質シリコン膜(非晶質半導体膜)、9:N型非晶質シリコン膜(N型非晶質半導体膜)、10:半導体積層膜、11:ソース電極、12:ドレイン電極、13:TFTチャネル部、14:ソース配線、15:ソース端子部、16:保護絶縁膜、17:画素ドレインコンタクトホール、18:ゲート端子部コンタクトホール、19:ソース端子部コンタクトホール、20:画素電極、21:ゲート端子パッド、22:ソース端子パッド、23:画素部、24:ゲートドライバ部、A:第1の金属遮光膜、B:絶縁膜、C:第2の金属遮光膜
【技術分野】
【0001】
本発明は、逆スタガード型の薄膜トランジスタとその製造方法、この薄膜トランジスタを備えたアクティブマトリックス基板及び電気光学装置に関するものである。
【背景技術】
【0002】
アクティブマトリックス型の液晶表示装置や有機EL(electroluminescence)表示装置等の電気光学装置の画素スイッチング素子には、薄膜トランジスタ(Thin Film Transistor:TFT)が広く使用されている。図10に、一般に使用される逆スタガード(inverted staggered)型の非晶質シリコン(a−Si)TFTの要部断面図を示す。図10に示す逆スタガード型のTFTの製造は、例えば下記のように行われている。
【0003】
はじめに、ガラス基板501上にゲート電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりパターニングして、ゲート電極502を形成する。
次に、プラズマCVD(Chemical Vapor Deposition)法により、ゲート絶縁膜となるSiNx膜503、i型半導体層となる非晶質シリコン(a−Si)膜504、及びN型半導体層となるN型非晶質シリコン膜505を順次成膜し、これらをフォトリソグラフィ法によりアイランド状にパターニングする。その上にソース・ドレイン電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりソース電極506とドレイン電極507とをパターン形成する。ソース電極506及びドレイン電極507は、平面視、ゲート電極502に一部重なった領域を持つ。
【0004】
次に、N型非晶質シリコン膜505のソース電極506/ドレイン電極507の間の領域をドライエッチングにより除去する。最後に、プラズマCVD法により保護絶縁膜となるSiNx膜508を成膜する。以上のようにして、チャネル層として非晶質シリコン膜504を備えた逆スタガード型のa−SiTFT500が製造される。
【0005】
近年、液晶表示装置や有機EL表示装置の狭額縁化や低コスト化を実現するために、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成した駆動回路一体型表示装置が開発されてきている。駆動回路を画素部と同一基板上に形成することで、外付けICチップのコスト削減が図れ、またICチップの実装面積がいらないことから狭額縁化が可能となる。
【0006】
しかしながら、駆動用TFTには、画素スイッチング用TFTに比べて大きな駆動電圧がより長時間印加され続けるため、電気特性の劣化が大きくなる。そのため、上述した逆スタガード型のTFTの製造方法において、チャネル層をなすシリコン膜として微結晶シリコン(μc−Si)膜を用いて、より安定性の優れたTFTとすることが提案されている。
【0007】
チャネル層に微結晶シリコン(μc−Si)膜を用いたμc−SiTFTは、a−SiTFTと比較して、TFTの閾値電圧(Vth)の経時変化が小さく、電気特性劣化が抑制される。しかしながら、微結晶シリコンを用いた場合、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。ゲート電極に逆バイアスを印加した場合、ゲート電極とソース・ドレイン電極との重なり領域で高電界が発生し、この高電界によって、非晶質シリコンよりバンドギャップの狭い微結晶シリコンは、その上層のN型非晶質シリコン膜との界面でバンド間トンネリングによるホール注入が起こりやすく、その結果オフ電流が高くなる。
【0008】
特許文献1には、チャネル層(7)を基板側から微結晶シリコン膜(7a)と非晶質シリコン膜(7b)との積層構造とした逆スタガード型のTFTが記載されている(請求項1、図1)。
特許文献1に記載のチャネル層を上記のTFT500に適用した場合、微結晶シリコン膜と非晶質シリコン膜との積層構造からなるチャネル層の上に、N型非晶質シリコン膜が形成されることになる。かかる構成では、チャネル層とN型非晶質シリコン膜との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2005−167051号公報
【特許文献2】特開平8−220558号公報
【特許文献3】特開平9−082976号公報
【特許文献4】特開平1−091120号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
ところで、液晶表示装置としては、バックライトを用いた透過型が広く使用されている。かかる透過型の液晶表示装置の画像表示時にはバックライトから光がTFTに照射される。この光によって発生する光リーク電流が表示上の問題を発生させる恐れがある。
バックライトからの光が微結晶あるいは非晶質のシリコン膜に照射されると、半導体中に電子正孔対が発生する。発生した電子は正電圧が印加されているドレイン電極に、正孔は0電位のソース電極にそれぞれ移動して、光リーク電流が生成する。ゲート電極が0電位又は負電圧のときにこの光リーク電流が流れると、画素の容量の電極に書き込まれた電圧、すなわち容量に蓄積した電荷が光リーク電流により消失する等の問題が発生して、正常な画像表示ができなくなる恐れがある。上記の特許文献1では、かかる光リーク電流に対する解決策が講じられていない。
【0011】
光リーク電流の発生を防止するために、バックライトからの光を遮光する遮光膜を設けることが提案されている。
特許文献2には、透明の絶縁基板(1)上に、遮光膜(10)と、絶縁膜(11)と、ゲート電極(12)と、ゲート絶縁膜(17)と、非晶質シリコンi層(18)と、非晶質シリコンn+層(20)と、ソース電極及びドレイン電極(13、14)とを順次備えたTFTが開示されている(請求項1、図1)。
【0012】
特許文献2には、クロム(Cr)等の金属からなる遮光膜(10)がゲート電極(12)の非形成領域に形成され、さらにゲート電極(12)の周辺部と一部重なり合うように形成されたTFTが記載されている(請求項2、図1)。
特許文献2の段落0041には、ゲート電極と遮光膜との位置関係が重要で、ゲート電極と遮光膜とのオーバーラップ量が大きいとゲート電極と遮光膜の間の容量が大きくなり表示の特性劣化をもたらし、逆に、オーバーラップ量が小さいと背面光の遮蔽効果が減少してTFTの光励起電流を防止することができないと記載されている。
特許文献2では、ゲート電極の下方に、ゲート電極の周辺部とのみ重なり合うように配置された遮光膜を設けている。かかる構成では、TFTに必須な層の形成とは別に遮光膜を形成する必要があり、製造効率が悪く、製造コストが増加する。また、成膜工程が多く異物付着の機会が増加することから、歩留低下を招く恐れもある。
【0013】
特許文献3には、透明絶縁性基板(101)上に、遮光性高抵抗膜(103)と、ゲート電極(104)と、ゲート絶縁膜(105)と、チャネル層である半導体膜(106)と、ソース電極及びドレイン電極(108、109)とを備えたTFTが記載されている(請求項1、図1)。
特許文献3では、ゲート電極(104)の直下に遮光膜(103)が形成されているが、その形成領域は半導体膜(106)の形成領域よりも狭くなっている。そのため、半導体膜(106)の遮光膜(103)の形成領域の外側が遮光されず、バックライトからの光に起因する光リーク電流を抑制することはできない。
【0014】
光リーク電流の発生防止のためには、平面的に見てすべての半導体膜をゲート電極の外側に延在させないことが考えられる。特許文献4の第1図のTFTのように、半導体膜(4、5)がゲート電極(2)の形成領域内にしか存在しないようにすると、当然のことながらバックライトからの光は、通常金属で形成されたゲート電極に遮られるので半導体膜に到達しにくくなり、光リーク電流は発生しない。特許文献4のみならず、非晶質シリコン(aーSi)TFTにおいては、汎用される構造である。
【0015】
しかしながら、特許文献4に記載のa−SiTFTの構成を、微結晶シリコン(μc−Si)膜を備えたTFTにそのまま適用しても不都合がある。微結晶シリコン膜を含む半導体膜がゲート電極の形成領域内にのみ存在すると、下記の問題が生じる。
特許文献4に記載のa−SiTFTの構成を、微結晶シリコン(μc−Si)膜を備えたTFTに適用した場合、ゲート電極上の微結晶シリコン膜の側面が、通常金属で形成されるドレイン電極と接する構造となる。オフ状態、すなわちドレイン電極に正電圧、ソース電極に0電圧、ゲート電極に負電圧がそれぞれ印加された状態で、すべての半導体膜がゲート電極の形成領域内にのみ存在する場合、微結晶シリコン膜全体に弱いP型反転層が形成される。そのP型反転層がドレイン電極と接していると、ドレイン電極から微結晶シリコン膜にホールが注入され、リーク電流が生成されてしまう。微結晶シリコンの正孔移動度は非晶質シリコンに比べて非常に大きいため、微結晶シリコン膜を備えたTFTでは、正孔によるリーク電流が非晶質シリコンTFTよりも大きくなる。
非晶質シリコンの正孔移動度は約0.001cm2/Vsであるのに比べ、微結晶シリコンの正孔移動度は0.1〜2cm2/Vsと非常に大きい。このため微結晶シリコン膜を備えたTFTの正孔によるリーク電流は非晶質シリコンTFTのリーク電流より大きく、正常な画像表示ができなくなる問題が発生する。
上記の問題は、微結晶シリコン膜の代わりに多結晶シリコン膜を備えたTFTでも同様である。
【0016】
本発明は上記事情に鑑みてなされたものであり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することを目的とするものである。
本発明は特に、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することを目的とするものである。
本明細書において、「結晶性半導体膜」には、微結晶半導体膜及び多結晶半導体膜が含まれる。
【課題を解決するための手段】
【0017】
本発明の薄膜トランジスタ(TFT)は、
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び/又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたN型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第1の金属遮光膜と絶縁膜と前記第1の金属遮光膜よりも形成面積の小さい第2の金属遮光膜との積層構造を有し、前記第1の金属遮光膜と前記第2の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第1の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第1の金属遮光膜と前記第2の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成されたものである。
【発明の効果】
【0018】
本発明によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT及びその製造方法を提供することができる。
本発明によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT及びその製造方法を提供することができる。
本発明によれば、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFTを提供することができる。
【図面の簡単な説明】
【0019】
【図1A】第1実施形態のアクティブマトリックス基板の全体概略平面図である。
【図1B】図1Aの拡大平面図(要部平面図)である。
【図2A】第1実施形態のアクティブマトリックス基板の要部断面図である。
【図2B】第1実施形態のTFTの要部断面図である。
【図3A】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3B】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3C】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図3D】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4A】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4B】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図4C】第1実施形態のアクティブマトリックス基板の製造工程図である。
【図5A】第2実施形態のアクティブマトリックス基板の要部断面図である。
【図5B】第2実施形態のTFTの要部断面図である。
【図6A】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図6B】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図6C】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7A】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7B】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図7C】第2実施形態のアクティブマトリックス基板の製造工程図である。
【図8A】製造方法の変更例を示す製造工程図である。
【図8B】製造方法の変更例を示す製造工程図である。
【図8C】製造方法の変更例を示す製造工程図である。
【図9A】製造方法のその他の変更例を示す製造工程図である。
【図9B】製造方法のその他の変更例を示す製造工程図である。
【図9C】製造方法のその他の変更例を示す製造工程図である。
【図9D】製造方法のその他の変更例を示す製造工程図である。
【図10】従来の非晶質シリコンTFTの要部断面図である。
【発明を実施するための形態】
【0020】
「第1実施形態」
図面を参照して、本発明に係る第1実施形態の薄膜トランジスタ(TFT)、及びこれを備えたアクティブマトリックス基板について説明する。
本実施形態では、ゲートドライバを内蔵した透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
図1Aは本実施形態のアクティブマトリックス基板の全体概略平面図、図1Bは図1Aの拡大平面図(要部平面図)である。図2Aは本実施形態のアクティブマトリックス基板の要部断面図、図2BはTFTの要部断面図である。図3A〜図3D及び図4A〜図4Cは製造工程図である。
図面上は視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、実際には同じ断面上にない複数の構成要素を同じ断面上に図示してある。具体的には、図2Aは図1BのX−X断面図(画素部)、Y−Y断面図(ゲート端子部)、及びZ−Z断面図(ソース端子部)を同一断面上に示してある。
【0021】
図1Aに示すように、本実施形態のアクティブマトリックス基板201は基板1上に画素部23とゲートドライバ部24とを備えている。図1Bに示すように、画素部23においては、画素スイッチング用TFT101と画素電極20とが複数対アレイ状に多数配置されている。ゲートドライバ部24にも、画素スイッチング用TFT101と同様の構成の駆動用TFTが形成されている(図示略)。
【0022】
本実施形態において、基板1はガラスやプラスチック等からなる透光性を有する絶縁性基板である。
図2Bに示すように、本実施形態のTFT101は、
絶縁性基板1上に順次形成されたゲート電極2及びゲート絶縁膜6と、
ゲート絶縁膜6上に基板側から順次積層されたノンドープの微結晶シリコン(μc−Si)膜8Aとノンドープの非晶質シリコン(a−Si)膜8Bとの積層膜からなるチャネル層8、及びこのチャネル層8上に形成され、Siに不純物が添加されたN型非晶質シリコン膜(低抵抗膜、オーミックコンタクト層)9からなる半導体積層膜10と、
半導体積層膜10上(N型非晶質シリコン膜9上)に互いに離間して形成された金属膜からなるソース電極11及びドレイン電極12とを備えた逆スタガード型のTFTである。
本実施形態において、ゲート絶縁膜6は、窒化シリコン(SiNx)膜及び/又は酸化シリコン(SiO2)膜からなる絶縁膜である。
【0023】
N型非晶質シリコン膜9は、チャネル層8上であってソース電極11及びドレイン電極12の直下にのみ形成されている。図中、符号13はTFTのチャネル部を示している。符号13で示すチャネル部は、ソース電極11及びドレイン電極12の間の領域であり、N型非晶質シリコン膜9が除去された領域である。
【0024】
図2Aに示すように、アクティブマトリックス基板201には、チャネル部13を保護し基板全体を覆う保護絶縁膜(層間絶縁膜)16が形成されている。保護絶縁膜16上に画素電極20が形成されており、画素電極20は保護絶縁膜16に開孔されたコンタクトホール(画素ドレインコンタクトホール)17を介してドレイン電極12に接続されている。本実施形態において、画素電極20は、IZO(インジウム亜鉛酸化物)やITO(インジウム錫酸化物)等の透光性導電膜からなる透光性電極である。
図1B及び図2Aに示すように、アクティブマトリックス基板201には、画素電極20に隣接して補助容量電極5が形成されている。
【0025】
図1B及び図2Aに示すように、アクティブマトリックス基板201において、ゲート電極2には、ゲート配線3及び外部から映像の走査信号が入力されるゲート端子部4が接続されている。ゲート端子部4にはゲート端子パッド21が接続されている。図中、符号18は保護絶縁膜16に開孔されたゲート端子部コンタクトホールである。
ソース電極11にはソース配線14及び外部から映像信号が入力されるソース端子部15が接続されている。ソース端子部15にはソース端子パッド22が接続されている。図中、符号19は保護絶縁膜16に開孔されたソース端子部コンタクトホールである。
【0026】
本実施形態において、図2A及び図2Bに示すように、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5は、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造を有している。
ゲート配線3、ゲート端子部4、及び補助容量電極5では、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとは同じ形成面積で形成されているが、ゲート電極2では、第1の金属遮光膜Aよりも絶縁膜B及び第2の金属遮光膜Cの形成面積が小さくなっている。
ゲート電極2をなす第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。本実施形態においては、ゲート電極2をなす第1の金属遮光膜Aと第2の金属遮光膜Cのうち、基板側の第1の金属遮光膜Aがゲート回路から絶縁されており、ソース・ドレイン電極側の第2の金属遮光膜Cがゲート回路に電気的に接続されている。本実施形態では、第2の金属遮光膜Cが実質的にゲート電極としての機能を有し、第1の金属遮光膜Aはバックライトからの光を遮光する層として機能する。
【0027】
第1の金属遮光膜Aと第2の金属遮光膜Cの材質は遮光性及び導電性を有する金属であれば特に制限されず、Al、Ta、Cr、及びこれらの合金が挙げられる。第1の金属遮光膜Aと第2の金属遮光膜Cの材質は同一でも非同一でも構わない。
絶縁膜Bの材質は特に制限されず、Al2O3及びその他の金属酸化物、あるいはAlN及びその他金属窒化物等が挙げられる。
【0028】
本実施形態において、第1の金属遮光膜Aは、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収まっている。
本実施形態において、μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8の両端部の下方には、絶縁膜B及び第2の金属遮光膜Cが形成されていない。そのため、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域(=チャネル部13)は、ゲート回路に電気的に接続された第2の金属遮光膜Cと近接し、チャネル層8の両端部は、ゲート回路から絶縁された第1の金属遮光膜と近接している。
【0029】
本実施形態では、ゲート電極2を第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造とし、平面視、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)は第1の金属遮光膜Aの形成領域内に収めるようにした。
かかる構成では、本実施形態のアクティブマトリック基板201を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第1の金属遮光膜Aで遮光されて、半導体積層膜10に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
本実施形態では、ゲート電極2が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
【0030】
さらに、本実施形態では、実質的にゲート電極として機能する第2の金属遮光膜Cの形成面積を第1の金属遮光膜Aよりも小さくし、チャネル層8の両端部の下方には第2の金属遮光膜Cを形成しないようにしている。かかる構成では、平面視、実質的にゲート電極として機能する第2の金属遮光膜Cとソース・ドレイン電極11、12との重なりが少ないので、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。
また、半導体積層膜10の両端部は実質的にゲート電極として機能する第2の金属遮光膜Cに近接していないので、半導体積層膜10内にP型反転層が形成されることが抑制され、半導体積層膜10内にソース・ドレイン電極11、12電極からホール電流が流れることが抑制される。
本実施形態では、以上の効果が相俟って種々のリーク電流が抑制される。
【0031】
本実施形態ではまた、チャネル層8に結晶性半導体膜である微結晶シリコン膜8Aを用いているので、非晶質シリコンTFTよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成することが可能である。
「発明が解決しようとする課題」の項で述べたように、一般にチャネル層に微結晶シリコン膜の単層膜を用いたμc−SiTFTは、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。本実施形態では、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたので、チャネル層8とN型非晶質シリコン膜9との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
「発明が解決しようとする課題」の項で述べたように、バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTにおいて顕著であるが、本実施形態では、チャネル層8にバックライトからの光が入射すること自体が抑制されるので、チャネル層8をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTに特に有効である。同様の理由から、本発明は多結晶シリコン膜を備えたTFTにも有効である。
【0032】
次に、図3A〜図3D及び図4A〜図4Cを参照して、アクティブマトリックス基板201の製造方法の一実施例について説明する。
はじめに図3A〜図3Cに示すプロセスで、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、プラズマCVD法で絶縁膜BとしてSiNx膜を100nm厚で成膜し、再度スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜した。
ここでは、金属遮光膜A、CとしてAl合金膜を用いたが、充分な遮光性と導電性が得られ加工性に問題がなければ、他の金属膜を用いて構わない。SiNx膜の成膜法は後述するゲート絶縁膜6と同じとしている。
【0033】
第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造の上に、図3Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの形成領域は光を通さず、第2の金属遮光膜Cの形成領域を除くゲート電極2の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を中央部(第2の金属遮光膜Cの形成領域)が厚くその外側が薄い凸型とした。
図3AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光に用いたフォトマスクPMについても合わせて図示してある。
【0034】
続いて、図3Bに示すように、上記のフォトレジストパターンPRをマスクとして、第2の金属遮光膜C、絶縁膜B、及び第1の金属遮光膜Aに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではAl合金膜についてはCl2ガスを用い、SiNx膜についてはCF4ガスを用いた。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。
続いて、図3Cに示すように、残ったフォトレジストパターンPRをマスクとして、第2の金属遮光膜C及び絶縁膜Bに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。本実施例では、このエッチングプロセスで絶縁膜Bをエッチングしたが、上層の第2の金属遮光膜Cのみをエッチングし、絶縁膜Bはエッチングしなくてもよい。
続いてフォトレジストパターンPRを除去して、図2Aに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
【0035】
次に、図3Dに示すように、ゲート絶縁膜6としてSiNx膜、ノンドープの微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。
【0036】
SiNx膜の成膜は、N2、SiH4、及びNH3の混合ガスを使用し、成膜温度200℃、NH3/SiH4ガス流量比5、高周波電力密度0.1〜0.3W/cm2、圧力80〜130Pa、膜厚が350〜450nmとなる条件で実施した。
次に一旦ガスを排気した後、H2ガスをチャンバに導入し排気するステップを数回繰り返した。これはSiNx膜の成膜に用いたガスを残留させないためである。
充分にガスの排気が完了した後、微結晶シリコン膜8Aと非晶質シリコン膜8Bを連続成膜した。
【0037】
半導体能動膜となる微結晶シリコン8Aの成膜は、基板温度200〜300℃、圧力100〜200Pa、周波数13.56MHz、高周波電力0.1W/cm2、SiH4ガスとH2ガスの流量比=1:200〜300、膜厚が30nmとなる条件で実施した。
非晶質シリコン膜8Bの成膜は、成膜温度200℃、圧力150〜300Pa、高周波電力0.02〜0.06W/cm2、H2/SiH4の流量比3〜5、膜厚が150nmとなる条件で実施した。
本実施形態では、この非晶質シリコン膜8BによってTFTのオフ電流の抑制が可能である。また後工程や外気からの不純物が微結晶シリコン膜8Aに侵入することを防ぎ、TFTの劣化を抑制することができる。
【0038】
N型非晶質シリコン9の成膜はPH3(フォスフィン)ガスを追加して実施した。成膜は、基板温度200℃、圧力150〜300Pa、高周波電力0.02〜0.06W/cm2、ガス流量比PH3/SiH4/H2=1:100:1600、膜厚が30nmとなる条件で実施した。
【0039】
次に図4Aに示すように、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9を、フォトリソグラフィ法によりTFTの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9は、ゲート電極2の第2の金属遮光膜Cより大きい形成面積で、かつゲート電極2の第1の金属遮光膜Aよりも小さい形成面積とし、平面視、ゲート電極2の第1の金属遮光膜Aより外側にはみ出さないパターンとした。
【0040】
次に図4Bに示すように、ソース・ドレイン電極となるCr膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極11、ドレイン電極12、ソース配線14、ソース端子部15を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なN型非晶質シリコン膜と下層の非晶質シリコン8Bの表層部をエッチング除去して、チャネル部13を形成した。以上の工程で、TFT101が形成された。
【0041】
次に図4Cに示すように、TFT101全体を保護するために保護絶縁膜16としてSiNx膜をプラズマCVD法により成膜した。成膜は、N2、SiH4、及びNH3の混合ガスを用い、基板温度280℃、高周波電力0.1〜0.3W/cm2、圧力80〜130Pa、膜厚が300nmとなる条件で実施した。
保護絶縁膜16を成膜した後、保護絶縁膜16にフォトリソグラフィ法によりコンタクトホール17〜19を同時に開孔した。
【0042】
最後に透光性導電膜を成膜した後フォトリソグラフィ法によりパターニングして、画素電極20、ゲート端子パッド21、及びソース端子パッド22を形成し、アクティブマトリックス基板201を得た。
以上は画素部23の製造方法を説明したが、同時にゲートドライバ部24も形成した。
【0043】
完成したアクティブマトリックス基板201に対して、約200〜350℃の温度で熱処理を実施してもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、TFT特性を向上して安定化させることができるため好ましい。
【0044】
以上のようにして得たアクティブマトリックス基板201の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサによって両基板間に形成される隙間に液晶を注入・封止して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、液晶表示装置を得た(図示せず)。
【0045】
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT101及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT101及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜(微結晶シリコン膜8A)を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT101を提供することができる。
本実施形態のTFT101を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
【0046】
「第2実施形態」
図面を参照して、本発明に係る第2実施形態のTFT及びこれを備えたアクティブマトリックス基板について説明する。本実施形態は、ゲート電極2の構造が第1実施形態と大きく異なっている。第1実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図5Aは本実施形態のアクティブマトリックス基板の要部断面図、図5BはTFTの要部断面図である。これらは第1実施形態の図2A、図2Bに対応した図である。
【0047】
図5Bに示すように、
本実施形態のTFT102は、第1実施形態と同様、
絶縁性基板1上に順次形成されたゲート電極2及びゲート絶縁膜6と、
ゲート絶縁膜6上に基板側から順次積層されたノンドープの微結晶シリコン(μc−Si)膜8Aとノンドープの非晶質シリコン(a−Si)膜8Bとの積層膜からなるチャネル層8、及びこのチャネル層8上に形成され、Siに不純物が添加されたN型非晶質シリコン膜9からなる半導体積層膜10と、
半導体積層膜10上(N型非晶質シリコン膜9上)に互いに離間して形成された金属膜からなるソース電極11及びドレイン電極12とを備えた逆スタガード型のTFTである。
【0048】
本実施形態においても、図5A及び図5Bに示すように、ゲート電極2は、基板1側から見て、第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造を有している。第1実施形態と同様、ゲート電極2において、第1の金属遮光膜Aよりも絶縁膜B及び第2の金属遮光膜Cの形成面積が小さくなっている。
第1実施形態と同様、第1の金属遮光膜Aと第2の金属遮光膜Cのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。
第1実施形態においては、基板側の第1の金属遮光膜Aがゲート回路から絶縁されており、ソース・ドレイン電極側の第2の金属遮光膜Cがゲート回路に電気的に接続された構成としたが、本実施形態では逆の構成である。すなわち、本実施形態では第1の金属遮光膜Aがゲート回路に電気的に接続され、第2の金属遮光膜Cがゲート回路から絶縁されている。本実施形態では、第1の金属遮光膜Aが実質的にゲート電極としての機能を有し、かつバックライトからの光を遮光する機能も有している。
第1の金属遮光膜Aと第2の金属遮光膜C、絶縁膜Bの材質は第1実施形態と同様である。
【0049】
本実施形態においても、第1の金属遮光膜Aは、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収まっている。
第1実施形態においては、μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8の両端部の下方には、絶縁膜B及び第2の金属遮光膜Cが形成されていない構成としたが、本実施形態では、チャネル層8の両端部の下方に第2の金属遮光膜Cが形成され、第2の金属遮光膜Cはソース電極11とドレイン電極12との間の領域(チャネル部13)には形成されていない。
そのため、本実施形態では、チャネル層8において、少なくともソース電極11とドレイン電極12との間の領域はゲート回路に電気的に接続された第1の金属遮光膜Aと近接し、チャネル層8の両端部はゲート回路から絶縁された第2の金属遮光膜Cと近接している。
【0050】
図5Aに示すように、本実施形態のアクティブマトリックス基板202のその他の構成は第1実施形態と同様である。
【0051】
本実施形態においても、第1実施形態と同様、ゲート電極2を第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造とし、平面視、半導体積層膜10(μc−Si膜8Aとa−Si膜8Bとの積層膜からなるチャネル層8、及びN型非晶質シリコン膜9)、半導体積層膜10は第1の金属遮光膜Aの形成領域内に収めるようにした。
したがって、第1実施形態と同様、本実施形態のアクティブマトリック基板202を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第1の金属遮光膜Aで遮光されて、半導体積層膜10に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
【0052】
本実施形態ではさらに、第1の金属遮光膜Aの両端部の上に第2の金属遮光膜Cが形成されているので、第2の金属遮光膜Cが遮光壁として機能し、下層の第1の金属遮光膜Aで遮光しきれない回折光をも第2の金属遮光膜Cで遮断することができ、第1実施形態よりも高い遮光効果が得られる。
本実施形態においても、ゲート電極2が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
【0053】
本実施形態ではまた、遮光壁として機能する第2の金属遮光膜Cの幅を調整することによって、ゲート電極2とソース・ドレイン電極11、12の重なり領域において、ゲート絶縁膜6を部分的に厚くすることが可能である。
【0054】
図5Bに示すように、ゲート絶縁膜6において、第2の金属遮光膜Cのチャネル13側の側面の近傍では、第1の金属遮光膜Cの厚さ分がゲート絶縁膜6に加算された膜厚となる。この膜厚が厚くなる部分は、ソース電極11のチャネル側端面11Eの真下を含む領域、及びドレイン電極12のチャネル側端面12Eの真下を含む領域に位置させることが好ましい。この構造の場合、チャネル13におけるゲート絶縁膜6の膜厚は、ソース電極11、ドレイン電極12に近づくにつれて厚みを増す(厚膜部6X)。さらにチャネル13の外側についても、第2の金属遮光膜Cの非形成領域内におけるゲート絶縁膜6の膜厚は、ソース電極11のチャネル側端面11E及びドレイン電極12のチャネル側端面12Eから第2の金属遮光膜Cのチャネル側端面CEの範囲にかけて厚みを増す(厚膜部6Y)。
【0055】
上記のようにゲート絶縁膜6を部分的に厚くすることによって、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。特にチャネル13側のドレイン電極端12Eには電界が集中しやすく、オフ電流発生の大きな原因となる。このドレイン電極端12Eの近傍のゲート絶縁膜6の膜厚が厚くなるように第2の金属遮光膜Cの幅を調整することで、電界緩和効果が増し、オフ電流が更に低減できる。
【0056】
本実施形態においても、チャネル層8に微結晶シリコン膜8Aを用いているので、非晶質シリコンTFTよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用TFTを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用TFTを有する画素部と同一基板上に形成することが可能である。
本実施形態においても、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたので、チャネル層8とN型非晶質シリコン膜9との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTにおいて顕著であるが、本実施形態においても、チャネル層8にバックライトからの光が入射すること自体が抑制されるので、チャネル層8をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたTFTに特に有効である。同様の理由から、本発明は、多結晶シリコン膜を備えたTFTにも有効である。
【0057】
次に、図6A〜図6C及び図7A〜図7Cを参照して、アクティブマトリックス基板202の製造方法の一実施例について説明する。
はじめに図6A〜図6Cに示すプロセスで、ゲート電極2、ゲート配線3、ゲート端子部4、及び補助容量電極5を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、プラズマCVD法で絶縁膜BとしてSiNx膜を100nm厚で成膜し、再度スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜した。
【0058】
第1の金属遮光膜Aと絶縁膜Bと第2の金属遮光膜Cとの積層構造の上に、図6Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの非形成領域は一部光を通し、第2の金属遮光膜Cの非形成領域を除くゲート電極2の形成領域は光を通さないハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を両端部(第2の金属遮光膜Cの形成領域)が厚くその内側が薄い凹型とした。
図6AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光工程のフォトマスクPMについても合わせて図示してある。
【0059】
続いて、図6Bに示すように、上記のフォトレジストパターンPRをマスクとして、第2の金属遮光膜C、絶縁膜B、及び第1の金属遮光膜Aに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではAl合金膜についてはCl2ガスを用い、SiNx膜についてはCF4ガスを用いた。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。
続いて、図6Cに示すように、残ったフォトレジストパターンPRをマスクとして、第2の金属遮光膜C及び絶縁膜Bに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。続いてフォトレジストパターンPRを除去して、図5Aに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
第1実施形態では、ゲート配線3、ゲート端子部4、及び補助容量電極5をAl合金膜/SiNx膜/Al合金膜としたが、本実施形態ではこれらをAl合金膜の単層膜とした。これらはAl合金膜/SiNx膜/Al合金膜あるいはSiNx膜/Al合金膜としてもよい。
【0060】
次に、図7Aに示すように、ゲート絶縁膜6としてSiNx膜、微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、及び不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。成膜条件は第1実施形態と同様とした。
続いて、フォトリソグラフィ法により、上記の半導体積層膜10をTFTの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜8A、非晶質シリコン8B、及びN型非晶質シリコン9は、ゲート電極2の第1の金属遮光膜Aよりも小さい形成面積とし、平面視、ゲート電極2の第1の金属遮光膜Aより外側にはみ出さないパターンとした。
【0061】
次に図7Bに示すように、ソース・ドレイン電極となるCr膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極11、ドレイン電極12、ソース配線14、及びソース端子部15を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なN型非晶質シリコン膜9と下層の非晶質シリコン8Bの表層部をエッチング除去して、チャネル部13を形成した。以上の工程で、TFT102が形成された。
その後第1実施形態の図4Cと同様のプロセスを実施して、アクティブマトリックス基板202及び液晶表示装置を得た。
【0062】
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT102及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のTFT102及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜(微結晶シリコン膜8A)を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のTFT102を提供することができる。
本実施形態のTFT102を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
【0063】
「製造方法の変更例」
第1及び第2実施形態では、TFTの製造方法において、ゲート電極2の形成工程が、第1の金属遮光膜Aを成膜する工程と、絶縁膜Bを成膜する工程と、第2の金属遮光膜Cを成膜する工程とを順次有する場合について説明した。
【0064】
ゲート電極2の形成工程は、第1の金属遮光膜Aを成膜する工程と、第1の金属遮光膜Aの表面を絶縁処理して絶縁膜Bを形成する工程と、第2の金属遮光膜Cを成膜する工程とを順次有するものでもよい。かかる方法では、絶縁膜Bを別途プラズマCVD法などで成膜する工程が不要であり、簡単な処理で絶縁膜Bを形成できるため、歩留まり良くTFT及びアクティブマトリックスTFT基板を製造できる。
【0065】
第1の金属遮光膜Aの表面の絶縁処理としては、酸素プラズマ処理による酸化処理及び/又は窒素プラズマ処理による窒化処理が挙げられる。
また、第1の金属遮光膜Aの主成分を陽極酸化可能な金属(Al等)とすれば、絶縁処理を陽極酸化処理により実施することもできる。第1の金属遮光膜Aの主成分がAlの場合、陽極酸化処理によってAl2O3を主成分とする絶縁膜Bが形成される。
【0066】
ゲート電極2の形成工程は、第1の金属遮光膜Aを成膜する工程と、第2の金属遮光膜Cを成膜する工程と、第1の金属遮光膜Aと第2の金属遮光膜Cとの界面反応により絶縁膜Bを形成する工程とを順次有するものでもよい。
例えば、第1の金属遮光膜Aを8族、炭素元素、及び窒素元素を不純物レベル以上に含まないAl合金膜とし、第2の金属遮光膜Cをインジウム錫酸化物(ITO)膜と金属遮光膜との積層膜とし、Al合金膜とインジウム錫酸化物膜との界面反応によりAl2O3を主成分とする絶縁膜Bを形成することができる。Al合金膜とITO膜との界面反応は熱処理等により実施することができる。この熱処理は後工程の成膜温度を利用することができる。
かかる方法では、絶縁膜Bを別途プラズマCVD法などで成膜する工程、あるいはプラズマ処理や陽極酸化処理等による絶縁処理の工程が不要であり、より簡単な処理で絶縁膜Bを形成できるため、歩留まり良くTFT及びアクティブマトリックスTFT基板を製造できる。
【0067】
<変更例1>
図8を参照して、製造方法の変更に係る一実施例について説明する。
まず、図8Aに示すように、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜し、これをフォトリソグラフィ法によりパターニングした。
次に図8Bに示すように、この基板をホウ酸溶液に浸し、外部より電流を流して陽極酸化することで、Al合金膜の表面に絶縁膜BとなるAl2O3膜を30nm厚で形成した。
陽極酸化に用いる電解液や電解条件は適宜変更できる。また、ここでは陽極酸化する金属してAlを用いたが、Taなどを用いることもできる。Taを用いる場合は、基板を酒石酸アンモニウム溶液等に浸し、外部より電流を流すことで陽極酸化することができる。
陽極酸化を実施する代わりに、Al合金膜に対して酸素プラズマ処理を実施して、絶縁膜BとしてAl2O3膜を形成してもよい。Al合金膜に対して窒素プラズマ処理を実施して、絶縁膜BとしてAlN膜を形成してもよい。
陽極酸化あるいはプラズマ処理による絶縁処理方法では、パターニングされた第1の金属遮光膜Aの側面にも絶縁膜Bが形成される。
【0068】
次に図8Cに示すように、スパッタ法で第2の金属遮光膜CとしてAl合金膜を200nm厚で成膜し、フォトリソグラフィ法によりパターニングした。
本実施例では、ゲート配線3、ゲート端子部4、及び補助容量電極5はAl合金膜/Al2O3膜/Al合金膜としたが、Al2O3膜/Al合金膜あるいはAl合金膜の単層膜としてもよい。
【0069】
その後第1実施形態の図3D及び図4A〜図4Cと同様に、アクティブマトリックス基板及び液晶表示装置を得た。
【0070】
<変更例2>
図9を参照して、製造方法の変更に係るその他の実施例について説明する。
まず、図9Aに示すように、ガラス基板などの透光性を有する絶縁性基板1を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第1の金属遮光膜AとしてAl合金膜を200nm厚で成膜した。このとき、Al合金としては8族とC,Nを不純物レベル以上に含まないものを選択した。
続いて、第2の金属遮光膜Cとして、スパッタ法により非晶質ITO膜とMo合金膜とをそれぞれ20nm厚、180nm厚で順次成膜した。図中、ITO膜に符号C1、Mo合金膜に符号C2を付してある。
複数の成膜室を有するスパッタ装置、例えばクラスタ型のスパッタ装置を用いた場合、各成膜室で異なるターゲット材料を用いることが可能である。かかる装置を用いることで、Al合金膜、ITO膜、及びMo合金膜の成膜を連続成膜することができ、好ましい。
ここでは第2の金属遮光膜Cの上層膜としてMo合金を用いたが、充分な遮光性及び導電性を得られるものであれば、他の金属を用いて構わない。ここでMo合金を用いたのは、加工プロセスを簡便にできるためである。
【0071】
次に、Mo合金膜/ITO膜/Al合金膜の積層構造の上に、図9Aに示すパターンのフォトレジストパターンPRを形成した。
フォトレジストパターンPRの形成に際しては、フォトマスクPMとして、ゲート配線3、ゲート端子部4、補助容量電極5、及びゲート電極2の第2の金属遮光膜Cの形成領域は光を通さず、第2の金属遮光膜Cの形成領域を除くゲート電極2の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極2の形成領域は、レジスト断面形状を中央部(第2の金属遮光膜Cの形成領域)が厚くその外側が薄い凸型とした(第1実施形態と同様)。図9AのフォトレジストパターンPRは現像後のパターンであるが、ここでは露光工程のフォトマスクPMについても合わせて図示してある。
【0072】
続いて、図9Bに示すように、上記のフォトレジストパターンPRをマスクとして、Mo合金膜/ITO膜/Al合金膜に対してウエットエッチングを実施した。その後、O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去した。続いて、図9Cに示すように、残ったフォトレジストパターンPRをマスクとして、Mo合金膜/ITO膜に対してウエットエッチングを実施した。
【0073】
Mo合金、非晶質ITO、Al合金は、燐酸、硝酸、及び酢酸を混合したエッチング液でエッチングが可能なため、一括エッチングが可能で、製造を簡便にできる。
なお、非晶質ITO膜は170℃以上の熱が加わると結晶化して、容易にエッチングできなくなる。本実施例のフォトリソグラフィプロセスにおけるフォトレジストの焼き締め温度や、その他工程における加熱温度は100〜130℃であるため、問題なくエッチング可能である。Mo合金膜、非晶質ITO膜、及びAl合金膜はそれぞれエッチングレートに違いがあるので、エッチング液の濃度やエッチング温度等を調整することで選択比を変更し好適化することができる。
【0074】
本実施例では、燐酸70質量%と硝酸5質量%と酢酸10質量%と水の混合液を40℃に調整して、まずはMo合金膜/非晶質ITO膜/Al合金膜を一括でエッチングした。その後O2アッシング処理によりフォトレジストパターンPRの薄膜部を除去し、先と同じエッチング液を30℃に制御して、Mo合金膜/非晶質ITO膜をエッチングした。この時に第1の遮光金属膜AであるAl合金膜も一部エッチングされるが特に問題とはならない。30℃ではAl合金のエッチングレートが下がるので、充分な遮光能力を保持した状態でAl合金膜を残すことができる。
続いてフォトレジストパターンPRを除去して、図9Cに示したパターンを有するゲート電極2/ゲート配線3/ゲート端子部4/補助容量電極5を形成した。
【0075】
次に、図9Dに示すように、ゲート絶縁膜6としてSiNx膜、微結晶シリコン膜8A、ノンドープの非晶質シリコン膜8B、及び不純物を添加したN型非晶質シリコン膜9をプラズマCVD法で連続成膜した。
これらの成膜温度は200℃であり、この工程において、非晶質ITO膜とAl合金膜との界面反応によって5〜10nmの厚さで絶縁膜BとしてAl2O3膜が形成された。この界面反応で得られるAl2O3膜は充分な絶縁性を持ち、下層の第1の金属遮光膜AであるAl合金膜と、上層の第2の金属遮光膜であるMo合金膜/ITO膜とを電気的に遮断する。
なお、第1の金属遮光膜Aとして形成するAl合金膜に8族元素、C、あるいはNが不純物レベル以上に含まれると、非晶質ITO膜とAl合金膜との界面に形成されるAl2O3膜の絶縁性が悪くなるので、該当する元素を不純物レベル以上に含まないAl合金を選択する必要がある。
【0076】
その後第1実施形態と同様のプロセスを実施して、TFT103、アクティブマトリックス基板203、及び液晶表示装置を得た。
【0077】
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
上記の第1〜第2実施形態では、チャネル層8を微結晶シリコン膜8Aと非晶質シリコン膜8Bとの積層構造としたが、チャネル層8は多結晶シリコン膜と非晶質シリコン膜との積層構造、あるいは非晶質シリコン単層膜等でもよい。
ただし、微結晶シリコン膜あるいは多結晶シリコン膜等の結晶性半導体膜を備えたTFTにおいて特に光リーク電流の問題が大きいことから、本発明は結晶性半導体膜を備えたTFTに特に有効である。
【符号の説明】
【0078】
101〜103:TFT、201〜203:アクティブマトリックス基板、1:透光性を有する絶縁性基板、2:ゲート電極、3:ゲート配線、4:ゲート端子部、5:補助容量電極、6:ゲート絶縁膜、8:チャネル層、8A:微結晶シリコン膜(結晶性半導体膜)、8B:非晶質シリコン膜(非晶質半導体膜)、9:N型非晶質シリコン膜(N型非晶質半導体膜)、10:半導体積層膜、11:ソース電極、12:ドレイン電極、13:TFTチャネル部、14:ソース配線、15:ソース端子部、16:保護絶縁膜、17:画素ドレインコンタクトホール、18:ゲート端子部コンタクトホール、19:ソース端子部コンタクトホール、20:画素電極、21:ゲート端子パッド、22:ソース端子パッド、23:画素部、24:ゲートドライバ部、A:第1の金属遮光膜、B:絶縁膜、C:第2の金属遮光膜
【特許請求の範囲】
【請求項1】
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び/又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたN型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第1の金属遮光膜と絶縁膜と前記第1の金属遮光膜よりも形成面積の小さい第2の金属遮光膜との積層構造を有し、前記第1の金属遮光膜と前記第2の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第1の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第1の金属遮光膜と前記第2の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された薄膜トランジスタ。
【請求項2】
前記第1の金属遮光膜が前記ゲート回路から絶縁され、前記第2の金属遮光膜が前記ゲート回路に電気的に接続されたものであり、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は前記第2の金属遮光膜と近接し、前記チャネル層の両端部は前記第1の金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された請求項1に記載の薄膜トランジスタ。
【請求項3】
前記第1の金属遮光膜が前記ゲート回路に電気的に接続され、前記第2の金属遮光膜が前記ゲート回路から絶縁されたものであり、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は前記第1の金属遮光膜と近接し、前記チャネル層の両端部は前記第2の金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された請求項1に記載の薄膜トランジスタ。
【請求項4】
前記ゲート絶縁膜には、前記第2の金属遮光膜の非形成領域内において、前記ソース電極及び前記ドレイン電極のチャネル側端面の真下を含む領域に、その他の部分より厚い厚膜部が形成された請求項3記載の薄膜トランジスタ。
【請求項5】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記絶縁膜を成膜する工程と、前記第2の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。
【請求項6】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記第1の金属遮光膜の表面を絶縁処理して前記絶縁膜を形成する工程と、前記第2の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。
【請求項7】
前記絶縁処理を酸素プラズマ処理及び/又は窒素プラズマ処理により実施する請求項6に記載の薄膜トランジスタの製造方法。
【請求項8】
前記第1の金属遮光膜の主成分を陽極酸化可能な金属とし、
前記絶縁処理を陽極酸化処理により実施する請求項6に記載の薄膜トランジスタの製造方法。
【請求項9】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記第2の金属遮光膜を成膜する工程と、前記第1の金属遮光膜と前記第2の金属遮光膜との界面反応により前記絶縁膜を形成する工程とを順次有する薄膜トランジスタの製造方法。
【請求項10】
前記第1の金属遮光膜を8族、炭素元素、及び窒素元素を不純物レベル以上に含まないAl合金膜とし、前記第2の金属遮光膜をインジウム錫酸化物膜と金属遮光膜との積層膜とし、
前記Al合金膜と前記インジウム錫酸化物膜との界面反応により前記絶縁膜を形成する請求項9に記載の薄膜トランジスタの製造方法。
【請求項11】
前記基板上に、請求項1〜4のいずれかに記載の薄膜トランジスタと画素電極とが複数対アレイ状に配置されたアクティブマトリックス基板。
【請求項12】
請求項11に記載のアクティブマトリックス基板を用い、画素毎に光を変調することが可能な電気光学装置。
【請求項13】
前記アクティブマトリックス基板、対向基板、及び当該2つの基板間に挟持された液晶層を含む液晶パネルを備えた液晶装置である請求項12に記載の電気光学装置。
【請求項14】
さらにバックライトを備えた透過型液晶装置である請求項13に記載の電気光学装置。
【請求項1】
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び/又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたN型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第1の金属遮光膜と絶縁膜と前記第1の金属遮光膜よりも形成面積の小さい第2の金属遮光膜との積層構造を有し、前記第1の金属遮光膜と前記第2の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第1の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第1の金属遮光膜と前記第2の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された薄膜トランジスタ。
【請求項2】
前記第1の金属遮光膜が前記ゲート回路から絶縁され、前記第2の金属遮光膜が前記ゲート回路に電気的に接続されたものであり、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は前記第2の金属遮光膜と近接し、前記チャネル層の両端部は前記第1の金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された請求項1に記載の薄膜トランジスタ。
【請求項3】
前記第1の金属遮光膜が前記ゲート回路に電気的に接続され、前記第2の金属遮光膜が前記ゲート回路から絶縁されたものであり、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は前記第1の金属遮光膜と近接し、前記チャネル層の両端部は前記第2の金属遮光膜と近接するよう、前記第1の金属遮光膜及び前記第2の金属遮光膜が形成された請求項1に記載の薄膜トランジスタ。
【請求項4】
前記ゲート絶縁膜には、前記第2の金属遮光膜の非形成領域内において、前記ソース電極及び前記ドレイン電極のチャネル側端面の真下を含む領域に、その他の部分より厚い厚膜部が形成された請求項3記載の薄膜トランジスタ。
【請求項5】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記絶縁膜を成膜する工程と、前記第2の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。
【請求項6】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記第1の金属遮光膜の表面を絶縁処理して前記絶縁膜を形成する工程と、前記第2の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。
【請求項7】
前記絶縁処理を酸素プラズマ処理及び/又は窒素プラズマ処理により実施する請求項6に記載の薄膜トランジスタの製造方法。
【請求項8】
前記第1の金属遮光膜の主成分を陽極酸化可能な金属とし、
前記絶縁処理を陽極酸化処理により実施する請求項6に記載の薄膜トランジスタの製造方法。
【請求項9】
請求項1〜4のいずれかに記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第1の金属遮光膜を成膜する工程と、前記第2の金属遮光膜を成膜する工程と、前記第1の金属遮光膜と前記第2の金属遮光膜との界面反応により前記絶縁膜を形成する工程とを順次有する薄膜トランジスタの製造方法。
【請求項10】
前記第1の金属遮光膜を8族、炭素元素、及び窒素元素を不純物レベル以上に含まないAl合金膜とし、前記第2の金属遮光膜をインジウム錫酸化物膜と金属遮光膜との積層膜とし、
前記Al合金膜と前記インジウム錫酸化物膜との界面反応により前記絶縁膜を形成する請求項9に記載の薄膜トランジスタの製造方法。
【請求項11】
前記基板上に、請求項1〜4のいずれかに記載の薄膜トランジスタと画素電極とが複数対アレイ状に配置されたアクティブマトリックス基板。
【請求項12】
請求項11に記載のアクティブマトリックス基板を用い、画素毎に光を変調することが可能な電気光学装置。
【請求項13】
前記アクティブマトリックス基板、対向基板、及び当該2つの基板間に挟持された液晶層を含む液晶パネルを備えた液晶装置である請求項12に記載の電気光学装置。
【請求項14】
さらにバックライトを備えた透過型液晶装置である請求項13に記載の電気光学装置。
【図1A】
【図2B】
【図5B】
【図10】
【図1B】
【図2A】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5A】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図9D】
【図2B】
【図5B】
【図10】
【図1B】
【図2A】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5A】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図9D】
【公開番号】特開2011−238835(P2011−238835A)
【公開日】平成23年11月24日(2011.11.24)
【国際特許分類】
【出願番号】特願2010−110116(P2010−110116)
【出願日】平成22年5月12日(2010.5.12)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成23年11月24日(2011.11.24)
【国際特許分類】
【出願日】平成22年5月12日(2010.5.12)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]