表示装置及びその製造方法
【課題】半導体層の損傷を防止しつつ製造工程を単純化できる構造を有する表示装置を提供する。
【解決手段】基板１１１と、基板上に形成されたゲート電極１３３及び第１キャパシタ電極１３８を含むゲート配線と、ゲート配線上に形成されたゲート絶縁膜１４０と、ゲート絶縁膜上に形成され、ゲート電極と少なくとも一部が重なるアクティブ領域１５３と、第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域１５８とを含む半導体層パターンと、半導体層パターンのアクティブ領域の一部上に形成されたエッチング防止膜１６５と、エッチング防止膜の上から半導体層のアクティブ領域の上にわたって形成され、エッチング防止膜を介在して互いに離隔したソース電極１７５及びドレイン電極１７７と、半導体層のキャパシタ領域の上に形成された第２キャパシタ電極１７８とを含むデータ配線と、を含む。
【解決手段】基板１１１と、基板上に形成されたゲート電極１３３及び第１キャパシタ電極１３８を含むゲート配線と、ゲート配線上に形成されたゲート絶縁膜１４０と、ゲート絶縁膜上に形成され、ゲート電極と少なくとも一部が重なるアクティブ領域１５３と、第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域１５８とを含む半導体層パターンと、半導体層パターンのアクティブ領域の一部上に形成されたエッチング防止膜１６５と、エッチング防止膜の上から半導体層のアクティブ領域の上にわたって形成され、エッチング防止膜を介在して互いに離隔したソース電極１７５及びドレイン電極１７７と、半導体層のキャパシタ領域の上に形成された第２キャパシタ電極１７８とを含むデータ配線と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）及び有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）などのほとんどの平板型表示装置は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）及びキャパシタ（ｃａｐａｃｉｔｏｒ）を含む。
【０００３】
薄膜トランジスタは、ゲート電極が半導体層の下に位置するボトム（ｂｏｔｔｏｍ）ゲート構造と、ゲート電極が半導体層の上に位置するトップ（ｔｏｐ）ゲート構造とがある。この中で、ボトムゲート構造の薄膜トランジスタは、製造工程において、半導体層の上でソース電極及びドレイン電極をパターニングする過程で半導体層が損傷しやすい。
【０００４】
この対策として、ソース電極とドレイン電極との間のチャネル領域にエッチング防止膜を形成して、半導体層の損傷を防止するという技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第２００５−００４２５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、エッチング防止膜を形成すると、工程が追加されるという問題がある。
【０００７】
本発明はこのような問題を解決するためになされたものであって、エッチング防止膜を含むことで半導体層の損傷を防止しつつ製造工程を単純化できる構造を有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題は、以下の手段によって解決される。
【０００９】
基板と、前記基板上に形成されたゲート電極及び第１キャパシタ電極を含むゲート配線と、前記ゲート配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第２キャパシタ電極とを含むデータ配線と、を含む表示装置。
【００１０】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。
【００１１】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。
【００１２】
前記ゲート配線は第１接続ラインをさらに含み、前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、前記半導体層パターンは前記第２接続ラインの下に配置された接続領域をさらに含み得る。
【００１３】
前記第１接続ラインと前記第２接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、前記接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインが互いに接触し得る。
【００１４】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。
【００１５】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。
【００１６】
前記データ配線の上に形成された平坦化膜をさらに含み、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含み得る。
【００１７】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触した画素電極をさらに含み得る。
【００１８】
前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを含み得る。
【００１９】
前記平坦化膜上に形成され、前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材をさらに含み得る。
【００２０】
前記半導体層パターンは酸化物半導体で形成され得る。
【００２１】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含み得る。
【００２２】
基板を用意する段階と、前記基板上にゲート電極及び第１キャパシタ電極を含むゲート配線を形成する段階と、前記ゲート配線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第２キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、を含む表示装置の製造方法。
【００２３】
前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔し得る。
【００２４】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。
【００２５】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。
【００２６】
前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成され得る。
【００２７】
前記ゲート配線は第１接続ラインをさらに含み、前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、前記半導体層パターンは前記第２接続ラインの下に配置される接続領域をさらに含み得る。
【００２８】
前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第１接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含み得る。
【００２９】
前記第２接続ラインは、前記接続コンタクトホールを通じて前記第１接続ラインと接触し得る。
【００３０】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。
【００３１】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。
【００３２】
前記データ配線の上に形成される平坦化膜を形成する段階と、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、をさらに含み得る。
【００３３】
前記平坦化膜上に画素電極を形成する段階をさらに含み、前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触し得る。
【００３４】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを共に形成し得る。
【００３５】
前記画素電極を形成する時、前記平坦化膜上に前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材と共に形成し得る。
【００３６】
前記半導体層パターンは酸化物半導体で形成され得る。
【００３７】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含み得る。
【発明の効果】
【００３８】
本発明によれば、半導体層の損傷を防止しつつ製造工程を単純化し、開口率を向上させ、かつ簡素な構造を有する表示装置を実現することができる。
【００３９】
また、表示装置の全体的な製造工程時間を短縮させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態に係る表示装置の一画素を示す配置図である。
【図２】本発明の第１実施形態に係る表示装置のパッド接続部を示す配置図である。
【図３】図１のＡ−Ａ線、Ｂ−Ｂ線、及び図２のＣ−Ｃ線に沿った断面を順に示す部分断面図である。
【図４】図３の表示装置の製造方法を順次に示す部分断面図である。
【図５】図３の表示装置の製造方法を順次に示す部分断面図である。
【図６】図３の表示装置の製造方法を順次に示す部分断面図である。
【図７】図３の表示装置の製造方法を順次に示す部分断面図である。
【図８】本発明の第２実施形態に係る表示装置の部分断面図である。
【図９】図８の表示装置のパッド接続部を示す配置図である。
【図１０】図８の表示装置の製造方法を順次に示す部分断面図である。
【図１１】図８の表示装置の製造方法を順次に示す部分断面図である。
【図１２】図８の表示装置の製造方法を順次に示す部分断面図である。
【発明を実施するための形態】
【００４１】
以下、添付した図面を参照して、本発明の種々の実施形態について詳細に説明する。本発明は種々の異なる実施形態により実施することができ、ここで説明する実施形態に限定されない。
【００４２】
また、明細書の全体にわたって、同一または類似する構成要素に対しては同一の参照符号を付ける。また、第２実施形態においては、重複説明回避のため、第１実施形態と異なる構成を中心に説明する。
【００４３】
また、図面における各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであって、本発明が必ずしも図示したものに限定されるものではない。
【００４４】
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示す場合がある。なお、図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示す場合がある。層、膜、領域、板などの部分が、他の部分の「上に」あるという場合、これは他の部分の「直上に」ある場合だけでなく、その中間に他の部分がある場合も含む。
【００４５】
以下、図１〜図３を参照して、本発明の第１実施形態に係る表示装置１０１について説明する。図１〜図３には、表示装置１０１として液晶表示装置を示したが、本実施形態はこれに限定されない。すなわち、例えば、表示装置１０１は有機発光表示装置であってもよい。
【００４６】
基板１１１は、ガラス、石英、セラミック、及びプラスチックからなる多様な絶縁性基板であってよい。また、基板１１１上にはバッファ層（図示せず）を形成することができる。バッファ層は、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法または物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を利用して、酸化シリコン膜または窒化シリコン膜などのような絶縁膜を一つ以上含む単層または複層構造に形成することができる。バッファ層は、基板１１１で発生する水分または不純物の拡散及び浸透を防止するとともに表面を平坦化することができる。
【００４７】
ゲート配線１３１、１３２、１３３、１３８、１３９は基板１１１の上に形成される。ゲート配線は、ゲートライン１３１、キャパシタライン１３２、ゲート電極１３３、及び第１キャパシタ電極１３８を含む。また、ゲート配線は第１接続ライン１３９をさらに含むことができる。
【００４８】
ゲート配線１３１、１３２、１３３、１３８、１３９は、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のように、多様な金属物質の一つ以上を含んで形成される。
【００４９】
ゲート電極１３３はゲートライン１３１と接続され、第１キャパシタ電極１３８はキャパシタライン１３２と接続される。ゲートライン１３１とキャパシタライン１３２は互いに平行に配置される。
【００５０】
キャパシタライン１３２は遮光部としての役割も果たすことができる。すなわち、キャパシタライン１３２は段差によって電界が不均一に形成される領域を覆うことで、表示装置１０１の画像品質を向上させることができる。
【００５１】
第１接続ライン１３９は表示装置１０１の周縁に形成され、ファンアウト（ｆａｎ ｏｕｔ）ラインまたはパッド部と接続される。
【００５２】
ゲート絶縁膜１４０は、ゲート配線１３１、１３２、１３３、１３８、１３９を覆う。ゲート絶縁膜１４０は、例えば、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯ２）のような多様な絶縁物質のうちの一つ以上を含んで形成される。
【００５３】
半導体層パターン１５３、１５８、１５９はゲート絶縁膜１４０の上に形成され、ゲート配線１３１、１３２、１３３、１３８の一部の領域上に配置される。すなわち、半導体層パターン１５３、１５８、１５９は、アクティブ（ａｃｔｉｖｅ）領域１５３、キャパシタ領域１５８、及び接続領域１５９を含む。アクティブ領域１５３は、ゲート電極１３３と少なくとも一部が重なるように配置される。キャパシタ領域１５８は、第１キャパシタ電極１３８と少なくとも一部が重なるように配置される。接続領域１５９は、第１接続ライン１３９と少なくとも一部が重なるように配置される。
【００５４】
第１実施形態において、半導体層パターン１５３、１５８、１５９は酸化物半導体で形成する。すなわち、半導体層パターン１５３、１５８、１５９はガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）とを含むことができる。しかし、本実施形態は上述したものに限定されるものではない。すなわち、半導体層パターン１５３、１５８、１５９はシリコン素材で形成することも可能である。
【００５５】
酸化物半導体からなる半導体層パターン１５３、１５８、１５９は、非晶質シリコンからなるものと比較して、相対的に高い電子移動度と信頼性を有し、多結晶シリコンからなるものと比較して、優れた均一性を有するだけでなく、製造工程を単純とすることができる利点がある。
【００５６】
本第１実施形態に係る表示装置１０１は、半導体層パターン１５３、１５８、１５９の接続領域１５９とゲート絶縁膜１４０とを共に貫いて、第１接続ライン１３９の一部を露出する接続コンタクトホール６４９をさらに含む。
【００５７】
エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３の一部上に形成される。エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９及び後述するデータ配線１７１、１７５、１７７、１７８、１７９のうちの一つ以上と異なるエッチング選択比を有し、データ配線１７１、１７５、１７７、１７８、１７９を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷することを防止する。
【００５８】
データ配線１７１、１７５、１７７、１７８、１７９は半導体層１５３、１５８、１５９及びエッチング防止膜１６５上に形成される。データ配線１７１、１７５、１７７、１７８、１７９は、データライン１７１、ソース電極１７５、ドレイン電極１７７、及び第２キャパシタ電極１７８を含む。また、データ配線は第２接続ライン１７９をさらに含む。第２接続ライン１７９は第１接続ライン１３９と少なくとも一部が重なる。
【００５９】
ソース電極１７５及びドレイン電極１７７は、エッチング防止膜１６５の上から半導体層パターン１５３、１５８、１５９のアクティブ領域１５３の上にわたって形成される。ソース電極１７５はデータライン１７１と接続され、ソース電極１７５及びドレイン電極１７７はエッチング防止膜１６５を介在して互いに離隔する。すなわち、ソース電極１７５とドレイン電極１７７との間のチャネル領域はエッチング防止膜１６５と重なる。エッチング防止膜１６５は、ソース電極１７５とドレイン電極１７７との間のチャネル領域を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷するのを防止する。ソース電極１７５及びドレイン電極１７７は、エッチング防止膜１６５と重なる部分を除いて、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３と互いに同一のパターンに形成される。 第２キャパシタ電極１７８は半導体層パターン１５３、１５８、１５９のキャパシタ領域１５８の上に形成される。そして、第２キャパシタ電極１７８は半導体層パターン１５３、１５８、１５９のキャパシタ領域１５８と同一のパターンに形成される。
【００６０】
第２接続ライン１７９は半導体層パターン１５３、１５８、１５９の接続領域１５９の上に形成される。第２接続ライン１７９は、接続コンタクトホール６４９を除き、半導体層パターン１５３、１５８、１５９の接続領域１５９と同一のパターンに形成される。第２接続ライン１７９は、接続コンタクトホール６４９を通じて第１接続ライン１３９と接触する。
【００６１】
このように、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９は、実質的に同一のパターンに形成される。すなわち、半導体層パターン１５３、１５８、１５９は、エッチング防止膜１６５と重なる部分及び接続コンタクトホール６４９を除き、データ配線１７１、１７５、１７７、１７８、１７９と同一のパターンに形成される。以下、実質的に同一のパターンとは、エッチング防止膜１６５と重なる部分及び接続コンタクトホール６４９を除き、同一のパターンであることをいう。
【００６２】
図示していないが、データ配線１７１の下にも半導体層パターン１５３、１５８、１５９の一部が配置される。
【００６３】
このように、本第１実施形態によれば、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９とは実質的に同一のパターンを有するので、一つのマスクを利用したフォトエッチング工程によって共に形成することができる。すなわち、表示装置１０１の全体的な製造工程を減少させることができる。
【００６４】
また、データ配線１７１、１７５、１７７、１７８、１７９は、ゲート配線１３１、１３２、１３３、１３８、１３９と同様に、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のように、多様な金属物質のうちの一つ以上を含んで形成される。
【００６５】
このように形成されたゲート電極１３３、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３、ソース電極１７５、及びドレイン電極１７７は薄膜トランジスタ１０となる。
【００６６】
第１キャパシタ電極１３８、第２キャパシタ電極１７８、及びこれらの間に配置されたゲート絶縁膜１４０はキャパシタ８０となる。このとき、ゲート絶縁膜１４０は誘電体となる。
【００６７】
平坦化膜１８０はデータ配線１７１、１７５、１７７、１７８、１７９の上に形成される。ただし、本第１実施形態において、データ配線１７１、１７５、１７７、１７８、１７９の第２接続ライン１７９の上の平坦化膜１８０は、場合により除去されることもできる。図３においては第２接続ライン１７９の上の平坦化膜１８０が除去された場合を示している。
【００６８】
平坦化膜１８０は、平坦化特性に優れた有機物質で形成される。例えば、平坦化膜１８０は感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）有機膜とすることができる。しかし、本第１実施形態はこれに限定されず、平坦化膜１８０は無機膜または有機膜と無機膜の組み合わせで形成することも可能である。
【００６９】
表示装置１０１は、平坦化膜１８０を貫いてドレイン電極１７７の一部を露出するドレインコンタクトホール８０７と、第２キャパシタ電極１７８の一部を露出するキャパシタコンタクトホール８０８とをさらに含む。
【００７０】
画素電極３１０は平坦化膜１８０の上に形成される。画素電極３１０は、ドレインコンタクトホール８０７及びキャパシタコンタクトホール８０８を通じて、それぞれドレイン電極１７７及び第２キャパシタ電極１７８と接触する。しかし、本第１実施形態はこれに限定されず、キャパシタコンタクトホール８０８は形成しないこともでき、画素電極３１０は第２キャパシタ電極１７８と直接接触させないこともできる。このとき、第２キャパシタ電極１７８は、他の手段によってドレイン電極１７７または画素電極３１０と電気的に接続できる。
【００７１】
画素電極３１０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＩＴＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ Ｔｉｎ Ｏｘｉｄｅ）、及びＡＺＯ（Ａｌｕｍｉｎｕｍ−Ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）のような透明導電層のうちの一つ以上を含む。
【００７２】
画素電極３１０上には液晶層（図示せず）が配置されるが、本第１実施形態はこれに限定されず、画素電極３１０上に有機発光層（図示せず）を配置することもできる。
【００７３】
キャパシタコンタクトホール８０８によって平坦化膜１８０に段差が生じ、この段差によって電界が不均一に形成されて、画素電極３１０上に配置された液晶層（図示せず）の液晶分子配列が意図しない方向に歪み得る。
【００７４】
しかし、本第１実施形態において、キャパシタコンタクトホール８０８は第２キャパシタ電極１７８上に形成されるので、第２キャパシタ電極１７８が、電界が不均一に形成される段差領域を遮光して、表示装置１０１が表示する画像の品質低下を防止することができる。
【００７５】
本第１実施形態に係る表示装置１０１の構造は上述したものに限定されない。すなわち、ゲート電極１３３の上に半導体層１５３、１５８、１５９のアクティブ領域１５３が配置され、アクティブ領域１５３の上に配置されたエッチング防止膜１６５を有し、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９が実質的に同一のパターンを有する構造を基本として、当業者が容易に変更可能な多様な構造を有することができる。
【００７６】
このような構成により、本第１実施形態に係る表示装置１０１は、エッチング防止膜１６５を含んで半導体層パターン１５３、１５８、１５９のアクティブ層１５３が損傷することを安定的に防止し、かつ製造工程を単純化できる構造を有することができる。
【００７７】
すなわち、二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン１５３、１５８、１５９、エッチング防止膜１６５、データ配線１７１、１７５、１７７、１７８、１７９を形成することができる。
【００７８】
したがって、本第１実施形態によれば、全体的な構造及び製造工程が単純化されるので、表示装置１０１が大型化されたとしても効果的に高い生産性を維持することができる。
【００７９】
図４〜図７を参照して、本発明の第１実施形態に係る表示装置１０１の製造方法について説明する。
【００８０】
図４に示したように、例えば、ガラス、石英、セラミック、またはプラスチックからなる基板１１１上にゲートライン１３１、ゲート電極１３３、キャパシタライン１３２、第１キャパシタ電極１３８、及び第１接続ライン１３９を含むゲート配線を形成する。ゲート配線１３１、１３２、１３３、１３８、１３９を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。
【００８１】
次に、ゲート配線１３１、１３２、１３３、１３８、１３９を覆うゲート絶縁膜１４０を形成し、ゲート絶縁膜１４０上に酸化物半導体からなる半導体層１５００とエッチング防止膜中間体１６００を順次積層する。
【００８２】
次に、図５に示すように、エッチング防止膜中間体１６００をパターニングしてエッチング防止膜１６５を形成する。エッチング防止膜１６５を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。
【００８３】
エッチング防止膜１６５は、ゲート電極１３３の一部と重なる位置に形成される。エッチング防止膜１６５は、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９のうちの一つ以上と互いに異なるエッチング選択比を有する物質で形成される。
【００８４】
次に、図６に示すように、第１接続ライン１３９の一部領域の上にゲート絶縁膜１４０と半導体層１５００をエッチングして接続コンタクトホール６４９を形成する。接続コンタクトホール６４９を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。なお、接続コンタクトホール１６４は場合により省略することも可能である。
【００８５】
一方、上述した内容と異なり、エッチング防止膜１６５を形成する前に、接続コンタクトホール６４９を形成することもできる。
【００８６】
次に、図７に示すように、半導体層１５００の上にデータ金属層１７００を形成する。このとき、データ金属層１７００は接続コンタクトホール６４９を通じて第１接続ライン１３９と接触する。
【００８７】
次に、一つのマスクを利用したフォトエッチング工程によってデータ金属層１７００と半導体層１５００を共にパターニングして、先に図３に示したように、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９とを形成する。
【００８８】
このとき、エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９及びデータ配線１７１、１７５、１７７、１７８、１７９のうちの一つ以上と互いに異なるエッチング選択比を有するので、ソース電極１７５及びドレイン電極１７７を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷することを防止する。ここで、エッチング防止膜１６５がなければ、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３がソース電極１７５及びドレイン電極１７７と同様の形状に分離されるはずである。
【００８９】
また、一つのマスクを利用したフォトエッチング工程によって半導体層パターン１５３、１５８、１５９とデータ配線１７１、１７５、１７７、１７８、１７９とを形成することができるので、表示装置１０１の全体的な製造工程を減少させることができる。二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン１５３、１５８、１５９、エッチング防止膜１６５、及びデータ配線１７１、１７５、１７７、１７８、１７９を全て形成することができる。
【００９０】
また、本第１実施形態によれば、ハーフトーン露光用マスクまたはスリットパターンマスクのように相対的に高価のマスクを使用しなくても、表示装置１０１の製造に使用されるマスクの数を効果的に減らすことができる。特に、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９を共に形成する工程においても、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクが不要である。
【００９１】
上述した表示装置の製造方法により、本発明の第１実施形態に係る表示装置１０１を製造することができる。
【００９２】
図１、図８、及び図９を参照して、本発明の第２実施形態に係る表示装置１０２について説明する。
【００９３】
図８及び図９に示したように、本発明の第２実施形態に係る表示装置１０２は、データ配線１７１、１７５、１７７、１７８、１７９の第２接続ライン１７９と、半導体層パターン１５３、１５８、１５９の接続領域１５９が互いに同一のパターンに形成される。すなわち、本第２実施形態による半導体層パターン１５３、１５８、１５９の接続領域１５９にはコンタクトホールが形成されない。
【００９４】
また、本第２実施形態に係る表示装置１０２は、平坦化膜１８０とゲート絶縁膜１４０を共に貫いて第１接続ライン１３９の一部を露出する第１接続コンタクトホール８４９と、平坦化膜１８０を貫いて第２接続ライン１７９の一部を露出する第２接続コンタクトホール８０９と、平坦化膜１８０の上に形成されて、第１接続コンタクトホール８４９及び第２接続コンタクトホール８０９を通じて第１接続ライン１３９及び第２接続ライン１７９を互いに接続させる接続部材３０９とをさらに含む。
【００９５】
接続部材３０９は、画素電極３１０と同一の素材で、同一の工程によって共に形成される。
【００９６】
薄膜トランジスタ１０及びキャパシタ８０の構造は第１実施形態と同一である。
【００９７】
このような構成により、本第２実施形態に係る表示装置１０２は、エッチング防止膜１６５を含んで、半導体層パターン１５３、１５８、１５９のアクティブ層１５３が損傷することを安定的に防止しながらも、製造工程をさらに単純化できる構造を有する。すなわち、第１接続ライン１３９と第２接続ライン１７９を互いに接続するためのコンタクトホール８４９、８０９を、別途のマスクを利用したフォトエッチング工程を経ることなく、画素電極３１０をドレイン電極１７７と接続するためのドレインコンタクトホール８０７を形成する過程で共に形成することができる。
【００９８】
以下、図１０〜図１２を参照して、本第２実施形態に係る表示装置１０２の製造方法について説明する。
【００９９】
ゲート絶縁膜１４０の上に半導体層１５００を形成する過程までは第１実施形態と同一である。
【０１００】
図１０に示すように、本第２実施形態においては、第１実施形態とは異なり、第１接続ライン１３９の一部上で半導体層１５００とゲート絶縁膜１４０を貫くコンタクトホールを形成する工程を省略し、エッチング防止膜１６５及び半導体層１５００を覆うデータ金属層１７００を直ちに形成する。
【０１０１】
次に、図１１に示したように、一つのマスクを利用したフォトエッチング工程により、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９を形成することができる。ここでも、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクは不要である。
【０１０２】
次に、図１２に示したように、データ配線１７１、１７５、１７７、１７８、１７９を覆う平坦化膜１８０を形成した後、一つのマスクを利用したフォトエッチング工程によって、ドレインコンタクトホール８０７、キャパシタコンタクトホール８０８、第１接続コンタクトホール８４９、及び第２接続コンタクトホール８０９を形成する。
【０１０３】
次に、図８に示したように、一つのマスクを利用したフォトエッチング工程によって、画素電極３１０及び接続部材３０９を形成する。
【０１０４】
このような製造方法により、本発明の第２実施形態に係る表示装置１０２を製造することができる。すなわち、ドレインコンタクトホール８０７、キャパシタコンタクトホール８０８、第１接続コンタクトホール８４９、及び第２接続コンタクトホール８０９を、一つのマスクを利用したフォトエッチング工程によって共に形成することができるので、表示装置１０１の製造に使用されるマスクの数をさらに減らすことができる。
【０１０５】
以上、本発明について上述した好ましい実施形態により説明したが、本発明はこれに限定されず、特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正及び変形が可能であることを、当業者であれば容易に理解できるであろう。
【符号の説明】
【０１０６】
１０ 薄膜トランジスタ、
８０ キャパシタ、
１０１、１０２ 表示装置、
１１１ 基板、
１３１ ゲートライン、
１３２ キャパシタライン、
１３３ ゲート電極、
１３８ 第１キャパシタ電極、
１３９ 第１接続ライン、
１４０ ゲート絶縁膜、
１５３ アクティブ領域、
１５８ キャパシタ領域、
１５９ 接続領域、
１６５ エッチング防止膜、
１７１ データライン、
１７５ ソース電極、
１７７ ドレイン電極、
１７８ 第２キャパシタ電極、
１７９ 第２接続ライン、
１８０ 層間絶縁膜、
６４９ 接続コンタクトホール、
８０７ ドレインコンタクトホール、
８０８ キャパシタコンタクトホール、
８４９ 第１接続コンタクトホール、
８０８ 第２接続コンタクトホール。
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）及び有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）などのほとんどの平板型表示装置は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）及びキャパシタ（ｃａｐａｃｉｔｏｒ）を含む。
【０００３】
薄膜トランジスタは、ゲート電極が半導体層の下に位置するボトム（ｂｏｔｔｏｍ）ゲート構造と、ゲート電極が半導体層の上に位置するトップ（ｔｏｐ）ゲート構造とがある。この中で、ボトムゲート構造の薄膜トランジスタは、製造工程において、半導体層の上でソース電極及びドレイン電極をパターニングする過程で半導体層が損傷しやすい。
【０００４】
この対策として、ソース電極とドレイン電極との間のチャネル領域にエッチング防止膜を形成して、半導体層の損傷を防止するという技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第２００５−００４２５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、エッチング防止膜を形成すると、工程が追加されるという問題がある。
【０００７】
本発明はこのような問題を解決するためになされたものであって、エッチング防止膜を含むことで半導体層の損傷を防止しつつ製造工程を単純化できる構造を有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題は、以下の手段によって解決される。
【０００９】
基板と、前記基板上に形成されたゲート電極及び第１キャパシタ電極を含むゲート配線と、前記ゲート配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第２キャパシタ電極とを含むデータ配線と、を含む表示装置。
【００１０】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。
【００１１】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。
【００１２】
前記ゲート配線は第１接続ラインをさらに含み、前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、前記半導体層パターンは前記第２接続ラインの下に配置された接続領域をさらに含み得る。
【００１３】
前記第１接続ラインと前記第２接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、前記接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインが互いに接触し得る。
【００１４】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。
【００１５】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。
【００１６】
前記データ配線の上に形成された平坦化膜をさらに含み、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含み得る。
【００１７】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触した画素電極をさらに含み得る。
【００１８】
前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを含み得る。
【００１９】
前記平坦化膜上に形成され、前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材をさらに含み得る。
【００２０】
前記半導体層パターンは酸化物半導体で形成され得る。
【００２１】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含み得る。
【００２２】
基板を用意する段階と、前記基板上にゲート電極及び第１キャパシタ電極を含むゲート配線を形成する段階と、前記ゲート配線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第２キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、を含む表示装置の製造方法。
【００２３】
前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔し得る。
【００２４】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。
【００２５】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。
【００２６】
前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成され得る。
【００２７】
前記ゲート配線は第１接続ラインをさらに含み、前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、前記半導体層パターンは前記第２接続ラインの下に配置される接続領域をさらに含み得る。
【００２８】
前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第１接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含み得る。
【００２９】
前記第２接続ラインは、前記接続コンタクトホールを通じて前記第１接続ラインと接触し得る。
【００３０】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。
【００３１】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。
【００３２】
前記データ配線の上に形成される平坦化膜を形成する段階と、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、をさらに含み得る。
【００３３】
前記平坦化膜上に画素電極を形成する段階をさらに含み、前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触し得る。
【００３４】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを共に形成し得る。
【００３５】
前記画素電極を形成する時、前記平坦化膜上に前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材と共に形成し得る。
【００３６】
前記半導体層パターンは酸化物半導体で形成され得る。
【００３７】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含み得る。
【発明の効果】
【００３８】
本発明によれば、半導体層の損傷を防止しつつ製造工程を単純化し、開口率を向上させ、かつ簡素な構造を有する表示装置を実現することができる。
【００３９】
また、表示装置の全体的な製造工程時間を短縮させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態に係る表示装置の一画素を示す配置図である。
【図２】本発明の第１実施形態に係る表示装置のパッド接続部を示す配置図である。
【図３】図１のＡ−Ａ線、Ｂ−Ｂ線、及び図２のＣ−Ｃ線に沿った断面を順に示す部分断面図である。
【図４】図３の表示装置の製造方法を順次に示す部分断面図である。
【図５】図３の表示装置の製造方法を順次に示す部分断面図である。
【図６】図３の表示装置の製造方法を順次に示す部分断面図である。
【図７】図３の表示装置の製造方法を順次に示す部分断面図である。
【図８】本発明の第２実施形態に係る表示装置の部分断面図である。
【図９】図８の表示装置のパッド接続部を示す配置図である。
【図１０】図８の表示装置の製造方法を順次に示す部分断面図である。
【図１１】図８の表示装置の製造方法を順次に示す部分断面図である。
【図１２】図８の表示装置の製造方法を順次に示す部分断面図である。
【発明を実施するための形態】
【００４１】
以下、添付した図面を参照して、本発明の種々の実施形態について詳細に説明する。本発明は種々の異なる実施形態により実施することができ、ここで説明する実施形態に限定されない。
【００４２】
また、明細書の全体にわたって、同一または類似する構成要素に対しては同一の参照符号を付ける。また、第２実施形態においては、重複説明回避のため、第１実施形態と異なる構成を中心に説明する。
【００４３】
また、図面における各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであって、本発明が必ずしも図示したものに限定されるものではない。
【００４４】
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示す場合がある。なお、図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示す場合がある。層、膜、領域、板などの部分が、他の部分の「上に」あるという場合、これは他の部分の「直上に」ある場合だけでなく、その中間に他の部分がある場合も含む。
【００４５】
以下、図１〜図３を参照して、本発明の第１実施形態に係る表示装置１０１について説明する。図１〜図３には、表示装置１０１として液晶表示装置を示したが、本実施形態はこれに限定されない。すなわち、例えば、表示装置１０１は有機発光表示装置であってもよい。
【００４６】
基板１１１は、ガラス、石英、セラミック、及びプラスチックからなる多様な絶縁性基板であってよい。また、基板１１１上にはバッファ層（図示せず）を形成することができる。バッファ層は、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法または物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を利用して、酸化シリコン膜または窒化シリコン膜などのような絶縁膜を一つ以上含む単層または複層構造に形成することができる。バッファ層は、基板１１１で発生する水分または不純物の拡散及び浸透を防止するとともに表面を平坦化することができる。
【００４７】
ゲート配線１３１、１３２、１３３、１３８、１３９は基板１１１の上に形成される。ゲート配線は、ゲートライン１３１、キャパシタライン１３２、ゲート電極１３３、及び第１キャパシタ電極１３８を含む。また、ゲート配線は第１接続ライン１３９をさらに含むことができる。
【００４８】
ゲート配線１３１、１３２、１３３、１３８、１３９は、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のように、多様な金属物質の一つ以上を含んで形成される。
【００４９】
ゲート電極１３３はゲートライン１３１と接続され、第１キャパシタ電極１３８はキャパシタライン１３２と接続される。ゲートライン１３１とキャパシタライン１３２は互いに平行に配置される。
【００５０】
キャパシタライン１３２は遮光部としての役割も果たすことができる。すなわち、キャパシタライン１３２は段差によって電界が不均一に形成される領域を覆うことで、表示装置１０１の画像品質を向上させることができる。
【００５１】
第１接続ライン１３９は表示装置１０１の周縁に形成され、ファンアウト（ｆａｎ ｏｕｔ）ラインまたはパッド部と接続される。
【００５２】
ゲート絶縁膜１４０は、ゲート配線１３１、１３２、１３３、１３８、１３９を覆う。ゲート絶縁膜１４０は、例えば、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯ２）のような多様な絶縁物質のうちの一つ以上を含んで形成される。
【００５３】
半導体層パターン１５３、１５８、１５９はゲート絶縁膜１４０の上に形成され、ゲート配線１３１、１３２、１３３、１３８の一部の領域上に配置される。すなわち、半導体層パターン１５３、１５８、１５９は、アクティブ（ａｃｔｉｖｅ）領域１５３、キャパシタ領域１５８、及び接続領域１５９を含む。アクティブ領域１５３は、ゲート電極１３３と少なくとも一部が重なるように配置される。キャパシタ領域１５８は、第１キャパシタ電極１３８と少なくとも一部が重なるように配置される。接続領域１５９は、第１接続ライン１３９と少なくとも一部が重なるように配置される。
【００５４】
第１実施形態において、半導体層パターン１５３、１５８、１５９は酸化物半導体で形成する。すなわち、半導体層パターン１５３、１５８、１５９はガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）とを含むことができる。しかし、本実施形態は上述したものに限定されるものではない。すなわち、半導体層パターン１５３、１５８、１５９はシリコン素材で形成することも可能である。
【００５５】
酸化物半導体からなる半導体層パターン１５３、１５８、１５９は、非晶質シリコンからなるものと比較して、相対的に高い電子移動度と信頼性を有し、多結晶シリコンからなるものと比較して、優れた均一性を有するだけでなく、製造工程を単純とすることができる利点がある。
【００５６】
本第１実施形態に係る表示装置１０１は、半導体層パターン１５３、１５８、１５９の接続領域１５９とゲート絶縁膜１４０とを共に貫いて、第１接続ライン１３９の一部を露出する接続コンタクトホール６４９をさらに含む。
【００５７】
エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３の一部上に形成される。エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９及び後述するデータ配線１７１、１７５、１７７、１７８、１７９のうちの一つ以上と異なるエッチング選択比を有し、データ配線１７１、１７５、１７７、１７８、１７９を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷することを防止する。
【００５８】
データ配線１７１、１７５、１７７、１７８、１７９は半導体層１５３、１５８、１５９及びエッチング防止膜１６５上に形成される。データ配線１７１、１７５、１７７、１７８、１７９は、データライン１７１、ソース電極１７５、ドレイン電極１７７、及び第２キャパシタ電極１７８を含む。また、データ配線は第２接続ライン１７９をさらに含む。第２接続ライン１７９は第１接続ライン１３９と少なくとも一部が重なる。
【００５９】
ソース電極１７５及びドレイン電極１７７は、エッチング防止膜１６５の上から半導体層パターン１５３、１５８、１５９のアクティブ領域１５３の上にわたって形成される。ソース電極１７５はデータライン１７１と接続され、ソース電極１７５及びドレイン電極１７７はエッチング防止膜１６５を介在して互いに離隔する。すなわち、ソース電極１７５とドレイン電極１７７との間のチャネル領域はエッチング防止膜１６５と重なる。エッチング防止膜１６５は、ソース電極１７５とドレイン電極１７７との間のチャネル領域を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷するのを防止する。ソース電極１７５及びドレイン電極１７７は、エッチング防止膜１６５と重なる部分を除いて、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３と互いに同一のパターンに形成される。 第２キャパシタ電極１７８は半導体層パターン１５３、１５８、１５９のキャパシタ領域１５８の上に形成される。そして、第２キャパシタ電極１７８は半導体層パターン１５３、１５８、１５９のキャパシタ領域１５８と同一のパターンに形成される。
【００６０】
第２接続ライン１７９は半導体層パターン１５３、１５８、１５９の接続領域１５９の上に形成される。第２接続ライン１７９は、接続コンタクトホール６４９を除き、半導体層パターン１５３、１５８、１５９の接続領域１５９と同一のパターンに形成される。第２接続ライン１７９は、接続コンタクトホール６４９を通じて第１接続ライン１３９と接触する。
【００６１】
このように、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９は、実質的に同一のパターンに形成される。すなわち、半導体層パターン１５３、１５８、１５９は、エッチング防止膜１６５と重なる部分及び接続コンタクトホール６４９を除き、データ配線１７１、１７５、１７７、１７８、１７９と同一のパターンに形成される。以下、実質的に同一のパターンとは、エッチング防止膜１６５と重なる部分及び接続コンタクトホール６４９を除き、同一のパターンであることをいう。
【００６２】
図示していないが、データ配線１７１の下にも半導体層パターン１５３、１５８、１５９の一部が配置される。
【００６３】
このように、本第１実施形態によれば、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９とは実質的に同一のパターンを有するので、一つのマスクを利用したフォトエッチング工程によって共に形成することができる。すなわち、表示装置１０１の全体的な製造工程を減少させることができる。
【００６４】
また、データ配線１７１、１７５、１７７、１７８、１７９は、ゲート配線１３１、１３２、１３３、１３８、１３９と同様に、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のように、多様な金属物質のうちの一つ以上を含んで形成される。
【００６５】
このように形成されたゲート電極１３３、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３、ソース電極１７５、及びドレイン電極１７７は薄膜トランジスタ１０となる。
【００６６】
第１キャパシタ電極１３８、第２キャパシタ電極１７８、及びこれらの間に配置されたゲート絶縁膜１４０はキャパシタ８０となる。このとき、ゲート絶縁膜１４０は誘電体となる。
【００６７】
平坦化膜１８０はデータ配線１７１、１７５、１７７、１７８、１７９の上に形成される。ただし、本第１実施形態において、データ配線１７１、１７５、１７７、１７８、１７９の第２接続ライン１７９の上の平坦化膜１８０は、場合により除去されることもできる。図３においては第２接続ライン１７９の上の平坦化膜１８０が除去された場合を示している。
【００６８】
平坦化膜１８０は、平坦化特性に優れた有機物質で形成される。例えば、平坦化膜１８０は感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）有機膜とすることができる。しかし、本第１実施形態はこれに限定されず、平坦化膜１８０は無機膜または有機膜と無機膜の組み合わせで形成することも可能である。
【００６９】
表示装置１０１は、平坦化膜１８０を貫いてドレイン電極１７７の一部を露出するドレインコンタクトホール８０７と、第２キャパシタ電極１７８の一部を露出するキャパシタコンタクトホール８０８とをさらに含む。
【００７０】
画素電極３１０は平坦化膜１８０の上に形成される。画素電極３１０は、ドレインコンタクトホール８０７及びキャパシタコンタクトホール８０８を通じて、それぞれドレイン電極１７７及び第２キャパシタ電極１７８と接触する。しかし、本第１実施形態はこれに限定されず、キャパシタコンタクトホール８０８は形成しないこともでき、画素電極３１０は第２キャパシタ電極１７８と直接接触させないこともできる。このとき、第２キャパシタ電極１７８は、他の手段によってドレイン電極１７７または画素電極３１０と電気的に接続できる。
【００７１】
画素電極３１０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＩＴＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ Ｔｉｎ Ｏｘｉｄｅ）、及びＡＺＯ（Ａｌｕｍｉｎｕｍ−Ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）のような透明導電層のうちの一つ以上を含む。
【００７２】
画素電極３１０上には液晶層（図示せず）が配置されるが、本第１実施形態はこれに限定されず、画素電極３１０上に有機発光層（図示せず）を配置することもできる。
【００７３】
キャパシタコンタクトホール８０８によって平坦化膜１８０に段差が生じ、この段差によって電界が不均一に形成されて、画素電極３１０上に配置された液晶層（図示せず）の液晶分子配列が意図しない方向に歪み得る。
【００７４】
しかし、本第１実施形態において、キャパシタコンタクトホール８０８は第２キャパシタ電極１７８上に形成されるので、第２キャパシタ電極１７８が、電界が不均一に形成される段差領域を遮光して、表示装置１０１が表示する画像の品質低下を防止することができる。
【００７５】
本第１実施形態に係る表示装置１０１の構造は上述したものに限定されない。すなわち、ゲート電極１３３の上に半導体層１５３、１５８、１５９のアクティブ領域１５３が配置され、アクティブ領域１５３の上に配置されたエッチング防止膜１６５を有し、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９が実質的に同一のパターンを有する構造を基本として、当業者が容易に変更可能な多様な構造を有することができる。
【００７６】
このような構成により、本第１実施形態に係る表示装置１０１は、エッチング防止膜１６５を含んで半導体層パターン１５３、１５８、１５９のアクティブ層１５３が損傷することを安定的に防止し、かつ製造工程を単純化できる構造を有することができる。
【００７７】
すなわち、二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン１５３、１５８、１５９、エッチング防止膜１６５、データ配線１７１、１７５、１７７、１７８、１７９を形成することができる。
【００７８】
したがって、本第１実施形態によれば、全体的な構造及び製造工程が単純化されるので、表示装置１０１が大型化されたとしても効果的に高い生産性を維持することができる。
【００７９】
図４〜図７を参照して、本発明の第１実施形態に係る表示装置１０１の製造方法について説明する。
【００８０】
図４に示したように、例えば、ガラス、石英、セラミック、またはプラスチックからなる基板１１１上にゲートライン１３１、ゲート電極１３３、キャパシタライン１３２、第１キャパシタ電極１３８、及び第１接続ライン１３９を含むゲート配線を形成する。ゲート配線１３１、１３２、１３３、１３８、１３９を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。
【００８１】
次に、ゲート配線１３１、１３２、１３３、１３８、１３９を覆うゲート絶縁膜１４０を形成し、ゲート絶縁膜１４０上に酸化物半導体からなる半導体層１５００とエッチング防止膜中間体１６００を順次積層する。
【００８２】
次に、図５に示すように、エッチング防止膜中間体１６００をパターニングしてエッチング防止膜１６５を形成する。エッチング防止膜１６５を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。
【００８３】
エッチング防止膜１６５は、ゲート電極１３３の一部と重なる位置に形成される。エッチング防止膜１６５は、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９のうちの一つ以上と互いに異なるエッチング選択比を有する物質で形成される。
【００８４】
次に、図６に示すように、第１接続ライン１３９の一部領域の上にゲート絶縁膜１４０と半導体層１５００をエッチングして接続コンタクトホール６４９を形成する。接続コンタクトホール６４９を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。なお、接続コンタクトホール１６４は場合により省略することも可能である。
【００８５】
一方、上述した内容と異なり、エッチング防止膜１６５を形成する前に、接続コンタクトホール６４９を形成することもできる。
【００８６】
次に、図７に示すように、半導体層１５００の上にデータ金属層１７００を形成する。このとき、データ金属層１７００は接続コンタクトホール６４９を通じて第１接続ライン１３９と接触する。
【００８７】
次に、一つのマスクを利用したフォトエッチング工程によってデータ金属層１７００と半導体層１５００を共にパターニングして、先に図３に示したように、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９とを形成する。
【００８８】
このとき、エッチング防止膜１６５は、半導体層パターン１５３、１５８、１５９及びデータ配線１７１、１７５、１７７、１７８、１７９のうちの一つ以上と互いに異なるエッチング選択比を有するので、ソース電極１７５及びドレイン電極１７７を形成する過程で、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３が損傷することを防止する。ここで、エッチング防止膜１６５がなければ、半導体層パターン１５３、１５８、１５９のアクティブ領域１５３がソース電極１７５及びドレイン電極１７７と同様の形状に分離されるはずである。
【００８９】
また、一つのマスクを利用したフォトエッチング工程によって半導体層パターン１５３、１５８、１５９とデータ配線１７１、１７５、１７７、１７８、１７９とを形成することができるので、表示装置１０１の全体的な製造工程を減少させることができる。二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン１５３、１５８、１５９、エッチング防止膜１６５、及びデータ配線１７１、１７５、１７７、１７８、１７９を全て形成することができる。
【００９０】
また、本第１実施形態によれば、ハーフトーン露光用マスクまたはスリットパターンマスクのように相対的に高価のマスクを使用しなくても、表示装置１０１の製造に使用されるマスクの数を効果的に減らすことができる。特に、データ配線１７１、１７５、１７７、１７８、１７９と半導体層パターン１５３、１５８、１５９を共に形成する工程においても、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクが不要である。
【００９１】
上述した表示装置の製造方法により、本発明の第１実施形態に係る表示装置１０１を製造することができる。
【００９２】
図１、図８、及び図９を参照して、本発明の第２実施形態に係る表示装置１０２について説明する。
【００９３】
図８及び図９に示したように、本発明の第２実施形態に係る表示装置１０２は、データ配線１７１、１７５、１７７、１７８、１７９の第２接続ライン１７９と、半導体層パターン１５３、１５８、１５９の接続領域１５９が互いに同一のパターンに形成される。すなわち、本第２実施形態による半導体層パターン１５３、１５８、１５９の接続領域１５９にはコンタクトホールが形成されない。
【００９４】
また、本第２実施形態に係る表示装置１０２は、平坦化膜１８０とゲート絶縁膜１４０を共に貫いて第１接続ライン１３９の一部を露出する第１接続コンタクトホール８４９と、平坦化膜１８０を貫いて第２接続ライン１７９の一部を露出する第２接続コンタクトホール８０９と、平坦化膜１８０の上に形成されて、第１接続コンタクトホール８４９及び第２接続コンタクトホール８０９を通じて第１接続ライン１３９及び第２接続ライン１７９を互いに接続させる接続部材３０９とをさらに含む。
【００９５】
接続部材３０９は、画素電極３１０と同一の素材で、同一の工程によって共に形成される。
【００９６】
薄膜トランジスタ１０及びキャパシタ８０の構造は第１実施形態と同一である。
【００９７】
このような構成により、本第２実施形態に係る表示装置１０２は、エッチング防止膜１６５を含んで、半導体層パターン１５３、１５８、１５９のアクティブ層１５３が損傷することを安定的に防止しながらも、製造工程をさらに単純化できる構造を有する。すなわち、第１接続ライン１３９と第２接続ライン１７９を互いに接続するためのコンタクトホール８４９、８０９を、別途のマスクを利用したフォトエッチング工程を経ることなく、画素電極３１０をドレイン電極１７７と接続するためのドレインコンタクトホール８０７を形成する過程で共に形成することができる。
【００９８】
以下、図１０〜図１２を参照して、本第２実施形態に係る表示装置１０２の製造方法について説明する。
【００９９】
ゲート絶縁膜１４０の上に半導体層１５００を形成する過程までは第１実施形態と同一である。
【０１００】
図１０に示すように、本第２実施形態においては、第１実施形態とは異なり、第１接続ライン１３９の一部上で半導体層１５００とゲート絶縁膜１４０を貫くコンタクトホールを形成する工程を省略し、エッチング防止膜１６５及び半導体層１５００を覆うデータ金属層１７００を直ちに形成する。
【０１０１】
次に、図１１に示したように、一つのマスクを利用したフォトエッチング工程により、データ配線１７１、１７５、１７７、１７８、１７９及び半導体層パターン１５３、１５８、１５９を形成することができる。ここでも、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクは不要である。
【０１０２】
次に、図１２に示したように、データ配線１７１、１７５、１７７、１７８、１７９を覆う平坦化膜１８０を形成した後、一つのマスクを利用したフォトエッチング工程によって、ドレインコンタクトホール８０７、キャパシタコンタクトホール８０８、第１接続コンタクトホール８４９、及び第２接続コンタクトホール８０９を形成する。
【０１０３】
次に、図８に示したように、一つのマスクを利用したフォトエッチング工程によって、画素電極３１０及び接続部材３０９を形成する。
【０１０４】
このような製造方法により、本発明の第２実施形態に係る表示装置１０２を製造することができる。すなわち、ドレインコンタクトホール８０７、キャパシタコンタクトホール８０８、第１接続コンタクトホール８４９、及び第２接続コンタクトホール８０９を、一つのマスクを利用したフォトエッチング工程によって共に形成することができるので、表示装置１０１の製造に使用されるマスクの数をさらに減らすことができる。
【０１０５】
以上、本発明について上述した好ましい実施形態により説明したが、本発明はこれに限定されず、特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正及び変形が可能であることを、当業者であれば容易に理解できるであろう。
【符号の説明】
【０１０６】
１０ 薄膜トランジスタ、
８０ キャパシタ、
１０１、１０２ 表示装置、
１１１ 基板、
１３１ ゲートライン、
１３２ キャパシタライン、
１３３ ゲート電極、
１３８ 第１キャパシタ電極、
１３９ 第１接続ライン、
１４０ ゲート絶縁膜、
１５３ アクティブ領域、
１５８ キャパシタ領域、
１５９ 接続領域、
１６５ エッチング防止膜、
１７１ データライン、
１７５ ソース電極、
１７７ ドレイン電極、
１７８ 第２キャパシタ電極、
１７９ 第２接続ライン、
１８０ 層間絶縁膜、
６４９ 接続コンタクトホール、
８０７ ドレインコンタクトホール、
８０８ キャパシタコンタクトホール、
８４９ 第１接続コンタクトホール、
８０８ 第２接続コンタクトホール。
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極及び第１キャパシタ電極を含むゲート配線と、
前記ゲート配線上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、
前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、
前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第２キャパシタ電極とを含むデータ配線と、
を含むことを特徴とする表示装置。
【請求項２】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記ゲート配線は第１接続ラインをさらに含み、
前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、
前記半導体層パターンは前記第２接続ラインの下に配置された接続領域をさらに含むことを特徴とする請求項２〜４のいずれか一項に記載の表示装置。
【請求項５】
前記第１接続ラインと前記第２接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、
前記接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインが互いに接触することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されたことを特徴とする請求項４に記載の表示装置。
【請求項８】
前記データ配線の上に形成された平坦化膜をさらに含み、
前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含むことを特徴とする請求項１〜７のいずれか一項に記載の表示装置。
【請求項９】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触した画素電極をさらに含むことを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを含むことを特徴とする請求項８または９に記載の表示装置。
【請求項１１】
前記平坦化膜上に形成され、前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材をさらに含むことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記半導体層パターンは酸化物半導体で形成されたことを特徴とする請求項１〜１１のいずれか一項に記載の表示装置。
【請求項１３】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含むことを特徴とする請求項１２に記載の表示装置。
【請求項１４】
基板を用意する段階と、
前記基板上にゲート電極及び第１キャパシタ電極を含むゲート配線を形成する段階と、
前記ゲート配線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、
前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、
前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第２キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、
を含むことを特徴とする表示装置の製造方法。
【請求項１５】
前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、
前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、
前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔することを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１６】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されることを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項１５または１６に記載の表示装置の製造方法。
【請求項１８】
前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成されることを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記ゲート配線は第１接続ラインをさらに含み、
前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、
前記半導体層パターンは前記第２接続ラインの下に配置される接続領域をさらに含むことを特徴とする請求項１７または１８に記載の表示装置の製造方法。
【請求項２０】
前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第１接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含むことを特徴とする請求項１９に記載の表示装置の製造方法。
【請求項２１】
前記第２接続ラインは、前記接続コンタクトホールを通じて前記第１接続ラインと接触することを特徴とする請求項２０に記載の表示装置の製造方法。
【請求項２２】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項２０または２１に記載の表示装置の製造方法。
【請求項２３】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されることを特徴とする請求項１９に記載の表示装置の製造方法。
【請求項２４】
前記データ配線の上に形成される平坦化膜を形成する段階と、
前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、
をさらに含むことを特徴とする請求項１４〜２３に記載の表示装置の製造方法。
【請求項２５】
前記平坦化膜上に画素電極を形成する段階をさらに含み、
前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触することを特徴とする請求項２４に記載の表示装置の製造方法。
【請求項２６】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを共に形成することを特徴とする請求項２４または２５に記載の表示装置の製造方法。
【請求項２７】
前記画素電極を形成する時、前記平坦化膜上に前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材と共に形成することを特徴とする請求項２６に記載の表示装置の製造方法。
【請求項２８】
前記半導体層パターンは酸化物半導体で形成されることを特徴とする請求項１４〜２７のいずれか一項に記載の表示装置の製造方法。
【請求項２９】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含むことを特徴とする請求項２８に記載の表示装置の製造方法。
【請求項１】
基板と、
前記基板上に形成されたゲート電極及び第１キャパシタ電極を含むゲート配線と、
前記ゲート配線上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第１キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、
前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、
前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第２キャパシタ電極とを含むデータ配線と、
を含むことを特徴とする表示装置。
【請求項２】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記ゲート配線は第１接続ラインをさらに含み、
前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、
前記半導体層パターンは前記第２接続ラインの下に配置された接続領域をさらに含むことを特徴とする請求項２〜４のいずれか一項に記載の表示装置。
【請求項５】
前記第１接続ラインと前記第２接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、
前記接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインが互いに接触することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されたことを特徴とする請求項４に記載の表示装置。
【請求項８】
前記データ配線の上に形成された平坦化膜をさらに含み、
前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含むことを特徴とする請求項１〜７のいずれか一項に記載の表示装置。
【請求項９】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触した画素電極をさらに含むことを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを含むことを特徴とする請求項８または９に記載の表示装置。
【請求項１１】
前記平坦化膜上に形成され、前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材をさらに含むことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記半導体層パターンは酸化物半導体で形成されたことを特徴とする請求項１〜１１のいずれか一項に記載の表示装置。
【請求項１３】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含むことを特徴とする請求項１２に記載の表示装置。
【請求項１４】
基板を用意する段階と、
前記基板上にゲート電極及び第１キャパシタ電極を含むゲート配線を形成する段階と、
前記ゲート配線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、
前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、
前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第２キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、
を含むことを特徴とする表示装置の製造方法。
【請求項１５】
前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、
前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、
前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔することを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１６】
前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されることを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項１５または１６に記載の表示装置の製造方法。
【請求項１８】
前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成されることを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記ゲート配線は第１接続ラインをさらに含み、
前記データ配線は前記第１接続ラインと少なくとも一部が重なる第２接続ラインをさらに含み、
前記半導体層パターンは前記第２接続ラインの下に配置される接続領域をさらに含むことを特徴とする請求項１７または１８に記載の表示装置の製造方法。
【請求項２０】
前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第１接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含むことを特徴とする請求項１９に記載の表示装置の製造方法。
【請求項２１】
前記第２接続ラインは、前記接続コンタクトホールを通じて前記第１接続ラインと接触することを特徴とする請求項２０に記載の表示装置の製造方法。
【請求項２２】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項２０または２１に記載の表示装置の製造方法。
【請求項２３】
前記データ配線の前記第２接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されることを特徴とする請求項１９に記載の表示装置の製造方法。
【請求項２４】
前記データ配線の上に形成される平坦化膜を形成する段階と、
前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第２キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、
をさらに含むことを特徴とする請求項１４〜２３に記載の表示装置の製造方法。
【請求項２５】
前記平坦化膜上に画素電極を形成する段階をさらに含み、
前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第２キャパシタ電極とそれぞれ接触することを特徴とする請求項２４に記載の表示装置の製造方法。
【請求項２６】
前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第１接続ラインの一部を露出する第１接続コンタクトホールと、前記平坦化膜を貫いて第２接続ラインの一部を露出する第２接続コンタクトホールとを共に形成することを特徴とする請求項２４または２５に記載の表示装置の製造方法。
【請求項２７】
前記画素電極を形成する時、前記平坦化膜上に前記第１接続コンタクトホールと前記第２接続コンタクトホールを通じて前記第１接続ラインと前記第２接続ラインを互いに接続する接続部材と共に形成することを特徴とする請求項２６に記載の表示装置の製造方法。
【請求項２８】
前記半導体層パターンは酸化物半導体で形成されることを特徴とする請求項１４〜２７のいずれか一項に記載の表示装置の製造方法。
【請求項２９】
前記半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、及び錫（Ｓｎ）のうちの一つ以上の元素と酸素（Ｏ）を含むことを特徴とする請求項２８に記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−８９８１４（Ｐ２０１２−８９８１４Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−５００３（Ｐ２０１１−５００３）
【出願日】平成２３年１月１３日（２０１１．１．１３）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２３年１月１３日（２０１１．１．１３）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]