制御装置
【課題】 バイラテラル(マルチラテラル)方式による同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることを目的としている。
【解決手段】 同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、第1学習フィルタの出力にもとづいて第1の制御対象に制御入力をフィードフォワードし、第2学習フィルタの出力にもとづいて第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備える。さらに、第1学習フィルタは、第1及び第2の制御対象の伝達関数と、第1及び第2の制御回路の制御器の伝達関数を含み、第2学習フィルタは、第1及び第2の制御対象の伝達関数と、第1及び第2の制御回路の制御器の伝達関数を含む。
【解決手段】 同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、第1学習フィルタの出力にもとづいて第1の制御対象に制御入力をフィードフォワードし、第2学習フィルタの出力にもとづいて第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備える。さらに、第1学習フィルタは、第1及び第2の制御対象の伝達関数と、第1及び第2の制御回路の制御器の伝達関数を含み、第2学習フィルタは、第1及び第2の制御対象の伝達関数と、第1及び第2の制御回路の制御器の伝達関数を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は制御装置に関するものである。
【背景技術】
【0002】
走査型露光装置や、ガントリ形の工作機械などでは、複数の移動体の位置または複数の制御軸における位置を高精度に同期制御することが要求される。そのため、従来はマスタ・スレーブ方式とよばれる同期制御が行われている。これは、複数のうち1つをマスタ側とし、それ以外をスレーブ側として、マスタ側に外乱が加わる際にスレーブ側がマスタ側の変位に追従して同期精度を高めるものである。スレーブ側に加わる外乱はスレーブ側自身の制御によって抑制する。
【0003】
また、ウエハステージとレチクルステージの同期精度をさらに向上させるべく、バイラテラル同期制御も考案されている(特許文献1)。この制御は、マスタ側とスレーブ側を区別しないで、一方の制御対象に加わる外乱に対しても、他方の制御対象に加わる外乱に対しても、両者が同時に同期誤差を補償するように動作するものである。また、特許文献2には、マスタ・スレーブ同期制御において反復学習制御を適用することが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平08−241126号公報
【特許文献2】特開2006−310849号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述のバイラテラル同期制御(2つ以上を制御軸とするマルチラテラル同期制御も同様)は、マスタ・スレーブ同期制御よりも本質的には同期性能が優れていると考えられている。しかしながら、制御系の構成が複雑であり、制御系の導出や調整が困難であるため、同期精度を向上させることが難しいという問題がある。
【0006】
本発明は、上述の点に鑑みてなされたものであり、バイラテラル(マルチラテラル)同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることを目的としている。
【課題を解決するための手段】
【0007】
本発明は、第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含み、前記第2学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。ことを特徴としている。
【0008】
また、別の観点によれば、本発明は、第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、前記第1学習フィルタが前記第1の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第2学習フィルタが前記第2の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第1学習フィルタの出力の一部が前記第2学習フィルタの出力に加算または乗算され、前記第2学習フィルタの出力の一部が前記第1学習フィルタの出力に加算または乗算されることを特徴としている。
【発明の効果】
【0009】
本発明によれば、バイラテラル(マルチラテラル)同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることができる。
【図面の簡単な説明】
【0010】
【図1】実施例1における反復学習制御のブロック図。
【図2】実施例1における反復学習制御のフローチャート。
【図3】図1の学習フィルタの詳細を示すブロック図。
【図4】ウエハステージ、レチクルステージの変位と、同期誤差を出力とする拡大系を示すブロック図。
【図5】図4の拡大系を用いたバイラテラル方式の反復学習制御を示すブロック図。
【図6】図4の拡大系とフィードバック制御系を組み合わせた閉ループ系を示すブロック図。
【図7】反復学習フィルタを導出する際に用いる一般化プラントを示す図。
【図8】導出された学習フィルタのゲイン線図。
【図9】ウエハステージとレチクルステージの目標軌跡を示す図。
【図10】実施例1のシミュレーション応答としての追従誤差を示す図
【図11】独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図12】実施例1のシミュレーション応答としての同期誤差を示す図。
【図13】実施例1で外乱を加えた場合のシミュレーション応答としての追従誤差を示す図
【図14】外乱を加えた場合の独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図15】実施例1で外乱を加えた場合のシミュレーション応答としての同期誤差を示す図。
【図16】実施例1のシミュレーション応答としての同期誤差を示す図。
【図17】実施例2における反復学習制御のブロック図。
【図18】図17の制御系PSの詳細を示す図。
【図19】図18の反復学習制御回路ILCの詳細を示す図。
【図20】実施例2の反復学習制御を行わない場合のシミュレーション応答としての追従誤差を示す図。
【図21】実施例2の反復学習制御を行わない場合のシミュレーション応答としての同期誤差を示す図。
【図22】実施例2のシミュレーション応答としての追従誤差を示す図。
【図23】実施例2のシミュレーション応答としての同期誤差を示す図。
【図24】露光装置を示す図である。
【発明を実施するための形態】
【0011】
(実施例1)
図1は、半導体露光装置においてウエハステージとレチクルステージの位置を同期制御する制御装置のブロック図である。制御装置は、ウエハステージの位置を制御する制御回路7(第1の制御回路)と、レチクルステージの位置を制御する制御回路8(第2の制御回路)とを備え、両者の制御を同期させるように構成されている。
【0012】
制御対象としてのウエハステージ(第1の制御対象)とレチクルステージ(第2の制御対象)の位置yW、yRは、検出部11、12によって検出される。なお、ウエハステージの伝達関数をPW、レチクルステージの伝達関数をPRとする。減算部13、14において、目標軌道r、Nr(Nは露光倍率を示す)から検出部の出力が減算され、その偏差eW、eRがフィードバック制御器(伝達関数をそれぞれKW、KRとする)に入力される。また、算出部15において、出力NyWとyRの差分である、同期誤差yS[k]が算出され、反復学習制御回路ILCに入力される。反復学習制御回路ILCからの出力は、フィードバック制御器KW、KRからの出力uW、uRに加算され、制御対象に与えられる。
【0013】
このように、本発明は、同期誤差にもとづく補償をウエハステージPWとレチクルステージPRの両方に対して行う、バイラテラル同期制御を行っている。また、同期誤差にもとづく補償のために、反復学習制御を行っている。反復学習制御とは、目標軌道に対する追従制御を反復して行うことによって、同期誤差を低減するものである。図1の制御ブロック及び図2のフローチャートを参照しつつ、反復学習制御について説明する。反復学習制御回路ILCは、同期誤差yS[k]が入力される学習フィルタLと、学習に不要な周波数帯域を遮断する安定化フィルタQW、QRと、安定化フィルタからの出力を記憶するメモリ1、2を備える。
【0014】
ステップS1において、1回目の動作を行う。ここでは、反復学習制御回路からの入力を行わずにウエハステージとレチクルステージを制御する。同期誤差yS[1]が学習フィルタLに入力され、その出力が安定化フィルタQW、QR(第1安定化フィルタ、第2安定化フィルタ)を通過してfW[2]、fR[2]としてメモリ1、2(第1記憶装置、第2記憶装置)に記憶される。ステップS2において、k回目(k>1)の動作を開始する。なお、制御はディジタル制御で行われるので、k回目の動作におけるiサンプル目の制御入力をfW[k]i、fR[k]i、同期誤差をyS[k]iと表す。ここで、1回の動作の総サンプル数をjとする。初期条件として、同期誤差の最大値ySmax=0として、サンプル数i=0とする。ステップS3において、前回メモリに記憶された制御入力fW[k]i、fR[k]iを、フィードフォワードとして、出力uWi、uRiに加える。このようにしてk回目の動作において制御対象は制御される。
【0015】
また、k回目の動作において、k+1回目の制御入力が以下ステップS4の手順で生成され、メモリ1、2に記憶される。すなわち、同期誤差yS[k]iが学習フィルタLに入力され、その出力が加算部16、17において制御入力fW[k]i、fR[k]iと加算された後に安定化フィルタQW、QRを通過してfW[k+1]i、fR[k+1]iとしてメモリ1、2に記憶される。ステップS5において、同期誤差yS[k]iと同期誤差の最大値ySmaxを比較し、同期誤差yS[k]i>ySmaxの場合にySmaxが更新される。ステップS6において、j<iであればステップS7にすすみ、j≧iであればi=i+1としてステップS3にすすむ。ステップS7において、k回目の動作を終了する。ステップS8において、同期誤差の最大値ySmaxを予め設定した設定値と比較し、設定値よりも小さい場合に偏差が十分小さいと判断して学習を終了する。同期誤差の最大値ySmaxが設定値よりも大きい場合には、k=k+1としてステップS2にすすむ。
【0016】
図3(a)は学習フィルタLの詳細を示す図である。学習フィルタLは、以下の式(1)、式(2)に実質的に等しい伝達関数を含む第1学習フィルタL1と、第2学習フィルタL2を備える。
【0017】
【数1】
【0018】
【数2】
【0019】
さらに、特徴として、L1の出力をL2の出力に加算するフィルタF1と、L2の出力をL1に加算するフィルタF1、F2とを備える。同期誤差は、学習フィルタL1およびL2に入力される。学習フィルタL1の出力はフィルタF1を通過して、学習フィルタL2の出力に加算される。同様に、学習フィルタL2の出力はフィルタF2を通過して、学習フィルタL1の出力に加算される。すなわち、一方の学習フィルタの出力の一部が他方の学習フィルタの出力に加算される。そして、フィルタF2の出力が加算された学習フィルタL1の出力は加算器16に入力され、フィルタF1の出力が加算された学習フィルタL2の出力は加算器17に入力される。
【0020】
図3(b)は図3(a)の変形例を示す図である。学習フィルタLは、式(1)、式(2)に実質的に等しい伝達関数を含む第1学習フィルタL1と、第2学習フィルタL2を備える。さらに、フィルタF1’とフィルタF2’を備え、学習フィルタL1とフィルタF1’と学習フィルタL2を直列に接続した制御ブロック群Aと、学習フィルタL2とフィルタF2’と学習フィルタL1を直列に接続した制御ブロック群Bとに分かれている。すなわち、学習フィルタL1と学習フィルタL2が乗算される。同期誤差は、両制御ブロック群に入力され、制御ブロック群Aの出力が加算器16に入力され、制御ブロック群Bの出力が加算器17に入力される。
【0021】
また、図3(c)のように構成することもできる。学習フィルタLは、第1学習フィルタ71と第2学習フィルタ72とを備える。ここで、学習フィルタ71はウエハステージ、レチクルステージの伝達関数PW、PRと、フィードバック制御器の伝達関数KW、KRを含むフィルタである。学習フィルタ72もウエハステージ、レチクルステージの伝達関数PW、PRと、フィードバック制御器の伝達関数KW、KRを含むフィルタである。学習フィルタ71の出力が加算器16に入力され、学習フィルタ72の出力が加算器17に入力される。図3(a)のL1+L2F2を学習フィルタ71、L2+L1F1を学習フィルタ72とすると、図3(a)も図3(c)に含まれることがわかる。同様に、図3(b)の制御ブロック群Aを学習フィルタ71、制御ブロック群Bを学習フィルタ72とすると、図3(b)も図(c)に含まれることがわかる。
【0022】
学習フィルタの導出方法について説明する。まず、学習フィルタLを導出するために、制御対象のモデリングを行う。ウエハステージ、レチクルステージを一質点系として、ウエハステージ、レチクルステージの変位をxW、xR、力入力をuW、uR、質量をmW、mRとすると、以下のような運動方程式で表せる。
【0023】
【数3】
【0024】
つぎに、状態ベクトルを
【0025】
【数4】
【0026】
として、式(3)、(4)より状態方程式、出力方程式を求めると、以下のようになる。
【0027】
【数5】
【0028】
ここで、バイラテラル型の反復学習制御系を導出するためには、図4に示すような、ウエハステージ、レチクルステージの変位yW、yRと、ウエハステージとレチクルステージの同期誤差ySを観測出力とする拡大形を構成する必要がある。図4において、PWは式(6)、式(7)に示すウエハステージのモデルであり、PRは式(8)、式(9)に示すレチクルステージのモデルである。Nを投影倍率とすると、ウエハステージとレチクルステージの同期誤差ysは、yS=NyW−yRである。ここで、拡大系
【0029】
【数6】
【0030】
の状態方程式、出力方程式は以下のようになる。
【0031】
【数7】
【0032】
図5は、反復学習制御を適用した同期制御のブロック線図を示す図である。
【0033】
【数8】
【0034】
は式(10)に示した拡大系である。k回目の反復動作において、フィードバック制御器
【0035】
【数9】
【0036】
はウエハステージ、レチクルステージに対する目標軌道r、Nrに追従するように、各ステージに対して制御入力uW[k]、uR[k]を出力する。目標軌道r、Nrとウエハステージ、レチクルステージの変位yW[k]、yR[k]との追従誤差をeW[k]、eR[k]表している。ウエハステージとレチクルステージの同期誤差yS[k]は、学習フィルタLに入力される。学習フィルタの出力は、k回目の反復動作におけるフィードフォワード入力fW[k]、fR[k]と加算され、学習に不要な帯域を遮断する以下の安定化フィルタ
【0037】
【数10】
【0038】
を通過し、k+1回目のフィードフォワード入力fW[k+1]、fR[k+1]としてメモリmに記憶される。
【0039】
【数11】
【0040】
このとき、反復学習制御の学習則は以下のように定義できる。
【0041】
【数12】
【0042】
ここで、
【0043】
【数13】
【0044】
である。
【0045】
拡大系
【0046】
【数14】
【0047】
とフィードバック制御系
【0048】
【数15】
【0049】
との閉ループ系Pclを図6のように定義する。これを用いて、図5のブロック線図を等価変換すると図7のようになる。Pclの出力は同期誤差yS[k]のみであり、
【0050】
【数16】
【0051】
への入力はウエハステージとレチクルステージに対するフィードフォワード入力であるので、1入力2出力の学習フィルタLを求める必要がある。
【0052】
ここで図6より、
【0053】
【数17】
【0054】
であるから、式(14)より、f[k+1]とf[k]の関係は、
【0055】
【数18】
【0056】
となる。同期誤差yS[k]が収束することが、反復学習制御によるフィードフォワード入力が収束していくことと等価だと考えると、以下の条件を満たせばよい。
【0057】
【数19】
【0058】
この問題を満たす多入出力系の学習フィルタLは、図7の破線に囲まれた部分を一般化プラントとして、H∞制御理論を用いることにより導出する。
【0059】
本実施例では、ウエハステージ、レチクルステージの質量mW、mRをどちらも40kgとする。ウエハステージ、レチクルステージにおいて機構等の条件から設計可能なサーボ帯域が異なるものと仮定し、それぞれサーボ帯域が350Hz、250Hzとなるようにフィードバック制御系
【0060】
【数20】
【0061】
を設計する。ここでは、
【0062】
【数21】
【0063】
は各ステージに対する分散制御系とし、フィードバック制御系でのバイラテラル性は考慮しないものとする。 なお、フィードバック制御系でのバイラテラル性を考慮した場合にも、以下のようにして同様に設計することができる。まず、ウエハステージ、レチクルステージに対する安定化フィルタQW、QRはどちらもカットオフ周波数300Hzの5次のバタワースフィルタとする。そして、図6のように拡大系Pclを、また、式(13)のように
【0064】
【数22】
【0065】
を構成し、Pclと
【0066】
【数23】
【0067】
を用いて図7中の破線で示す一般化プラントを作成し、学習フィルタLを求める。
【0068】
図8に導出された学習フィルタのゲイン線図を示す。同期誤差にもとづいてウエハステージ、レチクルステージへのフィードフォワード入力を生成する学習フィルタを、それぞれ実線、破線で示す。
【0069】
以下、本実施例の制御装置を適用してウエハステージとレチクルステージを同期制御させるシミュレーションの応答について説明する。シミュレーションにおいて、上述した反復学習制御による制御、フィードバック制御に加えて、位置プロファイルを2階微分した加速度に質量を乗じることにより求めた、目標駆動に追従するためのフィードフォワード入力を与えている。また、シミュレーションにおいて、安定化フィルタQW、QRとして、零位相ローパスフィルタを用いている。零位相ローパスフィルタは実時間での処理が行えないため、同期誤差ySについてもメモリ1、2に蓄積し、式(14)に示した学習を一回の反復動作が終了する度ごとに行う。
【0070】
図9は、ウエハステージおよびレチクルステージの目標軌道としての位置プロファイルを示す。投影倍率は1/4としている。図10(a)〜(d)に1〜4回の動作を行った際のシミュレーションの応答を示す。実線はウエハステージの目標軌道に対する追従誤差を示し、破線はレチクルステージの目標軌道に対する追従誤差を示す。なお、ウエハステージの追従誤差は4倍にしている。
【0071】
図11(a)〜(d)にウエハステージとレチクルステージに対して独立して反復学習制御を行った場合(すなわち、マスタ・スレーブ同期制御やバイラテラル同期制御を行わない場合)に1〜4回の動作を行った際のシミュレーションの応答を示す。以下、この制御を独立反復学習制御と称してマスタ・スレーブ同期制御やバイラテラル同期制御と区別する。
【0072】
これらの図より、本実施例によれば、反復回数がふえるたびに、ウエハステージの追従誤差がレチクルステージの追従誤差に漸近していくことがわかる。
【0073】
本実施例では、レチクルステージよりウエハステージのサーボ帯域を高く設定しているため、外乱がない状態ではレチクルステージがマスタ側、ウエハステージがスレーブ側となって同期することが合理的である。反復学習制御を適用したバイラテラル同期制御は、自動的にレチクルステージの変位にウエハステージの変位が追従していくように学習し、同期誤差を低減することがわかる。
【0074】
図12に、図10(d)に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図11(d)に示した独立反復学習制御による同期誤差を破線で示す。横軸は時間であり、4回目の動作における0.1秒までの応答を示す。
【0075】
独立反復学習制御は0.09秒付近まで同期誤差が残っているが、反復学習制御を適用したバイラテラル同期制御では0.07秒で同期誤差をほぼ零にすることができている。すなわち、反復学習制御を適用したバイラテラル同期制御は、同じ反復回数で速やかに同期誤差を収束させることができている。
【0076】
反復学習制御を適用したバイラテラル同期制御では、図6に示したフィードバック制御系を含む、ステージ間の動特性を考慮に入れたモデルを用いて設計していることが効果に対して寄与している。従来のバイラテラル同期制御では,ステージの動特性とフィードバック制御系の変更に応じて同期パスの制御器を試行錯誤的に調整なければならなかった。しかし、本発明ではステージのモデルと制御系を用意するのみで学習フィルタが設計され、反復動作のみで最適な同期制御が達成されるため、同期制御系の導出や調整が非常に簡易化されている。
【0077】
つぎに、ウエハステージに正弦波状の外乱を加えた際の同期制御のシミュレーションの応答について説明する。図13(a)〜(d)は、反復学習制御を適用したバイラテラル同期制御で1〜4回の動作を行った際のシミュレーションの応答であり、ウエハステージの追従誤差を実線で示し、レチクルステージの追従誤差を破線で示す。なお、図14(a)〜(d)に、比較対象として独立反復学習制御で1〜4回の動作を行った際のシミュレーションの応答を示す。
【0078】
ウエハステージに外乱が加わると、ウエハステージの制御性が劣化してしまう。このとき、反復学習制御を適用したバイラテラル同期制御では、ウエハステージに加わった外乱によって生じる同期誤差をレチクルステージに対する制御入力により補償する。そのため、全体的にはレチクルステージがウエハステージに追従するように同期し、かつ、0.05秒までの周波数帯域が高い運動については、ウエハステージがレチクルステージに追従している。このように、ステージがマスタ側とスレーブ側の区別なく、互いに同期誤差を補償する点がバイラテラル同期制御の特徴である。従来、バイラテラル同期制御の制御系の調整は困難であったが、本発明の手法では、反復動作を繰り返すことにより制御系の調整を容易にして実現が可能である。
【0079】
図15に、図13(d)に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図14(d)に示した独立反復学習制御による同期誤差を破線で示す。外乱がない場合と同様に、反復学習制御を適用したバイラテラル同期制御は、独立反復学習制御に比べて同じ反復回数で速やかに同期誤差を収束させることができている。
【0080】
図16に、反復学習制御を適用したバイラテラル同期制御と反復学習制御を適用したマスタ・スレーブ同期制御とを比較した応答を示す。反復学習制御を適用したバイラテラル同期制御の同期誤差を実線で、反復学習制御を適用したマスタ・スレーブ同期制御の同期誤差を太い破線で、独立反復学習制御による同期誤差を細い破線で示し、0.05〜0.07秒間の応答を示す。ここで、ウエハステージ、レチクルステージに対する安定化フィルタQW、QRのカットオフ周波数が同一では、反復学習制御を適用したバイラテラル同期制御は反復学習制御を適用したマスタ・スレーブ同期制御に比べて若干優れるものの、大きな差はない。それは、レチクルステージがマスタ側、ウエハステージ側がスレーブ側という役割が強く、バイラテラル同期制御の効果があまり現れていないためである。そこで、レチクルステージの安定化フィルタQRのカットオフ周波数を357Hzに変更して学習フィルタを再設計する。これにより、より広い周波数成分を持つフィードフォワード入力がレチクルステージに印加され、レチクルステージによる同期誤差のバイラテラル補償効果が大きくなる。ここで、レチクルステージのサーボ帯域を越えるフィードフォワード入力が生成されるが、それがレチクルステージの振動モードなどを励起しない範囲で調整することが必要である。マスタ・スレーブ同期制御ではレチクルステージに対するフィードフォワード入力が存在しないため、このような調整を行うことができない。その結果、図16に示すように、反復学習制御を適用したバイラテラル同期制御は同期誤差を最も少なくすることができる。
【0081】
図24は、本発明の制御装置を適用した場合に用いられる走査型露光装置の概略図を示したものである。なお、本実施例で示した露光装置は一例であり、これにかぎられるものではない。照明光学系181から出た光は原版であるレチクル182上に照射される。レチクル182のパターンは、縮小投影レンズ184の投影倍率で縮小投影されて、その像面にパターン像を形成する。レチクル182は移動可能なレチクルステージ183上に搭載され、レチクルステージ183の位置情報はレーザ干渉計190により常時計測される。レチクルステージ183上には干渉計の計測光を反射するためのミラー189が固定される。露光対象としての基板であるウエハ185の表面には、レジストが塗布されており、露光工程で形成されたショットが配列されている。ウエハ185は、移動可能なウエハステージ186上に搭載され、ウエハステージ186の位置情報は干渉計188により常時計測される。ウエハステージ186上には干渉計の計測光を反射するためのミラー187が固定される。走査時(露光時)にウエハステージ186とレチクルステージ183は同期して制御される。
【0082】
本発明の好適な実施形態に係る反復学習制御装置180は、干渉計190および干渉計188から出力される位置情報にもとづいて、制御信号を生成する。そして、レチクルステージ183およびウエハステージ186の位置を制御し、露光開始前に数回の反復動作を行い、制御入力を生成する。露光開始後は制御入力の更新は行っても、行わなくてもよい。
【0083】
つぎに、本発明の一実施形態のデバイス(半導体デバイス、液晶表示デバイス等)の製造方法について説明する。ここでは、半導体デバイスの製造方法を例に説明する。
【0084】
半導体デバイスは、ウエハに集積回路を作る前工程と、前工程で作られたウエハ上の集積回路チップを製品として完成させる後工程を経ることにより製造される。前工程は、前述の露光装置を使用して感光剤が塗布されたウエハを露光する工程と、ウエハを現像する工程を含む。後工程は、アッセンブリ工程(ダイシング、ボンディング)と、パッケージング工程(封入)を含む。なお、液晶表示デバイスは、透明電極を形成する工程を経ることにより製造される。透明電極を形成する工程は、透明導電膜が蒸着されたガラス基板に感光剤を塗布する工程と、前述の露光装置を使用して感光剤が塗布されたガラス基板を露光する工程と、ガラス基板を現像する工程を含む。
【0085】
本実施形態のデバイス製造方法によれば、従来よりも高品位のデバイスを製造することができる。
【0086】
(実施例2)
実施例1がバイラテラル同期制御であったのに対して、実施例2ではマルチラテラル同期制御の例を説明する。 実施例1と同様の箇所については詳細な説明を省略する。
【0087】
図17は実施例2における制御装置の制御ブロック図を示す。複数の制御対象を含む制御系PSと、反復学習制御回路ILCとを備える。制御系PSからはw1、w2、・・・wn(nは同期が必要とされる軸数)が出力され、演算部31、32、33で同期誤差h1、h2、・・・hn−1が算出される。反復学習制御回路ILCには、これらの同期誤差h1、h2、・・・hn−1が入力される。反復学習制御回路ILCは、これらの入力にもとづいてフィードフォワード制御入力f1、f2、・・・fmを生成し、生成された制御入力を制御系PSに与える。
【0088】
図18は、制御系PSの詳細を示す図である。制御系は、m入力l出力(m、lは2以上の自然数)の制御対象Pと、制御対象の位置yを検出する検出部6と、l入力m出力のフィードバック制御器Kと、目標軌道rから検出部の出力を減算する減算部5とを備える。フィードフォワード制御入力は加算部4を介して制御対象に与えられる。また、制御系PSは、制御対象のl本の出力のうち、同期が必要とされるn本の出力(nは2以上の自然数)を取り出して任意に並べ替えるための行列CWをそなえる。
【0089】
図19は反復学習制御回路ILCの詳細を示す図である。反復学習制御回路は、実施例1と同様に目標軌道に対する追従制御を反復して行うものである。目標軌道rはすべての移動体(制御軸)に対して同一、もしくはある移動体(制御軸)の目標軌道に対して、その他の移動体(制御軸)の位置が実数倍としている。
【0090】
反復学習制御回路ILCは、学習フィルタLと、学習フィルタLの学習に不要な周波数帯域を遮断するm個の安定化フィルタ群Q1、Q2、・・・Qmと、各安定化フィルタの出力を記憶する記憶装置91〜94とを備える。
【0091】
学習反復回数をkとすると、学習フィルタLはn−1本の同期誤差h1[k]、h2[k]、・・・hn−1[k]を入力としてm本の制御入力f1[k]、f2[k]、・・・fm[k]を生成する。各制御入力は対応する移動体(制御軸)にフィードフォワードされる。
【0092】
すなわち、本実施例では、制御入力、同期誤差を以下のように表せる。
【0093】
【数24】
【0094】
【数25】
【0095】
なお、実施例1と同様にディジタル制御で行われるので、k回目の動作におけるiサンプル目の制御入力および同期誤差をf[k]i、h[k]iと表す。
【0096】
実施例2のフローは実施例1とほぼ同様なので、詳細な説明を省略する。まず、k回目(k>2)の動作において制御入力f[k]iが制御対象に印加され、そのときの同期誤差h[k]iが学習フィルタLに入力される。そして、学習フィルタLからの出力は、加算部81〜84で制御入力f[k]iと加算され、安定化フィルタQ1、Q2、・・・Qmを通過して、以下のk+1回目の制御入力としてメモリに記憶される。
【0097】
【数26】
【0098】
そして、一回の動作における全ての同期誤差の最大値hmaxが十分に小さいと判断されるまで反復動作が行われる。
【0099】
以下、マルチラテラルによる反復学習制御のシミュレーションの応答について説明する。シミュレーションにおいて、制御対象を4軸としている。各軸は一質点系とし、質量は全て40kgとしている。
【0100】
各軸間の同期誤差は、各軸の出力をw1、w2、w3、w4とすると以下のようになる。
h1=w1−w2 (22)
h2=w2−w3 (23)
h3=w3−w4 (24)
各軸に対してフィードバック制御器を設計し、サーボ帯域がそれぞれ355Hz、306Hz、217Hz、177Hzとなるようにする。安定化フィルタは全てカットオフ周波数300Hzの5次のバタワースフィルタとし、実施例1と同様の手順で3入力4出力の学習フィルタを導出する。
【0101】
図22に、上述の制御装置を用いて全軸を目標軌道に追従させたときの5回目の反復動作における追従誤差を示す。目標軌道として図9の実線で示したものを用いている。1軸を実線、2軸を太い破線、3軸を一点鎖線、4軸を細い破線で示す。ここで、1軸と3軸には周波数が異なる正弦波状の外乱を加えている。比較として、反復学習制御を行う前の追従誤差を図20に示す。
【0102】
図23に5回目の反復動作における各軸間の同期誤差を示す。1軸と2軸間の同期誤差を実線、2軸と3軸間の同期誤差を破線、3軸と4軸間の同期誤差を一点鎖線で示す。比較として、反復学習制御を行う前の各軸間の同期誤差を図21に示す。
【0103】
図22よりすべての軸の追従誤差がほぼ同じであり、図23より各軸間の同期誤差が低減されていることがわかる。また、図22と図20を比較すると、ある特定の軸に他の軸が追従しているわけではないことがわかる。すなわち、反復学習制御によりマルチラテラルの同期制御が実現されている。
【符号の説明】
【0104】
1,2 メモリ
ILC 反復学習制御回路
L,71,72 学習フィルタ
15 算出部
7 第1の制御回路
8 第2の制御回路
QW,QR 安定化フィルタ
16,17 加算部
KW,KR 制御器
PW,PR 制御対象
【技術分野】
【0001】
本発明は制御装置に関するものである。
【背景技術】
【0002】
走査型露光装置や、ガントリ形の工作機械などでは、複数の移動体の位置または複数の制御軸における位置を高精度に同期制御することが要求される。そのため、従来はマスタ・スレーブ方式とよばれる同期制御が行われている。これは、複数のうち1つをマスタ側とし、それ以外をスレーブ側として、マスタ側に外乱が加わる際にスレーブ側がマスタ側の変位に追従して同期精度を高めるものである。スレーブ側に加わる外乱はスレーブ側自身の制御によって抑制する。
【0003】
また、ウエハステージとレチクルステージの同期精度をさらに向上させるべく、バイラテラル同期制御も考案されている(特許文献1)。この制御は、マスタ側とスレーブ側を区別しないで、一方の制御対象に加わる外乱に対しても、他方の制御対象に加わる外乱に対しても、両者が同時に同期誤差を補償するように動作するものである。また、特許文献2には、マスタ・スレーブ同期制御において反復学習制御を適用することが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平08−241126号公報
【特許文献2】特開2006−310849号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述のバイラテラル同期制御(2つ以上を制御軸とするマルチラテラル同期制御も同様)は、マスタ・スレーブ同期制御よりも本質的には同期性能が優れていると考えられている。しかしながら、制御系の構成が複雑であり、制御系の導出や調整が困難であるため、同期精度を向上させることが難しいという問題がある。
【0006】
本発明は、上述の点に鑑みてなされたものであり、バイラテラル(マルチラテラル)同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることを目的としている。
【課題を解決するための手段】
【0007】
本発明は、第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含み、前記第2学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。ことを特徴としている。
【0008】
また、別の観点によれば、本発明は、第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、前記第1学習フィルタが前記第1の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第2学習フィルタが前記第2の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第1学習フィルタの出力の一部が前記第2学習フィルタの出力に加算または乗算され、前記第2学習フィルタの出力の一部が前記第1学習フィルタの出力に加算または乗算されることを特徴としている。
【発明の効果】
【0009】
本発明によれば、バイラテラル(マルチラテラル)同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることができる。
【図面の簡単な説明】
【0010】
【図1】実施例1における反復学習制御のブロック図。
【図2】実施例1における反復学習制御のフローチャート。
【図3】図1の学習フィルタの詳細を示すブロック図。
【図4】ウエハステージ、レチクルステージの変位と、同期誤差を出力とする拡大系を示すブロック図。
【図5】図4の拡大系を用いたバイラテラル方式の反復学習制御を示すブロック図。
【図6】図4の拡大系とフィードバック制御系を組み合わせた閉ループ系を示すブロック図。
【図7】反復学習フィルタを導出する際に用いる一般化プラントを示す図。
【図8】導出された学習フィルタのゲイン線図。
【図9】ウエハステージとレチクルステージの目標軌跡を示す図。
【図10】実施例1のシミュレーション応答としての追従誤差を示す図
【図11】独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図12】実施例1のシミュレーション応答としての同期誤差を示す図。
【図13】実施例1で外乱を加えた場合のシミュレーション応答としての追従誤差を示す図
【図14】外乱を加えた場合の独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図15】実施例1で外乱を加えた場合のシミュレーション応答としての同期誤差を示す図。
【図16】実施例1のシミュレーション応答としての同期誤差を示す図。
【図17】実施例2における反復学習制御のブロック図。
【図18】図17の制御系PSの詳細を示す図。
【図19】図18の反復学習制御回路ILCの詳細を示す図。
【図20】実施例2の反復学習制御を行わない場合のシミュレーション応答としての追従誤差を示す図。
【図21】実施例2の反復学習制御を行わない場合のシミュレーション応答としての同期誤差を示す図。
【図22】実施例2のシミュレーション応答としての追従誤差を示す図。
【図23】実施例2のシミュレーション応答としての同期誤差を示す図。
【図24】露光装置を示す図である。
【発明を実施するための形態】
【0011】
(実施例1)
図1は、半導体露光装置においてウエハステージとレチクルステージの位置を同期制御する制御装置のブロック図である。制御装置は、ウエハステージの位置を制御する制御回路7(第1の制御回路)と、レチクルステージの位置を制御する制御回路8(第2の制御回路)とを備え、両者の制御を同期させるように構成されている。
【0012】
制御対象としてのウエハステージ(第1の制御対象)とレチクルステージ(第2の制御対象)の位置yW、yRは、検出部11、12によって検出される。なお、ウエハステージの伝達関数をPW、レチクルステージの伝達関数をPRとする。減算部13、14において、目標軌道r、Nr(Nは露光倍率を示す)から検出部の出力が減算され、その偏差eW、eRがフィードバック制御器(伝達関数をそれぞれKW、KRとする)に入力される。また、算出部15において、出力NyWとyRの差分である、同期誤差yS[k]が算出され、反復学習制御回路ILCに入力される。反復学習制御回路ILCからの出力は、フィードバック制御器KW、KRからの出力uW、uRに加算され、制御対象に与えられる。
【0013】
このように、本発明は、同期誤差にもとづく補償をウエハステージPWとレチクルステージPRの両方に対して行う、バイラテラル同期制御を行っている。また、同期誤差にもとづく補償のために、反復学習制御を行っている。反復学習制御とは、目標軌道に対する追従制御を反復して行うことによって、同期誤差を低減するものである。図1の制御ブロック及び図2のフローチャートを参照しつつ、反復学習制御について説明する。反復学習制御回路ILCは、同期誤差yS[k]が入力される学習フィルタLと、学習に不要な周波数帯域を遮断する安定化フィルタQW、QRと、安定化フィルタからの出力を記憶するメモリ1、2を備える。
【0014】
ステップS1において、1回目の動作を行う。ここでは、反復学習制御回路からの入力を行わずにウエハステージとレチクルステージを制御する。同期誤差yS[1]が学習フィルタLに入力され、その出力が安定化フィルタQW、QR(第1安定化フィルタ、第2安定化フィルタ)を通過してfW[2]、fR[2]としてメモリ1、2(第1記憶装置、第2記憶装置)に記憶される。ステップS2において、k回目(k>1)の動作を開始する。なお、制御はディジタル制御で行われるので、k回目の動作におけるiサンプル目の制御入力をfW[k]i、fR[k]i、同期誤差をyS[k]iと表す。ここで、1回の動作の総サンプル数をjとする。初期条件として、同期誤差の最大値ySmax=0として、サンプル数i=0とする。ステップS3において、前回メモリに記憶された制御入力fW[k]i、fR[k]iを、フィードフォワードとして、出力uWi、uRiに加える。このようにしてk回目の動作において制御対象は制御される。
【0015】
また、k回目の動作において、k+1回目の制御入力が以下ステップS4の手順で生成され、メモリ1、2に記憶される。すなわち、同期誤差yS[k]iが学習フィルタLに入力され、その出力が加算部16、17において制御入力fW[k]i、fR[k]iと加算された後に安定化フィルタQW、QRを通過してfW[k+1]i、fR[k+1]iとしてメモリ1、2に記憶される。ステップS5において、同期誤差yS[k]iと同期誤差の最大値ySmaxを比較し、同期誤差yS[k]i>ySmaxの場合にySmaxが更新される。ステップS6において、j<iであればステップS7にすすみ、j≧iであればi=i+1としてステップS3にすすむ。ステップS7において、k回目の動作を終了する。ステップS8において、同期誤差の最大値ySmaxを予め設定した設定値と比較し、設定値よりも小さい場合に偏差が十分小さいと判断して学習を終了する。同期誤差の最大値ySmaxが設定値よりも大きい場合には、k=k+1としてステップS2にすすむ。
【0016】
図3(a)は学習フィルタLの詳細を示す図である。学習フィルタLは、以下の式(1)、式(2)に実質的に等しい伝達関数を含む第1学習フィルタL1と、第2学習フィルタL2を備える。
【0017】
【数1】
【0018】
【数2】
【0019】
さらに、特徴として、L1の出力をL2の出力に加算するフィルタF1と、L2の出力をL1に加算するフィルタF1、F2とを備える。同期誤差は、学習フィルタL1およびL2に入力される。学習フィルタL1の出力はフィルタF1を通過して、学習フィルタL2の出力に加算される。同様に、学習フィルタL2の出力はフィルタF2を通過して、学習フィルタL1の出力に加算される。すなわち、一方の学習フィルタの出力の一部が他方の学習フィルタの出力に加算される。そして、フィルタF2の出力が加算された学習フィルタL1の出力は加算器16に入力され、フィルタF1の出力が加算された学習フィルタL2の出力は加算器17に入力される。
【0020】
図3(b)は図3(a)の変形例を示す図である。学習フィルタLは、式(1)、式(2)に実質的に等しい伝達関数を含む第1学習フィルタL1と、第2学習フィルタL2を備える。さらに、フィルタF1’とフィルタF2’を備え、学習フィルタL1とフィルタF1’と学習フィルタL2を直列に接続した制御ブロック群Aと、学習フィルタL2とフィルタF2’と学習フィルタL1を直列に接続した制御ブロック群Bとに分かれている。すなわち、学習フィルタL1と学習フィルタL2が乗算される。同期誤差は、両制御ブロック群に入力され、制御ブロック群Aの出力が加算器16に入力され、制御ブロック群Bの出力が加算器17に入力される。
【0021】
また、図3(c)のように構成することもできる。学習フィルタLは、第1学習フィルタ71と第2学習フィルタ72とを備える。ここで、学習フィルタ71はウエハステージ、レチクルステージの伝達関数PW、PRと、フィードバック制御器の伝達関数KW、KRを含むフィルタである。学習フィルタ72もウエハステージ、レチクルステージの伝達関数PW、PRと、フィードバック制御器の伝達関数KW、KRを含むフィルタである。学習フィルタ71の出力が加算器16に入力され、学習フィルタ72の出力が加算器17に入力される。図3(a)のL1+L2F2を学習フィルタ71、L2+L1F1を学習フィルタ72とすると、図3(a)も図3(c)に含まれることがわかる。同様に、図3(b)の制御ブロック群Aを学習フィルタ71、制御ブロック群Bを学習フィルタ72とすると、図3(b)も図(c)に含まれることがわかる。
【0022】
学習フィルタの導出方法について説明する。まず、学習フィルタLを導出するために、制御対象のモデリングを行う。ウエハステージ、レチクルステージを一質点系として、ウエハステージ、レチクルステージの変位をxW、xR、力入力をuW、uR、質量をmW、mRとすると、以下のような運動方程式で表せる。
【0023】
【数3】
【0024】
つぎに、状態ベクトルを
【0025】
【数4】
【0026】
として、式(3)、(4)より状態方程式、出力方程式を求めると、以下のようになる。
【0027】
【数5】
【0028】
ここで、バイラテラル型の反復学習制御系を導出するためには、図4に示すような、ウエハステージ、レチクルステージの変位yW、yRと、ウエハステージとレチクルステージの同期誤差ySを観測出力とする拡大形を構成する必要がある。図4において、PWは式(6)、式(7)に示すウエハステージのモデルであり、PRは式(8)、式(9)に示すレチクルステージのモデルである。Nを投影倍率とすると、ウエハステージとレチクルステージの同期誤差ysは、yS=NyW−yRである。ここで、拡大系
【0029】
【数6】
【0030】
の状態方程式、出力方程式は以下のようになる。
【0031】
【数7】
【0032】
図5は、反復学習制御を適用した同期制御のブロック線図を示す図である。
【0033】
【数8】
【0034】
は式(10)に示した拡大系である。k回目の反復動作において、フィードバック制御器
【0035】
【数9】
【0036】
はウエハステージ、レチクルステージに対する目標軌道r、Nrに追従するように、各ステージに対して制御入力uW[k]、uR[k]を出力する。目標軌道r、Nrとウエハステージ、レチクルステージの変位yW[k]、yR[k]との追従誤差をeW[k]、eR[k]表している。ウエハステージとレチクルステージの同期誤差yS[k]は、学習フィルタLに入力される。学習フィルタの出力は、k回目の反復動作におけるフィードフォワード入力fW[k]、fR[k]と加算され、学習に不要な帯域を遮断する以下の安定化フィルタ
【0037】
【数10】
【0038】
を通過し、k+1回目のフィードフォワード入力fW[k+1]、fR[k+1]としてメモリmに記憶される。
【0039】
【数11】
【0040】
このとき、反復学習制御の学習則は以下のように定義できる。
【0041】
【数12】
【0042】
ここで、
【0043】
【数13】
【0044】
である。
【0045】
拡大系
【0046】
【数14】
【0047】
とフィードバック制御系
【0048】
【数15】
【0049】
との閉ループ系Pclを図6のように定義する。これを用いて、図5のブロック線図を等価変換すると図7のようになる。Pclの出力は同期誤差yS[k]のみであり、
【0050】
【数16】
【0051】
への入力はウエハステージとレチクルステージに対するフィードフォワード入力であるので、1入力2出力の学習フィルタLを求める必要がある。
【0052】
ここで図6より、
【0053】
【数17】
【0054】
であるから、式(14)より、f[k+1]とf[k]の関係は、
【0055】
【数18】
【0056】
となる。同期誤差yS[k]が収束することが、反復学習制御によるフィードフォワード入力が収束していくことと等価だと考えると、以下の条件を満たせばよい。
【0057】
【数19】
【0058】
この問題を満たす多入出力系の学習フィルタLは、図7の破線に囲まれた部分を一般化プラントとして、H∞制御理論を用いることにより導出する。
【0059】
本実施例では、ウエハステージ、レチクルステージの質量mW、mRをどちらも40kgとする。ウエハステージ、レチクルステージにおいて機構等の条件から設計可能なサーボ帯域が異なるものと仮定し、それぞれサーボ帯域が350Hz、250Hzとなるようにフィードバック制御系
【0060】
【数20】
【0061】
を設計する。ここでは、
【0062】
【数21】
【0063】
は各ステージに対する分散制御系とし、フィードバック制御系でのバイラテラル性は考慮しないものとする。 なお、フィードバック制御系でのバイラテラル性を考慮した場合にも、以下のようにして同様に設計することができる。まず、ウエハステージ、レチクルステージに対する安定化フィルタQW、QRはどちらもカットオフ周波数300Hzの5次のバタワースフィルタとする。そして、図6のように拡大系Pclを、また、式(13)のように
【0064】
【数22】
【0065】
を構成し、Pclと
【0066】
【数23】
【0067】
を用いて図7中の破線で示す一般化プラントを作成し、学習フィルタLを求める。
【0068】
図8に導出された学習フィルタのゲイン線図を示す。同期誤差にもとづいてウエハステージ、レチクルステージへのフィードフォワード入力を生成する学習フィルタを、それぞれ実線、破線で示す。
【0069】
以下、本実施例の制御装置を適用してウエハステージとレチクルステージを同期制御させるシミュレーションの応答について説明する。シミュレーションにおいて、上述した反復学習制御による制御、フィードバック制御に加えて、位置プロファイルを2階微分した加速度に質量を乗じることにより求めた、目標駆動に追従するためのフィードフォワード入力を与えている。また、シミュレーションにおいて、安定化フィルタQW、QRとして、零位相ローパスフィルタを用いている。零位相ローパスフィルタは実時間での処理が行えないため、同期誤差ySについてもメモリ1、2に蓄積し、式(14)に示した学習を一回の反復動作が終了する度ごとに行う。
【0070】
図9は、ウエハステージおよびレチクルステージの目標軌道としての位置プロファイルを示す。投影倍率は1/4としている。図10(a)〜(d)に1〜4回の動作を行った際のシミュレーションの応答を示す。実線はウエハステージの目標軌道に対する追従誤差を示し、破線はレチクルステージの目標軌道に対する追従誤差を示す。なお、ウエハステージの追従誤差は4倍にしている。
【0071】
図11(a)〜(d)にウエハステージとレチクルステージに対して独立して反復学習制御を行った場合(すなわち、マスタ・スレーブ同期制御やバイラテラル同期制御を行わない場合)に1〜4回の動作を行った際のシミュレーションの応答を示す。以下、この制御を独立反復学習制御と称してマスタ・スレーブ同期制御やバイラテラル同期制御と区別する。
【0072】
これらの図より、本実施例によれば、反復回数がふえるたびに、ウエハステージの追従誤差がレチクルステージの追従誤差に漸近していくことがわかる。
【0073】
本実施例では、レチクルステージよりウエハステージのサーボ帯域を高く設定しているため、外乱がない状態ではレチクルステージがマスタ側、ウエハステージがスレーブ側となって同期することが合理的である。反復学習制御を適用したバイラテラル同期制御は、自動的にレチクルステージの変位にウエハステージの変位が追従していくように学習し、同期誤差を低減することがわかる。
【0074】
図12に、図10(d)に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図11(d)に示した独立反復学習制御による同期誤差を破線で示す。横軸は時間であり、4回目の動作における0.1秒までの応答を示す。
【0075】
独立反復学習制御は0.09秒付近まで同期誤差が残っているが、反復学習制御を適用したバイラテラル同期制御では0.07秒で同期誤差をほぼ零にすることができている。すなわち、反復学習制御を適用したバイラテラル同期制御は、同じ反復回数で速やかに同期誤差を収束させることができている。
【0076】
反復学習制御を適用したバイラテラル同期制御では、図6に示したフィードバック制御系を含む、ステージ間の動特性を考慮に入れたモデルを用いて設計していることが効果に対して寄与している。従来のバイラテラル同期制御では,ステージの動特性とフィードバック制御系の変更に応じて同期パスの制御器を試行錯誤的に調整なければならなかった。しかし、本発明ではステージのモデルと制御系を用意するのみで学習フィルタが設計され、反復動作のみで最適な同期制御が達成されるため、同期制御系の導出や調整が非常に簡易化されている。
【0077】
つぎに、ウエハステージに正弦波状の外乱を加えた際の同期制御のシミュレーションの応答について説明する。図13(a)〜(d)は、反復学習制御を適用したバイラテラル同期制御で1〜4回の動作を行った際のシミュレーションの応答であり、ウエハステージの追従誤差を実線で示し、レチクルステージの追従誤差を破線で示す。なお、図14(a)〜(d)に、比較対象として独立反復学習制御で1〜4回の動作を行った際のシミュレーションの応答を示す。
【0078】
ウエハステージに外乱が加わると、ウエハステージの制御性が劣化してしまう。このとき、反復学習制御を適用したバイラテラル同期制御では、ウエハステージに加わった外乱によって生じる同期誤差をレチクルステージに対する制御入力により補償する。そのため、全体的にはレチクルステージがウエハステージに追従するように同期し、かつ、0.05秒までの周波数帯域が高い運動については、ウエハステージがレチクルステージに追従している。このように、ステージがマスタ側とスレーブ側の区別なく、互いに同期誤差を補償する点がバイラテラル同期制御の特徴である。従来、バイラテラル同期制御の制御系の調整は困難であったが、本発明の手法では、反復動作を繰り返すことにより制御系の調整を容易にして実現が可能である。
【0079】
図15に、図13(d)に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図14(d)に示した独立反復学習制御による同期誤差を破線で示す。外乱がない場合と同様に、反復学習制御を適用したバイラテラル同期制御は、独立反復学習制御に比べて同じ反復回数で速やかに同期誤差を収束させることができている。
【0080】
図16に、反復学習制御を適用したバイラテラル同期制御と反復学習制御を適用したマスタ・スレーブ同期制御とを比較した応答を示す。反復学習制御を適用したバイラテラル同期制御の同期誤差を実線で、反復学習制御を適用したマスタ・スレーブ同期制御の同期誤差を太い破線で、独立反復学習制御による同期誤差を細い破線で示し、0.05〜0.07秒間の応答を示す。ここで、ウエハステージ、レチクルステージに対する安定化フィルタQW、QRのカットオフ周波数が同一では、反復学習制御を適用したバイラテラル同期制御は反復学習制御を適用したマスタ・スレーブ同期制御に比べて若干優れるものの、大きな差はない。それは、レチクルステージがマスタ側、ウエハステージ側がスレーブ側という役割が強く、バイラテラル同期制御の効果があまり現れていないためである。そこで、レチクルステージの安定化フィルタQRのカットオフ周波数を357Hzに変更して学習フィルタを再設計する。これにより、より広い周波数成分を持つフィードフォワード入力がレチクルステージに印加され、レチクルステージによる同期誤差のバイラテラル補償効果が大きくなる。ここで、レチクルステージのサーボ帯域を越えるフィードフォワード入力が生成されるが、それがレチクルステージの振動モードなどを励起しない範囲で調整することが必要である。マスタ・スレーブ同期制御ではレチクルステージに対するフィードフォワード入力が存在しないため、このような調整を行うことができない。その結果、図16に示すように、反復学習制御を適用したバイラテラル同期制御は同期誤差を最も少なくすることができる。
【0081】
図24は、本発明の制御装置を適用した場合に用いられる走査型露光装置の概略図を示したものである。なお、本実施例で示した露光装置は一例であり、これにかぎられるものではない。照明光学系181から出た光は原版であるレチクル182上に照射される。レチクル182のパターンは、縮小投影レンズ184の投影倍率で縮小投影されて、その像面にパターン像を形成する。レチクル182は移動可能なレチクルステージ183上に搭載され、レチクルステージ183の位置情報はレーザ干渉計190により常時計測される。レチクルステージ183上には干渉計の計測光を反射するためのミラー189が固定される。露光対象としての基板であるウエハ185の表面には、レジストが塗布されており、露光工程で形成されたショットが配列されている。ウエハ185は、移動可能なウエハステージ186上に搭載され、ウエハステージ186の位置情報は干渉計188により常時計測される。ウエハステージ186上には干渉計の計測光を反射するためのミラー187が固定される。走査時(露光時)にウエハステージ186とレチクルステージ183は同期して制御される。
【0082】
本発明の好適な実施形態に係る反復学習制御装置180は、干渉計190および干渉計188から出力される位置情報にもとづいて、制御信号を生成する。そして、レチクルステージ183およびウエハステージ186の位置を制御し、露光開始前に数回の反復動作を行い、制御入力を生成する。露光開始後は制御入力の更新は行っても、行わなくてもよい。
【0083】
つぎに、本発明の一実施形態のデバイス(半導体デバイス、液晶表示デバイス等)の製造方法について説明する。ここでは、半導体デバイスの製造方法を例に説明する。
【0084】
半導体デバイスは、ウエハに集積回路を作る前工程と、前工程で作られたウエハ上の集積回路チップを製品として完成させる後工程を経ることにより製造される。前工程は、前述の露光装置を使用して感光剤が塗布されたウエハを露光する工程と、ウエハを現像する工程を含む。後工程は、アッセンブリ工程(ダイシング、ボンディング)と、パッケージング工程(封入)を含む。なお、液晶表示デバイスは、透明電極を形成する工程を経ることにより製造される。透明電極を形成する工程は、透明導電膜が蒸着されたガラス基板に感光剤を塗布する工程と、前述の露光装置を使用して感光剤が塗布されたガラス基板を露光する工程と、ガラス基板を現像する工程を含む。
【0085】
本実施形態のデバイス製造方法によれば、従来よりも高品位のデバイスを製造することができる。
【0086】
(実施例2)
実施例1がバイラテラル同期制御であったのに対して、実施例2ではマルチラテラル同期制御の例を説明する。 実施例1と同様の箇所については詳細な説明を省略する。
【0087】
図17は実施例2における制御装置の制御ブロック図を示す。複数の制御対象を含む制御系PSと、反復学習制御回路ILCとを備える。制御系PSからはw1、w2、・・・wn(nは同期が必要とされる軸数)が出力され、演算部31、32、33で同期誤差h1、h2、・・・hn−1が算出される。反復学習制御回路ILCには、これらの同期誤差h1、h2、・・・hn−1が入力される。反復学習制御回路ILCは、これらの入力にもとづいてフィードフォワード制御入力f1、f2、・・・fmを生成し、生成された制御入力を制御系PSに与える。
【0088】
図18は、制御系PSの詳細を示す図である。制御系は、m入力l出力(m、lは2以上の自然数)の制御対象Pと、制御対象の位置yを検出する検出部6と、l入力m出力のフィードバック制御器Kと、目標軌道rから検出部の出力を減算する減算部5とを備える。フィードフォワード制御入力は加算部4を介して制御対象に与えられる。また、制御系PSは、制御対象のl本の出力のうち、同期が必要とされるn本の出力(nは2以上の自然数)を取り出して任意に並べ替えるための行列CWをそなえる。
【0089】
図19は反復学習制御回路ILCの詳細を示す図である。反復学習制御回路は、実施例1と同様に目標軌道に対する追従制御を反復して行うものである。目標軌道rはすべての移動体(制御軸)に対して同一、もしくはある移動体(制御軸)の目標軌道に対して、その他の移動体(制御軸)の位置が実数倍としている。
【0090】
反復学習制御回路ILCは、学習フィルタLと、学習フィルタLの学習に不要な周波数帯域を遮断するm個の安定化フィルタ群Q1、Q2、・・・Qmと、各安定化フィルタの出力を記憶する記憶装置91〜94とを備える。
【0091】
学習反復回数をkとすると、学習フィルタLはn−1本の同期誤差h1[k]、h2[k]、・・・hn−1[k]を入力としてm本の制御入力f1[k]、f2[k]、・・・fm[k]を生成する。各制御入力は対応する移動体(制御軸)にフィードフォワードされる。
【0092】
すなわち、本実施例では、制御入力、同期誤差を以下のように表せる。
【0093】
【数24】
【0094】
【数25】
【0095】
なお、実施例1と同様にディジタル制御で行われるので、k回目の動作におけるiサンプル目の制御入力および同期誤差をf[k]i、h[k]iと表す。
【0096】
実施例2のフローは実施例1とほぼ同様なので、詳細な説明を省略する。まず、k回目(k>2)の動作において制御入力f[k]iが制御対象に印加され、そのときの同期誤差h[k]iが学習フィルタLに入力される。そして、学習フィルタLからの出力は、加算部81〜84で制御入力f[k]iと加算され、安定化フィルタQ1、Q2、・・・Qmを通過して、以下のk+1回目の制御入力としてメモリに記憶される。
【0097】
【数26】
【0098】
そして、一回の動作における全ての同期誤差の最大値hmaxが十分に小さいと判断されるまで反復動作が行われる。
【0099】
以下、マルチラテラルによる反復学習制御のシミュレーションの応答について説明する。シミュレーションにおいて、制御対象を4軸としている。各軸は一質点系とし、質量は全て40kgとしている。
【0100】
各軸間の同期誤差は、各軸の出力をw1、w2、w3、w4とすると以下のようになる。
h1=w1−w2 (22)
h2=w2−w3 (23)
h3=w3−w4 (24)
各軸に対してフィードバック制御器を設計し、サーボ帯域がそれぞれ355Hz、306Hz、217Hz、177Hzとなるようにする。安定化フィルタは全てカットオフ周波数300Hzの5次のバタワースフィルタとし、実施例1と同様の手順で3入力4出力の学習フィルタを導出する。
【0101】
図22に、上述の制御装置を用いて全軸を目標軌道に追従させたときの5回目の反復動作における追従誤差を示す。目標軌道として図9の実線で示したものを用いている。1軸を実線、2軸を太い破線、3軸を一点鎖線、4軸を細い破線で示す。ここで、1軸と3軸には周波数が異なる正弦波状の外乱を加えている。比較として、反復学習制御を行う前の追従誤差を図20に示す。
【0102】
図23に5回目の反復動作における各軸間の同期誤差を示す。1軸と2軸間の同期誤差を実線、2軸と3軸間の同期誤差を破線、3軸と4軸間の同期誤差を一点鎖線で示す。比較として、反復学習制御を行う前の各軸間の同期誤差を図21に示す。
【0103】
図22よりすべての軸の追従誤差がほぼ同じであり、図23より各軸間の同期誤差が低減されていることがわかる。また、図22と図20を比較すると、ある特定の軸に他の軸が追従しているわけではないことがわかる。すなわち、反復学習制御によりマルチラテラルの同期制御が実現されている。
【符号の説明】
【0104】
1,2 メモリ
ILC 反復学習制御回路
L,71,72 学習フィルタ
15 算出部
7 第1の制御回路
8 第2の制御回路
QW,QR 安定化フィルタ
16,17 加算部
KW,KR 制御器
PW,PR 制御対象
【特許請求の範囲】
【請求項1】
第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、
前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含み、
前記第2学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。
【請求項2】
第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、
前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタが前記第1の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第2学習フィルタが前記第2の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、
前記第1学習フィルタの出力の一部が前記第2学習フィルタの出力に加算または乗算され、
前記第2学習フィルタの出力の一部が前記第1学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項3】
前記反復学習制御回路は、前記第1学習フィルタの出力のうち所定の帯域を通過させる第1安定化フィルタと、前記第2学習フィルタの出力のうち所定の帯域を通過させる第2安定化フィルタを備えることを特徴とする請求項1または2に記載の制御装置。
【請求項4】
前記反復学習制御回路は、前記第1学習フィルタの出力を記憶する第1記憶装置と、前記第2学習フィルタの出力を記憶する第2記憶装置と、を備えることを特徴とする請求項1乃至3のいずれか1項に記載の制御装置。
【請求項5】
複数の制御対象の各々の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記複数の学習フィルタはそれぞれ、前記複数の制御対象の各伝達関数と、前記複数の制御回路の制御器の各伝達関数との両方を含むことを特徴とする制御装置。
【請求項6】
複数の制御対象の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記各々の学習フィルタの出力が他の学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項7】
原版のパターンを基板に露光する走査型露光装置であって、
請求項1乃至4のいずれか1項に記載の制御装置を用いて基板を搭載するステージと原版を搭載するステージとを走査時に同期させることを特徴とする走査型露光装置。
【請求項8】
請求項7に記載の走査型露光装置を用いて基板にパターンを露光する工程と、
露光された基板を現像する工程とを備えることを特徴とするデバイス製造方法。
【請求項1】
第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、
前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含み、
前記第2学習フィルタは、前記第1及び第2の制御対象の伝達関数と、前記第1及び第2の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。
【請求項2】
第1の制御対象の位置を制御する第1の制御回路と、第2の制御対象の位置を制御する第2の制御回路とを備え、前記第1及び第2の制御対象の制御を同期させる制御装置であって、
前記第1の制御対象と前記第2の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第1学習フィルタ及び第2学習フィルタを含み、前記第1学習フィルタの出力にもとづいて前記第1の制御対象に制御入力をフィードフォワードし、前記第2学習フィルタの出力にもとづいて前記第2の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第1学習フィルタが前記第1の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、前記第2学習フィルタが前記第2の制御対象の伝達関数および第1の制御回路の制御器の伝達関数を含み、
前記第1学習フィルタの出力の一部が前記第2学習フィルタの出力に加算または乗算され、
前記第2学習フィルタの出力の一部が前記第1学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項3】
前記反復学習制御回路は、前記第1学習フィルタの出力のうち所定の帯域を通過させる第1安定化フィルタと、前記第2学習フィルタの出力のうち所定の帯域を通過させる第2安定化フィルタを備えることを特徴とする請求項1または2に記載の制御装置。
【請求項4】
前記反復学習制御回路は、前記第1学習フィルタの出力を記憶する第1記憶装置と、前記第2学習フィルタの出力を記憶する第2記憶装置と、を備えることを特徴とする請求項1乃至3のいずれか1項に記載の制御装置。
【請求項5】
複数の制御対象の各々の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記複数の学習フィルタはそれぞれ、前記複数の制御対象の各伝達関数と、前記複数の制御回路の制御器の各伝達関数との両方を含むことを特徴とする制御装置。
【請求項6】
複数の制御対象の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記各々の学習フィルタの出力が他の学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項7】
原版のパターンを基板に露光する走査型露光装置であって、
請求項1乃至4のいずれか1項に記載の制御装置を用いて基板を搭載するステージと原版を搭載するステージとを走査時に同期させることを特徴とする走査型露光装置。
【請求項8】
請求項7に記載の走査型露光装置を用いて基板にパターンを露光する工程と、
露光された基板を現像する工程とを備えることを特徴とするデバイス製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2010−181955(P2010−181955A)
【公開日】平成22年8月19日(2010.8.19)
【国際特許分類】
【出願番号】特願2009−22723(P2009−22723)
【出願日】平成21年2月3日(2009.2.3)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成22年8月19日(2010.8.19)
【国際特許分類】
【出願日】平成21年2月3日(2009.2.3)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]