半導体装置の作製方法
【課題】マスク数が少なく、工程が簡略な半導体装置の作製方法を提供する。
【解決手段】ゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、導電膜を加工してソース電極及びドレイン電極を形成し、不純物半導体膜を離間させつつ半導体膜の上部を加工してソース領域及びドレイン領域と、ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、ゲート絶縁膜、半導体層、ソース領域及びドレイン領域、ソース電極及びドレイン電極上にパッシベーション膜を形成し、パッシベーション膜上にエッチングマスクを形成し、エッチングマスクにより、ソース電極またはドレイン電極に達する開口部を形成しつつ、少なくともパッシベーション膜と半導体層を島状に加工し、エッチングマスクを除去し、ゲート絶縁膜及びパッシベーション膜上に画素電極を形成する。
【解決手段】ゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、導電膜を加工してソース電極及びドレイン電極を形成し、不純物半導体膜を離間させつつ半導体膜の上部を加工してソース領域及びドレイン領域と、ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、ゲート絶縁膜、半導体層、ソース領域及びドレイン領域、ソース電極及びドレイン電極上にパッシベーション膜を形成し、パッシベーション膜上にエッチングマスクを形成し、エッチングマスクにより、ソース電極またはドレイン電極に達する開口部を形成しつつ、少なくともパッシベーション膜と半導体層を島状に加工し、エッチングマスクを除去し、ゲート絶縁膜及びパッシベーション膜上に画素電極を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。また、液晶表示装置なども半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの半導体素子は、基板上に半導体膜を形成し、該半導体膜をフォトリソグラフィ法などにより所望の形状に加工することで作製される。このような作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）にも適用されている。
【０００３】
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成した薄膜トランジスタが、比較的作りやすい構造とされているからである。
【０００４】
非晶質シリコン膜により形成した薄膜トランジスタの構造としては、逆スタガ構造が特に広く用いられている。逆スタガ構造の薄膜トランジスタでは、他の構造の薄膜トランジスタよりも作製に必要とされるマスクの数が少ないことから、工程が簡略であり、コスト面で特に有利である。
【０００５】
また、マスクの数を更に減らすために、多階調マスク（ハーフトーンマスクまたはグレートーンマスク）を用いる技術が広く知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−５５０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、逆スタガ構造の薄膜トランジスタであっても、例えば液晶表示装置のアクティブマトリクス基板を作製するに際しては、画素電極の形成までに５枚のマスクを要する。すなわち、導電膜上に設けられた第１のマスクによりゲート電極を形成し、半導体膜上に設けられた第２のマスクにより半導体膜を島状に加工し、別の導電膜上に設けられた第３のマスクによりソース電極及びドレイン電極を形成しつつチャネルエッチングを行い、パッシベーション膜上の第４のマスクによりソース電極及びドレイン電極のいずれか一方と画素電極が接続される開口部を形成し、透明導電膜上に設けられた第５のマスクにより画素電極を形成する。
【０００８】
また、多階調マスクは、作製に比較的高度な技術が要求されるため、高価である。そのため、可能な限り多階調マスクを用いることなくマスク数を低減したいという要請がある。
【０００９】
本発明の一態様は、多階調マスクを用いることなくマスク数を少なくし、簡略な工程により可能な半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、前記第２のマスクにより半導体膜を島状に加工する工程を省略し、前記第４のマスクによりパッシベーション膜に開口部を形成するに際して半導体膜を島状に加工する半導体装置の作製方法である。
【００１１】
本発明の一態様は、ゲート電極を形成し、前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、前記導電膜を加工してソース電極及びドレイン電極を形成し、前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、前記パッシベーション膜上にエッチングマスクを形成し、前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜、前記半導体層及び前記ゲート絶縁膜を島状に加工し、前記エッチングマスクを除去し、前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法である。
【００１２】
または、前記パッシベーション膜と前記半導体層を島状に加工する際に、ゲート絶縁膜が加工されなくてもよい。従って、本発明の一態様は、ゲート電極を形成し、前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、前記導電膜を加工してソース電極及びドレイン電極を形成し、前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、前記パッシベーション膜上にエッチングマスクを形成し、前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜と前記半導体層を島状に加工し、前記エッチングマスクを除去し、前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法である。
【００１３】
前記構成において、前記更なる電極上には、更なるパッシベーション膜が設けられていることが好ましい。
【００１４】
前記構成において、前記ゲート電極は、下地膜が設けられた基板上に形成されることが好ましい。基板が例えばガラス基板である場合には、基板に含まれる不純物の半導体層への侵入を防ぐことができるからである。特に、前記パッシベーション膜及び前記半導体層をエッチングする工程で前記ゲート絶縁膜もエッチングされる場合には、下地膜が設けられていない場合には基板が露出してしまい、更には基板がエッチングされてしまうため、下地膜が設けられるメリットが大きい。
【００１５】
前記構成において、前記更なる電極の形成後に前記基板の端部の一部が少なくとも前記ゲート絶縁膜及び前記パッシベーション膜を除去するエッチャントに浸漬されて前記ゲート電極、前記ソース電極、前記ドレイン電極または更なる電極のいずれかと同一の層により形成された端子電極を露出させることで、外部端子に接続される部分を形成することができる。
【００１６】
前記構成において、前記パッシベーション膜と前記半導体層を島状に加工した後に、前記島状に加工された前記半導体層が露出した部分に絶縁化処理を行うことが好ましい。前記半導体層が露出した部分に不純物などが侵入することを防止できるためである。
【００１７】
前記構成において、前記絶縁化処理としては、酸素プラズマを用いた酸化処理を用いることができる。
【００１８】
前記構成において、前記半導体膜は、結晶性半導体膜上に非晶質を含む半導体膜が設けられた積層半導体膜であることが好ましい。結晶性半導体膜によりオン電流を高くし、非晶質を含む半導体膜によりオフ電流を低くすることができるからである。
【００１９】
前記構成において、前記更なる電極は、少なくとも画素電極及びバックゲート電極のいずれかとして機能するものである。
【００２０】
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよいし、画素トランジスタ以外のトランジスタを含むものであってもよい。
【００２１】
なお、本明細書中において、膜とは、後に加工されることが前提のものであって、被形成面上に概略一様に形成されたものをいう。層とは、膜を加工したもの、または、被形成面上に概略一様に形成されて後に加工しなくてもよいものをいう。
【発明の効果】
【００２２】
本発明の一態様によれば、多階調マスクを用いることなくマスク数を少なくして、簡略な工程により半導体装置を作製することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図２】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図５】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図７】本発明の一態様である半導体装置の作製方法を説明する図。
【図８】本発明の一態様を適用した半導体装置を説明する上面図及び断面図。
【図９】本発明の一態様を適用した半導体装置を説明する図。
【図１０】本発明の一態様を適用した半導体装置を説明する図。
【図１１】本発明の一態様を適用した半導体装置を説明する図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
まず、本発明の一態様である半導体装置（液晶表示装置のアクティブマトリクス基板）の作製方法について説明する。なお、以下の説明では半導体装置の一として液晶表示装置を例示して説明するが、これに限定されるものではない。以下に説明する作製方法を適用して、例えば、ＥＬ表示装置を作製してもよい。
【００２６】
まず、基板１００上に下地膜１０２を形成する。ただし、これに限定されず、基板１００が石英基板である場合など必要でない場合には下地膜１０２が設けられていなくてもよい。
【００２７】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板１００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００２８】
下地膜１０２は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、下地膜１０２は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層とする。
【００２９】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３０】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００３１】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３２】
次に、下地膜１０２上に第１の導電膜１０４を形成する。
【００３３】
第１の導電膜１０４は、例えば、スパッタリング法を用いて形成する金属膜、または一導電型の不純物元素が添加された半導体膜などである。なお、第１の導電膜１０４となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。
【００３４】
次に、第１の導電膜１０４上に第１のエッチングマスク１０６を形成する（図１（Ａ））。
【００３５】
第１のエッチングマスク１０６は、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第１の導電膜１０４上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第１のエッチングマスク１０６を形成すればよい。
【００３６】
次に、第１のエッチングマスク１０６を介して第１の導電膜１０４をエッチングすることにより第１の導電層１０８を形成する（図１（Ｂ））。第１の導電層１０８は、少なくともゲート電極とゲート配線を構成する。
【００３７】
そして、第１のエッチングマスク１０６を除去する。
【００３８】
第１の導電層１０８を覆って第１の絶縁膜１１０を形成する。第１の絶縁膜１１０は、少なくともゲート絶縁膜を構成する。
【００３９】
第１の絶縁膜１１０は、例えば、プラズマＣＶＤ法により絶縁性材料を用いて形成すればよい。なお、第１の絶縁膜１１０は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。
【００４０】
なお、ここで、第１の絶縁膜１１０の表面をＮ２Ｏガスにより発生させたプラズマに曝すことが好ましい。第１の絶縁膜１１０の表面をＮ２Ｏガスにより発生させたプラズマに曝すことで、第１の絶縁膜１１０の表面を酸化し、この上に形成される第１の半導体膜１１２の結晶性を向上させることができるからである。ここで、プラズマを発生させるガスはＮ２Ｏガスに限定されず、第１の絶縁膜１１０の表面を酸化することができるガス（酸化性ガスまたは酸素を含むガス）であればよい。
【００４１】
次に、第１の絶縁膜１１０上に第１の半導体膜１１２を形成する。
【００４２】
第１の半導体膜１１２は、キャリア移動度が高い半導体材料により設ければよく、好ましくは結晶性半導体により形成する。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００４３】
微結晶半導体としては、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【００４４】
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ｃｍ−３未満とすると、結晶性を高めることができる。
【００４５】
第１の半導体膜１１２上に第２の半導体膜１１４を形成する。
【００４６】
第２の半導体膜１１４は、バッファ層として機能し、第１の半導体膜１１２よりもキャリア移動度の低い半導体材料により形成すればよい。好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。このような半導体膜を「非晶質を含む半導体膜」と呼ぶ。
【００４７】
第２の半導体膜１１４は、ハロゲン及び窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４８】
なお、ここで、第１の半導体膜１１２と第２の半導体膜１１４の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜１１２から錐形状に伸びた微結晶半導体領域と、第２の半導体膜１１４と同様の「非晶質を含む半導体領域」と、で構成される。
【００４９】
第２の半導体膜１１４によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜１１４と、不純物半導体膜１１６により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。これにより、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００５０】
なお、完成したトランジスタにおいて、第１の半導体膜１１２により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜１１２により形成される第１の半導体層が厚くなると、第１の半導体膜１１２により形成される第１の半導体層と後に形成される第２の導電層の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜１１２を厚くし、更には後述するように、第１の半導体膜１１２により形成される第１の半導体層を含む薄膜積層体の側壁に絶縁化処理を行うことが好ましい。
【００５１】
上記の微結晶半導体領域は、第１の半導体膜１１２から第２の半導体膜１１４に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜１１２から第２の半導体膜１１４に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００５２】
上記の界面領域において、微結晶半導体領域が第１の半導体膜１１２から第２の半導体膜１１４に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜１１２側のほうが、第２の半導体膜１１４側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜１１２の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００５３】
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３含有すると、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００５４】
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００５５】
次に、第２の半導体膜１１４上に不純物半導体膜１１６を形成する。
【００５６】
不純物半導体膜１１６は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜１１６は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００５７】
なお、第１の絶縁膜１１０から不純物半導体膜１１６までは同一チャンバー内で連続して形成することが好ましい。第１の絶縁膜１１０から不純物半導体膜１１６までの各々の層間の界面に不純物が含まれてしまうことを防止するためである。
【００５８】
次に、不純物半導体膜１１６上に第２の導電膜１１８を形成する。
【００５９】
第２の導電膜１１８は、第１の導電膜１０４と同様に、導電性材料により形成すればよい。なお、第２の導電膜１１８は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
【００６０】
次に、第２の導電膜１１８上に第２のエッチングマスク１２０を形成する（図１（Ｃ））。
【００６１】
第２のエッチングマスク１２０は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第２の導電膜１１８上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第２のエッチングマスク１２０を形成すればよい。
【００６２】
第２のエッチングマスク１２０を介して第２の導電膜１１８をエッチングすることにより第２の導電層１２２を形成する（図２（Ａ））。第２の導電層１２２は、少なくともソース電極及びドレイン電極と、ソース配線を構成する。なお、エッチングには、フッ素を含むガスまたは塩素を含むガスを用いたドライエッチングを適用することができる。
【００６３】
第２のエッチングマスク１２０を介して不純物半導体膜１１６及び第２の半導体膜１１４をエッチングして不純物半導体層１２４及び第２の半導体層１２６を形成する。第２のエッチングマスク１２０と重畳していない部分の第１の半導体膜１１２を露出させ、残存させるようにエッチングを行う（図２（Ｂ））。なお、エッチングには、フッ素を含むガスまたは塩素を含むガスを用いたドライエッチングを適用することができる。
【００６４】
または、第２のエッチングマスク１２０を介して第２の半導体膜１１４が残存するように不純物半導体膜１１６をエッチングしてもよい。第２のエッチングマスク１２０と重畳していない部分の第１の半導体膜１１２を残存させるようにエッチングを行えばよい。
【００６５】
なお、第２の導電層１２２を形成する工程と、不純物半導体層１２４及び第２の半導体層１２６を形成する工程は、同時に行ってもよい。この工程は、ＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、からなる２段階のエッチング工程であることが好ましい。
【００６６】
そして、第２のエッチングマスク１２０を除去する。
【００６７】
次に、エッチングされた第１の半導体膜１１２、第２の半導体層１２６、不純物半導体層１２４、第２の導電層１２２上に第２の絶縁膜１２８を形成する。
【００６８】
第２の絶縁膜１２８は、第１の絶縁膜１１０と同様に、絶縁性材料により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンにより形成すればよい。
【００６９】
次に、第２の絶縁膜１２８上に第３のエッチングマスク１３０を形成する（図２（Ｃ））。
【００７０】
第３のエッチングマスク１３０は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第２の絶縁膜１２８上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第３のエッチングマスク１３０を形成すればよい。
【００７１】
次に、第３のエッチングマスク１３０を介して第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成する（図３（Ａ））。第３のエッチングマスク１３０と重畳していない部分の第２の導電層１２２を露出させるようにエッチングを行う。
【００７２】
ここで、第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する。更には、第１の絶縁膜１１０もエッチングして第１の絶縁層１３５を形成する（図３（Ａ））。
【００７３】
第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成し、第１の絶縁膜１１０もエッチングして第１の絶縁層１３５を形成する工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第３のエッチングと、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第４のエッチングと、からなる４段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【００７４】
なお、上記工程の後に、上述したように、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板１００の表面に垂直な方向のエッチングを行うことで、薄膜積層体の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
【００７５】
そして、第３のエッチングマスク１３０を除去する。
【００７６】
次に、第１の絶縁層１３５及び第２の絶縁層１３２上に第３の導電膜１３６を形成する。
【００７７】
第３の導電膜１３６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電膜１３６は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００７８】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体が挙げられる。
【００７９】
第３の導電膜１３６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００８０】
次に、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図３（Ｂ））。
【００８１】
第４のエッチングマスク１３８は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第３の導電膜１３６上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第４のエッチングマスク１３８を形成すればよい。
【００８２】
第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図３（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【００８３】
なお、第１の導電層１０８と第３の導電層１４０が接触する領域と、隣接するソース電極及びドレイン電極が設けられた領域では、その高低差が非常に大きい。この領域に、ポストスペーサ（柱状スペーサ）を形成するとよい。なお、ＥＬ表示装置の場合には、この領域に発光層を色毎に塗り分けるための土手部が設けられていてもよい。
【００８４】
なお、第３の導電膜１３６をＩＴＯにより形成した場合には、ガラス基板に含まれるナトリウムなどをブロッキングすることが可能なため、第３の導電膜１３６をエッチングして第３の導電層１４０を形成するに際して、エッチングする部分は最小限に留め、第３の導電層１４０の形成領域を広くするとよい。また、例えば、第２の導電層１２２の最上層がＴｉで形成される場合に、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理に酸素プラズマ処理を用いると、第２の導電層１２２と第３の導電層１４０のコンタクト部に酸化チタン層が形成されてしまい、コンタクト抵抗を上昇させる一因となる。そこで、第３の導電膜１３６としてＩＴＯ膜を形成した後に２５０℃程度で加熱を行うとコンタクト抵抗の上昇を抑制することができる。
【００８５】
なお、ここでは、バックゲート電極が第３の導電層１４０により形成され、第１の導電層１０８と第３の導電層１４０が接続されたデュアルゲート型薄膜トランジスタの形態を示している。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができる。
【００８６】
または、バックゲート電極が第３の導電層１４０により形成され、第１の導電層１０８と第３の導電層１４０が接続されていなくてもよい。このとき、第３の導電層１４０により形成されるバックゲート電極の電位は、第１の導電層１０８により形成されるゲート電極の電位とは異なるものとなり、薄膜トランジスタのオン電流を向上させることができるのみならず、薄膜トランジスタの閾値電圧を制御することも可能である。
【００８７】
または、バックゲート電極が第３の導電層１４０とは異なる層により形成され、第１の導電層１０８と第３の導電層１４０が接続されていてもよい。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができる。
【００８８】
または、バックゲート電極が第３の導電層１４０とは異なる層により形成され、第１の導電層１０８と第３の導電層１４０が接続されていなくてもよい。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができるのみならず、薄膜トランジスタの閾値電圧を制御することも可能である。
【００８９】
ただし、これらに限定されず、バックゲート電極が設けられていなくてもよい。
【００９０】
以上説明したように、多階調マスクを用いることなく、４枚のマスクで画素電極まで形成することができる。図６は、完成した半導体装置の上面図（レイアウト図）の一例を示す。なお、図示していないが、本発明の一態様においては、透過領域のみが開口されたブラックマトリクス層を設けることが好ましい。ここで、ブラックマトリクス層は、有機樹脂により形成されることが好ましい。
【００９１】
または、パッシベーション層となる第２の絶縁層１３２と第１の半導体層１３４が階段形状となるように加工してもよい。このときの作製方法について、以下に説明する。
【００９２】
まず、上記説明した作製方法と同様に、第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成し、島状の第１の半導体層１３４及び第１の絶縁層１３５を形成するところまで行う（図３（Ａ））。
【００９３】
第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成し、島状の第１の半導体層１３４及び第１の絶縁層１３５を形成する工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第３のエッチングと、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第４のエッチングと、からなる４段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【００９４】
上記工程の後に、第３のエッチングマスク１３０を縮小させることで、縮小エッチングマスク１３０Ｓを形成する（図４（Ａ））。第３のエッチングマスク１３０を縮小させる方法としては、酸素プラズマによるアッシングを用いればよい。
【００９５】
次に、縮小エッチングマスク１３０Ｓを用いて第２の絶縁層１３２をエッチングして第２の絶縁層１３７を形成する（図４（Ｂ））。
【００９６】
この工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いたエッチング工程であることが好ましい。
【００９７】
ここで、上記説明した作製方法と同様に、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。
【００９８】
次に、縮小エッチングマスク１３０Ｓを除去し、下地膜１０２及び第２の絶縁層１３７上に第３の導電膜１３６を形成する。そして、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図４（Ｂ））。
【００９９】
次に、第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図４（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【０１００】
以上説明したように、マスク数を増やすことなく、パッシベーション層となる第２の絶縁層１３７と第１の半導体層１３４を階段形状とすることができる。パッシベーション層となる第２の絶縁層１３７と第１の半導体層１３４を階段形状とすることで、この後の工程で配向膜を形成し、該配向膜に対して行うラビング処理のむらを少なくし、良好に行うことができる。
【０１０１】
なお、第３の導電層１４０まで形成した後に、第２の絶縁層１３７及び第３の導電層１４０上に更なるパッシベーション膜が形成されていてもよい。
【０１０２】
または、前記パッシベーション膜と前記半導体層を島状に加工する際に、ゲート絶縁膜が加工されなくてもよい。このときの作製方法について、以下に説明する。
【０１０３】
まず、上記説明した作製方法と同様に、第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成する（図５（Ａ））。第３のエッチングマスク１３０と重畳していない部分の第２の導電層１２２を露出させるようにエッチングを行う。
【０１０４】
ここで、第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する（図５（Ａ））。
【０１０５】
第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する工程は、ＣＦ４ガスを用いた第１のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第２のエッチングと、からなる２段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【０１０６】
なお、上記工程の後に、上述したように、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。
【０１０７】
そして、第３のエッチングマスク１３０を除去する。
【０１０８】
次に、第１の絶縁膜１１０及び第２の絶縁層１３２上に第３の導電膜１３６を形成する。
【０１０９】
次に、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図５（Ｂ））。
【０１１０】
第４のエッチングマスク１３８は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第３の導電膜１３６上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第４のエッチングマスク１３８を形成すればよい。
【０１１１】
第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図５（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【０１１２】
なお、第１の導電層１０８により構成されるゲート電極の逆側に第１の半導体層１３４の露出された部分と重畳して第２の絶縁層１３２上にバックゲート電極を設けてもよい。
【０１１３】
以上説明したように、多階調マスクを用いることなく、４枚のマスクで画素電極まで形成することができる。
【０１１４】
なお、第３の導電層１４０まで形成した後に、第２の絶縁層１３２及び第３の導電層１４０上に更なるパッシベーション膜が形成されていてもよい。
【０１１５】
なお、本発明の一態様である半導体装置の作製方法は、第１の半導体層が設けられていない半導体装置に対して適用してもよい。すなわち、半導体層がアモルファス半導体層のみからなる薄膜トランジスタに対して本発明の一態様である前記半導体装置の作製方法を適用してもよい。
【０１１６】
上記説明したように作製した液晶表示装置のアクティブマトリクス基板は、基板上の全領域にわたってゲート電極を構成する第１の導電層１０８が絶縁膜で覆われている。そのため、第１の導電層１０８に外部から信号を入力することが困難である。そこで、第１の導電層１０８により構成される端子電極を露出させる方法の一例について以下に説明する。
【０１１７】
端子電極を露出させるには、画素電極となる第３の導電層１４０の形成後に基板１００の端部の一部を、第１の絶縁膜１１０及び前記第２の絶縁層１３２を除去するエッチャントに浸漬すればよい。
【０１１８】
図７（Ａ）は、基板１００の端部の一部をエッチャント２００に浸漬する様子を示す。なお、図７（Ｂ）に示すように、基板１００を傾斜させてエッチャント２００に浸漬してもよい。
【０１１９】
ここで、第１の導電層１０８を銅により形成した場合には、エッチャント２００として希フッ酸を用いればよい。
【０１２０】
ただし、本発明の一態様である半導体装置の作製方法は、本実施の形態の記載に限定されず、その他の方法により端子電極を露出させてもよい。
【０１２１】
ここで、端子電極が露出されたアクティブマトリクス基板にＦＰＣを接続したときの液晶表示装置の断面図について説明する。すなわち、上記説明したように作製したアクティブマトリクス基板に対してセル工程とモジュール工程を行う。ただし、セル工程及びモジュール工程は以下の説明に限定されるものではない。
【０１２２】
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、対向基板上に形成する膜は単層でもよいし、複数の層を積層して形成してもよい。
【０１２３】
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
【０１２４】
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロム膜またはクロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、クロム、酸化クロムまたは窒化クロムを含む膜をいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
【０１２５】
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層の形成は、形成時に塗り分けを行うことで、選択的に行うことができる。カラーフィルターの配列は、ストライプ配列、デルタ配列または正方配列を用いればよい。
【０１２６】
対向基板の画素電極層は、アクティブマトリクス基板が有する画素電極を形成する第３の導電層１４０と同様に形成することができる。ただし、選択的に形成する必要がないため、対向基板の全面に形成すればよい。
【０１２７】
画素電極層上に形成するリブは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。なお、特に必要のない場合には形成しなくてもよい。
【０１２８】
なお、対向基板の作製方法としては、他にも様々な態様が考えられる。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を向上させることができるため、歩留まりが向上する。また、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂またはエポキシ樹脂をベースとした熱硬化性材料が用いられる。
【０１２９】
また、リブの形成前または形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
【０１３０】
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法またはスピンコーティング法等により塗布し、有機溶媒を溜去した後基板を焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。なお、ブルー相を用いる場合など、配向膜が不要な場合には特に形成しなくてもよい。
【０１３１】
次に、アクティブマトリクス基板と、対向基板をシール材料により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
【０１３２】
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料をアクティブマトリクス基板と対向基板のいずれかの上に滴下した後に、これらの基板を貼り合わせても良い。
【０１３３】
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
【０１３４】
次に、モジュール工程として、端子部の入力端子にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続されているとよい。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現することができる。
【０１３５】
図８（Ａ）は、アクティブマトリクス基板である第１の基板２０２上に形成されたトランジスタ２０４及び液晶素子２０６を、対向基板である第２の基板２０８との間にシール材２１０によって封止した、液晶表示装置の上面図を示す。図８（Ｂ）は、図８（Ａ）のＫ−Ｌにおける断面図に相当する。
【０１３６】
第１の基板２０２上に設けられた画素部２１２と、走査線駆動回路２１４と、信号線駆動回路２１６を囲んで、シール材２１０が設けられている。また、画素部２１２、走査線駆動回路２１４及び信号線駆動回路２１６の上に第２の基板２０８が設けられている。従って、画素部２１２、走査線駆動回路２１４及び信号線駆動回路２１６は、第１の基板２０２とシール材２１０と第２の基板２０８によって、液晶層２１８と共に封止されている。なお、ここでは、第１の基板２０２上に設けられたトランジスタにより走査線駆動回路２１４及び信号線駆動回路２１６を形成する例について示したが、これに限定されず、単結晶半導体基板上などに別途形成したトランジスタで走査線駆動回路及び信号線駆動回路を形成し、貼り合わせてもよい。
【０１３７】
第１の基板２０２上に設けられた画素部２１２は、複数のトランジスタを有しており、図８（Ｂ）には、画素部２１２に含まれるトランジスタ２０４を例示している。また、走査線駆動回路２１４及び信号線駆動回路２１６も複数のトランジスタを有しており、図８（Ｂ）には、信号線駆動回路２１６に含まれるトランジスタ２２０を例示している。
【０１３８】
また、液晶素子２０６が有する画素電極２２２は、トランジスタ２０４のソース電極またはドレイン電極と電気的に接続されている。そして、液晶素子２０６の対向電極２２４は第２の基板２０８上に設けられている。画素電極２２２と対向電極２２４と液晶層２１８が重なっている部分が、液晶素子２０６に相当する。
【０１３９】
スペーサ２２６はビーズスペーサであり、画素電極２２２と対向電極２２４との間の距離（セルギャップ）を概ね一定に保持するために設けられている。なお、絶縁膜を選択的にエッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。
【０１４０】
領域２２８は、例えば図７（Ａ）または図７（Ｂ）に示す方法により端子電極２３０が露出された部分である。端子電極２３０は、トランジスタ２０４及びトランジスタ２２０のゲート電極を構成する導電層によって形成されている。信号線駆動回路２１６に供給される各種の信号（電位）は、ＦＰＣ２３４（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から供給される。
【０１４１】
端子電極２３０とＦＰＣ２３４が有する端子は、異方性導電層２３２を介して電気的に接続されている。
【０１４２】
なお、図８（Ａ）に示すように、走査線駆動回路２１４に供給される各種の信号（電位）が、走査線駆動回路側に接続されたＦＰＣ２３６（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から供給されてもよい。このとき、ＦＰＣ２３６が接続される端子電極は、トランジスタ２０４及びトランジスタ２２０のソース電極及びドレイン電極を構成する導電層によって形成されていてもよい。
【０１４３】
なお、図示していないが、図８に示す液晶表示装置は、配向膜及び偏光板を有し、更にカラーフィルターや遮光層などを有していてもよい。
【０１４４】
上記説明したように作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図９に示す。
【０１４５】
図９は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０２及び筐体３０４の２つの筐体で構成されている。筐体３０２及び筐体３０４は、軸部３１４により一体とされており、該軸部３１４を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【０１４６】
筐体３０２には表示部３０６及び光電変換装置３０８が組み込まれ、筐体３０４には表示部３１０及び光電変換装置３１２が組み込まれている。表示部３０６及び表示部３１０は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９では表示部３０６）に文章を表示し、左側の表示部（図９では表示部３１０）に画像を表示することができる。
【０１４７】
また、図９では、筐体３０２に操作部などを備えた例を示している。例えば、筐体３０２において、電源３１６、操作キー３１８、スピーカ３２０などを備えている。操作キー３１８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
【０１４８】
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４９】
また、本発明の一態様を適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１５０】
図１０（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置３３０は、筐体３３２に表示部３３４が組み込まれている。表示部３３４により、映像を表示することが可能である。また、ここでは、スタンド３３６により筐体３３２を支持した構成を示している。
【０１５１】
テレビジョン装置３３０の操作は、筐体３３２が備える操作スイッチや、別体のリモコン操作機３４２により行うことができる。リモコン操作機３４２が備える操作キー３４０により、チャンネルや音量の操作を行うことができ、表示部３３４に表示される映像を操作することができる。また、リモコン操作機３４２に、当該リモコン操作機３４２から出力する情報を表示する表示部３３８を設ける構成としてもよい。
【０１５２】
なお、テレビジョン装置３３０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１５３】
図１０（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム３６０は、筐体３６２に表示部３６４が組み込まれている。表示部３６４は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１５４】
なお、デジタルフォトフレーム３６０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部３６４に表示させることができる。
【０１５５】
また、デジタルフォトフレーム３６０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１５６】
図１１は携帯型のコンピュータの一例を示す斜視図である。
【０１５７】
図１１の携帯型のコンピュータ３７０は、上部筐体３７２と下部筐体３７４とを接続するヒンジユニットを閉状態として表示部３７６を有する上部筐体３７２と、キーボード３７８を有する下部筐体３７４とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部３７６を見て入力操作を行うことができる。
【０１５８】
また、下部筐体３７４はキーボード３７８の他に入力操作を行うポインティングデバイス３８２を有する。また、表示部３７６をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体３７４はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体３７４は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート３８０を有している。
【０１５９】
上部筐体３７２には更に上部筐体３７２内部にスライドさせて収納可能な表示部３８４を有しており、広い表示画面を実現することができる。また、収納可能な表示部３８４の画面の向きを使用者は調節できる。また、収納可能な表示部３８４をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１６０】
表示部３７６または収納可能な表示部３８４には、液晶表示装置、有機発光素子または無機発光素子などの発光表示装置などの映像表示装置を用いる。
【０１６１】
また、図１１の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体３７２と下部筐体３７４とを接続するヒンジユニットを閉状態としたまま、表示部３８４をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部３７６を表示させることなく、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【符号の説明】
【０１６２】
１００ 基板
１０２ 下地膜
１０４ 第１の導電膜
１０６ 第１のエッチングマスク
１０８ 第１の導電層
１１０ 第１の絶縁膜
１１２ 第１の半導体膜
１１４ 第２の半導体膜
１１６ 不純物半導体膜
１１８ 第２の導電膜
１２０ 第２のエッチングマスク
１２２ 第２の導電層
１２４ 不純物半導体層
１２６ 第２の半導体層
１２８ 第２の絶縁膜
１３０ 第３のエッチングマスク
１３０Ｓ 縮小エッチングマスク
１３２ 第２の絶縁層
１３４ 第１の半導体層
１３５ 第１の絶縁層
１３６ 第３の導電膜
１３７ 第２の絶縁層
１３８ 第４のエッチングマスク
１４０ 第３の導電層
２００ エッチャント
２０２ 第１の基板
２０４ トランジスタ
２０６ 液晶素子
２０８ 第２の基板
２１０ シール材
２１２ 画素部
２１４ 走査線駆動回路
２１６ 信号線駆動回路
２１８ 液晶層
２２０ トランジスタ
２２２ 画素電極
２２４ 対向電極
２２６ スペーサ
２２８ 領域
２３０ 端子電極
２３２ 異方性導電層
２３４ ＦＰＣ
２３６ ＦＰＣ
３００ 電子書籍
３０２ 筐体
３０４ 筐体
３０６ 表示部
３０８ 光電変換装置
３１０ 表示部
３１２ 光電変換装置
３１４ 軸部
３１６ 電源
３１８ 操作キー
３２０ スピーカ
３３０ テレビジョン装置
３３２ 筐体
３３４ 表示部
３３６ スタンド
３３８ 表示部
３４０ 操作キー
３４２ リモコン操作機
３６０ デジタルフォトフレーム
３６２ 筐体
３６４ 表示部
３７０ コンピュータ
３７２ 上部筐体
３７４ 下部筐体
３７６ 表示部
３７８ キーボード
３８０ 外部接続ポート
３８２ ポインティングデバイス
３８４ 表示部
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。また、液晶表示装置なども半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの半導体素子は、基板上に半導体膜を形成し、該半導体膜をフォトリソグラフィ法などにより所望の形状に加工することで作製される。このような作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）にも適用されている。
【０００３】
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成した薄膜トランジスタが、比較的作りやすい構造とされているからである。
【０００４】
非晶質シリコン膜により形成した薄膜トランジスタの構造としては、逆スタガ構造が特に広く用いられている。逆スタガ構造の薄膜トランジスタでは、他の構造の薄膜トランジスタよりも作製に必要とされるマスクの数が少ないことから、工程が簡略であり、コスト面で特に有利である。
【０００５】
また、マスクの数を更に減らすために、多階調マスク（ハーフトーンマスクまたはグレートーンマスク）を用いる技術が広く知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−５５０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、逆スタガ構造の薄膜トランジスタであっても、例えば液晶表示装置のアクティブマトリクス基板を作製するに際しては、画素電極の形成までに５枚のマスクを要する。すなわち、導電膜上に設けられた第１のマスクによりゲート電極を形成し、半導体膜上に設けられた第２のマスクにより半導体膜を島状に加工し、別の導電膜上に設けられた第３のマスクによりソース電極及びドレイン電極を形成しつつチャネルエッチングを行い、パッシベーション膜上の第４のマスクによりソース電極及びドレイン電極のいずれか一方と画素電極が接続される開口部を形成し、透明導電膜上に設けられた第５のマスクにより画素電極を形成する。
【０００８】
また、多階調マスクは、作製に比較的高度な技術が要求されるため、高価である。そのため、可能な限り多階調マスクを用いることなくマスク数を低減したいという要請がある。
【０００９】
本発明の一態様は、多階調マスクを用いることなくマスク数を少なくし、簡略な工程により可能な半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、前記第２のマスクにより半導体膜を島状に加工する工程を省略し、前記第４のマスクによりパッシベーション膜に開口部を形成するに際して半導体膜を島状に加工する半導体装置の作製方法である。
【００１１】
本発明の一態様は、ゲート電極を形成し、前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、前記導電膜を加工してソース電極及びドレイン電極を形成し、前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、前記パッシベーション膜上にエッチングマスクを形成し、前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜、前記半導体層及び前記ゲート絶縁膜を島状に加工し、前記エッチングマスクを除去し、前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法である。
【００１２】
または、前記パッシベーション膜と前記半導体層を島状に加工する際に、ゲート絶縁膜が加工されなくてもよい。従って、本発明の一態様は、ゲート電極を形成し、前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、前記導電膜を加工してソース電極及びドレイン電極を形成し、前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、前記パッシベーション膜上にエッチングマスクを形成し、前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜と前記半導体層を島状に加工し、前記エッチングマスクを除去し、前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法である。
【００１３】
前記構成において、前記更なる電極上には、更なるパッシベーション膜が設けられていることが好ましい。
【００１４】
前記構成において、前記ゲート電極は、下地膜が設けられた基板上に形成されることが好ましい。基板が例えばガラス基板である場合には、基板に含まれる不純物の半導体層への侵入を防ぐことができるからである。特に、前記パッシベーション膜及び前記半導体層をエッチングする工程で前記ゲート絶縁膜もエッチングされる場合には、下地膜が設けられていない場合には基板が露出してしまい、更には基板がエッチングされてしまうため、下地膜が設けられるメリットが大きい。
【００１５】
前記構成において、前記更なる電極の形成後に前記基板の端部の一部が少なくとも前記ゲート絶縁膜及び前記パッシベーション膜を除去するエッチャントに浸漬されて前記ゲート電極、前記ソース電極、前記ドレイン電極または更なる電極のいずれかと同一の層により形成された端子電極を露出させることで、外部端子に接続される部分を形成することができる。
【００１６】
前記構成において、前記パッシベーション膜と前記半導体層を島状に加工した後に、前記島状に加工された前記半導体層が露出した部分に絶縁化処理を行うことが好ましい。前記半導体層が露出した部分に不純物などが侵入することを防止できるためである。
【００１７】
前記構成において、前記絶縁化処理としては、酸素プラズマを用いた酸化処理を用いることができる。
【００１８】
前記構成において、前記半導体膜は、結晶性半導体膜上に非晶質を含む半導体膜が設けられた積層半導体膜であることが好ましい。結晶性半導体膜によりオン電流を高くし、非晶質を含む半導体膜によりオフ電流を低くすることができるからである。
【００１９】
前記構成において、前記更なる電極は、少なくとも画素電極及びバックゲート電極のいずれかとして機能するものである。
【００２０】
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよいし、画素トランジスタ以外のトランジスタを含むものであってもよい。
【００２１】
なお、本明細書中において、膜とは、後に加工されることが前提のものであって、被形成面上に概略一様に形成されたものをいう。層とは、膜を加工したもの、または、被形成面上に概略一様に形成されて後に加工しなくてもよいものをいう。
【発明の効果】
【００２２】
本発明の一態様によれば、多階調マスクを用いることなくマスク数を少なくして、簡略な工程により半導体装置を作製することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図２】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図５】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図７】本発明の一態様である半導体装置の作製方法を説明する図。
【図８】本発明の一態様を適用した半導体装置を説明する上面図及び断面図。
【図９】本発明の一態様を適用した半導体装置を説明する図。
【図１０】本発明の一態様を適用した半導体装置を説明する図。
【図１１】本発明の一態様を適用した半導体装置を説明する図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
まず、本発明の一態様である半導体装置（液晶表示装置のアクティブマトリクス基板）の作製方法について説明する。なお、以下の説明では半導体装置の一として液晶表示装置を例示して説明するが、これに限定されるものではない。以下に説明する作製方法を適用して、例えば、ＥＬ表示装置を作製してもよい。
【００２６】
まず、基板１００上に下地膜１０２を形成する。ただし、これに限定されず、基板１００が石英基板である場合など必要でない場合には下地膜１０２が設けられていなくてもよい。
【００２７】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板１００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００２８】
下地膜１０２は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、下地膜１０２は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層とする。
【００２９】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３０】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００３１】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３２】
次に、下地膜１０２上に第１の導電膜１０４を形成する。
【００３３】
第１の導電膜１０４は、例えば、スパッタリング法を用いて形成する金属膜、または一導電型の不純物元素が添加された半導体膜などである。なお、第１の導電膜１０４となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。
【００３４】
次に、第１の導電膜１０４上に第１のエッチングマスク１０６を形成する（図１（Ａ））。
【００３５】
第１のエッチングマスク１０６は、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第１の導電膜１０４上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第１のエッチングマスク１０６を形成すればよい。
【００３６】
次に、第１のエッチングマスク１０６を介して第１の導電膜１０４をエッチングすることにより第１の導電層１０８を形成する（図１（Ｂ））。第１の導電層１０８は、少なくともゲート電極とゲート配線を構成する。
【００３７】
そして、第１のエッチングマスク１０６を除去する。
【００３８】
第１の導電層１０８を覆って第１の絶縁膜１１０を形成する。第１の絶縁膜１１０は、少なくともゲート絶縁膜を構成する。
【００３９】
第１の絶縁膜１１０は、例えば、プラズマＣＶＤ法により絶縁性材料を用いて形成すればよい。なお、第１の絶縁膜１１０は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。
【００４０】
なお、ここで、第１の絶縁膜１１０の表面をＮ２Ｏガスにより発生させたプラズマに曝すことが好ましい。第１の絶縁膜１１０の表面をＮ２Ｏガスにより発生させたプラズマに曝すことで、第１の絶縁膜１１０の表面を酸化し、この上に形成される第１の半導体膜１１２の結晶性を向上させることができるからである。ここで、プラズマを発生させるガスはＮ２Ｏガスに限定されず、第１の絶縁膜１１０の表面を酸化することができるガス（酸化性ガスまたは酸素を含むガス）であればよい。
【００４１】
次に、第１の絶縁膜１１０上に第１の半導体膜１１２を形成する。
【００４２】
第１の半導体膜１１２は、キャリア移動度が高い半導体材料により設ければよく、好ましくは結晶性半導体により形成する。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００４３】
微結晶半導体としては、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【００４４】
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ｃｍ−３未満とすると、結晶性を高めることができる。
【００４５】
第１の半導体膜１１２上に第２の半導体膜１１４を形成する。
【００４６】
第２の半導体膜１１４は、バッファ層として機能し、第１の半導体膜１１２よりもキャリア移動度の低い半導体材料により形成すればよい。好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。このような半導体膜を「非晶質を含む半導体膜」と呼ぶ。
【００４７】
第２の半導体膜１１４は、ハロゲン及び窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４８】
なお、ここで、第１の半導体膜１１２と第２の半導体膜１１４の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜１１２から錐形状に伸びた微結晶半導体領域と、第２の半導体膜１１４と同様の「非晶質を含む半導体領域」と、で構成される。
【００４９】
第２の半導体膜１１４によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜１１４と、不純物半導体膜１１６により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。これにより、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００５０】
なお、完成したトランジスタにおいて、第１の半導体膜１１２により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜１１２により形成される第１の半導体層が厚くなると、第１の半導体膜１１２により形成される第１の半導体層と後に形成される第２の導電層の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜１１２を厚くし、更には後述するように、第１の半導体膜１１２により形成される第１の半導体層を含む薄膜積層体の側壁に絶縁化処理を行うことが好ましい。
【００５１】
上記の微結晶半導体領域は、第１の半導体膜１１２から第２の半導体膜１１４に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜１１２から第２の半導体膜１１４に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００５２】
上記の界面領域において、微結晶半導体領域が第１の半導体膜１１２から第２の半導体膜１１４に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜１１２側のほうが、第２の半導体膜１１４側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜１１２の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００５３】
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３含有すると、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００５４】
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００５５】
次に、第２の半導体膜１１４上に不純物半導体膜１１６を形成する。
【００５６】
不純物半導体膜１１６は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜１１６は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００５７】
なお、第１の絶縁膜１１０から不純物半導体膜１１６までは同一チャンバー内で連続して形成することが好ましい。第１の絶縁膜１１０から不純物半導体膜１１６までの各々の層間の界面に不純物が含まれてしまうことを防止するためである。
【００５８】
次に、不純物半導体膜１１６上に第２の導電膜１１８を形成する。
【００５９】
第２の導電膜１１８は、第１の導電膜１０４と同様に、導電性材料により形成すればよい。なお、第２の導電膜１１８は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
【００６０】
次に、第２の導電膜１１８上に第２のエッチングマスク１２０を形成する（図１（Ｃ））。
【００６１】
第２のエッチングマスク１２０は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第２の導電膜１１８上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第２のエッチングマスク１２０を形成すればよい。
【００６２】
第２のエッチングマスク１２０を介して第２の導電膜１１８をエッチングすることにより第２の導電層１２２を形成する（図２（Ａ））。第２の導電層１２２は、少なくともソース電極及びドレイン電極と、ソース配線を構成する。なお、エッチングには、フッ素を含むガスまたは塩素を含むガスを用いたドライエッチングを適用することができる。
【００６３】
第２のエッチングマスク１２０を介して不純物半導体膜１１６及び第２の半導体膜１１４をエッチングして不純物半導体層１２４及び第２の半導体層１２６を形成する。第２のエッチングマスク１２０と重畳していない部分の第１の半導体膜１１２を露出させ、残存させるようにエッチングを行う（図２（Ｂ））。なお、エッチングには、フッ素を含むガスまたは塩素を含むガスを用いたドライエッチングを適用することができる。
【００６４】
または、第２のエッチングマスク１２０を介して第２の半導体膜１１４が残存するように不純物半導体膜１１６をエッチングしてもよい。第２のエッチングマスク１２０と重畳していない部分の第１の半導体膜１１２を残存させるようにエッチングを行えばよい。
【００６５】
なお、第２の導電層１２２を形成する工程と、不純物半導体層１２４及び第２の半導体層１２６を形成する工程は、同時に行ってもよい。この工程は、ＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、からなる２段階のエッチング工程であることが好ましい。
【００６６】
そして、第２のエッチングマスク１２０を除去する。
【００６７】
次に、エッチングされた第１の半導体膜１１２、第２の半導体層１２６、不純物半導体層１２４、第２の導電層１２２上に第２の絶縁膜１２８を形成する。
【００６８】
第２の絶縁膜１２８は、第１の絶縁膜１１０と同様に、絶縁性材料により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンにより形成すればよい。
【００６９】
次に、第２の絶縁膜１２８上に第３のエッチングマスク１３０を形成する（図２（Ｃ））。
【００７０】
第３のエッチングマスク１３０は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第２の絶縁膜１２８上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第３のエッチングマスク１３０を形成すればよい。
【００７１】
次に、第３のエッチングマスク１３０を介して第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成する（図３（Ａ））。第３のエッチングマスク１３０と重畳していない部分の第２の導電層１２２を露出させるようにエッチングを行う。
【００７２】
ここで、第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する。更には、第１の絶縁膜１１０もエッチングして第１の絶縁層１３５を形成する（図３（Ａ））。
【００７３】
第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成し、第１の絶縁膜１１０もエッチングして第１の絶縁層１３５を形成する工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第３のエッチングと、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第４のエッチングと、からなる４段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【００７４】
なお、上記工程の後に、上述したように、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板１００の表面に垂直な方向のエッチングを行うことで、薄膜積層体の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
【００７５】
そして、第３のエッチングマスク１３０を除去する。
【００７６】
次に、第１の絶縁層１３５及び第２の絶縁層１３２上に第３の導電膜１３６を形成する。
【００７７】
第３の導電膜１３６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電膜１３６は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００７８】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体が挙げられる。
【００７９】
第３の導電膜１３６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００８０】
次に、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図３（Ｂ））。
【００８１】
第４のエッチングマスク１３８は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第３の導電膜１３６上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第４のエッチングマスク１３８を形成すればよい。
【００８２】
第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図３（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【００８３】
なお、第１の導電層１０８と第３の導電層１４０が接触する領域と、隣接するソース電極及びドレイン電極が設けられた領域では、その高低差が非常に大きい。この領域に、ポストスペーサ（柱状スペーサ）を形成するとよい。なお、ＥＬ表示装置の場合には、この領域に発光層を色毎に塗り分けるための土手部が設けられていてもよい。
【００８４】
なお、第３の導電膜１３６をＩＴＯにより形成した場合には、ガラス基板に含まれるナトリウムなどをブロッキングすることが可能なため、第３の導電膜１３６をエッチングして第３の導電層１４０を形成するに際して、エッチングする部分は最小限に留め、第３の導電層１４０の形成領域を広くするとよい。また、例えば、第２の導電層１２２の最上層がＴｉで形成される場合に、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理に酸素プラズマ処理を用いると、第２の導電層１２２と第３の導電層１４０のコンタクト部に酸化チタン層が形成されてしまい、コンタクト抵抗を上昇させる一因となる。そこで、第３の導電膜１３６としてＩＴＯ膜を形成した後に２５０℃程度で加熱を行うとコンタクト抵抗の上昇を抑制することができる。
【００８５】
なお、ここでは、バックゲート電極が第３の導電層１４０により形成され、第１の導電層１０８と第３の導電層１４０が接続されたデュアルゲート型薄膜トランジスタの形態を示している。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができる。
【００８６】
または、バックゲート電極が第３の導電層１４０により形成され、第１の導電層１０８と第３の導電層１４０が接続されていなくてもよい。このとき、第３の導電層１４０により形成されるバックゲート電極の電位は、第１の導電層１０８により形成されるゲート電極の電位とは異なるものとなり、薄膜トランジスタのオン電流を向上させることができるのみならず、薄膜トランジスタの閾値電圧を制御することも可能である。
【００８７】
または、バックゲート電極が第３の導電層１４０とは異なる層により形成され、第１の導電層１０８と第３の導電層１４０が接続されていてもよい。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができる。
【００８８】
または、バックゲート電極が第３の導電層１４０とは異なる層により形成され、第１の導電層１０８と第３の導電層１４０が接続されていなくてもよい。このようにバックゲート電極を有することで、薄膜トランジスタのオン電流を向上させることができるのみならず、薄膜トランジスタの閾値電圧を制御することも可能である。
【００８９】
ただし、これらに限定されず、バックゲート電極が設けられていなくてもよい。
【００９０】
以上説明したように、多階調マスクを用いることなく、４枚のマスクで画素電極まで形成することができる。図６は、完成した半導体装置の上面図（レイアウト図）の一例を示す。なお、図示していないが、本発明の一態様においては、透過領域のみが開口されたブラックマトリクス層を設けることが好ましい。ここで、ブラックマトリクス層は、有機樹脂により形成されることが好ましい。
【００９１】
または、パッシベーション層となる第２の絶縁層１３２と第１の半導体層１３４が階段形状となるように加工してもよい。このときの作製方法について、以下に説明する。
【００９２】
まず、上記説明した作製方法と同様に、第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成し、島状の第１の半導体層１３４及び第１の絶縁層１３５を形成するところまで行う（図３（Ａ））。
【００９３】
第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成し、島状の第１の半導体層１３４及び第１の絶縁層１３５を形成する工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第１のエッチングと、ＣＦ４ガスを用いた第２のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第３のエッチングと、ＣＨＦ３ガスとＨｅガスの混合ガスを用いた第４のエッチングと、からなる４段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【００９４】
上記工程の後に、第３のエッチングマスク１３０を縮小させることで、縮小エッチングマスク１３０Ｓを形成する（図４（Ａ））。第３のエッチングマスク１３０を縮小させる方法としては、酸素プラズマによるアッシングを用いればよい。
【００９５】
次に、縮小エッチングマスク１３０Ｓを用いて第２の絶縁層１３２をエッチングして第２の絶縁層１３７を形成する（図４（Ｂ））。
【００９６】
この工程は、ＣＨＦ３ガスとＨｅガスの混合ガスを用いたエッチング工程であることが好ましい。
【００９７】
ここで、上記説明した作製方法と同様に、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。
【００９８】
次に、縮小エッチングマスク１３０Ｓを除去し、下地膜１０２及び第２の絶縁層１３７上に第３の導電膜１３６を形成する。そして、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図４（Ｂ））。
【００９９】
次に、第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図４（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【０１００】
以上説明したように、マスク数を増やすことなく、パッシベーション層となる第２の絶縁層１３７と第１の半導体層１３４を階段形状とすることができる。パッシベーション層となる第２の絶縁層１３７と第１の半導体層１３４を階段形状とすることで、この後の工程で配向膜を形成し、該配向膜に対して行うラビング処理のむらを少なくし、良好に行うことができる。
【０１０１】
なお、第３の導電層１４０まで形成した後に、第２の絶縁層１３７及び第３の導電層１４０上に更なるパッシベーション膜が形成されていてもよい。
【０１０２】
または、前記パッシベーション膜と前記半導体層を島状に加工する際に、ゲート絶縁膜が加工されなくてもよい。このときの作製方法について、以下に説明する。
【０１０３】
まず、上記説明した作製方法と同様に、第３のエッチングマスク１３０を用いて第２の絶縁膜１２８をエッチングして第２の絶縁層１３２を形成する（図５（Ａ））。第３のエッチングマスク１３０と重畳していない部分の第２の導電層１２２を露出させるようにエッチングを行う。
【０１０４】
ここで、第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する（図５（Ａ））。
【０１０５】
第３のエッチングマスク１３０と重畳していない部分のエッチングされた第１の半導体膜１１２もエッチングし、島状の第１の半導体層１３４を形成する工程は、ＣＦ４ガスを用いた第１のエッチングと、ＨＢｒガスとＣＦ４ガスとＯ２ガスの混合ガスを用いた第２のエッチングと、からなる２段階のエッチング工程であることが好ましい。または、ＣＦ４ガスに代えてＳＦ６ガスを用いてもよい。
【０１０６】
なお、上記工程の後に、上述したように、第１の半導体層１３４を含む薄膜積層体の側壁に対して絶縁化処理を行うことが好ましい。
【０１０７】
そして、第３のエッチングマスク１３０を除去する。
【０１０８】
次に、第１の絶縁膜１１０及び第２の絶縁層１３２上に第３の導電膜１３６を形成する。
【０１０９】
次に、第３の導電膜１３６上に第４のエッチングマスク１３８を形成する（図５（Ｂ））。
【０１１０】
第４のエッチングマスク１３８は、第１のエッチングマスク１０６と同様に、レジスト材料を被形成面の全面に形成し、フォトリソグラフィ法を用いてパターンを形成すればよい。ここでは、第３の導電膜１３６上の全面にレジスト材料を形成し、フォトリソグラフィ法を用いて第４のエッチングマスク１３８を形成すればよい。
【０１１１】
第４のエッチングマスク１３８を用いて第３の導電膜１３６をエッチングして第３の導電層１４０を形成する（図５（Ｃ））。第３の導電層１４０は、少なくとも画素電極を構成する。
【０１１２】
なお、第１の導電層１０８により構成されるゲート電極の逆側に第１の半導体層１３４の露出された部分と重畳して第２の絶縁層１３２上にバックゲート電極を設けてもよい。
【０１１３】
以上説明したように、多階調マスクを用いることなく、４枚のマスクで画素電極まで形成することができる。
【０１１４】
なお、第３の導電層１４０まで形成した後に、第２の絶縁層１３２及び第３の導電層１４０上に更なるパッシベーション膜が形成されていてもよい。
【０１１５】
なお、本発明の一態様である半導体装置の作製方法は、第１の半導体層が設けられていない半導体装置に対して適用してもよい。すなわち、半導体層がアモルファス半導体層のみからなる薄膜トランジスタに対して本発明の一態様である前記半導体装置の作製方法を適用してもよい。
【０１１６】
上記説明したように作製した液晶表示装置のアクティブマトリクス基板は、基板上の全領域にわたってゲート電極を構成する第１の導電層１０８が絶縁膜で覆われている。そのため、第１の導電層１０８に外部から信号を入力することが困難である。そこで、第１の導電層１０８により構成される端子電極を露出させる方法の一例について以下に説明する。
【０１１７】
端子電極を露出させるには、画素電極となる第３の導電層１４０の形成後に基板１００の端部の一部を、第１の絶縁膜１１０及び前記第２の絶縁層１３２を除去するエッチャントに浸漬すればよい。
【０１１８】
図７（Ａ）は、基板１００の端部の一部をエッチャント２００に浸漬する様子を示す。なお、図７（Ｂ）に示すように、基板１００を傾斜させてエッチャント２００に浸漬してもよい。
【０１１９】
ここで、第１の導電層１０８を銅により形成した場合には、エッチャント２００として希フッ酸を用いればよい。
【０１２０】
ただし、本発明の一態様である半導体装置の作製方法は、本実施の形態の記載に限定されず、その他の方法により端子電極を露出させてもよい。
【０１２１】
ここで、端子電極が露出されたアクティブマトリクス基板にＦＰＣを接続したときの液晶表示装置の断面図について説明する。すなわち、上記説明したように作製したアクティブマトリクス基板に対してセル工程とモジュール工程を行う。ただし、セル工程及びモジュール工程は以下の説明に限定されるものではない。
【０１２２】
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、対向基板上に形成する膜は単層でもよいし、複数の層を積層して形成してもよい。
【０１２３】
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
【０１２４】
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロム膜またはクロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、クロム、酸化クロムまたは窒化クロムを含む膜をいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
【０１２５】
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層の形成は、形成時に塗り分けを行うことで、選択的に行うことができる。カラーフィルターの配列は、ストライプ配列、デルタ配列または正方配列を用いればよい。
【０１２６】
対向基板の画素電極層は、アクティブマトリクス基板が有する画素電極を形成する第３の導電層１４０と同様に形成することができる。ただし、選択的に形成する必要がないため、対向基板の全面に形成すればよい。
【０１２７】
画素電極層上に形成するリブは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。なお、特に必要のない場合には形成しなくてもよい。
【０１２８】
なお、対向基板の作製方法としては、他にも様々な態様が考えられる。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を向上させることができるため、歩留まりが向上する。また、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂またはエポキシ樹脂をベースとした熱硬化性材料が用いられる。
【０１２９】
また、リブの形成前または形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
【０１３０】
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法またはスピンコーティング法等により塗布し、有機溶媒を溜去した後基板を焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。なお、ブルー相を用いる場合など、配向膜が不要な場合には特に形成しなくてもよい。
【０１３１】
次に、アクティブマトリクス基板と、対向基板をシール材料により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
【０１３２】
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料をアクティブマトリクス基板と対向基板のいずれかの上に滴下した後に、これらの基板を貼り合わせても良い。
【０１３３】
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
【０１３４】
次に、モジュール工程として、端子部の入力端子にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続されているとよい。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現することができる。
【０１３５】
図８（Ａ）は、アクティブマトリクス基板である第１の基板２０２上に形成されたトランジスタ２０４及び液晶素子２０６を、対向基板である第２の基板２０８との間にシール材２１０によって封止した、液晶表示装置の上面図を示す。図８（Ｂ）は、図８（Ａ）のＫ−Ｌにおける断面図に相当する。
【０１３６】
第１の基板２０２上に設けられた画素部２１２と、走査線駆動回路２１４と、信号線駆動回路２１６を囲んで、シール材２１０が設けられている。また、画素部２１２、走査線駆動回路２１４及び信号線駆動回路２１６の上に第２の基板２０８が設けられている。従って、画素部２１２、走査線駆動回路２１４及び信号線駆動回路２１６は、第１の基板２０２とシール材２１０と第２の基板２０８によって、液晶層２１８と共に封止されている。なお、ここでは、第１の基板２０２上に設けられたトランジスタにより走査線駆動回路２１４及び信号線駆動回路２１６を形成する例について示したが、これに限定されず、単結晶半導体基板上などに別途形成したトランジスタで走査線駆動回路及び信号線駆動回路を形成し、貼り合わせてもよい。
【０１３７】
第１の基板２０２上に設けられた画素部２１２は、複数のトランジスタを有しており、図８（Ｂ）には、画素部２１２に含まれるトランジスタ２０４を例示している。また、走査線駆動回路２１４及び信号線駆動回路２１６も複数のトランジスタを有しており、図８（Ｂ）には、信号線駆動回路２１６に含まれるトランジスタ２２０を例示している。
【０１３８】
また、液晶素子２０６が有する画素電極２２２は、トランジスタ２０４のソース電極またはドレイン電極と電気的に接続されている。そして、液晶素子２０６の対向電極２２４は第２の基板２０８上に設けられている。画素電極２２２と対向電極２２４と液晶層２１８が重なっている部分が、液晶素子２０６に相当する。
【０１３９】
スペーサ２２６はビーズスペーサであり、画素電極２２２と対向電極２２４との間の距離（セルギャップ）を概ね一定に保持するために設けられている。なお、絶縁膜を選択的にエッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。
【０１４０】
領域２２８は、例えば図７（Ａ）または図７（Ｂ）に示す方法により端子電極２３０が露出された部分である。端子電極２３０は、トランジスタ２０４及びトランジスタ２２０のゲート電極を構成する導電層によって形成されている。信号線駆動回路２１６に供給される各種の信号（電位）は、ＦＰＣ２３４（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から供給される。
【０１４１】
端子電極２３０とＦＰＣ２３４が有する端子は、異方性導電層２３２を介して電気的に接続されている。
【０１４２】
なお、図８（Ａ）に示すように、走査線駆動回路２１４に供給される各種の信号（電位）が、走査線駆動回路側に接続されたＦＰＣ２３６（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から供給されてもよい。このとき、ＦＰＣ２３６が接続される端子電極は、トランジスタ２０４及びトランジスタ２２０のソース電極及びドレイン電極を構成する導電層によって形成されていてもよい。
【０１４３】
なお、図示していないが、図８に示す液晶表示装置は、配向膜及び偏光板を有し、更にカラーフィルターや遮光層などを有していてもよい。
【０１４４】
上記説明したように作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図９に示す。
【０１４５】
図９は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０２及び筐体３０４の２つの筐体で構成されている。筐体３０２及び筐体３０４は、軸部３１４により一体とされており、該軸部３１４を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【０１４６】
筐体３０２には表示部３０６及び光電変換装置３０８が組み込まれ、筐体３０４には表示部３１０及び光電変換装置３１２が組み込まれている。表示部３０６及び表示部３１０は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９では表示部３０６）に文章を表示し、左側の表示部（図９では表示部３１０）に画像を表示することができる。
【０１４７】
また、図９では、筐体３０２に操作部などを備えた例を示している。例えば、筐体３０２において、電源３１６、操作キー３１８、スピーカ３２０などを備えている。操作キー３１８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
【０１４８】
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４９】
また、本発明の一態様を適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１５０】
図１０（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置３３０は、筐体３３２に表示部３３４が組み込まれている。表示部３３４により、映像を表示することが可能である。また、ここでは、スタンド３３６により筐体３３２を支持した構成を示している。
【０１５１】
テレビジョン装置３３０の操作は、筐体３３２が備える操作スイッチや、別体のリモコン操作機３４２により行うことができる。リモコン操作機３４２が備える操作キー３４０により、チャンネルや音量の操作を行うことができ、表示部３３４に表示される映像を操作することができる。また、リモコン操作機３４２に、当該リモコン操作機３４２から出力する情報を表示する表示部３３８を設ける構成としてもよい。
【０１５２】
なお、テレビジョン装置３３０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１５３】
図１０（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム３６０は、筐体３６２に表示部３６４が組み込まれている。表示部３６４は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１５４】
なお、デジタルフォトフレーム３６０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部３６４に表示させることができる。
【０１５５】
また、デジタルフォトフレーム３６０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１５６】
図１１は携帯型のコンピュータの一例を示す斜視図である。
【０１５７】
図１１の携帯型のコンピュータ３７０は、上部筐体３７２と下部筐体３７４とを接続するヒンジユニットを閉状態として表示部３７６を有する上部筐体３７２と、キーボード３７８を有する下部筐体３７４とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部３７６を見て入力操作を行うことができる。
【０１５８】
また、下部筐体３７４はキーボード３７８の他に入力操作を行うポインティングデバイス３８２を有する。また、表示部３７６をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体３７４はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体３７４は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート３８０を有している。
【０１５９】
上部筐体３７２には更に上部筐体３７２内部にスライドさせて収納可能な表示部３８４を有しており、広い表示画面を実現することができる。また、収納可能な表示部３８４の画面の向きを使用者は調節できる。また、収納可能な表示部３８４をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１６０】
表示部３７６または収納可能な表示部３８４には、液晶表示装置、有機発光素子または無機発光素子などの発光表示装置などの映像表示装置を用いる。
【０１６１】
また、図１１の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体３７２と下部筐体３７４とを接続するヒンジユニットを閉状態としたまま、表示部３８４をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部３７６を表示させることなく、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【符号の説明】
【０１６２】
１００ 基板
１０２ 下地膜
１０４ 第１の導電膜
１０６ 第１のエッチングマスク
１０８ 第１の導電層
１１０ 第１の絶縁膜
１１２ 第１の半導体膜
１１４ 第２の半導体膜
１１６ 不純物半導体膜
１１８ 第２の導電膜
１２０ 第２のエッチングマスク
１２２ 第２の導電層
１２４ 不純物半導体層
１２６ 第２の半導体層
１２８ 第２の絶縁膜
１３０ 第３のエッチングマスク
１３０Ｓ 縮小エッチングマスク
１３２ 第２の絶縁層
１３４ 第１の半導体層
１３５ 第１の絶縁層
１３６ 第３の導電膜
１３７ 第２の絶縁層
１３８ 第４のエッチングマスク
１４０ 第３の導電層
２００ エッチャント
２０２ 第１の基板
２０４ トランジスタ
２０６ 液晶素子
２０８ 第２の基板
２１０ シール材
２１２ 画素部
２１４ 走査線駆動回路
２１６ 信号線駆動回路
２１８ 液晶層
２２０ トランジスタ
２２２ 画素電極
２２４ 対向電極
２２６ スペーサ
２２８ 領域
２３０ 端子電極
２３２ 異方性導電層
２３４ ＦＰＣ
２３６ ＦＰＣ
３００ 電子書籍
３０２ 筐体
３０４ 筐体
３０６ 表示部
３０８ 光電変換装置
３１０ 表示部
３１２ 光電変換装置
３１４ 軸部
３１６ 電源
３１８ 操作キー
３２０ スピーカ
３３０ テレビジョン装置
３３２ 筐体
３３４ 表示部
３３６ スタンド
３３８ 表示部
３４０ 操作キー
３４２ リモコン操作機
３６０ デジタルフォトフレーム
３６２ 筐体
３６４ 表示部
３７０ コンピュータ
３７２ 上部筐体
３７４ 下部筐体
３７６ 表示部
３７８ キーボード
３８０ 外部接続ポート
３８２ ポインティングデバイス
３８４ 表示部
【特許請求の範囲】
【請求項１】
ゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜、前記半導体層及び前記ゲート絶縁膜を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜と前記半導体層を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記更なる電極上には、更なるパッシベーション膜が設けられていることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記ゲート電極は、下地膜が設けられた基板上に形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれ一において、
前記更なる電極の形成後に前記基板の端部の一部が少なくとも前記ゲート絶縁膜及び前記パッシベーション膜を除去するエッチャントに浸漬されて前記ゲート電極、前記ソース電極、前記ドレイン電極または前記更なる電極のいずれかと同一の層により形成された端子電極を露出させることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記パッシベーション膜と前記半導体層を島状に加工した後に、前記島状に加工された前記半導体層が露出した部分に絶縁化処理を行うことを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記絶縁化処理は、酸素プラズマを用いた酸化処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記半導体膜は、結晶性半導体膜上に非晶質を含む半導体膜が設けられた積層半導体膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記更なる電極は、画素電極であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記更なる電極は、バックゲート電極であることを特徴とする半導体装置の作製方法。
【請求項１】
ゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜、前記半導体層及び前記ゲート絶縁膜を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、
前記導電膜を加工してソース電極及びドレイン電極を形成し、
前記不純物半導体膜を離間させつつ前記半導体膜の上部を加工してソース領域及びドレイン領域と、前記ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、
前記ゲート絶縁膜、前記半導体層、前記ソース領域及びドレイン領域、前記ソース電極及びドレイン電極上にパッシベーション膜を形成し、
前記パッシベーション膜上にエッチングマスクを形成し、
前記エッチングマスクにより、前記ソース電極またはドレイン電極に達する開口部を形成しつつ、前記パッシベーション膜と前記半導体層を島状に加工し、
前記エッチングマスクを除去し、
前記ゲート絶縁膜及び前記パッシベーション膜上に更なる電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記更なる電極上には、更なるパッシベーション膜が設けられていることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記ゲート電極は、下地膜が設けられた基板上に形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれ一において、
前記更なる電極の形成後に前記基板の端部の一部が少なくとも前記ゲート絶縁膜及び前記パッシベーション膜を除去するエッチャントに浸漬されて前記ゲート電極、前記ソース電極、前記ドレイン電極または前記更なる電極のいずれかと同一の層により形成された端子電極を露出させることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記パッシベーション膜と前記半導体層を島状に加工した後に、前記島状に加工された前記半導体層が露出した部分に絶縁化処理を行うことを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記絶縁化処理は、酸素プラズマを用いた酸化処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記半導体膜は、結晶性半導体膜上に非晶質を含む半導体膜が設けられた積層半導体膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記更なる電極は、画素電極であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記更なる電極は、バックゲート電極であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−８４８６８（Ｐ２０１２−８４８６８Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１１−１９９０４６（Ｐ２０１１−１９９０４６）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]