半導体装置の製造方法、半導体装置および電気光学装置
【課題】引き回し領域が占有する領域を狭めた場合でも、下層側の第１配線と上層側の第２配線との位置関係が配線毎にばらつくことのない半導体装置の製造方法、半導体装置、および電気光学装置を提供すること。
【解決手段】半導体装置において、第１配線３ｓを覆う層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成されている。第２導電膜６を形成した後、レジストマスク１５０を形成し、このレジストマスク１５０をアッシングすると、凸部７ａに挟まれた溝７ｂ内にレジストマスク１５０を選択的に残すことができる。従って。レジストマスク１５０を用いて第２導電膜６をエッチングすると、第１配線３ｓに対して自己整合的に第２配線６ｓを形成することができる。
【解決手段】半導体装置において、第１配線３ｓを覆う層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成されている。第２導電膜６を形成した後、レジストマスク１５０を形成し、このレジストマスク１５０をアッシングすると、凸部７ａに挟まれた溝７ｂ内にレジストマスク１５０を選択的に残すことができる。従って。レジストマスク１５０を用いて第２導電膜６をエッチングすると、第１配線３ｓに対して自己整合的に第２配線６ｓを形成することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、および該半導体装置を素子基板として用いた電気光学装置に関するものである。
【背景技術】
【０００２】
各種の半導体装置のうち、電気光学装置の素子基板として用いられる半導体装置では、複数の画素がマトリクス状に配置された画素領域内に複数本のゲート線や複数本のソース線などといった信号線が形成されており、かかる信号線は、画素領域外側のパッドに向けて並列して引き回されることになる。その際、全ての信号線を並列して引き回すと、引き回し領域が幅広になってしまい、表示に直接、寄与しない周辺領域が広くなってしまう。例えば、データ線の引き回し配線をライン幅およびスペース幅が各々３．５μｍとなるように配列した場合、ＶＧＡパネルでは、１３．４４ｍｍにもなってしまう。
【０００３】
一方、図１２（ａ）、（ｂ）、（ｃ）に示すように、配線引き回し領域１１５に形成される配線を層間絶縁膜７の下層で第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層で第２導電膜により形成された複数の第２配線６ｓとにより構成し、第２配線６ｓについては第１配線３ｓとの間を通って延在させることが提案されている（特許文献１参照）。
【特許文献１】特開２００５−９１９６２号の図２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の構成のように、第１配線３ｓと第２配線６ｓとの間に大きな隙間ｇを空けると、多層配線を利用した割には、配線引き回し領域１１５の幅寸法を狭くできない。一方、成膜工程、従来のフォトリソグラフィ技術を用いてのレジストマスク形成工程、エッチング工程により、狭い間隔で第１配線３ｓと第２配線６ｓとを形成すると、エッチングマスクを形成する際の露光精度などの影響で第１配線３ｓと第２配線６ｓとの間隔がその都度ばらつき、第１配線３ｓと第２配線６ｓとが部分的に重なってしまう場合がある。また、重なり合いが配線毎に相違する場合もあり、この場合、配線に寄生する容量が配線毎に相違することになる結果、配線毎に信号波形が相違してしまうおそれがある。特に、スキャナータイプの露光機を用いた場合には、重ね合わせ精度が低くなってしまう。
【０００５】
かかる問題点は、電気光学装置の素子基板に限らず、かかる素子基板以外の半導体装置でも、同様に発生する問題である。
【０００６】
以上の問題点に鑑みて、本発明の課題は、層間絶縁膜の下層に形成した第１配線と上層に形成した第２配線とを並列させて配線の引き回し領域が占有する領域を狭めた場合でも、第１配線と第２配線との位置関係が配線毎にばらつくことのない半導体装置、該半導体装置を素子基板として用いた電気光学装置、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置の製造方法において、前記基板上の前記配線引き回し領域に第１導電膜からなる複数の第１配線を並列して形成する第１配線形成工程と、前記第１配線の上層側に、当該第１配線が反映されてなる凸部が表面に形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜の上層に第２導電膜を形成する第２導電膜形成工程と、前記層間絶縁膜の上層に感光性レジストを塗布した後、現像してレジストマスクを形成するエッチングマスク形成工程と、前記レジストマスクを表面側から除去し、前記第２導電膜の表面において前記凸部に挟まれた溝内に前記レジストマスクを選択的に残すマスク整形工程と、前記溝内に前記レジストマスクを選択的に残した状態で前記第２導電膜をエッチングして第２配線を形成する第２導電膜パターニング工程と、を有することを特徴とする。
【０００８】
かかる方法で製造した半導体装置は、基板上の配線引き回し領域で複数の配線が並列して延在し、前記複数の配線は、層間絶縁膜の下層で第１導電膜により形成された複数の第１配線と、前記層間絶縁膜の上層で第２導電膜により形成され、前記第１配線との間を通って延在する複数の第２配線とから構成され、前記複数の第２配線は各々、前記層間絶縁膜の表面において前記第１配線が反映されてなる凸部に挟まれた溝内で、幅方向の両端部が前記第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっていることを特徴とする。すなわち、上層側の第２配線は、下層側の第１配線に対して自己整合的に形成されていることを特徴とする。
【０００９】
本発明では、第１配線を覆う層間絶縁膜の表面には、第１配線が反映されてなる凸部が形成され、かかる凸部に挟まれた溝内にレジストマスクを選択的に残すことにより、第２配線を第１配線に対して自己整合的に形成する。このため、狭い間隔で第１配線と第２配線とを形成した場合でも、複数の第２配線は各々、幅方向の両端部が第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっており、配線引き回し領域を狭めた場合でも、第１配線と第２配線との位置関係が配線毎にばらつくことがない。それ故、第１配線と第２配線とが部分的に重なった場合でも、重なりが配線毎に等しいため、寄生容量が配線毎に相違することがなく、配線毎に信号波形が相違することがない。
【００１０】
本発明において、前記エッチングマスク形成工程では、感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を残すべき領域のうち、前記凸部に相当する領域より高い領域、および／または前記凸部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での前記レジストマスクの最大厚以上の厚さに残すことが好ましい。このように構成すると、感光性レジストを塗布した際、例えば、凸部より高い領域に感光性レジストが薄く塗布された場合でも、マスク整形工程の後、かかる領域にレジストマスクを残すことができるので、第２導電膜を確実に残すことができる。
【００１１】
本発明において、前記エッチングマスク形成工程では、前記感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を完全除去すべき領域のうち、前記溝の底部に相当する領域よりも低い領域、および／または前記溝の底部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での最小厚よりも薄く形成する、あるいは前記レジストマスクを形成しないことが好ましい。このように構成すると、感光性レジストを塗布した際、例えば、溝の底部よりも低い領域に感光性レジストが厚く塗布された場合でも、マスク整形工程の後、かかる領域にレジストマスクが存在しないことになるので、第２導電膜を確実に除去することができる。
【００１２】
本発明を適用した半導体装置において、前記配線引き回し領域の幅方向の端部には、当該端部に位置する前記第１配線および前記第２配線のうちの一方の配線に対して並列するように、他方の配線からダミー配線が延在していることが好ましい。すなわち、配線引き回し領域の端部に第１配線が位置する場合、当該第１配線に並列するように第２配線からダミー配線が延在し、配線引き回し領域の端部に第２配線が位置する場合、当該第２配線に並列するように第１配線からダミー配線が延在していることが好ましい。このように構成すると、第１配線および第２配線の各々において寄生する容量を同等とすることができる。
【００１３】
本発明において、前記基板上には、電界効果型トランジスタが形成されている場合、前記電界効果型トランジスタのゲート電極は前記第１導電膜により形成され、前記電界効果型トランジスタのソース電極は前記第２導電膜により形成されている構成を採用することができる。
【００１４】
本発明において、前記基板上には、前記第１配線および前記第２配線のうち一方の配線は、前記層間絶縁膜の非形成領域を経由して他方の配線を構成する導電膜により形成された第３配線に電気的に接続していることが好ましい。このように構成すると、配線引き回し領域の外側では、配線を同一の導電膜で形成した構造を実現することができる。
【００１５】
かかる構造の場合、前記第３配線と、前記他方の配線から前記配線引き回し領域の外側に延在した第４配線とは、前記配線引き回し領域で前記配線のピッチに比して広いピッチで並列させればよい。
【００１６】
かかる構造によれば、前記第３配線と前記第４配線とには同一種類の信号が供給される構成を実現することができる。
【００１７】
本発明を適用した半導体装置は、複数の画素電極が形成された素子基板として構成でき、かかる素子基板を備えた電気光学装置では、前記第３配線および前記第４配線が、前記素子基板上の画素領域で並列している構造となる。
【００１８】
かかる電気光学装置の例としては液晶装置を挙げることができ、この場合、前記素子基板は、該素子基板に対向配置された対向基板との間に液晶を保持する構成となる。
【００１９】
また、電気光学装置が有機エレクトロルミネッセンス装置である場合、前記素子基板上には、有機エレクトロルミネッセンス素子が形成されている構成となる。
【００２０】
本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどの電子機器に用いることができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。また、以下の説明では、図１２に示した例との対応が明確になるように、共通する機能を有する部分には同一の符号を付して説明する。
【００２２】
［実施の形態１］
図１（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。図２は、本形態の半導体装置の製造方法を示す工程断面図である。
【００２３】
図１（ａ）、（ｂ）、（ｃ）に示すように、本発明を適用した半導体装置１１０は、基板１２０上の配線引き回し領域１１５で複数の配線が並列して延在している。複数の配線は、層間絶縁膜７の下層で第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層で第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。
【００２４】
ここで、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延在しており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。すなわち、上層側の第２配線６ｓは、下層側の第１配線３ｓに対して自己整合的に形成されている。
【００２５】
また、基板１２０上において、第１配線３ｓおよび第２配線６ｓのうち、第１配線３ｓは、層間絶縁膜７の非形成領域を経由して、層間絶縁膜７の上層で第２導電膜により形成された第３配線６ｔに電気的に接続している。かかる電気的な接続を行なうにあたって、本形態では、層間絶縁膜７、および第２配線６ｓを上層で覆う別の層間絶縁膜において、第１配線３ｓの端部と重なる位置、および第３配線６ｔの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）が形成されており、別の絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓが形成された構造が採用されている。かかる構造によれば、第１配線３ｓの端部と第３配線６ｔの端部とをコンタクトホール７ｓ、７ｔおよび第３導電膜９ｓを経由して電気的に接続することができる。
【００２６】
また、第２配線６ｓからは、配線引き回し領域１１５の外側に向けて第２導電膜からなる第４配線６ｕが延在しており、かかる第４配線６ｕは、第３配線６ｔに対して、配線引き回し領域１１５での配線のピッチに比して広いピッチで並列している。ここで、配線引き回し領域１１５から延在した第３配線６ｔおよび第４配線６ｕは、いずれも同一の導電膜（第２導電膜）から形成されており、同一種類の配線として利用できるので、第３配線６ｔおよび第４配線６ｕについては、同一種類の信号を供給するのに用いることができる。例えば、本発明を適用した半導体装置１１０を、後述する電気光学装置の素子基板として用いた場合、第３配線６ｔおよび第４配線６ｕを、画素領域で並列するデータ線などとして用いることができる。
【００２７】
かかる構造の半導体装置１１０の製造方法においては、まず、図２（ａ）に示す第１配線形成工程において、基板１２０上に第１導電膜を金属膜などにより形成した後、フォトリソグラフィ技術を用いて第１導電膜をパターニングし、配線引き回し領域１１５に第１導電膜からなる複数の第１配線３ｓを並列して形成する。
【００２８】
次に、図２（ｂ）に示す層間絶縁膜形成工程では、第１配線３ｓの上層側に、ＣＶＤ法などによりシリコン酸化物やシリコン窒化物からなる層間絶縁膜７を一定の厚さに形成する。その結果、層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成され、凸部７ａに挟まれた領域に溝７ｂが形成される。
【００２９】
次に、図２（ｃ）に示す第２導電膜形成工程において、層間絶縁膜７の上層に第２導電膜６を金属膜などにより形成する。その結果、層間絶縁膜７の表面には、層間絶縁膜７の凸部７ａおよび溝７ｂが反映されて凸部６ｊおよび溝６ｋが形成される。
【００３０】
次に、図２（ｄ）に示すエッチングマスク形成工程では、層間絶縁膜７の上層に感光性レジストを塗布した後、現像してレジストマスク１５０を形成する。この状態で、レジストマスク１５０の表面は、凹凸のない平坦面になっている。
【００３１】
次に、図２（ｅ）に示すマスク整形工程では、レジストマスク１５０に酸素プラズマなどを利用したアッシングを行い、レジストマスク１５０を表面側から除去する。その結果、層間絶縁膜７の凸部７ａに挟まれた溝７ｂ、６ｋに対応する位置にレジストマスク１５０を選択的に残すことができる。
【００３２】
次に、第２導電膜パターニング工程において、第２導電膜６の溝６ｋ内にレジストマスク１５０を選択的に残した状態で第２導電膜６をエッチングした後、レジストマスク１５０を除去すると、図１（ｃ）に示すように、複数の第２配線６ｓを並列した状態に形成することができる。
【００３３】
このように、本形態では、第１配線３ｓを覆う層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成され、かかる凸部７ａに挟まれた溝７ｂ内にレジストマスク１５０を選択的に残すことにより、第２配線６ｓを第１配線３ｓに対して自己整合的に形成する。このため、狭い間隔で第１配線３ｓと第２配線６ｓとを形成した場合でも、複数の第２配線６ｓは各々、幅方向の両端部が第１配線３ａの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。従って、配線引き回し領域１１５を狭めた場合でも、第１配線３ｓと第２配線６ｓとの位置関係が配線毎にばらつくことがない。それ故、第１配線３ｓと第２配線６ｓとが部分的に重なった場合でも、重なりが配線毎に等しいため、寄生容量が配線毎に相違することがなく、配線毎に信号波形が相違することがない。
【００３４】
なお、図１（ａ）に点線で示すように、配線引き回し領域１１５の端部に第１配線３ｓが位置する場合、第１配線３ｓに並列するように第２配線６ｓからダミー配線６ｗを延在させ、配線引き回し領域１１５の端部に第２配線６ｓが位置する場合、第２配線６ｓに並列するように第１配線３ｓからダミー配線３ｗを延在させてもよい。このように構成すると、第１配線３ｓおよび第２配線６ｓの各々において寄生する容量を同等とすることができる。
【００３５】
［実施の形態２］
図３（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００３６】
実施の形態１では、第３配線６ｔおよび第４配線６ｕがいずれも第２導電膜により形成されていたが、以下に説明するように、第３配線および第４配線がいずれも第１導電膜により形成されている構成であってもよい。すなわち、図３（ａ）、（ｂ）、（ｃ）に示すように、第１配線３ｓおよび第２配線６ｓのうち、第２配線６ｓは、層間絶縁膜７の非形成領域を経由して、第１導電膜により形成された第３配線３ｔに電気的に接続している。また、第１配線３ｓからは、配線引き回し領域１１５の外側に向けて第１導電膜からなる第４配線３ｕが延在しており、かかる第４配線３ｕは、第３配線３ｔに対して、配線引き回し領域１１５での配線のピッチに比して広いピッチで並列している。なお、第２配線６ｓと第３配線３ｔとを電気的に接続するにあたっては、層間絶縁膜７、および第２配線６ｓを覆う別の層間絶縁膜において、第３配線３ｔの端部と重なる位置、および第２配線６ｓの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）を形成してき、別の層間絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓを形成すればよい。
【００３７】
［実施の形態１、２の変形例］
実施の形態１において、第１配線３ｓと第３配線６ｔとを電気的に接続するにあたっては、第１配線３ｓの端部と第３配線６ｔの端部とを層間絶縁膜７を介して重なるように形成し、かかる重なり部分の層間絶縁膜７にコンタクトホールを形成してもよい。また、実施の形態２において、第２配線６ｓと第３配線３ｔとを電気的に接続するにあたっては、第２配線６ｓの端部と第３配線３ｔの端部とを層間絶縁膜７を介して重なるように形成し、かかる重なり部分の層間絶縁膜７にコンタクトホールを形成してもよい。
【００３８】
［電気光学装置への適用例１］
図４（ａ）、（ｂ）は各々、本発明を適用した半導体装置を素子基板として用いた電気光学装置（液晶装置）の電気的な構成を示すブロック図、およびその一部を拡大して示す説明図である。図４（ａ）、（ｂ）において、本形態の電気光学装置１００は液晶装置であり、素子基板１０（半導体装置）上には、複数のデータ線６ａと複数の走査線３ａとの交差に対応する位置に複数の画素１００ａが形成されている。素子基板１０上には、複数の画素１００ａが配列された領域によって画素領域１０ｂが構成されており、かかる画素領域１０ｂは、電気光学装置１００において画像を表示するための画像表示領域１０ａとして利用される。但し、画素領域１０ｂの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域１０ｂのうち、ダミーの画素を除いた領域によって画像表示領域１０ａが構成される。
【００３９】
素子基板１０において、画素領域１０ｂの外側領域では、画素領域１０ｂの側辺部と素子基板１０の側辺部との間にゲート線駆動回路１０４を内蔵するＩＣ１０４ａが実装されている。また、素子基板１０の側辺部に沿っては、ＩＣ１０４ａを両側で挟む位置に、データ線駆動回路１０４を内蔵するＩＣ１０１ａが実装されている。
【００４０】
複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用の薄膜トランジスタ３０ａ（画素トランジスタ）が形成されている。ＩＣ１０１ａ（データ線駆動回路１０１）から延びたデータ線６ａは、薄膜トランジスタ３０ａのソースに電気的に接続されており、データ線６ａに画像信号を線順次で供給する。ＩＣ１０４ａ（データ線駆動回路１０４）から延びた走査線３ａは、薄膜トランジスタ３０ａのゲートに電気的に接続されており、走査線駆動回路１０４は、走査線３ａに走査信号を線順次で供給する。画素電極９ａは、薄膜トランジスタ３０ａのドレインに電気的に接続されており、電気光学装置１００では、薄膜トランジスタ３０ａを一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。液晶容量５０ａに書き込まれた所定レベルの画像信号は、素子基板１０に形成された画素電極９ａと、後述する対向基板の共通電極との間で一定期間保持される。画素電極９ａと共通電極との間には保持容量６０が形成されており、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置１００が実現される。本形態では、保持容量６０を構成するにあたって、走査線３ａと並行するように容量線３ｂが形成されているが、前段の走査線３ａとの間に保持容量６０が形成される場合もある。なお、フリンジフィールドスイッチング（ＦＦＳ（Fring Field Switching））モードの液晶装置の場合、共通電極は、画素電極９ａと同様、素子基板１０上に形成される。
【００４１】
（画素の詳細構成）
図５（ａ）、（ｂ）は各々、本形態の電気光学装置１００の画素１つ分の断面図、および画素の平面図であり、図５（ａ）は、図５（ｂ）のＡ１−Ａ１′線に相当する位置で電気光学装置１００を切断したときの断面図に相当する。
【００４２】
図５（ａ）、（ｂ）に示すように、本形態の電気光学装置１００では、画素トランジスタとして、ボトムゲート構造の薄膜トランジスタ３０が用いられ、素子基板１０上には、ＩＴＯ膜からなる透光性の画素電極９ａが各画素１００ａ毎に形成されている。画素電極９ａの縦横の境界領域に沿っては、薄膜トランジスタ３０に電気的に接続されたデータ線６ａおよび走査線３ａが形成され、走査線３ａと並列するように容量線３ｂが形成されている。容量線３ｂ、走査線３ａと同時形成された配線層である。
【００４３】
薄膜トランジスタ３０はボトムゲート構造を有しており、薄膜トランジスタ３０では、走査線３ａの一部からなるゲート電極、ゲート絶縁膜２、薄膜トランジスタ３０の能動層を構成するアモルファスシリコン膜からなる半導体層１ａ、およびコンタクト層１ｒがこの順に積層されている。半導体層１ａのうち、ソース側の端部には、コンタクト層１ｒを介してデータ線６ａが重なっており、ドレイン側の端部には、コンタクト層１ｒを介してドレイン電極６ｂが重なっている。データ線６ａおよびドレイン電極６ｂは同時形成された導電膜からなる。ドレイン電極６ｂは、ゲート絶縁膜２を介して容量線３ｂに重なっており、保持容量６０を構成している。データ線６ａおよびドレイン電極６ｂの表面側にはシリコン窒化膜などからなる絶縁保護膜１１が形成されている。絶縁保護膜１１の上層には、ＩＴＯ膜からなる画素電極９ａが形成されており、画素電極９ａは、絶縁保護膜１１に形成されたコンタクトホール１１ａを介してドレイン電極６ｂに電気的に接続されている。なお、画素電極９ａ表面には配向膜（図示せず）が形成されている。
【００４４】
このように構成した素子基板１０に対しては対向基板２０が対向配置されており、素子基板１０と対向基板２０との間には液晶５０が保持されている。対向基板２０において、素子基板２０と対向する面にはＩＴＯ膜などからなる透光性の共通電極２１が形成されている。なお、対向基板２０には、ブラックマトリクスなどと称せられる遮光膜、カラーフィルタ、配向膜などが形成されているが、これらの要素は本発明と直接、関係しないので、図示および説明を省略する。なお、素子基板１０および対向基板２０の基材である支持基板１０ｄ、２０ｄはいずれもガラス基板である。
【００４５】
（データ線の引き回し構造）
再び図４（ａ）、（ｂ）において、本形態では、図４（ａ）に示すレイアウトに対応して、走査線３ａは、ゲートドライバ１０４ａの実装領域に向けて直線的に引き出されている。これに対して、データ線６ａは、画素領域１０ｂから上下方向に引き出されおり、データ線６ａの引き回し配線６ｇは、画素領域１０ｂの上下位置で直角に屈曲した後、配線引き回し領域１１５を通って、ソースドライバ１０１ａの実装領域まで引き回されている。従って、走査線３ａについては引き回しに余裕があるが、データ線６ａの引き回し配線６ｇは、幅の狭い引き回し領域１１５を通す必要がある。
【００４６】
そこで、本形態では、図１および図２を参照して説明した構造を利用する。ここで、図１および図２を参照して説明した第１導電膜は、走査線３ａおよび容量線３ｂと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｂと同時形成された導電膜であり、層間絶縁膜７はゲート絶縁膜２である。また、図１を参照して説明した別の層間絶縁膜は絶縁保護膜１１であり、第３導電膜９ｓは画素電極９ａと同時形成された導電膜である。それ故、図１、図４（ｂ）および図５（ｂ）において、配線引き回し領域１１５で並列するデータ線６ａの引き回し配線６ｇは、層間絶縁膜７（ゲート絶縁膜２）の下層に形成された第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層に形成された第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。
【００４７】
ここで、図１を参照して説明したように、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延びており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。
【００４８】
また、第１配線３ｓは、引き回し領域１１５の外側で第２導電膜により形成された第３配線６ｔに電気的に接続し、第２配線６ｓからは、配線引き回し領域１１５の外側に向けて第２導電膜からなる第４配線６ｕが延在しており、本形態では、かかる第３配線６ｔおよび第４配線６ｕに相当する部分をデータ線６ａとして利用する。ここで、第１配線３ｓと第３配線６ｔとを電気的に接続するにあたっては、層間絶縁膜７、および第２配線６ｓを覆う別の層間絶縁膜（絶縁保護膜１１）において、第１配線３ｓの端部と重なる位置、および第３配線６ｔの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）を形成し、別の絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓ（ＩＴＯ膜）を形成した構造が採用されている。かかる構造によれば、第１配線３ｓの端部と第３配線６ｔの端部とをコンタクトホール７ｓ、７ｔおよび第３導電膜９ｓを経由して電気的に接続することができる。
【００４９】
（製造方法）
図６は、本形態の電気光学装置の製造方法のうち、図２（ｄ）を参照して説明したレジストマスク形成工程、および図２（ｅ）を参照して説明したマスク整形工程に対応する工程を示す説明図である。
【００５０】
本形態の電気光学装置１００を製造する際、図１（ｂ）、図４（ａ）、（ｂ）および図５（ａ）、（ｂ）に示すように、素子基板１０上にデータ線６ａ、ドレイン電極６ｂおよび第２配線６ｓを形成するには、図６（ａ）に示すように、第２導電膜６を形成した後、図６（ｂ）に示すように、レジストマスク１５０を形成する必要がある。但し、第２導電膜６をデータ線６ａ、ドレイン電極６ｂとして残したい領域（薄膜トランジスタ３０の形成領域／配線引き回し領域以外の領域）に、凸部７ａ、６ｊに相当する領域より高い領域や、凸部７ａ、６ｊに相当する領域と同じ高さの領域が存在する場合、図６（ａ）に示すように感光性レジスト１５０ａを塗布した際、凸部７ａ、６ｊに相当する領域より高い領域や、凸部７ａ、６ｊに相当する領域と同じ高さの領域では、感光性レジスト１５０ａが薄く塗布されてしまい、図２（ｄ）、（ｅ）を参照して説明したマスク整形工程後、かかる領域にはレジストマスクが残らないことになってしまう。また、第２導電膜６を完全に除去すべき領域でも、溝７ｂ、６ｋの底部に相当する領域よりも低い領域や、溝７ｂ、６ｋの底部に相当する領域と同じ高さの領域には、感光性レジスト１５０ａが厚く塗布されてしまい、マスク整形工程後、かかる領域にはレジストマスクが残ってしまう。
【００５１】
そこで、本形態では、図６（ａ）に示すように、ポジタイプの感光性レジスト１５０ａを塗布した後、露光する際、クロムなどの遮光層が形成された遮光領域１６１、クロム酸化膜が形成された半透過領域１６２、および透光領域１６３を備えた露光マスク１６０を用い、ハーフ露光を行なう。このような露光マスク１６０で露光した後、現像すると、第２導電膜６を残したい領域のうち、凸部７ａに相当する領域より高い領域や、凸部７ａに相当する領域と同じ高さの領域に、配線引き回し領域１１５での最大厚よりも厚くレジストマスク１５０を形成することができる。また、第２導電膜６を完全に除去したい領域のうち、溝７ｂの底部に相当する領域よりも低い領域や、溝７ｂの底部に相当する領域と同じ高さの領域には、レジストマスク１５０を形成しない構成を実現することができる。なお、第２導電膜６を完全に除去したい領域のうち、溝７ｂの底部に相当する領域よりも低い領域や、溝７ｂの底部に相当する領域と同じ高さの領域には、配線引き回し領域１１５での最小厚よりも薄くレジストマスク１５０が形成されている構成を採用してもよい。
【００５２】
従って、図２（ｅ）および図６（ｂ）に示すマスク整形工程を行なうと、層間絶縁膜７の凸部７ａに挟まれた溝７ｂに対応する位置にレジストマスク１５０を選択的に残すことができるとともに、薄膜トランジスタ３０の形成領域にもレジストマスク１５０を確実に残すことができる。それ故、図６（ｃ）に示すように、第２導電膜６をエッチングすると、所定位置のみに第２導電膜６を残すことができ、データ線６ａ、ドレイン電極６ｂ、および第２配線６ｓを形成することができる。また、第２導電膜６が不要な領域に第２導電膜６が残ってしまうことがない。
【００５３】
［電気光学装置への適用例２］
図７は、本発明を適用した半導体装置を素子基板として用いた別の電気光学装置（液晶装置）の電気的な構成を示すブロック図である。図８（ａ）、（ｂ）は各々、本形態の電気光学装置１００の画素１つ分の断面図、および画素の平面図であり、図８（ａ）は、図８（ｂ）のＡ２−Ａ２′線に相当する位置で電気光学装置１００を切断したときの断面図に相当する。なお、本形態の基本的な構成は、図４〜図６を参照して説明した構成と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００５４】
図４〜図６に示す電気光学装置では、アモルファスシリコンを用いて薄膜トランジスタ３０を構成したが、図７および図８に示すように、ポリシリコンを用いて薄膜トランジスタ３０を構成した電気光学装置１００（液晶装置）に本発明を適用してもよい。
【００５５】
図７に示す電気光学装置１００も液晶装置であり、素子基板１０（半導体装置）上には、複数のデータ線６ａと複数の走査線３ａとの交差に対応する位置に複数の画素１００ａが形成されている。素子基板１０において、画素領域１０ｂの外側領域では、画素領域１０ｂの側辺部と素子基板１０の側辺部との間にゲート線駆動回路１０４およびデータ線駆動回路１０４が形成されており、かかるゲート線駆動回路１０４およびデータ線駆動回路１０４は、画素１００ａに形成した薄膜トランジスタ３０の製造工程を利用して同時形成されてなる。
【００５６】
図８（ａ）、（ｂ）に示すように、本形態でも、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａが画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａおよび走査線３ａが延在している。また、素子基板１０において、走査線３ａと並列して容量線３ｂが形成されている。素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなり、素子基板１０には、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａと対応する領域に薄膜トランジスタ３０ａが形成されている。薄膜トランジスタ３０ａは、島状の半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。半導体層１ａの表面側には、シリコン酸化膜あるいはシリコン窒化膜からなるゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極（走査線３ａ）が形成されている。半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。なお、半導体層１ａは単結晶シリコン層により形成される場合があり、ゲート絶縁層２は、半導体層１ａの表面に対する熱酸化により形成されることもある。
【００５７】
薄膜トランジスタ３０ａの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁層７１に形成されたコンタクトホール７１ａを介して高濃度ソース領域１ｄに電気的に接続している。また、ドレイン電極６ｂは、層間絶縁層７１に形成されたコンタクトホール７１ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ａを介してドレイン電極６ｂに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２と同時形成された絶縁層（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。本形態において、走査線３ａおよび容量線３ｂは同時形成された導電膜であり、データ線６ａおよびドレイン電極６ｂは同時形成された導電膜である。
【００５８】
なお、素子基板１０に対しては対向基板２０が対向配置されており、素子基板１０と対向基板２０との間には液晶５０が保持されている。対向基板２０において、素子基板２０と対向する面にはＩＴＯ膜などからなる透光性の共通電極２１が形成されている。なお、対向基板２０には、ブラックマトリクスなどと称せられる遮光膜、カラーフィルタ、配向膜などが形成されているが、これらの要素は本発明と直接、関係しないので、図示および説明を省略する。
【００５９】
このように構成した電気光学装置１００において、データ線６ａは、データ線駆動回路１０１に向けて直線的に引き出されている。これに対して、走査線３ａは、画素領域１０ｂから側方に引き出された後、直角に屈曲し、配線引き回し領域１１５を通って走査線駆動回路１０４まで引き回されている。従って、本形態では、データ線６ａについては引き回しに余裕があるが、走査線３ａの引き回し配線３ｇは、幅の狭い引き回し領域１１５を通す必要がある。
【００６０】
そこで、本形態では、図３を参照して説明した構造を利用する。ここで、図３を参照して説明した第１導電膜は、走査線３ａおよび容量線３ｂと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｂと同時形成された導電膜であり、層間絶縁膜７は、層間絶縁膜７１である。また、図３を参照して説明した別の層間絶縁膜は層間絶縁膜７２、７３であり、第３導電膜９ｓは、画素電極９ａと同時形成された導電膜である。
【００６１】
すなわち、配線引き回し領域１１５で並列する走査線３ａの引き回し配線３ｇは、図３に示すように、層間絶縁膜７（層間絶縁膜７１）の下層に形成された第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層に形成された第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。ここで、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延びており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。
【００６２】
また、第２配線３ｓは、引き回し領域１１５の外側で第１導電膜により形成された第３配線３ｔに電気的に接続し、第１配線３ｓからは、配線引き回し領域１１５の外側に向けて第１導電膜からなる第４配線３ｕが延在しており、本形態では、かかる第３配線３ｔおよび第４配線３ｕに相当する部分を走査線３ａとして利用する。
【００６３】
［電気光学装置への適用例３］
以下、本発明を有機エレクトロルミネッセンス装置（有機ＥＬ装置）に適用した例を説明する。なお、以下の説明では、図４〜図７に示す形態との対応が分りやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
【００６４】
（全体構成）
図９は、本発明を適用した半導体装置を素子基板として用いた電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。図１０（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００（有機ＥＬ装置）の相隣接する画素２つ分の平面図、および画素１つ分の断面図である。なお、図１０（ｂ）は図１０（ａ）のＢ−Ｂ′線における断面図であり、図１０（ａ）では、画素電極９ａは長い点線で示し、データ線６ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは実線で示し、半導体層は短い点線で示してある。
【００６５】
図９に示す電気光学装置１００は、有機ＥＬ装置であり、素子基板１０（半導体装置）上には、複数の走査線３ａと、走査線３ａに対して交差する方向に延びる複数のデータ線６ａと、走査線３ａに対して並列して延在する複数の電源線３ｅとを有している。また、素子基板１０において、画素領域１０ｂには複数の画素１００ａがマトリクス状に配列されている。データ線６ａにはデータ線駆動回路１０１が接続され、走査線３ａには走査線駆動回路１０４が接続されている。画素領域１０ｂの各々には、走査線３ａを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ３０ｂと、このスイッチング用の薄膜トランジスタ３０ｂを介してデータ線６ａから供給される画素信号を保持する保持容量７０と、保持容量７０によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ３０ｃと、この薄膜トランジスタ３０ｃを介して電源線３ｅに電気的に接続したときに電源線３ｅから駆動電流が流れ込む画素電極９ａ（陽極層）と、この画素電極９ａと陰極層との間に有機機能層が挟まれた有機ＥＬ素子８０を構成している。
【００６６】
かかる構成によれば、走査線３ａが駆動されてスイッチング用の薄膜トランジスタ３０ｂがオンになると、そのときのデータ線６ａの電位が保持容量７０に保持され、保持容量７０が保持する電荷に応じて、駆動用の薄膜トランジスタ３０ｃのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ３０ｃのチャネルを介して、電源線３ｅから画素電極９ａに電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機ＥＬ素子８０は、これを流れる電流量に応じて発光する。
【００６７】
図１０（ａ）、（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（長い点線で囲まれた領域）が画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す領域）、および走査線３ａ（実線で示す領域）が形成されている。また、素子基板１０において、走査線３ａと並列して電源線３ｅが形成されている。図１０（ｂ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなる。素子基板１０では、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａに対応する領域に薄膜トランジスタ３０ｃが形成されている。薄膜トランジスタ３０ｃは、島状の半導体層１ａに対して、チャネル領域１ｇ、ソース領域１ｈ、およびドレイン領域１ｉが形成されている。半導体層１ａの表面側にはゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極３ｆが形成されている。かかるゲート電極３ｆは、薄膜トランジスタ３０ｂのドレインに電気的に接続されている。なお、薄膜トランジスタ３０ｂの基本的な構成は、薄膜トランジスタ３０ｃと同様であるため、説明を省略する。
【００６８】
薄膜トランジスタ３０ｃの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはソース電極６ｇおよびドレイン電極６ｈが形成され、ソース電極６ｇは、層間絶縁層７１に形成されたコンタクトホール７１ｇを介してソース領域１ｈに電気的に接続している。また、ドレイン電極６ｈは、層間絶縁層７１に形成されたコンタクトホール７１ｈを介してドレイン領域１ｉに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ｇを介してドレイン電極６ｈに電気的に接続している。
【００６９】
また、画素電極９ａの上層には、発光領域を規定するための開口部を備えたシリコン酸化膜などからなる隔壁層５ａ、および感光性樹脂などからなる厚い隔壁層５ｂが形成されている。隔壁層５ａおよび隔壁層５ｂで囲まれた領域内において、画素電極９ａの上層には、３、４−ポリエチレンジオシチオフェン／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）などからなる正孔注入層８１、および発光層８２からなる有機機能層が形成され、発光層８２の上層には陰極層８５が形成されている。このようにして、画素電極９ａ、正孔注入層８１、発光層８２および陰極層８５によって、有機ＥＬ素子８０が構成されている。発光層８２は、例えば、ポリフルオレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素、例えばルブレン、ペリレン、９、１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等をドープした材料から構成される。また、発光層８２としては、二重結合のπ電子がポリマー鎖上で非極在化しているπ共役系高分子材料が、導電性高分子でもあることから発光性能に優れるため、好適に用いられる。特に、その分子内にフルオレン骨格を有する化合物、すなわちポリフルオレン系化合物がより好適に用いられる。また、このような材料以外にも、共役系高分子有機化合物の前駆体と、発光特性を変化させるための少なくとも１種の蛍光色素とを含んでなる組成物も使用可能である。本形態において、有機機能層は、インクジェット法などの塗布法により形成される。なお、塗布法としては、フレキソ印刷法、スピンコート法、スリットコート法、ダイコート法などが採用される場合もある。また、有機機能層については、蒸着法などにより形成される場合もある。さらに、発光層８２と陰極層８５との層間にはＬｉＦなどからなる電子注入層が形成されることもある。
【００７０】
トップエミッション型の有機ＥＬ装置の場合、支持基板１０ｄからみて有機ＥＬ素子８０が形成されている側から光を取り出すので、陰極層８５は、薄いアルミニウム膜や、マグネシウムやリチウムなどの薄い膜をつけて仕事関数を調整したＩＴＯ膜などといった透光性電極として形成され、支持基板１０ｄとしては、ガラスなどの透明基板の他、不透明基板も用いることができる。不透明基板としては、例えば、アルミナなどのセラミックス、ステンレススチールなどの金属板に表面酸化などの絶縁処理を施したもの、樹脂基板などが挙げられる。これに対して、ボトムエミッション型の有機ＥＬ装置の場合、支持基板１０ｄの側から光を取り出すので、支持基板１０ｄとしては、ガラスなどの透明基板が用いられる。
【００７１】
このように構成した電気光学装置１００において、データ線６ａは、データ線駆動回路１０１に向けて直線的に引き出されている。これに対して、走査線３ａは、画素領域１０ｂから側方に引き出された後、直角に屈曲し、配線引き回し領域１１５を通って走査線駆動回路１０４まで引き回されている。従って、本形態では、データ線６ａについては引き回しに余裕があるが、走査線３ａの引き回し配線３ｇは、幅の狭い引き回し領域１１５を通す必要がある。従って、本形態でも、図３を参照して説明した構造を適用すれば、幅の狭い配線引き回し領域１１５内において、引き回し配線３ｇを適正に配列することができる。この場合、図３を参照して説明した第１導電膜は、走査線３ａやゲート電極３ｆと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｈと同時形成された導電膜であり、層間絶縁膜７は、層間絶縁膜７１である。また、図３を参照して説明した別の層間絶縁膜は層間絶縁膜７２、７３であり、第３導電膜９ｓは、画素電極９ａと同時形成された導電膜である。
【００７２】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を適用した電子機器について説明する。図１１（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図１１（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１１（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００７３】
なお、電気光学装置１００が適用される電子機器としては、図１１示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【図面の簡単な説明】
【００７４】
【図１】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程断面図である。
【図３】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。
【図４】（ａ）、（ｂ）は各々、本発明を適用した半導体装置を素子基板として用いた電気光学装置（液晶装置）の電気的な構成を示すブロック図、およびその一部を拡大して示す説明図である。
【図５】（ａ）、（ｂ）は各々、図４に示す電気光学装置の画素１つ分の断面図、および画素の平面図である。
【図６】図４および図５に示す電気光学装置の製造方法のうち、図２に示すレジストマスク形成工程、およびマスク整形工程に対応する工程を示す説明図である。
【図７】本発明を適用した半導体装置を素子基板として用いた別の電気光学装置（液晶装置）の電気的な構成を示すブロック図である。
【図８】（ａ）、（ｂ）は各々、図７に示す電気光学装置の画素１つ分の断面図、および画素の平面図である。
【図９】本発明を適用した半導体装置を素子基板として用いたさらに別の電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。
【図１０】（ａ）、（ｂ）は各々、図９に示す電気光学装置（有機ＥＬ装置）の相隣接する画素２つ分の平面図、および画素１つ分の断面図である。
【図１１】本発明に係る電気光学装置を用いた電子機器の説明図である。
【図１２】従来の半導体装置の説明図である。
【符号の説明】
【００７５】
３ａ・・走査線、３ｓ・・第１配線、６ａ・・データ線、６ｓ・・第２配線、７・・層間絶縁膜、９ａ・・画素電極、１０・・素子基板（半導体装置）、５０・・液晶、８０・・有機エレクトロルミネッセンス素子、１０ｂ・・画素領域、１００・・電気光学装置、１１０・・半導体装置、１１５・・配線引き回し領域、１２０・・基板
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、および該半導体装置を素子基板として用いた電気光学装置に関するものである。
【背景技術】
【０００２】
各種の半導体装置のうち、電気光学装置の素子基板として用いられる半導体装置では、複数の画素がマトリクス状に配置された画素領域内に複数本のゲート線や複数本のソース線などといった信号線が形成されており、かかる信号線は、画素領域外側のパッドに向けて並列して引き回されることになる。その際、全ての信号線を並列して引き回すと、引き回し領域が幅広になってしまい、表示に直接、寄与しない周辺領域が広くなってしまう。例えば、データ線の引き回し配線をライン幅およびスペース幅が各々３．５μｍとなるように配列した場合、ＶＧＡパネルでは、１３．４４ｍｍにもなってしまう。
【０００３】
一方、図１２（ａ）、（ｂ）、（ｃ）に示すように、配線引き回し領域１１５に形成される配線を層間絶縁膜７の下層で第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層で第２導電膜により形成された複数の第２配線６ｓとにより構成し、第２配線６ｓについては第１配線３ｓとの間を通って延在させることが提案されている（特許文献１参照）。
【特許文献１】特開２００５−９１９６２号の図２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の構成のように、第１配線３ｓと第２配線６ｓとの間に大きな隙間ｇを空けると、多層配線を利用した割には、配線引き回し領域１１５の幅寸法を狭くできない。一方、成膜工程、従来のフォトリソグラフィ技術を用いてのレジストマスク形成工程、エッチング工程により、狭い間隔で第１配線３ｓと第２配線６ｓとを形成すると、エッチングマスクを形成する際の露光精度などの影響で第１配線３ｓと第２配線６ｓとの間隔がその都度ばらつき、第１配線３ｓと第２配線６ｓとが部分的に重なってしまう場合がある。また、重なり合いが配線毎に相違する場合もあり、この場合、配線に寄生する容量が配線毎に相違することになる結果、配線毎に信号波形が相違してしまうおそれがある。特に、スキャナータイプの露光機を用いた場合には、重ね合わせ精度が低くなってしまう。
【０００５】
かかる問題点は、電気光学装置の素子基板に限らず、かかる素子基板以外の半導体装置でも、同様に発生する問題である。
【０００６】
以上の問題点に鑑みて、本発明の課題は、層間絶縁膜の下層に形成した第１配線と上層に形成した第２配線とを並列させて配線の引き回し領域が占有する領域を狭めた場合でも、第１配線と第２配線との位置関係が配線毎にばらつくことのない半導体装置、該半導体装置を素子基板として用いた電気光学装置、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置の製造方法において、前記基板上の前記配線引き回し領域に第１導電膜からなる複数の第１配線を並列して形成する第１配線形成工程と、前記第１配線の上層側に、当該第１配線が反映されてなる凸部が表面に形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜の上層に第２導電膜を形成する第２導電膜形成工程と、前記層間絶縁膜の上層に感光性レジストを塗布した後、現像してレジストマスクを形成するエッチングマスク形成工程と、前記レジストマスクを表面側から除去し、前記第２導電膜の表面において前記凸部に挟まれた溝内に前記レジストマスクを選択的に残すマスク整形工程と、前記溝内に前記レジストマスクを選択的に残した状態で前記第２導電膜をエッチングして第２配線を形成する第２導電膜パターニング工程と、を有することを特徴とする。
【０００８】
かかる方法で製造した半導体装置は、基板上の配線引き回し領域で複数の配線が並列して延在し、前記複数の配線は、層間絶縁膜の下層で第１導電膜により形成された複数の第１配線と、前記層間絶縁膜の上層で第２導電膜により形成され、前記第１配線との間を通って延在する複数の第２配線とから構成され、前記複数の第２配線は各々、前記層間絶縁膜の表面において前記第１配線が反映されてなる凸部に挟まれた溝内で、幅方向の両端部が前記第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっていることを特徴とする。すなわち、上層側の第２配線は、下層側の第１配線に対して自己整合的に形成されていることを特徴とする。
【０００９】
本発明では、第１配線を覆う層間絶縁膜の表面には、第１配線が反映されてなる凸部が形成され、かかる凸部に挟まれた溝内にレジストマスクを選択的に残すことにより、第２配線を第１配線に対して自己整合的に形成する。このため、狭い間隔で第１配線と第２配線とを形成した場合でも、複数の第２配線は各々、幅方向の両端部が第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっており、配線引き回し領域を狭めた場合でも、第１配線と第２配線との位置関係が配線毎にばらつくことがない。それ故、第１配線と第２配線とが部分的に重なった場合でも、重なりが配線毎に等しいため、寄生容量が配線毎に相違することがなく、配線毎に信号波形が相違することがない。
【００１０】
本発明において、前記エッチングマスク形成工程では、感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を残すべき領域のうち、前記凸部に相当する領域より高い領域、および／または前記凸部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での前記レジストマスクの最大厚以上の厚さに残すことが好ましい。このように構成すると、感光性レジストを塗布した際、例えば、凸部より高い領域に感光性レジストが薄く塗布された場合でも、マスク整形工程の後、かかる領域にレジストマスクを残すことができるので、第２導電膜を確実に残すことができる。
【００１１】
本発明において、前記エッチングマスク形成工程では、前記感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を完全除去すべき領域のうち、前記溝の底部に相当する領域よりも低い領域、および／または前記溝の底部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での最小厚よりも薄く形成する、あるいは前記レジストマスクを形成しないことが好ましい。このように構成すると、感光性レジストを塗布した際、例えば、溝の底部よりも低い領域に感光性レジストが厚く塗布された場合でも、マスク整形工程の後、かかる領域にレジストマスクが存在しないことになるので、第２導電膜を確実に除去することができる。
【００１２】
本発明を適用した半導体装置において、前記配線引き回し領域の幅方向の端部には、当該端部に位置する前記第１配線および前記第２配線のうちの一方の配線に対して並列するように、他方の配線からダミー配線が延在していることが好ましい。すなわち、配線引き回し領域の端部に第１配線が位置する場合、当該第１配線に並列するように第２配線からダミー配線が延在し、配線引き回し領域の端部に第２配線が位置する場合、当該第２配線に並列するように第１配線からダミー配線が延在していることが好ましい。このように構成すると、第１配線および第２配線の各々において寄生する容量を同等とすることができる。
【００１３】
本発明において、前記基板上には、電界効果型トランジスタが形成されている場合、前記電界効果型トランジスタのゲート電極は前記第１導電膜により形成され、前記電界効果型トランジスタのソース電極は前記第２導電膜により形成されている構成を採用することができる。
【００１４】
本発明において、前記基板上には、前記第１配線および前記第２配線のうち一方の配線は、前記層間絶縁膜の非形成領域を経由して他方の配線を構成する導電膜により形成された第３配線に電気的に接続していることが好ましい。このように構成すると、配線引き回し領域の外側では、配線を同一の導電膜で形成した構造を実現することができる。
【００１５】
かかる構造の場合、前記第３配線と、前記他方の配線から前記配線引き回し領域の外側に延在した第４配線とは、前記配線引き回し領域で前記配線のピッチに比して広いピッチで並列させればよい。
【００１６】
かかる構造によれば、前記第３配線と前記第４配線とには同一種類の信号が供給される構成を実現することができる。
【００１７】
本発明を適用した半導体装置は、複数の画素電極が形成された素子基板として構成でき、かかる素子基板を備えた電気光学装置では、前記第３配線および前記第４配線が、前記素子基板上の画素領域で並列している構造となる。
【００１８】
かかる電気光学装置の例としては液晶装置を挙げることができ、この場合、前記素子基板は、該素子基板に対向配置された対向基板との間に液晶を保持する構成となる。
【００１９】
また、電気光学装置が有機エレクトロルミネッセンス装置である場合、前記素子基板上には、有機エレクトロルミネッセンス素子が形成されている構成となる。
【００２０】
本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどの電子機器に用いることができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。また、以下の説明では、図１２に示した例との対応が明確になるように、共通する機能を有する部分には同一の符号を付して説明する。
【００２２】
［実施の形態１］
図１（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。図２は、本形態の半導体装置の製造方法を示す工程断面図である。
【００２３】
図１（ａ）、（ｂ）、（ｃ）に示すように、本発明を適用した半導体装置１１０は、基板１２０上の配線引き回し領域１１５で複数の配線が並列して延在している。複数の配線は、層間絶縁膜７の下層で第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層で第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。
【００２４】
ここで、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延在しており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。すなわち、上層側の第２配線６ｓは、下層側の第１配線３ｓに対して自己整合的に形成されている。
【００２５】
また、基板１２０上において、第１配線３ｓおよび第２配線６ｓのうち、第１配線３ｓは、層間絶縁膜７の非形成領域を経由して、層間絶縁膜７の上層で第２導電膜により形成された第３配線６ｔに電気的に接続している。かかる電気的な接続を行なうにあたって、本形態では、層間絶縁膜７、および第２配線６ｓを上層で覆う別の層間絶縁膜において、第１配線３ｓの端部と重なる位置、および第３配線６ｔの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）が形成されており、別の絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓが形成された構造が採用されている。かかる構造によれば、第１配線３ｓの端部と第３配線６ｔの端部とをコンタクトホール７ｓ、７ｔおよび第３導電膜９ｓを経由して電気的に接続することができる。
【００２６】
また、第２配線６ｓからは、配線引き回し領域１１５の外側に向けて第２導電膜からなる第４配線６ｕが延在しており、かかる第４配線６ｕは、第３配線６ｔに対して、配線引き回し領域１１５での配線のピッチに比して広いピッチで並列している。ここで、配線引き回し領域１１５から延在した第３配線６ｔおよび第４配線６ｕは、いずれも同一の導電膜（第２導電膜）から形成されており、同一種類の配線として利用できるので、第３配線６ｔおよび第４配線６ｕについては、同一種類の信号を供給するのに用いることができる。例えば、本発明を適用した半導体装置１１０を、後述する電気光学装置の素子基板として用いた場合、第３配線６ｔおよび第４配線６ｕを、画素領域で並列するデータ線などとして用いることができる。
【００２７】
かかる構造の半導体装置１１０の製造方法においては、まず、図２（ａ）に示す第１配線形成工程において、基板１２０上に第１導電膜を金属膜などにより形成した後、フォトリソグラフィ技術を用いて第１導電膜をパターニングし、配線引き回し領域１１５に第１導電膜からなる複数の第１配線３ｓを並列して形成する。
【００２８】
次に、図２（ｂ）に示す層間絶縁膜形成工程では、第１配線３ｓの上層側に、ＣＶＤ法などによりシリコン酸化物やシリコン窒化物からなる層間絶縁膜７を一定の厚さに形成する。その結果、層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成され、凸部７ａに挟まれた領域に溝７ｂが形成される。
【００２９】
次に、図２（ｃ）に示す第２導電膜形成工程において、層間絶縁膜７の上層に第２導電膜６を金属膜などにより形成する。その結果、層間絶縁膜７の表面には、層間絶縁膜７の凸部７ａおよび溝７ｂが反映されて凸部６ｊおよび溝６ｋが形成される。
【００３０】
次に、図２（ｄ）に示すエッチングマスク形成工程では、層間絶縁膜７の上層に感光性レジストを塗布した後、現像してレジストマスク１５０を形成する。この状態で、レジストマスク１５０の表面は、凹凸のない平坦面になっている。
【００３１】
次に、図２（ｅ）に示すマスク整形工程では、レジストマスク１５０に酸素プラズマなどを利用したアッシングを行い、レジストマスク１５０を表面側から除去する。その結果、層間絶縁膜７の凸部７ａに挟まれた溝７ｂ、６ｋに対応する位置にレジストマスク１５０を選択的に残すことができる。
【００３２】
次に、第２導電膜パターニング工程において、第２導電膜６の溝６ｋ内にレジストマスク１５０を選択的に残した状態で第２導電膜６をエッチングした後、レジストマスク１５０を除去すると、図１（ｃ）に示すように、複数の第２配線６ｓを並列した状態に形成することができる。
【００３３】
このように、本形態では、第１配線３ｓを覆う層間絶縁膜７の表面には、第１配線３ｓが反映されてなる凸部７ａが形成され、かかる凸部７ａに挟まれた溝７ｂ内にレジストマスク１５０を選択的に残すことにより、第２配線６ｓを第１配線３ｓに対して自己整合的に形成する。このため、狭い間隔で第１配線３ｓと第２配線６ｓとを形成した場合でも、複数の第２配線６ｓは各々、幅方向の両端部が第１配線３ａの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。従って、配線引き回し領域１１５を狭めた場合でも、第１配線３ｓと第２配線６ｓとの位置関係が配線毎にばらつくことがない。それ故、第１配線３ｓと第２配線６ｓとが部分的に重なった場合でも、重なりが配線毎に等しいため、寄生容量が配線毎に相違することがなく、配線毎に信号波形が相違することがない。
【００３４】
なお、図１（ａ）に点線で示すように、配線引き回し領域１１５の端部に第１配線３ｓが位置する場合、第１配線３ｓに並列するように第２配線６ｓからダミー配線６ｗを延在させ、配線引き回し領域１１５の端部に第２配線６ｓが位置する場合、第２配線６ｓに並列するように第１配線３ｓからダミー配線３ｗを延在させてもよい。このように構成すると、第１配線３ｓおよび第２配線６ｓの各々において寄生する容量を同等とすることができる。
【００３５】
［実施の形態２］
図３（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００３６】
実施の形態１では、第３配線６ｔおよび第４配線６ｕがいずれも第２導電膜により形成されていたが、以下に説明するように、第３配線および第４配線がいずれも第１導電膜により形成されている構成であってもよい。すなわち、図３（ａ）、（ｂ）、（ｃ）に示すように、第１配線３ｓおよび第２配線６ｓのうち、第２配線６ｓは、層間絶縁膜７の非形成領域を経由して、第１導電膜により形成された第３配線３ｔに電気的に接続している。また、第１配線３ｓからは、配線引き回し領域１１５の外側に向けて第１導電膜からなる第４配線３ｕが延在しており、かかる第４配線３ｕは、第３配線３ｔに対して、配線引き回し領域１１５での配線のピッチに比して広いピッチで並列している。なお、第２配線６ｓと第３配線３ｔとを電気的に接続するにあたっては、層間絶縁膜７、および第２配線６ｓを覆う別の層間絶縁膜において、第３配線３ｔの端部と重なる位置、および第２配線６ｓの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）を形成してき、別の層間絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓを形成すればよい。
【００３７】
［実施の形態１、２の変形例］
実施の形態１において、第１配線３ｓと第３配線６ｔとを電気的に接続するにあたっては、第１配線３ｓの端部と第３配線６ｔの端部とを層間絶縁膜７を介して重なるように形成し、かかる重なり部分の層間絶縁膜７にコンタクトホールを形成してもよい。また、実施の形態２において、第２配線６ｓと第３配線３ｔとを電気的に接続するにあたっては、第２配線６ｓの端部と第３配線３ｔの端部とを層間絶縁膜７を介して重なるように形成し、かかる重なり部分の層間絶縁膜７にコンタクトホールを形成してもよい。
【００３８】
［電気光学装置への適用例１］
図４（ａ）、（ｂ）は各々、本発明を適用した半導体装置を素子基板として用いた電気光学装置（液晶装置）の電気的な構成を示すブロック図、およびその一部を拡大して示す説明図である。図４（ａ）、（ｂ）において、本形態の電気光学装置１００は液晶装置であり、素子基板１０（半導体装置）上には、複数のデータ線６ａと複数の走査線３ａとの交差に対応する位置に複数の画素１００ａが形成されている。素子基板１０上には、複数の画素１００ａが配列された領域によって画素領域１０ｂが構成されており、かかる画素領域１０ｂは、電気光学装置１００において画像を表示するための画像表示領域１０ａとして利用される。但し、画素領域１０ｂの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域１０ｂのうち、ダミーの画素を除いた領域によって画像表示領域１０ａが構成される。
【００３９】
素子基板１０において、画素領域１０ｂの外側領域では、画素領域１０ｂの側辺部と素子基板１０の側辺部との間にゲート線駆動回路１０４を内蔵するＩＣ１０４ａが実装されている。また、素子基板１０の側辺部に沿っては、ＩＣ１０４ａを両側で挟む位置に、データ線駆動回路１０４を内蔵するＩＣ１０１ａが実装されている。
【００４０】
複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用の薄膜トランジスタ３０ａ（画素トランジスタ）が形成されている。ＩＣ１０１ａ（データ線駆動回路１０１）から延びたデータ線６ａは、薄膜トランジスタ３０ａのソースに電気的に接続されており、データ線６ａに画像信号を線順次で供給する。ＩＣ１０４ａ（データ線駆動回路１０４）から延びた走査線３ａは、薄膜トランジスタ３０ａのゲートに電気的に接続されており、走査線駆動回路１０４は、走査線３ａに走査信号を線順次で供給する。画素電極９ａは、薄膜トランジスタ３０ａのドレインに電気的に接続されており、電気光学装置１００では、薄膜トランジスタ３０ａを一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。液晶容量５０ａに書き込まれた所定レベルの画像信号は、素子基板１０に形成された画素電極９ａと、後述する対向基板の共通電極との間で一定期間保持される。画素電極９ａと共通電極との間には保持容量６０が形成されており、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置１００が実現される。本形態では、保持容量６０を構成するにあたって、走査線３ａと並行するように容量線３ｂが形成されているが、前段の走査線３ａとの間に保持容量６０が形成される場合もある。なお、フリンジフィールドスイッチング（ＦＦＳ（Fring Field Switching））モードの液晶装置の場合、共通電極は、画素電極９ａと同様、素子基板１０上に形成される。
【００４１】
（画素の詳細構成）
図５（ａ）、（ｂ）は各々、本形態の電気光学装置１００の画素１つ分の断面図、および画素の平面図であり、図５（ａ）は、図５（ｂ）のＡ１−Ａ１′線に相当する位置で電気光学装置１００を切断したときの断面図に相当する。
【００４２】
図５（ａ）、（ｂ）に示すように、本形態の電気光学装置１００では、画素トランジスタとして、ボトムゲート構造の薄膜トランジスタ３０が用いられ、素子基板１０上には、ＩＴＯ膜からなる透光性の画素電極９ａが各画素１００ａ毎に形成されている。画素電極９ａの縦横の境界領域に沿っては、薄膜トランジスタ３０に電気的に接続されたデータ線６ａおよび走査線３ａが形成され、走査線３ａと並列するように容量線３ｂが形成されている。容量線３ｂ、走査線３ａと同時形成された配線層である。
【００４３】
薄膜トランジスタ３０はボトムゲート構造を有しており、薄膜トランジスタ３０では、走査線３ａの一部からなるゲート電極、ゲート絶縁膜２、薄膜トランジスタ３０の能動層を構成するアモルファスシリコン膜からなる半導体層１ａ、およびコンタクト層１ｒがこの順に積層されている。半導体層１ａのうち、ソース側の端部には、コンタクト層１ｒを介してデータ線６ａが重なっており、ドレイン側の端部には、コンタクト層１ｒを介してドレイン電極６ｂが重なっている。データ線６ａおよびドレイン電極６ｂは同時形成された導電膜からなる。ドレイン電極６ｂは、ゲート絶縁膜２を介して容量線３ｂに重なっており、保持容量６０を構成している。データ線６ａおよびドレイン電極６ｂの表面側にはシリコン窒化膜などからなる絶縁保護膜１１が形成されている。絶縁保護膜１１の上層には、ＩＴＯ膜からなる画素電極９ａが形成されており、画素電極９ａは、絶縁保護膜１１に形成されたコンタクトホール１１ａを介してドレイン電極６ｂに電気的に接続されている。なお、画素電極９ａ表面には配向膜（図示せず）が形成されている。
【００４４】
このように構成した素子基板１０に対しては対向基板２０が対向配置されており、素子基板１０と対向基板２０との間には液晶５０が保持されている。対向基板２０において、素子基板２０と対向する面にはＩＴＯ膜などからなる透光性の共通電極２１が形成されている。なお、対向基板２０には、ブラックマトリクスなどと称せられる遮光膜、カラーフィルタ、配向膜などが形成されているが、これらの要素は本発明と直接、関係しないので、図示および説明を省略する。なお、素子基板１０および対向基板２０の基材である支持基板１０ｄ、２０ｄはいずれもガラス基板である。
【００４５】
（データ線の引き回し構造）
再び図４（ａ）、（ｂ）において、本形態では、図４（ａ）に示すレイアウトに対応して、走査線３ａは、ゲートドライバ１０４ａの実装領域に向けて直線的に引き出されている。これに対して、データ線６ａは、画素領域１０ｂから上下方向に引き出されおり、データ線６ａの引き回し配線６ｇは、画素領域１０ｂの上下位置で直角に屈曲した後、配線引き回し領域１１５を通って、ソースドライバ１０１ａの実装領域まで引き回されている。従って、走査線３ａについては引き回しに余裕があるが、データ線６ａの引き回し配線６ｇは、幅の狭い引き回し領域１１５を通す必要がある。
【００４６】
そこで、本形態では、図１および図２を参照して説明した構造を利用する。ここで、図１および図２を参照して説明した第１導電膜は、走査線３ａおよび容量線３ｂと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｂと同時形成された導電膜であり、層間絶縁膜７はゲート絶縁膜２である。また、図１を参照して説明した別の層間絶縁膜は絶縁保護膜１１であり、第３導電膜９ｓは画素電極９ａと同時形成された導電膜である。それ故、図１、図４（ｂ）および図５（ｂ）において、配線引き回し領域１１５で並列するデータ線６ａの引き回し配線６ｇは、層間絶縁膜７（ゲート絶縁膜２）の下層に形成された第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層に形成された第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。
【００４７】
ここで、図１を参照して説明したように、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延びており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。
【００４８】
また、第１配線３ｓは、引き回し領域１１５の外側で第２導電膜により形成された第３配線６ｔに電気的に接続し、第２配線６ｓからは、配線引き回し領域１１５の外側に向けて第２導電膜からなる第４配線６ｕが延在しており、本形態では、かかる第３配線６ｔおよび第４配線６ｕに相当する部分をデータ線６ａとして利用する。ここで、第１配線３ｓと第３配線６ｔとを電気的に接続するにあたっては、層間絶縁膜７、および第２配線６ｓを覆う別の層間絶縁膜（絶縁保護膜１１）において、第１配線３ｓの端部と重なる位置、および第３配線６ｔの端部と重なる位置の各々にコンタクトホール７ｓ、７ｔ（層間絶縁膜の非形成領域）を形成し、別の絶縁膜上には、かかるコンタクトホール７ｓ、７ｔと重なる領域に第３導電膜９ｓ（ＩＴＯ膜）を形成した構造が採用されている。かかる構造によれば、第１配線３ｓの端部と第３配線６ｔの端部とをコンタクトホール７ｓ、７ｔおよび第３導電膜９ｓを経由して電気的に接続することができる。
【００４９】
（製造方法）
図６は、本形態の電気光学装置の製造方法のうち、図２（ｄ）を参照して説明したレジストマスク形成工程、および図２（ｅ）を参照して説明したマスク整形工程に対応する工程を示す説明図である。
【００５０】
本形態の電気光学装置１００を製造する際、図１（ｂ）、図４（ａ）、（ｂ）および図５（ａ）、（ｂ）に示すように、素子基板１０上にデータ線６ａ、ドレイン電極６ｂおよび第２配線６ｓを形成するには、図６（ａ）に示すように、第２導電膜６を形成した後、図６（ｂ）に示すように、レジストマスク１５０を形成する必要がある。但し、第２導電膜６をデータ線６ａ、ドレイン電極６ｂとして残したい領域（薄膜トランジスタ３０の形成領域／配線引き回し領域以外の領域）に、凸部７ａ、６ｊに相当する領域より高い領域や、凸部７ａ、６ｊに相当する領域と同じ高さの領域が存在する場合、図６（ａ）に示すように感光性レジスト１５０ａを塗布した際、凸部７ａ、６ｊに相当する領域より高い領域や、凸部７ａ、６ｊに相当する領域と同じ高さの領域では、感光性レジスト１５０ａが薄く塗布されてしまい、図２（ｄ）、（ｅ）を参照して説明したマスク整形工程後、かかる領域にはレジストマスクが残らないことになってしまう。また、第２導電膜６を完全に除去すべき領域でも、溝７ｂ、６ｋの底部に相当する領域よりも低い領域や、溝７ｂ、６ｋの底部に相当する領域と同じ高さの領域には、感光性レジスト１５０ａが厚く塗布されてしまい、マスク整形工程後、かかる領域にはレジストマスクが残ってしまう。
【００５１】
そこで、本形態では、図６（ａ）に示すように、ポジタイプの感光性レジスト１５０ａを塗布した後、露光する際、クロムなどの遮光層が形成された遮光領域１６１、クロム酸化膜が形成された半透過領域１６２、および透光領域１６３を備えた露光マスク１６０を用い、ハーフ露光を行なう。このような露光マスク１６０で露光した後、現像すると、第２導電膜６を残したい領域のうち、凸部７ａに相当する領域より高い領域や、凸部７ａに相当する領域と同じ高さの領域に、配線引き回し領域１１５での最大厚よりも厚くレジストマスク１５０を形成することができる。また、第２導電膜６を完全に除去したい領域のうち、溝７ｂの底部に相当する領域よりも低い領域や、溝７ｂの底部に相当する領域と同じ高さの領域には、レジストマスク１５０を形成しない構成を実現することができる。なお、第２導電膜６を完全に除去したい領域のうち、溝７ｂの底部に相当する領域よりも低い領域や、溝７ｂの底部に相当する領域と同じ高さの領域には、配線引き回し領域１１５での最小厚よりも薄くレジストマスク１５０が形成されている構成を採用してもよい。
【００５２】
従って、図２（ｅ）および図６（ｂ）に示すマスク整形工程を行なうと、層間絶縁膜７の凸部７ａに挟まれた溝７ｂに対応する位置にレジストマスク１５０を選択的に残すことができるとともに、薄膜トランジスタ３０の形成領域にもレジストマスク１５０を確実に残すことができる。それ故、図６（ｃ）に示すように、第２導電膜６をエッチングすると、所定位置のみに第２導電膜６を残すことができ、データ線６ａ、ドレイン電極６ｂ、および第２配線６ｓを形成することができる。また、第２導電膜６が不要な領域に第２導電膜６が残ってしまうことがない。
【００５３】
［電気光学装置への適用例２］
図７は、本発明を適用した半導体装置を素子基板として用いた別の電気光学装置（液晶装置）の電気的な構成を示すブロック図である。図８（ａ）、（ｂ）は各々、本形態の電気光学装置１００の画素１つ分の断面図、および画素の平面図であり、図８（ａ）は、図８（ｂ）のＡ２−Ａ２′線に相当する位置で電気光学装置１００を切断したときの断面図に相当する。なお、本形態の基本的な構成は、図４〜図６を参照して説明した構成と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００５４】
図４〜図６に示す電気光学装置では、アモルファスシリコンを用いて薄膜トランジスタ３０を構成したが、図７および図８に示すように、ポリシリコンを用いて薄膜トランジスタ３０を構成した電気光学装置１００（液晶装置）に本発明を適用してもよい。
【００５５】
図７に示す電気光学装置１００も液晶装置であり、素子基板１０（半導体装置）上には、複数のデータ線６ａと複数の走査線３ａとの交差に対応する位置に複数の画素１００ａが形成されている。素子基板１０において、画素領域１０ｂの外側領域では、画素領域１０ｂの側辺部と素子基板１０の側辺部との間にゲート線駆動回路１０４およびデータ線駆動回路１０４が形成されており、かかるゲート線駆動回路１０４およびデータ線駆動回路１０４は、画素１００ａに形成した薄膜トランジスタ３０の製造工程を利用して同時形成されてなる。
【００５６】
図８（ａ）、（ｂ）に示すように、本形態でも、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａが画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａおよび走査線３ａが延在している。また、素子基板１０において、走査線３ａと並列して容量線３ｂが形成されている。素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなり、素子基板１０には、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａと対応する領域に薄膜トランジスタ３０ａが形成されている。薄膜トランジスタ３０ａは、島状の半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。半導体層１ａの表面側には、シリコン酸化膜あるいはシリコン窒化膜からなるゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極（走査線３ａ）が形成されている。半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。なお、半導体層１ａは単結晶シリコン層により形成される場合があり、ゲート絶縁層２は、半導体層１ａの表面に対する熱酸化により形成されることもある。
【００５７】
薄膜トランジスタ３０ａの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁層７１に形成されたコンタクトホール７１ａを介して高濃度ソース領域１ｄに電気的に接続している。また、ドレイン電極６ｂは、層間絶縁層７１に形成されたコンタクトホール７１ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ａを介してドレイン電極６ｂに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２と同時形成された絶縁層（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。本形態において、走査線３ａおよび容量線３ｂは同時形成された導電膜であり、データ線６ａおよびドレイン電極６ｂは同時形成された導電膜である。
【００５８】
なお、素子基板１０に対しては対向基板２０が対向配置されており、素子基板１０と対向基板２０との間には液晶５０が保持されている。対向基板２０において、素子基板２０と対向する面にはＩＴＯ膜などからなる透光性の共通電極２１が形成されている。なお、対向基板２０には、ブラックマトリクスなどと称せられる遮光膜、カラーフィルタ、配向膜などが形成されているが、これらの要素は本発明と直接、関係しないので、図示および説明を省略する。
【００５９】
このように構成した電気光学装置１００において、データ線６ａは、データ線駆動回路１０１に向けて直線的に引き出されている。これに対して、走査線３ａは、画素領域１０ｂから側方に引き出された後、直角に屈曲し、配線引き回し領域１１５を通って走査線駆動回路１０４まで引き回されている。従って、本形態では、データ線６ａについては引き回しに余裕があるが、走査線３ａの引き回し配線３ｇは、幅の狭い引き回し領域１１５を通す必要がある。
【００６０】
そこで、本形態では、図３を参照して説明した構造を利用する。ここで、図３を参照して説明した第１導電膜は、走査線３ａおよび容量線３ｂと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｂと同時形成された導電膜であり、層間絶縁膜７は、層間絶縁膜７１である。また、図３を参照して説明した別の層間絶縁膜は層間絶縁膜７２、７３であり、第３導電膜９ｓは、画素電極９ａと同時形成された導電膜である。
【００６１】
すなわち、配線引き回し領域１１５で並列する走査線３ａの引き回し配線３ｇは、図３に示すように、層間絶縁膜７（層間絶縁膜７１）の下層に形成された第１導電膜により形成された複数の第１配線３ｓと、層間絶縁膜７の上層に形成された第２導電膜により形成された第２配線６ｓとから構成されており、第２配線６ｓは、第１配線３ｓとの間を通って延在している。ここで、複数の第２配線６ｓは各々、層間絶縁膜７の表面において第１配線３ｓが反映されてなる凸部７ａに挟まれた溝７ｂ内で延びており、幅方向の両端部が第１配線３ｓの幅方向の一方の端部、およびこの第１配線３ｓに隣接する第１配線３ｓの幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっている。
【００６２】
また、第２配線３ｓは、引き回し領域１１５の外側で第１導電膜により形成された第３配線３ｔに電気的に接続し、第１配線３ｓからは、配線引き回し領域１１５の外側に向けて第１導電膜からなる第４配線３ｕが延在しており、本形態では、かかる第３配線３ｔおよび第４配線３ｕに相当する部分を走査線３ａとして利用する。
【００６３】
［電気光学装置への適用例３］
以下、本発明を有機エレクトロルミネッセンス装置（有機ＥＬ装置）に適用した例を説明する。なお、以下の説明では、図４〜図７に示す形態との対応が分りやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
【００６４】
（全体構成）
図９は、本発明を適用した半導体装置を素子基板として用いた電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。図１０（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００（有機ＥＬ装置）の相隣接する画素２つ分の平面図、および画素１つ分の断面図である。なお、図１０（ｂ）は図１０（ａ）のＢ−Ｂ′線における断面図であり、図１０（ａ）では、画素電極９ａは長い点線で示し、データ線６ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは実線で示し、半導体層は短い点線で示してある。
【００６５】
図９に示す電気光学装置１００は、有機ＥＬ装置であり、素子基板１０（半導体装置）上には、複数の走査線３ａと、走査線３ａに対して交差する方向に延びる複数のデータ線６ａと、走査線３ａに対して並列して延在する複数の電源線３ｅとを有している。また、素子基板１０において、画素領域１０ｂには複数の画素１００ａがマトリクス状に配列されている。データ線６ａにはデータ線駆動回路１０１が接続され、走査線３ａには走査線駆動回路１０４が接続されている。画素領域１０ｂの各々には、走査線３ａを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ３０ｂと、このスイッチング用の薄膜トランジスタ３０ｂを介してデータ線６ａから供給される画素信号を保持する保持容量７０と、保持容量７０によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ３０ｃと、この薄膜トランジスタ３０ｃを介して電源線３ｅに電気的に接続したときに電源線３ｅから駆動電流が流れ込む画素電極９ａ（陽極層）と、この画素電極９ａと陰極層との間に有機機能層が挟まれた有機ＥＬ素子８０を構成している。
【００６６】
かかる構成によれば、走査線３ａが駆動されてスイッチング用の薄膜トランジスタ３０ｂがオンになると、そのときのデータ線６ａの電位が保持容量７０に保持され、保持容量７０が保持する電荷に応じて、駆動用の薄膜トランジスタ３０ｃのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ３０ｃのチャネルを介して、電源線３ｅから画素電極９ａに電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機ＥＬ素子８０は、これを流れる電流量に応じて発光する。
【００６７】
図１０（ａ）、（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（長い点線で囲まれた領域）が画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す領域）、および走査線３ａ（実線で示す領域）が形成されている。また、素子基板１０において、走査線３ａと並列して電源線３ｅが形成されている。図１０（ｂ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなる。素子基板１０では、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａに対応する領域に薄膜トランジスタ３０ｃが形成されている。薄膜トランジスタ３０ｃは、島状の半導体層１ａに対して、チャネル領域１ｇ、ソース領域１ｈ、およびドレイン領域１ｉが形成されている。半導体層１ａの表面側にはゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極３ｆが形成されている。かかるゲート電極３ｆは、薄膜トランジスタ３０ｂのドレインに電気的に接続されている。なお、薄膜トランジスタ３０ｂの基本的な構成は、薄膜トランジスタ３０ｃと同様であるため、説明を省略する。
【００６８】
薄膜トランジスタ３０ｃの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはソース電極６ｇおよびドレイン電極６ｈが形成され、ソース電極６ｇは、層間絶縁層７１に形成されたコンタクトホール７１ｇを介してソース領域１ｈに電気的に接続している。また、ドレイン電極６ｈは、層間絶縁層７１に形成されたコンタクトホール７１ｈを介してドレイン領域１ｉに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ｇを介してドレイン電極６ｈに電気的に接続している。
【００６９】
また、画素電極９ａの上層には、発光領域を規定するための開口部を備えたシリコン酸化膜などからなる隔壁層５ａ、および感光性樹脂などからなる厚い隔壁層５ｂが形成されている。隔壁層５ａおよび隔壁層５ｂで囲まれた領域内において、画素電極９ａの上層には、３、４−ポリエチレンジオシチオフェン／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）などからなる正孔注入層８１、および発光層８２からなる有機機能層が形成され、発光層８２の上層には陰極層８５が形成されている。このようにして、画素電極９ａ、正孔注入層８１、発光層８２および陰極層８５によって、有機ＥＬ素子８０が構成されている。発光層８２は、例えば、ポリフルオレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素、例えばルブレン、ペリレン、９、１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等をドープした材料から構成される。また、発光層８２としては、二重結合のπ電子がポリマー鎖上で非極在化しているπ共役系高分子材料が、導電性高分子でもあることから発光性能に優れるため、好適に用いられる。特に、その分子内にフルオレン骨格を有する化合物、すなわちポリフルオレン系化合物がより好適に用いられる。また、このような材料以外にも、共役系高分子有機化合物の前駆体と、発光特性を変化させるための少なくとも１種の蛍光色素とを含んでなる組成物も使用可能である。本形態において、有機機能層は、インクジェット法などの塗布法により形成される。なお、塗布法としては、フレキソ印刷法、スピンコート法、スリットコート法、ダイコート法などが採用される場合もある。また、有機機能層については、蒸着法などにより形成される場合もある。さらに、発光層８２と陰極層８５との層間にはＬｉＦなどからなる電子注入層が形成されることもある。
【００７０】
トップエミッション型の有機ＥＬ装置の場合、支持基板１０ｄからみて有機ＥＬ素子８０が形成されている側から光を取り出すので、陰極層８５は、薄いアルミニウム膜や、マグネシウムやリチウムなどの薄い膜をつけて仕事関数を調整したＩＴＯ膜などといった透光性電極として形成され、支持基板１０ｄとしては、ガラスなどの透明基板の他、不透明基板も用いることができる。不透明基板としては、例えば、アルミナなどのセラミックス、ステンレススチールなどの金属板に表面酸化などの絶縁処理を施したもの、樹脂基板などが挙げられる。これに対して、ボトムエミッション型の有機ＥＬ装置の場合、支持基板１０ｄの側から光を取り出すので、支持基板１０ｄとしては、ガラスなどの透明基板が用いられる。
【００７１】
このように構成した電気光学装置１００において、データ線６ａは、データ線駆動回路１０１に向けて直線的に引き出されている。これに対して、走査線３ａは、画素領域１０ｂから側方に引き出された後、直角に屈曲し、配線引き回し領域１１５を通って走査線駆動回路１０４まで引き回されている。従って、本形態では、データ線６ａについては引き回しに余裕があるが、走査線３ａの引き回し配線３ｇは、幅の狭い引き回し領域１１５を通す必要がある。従って、本形態でも、図３を参照して説明した構造を適用すれば、幅の狭い配線引き回し領域１１５内において、引き回し配線３ｇを適正に配列することができる。この場合、図３を参照して説明した第１導電膜は、走査線３ａやゲート電極３ｆと同時形成された導電膜であり、第２導電膜は、データ線６ａおよびドレイン電極６ｈと同時形成された導電膜であり、層間絶縁膜７は、層間絶縁膜７１である。また、図３を参照して説明した別の層間絶縁膜は層間絶縁膜７２、７３であり、第３導電膜９ｓは、画素電極９ａと同時形成された導電膜である。
【００７２】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を適用した電子機器について説明する。図１１（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図１１（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１１（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００７３】
なお、電気光学装置１００が適用される電子機器としては、図１１示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【図面の簡単な説明】
【００７４】
【図１】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。
【図２】図１に示す半導体装置の製造方法を示す工程断面図である。
【図３】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る半導体装置の配線引き回し領域などの平面図、その一部を拡大して示す拡大平面図、およびＳ−Ｓ′断面図である。
【図４】（ａ）、（ｂ）は各々、本発明を適用した半導体装置を素子基板として用いた電気光学装置（液晶装置）の電気的な構成を示すブロック図、およびその一部を拡大して示す説明図である。
【図５】（ａ）、（ｂ）は各々、図４に示す電気光学装置の画素１つ分の断面図、および画素の平面図である。
【図６】図４および図５に示す電気光学装置の製造方法のうち、図２に示すレジストマスク形成工程、およびマスク整形工程に対応する工程を示す説明図である。
【図７】本発明を適用した半導体装置を素子基板として用いた別の電気光学装置（液晶装置）の電気的な構成を示すブロック図である。
【図８】（ａ）、（ｂ）は各々、図７に示す電気光学装置の画素１つ分の断面図、および画素の平面図である。
【図９】本発明を適用した半導体装置を素子基板として用いたさらに別の電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。
【図１０】（ａ）、（ｂ）は各々、図９に示す電気光学装置（有機ＥＬ装置）の相隣接する画素２つ分の平面図、および画素１つ分の断面図である。
【図１１】本発明に係る電気光学装置を用いた電子機器の説明図である。
【図１２】従来の半導体装置の説明図である。
【符号の説明】
【００７５】
３ａ・・走査線、３ｓ・・第１配線、６ａ・・データ線、６ｓ・・第２配線、７・・層間絶縁膜、９ａ・・画素電極、１０・・素子基板（半導体装置）、５０・・液晶、８０・・有機エレクトロルミネッセンス素子、１０ｂ・・画素領域、１００・・電気光学装置、１１０・・半導体装置、１１５・・配線引き回し領域、１２０・・基板
【特許請求の範囲】
【請求項１】
基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置の製造方法において、
前記基板上の前記配線引き回し領域に第１導電膜からなる複数の第１配線を並列して形成する第１配線形成工程と、
前記第１配線の上層側に、当該第１配線が反映されてなる凸部が表面に形成された層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜の上層に第２導電膜を形成する第２導電膜形成工程と、
前記層間絶縁膜の上層に感光性レジストを塗布した後、現像してレジストマスクを形成するエッチングマスク形成工程と、
前記レジストマスクを表面側から除去し、前記第２導電膜の表面において前記凸部に挟まれた溝内に前記レジストマスクを選択的に残すマスク整形工程と、
前記溝内に前記レジストマスクを選択的に残した状態で前記第２導電膜をエッチングして第２配線を形成する第２導電膜パターニング工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチングマスク形成工程では、感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を残すべき領域のうち、前記凸部に相当する領域より高い領域、および前記凸部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での前記レジストマスクの最大厚以上の厚さに残すことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチングマスク形成工程では、前記感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を完全除去すべき領域のうち、前記溝の底部に相当する領域よりも低い領域、および前記溝の底部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での最小厚よりも薄く形成する、あるいは前記レジストマスクを形成しないことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置において、
前記複数の配線は、層間絶縁膜の下層で第１導電膜により形成された複数の第１配線と、前記層間絶縁膜の上層で第２導電膜により形成され、前記第１配線との間を通って延在する複数の第２配線とから構成され、
前記複数の第２配線は各々、前記層間絶縁膜の表面において前記第１配線が反映されてなる凸部に挟まれた溝内で、幅方向の両端部が前記第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっていることを特徴とする半導体装置。
【請求項５】
前記配線引き回し領域の幅方向の端部において、当該端部に位置する前記第１配線および前記第２配線のうちの一方に対して並列するように他方の配線からダミー配線が延在していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記基板上には、電界効果型トランジスタが形成され、
前記電界効果型トランジスタのゲート電極は前記第１導電膜により形成され、
前記電界効果型トランジスタのソース電極は前記第２導電膜により形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１配線および前記第２配線のうち一方の配線は、前記層間絶縁膜の非形成領域を経由して他方の配線を構成する導電膜により形成された第３配線に電気的に接続していることを特徴とする請求項４乃至６の何れか一項に記載の半導体装置。
【請求項８】
前記第３配線と、前記他方の配線から前記配線引き回し領域の外側に延在した第４配線とは、前記配線引き回し領域で前記配線のピッチに比して広いピッチで並列していることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第３配線と前記第４配線とには同一種類の信号が供給されることを特徴とすることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置を、複数の画素電極が形成された素子基板として備えた電気光学装置であって、
前記第３配線および前記第４配線は、前記素子基板上の画素領域で並列していることを特徴とする電気光学装置。
【請求項１１】
前記素子基板は、該素子基板に対向配置された対向基板との間に液晶を保持していることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記素子基板上には、有機エレクトロルミネッセンス素子が形成されていることを特徴とする請求項１０に記載の電気光学装置。
【請求項１】
基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置の製造方法において、
前記基板上の前記配線引き回し領域に第１導電膜からなる複数の第１配線を並列して形成する第１配線形成工程と、
前記第１配線の上層側に、当該第１配線が反映されてなる凸部が表面に形成された層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜の上層に第２導電膜を形成する第２導電膜形成工程と、
前記層間絶縁膜の上層に感光性レジストを塗布した後、現像してレジストマスクを形成するエッチングマスク形成工程と、
前記レジストマスクを表面側から除去し、前記第２導電膜の表面において前記凸部に挟まれた溝内に前記レジストマスクを選択的に残すマスク整形工程と、
前記溝内に前記レジストマスクを選択的に残した状態で前記第２導電膜をエッチングして第２配線を形成する第２導電膜パターニング工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチングマスク形成工程では、感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を残すべき領域のうち、前記凸部に相当する領域より高い領域、および前記凸部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での前記レジストマスクの最大厚以上の厚さに残すことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチングマスク形成工程では、前記感光性レジストを塗布した後、ハーフ露光および現像を行い、前記配線引き回し領域以外で前記第２導電膜を完全除去すべき領域のうち、前記溝の底部に相当する領域よりも低い領域、および前記溝の底部に相当する領域と同じ高さの領域には、前記レジストマスクを前記配線引き回し領域での最小厚よりも薄く形成する、あるいは前記レジストマスクを形成しないことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
基板上の配線引き回し領域で複数の配線が並列して延在する半導体装置において、
前記複数の配線は、層間絶縁膜の下層で第１導電膜により形成された複数の第１配線と、前記層間絶縁膜の上層で第２導電膜により形成され、前記第１配線との間を通って延在する複数の第２配線とから構成され、
前記複数の第２配線は各々、前記層間絶縁膜の表面において前記第１配線が反映されてなる凸部に挟まれた溝内で、幅方向の両端部が前記第１配線の幅方向の一方の端部、および当該第１配線に隣接する第１配線の幅方向の他方の端部に対して、平面視で完全に重なった構造、平面視で等しい距離を隔てた構造、あるいは平面視で等しい幅寸法で重なった構造になっていることを特徴とする半導体装置。
【請求項５】
前記配線引き回し領域の幅方向の端部において、当該端部に位置する前記第１配線および前記第２配線のうちの一方に対して並列するように他方の配線からダミー配線が延在していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記基板上には、電界効果型トランジスタが形成され、
前記電界効果型トランジスタのゲート電極は前記第１導電膜により形成され、
前記電界効果型トランジスタのソース電極は前記第２導電膜により形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１配線および前記第２配線のうち一方の配線は、前記層間絶縁膜の非形成領域を経由して他方の配線を構成する導電膜により形成された第３配線に電気的に接続していることを特徴とする請求項４乃至６の何れか一項に記載の半導体装置。
【請求項８】
前記第３配線と、前記他方の配線から前記配線引き回し領域の外側に延在した第４配線とは、前記配線引き回し領域で前記配線のピッチに比して広いピッチで並列していることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第３配線と前記第４配線とには同一種類の信号が供給されることを特徴とすることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置を、複数の画素電極が形成された素子基板として備えた電気光学装置であって、
前記第３配線および前記第４配線は、前記素子基板上の画素領域で並列していることを特徴とする電気光学装置。
【請求項１１】
前記素子基板は、該素子基板に対向配置された対向基板との間に液晶を保持していることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記素子基板上には、有機エレクトロルミネッセンス素子が形成されていることを特徴とする請求項１０に記載の電気光学装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−１７５４８３（Ｐ２００９−１７５４８３Ａ）
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−１４５５４（Ｐ２００８−１４５５４）
【出願日】平成２０年１月２５日（２００８．１．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成２０年１月２５日（２００８．１．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]