半導体装置
【課題】パッドとバンプとの接触端を起点にクラックが発生したとしても、該クラックによって半導体基板が受けるダメージを低減することができる構造を提供する。
【解決手段】第１半導体チップ１０において第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３を設け、第２半導体チップ２０において第２パッド部２２を貫通して第２半導体基板２１に達する第２トレンチ２３を設ける。そして、バンプ３０によって第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合する。このとき、各トレンチ１３、２３が、各パッド部１２、２２にバンプ３０が接触した接触面のうちの外縁部に配置されるようにする。これにより、該接触面において各トレンチ１３、２３よりも内側に進展するクラック１５、２５を阻止することができる。
【解決手段】第１半導体チップ１０において第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３を設け、第２半導体チップ２０において第２パッド部２２を貫通して第２半導体基板２１に達する第２トレンチ２３を設ける。そして、バンプ３０によって第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合する。このとき、各トレンチ１３、２３が、各パッド部１２、２２にバンプ３０が接触した接触面のうちの外縁部に配置されるようにする。これにより、該接触面において各トレンチ１３、２３よりも内側に進展するクラック１５、２５を阻止することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの基板をバンプでフリップチップ接合した半導体装置に関する。
【背景技術】
【０００２】
従来より、センサチップがバンプを介して回路チップに積層されたセンサ装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、半導体基板で構成された両チップはパッド上のバンプによって各々が電気的に接続され、バンプによって両チップが離間した構造が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１８９４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、冷熱環境において発生する半導体基板とバンプとの線膨張係数差や外部応力からの反りが要因となってバンプ／パッド界面に応力が発生し、該応力によってパッドおよび半導体基板にクラックが発生してしまう。このクラックは、パッドとバンプとが接合された部分において、該接合部のうちもっとも外側の接触端を起点に発生し、バンプの径方向およびパッドの深さ方向に進展する。これにより、半導体基板がダメージを受けてしまうという問題がある。
【０００５】
本発明は、上記点に鑑み、パッドとバンプとの接触端を起点にクラックが発生したとしても、クラックによって半導体基板が受けるダメージを低減することができる構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、第１半導体基板（１１）と、第１半導体基板（１１）の上に形成された第１パッド部（１２）と、を備えた第１半導体チップ（１０）と、第２半導体基板（２１）と、第２半導体基板（２１）の上に形成された第２パッド部（２２）と、を備えた第２半導体チップ（２０）と、第１パッド部（１２）および第２パッド部（２２）の上に配置され、第１半導体チップ（１０）と第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、第１パッド部（１２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を第１接合端（１４）とすると、第１半導体チップ（１０）は、第１接合端（１４）よりも内側に位置する第１トレンチ（１３）を備えていることを特徴とする。
【０００７】
これによると、第１半導体チップ（１０）には第１接合端（１４）よりも内側に第１トレンチ（１３）が配置されているので、第１パッド部（１２）とバンプ（３０）との接合部のうち最も外縁側の第１接合端（１４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第１パッド部（１２）の深さ方向、すなわち接触面において第１トレンチ（１３）よりも内側に進展するクラック（１５）を第１トレンチ（１３）により阻止することができる。したがって、クラック（１５）が発生したとしても、第１半導体基板（１１）がクラック（１５）によって受けるダメージを低減することができる。
【０００８】
請求項２に記載の発明では、第１トレンチ（１３）は、第１接合端（１４）よりも内側で一周していることを特徴とする。
【０００９】
このように、第１トレンチ（１３）が一周しているので、クラック（１５）が第１接合端（１４）のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック（１５）の進展を阻止することができる。したがって、第１半導体基板（１１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００１０】
請求項３に記載の発明では、第１トレンチ（１３）は、直線状にレイアウトされ、接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、第１の方向に沿った少なくとも２本と第２の方向に沿った少なくとも２本とが互いに交差することにより、第１接合端（１４）よりも内側で一周していることを特徴とする。
【００１１】
このように、第１の方向に沿った直線状の２本の第１トレンチ（１３）と第２の方向に沿った直線状の２本の第１トレンチ（１３）との少なくとも４本の第１トレンチ（１３）により第１接合端（１４）よりも内側を囲っているので、第１トレンチ（１３）を第１接合端（１４）よりも内側で一周するようにすることができる。
【００１２】
請求項４に記載の発明では、第１トレンチ（１３）は、第１半導体チップ（１０）のうち第１半導体基板（１１）に形成されていることを特徴とする。
【００１３】
このように、少なくとも第１半導体基板（１１）に第１トレンチ（１３）を設けることにより、第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００１４】
請求項５に記載の発明では、第１トレンチ（１３）は、第１パッド部（１２）を貫通して第１半導体基板（１１）に達するように形成されていることを特徴とする。
【００１５】
このように、第１トレンチ（１３）を第１パッド部（１２）および第１半導体基板（１１）に設けることにより、第１パッド部（１２）内または第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００１６】
請求項６に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上に第１パッド部（１２）が配置されており、第１トレンチ（１３）は、第１半導体基板（１１）のうち第１半導体層（１１ａ）に形成されていることを特徴とする。
【００１７】
このように、ＳＯＩ基板のうち第１半導体層（１１ａ）に第１トレンチ（１３）が形成されているので、第１半導体層（１１ａ）内でクラック（１５）の進展を阻止することができる。
【００１８】
請求項７に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上に第１パッド部（１２）が配置されており、第１トレンチ（１３）は、第１半導体層（１１ａ）および第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように第１半導体基板（１１）に形成されていることを特徴とする。
【００１９】
このように、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまで第１トレンチ（１３）が深く形成されているので、第１半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００２０】
請求項８に記載の発明では、第１トレンチ（１３）には充填材（１６）が充填されていることを特徴とする。
【００２１】
これにより、第１半導体チップ（１０）の剛性を高めることができ、第１半導体チップ（１０）の機械的強度を向上させることができる。
【００２２】
請求項９に記載の発明では、第１半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。
【００２３】
これによると、ＭＥＭＳデバイスが形成されていることによりアンダーフィルを用いて接合強度を確保できない場合でも、上述のようにトレンチによりクラック（１５）の進展を阻止しているので、アンダーフィルを用いなくても第１半導体チップ（１０）と第２半導体チップ（２０）との接合強度を確保することができる。
【００２４】
請求項１０に記載の発明では、第２パッド部（２２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を第２接合端（２４）とすると、第２半導体チップ（２０）は、第２接合端（２４）よりも内側に位置する第２トレンチ（２３）を備えていることを特徴とする。
【００２５】
これによると、第２半導体チップ（２０）には第２接合端（２４）よりも内側に第２トレンチ（２３）が配置されているので、第２パッド部（２２）とバンプ（３０）との接合部のうち最も外縁側の第２接合端（２４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第２パッド部（２２）の深さ方向、すなわち接触面において第２トレンチ（２３）よりも内側に進展するクラック（１５）を第２トレンチ（２３）により阻止することができる。したがって、第１半導体チップ（１０）においてクラック（１５）の進展を阻止できるだけでなく、第２半導体チップ（２０）において第２半導体基板（２１）がクラック（１５）によって受けるダメージを低減することもできる。
【００２６】
請求項１１に記載の発明では、第２トレンチ（２３）は、前記第２接合端（２４）よりも内側で一周していることを特徴とする。
【００２７】
これにより、第２半導体チップ（２０）においても、請求項２と同様に、全ての方向のクラック（１５）の進展を阻止することができる。したがって、第２半導体基板（２１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００２８】
請求項１２に記載の発明では、第２トレンチ（２３）は、直線状にレイアウトされ、前記接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、前記第３の方向とは異なる第４の方向に沿って少なくとも２本形成されており、前記第３の方向に沿った少なくとも２本と前記第４の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする。
【００２９】
これにより、第２半導体チップ（２０）においても、請求項３と同様に、第２トレンチ（２３）を第２接合端（２４）よりも内側で一周するようにすることができる。
【００３０】
請求項１３に記載の発明では、第２トレンチ（２３）は、第２半導体チップ（２０）のうち第２半導体基板（２１）に形成されていることを特徴とする。
【００３１】
このように、少なくとも第２半導体基板（２１）に第２トレンチ（２３）を設けることにより、第２半導体基板（２１）内でクラック（１５）の進展を停止させることができる。
【００３２】
請求項１４に記載の発明では、第２トレンチ（２３）は、第２パッド部（２２）を貫通して第２半導体基板（２１）に達するように形成されていることを特徴とする。
【００３３】
このように、第２トレンチ（２３）を第２パッド部（２２）および第２半導体基板（２１）に設けることにより、第２パッド部（２２）内または第２半導体基板（２１）内でクラック（１５）の進展を停止させることができる。
【００３４】
請求項１５に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第３半導体層の上に第２パッド部（２２）が配置されており、第２トレンチ（２３）は、第２半導体基板（２１）のうち第３半導体層に形成されていることを特徴とする。
【００３５】
このように、ＳＯＩ基板のうち第３半導体層に第２トレンチ（２３）が形成されているので、第３半導体層内でクラック（１５）の進展を停止させることができる。
【００３６】
請求項１６に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第３半導体層の上に第２パッド部（２２）が配置されており、第２トレンチ（２３）は、第３半導体層および第２絶縁層を貫通して第４半導体層に達するように第２半導体基板（２１）に形成されていることを特徴とする。
【００３７】
このように、ＳＯＩ基板のうち第４半導体層に達するまで第２トレンチ（２３）が深く形成されているので、第２半導体チップ（２０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００３８】
請求項１７に記載の発明では、第２トレンチ（２３）には充填材（１６）が充填されていることを特徴とする。
【００３９】
これにより、第２半導体チップ（２０）の剛性を高めることができ、第２半導体チップ（２０）の機械的強度を向上させることができる。
【００４０】
請求項１８に記載の発明では、第２半導体チップ（２０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００４１】
請求項１９に記載の発明では、第１半導体基板（１１）と、第１半導体基板（１１）の上に形成された第１パッド部（１２）と、第１パッド部（１２）を貫通して第１半導体基板（１１）に達する第１トレンチ（１３）とを備えた第１半導体チップ（１０）と、第２半導体基板（２１）と、第２半導体基板（２１）の上に形成された第２パッド部（２２）と、第２パッド部（２２）を貫通して第２半導体基板（２１）に達する第２トレンチ（２３）とを備えた第２半導体チップ（２０）と、第１パッド部（１２）および第２パッド部（２２）の上に配置され、第１半導体チップ（１０）と第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、第１トレンチ（１３）は、第１パッド部（１２）にバンプ（３０）が接触した接触面のうちの外縁部に配置され、第２トレンチ（２３）は、第２パッド部（２２）にバンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする。
【００４２】
このように、第１パッド部（１２）や第２パッド部（２２）とバンプ（３０）との接触面のうちの外縁部に第１トレンチ（１３）や第２トレンチ（２３）が配置されている。このため、第１パッド部（１２）や第２パッド部（２２）とバンプ（３０）との接触端（１４、２４）を起点にクラック（１５、２５）が発生したとしても、バンプ（３０）の径方向および第１パッド部（１２）や第２パッド部（２２）の深さ方向、すなわち該接触面において第１トレンチ（１３）や第２トレンチ（２３）よりも内側に進展するクラック（１５、２５）を阻止することができる。
【００４３】
したがって、クラック（１５、２５）が発生したとしても、第１半導体基板（１１）や第２半導体基板（２１）がクラック（１５、２５）によって受けるダメージを低減することができる。
【００４４】
請求項２０に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１トレンチ（１３）は第１パッド部（１２）を貫通して第１絶縁層（１１ｃ）に達するように第１半導体層（１１ａ）に形成されており、さらに、第１トレンチ（１３）に充填材（１６）が充填されていることを特徴とする。
【００４５】
これにより、第１半導体チップ（１０）の剛性を高めることができ、第１半導体チップ（１０）の機械的強度を向上させることができる。
【００４６】
請求項２１に記載の発明では、第１トレンチ（１３）は、第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように第１半導体基板（１１）に形成されていることを特徴とする。
【００４７】
これによると、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまで第１トレンチ（１３）が深く形成されているので、第１半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００４８】
請求項２２に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第２トレンチ（２３）は第２パッド部（２２）を貫通して第２絶縁層に達するように第３半導体層に形成されており、さらに、第２トレンチ（２３）に充填材（１６）が充填されていることを特徴とする。
【００４９】
これにより、第２半導体チップ（２０）の剛性を高めることができ、第２半導体チップ（２０）の機械的強度を向上することができる。
【００５０】
請求項２３に記載の発明では、第２トレンチ（２３）は、第２絶縁層を貫通して第４半導体層に達するように第２半導体基板（２１）に形成されていることを特徴とする。
【００５１】
これによると、ＳＯＩ基板のうち第４半導体層に達するまで第２トレンチ（２３）が深く形成されているので、第２半導体チップ（２０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００５２】
請求項２４に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、直線状にレイアウトされたものとすることができる。これにより、直線状の各トレンチ（１３、２３）に平行な方向以外の方向から各トレンチ（１３、２３）に向かって進展するクラック（１５、２５）を阻止することができる。
【００５３】
請求項２５に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、同心円状にレイアウトされたものとすることができる。これにより、バンプ（３０）の径方向に進展するクラック（１５、２５）を確実に阻止することができる。
【００５４】
請求項２６に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、複数の円が千鳥状にレイアウトされたものとすることができる。これにより、どの方向に進展するクラック（１５、２５）であっても、規則的に配置されたいずれかの各トレンチ（１３、２３）によって確実に阻止することができる。
【００５５】
請求項２７に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、複数の円が放射状にレイアウトされたものとすることができる。これにより、規則的に配置された各トレンチ（１３、２３）によってバンプ（３０）の径方向に進展するクラック（１５、２５）を阻止することができる。
【００５６】
請求項２８に記載の発明では、第１半導体チップ（１０）および第２半導体チップ（２０）のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。
【００５７】
これにより、第１半導体チップ（１０）および第２半導体チップ（２０）のうちいずれか一方または両方にＭＥＭＳデバイスが形成されていても、上述のようにトレンチによりクラック（１５）の進展を阻止しているので、アンダーフィルを用いなくても第１半導体チップ（１０）と第２半導体チップ（２０）との接合強度を確保することができる。
【００５８】
請求項２９に記載の発明では、基板（５１）と、基板（５１）の上に形成された電極（５２）と、を備えた電子装置（５０）と、半導体基板（１１）と、半導体基板（１１）の上に形成されたパッド部（１２）と、を備えた半導体チップ（１０）と、電極（５２）およびパッド部（１２）の上に配置され、電子装置（５０）と半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、パッド部（１２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を接合端（１４）とすると、半導体チップ（１０）は、接合端（１４）よりも内側に位置するトレンチ（１３）を備えていることを特徴とする。
【００５９】
これによると、半導体チップ（１０）には接合端（１４）よりも内側にトレンチ（１３）が配置されているので、パッド部（１２）とバンプ（３０）との接合部のうち最も外縁側の接合端（１４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第２パッド部（２２）の深さ方向、すなわち接触面においてトレンチ（１３）よりも内側に進展するクラック（１５）をトレンチ（１３）により阻止することができる。したがって、半導体チップ（１０）において半導体基板（１１）がクラック（１５）によって受けるダメージを低減することもできる。
【００６０】
請求項３０に記載の発明では、トレンチ（１３）は、前記接合端（１４）よりも内側で一周していることを特徴とする。
【００６１】
これにより、クラック（１５）が接合端（１４）のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック（１５）の進展を阻止することができる。したがって、半導体基板（１１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００６２】
請求項３１に記載の発明では、トレンチ（１３）は、直線状にレイアウトされ、接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、第１の方向に沿った少なくとも２本と第２の方向に沿った少なくとも２本とが互いに交差することにより、接合端（１４）よりも内側で一周していることを特徴とする。
【００６３】
このように、直線状のトレンチ（１３）を互いに交差させることにより、トレンチ（１３）を接合端（１４）よりも内側で一周するようにすることができる。
【００６４】
請求項３２に記載の発明では、トレンチ（１３）は、前記半導体チップ（１０）のうち前記半導体基板（１１）に形成されていることを特徴とする。
【００６５】
このように、少なくとも半導体基板（１１）にトレンチ（１３）を設けることにより、第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００６６】
請求項３３に記載の発明では、トレンチ（１３）は、パッド部（１２）を貫通して半導体基板（１１）に達するように形成されていることを特徴とする。
【００６７】
このように、トレンチ（１３）をパッド部（１２）および半導体基板（１１）に設けることにより、パッド部（１２）内または半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００６８】
請求項３４に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上にパッド部（１２）が配置されており、トレンチ（１３）は、半導体基板（１１）のうち第１半導体層（１１ａ）に形成されていることを特徴とする。
【００６９】
このように、ＳＯＩ基板のうち第１半導体層（１１ａ）にトレンチ（１３）が形成されているので、第１半導体層（１１ａ）内でクラック（１５）の進展を阻止することができる。
【００７０】
請求項３５に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上にパッド部（１２）が配置されており、トレンチ（１３）は、第１半導体層（１１ａ）および第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように半導体基板（１１）に形成されていることを特徴とする。
【００７１】
このように、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまでトレンチ（１３）が深く形成されているので、半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００７２】
請求項３６に記載の発明では、トレンチ（１３）には充填材（１６）が充填されていることを特徴とする。
【００７３】
これにより、半導体チップ（１０）の剛性を高めることができ、半導体チップ（１０）の機械的強度を向上させることができる。
【００７４】
請求項３７に記載の発明では、半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００７５】
請求項３８に記載の発明では、基板（５１）と、基板（５１）の上に形成された電極（５２）とを備えた電子装置（５０）と、半導体基板（１１）と、半導体基板（１１）の上に形成されたパッド部（１２）と、パッド部（１２）を貫通して半導体基板（１１）に達するトレンチ（１３）とを備えた半導体チップ（１０）と、電極（５２）およびパッド部（１２）の上に配置され、電子装置（５０）と半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、トレンチ（１３）は、パッド部（１２）にバンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする。
【００７６】
このように、パッド部（１２）とバンプ（３０）との接触面のうちの外縁部にトレンチ（１３）が配置されている。このため、パッド部（１２）とバンプ（３０）との接触端（１４）を起点にクラック（１５）が発生したとしても、トレンチ（１３）によってバンプ（３０）の径方向およびパッド部（１２）の深さ方向、すなわち該接触面においてトレンチ（１３）よりも内側に進展するクラック（１５）を阻止することができる。したがって、クラック（１５）が発生したとしても、半導体基板（１１）がクラック（１５）によって受けるダメージを低減することができる。
【００７７】
請求項３９に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、トレンチ（１３）はパッド部（１２）を貫通して第１絶縁層（１１ｃ）に達するように第１半導体層（１１ａ）に形成されており、さらに、トレンチ（１３）に充填材（１６）が充填されていることを特徴とする。
【００７８】
これにより、半導体チップ（１０）の剛性を高めることができ、半導体チップ（１０）の機械的強度を向上させることができる。
【００７９】
請求項４０に記載の発明では、トレンチ（１３）は、第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように半導体基板（１１）に形成されていることを特徴とする。
【００８０】
これによると、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまでトレンチ（１３）が深く形成されているので、半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００８１】
請求項４１に記載の発明のように、トレンチ（１３）は、直線状にレイアウトされたものとすることができる。これにより、請求項４と同様の効果を得ることができる。
【００８２】
請求項４２に記載の発明のように、トレンチ（１３）は、同心円状にレイアウトされたものとすることができる。これにより、請求項５と同様の効果を得ることができる。
【００８３】
請求項４３に記載の発明のように、トレンチ（１３）は、複数の円が千鳥状にレイアウトされたものとすることができる。これにより、請求項６と同様の効果を得ることができる。
【００８４】
請求項４４に記載の発明のように、トレンチ（１３）は、複数の円が放射状にレイアウトされたものとすることができる。これにより、請求項７と同様の効果を得ることができる。
【００８５】
請求項４５に記載の発明では、半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００８６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態に係る半導体装置の一部断面図である。
【図２】第１パッド部の平面図である。
【図３】第１パッド部の上にバンプが配置されたときの第１パッド部の平面図である。
【図４】第１トレンチの製造工程を示した図である。
【図５】図４に続く製造工程を示した図である。
【図６】本発明の第２実施形態に係る半導体装置の一部断面図である。
【図７】本発明の第３実施形態に係る半導体装置の一部断面図である。
【図８】本発明の第４実施形態に係る半導体装置の一部断面図である。
【図９】（ａ）は第１パッド部の平面図であり、（ｂ）は第１パッド部の上にバンプが配置されたときの第１パッド部の平面図である。
【図１０】他の実施形態において、第１パッド部の平面レイアウトの一例を示した図である。
【図１１】他の実施形態において、第１トレンチの深さの一例を示した断面図である。
【図１２】他の実施形態において、第１半導体基板に第１トレンチを形成した構造の断面図である。
【発明を実施するための形態】
【００８８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００８９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば加速度センサ等の力学量センサが設けられたチップと、該センサの信号を処理する処理回路が設けられたチップとがフリップチップ接合されたものである。このような半導体装置は、加速度や角速度等の物理量を検出するものとして、例えば車両等に搭載される。
【００９０】
図１は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、半導体装置は、第１半導体チップ１０と、第２半導体チップ２０と、バンプ３０とを備えて構成されている。
【００９１】
第１半導体チップ１０は、第１半導体基板１１と、第１パッド部１２と、第１トレンチ１３とを備えている。
【００９２】
第１半導体基板１１は、第１半導体層１１ａと第２半導体層１１ｂとで第１絶縁層１１ｃが挟み込まれて構成されたＳＯＩ基板である。各半導体層１１ａ、１１ｂとして例えばＮ型の単結晶シリコンが採用され、第１絶縁層１１ｃとして例えばＳｉＯ２が採用される。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ＳＯＩ基板が特許請求の範囲の第１半導体基板に対応する。
【００９３】
このうち、第１半導体層１１ａに対して加速度センサや角速度センサ等の力学量センサを構成する可動部や固定部等がＭＥＭＳ技術によって形成されている。
【００９４】
第１パッド部１２は、第１半導体基板１１の上に形成され、第１半導体層１１ａに形成された力学量センサと外部とを電気的に接続するための電極である。このため、第１パッド部１２は、第１半導体層１１ａの上に形成された図示しない配線に接続されている。このような第１パッド部１２の材質として、例えば純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ等が採用される。
【００９５】
第１トレンチ１３は、バンプ３０と第１パッド部１２とが接合された部分において、該接合部のうちもっとも外側の接合端１４を起点に発生するクラック１５の進展を阻止する役割を果たすものである。
【００９６】
このような第１トレンチ１３は、第１パッド部１２および第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されている。この第１トレンチ１３の内部は空洞になっている。
【００９７】
図２は、第１パッド部１２の平面図である。この図に示されるように、四角形状にレイアウトされた第１パッド部１２に直線状に第１トレンチ１３が形成されている。第１トレンチ１３は、直線部１３ａと、該直線部１３ａの長手方向に対して直角方向に延設された枝部１３ｂとを備えている。これにより、第１パッド部１２は、四角形状のブロックが直線部１３ａの長手方向に並べられると共に、ブロックの一部が隣のブロックと連結されたレイアウトになっている。なお、直線部１３ａの端部が図示しない配線に接続されている。
【００９８】
直線部１３ａおよび枝部１３ｂの幅は例えば数μｍ程度であり、深さは例えば２５μｍ〜５０μｍである。第１半導体層１１ａの厚さが例えば２５μｍであるとすると、該第１半導体層１１ａを貫通する第１トレンチ１３の深さは第１半導体層１１ａに等しく、したがって２５μｍである。また、各直線部１３ａは、例えば数十μｍのピッチで配置されている。
【００９９】
第２半導体チップ２０は、第２半導体基板２１と、第２パッド部２２と、第２トレンチ２３とを備えている。
【０１００】
第２半導体基板２１は、シリコン基板等の半導体基板である。この第２半導体基板２１にはＭＯＳトランジスタやバイポーラトランジスタ等で構成された集積回路が半導体プロセスにより形成されている。該集積回路は、第１半導体チップ１０に設けられた力学量センサの信号を処理するものである。
【０１０１】
第２パッド部２２は、第２半導体基板２１の上に形成され、第２半導体基板２１に形成された集積回路と外部とを電気的に接続するための電極である。このため、第２パッド部２２は、第２半導体基板２１の上に形成された図示しない配線に接続されている。このような第２パッド部２２の材質は、第１パッド部１２と同様のものが採用される。
【０１０２】
第２トレンチ２３は、バンプ３０と第２パッド部２２とが接合された部分において、該接合部のうちもっとも外側の接合端２４を起点に発生するクラック２５の進展を阻止する役割を果たすものである。このような第２トレンチ２３は、第２パッド部２２を貫通して第２半導体基板２１に達するように形成されている。
【０１０３】
本実施形態では、第２トレンチ２３のレイアウトは、上記の第１トレンチ１３と同じである。また、第２トレンチ２３の幅、およびピッチについても、第１トレンチ１３と同じである。第２トレンチ２３の深さについては、第１トレンチ１３よりも深くなっている。
【０１０４】
バンプ３０は、第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合すると共に、第１半導体チップ１０の回路と第２半導体チップ２０の回路とを電気的に接続する役割を果たす。
【０１０５】
このようなバンプ３０は、第１半導体チップ１０側の第１バンプ３１と第２半導体チップ２０側の第２バンプ３２とが超音波接合方式や熱圧着方式等によってフリップチップ接合されることで一体化されたものである。すなわち、第１バンプ３１および第２バンプ３２は、各チップ１０、２０が一体化される前に、予め第１パッド部１２および第２パッド部２２の上にそれぞれ形成されたものである。このようなバンプ３０の材質としては、例えば、金、銅、はんだ、アルミニウム等の金属が採用される。
【０１０６】
図３は、第１パッド部１２の上にバンプ３０が配置された様子を示す平面図である。この図に示されるように、バンプ３０は、第１トレンチ１３を覆うように第１パッド部１２の上に配置されている。つまり、第１トレンチ１３は、第１パッド部１２にバンプ３０が接触した接触面のうちの外縁部に配置されている。
【０１０７】
そして、冷熱環境において発生する第１半導体基板１１とバンプ３０との線膨張係数差や外部応力からの反りが要因となって、第１パッド部１２とバンプ３０との接合端１４を起点にクラック１５が発生する。
【０１０８】
このクラック１５は、図１に示されるように、バンプ３０の側面のうち第１パッド部１２付近の側面と第１パッド部１２の表面とのなす角度で第１パッド部１２内に進展する。該角度は、およそ３０°〜４５°である。また、クラック１５は、バンプ３０の径方向であって第１パッド部１２の深さ方向に進展する。したがって、第１パッド部１２に第１トレンチ１３が設けられていない場合、クラック１５が第１パッド部１２と第１半導体層１１ａとに進展すると、第１パッド部１２および第１半導体層１１ａの２層が球面状に割れる。これにより、バンプ３０は第１半導体チップ１０から離れてしまう。
【０１０９】
しかし、第１半導体チップ１０には、第１パッド部１２とバンプ３０との接触面のうちの外縁部に直線部１３ａと枝部１３ｂとによって構成された第１トレンチ１３が設けられている。このため、直線部１３ａに対して平行に進展するクラック１５については、該直線部１３ａに対して直角に配置された枝部１３ｂによって阻止される。つまり、枝部１３ｂは該枝部１３ｂに対して平行に進展するクラック１５以外のクラック１５を阻止することができる。一方、枝部１３ｂに対して平行に進展するクラック１５については、該枝部１３ｂに対して直角に配置された直線部１３ａによって阻止される。つまり、直線部１３ａは該直線部１３ａに対して平行に進展するクラック１５以外のクラック１５を阻止することができる。したがって、クラック１５の進展は該接触面の外縁部に配置された第１トレンチ１３を構成する直線部１３ａや枝部１３ｂによって停止し、第１トレンチ１３よりも内側に進展することはない。
【０１１０】
以上により、図１に示されるように、バンプ３０と第１パッド部１２とが接触した面内において、接合端１４にもっとも近い第１トレンチ１３よりも内側の第１パッド部１２および第１半導体層１１ａがクラック１５によってダメージを受けることはない。
【０１１１】
第２トレンチ２３についても同様に、バンプ３０は第２トレンチ２３を覆うように第２パッド部２２の上に配置されている。つまり、第２トレンチ２３は、第２パッド部２２にバンプ３０が接触した接触面のうちの外縁部に配置されている。これにより、バンプ３０と第２パッド部２２とが接触した面内において、接合端２４にもっとも近い第２トレンチ２３よりも内側の第２パッド部２２および第２半導体基板２１がクラック２５によってダメージを受けることはない。
【０１１２】
このように、各パッド部１２、２２とバンプ３０との接合端１４、２４を起点にして、バンプ３０の径方向であって各パッド部１２、２２の深さ方向に発生するクラック１５、２５の進展を各トレンチ１３、２３によって阻止できるようになっている。
【０１１３】
以上が、本実施形態に係る半導体装置の構成である。なお、図１ではバンプ３０による接合部を一部だけ示してあるが、実際には各チップ１０、２０に多数のパッド部１２、２２が設けられており、各々がバンプ３０によってフリップチップ接合されている。
【０１１４】
次に、上記の半導体装置において、各チップ１０、２０に設けられた各トレンチ１３、２３の形成方法について、図４および図５を参照して説明する。以下では、第１半導体チップ１０に第１トレンチ１３を形成する方法について説明する。
【０１１５】
まず、図４（ａ）に示す工程では、ＳＯＩ基板である第１半導体基板１１を用意する。第１半導体基板１１は、ウェハ状のものである。そして、第１半導体層１１ａの上に金属膜４０を蒸着等により形成する。金属膜４０の材質として、Ａｌ等を用いる。この金属膜４０は、第１パッド部１２となるものである。この後、図４（ｂ）に示す工程では、金属膜４０の上にレジスト４１を塗布する。
【０１１６】
続いて、図４（ｃ）に示す工程では、第１半導体基板１１の所定の位置に第１パッド部１２のパターンが形成されたマスク４２を配置し、マスク４２が開口した位置に対応したレジスト４１を露光および現像する。これにより、露光されなかったレジスト４１、すなわち第１パッド部１２のパターンに対応したレジスト４１のみを金属膜４０の上に残す。
【０１１７】
図４（ｄ）に示す工程では、レジスト４１からマスク４２を外し、該レジスト４１をマスクとして金属膜４０をエッチングする。これにより、金属膜４０から第１パッド部１２のパターンを形成する。第１パッド部１２のレイアウトは、図２に示されたものになる。そして、図４（ｅ）に示す工程では、第１パッド部１２の上のレジスト４１を除去する。
【０１１８】
この後、図５（ａ）に示す工程では、第１パッド部１２を覆うように、第１半導体基板１１の全面にレジスト４３を塗布する。
【０１１９】
続いて、図５（ｂ）に示す工程では、第１トレンチ１３に対応した位置が開口したマスク４４を用意する。そして、第１パッド部１２のうち開口した位置すなわち第１トレンチ１３の位置にマスク４４の開口部分を位置合わせする。この後、レジスト４３の上にマスク４４を配置し、マスク４４が開口した位置に対応したレジスト４３を露光および現像する。これにより、レジスト４３のうち第１トレンチ１３となる位置のみを除去する。すなわち、レジスト４３のうち第１パッド部１２のうち第１トレンチ１３となる部分が開口する。また、レジスト４３の上からマスク４４を外す。
【０１２０】
図５（ｃ）に示す工程では、レジスト４３をマスクとして、第１半導体層１１ａをエッチングする。そして、図５（ｄ）に示す工程では、第１半導体基板１１からレジスト４３を除去する。これにより、第１パッド部１２および第１半導体層１１ａに対して、第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３が形成される。
【０１２１】
上記では、第１半導体基板１１に対する第１トレンチ１３の形成方法について説明したが、第２半導体基板２１対する第２トレンチ２３についても同様の工程により形成することができる。この場合、図４（ａ）に示す工程でシリコン基板である第２半導体基板２１を用意し、以下、各工程を行うこととなる。また、第２半導体基板２１としてシリコン基板を用いているため、図５（ｃ）に示す工程では、第２半導体基板２１のエッチング量を調節することにより、第２トレンチ２３の深さを調節することとなる。
【０１２２】
そして、第１パッド部１２の上に第１バンプ３１を形成し、第２パッド部２２の上に第２バンプ３２を形成する。この後、第１半導体チップ１０の第１パッド部１２と第２半導体チップ２０の第２パッド部２２とを向かい合わせると共に第１バンプ３１と第２バンプ３２とを超音波接合方式や熱圧着方式等によって接合する。この後、ウェハを個々に分割することで、図１に示される構造を備えた半導体装置が完成する。
【０１２３】
なお、図４および図５では、第１半導体基板１１に対して第１パッド部１２および第１トレンチ１３を形成する工程のみを示したが、第１半導体基板１１には加速度センサ等のセンシング部の形成も行う。すなわち、第１パッド部１２および第１トレンチ１３の形成は、第１半導体基板１１に形成する他の構造と同じ工程で行っても良いし、単独で行っても良い。第２半導体チップ２０についても同様である。
【０１２４】
以上説明したように、本実施形態では、第１半導体チップ１０において第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３を設けている。また、第２半導体チップ２０において第２パッド部２２を貫通して第２半導体基板２１に達する第２トレンチ２３を設けている。そして、バンプ３０が第１トレンチ１３および第２トレンチ２３を覆うように第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合していることが特徴となっている。
【０１２５】
これにより、第１パッド部１２とバンプ３０と接触面のうちの外縁部に配置された第１トレンチ１３によって該第１トレンチ１３よりも内側に進展するクラック１５を阻止することができる。また、第２トレンチ２３についても同様にクラック２５を阻止することができる。したがって、第１半導体基板１１や第２半導体基板２１にクラック１５、２５が発生したとしても、第１半導体基板１１や第２半導体基板２１がクラック１５、２５によって受けるダメージを低減することができる。
【０１２６】
さらに、各半導体基板１１、２１が受けるダメージを低減できるので、各チップ１０、２０の構造強度や電気接続性を確保することもできる。
【０１２７】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、第１トレンチ１３内に充填材が充填されていることが特徴となっている。
【０１２８】
図６は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、第１半導体チップ１０において、第１トレンチ１３に充填材１６が充填されている。充填材１６の材質としては、例えばタングステン等の金属や、樹脂等の絶縁物が採用される。この充填材１６によって、第１半導体チップ１０の剛性が高まり、第１半導体チップ１０の機械的強度が向上する。
【０１２９】
また、充填材１６は、図５（ｃ）に示す工程において、第１半導体層１１ａをエッチングした後、スパッタ法や蒸着法によって第１トレンチ１３内に充填材１６を充填することができる。
【０１３０】
そして、上述のように、第１半導体層１１ａはシリコン層であり、破壊強度が低い脆性材料である。しかし、充填材１６は金属等のように、シリコンよりも破壊強度が高い材料である。このため、クラック１５によって第１半導体層１１ａが破壊されても、充填材１６が破壊されることはない。したがって、クラック１５の進展は充填材１６によって阻止される。
【０１３１】
以上のように、第１半導体基板１１としてＳＯＩ基板を採用している第１半導体チップ１０については、第１トレンチ１３に充填材１６を充填した構造とすることができる。
【０１３２】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、各チップ１０、２０をフリップチップ接合するのではなく、基板に対して第１半導体チップ１０をフリップチップ接合した構造が特徴となっている。
【０１３３】
図７は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、半導体装置は、第１半導体チップ１０と、電子装置５０と、バンプ３０とを備えている。第１半導体チップ１０は、上記第１実施形態で示されたものと同じ構造である。また、バンプ３０は、第１半導体チップ１０の第１パッド部１２の上に設けられた第１バンプ３１である。
【０１３４】
電子装置５０は、第１半導体チップ１０から入力された信号の処理を行う装置である。このような電子装置５０は、基板５１と、該基板５１の上に形成された電極５２とを備えている。
【０１３５】
基板５１は、各種電子部品が実装されたものである。基板５１の材質として、例えばセラミック基板、プリント基板、フレキシブルプリント基板等が採用される。本実施形態では、基板５１としてセラミック基板が用いられている。
【０１３６】
電極５２は、第１半導体チップ１０と電気的な接続を行うためのものである。この電極５２は基板５１の上に形成され、基板５１上の電気回路に接続されている。電極５２の材質としては、タングステン、ニッケル、金めっき等が採用される。
【０１３７】
そして、第１半導体チップ１０と電子装置５０とがバンプ３０によってフリップチップ接合されている。この場合、バンプ３０は、電極５２の上に配置されると共に第１トレンチ１３を覆うように第１パッド部１２の上に配置されている。
【０１３８】
したがって、第１半導体チップ１０では、第１パッド部１２とバンプ３０との接合端１４を起点にクラック１５が発生したとしても、第１トレンチ１３によってクラック１５の進展が阻止される。一方、電子装置５０では、基板５１がセラミック基板等の硬い材質であるため、電極５２にクラック１５が発生したとしても、基板５１がダメージを受けるということはない。
【０１３９】
以上のように、第１半導体チップ１０と電子装置５０とをフリップチップ接合したものにおいても、第１半導体チップ１０に発生するクラック１５の進展については第１トレンチ１３で阻止することが可能である。したがって、第１半導体基板１１がクラック１５によって受けるダメージを低減することができる。
【０１４０】
（第４実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。第１実施形態では、第１半導体チップ１０および第２半導体チップ２０の両方に第１トレンチ１３および第２トレンチ２３が形成されたものが示されているが、本実施形態では、第１半導体チップ１０に第１トレンチ１３が形成され、第２半導体チップ２０に第２トレンチ２３が形成されていないことが特徴となっている。
【０１４１】
図８は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、第１半導体チップ１０および第２半導体チップ２０のうちの第１半導体チップ１０のみに第１トレンチ１３が形成されている。
【０１４２】
そして、第１パッド部１２においてバンプ３０が接触した接触面のうち最も外縁側に位置するバンプ３０の端部を第１接合端１４とすると、第１半導体チップ１０は、第１接合端１４よりも内側に第１トレンチ１３を備えている。第１トレンチ１３は、第１パッド部１２および第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されている。
【０１４３】
図９（ａ）は、第１パッド部１２の平面図である。また、図９（ｂ）は、第１パッド部１２の上にバンプ３０が配置されたときの第１パッド部１２の平面図である。これらの図に示されるように、第１トレンチ１３は、直線状にレイアウトされている。
【０１４４】
また、図９（ａ）に示されるように、本実施形態では、第１パッド部１２にバンプ３０が接触した接触面の面方向のうち第１の方向に平行に２本形成され、第１の方向に直交する第２の方向に平行に２本形成されている。そして、第１トレンチ１３のうち、第１の方向に平行な２本と第２の方向に平行な２本とが互いに交差することにより、第１半導体チップ１０の一部が第１トレンチ１３により囲まれている。つまり、第１トレンチ１３が一周している。
【０１４５】
このような第１トレンチ１３は、図９（ｂ）に示されるように、第１接合端１４よりも内側で一周している。これによると、クラック１５が第１接合端１４のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック１５の進展を阻止することが可能となる。したがって、１半導体基板１１がクラック１５によって受けるダメージを確実に低減することができる。
【０１４６】
ここで、本実施形態では、第１トレンチ１３は、図９（ａ）および図９（ｂ）に示されるように、第１パッド部１２全体、すなわち第１パッド部１２の端から端まで形成されている。しかしながら、第１トレンチ１３は、第１接合端１４から内側に向かって進展するクラック１５を阻止できれば良いので、少なくとも第１接合端１４の内側に形成されていれば良い。すなわち、第１トレンチ１３が第１接合端１４を横切るように形成されていても良い。したがって、「第１半導体チップ１０は、第１接合端１４よりも内側に位置する位置する第１トレンチ１３を備えている」というときの「内側に位置する」というのは、「第１トレンチ１３が少なくとも内側に位置する」という意味である。
【０１４７】
（他の実施形態）
第１実施形態では、第１、第２トレンチ１３、２３は直線部１３ａと枝部１３ｂとで構成されたものになっているが、第１、第２トレンチ１３、２３は直線部１３ａのみで構成されていても良い。
【０１４８】
第１、第２実施形態では、第１半導体チップ１０の第１半導体基板１１としてＳＯＩ基板を採用しているが、第２半導体チップ２０の第２半導体基板２１として第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板を採用しても良い。すなわち、第２トレンチ２３は第２パッド部２２を貫通して第２絶縁層に達するように第３半導体層に形成されている。さらに、第２トレンチ２３に充填材１６が充填されていても良い。この場合、第１トレンチ１３内に充填される充填材１６と第２トレンチ２３に充填される充填材１６の材質は同じでも良いし、異なっていても良い。
【０１４９】
第３実施形態に示された第１半導体チップ１０の第１トレンチ１３に充填材１６を充填しても良い。
【０１５０】
また、第３実施形態では、第１半導体チップ１０の第１パッド部１２に予め設けた第１バンプ３１を電子装置５０の電極５２に一体化させているが、電子装置５０の電極５２にも予めバンプを形成しておき、各バンプを接合して一体化させても良い。
【０１５１】
さらに、第３実施形態では、電子装置５０に第１半導体チップ１０がフリップチップ接合されているが、第１半導体チップ１０ではなく第２半導体チップ２０が電子装置５０に一体化されていても良い。
【０１５２】
上記各実施形態では、図２に示されるように、第１パッド部１２や第２パッド部２２の平面レイアウトは四角形状であるが、図１０（ａ）のように円形になっていても良い。第２パッド部２２についても同様である。また、各パッド部１２、２２のうち一方が四角形であり他方が円形であっても良い。
【０１５３】
また、第１トレンチ１３のレイアウトは、直線部１３ａおよび枝部１３ｂで構成されたものではなく、図１０（ｂ）〜図１０（ｄ）に示されるレイアウトでも良い。
【０１５４】
具体的には、図１０（ｂ）に示されるように、第１トレンチ１３を同心円状にレイアウトすることもできる。また、図１０（ｃ）に示されるように、複数の円形の第１トレンチ１３が千鳥状に規則的にレイアウトされたものでも良い。すなわち、各円は互い違いに配置されている。さらに、図１０（ｄ）に示されるように、複数の円形の第１トレンチ１３が放射状に規則的にレイアウトされたものでも良い。第１トレンチ１３が円形の図１０（ｃ）や図１０（ｄ）のレイアウトでは、図１０（ａ）のように第１パッド部１２が複数に分割されることはないため、剛性を確保することができる。上記図１０（ｂ）〜図１０（ｄ）のレイアウトは、第２トレンチ２３に採用することもできる。また、第１トレンチ１３と第２トレンチ２３とのレイアウトがそれぞれ異なるようにしても良い。さらに、図１０に示された各トレンチ１３、２３については、各パッド部１２、２２の上において、各パッド部１２、２２とバンプ３０との接触面のうちの内側には設けずに外縁部にのみ設けるようにしても良い。上述のように、クラック１５、２５は該接触面の外縁部から内側に向かって進展するため、各トレンチ１３、２３が該接触面のうち少なくとも外縁部に配置されていれば、クラック１５、２５の進展を阻止することができる。
【０１５５】
もちろん、図１０に示された各トレンチ１３、２３に充填材１６をそれぞれ充填することもできる。
【０１５６】
第３実施形態では、第１半導体チップ１０に図２や図１０に示されたレイアウトの第１トレンチ１３が形成されていたが、第４実施形態と同様に、第１半導体チップ１０は第１接合端１４よりも内側に位置する第１トレンチ１３を備えるようにしても良い。この場合、第４実施形態と同様に、第１トレンチ１３が、第１接合端１４よりも内側で一周するようにしても良い。なお、「内側に位置する」とは、第４実施形態で述べたように、「第１トレンチ１３が少なくとも内側に位置する」という意味である。
【０１５７】
第４実施形態では、第１半導体チップ１０および第２半導体チップ２０のうちの第１半導体チップ１０のみに第１トレンチ１３を設けた場合について説明したが、第１半導体チップ１０および第２半導体チップ２０の両方に第１トレンチ１３および第２トレンチ２３を設けた場合や第２半導体チップ２０のみに第２トレンチ２３を設けた場合についても同様である。この場合、第２パッド部２２においてバンプ３０が接触した接触面のうち最も外縁側に位置するバンプ３０の端部を第２接合端２４とすると、第２半導体チップ２０は、第２接合端２４よりも内側に位置する第２トレンチ２３を備えることとなる。なお、第２トレンチ２３において、「内側に位置する」とは、第１トレンチ１３と同様に、「第２トレンチ２３が少なくとも内側に位置する」という意味である。
【０１５８】
第４実施形態では、クラック１５が第１接合端１４のどの位置から接合面の中心方向に進展したとしても、全ての方向のクラック１５の進展を阻止できるようにするため、第１トレンチ１３を第１接合端１４よりも内側で一周させていた。しかし、クラック１５によるダメージを低減することができるのであれば、第１トレンチ１３が一周していなくても良い。この場合、第１トレンチ１３は、図１０（ｂ）〜図１０（ｄ）に示されるレイアウトでも良い。このようなレイアウトは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１５９】
第４実施形態では、４本の直線状の第１トレンチ１３により第１接合端１４の内側で一周する部分を形成していたが、第１トレンチ１３は第１接合端１４の内側のみに形成されていても良い。すなわち、第１トレンチ１３は第１接合端１４の外側に形成されていてもいなくてもどちらでも良い。これは、クラック１５は第１接合端１４から接合面の中心側に進展するためである。また、第１トレンチ１３の平面レイアウトは一周する形状であれば直線の組み合わせに限らず、リング状でも良い。これは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１６０】
さらに、第４実施形態では、第１トレンチ１３は第１の方向および第２の方向に２本ずつ形成されているが、第１トレンチ１３の本数は一例であり、各方向に２本以上形成されていても良い。また、各方向に形成される第１トレンチ１３の数は同じでなくても良い。このようなトレンチの本数は、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。すなわち、第２トレンチ２３は、直線状にレイアウトされ、接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、第３の方向とは異なる第４の方向に沿って少なくとも２本形成されていれば良い。もちろん、各方向に３本以上形成されていても良い。
【０１６１】
また、第４実施形態では、第１トレンチ１３は第１の方向および第２の方向にそれぞれ平行に形成されているが、各方向に平行して形成されている必要はなく、第１トレンチ１３は各方向に延びるように形成されていれば良い。すなわち、第１トレンチ１３は、第１の方向に沿って形成され、第２の方向に沿って形成されていれば良い。さらに、第１の方向および第２の方向は直交しているが、各方向に形成された第１トレンチ１３の交差する角度は直交しているに場合に限らず、傾斜していても良い。つまり、第１の方向と第２の方向とは異なる方向に向いていれば良い。これは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。すなわち、第３の方向と第４の方向とは直交していても良いし、直交していなくても良い。
【０１６２】
第３、第４実施形態では、第１トレンチ１３は第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されていたが、図１１（ａ）に示されるように、第１半導体層１１ａおよび第１絶縁層１１ｃを貫通して第２半導体層１１ｂに達するように１半導体基板１１に形成されていても良い。このように、ＳＯＩ基板のうち第２半導体層１１ｂに達するまで第１トレンチ１３を深く形成しておくことで、第１半導体チップ１０の深さ方向に進展するクラック１５を確実に停止させることができる。
【０１６３】
一方、図１１（ｂ）に示されるように、第１トレンチ１３は第１絶縁層１１ｃに達しておらず、第１半導体層１１ａに形成されていても良い。このように、ＳＯＩ基板のうち第１半導体層１１ａに第１トレンチ１３が形成されていれば、第１半導体層１１ａ内でクラック１５の進展を阻止することが可能となる。
【０１６４】
このようなトレンチの深さについては、第２半導体チップ２０の第２半導体基板２１がＳＯＩ基板で構成され、この第２半導体基板２１に第２トレンチ２３が形成された場合も同様である。
【０１６５】
第４実施形態において、第１トレンチ１３に充填材１６を充填させても良い。もちろん、第１半導体チップ１０および第２半導体チップ２０のうちの両方に第１トレンチ１３および第２トレンチ２３を設ける場合には、第１トレンチ１３および第２トレンチ２３のうちのいずれか一方または両方に充填材１６を充填させることができる。このようにトレンチに充填材１６が充填されることは、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１６６】
上記各実施形態では、第１トレンチ１３は第１パッド部１２を貫通して第１半導体基板１１に達するように形成され、第２トレンチ２３は、第２パッド部２２を貫通して第２半導体基板２１に達するように形成された構造が示されているが、第１トレンチ１３や第２トレンチ２３は、第１パッド部１２や第２パッド部２２に形成されていなくても良い。すなわち、クラック１５によってダメージを受けるのは１半導体基板１１や第２半導体基板２１であるので、少なくとも１半導体基板１１や第２半導体基板２１に第１トレンチ１３や第２トレンチ２３を設けておけばクラック１５によるダメージを低減できる。
【０１６７】
例えば、図１２に示されるように、ＳＯＩ基板として構成された１半導体基板１１のうちの第１半導体層１１ａに第１トレンチ１３を形成することができる。このように、第１トレンチ１３は第１半導体チップ１０のうち少なくとも１半導体基板１１に形成されていれば良い。また、第２トレンチ２３についても同様に、第２半導体チップ２０のうち第２半導体基板２１に形成されていれば良い。なお、１半導体基板１１がＳＯＩ基板であって、第１パッド部１２に第１トレンチ１３を形成しない場合の第１トレンチ１３の深さは、図３（ａ）や図３（ｂ）に示されるように所望の深さに調節することができる。第２トレンチ２３の深さも同様である。
【０１６８】
上記各実施形態では、第１半導体チップ１０に可動部等が形成されていることが示されているが、第２半導体チップ２０に可動部を有するＭＥＭＳデバイスが形成されていても良い。すなわち、第１半導体チップ１０および第２半導体チップ２０のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものとすることができる。第１半導体チップ１０や第２半導体チップ２０にＭＥＭＳデバイスが形成されている場合、アンダーフィルを用いて接合強度を確保しようとすると可動部がアンダーフィルで埋まってしまう。しかしながら、第１トレンチ１３や第２トレンチ２３によりクラック１５の進展を阻止する構造になっているので、アンダーフィルを用いなくても第１半導体チップ１０と第２半導体チップ２０との接合強度を確保することができる。これは、第１半導体チップ１０と電子装置５０とを接合する場合も同様である。
【０１６９】
上記各実施形態では、第１半導体基板１１や第２半導体基板２１としてＳＯＩ基板を用いる構造について説明したが、第１半導体基板１１や第２半導体基板２１はＳＯＩ基板に限らず、例えば１枚の半導体基板でそれぞれ構成されていても良い。
【符号の説明】
【０１７０】
１０ 第１半導体チップ
１１ 第１半導体基板
１１ａ 第１半導体層
１１ｂ 第２半導体層
１１ｃ 第１絶縁層
１２ 第１パッド部
１３ 第１トレンチ
１６ 充填材
２０ 第２半導体チップ
２１ 第２半導体基板
２２ 第２パッド部
２３ 第２トレンチ
３０ バンプ
５０ 電子装置
５１ 基板
５２ 電極
【技術分野】
【０００１】
本発明は、２つの基板をバンプでフリップチップ接合した半導体装置に関する。
【背景技術】
【０００２】
従来より、センサチップがバンプを介して回路チップに積層されたセンサ装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、半導体基板で構成された両チップはパッド上のバンプによって各々が電気的に接続され、バンプによって両チップが離間した構造が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１８９４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、冷熱環境において発生する半導体基板とバンプとの線膨張係数差や外部応力からの反りが要因となってバンプ／パッド界面に応力が発生し、該応力によってパッドおよび半導体基板にクラックが発生してしまう。このクラックは、パッドとバンプとが接合された部分において、該接合部のうちもっとも外側の接触端を起点に発生し、バンプの径方向およびパッドの深さ方向に進展する。これにより、半導体基板がダメージを受けてしまうという問題がある。
【０００５】
本発明は、上記点に鑑み、パッドとバンプとの接触端を起点にクラックが発生したとしても、クラックによって半導体基板が受けるダメージを低減することができる構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、第１半導体基板（１１）と、第１半導体基板（１１）の上に形成された第１パッド部（１２）と、を備えた第１半導体チップ（１０）と、第２半導体基板（２１）と、第２半導体基板（２１）の上に形成された第２パッド部（２２）と、を備えた第２半導体チップ（２０）と、第１パッド部（１２）および第２パッド部（２２）の上に配置され、第１半導体チップ（１０）と第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、第１パッド部（１２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を第１接合端（１４）とすると、第１半導体チップ（１０）は、第１接合端（１４）よりも内側に位置する第１トレンチ（１３）を備えていることを特徴とする。
【０００７】
これによると、第１半導体チップ（１０）には第１接合端（１４）よりも内側に第１トレンチ（１３）が配置されているので、第１パッド部（１２）とバンプ（３０）との接合部のうち最も外縁側の第１接合端（１４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第１パッド部（１２）の深さ方向、すなわち接触面において第１トレンチ（１３）よりも内側に進展するクラック（１５）を第１トレンチ（１３）により阻止することができる。したがって、クラック（１５）が発生したとしても、第１半導体基板（１１）がクラック（１５）によって受けるダメージを低減することができる。
【０００８】
請求項２に記載の発明では、第１トレンチ（１３）は、第１接合端（１４）よりも内側で一周していることを特徴とする。
【０００９】
このように、第１トレンチ（１３）が一周しているので、クラック（１５）が第１接合端（１４）のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック（１５）の進展を阻止することができる。したがって、第１半導体基板（１１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００１０】
請求項３に記載の発明では、第１トレンチ（１３）は、直線状にレイアウトされ、接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、第１の方向に沿った少なくとも２本と第２の方向に沿った少なくとも２本とが互いに交差することにより、第１接合端（１４）よりも内側で一周していることを特徴とする。
【００１１】
このように、第１の方向に沿った直線状の２本の第１トレンチ（１３）と第２の方向に沿った直線状の２本の第１トレンチ（１３）との少なくとも４本の第１トレンチ（１３）により第１接合端（１４）よりも内側を囲っているので、第１トレンチ（１３）を第１接合端（１４）よりも内側で一周するようにすることができる。
【００１２】
請求項４に記載の発明では、第１トレンチ（１３）は、第１半導体チップ（１０）のうち第１半導体基板（１１）に形成されていることを特徴とする。
【００１３】
このように、少なくとも第１半導体基板（１１）に第１トレンチ（１３）を設けることにより、第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００１４】
請求項５に記載の発明では、第１トレンチ（１３）は、第１パッド部（１２）を貫通して第１半導体基板（１１）に達するように形成されていることを特徴とする。
【００１５】
このように、第１トレンチ（１３）を第１パッド部（１２）および第１半導体基板（１１）に設けることにより、第１パッド部（１２）内または第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００１６】
請求項６に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上に第１パッド部（１２）が配置されており、第１トレンチ（１３）は、第１半導体基板（１１）のうち第１半導体層（１１ａ）に形成されていることを特徴とする。
【００１７】
このように、ＳＯＩ基板のうち第１半導体層（１１ａ）に第１トレンチ（１３）が形成されているので、第１半導体層（１１ａ）内でクラック（１５）の進展を阻止することができる。
【００１８】
請求項７に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上に第１パッド部（１２）が配置されており、第１トレンチ（１３）は、第１半導体層（１１ａ）および第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように第１半導体基板（１１）に形成されていることを特徴とする。
【００１９】
このように、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまで第１トレンチ（１３）が深く形成されているので、第１半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００２０】
請求項８に記載の発明では、第１トレンチ（１３）には充填材（１６）が充填されていることを特徴とする。
【００２１】
これにより、第１半導体チップ（１０）の剛性を高めることができ、第１半導体チップ（１０）の機械的強度を向上させることができる。
【００２２】
請求項９に記載の発明では、第１半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。
【００２３】
これによると、ＭＥＭＳデバイスが形成されていることによりアンダーフィルを用いて接合強度を確保できない場合でも、上述のようにトレンチによりクラック（１５）の進展を阻止しているので、アンダーフィルを用いなくても第１半導体チップ（１０）と第２半導体チップ（２０）との接合強度を確保することができる。
【００２４】
請求項１０に記載の発明では、第２パッド部（２２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を第２接合端（２４）とすると、第２半導体チップ（２０）は、第２接合端（２４）よりも内側に位置する第２トレンチ（２３）を備えていることを特徴とする。
【００２５】
これによると、第２半導体チップ（２０）には第２接合端（２４）よりも内側に第２トレンチ（２３）が配置されているので、第２パッド部（２２）とバンプ（３０）との接合部のうち最も外縁側の第２接合端（２４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第２パッド部（２２）の深さ方向、すなわち接触面において第２トレンチ（２３）よりも内側に進展するクラック（１５）を第２トレンチ（２３）により阻止することができる。したがって、第１半導体チップ（１０）においてクラック（１５）の進展を阻止できるだけでなく、第２半導体チップ（２０）において第２半導体基板（２１）がクラック（１５）によって受けるダメージを低減することもできる。
【００２６】
請求項１１に記載の発明では、第２トレンチ（２３）は、前記第２接合端（２４）よりも内側で一周していることを特徴とする。
【００２７】
これにより、第２半導体チップ（２０）においても、請求項２と同様に、全ての方向のクラック（１５）の進展を阻止することができる。したがって、第２半導体基板（２１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００２８】
請求項１２に記載の発明では、第２トレンチ（２３）は、直線状にレイアウトされ、前記接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、前記第３の方向とは異なる第４の方向に沿って少なくとも２本形成されており、前記第３の方向に沿った少なくとも２本と前記第４の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする。
【００２９】
これにより、第２半導体チップ（２０）においても、請求項３と同様に、第２トレンチ（２３）を第２接合端（２４）よりも内側で一周するようにすることができる。
【００３０】
請求項１３に記載の発明では、第２トレンチ（２３）は、第２半導体チップ（２０）のうち第２半導体基板（２１）に形成されていることを特徴とする。
【００３１】
このように、少なくとも第２半導体基板（２１）に第２トレンチ（２３）を設けることにより、第２半導体基板（２１）内でクラック（１５）の進展を停止させることができる。
【００３２】
請求項１４に記載の発明では、第２トレンチ（２３）は、第２パッド部（２２）を貫通して第２半導体基板（２１）に達するように形成されていることを特徴とする。
【００３３】
このように、第２トレンチ（２３）を第２パッド部（２２）および第２半導体基板（２１）に設けることにより、第２パッド部（２２）内または第２半導体基板（２１）内でクラック（１５）の進展を停止させることができる。
【００３４】
請求項１５に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第３半導体層の上に第２パッド部（２２）が配置されており、第２トレンチ（２３）は、第２半導体基板（２１）のうち第３半導体層に形成されていることを特徴とする。
【００３５】
このように、ＳＯＩ基板のうち第３半導体層に第２トレンチ（２３）が形成されているので、第３半導体層内でクラック（１５）の進展を停止させることができる。
【００３６】
請求項１６に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第３半導体層の上に第２パッド部（２２）が配置されており、第２トレンチ（２３）は、第３半導体層および第２絶縁層を貫通して第４半導体層に達するように第２半導体基板（２１）に形成されていることを特徴とする。
【００３７】
このように、ＳＯＩ基板のうち第４半導体層に達するまで第２トレンチ（２３）が深く形成されているので、第２半導体チップ（２０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００３８】
請求項１７に記載の発明では、第２トレンチ（２３）には充填材（１６）が充填されていることを特徴とする。
【００３９】
これにより、第２半導体チップ（２０）の剛性を高めることができ、第２半導体チップ（２０）の機械的強度を向上させることができる。
【００４０】
請求項１８に記載の発明では、第２半導体チップ（２０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００４１】
請求項１９に記載の発明では、第１半導体基板（１１）と、第１半導体基板（１１）の上に形成された第１パッド部（１２）と、第１パッド部（１２）を貫通して第１半導体基板（１１）に達する第１トレンチ（１３）とを備えた第１半導体チップ（１０）と、第２半導体基板（２１）と、第２半導体基板（２１）の上に形成された第２パッド部（２２）と、第２パッド部（２２）を貫通して第２半導体基板（２１）に達する第２トレンチ（２３）とを備えた第２半導体チップ（２０）と、第１パッド部（１２）および第２パッド部（２２）の上に配置され、第１半導体チップ（１０）と第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、第１トレンチ（１３）は、第１パッド部（１２）にバンプ（３０）が接触した接触面のうちの外縁部に配置され、第２トレンチ（２３）は、第２パッド部（２２）にバンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする。
【００４２】
このように、第１パッド部（１２）や第２パッド部（２２）とバンプ（３０）との接触面のうちの外縁部に第１トレンチ（１３）や第２トレンチ（２３）が配置されている。このため、第１パッド部（１２）や第２パッド部（２２）とバンプ（３０）との接触端（１４、２４）を起点にクラック（１５、２５）が発生したとしても、バンプ（３０）の径方向および第１パッド部（１２）や第２パッド部（２２）の深さ方向、すなわち該接触面において第１トレンチ（１３）や第２トレンチ（２３）よりも内側に進展するクラック（１５、２５）を阻止することができる。
【００４３】
したがって、クラック（１５、２５）が発生したとしても、第１半導体基板（１１）や第２半導体基板（２１）がクラック（１５、２５）によって受けるダメージを低減することができる。
【００４４】
請求項２０に記載の発明では、第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１トレンチ（１３）は第１パッド部（１２）を貫通して第１絶縁層（１１ｃ）に達するように第１半導体層（１１ａ）に形成されており、さらに、第１トレンチ（１３）に充填材（１６）が充填されていることを特徴とする。
【００４５】
これにより、第１半導体チップ（１０）の剛性を高めることができ、第１半導体チップ（１０）の機械的強度を向上させることができる。
【００４６】
請求項２１に記載の発明では、第１トレンチ（１３）は、第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように第１半導体基板（１１）に形成されていることを特徴とする。
【００４７】
これによると、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまで第１トレンチ（１３）が深く形成されているので、第１半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００４８】
請求項２２に記載の発明では、第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、第２トレンチ（２３）は第２パッド部（２２）を貫通して第２絶縁層に達するように第３半導体層に形成されており、さらに、第２トレンチ（２３）に充填材（１６）が充填されていることを特徴とする。
【００４９】
これにより、第２半導体チップ（２０）の剛性を高めることができ、第２半導体チップ（２０）の機械的強度を向上することができる。
【００５０】
請求項２３に記載の発明では、第２トレンチ（２３）は、第２絶縁層を貫通して第４半導体層に達するように第２半導体基板（２１）に形成されていることを特徴とする。
【００５１】
これによると、ＳＯＩ基板のうち第４半導体層に達するまで第２トレンチ（２３）が深く形成されているので、第２半導体チップ（２０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００５２】
請求項２４に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、直線状にレイアウトされたものとすることができる。これにより、直線状の各トレンチ（１３、２３）に平行な方向以外の方向から各トレンチ（１３、２３）に向かって進展するクラック（１５、２５）を阻止することができる。
【００５３】
請求項２５に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、同心円状にレイアウトされたものとすることができる。これにより、バンプ（３０）の径方向に進展するクラック（１５、２５）を確実に阻止することができる。
【００５４】
請求項２６に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、複数の円が千鳥状にレイアウトされたものとすることができる。これにより、どの方向に進展するクラック（１５、２５）であっても、規則的に配置されたいずれかの各トレンチ（１３、２３）によって確実に阻止することができる。
【００５５】
請求項２７に記載の発明のように、第１トレンチ（１３）および第２トレンチ（２３）のうち少なくとも一方は、複数の円が放射状にレイアウトされたものとすることができる。これにより、規則的に配置された各トレンチ（１３、２３）によってバンプ（３０）の径方向に進展するクラック（１５、２５）を阻止することができる。
【００５６】
請求項２８に記載の発明では、第１半導体チップ（１０）および第２半導体チップ（２０）のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。
【００５７】
これにより、第１半導体チップ（１０）および第２半導体チップ（２０）のうちいずれか一方または両方にＭＥＭＳデバイスが形成されていても、上述のようにトレンチによりクラック（１５）の進展を阻止しているので、アンダーフィルを用いなくても第１半導体チップ（１０）と第２半導体チップ（２０）との接合強度を確保することができる。
【００５８】
請求項２９に記載の発明では、基板（５１）と、基板（５１）の上に形成された電極（５２）と、を備えた電子装置（５０）と、半導体基板（１１）と、半導体基板（１１）の上に形成されたパッド部（１２）と、を備えた半導体チップ（１０）と、電極（５２）およびパッド部（１２）の上に配置され、電子装置（５０）と半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、パッド部（１２）においてバンプ（３０）が接触した接触面のうち最も外縁側に位置するバンプ（３０）の端部を接合端（１４）とすると、半導体チップ（１０）は、接合端（１４）よりも内側に位置するトレンチ（１３）を備えていることを特徴とする。
【００５９】
これによると、半導体チップ（１０）には接合端（１４）よりも内側にトレンチ（１３）が配置されているので、パッド部（１２）とバンプ（３０）との接合部のうち最も外縁側の接合端（１４）を起点にクラック（１５）が発生したとしても、バンプ（３０）の径方向および第２パッド部（２２）の深さ方向、すなわち接触面においてトレンチ（１３）よりも内側に進展するクラック（１５）をトレンチ（１３）により阻止することができる。したがって、半導体チップ（１０）において半導体基板（１１）がクラック（１５）によって受けるダメージを低減することもできる。
【００６０】
請求項３０に記載の発明では、トレンチ（１３）は、前記接合端（１４）よりも内側で一周していることを特徴とする。
【００６１】
これにより、クラック（１５）が接合端（１４）のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック（１５）の進展を阻止することができる。したがって、半導体基板（１１）がクラック（１５）によって受けるダメージを確実に低減することができる。
【００６２】
請求項３１に記載の発明では、トレンチ（１３）は、直線状にレイアウトされ、接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、第１の方向に沿った少なくとも２本と第２の方向に沿った少なくとも２本とが互いに交差することにより、接合端（１４）よりも内側で一周していることを特徴とする。
【００６３】
このように、直線状のトレンチ（１３）を互いに交差させることにより、トレンチ（１３）を接合端（１４）よりも内側で一周するようにすることができる。
【００６４】
請求項３２に記載の発明では、トレンチ（１３）は、前記半導体チップ（１０）のうち前記半導体基板（１１）に形成されていることを特徴とする。
【００６５】
このように、少なくとも半導体基板（１１）にトレンチ（１３）を設けることにより、第１半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００６６】
請求項３３に記載の発明では、トレンチ（１３）は、パッド部（１２）を貫通して半導体基板（１１）に達するように形成されていることを特徴とする。
【００６７】
このように、トレンチ（１３）をパッド部（１２）および半導体基板（１１）に設けることにより、パッド部（１２）内または半導体基板（１１）内でクラック（１５）の進展を停止させることができる。
【００６８】
請求項３４に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上にパッド部（１２）が配置されており、トレンチ（１３）は、半導体基板（１１）のうち第１半導体層（１１ａ）に形成されていることを特徴とする。
【００６９】
このように、ＳＯＩ基板のうち第１半導体層（１１ａ）にトレンチ（１３）が形成されているので、第１半導体層（１１ａ）内でクラック（１５）の進展を阻止することができる。
【００７０】
請求項３５に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、第１半導体層（１１ａ）の上にパッド部（１２）が配置されており、トレンチ（１３）は、第１半導体層（１１ａ）および第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように半導体基板（１１）に形成されていることを特徴とする。
【００７１】
このように、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまでトレンチ（１３）が深く形成されているので、半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００７２】
請求項３６に記載の発明では、トレンチ（１３）には充填材（１６）が充填されていることを特徴とする。
【００７３】
これにより、半導体チップ（１０）の剛性を高めることができ、半導体チップ（１０）の機械的強度を向上させることができる。
【００７４】
請求項３７に記載の発明では、半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００７５】
請求項３８に記載の発明では、基板（５１）と、基板（５１）の上に形成された電極（５２）とを備えた電子装置（５０）と、半導体基板（１１）と、半導体基板（１１）の上に形成されたパッド部（１２）と、パッド部（１２）を貫通して半導体基板（１１）に達するトレンチ（１３）とを備えた半導体チップ（１０）と、電極（５２）およびパッド部（１２）の上に配置され、電子装置（５０）と半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、トレンチ（１３）は、パッド部（１２）にバンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする。
【００７６】
このように、パッド部（１２）とバンプ（３０）との接触面のうちの外縁部にトレンチ（１３）が配置されている。このため、パッド部（１２）とバンプ（３０）との接触端（１４）を起点にクラック（１５）が発生したとしても、トレンチ（１３）によってバンプ（３０）の径方向およびパッド部（１２）の深さ方向、すなわち該接触面においてトレンチ（１３）よりも内側に進展するクラック（１５）を阻止することができる。したがって、クラック（１５）が発生したとしても、半導体基板（１１）がクラック（１５）によって受けるダメージを低減することができる。
【００７７】
請求項３９に記載の発明では、半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、トレンチ（１３）はパッド部（１２）を貫通して第１絶縁層（１１ｃ）に達するように第１半導体層（１１ａ）に形成されており、さらに、トレンチ（１３）に充填材（１６）が充填されていることを特徴とする。
【００７８】
これにより、半導体チップ（１０）の剛性を高めることができ、半導体チップ（１０）の機械的強度を向上させることができる。
【００７９】
請求項４０に記載の発明では、トレンチ（１３）は、第１絶縁層（１１ｃ）を貫通して第２半導体層（１１ｂ）に達するように半導体基板（１１）に形成されていることを特徴とする。
【００８０】
これによると、ＳＯＩ基板のうち第２半導体層（１１ｂ）に達するまでトレンチ（１３）が深く形成されているので、半導体チップ（１０）の深さ方向に進展するクラック（１５）を確実に停止させることができる。
【００８１】
請求項４１に記載の発明のように、トレンチ（１３）は、直線状にレイアウトされたものとすることができる。これにより、請求項４と同様の効果を得ることができる。
【００８２】
請求項４２に記載の発明のように、トレンチ（１３）は、同心円状にレイアウトされたものとすることができる。これにより、請求項５と同様の効果を得ることができる。
【００８３】
請求項４３に記載の発明のように、トレンチ（１３）は、複数の円が千鳥状にレイアウトされたものとすることができる。これにより、請求項６と同様の効果を得ることができる。
【００８４】
請求項４４に記載の発明のように、トレンチ（１３）は、複数の円が放射状にレイアウトされたものとすることができる。これにより、請求項７と同様の効果を得ることができる。
【００８５】
請求項４５に記載の発明では、半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする。これにより、請求項９と同様の効果が得られる。
【００８６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態に係る半導体装置の一部断面図である。
【図２】第１パッド部の平面図である。
【図３】第１パッド部の上にバンプが配置されたときの第１パッド部の平面図である。
【図４】第１トレンチの製造工程を示した図である。
【図５】図４に続く製造工程を示した図である。
【図６】本発明の第２実施形態に係る半導体装置の一部断面図である。
【図７】本発明の第３実施形態に係る半導体装置の一部断面図である。
【図８】本発明の第４実施形態に係る半導体装置の一部断面図である。
【図９】（ａ）は第１パッド部の平面図であり、（ｂ）は第１パッド部の上にバンプが配置されたときの第１パッド部の平面図である。
【図１０】他の実施形態において、第１パッド部の平面レイアウトの一例を示した図である。
【図１１】他の実施形態において、第１トレンチの深さの一例を示した断面図である。
【図１２】他の実施形態において、第１半導体基板に第１トレンチを形成した構造の断面図である。
【発明を実施するための形態】
【００８８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００８９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば加速度センサ等の力学量センサが設けられたチップと、該センサの信号を処理する処理回路が設けられたチップとがフリップチップ接合されたものである。このような半導体装置は、加速度や角速度等の物理量を検出するものとして、例えば車両等に搭載される。
【００９０】
図１は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、半導体装置は、第１半導体チップ１０と、第２半導体チップ２０と、バンプ３０とを備えて構成されている。
【００９１】
第１半導体チップ１０は、第１半導体基板１１と、第１パッド部１２と、第１トレンチ１３とを備えている。
【００９２】
第１半導体基板１１は、第１半導体層１１ａと第２半導体層１１ｂとで第１絶縁層１１ｃが挟み込まれて構成されたＳＯＩ基板である。各半導体層１１ａ、１１ｂとして例えばＮ型の単結晶シリコンが採用され、第１絶縁層１１ｃとして例えばＳｉＯ２が採用される。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ＳＯＩ基板が特許請求の範囲の第１半導体基板に対応する。
【００９３】
このうち、第１半導体層１１ａに対して加速度センサや角速度センサ等の力学量センサを構成する可動部や固定部等がＭＥＭＳ技術によって形成されている。
【００９４】
第１パッド部１２は、第１半導体基板１１の上に形成され、第１半導体層１１ａに形成された力学量センサと外部とを電気的に接続するための電極である。このため、第１パッド部１２は、第１半導体層１１ａの上に形成された図示しない配線に接続されている。このような第１パッド部１２の材質として、例えば純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ等が採用される。
【００９５】
第１トレンチ１３は、バンプ３０と第１パッド部１２とが接合された部分において、該接合部のうちもっとも外側の接合端１４を起点に発生するクラック１５の進展を阻止する役割を果たすものである。
【００９６】
このような第１トレンチ１３は、第１パッド部１２および第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されている。この第１トレンチ１３の内部は空洞になっている。
【００９７】
図２は、第１パッド部１２の平面図である。この図に示されるように、四角形状にレイアウトされた第１パッド部１２に直線状に第１トレンチ１３が形成されている。第１トレンチ１３は、直線部１３ａと、該直線部１３ａの長手方向に対して直角方向に延設された枝部１３ｂとを備えている。これにより、第１パッド部１２は、四角形状のブロックが直線部１３ａの長手方向に並べられると共に、ブロックの一部が隣のブロックと連結されたレイアウトになっている。なお、直線部１３ａの端部が図示しない配線に接続されている。
【００９８】
直線部１３ａおよび枝部１３ｂの幅は例えば数μｍ程度であり、深さは例えば２５μｍ〜５０μｍである。第１半導体層１１ａの厚さが例えば２５μｍであるとすると、該第１半導体層１１ａを貫通する第１トレンチ１３の深さは第１半導体層１１ａに等しく、したがって２５μｍである。また、各直線部１３ａは、例えば数十μｍのピッチで配置されている。
【００９９】
第２半導体チップ２０は、第２半導体基板２１と、第２パッド部２２と、第２トレンチ２３とを備えている。
【０１００】
第２半導体基板２１は、シリコン基板等の半導体基板である。この第２半導体基板２１にはＭＯＳトランジスタやバイポーラトランジスタ等で構成された集積回路が半導体プロセスにより形成されている。該集積回路は、第１半導体チップ１０に設けられた力学量センサの信号を処理するものである。
【０１０１】
第２パッド部２２は、第２半導体基板２１の上に形成され、第２半導体基板２１に形成された集積回路と外部とを電気的に接続するための電極である。このため、第２パッド部２２は、第２半導体基板２１の上に形成された図示しない配線に接続されている。このような第２パッド部２２の材質は、第１パッド部１２と同様のものが採用される。
【０１０２】
第２トレンチ２３は、バンプ３０と第２パッド部２２とが接合された部分において、該接合部のうちもっとも外側の接合端２４を起点に発生するクラック２５の進展を阻止する役割を果たすものである。このような第２トレンチ２３は、第２パッド部２２を貫通して第２半導体基板２１に達するように形成されている。
【０１０３】
本実施形態では、第２トレンチ２３のレイアウトは、上記の第１トレンチ１３と同じである。また、第２トレンチ２３の幅、およびピッチについても、第１トレンチ１３と同じである。第２トレンチ２３の深さについては、第１トレンチ１３よりも深くなっている。
【０１０４】
バンプ３０は、第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合すると共に、第１半導体チップ１０の回路と第２半導体チップ２０の回路とを電気的に接続する役割を果たす。
【０１０５】
このようなバンプ３０は、第１半導体チップ１０側の第１バンプ３１と第２半導体チップ２０側の第２バンプ３２とが超音波接合方式や熱圧着方式等によってフリップチップ接合されることで一体化されたものである。すなわち、第１バンプ３１および第２バンプ３２は、各チップ１０、２０が一体化される前に、予め第１パッド部１２および第２パッド部２２の上にそれぞれ形成されたものである。このようなバンプ３０の材質としては、例えば、金、銅、はんだ、アルミニウム等の金属が採用される。
【０１０６】
図３は、第１パッド部１２の上にバンプ３０が配置された様子を示す平面図である。この図に示されるように、バンプ３０は、第１トレンチ１３を覆うように第１パッド部１２の上に配置されている。つまり、第１トレンチ１３は、第１パッド部１２にバンプ３０が接触した接触面のうちの外縁部に配置されている。
【０１０７】
そして、冷熱環境において発生する第１半導体基板１１とバンプ３０との線膨張係数差や外部応力からの反りが要因となって、第１パッド部１２とバンプ３０との接合端１４を起点にクラック１５が発生する。
【０１０８】
このクラック１５は、図１に示されるように、バンプ３０の側面のうち第１パッド部１２付近の側面と第１パッド部１２の表面とのなす角度で第１パッド部１２内に進展する。該角度は、およそ３０°〜４５°である。また、クラック１５は、バンプ３０の径方向であって第１パッド部１２の深さ方向に進展する。したがって、第１パッド部１２に第１トレンチ１３が設けられていない場合、クラック１５が第１パッド部１２と第１半導体層１１ａとに進展すると、第１パッド部１２および第１半導体層１１ａの２層が球面状に割れる。これにより、バンプ３０は第１半導体チップ１０から離れてしまう。
【０１０９】
しかし、第１半導体チップ１０には、第１パッド部１２とバンプ３０との接触面のうちの外縁部に直線部１３ａと枝部１３ｂとによって構成された第１トレンチ１３が設けられている。このため、直線部１３ａに対して平行に進展するクラック１５については、該直線部１３ａに対して直角に配置された枝部１３ｂによって阻止される。つまり、枝部１３ｂは該枝部１３ｂに対して平行に進展するクラック１５以外のクラック１５を阻止することができる。一方、枝部１３ｂに対して平行に進展するクラック１５については、該枝部１３ｂに対して直角に配置された直線部１３ａによって阻止される。つまり、直線部１３ａは該直線部１３ａに対して平行に進展するクラック１５以外のクラック１５を阻止することができる。したがって、クラック１５の進展は該接触面の外縁部に配置された第１トレンチ１３を構成する直線部１３ａや枝部１３ｂによって停止し、第１トレンチ１３よりも内側に進展することはない。
【０１１０】
以上により、図１に示されるように、バンプ３０と第１パッド部１２とが接触した面内において、接合端１４にもっとも近い第１トレンチ１３よりも内側の第１パッド部１２および第１半導体層１１ａがクラック１５によってダメージを受けることはない。
【０１１１】
第２トレンチ２３についても同様に、バンプ３０は第２トレンチ２３を覆うように第２パッド部２２の上に配置されている。つまり、第２トレンチ２３は、第２パッド部２２にバンプ３０が接触した接触面のうちの外縁部に配置されている。これにより、バンプ３０と第２パッド部２２とが接触した面内において、接合端２４にもっとも近い第２トレンチ２３よりも内側の第２パッド部２２および第２半導体基板２１がクラック２５によってダメージを受けることはない。
【０１１２】
このように、各パッド部１２、２２とバンプ３０との接合端１４、２４を起点にして、バンプ３０の径方向であって各パッド部１２、２２の深さ方向に発生するクラック１５、２５の進展を各トレンチ１３、２３によって阻止できるようになっている。
【０１１３】
以上が、本実施形態に係る半導体装置の構成である。なお、図１ではバンプ３０による接合部を一部だけ示してあるが、実際には各チップ１０、２０に多数のパッド部１２、２２が設けられており、各々がバンプ３０によってフリップチップ接合されている。
【０１１４】
次に、上記の半導体装置において、各チップ１０、２０に設けられた各トレンチ１３、２３の形成方法について、図４および図５を参照して説明する。以下では、第１半導体チップ１０に第１トレンチ１３を形成する方法について説明する。
【０１１５】
まず、図４（ａ）に示す工程では、ＳＯＩ基板である第１半導体基板１１を用意する。第１半導体基板１１は、ウェハ状のものである。そして、第１半導体層１１ａの上に金属膜４０を蒸着等により形成する。金属膜４０の材質として、Ａｌ等を用いる。この金属膜４０は、第１パッド部１２となるものである。この後、図４（ｂ）に示す工程では、金属膜４０の上にレジスト４１を塗布する。
【０１１６】
続いて、図４（ｃ）に示す工程では、第１半導体基板１１の所定の位置に第１パッド部１２のパターンが形成されたマスク４２を配置し、マスク４２が開口した位置に対応したレジスト４１を露光および現像する。これにより、露光されなかったレジスト４１、すなわち第１パッド部１２のパターンに対応したレジスト４１のみを金属膜４０の上に残す。
【０１１７】
図４（ｄ）に示す工程では、レジスト４１からマスク４２を外し、該レジスト４１をマスクとして金属膜４０をエッチングする。これにより、金属膜４０から第１パッド部１２のパターンを形成する。第１パッド部１２のレイアウトは、図２に示されたものになる。そして、図４（ｅ）に示す工程では、第１パッド部１２の上のレジスト４１を除去する。
【０１１８】
この後、図５（ａ）に示す工程では、第１パッド部１２を覆うように、第１半導体基板１１の全面にレジスト４３を塗布する。
【０１１９】
続いて、図５（ｂ）に示す工程では、第１トレンチ１３に対応した位置が開口したマスク４４を用意する。そして、第１パッド部１２のうち開口した位置すなわち第１トレンチ１３の位置にマスク４４の開口部分を位置合わせする。この後、レジスト４３の上にマスク４４を配置し、マスク４４が開口した位置に対応したレジスト４３を露光および現像する。これにより、レジスト４３のうち第１トレンチ１３となる位置のみを除去する。すなわち、レジスト４３のうち第１パッド部１２のうち第１トレンチ１３となる部分が開口する。また、レジスト４３の上からマスク４４を外す。
【０１２０】
図５（ｃ）に示す工程では、レジスト４３をマスクとして、第１半導体層１１ａをエッチングする。そして、図５（ｄ）に示す工程では、第１半導体基板１１からレジスト４３を除去する。これにより、第１パッド部１２および第１半導体層１１ａに対して、第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３が形成される。
【０１２１】
上記では、第１半導体基板１１に対する第１トレンチ１３の形成方法について説明したが、第２半導体基板２１対する第２トレンチ２３についても同様の工程により形成することができる。この場合、図４（ａ）に示す工程でシリコン基板である第２半導体基板２１を用意し、以下、各工程を行うこととなる。また、第２半導体基板２１としてシリコン基板を用いているため、図５（ｃ）に示す工程では、第２半導体基板２１のエッチング量を調節することにより、第２トレンチ２３の深さを調節することとなる。
【０１２２】
そして、第１パッド部１２の上に第１バンプ３１を形成し、第２パッド部２２の上に第２バンプ３２を形成する。この後、第１半導体チップ１０の第１パッド部１２と第２半導体チップ２０の第２パッド部２２とを向かい合わせると共に第１バンプ３１と第２バンプ３２とを超音波接合方式や熱圧着方式等によって接合する。この後、ウェハを個々に分割することで、図１に示される構造を備えた半導体装置が完成する。
【０１２３】
なお、図４および図５では、第１半導体基板１１に対して第１パッド部１２および第１トレンチ１３を形成する工程のみを示したが、第１半導体基板１１には加速度センサ等のセンシング部の形成も行う。すなわち、第１パッド部１２および第１トレンチ１３の形成は、第１半導体基板１１に形成する他の構造と同じ工程で行っても良いし、単独で行っても良い。第２半導体チップ２０についても同様である。
【０１２４】
以上説明したように、本実施形態では、第１半導体チップ１０において第１パッド部１２を貫通して第１絶縁層１１ｃに達する第１トレンチ１３を設けている。また、第２半導体チップ２０において第２パッド部２２を貫通して第２半導体基板２１に達する第２トレンチ２３を設けている。そして、バンプ３０が第１トレンチ１３および第２トレンチ２３を覆うように第１半導体チップ１０と第２半導体チップ２０とをフリップチップ接合していることが特徴となっている。
【０１２５】
これにより、第１パッド部１２とバンプ３０と接触面のうちの外縁部に配置された第１トレンチ１３によって該第１トレンチ１３よりも内側に進展するクラック１５を阻止することができる。また、第２トレンチ２３についても同様にクラック２５を阻止することができる。したがって、第１半導体基板１１や第２半導体基板２１にクラック１５、２５が発生したとしても、第１半導体基板１１や第２半導体基板２１がクラック１５、２５によって受けるダメージを低減することができる。
【０１２６】
さらに、各半導体基板１１、２１が受けるダメージを低減できるので、各チップ１０、２０の構造強度や電気接続性を確保することもできる。
【０１２７】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、第１トレンチ１３内に充填材が充填されていることが特徴となっている。
【０１２８】
図６は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、第１半導体チップ１０において、第１トレンチ１３に充填材１６が充填されている。充填材１６の材質としては、例えばタングステン等の金属や、樹脂等の絶縁物が採用される。この充填材１６によって、第１半導体チップ１０の剛性が高まり、第１半導体チップ１０の機械的強度が向上する。
【０１２９】
また、充填材１６は、図５（ｃ）に示す工程において、第１半導体層１１ａをエッチングした後、スパッタ法や蒸着法によって第１トレンチ１３内に充填材１６を充填することができる。
【０１３０】
そして、上述のように、第１半導体層１１ａはシリコン層であり、破壊強度が低い脆性材料である。しかし、充填材１６は金属等のように、シリコンよりも破壊強度が高い材料である。このため、クラック１５によって第１半導体層１１ａが破壊されても、充填材１６が破壊されることはない。したがって、クラック１５の進展は充填材１６によって阻止される。
【０１３１】
以上のように、第１半導体基板１１としてＳＯＩ基板を採用している第１半導体チップ１０については、第１トレンチ１３に充填材１６を充填した構造とすることができる。
【０１３２】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、各チップ１０、２０をフリップチップ接合するのではなく、基板に対して第１半導体チップ１０をフリップチップ接合した構造が特徴となっている。
【０１３３】
図７は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、半導体装置は、第１半導体チップ１０と、電子装置５０と、バンプ３０とを備えている。第１半導体チップ１０は、上記第１実施形態で示されたものと同じ構造である。また、バンプ３０は、第１半導体チップ１０の第１パッド部１２の上に設けられた第１バンプ３１である。
【０１３４】
電子装置５０は、第１半導体チップ１０から入力された信号の処理を行う装置である。このような電子装置５０は、基板５１と、該基板５１の上に形成された電極５２とを備えている。
【０１３５】
基板５１は、各種電子部品が実装されたものである。基板５１の材質として、例えばセラミック基板、プリント基板、フレキシブルプリント基板等が採用される。本実施形態では、基板５１としてセラミック基板が用いられている。
【０１３６】
電極５２は、第１半導体チップ１０と電気的な接続を行うためのものである。この電極５２は基板５１の上に形成され、基板５１上の電気回路に接続されている。電極５２の材質としては、タングステン、ニッケル、金めっき等が採用される。
【０１３７】
そして、第１半導体チップ１０と電子装置５０とがバンプ３０によってフリップチップ接合されている。この場合、バンプ３０は、電極５２の上に配置されると共に第１トレンチ１３を覆うように第１パッド部１２の上に配置されている。
【０１３８】
したがって、第１半導体チップ１０では、第１パッド部１２とバンプ３０との接合端１４を起点にクラック１５が発生したとしても、第１トレンチ１３によってクラック１５の進展が阻止される。一方、電子装置５０では、基板５１がセラミック基板等の硬い材質であるため、電極５２にクラック１５が発生したとしても、基板５１がダメージを受けるということはない。
【０１３９】
以上のように、第１半導体チップ１０と電子装置５０とをフリップチップ接合したものにおいても、第１半導体チップ１０に発生するクラック１５の進展については第１トレンチ１３で阻止することが可能である。したがって、第１半導体基板１１がクラック１５によって受けるダメージを低減することができる。
【０１４０】
（第４実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。第１実施形態では、第１半導体チップ１０および第２半導体チップ２０の両方に第１トレンチ１３および第２トレンチ２３が形成されたものが示されているが、本実施形態では、第１半導体チップ１０に第１トレンチ１３が形成され、第２半導体チップ２０に第２トレンチ２３が形成されていないことが特徴となっている。
【０１４１】
図８は、本実施形態に係る半導体装置の一部断面図である。この図に示されるように、第１半導体チップ１０および第２半導体チップ２０のうちの第１半導体チップ１０のみに第１トレンチ１３が形成されている。
【０１４２】
そして、第１パッド部１２においてバンプ３０が接触した接触面のうち最も外縁側に位置するバンプ３０の端部を第１接合端１４とすると、第１半導体チップ１０は、第１接合端１４よりも内側に第１トレンチ１３を備えている。第１トレンチ１３は、第１パッド部１２および第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されている。
【０１４３】
図９（ａ）は、第１パッド部１２の平面図である。また、図９（ｂ）は、第１パッド部１２の上にバンプ３０が配置されたときの第１パッド部１２の平面図である。これらの図に示されるように、第１トレンチ１３は、直線状にレイアウトされている。
【０１４４】
また、図９（ａ）に示されるように、本実施形態では、第１パッド部１２にバンプ３０が接触した接触面の面方向のうち第１の方向に平行に２本形成され、第１の方向に直交する第２の方向に平行に２本形成されている。そして、第１トレンチ１３のうち、第１の方向に平行な２本と第２の方向に平行な２本とが互いに交差することにより、第１半導体チップ１０の一部が第１トレンチ１３により囲まれている。つまり、第１トレンチ１３が一周している。
【０１４５】
このような第１トレンチ１３は、図９（ｂ）に示されるように、第１接合端１４よりも内側で一周している。これによると、クラック１５が第１接合端１４のどの位置を起点として接合面の中心方向に進展したとしても、全ての方向のクラック１５の進展を阻止することが可能となる。したがって、１半導体基板１１がクラック１５によって受けるダメージを確実に低減することができる。
【０１４６】
ここで、本実施形態では、第１トレンチ１３は、図９（ａ）および図９（ｂ）に示されるように、第１パッド部１２全体、すなわち第１パッド部１２の端から端まで形成されている。しかしながら、第１トレンチ１３は、第１接合端１４から内側に向かって進展するクラック１５を阻止できれば良いので、少なくとも第１接合端１４の内側に形成されていれば良い。すなわち、第１トレンチ１３が第１接合端１４を横切るように形成されていても良い。したがって、「第１半導体チップ１０は、第１接合端１４よりも内側に位置する位置する第１トレンチ１３を備えている」というときの「内側に位置する」というのは、「第１トレンチ１３が少なくとも内側に位置する」という意味である。
【０１４７】
（他の実施形態）
第１実施形態では、第１、第２トレンチ１３、２３は直線部１３ａと枝部１３ｂとで構成されたものになっているが、第１、第２トレンチ１３、２３は直線部１３ａのみで構成されていても良い。
【０１４８】
第１、第２実施形態では、第１半導体チップ１０の第１半導体基板１１としてＳＯＩ基板を採用しているが、第２半導体チップ２０の第２半導体基板２１として第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板を採用しても良い。すなわち、第２トレンチ２３は第２パッド部２２を貫通して第２絶縁層に達するように第３半導体層に形成されている。さらに、第２トレンチ２３に充填材１６が充填されていても良い。この場合、第１トレンチ１３内に充填される充填材１６と第２トレンチ２３に充填される充填材１６の材質は同じでも良いし、異なっていても良い。
【０１４９】
第３実施形態に示された第１半導体チップ１０の第１トレンチ１３に充填材１６を充填しても良い。
【０１５０】
また、第３実施形態では、第１半導体チップ１０の第１パッド部１２に予め設けた第１バンプ３１を電子装置５０の電極５２に一体化させているが、電子装置５０の電極５２にも予めバンプを形成しておき、各バンプを接合して一体化させても良い。
【０１５１】
さらに、第３実施形態では、電子装置５０に第１半導体チップ１０がフリップチップ接合されているが、第１半導体チップ１０ではなく第２半導体チップ２０が電子装置５０に一体化されていても良い。
【０１５２】
上記各実施形態では、図２に示されるように、第１パッド部１２や第２パッド部２２の平面レイアウトは四角形状であるが、図１０（ａ）のように円形になっていても良い。第２パッド部２２についても同様である。また、各パッド部１２、２２のうち一方が四角形であり他方が円形であっても良い。
【０１５３】
また、第１トレンチ１３のレイアウトは、直線部１３ａおよび枝部１３ｂで構成されたものではなく、図１０（ｂ）〜図１０（ｄ）に示されるレイアウトでも良い。
【０１５４】
具体的には、図１０（ｂ）に示されるように、第１トレンチ１３を同心円状にレイアウトすることもできる。また、図１０（ｃ）に示されるように、複数の円形の第１トレンチ１３が千鳥状に規則的にレイアウトされたものでも良い。すなわち、各円は互い違いに配置されている。さらに、図１０（ｄ）に示されるように、複数の円形の第１トレンチ１３が放射状に規則的にレイアウトされたものでも良い。第１トレンチ１３が円形の図１０（ｃ）や図１０（ｄ）のレイアウトでは、図１０（ａ）のように第１パッド部１２が複数に分割されることはないため、剛性を確保することができる。上記図１０（ｂ）〜図１０（ｄ）のレイアウトは、第２トレンチ２３に採用することもできる。また、第１トレンチ１３と第２トレンチ２３とのレイアウトがそれぞれ異なるようにしても良い。さらに、図１０に示された各トレンチ１３、２３については、各パッド部１２、２２の上において、各パッド部１２、２２とバンプ３０との接触面のうちの内側には設けずに外縁部にのみ設けるようにしても良い。上述のように、クラック１５、２５は該接触面の外縁部から内側に向かって進展するため、各トレンチ１３、２３が該接触面のうち少なくとも外縁部に配置されていれば、クラック１５、２５の進展を阻止することができる。
【０１５５】
もちろん、図１０に示された各トレンチ１３、２３に充填材１６をそれぞれ充填することもできる。
【０１５６】
第３実施形態では、第１半導体チップ１０に図２や図１０に示されたレイアウトの第１トレンチ１３が形成されていたが、第４実施形態と同様に、第１半導体チップ１０は第１接合端１４よりも内側に位置する第１トレンチ１３を備えるようにしても良い。この場合、第４実施形態と同様に、第１トレンチ１３が、第１接合端１４よりも内側で一周するようにしても良い。なお、「内側に位置する」とは、第４実施形態で述べたように、「第１トレンチ１３が少なくとも内側に位置する」という意味である。
【０１５７】
第４実施形態では、第１半導体チップ１０および第２半導体チップ２０のうちの第１半導体チップ１０のみに第１トレンチ１３を設けた場合について説明したが、第１半導体チップ１０および第２半導体チップ２０の両方に第１トレンチ１３および第２トレンチ２３を設けた場合や第２半導体チップ２０のみに第２トレンチ２３を設けた場合についても同様である。この場合、第２パッド部２２においてバンプ３０が接触した接触面のうち最も外縁側に位置するバンプ３０の端部を第２接合端２４とすると、第２半導体チップ２０は、第２接合端２４よりも内側に位置する第２トレンチ２３を備えることとなる。なお、第２トレンチ２３において、「内側に位置する」とは、第１トレンチ１３と同様に、「第２トレンチ２３が少なくとも内側に位置する」という意味である。
【０１５８】
第４実施形態では、クラック１５が第１接合端１４のどの位置から接合面の中心方向に進展したとしても、全ての方向のクラック１５の進展を阻止できるようにするため、第１トレンチ１３を第１接合端１４よりも内側で一周させていた。しかし、クラック１５によるダメージを低減することができるのであれば、第１トレンチ１３が一周していなくても良い。この場合、第１トレンチ１３は、図１０（ｂ）〜図１０（ｄ）に示されるレイアウトでも良い。このようなレイアウトは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１５９】
第４実施形態では、４本の直線状の第１トレンチ１３により第１接合端１４の内側で一周する部分を形成していたが、第１トレンチ１３は第１接合端１４の内側のみに形成されていても良い。すなわち、第１トレンチ１３は第１接合端１４の外側に形成されていてもいなくてもどちらでも良い。これは、クラック１５は第１接合端１４から接合面の中心側に進展するためである。また、第１トレンチ１３の平面レイアウトは一周する形状であれば直線の組み合わせに限らず、リング状でも良い。これは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１６０】
さらに、第４実施形態では、第１トレンチ１３は第１の方向および第２の方向に２本ずつ形成されているが、第１トレンチ１３の本数は一例であり、各方向に２本以上形成されていても良い。また、各方向に形成される第１トレンチ１３の数は同じでなくても良い。このようなトレンチの本数は、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。すなわち、第２トレンチ２３は、直線状にレイアウトされ、接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、第３の方向とは異なる第４の方向に沿って少なくとも２本形成されていれば良い。もちろん、各方向に３本以上形成されていても良い。
【０１６１】
また、第４実施形態では、第１トレンチ１３は第１の方向および第２の方向にそれぞれ平行に形成されているが、各方向に平行して形成されている必要はなく、第１トレンチ１３は各方向に延びるように形成されていれば良い。すなわち、第１トレンチ１３は、第１の方向に沿って形成され、第２の方向に沿って形成されていれば良い。さらに、第１の方向および第２の方向は直交しているが、各方向に形成された第１トレンチ１３の交差する角度は直交しているに場合に限らず、傾斜していても良い。つまり、第１の方向と第２の方向とは異なる方向に向いていれば良い。これは、第３実施形態において第１トレンチ１３を第１接合端１４よりも内側で一周させた場合や、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。すなわち、第３の方向と第４の方向とは直交していても良いし、直交していなくても良い。
【０１６２】
第３、第４実施形態では、第１トレンチ１３は第１半導体層１１ａを貫通して第１絶縁層１１ｃに達するように形成されていたが、図１１（ａ）に示されるように、第１半導体層１１ａおよび第１絶縁層１１ｃを貫通して第２半導体層１１ｂに達するように１半導体基板１１に形成されていても良い。このように、ＳＯＩ基板のうち第２半導体層１１ｂに達するまで第１トレンチ１３を深く形成しておくことで、第１半導体チップ１０の深さ方向に進展するクラック１５を確実に停止させることができる。
【０１６３】
一方、図１１（ｂ）に示されるように、第１トレンチ１３は第１絶縁層１１ｃに達しておらず、第１半導体層１１ａに形成されていても良い。このように、ＳＯＩ基板のうち第１半導体層１１ａに第１トレンチ１３が形成されていれば、第１半導体層１１ａ内でクラック１５の進展を阻止することが可能となる。
【０１６４】
このようなトレンチの深さについては、第２半導体チップ２０の第２半導体基板２１がＳＯＩ基板で構成され、この第２半導体基板２１に第２トレンチ２３が形成された場合も同様である。
【０１６５】
第４実施形態において、第１トレンチ１３に充填材１６を充填させても良い。もちろん、第１半導体チップ１０および第２半導体チップ２０のうちの両方に第１トレンチ１３および第２トレンチ２３を設ける場合には、第１トレンチ１３および第２トレンチ２３のうちのいずれか一方または両方に充填材１６を充填させることができる。このようにトレンチに充填材１６が充填されることは、第２半導体チップ２０に第２トレンチ２３が形成された場合も同様である。
【０１６６】
上記各実施形態では、第１トレンチ１３は第１パッド部１２を貫通して第１半導体基板１１に達するように形成され、第２トレンチ２３は、第２パッド部２２を貫通して第２半導体基板２１に達するように形成された構造が示されているが、第１トレンチ１３や第２トレンチ２３は、第１パッド部１２や第２パッド部２２に形成されていなくても良い。すなわち、クラック１５によってダメージを受けるのは１半導体基板１１や第２半導体基板２１であるので、少なくとも１半導体基板１１や第２半導体基板２１に第１トレンチ１３や第２トレンチ２３を設けておけばクラック１５によるダメージを低減できる。
【０１６７】
例えば、図１２に示されるように、ＳＯＩ基板として構成された１半導体基板１１のうちの第１半導体層１１ａに第１トレンチ１３を形成することができる。このように、第１トレンチ１３は第１半導体チップ１０のうち少なくとも１半導体基板１１に形成されていれば良い。また、第２トレンチ２３についても同様に、第２半導体チップ２０のうち第２半導体基板２１に形成されていれば良い。なお、１半導体基板１１がＳＯＩ基板であって、第１パッド部１２に第１トレンチ１３を形成しない場合の第１トレンチ１３の深さは、図３（ａ）や図３（ｂ）に示されるように所望の深さに調節することができる。第２トレンチ２３の深さも同様である。
【０１６８】
上記各実施形態では、第１半導体チップ１０に可動部等が形成されていることが示されているが、第２半導体チップ２０に可動部を有するＭＥＭＳデバイスが形成されていても良い。すなわち、第１半導体チップ１０および第２半導体チップ２０のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものとすることができる。第１半導体チップ１０や第２半導体チップ２０にＭＥＭＳデバイスが形成されている場合、アンダーフィルを用いて接合強度を確保しようとすると可動部がアンダーフィルで埋まってしまう。しかしながら、第１トレンチ１３や第２トレンチ２３によりクラック１５の進展を阻止する構造になっているので、アンダーフィルを用いなくても第１半導体チップ１０と第２半導体チップ２０との接合強度を確保することができる。これは、第１半導体チップ１０と電子装置５０とを接合する場合も同様である。
【０１６９】
上記各実施形態では、第１半導体基板１１や第２半導体基板２１としてＳＯＩ基板を用いる構造について説明したが、第１半導体基板１１や第２半導体基板２１はＳＯＩ基板に限らず、例えば１枚の半導体基板でそれぞれ構成されていても良い。
【符号の説明】
【０１７０】
１０ 第１半導体チップ
１１ 第１半導体基板
１１ａ 第１半導体層
１１ｂ 第２半導体層
１１ｃ 第１絶縁層
１２ 第１パッド部
１３ 第１トレンチ
１６ 充填材
２０ 第２半導体チップ
２１ 第２半導体基板
２２ 第２パッド部
２３ 第２トレンチ
３０ バンプ
５０ 電子装置
５１ 基板
５２ 電極
【特許請求の範囲】
【請求項１】
第１半導体基板（１１）と、前記第１半導体基板（１１）の上に形成された第１パッド部（１２）と、を備えた第１半導体チップ（１０）と、
第２半導体基板（２１）と、前記第２半導体基板（２１）の上に形成された第２パッド部（２２）と、を備えた第２半導体チップ（２０）と、
前記第１パッド部（１２）および前記第２パッド部（２２）の上に配置され、前記第１半導体チップ（１０）と前記第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、
前記第１パッド部（１２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を第１接合端（１４）とすると、
前記第１半導体チップ（１０）は、前記第１接合端（１４）よりも内側に位置する第１トレンチ（１３）を備えていることを特徴とする半導体装置。
【請求項２】
前記第１トレンチ（１３）は、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１トレンチ（１３）は、直線状にレイアウトされ、前記接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、前記第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、前記第１の方向に沿った少なくとも２本と前記第２の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１トレンチ（１３）は、前記第１半導体チップ（１０）のうち前記第１半導体基板（１１）に形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記第１トレンチ（１３）は、前記第１パッド部（１２）を貫通して前記第１半導体基板（１１）に達するように形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項６】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記第１パッド部（１２）が配置されており、
前記第１トレンチ（１３）は、前記第１半導体基板（１１）のうち前記第１半導体層（１１ａ）に形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記第１パッド部（１２）が配置されており、
前記第１トレンチ（１３）は、前記第１半導体層（１１ａ）および前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記第１半導体基板（１１）に形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項８】
前記第１トレンチ（１３）には充填材（１６）が充填されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第２パッド部（２２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を第２接合端（２４）とすると、
前記第２半導体チップ（２０）は、前記第２接合端（２４）よりも内側に位置する第２トレンチ（２３）を備えていることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
【請求項１１】
前記第２トレンチ（２３）は、前記第２接合端（２４）よりも内側で一周していることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第２トレンチ（２３）は、直線状にレイアウトされ、前記接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、前記第３の方向とは異なる第４の方向に沿って少なくとも２本形成されており、前記第３の方向に沿った少なくとも２本と前記第４の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第２トレンチ（２３）は、前記第２半導体チップ（２０）のうち前記第２半導体基板（２１）に形成されていることを特徴とする請求項１０ないし１２のいずれか１つに記載の半導体装置。
【請求項１４】
前記第２トレンチ（２３）は、前記第２パッド部（２２）を貫通して前記第２半導体基板（２１）に達するように形成されていることを特徴とする請求項１０ないし１２のいずれか１つに記載の半導体装置。
【請求項１５】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、前記第３半導体層の上に前記第２パッド部（２２）が配置されており、
前記第２トレンチ（２３）は、前記第２半導体基板（２１）のうち前記第３半導体層に形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
【請求項１６】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、前記第３半導体層の上に前記第２パッド部（２２）が配置されており、
前記第２トレンチ（２３）は、前記第３半導体層および前記第２絶縁層を貫通して前記第４半導体層に達するように前記第２半導体基板（２１）に形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
【請求項１７】
前記第２トレンチ（２３）には充填材（１６）が充填されていることを特徴とする請求項１０ないし１６のいずれか１つに記載の半導体装置。
【請求項１８】
前記第２半導体チップ（２０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１０ないし１７のいずれか１つに記載の半導体装置。
【請求項１９】
第１半導体基板（１１）と、
前記第１半導体基板（１１）の上に形成された第１パッド部（１２）と、
前記第１パッド部（１２）を貫通して前記第１半導体基板（１１）に達する第１トレンチ（１３）とを備えた第１半導体チップ（１０）と、
第２半導体基板（２１）と、
前記第２半導体基板（２１）の上に形成された第２パッド部（２２）と、
前記第２パッド部（２２）を貫通して前記第２半導体基板（２１）に達する第２トレンチ（２３）とを備えた第２半導体チップ（２０）と、
前記第１パッド部（１２）および前記第２パッド部（２２）の上に配置され、前記第１半導体チップ（１０）と前記第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、
前記第１トレンチ（１３）は、前記第１パッド部（１２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置され、
前記第２トレンチ（２３）は、前記第２パッド部（２２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする半導体装置。
【請求項２０】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、
前記第１トレンチ（１３）は前記第１パッド部（１２）を貫通して前記第１絶縁層（１１ｃ）に達するように前記第１半導体層（１１ａ）に形成されており、さらに、前記第１トレンチ（１３）に充填材（１６）が充填されていることを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
前記第１トレンチ（１３）は、前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記第１半導体基板（１１）に形成されていることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、
前記第２トレンチ（２３）は前記第２パッド部（２２）を貫通して前記第２絶縁層に達するように前記第３半導体層に形成されており、さらに、前記第２トレンチ（２３）に充填材（１６）が充填されていることを特徴とする請求項１９ないし２１のいずれか１つに記載の半導体装置。
【請求項２３】
前記第２トレンチ（２３）は、前記第２絶縁層を貫通して前記第４半導体層に達するように前記第２半導体基板（２１）に形成されていることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、直線状にレイアウトされたものであることを特徴とする請求項１９ないし２３のいずれか１つに記載の半導体装置。
【請求項２５】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、同心円状にレイアウトされたものであることを特徴とする請求項１９ないし２４のいずれか１つに記載の半導体装置。
【請求項２６】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項１９ないし２５のいずれか１つに記載の半導体装置。
【請求項２７】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項１９ないし２６のいずれか１つに記載の半導体装置。
【請求項２８】
前記第１半導体チップ（１０）および前記第２半導体チップ（２０）のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１９ないし２７のいずれか１つに記載の半導体装置。
【請求項２９】
基板（５１）と、前記基板（５１）の上に形成された電極（５２）と、を備えた電子装置（５０）と、
半導体基板（１１）と、前記半導体基板（１１）の上に形成されたパッド部（１２）と、を備えた半導体チップ（１０）と、
前記電極（５２）および前記パッド部（１２）の上に配置され、前記電子装置（５０）と前記半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、
前記パッド部（１２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を接合端（１４）とすると、
前記半導体チップ（１０）は、前記接合端（１４）よりも内側に位置するトレンチ（１３）を備えていることを特徴とする半導体装置。
【請求項３０】
前記トレンチ（１３）は、前記接合端（１４）よりも内側で一周していることを特徴とする請求項２９に記載の半導体装置。
【請求項３１】
前記トレンチ（１３）は、直線状にレイアウトされ、前記接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、前記第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、前記第１の方向に沿った少なくとも２本と前記第２の方向に沿った少なくとも２本とが互いに交差することにより、前記接合端（１４）よりも内側で一周していることを特徴とする請求項３０に記載の半導体装置。
【請求項３２】
前記トレンチ（１３）は、前記半導体チップ（１０）のうち前記半導体基板（１１）に形成されていることを特徴とする請求項２９ないし３１のいずれか１つに記載の半導体装置。
【請求項３３】
前記トレンチ（１３）は、前記パッド部（１２）を貫通して前記半導体基板（１１）に達するように形成されていることを特徴とする請求項２９ないし３１のいずれか１つに記載の半導体装置。
【請求項３４】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記パッド部（１２）が配置されており、
前記トレンチ（１３）は、前記半導体基板（１１）のうち前記第１半導体層（１１ａ）に形成されていることを特徴とする請求項３２または３３に記載の半導体装置。
【請求項３５】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記パッド部（１２）が配置されており、
前記トレンチ（１３）は、前記第１半導体層（１１ａ）および前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記半導体基板（１１）に形成されていることを特徴とする請求項３２または３３に記載の半導体装置。
【請求項３６】
前記トレンチ（１３）には充填材（１６）が充填されていることを特徴とする請求項２９ないし３５のいずれか１つに記載の半導体装置。
【請求項３７】
前記半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項２９ないし３６のいずれか１つに記載の半導体装置。
【請求項３８】
基板（５１）と、
前記基板（５１）の上に形成された電極（５２）とを備えた電子装置（５０）と、
半導体基板（１１）と、
前記半導体基板（１１）の上に形成されたパッド部（１２）と、
前記パッド部（１２）を貫通して前記半導体基板（１１）に達するトレンチ（１３）とを備えた半導体チップ（１０）と、
前記電極（５２）および前記パッド部（１２）の上に配置され、前記電子装置（５０）と前記半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、
前記トレンチ（１３）は、前記パッド部（１２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする半導体装置。
【請求項３９】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、
前記トレンチ（１３）は前記パッド部（１２）を貫通して前記第１絶縁層（１１ｃ）に達するように前記第１半導体層（１１ａ）に形成されており、さらに、前記トレンチ（１３）に充填材（１６）が充填されていることを特徴とする請求項３８に記載の半導体装置。
【請求項４０】
前記トレンチ（１３）は、前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記半導体基板（１１）に形成されていることを特徴とする請求項３９に記載の半導体装置。
【請求項４１】
前記トレンチ（１３）は、直線状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４２】
前記トレンチ（１３）は、同心円状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４３】
前記トレンチ（１３）は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４４】
前記トレンチ（１３）は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４５】
前記半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項３８ないし４４のいずれか１つに記載の半導体装置。
【請求項１】
第１半導体基板（１１）と、前記第１半導体基板（１１）の上に形成された第１パッド部（１２）と、を備えた第１半導体チップ（１０）と、
第２半導体基板（２１）と、前記第２半導体基板（２１）の上に形成された第２パッド部（２２）と、を備えた第２半導体チップ（２０）と、
前記第１パッド部（１２）および前記第２パッド部（２２）の上に配置され、前記第１半導体チップ（１０）と前記第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、
前記第１パッド部（１２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を第１接合端（１４）とすると、
前記第１半導体チップ（１０）は、前記第１接合端（１４）よりも内側に位置する第１トレンチ（１３）を備えていることを特徴とする半導体装置。
【請求項２】
前記第１トレンチ（１３）は、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１トレンチ（１３）は、直線状にレイアウトされ、前記接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、前記第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、前記第１の方向に沿った少なくとも２本と前記第２の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１トレンチ（１３）は、前記第１半導体チップ（１０）のうち前記第１半導体基板（１１）に形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記第１トレンチ（１３）は、前記第１パッド部（１２）を貫通して前記第１半導体基板（１１）に達するように形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項６】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記第１パッド部（１２）が配置されており、
前記第１トレンチ（１３）は、前記第１半導体基板（１１）のうち前記第１半導体層（１１ａ）に形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記第１パッド部（１２）が配置されており、
前記第１トレンチ（１３）は、前記第１半導体層（１１ａ）および前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記第１半導体基板（１１）に形成されていることを特徴とする請求項４または５に記載の半導体装置。
【請求項８】
前記第１トレンチ（１３）には充填材（１６）が充填されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第２パッド部（２２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を第２接合端（２４）とすると、
前記第２半導体チップ（２０）は、前記第２接合端（２４）よりも内側に位置する第２トレンチ（２３）を備えていることを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
【請求項１１】
前記第２トレンチ（２３）は、前記第２接合端（２４）よりも内側で一周していることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第２トレンチ（２３）は、直線状にレイアウトされ、前記接触面の面方向のうち第３の方向に沿って少なくとも２本形成されると共に、前記第３の方向とは異なる第４の方向に沿って少なくとも２本形成されており、前記第３の方向に沿った少なくとも２本と前記第４の方向に沿った少なくとも２本とが互いに交差することにより、前記第１接合端（１４）よりも内側で一周していることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第２トレンチ（２３）は、前記第２半導体チップ（２０）のうち前記第２半導体基板（２１）に形成されていることを特徴とする請求項１０ないし１２のいずれか１つに記載の半導体装置。
【請求項１４】
前記第２トレンチ（２３）は、前記第２パッド部（２２）を貫通して前記第２半導体基板（２１）に達するように形成されていることを特徴とする請求項１０ないし１２のいずれか１つに記載の半導体装置。
【請求項１５】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、前記第３半導体層の上に前記第２パッド部（２２）が配置されており、
前記第２トレンチ（２３）は、前記第２半導体基板（２１）のうち前記第３半導体層に形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
【請求項１６】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、前記第３半導体層の上に前記第２パッド部（２２）が配置されており、
前記第２トレンチ（２３）は、前記第３半導体層および前記第２絶縁層を貫通して前記第４半導体層に達するように前記第２半導体基板（２１）に形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
【請求項１７】
前記第２トレンチ（２３）には充填材（１６）が充填されていることを特徴とする請求項１０ないし１６のいずれか１つに記載の半導体装置。
【請求項１８】
前記第２半導体チップ（２０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１０ないし１７のいずれか１つに記載の半導体装置。
【請求項１９】
第１半導体基板（１１）と、
前記第１半導体基板（１１）の上に形成された第１パッド部（１２）と、
前記第１パッド部（１２）を貫通して前記第１半導体基板（１１）に達する第１トレンチ（１３）とを備えた第１半導体チップ（１０）と、
第２半導体基板（２１）と、
前記第２半導体基板（２１）の上に形成された第２パッド部（２２）と、
前記第２パッド部（２２）を貫通して前記第２半導体基板（２１）に達する第２トレンチ（２３）とを備えた第２半導体チップ（２０）と、
前記第１パッド部（１２）および前記第２パッド部（２２）の上に配置され、前記第１半導体チップ（１０）と前記第２半導体チップ（２０）とをフリップチップ接合したバンプ（３０）とを備え、
前記第１トレンチ（１３）は、前記第１パッド部（１２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置され、
前記第２トレンチ（２３）は、前記第２パッド部（２２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする半導体装置。
【請求項２０】
前記第１半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、
前記第１トレンチ（１３）は前記第１パッド部（１２）を貫通して前記第１絶縁層（１１ｃ）に達するように前記第１半導体層（１１ａ）に形成されており、さらに、前記第１トレンチ（１３）に充填材（１６）が充填されていることを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
前記第１トレンチ（１３）は、前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記第１半導体基板（１１）に形成されていることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
前記第２半導体基板（２１）は第３半導体層と第４半導体層とで第２絶縁層を挟み込んだＳＯＩ基板であり、
前記第２トレンチ（２３）は前記第２パッド部（２２）を貫通して前記第２絶縁層に達するように前記第３半導体層に形成されており、さらに、前記第２トレンチ（２３）に充填材（１６）が充填されていることを特徴とする請求項１９ないし２１のいずれか１つに記載の半導体装置。
【請求項２３】
前記第２トレンチ（２３）は、前記第２絶縁層を貫通して前記第４半導体層に達するように前記第２半導体基板（２１）に形成されていることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、直線状にレイアウトされたものであることを特徴とする請求項１９ないし２３のいずれか１つに記載の半導体装置。
【請求項２５】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、同心円状にレイアウトされたものであることを特徴とする請求項１９ないし２４のいずれか１つに記載の半導体装置。
【請求項２６】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項１９ないし２５のいずれか１つに記載の半導体装置。
【請求項２７】
前記第１トレンチ（１３）および前記第２トレンチ（２３）のうち少なくとも一方は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項１９ないし２６のいずれか１つに記載の半導体装置。
【請求項２８】
前記第１半導体チップ（１０）および前記第２半導体チップ（２０）のうちいずれか一方または両方は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項１９ないし２７のいずれか１つに記載の半導体装置。
【請求項２９】
基板（５１）と、前記基板（５１）の上に形成された電極（５２）と、を備えた電子装置（５０）と、
半導体基板（１１）と、前記半導体基板（１１）の上に形成されたパッド部（１２）と、を備えた半導体チップ（１０）と、
前記電極（５２）および前記パッド部（１２）の上に配置され、前記電子装置（５０）と前記半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、
前記パッド部（１２）において前記バンプ（３０）が接触した接触面のうち最も外縁側に位置する前記バンプ（３０）の端部を接合端（１４）とすると、
前記半導体チップ（１０）は、前記接合端（１４）よりも内側に位置するトレンチ（１３）を備えていることを特徴とする半導体装置。
【請求項３０】
前記トレンチ（１３）は、前記接合端（１４）よりも内側で一周していることを特徴とする請求項２９に記載の半導体装置。
【請求項３１】
前記トレンチ（１３）は、直線状にレイアウトされ、前記接触面の面方向のうち第１の方向に沿って少なくとも２本形成されると共に、前記第１の方向とは異なる第２の方向に沿って少なくとも２本形成されており、前記第１の方向に沿った少なくとも２本と前記第２の方向に沿った少なくとも２本とが互いに交差することにより、前記接合端（１４）よりも内側で一周していることを特徴とする請求項３０に記載の半導体装置。
【請求項３２】
前記トレンチ（１３）は、前記半導体チップ（１０）のうち前記半導体基板（１１）に形成されていることを特徴とする請求項２９ないし３１のいずれか１つに記載の半導体装置。
【請求項３３】
前記トレンチ（１３）は、前記パッド部（１２）を貫通して前記半導体基板（１１）に達するように形成されていることを特徴とする請求項２９ないし３１のいずれか１つに記載の半導体装置。
【請求項３４】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記パッド部（１２）が配置されており、
前記トレンチ（１３）は、前記半導体基板（１１）のうち前記第１半導体層（１１ａ）に形成されていることを特徴とする請求項３２または３３に記載の半導体装置。
【請求項３５】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、前記第１半導体層（１１ａ）の上に前記パッド部（１２）が配置されており、
前記トレンチ（１３）は、前記第１半導体層（１１ａ）および前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記半導体基板（１１）に形成されていることを特徴とする請求項３２または３３に記載の半導体装置。
【請求項３６】
前記トレンチ（１３）には充填材（１６）が充填されていることを特徴とする請求項２９ないし３５のいずれか１つに記載の半導体装置。
【請求項３７】
前記半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項２９ないし３６のいずれか１つに記載の半導体装置。
【請求項３８】
基板（５１）と、
前記基板（５１）の上に形成された電極（５２）とを備えた電子装置（５０）と、
半導体基板（１１）と、
前記半導体基板（１１）の上に形成されたパッド部（１２）と、
前記パッド部（１２）を貫通して前記半導体基板（１１）に達するトレンチ（１３）とを備えた半導体チップ（１０）と、
前記電極（５２）および前記パッド部（１２）の上に配置され、前記電子装置（５０）と前記半導体チップ（１０）とをフリップチップ接合したバンプ（３０）とを備え、
前記トレンチ（１３）は、前記パッド部（１２）に前記バンプ（３０）が接触した接触面のうちの外縁部に配置されていることを特徴とする半導体装置。
【請求項３９】
前記半導体基板（１１）は第１半導体層（１１ａ）と第２半導体層（１１ｂ）とで第１絶縁層（１１ｃ）を挟み込んだＳＯＩ基板であり、
前記トレンチ（１３）は前記パッド部（１２）を貫通して前記第１絶縁層（１１ｃ）に達するように前記第１半導体層（１１ａ）に形成されており、さらに、前記トレンチ（１３）に充填材（１６）が充填されていることを特徴とする請求項３８に記載の半導体装置。
【請求項４０】
前記トレンチ（１３）は、前記第１絶縁層（１１ｃ）を貫通して前記第２半導体層（１１ｂ）に達するように前記半導体基板（１１）に形成されていることを特徴とする請求項３９に記載の半導体装置。
【請求項４１】
前記トレンチ（１３）は、直線状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４２】
前記トレンチ（１３）は、同心円状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４３】
前記トレンチ（１３）は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４４】
前記トレンチ（１３）は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項３８ないし４０のいずれか１つに記載の半導体装置。
【請求項４５】
前記半導体チップ（１０）は、可動部を有するＭＥＭＳデバイスが形成されたものであることを特徴とする請求項３８ないし４４のいずれか１つに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−１３５７３９（Ｐ２０１０−１３５７３９Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００９−１７１９０１（Ｐ２００９−１７１９０１）
【出願日】平成２１年７月２３日（２００９．７．２３）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願日】平成２１年７月２３日（２００９．７．２３）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]