半導体集積回路装置及びその製造方法
【課題】配線幅若しくは配線間隔の縮小に伴い、加工限界の制約を受けるために微細な配線形成が困難になりつつある。
【解決手段】絶縁層（第１の絶縁層１２及び第２の絶縁層１３）に溝１５を形成し、導体膜（バリア膜１６及び金属膜１７）を溝１５を埋設しない膜厚で形成し、続いて導体膜をエッチバックすることで溝１５の側壁にサイドウォール状の配線１８を形成することで、配線幅は導体膜の膜厚で制御できるために加工限界の制約を受けず、配線抵抗は配線高さを高くすることにより所定の配線抵抗を維持することができる。
【解決手段】絶縁層（第１の絶縁層１２及び第２の絶縁層１３）に溝１５を形成し、導体膜（バリア膜１６及び金属膜１７）を溝１５を埋設しない膜厚で形成し、続いて導体膜をエッチバックすることで溝１５の側壁にサイドウォール状の配線１８を形成することで、配線幅は導体膜の膜厚で制御できるために加工限界の制約を受けず、配線抵抗は配線高さを高くすることにより所定の配線抵抗を維持することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びその製造方法に関し、詳しくは、半導体集積回路装置における配線とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、集積回路を構成するためにさまざまな配線が絶縁層中に形成されており、半導体基板上の各種半導体素子から上層に向かって多層に配線層が形成される。
【０００３】
半導体集積回路に用いられる配線は、通常、絶縁層上に導体膜を形成し、フォトリソグラフィ技術およびエッチング技術によって所望のパターンに加工することで形成される。たとえば、特許文献１では、図２３に酸化シリコン膜５０の上部に配線５４〜５６を形成するため、まず、例えば酸化シリコン膜５０の上部にスパッタリング法で薄いＴｉＮ膜、膜厚５００ｎｍ程度のＡｌ（アルミニウム）合金膜および薄いＴｉ膜を堆積し、次いで、フォトレジスト膜をマスクにして、ＴｉＮ膜、Ａｌ合金膜およびＴｉ膜の積層膜をドライエッチングすることにより配線５４〜５６を形成している。
【０００４】
また、配線を形成する方法として、絶縁層に溝を形成し、溝内に導体を充填して配線を形成するダマシン法が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２２４２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、半導体集積回路の微細化、高集積化に伴って配線幅や配線間隔も微細化され、高抵抗化が懸念される。配線幅を広げることなく高抵抗化を回避するためには、配線の高さを高く（厚さを厚く）して断面積を大きくすることが有効である。しかしながら、特許文献1に記載のエッチング法では、アスペクト比の大きい配線は加工が困難であり、加工限界の制限を受けることになる。
【０００７】
また、ダマシン法による配線形成方法は、ある程度配線幅に余裕のある上層の配線には適しているが、配線幅が微細化され形成する溝のアスペクト比が大きくなってくると、埋設不良などの問題を引き起こす。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、
絶縁層に溝を形成する工程と、
前記溝を埋設しない膜厚に導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記溝の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法が提供される。
【０００９】
また、本発明の別の実施形態によれば、
絶縁層をフィン状絶縁層に加工する工程と、
前記フィン状絶縁層を覆って所定の膜厚で導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記フィン状絶縁層の両側壁にそれぞれサイドウォール状に配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法が提供される。
【００１０】
さらに、本発明のもう一つの実施形態によれば、
絶縁層内に形成された配線を有する半導体集積回路装置であって、
該配線はバリア膜と金属膜との積層からなり、
前記バリア膜は前記金属膜の下面と前記絶縁層に接する一側面にのみ形成されてなる半導体集積回路装置が提供される。
【発明の効果】
【００１１】
本発明の一実施形態によれば、絶縁層に形成した溝またはフィン状絶縁層の両側壁にサイドウォール状に導体膜を残すことで、配線高さを溝深さ若しくはフィン状絶縁層の高さにより制御でき、配線幅は導体膜の堆積量により制御できることから、加工限界の制約を受けずに高アスペクトな配線を自己整合的に形成することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る配線形成工程を説明する概略工程断面図である。
【図２】本発明の別の実施形態に係る配線形成工程を説明する概略工程断面図である。
【図３】（ａ）は有端の溝内に導体膜を形成し、エッチバックした後の状態を示す上面図、（ｂ）は複数の絶縁層フィンを覆って導体膜を形成しエッチバックした後の状態を示す上面図である。
【図４】図３（ｂ）の状態から絶縁層フィンの両端部の導体膜を除去する工程を示す上面図である。
【図５】本発明の第１の実施形態例に係る配線形成工程を説明する工程断面図である。
【図６】本発明の第２の実施形態例に係るエアギャップ構造の形成例を示す工程断面図である。
【図７】本発明の第３の実施形態例に係る電源線としての使用例を示す上面図（ａ）及び断面図（ｂ）である。
【図８】配線レイアウトを例示する概念図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれに限定されるものではない。
【００１４】
本発明では、支柱となる絶縁層の側壁にサイドウォール状に配線を形成することを基本とする。支柱となる絶縁層は、その加工方法により溝を形成する場合と、凸状（フィン状）に加工する方法に大別される。
【００１５】
図１は、本発明の一実施形態に係る配線形成工程を説明する概略工程断面図である。まず、図１（ａ）に示すように、絶縁層１に溝１Ｔを形成する。次に図１（ｂ）に示すように、溝１Ｔを埋設しない膜厚に導体膜２を形成する。最後に、導体膜２をエッチバックする。エッチバックすることで、絶縁層１上及び溝１Ｔの底面の導体膜２が除去され、溝１Ｔの両側壁にサイドウォール状の配線３が形成される。
【００１６】
図２は、本発明の別の実施形態に係る配線形成工程を説明する概略工程断面図である。まず、図２（ａ）に示すように絶縁層１を加工して絶縁層フィン１Ｆを形成する。次に図２（ｂ）に示すように、絶縁層フィン１Ｆを覆って全面に導体膜２を所定の膜厚に形成する。最後に、導体膜２をエッチバックする。エッチバックすることで、絶縁層フィン１Ｆ上及び絶縁層１上の導体膜２が除去され、絶縁層フィン１Ｆの両側壁にサイドウォール状の配線３が形成される。
【００１７】
絶縁層フィン１Ｆを複数配置することで、絶縁層フィン１Ｆ間には溝１Ｔが形成されることになる。配線間隔を縮小するためには、絶縁層フィン１Ｆ及び／又は溝１Ｔを狭ピッチに複数形成して上記方法によりサイドウォール状の配線を形成する。本発明における配線幅は、導体膜の堆積量（堆積膜厚）に依存しており、従来法で形成される配線幅から、さらには従来法では形成が困難なフォトリソグラフィー技術による加工限界以下の幅の配線幅まで、広く適用することができる。配線幅の縮小に伴い、配線抵抗が問題となってくるが、本発明による方法では、絶縁層に形成する溝の深さ又は絶縁層フィンの高さを制御することによって、配線幅の縮小に伴う配線抵抗の上昇に対応するすることできる。つまり、配線高さは配線幅に対して所定の配線抵抗を満足する断面積となる高さとする。
【００１８】
絶縁層１の加工パターンとして、溝の終端部（長手方向の端部）に絶縁層１が残存する有端の溝１Ｔａを形成する場合（図３（ａ））と、絶縁層１を複数の絶縁層フィン１Ｆに加工し、絶縁層フィンの端部で溝が終端し、開放状態となる無端の溝１Ｔｂの場合（図３（ｂ））とが挙げられる。さらにこれら有端の溝１Ｔａと無端の溝１Ｔｂを組み合わせた形態も可能である（図３（ｃ））。さらに図３（ｃ）には溝の終端部の一方に絶縁層１が残存し、他方が開放状態となる方端の溝１Ｔｃの場合も示している。いずれの場合にもエッチバック後も溝内又は絶縁層フィンの両終端部では導体膜２が繋がってリング状となっている。溝又は絶縁層フィンの両側壁に形成された導体膜を分離して２つの配線に分けるために、さらに、溝の両終端部（絶縁層フィンの両終端部）の導体膜を除去する必要がある。
【００１９】
たとえば、図３（ｂ）に示すような絶縁層フィン１Ｆの両終端部で繋がった導体膜２を除去するには、図４（ａ）に示すように、絶縁層フィン１Ｆの両終端部を除いてレジスト４などにより保護し、露出する導体膜２をウエットエッチングやドライエッチングなどにより除去（図４（ｂ））する方法が挙げられる。なお、後述する実施形態例３のように２本の配線を１組として電源線などに利用する場合には、両終端部の少なくとも一方は繋がったままでの使用も可能な場合がある。
【００２０】
なお、溝１Ｔ若しくは絶縁層フィン１Ｆの側壁は図示したような垂直形状に限定されず、溝１Ｔ若しくは隣接する絶縁層フィン１Ｆ間が底部から上部に向かって広くなるテーパ形状となっていても本発明を適用することができる。その場合に、形成された配線の絶縁層に接する側の側面とエッチバックにより分離された側面の仰角が異なる場合もあり、いずれも本発明の範疇に含まれる。
【実施例】
【００２１】
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００２２】
〔第１の実施形態例〕
図５は、本発明の第１の実施形態例に係る配線形成方法を説明する工程断面図である。なお、配線の形成される第１層間絶縁膜の下層には、半導体基板上に形成された半導体素子、半導体素子を覆う層間絶縁膜、配線と半導体素子を接続するコンタクトプラグなどが形成されるが、ここでは、配線の形成される第１層間絶縁膜の下層の詳細は図示していない。第１層間絶縁膜の下層について、ここでは基板１１と称する。
【００２３】
まず、基板１１上に第１の絶縁膜１２として酸化シリコン膜をプラズマＣＶＤ法などの公知の方法で形成する。第１の絶縁膜１２上にはハードマスクとなる第１の絶縁膜１２とはエッチング特性の異なる第２の絶縁膜１３として窒化シリコン膜をプラズマＣＶＤ法などの公知の方法で形成する。さらに、第２の絶縁膜１３上にフォトレジスト膜１４を成膜し、所望の溝パターンを形成する様にパターニングする（図５（ａ））。
【００２４】
続いて、図５（ｂ）に示すように、フォトレジスト膜１４をマスクに第２の絶縁膜１３をエッチングして第１のパターンを有する第１マスクパターン１３Ｐを形成する。残存するフォトレジスト膜１４を除去した後、リン酸を用いたウエットエッチングによりマスクパターン１３Ｐを縮小（シュリンク）する（図５（ｃ））。このようにシュリンクすることでマスクパターン１３Ｐを解像度限界以下の幅に縮小することできる。シュリンクした第２のパターンに成形された第２の絶縁膜１３を第２マスクパターン１３Ｐ’とする。
【００２５】
次に、第２マスクパターン１３Ｐ’をマスクとして、第１の絶縁膜１２をエッチングして、溝１５を形成する（図５（ｄ））。なお、基板１１の表面にはエッチングストッパとなる窒化シリコン膜を全面に形成しておくことが好ましい。
【００２６】
続いて、溝１５内を含む全面にバリア膜１６としてＴｉ膜、ＴｉＮ膜又はこれらの積層膜をスパッタ法若しくはＣＶＤ法にて成膜し、さらに、残存する溝１５を埋設しない膜厚で金属膜１７としてタングステン（Ｗ）やアルミニウム（Ａｌ）を成膜する（図５（ｅ））。
【００２７】
次に、図５（ｆ）に示すように、バリア膜１６と金属膜１７を全面にエッチバックし、第２の絶縁膜１３（第２マスクパターン１３Ｐ’）を露出させる。溝１５の底部では、基板１１上のバリア膜１６と金属膜１７が同様に除去され、溝１５の両側壁にサイドウォール状の配線１８が形成される。このように形成した配線１８はバリア膜１６が金属膜１７の下面と第１層間絶縁膜１２に接する一側面にのみ形成された状態となる。たとえば、従来のダマシン法で同じ幅の配線を形成した場合には、溝の両側面にバリア膜が形成され、金属膜の割合が少なくなるが、本発明による方法ではバリア膜の形成されない側面を有することで金属膜の割合がその分増加し、より低抵抗になる。また、従来の配線形成方法は加工限界の制約によりアスペクト比の大きい導体配線を形成することは困難であったが、本発明では、加工限界の制約を受けずにアスペクト比の大きい導体配線を形成することができる。すなわち、導体膜の高さは支柱となる第１の絶縁膜２の高さによって決まる一方、配線幅は導体膜の堆積膜厚によって決まるため、加工限界の制約を受けずにアスペクト比の大きい導体配線を形成ことができる。また、配線間隔も本実施例に示したようなマスクとなる第２の絶縁膜１３をダブルパターニング技術を適用してシュリンクすることで、加工限界以下の間隔に形成することが可能となる。
【００２８】
エッチバック後、図４に示したように溝（あるいは絶縁層フィン）の終端部で繋がっている配線１８（金属膜１７及びバリア膜１６）を選択的に除去することで、各溝（絶縁層フィン）の両側壁にそれぞれ分離された配線とすることができる。このように形成された配線間及び配線上に絶縁膜（第３の絶縁膜）を形成することで、さらに上層の構造を形成することができる。
【００２９】
〔第２の実施形態例〕
次に、本発明の第２の実施形態例について説明する。
【００３０】
配線高さが高く、配線間隔が狭くなってくると配線間のカップリング容量が問題となる場合がある。カップリング容量を低減するには、配線間の誘電率を低減することが有効であり、配線間絶縁材料として低誘電率材料などを使用することが考えられる。しかしながら、エッチング特性などさまざまな要因をクリアしなければならないなどの問題がある。そこで、低誘電率材料を使用する代わりに、エアギャップを設ける方法がある。エアギャップとは文字通り、配線間に空隙（真空もしくは所定のガス（空気））を設けて究極の低誘電率化を実現する技術である。
【００３１】
上記第１の実施形態例において、図５（ｆ）の工程の後、図４（ｂ）に示したように絶縁層フィン１Ｆの端部の導体膜の除去まで実施した後、フッ酸を用いたウエットエッチングにより第１の絶縁膜１２である酸化シリコン膜を除去する。これにより、図６（ａ）に示すように、配線間に一つおきに第１エアギャップ２１を形成することができる。なお、上記したように溝１５形成時にエッチングストッパとなる窒化シリコン膜を基板１１の表面に形成しておくことで、酸化シリコン膜のウエットエッチング液の下層への侵入を阻止することができる。また、第２の絶縁膜１３（第２マスクパターン１３Ｐ’）が第１の絶縁膜１２の除去後にも残存することで、配線１８の倒壊を抑制することができる。続いて、溝間の分離された配線間に第３の絶縁膜２２を形成する際にカバレジ性の悪いＨＤＰ（High-Density Plasma）ＣＶＤ法による成膜を行うと、溝間の分離された配線間にも第２エアギャップ２３となるボイドが形成される（図６（ｂ））。
【００３２】
以上のように、配線間にエアギャップを設けることで、カップリング容量の低減を図ることが可能となる。なお、エアギャップはカップリング容量が問題となる配線間隔の狭い領域（配線密集領域）に形成すれば良く、配線形成領域の全てに形成する必要はない。部分的にエアギャップを設ける場合、第２の絶縁膜１３に開口部を形成して、この開口部を介して第１の絶縁膜１２を除去することができる。
【００３３】
〔第３の実施形態例〕
次に、第３の実施形態例について説明する。
【００３４】
配線には、信号を伝達する信号線と半導体装置に必要な電力を供給する電源線とがある。電源線では、信号線よりも多くの電気が流れることから信号線よりも低抵抗な配線が必要となる。通常は、電流方向に対する断面積を大きくする、つまり太い配線とするが、本発明の方法は微細配線を形成する方法であることから、一つの配線では電源線として適さない場合がある。そこで、本実施形態例では隣接する２つの配線を一組として使用することで、電源線としても適用可能である。図７では溝内で対向する２つの配線１８Ａ及び１８Ｂを電源線３１とし、電源線３１に対してコンタクトプラグ３２を形成した状態を示している。同図（ａ）は上面図、同図（ｂ）は（ａ）のＡ−Ａ断面を示す。配線幅をシュリンクして配線上面でコンタクトを接続するとコンタクト抵抗が増加することが問題となるが、本実施形態例では、コンタクトホールを配線１８Ａ及び１８Ｂ間に形成し、２つの配線１８Ａ及び１８Ｂの対向する側面でコンタクトプラグ３２が接触するようにすることで、コンタクト抵抗を低減することができる。このように、隣接する２つの配線を一組として配線抵抗を低減すると同時に、コンタクト抵抗の低減も可能となる。
【００３５】
なお、コンタクト形成部位は図７に示すような溝間に対向する配線間に形成する場合以外に、絶縁層フィンを貫通するコンタクトを設け、絶縁層フィンの両側壁で対向する配線間に形成しても良い。さらに、第１の実施形態例で説明した配線の終端部で繋がっている配線を分離せずにそのまま電源線として利用する場合には、その終端部にコンタクトを形成しても良い。配線終端部の内側にコンタクトを形成すれば、３面でコンタクトプラグと配線とが接触することになり、よりコンタクト抵抗の低減を図ることができる。また、配線終端部の内側と外側に跨って形成することでもコンタクト抵抗の低減を図ることができる。１本の配線にコンタクトプラグを形成する場合にも、一方の側壁又は両方の側壁に跨ってコンタクトプラグを接続するようにすれば、同様にコンタクト抵抗の低減が図れる。
【００３６】
さらに、図３（ｃ）の右辺に示したように、複数の配線を囲む配線をリング状のまま使用して電源線として使用することも可能である。
【００３７】
以上の説明では、配線を直線状に形成する例を示しているが、配線は直線状に限定されず、湾曲ないしは屈曲した配線を形成することも可能である。たとえば、ＤＲＡＭのビット配線では容量コンタクトを避けて屈曲した配線を形成することがあるが、本発明に係る配線はこのような屈曲した配線へも適用することができる。また、溝幅あるいは絶縁層フィン幅に依存する配線間の間隔は一定である必要はなく、図８に示すように、配線密集領域から周辺部に向かって配線間隔が広がるように、溝幅、絶縁層フィン幅若しくは両方の幅を広げてもよい。図８において、電源線４１として対向する２本の配線を使用し、その周囲に信号線４２を配置した例を示している。なお、黒丸はコンタクト部を示す。
【符号の説明】
【００３８】
１ 絶縁層
１Ｔ 溝
１Ｔａ 有端の溝
１Ｔｂ 無端の溝
１Ｔｃ 方端の溝
１Ｆ 絶縁層フィン
２ 導体膜
３ 配線
４ レジスト
１１ 基板
１２ 第１の絶縁膜
１３ 第２の絶縁膜
１３Ｐ 第１マスクパターン
１３Ｐ’ 第２マスクパターン
１４ フォトレジスト
１５ 溝
１６ バリア膜
１７ 金属膜
１８ 配線
２１ 第１エアギャップ
２２ 第３の絶縁膜
２３ 第２エアギャップ
３１ 電源線
３２ コンタクトプラグ
４１ 電源線
４２ 信号線
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びその製造方法に関し、詳しくは、半導体集積回路装置における配線とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、集積回路を構成するためにさまざまな配線が絶縁層中に形成されており、半導体基板上の各種半導体素子から上層に向かって多層に配線層が形成される。
【０００３】
半導体集積回路に用いられる配線は、通常、絶縁層上に導体膜を形成し、フォトリソグラフィ技術およびエッチング技術によって所望のパターンに加工することで形成される。たとえば、特許文献１では、図２３に酸化シリコン膜５０の上部に配線５４〜５６を形成するため、まず、例えば酸化シリコン膜５０の上部にスパッタリング法で薄いＴｉＮ膜、膜厚５００ｎｍ程度のＡｌ（アルミニウム）合金膜および薄いＴｉ膜を堆積し、次いで、フォトレジスト膜をマスクにして、ＴｉＮ膜、Ａｌ合金膜およびＴｉ膜の積層膜をドライエッチングすることにより配線５４〜５６を形成している。
【０００４】
また、配線を形成する方法として、絶縁層に溝を形成し、溝内に導体を充填して配線を形成するダマシン法が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２２４２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、半導体集積回路の微細化、高集積化に伴って配線幅や配線間隔も微細化され、高抵抗化が懸念される。配線幅を広げることなく高抵抗化を回避するためには、配線の高さを高く（厚さを厚く）して断面積を大きくすることが有効である。しかしながら、特許文献1に記載のエッチング法では、アスペクト比の大きい配線は加工が困難であり、加工限界の制限を受けることになる。
【０００７】
また、ダマシン法による配線形成方法は、ある程度配線幅に余裕のある上層の配線には適しているが、配線幅が微細化され形成する溝のアスペクト比が大きくなってくると、埋設不良などの問題を引き起こす。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、
絶縁層に溝を形成する工程と、
前記溝を埋設しない膜厚に導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記溝の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法が提供される。
【０００９】
また、本発明の別の実施形態によれば、
絶縁層をフィン状絶縁層に加工する工程と、
前記フィン状絶縁層を覆って所定の膜厚で導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記フィン状絶縁層の両側壁にそれぞれサイドウォール状に配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法が提供される。
【００１０】
さらに、本発明のもう一つの実施形態によれば、
絶縁層内に形成された配線を有する半導体集積回路装置であって、
該配線はバリア膜と金属膜との積層からなり、
前記バリア膜は前記金属膜の下面と前記絶縁層に接する一側面にのみ形成されてなる半導体集積回路装置が提供される。
【発明の効果】
【００１１】
本発明の一実施形態によれば、絶縁層に形成した溝またはフィン状絶縁層の両側壁にサイドウォール状に導体膜を残すことで、配線高さを溝深さ若しくはフィン状絶縁層の高さにより制御でき、配線幅は導体膜の堆積量により制御できることから、加工限界の制約を受けずに高アスペクトな配線を自己整合的に形成することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る配線形成工程を説明する概略工程断面図である。
【図２】本発明の別の実施形態に係る配線形成工程を説明する概略工程断面図である。
【図３】（ａ）は有端の溝内に導体膜を形成し、エッチバックした後の状態を示す上面図、（ｂ）は複数の絶縁層フィンを覆って導体膜を形成しエッチバックした後の状態を示す上面図である。
【図４】図３（ｂ）の状態から絶縁層フィンの両端部の導体膜を除去する工程を示す上面図である。
【図５】本発明の第１の実施形態例に係る配線形成工程を説明する工程断面図である。
【図６】本発明の第２の実施形態例に係るエアギャップ構造の形成例を示す工程断面図である。
【図７】本発明の第３の実施形態例に係る電源線としての使用例を示す上面図（ａ）及び断面図（ｂ）である。
【図８】配線レイアウトを例示する概念図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれに限定されるものではない。
【００１４】
本発明では、支柱となる絶縁層の側壁にサイドウォール状に配線を形成することを基本とする。支柱となる絶縁層は、その加工方法により溝を形成する場合と、凸状（フィン状）に加工する方法に大別される。
【００１５】
図１は、本発明の一実施形態に係る配線形成工程を説明する概略工程断面図である。まず、図１（ａ）に示すように、絶縁層１に溝１Ｔを形成する。次に図１（ｂ）に示すように、溝１Ｔを埋設しない膜厚に導体膜２を形成する。最後に、導体膜２をエッチバックする。エッチバックすることで、絶縁層１上及び溝１Ｔの底面の導体膜２が除去され、溝１Ｔの両側壁にサイドウォール状の配線３が形成される。
【００１６】
図２は、本発明の別の実施形態に係る配線形成工程を説明する概略工程断面図である。まず、図２（ａ）に示すように絶縁層１を加工して絶縁層フィン１Ｆを形成する。次に図２（ｂ）に示すように、絶縁層フィン１Ｆを覆って全面に導体膜２を所定の膜厚に形成する。最後に、導体膜２をエッチバックする。エッチバックすることで、絶縁層フィン１Ｆ上及び絶縁層１上の導体膜２が除去され、絶縁層フィン１Ｆの両側壁にサイドウォール状の配線３が形成される。
【００１７】
絶縁層フィン１Ｆを複数配置することで、絶縁層フィン１Ｆ間には溝１Ｔが形成されることになる。配線間隔を縮小するためには、絶縁層フィン１Ｆ及び／又は溝１Ｔを狭ピッチに複数形成して上記方法によりサイドウォール状の配線を形成する。本発明における配線幅は、導体膜の堆積量（堆積膜厚）に依存しており、従来法で形成される配線幅から、さらには従来法では形成が困難なフォトリソグラフィー技術による加工限界以下の幅の配線幅まで、広く適用することができる。配線幅の縮小に伴い、配線抵抗が問題となってくるが、本発明による方法では、絶縁層に形成する溝の深さ又は絶縁層フィンの高さを制御することによって、配線幅の縮小に伴う配線抵抗の上昇に対応するすることできる。つまり、配線高さは配線幅に対して所定の配線抵抗を満足する断面積となる高さとする。
【００１８】
絶縁層１の加工パターンとして、溝の終端部（長手方向の端部）に絶縁層１が残存する有端の溝１Ｔａを形成する場合（図３（ａ））と、絶縁層１を複数の絶縁層フィン１Ｆに加工し、絶縁層フィンの端部で溝が終端し、開放状態となる無端の溝１Ｔｂの場合（図３（ｂ））とが挙げられる。さらにこれら有端の溝１Ｔａと無端の溝１Ｔｂを組み合わせた形態も可能である（図３（ｃ））。さらに図３（ｃ）には溝の終端部の一方に絶縁層１が残存し、他方が開放状態となる方端の溝１Ｔｃの場合も示している。いずれの場合にもエッチバック後も溝内又は絶縁層フィンの両終端部では導体膜２が繋がってリング状となっている。溝又は絶縁層フィンの両側壁に形成された導体膜を分離して２つの配線に分けるために、さらに、溝の両終端部（絶縁層フィンの両終端部）の導体膜を除去する必要がある。
【００１９】
たとえば、図３（ｂ）に示すような絶縁層フィン１Ｆの両終端部で繋がった導体膜２を除去するには、図４（ａ）に示すように、絶縁層フィン１Ｆの両終端部を除いてレジスト４などにより保護し、露出する導体膜２をウエットエッチングやドライエッチングなどにより除去（図４（ｂ））する方法が挙げられる。なお、後述する実施形態例３のように２本の配線を１組として電源線などに利用する場合には、両終端部の少なくとも一方は繋がったままでの使用も可能な場合がある。
【００２０】
なお、溝１Ｔ若しくは絶縁層フィン１Ｆの側壁は図示したような垂直形状に限定されず、溝１Ｔ若しくは隣接する絶縁層フィン１Ｆ間が底部から上部に向かって広くなるテーパ形状となっていても本発明を適用することができる。その場合に、形成された配線の絶縁層に接する側の側面とエッチバックにより分離された側面の仰角が異なる場合もあり、いずれも本発明の範疇に含まれる。
【実施例】
【００２１】
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００２２】
〔第１の実施形態例〕
図５は、本発明の第１の実施形態例に係る配線形成方法を説明する工程断面図である。なお、配線の形成される第１層間絶縁膜の下層には、半導体基板上に形成された半導体素子、半導体素子を覆う層間絶縁膜、配線と半導体素子を接続するコンタクトプラグなどが形成されるが、ここでは、配線の形成される第１層間絶縁膜の下層の詳細は図示していない。第１層間絶縁膜の下層について、ここでは基板１１と称する。
【００２３】
まず、基板１１上に第１の絶縁膜１２として酸化シリコン膜をプラズマＣＶＤ法などの公知の方法で形成する。第１の絶縁膜１２上にはハードマスクとなる第１の絶縁膜１２とはエッチング特性の異なる第２の絶縁膜１３として窒化シリコン膜をプラズマＣＶＤ法などの公知の方法で形成する。さらに、第２の絶縁膜１３上にフォトレジスト膜１４を成膜し、所望の溝パターンを形成する様にパターニングする（図５（ａ））。
【００２４】
続いて、図５（ｂ）に示すように、フォトレジスト膜１４をマスクに第２の絶縁膜１３をエッチングして第１のパターンを有する第１マスクパターン１３Ｐを形成する。残存するフォトレジスト膜１４を除去した後、リン酸を用いたウエットエッチングによりマスクパターン１３Ｐを縮小（シュリンク）する（図５（ｃ））。このようにシュリンクすることでマスクパターン１３Ｐを解像度限界以下の幅に縮小することできる。シュリンクした第２のパターンに成形された第２の絶縁膜１３を第２マスクパターン１３Ｐ’とする。
【００２５】
次に、第２マスクパターン１３Ｐ’をマスクとして、第１の絶縁膜１２をエッチングして、溝１５を形成する（図５（ｄ））。なお、基板１１の表面にはエッチングストッパとなる窒化シリコン膜を全面に形成しておくことが好ましい。
【００２６】
続いて、溝１５内を含む全面にバリア膜１６としてＴｉ膜、ＴｉＮ膜又はこれらの積層膜をスパッタ法若しくはＣＶＤ法にて成膜し、さらに、残存する溝１５を埋設しない膜厚で金属膜１７としてタングステン（Ｗ）やアルミニウム（Ａｌ）を成膜する（図５（ｅ））。
【００２７】
次に、図５（ｆ）に示すように、バリア膜１６と金属膜１７を全面にエッチバックし、第２の絶縁膜１３（第２マスクパターン１３Ｐ’）を露出させる。溝１５の底部では、基板１１上のバリア膜１６と金属膜１７が同様に除去され、溝１５の両側壁にサイドウォール状の配線１８が形成される。このように形成した配線１８はバリア膜１６が金属膜１７の下面と第１層間絶縁膜１２に接する一側面にのみ形成された状態となる。たとえば、従来のダマシン法で同じ幅の配線を形成した場合には、溝の両側面にバリア膜が形成され、金属膜の割合が少なくなるが、本発明による方法ではバリア膜の形成されない側面を有することで金属膜の割合がその分増加し、より低抵抗になる。また、従来の配線形成方法は加工限界の制約によりアスペクト比の大きい導体配線を形成することは困難であったが、本発明では、加工限界の制約を受けずにアスペクト比の大きい導体配線を形成することができる。すなわち、導体膜の高さは支柱となる第１の絶縁膜２の高さによって決まる一方、配線幅は導体膜の堆積膜厚によって決まるため、加工限界の制約を受けずにアスペクト比の大きい導体配線を形成ことができる。また、配線間隔も本実施例に示したようなマスクとなる第２の絶縁膜１３をダブルパターニング技術を適用してシュリンクすることで、加工限界以下の間隔に形成することが可能となる。
【００２８】
エッチバック後、図４に示したように溝（あるいは絶縁層フィン）の終端部で繋がっている配線１８（金属膜１７及びバリア膜１６）を選択的に除去することで、各溝（絶縁層フィン）の両側壁にそれぞれ分離された配線とすることができる。このように形成された配線間及び配線上に絶縁膜（第３の絶縁膜）を形成することで、さらに上層の構造を形成することができる。
【００２９】
〔第２の実施形態例〕
次に、本発明の第２の実施形態例について説明する。
【００３０】
配線高さが高く、配線間隔が狭くなってくると配線間のカップリング容量が問題となる場合がある。カップリング容量を低減するには、配線間の誘電率を低減することが有効であり、配線間絶縁材料として低誘電率材料などを使用することが考えられる。しかしながら、エッチング特性などさまざまな要因をクリアしなければならないなどの問題がある。そこで、低誘電率材料を使用する代わりに、エアギャップを設ける方法がある。エアギャップとは文字通り、配線間に空隙（真空もしくは所定のガス（空気））を設けて究極の低誘電率化を実現する技術である。
【００３１】
上記第１の実施形態例において、図５（ｆ）の工程の後、図４（ｂ）に示したように絶縁層フィン１Ｆの端部の導体膜の除去まで実施した後、フッ酸を用いたウエットエッチングにより第１の絶縁膜１２である酸化シリコン膜を除去する。これにより、図６（ａ）に示すように、配線間に一つおきに第１エアギャップ２１を形成することができる。なお、上記したように溝１５形成時にエッチングストッパとなる窒化シリコン膜を基板１１の表面に形成しておくことで、酸化シリコン膜のウエットエッチング液の下層への侵入を阻止することができる。また、第２の絶縁膜１３（第２マスクパターン１３Ｐ’）が第１の絶縁膜１２の除去後にも残存することで、配線１８の倒壊を抑制することができる。続いて、溝間の分離された配線間に第３の絶縁膜２２を形成する際にカバレジ性の悪いＨＤＰ（High-Density Plasma）ＣＶＤ法による成膜を行うと、溝間の分離された配線間にも第２エアギャップ２３となるボイドが形成される（図６（ｂ））。
【００３２】
以上のように、配線間にエアギャップを設けることで、カップリング容量の低減を図ることが可能となる。なお、エアギャップはカップリング容量が問題となる配線間隔の狭い領域（配線密集領域）に形成すれば良く、配線形成領域の全てに形成する必要はない。部分的にエアギャップを設ける場合、第２の絶縁膜１３に開口部を形成して、この開口部を介して第１の絶縁膜１２を除去することができる。
【００３３】
〔第３の実施形態例〕
次に、第３の実施形態例について説明する。
【００３４】
配線には、信号を伝達する信号線と半導体装置に必要な電力を供給する電源線とがある。電源線では、信号線よりも多くの電気が流れることから信号線よりも低抵抗な配線が必要となる。通常は、電流方向に対する断面積を大きくする、つまり太い配線とするが、本発明の方法は微細配線を形成する方法であることから、一つの配線では電源線として適さない場合がある。そこで、本実施形態例では隣接する２つの配線を一組として使用することで、電源線としても適用可能である。図７では溝内で対向する２つの配線１８Ａ及び１８Ｂを電源線３１とし、電源線３１に対してコンタクトプラグ３２を形成した状態を示している。同図（ａ）は上面図、同図（ｂ）は（ａ）のＡ−Ａ断面を示す。配線幅をシュリンクして配線上面でコンタクトを接続するとコンタクト抵抗が増加することが問題となるが、本実施形態例では、コンタクトホールを配線１８Ａ及び１８Ｂ間に形成し、２つの配線１８Ａ及び１８Ｂの対向する側面でコンタクトプラグ３２が接触するようにすることで、コンタクト抵抗を低減することができる。このように、隣接する２つの配線を一組として配線抵抗を低減すると同時に、コンタクト抵抗の低減も可能となる。
【００３５】
なお、コンタクト形成部位は図７に示すような溝間に対向する配線間に形成する場合以外に、絶縁層フィンを貫通するコンタクトを設け、絶縁層フィンの両側壁で対向する配線間に形成しても良い。さらに、第１の実施形態例で説明した配線の終端部で繋がっている配線を分離せずにそのまま電源線として利用する場合には、その終端部にコンタクトを形成しても良い。配線終端部の内側にコンタクトを形成すれば、３面でコンタクトプラグと配線とが接触することになり、よりコンタクト抵抗の低減を図ることができる。また、配線終端部の内側と外側に跨って形成することでもコンタクト抵抗の低減を図ることができる。１本の配線にコンタクトプラグを形成する場合にも、一方の側壁又は両方の側壁に跨ってコンタクトプラグを接続するようにすれば、同様にコンタクト抵抗の低減が図れる。
【００３６】
さらに、図３（ｃ）の右辺に示したように、複数の配線を囲む配線をリング状のまま使用して電源線として使用することも可能である。
【００３７】
以上の説明では、配線を直線状に形成する例を示しているが、配線は直線状に限定されず、湾曲ないしは屈曲した配線を形成することも可能である。たとえば、ＤＲＡＭのビット配線では容量コンタクトを避けて屈曲した配線を形成することがあるが、本発明に係る配線はこのような屈曲した配線へも適用することができる。また、溝幅あるいは絶縁層フィン幅に依存する配線間の間隔は一定である必要はなく、図８に示すように、配線密集領域から周辺部に向かって配線間隔が広がるように、溝幅、絶縁層フィン幅若しくは両方の幅を広げてもよい。図８において、電源線４１として対向する２本の配線を使用し、その周囲に信号線４２を配置した例を示している。なお、黒丸はコンタクト部を示す。
【符号の説明】
【００３８】
１ 絶縁層
１Ｔ 溝
１Ｔａ 有端の溝
１Ｔｂ 無端の溝
１Ｔｃ 方端の溝
１Ｆ 絶縁層フィン
２ 導体膜
３ 配線
４ レジスト
１１ 基板
１２ 第１の絶縁膜
１３ 第２の絶縁膜
１３Ｐ 第１マスクパターン
１３Ｐ’ 第２マスクパターン
１４ フォトレジスト
１５ 溝
１６ バリア膜
１７ 金属膜
１８ 配線
２１ 第１エアギャップ
２２ 第３の絶縁膜
２３ 第２エアギャップ
３１ 電源線
３２ コンタクトプラグ
４１ 電源線
４２ 信号線
【特許請求の範囲】
【請求項１】
絶縁層に溝を形成する工程と、
前記溝を埋設しない膜厚に導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記溝の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法。
【請求項２】
前記絶縁層は、第１の絶縁膜上に該第１の絶縁膜とエッチング特性の異なる第２の絶縁膜の積層であり、前記溝を形成する工程は、前記第２の絶縁膜に溝パターンを転写する工程と、該パターン化された第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程を含む請求項１に記載の半導体集積回路装置の製造方法。
【請求項３】
前記第２の絶縁膜に溝パターンを転写する工程は、前記第２の絶縁膜をフォトリソグラフィー技術を用いて第１のパターンに加工した後、該第１のパターンを縮小して第２のパターンに加工する工程を含む請求項２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記導体膜のエッチバック後、前記溝の少なくとも一方の終端部の導体膜を除去する工程を含む請求項１乃至３の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項５】
前記導体膜を成膜する工程は、全面にバリア膜を成膜した後、金属膜を成膜する工程である請求項１乃至４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項６】
前記配線の形成工程の後、前記溝間に残存する絶縁層の少なくとも一部を除去して第１エアギャップを形成する工程をさらに含む請求項１乃至５の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項７】
絶縁層をフィン状絶縁層に加工する工程と、
前記フィン状絶縁層を覆って所定の膜厚で導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記フィン状絶縁層の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法。
【請求項８】
前記フィン状絶縁層は複数形成され、前記導体膜を成膜する工程は、隣接する前記フィン状絶縁層間の間隙を埋設しない膜厚に形成する工程である請求項７に記載の半導体集積回路装置の製造方法。
【請求項９】
前記絶縁層は、第１の絶縁膜上に該第１の絶縁膜とエッチング特性の異なる第２の絶縁膜の積層であり、前記フィン状絶縁層を形成する工程は、前記第２の絶縁膜にフィン状絶縁層パターンを転写する工程と、該パターン化された第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程を含む請求項７又は８に記載の半導体集積回路装置の製造方法。
【請求項１０】
前記第２の絶縁膜にフィン状絶縁層パターンを転写する工程は、前記第２の絶縁膜をフォトリソグラフィー技術を用いて第１のパターンに加工した後、該第１のパターンを縮小して第２のパターンに加工する工程を含む請求項９に記載の半導体集積回路装置の製造方法。
【請求項１１】
前記導体膜のエッチバック後、前記フィン状絶縁層の少なくとも一方の終端部の導体膜を除去する工程を含む請求項７乃至１０の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１２】
前記導体膜を成膜する工程は、全面にバリア膜を成膜した後、金属膜を成膜する工程である請求項７乃至１１の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１３】
前記配線の形成工程の後、前記フィン状絶縁層の少なくとも一部を除去してエアギャップを形成する工程をさらに含む請求項７乃至１２の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１４】
前記配線の形成工程の後、配線を覆う第３の絶縁層を形成する工程を有し、該第３の絶縁層を形成する際に、前記第３の絶縁層の埋め込まれる配線間に第２エアギャップとなるボイドを有するように形成する請求項１乃至１３の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記配線の形成工程の後、配線を覆う第３の絶縁層を形成する工程と、該第３の絶縁層中に、隣接する２本の配線の少なくとも対向する側面の一部をそれぞれ露出するコンタクトホールを形成する工程と、該コンタクトホールに導体を充填してコンタクトプラグを形成する工程とを有し、１つのコンタクトプラグに接続された２本の配線を電源線とする請求項１乃至１４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１６】
絶縁層内に形成された配線を有する半導体集積回路装置であって、
該配線はバリア膜と金属膜との積層からなり、
前記バリア膜は前記金属膜の下面と前記絶縁層に接する一側面にのみ形成されてなる半導体集積回路装置。
【請求項１７】
前記配線は、配線幅がフォトリソグラフィー技術による加工限界以下の幅であり、配線高さが前記配線幅に対して所定の配線抵抗を満足する断面積となる高さである請求項１６に記載の半導体集積回路装置。
【請求項１８】
前記配線は、２本の配線の両終端部において繋がったリング状の配線を含む請求項１６又は１７に記載の半導体集積回路装置。
【請求項１９】
前記配線は複数配設され、隣接する２本の配線を組み合わせて電源線を構成し、該電源線を構成する２本の配線の対向する側面に接続するコンタクトプラグを有する請求項１６乃至１８の何れか１項に記載の半導体集積回路装置。
【請求項２０】
前記配線は複数配設され、配線間にエアギャップを有する請求項１６乃至１９の何れか１項に記載の半導体集積回路装置。
【請求項１】
絶縁層に溝を形成する工程と、
前記溝を埋設しない膜厚に導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記溝の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法。
【請求項２】
前記絶縁層は、第１の絶縁膜上に該第１の絶縁膜とエッチング特性の異なる第２の絶縁膜の積層であり、前記溝を形成する工程は、前記第２の絶縁膜に溝パターンを転写する工程と、該パターン化された第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程を含む請求項１に記載の半導体集積回路装置の製造方法。
【請求項３】
前記第２の絶縁膜に溝パターンを転写する工程は、前記第２の絶縁膜をフォトリソグラフィー技術を用いて第１のパターンに加工した後、該第１のパターンを縮小して第２のパターンに加工する工程を含む請求項２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記導体膜のエッチバック後、前記溝の少なくとも一方の終端部の導体膜を除去する工程を含む請求項１乃至３の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項５】
前記導体膜を成膜する工程は、全面にバリア膜を成膜した後、金属膜を成膜する工程である請求項１乃至４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項６】
前記配線の形成工程の後、前記溝間に残存する絶縁層の少なくとも一部を除去して第１エアギャップを形成する工程をさらに含む請求項１乃至５の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項７】
絶縁層をフィン状絶縁層に加工する工程と、
前記フィン状絶縁層を覆って所定の膜厚で導体膜を成膜する工程と、
前記導体膜を全面にエッチバックして、前記フィン状絶縁層の両側壁にサイドウォール状の配線を形成する工程、
とを備えた配線形成工程を含む半導体集積回路装置の製造方法。
【請求項８】
前記フィン状絶縁層は複数形成され、前記導体膜を成膜する工程は、隣接する前記フィン状絶縁層間の間隙を埋設しない膜厚に形成する工程である請求項７に記載の半導体集積回路装置の製造方法。
【請求項９】
前記絶縁層は、第１の絶縁膜上に該第１の絶縁膜とエッチング特性の異なる第２の絶縁膜の積層であり、前記フィン状絶縁層を形成する工程は、前記第２の絶縁膜にフィン状絶縁層パターンを転写する工程と、該パターン化された第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングする工程を含む請求項７又は８に記載の半導体集積回路装置の製造方法。
【請求項１０】
前記第２の絶縁膜にフィン状絶縁層パターンを転写する工程は、前記第２の絶縁膜をフォトリソグラフィー技術を用いて第１のパターンに加工した後、該第１のパターンを縮小して第２のパターンに加工する工程を含む請求項９に記載の半導体集積回路装置の製造方法。
【請求項１１】
前記導体膜のエッチバック後、前記フィン状絶縁層の少なくとも一方の終端部の導体膜を除去する工程を含む請求項７乃至１０の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１２】
前記導体膜を成膜する工程は、全面にバリア膜を成膜した後、金属膜を成膜する工程である請求項７乃至１１の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１３】
前記配線の形成工程の後、前記フィン状絶縁層の少なくとも一部を除去してエアギャップを形成する工程をさらに含む請求項７乃至１２の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１４】
前記配線の形成工程の後、配線を覆う第３の絶縁層を形成する工程を有し、該第３の絶縁層を形成する際に、前記第３の絶縁層の埋め込まれる配線間に第２エアギャップとなるボイドを有するように形成する請求項１乃至１３の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記配線の形成工程の後、配線を覆う第３の絶縁層を形成する工程と、該第３の絶縁層中に、隣接する２本の配線の少なくとも対向する側面の一部をそれぞれ露出するコンタクトホールを形成する工程と、該コンタクトホールに導体を充填してコンタクトプラグを形成する工程とを有し、１つのコンタクトプラグに接続された２本の配線を電源線とする請求項１乃至１４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項１６】
絶縁層内に形成された配線を有する半導体集積回路装置であって、
該配線はバリア膜と金属膜との積層からなり、
前記バリア膜は前記金属膜の下面と前記絶縁層に接する一側面にのみ形成されてなる半導体集積回路装置。
【請求項１７】
前記配線は、配線幅がフォトリソグラフィー技術による加工限界以下の幅であり、配線高さが前記配線幅に対して所定の配線抵抗を満足する断面積となる高さである請求項１６に記載の半導体集積回路装置。
【請求項１８】
前記配線は、２本の配線の両終端部において繋がったリング状の配線を含む請求項１６又は１７に記載の半導体集積回路装置。
【請求項１９】
前記配線は複数配設され、隣接する２本の配線を組み合わせて電源線を構成し、該電源線を構成する２本の配線の対向する側面に接続するコンタクトプラグを有する請求項１６乃至１８の何れか１項に記載の半導体集積回路装置。
【請求項２０】
前記配線は複数配設され、配線間にエアギャップを有する請求項１６乃至１９の何れか１項に記載の半導体集積回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２２２１９７（Ｐ２０１２−２２２１９７Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８７３８５（Ｐ２０１１−８７３８５）
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]