圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイス
【課題】圧力センサーの小型化を可能とする。
【解決手段】圧力センサーの製造方法は、基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、第１の膜の上方と基板の第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、第２の膜に貫通孔を形成することにより、第１の膜の一部を露出させる工程（ｃ）と、第１の膜をエッチングする工程（ｄ）と、第２の膜の貫通孔を封止する工程（ｅ）と、基板の第１の膜がエッチングされた領域の上方に位置する第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、を含む。
【解決手段】圧力センサーの製造方法は、基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、第１の膜の上方と基板の第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、第２の膜に貫通孔を形成することにより、第１の膜の一部を露出させる工程（ｃ）と、第１の膜をエッチングする工程（ｄ）と、第２の膜の貫通孔を封止する工程（ｅ）と、基板の第１の膜がエッチングされた領域の上方に位置する第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイスに関する。
【背景技術】
【０００２】
半導体プロセス技術を用いて製造するＭＥＭＳ（Micro Electro Mechanical Systems）センサーは、半導体電子回路との集積化が可能で、小型化が可能であることから、高付加価値型製品を生み出すための基盤技術として幅広い産業分野において注目され、期待されている。
【０００３】
下記の特許文献１においては、基板上に歪受感素子を形成した後に、当該基板の裏面をエッチングしてダイアフラムを形成し、さらに台座用基板と接合することによって、圧力センサーを製造することが開示されている。
この特許文献１に例示されるように、従来のＭＥＭＳ技術を用いた圧力センサーは、電子回路を別途のチップ上に形成して２チップ構成とするか、システムインパッケージ（ＳｉＰ）手法による実装技術によるものが主流であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３３２７４６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電子回路と組み合わせられる圧力センサーを小型化するためには、上述の従来技術では十分ではなかった。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、小型化の可能な圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイスを提供することに関連している。
【課題を解決するための手段】
【０００７】
本発明の幾つかの態様において、圧力センサーの製造方法は、基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、第１の膜の上方と基板の第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、第２の膜に貫通孔を形成することにより、第１の膜の一部を露出させる工程（ｃ）と、第１の膜をエッチングする工程（ｄ）と、第２の膜の貫通孔を封止する工程（ｅ）と、基板の第１の膜がエッチングされた領域の上方に位置する第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、を含む。
この態様によれば、半導体プロセス技術を使った小型の圧力センサーを製造することが可能となる。
【０００８】
上述の態様において、工程（ａ）の前に、基板の一つの面の上方に第３の膜を形成し、基板の厚み方向からの平面視において、第３の膜の一部を除去する工程（ｇ）をさらに含み、工程（ａ）は、基板を熱処理して基板の第３の膜が除去された領域を酸化させることにより、第１の膜を形成する工程であることが望ましい。
これによれば、第１の膜としてＬＯＣＯＳ膜を用いるので、第１の膜を基板上の所望の位置に高精度に形成することができる。
【０００９】
上述の態様において、工程（ｅ）は、第２の膜をエピタキシャル成長させることにより、貫通孔を封止する工程であることが望ましい。
これによれば、エピタキシャル成長の処理条件に応じて、空隙内を減圧した状態で貫通孔を封止することもできるし、空隙内にガスを充填した状態で貫通孔を封止することもできる。
【００１０】
上述の態様において、工程（ｅ）は、第２の膜を気相成長させることにより、貫通孔を封止する工程であってもよい。
また、上述の態様において、工程（ｅ）は、第２の膜を熱処理して第２の膜の一部を酸化させることにより、貫通孔を封止する工程であってもよい。
【００１１】
本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、複数の半導体素子を形成する工程（ｈ）をさらに含み、工程（ａ）は、第１の膜と、基板の一つの面に第１の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、工程（ｈ）は、酸化膜によって囲まれた複数の領域に、複数の半導体素子をそれぞれ形成する工程である。
この態様によれば、半導体素子の素子分離膜と同時に第１の膜を形成するので、圧力センサーデバイスの製造工程を簡略化することができる。
【００１２】
本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、基板の一つの面に第２の膜が形成される領域とは異なる複数の領域に複数の半導体素子を形成する工程（ｈ）と、複数の半導体素子の上方と第２の膜の上方とにまたがる絶縁膜を形成する工程（ｉ）と、第１の膜がエッチングされた領域の上方に位置する絶縁膜を除去する工程（ｊ）と、をさらに含む。
この態様によれば、複数の半導体素子の上方と第２の膜の上方とにまたがる絶縁膜を形成するので、第２の膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００１３】
本発明の他の態様において、圧力センサーデバイスは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第１の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第２の部分と、を含むダイアフラム膜と、第１の部分の上方に位置する歪みセンサー膜と、を含む圧力センサーと、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、複数の半導体素子の上方と、第２の部分の上方とにまたがって位置する絶縁膜と、を含む。
この態様によれば、複数の半導体素子の上方と第２の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００１４】
本発明の他の態様において、圧力センサーは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第１の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第２の部分と、を含むダイアフラム膜と、第１の部分の上方に位置する歪みセンサー膜と、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域の上方と、第２の部分の上方とにまたがって位置する絶縁膜と、を含む。
この態様によれば、ダイアフラム膜が位置する領域とは異なる領域の上方と第２の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
なお、「上方」とは、表面を基準として、裏面に向かう方向とは反対の方向を意味する。
また、ダイアフラム膜等の「膜が位置する領域」とは、膜が存在する場所の意味であり、「膜が位置する領域とは異なる領域」とは、「膜が位置する領域」と重なる部分がないことを意味する。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る圧力センサー及び圧力センサーデバイスの断面図。
【図２】圧力センサーの製造方法における各工程を示す断面図。
【図３】圧力センサーの製造方法における各工程を示す断面図。
【図４】圧力センサーの製造方法における各工程を示す断面図。
【図５】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図６】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図７】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図８】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図９】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１０】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１１】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１２】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１３】圧力センサーデバイスの製造方法における各工程を示す断面図。
【図１４】圧力センサーデバイスの製造方法における各工程を示す断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１７】
＜１．構成＞
図１は、本発明の実施形態に係る圧力センサー及び圧力センサーデバイスの断面図である。圧力センサーデバイス３００は、圧力センサー１００と、電子回路２００とを含んでいる。
【００１８】
＜１−１．圧力センサー＞
圧力センサー１００は、基板１０と、基板１０の上面に形成されたダイアフラム膜１２ｄと、ダイアフラム膜１２ｄの上面に形成された歪みセンサー膜１７とを含んでいる。
ダイアフラム膜１２ｄは、基板１０の上面の一部である第１の領域１０ａとの間に空隙１１ａを有する第１の部分１２ａと、基板１０の厚み方向からの平面視において第１の領域１０ａを囲む領域である第２の領域１０ｂに固定された第２の部分１２ｂとを含んでいる。空隙１１ａは、ダイアフラム膜１２ｄによって封止されている。
【００１９】
歪みセンサー膜１７は、機械的歪みによって起電力を発生する圧電体膜（ＺｎＯ、ＰＺＴ、ＡｌＮ等）、或いは、機械的歪みによって電気抵抗が変化するピエゾ抵抗膜（多結晶シリコン等）によって構成することができる。歪みセンサー膜１７の両端には配線１７ａが接続され、配線１７ａは、例えば、アナログ増幅器、Ａ／Ｄ変換器、信号処理回路などを構成する電子回路２００に接続される。
【００２０】
ダイアフラム膜１２ｄの第２の部分１２ｂ上には、絶縁膜１９が形成されている。この絶縁膜１９は、ダイアフラム膜１２ｄの第１の部分１２ａ上には存在しないようになっている。また、絶縁膜１９は、ダイアフラム膜１２ｄの周辺の領域１０ｄ上にも形成されている。
【００２１】
なお、基板１０としては、単結晶シリコン等の半導体基板を用いることができる。基板１０の一部には、不純物がドープされたウェル１１１が形成されていてもよい。また、基板１０とダイアフラム膜１２ｄとの間には、絶縁膜１５が形成されていてもよい。また、配線１７ａにおける混信を防ぐため、ダイアフラム膜１２ｄと歪みセンサー膜１７及び配線１７ａとの間に絶縁膜１６が形成されていてもよい。
【００２２】
＜１−２．半導体素子＞
基板１０の上面の第３の領域１０ｃには、トランジスター２０１、２０２などの複数の半導体素子が形成されている。第３の領域１０ｃは、ダイアフラム膜１２ｄが位置する第１及び第２の領域とは異なる領域である。トランジスター２０１、２０２は、例えば、基板１０においてソース領域及びドレイン領域が形成されるウェル２１１、２１２と、ゲート絶縁膜２２１、２２２と、ゲート電極２３１、２３２とをそれぞれ含んでいる。基板１０の第３の領域１０ｃには、素子分離膜としての酸化膜１４が形成されており、酸化膜１４は、第３の領域１０ｃを複数の領域に分割している。トランジスター２０１、２０２は、この分割された領域にそれぞれ形成されている。
【００２３】
トランジスター２０１、２０２上には、絶縁膜１９が形成されている。この絶縁膜１９は、トランジスター２０１、２０２が形成される第３の領域１０ｃだけでなく、第２の領域１０ｂ及び第４の領域１０ｄにもまたがって形成されている。絶縁膜１９には、コンタクトホール２４１、２４２が形成されており、このコンタクトホールを介して配線２５１、２５２とトランジスター２０１、２０２とがそれぞれ接続される。
【００２４】
＜１−３．実施形態の構成による作用＞
圧力センサー１００に対して外部から与えられる圧力に従い、ダイアフラム膜１２ｄの第１の部分１２ａが変形する。第１の部分１２ａが変形すると、この歪みが歪みセンサー膜１７によって検知される。
【００２５】
上述の構成によれば、基板１０の上面に固定されたダイアフラム膜１２ｄと基板１０との間に、封止された空隙１１ａを設け、ダイアフラム膜１２ｄの歪みを検出するので、圧力センサーをコンパクトな構成で実現することができる。
【００２６】
また、絶縁膜１９が、ダイアフラム膜１２ｄの第２の部分１２ｂ上とダイアフラム膜１２ｄの周辺の第４の領域１０ｄ上とにまたがって形成されているので、基板１０に対してダイアフラム膜１２ｄを十分な強度で固定することができる。また、基板１０に固定されたダイアフラム膜１２ｄの第２の部分１２ｂが熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００２７】
また、上述の構成によれば、トランジスター２０１、２０２などの複数の半導体素子と圧力センサー１００とを同一の基板１０の同一の面上に、コンパクトに形成できる。従って、圧力センサー１００と電子回路２００とを含む圧力センサーデバイス３００を、１チップ上に搭載することができる。
【００２８】
また、絶縁膜１９が、ダイアフラム膜１２ｄの第２の部分１２ｂ上とトランジスター２０１、２０２が形成された第３の領域１０ｃ上とにまたがって形成されているので、基板１０に対してダイアフラム膜１２ｄを十分な強度で固定することができる。また、基板１０に固定されたダイアフラム膜１２ｄの第２の部分１２ｂが熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００２９】
＜２．圧力センサーの製造方法＞
図２〜図１２は、本発明の実施形態に係る圧力センサーの製造方法における各工程を示す図である。図２〜図４においては前半工程の断面図を示し、図５〜図１２においては後半工程の平面図及び断面図を示す。
【００３０】
まず、図２に示すように、単結晶シリコン基板などの基板１０上に、酸化珪素などの絶縁膜１５を形成し、絶縁膜１５上に、窒化珪素膜１３（第３の膜）を形成する。
次に、図３に示すように、窒化珪素膜１３及び絶縁膜１５の一部（基板１０の厚み方向からの平面視における一部）をエッチングして除去する。具体的には、窒化珪素膜１３及び絶縁膜１５のうち、基板１０の上面の第１の領域１０ａ上に位置する部分を除去する。
【００３１】
次に、図４に示すように、基板１０を熱処理して酸化膜１１（第１の膜）を形成する。このとき、基板１０の上面の一部である第１の領域１０ａ上においては、窒化珪素膜１３及び絶縁膜１５が除去されているので、厚い酸化膜１１が形成されるが、基板１０の他の領域上（第１の領域１０ａを囲む領域上）は、窒化珪素膜１３及び絶縁膜１５によって覆われているので、厚い酸化膜１１は形成されない。
この酸化膜１１は、図３において窒化珪素膜１３及び絶縁膜１５をエッチングするためのマスクの位置精度に従って、基板１０上の所望の位置に高精度に形成することができる。
【００３２】
次に、図５に示すように、窒化珪素膜１３を除去し、さらに、酸化膜１１上及び絶縁膜１５上にまたがるように、多結晶シリコン等の膜１２（第２の膜）を形成する。
次に、図６に示すように、膜１２を所定形状にパターニングする。このとき、膜１２が酸化膜１１及び酸化膜１１の周囲を覆う形状となるように、膜１２をパターニングする。さらに、膜１２の一部に、酸化膜１１へ向けて貫通する貫通孔１２ｃを形成することにより、酸化膜１１の一部を露出させる。
【００３３】
次に、図７に示すように、貫通孔１２ｃを介してエッチング液を導入することにより、酸化膜１１をエッチングして除去する。これにより、基板１０の上面の第１の領域１０ａと膜１２とによって囲まれた空隙１１ａが形成される。
【００３４】
次に、図８に示すように、膜１２の貫通孔１２ｃを封止することによって、ダイアフラム膜１２ｄを形成する。貫通孔１２ｃを封止する方法としては、第１に、膜１２をエピタキシャル成長させる方法がある。膜１２を、貫通孔１２ｃの内面から基板１０の面方向にエピタキシャル成長させることにより、貫通孔１２ｃを封止することができる。この方法によれば、エピタキシャル成長の処理条件に応じて、空隙１１ａを減圧した状態で貫通孔１２ｃを封止することもできるし、空隙１１ａにガスを充填した状態で貫通孔１２ｃを封止することもできる。
【００３５】
貫通孔１２ｃを封止する方法としては、第２に、膜１２をＣＶＤ（Chemical Vapor Deposition）法などによって気相成長させる方法がある。膜１２を、貫通孔１２ｃの内面から基板１０の面方向に気相成長させることにより、貫通孔１２ｃを封止することができる。
貫通孔１２ｃを封止する方法としては、第３に、膜１２を熱処理して、膜１２の一部を酸化させる方法がある。多結晶シリコンによって構成された膜１２を酸化させて酸化珪素を形成することにより、酸化した部分の体積を増加させ、貫通孔１２ｃを封止することができる。
【００３６】
次に、図９に示すように、ダイアフラム膜１２ｄ上に絶縁膜１６を形成する。絶縁膜１６としては、例えば酸化珪素膜を用いることができる。
次に、図１０に示すように、絶縁膜１６上に、歪みセンサー膜１７を形成する。歪みセンサー膜１７は、図６に示す酸化膜１１がエッチングされた領域の上方に形成される。歪みセンサー膜１７としては、例えば、多結晶シリコンなどのピエゾ抵抗膜を用いることができる。
【００３７】
次に、図１１に示すように、歪みセンサー膜１７をパターニングするとともに、歪みセンサー膜１７に接続される配線１７ａを形成する。図１１においては、ピエゾ抵抗膜からなる歪みセンサー膜１７を絶縁膜１６上の４箇所にパターニングし、４つの可変抵抗からなるホイートストンブリッジ回路を構成する例を示している。
【００３８】
配線１７ａとしては、例えば、不純物をドープされた半導体膜を用いることができる。例えば、図１０において絶縁膜１６上の全体に多結晶シリコン膜を形成した場合に、この多結晶シリコン膜に不純物を局所的にドープするだけで、配線１７ａを形成することができる。或いは、絶縁膜１６を形成せずに、多結晶シリコンによって構成されたダイアフラム膜１２ｄそのものに不純物をドープすることにより、ダイアフラム膜１２ｄそのものを歪みセンサー膜及び配線として用いてもよい。
配線１７ａは、さらに金属配線１８に接続される。なお、配線１７ａとして、パターニングされた金属層を用いてもよい。
【００３９】
次に、図１２に示すように、ダイアフラム膜１２ｄの第２の部分１２ｂ上と、ダイアフラム膜１２ｄが形成された領域を囲む基板１０の第４の領域１０ｄ上に、絶縁膜１９を形成する。
以上の工程により、圧力センサー１００を製造することができる。
【００４０】
＜３．圧力センサーデバイスの製造方法＞
図１３及び図１４は、本発明の実施形態に係る圧力センサーデバイスの製造方法を説明する断面図である。
まず、図１３（Ａ）に示すように、基板１０の表面に、絶縁膜１５を形成し、さらに、酸化膜１１及び１４を形成する。酸化膜１１及び１４を形成する方法は、図２〜図４において説明したものと同様である。すなわち、酸化膜１１及び１４は、ＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成することができる。圧力センサーが形成される基板１０の第１の領域１０ａ上に形成される酸化膜１１（第１の膜）は、後の工程で空隙を形成するための犠牲膜となる。電子回路２００が形成される基板１０の第３の領域１０ｃ上に形成される酸化膜１４（絶縁膜）は、後の工程で素子分離膜となる。酸化膜１４は、第３の領域１０ｃ内の複数の領域を囲んで形成される。なお、酸化膜１１及び１４を形成後、基板１０の所定領域に不純物をドープすることによりウェル１１１、２１１、２１２を形成してもよい。ウェル２１１及び２１２は、酸化膜１４に囲まれた複数の領域に形成される。
【００４１】
次に、図１３（Ｂ）に示すように、酸化膜１１、１４上及び絶縁膜１５上に、多結晶シリコン等の膜１２（第２の膜）を形成する。この点は図５において説明したと同様である。
次に、図１３（Ｃ）に示すように、膜１２を所定形状にパターニングし、且つ貫通孔１２ｃを形成する。この点は図６において説明したと同様である。なお、基板１０の第３の領域１０ｃ上に形成された膜１２は、この工程において除去される。
【００４２】
次に、図１３（Ｄ）に示すように、膜１２の貫通孔１２ｃの周囲にレジスト膜Ｒを形成し、貫通孔１２ｃを介してエッチング液を導入することにより、酸化膜１１をエッチングして除去する。これにより、基板１０の表面の第１の領域１０ａと膜１２とによって囲まれた空隙１１ａが形成される。なお、基板１０の第３の領域１０ｃ上に形成された酸化膜１４は、レジスト膜Ｒによって保護されているので、エッチングされない。
【００４３】
次に、図１３（Ｅ）に示すように、膜１２の貫通孔１２ｃを封止することによって、ダイアフラム膜１２ｄを形成する。また、ダイアフラム膜１２ｄ上に絶縁膜１６を形成する。この点は、図８及び図９において説明したと同様である。
次に、図１４（Ｆ）に示すように、絶縁膜１５及び１６上に、歪みセンサー膜１７を形成する。この点は図１０において説明したと同様である。
【００４４】
次に、図１４（Ｇ）に示すように、歪みセンサー膜１７をパターニングするとともに、歪みセンサー膜１７に接続される配線１７ａを形成する。この点は、図１１において説明したと同様である。なお、歪みセンサー膜１７として多結晶シリコン膜を用いる場合に、この多結晶シリコン膜はトランジスターのゲート電極として用いることもできる。また、絶縁膜１５はトランジスターのゲート絶縁膜として用いることもできる。従って、図１４（Ｇ）に示すように、基板１０の第３の領域１０ｃ上において、絶縁膜１５上に形成された多結晶シリコン膜をゲート電極２３１、２３２として利用できるようにパターニングしてもよい。
【００４５】
次に、図１４（Ｈ）に示すように、歪みセンサー膜１７の側面にサイドウォール２０を形成する。また、絶縁膜１６の側面やトランジスターのゲート電極２３１、２３２の側面にも、同時にサイドウォールを形成してもよい。また、この段階でトランジスター２０１及び２０２のソース領域及びドレイン領域が形成されるように、基板１０のウェル２１１及び２１２内に不純物をドープしてもよい。
【００４６】
次に、図１４（Ｉ）に示すように、トランジスター２０１及び２０２上と、絶縁膜１６及び歪みセンサー膜１７上に、絶縁膜１９を形成する。また、この絶縁膜１９には、絶縁膜１９の上面からトランジスター２０１及び２０２まで貫通するコンタクトホール２４１、２４２を形成し、これらのコンタクトホール２４１、２４２を介して、トランジスター２０１及び２０２と、絶縁膜１９上の配線２５１、２５２との間が接続されるようにする。
【００４７】
最後に、ダイアフラム膜１２ｄの第１の部分１２ａ上（図１３（Ｂ）に示す酸化膜１１がエッチングされた領域上）の絶縁膜１９を除去する。
以上の工程により、圧力センサー１００及び電子回路２００を含む圧力センサーデバイス３００が形成される。
【符号の説明】
【００４８】
１０…基板、１０ａ…第１の領域、１０ｂ…第２の領域、１０ｃ…第３の領域、１０ｄ…第４の領域、１１…酸化膜（第１の膜）、１１ａ…空隙、１２…膜（第２の膜）、１２ａ…第１の部分、１２ｂ…第２の部分、１２ｃ…貫通孔、１２ｄ…ダイアフラム膜、１３…窒化珪素膜（第３の膜）、１４…酸化膜、１５…絶縁膜、１６…絶縁膜、１７…歪みセンサー膜、１７ａ…配線、１８…金属配線、１９…絶縁膜、２０…サイドウォール、１００…圧力センサー、１１１…ウェル、２００…電子回路、２０１，２０２…トランジスター、２１１、２１２…ウェル、２２１、２２２…ゲート絶縁膜、２３１、２３２…ゲート電極、２４１、２４２…コンタクトホール、２５１、２５２…配線、３００…圧力センサーデバイス、Ｒ…レジスト膜。
【技術分野】
【０００１】
本発明は、圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイスに関する。
【背景技術】
【０００２】
半導体プロセス技術を用いて製造するＭＥＭＳ（Micro Electro Mechanical Systems）センサーは、半導体電子回路との集積化が可能で、小型化が可能であることから、高付加価値型製品を生み出すための基盤技術として幅広い産業分野において注目され、期待されている。
【０００３】
下記の特許文献１においては、基板上に歪受感素子を形成した後に、当該基板の裏面をエッチングしてダイアフラムを形成し、さらに台座用基板と接合することによって、圧力センサーを製造することが開示されている。
この特許文献１に例示されるように、従来のＭＥＭＳ技術を用いた圧力センサーは、電子回路を別途のチップ上に形成して２チップ構成とするか、システムインパッケージ（ＳｉＰ）手法による実装技術によるものが主流であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３３２７４６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電子回路と組み合わせられる圧力センサーを小型化するためには、上述の従来技術では十分ではなかった。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、小型化の可能な圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイスを提供することに関連している。
【課題を解決するための手段】
【０００７】
本発明の幾つかの態様において、圧力センサーの製造方法は、基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、第１の膜の上方と基板の第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、第２の膜に貫通孔を形成することにより、第１の膜の一部を露出させる工程（ｃ）と、第１の膜をエッチングする工程（ｄ）と、第２の膜の貫通孔を封止する工程（ｅ）と、基板の第１の膜がエッチングされた領域の上方に位置する第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、を含む。
この態様によれば、半導体プロセス技術を使った小型の圧力センサーを製造することが可能となる。
【０００８】
上述の態様において、工程（ａ）の前に、基板の一つの面の上方に第３の膜を形成し、基板の厚み方向からの平面視において、第３の膜の一部を除去する工程（ｇ）をさらに含み、工程（ａ）は、基板を熱処理して基板の第３の膜が除去された領域を酸化させることにより、第１の膜を形成する工程であることが望ましい。
これによれば、第１の膜としてＬＯＣＯＳ膜を用いるので、第１の膜を基板上の所望の位置に高精度に形成することができる。
【０００９】
上述の態様において、工程（ｅ）は、第２の膜をエピタキシャル成長させることにより、貫通孔を封止する工程であることが望ましい。
これによれば、エピタキシャル成長の処理条件に応じて、空隙内を減圧した状態で貫通孔を封止することもできるし、空隙内にガスを充填した状態で貫通孔を封止することもできる。
【００１０】
上述の態様において、工程（ｅ）は、第２の膜を気相成長させることにより、貫通孔を封止する工程であってもよい。
また、上述の態様において、工程（ｅ）は、第２の膜を熱処理して第２の膜の一部を酸化させることにより、貫通孔を封止する工程であってもよい。
【００１１】
本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、複数の半導体素子を形成する工程（ｈ）をさらに含み、工程（ａ）は、第１の膜と、基板の一つの面に第１の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、工程（ｈ）は、酸化膜によって囲まれた複数の領域に、複数の半導体素子をそれぞれ形成する工程である。
この態様によれば、半導体素子の素子分離膜と同時に第１の膜を形成するので、圧力センサーデバイスの製造工程を簡略化することができる。
【００１２】
本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、基板の一つの面に第２の膜が形成される領域とは異なる複数の領域に複数の半導体素子を形成する工程（ｈ）と、複数の半導体素子の上方と第２の膜の上方とにまたがる絶縁膜を形成する工程（ｉ）と、第１の膜がエッチングされた領域の上方に位置する絶縁膜を除去する工程（ｊ）と、をさらに含む。
この態様によれば、複数の半導体素子の上方と第２の膜の上方とにまたがる絶縁膜を形成するので、第２の膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００１３】
本発明の他の態様において、圧力センサーデバイスは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第１の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第２の部分と、を含むダイアフラム膜と、第１の部分の上方に位置する歪みセンサー膜と、を含む圧力センサーと、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、複数の半導体素子の上方と、第２の部分の上方とにまたがって位置する絶縁膜と、を含む。
この態様によれば、複数の半導体素子の上方と第２の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００１４】
本発明の他の態様において、圧力センサーは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第１の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第２の部分と、を含むダイアフラム膜と、第１の部分の上方に位置する歪みセンサー膜と、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域の上方と、第２の部分の上方とにまたがって位置する絶縁膜と、を含む。
この態様によれば、ダイアフラム膜が位置する領域とは異なる領域の上方と第２の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。
なお、「上方」とは、表面を基準として、裏面に向かう方向とは反対の方向を意味する。
また、ダイアフラム膜等の「膜が位置する領域」とは、膜が存在する場所の意味であり、「膜が位置する領域とは異なる領域」とは、「膜が位置する領域」と重なる部分がないことを意味する。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る圧力センサー及び圧力センサーデバイスの断面図。
【図２】圧力センサーの製造方法における各工程を示す断面図。
【図３】圧力センサーの製造方法における各工程を示す断面図。
【図４】圧力センサーの製造方法における各工程を示す断面図。
【図５】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図６】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図７】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図８】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図９】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１０】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１１】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１２】圧力センサーの製造方法における各工程を示す平面図及び断面図。
【図１３】圧力センサーデバイスの製造方法における各工程を示す断面図。
【図１４】圧力センサーデバイスの製造方法における各工程を示す断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１７】
＜１．構成＞
図１は、本発明の実施形態に係る圧力センサー及び圧力センサーデバイスの断面図である。圧力センサーデバイス３００は、圧力センサー１００と、電子回路２００とを含んでいる。
【００１８】
＜１−１．圧力センサー＞
圧力センサー１００は、基板１０と、基板１０の上面に形成されたダイアフラム膜１２ｄと、ダイアフラム膜１２ｄの上面に形成された歪みセンサー膜１７とを含んでいる。
ダイアフラム膜１２ｄは、基板１０の上面の一部である第１の領域１０ａとの間に空隙１１ａを有する第１の部分１２ａと、基板１０の厚み方向からの平面視において第１の領域１０ａを囲む領域である第２の領域１０ｂに固定された第２の部分１２ｂとを含んでいる。空隙１１ａは、ダイアフラム膜１２ｄによって封止されている。
【００１９】
歪みセンサー膜１７は、機械的歪みによって起電力を発生する圧電体膜（ＺｎＯ、ＰＺＴ、ＡｌＮ等）、或いは、機械的歪みによって電気抵抗が変化するピエゾ抵抗膜（多結晶シリコン等）によって構成することができる。歪みセンサー膜１７の両端には配線１７ａが接続され、配線１７ａは、例えば、アナログ増幅器、Ａ／Ｄ変換器、信号処理回路などを構成する電子回路２００に接続される。
【００２０】
ダイアフラム膜１２ｄの第２の部分１２ｂ上には、絶縁膜１９が形成されている。この絶縁膜１９は、ダイアフラム膜１２ｄの第１の部分１２ａ上には存在しないようになっている。また、絶縁膜１９は、ダイアフラム膜１２ｄの周辺の領域１０ｄ上にも形成されている。
【００２１】
なお、基板１０としては、単結晶シリコン等の半導体基板を用いることができる。基板１０の一部には、不純物がドープされたウェル１１１が形成されていてもよい。また、基板１０とダイアフラム膜１２ｄとの間には、絶縁膜１５が形成されていてもよい。また、配線１７ａにおける混信を防ぐため、ダイアフラム膜１２ｄと歪みセンサー膜１７及び配線１７ａとの間に絶縁膜１６が形成されていてもよい。
【００２２】
＜１−２．半導体素子＞
基板１０の上面の第３の領域１０ｃには、トランジスター２０１、２０２などの複数の半導体素子が形成されている。第３の領域１０ｃは、ダイアフラム膜１２ｄが位置する第１及び第２の領域とは異なる領域である。トランジスター２０１、２０２は、例えば、基板１０においてソース領域及びドレイン領域が形成されるウェル２１１、２１２と、ゲート絶縁膜２２１、２２２と、ゲート電極２３１、２３２とをそれぞれ含んでいる。基板１０の第３の領域１０ｃには、素子分離膜としての酸化膜１４が形成されており、酸化膜１４は、第３の領域１０ｃを複数の領域に分割している。トランジスター２０１、２０２は、この分割された領域にそれぞれ形成されている。
【００２３】
トランジスター２０１、２０２上には、絶縁膜１９が形成されている。この絶縁膜１９は、トランジスター２０１、２０２が形成される第３の領域１０ｃだけでなく、第２の領域１０ｂ及び第４の領域１０ｄにもまたがって形成されている。絶縁膜１９には、コンタクトホール２４１、２４２が形成されており、このコンタクトホールを介して配線２５１、２５２とトランジスター２０１、２０２とがそれぞれ接続される。
【００２４】
＜１−３．実施形態の構成による作用＞
圧力センサー１００に対して外部から与えられる圧力に従い、ダイアフラム膜１２ｄの第１の部分１２ａが変形する。第１の部分１２ａが変形すると、この歪みが歪みセンサー膜１７によって検知される。
【００２５】
上述の構成によれば、基板１０の上面に固定されたダイアフラム膜１２ｄと基板１０との間に、封止された空隙１１ａを設け、ダイアフラム膜１２ｄの歪みを検出するので、圧力センサーをコンパクトな構成で実現することができる。
【００２６】
また、絶縁膜１９が、ダイアフラム膜１２ｄの第２の部分１２ｂ上とダイアフラム膜１２ｄの周辺の第４の領域１０ｄ上とにまたがって形成されているので、基板１０に対してダイアフラム膜１２ｄを十分な強度で固定することができる。また、基板１０に固定されたダイアフラム膜１２ｄの第２の部分１２ｂが熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００２７】
また、上述の構成によれば、トランジスター２０１、２０２などの複数の半導体素子と圧力センサー１００とを同一の基板１０の同一の面上に、コンパクトに形成できる。従って、圧力センサー１００と電子回路２００とを含む圧力センサーデバイス３００を、１チップ上に搭載することができる。
【００２８】
また、絶縁膜１９が、ダイアフラム膜１２ｄの第２の部分１２ｂ上とトランジスター２０１、２０２が形成された第３の領域１０ｃ上とにまたがって形成されているので、基板１０に対してダイアフラム膜１２ｄを十分な強度で固定することができる。また、基板１０に固定されたダイアフラム膜１２ｄの第２の部分１２ｂが熱などによって歪むことが抑制され、センシング感度を向上することができる。
【００２９】
＜２．圧力センサーの製造方法＞
図２〜図１２は、本発明の実施形態に係る圧力センサーの製造方法における各工程を示す図である。図２〜図４においては前半工程の断面図を示し、図５〜図１２においては後半工程の平面図及び断面図を示す。
【００３０】
まず、図２に示すように、単結晶シリコン基板などの基板１０上に、酸化珪素などの絶縁膜１５を形成し、絶縁膜１５上に、窒化珪素膜１３（第３の膜）を形成する。
次に、図３に示すように、窒化珪素膜１３及び絶縁膜１５の一部（基板１０の厚み方向からの平面視における一部）をエッチングして除去する。具体的には、窒化珪素膜１３及び絶縁膜１５のうち、基板１０の上面の第１の領域１０ａ上に位置する部分を除去する。
【００３１】
次に、図４に示すように、基板１０を熱処理して酸化膜１１（第１の膜）を形成する。このとき、基板１０の上面の一部である第１の領域１０ａ上においては、窒化珪素膜１３及び絶縁膜１５が除去されているので、厚い酸化膜１１が形成されるが、基板１０の他の領域上（第１の領域１０ａを囲む領域上）は、窒化珪素膜１３及び絶縁膜１５によって覆われているので、厚い酸化膜１１は形成されない。
この酸化膜１１は、図３において窒化珪素膜１３及び絶縁膜１５をエッチングするためのマスクの位置精度に従って、基板１０上の所望の位置に高精度に形成することができる。
【００３２】
次に、図５に示すように、窒化珪素膜１３を除去し、さらに、酸化膜１１上及び絶縁膜１５上にまたがるように、多結晶シリコン等の膜１２（第２の膜）を形成する。
次に、図６に示すように、膜１２を所定形状にパターニングする。このとき、膜１２が酸化膜１１及び酸化膜１１の周囲を覆う形状となるように、膜１２をパターニングする。さらに、膜１２の一部に、酸化膜１１へ向けて貫通する貫通孔１２ｃを形成することにより、酸化膜１１の一部を露出させる。
【００３３】
次に、図７に示すように、貫通孔１２ｃを介してエッチング液を導入することにより、酸化膜１１をエッチングして除去する。これにより、基板１０の上面の第１の領域１０ａと膜１２とによって囲まれた空隙１１ａが形成される。
【００３４】
次に、図８に示すように、膜１２の貫通孔１２ｃを封止することによって、ダイアフラム膜１２ｄを形成する。貫通孔１２ｃを封止する方法としては、第１に、膜１２をエピタキシャル成長させる方法がある。膜１２を、貫通孔１２ｃの内面から基板１０の面方向にエピタキシャル成長させることにより、貫通孔１２ｃを封止することができる。この方法によれば、エピタキシャル成長の処理条件に応じて、空隙１１ａを減圧した状態で貫通孔１２ｃを封止することもできるし、空隙１１ａにガスを充填した状態で貫通孔１２ｃを封止することもできる。
【００３５】
貫通孔１２ｃを封止する方法としては、第２に、膜１２をＣＶＤ（Chemical Vapor Deposition）法などによって気相成長させる方法がある。膜１２を、貫通孔１２ｃの内面から基板１０の面方向に気相成長させることにより、貫通孔１２ｃを封止することができる。
貫通孔１２ｃを封止する方法としては、第３に、膜１２を熱処理して、膜１２の一部を酸化させる方法がある。多結晶シリコンによって構成された膜１２を酸化させて酸化珪素を形成することにより、酸化した部分の体積を増加させ、貫通孔１２ｃを封止することができる。
【００３６】
次に、図９に示すように、ダイアフラム膜１２ｄ上に絶縁膜１６を形成する。絶縁膜１６としては、例えば酸化珪素膜を用いることができる。
次に、図１０に示すように、絶縁膜１６上に、歪みセンサー膜１７を形成する。歪みセンサー膜１７は、図６に示す酸化膜１１がエッチングされた領域の上方に形成される。歪みセンサー膜１７としては、例えば、多結晶シリコンなどのピエゾ抵抗膜を用いることができる。
【００３７】
次に、図１１に示すように、歪みセンサー膜１７をパターニングするとともに、歪みセンサー膜１７に接続される配線１７ａを形成する。図１１においては、ピエゾ抵抗膜からなる歪みセンサー膜１７を絶縁膜１６上の４箇所にパターニングし、４つの可変抵抗からなるホイートストンブリッジ回路を構成する例を示している。
【００３８】
配線１７ａとしては、例えば、不純物をドープされた半導体膜を用いることができる。例えば、図１０において絶縁膜１６上の全体に多結晶シリコン膜を形成した場合に、この多結晶シリコン膜に不純物を局所的にドープするだけで、配線１７ａを形成することができる。或いは、絶縁膜１６を形成せずに、多結晶シリコンによって構成されたダイアフラム膜１２ｄそのものに不純物をドープすることにより、ダイアフラム膜１２ｄそのものを歪みセンサー膜及び配線として用いてもよい。
配線１７ａは、さらに金属配線１８に接続される。なお、配線１７ａとして、パターニングされた金属層を用いてもよい。
【００３９】
次に、図１２に示すように、ダイアフラム膜１２ｄの第２の部分１２ｂ上と、ダイアフラム膜１２ｄが形成された領域を囲む基板１０の第４の領域１０ｄ上に、絶縁膜１９を形成する。
以上の工程により、圧力センサー１００を製造することができる。
【００４０】
＜３．圧力センサーデバイスの製造方法＞
図１３及び図１４は、本発明の実施形態に係る圧力センサーデバイスの製造方法を説明する断面図である。
まず、図１３（Ａ）に示すように、基板１０の表面に、絶縁膜１５を形成し、さらに、酸化膜１１及び１４を形成する。酸化膜１１及び１４を形成する方法は、図２〜図４において説明したものと同様である。すなわち、酸化膜１１及び１４は、ＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成することができる。圧力センサーが形成される基板１０の第１の領域１０ａ上に形成される酸化膜１１（第１の膜）は、後の工程で空隙を形成するための犠牲膜となる。電子回路２００が形成される基板１０の第３の領域１０ｃ上に形成される酸化膜１４（絶縁膜）は、後の工程で素子分離膜となる。酸化膜１４は、第３の領域１０ｃ内の複数の領域を囲んで形成される。なお、酸化膜１１及び１４を形成後、基板１０の所定領域に不純物をドープすることによりウェル１１１、２１１、２１２を形成してもよい。ウェル２１１及び２１２は、酸化膜１４に囲まれた複数の領域に形成される。
【００４１】
次に、図１３（Ｂ）に示すように、酸化膜１１、１４上及び絶縁膜１５上に、多結晶シリコン等の膜１２（第２の膜）を形成する。この点は図５において説明したと同様である。
次に、図１３（Ｃ）に示すように、膜１２を所定形状にパターニングし、且つ貫通孔１２ｃを形成する。この点は図６において説明したと同様である。なお、基板１０の第３の領域１０ｃ上に形成された膜１２は、この工程において除去される。
【００４２】
次に、図１３（Ｄ）に示すように、膜１２の貫通孔１２ｃの周囲にレジスト膜Ｒを形成し、貫通孔１２ｃを介してエッチング液を導入することにより、酸化膜１１をエッチングして除去する。これにより、基板１０の表面の第１の領域１０ａと膜１２とによって囲まれた空隙１１ａが形成される。なお、基板１０の第３の領域１０ｃ上に形成された酸化膜１４は、レジスト膜Ｒによって保護されているので、エッチングされない。
【００４３】
次に、図１３（Ｅ）に示すように、膜１２の貫通孔１２ｃを封止することによって、ダイアフラム膜１２ｄを形成する。また、ダイアフラム膜１２ｄ上に絶縁膜１６を形成する。この点は、図８及び図９において説明したと同様である。
次に、図１４（Ｆ）に示すように、絶縁膜１５及び１６上に、歪みセンサー膜１７を形成する。この点は図１０において説明したと同様である。
【００４４】
次に、図１４（Ｇ）に示すように、歪みセンサー膜１７をパターニングするとともに、歪みセンサー膜１７に接続される配線１７ａを形成する。この点は、図１１において説明したと同様である。なお、歪みセンサー膜１７として多結晶シリコン膜を用いる場合に、この多結晶シリコン膜はトランジスターのゲート電極として用いることもできる。また、絶縁膜１５はトランジスターのゲート絶縁膜として用いることもできる。従って、図１４（Ｇ）に示すように、基板１０の第３の領域１０ｃ上において、絶縁膜１５上に形成された多結晶シリコン膜をゲート電極２３１、２３２として利用できるようにパターニングしてもよい。
【００４５】
次に、図１４（Ｈ）に示すように、歪みセンサー膜１７の側面にサイドウォール２０を形成する。また、絶縁膜１６の側面やトランジスターのゲート電極２３１、２３２の側面にも、同時にサイドウォールを形成してもよい。また、この段階でトランジスター２０１及び２０２のソース領域及びドレイン領域が形成されるように、基板１０のウェル２１１及び２１２内に不純物をドープしてもよい。
【００４６】
次に、図１４（Ｉ）に示すように、トランジスター２０１及び２０２上と、絶縁膜１６及び歪みセンサー膜１７上に、絶縁膜１９を形成する。また、この絶縁膜１９には、絶縁膜１９の上面からトランジスター２０１及び２０２まで貫通するコンタクトホール２４１、２４２を形成し、これらのコンタクトホール２４１、２４２を介して、トランジスター２０１及び２０２と、絶縁膜１９上の配線２５１、２５２との間が接続されるようにする。
【００４７】
最後に、ダイアフラム膜１２ｄの第１の部分１２ａ上（図１３（Ｂ）に示す酸化膜１１がエッチングされた領域上）の絶縁膜１９を除去する。
以上の工程により、圧力センサー１００及び電子回路２００を含む圧力センサーデバイス３００が形成される。
【符号の説明】
【００４８】
１０…基板、１０ａ…第１の領域、１０ｂ…第２の領域、１０ｃ…第３の領域、１０ｄ…第４の領域、１１…酸化膜（第１の膜）、１１ａ…空隙、１２…膜（第２の膜）、１２ａ…第１の部分、１２ｂ…第２の部分、１２ｃ…貫通孔、１２ｄ…ダイアフラム膜、１３…窒化珪素膜（第３の膜）、１４…酸化膜、１５…絶縁膜、１６…絶縁膜、１７…歪みセンサー膜、１７ａ…配線、１８…金属配線、１９…絶縁膜、２０…サイドウォール、１００…圧力センサー、１１１…ウェル、２００…電子回路、２０１，２０２…トランジスター、２１１、２１２…ウェル、２２１、２２２…ゲート絶縁膜、２３１、２３２…ゲート電極、２４１、２４２…コンタクトホール、２５１、２５２…配線、３００…圧力センサーデバイス、Ｒ…レジスト膜。
【特許請求の範囲】
【請求項１】
基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、
前記第１の膜の上方と、前記基板の前記第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、
前記第２の膜に貫通孔を形成することにより、前記第１の膜の一部を露出させる工程（ｃ）と、
前記第１の膜をエッチングする工程（ｄ）と、
前記第２の膜の前記貫通孔を封止する工程（ｅ）と、
前記基板の前記第１の膜がエッチングされた領域の上方に位置する前記第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、
を含む圧力センサーの製造方法。
【請求項２】
請求項１において、
前記工程（ａ）の前に、前記基板の前記一つの面の上方に第３の膜を形成し、前記基板の厚み方向からの平面視において、前記第３の膜の一部を除去する工程（ｇ）をさらに含み、
前記工程（ａ）は、前記基板を熱処理して前記基板の前記第３の膜が除去された領域を酸化させることにより、前記第１の膜を形成する工程である圧力センサーの製造方法。
【請求項３】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜をエピタキシャル成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項４】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜を気相成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項５】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜を熱処理して前記第２の膜の一部を酸化させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項６】
請求項１乃至請求項５の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、
前記複数の半導体素子を形成する工程（ｈ）をさらに含み、
前記工程（ａ）は、前記第１の膜と、前記基板の前記一つの面に前記第１の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、
前記工程（ｈ）は、前記酸化膜によって囲まれた前記複数の領域に、前記複数の半導体素子をそれぞれ形成する工程である圧力センサーデバイスの製造方法。
【請求項７】
請求項１乃至請求項５の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、
前記基板の前記一つの面に前記第２の膜が形成される領域とは異なる複数の領域に前記複数の半導体素子を形成する工程（ｈ）と、
前記複数の半導体素子の上方と前記第２の膜の上方とにまたがる絶縁膜を形成する工程（ｉ）と、
前記第１の膜がエッチングされた領域の上方に位置する前記絶縁膜を除去する工程（ｊ）と、
をさらに含む圧力センサーデバイスの製造方法。
【請求項８】
基板と、
前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第１の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第２の部分と、を含む前記ダイアフラム膜と、
前記第１の部分の上方に位置する歪みセンサー膜と、
を含む圧力センサーと、
前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、
前記複数の半導体素子の上方と、前記第２の部分の上方とにまたがって位置する絶縁膜と、
を含む圧力センサーデバイス。
【請求項９】
基板と、
前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第１の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第２の部分と、を含む前記ダイアフラム膜と、
前記第１の部分の上方に位置する歪みセンサー膜と、
前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域の上方と、前記第２の部分の上方とにまたがって位置する絶縁膜と、
を含む圧力センサー。
【請求項１】
基板の一つの面の一部の上方に、第１の膜を形成する工程（ａ）と、
前記第１の膜の上方と、前記基板の前記第１の膜を囲む領域の上方とにまたがる第２の膜を形成する工程（ｂ）と、
前記第２の膜に貫通孔を形成することにより、前記第１の膜の一部を露出させる工程（ｃ）と、
前記第１の膜をエッチングする工程（ｄ）と、
前記第２の膜の前記貫通孔を封止する工程（ｅ）と、
前記基板の前記第１の膜がエッチングされた領域の上方に位置する前記第２の膜の上方に、歪みセンサー膜を形成する工程（ｆ）と、
を含む圧力センサーの製造方法。
【請求項２】
請求項１において、
前記工程（ａ）の前に、前記基板の前記一つの面の上方に第３の膜を形成し、前記基板の厚み方向からの平面視において、前記第３の膜の一部を除去する工程（ｇ）をさらに含み、
前記工程（ａ）は、前記基板を熱処理して前記基板の前記第３の膜が除去された領域を酸化させることにより、前記第１の膜を形成する工程である圧力センサーの製造方法。
【請求項３】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜をエピタキシャル成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項４】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜を気相成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項５】
請求項１又は請求項２において、
前記工程（ｅ）は、前記第２の膜を熱処理して前記第２の膜の一部を酸化させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。
【請求項６】
請求項１乃至請求項５の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、
前記複数の半導体素子を形成する工程（ｈ）をさらに含み、
前記工程（ａ）は、前記第１の膜と、前記基板の前記一つの面に前記第１の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、
前記工程（ｈ）は、前記酸化膜によって囲まれた前記複数の領域に、前記複数の半導体素子をそれぞれ形成する工程である圧力センサーデバイスの製造方法。
【請求項７】
請求項１乃至請求項５の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、
前記基板の前記一つの面に前記第２の膜が形成される領域とは異なる複数の領域に前記複数の半導体素子を形成する工程（ｈ）と、
前記複数の半導体素子の上方と前記第２の膜の上方とにまたがる絶縁膜を形成する工程（ｉ）と、
前記第１の膜がエッチングされた領域の上方に位置する前記絶縁膜を除去する工程（ｊ）と、
をさらに含む圧力センサーデバイスの製造方法。
【請求項８】
基板と、
前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第１の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第２の部分と、を含む前記ダイアフラム膜と、
前記第１の部分の上方に位置する歪みセンサー膜と、
を含む圧力センサーと、
前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、
前記複数の半導体素子の上方と、前記第２の部分の上方とにまたがって位置する絶縁膜と、
を含む圧力センサーデバイス。
【請求項９】
基板と、
前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第１の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第２の部分と、を含む前記ダイアフラム膜と、
前記第１の部分の上方に位置する歪みセンサー膜と、
前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域の上方と、前記第２の部分の上方とにまたがって位置する絶縁膜と、
を含む圧力センサー。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−３０３１（Ｐ２０１３−３０３１Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３６０１０（Ｐ２０１１−１３６０１０）
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]