真空蒸着装置および半導体装置の製造方法
【課題】膜を形成する基板の温度制御を安定して行なう真空蒸着装置を提供する。
【解決手段】真空蒸着装置１００は、基板２０の上に膜を形成する真空蒸着装置であって、基板ホルダ１０３と、ホルダ加熱部１０５と、基板２０上に形成する膜の原料をその内部に収容する原料保持部と、第１遮断部１１１と、第２遮断部１１２と、を備えている。第１遮断部１１１は、前記原料保持部側から見て、基板ホルダ１０３よりも外周が外側に位置することが可能である。第２遮断部１１２は、第１遮断部１１１と選択的に、前記原料保持部側から見て、基板ホルダ１０３よりも外周が外側に位置することが可能であり、開口部１１２ａを有する。第２遮断部１１２の開口部１１２ａの内接円の半径は、基板２０の外接円の半径の１．５倍以下である。
【解決手段】真空蒸着装置１００は、基板２０の上に膜を形成する真空蒸着装置であって、基板ホルダ１０３と、ホルダ加熱部１０５と、基板２０上に形成する膜の原料をその内部に収容する原料保持部と、第１遮断部１１１と、第２遮断部１１２と、を備えている。第１遮断部１１１は、前記原料保持部側から見て、基板ホルダ１０３よりも外周が外側に位置することが可能である。第２遮断部１１２は、第１遮断部１１１と選択的に、前記原料保持部側から見て、基板ホルダ１０３よりも外周が外側に位置することが可能であり、開口部１１２ａを有する。第２遮断部１１２の開口部１１２ａの内接円の半径は、基板２０の外接円の半径の１．５倍以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は真空蒸着装置および半導体装置の製造方法に関し、より特定的にはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）装置およびこの装置により製造される半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置を構成する膜を形成するために、真空蒸着装置が用いられている。真空蒸着装置は、高真空中で原料を加熱して蒸発させ、気体分子となった原料が基板に衝突および付着することによって、基板上に膜を形成する装置である。このような真空蒸着装置として、たとえば特開平６−３２６２９５号公報（特許文献１）が挙げられる。
【０００３】
特許文献１には、基板と原料蒸発源との間で、原料蒸発源から基板への原料ビームの通過経路に出入りし、かつ原料ビームの一部が通過できる穴もしくはスリットのいずれかを有するビーム強度可変シャッタが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３２６２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１５および図１６は、上記特許文献１に開示のビーム強度可変シャッタの正面図である。上記特許文献１のビーム強度可変シャッタは、瞬時にビーム強度を変化させるために、図１５に示す櫛型または図１６に示す多孔形が適当であることが開示されている。このため、上記特許文献１のビーム強度可変シャッタを用いることで、原料の分子流の全体的な量を減少させることは可能である。しかし、ビーム強度可変シャッタの全体にほぼ均一に穴もしくはスリットが形成されているので、分子流の範囲を制限することはできない。このため、上記特許文献１では、基板を保持するホルダ上にも気体分子となった原料が付着する。したがって、ホルダで保持する基板の温度制御が難しいという問題がある。基板の温度制御が十分にできないと、所定の温度で膜を成長できないことや、基板面内での膜の成長のばらつきが生じることなどにより膜の品質が低下してしまう。膜の品質が低下すると、この膜を備える半導体装置の品質も低下してしまう。
【０００６】
したがって、本発明の一の目的は、膜を形成する基板の温度制御を安定して行なう真空蒸着装置を提供することである。本発明の他の目的は、品質を向上できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の真空蒸着装置は、基板の上に膜を形成する真空蒸着装置であって、ホルダと、加熱部と、原料保持部と、第１遮断部と、第２遮断部とを備えている。ホルダは、基板を載置する。加熱部は、ホルダを加熱する。原料保持部は、基板上に形成する膜の原料を内部に収容する。第１遮断部は、原料保持部側から見て、ホルダよりも外周が外側に位置することが可能である。第２遮断部は、第１遮断部と選択的に、原料保持部側から見て、ホルダよりも外周が外側に位置することが可能であり、開口部を有する。第２遮断部の開口部の内接円の半径は、基板の外接円の半径の１．５倍以下である。
【０００８】
本発明の真空蒸着装置によれば、第２遮断部の開口部の内接円の半径が基板の外接円の半径の１．５倍以下であるので、膜を形成する際に、第２遮断部の開口部の中心と基板の外接円の中心とを一致させて、第２遮断部で基板を覆うと、開口部を通る原料が基板上に選択的に到達し、ホルダに原料が付着することを低減できる。これにより、ホルダに原料が堆積することを抑制できるので、膜を形成する際に、ホルダの伝導率、放射率などの変動を抑制することができる。ホルダに載置した基板の温度はホルダの表面状態に大きく影響を受けるので、ホルダの変動を抑制することにより、ホルダに載置した膜を形成する基板の温度の制御を安定して行なうことができる。
【０００９】
上記真空蒸着装置において好ましくは、第２遮断部は、基板の上に形成する膜を構成する種類の数以上配置される。
【００１０】
膜を構成する材料の種類に応じて原料が変わるので、使用する原料毎に第２遮断部を使い分けることで、第２遮断部の放射熱を安定化させることができる。このため、ホルダへの影響をより低減できるので、ホルダに載置した基板の温度の制御をより安定して行なうことができる。
【００１１】
本発明の半導体装置の製造方法は、上記真空蒸着装置を用いて、基板上に膜を形成する。
【００１２】
本発明の半導体装置の製造方法によれば、基板の温度制御を安定して行なうことができるので、基板上に形成する膜の品質を向上することができる。膜の品質を向上できるので、この膜を備える半導体装置の品質も向上することができる。
【発明の効果】
【００１３】
以上説明したように、本発明の真空蒸着装置によれば、膜を形成する基板の温度制御を安定して行なうことができる。また、本発明の半導体装置の製造方法によれば、品質を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置を概略的に示す断面図である。
【図２】本発明の実施の形態における真空蒸着装置を示す模式図である。
【図３】本発明の実施の形態における第１および第２遮断部を示す模式図である。
【図４】本発明の実施の形態における第２遮断部を概略的に示す上面図である。
【図５】本発明の実施の形態における別の第２遮断部を概略的に示す上面図である。
【図６】本発明の実施の形態における基板を概略的に示す上面図である。
【図７】本発明の実施の形態における別の基板を概略的に示す上面図である。
【図８】本発明の実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。
【図９】本発明の実施の形態における半導体装置の製造方法により製造された積層状態を概略的に示す断面図である。
【図１０】本発明の実施の形態における効果を説明するための図であり、比較例を示す。
【図１１】本発明の実施の形態における効果を説明するための図であり、比較例を示す。
【図１２】本発明の実施の形態における効果を説明するための図である。
【図１３】本発明の実施の形態における効果を説明するための図である。
【図１４】実施例２において、加熱部の温度と、基板の温度との関係を示す図である。
【図１５】特許文献１のシャッタを示す正面図である。
【図１６】特許文献１のシャッタを示す正面図である。
【図１７】実施例２の本発明例２におけるエピタキシャルウエハを概略的に示す断面図である。
【図１８】実施例２の本発明例２における半導体装置の製造方法により製造された積層状態を概略的に示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００１６】
図１を参照して、本実施の形態における半導体装置について説明する。本実施の形態では、半導体装置としてｐｎダイオード１０を例に挙げて説明する。図１に示すように、本実施の形態におけるｐｎダイオード１０は、ＧａＮ（窒化ガリウム）基板１１と、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４と、ｐ+ＧａＮ層１５と、ｐ型電極１６と、ｎ型電極１７とを備えている。ｎ-ＧａＮ層１２は、ＧａＮ基板１１上に形成されている。ｐ-ＧａＮ層１３は、ｎ-ＧａＮ層１２上に形成されている。ｐ+ＧａＮ層１４は、ｐ-ＧａＮ層１３上に形成されている。ｐ+ＧａＮ層１５は、ｐ+ＧａＮ層１４上に形成されている。ｐ型電極１６は、ｐ+ＧａＮ層１５上に形成され、たとえばＡｕ（金）からなる。ｎ型電極１７は、ＧａＮ基板においてｎ-ＧａＮ層１２が形成された面と反対側の面に形成され、たとえばＴｉ（チタン）／Ａｌ（アルミニウム）からなる。
【００１７】
続いて、図２〜図８を参照して、本実施の形態における真空蒸着装置１００を説明する。真空蒸着装置１００は、基板の上に膜を形成する。本実施の形態の真空蒸着装置１００は、図１に示す半導体装置を製造するための装置であり、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）装置である。
【００１８】
図２に示すように、真空蒸着装置１００は、チャンバ１０１と、ホルダ１０３と、加熱部１０５と、基板用の遮断部１１０と、原料セル１２１〜１２４と、原料セル用の遮断部１２５〜１２８とを備えている。基板用の遮断部１１０は、図３に示すように、第１遮断部１１１と、第２遮断部１１２、１１３と、接続部１１４と、軸１１５とを含んでいる。
【００１９】
チャンバ１０１の内部に収容されたホルダ１０３は、基板を載置する。本実施の形態では、基板としてエピタキシャルウエハ２０（図８参照）を載置する。
【００２０】
加熱部１０５は、ホルダ１０３を介して基板１１を加熱する。加熱部１０５はチャンバ１０１の内部に配置される。加熱部１０５は、たとえば抵抗加熱ヒータを用いる。温度制御のために、加熱部１０５は熱電対をさらに含んでいてもよい。加熱部１０５は、固定式ヒータであることが好ましい。
【００２１】
真空ポンプ１０７は、チャンバ１０１に接続され、チャンバ１０１の内部を真空にすることが可能である。
【００２２】
遮断部１１０の第１遮断部１１１および第２遮断部１１２、１１３は、ホルダ１０３と原料セル１２１〜１２４との間に配置される。図３に示すように、第１遮断部１１１および第２遮断部１１２、１１３は、接続部１１４を介して、固定された軸１１５に接続されている。つまり、軸１１５を中心として、第１遮断部１１１および第２遮断部１１２、１１３は、円弧を描くように移動可能である。第１遮断部１１１および第２遮断部１１２、１１３の回転角度によってそれぞれ使い分けることが可能であるので、第１遮断部１１１および第２遮断部１１２、１１３は、選択的に使用可能である。
【００２３】
第１遮断部１１１は、ホルダ１０３の全体を覆うことが可能である。言い換えると、第１遮断部１１１の外周は、原料セル１２１〜１２４側から見て、ホルダ１０３よりも外側に位置することが可能である。さらに言い換えると、ホルダ１０３は、加熱部１０５側（原料セル１２１〜１２４と反対側）から見て、ホルダ１０３を第１遮断部１１１の表面に投影した全ての領域を含む。つまり、第１遮断部１１１は、原料セル１２１〜１２４からホルダ１０３への原料の分子流の全てを実質的に遮ることが可能である。
【００２４】
図２および図３に示すように、第２遮断部１１２、１１３の各々は、開口部１１２ａ、１１３ａを有する。第２遮断部１１２、１１３の各々は、ホルダ１０３の全体を覆うことが可能である。言い換えると、第２遮断部１１２、１１３の外周は、原料セル１２１〜１２４側から見て、ホルダ１０３よりも外側に位置することが可能である。さらに言い換えると、ホルダ１０３は、加熱部１０５側（原料セル１２１〜１２４と反対側）から見て、ホルダ１０３を第２遮断部１１２、１１３の表面に投影した全ての領域を含む。ただし、第２遮断部１１２、１１３は開口部１１２ａ、１１３ａを有しているので、この開口部１１２ａ、１１３ａを介して、原料セル１２１〜１２４からホルダ１０３へ向けて原料の分子流が到達することが可能である。つまり、第２遮断部１１２、１１３は、開口部１１２ａ、１１３ａにより、原料を分子流の範囲を絞ることができる。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの形状については、後述する。
【００２５】
原料セル１２１〜１２４は、基板１１上に形成する膜の原料を内部に収容する原料保持部である。原料セル１２１〜１２４は、膜を構成する各原料を保持する。本実施の形態では、原料セル１２１〜１２４は、Ｇａ（ガリウム）、ｐ型電極の材料であるＡｕ、ドーパントの材料であるＭｇ（マグネシウム）、およびＮ2（窒素）ラジカル源を内部に収容している。
【００２６】
原料セル用の遮断部１２５〜１２８の各々は、原料セル１２１〜１２４を覆うことが可能である。原料セル用の遮断部１２５〜１２８は、原料セル１２１〜１２４の内部に収容されている原料を供給するときには、原料セル１２１〜１２４を覆わず、原料を供給しないときには、原料セル１２１〜１２４の全体を覆う。つまり、原料セル用の遮断部１２５〜１２８は、原料の供給を制御するための部材である。
【００２７】
ここで、図１〜図７を参照して、基板用の遮断部１１０の第２遮断部１１２、１１３について説明する。第２遮断部１１２、１１３は、互いにほぼ等しい形状であるので、第２遮断部１１２を例に挙げて説明する。主に図４〜図７を参照して、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１は、エピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下である。
【００２８】
第２遮断部１１２の開口部１１２ａが図４に示すように円形である場合には、内接円の半径は開口部１１２ａの半径Ｒ１である。第２遮断部１１２の開口部１１２ａが図５に示すように矩形の場合には、内接円Ｃ１の半径Ｒ１は、矩形の内部にあり、かつ矩形の少なくとも２つの辺に接する最大の円の半径であり、言い換えると、矩形の内部に半径のある最大面積の円の半径である。
【００２９】
エピタキシャルウエハ２０が図６に示すように円形である場合には、外接円の半径はエピタキシャルウエハ２０の半径Ｒ２である。エピタキシャルウエハ２０が図７に示すように矩形の場合には、外接円Ｃ２の半径Ｒ２は、矩形のすべての頂点を通る円の半径であり、言い換えると、矩形の外部にある最小面積の円の半径である。
【００３０】
第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１は、エピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下であれば、特に限定されないが、１．１倍以下であることが好ましく、エピタキシャルウエハ２０上に膜を形成できる面積を確保する観点から０．５倍以上であることが好ましい。
【００３１】
また、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは、エピタキシャルウエハ２０の外形と類似形であり、エピタキシャルウエハ２０の大きさの１．５倍以下であることが好ましい。
【００３２】
第２遮断部１１２、１１３は、基板の上に形成する膜の種類数以上配置されることが好ましい。本実施の形態では、基板として、ＧａＮ基板１１と、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とを備えたエピタキシャルウエハ２０とし、基板の上に形成する膜として、ｐ+ＧａＮ層１４およびｐ型電極１６の２種類としている。このため、第２遮断部１１２はｐ+ＧａＮ層１４を形成する際に用いられ、第２遮断部１１３はｐ型電極１６を形成する際に用いられる。なお、第２遮断部は、１枚であってもよく、３枚以上であってもよい。
【００３３】
続いて、図１〜図９を参照して、本実施の形態における半導体装置の製造方法について説明する。本実施の形態では、図２に示す真空蒸着装置１００を用いて、半導体装置として図１に示すｐｎダイオード１０を製造する。
【００３４】
まず、図８に示すように、エピタキシャルウエハ２０を準備する。エピタキシャルウエハ２０は、たとえば以下のように形成する。具体的には、まず基板１１を準備し、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相堆積）法により、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とをこの順で形成する。
【００３５】
次に、このエピタキシャルウエハ２０を真空蒸着装置１００のホルダ１０３に載置する。また、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆う。
【００３６】
また、Ｇａ、Ａｕ、Ｍｇ、およびＮ2ラジカル源を収容した原料セル１２１〜１２４を準備する。これらの原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置する。また、真空ポンプ１０７で、チャンバ１０１の内部を真空にする。真空とは、たとえばチャンバ１０１内の圧力が１×１０-12Ｔｏｒｒ以上１．０×１０-5Ｔｏｒｒ以下である。
【００３７】
次に、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置する。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置する。
【００３８】
次に、加熱部１０５でエピタキシャルウエハ２０を加熱する。また、Ｇａ、Ｍｇを収容した原料セル１２１、１２３、およびＮ2ラジカル源を収容した原料セル１２４の遮断部１２５、１２７、１２８を開けて、原料であるＧａ、ＭｇおよびＮ2ラジカルの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させる。原料がエピタキシャルウエハ２０の表面に衝突および付着することにより、エピタキシャルウエハ２０のｐ+ＧａＮ層１４上に、ｐ+ＧａＮ層１５を成膜することができる。
【００３９】
次に、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置する。また、ｐ+ＧａＮ層１５の原料セル１２１、１２３、１２４用の遮断部１２５、１２７、１２８で原料セル１２１、１２３、１２４を覆って、Ｇａ、ＭｇおよびＮの供給を停止する。これにより、ｐ+ＧａＮ層１５が形成されたエピタキシャルウエハ２０の成膜を停止する。
【００４０】
次に、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１３の外周がホルダ１０３の外周よりも外側に位置するように配置する。このとき、第２遮断部１１３の開口部１１３ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置する。
【００４１】
次に、加熱部１０５でエピタキシャルウエハ２０を加熱する。また、Ａｕを内部に収容した原料セル１２４の遮断部１２８を開けて、原料であるＡｕの分子流を、第２遮断部１１３の開口部１１３ａを介して、ホルダ１０３に載置されたｐ+ＧａＮ層１５上に到達させる。原料がｐ+ＧａＮ層１５の表面に衝突および付着することにより、ｐ+ＧａＮ層１５上にｐ型電極１６としてのＡｕ膜を形成することができる。これにより、図９に示すように、ｐ型電極１６がさらに形成されたｐｎダイオード用のウエハを形成することができる。このようにｐ型電極１６を形成することで、ｐ+ＧａＮ層１５とｐ型電極１６との清浄な界面を形成することができる。
【００４２】
次に、ｐ+ＧａＮ層１５およびｐ型電極１６が形成されたエピタキシャルウエハ２０を真空蒸着装置１００から取り出す。その後、基板１１においてｎ-ＧａＮ層１２を形成した面と反対側にｎ型電極１７を形成する。ｎ型電極１７の形成方法は特に限定されないが、たとえば図２に示す真空蒸着装置１００により形成してもよい。つまり、ホルダ１０３にＧａＮ基板１１が原料セルと対応するように配置して、ｎ型電極１７の原料を供給することによりｎ型電極１７を形成する。このとき、第２遮断部を用いることが好ましい。
【００４３】
以上の工程を実施することにより、図１に示す半導体装置としてのｐｎダイオード１０を製造することができる。
【００４４】
続いて、図１０〜図１２を参照して、本実施の形態における真空蒸着装置１００の効果について、比較例と比較して説明する。
【００４５】
比較例の真空蒸着装置は、基本的には本実施の形態の真空蒸着装置１００と同様の構成を備えているが、第２遮断部１１２を備えていない点において異なる。比較例の真空蒸着装置において、エピタキシャルウエハ２０を加熱して、エピタキシャルウエハ２０上に位置しないように第１遮断部１１１を移動させてホルダ１０３全体が露出した状態で、成膜を始める。ホルダ１０３を介してエピタキシャルウエハ２０を加熱すると、成膜当初には図１０に示す矢印のように熱が移動する。
【００４６】
しかし、エピタキシャルウエハ２０の成膜を進めると、原料はエピタキシャルウエハ２０上およびホルダ１０３上に到達するので、エピタキシャルウエハ２０上およびホルダ１０３上に堆積する。このため、図１１に示すように、ホルダ１０３を介してエピタキシャルウエハ２０を加熱した熱は、ホルダ１０３上に堆積した堆積物２１を通る。エピタキシャルウエハ２０はホルダ１０３に接しており、原料は特有の熱伝導率および放射率を有しているので、堆積物２１の状態により、エピタキシャルウエハ２０に到達する熱量は変化してしまうため、エピタキシャルウエハ２０の温度を安定して制御することは難しい。
【００４７】
一方、本実施の形態の真空蒸着装置１００は、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１がエピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下であるので、第２遮断部１１２の開口部１１２ａの中心Ｏ１とエピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とを一致させて、第２遮断部１１２でエピタキシャルウエハ２０を覆うと、成膜当初のエピタキシャルウエハ２０を加熱した時点では、図１２に示す矢印のように熱は移動する。
【００４８】
エピタキシャルウエハ２０上に成膜を開始しても、ホルダ１０３上の第２遮断部１１２に堆積物２１が形成されるので、原料はエピタキシャルウエハ２０上に選択的に到達し、エピタキシャルウエハ２０を保持しているホルダ１０３に原料が付着することを低減できる。これにより、ホルダ１０３に原料が堆積することを抑制でき、ホルダ１０３においてエピタキシャルウエハ２０が載置されていない領域上の第２遮断部１１２上に堆積物２１が堆積する。このため、図１３に示すように、ホルダ１０３を介してエピタキシャルウエハ２０を加熱した熱は、成膜中に堆積物２１の影響を受けにくくなる。したがって、堆積物２１に起因したホルダの伝導率、放射率、輻射熱などの変動を抑制することができる。ホルダ１０３の熱の変動を抑制することにより、ホルダ１０３に載置した膜を形成するエピタキシャルウエハ２０の温度の制御を安定して行なうことができる。特に、ホルダ１０３を何度使用しても、ホルダ１０３に堆積物２１の付着を抑制できることから、ホルダ１０３の表面状態の変化を抑制できるので、ホルダ１０３の長期使用が可能になる。
【００４９】
以上のように、本実施の形態における真空蒸着装置１００を用いることにより、エピタキシャルウエハ２０の温度制御を安定して行なうことができる。このため、このエピタキシャルウエハ２０上に形成する膜の品質を向上できる。したがって、真空蒸着装置１００により製造される半導体装置の品質も向上できる。
【００５０】
ここで、本実施の形態では、基板として複数層のエピタキシャル層を有するエピタキシャルウエハ２０を用いたが、本発明で用いる基板は、１層以上のエピタキシャル層を有するエピタキシャルウエハであってもよく、エピタキシャル層が形成されていない、つまりＧａＮ基板１１のみであってもよい。また、基板およびエピタキシャル層の材料はＧａＮ系の材料に限定されない。
【００５１】
また、本実施の形態では、真空蒸着装置１００で成膜する膜の材料は、半導体および金属を例に挙げて説明したが、特に限定されず、絶縁体などを形成してもよい。
【００５２】
また、本実施の形態では、真空蒸着装置としてＭＢＥ装置を例に挙げて説明したが、真空中で基板上に膜を形成する装置であれば特に限定されず、たとえばＥＢ（Electron-Beam：電子ビーム）装置、スパッタ装置などであってもよい。分子流のみが支配的となる高真空下での成膜に本発明が特に有効であるという観点から、真空蒸着装置としてＭＢＥ装置を用いることが好ましい。
【実施例１】
【００５３】
（本発明例１）
本発明例１は、上述した本発明の実施の形態で説明した真空蒸着装置１００を用いて、成膜した。
【００５４】
具体的には、図３に示す遮断部１１０を備えた図２に示す真空蒸着装置１００としてＭＢＥ装置を準備した。遮断部１１０は、第１遮断部１１１と、第２遮断部１１２、１１３とを有していた。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは半径が１１．５ｍｍの円とした。また、加熱部１０５としては、熱源である抵抗加熱ヒータを用い、抵抗加熱ヒータの温度の制御は抵抗加熱ヒータに設置されている熱電対を使用して行なった。
【００５５】
また、図８に示すように、ＧａＮ基板１１上に、ＭＯＣＶＤ法により、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とをこの順で形成して、エピタキシャルウエハ２０を準備した。ＧａＮ基板１１の平面形状は、長辺が１０ｍｍで、短辺が５ｍｍの長方形であった。このため、準備したエピタキシャルウエハ２０の平面形状も長辺が１０ｍｍで、短辺が５ｍｍの長方形とした。このエピタキシャルウエハ２０の外接円の半径は、１１．２ｍｍであった。このエピタキシャルウエハ２０をホルダ１０３に載置した。準備室で３５０℃３０分間のプリベークを実施した後、エピタキシャルウエハ２０を載置したホルダ１０３を真空蒸着装置１００へ搬送した。次いで、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆った。
【００５６】
また、Ｇａ、Ａｕ、Ｍｇを収容した原料セル１２１〜１２３、およびＮ2ラジカル源を収容した原料セル１２４を準備した。原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置した。また、真空ポンプ１０７で、チャンバ１０１の内部を１．０×１０-11Ｔｏｒｒにした。
【００５７】
次に、加熱部１０５の温度を８２０℃まで昇温し、第１遮断部１１１をＧａＮ成長用の第２遮断部１１２に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００５８】
また、Ｇａを収容した原料セル１２１、Ｍｇを収容した原料セル１２３、Ｎ2ラジカル源を収容した原料セル１２４の遮断部１２５、１２７、１２８を開けて、原料であるＧａ、ＮおよびＭｇの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させた。各原料セルの条件としては、Ｇａフラックス量が１．４×１０-6Ｔｏｒｒで、Ｍｇフラックス量が３．０×１０-7Ｔｏｒｒで、Ｎ2ラジカルの流量が１．３ｓｃｃｍで、Ｎ2プラズマ投入電力が２５０Ｗであった。成長時間を１５分とした。これにより、エピタキシャルウエハ２０のｐ+ＧａＮ層１４上に、５０ｎｍの厚みのｐ+ＧａＮ層１５を成膜した。
【００５９】
次に、Ｇａ、Ｍｇの原料セル１２１、１２３、およびＮ2ラジカルの原料セル１２４を遮断部１２５、１２７、１２８で閉めた。また、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置した。これにより、Ｇａ、ＮおよびＭｇの供給を停止した。
【００６０】
Ｇａ、Ｍｇの原料セル１２１、１２３、およびＮ2ラジカル源を収容した原料セル１２４を遮断部１２５、１２７、１２８で閉めた後、加熱部１０５の温度を３００℃とし、第１遮断部１１１をＡｕ成長用の第２遮断部１１３に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１３の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１３の開口部１１３ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００６１】
次に、Ａｕを内部に収容した原料セル１２２の遮断部１２６を開けて、原料であるＡｕの分子流を、第２遮断部１１３の開口部１１３ａを介して、ホルダ１０３に載置されたｐ+ＧａＮ層１５上に到達させた。Ａｕの原料セルの条件としては、Ａｕフラックス量が３．０×１０-7Ｔｏｒｒであった。成長時間を２時間とした。これにより、ｐ+ＧａＮ層１５上にｐ型電極として２００ｎｍの厚みのＡｕ膜を形成して、図９に示す積層膜を形成した。
【００６２】
このように、本発明例１の半導体装置の製造方法によれば、半導体と電極とを連続して成長することで清浄な電極／半導体界面が得られた。
【実施例２】
【００６３】
本実施例では、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの内接円の半径が、基板の外接円の半径の１．５倍以下であることの効果について調べた。
【００６４】
（本発明例２）
本発明例２は、上述した本発明の実施の形態で説明した真空蒸着装置１００を用いて、成膜した。
【００６５】
具体的には、図３に示す遮断部１１０を備えた図２に示す真空蒸着装置１００としてＭＢＥ装置を準備した。遮断部１１０は、第１遮断部１１１と、第２遮断部１１２、１１３とを有していた。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは半径が１１．５ｍｍの円とした。また、加熱部１０５としては、熱源である抵抗加熱ヒータを用い、抵抗加熱ヒータの温度の制御は抵抗加熱ヒータに設置されている熱電対を使用して行なった。
【００６６】
また、図１７に示すように、サファイア基板１８上に、ＭＯＣＶＤ法により、ｎ-ＧａＮ層１２を形成して、エピタキシャルウエハ１９を準備した。サファイア基板１８の平面形状は、長辺が１０ｍｍで、短辺が５ｍｍの長方形であった。このため、準備したエピタキシャルウエハ１９の平面形状も長辺が１０ｍｍで、短辺が５ｍｍの長方形とした。このエピタキシャルウエハ１９の外接円の半径は、１１．２ｍｍであった。このエピタキシャルウエハ１９をホルダ１０３に載置した。準備室で３５０℃３０分間のプリベークを実施した後、エピタキシャルウエハ１９を載置したホルダ１０３を真空蒸着装置１００へ搬送した。次いで、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆った。
【００６７】
また、Ｇａ、Ａｕ、Ｍｇを収容した原料セル１２１〜１２３、およびＮ2ラジカル源を収容した原料セル１２４を準備した。原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置した。また、真空ポンプ１０７で、チャンバ１０１の内部を１．０×１０-11Ｔｏｒｒにした。
【００６８】
次に、加熱部１０５の温度を８２０℃まで昇温し、第１遮断部１１１をＧａＮ成長用の第２遮断部１１２に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ１９の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００６９】
また、Ｇａを収容した原料セル１２１、およびＮ2ラジカル源の原料セル１２４の遮断部１２５、１２８を開けて、原料であるＧａ、Ｎの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させた。各原料セルの条件としては、Ｇａフラックス量が１．４×１０-6Ｔｏｒｒで、Ｎ2ラジカルの流量が１．３ｓｃｃｍで、Ｎ2プラズマ投入電力が２５０Ｗであった。成長時間を４時間とした。これにより、図１８に示すように、エピタキシャルウエハ１９のｎ-ＧａＮ層１２上に、１μｍの厚みのＧａＮ層２２を成膜した。
【００７０】
次に、Ｇａの原料セル１２１、およびＮ2ラジカルの原料セル１２４を遮断部１２５、１２８で閉めた。また、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置した。これにより、Ｇａ、Ｎの供給を停止した。
【００７１】
さらに、図１７に示す構造の別のエピタキシャルウエハ１９を準備して、ＧａＮ層２２を同様に形成すること（図１８に示す積層膜形成すること）を５回繰り返した。この成膜においてエピタキシャルウエハ１９の温度は、パイロメータによるサファイア基板１８の温度により確認した。エピタキシャルウエハ１９の温度と、加熱部の温度との関係を図１４に示す。
【００７２】
（比較例１）
比較例１の真空蒸着装置は、基本的には本発明例２の真空蒸着装置１００と同様の構成を備えていたが、第２遮断部１１２の開口部１１２ａが２２．４ｍｍの半径を有していた点において異なっていた。つまり、比較例１では、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった。
【００７３】
比較例１の成膜においても、本発明例２と同様にエピタキシャルウエハの温度を測定した。比較例１のエピタキシャルウエハの温度と加熱部の温度との関係を図１４に示す。
【００７４】
（比較例２）
比較例２の真空蒸着装置は、基本的には本発明例１の真空蒸着装置１００と同様の構成を備えていたが、第２遮断部１１２、１１３を備えていない点において異なっていた。つまり、ＧａＮ層２２を成膜する際には、遮断部がホルダ１０３上に配置していなかった。
【００７５】
比較例２の成膜においても、本発明例２と同様にエピタキシャルウエハの温度を測定した。比較例２のエピタキシャルウエハの温度と加熱部の温度との関係を図１４に示す。
【００７６】
（測定結果）
図１４に示すように、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった比較例１、および、第２遮断部１１２が配置されない状態でＧａＮ層２２を成膜した比較例２は、成膜を進めるにつれて、加熱部の温度に対して、エピタキシャルウエハの加熱温度が低下していった。このため、比較例１および２の真空蒸着装置を用いるとエピタキシャルウエハの加熱温度が安定しないので、製造する膜の品質が低下することがわかった。
【００７７】
一方、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の１．５倍以下であった本発明例２は、成膜を進めても、加熱部の温度に対してエピタキシャルウエハの加熱温度を一定に保つことができた。
【００７８】
詳細には、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった比較例１は、第２遮断部１１２を備えていない比較例２と同様にエピタキシャルウエハの加熱温度が安定しなかったが、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径を１．０倍にすることによって、ホルダ１０３へ堆積物が付着することを抑制できたので、エピタキシャルウエハの加熱温度が安定した。この点から、第２遮断部１１２の開口部１１２ａの内接円の半径を、基板の外接円の半径の１．５倍以下にすることにより、本発明例２と同様の効果が得られると考えられる。
【００７９】
以上説明したように、本実施例によれば、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの内接円の半径を、基板の外接円の半径の１．５倍以下にすることにより、膜を形成する基板の温度制御を安定して行なうことができることが確認できた。
【００８０】
以上のように本発明の実施の形態および実施例について説明を行なったが、実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８１】
１０ ｐｎダイオード、１１ ＧａＮ基板、１２ ｎ-ＧａＮ層、１３ ｐ-ＧａＮ層、１４ ｐ+ＧａＮ層、１５ ｐ+ＧａＮ層、１６ ｐ型電極、１７ ｎ型電極、１８ サファイア基板、１９，２０ エピタキシャルウエハ、２１ 堆積物、２２ ＧａＮ層、１００ 真空蒸着装置、１０１ チャンバ、１０３ ホルダ、１０５ 加熱部、１０７ 真空ポンプ、１１０ 遮断部、１１１ 第１遮断部、１１２，１１３ 第２遮断部、１１２ａ，１１３ａ 開口部、１１４ 接続部、１１５ 軸、１２１〜１２４ 原料セル、１２５〜１２８ 遮断部、Ｃ１ 内接円、Ｃ２ 外接円、Ｏ１，Ｏ２ 中心、Ｒ１，Ｒ２ 半径。
【技術分野】
【０００１】
本発明は真空蒸着装置および半導体装置の製造方法に関し、より特定的にはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）装置およびこの装置により製造される半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置を構成する膜を形成するために、真空蒸着装置が用いられている。真空蒸着装置は、高真空中で原料を加熱して蒸発させ、気体分子となった原料が基板に衝突および付着することによって、基板上に膜を形成する装置である。このような真空蒸着装置として、たとえば特開平６−３２６２９５号公報（特許文献１）が挙げられる。
【０００３】
特許文献１には、基板と原料蒸発源との間で、原料蒸発源から基板への原料ビームの通過経路に出入りし、かつ原料ビームの一部が通過できる穴もしくはスリットのいずれかを有するビーム強度可変シャッタが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３２６２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１５および図１６は、上記特許文献１に開示のビーム強度可変シャッタの正面図である。上記特許文献１のビーム強度可変シャッタは、瞬時にビーム強度を変化させるために、図１５に示す櫛型または図１６に示す多孔形が適当であることが開示されている。このため、上記特許文献１のビーム強度可変シャッタを用いることで、原料の分子流の全体的な量を減少させることは可能である。しかし、ビーム強度可変シャッタの全体にほぼ均一に穴もしくはスリットが形成されているので、分子流の範囲を制限することはできない。このため、上記特許文献１では、基板を保持するホルダ上にも気体分子となった原料が付着する。したがって、ホルダで保持する基板の温度制御が難しいという問題がある。基板の温度制御が十分にできないと、所定の温度で膜を成長できないことや、基板面内での膜の成長のばらつきが生じることなどにより膜の品質が低下してしまう。膜の品質が低下すると、この膜を備える半導体装置の品質も低下してしまう。
【０００６】
したがって、本発明の一の目的は、膜を形成する基板の温度制御を安定して行なう真空蒸着装置を提供することである。本発明の他の目的は、品質を向上できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の真空蒸着装置は、基板の上に膜を形成する真空蒸着装置であって、ホルダと、加熱部と、原料保持部と、第１遮断部と、第２遮断部とを備えている。ホルダは、基板を載置する。加熱部は、ホルダを加熱する。原料保持部は、基板上に形成する膜の原料を内部に収容する。第１遮断部は、原料保持部側から見て、ホルダよりも外周が外側に位置することが可能である。第２遮断部は、第１遮断部と選択的に、原料保持部側から見て、ホルダよりも外周が外側に位置することが可能であり、開口部を有する。第２遮断部の開口部の内接円の半径は、基板の外接円の半径の１．５倍以下である。
【０００８】
本発明の真空蒸着装置によれば、第２遮断部の開口部の内接円の半径が基板の外接円の半径の１．５倍以下であるので、膜を形成する際に、第２遮断部の開口部の中心と基板の外接円の中心とを一致させて、第２遮断部で基板を覆うと、開口部を通る原料が基板上に選択的に到達し、ホルダに原料が付着することを低減できる。これにより、ホルダに原料が堆積することを抑制できるので、膜を形成する際に、ホルダの伝導率、放射率などの変動を抑制することができる。ホルダに載置した基板の温度はホルダの表面状態に大きく影響を受けるので、ホルダの変動を抑制することにより、ホルダに載置した膜を形成する基板の温度の制御を安定して行なうことができる。
【０００９】
上記真空蒸着装置において好ましくは、第２遮断部は、基板の上に形成する膜を構成する種類の数以上配置される。
【００１０】
膜を構成する材料の種類に応じて原料が変わるので、使用する原料毎に第２遮断部を使い分けることで、第２遮断部の放射熱を安定化させることができる。このため、ホルダへの影響をより低減できるので、ホルダに載置した基板の温度の制御をより安定して行なうことができる。
【００１１】
本発明の半導体装置の製造方法は、上記真空蒸着装置を用いて、基板上に膜を形成する。
【００１２】
本発明の半導体装置の製造方法によれば、基板の温度制御を安定して行なうことができるので、基板上に形成する膜の品質を向上することができる。膜の品質を向上できるので、この膜を備える半導体装置の品質も向上することができる。
【発明の効果】
【００１３】
以上説明したように、本発明の真空蒸着装置によれば、膜を形成する基板の温度制御を安定して行なうことができる。また、本発明の半導体装置の製造方法によれば、品質を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置を概略的に示す断面図である。
【図２】本発明の実施の形態における真空蒸着装置を示す模式図である。
【図３】本発明の実施の形態における第１および第２遮断部を示す模式図である。
【図４】本発明の実施の形態における第２遮断部を概略的に示す上面図である。
【図５】本発明の実施の形態における別の第２遮断部を概略的に示す上面図である。
【図６】本発明の実施の形態における基板を概略的に示す上面図である。
【図７】本発明の実施の形態における別の基板を概略的に示す上面図である。
【図８】本発明の実施の形態におけるエピタキシャルウエハを概略的に示す断面図である。
【図９】本発明の実施の形態における半導体装置の製造方法により製造された積層状態を概略的に示す断面図である。
【図１０】本発明の実施の形態における効果を説明するための図であり、比較例を示す。
【図１１】本発明の実施の形態における効果を説明するための図であり、比較例を示す。
【図１２】本発明の実施の形態における効果を説明するための図である。
【図１３】本発明の実施の形態における効果を説明するための図である。
【図１４】実施例２において、加熱部の温度と、基板の温度との関係を示す図である。
【図１５】特許文献１のシャッタを示す正面図である。
【図１６】特許文献１のシャッタを示す正面図である。
【図１７】実施例２の本発明例２におけるエピタキシャルウエハを概略的に示す断面図である。
【図１８】実施例２の本発明例２における半導体装置の製造方法により製造された積層状態を概略的に示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００１６】
図１を参照して、本実施の形態における半導体装置について説明する。本実施の形態では、半導体装置としてｐｎダイオード１０を例に挙げて説明する。図１に示すように、本実施の形態におけるｐｎダイオード１０は、ＧａＮ（窒化ガリウム）基板１１と、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４と、ｐ+ＧａＮ層１５と、ｐ型電極１６と、ｎ型電極１７とを備えている。ｎ-ＧａＮ層１２は、ＧａＮ基板１１上に形成されている。ｐ-ＧａＮ層１３は、ｎ-ＧａＮ層１２上に形成されている。ｐ+ＧａＮ層１４は、ｐ-ＧａＮ層１３上に形成されている。ｐ+ＧａＮ層１５は、ｐ+ＧａＮ層１４上に形成されている。ｐ型電極１６は、ｐ+ＧａＮ層１５上に形成され、たとえばＡｕ（金）からなる。ｎ型電極１７は、ＧａＮ基板においてｎ-ＧａＮ層１２が形成された面と反対側の面に形成され、たとえばＴｉ（チタン）／Ａｌ（アルミニウム）からなる。
【００１７】
続いて、図２〜図８を参照して、本実施の形態における真空蒸着装置１００を説明する。真空蒸着装置１００は、基板の上に膜を形成する。本実施の形態の真空蒸着装置１００は、図１に示す半導体装置を製造するための装置であり、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）装置である。
【００１８】
図２に示すように、真空蒸着装置１００は、チャンバ１０１と、ホルダ１０３と、加熱部１０５と、基板用の遮断部１１０と、原料セル１２１〜１２４と、原料セル用の遮断部１２５〜１２８とを備えている。基板用の遮断部１１０は、図３に示すように、第１遮断部１１１と、第２遮断部１１２、１１３と、接続部１１４と、軸１１５とを含んでいる。
【００１９】
チャンバ１０１の内部に収容されたホルダ１０３は、基板を載置する。本実施の形態では、基板としてエピタキシャルウエハ２０（図８参照）を載置する。
【００２０】
加熱部１０５は、ホルダ１０３を介して基板１１を加熱する。加熱部１０５はチャンバ１０１の内部に配置される。加熱部１０５は、たとえば抵抗加熱ヒータを用いる。温度制御のために、加熱部１０５は熱電対をさらに含んでいてもよい。加熱部１０５は、固定式ヒータであることが好ましい。
【００２１】
真空ポンプ１０７は、チャンバ１０１に接続され、チャンバ１０１の内部を真空にすることが可能である。
【００２２】
遮断部１１０の第１遮断部１１１および第２遮断部１１２、１１３は、ホルダ１０３と原料セル１２１〜１２４との間に配置される。図３に示すように、第１遮断部１１１および第２遮断部１１２、１１３は、接続部１１４を介して、固定された軸１１５に接続されている。つまり、軸１１５を中心として、第１遮断部１１１および第２遮断部１１２、１１３は、円弧を描くように移動可能である。第１遮断部１１１および第２遮断部１１２、１１３の回転角度によってそれぞれ使い分けることが可能であるので、第１遮断部１１１および第２遮断部１１２、１１３は、選択的に使用可能である。
【００２３】
第１遮断部１１１は、ホルダ１０３の全体を覆うことが可能である。言い換えると、第１遮断部１１１の外周は、原料セル１２１〜１２４側から見て、ホルダ１０３よりも外側に位置することが可能である。さらに言い換えると、ホルダ１０３は、加熱部１０５側（原料セル１２１〜１２４と反対側）から見て、ホルダ１０３を第１遮断部１１１の表面に投影した全ての領域を含む。つまり、第１遮断部１１１は、原料セル１２１〜１２４からホルダ１０３への原料の分子流の全てを実質的に遮ることが可能である。
【００２４】
図２および図３に示すように、第２遮断部１１２、１１３の各々は、開口部１１２ａ、１１３ａを有する。第２遮断部１１２、１１３の各々は、ホルダ１０３の全体を覆うことが可能である。言い換えると、第２遮断部１１２、１１３の外周は、原料セル１２１〜１２４側から見て、ホルダ１０３よりも外側に位置することが可能である。さらに言い換えると、ホルダ１０３は、加熱部１０５側（原料セル１２１〜１２４と反対側）から見て、ホルダ１０３を第２遮断部１１２、１１３の表面に投影した全ての領域を含む。ただし、第２遮断部１１２、１１３は開口部１１２ａ、１１３ａを有しているので、この開口部１１２ａ、１１３ａを介して、原料セル１２１〜１２４からホルダ１０３へ向けて原料の分子流が到達することが可能である。つまり、第２遮断部１１２、１１３は、開口部１１２ａ、１１３ａにより、原料を分子流の範囲を絞ることができる。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの形状については、後述する。
【００２５】
原料セル１２１〜１２４は、基板１１上に形成する膜の原料を内部に収容する原料保持部である。原料セル１２１〜１２４は、膜を構成する各原料を保持する。本実施の形態では、原料セル１２１〜１２４は、Ｇａ（ガリウム）、ｐ型電極の材料であるＡｕ、ドーパントの材料であるＭｇ（マグネシウム）、およびＮ2（窒素）ラジカル源を内部に収容している。
【００２６】
原料セル用の遮断部１２５〜１２８の各々は、原料セル１２１〜１２４を覆うことが可能である。原料セル用の遮断部１２５〜１２８は、原料セル１２１〜１２４の内部に収容されている原料を供給するときには、原料セル１２１〜１２４を覆わず、原料を供給しないときには、原料セル１２１〜１２４の全体を覆う。つまり、原料セル用の遮断部１２５〜１２８は、原料の供給を制御するための部材である。
【００２７】
ここで、図１〜図７を参照して、基板用の遮断部１１０の第２遮断部１１２、１１３について説明する。第２遮断部１１２、１１３は、互いにほぼ等しい形状であるので、第２遮断部１１２を例に挙げて説明する。主に図４〜図７を参照して、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１は、エピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下である。
【００２８】
第２遮断部１１２の開口部１１２ａが図４に示すように円形である場合には、内接円の半径は開口部１１２ａの半径Ｒ１である。第２遮断部１１２の開口部１１２ａが図５に示すように矩形の場合には、内接円Ｃ１の半径Ｒ１は、矩形の内部にあり、かつ矩形の少なくとも２つの辺に接する最大の円の半径であり、言い換えると、矩形の内部に半径のある最大面積の円の半径である。
【００２９】
エピタキシャルウエハ２０が図６に示すように円形である場合には、外接円の半径はエピタキシャルウエハ２０の半径Ｒ２である。エピタキシャルウエハ２０が図７に示すように矩形の場合には、外接円Ｃ２の半径Ｒ２は、矩形のすべての頂点を通る円の半径であり、言い換えると、矩形の外部にある最小面積の円の半径である。
【００３０】
第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１は、エピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下であれば、特に限定されないが、１．１倍以下であることが好ましく、エピタキシャルウエハ２０上に膜を形成できる面積を確保する観点から０．５倍以上であることが好ましい。
【００３１】
また、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは、エピタキシャルウエハ２０の外形と類似形であり、エピタキシャルウエハ２０の大きさの１．５倍以下であることが好ましい。
【００３２】
第２遮断部１１２、１１３は、基板の上に形成する膜の種類数以上配置されることが好ましい。本実施の形態では、基板として、ＧａＮ基板１１と、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とを備えたエピタキシャルウエハ２０とし、基板の上に形成する膜として、ｐ+ＧａＮ層１４およびｐ型電極１６の２種類としている。このため、第２遮断部１１２はｐ+ＧａＮ層１４を形成する際に用いられ、第２遮断部１１３はｐ型電極１６を形成する際に用いられる。なお、第２遮断部は、１枚であってもよく、３枚以上であってもよい。
【００３３】
続いて、図１〜図９を参照して、本実施の形態における半導体装置の製造方法について説明する。本実施の形態では、図２に示す真空蒸着装置１００を用いて、半導体装置として図１に示すｐｎダイオード１０を製造する。
【００３４】
まず、図８に示すように、エピタキシャルウエハ２０を準備する。エピタキシャルウエハ２０は、たとえば以下のように形成する。具体的には、まず基板１１を準備し、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相堆積）法により、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とをこの順で形成する。
【００３５】
次に、このエピタキシャルウエハ２０を真空蒸着装置１００のホルダ１０３に載置する。また、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆う。
【００３６】
また、Ｇａ、Ａｕ、Ｍｇ、およびＮ2ラジカル源を収容した原料セル１２１〜１２４を準備する。これらの原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置する。また、真空ポンプ１０７で、チャンバ１０１の内部を真空にする。真空とは、たとえばチャンバ１０１内の圧力が１×１０-12Ｔｏｒｒ以上１．０×１０-5Ｔｏｒｒ以下である。
【００３７】
次に、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置する。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置する。
【００３８】
次に、加熱部１０５でエピタキシャルウエハ２０を加熱する。また、Ｇａ、Ｍｇを収容した原料セル１２１、１２３、およびＮ2ラジカル源を収容した原料セル１２４の遮断部１２５、１２７、１２８を開けて、原料であるＧａ、ＭｇおよびＮ2ラジカルの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させる。原料がエピタキシャルウエハ２０の表面に衝突および付着することにより、エピタキシャルウエハ２０のｐ+ＧａＮ層１４上に、ｐ+ＧａＮ層１５を成膜することができる。
【００３９】
次に、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置する。また、ｐ+ＧａＮ層１５の原料セル１２１、１２３、１２４用の遮断部１２５、１２７、１２８で原料セル１２１、１２３、１２４を覆って、Ｇａ、ＭｇおよびＮの供給を停止する。これにより、ｐ+ＧａＮ層１５が形成されたエピタキシャルウエハ２０の成膜を停止する。
【００４０】
次に、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１３の外周がホルダ１０３の外周よりも外側に位置するように配置する。このとき、第２遮断部１１３の開口部１１３ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置する。
【００４１】
次に、加熱部１０５でエピタキシャルウエハ２０を加熱する。また、Ａｕを内部に収容した原料セル１２４の遮断部１２８を開けて、原料であるＡｕの分子流を、第２遮断部１１３の開口部１１３ａを介して、ホルダ１０３に載置されたｐ+ＧａＮ層１５上に到達させる。原料がｐ+ＧａＮ層１５の表面に衝突および付着することにより、ｐ+ＧａＮ層１５上にｐ型電極１６としてのＡｕ膜を形成することができる。これにより、図９に示すように、ｐ型電極１６がさらに形成されたｐｎダイオード用のウエハを形成することができる。このようにｐ型電極１６を形成することで、ｐ+ＧａＮ層１５とｐ型電極１６との清浄な界面を形成することができる。
【００４２】
次に、ｐ+ＧａＮ層１５およびｐ型電極１６が形成されたエピタキシャルウエハ２０を真空蒸着装置１００から取り出す。その後、基板１１においてｎ-ＧａＮ層１２を形成した面と反対側にｎ型電極１７を形成する。ｎ型電極１７の形成方法は特に限定されないが、たとえば図２に示す真空蒸着装置１００により形成してもよい。つまり、ホルダ１０３にＧａＮ基板１１が原料セルと対応するように配置して、ｎ型電極１７の原料を供給することによりｎ型電極１７を形成する。このとき、第２遮断部を用いることが好ましい。
【００４３】
以上の工程を実施することにより、図１に示す半導体装置としてのｐｎダイオード１０を製造することができる。
【００４４】
続いて、図１０〜図１２を参照して、本実施の形態における真空蒸着装置１００の効果について、比較例と比較して説明する。
【００４５】
比較例の真空蒸着装置は、基本的には本実施の形態の真空蒸着装置１００と同様の構成を備えているが、第２遮断部１１２を備えていない点において異なる。比較例の真空蒸着装置において、エピタキシャルウエハ２０を加熱して、エピタキシャルウエハ２０上に位置しないように第１遮断部１１１を移動させてホルダ１０３全体が露出した状態で、成膜を始める。ホルダ１０３を介してエピタキシャルウエハ２０を加熱すると、成膜当初には図１０に示す矢印のように熱が移動する。
【００４６】
しかし、エピタキシャルウエハ２０の成膜を進めると、原料はエピタキシャルウエハ２０上およびホルダ１０３上に到達するので、エピタキシャルウエハ２０上およびホルダ１０３上に堆積する。このため、図１１に示すように、ホルダ１０３を介してエピタキシャルウエハ２０を加熱した熱は、ホルダ１０３上に堆積した堆積物２１を通る。エピタキシャルウエハ２０はホルダ１０３に接しており、原料は特有の熱伝導率および放射率を有しているので、堆積物２１の状態により、エピタキシャルウエハ２０に到達する熱量は変化してしまうため、エピタキシャルウエハ２０の温度を安定して制御することは難しい。
【００４７】
一方、本実施の形態の真空蒸着装置１００は、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の半径Ｒ１がエピタキシャルウエハ２０の外接円Ｃ２の半径の１．５倍以下であるので、第２遮断部１１２の開口部１１２ａの中心Ｏ１とエピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とを一致させて、第２遮断部１１２でエピタキシャルウエハ２０を覆うと、成膜当初のエピタキシャルウエハ２０を加熱した時点では、図１２に示す矢印のように熱は移動する。
【００４８】
エピタキシャルウエハ２０上に成膜を開始しても、ホルダ１０３上の第２遮断部１１２に堆積物２１が形成されるので、原料はエピタキシャルウエハ２０上に選択的に到達し、エピタキシャルウエハ２０を保持しているホルダ１０３に原料が付着することを低減できる。これにより、ホルダ１０３に原料が堆積することを抑制でき、ホルダ１０３においてエピタキシャルウエハ２０が載置されていない領域上の第２遮断部１１２上に堆積物２１が堆積する。このため、図１３に示すように、ホルダ１０３を介してエピタキシャルウエハ２０を加熱した熱は、成膜中に堆積物２１の影響を受けにくくなる。したがって、堆積物２１に起因したホルダの伝導率、放射率、輻射熱などの変動を抑制することができる。ホルダ１０３の熱の変動を抑制することにより、ホルダ１０３に載置した膜を形成するエピタキシャルウエハ２０の温度の制御を安定して行なうことができる。特に、ホルダ１０３を何度使用しても、ホルダ１０３に堆積物２１の付着を抑制できることから、ホルダ１０３の表面状態の変化を抑制できるので、ホルダ１０３の長期使用が可能になる。
【００４９】
以上のように、本実施の形態における真空蒸着装置１００を用いることにより、エピタキシャルウエハ２０の温度制御を安定して行なうことができる。このため、このエピタキシャルウエハ２０上に形成する膜の品質を向上できる。したがって、真空蒸着装置１００により製造される半導体装置の品質も向上できる。
【００５０】
ここで、本実施の形態では、基板として複数層のエピタキシャル層を有するエピタキシャルウエハ２０を用いたが、本発明で用いる基板は、１層以上のエピタキシャル層を有するエピタキシャルウエハであってもよく、エピタキシャル層が形成されていない、つまりＧａＮ基板１１のみであってもよい。また、基板およびエピタキシャル層の材料はＧａＮ系の材料に限定されない。
【００５１】
また、本実施の形態では、真空蒸着装置１００で成膜する膜の材料は、半導体および金属を例に挙げて説明したが、特に限定されず、絶縁体などを形成してもよい。
【００５２】
また、本実施の形態では、真空蒸着装置としてＭＢＥ装置を例に挙げて説明したが、真空中で基板上に膜を形成する装置であれば特に限定されず、たとえばＥＢ（Electron-Beam：電子ビーム）装置、スパッタ装置などであってもよい。分子流のみが支配的となる高真空下での成膜に本発明が特に有効であるという観点から、真空蒸着装置としてＭＢＥ装置を用いることが好ましい。
【実施例１】
【００５３】
（本発明例１）
本発明例１は、上述した本発明の実施の形態で説明した真空蒸着装置１００を用いて、成膜した。
【００５４】
具体的には、図３に示す遮断部１１０を備えた図２に示す真空蒸着装置１００としてＭＢＥ装置を準備した。遮断部１１０は、第１遮断部１１１と、第２遮断部１１２、１１３とを有していた。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは半径が１１．５ｍｍの円とした。また、加熱部１０５としては、熱源である抵抗加熱ヒータを用い、抵抗加熱ヒータの温度の制御は抵抗加熱ヒータに設置されている熱電対を使用して行なった。
【００５５】
また、図８に示すように、ＧａＮ基板１１上に、ＭＯＣＶＤ法により、ｎ-ＧａＮ層１２と、ｐ-ＧａＮ層１３と、ｐ+ＧａＮ層１４とをこの順で形成して、エピタキシャルウエハ２０を準備した。ＧａＮ基板１１の平面形状は、長辺が１０ｍｍで、短辺が５ｍｍの長方形であった。このため、準備したエピタキシャルウエハ２０の平面形状も長辺が１０ｍｍで、短辺が５ｍｍの長方形とした。このエピタキシャルウエハ２０の外接円の半径は、１１．２ｍｍであった。このエピタキシャルウエハ２０をホルダ１０３に載置した。準備室で３５０℃３０分間のプリベークを実施した後、エピタキシャルウエハ２０を載置したホルダ１０３を真空蒸着装置１００へ搬送した。次いで、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆った。
【００５６】
また、Ｇａ、Ａｕ、Ｍｇを収容した原料セル１２１〜１２３、およびＮ2ラジカル源を収容した原料セル１２４を準備した。原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置した。また、真空ポンプ１０７で、チャンバ１０１の内部を１．０×１０-11Ｔｏｒｒにした。
【００５７】
次に、加熱部１０５の温度を８２０℃まで昇温し、第１遮断部１１１をＧａＮ成長用の第２遮断部１１２に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００５８】
また、Ｇａを収容した原料セル１２１、Ｍｇを収容した原料セル１２３、Ｎ2ラジカル源を収容した原料セル１２４の遮断部１２５、１２７、１２８を開けて、原料であるＧａ、ＮおよびＭｇの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させた。各原料セルの条件としては、Ｇａフラックス量が１．４×１０-6Ｔｏｒｒで、Ｍｇフラックス量が３．０×１０-7Ｔｏｒｒで、Ｎ2ラジカルの流量が１．３ｓｃｃｍで、Ｎ2プラズマ投入電力が２５０Ｗであった。成長時間を１５分とした。これにより、エピタキシャルウエハ２０のｐ+ＧａＮ層１４上に、５０ｎｍの厚みのｐ+ＧａＮ層１５を成膜した。
【００５９】
次に、Ｇａ、Ｍｇの原料セル１２１、１２３、およびＮ2ラジカルの原料セル１２４を遮断部１２５、１２７、１２８で閉めた。また、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置した。これにより、Ｇａ、ＮおよびＭｇの供給を停止した。
【００６０】
Ｇａ、Ｍｇの原料セル１２１、１２３、およびＮ2ラジカル源を収容した原料セル１２４を遮断部１２５、１２７、１２８で閉めた後、加熱部１０５の温度を３００℃とし、第１遮断部１１１をＡｕ成長用の第２遮断部１１３に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１３の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１３の開口部１１３ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ２０の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００６１】
次に、Ａｕを内部に収容した原料セル１２２の遮断部１２６を開けて、原料であるＡｕの分子流を、第２遮断部１１３の開口部１１３ａを介して、ホルダ１０３に載置されたｐ+ＧａＮ層１５上に到達させた。Ａｕの原料セルの条件としては、Ａｕフラックス量が３．０×１０-7Ｔｏｒｒであった。成長時間を２時間とした。これにより、ｐ+ＧａＮ層１５上にｐ型電極として２００ｎｍの厚みのＡｕ膜を形成して、図９に示す積層膜を形成した。
【００６２】
このように、本発明例１の半導体装置の製造方法によれば、半導体と電極とを連続して成長することで清浄な電極／半導体界面が得られた。
【実施例２】
【００６３】
本実施例では、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの内接円の半径が、基板の外接円の半径の１．５倍以下であることの効果について調べた。
【００６４】
（本発明例２）
本発明例２は、上述した本発明の実施の形態で説明した真空蒸着装置１００を用いて、成膜した。
【００６５】
具体的には、図３に示す遮断部１１０を備えた図２に示す真空蒸着装置１００としてＭＢＥ装置を準備した。遮断部１１０は、第１遮断部１１１と、第２遮断部１１２、１１３とを有していた。第２遮断部１１２、１１３の開口部１１２ａ、１１３ａは半径が１１．５ｍｍの円とした。また、加熱部１０５としては、熱源である抵抗加熱ヒータを用い、抵抗加熱ヒータの温度の制御は抵抗加熱ヒータに設置されている熱電対を使用して行なった。
【００６６】
また、図１７に示すように、サファイア基板１８上に、ＭＯＣＶＤ法により、ｎ-ＧａＮ層１２を形成して、エピタキシャルウエハ１９を準備した。サファイア基板１８の平面形状は、長辺が１０ｍｍで、短辺が５ｍｍの長方形であった。このため、準備したエピタキシャルウエハ１９の平面形状も長辺が１０ｍｍで、短辺が５ｍｍの長方形とした。このエピタキシャルウエハ１９の外接円の半径は、１１．２ｍｍであった。このエピタキシャルウエハ１９をホルダ１０３に載置した。準備室で３５０℃３０分間のプリベークを実施した後、エピタキシャルウエハ１９を載置したホルダ１０３を真空蒸着装置１００へ搬送した。次いで、基板用の遮断部１１０の第１遮断部１１１で、ホルダ１０３全体を覆った。
【００６７】
また、Ｇａ、Ａｕ、Ｍｇを収容した原料セル１２１〜１２３、およびＮ2ラジカル源を収容した原料セル１２４を準備した。原料セル１２１〜１２４を完全に覆うように原料セル用の遮断部１２５〜１２８を配置した。また、真空ポンプ１０７で、チャンバ１０１の内部を１．０×１０-11Ｔｏｒｒにした。
【００６８】
次に、加熱部１０５の温度を８２０℃まで昇温し、第１遮断部１１１をＧａＮ成長用の第２遮断部１１２に切り替えた。つまり、ホルダ１０３の全体を覆っている第１遮断部１１１をホルダ１０３上に位置しないように移動し、原料セル１２１〜１２４側から見て第２遮断部１１２の外周をホルダ１０３の外周よりも外側に位置するように配置した。このとき、第２遮断部１１２の開口部１１２ａの内接円Ｃ１の中心Ｏ１と、エピタキシャルウエハ１９の外接円Ｃ２の中心Ｏ２とが一致するように配置した。
【００６９】
また、Ｇａを収容した原料セル１２１、およびＮ2ラジカル源の原料セル１２４の遮断部１２５、１２８を開けて、原料であるＧａ、Ｎの分子流を、第２遮断部１１２の開口部１１２ａを介して、ホルダ１０３に載置されたエピタキシャルウエハ２０上に到達させた。各原料セルの条件としては、Ｇａフラックス量が１．４×１０-6Ｔｏｒｒで、Ｎ2ラジカルの流量が１．３ｓｃｃｍで、Ｎ2プラズマ投入電力が２５０Ｗであった。成長時間を４時間とした。これにより、図１８に示すように、エピタキシャルウエハ１９のｎ-ＧａＮ層１２上に、１μｍの厚みのＧａＮ層２２を成膜した。
【００７０】
次に、Ｇａの原料セル１２１、およびＮ2ラジカルの原料セル１２４を遮断部１２５、１２８で閉めた。また、第２遮断部１１２をホルダ１０３上から移動させて、原料セル１２１〜１２４側から見て第１遮断部１１１の外周がホルダ１０３の外周よりも外側に位置するように配置した。これにより、Ｇａ、Ｎの供給を停止した。
【００７１】
さらに、図１７に示す構造の別のエピタキシャルウエハ１９を準備して、ＧａＮ層２２を同様に形成すること（図１８に示す積層膜形成すること）を５回繰り返した。この成膜においてエピタキシャルウエハ１９の温度は、パイロメータによるサファイア基板１８の温度により確認した。エピタキシャルウエハ１９の温度と、加熱部の温度との関係を図１４に示す。
【００７２】
（比較例１）
比較例１の真空蒸着装置は、基本的には本発明例２の真空蒸着装置１００と同様の構成を備えていたが、第２遮断部１１２の開口部１１２ａが２２．４ｍｍの半径を有していた点において異なっていた。つまり、比較例１では、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった。
【００７３】
比較例１の成膜においても、本発明例２と同様にエピタキシャルウエハの温度を測定した。比較例１のエピタキシャルウエハの温度と加熱部の温度との関係を図１４に示す。
【００７４】
（比較例２）
比較例２の真空蒸着装置は、基本的には本発明例１の真空蒸着装置１００と同様の構成を備えていたが、第２遮断部１１２、１１３を備えていない点において異なっていた。つまり、ＧａＮ層２２を成膜する際には、遮断部がホルダ１０３上に配置していなかった。
【００７５】
比較例２の成膜においても、本発明例２と同様にエピタキシャルウエハの温度を測定した。比較例２のエピタキシャルウエハの温度と加熱部の温度との関係を図１４に示す。
【００７６】
（測定結果）
図１４に示すように、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった比較例１、および、第２遮断部１１２が配置されない状態でＧａＮ層２２を成膜した比較例２は、成膜を進めるにつれて、加熱部の温度に対して、エピタキシャルウエハの加熱温度が低下していった。このため、比較例１および２の真空蒸着装置を用いるとエピタキシャルウエハの加熱温度が安定しないので、製造する膜の品質が低下することがわかった。
【００７７】
一方、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の１．５倍以下であった本発明例２は、成膜を進めても、加熱部の温度に対してエピタキシャルウエハの加熱温度を一定に保つことができた。
【００７８】
詳細には、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径の２倍であった比較例１は、第２遮断部１１２を備えていない比較例２と同様にエピタキシャルウエハの加熱温度が安定しなかったが、第２遮断部１１２の開口部１１２ａの内接円の半径が、基板の外接円の半径を１．０倍にすることによって、ホルダ１０３へ堆積物が付着することを抑制できたので、エピタキシャルウエハの加熱温度が安定した。この点から、第２遮断部１１２の開口部１１２ａの内接円の半径を、基板の外接円の半径の１．５倍以下にすることにより、本発明例２と同様の効果が得られると考えられる。
【００７９】
以上説明したように、本実施例によれば、第２遮断部１１２、１１３の開口部１１２ａ、１１３ａの内接円の半径を、基板の外接円の半径の１．５倍以下にすることにより、膜を形成する基板の温度制御を安定して行なうことができることが確認できた。
【００８０】
以上のように本発明の実施の形態および実施例について説明を行なったが、実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８１】
１０ ｐｎダイオード、１１ ＧａＮ基板、１２ ｎ-ＧａＮ層、１３ ｐ-ＧａＮ層、１４ ｐ+ＧａＮ層、１５ ｐ+ＧａＮ層、１６ ｐ型電極、１７ ｎ型電極、１８ サファイア基板、１９，２０ エピタキシャルウエハ、２１ 堆積物、２２ ＧａＮ層、１００ 真空蒸着装置、１０１ チャンバ、１０３ ホルダ、１０５ 加熱部、１０７ 真空ポンプ、１１０ 遮断部、１１１ 第１遮断部、１１２，１１３ 第２遮断部、１１２ａ，１１３ａ 開口部、１１４ 接続部、１１５ 軸、１２１〜１２４ 原料セル、１２５〜１２８ 遮断部、Ｃ１ 内接円、Ｃ２ 外接円、Ｏ１，Ｏ２ 中心、Ｒ１，Ｒ２ 半径。
【特許請求の範囲】
【請求項１】
基板の上に膜を形成する真空蒸着装置であって、
前記基板を載置するホルダと、
前記ホルダを加熱する加熱部と、
前記基板上に形成する前記膜の原料を内部に収容する原料保持部と、
前記原料保持部側から見て、前記ホルダよりも外周が外側に位置することが可能な第１遮断部と、
前記第１遮断部と選択的に、前記原料保持部側から見て、前記ホルダよりも外周が外側に位置することが可能であり、開口部を有する第２遮断部と備え、
前記第２遮断部の前記開口部の内接円の半径は、前記基板の外接円の半径の１．５倍以下である、真空蒸着装置。
【請求項２】
前記第２遮断部は、前記基板の上に形成する前記膜の種類の数以上配置される、請求項１に記載の真空蒸着装置。
【請求項３】
請求項１または２に記載の真空蒸着装置を用いて、前記基板上に前記膜を形成する、半導体装置の製造方法。
【請求項１】
基板の上に膜を形成する真空蒸着装置であって、
前記基板を載置するホルダと、
前記ホルダを加熱する加熱部と、
前記基板上に形成する前記膜の原料を内部に収容する原料保持部と、
前記原料保持部側から見て、前記ホルダよりも外周が外側に位置することが可能な第１遮断部と、
前記第１遮断部と選択的に、前記原料保持部側から見て、前記ホルダよりも外周が外側に位置することが可能であり、開口部を有する第２遮断部と備え、
前記第２遮断部の前記開口部の内接円の半径は、前記基板の外接円の半径の１．５倍以下である、真空蒸着装置。
【請求項２】
前記第２遮断部は、前記基板の上に形成する前記膜の種類の数以上配置される、請求項１に記載の真空蒸着装置。
【請求項３】
請求項１または２に記載の真空蒸着装置を用いて、前記基板上に前記膜を形成する、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１０４５１０（Ｐ２０１２−１０４５１０Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１０−２４８８０３（Ｐ２０１０−２４８８０３）
【出願日】平成２２年１１月５日（２０１０．１１．５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２２年１１月５日（２０１０．１１．５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]