酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
【課題】加熱処理を施した後も安定したトランジスタ特性を有する酸化物薄膜トランジスタ、その製造方法及び酸化物薄膜トランジスタを用いたディスプレイを提供することを目的とする。
【解決手段】本発明の第１実施形態の酸化物薄膜トランジスタ１は、酸化物半導体層９上面に積層するゲート絶縁層５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、デバイス形成時に加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１を得ることができる。
【解決手段】本発明の第１実施形態の酸化物薄膜トランジスタ１は、酸化物半導体層９上面に積層するゲート絶縁層５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、デバイス形成時に加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイに関する。
【背景技術】
【０００２】
従来、有機ＥＬ、フィルム液晶、電子ペーパ等のフレキシブルディスプレイの各画素には、薄膜トランジスタを備えたアクティブ駆動回路が埋め込まれている。近年、薄膜トランジスタの半導体層の材質として、酸化物を用いる酸化物薄膜トランジスタの開発が行われている。酸化物半導体層は低温で製膜が可能であり、高い電界効果移動度をもつことが知られている。しかも、酸化物半導体のなかには、透明な酸化物半導体もあり、透明酸化物半導体と、周知の透明基板材料などとを材料として選択すれば、透明な薄膜トランジスタが形成できるなど、従来にはなかった特性が期待できる。
【０００３】
ところで、酸化物半導体層の上面に形成される絶縁層は、スパッタリング法やプラズマＣＶＤ法のような真空プロセスにより形成されるのが一般的である。しかしながら、これらの方法は、装置が大掛かりとなってしまい、製造コストがかかってしまう上、製造工程が煩雑であるという問題点があった。その上、これらの方法で絶縁層が形成される場合には、形成過程で装置から発生するプラズマイオンが、酸化物半導体層などにダメージを与えてしまうという問題点があった。
【０００４】
そこで、例えば、酸化物半導体層上面の絶縁層の材質として、有機高分子を採用した半導体デバイスが提案されている（例えば、特許文献１参照）。この半導体デバイス（本願における酸化物薄膜トランジスタ）では、酸化物半導体層上面の絶縁層の材質として高分子樹脂を採用したため、絶縁層を塗布法によって形成することができる。これにより、酸化物半導体層にダメージを与えることなく、絶縁層を形成することができる。
【０００５】
その中でも、有機高分子としてポリビニルフェノール（ＰＶＰ）を使用したものは、低コストで、かつトランジスタ特性を損なうことなく絶縁層を形成することができる（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５８１４７号公報
【非特許文献】
【０００７】
【非特許文献１】Appl. Phys. Lett. 88, 023504 (2006), "Probing the work function of a gate metal with a top-gate ZnO-thin-film transistor with a polymer dielectric"
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、この半導体デバイスでも、以下の問題点があった。酸化物半導体層を形成し、さらに絶縁層を形成した上面に、ゲート電極や画素電極等の電極を形成することで、トランジスタ等のデバイスとして使用できるようになるが、これら電極の形成の際に、フォトリソグラフィ法やエッチング法等のウエットな形成方法がとられることが多い。この形成方法をとった際に、残留する水分を取り除くために、１５０℃程度に加熱乾燥することが行われるが、この加熱処理を施す際に、酸化物半導体のトランジスタ特性が不安定になってしまい、トランジスタ特性が失われる可能性があるという問題点があった。
【０００９】
また、形成したゲート電極の上面に層間絶縁膜を形成することも一般的に行われるが、この層間絶縁膜の形成を行う際にも加熱処理が行われることが多く、この場合もトランジスタ特性が失われてしまう可能性がある。
【００１０】
本発明は、上述した課題を解決するためになされたものであり、加熱処理を施した後も安定したトランジスタ特性を有する酸化物薄膜トランジスタ、その製造方法及びそれが使用されているフレキシブルディスプレイを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の請求項１に係る発明の酸化物薄膜トランジスタは、第１の絶縁層と、前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、前記チャネル部の上面に設けられた第２の絶縁層とを備え、前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなることを特徴とする。
【００１２】
また、本発明の請求項２に係る発明の酸化物薄膜トランジスタは、請求項１に記載の発明の構成に加え、前記チャネル部を構成する酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されていることを特徴とする。
【００１３】
また、本発明の請求項３に係る発明の酸化物薄膜トランジスタは、請求項１乃至２に記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第１の絶縁層は基板であり、前記第２の絶縁層の上面には、ゲート電極が設けられることを特徴とする。
【００１４】
また、本発明の請求項４に係る発明の酸化物薄膜トランジスタは、請求項１乃至２に記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、前記第１の絶縁層はゲート絶縁層であり、前記第２の絶縁層の上面に電極が設けられていることを特徴とする。
【００１５】
本発明の請求項５に係る発明の酸化物薄膜トランジスタの製造方法は、第１の絶縁層の上面に酸化物半導体にて構成されるチャネル部を形成させるチャネル部形成工程と、前記チャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記チャネル部の上面に、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなる第２の絶縁層を形成させる第２絶縁層形成工程とからなることを特徴とする。
【００１６】
また、本発明の請求項６に係る発明の酸化物薄膜トランジスタの製造方法は、請求項５に記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第１の絶縁層は基板であり、前記第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする。
【００１７】
また、本発明の請求項７に係る発明の酸化物薄膜トランジスタの製造方法は、請求項５に記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、基板上にゲート電極を形成させるゲート電極形成工程と、前記ゲート電極上面に、前記第１の絶縁層を形成させる第１絶縁層形成工程と、前記第２の絶縁層の上面に電極を形成させる電極形成工程とを、さらに備えることを特徴とする。
【００１８】
本発明の請求項８に係る発明のディスプレイは、請求項１乃至４に記載の酸化物薄膜トランジスタが使用されていることを特徴とする。
【発明の効果】
【００１９】
請求項１に係る発明の酸化物薄膜トランジスタは、第１の絶縁層と、前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、前記チャネル部の上面に設けられた第２の絶縁層とを備え、前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加されている。前記第２の絶縁層が、ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されていることにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２０】
また、請求項２に係る発明の酸化物薄膜トランジスタでは、請求項１に記載の発明の効果に加え、チャネル部を構成している酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されているため、良好な特性を有する酸化物薄膜トランジスタを提供することができる。
【００２１】
また、請求項３に係る発明の酸化物薄膜トランジスタでは、請求項１乃至２のいずれかに記載の発明の効果に加え、ポリビニルフェノールを含有し、フッ素系界面活性剤を添加されている第２の絶縁層が、ゲート絶縁層として機能する。このことにより、ゲート絶縁層やゲート電極の上面に層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２２】
また、請求項４に係る発明の酸化物薄膜トランジスタでは、請求項１乃至２のいずれかに記載の発明の効果に加え、ポリビニルフェノールを含有し、非フッ素系界面活性剤を添加されている第２の絶縁層が、層間絶縁膜として機能する。このことにより、さらに上面に画素電極を加熱処理にて形成する工程を経ても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２３】
請求項５に係る発明の酸化物薄膜トランジスタの製造方法では、酸化物半導体層形成工程において、第１の絶縁層の上面に酸化物半導体層が形成され、ソース・ドレイン電極形成工程において、酸化物半導体層により形成されるチャネル部を介して互いに離間するソース電極及びドレイン電極が形成され、第２絶縁層形成工程において、酸化物半導体層の上面に、ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されている第２の絶縁層が形成される。前記第２の絶縁層が、ポリビニルフェノールおよびフッ素系界面活性剤を含有していることにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２４】
また、請求項６記載の酸化物薄膜トランジスタの製造方法では、請求項５に記載の発明の効果に加え、酸化物薄膜トランジスタはトップゲート型であって、第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程をさらに備えている。ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されている前記第２の絶縁層がゲート絶縁膜として機能することにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２５】
また、請求項７記載の酸化物薄膜トランジスタの製造方法では、請求項５に記載の発明の効果に加え、酸化物薄膜トランジスタはボトムゲート型であって、第２の絶縁層の上面に画素電極を形成させる画素電極形成工程をさらに備えている。ポリビニルフェノールを含有し、非フッ素系界面活性剤を添加されている第２の絶縁層が、層間絶縁膜として機能することにより、さらに上面に画素電極を加熱処理にて形成する工程を経ても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２６】
請求項８記載のフレキシブルディスプレイは、請求項１乃至４に記載されている酸化物薄膜トランジスタを使用していることにより、その製造工程に加熱処理がある場合でも、良好かつ安定して表示を行うことが可能なフレキシブルディスプレイを得ることができる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態の酸化物薄膜トランジスタの縦断面図である。
【図２】第１実施形態の酸化物薄膜トランジスタの製造工程を示すフローチャートである。
【図３】基板２の上面にソース電極３とドレイン電極４とが形成された状態の縦断面図である。
【図４】図３に示すソース電極３とドレイン電極４との間にチャネル部９が形成された状態を示す縦断面図である。
【図５】図４に示す基板２とソース電極３とドレイン電極４とチャネル部９の上面にゲート絶縁膜５が形成された状態を示す縦断面図である。
【図６】比較例１の酸化物薄膜トランジスタの縦断面図である。
【図７】第１実施形態の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図８】比較例１の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図９】第２実施形態の酸化物薄膜トランジスタの縦断面図である。
【図１０】第２実施形態の酸化物薄膜トランジスタの製造工程を示すフローチャートである。
【図１１】基板１０２の上面にゲート電極１０６が形成された状態の縦断面図である。
【図１２】基板１０２、ゲート電極１０６の上面に第２実施形態のゲート絶縁層１１０が形成された状態を示す縦断面図である。
【図１３】第２実施形態のゲート絶縁層１１０の上面にソース電極１０３とドレイン電極１０４とが形成された状態の縦断面図である。
【図１４】ソース電極１０３とドレイン電極１０４との間にチャネル部１０９が形成された状態を示す縦断面図である。
【図１５】基板１０２とソース電極１０３とドレイン電極１０４とチャネル部１０９の上面に層間絶縁層１０５が形成された状態を示す縦断面図である。
【図１６】層間絶縁層１０５を貫通するコンタクトホール１１１が形成された状態の縦断面図である。
【図１７】比較例２の酸化物薄膜トランジスタの縦断面図である。
【図１８】第２実施形態の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図１９】比較例２の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【発明を実施するための形態】
【００２８】
＜第１実施形態＞
以下、本発明の第１実施形態である酸化物薄膜トランジスタ１について説明する。はじめに、酸化物薄膜トランジスタ１の断面構造について、図１を参照して説明する。図１は、酸化物薄膜トランジスタ１の縦断面図である。なお、以降の説明では、図面上側を上方、その反対方向を下方と定義して説明する。
【００２９】
酸化物薄膜トランジスタ１は、板状の基板２を有し、基板２の上面にはソース電極３及びドレイン電極４が離間して設けられている。ソース電極３の上面及びドレイン電極４の上面と、ソース電極３及びドレイン電極４に挟まれる基板２の上面とには、酸化物半導体層９が連続して設けられている。そして、酸化物半導体層９とソース電極３とドレイン電極４と基板２とを覆うように、ゲート絶縁層５が設けられている。そして、ゲート絶縁層５の上面の、酸化物半導体層９と対向する位置に、ゲート電極６が設けられている。なお、第一実施形態においては、基板２が本発明の第１の絶縁層に相当し、ゲート絶縁層５が本発明の第２の絶縁層に相当する。また、酸化物半導体層９が本発明のチャネル部に相当する。
【００３０】
基板２は、表面が平坦である板状部材である。基板２の材質としては、各種材質が適用可能であるが、導電性の材質が採用される場合には、基板２の表面に絶縁膜が設けられる必要がある。基板２の材質として絶縁性の材質が用いられる場合には、ガラス基板や熱酸化膜付シリコン基板のほか、プラスチック基板が用いられる。基板２に可撓性を付与したい場合には、特に、基板２の材質としてプラスチックが採用される。プラスチックの材質としては、例えば、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）等が挙げられる。基板２の耐水性を向上させる場合には、基板２の表面にＳｉＯ２やＳｉＮｘなどからなるガラスバリア膜が形成される。本実施形態では、基板２としてガラス基板が用いられる。
【００３１】
基板２の上面には、ソース電極３及びドレイン電極４が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極３及びドレイン電極４の材質には、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｔ、Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性ポリマーが適用可能である。本実施形態のソース電極３及びドレイン電極４は、Ｎｉよりなる。
【００３２】
ソース電極３、ドレイン電極４の各上面及びソース電極３及びドレイン電極４に挟まれる基板２の上面には、酸化物半導体層９が連続して設けられている。酸化物半導体層９の材質は公知の酸化物半導体材料が採用可能であり、好ましくは、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物半導体材料が採用される。Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物半導体材料としては、具体的には、ＩｎＧａＺｎＯ４、ＺｎＯ、ＺｎＩｎＯ、Ｉｎ２Ｏ３が挙げられる。本実施形態の酸化物半導体層９は、ＩｎＧａＺｎＯ４からなる。
【００３３】
酸化物半導体層９、ソース電極３、ドレイン電極４、基板２の各上面はゲート絶縁層５によって覆われている。ゲート絶縁層５には、ポリビニルフェノール（ＰＶＰ）がメラミン樹脂により架橋されてなる架橋ＰＶＰに、フッ素系界面活性剤を添加することで形成される。
【００３４】
本発明で使用されるフッ素系界面活性剤は、ノニオン性のものを使用することが好ましく、例えば、パーフルオロアルキルエチレンオキシド付加物（例えば、メガファックＦ−４４４（ＤＩＣ社製））、パーフルオロアルキル基・親油性基含有オリゴマー（例えば、メガファックＦ−４８２（ＤＩＣ社製））、パーフルオロアルキル基・親水性基・親油性基含有オリゴマー（例えば、メガファックＭＣＦ−３５０ＳＦ（ＤＩＣ社製））が挙げられる。
【００３５】
ゲート絶縁層５の上面には、酸化物半導体層９に対向する位置に、ゲート電極６が設けられている。ゲート電極６の材質には、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｔ、Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性ポリマーが適用可能である。本実施形態のゲート電極６は、Ｎｉよりなる。
【００３６】
次に、上記構造の酸化物薄膜トランジスタ１の製造工程について、図２乃至図５を参照して説明する。図２は、酸化物薄膜トランジスタ１の製造工程を示すフローチャートである。また、図３は、基板２の上面にソース電極３とドレイン電極４とが形成された状態の縦断面図であり、図４は、図３に示すソース電極３とドレイン電極４との間に酸化物半導体層９が形成された状態の縦断面図である。また、図５は、ソース電極３とドレイン電極４と酸化物半導体層９との上面に、ゲート絶縁層５が形成された状態の縦断面図である。
【００３７】
酸化物薄膜トランジスタ１の製造工程は、図２に示すように、基板２の上面にソース電極３及びドレイン電極４を各々形成するソース・ドレイン電極形成工程（Ｓ１１）と、ソース電極３及びドレイン電極４の間の基板２上面に酸化物半導体層９を形成する半導体層形成工程（Ｓ１２）と、少なくとも酸化物半導体層９の上面にゲート絶縁層５を形成するゲート絶縁層形成工程（Ｓ１３）と、ゲート絶縁層５の上面にゲート電極６を形成するゲート電極形成工程（Ｓ１４）とから構成されている。
【００３８】
はじめに、Ｓ１のソース・ドレイン電極形成工程が行われる。このソース・ドレイン電極形成工程（Ｓ１）では、図３に示すように、基板２の上面にソース電極３、ドレイン電極４が形成される。ソース電極３、ドレイン電極４の形成方法は、特に限定されない。基板２の上面に、電極を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
【００３９】
本実施形態では、ガラスからなる基板２を洗浄後、基板２の上面にＮｉ薄膜を形成した。そして、形成したＮｉ薄膜のパターニングを行い、不要部分を除去することにより、ソース電極３、ドレイン電極４を形成した。Ｎｉ薄膜の製膜は、スパッタリング法により行った。このときのターゲットとしてはＮｉを使用し、装置としてはＤＣスパッタ装置を用いた。形成されたＮｉ薄膜の上面に、フォトリソグラフィ法を用いてレジストパターンを形成した後、エッチング法を用いてＮｉ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図３に示すように、基板２の上面に、Ｎｉからなるソース電極３及びドレイン電極４を形成させた。形成されたソース電極３及びドレイン電極４の厚さは、１００ｎｍであった。
【００４０】
次に、Ｓ１２の半導体層形成工程が行われる。半導体層形成工程（Ｓ１２）では、図４に示すように、ソース電極３及びドレイン電極４の間の基板２上面、及びソース電極３とドレイン電極４との上面に酸化物半導体層９が連続して形成される。酸化物半導体層９の形成方法は、半導体薄膜を形成した後、パターニングして不要部分を除去する方法が一般的である。製膜方法としてはスパッタリング法が好適であるが、これに制限されるものではない。パターニング法としては、フォトリソグラフィ法やスクリーン印刷法等を用いることができる。
【００４１】
本実施形態では、図３に示すソース電極３の上面、ドレイン電極４の上面、及び基板２の上面のうちのソース電極３、ドレイン電極４の設けられていない部位を覆うように、ＩｎＧａＺｎＯ４膜を形成した後、ＩｎＧａＺｎＯ４膜をパターニングして不要部分を除去することにより、ＩｎＧａＺｎＯ４からなる酸化物半導体層９を形成する。ＩｎＧａＺｎＯ４膜の製膜は、スパッタリング法により行われ、ターゲットとしてＩｎＧａＺｎＯ４が用いられるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。ＩｎＧａＺｎＯ４膜を形成した後、フォトリソグラフィ法によりレジストパターンを形成し、有機酸系のＩＴＯエッチャントを用いて、エッチング法によりＩｎＧａＺｎＯ４膜をエッチングする。不要となったフォトレジストは、アセトン洗浄により除去する。こうして、図４に示すように、ソース電極３及びドレイン電極４の間の基板２上面、ソース電極３の上面、ドレイン電極４の上面に、ＩｎＧａＺｎＯ４からなる酸化物半導体層９を連続して形成させることができる。形成された酸化物半導体層９の厚さは、３０ｎｍであった。
【００４２】
次に、Ｓ１３のゲート絶縁層形成工程が行われる。ゲート絶縁層形成工程（Ｓ１３）では、図５に示すように、ソース電極３、ドレイン電極４、酸化物半導体層９の各上面、及び基板２の上面のうちのソース電極３、ドレイン電極４、酸化物半導体層９が設けられていない部位を覆うように、ゲート絶縁層５が形成される。ゲート絶縁層５の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
【００４３】
本実施形態では、ゲート絶縁層形成用溶液を、スピンコート法により、図４に示す酸化物半導体層９、ソース電極３、ドレイン電極４の各上面、及び基板２の上面のうちの酸化物半導体層９、ソース電極３、ドレイン電極４の設けられていない部位を覆うように塗布した後、熱処理を行った。ゲート絶縁層用溶液は、ＰＶＰ、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテート、フッ素系界面活性剤（メガファックＦ−４８２（ＤＩＣ社製））の混合溶液である。ゲート絶縁層用溶液は、まず、フッ素系界面活性剤を除く各材料を採取して３０分間混合した後、フッ素系界面活性剤を添加してさらに３０分間混合することで得られた。各材料の重量比は、ＰＶＰ：メラミン−ホルムアルデヒド：プロピレングリコールモノメチルエーテルアセテート：フッ素系界面活性剤＝１：２：１０：０．０１である。塗布後の熱処理は、ホットプレートを用いて行い、７０℃で５分間加熱した後、１２０℃で１０分間加熱し、最後に１５０℃で２時間加熱することにより行った。熱処理後のゲート絶縁層５の厚さは、７００ｎｍであった。
【００４４】
次に、Ｓ１４のゲート電極形成工程が行われる。ゲート電極形成工程（Ｓ１４）では、図１に示すように、ゲート絶縁層５の上面に、ゲート電極６が形成される。ゲート電極６の形成方法は、特に限定されない。ゲート電極６を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
【００４５】
本実施形態では、Ｎｉ薄膜を形成した後、Ｎｉ薄膜のパターニングを行い、不要部分を除去することにより、Ｎｉからなるゲート電極６を形成した。Ｎｉ薄膜の形成は、真空蒸着法により行った。Ｎｉ薄膜が形成された後、フォトリソグラフィ法により、レジストパターンを形成し、エッチング法により、Ｎｉ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図１に示すように、ゲート絶縁層５の上面に、Ｎｉからなるゲート電極６を形成した。形成されたゲート電極６の厚さは、１００ｎｍであった。
【００４６】
次に、上述の製造方法によって形成された酸化物薄膜トランジスタ１の効果を確認するため、酸化物薄膜トランジスタ１の性能評価を行った。この性能評価では、比較例１として、ゲート絶縁層５を、フッ素系界面活性剤を添加せずに構成した酸化物薄膜トランジスタ１ａについても、性能評価を行った。以下、この性能評価について説明する。
【００４７】
はじめに、比較例１の酸化物薄膜トランジスタ１ａの断面構造について、図６を参照して説明する。図６は、比較例１の酸化物薄膜トランジスタ１ａの縦断面図である。
【００４８】
図６に示す比較例１の酸化物薄膜トランジスタ１ａの構成は、ゲート絶縁層５を、フッ素系界面活性剤を添加せずに構成したゲート絶縁層５ａとした以外は、酸化物薄膜トランジスタ１と同様である。酸化物薄膜トランジスタ１ａは、第一実施形態の酸化物薄膜トランジスタ１の製造工程のうち、ゲート絶縁層形成工程（Ｓ１３）にて、フッ素系界面活性剤の添加を省いて製造することにより得られる。
【００４９】
次に、性能評価の方法および性能評価の結果について、図７乃至図８を参照して説明する。図７は、酸化物薄膜トランジスタ１のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ（以下、電圧−電流特性という）である。図８は、酸化物薄膜トランジスタ１ａの電圧−電流特性である。なお、図７乃至図８において、曲線ａは、加熱処理前の酸化物薄膜トランジスタ１、１ａの電圧−電流特性を示し、曲線ｂは、加熱処理後の酸化物薄膜トランジスタ１、１ａの電圧−電流特性を示す。
【００５０】
性能評価は、図７乃至図８に示す電圧−電流特性より求められる酸化物薄膜トランジスタの電界効果移動度と、ターンオン電圧とを指標として行った。電界効果移動度は、下記の式を用いて算出される。
（数１）Ｉｄｓ＝μＣｉｎＷ（Ｖｇ−Ｖｔｈ）２／２Ｌ
ただし、μは電界効果移動度、Ｉｄｓは飽和領域においてソース・ドレイン間に流れる電流（以下、ドレイン電流）、Ｃｉｎはゲート絶縁膜の単位面積当たりのキャパシタンス、Ｗはチャネル幅、Ｖｇはゲート電圧、Ｖｔｈは閾値電圧、Ｌはチャネル長である。また、ターンオン電圧は、酸化物薄膜トランジスタにおいて、オフ状態からオン状態になるときの境界となるゲート電圧である。ソース電極３、ドレイン電極４間に所定の電圧を印加して、ゲート電圧を変化させた際にソース電極３、ドレイン電極４間に流れる電流を測定し、得られた値から、電界効果移動度とターンオン電圧とを算出した。
【００５１】
また、性能評価は、形成後の酸化物薄膜トランジスタ１、１ａ、および形成後さらに熱処理が行われた酸化物薄膜トランジスタ１、１ａを対象として行った。加熱処理は、形成後の酸化物薄膜トランジスタ１、１ａを、ホットプレートを用いて、２００℃で５分間加熱することにより行った。
【００５２】
はじめに、酸化物薄膜トランジスタ１における熱処理前後の電界効果移動度およびターンオン電圧について評価した。図７に示す酸化物薄膜トランジスタ１の電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が３．１ｃｍ２／Ｖｓ、ターンオン電圧が−６Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が４．２ｃｍ２／Ｖｓ、ターンオン電圧が−９Ｖであった（曲線ｂ）。これにより、第１実施形態の酸化物薄膜トランジスタ１では、加熱処理を行うことにより、電界効果移動度がやや向上することが判明した。また、加熱処理前後で、ターンオン電圧はほとんど変化しないことが判明した。これにより、高い電界効果移動度を有し、かつ加熱処理によるターンオン電圧の変動のない安定した特性を有する酸化物薄膜トランジスタ１が得られることが示された。
【００５３】
なお、酸化物薄膜トランジスタ１について、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、再現性の良い結果が得られた。これにより、酸化物薄膜トランジスタ１は、安定したトランジスタ特性を有することが確認された。
【００５４】
次に、酸化物薄膜トランジスタ１ａにおける加熱処理前後の電界効果移動度およびターンオン電圧について評価した。図８に示す酸化物薄膜トランジスタ１ａの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が３．９ｃｍ２／Ｖｓ、ターンオン電圧が−９Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が９．４ｃｍ２／Ｖｓ、ターンオン電圧が−１０４Ｖ以下であった（曲線ｂ）。これにより、比較例１の酸化物薄膜トランジスタ１ａでは、加熱処理を行うことにより、ターンオン電圧が大幅に負にシフトすることが示された。トランジスタの駆動電圧を低くするためには、ターンオン電圧の絶対値を小さくする必要があるが、酸化物薄膜トランジスタ１ａでは、加熱処理を行うことにより、ターンオン電圧の絶対値が大きくなってしまう場合があることが示された。
【００５５】
なお、酸化物薄膜トランジスタ１ａについて、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、加熱処理前、加熱処理後ともに、結果に再現性が得られなかった。これにより、酸化物薄膜トランジスタ１ａのトランジスタ特性は、安定していないことが確認された。
【００５６】
一方、第１実施形態の酸化物薄膜トランジスタ１では、ゲート絶縁層５が、ＰＶＰをメラニン樹脂にて架橋し、フッ素系界面活性剤を添加した架橋ＰＶＰで構成されているため、ターンオン電圧の絶対値を小さくすることができたものと推測される。
【００５７】
以上説明したように、第１実施形態の酸化物薄膜トランジスタ１は、酸化物半導体層９上面に積層するゲート絶縁層５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１が得られる。
【００５８】
また、ＰＶＰは、塗布法により、低温形成することが可能である。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、ゲート絶縁層５を形成することが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
【００５９】
しかも、ＰＶＰは酸化物半導体に対する反応性が低いため、下面側に形成された酸化物半導体層９にダメージを与えることなく、ゲート絶縁層５を形成させることが可能である。よって、ゲート絶縁層５の形成過程において、酸化物半導体層９はダメージを受けることがない。そのため、酸化物半導体層９の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ１を形成することができる。
【００６０】
その上、酸化物半導体層９の材料として、ＩｎＧａＺｎＯ４を採用しているため、半導体層形成工程（Ｓ２）における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
【００６１】
＜第２実施形態＞
次に、第２実施形態の酸化物薄膜トランジスタ１００について説明する。第２実施形態の酸化物薄膜トランジスタ１００は、第１実施形態とは異なり、ゲート電極１０６がソース電極１０３やドレイン電極１０４より下側に位置する、所謂「ボトムゲート型」の酸化物薄膜トランジスタである。第２実施形態の酸化物薄膜トランジスタ１００は、ボトムゲート型であることの他、層間絶縁層１０５がポリビニルフェノールおよびフッ素系界面活性剤を含有していることに特徴を有する。また、層間絶縁層１０５を貫通するコンタクトホール１１１が設けられている点、画素電極１１２が設けられている点で第１実施形態と異なる。なお、第１実施形態と同一部分の説明については省略する。
【００６２】
はじめに、酸化物薄膜トランジスタ１００の断面構造について、図９を参照して説明する。図９は、第２実施形態である酸化物薄膜トランジスタ１００の縦断面図である。酸化物薄膜トランジスタ１００は、板状の基板１０２を有し、基板１０２上にゲート電極１０６が設けられている。そして、基板１０２とゲート電極１０６とを覆うように、第２実施形態におけるゲート絶縁層１１０が設けられている。第２実施形態におけるゲート絶縁層１１０の上面には、ソース電極１０３とドレイン電極１０４とが離間して設けられている。また、ソース電極１０３とドレイン電極１０４との間の第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面には、酸化物半導体層１０９が連続して設けられている。
【００６３】
そして、酸化物半導体層１０９の上面と、ソース電極１０３及びドレイン電極１０４の各上面と、第三実施形態におけるゲート絶縁層１１０の上面とは、層間絶縁層１０５により覆われている。層間絶縁層１０５の上面には画素電極１１２が設けられている。また、画素電極１１２とドレイン電極１０４との間には、層間絶縁層１０５を貫通するコンタクトホール１１１が設けられている。なお、第２実施形態におけるゲート絶縁層１１０が本発明の第１の絶縁層に相当し、層間絶縁層１０５が本発明の第２の絶縁層に相当する。また、酸化物半導体層１０９が、本発明のチャネル部に相当する。また、画素電極１１２は、液晶表示装置等の制御に用いるもので、本発明の電極に相当する。
【００６４】
基板１０２の材質は、第１実施形態の基板２の材質と同様である。基板１０２の上面に形成されたゲート電極１０６の材質は、第一実施形態のゲート電極６の材質と同様である。
【００６５】
基板１０２の上面、およびゲート電極１０６の上面を覆うように設けられた第２実施形態におけるゲート絶縁層１１０は、一層からなり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ポリイミド（ＰＩ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリパラビニルフェノール等が適用可能である。なお、第２実施形態におけるゲート絶縁層１１０の材質としては、絶縁性能、耐性の観点から、無機絶縁物質を採用する方がより好ましい。
【００６６】
第２実施形態におけるゲート絶縁層１１０の上面に離間して設けられたソース電極１０３、ドレイン電極１０４の材質は、第一実施形態のソース電極３、ドレイン電極４の材質と同様である。ソース電極１０３とドレイン電極１０４との間の第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に設けられた酸化物半導体層１０９の材質は、第１実施形態の酸化物半導体層９の材質と同様である。
【００６７】
基板１０２、ソース電極１０３、ドレイン電極１０４、酸化物半導体層１０９の上面に設けられた層間絶縁層１０５は、第一実施形態におけるゲート絶縁層５と同様の構成である。
【００６８】
層間絶縁層１０５の上面に形成される画素電極１１２は、ＩＴＯ（酸化インジウムスズ）により形成される。
【００６９】
次に、酸化物薄膜トランジスタ１００の製造方法について、図１０乃至図１６を参照して説明する。図１０は、酸化物薄膜トランジスタ１００の製造工程を示すフローチャートであり、図１１は、基板１０２の上面にゲート電極１０６が形成された状態の縦断面図である。また、図１２は、図１１に示す基板１０２、ゲート電極１０６の上面に、第２実施形態におけるゲート絶縁層１１０が形成された状態の縦断面図であり、図１３は、第２実施形態におけるゲート絶縁層１１０の上面に、ソース電極１０３、ドレイン電極１０４が形成された状態の縦断面図である。
【００７０】
また、図１４は、ソース電極１０３の上面、ドレイン電極１０４の上面、及びソース電極１０３とドレイン電極１０４との間の、第２実施形態におけるゲート絶縁層１１０の上面に酸化物半導体層１０９が形成された状態の縦断面図である。また、図１５は、ソース電極１０３、ドレイン電極１０４、酸化物半導体層１０９、及び第２実施形態におけるゲート絶縁層１１０の上面に、層間絶縁層１０５が形成された状態の縦断面図である。図１６は、層間絶縁層１０５を貫通するコンタクトホール１１１が形成された状態の縦断面図である。
【００７１】
酸化物薄膜トランジスタ１００の製造工程は、図１０に示すように、ゲート電極形成工程（Ｓ１０１）と、ゲート絶縁層形成工程（Ｓ１０２）と、ソース・ドレイン電極形成工程（Ｓ１０３）と、半導体層形成工程（Ｓ１０４）と、層間絶縁層形成工程（Ｓ１０５）と、コンタクトホール形成工程（Ｓ１０６）と、画素電極形成工程（Ｓ１０７）とを備えている。以下、各工程について具体的に説明する。
【００７２】
初めに、ゲート電極形成工程（Ｓ１０１）が行われる。ゲート電極形成工程（Ｓ１０１）では、基板１０２の上面にゲート電極１０６が形成される。具体的には、まず、基板１０２を洗浄し、基板１０２の上面に、Ｎｉ薄膜が形成される。Ｎｉ薄膜の形成は、スパッタリング法により行われる。このときのターゲットとしてはＮｉが使用され、装置としてはＤＣスパッタ装置が用いられる。形成されたＮｉ薄膜の上面に、フォトリソグラフィ法により、レジストパターンが形成され、エッチング法により、Ｎｉ薄膜がエッチングされる。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図１１に示すように、基板１０２の上面に、Ｎｉからなるゲート電極１０６を形成させることができる。
【００７３】
次に、ゲート絶縁層形成工程が行われる（Ｓ１０２）。ゲート絶縁層形成工程（Ｓ１０２）では、図１１に示すゲート電極１０６の上面、及び基板１０２の上面のうちのゲート電極１０６が設けられていない部位に、ＳｉＯ２膜が形成される。ＳｉＯ２膜の製膜は、スパッタリング法により行われ、ターゲットとしてはＳｉＯ２が使用されるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。こうして、図１２に示すように、ゲート電極１０６の上面、及び基板１０２の上面のうちのゲート電極１０６が設けられていない部位に、ＳｉＯ２からなる第２実施形態におけるゲート絶縁層１１０が形成される。
【００７４】
次に、ソース・ドレイン電極形成工程（Ｓ１０３）が行われる。ソース・ドレイン電極形成工程（Ｓ１０３）では、図１２に示す第２実施形態におけるゲート絶縁層１１０の上面に、Ｎｉ薄膜を製膜し、パターニングして不要部分を除去することにより、図１３に示すように、ソース電極１０３およびドレイン電極１０４を形成する。形成条件は、ゲート電極１０６と同様であるため、説明を省略する。
【００７５】
次に、半導体層形成工程（Ｓ１０４）が行われる。半導体層形成工程（Ｓ１０４）では、図１４に示すように、ソース電極１０３及びドレイン電極１０４の間の、第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に、酸化物半導体層１０９が連続して形成される。半導体層形成工程（Ｓ１０４）では、初めに、図１３に示すソース電極１０３の上面と、ドレイン電極１０４の上面と、第三実施形態におけるゲート絶縁層１１０の上面のうちのソース電極１０３、ドレイン電極１０４が設けられていない部位とを覆うように、ＩｎＧａＺｎＯ４膜を形成する。その後、ＩｎＧａＺｎＯ４膜をパターニングして不要部分を除去することにより、ＩｎＧａＺｎＯ４からなる酸化物半導体層１０９を形成する。ＩｎＧａＺｎＯ４膜の形成は、スパッタリング法により行われ、ターゲットとしてＩｎＧａＺｎＯ４が用いられるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。ＩｎＧａＺｎＯ４膜を形成した後、フォトリソグラフィ法を用いてレジストパターンを形成し、ＩｎＧａＺｎＯ４膜をエッチングする。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図１４に示すように、ソース電極１０３及びドレイン電極１０４の間の第三実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に、ＩｎＧａＺｎＯ４からなる酸化物半導体層１０９を連続して形成させることができる。
【００７６】
次に、層間絶縁層形成工程（Ｓ１０５）が行われる。層間絶縁層形成工程（Ｓ１０５）では、図１５に示すように、酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の各上面、及び第２実施形態におけるゲート絶縁層１１０の上面のうち酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の設けられていない部位を覆うように、層間絶縁層１０５が形成される。層間絶縁層１０５の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
【００７７】
本実施形態では、層間絶縁層形成用溶液を、スピンコート法により、図１４に示す酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の各上面、及び基板１０２の上面のうちの酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の設けられていない部位を覆うように塗布した後、熱処理を行った。層間絶縁層用溶液は、ＰＶＰ、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテート、フッ素系界面活性剤（メガファックＦ−４８２（ＤＩＣ社製））の混合溶液である。層間絶縁層用溶液は、まず、フッ素系界面活性剤を除く各材料を採取して３０分間混合した後、フッ素系界面活性剤を添加してさらに３０分間混合することで得られた。各材料の重量比は、ＰＶＰ：メラミン−ホルムアルデヒド：プロピレングリコールモノメチルエーテルアセテート：フッ素系界面活性剤＝１：２：１０：０．０１である。塗布後の熱処理は、ホットプレートを用いて行い、７０℃で５分間加熱した後、１２０℃で１０分間加熱し、最後に１５０℃で２時間加熱することにより行った。熱処理後の層間絶縁層１０５の厚さは、７００ｎｍであった。
【００７８】
次に、コンタクトホール形成工程（Ｓ１０６）が行われる。コンタクトホール形成工程（Ｓ１０６）では、層間絶縁層１０５を貫通するコンタクトホール１１１が形成される。コンタクトホール形成工程（Ｓ１０６）では、初めに、コンタクトホール１１１に対応する箇所に開口部を備えたレジストマスクを、図１５に示す層間絶縁層１０５の上面に形成させる。そして、ドライエッチング法により、層間絶縁層１０５をエッチングする。エッチングガスは酸素が用いられる。こうして、図１６に示すように、コンタクトホール１１１を形成させることができる。
【００７９】
次に、画素電極形成工程が行われる（Ｓ１０７）。画素電極形成工程（Ｓ１０７）では、層間絶縁層１０５の上面及びコンタクトホール１１１の周縁部に、ＩＴＯ薄膜が形成された後、パターニングして不要部分が除去されることにより、ＩＴＯからなる画素電極１１２が形成される。ＩＴＯ膜の形成は、スパッタリング法により行われる。ＩＴＯ膜形成後、レジストパターンを形成し、ＩＴＯ膜をエッチングする。そして、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図９に示すように、層間絶縁層１０５の上面に画素電極１１２を形成させることができる。
【００８０】
次に、上述の製造方法によって形成された酸化物薄膜トランジスタ１００の効果を確認するため、酸化物薄膜トランジスタ１００の性能評価を行った。この性能評価では、比較例２として、層間絶縁層１０５を、フッ素系界面活性剤を添加せずに構成した酸化物薄膜トランジスタ１００ａについても、性能評価を行った。以下、この性能評価について説明する。
【００８１】
はじめに、比較例２の酸化物薄膜トランジスタ１００ａの断面構造について、図１７を参照して説明する。図１７は、比較例１の酸化物薄膜トランジスタ１００ａの縦断面図である。
【００８２】
図１７に示す比較例２の酸化物薄膜トランジスタ１００ａの構成は、層間絶縁層１０５を、フッ素家界面活性剤を添加せずに構成した層間絶縁層１０５ａとした以外は、第２実施形態の酸化物薄膜トランジスタ１００と同様である。酸化物薄膜トランジスタ１００ａは、第２実施形態の酸化物薄膜トランジスタ１００の製造工程のうち、層間絶縁層形成工程（Ｓ１０５）にて、フッ素系界面活性剤の添加を省いて製造することにより得られる。
【００８３】
次に、性能評価の方法および性能評価の結果について、図１８乃至図１９を参照して説明する。図１８は、第２実施形態の酸化物薄膜トランジスタ１００のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ（以下、電圧−電流特性という）である。図１９は、酸化物薄膜トランジスタ１００ａの電圧−電流特性である。なお、図１８乃至図１９において、曲線ａは、加熱処理前の酸化物薄膜トランジスタ１００、１００ａの電圧−電流特性を示し、曲線ｂは、加熱処理後の酸化物薄膜トランジスタ１００、１００ａの電圧−電流特性を示す。
【００８４】
性能評価は、図１８乃至図１９に示す電圧−電流特性より求められる酸化物薄膜トランジスタの電界効果移動度と、ターンオン電圧とを指標として行った。評価方法については、第１実施形態の酸化物薄膜トランジスタ１およびその比較例１の酸化膜トランジスタ１ａの評価方法と同じであるので、説明は省略する。
【００８５】
まず、第２実施形態の酸化物薄膜トランジスタ１００における熱処理前後の電界効果移動度およびターンオン電圧について評価した。図１８に示す第２の実施形態の酸化物薄膜トランジスタ１００の電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が４．３ｃｍ２／Ｖｓ、ターンオン電圧が−１３Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が３．６ｃｍ２／Ｖｓ、ターンオン電圧が−１２Ｖであった（曲線ｂ）。これにより、第２実施形態の酸化物薄膜トランジスタ１００では、加熱処理を行っても、電界効果移動度がほとんど変化しないことが判明した。また、加熱処理前後で、ターンオン電圧はほとんど変化しないことが判明した。これにより、高い電界効果移動度を有し、かつ加熱処理によるターンオン電圧の変動のない安定した特性を有する酸化物薄膜トランジスタ１が得られることが示された。
【００８６】
なお、第２実施形態の酸化物薄膜トランジスタ１００について、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、再現性の良い結果が得られた。これにより、第２実施形態の酸化物薄膜トランジスタ１００は、安定したトランジスタ特性を有することが確認された。
【００８７】
次に、比較例２の酸化物薄膜トランジスタ１００ａにおける加熱処理前後の電界効果移動度およびターンオン電圧について評価した。図１９に示す酸化物薄膜トランジスタ１００ａの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が８．５ｃｍ２／Ｖｓ、ターンオン電圧が−１６Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が７．５ｃｍ２／Ｖｓ、ターンオン電圧が−１０５Ｖであった（曲線ｂ）。これにより、比較例２の酸化物薄膜トランジスタ１００ａでは、加熱処理を行うことにより、ターンオン電圧が大幅に負にシフトすることが示された。トランジスタの駆動電圧を低くするためには、ターンオン電圧の絶対値を小さくする必要があるが、酸化物薄膜トランジスタ１００ａでは、加熱処理を行うことにより、ターンオン電圧の絶対値が大きくなってしまう場合があることが示された。
【００８８】
なお、酸化物薄膜トランジスタ１００ａについて、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、加熱処理前、加熱処理後ともに、結果に再現性が得られなかった。これにより、酸化物薄膜トランジスタ１００ａのトランジスタ特性は、安定していないことが確認された。
【００８９】
一方、第２実施形態の酸化物薄膜トランジスタ１００では、層間絶縁層１０５が、ＰＶＰをメラニン樹脂にて架橋し、フッ素系界面活性剤を添加した架橋ＰＶＰで構成されているため、ターンオン電圧の絶対値を小さくすることができたものと推測される。
【００９０】
以上説明したように、第２実施形態の酸化物薄膜トランジスタ１００は、酸化物半導体層１０９上面に積層するゲート絶縁層１０５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１００が得られる。
【００９１】
また、ＰＶＰは、塗布法により、低温形成することが可能である。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、層間絶縁層１０５を形成することが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
【００９２】
しかも、ＰＶＰは酸化物半導体に対する反応性が低いため、下面側に形成された酸化物半導体層１０９にダメージを与えることなく、層間絶縁層１０５を形成させることが可能である。よって、層間絶縁層１０５の形成過程において、酸化物半導体層１０９はダメージを受けることがない。そのため、酸化物半導体層１０９の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ１００を形成することができる。
【００９３】
その上、酸化物半導体層１０９の材料として、ＩｎＧａＺｎＯ４を採用しているため、半導体層形成工程（Ｓ２）における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
【００９４】
尚、本発明は、詳述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々変更を加えてもよい。例えば、酸化物薄膜トランジスタを構成する基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、酸化物半導体層の材料、大きさ、形状は実施形態の場合に限定されず、本開示の要旨を逸脱しない範囲内において適宜変更可能である。
【００９５】
例えば、第１実施形態〜第２実施形態では、ソース電極とドレイン電極とを形成させた後に酸化物半導体層を形成させたが、酸化物半導体層を形成させた後にソース電極とドレイン電極とを形成させてもよい。この場合には、酸化物半導体層の形成過程で、ソース電極、ドレイン電極が酸化されることがないので、ソース電極とドレイン電極との材料を選択する際の選択の幅を広げることができる。
【符号の説明】
【００９６】
１ 酸化物薄膜トランジスタ
２ 基板
３ ソース電極
４ ドレイン電極
５ ゲート絶縁層
６ ゲート電極
９ 酸化物半導体層
１００ （第２実施形態の）酸化物薄膜トランジスタ
１０２ 基板
１０３ ソース電極
１０４ ドレイン電極
１０５ 層間絶縁層
１０６ ゲート電極
１０９ 酸化物半導体層
１１０ （第２実施形態の）ゲート絶縁層
【技術分野】
【０００１】
本発明は、酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイに関する。
【背景技術】
【０００２】
従来、有機ＥＬ、フィルム液晶、電子ペーパ等のフレキシブルディスプレイの各画素には、薄膜トランジスタを備えたアクティブ駆動回路が埋め込まれている。近年、薄膜トランジスタの半導体層の材質として、酸化物を用いる酸化物薄膜トランジスタの開発が行われている。酸化物半導体層は低温で製膜が可能であり、高い電界効果移動度をもつことが知られている。しかも、酸化物半導体のなかには、透明な酸化物半導体もあり、透明酸化物半導体と、周知の透明基板材料などとを材料として選択すれば、透明な薄膜トランジスタが形成できるなど、従来にはなかった特性が期待できる。
【０００３】
ところで、酸化物半導体層の上面に形成される絶縁層は、スパッタリング法やプラズマＣＶＤ法のような真空プロセスにより形成されるのが一般的である。しかしながら、これらの方法は、装置が大掛かりとなってしまい、製造コストがかかってしまう上、製造工程が煩雑であるという問題点があった。その上、これらの方法で絶縁層が形成される場合には、形成過程で装置から発生するプラズマイオンが、酸化物半導体層などにダメージを与えてしまうという問題点があった。
【０００４】
そこで、例えば、酸化物半導体層上面の絶縁層の材質として、有機高分子を採用した半導体デバイスが提案されている（例えば、特許文献１参照）。この半導体デバイス（本願における酸化物薄膜トランジスタ）では、酸化物半導体層上面の絶縁層の材質として高分子樹脂を採用したため、絶縁層を塗布法によって形成することができる。これにより、酸化物半導体層にダメージを与えることなく、絶縁層を形成することができる。
【０００５】
その中でも、有機高分子としてポリビニルフェノール（ＰＶＰ）を使用したものは、低コストで、かつトランジスタ特性を損なうことなく絶縁層を形成することができる（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５８１４７号公報
【非特許文献】
【０００７】
【非特許文献１】Appl. Phys. Lett. 88, 023504 (2006), "Probing the work function of a gate metal with a top-gate ZnO-thin-film transistor with a polymer dielectric"
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、この半導体デバイスでも、以下の問題点があった。酸化物半導体層を形成し、さらに絶縁層を形成した上面に、ゲート電極や画素電極等の電極を形成することで、トランジスタ等のデバイスとして使用できるようになるが、これら電極の形成の際に、フォトリソグラフィ法やエッチング法等のウエットな形成方法がとられることが多い。この形成方法をとった際に、残留する水分を取り除くために、１５０℃程度に加熱乾燥することが行われるが、この加熱処理を施す際に、酸化物半導体のトランジスタ特性が不安定になってしまい、トランジスタ特性が失われる可能性があるという問題点があった。
【０００９】
また、形成したゲート電極の上面に層間絶縁膜を形成することも一般的に行われるが、この層間絶縁膜の形成を行う際にも加熱処理が行われることが多く、この場合もトランジスタ特性が失われてしまう可能性がある。
【００１０】
本発明は、上述した課題を解決するためになされたものであり、加熱処理を施した後も安定したトランジスタ特性を有する酸化物薄膜トランジスタ、その製造方法及びそれが使用されているフレキシブルディスプレイを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の請求項１に係る発明の酸化物薄膜トランジスタは、第１の絶縁層と、前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、前記チャネル部の上面に設けられた第２の絶縁層とを備え、前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなることを特徴とする。
【００１２】
また、本発明の請求項２に係る発明の酸化物薄膜トランジスタは、請求項１に記載の発明の構成に加え、前記チャネル部を構成する酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されていることを特徴とする。
【００１３】
また、本発明の請求項３に係る発明の酸化物薄膜トランジスタは、請求項１乃至２に記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第１の絶縁層は基板であり、前記第２の絶縁層の上面には、ゲート電極が設けられることを特徴とする。
【００１４】
また、本発明の請求項４に係る発明の酸化物薄膜トランジスタは、請求項１乃至２に記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、前記第１の絶縁層はゲート絶縁層であり、前記第２の絶縁層の上面に電極が設けられていることを特徴とする。
【００１５】
本発明の請求項５に係る発明の酸化物薄膜トランジスタの製造方法は、第１の絶縁層の上面に酸化物半導体にて構成されるチャネル部を形成させるチャネル部形成工程と、前記チャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記チャネル部の上面に、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなる第２の絶縁層を形成させる第２絶縁層形成工程とからなることを特徴とする。
【００１６】
また、本発明の請求項６に係る発明の酸化物薄膜トランジスタの製造方法は、請求項５に記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第１の絶縁層は基板であり、前記第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする。
【００１７】
また、本発明の請求項７に係る発明の酸化物薄膜トランジスタの製造方法は、請求項５に記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、基板上にゲート電極を形成させるゲート電極形成工程と、前記ゲート電極上面に、前記第１の絶縁層を形成させる第１絶縁層形成工程と、前記第２の絶縁層の上面に電極を形成させる電極形成工程とを、さらに備えることを特徴とする。
【００１８】
本発明の請求項８に係る発明のディスプレイは、請求項１乃至４に記載の酸化物薄膜トランジスタが使用されていることを特徴とする。
【発明の効果】
【００１９】
請求項１に係る発明の酸化物薄膜トランジスタは、第１の絶縁層と、前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、前記チャネル部の上面に設けられた第２の絶縁層とを備え、前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加されている。前記第２の絶縁層が、ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されていることにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２０】
また、請求項２に係る発明の酸化物薄膜トランジスタでは、請求項１に記載の発明の効果に加え、チャネル部を構成している酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されているため、良好な特性を有する酸化物薄膜トランジスタを提供することができる。
【００２１】
また、請求項３に係る発明の酸化物薄膜トランジスタでは、請求項１乃至２のいずれかに記載の発明の効果に加え、ポリビニルフェノールを含有し、フッ素系界面活性剤を添加されている第２の絶縁層が、ゲート絶縁層として機能する。このことにより、ゲート絶縁層やゲート電極の上面に層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２２】
また、請求項４に係る発明の酸化物薄膜トランジスタでは、請求項１乃至２のいずれかに記載の発明の効果に加え、ポリビニルフェノールを含有し、非フッ素系界面活性剤を添加されている第２の絶縁層が、層間絶縁膜として機能する。このことにより、さらに上面に画素電極を加熱処理にて形成する工程を経ても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２３】
請求項５に係る発明の酸化物薄膜トランジスタの製造方法では、酸化物半導体層形成工程において、第１の絶縁層の上面に酸化物半導体層が形成され、ソース・ドレイン電極形成工程において、酸化物半導体層により形成されるチャネル部を介して互いに離間するソース電極及びドレイン電極が形成され、第２絶縁層形成工程において、酸化物半導体層の上面に、ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されている第２の絶縁層が形成される。前記第２の絶縁層が、ポリビニルフェノールおよびフッ素系界面活性剤を含有していることにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２４】
また、請求項６記載の酸化物薄膜トランジスタの製造方法では、請求項５に記載の発明の効果に加え、酸化物薄膜トランジスタはトップゲート型であって、第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程をさらに備えている。ポリビニルフェノールを含有し、フッ素系界面活性剤が添加されている前記第２の絶縁層がゲート絶縁膜として機能することにより、この酸化物薄膜トランジスタに対してさらに層間絶縁膜や画素電極等を加熱処理にて形成する工程を経て得られた半導体デバイス中においても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２５】
また、請求項７記載の酸化物薄膜トランジスタの製造方法では、請求項５に記載の発明の効果に加え、酸化物薄膜トランジスタはボトムゲート型であって、第２の絶縁層の上面に画素電極を形成させる画素電極形成工程をさらに備えている。ポリビニルフェノールを含有し、非フッ素系界面活性剤を添加されている第２の絶縁層が、層間絶縁膜として機能することにより、さらに上面に画素電極を加熱処理にて形成する工程を経ても、良好かつ安定した特性を有している酸化物薄膜トランジスタを得ることができる。
【００２６】
請求項８記載のフレキシブルディスプレイは、請求項１乃至４に記載されている酸化物薄膜トランジスタを使用していることにより、その製造工程に加熱処理がある場合でも、良好かつ安定して表示を行うことが可能なフレキシブルディスプレイを得ることができる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態の酸化物薄膜トランジスタの縦断面図である。
【図２】第１実施形態の酸化物薄膜トランジスタの製造工程を示すフローチャートである。
【図３】基板２の上面にソース電極３とドレイン電極４とが形成された状態の縦断面図である。
【図４】図３に示すソース電極３とドレイン電極４との間にチャネル部９が形成された状態を示す縦断面図である。
【図５】図４に示す基板２とソース電極３とドレイン電極４とチャネル部９の上面にゲート絶縁膜５が形成された状態を示す縦断面図である。
【図６】比較例１の酸化物薄膜トランジスタの縦断面図である。
【図７】第１実施形態の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図８】比較例１の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図９】第２実施形態の酸化物薄膜トランジスタの縦断面図である。
【図１０】第２実施形態の酸化物薄膜トランジスタの製造工程を示すフローチャートである。
【図１１】基板１０２の上面にゲート電極１０６が形成された状態の縦断面図である。
【図１２】基板１０２、ゲート電極１０６の上面に第２実施形態のゲート絶縁層１１０が形成された状態を示す縦断面図である。
【図１３】第２実施形態のゲート絶縁層１１０の上面にソース電極１０３とドレイン電極１０４とが形成された状態の縦断面図である。
【図１４】ソース電極１０３とドレイン電極１０４との間にチャネル部１０９が形成された状態を示す縦断面図である。
【図１５】基板１０２とソース電極１０３とドレイン電極１０４とチャネル部１０９の上面に層間絶縁層１０５が形成された状態を示す縦断面図である。
【図１６】層間絶縁層１０５を貫通するコンタクトホール１１１が形成された状態の縦断面図である。
【図１７】比較例２の酸化物薄膜トランジスタの縦断面図である。
【図１８】第２実施形態の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【図１９】比較例２の酸化物薄膜トランジスタの電圧−電流特性を示す図である。
【発明を実施するための形態】
【００２８】
＜第１実施形態＞
以下、本発明の第１実施形態である酸化物薄膜トランジスタ１について説明する。はじめに、酸化物薄膜トランジスタ１の断面構造について、図１を参照して説明する。図１は、酸化物薄膜トランジスタ１の縦断面図である。なお、以降の説明では、図面上側を上方、その反対方向を下方と定義して説明する。
【００２９】
酸化物薄膜トランジスタ１は、板状の基板２を有し、基板２の上面にはソース電極３及びドレイン電極４が離間して設けられている。ソース電極３の上面及びドレイン電極４の上面と、ソース電極３及びドレイン電極４に挟まれる基板２の上面とには、酸化物半導体層９が連続して設けられている。そして、酸化物半導体層９とソース電極３とドレイン電極４と基板２とを覆うように、ゲート絶縁層５が設けられている。そして、ゲート絶縁層５の上面の、酸化物半導体層９と対向する位置に、ゲート電極６が設けられている。なお、第一実施形態においては、基板２が本発明の第１の絶縁層に相当し、ゲート絶縁層５が本発明の第２の絶縁層に相当する。また、酸化物半導体層９が本発明のチャネル部に相当する。
【００３０】
基板２は、表面が平坦である板状部材である。基板２の材質としては、各種材質が適用可能であるが、導電性の材質が採用される場合には、基板２の表面に絶縁膜が設けられる必要がある。基板２の材質として絶縁性の材質が用いられる場合には、ガラス基板や熱酸化膜付シリコン基板のほか、プラスチック基板が用いられる。基板２に可撓性を付与したい場合には、特に、基板２の材質としてプラスチックが採用される。プラスチックの材質としては、例えば、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）等が挙げられる。基板２の耐水性を向上させる場合には、基板２の表面にＳｉＯ２やＳｉＮｘなどからなるガラスバリア膜が形成される。本実施形態では、基板２としてガラス基板が用いられる。
【００３１】
基板２の上面には、ソース電極３及びドレイン電極４が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極３及びドレイン電極４の材質には、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｔ、Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性ポリマーが適用可能である。本実施形態のソース電極３及びドレイン電極４は、Ｎｉよりなる。
【００３２】
ソース電極３、ドレイン電極４の各上面及びソース電極３及びドレイン電極４に挟まれる基板２の上面には、酸化物半導体層９が連続して設けられている。酸化物半導体層９の材質は公知の酸化物半導体材料が採用可能であり、好ましくは、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物半導体材料が採用される。Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物半導体材料としては、具体的には、ＩｎＧａＺｎＯ４、ＺｎＯ、ＺｎＩｎＯ、Ｉｎ２Ｏ３が挙げられる。本実施形態の酸化物半導体層９は、ＩｎＧａＺｎＯ４からなる。
【００３３】
酸化物半導体層９、ソース電極３、ドレイン電極４、基板２の各上面はゲート絶縁層５によって覆われている。ゲート絶縁層５には、ポリビニルフェノール（ＰＶＰ）がメラミン樹脂により架橋されてなる架橋ＰＶＰに、フッ素系界面活性剤を添加することで形成される。
【００３４】
本発明で使用されるフッ素系界面活性剤は、ノニオン性のものを使用することが好ましく、例えば、パーフルオロアルキルエチレンオキシド付加物（例えば、メガファックＦ−４４４（ＤＩＣ社製））、パーフルオロアルキル基・親油性基含有オリゴマー（例えば、メガファックＦ−４８２（ＤＩＣ社製））、パーフルオロアルキル基・親水性基・親油性基含有オリゴマー（例えば、メガファックＭＣＦ−３５０ＳＦ（ＤＩＣ社製））が挙げられる。
【００３５】
ゲート絶縁層５の上面には、酸化物半導体層９に対向する位置に、ゲート電極６が設けられている。ゲート電極６の材質には、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｔ、Ｗ（タングステン）等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ（ＩＴＯ）などの導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性ポリマーが適用可能である。本実施形態のゲート電極６は、Ｎｉよりなる。
【００３６】
次に、上記構造の酸化物薄膜トランジスタ１の製造工程について、図２乃至図５を参照して説明する。図２は、酸化物薄膜トランジスタ１の製造工程を示すフローチャートである。また、図３は、基板２の上面にソース電極３とドレイン電極４とが形成された状態の縦断面図であり、図４は、図３に示すソース電極３とドレイン電極４との間に酸化物半導体層９が形成された状態の縦断面図である。また、図５は、ソース電極３とドレイン電極４と酸化物半導体層９との上面に、ゲート絶縁層５が形成された状態の縦断面図である。
【００３７】
酸化物薄膜トランジスタ１の製造工程は、図２に示すように、基板２の上面にソース電極３及びドレイン電極４を各々形成するソース・ドレイン電極形成工程（Ｓ１１）と、ソース電極３及びドレイン電極４の間の基板２上面に酸化物半導体層９を形成する半導体層形成工程（Ｓ１２）と、少なくとも酸化物半導体層９の上面にゲート絶縁層５を形成するゲート絶縁層形成工程（Ｓ１３）と、ゲート絶縁層５の上面にゲート電極６を形成するゲート電極形成工程（Ｓ１４）とから構成されている。
【００３８】
はじめに、Ｓ１のソース・ドレイン電極形成工程が行われる。このソース・ドレイン電極形成工程（Ｓ１）では、図３に示すように、基板２の上面にソース電極３、ドレイン電極４が形成される。ソース電極３、ドレイン電極４の形成方法は、特に限定されない。基板２の上面に、電極を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
【００３９】
本実施形態では、ガラスからなる基板２を洗浄後、基板２の上面にＮｉ薄膜を形成した。そして、形成したＮｉ薄膜のパターニングを行い、不要部分を除去することにより、ソース電極３、ドレイン電極４を形成した。Ｎｉ薄膜の製膜は、スパッタリング法により行った。このときのターゲットとしてはＮｉを使用し、装置としてはＤＣスパッタ装置を用いた。形成されたＮｉ薄膜の上面に、フォトリソグラフィ法を用いてレジストパターンを形成した後、エッチング法を用いてＮｉ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図３に示すように、基板２の上面に、Ｎｉからなるソース電極３及びドレイン電極４を形成させた。形成されたソース電極３及びドレイン電極４の厚さは、１００ｎｍであった。
【００４０】
次に、Ｓ１２の半導体層形成工程が行われる。半導体層形成工程（Ｓ１２）では、図４に示すように、ソース電極３及びドレイン電極４の間の基板２上面、及びソース電極３とドレイン電極４との上面に酸化物半導体層９が連続して形成される。酸化物半導体層９の形成方法は、半導体薄膜を形成した後、パターニングして不要部分を除去する方法が一般的である。製膜方法としてはスパッタリング法が好適であるが、これに制限されるものではない。パターニング法としては、フォトリソグラフィ法やスクリーン印刷法等を用いることができる。
【００４１】
本実施形態では、図３に示すソース電極３の上面、ドレイン電極４の上面、及び基板２の上面のうちのソース電極３、ドレイン電極４の設けられていない部位を覆うように、ＩｎＧａＺｎＯ４膜を形成した後、ＩｎＧａＺｎＯ４膜をパターニングして不要部分を除去することにより、ＩｎＧａＺｎＯ４からなる酸化物半導体層９を形成する。ＩｎＧａＺｎＯ４膜の製膜は、スパッタリング法により行われ、ターゲットとしてＩｎＧａＺｎＯ４が用いられるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。ＩｎＧａＺｎＯ４膜を形成した後、フォトリソグラフィ法によりレジストパターンを形成し、有機酸系のＩＴＯエッチャントを用いて、エッチング法によりＩｎＧａＺｎＯ４膜をエッチングする。不要となったフォトレジストは、アセトン洗浄により除去する。こうして、図４に示すように、ソース電極３及びドレイン電極４の間の基板２上面、ソース電極３の上面、ドレイン電極４の上面に、ＩｎＧａＺｎＯ４からなる酸化物半導体層９を連続して形成させることができる。形成された酸化物半導体層９の厚さは、３０ｎｍであった。
【００４２】
次に、Ｓ１３のゲート絶縁層形成工程が行われる。ゲート絶縁層形成工程（Ｓ１３）では、図５に示すように、ソース電極３、ドレイン電極４、酸化物半導体層９の各上面、及び基板２の上面のうちのソース電極３、ドレイン電極４、酸化物半導体層９が設けられていない部位を覆うように、ゲート絶縁層５が形成される。ゲート絶縁層５の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
【００４３】
本実施形態では、ゲート絶縁層形成用溶液を、スピンコート法により、図４に示す酸化物半導体層９、ソース電極３、ドレイン電極４の各上面、及び基板２の上面のうちの酸化物半導体層９、ソース電極３、ドレイン電極４の設けられていない部位を覆うように塗布した後、熱処理を行った。ゲート絶縁層用溶液は、ＰＶＰ、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテート、フッ素系界面活性剤（メガファックＦ−４８２（ＤＩＣ社製））の混合溶液である。ゲート絶縁層用溶液は、まず、フッ素系界面活性剤を除く各材料を採取して３０分間混合した後、フッ素系界面活性剤を添加してさらに３０分間混合することで得られた。各材料の重量比は、ＰＶＰ：メラミン−ホルムアルデヒド：プロピレングリコールモノメチルエーテルアセテート：フッ素系界面活性剤＝１：２：１０：０．０１である。塗布後の熱処理は、ホットプレートを用いて行い、７０℃で５分間加熱した後、１２０℃で１０分間加熱し、最後に１５０℃で２時間加熱することにより行った。熱処理後のゲート絶縁層５の厚さは、７００ｎｍであった。
【００４４】
次に、Ｓ１４のゲート電極形成工程が行われる。ゲート電極形成工程（Ｓ１４）では、図１に示すように、ゲート絶縁層５の上面に、ゲート電極６が形成される。ゲート電極６の形成方法は、特に限定されない。ゲート電極６を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
【００４５】
本実施形態では、Ｎｉ薄膜を形成した後、Ｎｉ薄膜のパターニングを行い、不要部分を除去することにより、Ｎｉからなるゲート電極６を形成した。Ｎｉ薄膜の形成は、真空蒸着法により行った。Ｎｉ薄膜が形成された後、フォトリソグラフィ法により、レジストパターンを形成し、エッチング法により、Ｎｉ薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図１に示すように、ゲート絶縁層５の上面に、Ｎｉからなるゲート電極６を形成した。形成されたゲート電極６の厚さは、１００ｎｍであった。
【００４６】
次に、上述の製造方法によって形成された酸化物薄膜トランジスタ１の効果を確認するため、酸化物薄膜トランジスタ１の性能評価を行った。この性能評価では、比較例１として、ゲート絶縁層５を、フッ素系界面活性剤を添加せずに構成した酸化物薄膜トランジスタ１ａについても、性能評価を行った。以下、この性能評価について説明する。
【００４７】
はじめに、比較例１の酸化物薄膜トランジスタ１ａの断面構造について、図６を参照して説明する。図６は、比較例１の酸化物薄膜トランジスタ１ａの縦断面図である。
【００４８】
図６に示す比較例１の酸化物薄膜トランジスタ１ａの構成は、ゲート絶縁層５を、フッ素系界面活性剤を添加せずに構成したゲート絶縁層５ａとした以外は、酸化物薄膜トランジスタ１と同様である。酸化物薄膜トランジスタ１ａは、第一実施形態の酸化物薄膜トランジスタ１の製造工程のうち、ゲート絶縁層形成工程（Ｓ１３）にて、フッ素系界面活性剤の添加を省いて製造することにより得られる。
【００４９】
次に、性能評価の方法および性能評価の結果について、図７乃至図８を参照して説明する。図７は、酸化物薄膜トランジスタ１のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ（以下、電圧−電流特性という）である。図８は、酸化物薄膜トランジスタ１ａの電圧−電流特性である。なお、図７乃至図８において、曲線ａは、加熱処理前の酸化物薄膜トランジスタ１、１ａの電圧−電流特性を示し、曲線ｂは、加熱処理後の酸化物薄膜トランジスタ１、１ａの電圧−電流特性を示す。
【００５０】
性能評価は、図７乃至図８に示す電圧−電流特性より求められる酸化物薄膜トランジスタの電界効果移動度と、ターンオン電圧とを指標として行った。電界効果移動度は、下記の式を用いて算出される。
（数１）Ｉｄｓ＝μＣｉｎＷ（Ｖｇ−Ｖｔｈ）２／２Ｌ
ただし、μは電界効果移動度、Ｉｄｓは飽和領域においてソース・ドレイン間に流れる電流（以下、ドレイン電流）、Ｃｉｎはゲート絶縁膜の単位面積当たりのキャパシタンス、Ｗはチャネル幅、Ｖｇはゲート電圧、Ｖｔｈは閾値電圧、Ｌはチャネル長である。また、ターンオン電圧は、酸化物薄膜トランジスタにおいて、オフ状態からオン状態になるときの境界となるゲート電圧である。ソース電極３、ドレイン電極４間に所定の電圧を印加して、ゲート電圧を変化させた際にソース電極３、ドレイン電極４間に流れる電流を測定し、得られた値から、電界効果移動度とターンオン電圧とを算出した。
【００５１】
また、性能評価は、形成後の酸化物薄膜トランジスタ１、１ａ、および形成後さらに熱処理が行われた酸化物薄膜トランジスタ１、１ａを対象として行った。加熱処理は、形成後の酸化物薄膜トランジスタ１、１ａを、ホットプレートを用いて、２００℃で５分間加熱することにより行った。
【００５２】
はじめに、酸化物薄膜トランジスタ１における熱処理前後の電界効果移動度およびターンオン電圧について評価した。図７に示す酸化物薄膜トランジスタ１の電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が３．１ｃｍ２／Ｖｓ、ターンオン電圧が−６Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が４．２ｃｍ２／Ｖｓ、ターンオン電圧が−９Ｖであった（曲線ｂ）。これにより、第１実施形態の酸化物薄膜トランジスタ１では、加熱処理を行うことにより、電界効果移動度がやや向上することが判明した。また、加熱処理前後で、ターンオン電圧はほとんど変化しないことが判明した。これにより、高い電界効果移動度を有し、かつ加熱処理によるターンオン電圧の変動のない安定した特性を有する酸化物薄膜トランジスタ１が得られることが示された。
【００５３】
なお、酸化物薄膜トランジスタ１について、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、再現性の良い結果が得られた。これにより、酸化物薄膜トランジスタ１は、安定したトランジスタ特性を有することが確認された。
【００５４】
次に、酸化物薄膜トランジスタ１ａにおける加熱処理前後の電界効果移動度およびターンオン電圧について評価した。図８に示す酸化物薄膜トランジスタ１ａの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が３．９ｃｍ２／Ｖｓ、ターンオン電圧が−９Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が９．４ｃｍ２／Ｖｓ、ターンオン電圧が−１０４Ｖ以下であった（曲線ｂ）。これにより、比較例１の酸化物薄膜トランジスタ１ａでは、加熱処理を行うことにより、ターンオン電圧が大幅に負にシフトすることが示された。トランジスタの駆動電圧を低くするためには、ターンオン電圧の絶対値を小さくする必要があるが、酸化物薄膜トランジスタ１ａでは、加熱処理を行うことにより、ターンオン電圧の絶対値が大きくなってしまう場合があることが示された。
【００５５】
なお、酸化物薄膜トランジスタ１ａについて、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、加熱処理前、加熱処理後ともに、結果に再現性が得られなかった。これにより、酸化物薄膜トランジスタ１ａのトランジスタ特性は、安定していないことが確認された。
【００５６】
一方、第１実施形態の酸化物薄膜トランジスタ１では、ゲート絶縁層５が、ＰＶＰをメラニン樹脂にて架橋し、フッ素系界面活性剤を添加した架橋ＰＶＰで構成されているため、ターンオン電圧の絶対値を小さくすることができたものと推測される。
【００５７】
以上説明したように、第１実施形態の酸化物薄膜トランジスタ１は、酸化物半導体層９上面に積層するゲート絶縁層５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１が得られる。
【００５８】
また、ＰＶＰは、塗布法により、低温形成することが可能である。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、ゲート絶縁層５を形成することが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
【００５９】
しかも、ＰＶＰは酸化物半導体に対する反応性が低いため、下面側に形成された酸化物半導体層９にダメージを与えることなく、ゲート絶縁層５を形成させることが可能である。よって、ゲート絶縁層５の形成過程において、酸化物半導体層９はダメージを受けることがない。そのため、酸化物半導体層９の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ１を形成することができる。
【００６０】
その上、酸化物半導体層９の材料として、ＩｎＧａＺｎＯ４を採用しているため、半導体層形成工程（Ｓ２）における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
【００６１】
＜第２実施形態＞
次に、第２実施形態の酸化物薄膜トランジスタ１００について説明する。第２実施形態の酸化物薄膜トランジスタ１００は、第１実施形態とは異なり、ゲート電極１０６がソース電極１０３やドレイン電極１０４より下側に位置する、所謂「ボトムゲート型」の酸化物薄膜トランジスタである。第２実施形態の酸化物薄膜トランジスタ１００は、ボトムゲート型であることの他、層間絶縁層１０５がポリビニルフェノールおよびフッ素系界面活性剤を含有していることに特徴を有する。また、層間絶縁層１０５を貫通するコンタクトホール１１１が設けられている点、画素電極１１２が設けられている点で第１実施形態と異なる。なお、第１実施形態と同一部分の説明については省略する。
【００６２】
はじめに、酸化物薄膜トランジスタ１００の断面構造について、図９を参照して説明する。図９は、第２実施形態である酸化物薄膜トランジスタ１００の縦断面図である。酸化物薄膜トランジスタ１００は、板状の基板１０２を有し、基板１０２上にゲート電極１０６が設けられている。そして、基板１０２とゲート電極１０６とを覆うように、第２実施形態におけるゲート絶縁層１１０が設けられている。第２実施形態におけるゲート絶縁層１１０の上面には、ソース電極１０３とドレイン電極１０４とが離間して設けられている。また、ソース電極１０３とドレイン電極１０４との間の第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面には、酸化物半導体層１０９が連続して設けられている。
【００６３】
そして、酸化物半導体層１０９の上面と、ソース電極１０３及びドレイン電極１０４の各上面と、第三実施形態におけるゲート絶縁層１１０の上面とは、層間絶縁層１０５により覆われている。層間絶縁層１０５の上面には画素電極１１２が設けられている。また、画素電極１１２とドレイン電極１０４との間には、層間絶縁層１０５を貫通するコンタクトホール１１１が設けられている。なお、第２実施形態におけるゲート絶縁層１１０が本発明の第１の絶縁層に相当し、層間絶縁層１０５が本発明の第２の絶縁層に相当する。また、酸化物半導体層１０９が、本発明のチャネル部に相当する。また、画素電極１１２は、液晶表示装置等の制御に用いるもので、本発明の電極に相当する。
【００６４】
基板１０２の材質は、第１実施形態の基板２の材質と同様である。基板１０２の上面に形成されたゲート電極１０６の材質は、第一実施形態のゲート電極６の材質と同様である。
【００６５】
基板１０２の上面、およびゲート電極１０６の上面を覆うように設けられた第２実施形態におけるゲート絶縁層１１０は、一層からなり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＴｉＯ２等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、ポリイミド（ＰＩ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリパラビニルフェノール等が適用可能である。なお、第２実施形態におけるゲート絶縁層１１０の材質としては、絶縁性能、耐性の観点から、無機絶縁物質を採用する方がより好ましい。
【００６６】
第２実施形態におけるゲート絶縁層１１０の上面に離間して設けられたソース電極１０３、ドレイン電極１０４の材質は、第一実施形態のソース電極３、ドレイン電極４の材質と同様である。ソース電極１０３とドレイン電極１０４との間の第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に設けられた酸化物半導体層１０９の材質は、第１実施形態の酸化物半導体層９の材質と同様である。
【００６７】
基板１０２、ソース電極１０３、ドレイン電極１０４、酸化物半導体層１０９の上面に設けられた層間絶縁層１０５は、第一実施形態におけるゲート絶縁層５と同様の構成である。
【００６８】
層間絶縁層１０５の上面に形成される画素電極１１２は、ＩＴＯ（酸化インジウムスズ）により形成される。
【００６９】
次に、酸化物薄膜トランジスタ１００の製造方法について、図１０乃至図１６を参照して説明する。図１０は、酸化物薄膜トランジスタ１００の製造工程を示すフローチャートであり、図１１は、基板１０２の上面にゲート電極１０６が形成された状態の縦断面図である。また、図１２は、図１１に示す基板１０２、ゲート電極１０６の上面に、第２実施形態におけるゲート絶縁層１１０が形成された状態の縦断面図であり、図１３は、第２実施形態におけるゲート絶縁層１１０の上面に、ソース電極１０３、ドレイン電極１０４が形成された状態の縦断面図である。
【００７０】
また、図１４は、ソース電極１０３の上面、ドレイン電極１０４の上面、及びソース電極１０３とドレイン電極１０４との間の、第２実施形態におけるゲート絶縁層１１０の上面に酸化物半導体層１０９が形成された状態の縦断面図である。また、図１５は、ソース電極１０３、ドレイン電極１０４、酸化物半導体層１０９、及び第２実施形態におけるゲート絶縁層１１０の上面に、層間絶縁層１０５が形成された状態の縦断面図である。図１６は、層間絶縁層１０５を貫通するコンタクトホール１１１が形成された状態の縦断面図である。
【００７１】
酸化物薄膜トランジスタ１００の製造工程は、図１０に示すように、ゲート電極形成工程（Ｓ１０１）と、ゲート絶縁層形成工程（Ｓ１０２）と、ソース・ドレイン電極形成工程（Ｓ１０３）と、半導体層形成工程（Ｓ１０４）と、層間絶縁層形成工程（Ｓ１０５）と、コンタクトホール形成工程（Ｓ１０６）と、画素電極形成工程（Ｓ１０７）とを備えている。以下、各工程について具体的に説明する。
【００７２】
初めに、ゲート電極形成工程（Ｓ１０１）が行われる。ゲート電極形成工程（Ｓ１０１）では、基板１０２の上面にゲート電極１０６が形成される。具体的には、まず、基板１０２を洗浄し、基板１０２の上面に、Ｎｉ薄膜が形成される。Ｎｉ薄膜の形成は、スパッタリング法により行われる。このときのターゲットとしてはＮｉが使用され、装置としてはＤＣスパッタ装置が用いられる。形成されたＮｉ薄膜の上面に、フォトリソグラフィ法により、レジストパターンが形成され、エッチング法により、Ｎｉ薄膜がエッチングされる。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図１１に示すように、基板１０２の上面に、Ｎｉからなるゲート電極１０６を形成させることができる。
【００７３】
次に、ゲート絶縁層形成工程が行われる（Ｓ１０２）。ゲート絶縁層形成工程（Ｓ１０２）では、図１１に示すゲート電極１０６の上面、及び基板１０２の上面のうちのゲート電極１０６が設けられていない部位に、ＳｉＯ２膜が形成される。ＳｉＯ２膜の製膜は、スパッタリング法により行われ、ターゲットとしてはＳｉＯ２が使用されるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。こうして、図１２に示すように、ゲート電極１０６の上面、及び基板１０２の上面のうちのゲート電極１０６が設けられていない部位に、ＳｉＯ２からなる第２実施形態におけるゲート絶縁層１１０が形成される。
【００７４】
次に、ソース・ドレイン電極形成工程（Ｓ１０３）が行われる。ソース・ドレイン電極形成工程（Ｓ１０３）では、図１２に示す第２実施形態におけるゲート絶縁層１１０の上面に、Ｎｉ薄膜を製膜し、パターニングして不要部分を除去することにより、図１３に示すように、ソース電極１０３およびドレイン電極１０４を形成する。形成条件は、ゲート電極１０６と同様であるため、説明を省略する。
【００７５】
次に、半導体層形成工程（Ｓ１０４）が行われる。半導体層形成工程（Ｓ１０４）では、図１４に示すように、ソース電極１０３及びドレイン電極１０４の間の、第２実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に、酸化物半導体層１０９が連続して形成される。半導体層形成工程（Ｓ１０４）では、初めに、図１３に示すソース電極１０３の上面と、ドレイン電極１０４の上面と、第三実施形態におけるゲート絶縁層１１０の上面のうちのソース電極１０３、ドレイン電極１０４が設けられていない部位とを覆うように、ＩｎＧａＺｎＯ４膜を形成する。その後、ＩｎＧａＺｎＯ４膜をパターニングして不要部分を除去することにより、ＩｎＧａＺｎＯ４からなる酸化物半導体層１０９を形成する。ＩｎＧａＺｎＯ４膜の形成は、スパッタリング法により行われ、ターゲットとしてＩｎＧａＺｎＯ４が用いられるとともに、ＡｒとＯ２との混合ガスを流しながら行われる。ＩｎＧａＺｎＯ４膜を形成した後、フォトリソグラフィ法を用いてレジストパターンを形成し、ＩｎＧａＺｎＯ４膜をエッチングする。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図１４に示すように、ソース電極１０３及びドレイン電極１０４の間の第三実施形態におけるゲート絶縁層１１０の上面、ソース電極１０３の上面、ドレイン電極１０４の上面に、ＩｎＧａＺｎＯ４からなる酸化物半導体層１０９を連続して形成させることができる。
【００７６】
次に、層間絶縁層形成工程（Ｓ１０５）が行われる。層間絶縁層形成工程（Ｓ１０５）では、図１５に示すように、酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の各上面、及び第２実施形態におけるゲート絶縁層１１０の上面のうち酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の設けられていない部位を覆うように、層間絶縁層１０５が形成される。層間絶縁層１０５の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
【００７７】
本実施形態では、層間絶縁層形成用溶液を、スピンコート法により、図１４に示す酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の各上面、及び基板１０２の上面のうちの酸化物半導体層１０９、ソース電極１０３、ドレイン電極１０４の設けられていない部位を覆うように塗布した後、熱処理を行った。層間絶縁層用溶液は、ＰＶＰ、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテート、フッ素系界面活性剤（メガファックＦ−４８２（ＤＩＣ社製））の混合溶液である。層間絶縁層用溶液は、まず、フッ素系界面活性剤を除く各材料を採取して３０分間混合した後、フッ素系界面活性剤を添加してさらに３０分間混合することで得られた。各材料の重量比は、ＰＶＰ：メラミン−ホルムアルデヒド：プロピレングリコールモノメチルエーテルアセテート：フッ素系界面活性剤＝１：２：１０：０．０１である。塗布後の熱処理は、ホットプレートを用いて行い、７０℃で５分間加熱した後、１２０℃で１０分間加熱し、最後に１５０℃で２時間加熱することにより行った。熱処理後の層間絶縁層１０５の厚さは、７００ｎｍであった。
【００７８】
次に、コンタクトホール形成工程（Ｓ１０６）が行われる。コンタクトホール形成工程（Ｓ１０６）では、層間絶縁層１０５を貫通するコンタクトホール１１１が形成される。コンタクトホール形成工程（Ｓ１０６）では、初めに、コンタクトホール１１１に対応する箇所に開口部を備えたレジストマスクを、図１５に示す層間絶縁層１０５の上面に形成させる。そして、ドライエッチング法により、層間絶縁層１０５をエッチングする。エッチングガスは酸素が用いられる。こうして、図１６に示すように、コンタクトホール１１１を形成させることができる。
【００７９】
次に、画素電極形成工程が行われる（Ｓ１０７）。画素電極形成工程（Ｓ１０７）では、層間絶縁層１０５の上面及びコンタクトホール１１１の周縁部に、ＩＴＯ薄膜が形成された後、パターニングして不要部分が除去されることにより、ＩＴＯからなる画素電極１１２が形成される。ＩＴＯ膜の形成は、スパッタリング法により行われる。ＩＴＯ膜形成後、レジストパターンを形成し、ＩＴＯ膜をエッチングする。そして、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図９に示すように、層間絶縁層１０５の上面に画素電極１１２を形成させることができる。
【００８０】
次に、上述の製造方法によって形成された酸化物薄膜トランジスタ１００の効果を確認するため、酸化物薄膜トランジスタ１００の性能評価を行った。この性能評価では、比較例２として、層間絶縁層１０５を、フッ素系界面活性剤を添加せずに構成した酸化物薄膜トランジスタ１００ａについても、性能評価を行った。以下、この性能評価について説明する。
【００８１】
はじめに、比較例２の酸化物薄膜トランジスタ１００ａの断面構造について、図１７を参照して説明する。図１７は、比較例１の酸化物薄膜トランジスタ１００ａの縦断面図である。
【００８２】
図１７に示す比較例２の酸化物薄膜トランジスタ１００ａの構成は、層間絶縁層１０５を、フッ素家界面活性剤を添加せずに構成した層間絶縁層１０５ａとした以外は、第２実施形態の酸化物薄膜トランジスタ１００と同様である。酸化物薄膜トランジスタ１００ａは、第２実施形態の酸化物薄膜トランジスタ１００の製造工程のうち、層間絶縁層形成工程（Ｓ１０５）にて、フッ素系界面活性剤の添加を省いて製造することにより得られる。
【００８３】
次に、性能評価の方法および性能評価の結果について、図１８乃至図１９を参照して説明する。図１８は、第２実施形態の酸化物薄膜トランジスタ１００のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ（以下、電圧−電流特性という）である。図１９は、酸化物薄膜トランジスタ１００ａの電圧−電流特性である。なお、図１８乃至図１９において、曲線ａは、加熱処理前の酸化物薄膜トランジスタ１００、１００ａの電圧−電流特性を示し、曲線ｂは、加熱処理後の酸化物薄膜トランジスタ１００、１００ａの電圧−電流特性を示す。
【００８４】
性能評価は、図１８乃至図１９に示す電圧−電流特性より求められる酸化物薄膜トランジスタの電界効果移動度と、ターンオン電圧とを指標として行った。評価方法については、第１実施形態の酸化物薄膜トランジスタ１およびその比較例１の酸化膜トランジスタ１ａの評価方法と同じであるので、説明は省略する。
【００８５】
まず、第２実施形態の酸化物薄膜トランジスタ１００における熱処理前後の電界効果移動度およびターンオン電圧について評価した。図１８に示す第２の実施形態の酸化物薄膜トランジスタ１００の電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が４．３ｃｍ２／Ｖｓ、ターンオン電圧が−１３Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が３．６ｃｍ２／Ｖｓ、ターンオン電圧が−１２Ｖであった（曲線ｂ）。これにより、第２実施形態の酸化物薄膜トランジスタ１００では、加熱処理を行っても、電界効果移動度がほとんど変化しないことが判明した。また、加熱処理前後で、ターンオン電圧はほとんど変化しないことが判明した。これにより、高い電界効果移動度を有し、かつ加熱処理によるターンオン電圧の変動のない安定した特性を有する酸化物薄膜トランジスタ１が得られることが示された。
【００８６】
なお、第２実施形態の酸化物薄膜トランジスタ１００について、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、再現性の良い結果が得られた。これにより、第２実施形態の酸化物薄膜トランジスタ１００は、安定したトランジスタ特性を有することが確認された。
【００８７】
次に、比較例２の酸化物薄膜トランジスタ１００ａにおける加熱処理前後の電界効果移動度およびターンオン電圧について評価した。図１９に示す酸化物薄膜トランジスタ１００ａの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、加熱処理前は、電界効果移動度が８．５ｃｍ２／Ｖｓ、ターンオン電圧が−１６Ｖであった（曲線ａ）。また、加熱処理後には、電界効果移動度が７．５ｃｍ２／Ｖｓ、ターンオン電圧が−１０５Ｖであった（曲線ｂ）。これにより、比較例２の酸化物薄膜トランジスタ１００ａでは、加熱処理を行うことにより、ターンオン電圧が大幅に負にシフトすることが示された。トランジスタの駆動電圧を低くするためには、ターンオン電圧の絶対値を小さくする必要があるが、酸化物薄膜トランジスタ１００ａでは、加熱処理を行うことにより、ターンオン電圧の絶対値が大きくなってしまう場合があることが示された。
【００８８】
なお、酸化物薄膜トランジスタ１００ａについて、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、加熱処理前、加熱処理後ともに、結果に再現性が得られなかった。これにより、酸化物薄膜トランジスタ１００ａのトランジスタ特性は、安定していないことが確認された。
【００８９】
一方、第２実施形態の酸化物薄膜トランジスタ１００では、層間絶縁層１０５が、ＰＶＰをメラニン樹脂にて架橋し、フッ素系界面活性剤を添加した架橋ＰＶＰで構成されているため、ターンオン電圧の絶対値を小さくすることができたものと推測される。
【００９０】
以上説明したように、第２実施形態の酸化物薄膜トランジスタ１００は、酸化物半導体層１０９上面に積層するゲート絶縁層１０５を、ＰＶＰおよびフッ素系界面活性剤を含む構成とすることにより、良好かつ安定した特性を有するとともに、加熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ１００が得られる。
【００９１】
また、ＰＶＰは、塗布法により、低温形成することが可能である。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、層間絶縁層１０５を形成することが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
【００９２】
しかも、ＰＶＰは酸化物半導体に対する反応性が低いため、下面側に形成された酸化物半導体層１０９にダメージを与えることなく、層間絶縁層１０５を形成させることが可能である。よって、層間絶縁層１０５の形成過程において、酸化物半導体層１０９はダメージを受けることがない。そのため、酸化物半導体層１０９の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ１００を形成することができる。
【００９３】
その上、酸化物半導体層１０９の材料として、ＩｎＧａＺｎＯ４を採用しているため、半導体層形成工程（Ｓ２）における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
【００９４】
尚、本発明は、詳述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々変更を加えてもよい。例えば、酸化物薄膜トランジスタを構成する基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、酸化物半導体層の材料、大きさ、形状は実施形態の場合に限定されず、本開示の要旨を逸脱しない範囲内において適宜変更可能である。
【００９５】
例えば、第１実施形態〜第２実施形態では、ソース電極とドレイン電極とを形成させた後に酸化物半導体層を形成させたが、酸化物半導体層を形成させた後にソース電極とドレイン電極とを形成させてもよい。この場合には、酸化物半導体層の形成過程で、ソース電極、ドレイン電極が酸化されることがないので、ソース電極とドレイン電極との材料を選択する際の選択の幅を広げることができる。
【符号の説明】
【００９６】
１ 酸化物薄膜トランジスタ
２ 基板
３ ソース電極
４ ドレイン電極
５ ゲート絶縁層
６ ゲート電極
９ 酸化物半導体層
１００ （第２実施形態の）酸化物薄膜トランジスタ
１０２ 基板
１０３ ソース電極
１０４ ドレイン電極
１０５ 層間絶縁層
１０６ ゲート電極
１０９ 酸化物半導体層
１１０ （第２実施形態の）ゲート絶縁層
【特許請求の範囲】
【請求項１】
第１の絶縁層と、
前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、
前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、
前記チャネル部の上面に設けられた第２の絶縁層と
を備え、
前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなることを特徴とする酸化物薄膜トランジスタ。
【請求項２】
前記チャネル部を構成する酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されていることを特徴とする請求項１に記載の酸化物薄膜トランジスタ。
【請求項３】
前記酸化物薄膜トランジスタはトップゲート型であって、
前記第１の絶縁層は基板であり、前記第２の絶縁層の上面には、ゲート電極が設けられることを特徴とする請求項１乃至２のいずれかに記載の酸化物薄膜トランジスタ。
【請求項４】
前記酸化物薄膜トランジスタはボトムゲート型であって、
前記第１の絶縁層はゲート絶縁層であり、前記第２の絶縁層の上面に電極が設けられていることを特徴とする請求項１乃至２のいずれかに記載の酸化物薄膜トランジスタ。
【請求項５】
第１の絶縁層の上面に酸化物半導体にて構成されるチャネル部を形成させるチャネル部形成工程と、
前記チャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、
前記チャネル部の上面に、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなる第２の絶縁層を形成させる第２絶縁層形成工程と
からなることを特徴とする酸化物薄膜トランジスタの製造方法。
【請求項６】
前記酸化物薄膜トランジスタはトップゲート型であって、
前記第１の絶縁層は基板であり、
前記第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする請求項５に記載の酸化物薄膜トランジスタの製造方法。
【請求項７】
前記酸化物薄膜トランジスタはボトムゲート型であって、
基板上にゲート電極を形成させるゲート電極形成工程と、
前記ゲート電極上面に、前記第１の絶縁層を形成させる第１絶縁層形成工程と、
前記第２の絶縁層の上面に、画素電極を形成させる画素電極形成工程とを
さらに備えることを特徴とする請求項５に記載の酸化物薄膜トランジスタの製造方法。
【請求項８】
請求項１乃至４に記載の酸化物薄膜トランジスタが使用されていることを特徴とするディスプレイ。
【請求項１】
第１の絶縁層と、
前記第１の絶縁層の上面において、酸化物半導体にて構成されるチャネル部と、
前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、
前記チャネル部の上面に設けられた第２の絶縁層と
を備え、
前記第２の絶縁層は、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなることを特徴とする酸化物薄膜トランジスタ。
【請求項２】
前記チャネル部を構成する酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか１種の元素を含む酸化物により形成されていることを特徴とする請求項１に記載の酸化物薄膜トランジスタ。
【請求項３】
前記酸化物薄膜トランジスタはトップゲート型であって、
前記第１の絶縁層は基板であり、前記第２の絶縁層の上面には、ゲート電極が設けられることを特徴とする請求項１乃至２のいずれかに記載の酸化物薄膜トランジスタ。
【請求項４】
前記酸化物薄膜トランジスタはボトムゲート型であって、
前記第１の絶縁層はゲート絶縁層であり、前記第２の絶縁層の上面に電極が設けられていることを特徴とする請求項１乃至２のいずれかに記載の酸化物薄膜トランジスタ。
【請求項５】
第１の絶縁層の上面に酸化物半導体にて構成されるチャネル部を形成させるチャネル部形成工程と、
前記チャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、
前記チャネル部の上面に、少なくともポリビニルフェノールを含有し、フッ素系界面活性剤を添加してなる第２の絶縁層を形成させる第２絶縁層形成工程と
からなることを特徴とする酸化物薄膜トランジスタの製造方法。
【請求項６】
前記酸化物薄膜トランジスタはトップゲート型であって、
前記第１の絶縁層は基板であり、
前記第２の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする請求項５に記載の酸化物薄膜トランジスタの製造方法。
【請求項７】
前記酸化物薄膜トランジスタはボトムゲート型であって、
基板上にゲート電極を形成させるゲート電極形成工程と、
前記ゲート電極上面に、前記第１の絶縁層を形成させる第１絶縁層形成工程と、
前記第２の絶縁層の上面に、画素電極を形成させる画素電極形成工程とを
さらに備えることを特徴とする請求項５に記載の酸化物薄膜トランジスタの製造方法。
【請求項８】
請求項１乃至４に記載の酸化物薄膜トランジスタが使用されていることを特徴とするディスプレイ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−６６２６９（Ｐ２０１１−６６２６９Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１６６３１（Ｐ２００９−２１６６３１）
【出願日】平成２１年９月１８日（２００９．９．１８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１８日（２００９．９．１８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
[ Back to top ]