ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス
【課題】 誘電体層における膜亀裂を減少させる方法を記載する。
【解決手段】 方法には、基板上に第一誘電体膜を堆積させるステップと、膜上でエッチングを行うことにより第一誘電体膜の最上部を除去するステップとが含まれるのがよい。方法には、また、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップと、第二誘電体膜の最上部を除去するステップとが含まれるのがよい。更に、方法には、第一誘電体膜と第二誘電体膜をアニールして、誘電体層を形成するステップが含まれるのがよく、第一誘電体膜と第二誘電体膜から最上部を除去することにより誘電体層における応力レベルが低下している。
【解決手段】 方法には、基板上に第一誘電体膜を堆積させるステップと、膜上でエッチングを行うことにより第一誘電体膜の最上部を除去するステップとが含まれるのがよい。方法には、また、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップと、第二誘電体膜の最上部を除去するステップとが含まれるのがよい。更に、方法には、第一誘電体膜と第二誘電体膜をアニールして、誘電体層を形成するステップが含まれるのがよく、第一誘電体膜と第二誘電体膜から最上部を除去することにより誘電体層における応力レベルが低下している。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本出願は、２００６年６月２２日出願の米国仮出願第６０／８０５,５７３号の利益を主張し、この開示内容全体が本明細書にすべてのために援用されている。本出願は、また、２００７年５月２５日出願の“ＡＭＥＴＨＯＤ ＦＯＲＤＥＰＯＳＩＴＩＮＧ ＡＮＤ ＣＵＲＩＮＧ ＬＯＷ-Ｋ ＦＩＬＭＳＦＯＲ ＧＡＰＦＩＬＬＡＮＤ ＣＯＮＦＯＲＭＡＬＦＩＬＭ ＡＰＰＬＩＣＡＴＩＯＮＳ”と称する米国特許出願第１１／７５３,９１８号; ２００７年５月２５日出願の“Ａ ＮＯＶＥＬ ＤＥＰＯＳＩＴＩＯＮ-ＰＬＡＳＭＡ ＣＵＲＥ ＣＹＣＬＥＰＲＯＣＥＳＳ ＴＯＥＮＨＡＮＣＥ ＦＩＬＭＱＵＡＬＩＴＹ ＯＦＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥ”と称する米国特許出願第１１／７５３,９６８号に関連し、いずれの出願の開示内容全体も本明細書にすべてのために援用されている。
【発明の背景】
【０００２】
[0002]半導体技術の開発において直面し続けている課題の一つは、回路素子や相互接続部の密度をそれらの間に誤った相互作用を導入せずに高くしたいという要望である。望まない相互作用は、典型的には、物理的にも電気的にも素子を分離するために電気的絶縁物質で充填されるギャップ又はトレンチを設けることによって防止される。しかしながら、回路密度が高くなるにつれて、これらのギャップの幅が狭くなり、アスペクト比が大きくなり、ボイドを残さずにギャップを充填することがますます難しくなる。ギャップが完全に充填されない場合のボイドの形成は、絶縁物質内に不純物をトラップするように、完成したデバイスの動作に悪影響を及ぼすことから望ましくない。
【０００３】
[0003]ギャップ充填適用に用いられる一般の技術は、化学気相堆積（“ＣＶＤ”）技術である。従来の熱ＣＶＤプロセスは、熱誘導化学反応が行われる基板表面に反応性ガスを供給して、所望の膜を生成させるものである。プラズマ増強型ＣＶＤ（“ＰＥＣＶＤ”）技術は、基板表面付近の反ゾーンに高周波（“ＲＦ”）エネルギーを加えることによって反応種ガスの励起及び／又は解離を促進させる。プラズマにおける化学種の高反応性によって、化学反応が起こるのに必要とされるエネルギーが減少するので、従来の熱ＣＶＤプロセスと比較した場合にこのようなＣＶＤプロセスに必要とされる温度が下がる。これらの利点は、更に、高密度プラズマ（“ＨＤＰ”）ＣＶＤ技術によって利用されることがあり、プラズマ化学種が更に反応性であるように、密度の高いプラズマが低真空圧で形成される。これら技術のそれぞれが、広くは包括的“ＣＶＤ技術”に入り、これらの技術のそれぞれが、ある特定の適用に多かれ少なかれ適切にする特徴的性質を持つ。
【０００４】
[0004]ギャップのアスペクト比が大きく幅が狭い場合には、順次物質を堆積させ、その一部をエッチングし、更に物質を堆積させることにより“堆積／エッチング／堆積”プロセスを用いた熱ＣＶＤ技術でギャップを充填してきた。エッチングステップは、より多くの物質が塞いで内部ギャップが残る前に堆積され得るように開放されている、部分的に充填されたギャップを再形成するように作用する。このような堆積／エッチング／堆積プロセスは、ＰＥＣＶＤ技術とも用いられてきたが、熱ＣＶＤ技術とＰＥＣＶＤ技術は、堆積ステップとエッチングステップのサイクルによったとしても、アスペクト比が非常に大きいギャップを充填することが未だにできない。
【０００５】
[0005]堆積／エッチング／堆積プロセスは、また、ＨＤＰ-ＣＶＤプロセスのギャップ充填を改善することが示されている。最初は、堆積／エッチング／堆積プロセスのＨＤＰ-ＣＶＤへの適用が、ＰＥＣＶＤプロセスとは異なり、ＨＤＰ-ＣＶＤプロセス中、プラズマ中のイオン化学種の高密度が、堆積している間に、すでにそこで膜のスパッタリングを引き起こすことから直観で分かるものではないとみなされた。堆積プロセスの間の物質のこの同時のスパッタリングと堆積は、堆積の間のギャップ開放を保つ傾向があり、それ故、別々の中間エッチングステップを無用にすると考えられた。しかし、ＫｅｎｔＲｏｓｓｍａｎによる１９９８年３月２０日に出願の米国特許第６,１９４,０３８号において、ギャップ充填があるＨＤＰ-ＣＶＤプロセス条件下で堆積／エッチング／堆積プロセスを用いて更に改善され得るという予測できない結果が証明された。この結果は、ＧｅｏｒｇｅＤ. Ｐａｐａｓｏｕｌｉｏｔｉｓらによる１９９８年５月５日出願の米国特許第６,０３０,１８１号において後に確認された。
【０００６】
[0006]しかしながら、誘電体ギャップ充填にＨＤＰ-ＣＶＤと堆積／エッチング／堆積を組み合わせるプロセスでさえ、充填することができるギャップのサイズとアスペクト比になお制限がある。例えば、高アスペクト比を持つ小さなギャップは、ギャップの最上部が誘電物質を過剰充填しないようにするための実用的でない数の堆積-エッチングサイクルを受ける必要があることである。エッチングサイクルの頻度と時間の増加は、充填すべきギャップを画成する構造の損傷の可能性を示している。この可能性は、不充分な物質が前の堆積中に堆積された場合及び／又は堆積された物質の過剰な量がエッチングステップの間に除去された場合に存在する。製法の最適化は、個々のチャンバ特性及び／又は個々のウエハ特性が堆積とエッチングに影響を与えることがあるという事実によって妨げられる。より高密度のデバイスへの動向が続くにつれて、増大するアスペクト比に対応することができるギャップに誘電物質を堆積する新規な方法を見出すことは望ましいことである。
【発明の概要】
【０００７】
[0007]本発明の実施形態は、誘電体層内の膜亀裂を減少させる方法を含む。方法には、基板上に第一誘電体膜を堆積させるステップと、膜上でエッチングを行うことによって第一誘電体膜の最上部を除去するステップとが含まれる場合がある。方法には、また、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップと、第二誘電体膜の最上部を除去するステップとが含まれる場合がある。更に、方法には、第一誘電体膜と第二誘電体膜をアニールして、誘電体層を形成するステップが含まれるのがよく、第一誘電体膜と第二誘電体膜から最上部を除去することにより、誘電体層における応力レベルが低下している。
【０００８】
[0008]実施形態は、また、トレンチを誘電物質で充填する方法を含む。方法には、トレンチを誘電物質の膜で充填するステップであって、誘電体膜が原子酸素を含む第一流体流れとシリコン含有前駆物質を含む第二流体流れとを合わせることによって形成することができる、前記ステップと、原子酸素とシリコン含有前駆物質を反応させて、トレンチ内に誘電体膜を形成する、前記ステップとが含まれる場合がある。方法には、また、膜をエッチングすることによって誘電体膜の最上部を除去するステップと、エッチングされた膜をアニールするステップとが含まれる場合がある。
【０００９】
[0009]実施形態は、更に、誘電体層内の膜亀裂を減少させる追加の方法を含む。方法には、基板上に第一誘電体膜を堆積させるステップと、第一膜上で第一アニールを行なうステップとが含まれる場合がある。方法には、また、第一膜上で第一エッチングを行うことによってアニールされた第一膜の最上部を除去するステップと、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップとが含まれる場合がある。更に、方法には、第二膜上で第二エッチングを行うことによって第二誘電体膜の最上部を除去するステップと、第一誘電体膜と第二誘電体膜の第二アニールを行うとともに誘電体層を形成するステップとが含まれる場合がある。第一誘電体膜と第二誘電体膜から最上部を除去すると、誘電体層における応力レベルが低下する。
【００１０】
[0010]実施形態には、更にその上、半導体基板上のギャップに誘電物質を充填するための多段階堆積法が含まれる場合がある。方法には、ギャップの底部に第一誘電物質を堆積させるステップと、第一アニールにおいて第一誘電体膜をアニールするステップとが含まれる場合がある。方法には、更に、アニールされた第一誘電体膜上に第二誘電体膜を堆積させるステップと、第二アニールにおいて第二誘電体膜をアニールするステップとが含まれる場合がある。
【００１１】
[0011]追加の実施形態と特徴は、一部分は以下の説明に示され、一部分は本明細書の試験の際に当業者に明らかになるか又は本発明の実施によって学ぶことができる。本発明の特徴と利点は、本明細書に記載された手段、組み合わせ、及び方法によって理解され達成することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図２Ａ】図２Ａは、本発明の実施形態に従って基板上に誘電物質を堆積させる方法を示すフローチャートである。
【図２Ｂ】図２Ｂは、本発明の実施形態に従って基板上に誘電物質を堆積させる方法を示すフローチャートである。
【図３】図３は、本発明に実施形態に従って原子酸素前駆物質を用いて物質を堆積させるステップを含む誘電物質を堆積させる方法を示すフローチャートである。
【図４】図４は、本発明の実施形態に従って誘電物質を堆積させ加熱する方法を示すフローチャートである。
【図５Ａ】図５Ａは、本発明の実施形態に従って誘電物質を堆積させアニールする方法を示す追加のフローチャートである。
【図５Ｂ】図５Ｂは、本発明の実施形態に従って誘電物質を堆積させアニールする方法を示す追加のフローチャートである。
【図６Ａ】図６Ａは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図７Ａ】図７Ａは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図７Ｂ】図７Ｂは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図７Ｃ】図７Ｃは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図８Ａ】図８Ａは、本発明の実施形態に従って基板ギャップ内に基板ステップに沿って堆積された誘電物質を示す電子顕微鏡写真である。
【図８Ｂ】図８Ｂは、本発明の実施形態に従って基板ギャップ内に基板段差に沿って堆積された誘電物質を示す電子顕微鏡写真である。
【図９Ａ】図９Ａは、基板ギャップ内に基板段差に沿った比較誘電堆積を示す電子顕微鏡写真である。
【関連出願の相互参照】
【０００１】
[0001]本出願は、２００６年６月２２日出願の米国仮出願第６０／８０５,５７３号の利益を主張し、この開示内容全体が本明細書にすべてのために援用されている。本出願は、また、２００７年５月２５日出願の“ＡＭＥＴＨＯＤ ＦＯＲＤＥＰＯＳＩＴＩＮＧ ＡＮＤ ＣＵＲＩＮＧ ＬＯＷ-Ｋ ＦＩＬＭＳＦＯＲ ＧＡＰＦＩＬＬＡＮＤ ＣＯＮＦＯＲＭＡＬＦＩＬＭ ＡＰＰＬＩＣＡＴＩＯＮＳ”と称する米国特許出願第１１／７５３,９１８号; ２００７年５月２５日出願の“Ａ ＮＯＶＥＬ ＤＥＰＯＳＩＴＩＯＮ-ＰＬＡＳＭＡ ＣＵＲＥ ＣＹＣＬＥＰＲＯＣＥＳＳ ＴＯＥＮＨＡＮＣＥ ＦＩＬＭＱＵＡＬＩＴＹ ＯＦＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥ”と称する米国特許出願第１１／７５３,９６８号に関連し、いずれの出願の開示内容全体も本明細書にすべてのために援用されている。
【発明の背景】
【０００２】
[0002]半導体技術の開発において直面し続けている課題の一つは、回路素子や相互接続部の密度をそれらの間に誤った相互作用を導入せずに高くしたいという要望である。望まない相互作用は、典型的には、物理的にも電気的にも素子を分離するために電気的絶縁物質で充填されるギャップ又はトレンチを設けることによって防止される。しかしながら、回路密度が高くなるにつれて、これらのギャップの幅が狭くなり、アスペクト比が大きくなり、ボイドを残さずにギャップを充填することがますます難しくなる。ギャップが完全に充填されない場合のボイドの形成は、絶縁物質内に不純物をトラップするように、完成したデバイスの動作に悪影響を及ぼすことから望ましくない。
【０００３】
[0003]ギャップ充填適用に用いられる一般の技術は、化学気相堆積（“ＣＶＤ”）技術である。従来の熱ＣＶＤプロセスは、熱誘導化学反応が行われる基板表面に反応性ガスを供給して、所望の膜を生成させるものである。プラズマ増強型ＣＶＤ（“ＰＥＣＶＤ”）技術は、基板表面付近の反ゾーンに高周波（“ＲＦ”）エネルギーを加えることによって反応種ガスの励起及び／又は解離を促進させる。プラズマにおける化学種の高反応性によって、化学反応が起こるのに必要とされるエネルギーが減少するので、従来の熱ＣＶＤプロセスと比較した場合にこのようなＣＶＤプロセスに必要とされる温度が下がる。これらの利点は、更に、高密度プラズマ（“ＨＤＰ”）ＣＶＤ技術によって利用されることがあり、プラズマ化学種が更に反応性であるように、密度の高いプラズマが低真空圧で形成される。これら技術のそれぞれが、広くは包括的“ＣＶＤ技術”に入り、これらの技術のそれぞれが、ある特定の適用に多かれ少なかれ適切にする特徴的性質を持つ。
【０００４】
[0004]ギャップのアスペクト比が大きく幅が狭い場合には、順次物質を堆積させ、その一部をエッチングし、更に物質を堆積させることにより“堆積／エッチング／堆積”プロセスを用いた熱ＣＶＤ技術でギャップを充填してきた。エッチングステップは、より多くの物質が塞いで内部ギャップが残る前に堆積され得るように開放されている、部分的に充填されたギャップを再形成するように作用する。このような堆積／エッチング／堆積プロセスは、ＰＥＣＶＤ技術とも用いられてきたが、熱ＣＶＤ技術とＰＥＣＶＤ技術は、堆積ステップとエッチングステップのサイクルによったとしても、アスペクト比が非常に大きいギャップを充填することが未だにできない。
【０００５】
[0005]堆積／エッチング／堆積プロセスは、また、ＨＤＰ-ＣＶＤプロセスのギャップ充填を改善することが示されている。最初は、堆積／エッチング／堆積プロセスのＨＤＰ-ＣＶＤへの適用が、ＰＥＣＶＤプロセスとは異なり、ＨＤＰ-ＣＶＤプロセス中、プラズマ中のイオン化学種の高密度が、堆積している間に、すでにそこで膜のスパッタリングを引き起こすことから直観で分かるものではないとみなされた。堆積プロセスの間の物質のこの同時のスパッタリングと堆積は、堆積の間のギャップ開放を保つ傾向があり、それ故、別々の中間エッチングステップを無用にすると考えられた。しかし、ＫｅｎｔＲｏｓｓｍａｎによる１９９８年３月２０日に出願の米国特許第６,１９４,０３８号において、ギャップ充填があるＨＤＰ-ＣＶＤプロセス条件下で堆積／エッチング／堆積プロセスを用いて更に改善され得るという予測できない結果が証明された。この結果は、ＧｅｏｒｇｅＤ. Ｐａｐａｓｏｕｌｉｏｔｉｓらによる１９９８年５月５日出願の米国特許第６,０３０,１８１号において後に確認された。
【０００６】
[0006]しかしながら、誘電体ギャップ充填にＨＤＰ-ＣＶＤと堆積／エッチング／堆積を組み合わせるプロセスでさえ、充填することができるギャップのサイズとアスペクト比になお制限がある。例えば、高アスペクト比を持つ小さなギャップは、ギャップの最上部が誘電物質を過剰充填しないようにするための実用的でない数の堆積-エッチングサイクルを受ける必要があることである。エッチングサイクルの頻度と時間の増加は、充填すべきギャップを画成する構造の損傷の可能性を示している。この可能性は、不充分な物質が前の堆積中に堆積された場合及び／又は堆積された物質の過剰な量がエッチングステップの間に除去された場合に存在する。製法の最適化は、個々のチャンバ特性及び／又は個々のウエハ特性が堆積とエッチングに影響を与えることがあるという事実によって妨げられる。より高密度のデバイスへの動向が続くにつれて、増大するアスペクト比に対応することができるギャップに誘電物質を堆積する新規な方法を見出すことは望ましいことである。
【発明の概要】
【０００７】
[0007]本発明の実施形態は、誘電体層内の膜亀裂を減少させる方法を含む。方法には、基板上に第一誘電体膜を堆積させるステップと、膜上でエッチングを行うことによって第一誘電体膜の最上部を除去するステップとが含まれる場合がある。方法には、また、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップと、第二誘電体膜の最上部を除去するステップとが含まれる場合がある。更に、方法には、第一誘電体膜と第二誘電体膜をアニールして、誘電体層を形成するステップが含まれるのがよく、第一誘電体膜と第二誘電体膜から最上部を除去することにより、誘電体層における応力レベルが低下している。
【０００８】
[0008]実施形態は、また、トレンチを誘電物質で充填する方法を含む。方法には、トレンチを誘電物質の膜で充填するステップであって、誘電体膜が原子酸素を含む第一流体流れとシリコン含有前駆物質を含む第二流体流れとを合わせることによって形成することができる、前記ステップと、原子酸素とシリコン含有前駆物質を反応させて、トレンチ内に誘電体膜を形成する、前記ステップとが含まれる場合がある。方法には、また、膜をエッチングすることによって誘電体膜の最上部を除去するステップと、エッチングされた膜をアニールするステップとが含まれる場合がある。
【０００９】
[0009]実施形態は、更に、誘電体層内の膜亀裂を減少させる追加の方法を含む。方法には、基板上に第一誘電体膜を堆積させるステップと、第一膜上で第一アニールを行なうステップとが含まれる場合がある。方法には、また、第一膜上で第一エッチングを行うことによってアニールされた第一膜の最上部を除去するステップと、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップとが含まれる場合がある。更に、方法には、第二膜上で第二エッチングを行うことによって第二誘電体膜の最上部を除去するステップと、第一誘電体膜と第二誘電体膜の第二アニールを行うとともに誘電体層を形成するステップとが含まれる場合がある。第一誘電体膜と第二誘電体膜から最上部を除去すると、誘電体層における応力レベルが低下する。
【００１０】
[0010]実施形態には、更にその上、半導体基板上のギャップに誘電物質を充填するための多段階堆積法が含まれる場合がある。方法には、ギャップの底部に第一誘電物質を堆積させるステップと、第一アニールにおいて第一誘電体膜をアニールするステップとが含まれる場合がある。方法には、更に、アニールされた第一誘電体膜上に第二誘電体膜を堆積させるステップと、第二アニールにおいて第二誘電体膜をアニールするステップとが含まれる場合がある。
【００１１】
[0011]追加の実施形態と特徴は、一部分は以下の説明に示され、一部分は本明細書の試験の際に当業者に明らかになるか又は本発明の実施によって学ぶことができる。本発明の特徴と利点は、本明細書に記載された手段、組み合わせ、及び方法によって理解され達成することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施形態に従って誘電物質で充填される基板におけるギャップパターンを示す断面図である。
【図２Ａ】図２Ａは、本発明の実施形態に従って基板上に誘電物質を堆積させる方法を示すフローチャートである。
【図２Ｂ】図２Ｂは、本発明の実施形態に従って基板上に誘電物質を堆積させる方法を示すフローチャートである。
【図３】図３は、本発明に実施形態に従って原子酸素前駆物質を用いて物質を堆積させるステップを含む誘電物質を堆積させる方法を示すフローチャートである。
【図４】図４は、本発明の実施形態に従って誘電物質を堆積させ加熱する方法を示すフローチャートである。
【図５Ａ】図５Ａは、本発明の実施形態に従って誘電物質を堆積させアニールする方法を示す追加のフローチャートである。
【図５Ｂ】図５Ｂは、本発明の実施形態に従って誘電物質を堆積させアニールする方法を示す追加のフローチャートである。
【図６Ａ】図６Ａは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す断面図である。
【図７Ａ】図７Ａは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図７Ｂ】図７Ｂは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図７Ｃ】図７Ｃは、本発明の実施形態に従って誘電物質で充填される基板ギャップを示す追加の断面図である。
【図８Ａ】図８Ａは、本発明の実施形態に従って基板ギャップ内に基板ステップに沿って堆積された誘電物質を示す電子顕微鏡写真である。
【図８Ｂ】図８Ｂは、本発明の実施形態に従って基板ギャップ内に基板段差に沿って堆積された誘電物質を示す電子顕微鏡写真である。
【図９Ａ】図９Ａは、基板ギャップ内に基板段差に沿った比較誘電堆積を示す電子顕微鏡写真である。
【特許請求の範囲】
【請求項１】
誘電体層における膜亀裂を減少させる方法であって：
基板上に第一誘電体膜を堆積させるステップと；
該膜にエッチングを行うことにより該第一誘電体膜の最上部を除去するステップと；
エッチングした第一膜の上に第二誘電体膜を堆積させるステップと；
該第二誘電体膜の最上部を除去するステップと；
該第一誘電体膜と該第二誘電体膜をアニールして、該誘電体層を形成するステップと；
を含み、該第一誘電体膜と該第二誘電体膜から該最上部を除去すると、該誘電体層の応力レベルが低下する、前記方法。
【請求項２】
該第一誘電体膜と該第二誘電体膜を堆積させるステップが：
有機シリコン前駆物質と原子酸素を堆積チャンバ内で混合する工程と；
該前駆物質を反応させて、該基板上に二酸化シリコン層を形成する工程と；
を含む、請求項１に記載の方法。
【請求項３】
該原子酸素が、該堆積チャンバの外部で生成される、請求項２に記載の方法。
【請求項４】
該原子酸素が：
アルゴンを含むガス混合物からプラズマを形成し；更に、
酸素前駆物質を該プラズマに導入し、ここで、該酸素前駆物質が解離して該原子酸素を形成する；
ことによって形成される、請求項２に記載の方法。
【請求項５】
該酸素前駆物質が、分子酸素、オゾン、（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、及び水からなる群より選ばれる、請求項４に記載の方法。
【請求項６】
該原子酸素が：
酸素前駆物質を光解離チャンバに導入し；更に、
該酸素前駆物質を紫外光にさらし、ここで、該紫外光が該酸素前駆物質を解離して原子酸素を形成する；
ことによって形成される、請求項２に記載の方法。
【請求項７】
該有機シリコン前駆物質が、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、トリメトキシシラン（ＴｒｉＭＯＳ）、テトラメチルオルトシリケート（ＴＭＯＳ）、トリエトキシシラン（ＴｒｉＥＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、又はフェニルシランを含む、請求項２に記載の方法。
【請求項８】
該第一誘電体膜の該エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項１に記載の方法。
【請求項９】
該誘電体膜の該エッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことによって行われるドライエッチングである、請求項１に記載の方法。
【請求項１０】
該エッチングガスが、三フッ化窒素又は有機フッ素化合物を含む、請求項９に記載の方法。
【請求項１１】
該有機フッ素化合物が、ＣＦ４、Ｃ２Ｆ６、又はＣ３Ｆ８を含む、請求項１０に記載の方法。
【請求項１２】
該第一誘電体膜の該エッチングが、該膜を酸性溶液にさらすことによって行われるウェットエッチングである、請求項１に記載の方法。
【請求項１３】
該酸性溶液が、フッ化水素酸、塩酸、リン酸、硝酸、又は硫酸を含む、請求項１２に記載の方法。
【請求項１４】
該酸性溶液が、更に、過酸化水素を含む、請求項１２に記載の方法。
【請求項１５】
該第一誘電体膜の該エッチングが、該膜を塩基性溶液にさらすことにより行われるウェットエッチングである、請求項１に記載の方法。
【請求項１６】
該塩基性溶液が、水酸化アルミニウムを含む、請求項１５に記載の方法。
【請求項１７】
該塩基性溶液が、更に過酸化水素を含む、請求項１６に記載の方法。
【請求項１８】
該エッチングがウェットエッチングであり、該第一膜の該堆積と前記第一膜の該ウェットエッチングが、同一プロセスチャンバ内で行われる、請求項８に記載の方法。
【請求項１９】
該エッチングが、該第一誘電体膜の堆積に用いられるものと異なるチャンバ内で行われるウェットエッチングである、請求項８に記載の方法。
【請求項２０】
該第一誘電体膜の最初の深さが、約１ｎｍ〜約１００ｎｍである、請求項１に記載の方法。
【請求項２１】
該方法が、該第一膜の該最上部を除去する前に該第一誘電体膜をアニールするステップを含む、請求項１に記載の方法。
【請求項２２】
該方法が、該第二誘電体膜を堆積させる前に該第一誘電体膜をアニールするステップを含む、請求項１に記載の方法。
【請求項２３】
トレンチを誘電物質で充填する方法であって：
該トレンチを該誘電物質の膜で充填するステップであって、該誘電体膜が：
原子酸素を含む第一流体の流れとシリコン含有前駆物質を含む第二流体の流れとを合わせ；更に、
該原子酸素と該シリコン含有前駆物質を反応させて、該トレンチ内に該誘電体膜を形成する；
ことによって形成される、前記ステップと；
該膜をエッチングすることによって該誘電体膜の最上部を除去するステップと；
エッチングされた該膜をアニールするステップと；
を含む、前記方法。
【請求項２４】
最初に堆積された該誘電体膜が、該トレンチの最上部の上に広がる、請求項２３に記載の方法。
【請求項２５】
該誘電体膜が、該トレンチの該最上部の下にエッチバックされる、請求項２４に記載の方法。
【請求項２６】
キャッピング層が、エッチバックされた該誘電体膜上に堆積される、請求項２５に記載の方法。
【請求項２７】
該キャッピング層が、該誘電体膜と同一の誘電物質を含む、請求項２６に記載の方法。
【請求項２８】
該膜のエッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項２３に記載の方法。
【請求項２９】
該膜のエッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことにより行われるドライエッチングである、請求項２３に記載の方法。
【請求項３０】
誘電体層における膜亀裂を減少させる方法であって：
基板上に第一誘電体膜を堆積させるステップと；
該第一膜上に第一アニールを行うステップと；
該第一膜上に第一エッチングを行うことによりアニールされた第一膜の最上部を除去するステップと；
エッチングされた該第一膜の上に第二誘電体膜を堆積させるステップと；
該第二膜上に第二エッチングを行うことにより該第二誘電体膜の最上部を除去するステップと；
該第一誘電体膜と該第二誘電体膜の第二アニールを行うとともに該誘電体層を形成するステップと；
を含み、該第一誘電体膜と該第二誘電体膜から該最上部を除去すると、該誘電体層内の応力レベルが低下する、前記方法。
【請求項３１】
該第一アニールが、該第一膜を約６００℃までの温度に加熱することを含む、請求項３０に記載の方法。
【請求項３２】
該第一アニールが、多段階アニールであって：
該第一膜を約５０℃までの第一温度で第一時間加熱する段階と；
該第一膜を約５０℃〜約１００℃の第二温度で第二時間加熱する段階と；
該第一膜を約１００℃を超え約６００℃までの第三温度で第三時間加熱する段階と；
を含む、請求項３０に記載の方法。
【請求項３３】
該第一時間が約１時間を含み、該第二時間が約３０分間を含む、請求項３２に記載の方法。
【請求項３４】
該第三時間が、約３０分〜約１時間を含む、請求項３２に記載の方法。
【請求項３５】
該第一アニールが、該第一膜にＵＶ光を照射することを含む、請求項３０に記載の方法。
【請求項３６】
該第一アニールが、該第一膜を不活性プラズマにさらすことを含む、請求項３０に記載の方法。
【請求項３７】
該第一アニールが、該第一膜を電子ビームにさらすことを含む、請求項３０に記載の方法。
【請求項３８】
該第二アニールが、該第一層と該第二層を乾燥した非反応性ガス雰囲気中で約８００℃以上の温度に加熱することを含む、請求項３０に記載の方法。
【請求項３９】
該乾燥した非反応性ガス雰囲気が、窒素（Ｎ２）を含む、請求項３８に記載の方法。
【請求項４０】
該第一エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項３０に記載の方法。
【請求項４１】
該第二エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項３０に記載の方法。
【請求項４２】
該方法が、更に、
該第一膜と該第二膜の上に第三誘電体膜を堆積させるステップと；
該第三誘電体膜の最上部を除去するステップと；
を含む、請求項３０に記載の方法。
【請求項４３】
該方法が、更に、
該第一誘電体膜と該第二誘電体膜と該第三誘電体膜をアニールして、該誘電体層を形成するステップ；
を含み、該第一誘電体膜と該第二誘電体膜と該第三誘電体膜の該最上部を除去すると、該誘電体層における該応力レベルが低下する、請求項４２に記載の方法。
【請求項４４】
半導体基板上のギャップを誘電物質で充填する多段階堆積法であって：
該ギャップの底部に第一誘電体膜を堆積させるステップと；
第一アニールにおいて該第一誘電体膜をアニールするステップと；
アニールした該第一誘電体膜上に第二誘電体膜を堆積させるステップと；
第二アニールにおいて該第二誘電体膜をアニールするステップと；
を
含む、前記多段階堆積法。
【請求項４５】
該方法が：
アニールした第二誘電体膜上に第三誘電体膜を堆積させるステップと；
第三アニールにおいて該第三誘電体膜をアニールするステップと；
を含む、請求項４４に記載の多段階堆積。
【請求項４６】
該第一アニールが、熱アニール、ｅ-ビームアニール、紫外光アニール、又はプラズマアニールを含む、請求項４４に記載の多段階堆積。
【請求項４７】
該第二アニールが、熱アニール、ｅ-ビームアニール、紫外光アニール、又はプラズマアニールを含む、請求項４４に記載の多段階堆積。
【請求項４８】
該第一アニールが、該第二アニールより低い温度で行われる、請求項４４に記載の多段階堆積。
【請求項４９】
該第一アニールが、約６００℃までの第一温度で行われ、該第二アニールが、約１０００℃までの第二温度で行われる、請求項４８に記載の多段階堆積。
【請求項５０】
該方法が、該第二誘電体膜を堆積させる前にアニールした該第一誘電体膜の第一エッチングを行うステップを含む、請求項４４に記載の多段階堆積。
【請求項５１】
該エッチングが、該第一誘電体膜の最上部を除去する、請求項５０に記載の多段階堆積。
【請求項５２】
該エッチングが、ウェットエッチング又はドライエッチングを含む、請求項５０に記載の多段階堆積。
【請求項５３】
該エッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことを含む、請求項５０に記載の多段階堆積。
【請求項５４】
該方法が、該第二誘電体膜の第二エッチングを行うステップを含む、請求項４４に記載の多段階堆積。
【請求項１】
誘電体層における膜亀裂を減少させる方法であって：
基板上に第一誘電体膜を堆積させるステップと；
該膜にエッチングを行うことにより該第一誘電体膜の最上部を除去するステップと；
エッチングした第一膜の上に第二誘電体膜を堆積させるステップと；
該第二誘電体膜の最上部を除去するステップと；
該第一誘電体膜と該第二誘電体膜をアニールして、該誘電体層を形成するステップと；
を含み、該第一誘電体膜と該第二誘電体膜から該最上部を除去すると、該誘電体層の応力レベルが低下する、前記方法。
【請求項２】
該第一誘電体膜と該第二誘電体膜を堆積させるステップが：
有機シリコン前駆物質と原子酸素を堆積チャンバ内で混合する工程と；
該前駆物質を反応させて、該基板上に二酸化シリコン層を形成する工程と；
を含む、請求項１に記載の方法。
【請求項３】
該原子酸素が、該堆積チャンバの外部で生成される、請求項２に記載の方法。
【請求項４】
該原子酸素が：
アルゴンを含むガス混合物からプラズマを形成し；更に、
酸素前駆物質を該プラズマに導入し、ここで、該酸素前駆物質が解離して該原子酸素を形成する；
ことによって形成される、請求項２に記載の方法。
【請求項５】
該酸素前駆物質が、分子酸素、オゾン、（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、及び水からなる群より選ばれる、請求項４に記載の方法。
【請求項６】
該原子酸素が：
酸素前駆物質を光解離チャンバに導入し；更に、
該酸素前駆物質を紫外光にさらし、ここで、該紫外光が該酸素前駆物質を解離して原子酸素を形成する；
ことによって形成される、請求項２に記載の方法。
【請求項７】
該有機シリコン前駆物質が、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、トリメトキシシラン（ＴｒｉＭＯＳ）、テトラメチルオルトシリケート（ＴＭＯＳ）、トリエトキシシラン（ＴｒｉＥＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、又はフェニルシランを含む、請求項２に記載の方法。
【請求項８】
該第一誘電体膜の該エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項１に記載の方法。
【請求項９】
該誘電体膜の該エッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことによって行われるドライエッチングである、請求項１に記載の方法。
【請求項１０】
該エッチングガスが、三フッ化窒素又は有機フッ素化合物を含む、請求項９に記載の方法。
【請求項１１】
該有機フッ素化合物が、ＣＦ４、Ｃ２Ｆ６、又はＣ３Ｆ８を含む、請求項１０に記載の方法。
【請求項１２】
該第一誘電体膜の該エッチングが、該膜を酸性溶液にさらすことによって行われるウェットエッチングである、請求項１に記載の方法。
【請求項１３】
該酸性溶液が、フッ化水素酸、塩酸、リン酸、硝酸、又は硫酸を含む、請求項１２に記載の方法。
【請求項１４】
該酸性溶液が、更に、過酸化水素を含む、請求項１２に記載の方法。
【請求項１５】
該第一誘電体膜の該エッチングが、該膜を塩基性溶液にさらすことにより行われるウェットエッチングである、請求項１に記載の方法。
【請求項１６】
該塩基性溶液が、水酸化アルミニウムを含む、請求項１５に記載の方法。
【請求項１７】
該塩基性溶液が、更に過酸化水素を含む、請求項１６に記載の方法。
【請求項１８】
該エッチングがウェットエッチングであり、該第一膜の該堆積と前記第一膜の該ウェットエッチングが、同一プロセスチャンバ内で行われる、請求項８に記載の方法。
【請求項１９】
該エッチングが、該第一誘電体膜の堆積に用いられるものと異なるチャンバ内で行われるウェットエッチングである、請求項８に記載の方法。
【請求項２０】
該第一誘電体膜の最初の深さが、約１ｎｍ〜約１００ｎｍである、請求項１に記載の方法。
【請求項２１】
該方法が、該第一膜の該最上部を除去する前に該第一誘電体膜をアニールするステップを含む、請求項１に記載の方法。
【請求項２２】
該方法が、該第二誘電体膜を堆積させる前に該第一誘電体膜をアニールするステップを含む、請求項１に記載の方法。
【請求項２３】
トレンチを誘電物質で充填する方法であって：
該トレンチを該誘電物質の膜で充填するステップであって、該誘電体膜が：
原子酸素を含む第一流体の流れとシリコン含有前駆物質を含む第二流体の流れとを合わせ；更に、
該原子酸素と該シリコン含有前駆物質を反応させて、該トレンチ内に該誘電体膜を形成する；
ことによって形成される、前記ステップと；
該膜をエッチングすることによって該誘電体膜の最上部を除去するステップと；
エッチングされた該膜をアニールするステップと；
を含む、前記方法。
【請求項２４】
最初に堆積された該誘電体膜が、該トレンチの最上部の上に広がる、請求項２３に記載の方法。
【請求項２５】
該誘電体膜が、該トレンチの該最上部の下にエッチバックされる、請求項２４に記載の方法。
【請求項２６】
キャッピング層が、エッチバックされた該誘電体膜上に堆積される、請求項２５に記載の方法。
【請求項２７】
該キャッピング層が、該誘電体膜と同一の誘電物質を含む、請求項２６に記載の方法。
【請求項２８】
該膜のエッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項２３に記載の方法。
【請求項２９】
該膜のエッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことにより行われるドライエッチングである、請求項２３に記載の方法。
【請求項３０】
誘電体層における膜亀裂を減少させる方法であって：
基板上に第一誘電体膜を堆積させるステップと；
該第一膜上に第一アニールを行うステップと；
該第一膜上に第一エッチングを行うことによりアニールされた第一膜の最上部を除去するステップと；
エッチングされた該第一膜の上に第二誘電体膜を堆積させるステップと；
該第二膜上に第二エッチングを行うことにより該第二誘電体膜の最上部を除去するステップと；
該第一誘電体膜と該第二誘電体膜の第二アニールを行うとともに該誘電体層を形成するステップと；
を含み、該第一誘電体膜と該第二誘電体膜から該最上部を除去すると、該誘電体層内の応力レベルが低下する、前記方法。
【請求項３１】
該第一アニールが、該第一膜を約６００℃までの温度に加熱することを含む、請求項３０に記載の方法。
【請求項３２】
該第一アニールが、多段階アニールであって：
該第一膜を約５０℃までの第一温度で第一時間加熱する段階と；
該第一膜を約５０℃〜約１００℃の第二温度で第二時間加熱する段階と；
該第一膜を約１００℃を超え約６００℃までの第三温度で第三時間加熱する段階と；
を含む、請求項３０に記載の方法。
【請求項３３】
該第一時間が約１時間を含み、該第二時間が約３０分間を含む、請求項３２に記載の方法。
【請求項３４】
該第三時間が、約３０分〜約１時間を含む、請求項３２に記載の方法。
【請求項３５】
該第一アニールが、該第一膜にＵＶ光を照射することを含む、請求項３０に記載の方法。
【請求項３６】
該第一アニールが、該第一膜を不活性プラズマにさらすことを含む、請求項３０に記載の方法。
【請求項３７】
該第一アニールが、該第一膜を電子ビームにさらすことを含む、請求項３０に記載の方法。
【請求項３８】
該第二アニールが、該第一層と該第二層を乾燥した非反応性ガス雰囲気中で約８００℃以上の温度に加熱することを含む、請求項３０に記載の方法。
【請求項３９】
該乾燥した非反応性ガス雰囲気が、窒素（Ｎ２）を含む、請求項３８に記載の方法。
【請求項４０】
該第一エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項３０に記載の方法。
【請求項４１】
該第二エッチングが、ウェットエッチング又はドライエッチングとして行われる、請求項３０に記載の方法。
【請求項４２】
該方法が、更に、
該第一膜と該第二膜の上に第三誘電体膜を堆積させるステップと；
該第三誘電体膜の最上部を除去するステップと；
を含む、請求項３０に記載の方法。
【請求項４３】
該方法が、更に、
該第一誘電体膜と該第二誘電体膜と該第三誘電体膜をアニールして、該誘電体層を形成するステップ；
を含み、該第一誘電体膜と該第二誘電体膜と該第三誘電体膜の該最上部を除去すると、該誘電体層における該応力レベルが低下する、請求項４２に記載の方法。
【請求項４４】
半導体基板上のギャップを誘電物質で充填する多段階堆積法であって：
該ギャップの底部に第一誘電体膜を堆積させるステップと；
第一アニールにおいて該第一誘電体膜をアニールするステップと；
アニールした該第一誘電体膜上に第二誘電体膜を堆積させるステップと；
第二アニールにおいて該第二誘電体膜をアニールするステップと；
を
含む、前記多段階堆積法。
【請求項４５】
該方法が：
アニールした第二誘電体膜上に第三誘電体膜を堆積させるステップと；
第三アニールにおいて該第三誘電体膜をアニールするステップと；
を含む、請求項４４に記載の多段階堆積。
【請求項４６】
該第一アニールが、熱アニール、ｅ-ビームアニール、紫外光アニール、又はプラズマアニールを含む、請求項４４に記載の多段階堆積。
【請求項４７】
該第二アニールが、熱アニール、ｅ-ビームアニール、紫外光アニール、又はプラズマアニールを含む、請求項４４に記載の多段階堆積。
【請求項４８】
該第一アニールが、該第二アニールより低い温度で行われる、請求項４４に記載の多段階堆積。
【請求項４９】
該第一アニールが、約６００℃までの第一温度で行われ、該第二アニールが、約１０００℃までの第二温度で行われる、請求項４８に記載の多段階堆積。
【請求項５０】
該方法が、該第二誘電体膜を堆積させる前にアニールした該第一誘電体膜の第一エッチングを行うステップを含む、請求項４４に記載の多段階堆積。
【請求項５１】
該エッチングが、該第一誘電体膜の最上部を除去する、請求項５０に記載の多段階堆積。
【請求項５２】
該エッチングが、ウェットエッチング又はドライエッチングを含む、請求項５０に記載の多段階堆積。
【請求項５３】
該エッチングが、該膜をフッ素化合物を含むエッチングガスにさらすことを含む、請求項５０に記載の多段階堆積。
【請求項５４】
該方法が、該第二誘電体膜の第二エッチングを行うステップを含む、請求項４４に記載の多段階堆積。
【図９Ａ】図９Ａは、基板ギャップ内に基板段差に沿った比較誘電堆積を示す電子顕微鏡写真である。
【発明の詳細な説明】
【００１３】
[0021]本発明の実施形態は、基板の表面の中のギャップやトレンチ内に誘電物質を堆積させるための方法及びシステムを含む。誘電物質には、当該技術において幅広い用途を持つ酸化シリコン膜が含まれるが、説明から明らかであるように、本発明は特定の膜組成に限定されない。本発明の技術に従って堆積された誘電体膜は、優れたギャップ充填特性を持ち、例えば、浅いトレンチ分離（ＳＴＩ）構造において直面する高アスペクト比ギャップを充填することができる。本発明の方法及びシステムによって堆積された誘電物質は、１００ｎｍ又はより小さい技術（例えば、６５ｎｍ,４５ｎｍ技術等）でギャップを充填するのに特に有用である。
【００１４】
[0022]誘電堆積は、堆積の間、基板ギャップ又はトレンチの底部に集まる傾向がある基板上に流動性誘電体を形成することを含む。流動性誘電体がギャップの最上部から底部に移動する傾向があることから、ギャップの最上部の周りの誘電物質の密集は減少し、ギャップ充填の中心にボイドの発生が減少する。
【００１５】
[0023]ギャップの部分的又は完全な充填後、流動性誘電体を処理（硬化、焼成、アニール、エッチング等）して、誘電体を硬化することができる。これらの処理は、流動性誘電体におけるヒドロキシル基と水蒸気の量をしばしば減少させ、堆積された膜の寸法を物理的に減少させ、それよって、密度が高くなる。しかしながら、膜が縮まる場合に、堆積された誘電物質の誘電体品質、バリア品質、支持体品質等に不利に影響し得る亀裂（微小亀裂）を形成することが共通する。これらの亀裂のサイズと数は、典型的には、堆積された誘電体膜が厚くなると共に増加する。
【００１６】
[0024]図１Ａ-図１Ｃは、流動性誘電体が基板ギャップ１０４ａ-１０４ｄ内に堆積され処理されている基板１０２内に形成されたギャップパターンを示す断面図である。図１Ａは、狭いギャップ１０４ａ-１０４ｃと広いギャップ１０４ｄを含むギャップ１０４ａ-１０４ｄのパターンを持った基板１０２を示す図である。ギャップ１０４ａ-１０４ｃのアスペクト比は、約３：１以上、約５：１以上、約８：１以上、約１０：１以上、１２：１以上等であってもよい。基板は、半導体材料（例えば、Ｓｉ、ドープされたＳｉ、ＧａＡｓ等）から製造されてもよく、回路素子（例えば、トランジスタ、電極等）は集積回路に形成される。基板は、半導体基板ウエハ（例えば、１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４００ｍｍ等）であってもよい。基板１０２は、また、ギャップ１０４ａ-１０４ｄが形成された誘電体層（例えば、コンタクト層、ＰＭＤ層、ＩＭＤ層等）の一つ以上の追加の層を含んでもよい。
【００１７】
[0025]図１Ｂは、流動性誘電物質１０６の堆積後の基板１０２を示す図である。流動性誘電体は、酸素含有前駆物質とシリコン含有前駆物質の反応から形成された酸化シリコンタイプの誘電体であってもよい。例えば、酸化物誘電体は、遠隔で生成されたラジカル原子酸素（即ち、酸素含有前駆物質）とテトラメチルオルトシリケイトのような有機シリコン前駆物質（即ち、シリコン含有前駆物質）の反応から形成されるのがよい。流動性誘電体組成物を堆積させる方法の追加の詳細と例は、２００６年１０月１６日出願の“ＦＯＲＭＡＴＩＯＮＯＦ ＨＩＧＨＱＵＡＬＩＴＹ ＤＩＥＬＥＣＴＲＩＣＦＩＬＭＳ ＯＦＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥＦＯＲ ＳＴＩ：ＵＳＡＧＥＯＦ ＤＩＦＦＥＲＥＮＴＳＩＬＯＸＡＮＥ-ＢＡＳＥＤ ＰＲＥＣＵＲＳＯＲＳＦＩＲ ＨＡＲＰＩＩ-ＲＥＭＯＴＥ ＰＬＡＳＭＡＥＮＨＡＮＣＥＤ ＤＥＰＯＳＩＴＩＯＮ ＰＲＯＣＥＳＥＳ”と称する共同譲渡された米国特許出願第１１／５４９,９３０号；２００７年５月２９日出願の“ＣＨＥＭＩＣＡＬＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮＯＦ ＨＩＧＨＱＵＡＬＩＴＹ ＦＬＯＷ-ＬＩＫＥ ＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥＵＳＩＮＧ ＡＳＩＬＩＣＯＮ ＣＯＮＴＡＩＮＩＮＧＰＲＥＣＵＲＳＯＲ ＡＮＤ ＡＴＯＭＩＣ ＯＸＹＧＥＮ”と称する米国特許出願第１１／７５４,４４０号に見出すことができ、いずれの出願の開示内容全体も本明細書にすべてのために援用されている。
【００１８】
[0026]図示した例において、流動性誘電体１０６は、ギャップ１０４ａ-１０４ｄを部分的に充填する。誘電体の流動性は、ギャップ１０４ａ-１０４ｄの最上部から底部に移動させることができ、ギャップの底部での膜の厚さが増大する。誘電体膜の移動速度は、膜の粘度だけでなく、堆積温度のようなプロセスパラメータに左右される。
【００１９】
[0027]図１Ｃは、誘電物質の堆積後処理の間に部分的に充填されたギャップ１０４ａの一つの誘電体の厚さのサイズの変化を示す図である。矢印によって示されるように、処理は、ギャップ１０４ｃの底部と側壁に沿って堆積された誘電物質１０６だけでなくギャップの最上部の上の物質１０６の厚さも減少させる。この縮みの正味の影響は、処理された誘電物質の側壁部と底部によってギャップ１０４ｃ内に形成されたキャビティを大きくすることである。上述したように、処理された誘電体の物理的寸法の変化もまた、膜を亀裂させ得る。
【００２０】
[0028]膜のサイズを小さくし密度を高くする処理ステップの前又はその間に膜をエッチングすることによって膜亀裂を減少又は排除することができる。例えば、エッチングは、膜の最上部を除去する新たに堆積された膜上で行うことができる。このエッチングは、続いての緻密化ステップの間に亀裂につながり得る膜上の応力を減少させることがある。エッチング後、エッチングされた誘電体膜の処理前又はその処理後に追加の誘電物質が堆積されてもよい。
【００２１】
[0029]図２Ａ及び図２Ｂは、本発明の実施形態に従って堆積し基板から誘電物質をエッチングする例示的方法２００を示すフローチャートである。図２Ａに示される方法２００は、基板上に第一膜２０２を堆積させるステップを含む。膜は、基板に形成される一つ以上のギャップ及び／又はトレンチを持つ基板上に堆積された流動性誘電体膜であってもよい。
【００２２】
[0030]例えば、堆積された第一膜は、有機シリコン前駆物質と酸素含有前駆物質から形成された酸化シリコン誘電体を含むのがよい。有機シリコン前駆物質としては、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、トリメトキシシラン（ＴｒｉＭＯＳ）、テトラメチルオルトシリケート（ＴＭＯＳ）、トリエトキシシラン（ＴｒｉＥＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、及び／又はフェニルシランの一つ以上を含むのがよい。酸素含有前駆物質は、他の酸素含有化学種の中でも、分子酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、過酸化物（例えば、Ｈ２Ｏ２）、水蒸気（Ｈ２Ｏ）のような酸素含有化学種から遠隔で生成された原子酸素であるのがよい。前駆物質を堆積チャンバに搬送することを援助するキャリヤガス（例えば、水素、ヘリウム、窒素（Ｎ２）、アルゴン等）及び／又は及び堆積チャンバに導入された水蒸気、過酸化物及び/又は他のヒドロキシル含有化学種のような追加のガスもまた、前駆物質と共に存在させてもよい。
【００２３】
[0031]方法２００のある例において、堆積された第一膜は、ギャップを完全に充填してもよく、ギャップの上の最後の厚さまでも続けてもよい。追加の例において、第一膜は、ギャップを部分的に充填してもよい（例えば、ギャップの１０％、２０％、３０％、４０％、５０％、６０％の底部を充填する）。
【００２４】
[0032]堆積２０２の後、第一誘電体膜の最上部を除去することができる（ステップ２０４）。除去は、新たに堆積された膜をエッチングすることによって行われてもよい。例えば、膜は、原子状フッ素のような活性化エッチャントで化学ドライエッチングされるのがよい。活性化フッ素は、プラズマ中で解離される一つ以上のフッ素含有前駆物質（例えば、ＮＦ３及び／又は有機フッ素化合物）から生成されてもよい。エッチャントとしては、酸素、オゾン、及び／又は水素ガスが挙げられてもよい。追加の例において、膜は、例えば、反応チャンバの外部に置かれたリモートプラズマシステム又はマイクロ波アプリケータ、及び／又は反応チャンバの内部でプラズマを生成するＩＣＰ又はＣＣＰジェネレータによって生成されたヘリウム、アルゴン、窒素等のプラズマにさらすことによってプラズマエッチングされてもよい。
【００２５】
[0033]ある例において、膜の除去された最上部は、膜の厚さの約１０％、２０％、３０％、４０％、５０％、６０％等を構成するのがよい。第一膜がギャップ／トレンチの最上部に又はその上に最初に堆積された場合、除去ステップ２０４は、誘電体レベルをギャップ／トレンチの最上部の下にするのに充分な物質を除去するのがよい。場合によっては、更に、除去ステップ２０４は、最上部の上の誘電体の一部を除去することができるが、誘電体をギャップ／トレンチの最上部より下にするのに十分ではない。第一膜が最初にギャップ／トレンチの最上部より下に堆積される場合、除去ステップ２０４は更にトレンチ内の第一膜の量を減少させることができる。
【００２６】
[0034]除去２０４の間又は除去２０４の後に、ある実施形態において、第一膜を硬化し、膜の密度をするように処理することができる。処理には、他の処理の中でも、膜を焼成（即ち、熱アニール）、照射アニール、プラズマ硬化、Ｅ-ビーム硬化、及び／又はＵＶ硬化することが挙げられるのがよい。例えば、膜は、約１時間まで（例えば、１分〜１時間）の間、約６００℃（例えば、約３００℃〜約４００℃）の温度で焼成（即ち、熱アニール）するのがよい。照射アニールにおいて、膜は、例えば、膜の温度を上げる熱ランプからの熱放射（例えば、赤外線放射）にさらしてもよい。放射アニールの一例は、急速熱アニール（ＲＴＡ）である。プラズマ硬化やＥ-ビーム硬化は、それぞれ、膜をプラズマや電子ビームにさらすことによって行われてもよい。プラズマは、基板を含有するチャンバの内部で生成される誘導結合プラズマ（ＩＣＰ）又は容量結合プラズマ（ＣＣＰ）であってもよい。ＵＶ硬化は、膜をＵＶ周波数成分の有意な放射線にさらすことによって行われてもよい。放射線は、例えば、白熱光源及び／又はレーザによって生成することができる。
【００２７】
[0035]第一誘電体膜の最上部の除去２０４の後、第一誘電体膜の処理のある実施形態において、第二誘電体膜が第一膜の残存する部分に堆積されてもよい（ステップ２０６）。第二誘電体膜は、第一誘電体膜と同一の前駆物質と堆積条件を用いて堆積させることができる。例えば、第一誘電体膜と第二誘電体膜は、同一の有機シリコンと酸素含有前駆物質を用いて堆積された酸化シリコン膜であってもよい。追加の実施形態において、第二膜は、第一膜と異なる前駆物質又はプロセス条件を用いてもよく、第一膜と異なる種類の誘電体（例えば、酸化シリコン誘電体の代わりに窒化シリコン又は酸窒化シリコン）であってもよい。
【００２８】
[0036]第二誘電体膜は、流動性誘電体であってもよい。第一膜の残存する部分がギャップ／トレンチの最上部の下にある場合、第二膜は、ギャップ／トレンチの残りを充填することができ、最上部の上の空間を充填し続けることができる。第一膜が最上部の下にある追加の例において、第二膜は、ギャップ／トレンチ内の合計の残存する容積より少ない容積を充填するのがよい。これらの例において、ギャップ／トレンチを完全に充填するために一つ以上の追加の誘電堆積が行われるのがよい。
【００２９】
[0037]第一誘電体膜と同様に、最初の堆積後に第二誘電体膜の最上部を除去するのがよい（ステップ２０８）。除去ステップ２０８は、第一部分と同じ膜の部分を除去してもよく、又は第一除去ステップ２０４より大きい又は小さい割合の膜を除去してもよい。場合によっては、第二除去ステップ２０８は、第二誘電体膜がギャップ／トレンチの最上部の下に下がる前に停止するのがよく、別の場合には、除去ステップ２０８は、ギャップ／トレンチの最上部より下の残存する第二誘電体膜が残る。
【００３０】
[0038]第一誘電体膜と第二誘電体膜の残存する部分をアニール２１０することができる。アニール２１０は、他の種類のアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであってもよい。例えば、アニール２１０は、基板の温度を約３００℃〜約１０００℃（例えば、約６５０℃〜約９５０℃）に約１分〜約１時間の間調整することを含む熱アニールであるのがよい。アニールの雰囲気は、例えば、他のタイプの雰囲気の中でも、不活性ガス雰囲気（例えば、Ｎ２、Ｈｅ、Ｎｅ,Ａｒ、Ｈ２等）、及び／又は酸素含有雰囲気ＮＯ２、Ｎ２Ｏ、Ｈ２Ｏ、Ｏ２、Ｏ３等であってもよい。アニール雰囲気の圧力は、約０.１トール〜約１００トール（例えば、約１〜２トール）であるのがよい。アニール２１０は、通常は、密度を高くし、アニールされた誘電物質のエッチング速度を低下させる（例えば、ＷＥＲＲを下げる）。
【００３１】
[0039]図２Ｂは、本発明の実施形態に従って、基板のギャップ又はトレンチ内に誘電物質の一つ以上の層を堆積させエッチングする方法２５０を示す図である。方法２５０には、基板のギャップ／トレンチ２５２に誘電体層を堆積させるステップと堆積された誘電体層２５４の最上部を除去するステップとを含まれるのがよい。その後、堆積されエッチングされた誘電物質がトレンチ２５６を充填するか（即ち、誘電体膜がギャップの最上部に又はそれより上にあるか）の決定がなされる。誘電物質がギャップを完全に充填していない場合には、追加の誘電体層がギャップ内に堆積されエッチングされ、ギャップが完全に充填されているかについて他の決定がなされる。
【００３２】
[0040]ギャップが一、二、三サイクル等の堆積２５２と除去２５４のサイクル後に完全に誘電物質で充填された場合、誘電体の層（又は複数の層）は、アニールされるのがよい（ステップ２５８）。上述されたように、アニール２５８は、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであるのがよい。
【００３３】
[0041]ここで図３を参照すると、本発明の実施形態に従って原子酸素前駆物質を用いて物質を堆積させるステップを含む誘電物質を堆積させる例示的方法３００を示すフローチャートが示されている。方法３００には、原子酸素前駆物質とシリコン前駆物質３０２とを合わせるステップと、前駆物質３０４を反応させて、半導体基板上にギャップ又はトレンチ内に誘電体膜を堆積させるステップが含まれるのがよい。原子酸素は、堆積チャンバ内でインサイチュで生成させてもよく、又は遠隔で生成させチャンバに搬送させてもよい。例えば、リモートプラズマ生成システムは、酸素含有前駆物質（例えば、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２等）解離するとともに原子酸素化学種を生成するために用いることができ、その後、堆積チャンバに搬送して、他の前駆物質（例えば、シリコン含有前駆物質）と混合し反応させ、誘電物質３０６を堆積させる。
【００３４】
[0042]堆積３０６後、誘電体膜の最上部は、エッチングプロセス３０８において除去されるのがよい。例えば、誘電体が主に二酸化シリコン（ＳｉＯｘ）である場合、基板に搬送されるＮＦ３のようなフッ素前駆物質の解離（プラズマ分離）によって生成された活性フッ素に堆積された膜をさらす（例えば、約１秒〜約１分間さらす）ことによって酸化物の最上部が除去されるのがよい（例えば、ＮＦ３は約１〜２トールの全チャンバ圧により約１５００ｓｃｃｍで基板に流れる）。活性フッ素は酸化シリコンと反応して、揮発性であり堆積され誘電体から除去され得るフッ化シリコン（例えば、ＳｉＦ４）を形成する。
【００３５】
[0043]除去ステップ３０８後の誘電体の残存する部分をアニール３１０して、密度を高くし、膜のエッチング速度を低下させるのがよい。アニール３１０は、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであるのがよい。
【００３６】
[0044]図４は、本発明の実施形態に従って誘電物質の堆積させアニールする方法４００を示すフローチャートである。方法４００は、膜の最上部が除去される前に、堆積された第一誘電体膜を三つの異なる温度の三段階で加熱する多段階加熱プロセスを含む。方法４００は、一つ以上のギャップ及び／又はトレンチを持つことができる基板上に誘電体膜４０２を堆積させることから開始することができる。膜は、これらのギャップを部分的に又は完全に充填することができる。
【００３７】
[0045]堆積４０２後、膜を第一温度４０４（例えば、約５０℃まで）に第一時間（例えば、約１時間）加熱することができる。その後、膜を第二温度４０６（例えば、約５０℃〜１００℃）に第二時間（例えば、約３０分間）調整することができる。膜を、更に、第三温度（例えば、約１００℃〜６００℃）に第三時間（例えば、約３０分〜約１時間）調整することができる。追加の加熱ステップ（図示せず）が行われてもよい。
【００３８】
[0046]多段階加熱の後に第一誘電体の最上部が除去されてもよい（ステップ４１０）。この除去は、化学ウエットエッチングプロセス又はドライエッチングプロセスによって行われてもよい。その後、第一膜の残存する部分に第二誘電体膜を堆積させることができ（ステップ４１２）、第二膜の他の最上部を除去することができる（ステップ４１４）。
【００３９】
[0047]その後、第一誘電体膜と第二誘電体膜の残存する部分をアニールして、膜の密度を高くすることができる（ステップ４１６）。アニール４１６は、約８００℃以上の温度（例えば、約８５０℃、約９５０℃、約１０００℃等）で乾燥した非反応性雰囲気（例えば、Ｎ２、Ｈｅ等）中で行われるのがよい。
【００４０】
[0048]ここで図５Ａ及び図５Ｂを参照すると、本発明の実施形態に従って誘電物質を堆積させアニールする方法５００と５５０を示すフローチャートが更に示されている。図５Ａは、基板に形成されたギャップ又はトレンチを完全に充填するために、又は部分的充填を構成するために行うことができる堆積とアニールサイクルを含む方法５００を示す図である。方法５００には、ギャップ及び／又はトレンチ内に第一膜５０２を堆積させるステップと、膜５０４をアニールするステップとが含まれるのがよい。その後、第一膜の上に第二誘電体膜を堆積５０６させるのがよく、その後、第二膜をアニール５０８するのがよい。第一アニール５０４は、第二アニール５０８（例えば、約１０００℃の第二温度まで）より低い温度（例えば、約６００℃まで）で行われるのがよい。方法５００には、また、アニール５０４の前か又は後に第一膜の最上部を除去するステップと、アニール５０８の前か又は後に第二膜の最上部を除去するステップとが含まれるのがよい。
【００４１】
[0049]図５Ｂは、ギャップ及び／又はトレンチが誘電物質で完全に充填されるまで続けることができる一つ以上の交互の誘電堆積とアニールサイクルの他の方法５５０を示す図である。方法５５０には、基板に形成されたトレンチ内に誘電体層５５２を堆積させるステップと、誘電体層５５４をアニールするステップとが含まれるのがよい。第一堆積とアニールサイクルの後、トレンチが誘電物質５５６によって充填されるかについて決定がなされるのがよい。トレンチが完全に充填された場合には、トレンチの充填は完了し５５８し、それ以上の堆積-アニールサイクルは行われない。トレンチが完全に充填されない場合には、少なくとも一つ以上の堆積５５２とアニール５５４のサイクルが行われ、更に誘電物質でトレンチを充填する。
【００４２】
[0050]図６Ａ-図６Ｄは、本発明の実施形態に従って二層の誘電物質で連続して充填される基板ギャップを示す断面図である。図６Ａは、ギャップ６０４ａ-６０４ｃとトレンチ６０６が形成された基板６０２の一部を示す図である。上述したように、基板６０２は、シリコンのような半導体材料から製造されるのがよく、直径が約１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４００ｍｍ等の円形シリコン基板であるのがよい。第一誘電体膜６０８は、ギャップ６０４ａ-６０４ｃとトレンチ６０６を部分的に充填する。誘電体膜６０８としては、他の誘電物質の中でも、酸化シリコン、窒化物、炭素含有酸化物、又は酸窒化物等の流動性誘電体が挙げられるのがよい。
【００４３】
[0051]図６Ｂは、膜の最上部の除去後、ギャップ６０４ａ-６０４ｃとトレンチ６０６内に残存する第一誘電体膜６０８を示す図である。図示された例において、除去ステップは、ギャップとトレンチの最上部の上の膜６０８をすべてエッチバックし、ギャップとトレンチ内の膜に凹部を形成した。最上部の除去後、残存する膜６０８に処理ステップを行い、続いての層を堆積させる前に密度及び／又は硬さを増大させるのがよい。
【００４４】
[0052]図６Ｃは、第一誘電体層６０８の残存する部分に第二誘電体層６１０を堆積させるステップを示す図である。第二誘電体層６１０は、ギャップ６０４ａ-６０４ｃとトレンチ６０６を誘電体で完全に充填し、更にギャップとトレンチの最上部の上に広がる。第二誘電体層６１０は、また、流動性誘電物質から製造されるのがよく、第一誘電体層６０８と同一の組成を持つのがよい。
【００４５】
[0053]図６Ｄに示されるように、第二誘電体膜６０８の最上部を除去して、ギャップ６０４ａ-６０４ｃとトレンチ６０６内に平坦化された誘電体ギャップ充填を形成するのがよい。第二膜６１０の最上部の除去は、第一膜６０８の最上部を除去するために用いられたプロセスと同一のプロセスを用いて行うことができる。アニールは、第二膜６１０の最上部の除去の前か又は後に第一堆積膜と第二堆積膜上で行われるのがよい。アニールは、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールなどのアニールであるのがよい。
【００４６】
[0054]ここで図７Ａ-図７Ｃを参照すると、本発明の実施形態に従って第一誘電体膜と第二誘電体膜が堆積される基板ギャップの断面図が示されている。図７Ａにおいて、基板７０２に形成されるギャップ７０６ａ-７０６ｃとトレンチ７０８を完全に充填する第一誘電体膜７０４が示されている。その後、図７Ｂに示されるように第一誘電体膜の最上部が除去される。第二誘電体層の誘電物質７１０が基板７０２上に堆積される前に残存する誘電体７０４を処理（例えば、アニール）するのがよい。
【００４７】
[0055]第二層７１０は、第一誘電体層７０４と同一の条件下で堆積される流動性誘電体であってもよく、又は異なる堆積法によって堆積されてもよい。例えば、第二層７１０は、誘電物質を堆積するために用いられる他の種類のプロセスの中でも、ＨＡＲＰのような従来の大気圧未満の化学気相堆積プロセス（ＳＡＣＶＤ）、高密度プラズマ化学気相堆積（ＨＤＰ-ＣＶＤ）、又はプラズマ増強型化学気相堆積プロセス（ＰＥＣＶＤ）によって堆積させるのがよい。その後、誘電体の最上部をエッチング及び／又は化学機械的研磨技術で平坦化するステップのような処理ステップの前か又は後に第一誘電体層と第二誘電体層をアニールするのがよい。
【実験】
【００４８】
[0056]図８Ａ及び図８Ｂは、本発明の実施形態に従って誘電物質の堆積とエッチングの後の基板ギャップと基板段差の電子顕微鏡写真画像である。図８Ａは、酸化シリコンの流動性誘電体膜が堆積された一連のギャップを示す画像である。図８Ｂは、同一の流動性酸化膜で覆われた基板内に形成された段差を示す画像である。双方の図が示すように、膜をアニールする前に堆積された誘電体膜をエッチングすると、アニールされた最終膜の亀裂が排除される。
【００４９】
[0057]原子酸素とＴＭＯＳの反応によって酸化シリコン膜を形成した。原子酸素を分子酸素（Ｏ２）の供給源から生成し、基板を含有する堆積チャンバに約１４００ｓｃｃｍの流量で供給した。ＴＭＯＳを、堆積チャンバに約１８５０ｍｇｍの流量で供給し、堆積チャンバ圧を、堆積の間、約１.５トールに保持した。これは低温酸化物堆積であり、基板ウエハを約５０℃の温度で保持した。
【００５０】
[0058]堆積の後、活性化フッ素を用いてドライ化学エッチングプロセスにおいて酸化シリコンをエッチングした。活性化フッ素に対する前駆物質はＮＦ３であり、基板を保持するチャンバに１５００ｓｃｃｍの流量で流した。全チャンバ圧力が約１.６トールに維持されるので、ＮＦ３はプラズマ解離され、基板は活性化フッ素に約１０秒間さらされた。その後、エッチングされた基板を、オゾンを含む雰囲気中約４００℃でアニールした。
【００５１】
[0059]図９Ａ及び図９Ｂは、図８Ａ及び図８Ｂと同じ酸化シリコンを用いて同様の基板ギャップ（図９Ａ）と段差（図９Ｂ）を示す比較電子顕微鏡写真である。しかしながら、この比較例において、堆積された誘電体は、アニールする前にエッチングしなかった。図９Ａが示すように、誘電物質の亀裂がギャップ内で発生した。
【００５２】
[0060]ある範囲の値が示される場合、その範囲の上限と下限の間でそれぞれの間の値は、特に明らかに影響されない限り、下限の単位の１／１０まで詳しく開示されることは理解される。記載されたあらゆる値又は記載された範囲の間の値と記載された他のあらゆる値又は記載されたその範囲の間の値との間のそれぞれのより小さい範囲が本発明の範囲内に包含される。これらのより小さい範囲の上限と下限は独立して範囲に含まれても又は除外されてもよく、記載された範囲において詳しく除外されたあらゆる限度を条件として、いずれか、いずれでもないか又は両方の限度が含まれるそれぞれの範囲も本発明の範囲に包含される。記載された範囲が一方又は両方の限度を含む場合、これらの含まれる限度のいずれか又は両方を除外する範囲も本発明に含まれる。
【００５３】
[0061]本明細書に用いられ、また、添付の特許請求の範囲において、特に明らかに影響されない限り、単数形は、複数の対象を包含する。従って、例えば、“プロセス”について述べることは、複数のこのようなプロセスにもあてはまり、“前駆物質”について述べることは、一つ以上の前駆物質及び当業者に既知のその等価物等について述べることを包含する。
【００５４】
[0062]また、本明細書と以下の特許請求の範囲に用いられる語“備える”、“含む”は記載された特徴、整数、成分、又はステップの存在を特定するものであるが、一つ以上の他の特徴、整数、成分、ステップ、作用又は基の存在又は追加を除外しない。
【符号の説明】
【００５５】
１０２…基板、１０４ａ-１０４ｂ…ギャップ、１０６…誘電物質、６０２…基板、６０４ａ-６０４ｃ…ギャップ、６０６…トレンチ、６０８…第一誘電体膜、６１０…第二誘電体膜、７０２…基板、７０４…第一誘電体膜、７０８…トレンチ、７１０…第二誘電体層。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【発明の詳細な説明】
【００１３】
[0021]本発明の実施形態は、基板の表面の中のギャップやトレンチ内に誘電物質を堆積させるための方法及びシステムを含む。誘電物質には、当該技術において幅広い用途を持つ酸化シリコン膜が含まれるが、説明から明らかであるように、本発明は特定の膜組成に限定されない。本発明の技術に従って堆積された誘電体膜は、優れたギャップ充填特性を持ち、例えば、浅いトレンチ分離（ＳＴＩ）構造において直面する高アスペクト比ギャップを充填することができる。本発明の方法及びシステムによって堆積された誘電物質は、１００ｎｍ又はより小さい技術（例えば、６５ｎｍ,４５ｎｍ技術等）でギャップを充填するのに特に有用である。
【００１４】
[0022]誘電堆積は、堆積の間、基板ギャップ又はトレンチの底部に集まる傾向がある基板上に流動性誘電体を形成することを含む。流動性誘電体がギャップの最上部から底部に移動する傾向があることから、ギャップの最上部の周りの誘電物質の密集は減少し、ギャップ充填の中心にボイドの発生が減少する。
【００１５】
[0023]ギャップの部分的又は完全な充填後、流動性誘電体を処理（硬化、焼成、アニール、エッチング等）して、誘電体を硬化することができる。これらの処理は、流動性誘電体におけるヒドロキシル基と水蒸気の量をしばしば減少させ、堆積された膜の寸法を物理的に減少させ、それよって、密度が高くなる。しかしながら、膜が縮まる場合に、堆積された誘電物質の誘電体品質、バリア品質、支持体品質等に不利に影響し得る亀裂（微小亀裂）を形成することが共通する。これらの亀裂のサイズと数は、典型的には、堆積された誘電体膜が厚くなると共に増加する。
【００１６】
[0024]図１Ａ-図１Ｃは、流動性誘電体が基板ギャップ１０４ａ-１０４ｄ内に堆積され処理されている基板１０２内に形成されたギャップパターンを示す断面図である。図１Ａは、狭いギャップ１０４ａ-１０４ｃと広いギャップ１０４ｄを含むギャップ１０４ａ-１０４ｄのパターンを持った基板１０２を示す図である。ギャップ１０４ａ-１０４ｃのアスペクト比は、約３：１以上、約５：１以上、約８：１以上、約１０：１以上、１２：１以上等であってもよい。基板は、半導体材料（例えば、Ｓｉ、ドープされたＳｉ、ＧａＡｓ等）から製造されてもよく、回路素子（例えば、トランジスタ、電極等）は集積回路に形成される。基板は、半導体基板ウエハ（例えば、１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４００ｍｍ等）であってもよい。基板１０２は、また、ギャップ１０４ａ-１０４ｄが形成された誘電体層（例えば、コンタクト層、ＰＭＤ層、ＩＭＤ層等）の一つ以上の追加の層を含んでもよい。
【００１７】
[0025]図１Ｂは、流動性誘電物質１０６の堆積後の基板１０２を示す図である。流動性誘電体は、酸素含有前駆物質とシリコン含有前駆物質の反応から形成された酸化シリコンタイプの誘電体であってもよい。例えば、酸化物誘電体は、遠隔で生成されたラジカル原子酸素（即ち、酸素含有前駆物質）とテトラメチルオルトシリケイトのような有機シリコン前駆物質（即ち、シリコン含有前駆物質）の反応から形成されるのがよい。流動性誘電体組成物を堆積させる方法の追加の詳細と例は、２００６年１０月１６日出願の“ＦＯＲＭＡＴＩＯＮＯＦ ＨＩＧＨＱＵＡＬＩＴＹ ＤＩＥＬＥＣＴＲＩＣＦＩＬＭＳ ＯＦＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥＦＯＲ ＳＴＩ：ＵＳＡＧＥＯＦ ＤＩＦＦＥＲＥＮＴＳＩＬＯＸＡＮＥ-ＢＡＳＥＤ ＰＲＥＣＵＲＳＯＲＳＦＩＲ ＨＡＲＰＩＩ-ＲＥＭＯＴＥ ＰＬＡＳＭＡＥＮＨＡＮＣＥＤ ＤＥＰＯＳＩＴＩＯＮ ＰＲＯＣＥＳＥＳ”と称する共同譲渡された米国特許出願第１１／５４９,９３０号；２００７年５月２９日出願の“ＣＨＥＭＩＣＡＬＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮＯＦ ＨＩＧＨＱＵＡＬＩＴＹ ＦＬＯＷ-ＬＩＫＥ ＳＩＬＩＣＯＮ ＤＩＯＸＩＤＥＵＳＩＮＧ ＡＳＩＬＩＣＯＮ ＣＯＮＴＡＩＮＩＮＧＰＲＥＣＵＲＳＯＲ ＡＮＤ ＡＴＯＭＩＣ ＯＸＹＧＥＮ”と称する米国特許出願第１１／７５４,４４０号に見出すことができ、いずれの出願の開示内容全体も本明細書にすべてのために援用されている。
【００１８】
[0026]図示した例において、流動性誘電体１０６は、ギャップ１０４ａ-１０４ｄを部分的に充填する。誘電体の流動性は、ギャップ１０４ａ-１０４ｄの最上部から底部に移動させることができ、ギャップの底部での膜の厚さが増大する。誘電体膜の移動速度は、膜の粘度だけでなく、堆積温度のようなプロセスパラメータに左右される。
【００１９】
[0027]図１Ｃは、誘電物質の堆積後処理の間に部分的に充填されたギャップ１０４ａの一つの誘電体の厚さのサイズの変化を示す図である。矢印によって示されるように、処理は、ギャップ１０４ｃの底部と側壁に沿って堆積された誘電物質１０６だけでなくギャップの最上部の上の物質１０６の厚さも減少させる。この縮みの正味の影響は、処理された誘電物質の側壁部と底部によってギャップ１０４ｃ内に形成されたキャビティを大きくすることである。上述したように、処理された誘電体の物理的寸法の変化もまた、膜を亀裂させ得る。
【００２０】
[0028]膜のサイズを小さくし密度を高くする処理ステップの前又はその間に膜をエッチングすることによって膜亀裂を減少又は排除することができる。例えば、エッチングは、膜の最上部を除去する新たに堆積された膜上で行うことができる。このエッチングは、続いての緻密化ステップの間に亀裂につながり得る膜上の応力を減少させることがある。エッチング後、エッチングされた誘電体膜の処理前又はその処理後に追加の誘電物質が堆積されてもよい。
【００２１】
[0029]図２Ａ及び図２Ｂは、本発明の実施形態に従って堆積し基板から誘電物質をエッチングする例示的方法２００を示すフローチャートである。図２Ａに示される方法２００は、基板上に第一膜２０２を堆積させるステップを含む。膜は、基板に形成される一つ以上のギャップ及び／又はトレンチを持つ基板上に堆積された流動性誘電体膜であってもよい。
【００２２】
[0030]例えば、堆積された第一膜は、有機シリコン前駆物質と酸素含有前駆物質から形成された酸化シリコン誘電体を含むのがよい。有機シリコン前駆物質としては、ジメチルシラン、トリメチルシラン、テトラメチルシラン、ジエチルシラン、トリメトキシシラン（ＴｒｉＭＯＳ）、テトラメチルオルトシリケート（ＴＭＯＳ）、トリエトキシシラン（ＴｒｉＥＯＳ）、テトラエチルオルトシリケート（ＴＥＯＳ）、オクタメチルトリシロキサン（ＯＭＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＯＭＣＡＴＳ）、ＤＭＤＭＯＳ、ＤＥＭＳ、メチルトリエトキシシラン（ＭＴＥＳ）、フェニルジメチルシラン、及び／又はフェニルシランの一つ以上を含むのがよい。酸素含有前駆物質は、他の酸素含有化学種の中でも、分子酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）、亜酸化窒素（Ｎ２Ｏ）、過酸化物（例えば、Ｈ２Ｏ２）、水蒸気（Ｈ２Ｏ）のような酸素含有化学種から遠隔で生成された原子酸素であるのがよい。前駆物質を堆積チャンバに搬送することを援助するキャリヤガス（例えば、水素、ヘリウム、窒素（Ｎ２）、アルゴン等）及び／又は及び堆積チャンバに導入された水蒸気、過酸化物及び/又は他のヒドロキシル含有化学種のような追加のガスもまた、前駆物質と共に存在させてもよい。
【００２３】
[0031]方法２００のある例において、堆積された第一膜は、ギャップを完全に充填してもよく、ギャップの上の最後の厚さまでも続けてもよい。追加の例において、第一膜は、ギャップを部分的に充填してもよい（例えば、ギャップの１０％、２０％、３０％、４０％、５０％、６０％の底部を充填する）。
【００２４】
[0032]堆積２０２の後、第一誘電体膜の最上部を除去することができる（ステップ２０４）。除去は、新たに堆積された膜をエッチングすることによって行われてもよい。例えば、膜は、原子状フッ素のような活性化エッチャントで化学ドライエッチングされるのがよい。活性化フッ素は、プラズマ中で解離される一つ以上のフッ素含有前駆物質（例えば、ＮＦ３及び／又は有機フッ素化合物）から生成されてもよい。エッチャントとしては、酸素、オゾン、及び／又は水素ガスが挙げられてもよい。追加の例において、膜は、例えば、反応チャンバの外部に置かれたリモートプラズマシステム又はマイクロ波アプリケータ、及び／又は反応チャンバの内部でプラズマを生成するＩＣＰ又はＣＣＰジェネレータによって生成されたヘリウム、アルゴン、窒素等のプラズマにさらすことによってプラズマエッチングされてもよい。
【００２５】
[0033]ある例において、膜の除去された最上部は、膜の厚さの約１０％、２０％、３０％、４０％、５０％、６０％等を構成するのがよい。第一膜がギャップ／トレンチの最上部に又はその上に最初に堆積された場合、除去ステップ２０４は、誘電体レベルをギャップ／トレンチの最上部の下にするのに充分な物質を除去するのがよい。場合によっては、更に、除去ステップ２０４は、最上部の上の誘電体の一部を除去することができるが、誘電体をギャップ／トレンチの最上部より下にするのに十分ではない。第一膜が最初にギャップ／トレンチの最上部より下に堆積される場合、除去ステップ２０４は更にトレンチ内の第一膜の量を減少させることができる。
【００２６】
[0034]除去２０４の間又は除去２０４の後に、ある実施形態において、第一膜を硬化し、膜の密度をするように処理することができる。処理には、他の処理の中でも、膜を焼成（即ち、熱アニール）、照射アニール、プラズマ硬化、Ｅ-ビーム硬化、及び／又はＵＶ硬化することが挙げられるのがよい。例えば、膜は、約１時間まで（例えば、１分〜１時間）の間、約６００℃（例えば、約３００℃〜約４００℃）の温度で焼成（即ち、熱アニール）するのがよい。照射アニールにおいて、膜は、例えば、膜の温度を上げる熱ランプからの熱放射（例えば、赤外線放射）にさらしてもよい。放射アニールの一例は、急速熱アニール（ＲＴＡ）である。プラズマ硬化やＥ-ビーム硬化は、それぞれ、膜をプラズマや電子ビームにさらすことによって行われてもよい。プラズマは、基板を含有するチャンバの内部で生成される誘導結合プラズマ（ＩＣＰ）又は容量結合プラズマ（ＣＣＰ）であってもよい。ＵＶ硬化は、膜をＵＶ周波数成分の有意な放射線にさらすことによって行われてもよい。放射線は、例えば、白熱光源及び／又はレーザによって生成することができる。
【００２７】
[0035]第一誘電体膜の最上部の除去２０４の後、第一誘電体膜の処理のある実施形態において、第二誘電体膜が第一膜の残存する部分に堆積されてもよい（ステップ２０６）。第二誘電体膜は、第一誘電体膜と同一の前駆物質と堆積条件を用いて堆積させることができる。例えば、第一誘電体膜と第二誘電体膜は、同一の有機シリコンと酸素含有前駆物質を用いて堆積された酸化シリコン膜であってもよい。追加の実施形態において、第二膜は、第一膜と異なる前駆物質又はプロセス条件を用いてもよく、第一膜と異なる種類の誘電体（例えば、酸化シリコン誘電体の代わりに窒化シリコン又は酸窒化シリコン）であってもよい。
【００２８】
[0036]第二誘電体膜は、流動性誘電体であってもよい。第一膜の残存する部分がギャップ／トレンチの最上部の下にある場合、第二膜は、ギャップ／トレンチの残りを充填することができ、最上部の上の空間を充填し続けることができる。第一膜が最上部の下にある追加の例において、第二膜は、ギャップ／トレンチ内の合計の残存する容積より少ない容積を充填するのがよい。これらの例において、ギャップ／トレンチを完全に充填するために一つ以上の追加の誘電堆積が行われるのがよい。
【００２９】
[0037]第一誘電体膜と同様に、最初の堆積後に第二誘電体膜の最上部を除去するのがよい（ステップ２０８）。除去ステップ２０８は、第一部分と同じ膜の部分を除去してもよく、又は第一除去ステップ２０４より大きい又は小さい割合の膜を除去してもよい。場合によっては、第二除去ステップ２０８は、第二誘電体膜がギャップ／トレンチの最上部の下に下がる前に停止するのがよく、別の場合には、除去ステップ２０８は、ギャップ／トレンチの最上部より下の残存する第二誘電体膜が残る。
【００３０】
[0038]第一誘電体膜と第二誘電体膜の残存する部分をアニール２１０することができる。アニール２１０は、他の種類のアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであってもよい。例えば、アニール２１０は、基板の温度を約３００℃〜約１０００℃（例えば、約６５０℃〜約９５０℃）に約１分〜約１時間の間調整することを含む熱アニールであるのがよい。アニールの雰囲気は、例えば、他のタイプの雰囲気の中でも、不活性ガス雰囲気（例えば、Ｎ２、Ｈｅ、Ｎｅ,Ａｒ、Ｈ２等）、及び／又は酸素含有雰囲気ＮＯ２、Ｎ２Ｏ、Ｈ２Ｏ、Ｏ２、Ｏ３等であってもよい。アニール雰囲気の圧力は、約０.１トール〜約１００トール（例えば、約１〜２トール）であるのがよい。アニール２１０は、通常は、密度を高くし、アニールされた誘電物質のエッチング速度を低下させる（例えば、ＷＥＲＲを下げる）。
【００３１】
[0039]図２Ｂは、本発明の実施形態に従って、基板のギャップ又はトレンチ内に誘電物質の一つ以上の層を堆積させエッチングする方法２５０を示す図である。方法２５０には、基板のギャップ／トレンチ２５２に誘電体層を堆積させるステップと堆積された誘電体層２５４の最上部を除去するステップとを含まれるのがよい。その後、堆積されエッチングされた誘電物質がトレンチ２５６を充填するか（即ち、誘電体膜がギャップの最上部に又はそれより上にあるか）の決定がなされる。誘電物質がギャップを完全に充填していない場合には、追加の誘電体層がギャップ内に堆積されエッチングされ、ギャップが完全に充填されているかについて他の決定がなされる。
【００３２】
[0040]ギャップが一、二、三サイクル等の堆積２５２と除去２５４のサイクル後に完全に誘電物質で充填された場合、誘電体の層（又は複数の層）は、アニールされるのがよい（ステップ２５８）。上述されたように、アニール２５８は、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであるのがよい。
【００３３】
[0041]ここで図３を参照すると、本発明の実施形態に従って原子酸素前駆物質を用いて物質を堆積させるステップを含む誘電物質を堆積させる例示的方法３００を示すフローチャートが示されている。方法３００には、原子酸素前駆物質とシリコン前駆物質３０２とを合わせるステップと、前駆物質３０４を反応させて、半導体基板上にギャップ又はトレンチ内に誘電体膜を堆積させるステップが含まれるのがよい。原子酸素は、堆積チャンバ内でインサイチュで生成させてもよく、又は遠隔で生成させチャンバに搬送させてもよい。例えば、リモートプラズマ生成システムは、酸素含有前駆物質（例えば、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２等）解離するとともに原子酸素化学種を生成するために用いることができ、その後、堆積チャンバに搬送して、他の前駆物質（例えば、シリコン含有前駆物質）と混合し反応させ、誘電物質３０６を堆積させる。
【００３４】
[0042]堆積３０６後、誘電体膜の最上部は、エッチングプロセス３０８において除去されるのがよい。例えば、誘電体が主に二酸化シリコン（ＳｉＯｘ）である場合、基板に搬送されるＮＦ３のようなフッ素前駆物質の解離（プラズマ分離）によって生成された活性フッ素に堆積された膜をさらす（例えば、約１秒〜約１分間さらす）ことによって酸化物の最上部が除去されるのがよい（例えば、ＮＦ３は約１〜２トールの全チャンバ圧により約１５００ｓｃｃｍで基板に流れる）。活性フッ素は酸化シリコンと反応して、揮発性であり堆積され誘電体から除去され得るフッ化シリコン（例えば、ＳｉＦ４）を形成する。
【００３５】
[0043]除去ステップ３０８後の誘電体の残存する部分をアニール３１０して、密度を高くし、膜のエッチング速度を低下させるのがよい。アニール３１０は、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールであるのがよい。
【００３６】
[0044]図４は、本発明の実施形態に従って誘電物質の堆積させアニールする方法４００を示すフローチャートである。方法４００は、膜の最上部が除去される前に、堆積された第一誘電体膜を三つの異なる温度の三段階で加熱する多段階加熱プロセスを含む。方法４００は、一つ以上のギャップ及び／又はトレンチを持つことができる基板上に誘電体膜４０２を堆積させることから開始することができる。膜は、これらのギャップを部分的に又は完全に充填することができる。
【００３７】
[0045]堆積４０２後、膜を第一温度４０４（例えば、約５０℃まで）に第一時間（例えば、約１時間）加熱することができる。その後、膜を第二温度４０６（例えば、約５０℃〜１００℃）に第二時間（例えば、約３０分間）調整することができる。膜を、更に、第三温度（例えば、約１００℃〜６００℃）に第三時間（例えば、約３０分〜約１時間）調整することができる。追加の加熱ステップ（図示せず）が行われてもよい。
【００３８】
[0046]多段階加熱の後に第一誘電体の最上部が除去されてもよい（ステップ４１０）。この除去は、化学ウエットエッチングプロセス又はドライエッチングプロセスによって行われてもよい。その後、第一膜の残存する部分に第二誘電体膜を堆積させることができ（ステップ４１２）、第二膜の他の最上部を除去することができる（ステップ４１４）。
【００３９】
[0047]その後、第一誘電体膜と第二誘電体膜の残存する部分をアニールして、膜の密度を高くすることができる（ステップ４１６）。アニール４１６は、約８００℃以上の温度（例えば、約８５０℃、約９５０℃、約１０００℃等）で乾燥した非反応性雰囲気（例えば、Ｎ２、Ｈｅ等）中で行われるのがよい。
【００４０】
[0048]ここで図５Ａ及び図５Ｂを参照すると、本発明の実施形態に従って誘電物質を堆積させアニールする方法５００と５５０を示すフローチャートが更に示されている。図５Ａは、基板に形成されたギャップ又はトレンチを完全に充填するために、又は部分的充填を構成するために行うことができる堆積とアニールサイクルを含む方法５００を示す図である。方法５００には、ギャップ及び／又はトレンチ内に第一膜５０２を堆積させるステップと、膜５０４をアニールするステップとが含まれるのがよい。その後、第一膜の上に第二誘電体膜を堆積５０６させるのがよく、その後、第二膜をアニール５０８するのがよい。第一アニール５０４は、第二アニール５０８（例えば、約１０００℃の第二温度まで）より低い温度（例えば、約６００℃まで）で行われるのがよい。方法５００には、また、アニール５０４の前か又は後に第一膜の最上部を除去するステップと、アニール５０８の前か又は後に第二膜の最上部を除去するステップとが含まれるのがよい。
【００４１】
[0049]図５Ｂは、ギャップ及び／又はトレンチが誘電物質で完全に充填されるまで続けることができる一つ以上の交互の誘電堆積とアニールサイクルの他の方法５５０を示す図である。方法５５０には、基板に形成されたトレンチ内に誘電体層５５２を堆積させるステップと、誘電体層５５４をアニールするステップとが含まれるのがよい。第一堆積とアニールサイクルの後、トレンチが誘電物質５５６によって充填されるかについて決定がなされるのがよい。トレンチが完全に充填された場合には、トレンチの充填は完了し５５８し、それ以上の堆積-アニールサイクルは行われない。トレンチが完全に充填されない場合には、少なくとも一つ以上の堆積５５２とアニール５５４のサイクルが行われ、更に誘電物質でトレンチを充填する。
【００４２】
[0050]図６Ａ-図６Ｄは、本発明の実施形態に従って二層の誘電物質で連続して充填される基板ギャップを示す断面図である。図６Ａは、ギャップ６０４ａ-６０４ｃとトレンチ６０６が形成された基板６０２の一部を示す図である。上述したように、基板６０２は、シリコンのような半導体材料から製造されるのがよく、直径が約１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４００ｍｍ等の円形シリコン基板であるのがよい。第一誘電体膜６０８は、ギャップ６０４ａ-６０４ｃとトレンチ６０６を部分的に充填する。誘電体膜６０８としては、他の誘電物質の中でも、酸化シリコン、窒化物、炭素含有酸化物、又は酸窒化物等の流動性誘電体が挙げられるのがよい。
【００４３】
[0051]図６Ｂは、膜の最上部の除去後、ギャップ６０４ａ-６０４ｃとトレンチ６０６内に残存する第一誘電体膜６０８を示す図である。図示された例において、除去ステップは、ギャップとトレンチの最上部の上の膜６０８をすべてエッチバックし、ギャップとトレンチ内の膜に凹部を形成した。最上部の除去後、残存する膜６０８に処理ステップを行い、続いての層を堆積させる前に密度及び／又は硬さを増大させるのがよい。
【００４４】
[0052]図６Ｃは、第一誘電体層６０８の残存する部分に第二誘電体層６１０を堆積させるステップを示す図である。第二誘電体層６１０は、ギャップ６０４ａ-６０４ｃとトレンチ６０６を誘電体で完全に充填し、更にギャップとトレンチの最上部の上に広がる。第二誘電体層６１０は、また、流動性誘電物質から製造されるのがよく、第一誘電体層６０８と同一の組成を持つのがよい。
【００４５】
[0053]図６Ｄに示されるように、第二誘電体膜６０８の最上部を除去して、ギャップ６０４ａ-６０４ｃとトレンチ６０６内に平坦化された誘電体ギャップ充填を形成するのがよい。第二膜６１０の最上部の除去は、第一膜６０８の最上部を除去するために用いられたプロセスと同一のプロセスを用いて行うことができる。アニールは、第二膜６１０の最上部の除去の前か又は後に第一堆積膜と第二堆積膜上で行われるのがよい。アニールは、他のタイプのアニールの中でも、熱アニール（即ち、焼成）、プラズマアニール、紫外光アニール、ＩＲ照射アニール（例えば、ＲＴＡ）、ｅ-ビームアニール、及び／又はマイクロ波アニールなどのアニールであるのがよい。
【００４６】
[0054]ここで図７Ａ-図７Ｃを参照すると、本発明の実施形態に従って第一誘電体膜と第二誘電体膜が堆積される基板ギャップの断面図が示されている。図７Ａにおいて、基板７０２に形成されるギャップ７０６ａ-７０６ｃとトレンチ７０８を完全に充填する第一誘電体膜７０４が示されている。その後、図７Ｂに示されるように第一誘電体膜の最上部が除去される。第二誘電体層の誘電物質７１０が基板７０２上に堆積される前に残存する誘電体７０４を処理（例えば、アニール）するのがよい。
【００４７】
[0055]第二層７１０は、第一誘電体層７０４と同一の条件下で堆積される流動性誘電体であってもよく、又は異なる堆積法によって堆積されてもよい。例えば、第二層７１０は、誘電物質を堆積するために用いられる他の種類のプロセスの中でも、ＨＡＲＰのような従来の大気圧未満の化学気相堆積プロセス（ＳＡＣＶＤ）、高密度プラズマ化学気相堆積（ＨＤＰ-ＣＶＤ）、又はプラズマ増強型化学気相堆積プロセス（ＰＥＣＶＤ）によって堆積させるのがよい。その後、誘電体の最上部をエッチング及び／又は化学機械的研磨技術で平坦化するステップのような処理ステップの前か又は後に第一誘電体層と第二誘電体層をアニールするのがよい。
【実験】
【００４８】
[0056]図８Ａ及び図８Ｂは、本発明の実施形態に従って誘電物質の堆積とエッチングの後の基板ギャップと基板段差の電子顕微鏡写真画像である。図８Ａは、酸化シリコンの流動性誘電体膜が堆積された一連のギャップを示す画像である。図８Ｂは、同一の流動性酸化膜で覆われた基板内に形成された段差を示す画像である。双方の図が示すように、膜をアニールする前に堆積された誘電体膜をエッチングすると、アニールされた最終膜の亀裂が排除される。
【００４９】
[0057]原子酸素とＴＭＯＳの反応によって酸化シリコン膜を形成した。原子酸素を分子酸素（Ｏ２）の供給源から生成し、基板を含有する堆積チャンバに約１４００ｓｃｃｍの流量で供給した。ＴＭＯＳを、堆積チャンバに約１８５０ｍｇｍの流量で供給し、堆積チャンバ圧を、堆積の間、約１.５トールに保持した。これは低温酸化物堆積であり、基板ウエハを約５０℃の温度で保持した。
【００５０】
[0058]堆積の後、活性化フッ素を用いてドライ化学エッチングプロセスにおいて酸化シリコンをエッチングした。活性化フッ素に対する前駆物質はＮＦ３であり、基板を保持するチャンバに１５００ｓｃｃｍの流量で流した。全チャンバ圧力が約１.６トールに維持されるので、ＮＦ３はプラズマ解離され、基板は活性化フッ素に約１０秒間さらされた。その後、エッチングされた基板を、オゾンを含む雰囲気中約４００℃でアニールした。
【００５１】
[0059]図９Ａ及び図９Ｂは、図８Ａ及び図８Ｂと同じ酸化シリコンを用いて同様の基板ギャップ（図９Ａ）と段差（図９Ｂ）を示す比較電子顕微鏡写真である。しかしながら、この比較例において、堆積された誘電体は、アニールする前にエッチングしなかった。図９Ａが示すように、誘電物質の亀裂がギャップ内で発生した。
【００５２】
[0060]ある範囲の値が示される場合、その範囲の上限と下限の間でそれぞれの間の値は、特に明らかに影響されない限り、下限の単位の１／１０まで詳しく開示されることは理解される。記載されたあらゆる値又は記載された範囲の間の値と記載された他のあらゆる値又は記載されたその範囲の間の値との間のそれぞれのより小さい範囲が本発明の範囲内に包含される。これらのより小さい範囲の上限と下限は独立して範囲に含まれても又は除外されてもよく、記載された範囲において詳しく除外されたあらゆる限度を条件として、いずれか、いずれでもないか又は両方の限度が含まれるそれぞれの範囲も本発明の範囲に包含される。記載された範囲が一方又は両方の限度を含む場合、これらの含まれる限度のいずれか又は両方を除外する範囲も本発明に含まれる。
【００５３】
[0061]本明細書に用いられ、また、添付の特許請求の範囲において、特に明らかに影響されない限り、単数形は、複数の対象を包含する。従って、例えば、“プロセス”について述べることは、複数のこのようなプロセスにもあてはまり、“前駆物質”について述べることは、一つ以上の前駆物質及び当業者に既知のその等価物等について述べることを包含する。
【００５４】
[0062]また、本明細書と以下の特許請求の範囲に用いられる語“備える”、“含む”は記載された特徴、整数、成分、又はステップの存在を特定するものであるが、一つ以上の他の特徴、整数、成分、ステップ、作用又は基の存在又は追加を除外しない。
【符号の説明】
【００５５】
１０２…基板、１０４ａ-１０４ｂ…ギャップ、１０６…誘電物質、６０２…基板、６０４ａ-６０４ｃ…ギャップ、６０６…トレンチ、６０８…第一誘電体膜、６１０…第二誘電体膜、７０２…基板、７０４…第一誘電体膜、７０８…トレンチ、７１０…第二誘電体層。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【公表番号】特表２００９−５４２０１１（Ｐ２００９−５４２０１１Ａ）
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００９−５１６７２９（Ｐ２００９−５１６７２９）
【出願日】平成１９年６月２１日（２００７．６．２１）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０７１８０４
【国際公開番号】ＷＯ２００７／１４９９９１
【国際公開日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成１９年６月２１日（２００７．６．２１）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０７１８０４
【国際公開番号】ＷＯ２００７／１４９９９１
【国際公開日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]