半導体装置及び半導体装置の作製方法
【課題】外部ストレスによる半導体集積回路の破損を低減することを課題の一とする。また、薄型化された半導体集積回路の製造歩留まりを向上させることを課題の一とする。
【解決手段】半導体集積回路が有する半導体素子には単結晶半導体基板より分離された単結晶半導体層を用いる。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われている。分断工程は、支持基板に半導体素子層を分断するための溝を形成し、溝の形成された支持基板上に樹脂層を設ける。その後、樹脂層及び支持基板を溝において切断して分断し、複数の半導体集積回路に分割する。
【解決手段】半導体集積回路が有する半導体素子には単結晶半導体基板より分離された単結晶半導体層を用いる。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われている。分断工程は、支持基板に半導体素子層を分断するための溝を形成し、溝の形成された支持基板上に樹脂層を設ける。その後、樹脂層及び支持基板を溝において切断して分断し、複数の半導体集積回路に分割する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を実装された半導体装置及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
マトリクス型の表示機能を有する半導体装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。マトリクス型の表示機能を有する半導体装置においては、通常画素マトリクスを駆動するための半導体集積回路を取り付ける必要がある。しかしながら、マトリクスの規模は数１００行にも及ぶ大規模なものであるので、長方形状のＩＣパッケージや半導体チップである半導体集積回路の端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
【０００３】
この問題を解決する方法として、より周辺部分の面積を縮小できるような半導体集積回路の実装方法が開示されている（例えば、特許文献１乃至３参照。）。例えば、特許文献１では半導体集積回路を、画素マトリクスの１辺とほぼ同じ程度の細長い基板（スティック、もしくは、スティック・クリスタルという）上に形成し、これを端子部に接続するという方法が開示されている。
【特許文献１】特開平７−１４８８０号公報
【特許文献２】特開平８−２５０７４５号公報
【特許文献３】特開平８−２６４７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、半導体装置の作製工程において、半導体集積回路を実装する際に、圧力等の外部ストレスが加わる場合がある。このような外部ストレスによって、半導体集積回路が破損してしまう恐れがある。
【０００５】
上述した問題に鑑み、外部ストレスによる半導体集積回路の破損を低減することを課題の一とする。半導体集積回路が設けられる基板を薄くすることを課題の一とする。また、薄型化された半導体集積回路の製造歩留まりを向上させることを課題の一とする。さらに、薄型化された半導体集積回路の製造コストを低減することを課題の一とする。
【課題を解決するための手段】
【０００６】
本発明は、別途支持基板上に形成された半導体素子層を有する半導体集積回路を、駆動回路（ドライバー）として、絶縁表面を有する基板上に実装する。半導体集積回路は、絶縁表面を有する基板上形成される画素部と電気的に接続し、駆動回路として機能する。半導体集積回路に含まれる半導体素子は単結晶半導体基板より分離された単結晶半導体層を用いている。
【０００７】
本発明は、支持基板を分断することによって、複数の半導体集積回路をチップ（或いは細長いスティック）状で取り出す。本発明は、分断方法において、まず、支持基板の厚さを薄く加工し、分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減する。さらに分断工程は、一度に行わず、まず、支持基板に半導体素子層を分断するための溝を形成し、溝の形成された支持基板上に樹脂層を設ける。その後、樹脂層及び支持基板を溝において、切断して、複数の半導体集積回路に分断（分割）する。本発明において、溝とは、溝周辺の凹領域を含む溝部も指す。
【０００８】
樹脂層及び支持基板を切断する切断面の幅を、溝の幅より狭くすることによって、支持基板側面に溝に形成された樹脂層を残存させることができる。従って、半導体集積回路において、半導体素子層の設けられていない面及び側面の一部は樹脂層で覆われる構造となる。
【０００９】
従って、本発明の半導体装置に含まれる半導体集積回路において、支持基板の側面は段差を有し、基板の幅寸法は、段差よりも先の部分が小さい、凸字形状ともいえる。また、支持基板は断面において、側面が階段状の台形であり、階段状の台形は、上段の厚さが下段の厚さより厚い。溝の形状によっては、台形の上段は下段に向かって湾曲している形状となり、樹脂層が接している支持基板の側面は、裾広がりの曲面を有する。また、基板の底面及び上面は四角形であり、底面の面積の方が上面の面積より大きい。
【００１０】
上記のように本発明の半導体装置は複雑な形状であるため、半導体装置の天地左右の判別が容易であり、機械による自動操作においても誤認を軽減することができる。
【００１１】
半導体集積回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により、画素部が形成された絶縁表面を有する基板に実装することができる。
【００１２】
半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００１３】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【００１４】
本発明の半導体装置の一形態は、支持基板上に設けられた単結晶半導体層を含む半導体素子層が設けられた半導体集積回路を有し、支持基板は半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われている。
【００１５】
本発明の半導体装置の一形態は、絶縁表面を有する基板上に画素部と、画素部と電気的に接続し、かつ絶縁表面を有する基板に実装された半導体集積回路とを有する。半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、支持基板は半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われている。支持基板は、研削、研磨工程を用いて厚さを薄くしているため、絶縁表面を有する基板の厚さより薄くすることができる。
【００１６】
本発明の半導体装置の作製方法の一形態は、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成する。単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、単結晶半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成する。支持基板上に単結晶半導体層を含む複数の半導体素子層を形成する。支持基板の厚さを薄くする。支持基板の複数の半導体素子層の間に溝を形成する。溝を形成された支持基板上に樹脂層を形成する。支持基板の溝及び樹脂層を切断して複数の半導体集積回路を形成する。そして、例えば、半導体集積回路を画素部が設けられた絶縁表面を有する基板（例えばガラス基板）に実装する。
【００１７】
溝の形成された支持基板及び樹脂層を切断する際は、支持基板側でも樹脂層側からでも切断することができる。支持基板にアライメント合わせのマーカーを形成する場合は、支持基板側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
【発明の効果】
【００１８】
本発明により、薄型で高性能な半導体装置を歩留まり良く作製することができる。
【００１９】
また、薄型であっても取り扱いやすく、信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態では、より薄型化、及び小型化を付与することを目的とした半導体装置、及びその半導体装置を歩留まり良く作製する方法を、図１乃至図５を用いて詳細に説明する。
【００２２】
本実施の形態では、別途支持基板上に形成された半導体素子層を有する半導体集積回路を、駆動回路（ドライバー）として、絶縁表面を有する基板上に実装する。半導体集積回路は、絶縁表面を有する基板上形成される画素部と電気的に接続し、駆動回路として機能する。半導体集積回路に含まれる半導体素子は単結晶半導体基板より分離された単結晶半導体層を用いている。
【００２３】
図１（Ａ）に支持基板１００上に設けられた単結晶半導体層を有する半導体素子層１０１ａ、１０１ｂ、１０１ｃを示す。半導体素子層１０１ａ、１０１ｂ、１０１ｃに含まれる単結晶半導体層は単結晶半導体基板より分離された単結晶半導体層である。
【００２４】
次に、支持基板１００の厚さを研削、研磨処理によって薄くする工程を行う。工程時の支持基板１００を固定する固定テープ１０３に半導体素子層１０１ａ、１０１ｂ、１０１ｃ側を向けて支持基板１００を固定し、支持基板１００を加工して、厚さの薄い支持基板１０２とする（図１（Ｂ）参照。）。支持基板１００が厚さ０．５ｍｍのガラス基板であるとすれば、支持基板１０２は、半分の０．２５〜０．３ｍｍ程度に薄型化することが好ましい。支持基板の厚さを薄く加工することで、支持基板の分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減することができる。研削処理及び研磨処理は好適に組み合わせて用いることができ、本実施の形態では、研削機により研削した後、研磨機により研磨処理で表面を平坦化する。研磨処理として化学的機械研磨を行ってもよい。
【００２５】
本発明は、支持基板を分断することによって、複数の半導体集積回路をチップ（或いは細長いスティック）状で取り出す。分断工程は、一度に行わず、まず、支持基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄをダイサー１０４のダイシングブレードで形成する（図１（Ｃ）参照。）。支持基板１０５の溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて支持基板１０５は意図的に残存させる。残存させる支持基板１０５の厚さは、３０μｍ〜５０μｍ程度とすればよい。
【００２６】
次に、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの形成された支持基板１０５上に樹脂層１０７を形成する（図１（Ｄ）参照。）。樹脂層１０７は膜厚１μｍ〜２０μｍとすればよい。樹脂層の材料は、樹脂層形成後の工程において（例えば、半導体集積回路の実装時）加熱処理を用いる場合はその加熱温度に耐えうる樹脂材料を用いる。
【００２７】
衝撃吸収材として機能する樹脂層を形成すると、半導体集積回路に、より耐ストレス性を付与することができる。例えば、本発明の樹脂層が設けられた半導体集積回路においては、約２０Ｎの圧力を加えても破損することなく耐えることができる。
【００２８】
樹脂層としては、ビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、シロキサン樹脂等の樹脂材料を用いることができる。樹脂層の作製方法はスピンコート法などの塗布法を用いることができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などを用いることもできる。
【００２９】
その後、樹脂層１０７及び支持基板１０５を溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて、切断して、複数の半導体集積回路に分断（分割）する。本実施の形態では、支持基板１０５及び樹脂層１０７を固定テープ１１１に固定し、支持基板１０５側より溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄに残存する支持基板１０５及び樹脂層１０７を、ダイサー１０８によって切断する。ダイサー１０８によって、支持基板１０５及び樹脂層１０７は分割され、支持基板１０９ａ、１０９ｂ、１０９ｃ、樹脂層１１０ａ、１１０ｂ、１１０ｃとなる（図１（Ｅ）参照。）。本実施の形態では、固定テープ１０３、１１１として、ダイシングテープを用いる。
【００３０】
溝の形成された支持基板１０５及び樹脂層１０７を切断する際は、支持基板１０５側でも樹脂層１０７側からでも切断することができる。支持基板１０５にアライメント合わせのマーカーを形成する場合は、支持基板１０５側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
【００３１】
以上の工程で、半導体集積回路１１２ａ、１１２ｂ、１１２ｃを形成することができる（図１（Ｆ）参照。）。樹脂層１０７及び支持基板１０５を切断する切断面の幅を、溝の幅より狭くすることによって、支持基板側面に、溝に形成された樹脂層を残存させることができる。本実施の形態では、ダイサー１０４及びダイサー１０８の幅とは処理領域（ダイサーによって加工される領域）を決定するダイシングブレードの厚さとなる。
【００３２】
溝の幅はダイサー１０４のダイシングブレードの幅ａ１に、切断面の幅は、ダイサー１０８のダイシングブレードの幅ａ２によって制御できるため、ダイサー１０４のダイシングブレードの幅ａ１よりダイサー１０８のダイシングブレードの幅ａ２を狭くすればよい。例えば、本実施の形態では、ダイサー１０４のダイシングブレードの幅ａ１を０．１６ｍｍ、ダイサー１０８のダイシングブレードの幅ａ２を０．１ｍｍとする。
【００３３】
従って、半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいて、半導体素子層１０１ａ、１０１ｂ、１０１ｃの設けられていない面及び側面の一部は樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われる構造となる。
【００３４】
支持基板に形成される溝の形状は加工手段に依存する。本実施の形態ではダイサー１０４のやや丸みを帯びたダイシングブレードの形状が反映され、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄも図１（Ｃ）の断面において丸み（曲率を有する）を帯びた形状となっている。ダイシングブレードの形状を矩形とすれば、溝の形状も矩形となり、分断後の半導体集積回路の支持基板の端部も矩形を有する形状とすることができる。
【００３５】
図１８に矩形のダイシングブレードで加工する例を示す。図１８（Ａ）は、図１（Ｂ）と対応しており、半導体素子層１０１ａ、１０１ｂ、１０１ｃが設けられた支持基板１０２は固定テープ１０３上で研削、研磨加工されている。
【００３６】
支持基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄをダイサー１２４で形成する（図１８（Ｂ）参照。）。ダイサー１２４は矩形のダイシングブレードを用いるために、支持基板１２５の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄは断面図において矩形となっている。
【００３７】
次に、溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形成された支持基板１２５上に樹脂層１２７を形成する（図１８（Ｃ）参照。）。
【００３８】
その後、樹脂層１２７及び支持基板１２５を溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄにおいて、切断して、複数の半導体集積回路に分断（分割）する。本実施の形態では、支持基板１２５及び樹脂層１２７を固定テープ１３１に固定し、支持基板１２５側より溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに残存する支持基板１２５及び樹脂層１２７を、ダイサー１２８によって切断する。ダイサー１２８によって、支持基板１２５及び樹脂層１２７は分割され、支持基板１２９ａ、１２９ｂ、１２９ｃ、樹脂層１３０ａ、１３０ｂ、１３０ｃとなる（図１８（Ｄ）参照。）。
【００３９】
以上の工程で、半導体集積回路１３２ａ、１３２ｂ、１３２ｃを形成することができる（図１８（Ｅ）参照。）。半導体集積回路１３２ａ、１３２ｂ、１３２ｃは矩形の形状の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形状を反映し、断面図において側面に段差を有する形状となっている。
【００４０】
また、基板の厚さは樹脂層と比較して厚いため、基板端部での被覆性を向上させるために、樹脂層も厚くすると好ましい。樹脂層を厚く形成するために積層構造としてもよい。樹脂層の構造や膜厚、また切断箇所によっても完成する半導体集積回路の形状を自由に変化させる（異ならせる）ことができる。図１７に、樹脂層を積層する例を示す。
【００４１】
図１７（Ａ）は、図１（Ｄ）と対応しており、支持基板１０５の半導体素子層１０１ａ、１０１ｂ、１０１ｃが設けられた反対面上に、樹脂層１０７が形成されている。次に樹脂層１０７上にさらに樹脂層を形成し、樹脂層１１３を形成する。本実施の形態では、樹脂層１０７と同材料の樹脂層を積層する（図１７（Ｂ）参照。）。図１（Ｅ）と同様に固定テープ１１１を設けて固定した樹脂層１１３及び支持基板１０５を、ダイサー１１８によって分断し、支持基板１０９ａ、１０９ｂ、１０９ｃ、樹脂層１１４ａ、１１４ｂ、１１４ｃとする（図１７（Ｃ）参照。）。以上の工程で、形成される半導体集積回路１１５ａ、１１５ｂ、１１５ｃは、図１（Ｆ）より樹脂層を厚く形成しているために、各半導体集積回路１１５ａ、１１５ｂ、１１５ｃにおいて、支持基板１０９ａ、１０９ｂ、１０９ｃと樹脂層１１４ａ、１１４ｂ、１１４ｃ端部とが一致する形状となる（図１７（Ｄ）参照。）。
【００４２】
ダイシングブレードの幅の細いダイサーを用いて分断すると、支持基板の溝の領域に、樹脂を、完成した半導体集積回路に多く残すこともできる。衝撃吸収材として機能する樹脂層を積層すると、半導体集積回路に、より耐ストレス性を付与することができる。
【００４３】
また、本発明では、溝を形成し、溝上に樹脂層を形成するので、溝底面に厚く樹脂層を形成することができる。さらに樹脂層を形成後、樹脂層と支持基板を積層して切断するため、側面において樹脂層の端部と支持基板の端部とが一致する。側面において支持基板の半導体素子層の形成面と反対側の端部が露出しないために、支持基板の端部の破損や欠けを防止することができる。また、樹脂層を積層により厚く形成すると、半導体集積回路の側面において支持基板の端部と樹脂層の端部との距離を長くすることができるため、より支持基板端部に与えるダメージを軽減することができる。
【００４４】
半導体集積回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により、画素部が形成された絶縁表面を有する基板に実装することができる。本実施の形態で示すように、半導体集積回路において、樹脂層が半導体素子層側に露出しないために、はんだや異方性導電膜を用いて半導体集積回路を実装する際に行う加熱処理に対しても耐熱性を持たせることができる。
【００４５】
図２に固定テープ１１１に形成された半導体集積回路１１２ａを画素部１５６が形成された絶縁表面を有する基板１５５にＣＯＧ方式で実装する例を示す。
【００４６】
半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいて薄く成形された支持基板１０９ａ、１０９ｂ、１０９ｃは樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００４７】
半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいては、半導体素子層表面に実装時に電気的接続を行う端子として導電層が設けられている。
【００４８】
例えば、スクリーン印刷法を用いて導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよい。
【００４９】
また、半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
【００５０】
従来の半導体装置では、走査用、信号用にそれぞれ６〜１０個ものドライバＩＣを必要である。そのために半導体装置の周辺は多くの配線が複雑に形成されてしまう。しかしながら、本実施の形態で示した棒状のドライバーを装着することによって、半導体装置の周辺は非常にコンパクトになり、デザイン的にも洗練されたものになる。
【００５１】
また、画素部が形成された絶縁表面を有する基板と、半導体集積回路の支持基板とは同じ材料を用いることができるので、その後の熱処理によっても熱膨張係数の違いから剥がれるなどの不良を防止することができる。さらに従来のドライバＩＣは不透明で大きさに制限があったが、透光性のガラス基板を用いた半導体集積回路であれば、実質的に透明（回路部は不透明であるが、肉眼では判別できない。）であり、大きさも比較的自由に設定することができる。
【００５２】
本発明の半導体装置において、半導体集積回路の他の実装例を図３に示す。
【００５３】
図３（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣである別途形成された半導体集積回路６０１３を、画素部６０１２が形成された基板６０１１上に実装しても良い。また他の実装形態として、図３（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いて、半導体集積回路６０２３を、基板６０２１上に形成された画素部６０２２と電気的に接続するように実装してもよい。図３（Ａ）乃至（Ｃ）において、半導体集積回路６０１３、６０２３、６０３３ａは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）６０１５、６０２５、６０３５とそれぞれ接続している。なお、図では示されていないが半導体集積回路６０３３ａと６０３３ｂは電気的に接続されている。
【００５４】
本発明の半導体集積回路は、自由に形状や設置領域を選択できるため、図３（Ａ）のように短い複数の半導体集積回路６０１３を基板６０１１の１辺に隣接して設けてもよいし、図３（Ｃ）のように、基板６０３１の２辺に、１つずつ長い半導体集積回路６０３３ａ、６０３３ｂを設けてもよい。
【００５５】
また、周辺駆動回路の一部を基板上に直接形成してもよい。例えば、走査線側駆動回路を基板上に形成し信号線側駆動回路を別途半導体集積回路として実装することもできる。
【００５６】
半導体集積回路が有する半導体素子には単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００５７】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図３に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【００５８】
なお本発明で用いる半導体集積回路が形成する回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【００５９】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【００６０】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体などを用いることができる。
【００６１】
以下、絶縁表面を有する基板である支持基板上に、単結晶半導体基板より単結晶半導体層を設け、半導体集積回路に含まれる半導体素子を形成する方法を図４及び図５を用いて説明する。
【００６２】
図４（Ａ）に示す単結晶半導体基板１１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加し、脆弱化層１１１０を形成する。イオンの添加は支持基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１０８に添加されるようにする。本発明では、単結晶半導体基板へイオンを添加し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
【００６３】
単結晶半導体基板１１０８には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。支持基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
【００６４】
また、単結晶半導体基板１１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面など有する単結晶半導体基板を用いることができる。
【００６５】
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン添加剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
【００６６】
単結晶半導体基板１１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１１０８表面を清浄化する。
【００６７】
脆弱化層１１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって添加（導入）すればよい。脆弱化層１１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。ハロゲン元素としてフッ素イオンを添加する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に添加する方式をいう。
【００６８】
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみ、（又はＨ２＋のみ）を選択的に加速して添加することができる。
【００６９】
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板にドープする。例えば、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含む水素では、ドープされるイオンは、代表的にＨ３＋イオンが５０％以上、例えばＨ３＋イオンが８０％、他のイオン（Ｈ＋、Ｈ２＋イオン）が２０％、が一般的である。Ｈ３＋イオンのイオン種のみとして添加することもここではイオンドープとする。
【００７０】
また、一又は複数の同一の原子から成る質量の異なるイオンを添加してもよい。例えば、水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【００７１】
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に添加することができる。一方、イオン注入法に用いるイオン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
【００７２】
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ＋、Ｈ２＋、Ｈ３＋）が半導体基板に添加される（打ち込まれる）際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
【００７３】
Ｈ３＋をより多く打ち込むという観点からすれば、イオン注入装置よりイオンドーピング装置を用いる方が好ましいといえる。
【００７４】
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを添加した場合、添加されたフッ素等が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを添加した後に、水素イオンを添加して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い単結晶半導体層を剥離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
【００７５】
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
【００７６】
脆弱化層の形成に当たってはイオンを高ドーズ条件で添加する必要があり、単結晶半導体基板１１０８の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン添加に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００７７】
例えば、単結晶半導体基板１１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
【００７８】
また、単結晶半導体基板１１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００７９】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【００８０】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板１１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板１１０８と形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１１０８と絶縁層との界面が不活性化されて電気的特性が安定化する。
【００８１】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１１０８の汚染を防止する保護層としての機能を発現させることができる。
【００８２】
脆弱化層１１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して支持基板上に転置される単結晶半導体層の膜厚と、添加するイオン種によって調整することができる。
【００８３】
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを添加して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを添加し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して支持基板上に転置（転載）される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２＋、Ｈ３＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、支持基板に転置される単結晶半導体層の膜厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、支持基板に転置される単結晶半導体層の膜厚は約７０ｎｍとなる。
【００８４】
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で添加し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして添加することができる。また、水素を原料ガスとするとＨ３＋イオンやＨ２＋イオンを主なイオンとして添加することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
【００８５】
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
【００８６】
また、支持基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は支持基板側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
【００８７】
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
【００８８】
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
【００８９】
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよい。
【００９０】
絶縁層において、接合を形成する面の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｍ２、又は１０μｍ２である。
【００９１】
支持基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設けると強固な接合を形成することができる。
【００９２】
本実施の形態では、図４（Ｂ）で示すように支持基板と接合を形成する面に絶縁層１１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００９３】
支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
【００９４】
図４（Ｃ）は支持基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。支持基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
【００９５】
支持基板１１０１上のブロッキング層１１０９と絶縁層１１０４とを対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１１０１上のブロッキング層１１０９と絶縁層１１０４との間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、支持基板と半導体基板とを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
【００９６】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【００９７】
また、支持基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
【００９８】
図４（Ｄ）において、支持基板１１０１と単結晶半導体基板１１０８を貼り合わせた後、加熱処理を行い脆弱化層１１１０を劈開面として単結晶半導体基板１１０８を支持基板１１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化層１１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１１０に沿って劈開することが可能となる。絶縁層１１０４はブロッキング層１１０９を介して支持基板１１０１と接合しているので、支持基板１１０１上には単結晶半導体基板１１０８と同じ結晶性の単結晶半導体層１１０２が残存することとなる。
【００９９】
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
【０１００】
４００℃〜７００℃の温度域での熱処理により、絶縁層と支持基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は支持基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び単結晶半導体基板の両基板を離すことができる。
【０１０１】
なお、図４、図５においては、単結晶半導体基板１１０８が支持基板１１０１より小さいサイズの例を示すが、本発明はそれに限定されず、単結晶半導体基板１１０８と支持基板１１０１が同じサイズであってもよいし、単結晶半導体基板１１０８が支持基板１１０１より大きいサイズであってもよい。
【０１０２】
図５は支持基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図５（Ａ）は保護層１１２１として酸化シリコン膜が形成された単結晶半導体基板１１０８に電界で加速されたイオンを所定の深さに添加し、脆弱化層１１１０を形成する工程を示している。イオンの添加は図４（Ａ）の場合と同様である。単結晶半導体基板１１０８の表面に保護層１１２１を形成しておくことでイオン添加によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１１２１によって、単結晶半導体基板１１０８から形成される単結晶半導体層１１０２に対する不純物の拡散防止効果を発現する。
【０１０３】
図５（Ｂ）は、ブロッキング層１１０９及び絶縁層１１０４が形成された支持基板１１０１と単結晶半導体基板１１０８の保護層１１２１が形成された面を密着させて接合を形成する工程を示している。支持基板１１０１上の絶縁層１１０４と単結晶半導体基板１１０８の保護層１１２１を密着させることにより接合が形成される。
【０１０４】
その後、図５（Ｃ）で示すように単結晶半導体基板１１０８を剥離する。単結晶半導体層を剥離する熱処理は図４（Ｄ）の場合と同様にして行う。このようにして図５（Ｃ）で示す絶縁層を介して単結晶半導体層を有する本発明のＳＯＩ構造の半導体基板を得ることができる。
【０１０５】
また、単結晶半導体基板より分離し、支持基板に転置された単結晶半導体層は、分離工程およびイオン注入工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
【０１０６】
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
【０１０７】
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。
【０１０８】
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。
【０１０９】
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
【０１１０】
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
【０１１１】
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、支持基板の温度上昇を抑えることができる。
【０１１２】
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【０１１３】
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【０１１４】
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【０１１５】
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
【０１１６】
研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
【０１１７】
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。
【０１１８】
本実施の形態において、単結晶半導体基板１１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１１０２として単結晶シリコン層を得ることが可能である。また、本実施の形態の半導体装置の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。
【０１１９】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【０１２０】
また、本発明の半導体集積回路としては、駆動回路の他に、ＣＰＵ、バッファ回路、電源回路、増幅回路、光電変換素子などを含んで作製することができる。また、本発明の半導体集積回路を用いて、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置を作製することができる。非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置においては、本発明の半導体集積回路を、例えば共振容量を有する共振回路、整流回路、定電圧回路、リセット回路、発振回路、復調回路、変調回路、インターフェース、レジスタ、メモリとして用いることができる。
【０１２１】
本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とトランジスタとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子（液晶表示素子）を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、ＩＣや抵抗素子や容量素子やインダクタやトランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
【０１２２】
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ）、電子インクを用いた半導体装置としては電子ペーパーがある。
【０１２３】
このように、薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０１２４】
（実施の形態２）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１２５】
まず、単結晶基板側の処理を説明する。本実施の形態では、単結晶半導体基板を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行う。熱酸化としては、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【０１２６】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【０１２７】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板と、支持基板に形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板と絶縁層との界面が不活性化されて電気的特性が安定化する。
【０１２８】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板の汚染を防止する保護層としての機能を発現させることができる。
【０１２９】
単結晶半導体基板にイオンを導入し、脆弱化層を形成する。脆弱化層が形成される領域の深さは、導入されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。
【０１３０】
イオンの導入の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く導入されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりもイオンの導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆弱化層に亀裂が生じやすくなる。
【０１３１】
次に、支持基板側の処理を説明する。まず支持基板の表面を洗浄する。洗浄は、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行えばよく、本実施の形態では、塩酸過水を用いて超音波洗浄を行う。
【０１３２】
次に、洗浄によって表面のゴミ等の不純物などを除去された支持基板にプラズマ処理による平坦化処理を行う。本実施の形態では、プラズマ処理は真空チャンバー内でアルゴン（Ａｒ）ガスなどの不活性ガスを用い、被処理物である支持基板にバイアス電圧を印加してプラズマ状態として行う。不活性ガスとともに、酸素（Ｏ２）ガス、窒素（Ｎ２）ガスを導入してもよい。
【０１３３】
支持基板を陰極方向とし、プラズマ中のＡｒの陽イオンを陰極方向に加速し、支持基板に衝突させる。Ａｒの陽イオンの衝突によって支持基板表面がスパッタエッチングされ、支持基板表面の凸部をエッチングし、支持基板の表面を平坦化することができる。反応ガスは、支持基板表面のスパッタエッチングによって生じる欠陥を補修する効果がある。
【０１３４】
次に、支持基板上に絶縁層を形成する。本実施の形態では、シリコン系の絶縁層以外の絶縁層である酸化アルミニウムを主成分とする酸化膜を用いる。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含む酸化アルミニウムを用いてもよい。
【０１３５】
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すればよい。
【０１３６】
ターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、絶縁層を形成する。金属としては、アルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。
【０１３７】
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、絶縁層を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
【０１３８】
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッタリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
【０１３９】
アルミニウムを主成分とする酸化膜は支持基板に含まれる可動イオンや水分等の不純物が、後に支持基板上に形成される単結晶半導体層に拡散することを防ぐことができる。
【０１４０】
次に、単結晶半導体基板の表面と支持基板の表面とを対向させ、単結晶半導体基板と絶縁層とをボンディングする。単結晶半導体基板と支持基板上に形成された絶縁層の表面とを密着させることにより接合が形成される。
【０１４１】
なお、単結晶半導体基板と支持基板をボンディングさせる前に、支持基板上に形成された絶縁層の表面処理を行うことが好ましい。
【０１４２】
次に、実施の形態１と同様に、加熱処理を行い脆弱化層にて分離（劈開）することにより、支持基板上に絶縁層を介して単結晶半導体層を形成することができる。
【０１４３】
支持基板上に設けられた単結晶半導体層を用いて半導体素子層を形成することができる。
【０１４４】
次に、分離された単結晶半導体基板を繰り返し利用する工程（半導体基板再生処理）について説明する。
【０１４５】
まず、分離された単結晶半導体基板を取り出す。エッジロールオフの影響により、単結晶半導体基板の端部において支持基板との貼り合わせが十分に行われない場合がある。その結果、端部において単結晶半導体基板は脆弱化層にて分離されず、絶縁層等が残存する場合がある。
【０１４６】
単結晶半導体基板の端部における残渣部分を除去する。残渣部分は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとして用いてウェットエッチングを行う。
【０１４７】
また、水素イオンが導入された脆弱化層は、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。このような処理を行うことにより、単結晶半導体基板の端部における残渣物による段差が緩和される。
【０１４８】
次に、単結晶半導体基板をハロゲン雰囲気中で酸化することにより、酸化膜を形成し、その後当該酸化膜を除去する。ハロゲンとしては塩化水素（ＨＣｌ）を用いることができる。こうすることでハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。
【０１４９】
次に、単結晶半導体基板に研磨処理としてＣＭＰ処理を行う。その結果、単結晶半導体基板の端部における段差を除去し、単結晶半導体基板の表面を平坦にすることができる。その後、得られた単結晶半導体基板を母体ウエハーとして再度利用する。
【０１５０】
本実施の形態で示したように、単結晶半導体基板の再生処理工程により単結晶半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した単結晶半導体基板の再生処理工程を用いることにより、単結晶半導体基板を繰り返し利用した場合であっても、単結晶半導体基板の表面を十分に平坦化することができるため、単結晶半導体基板と支持基板との密着性を向上させ、貼り合わせ不良を低減することができる。
【０１５１】
本実施の形態は実施の形態１と適宜組み合わせることができる。
【０１５２】
（実施の形態３）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１５３】
本実施の形態は、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチングし、形状を加工された複数の単結晶半導体層を、支持基板に転載する。従って、支持基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の支持基板への単結晶半導体層の転載がより効率よく行うことができる。
【０１５４】
さらに、支持基板上に形成された半導体層に対して、エッチングを行い、半導体層の形状を加工、修正し精密に制御する。これにより、半導体素子の単結晶半導体層の形状に加工でき、またレジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
【０１５５】
従って、支持基板に所望の形状の複数の単結晶半導体層を、歩留まりよく形成することができる。よって、大面積基板により精密な高性能の半導体素子及び集積回路を有する半導体装置を高スループットで生産性よく作製することができる。
【０１５６】
図１５（Ａ）において、単結晶半導体基板１１５８上に保護層１１５４と窒化シリコン膜１１５２が形成された状態を示している。窒化シリコン膜１１５２は、単結晶半導体基板１１５８をエッチング加工する際のハードマスクとして用いる。窒化シリコン膜１１５２は、シランとアンモニアを用いて気相成長法により堆積させることで形成すれば良い。
【０１５７】
次に、イオンを添加し、単結晶半導体基板１１５８の全面に脆弱化層１１５０を形成する（図１５（Ｂ）参照。）。イオンの添加は支持基板に転載する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１５８の深部に添加されるようにする。この処理によって単結晶半導体基板１１５８の表面から一定の深さの領域に脆弱化層１１５０が形成される。
【０１５８】
エッチング加工は、半導体素子の単結晶半導体層の形状を考慮して行われる。すなわち半導体素子の単結晶半導体層が支持基板に転載できるように、その部位が凸状部として残存するように単結晶半導体基板１１５８に対してエッチング加工を行う。
【０１５９】
フォトレジストでマスク１１５３を形成する。マスク１１５３を用いて、窒化シリコン膜１１５２及び保護層１１５４をエッチングし、保護層１１６２、及び窒化シリコン層１１６３を形成する（図１５（Ｃ）参照。）。
【０１６０】
次いで、窒化シリコン層１１６３をハードマスクとして単結晶半導体基板１１５８のエッチングを行い、脆弱化層１１６５、単結晶半導体層１１６６を有する単結晶半導体基板１１５８を形成する（図１５（Ｄ）参照。）。本発明では、脆弱化層及びエッチング加工によって凸状に加工された単結晶半導体基板の一部である半導体領域を図１５（Ｄ）のように単結晶半導体層１１６６という。
【０１６１】
単結晶半導体基板１１５８をエッチングする深さは、支持基板に転載する単結晶半導体層の厚さを考慮して適宜設定される。当該単結晶半導体層の厚さは水素イオンを添加する深さで設定することが可能である。単結晶半導体基板１１５８に形成する凹部の深さは、脆弱化層よりも深くなるように形成することが好ましい。このエッチング加工において、凹部の深さを脆弱化層よりも深く加工することで、脆弱化層を剥離すべき単結晶半導体層の領域のみに残すことができる。
【０１６２】
表面の窒化シリコン層１１６３を除去する（図１５（Ｅ）参照。）。そして、単結晶半導体基板１１５８における保護層１１６２の表面と支持基板１１５１を接合させる（図１６（Ａ）参照。）。
【０１６３】
支持基板１１５１の表面には、ブロッキング層１１５９及び絶縁層１１５７が形成されている。ブロッキング層１１５９は支持基板１１５１からナトリウムイオンなどの不純物が拡散して単結晶半導体層を汚染しないために設けられている。もっとも、支持基板１１５１から単結晶半導体層に悪影響を与える不純物の拡散を心配する必要のない場合には、ブロッキング層１１５９を省略することも可能である。一方、絶縁層１１５７は、保護層１１６２と接合を形成するために設けられている。
【０１６４】
接合は、表面が清浄化された単結晶半導体基板１１５８側の保護層１１６２と、支持基板側の絶縁層１１５７が密接することにより形成される。接合の形成は室温で行うことが可能である。この接合は原子レベルで行われ、ファン・デル・ワールス力が作用して室温で強固な接合が形成される。単結晶半導体基板１１５８にエッチング加工がされているので、単結晶半導体層を形成する凸状部が支持基板１１５１上の絶縁層１１５７と接することとなる。
【０１６５】
単結晶半導体基板１１５８と支持基板１１５１の間で接合を形成した後、熱処理を行うことにより、図１６（Ｂ）で示すように単結晶半導体基板１１５８から単結晶半導体層１１６４を剥離して支持基板１１５１に固定することができる。単結晶半導体層の剥離は、脆弱化層１１６５に形成された微小な空洞の体積変化が起こり、脆弱化層１１６５に沿って破断面を発生させることにより行う。その後、接合をさらに強固なものとするために、熱処理を行うことが好ましい。このようにして、絶縁表面上に単結晶半導体層が形成される。図１６（Ｂ）では単結晶半導体層１１６４が支持基板１１５１上に接合された状態を示している。
【０１６６】
本実施の形態は、予め、単結晶半導体層の形状を加工して転載するために、単結晶半導体基板そのものの大きさや形状に制限を受けない。従って、基板上で様々な形状の単結晶半導体層を形成することができる。例えば、エッチングの際に用いる露光装置のマスク毎、該マスクパターンを形成するための露光装置が有するステッパー毎、大型基板より切り出す半導体装置のパネル又はチップサイズ毎に、自由に単結晶半導体層を形成することができる。
【０１６７】
作製する半導体素子に対応させて、単結晶半導体層１１６４上にマスク１１６７を選択的に形成する（図１６（Ｃ）参照。）。
【０１６８】
マスク１１６７を用いて、単結晶半導体層１１６４をエッチングし、単結晶半導体層１１６９を形成する。本実施の形態では、単結晶半導体層下の保護層１１６２も単結晶半導体層と共にエッチングし、保護層１１６８とする（図１６（Ｄ）参照。）。このように、支持基板に転載した後さらに形状を加工することによって、作製工程で生じた形成領域のズレや、形状不良なども修正することができる。
【０１６９】
支持基板に設けられた単結晶半導体層１１６９からトランジスタなどの半導体素子を作製することで、薄型の高性能な半導体基板及び半導体装置を歩留まり良く作製することができる。
【０１７０】
本実施の形態は実施の形態１又は実施の形態２と適宜組み合わせることができる。
【０１７１】
（実施の形態４）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１７２】
本実施の形態では、単結晶半導体基板より単結晶半導体層を分離してから、支持基板に接合する例を示す。
【０１７３】
実施の形態３の図１５で示したように、単結晶半導体基板に脆弱化層を形成し、凸部を形成する。このエッチング加工は、半導体素子の単結晶半導体層の形状を考慮して行われる。すなわち半導体素子の単結晶半導体層が支持基板に転載できるように、その部位が凸状部として残存するように単結晶半導体基板４０１に対してエッチング加工を行う。図１２（Ａ）において、単結晶半導体基板４０１、脆弱化層４０２、単結晶半導体基板の一部である単結晶半導体層４０８、絶縁膜４０４が形成されている。本実施の形態では、酸化珪素を絶縁膜４０４として用いる。
【０１７４】
次に、熱処理を行うことにより、脆弱化層４０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆弱化層４０２において単結晶半導体基板４０１が劈開し、単結晶半導体層４０８が、絶縁膜４０４と共に、単結晶半導体基板４０１から剥離する。熱処理は、例えば４００℃乃至６００℃の温度範囲内で行えば良い。
【０１７５】
なお、熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。上記誘電加熱による熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波を単結晶半導体基板４０１に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆弱化層において隣接する微小ボイドどうしを結合させ、最終的に単結晶半導体基板４０１を劈開させることができる。
【０１７６】
そして、図１２（Ｂ）に示すように、コレット４０５を単結晶半導体層４０８上に形成された絶縁膜４０４に固着させ、単結晶半導体層４０８を単結晶半導体基板４０１から引き離す。上記熱処理による単結晶半導体基板４０１の劈開が不完全である場合でも、コレット４０５を用いて力を加えることで、単結晶半導体層４０８を単結晶半導体基板４０１から完全に剥離させ、単結晶半導体層４０３を得ることができる。コレット４０５として、真空チャック、メカニカルチャックなどのチャック、先端に接着剤が付着したマイクロニードルなど、単結晶半導体層４０８の一つに選択的に固着させることができる手段を用いる。図１２（Ｂ）では、コレット４０５として真空チャックを用いる場合を例示している。
【０１７７】
また、マイクロニードルに付着させる接着剤として、エポキシ系接着剤、セラミック系接着剤、シリコーン系接着剤、低温凝固剤などを用いることができる。低温凝固剤は、例えばＭＷ−１（株式会社エミネントサプライ製）を用いることができる。ＭＷ−１は、凝固点が１７度であり、それ以下の温度（好ましくは、１０度以下）で接着効果を有し、１７度以上（好ましくは２５度程度）では接着効果を有さない。
【０１７８】
なお、単結晶半導体基板４０１を劈開させる前に、単結晶半導体基板４０１に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１７９】
次に、図１２（Ｃ）に示すように、単結晶半導体層４０３の剥離により露出した面が支持基板４１０側を向くように、単結晶半導体層４０３と支持基板４１０とを貼り合わせる。本実施の形態では、支持基板４１０上に、絶縁膜４１１が形成されており、絶縁膜４１１と単結晶半導体層４０３とが接合することで、単結晶半導体層４０３と支持基板４１０とを貼り合わせることができる。単結晶半導体層４０３と絶縁膜４１１とを接合させた後、該接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０１８０】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、支持基板４１０は様々なものを用いることが可能である。例えば支持基板４１０としては、アルミノシリケートガラスバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板などの基板を用いることが出来る。
【０１８１】
なお、絶縁膜４１１と単結晶半導体層４０３との間にさらに絶縁層を設けてもよい。
【０１８２】
なお、単結晶半導体層４０３を支持基板４１０上に貼り合わせる前または貼り合わせた後に、単結晶半導体層４０３の剥離により露出した面に、レーザ光の照射による熱アニールを施しても良い。単結晶半導体層４０３を支持基板４１０上に貼り合わせる前に熱アニールを施すと、剥離により露出した面が平坦化され、接合の強度をより高めることができる。また、単結晶半導体層４０３を支持基板４１０上に貼り合わせた後に熱アニールを施すと、単結晶半導体層４０３が一部溶解し、接合の強度をより高めることができる。
【０１８３】
また、単結晶半導体層４０３を支持基板４１０上に接合のみによって貼り合わせるのではなく、単結晶半導体層４０３に１０ＭＨｚ〜１ＴＨｚ程度の高周波数の振動を加えることで、単結晶半導体層４０３と支持基板４１０の間に摩擦熱を生じさせ、該熱により単結晶半導体層４０３を部分的に溶解させ、単結晶半導体層４０３を支持基板４１０上に貼り合わせるようにしても良い。
【０１８４】
なお、ＭＷ−１を低温凝固剤として用いる場合、まず低温凝固剤が接着効果を有しない温度（例えば２５度程度）において、マイクロニードルの先端に付着した低温凝固剤を、絶縁膜４０４に接触させる。次に、低温凝固剤が接着効果を有する温度（例えば５度程度）まで温度を下げて、低温凝固剤を凝固させることで、マイクロニードルと絶縁膜４０４とを固着させる。そして、単結晶半導体基板４０１から引き離した単結晶半導体層４０３を、支持基板４１０上に貼り合わせた後、再び接着効果を有しない温度（例えば２５度程度）まで低温凝固剤の温度を高めることで、マイクロニードルを単結晶半導体層４０３から引き離すことができる。
【０１８５】
単結晶半導体層４０３上の絶縁膜４０４を除去し、支持基板４１０及び絶縁膜４１１上に島状の単結晶半導体層４０３が形成される（図１２（Ｄ）参照。）。単結晶半導体層４０３にさらにエッチングをし、形状を加工してもよい。
【０１８６】
図１２（Ｃ）のように、劈開により露出される単結晶半導体層の表面を支持基板側に向けると、より平坦性の高い側の表面がゲート絶縁膜に接するため、単結晶半導体層とゲート絶縁膜の間の界面準位密度を低く、なおかつ均一にすることができる。よって、ゲート絶縁膜に接する単結晶半導体層の表面を平坦化するための研磨を省略、もしくは研磨時間を短縮化することができ、コストを抑えスループットを向上させることができる。
【０１８７】
なお、劈開により露出される単結晶半導体層の表面と、ゲート絶縁膜とが接するように、単結晶半導体層を支持基板上に貼り合わせることもできる。この例を図１３及び図１４を用いて説明する。
【０１８８】
図１３（Ａ）において、図１２（Ａ）と同様に、単結晶半導体基板４２１、脆弱化層４２２、単結晶半導体基板の一部である単結晶半導体層４２８、絶縁膜４２４が形成されている。本実施の形態では、酸化珪素を絶縁膜４２４として用いる。
【０１８９】
次に、図１３（Ｂ）に示すように単結晶半導体基板４２１を保持手段４２５に固着させる。単結晶半導体基板４２１の固着は、単結晶半導体層４２８が保持手段４２５側を向くように行う。保持手段４２５として、後の熱処理に耐えることができ、なおかつ複数の単結晶半導体層（図１３では単結晶半導体層４２８）と重なるように固着させることができる大型の真空チャックまたはメカニカルチャック、具体的には多孔質真空チャック、非接触式真空チャックなどを用いることができる。本実施の形態では、真空チャックを保持手段４２５として用いる例を示す。
【０１９０】
次に、熱処理を行うことにより、脆弱化層４２２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図１３（Ｃ）に示すように、脆弱化層４２２において単結晶半導体基板４２１が劈開し、単結晶半導体基板４２１の一部であった単結晶半導体層４２８が、単結晶半導体層４２３となり、絶縁膜４２４と共に、単結晶半導体基板４２１から剥離する。熱処理は、例えば４００℃乃至６００℃の温度範囲内で行えば良い。
【０１９１】
なお、熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。
【０１９２】
また、単結晶半導体基板４２１を劈開させる前に、単結晶半導体基板４２１に水素化処理を行うようにしても良い。
【０１９３】
そして、図１３（Ｄ）及び図１４（Ａ）に示すように、コレット４２７を単結晶半導体層４２３の劈開により露出した面に固着させ、単結晶半導体層４２３を保持手段４２５から引き離す。コレット４２７として、真空チャック、メカニカルチャックなどのチャック、先端に接着剤が付着したマイクロニードルなど、単結晶半導体層４２３に選択的に固着させることができる手段を用いる。図１３（Ｄ）及び図１４（Ａ）では、コレット４２７として真空チャックを用いる場合を例示している。
【０１９４】
なお、本実施の形態では、コレット４２７が単結晶半導体層４２３の劈開により露出した面に固着している例を示しているがコレット４２７により傷つくのを防ぐために、絶縁膜などの保護膜を形成しても良い。ただし、上記保護膜は、後に支持基板４３０に単結晶半導体層４２３を貼り合わせた後に、除去する。
【０１９５】
また、マイクロニードルに付着させる接着剤として、エポキシ系接着剤、セラミック系接着剤、シリコーン系接着剤、低温凝固剤などを用いることができる。
【０１９６】
次に、図１４（Ｂ）に示すように、絶縁膜４２４が支持基板４３０側を向くように、すなわち劈開により露出した面の反対側の面が支持基板４３０側を向くように、単結晶半導体層４２３と支持基板４３０とを貼り合わせる。本実施の形態では、支持基板４３０上に、絶縁膜４３１が形成されており、絶縁膜４２４と絶縁膜４３１とが接合することで、単結晶半導体層４２３と支持基板４３０とを貼り合わせることができる（図１４（Ｃ）参照。）。絶縁膜４２４と絶縁膜４３１とを接合させた後、該接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０１９７】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、支持基板４３０は様々なものを用いることが可能である。
【０１９８】
なお、単結晶半導体基板は、反りや撓みを有している場合や、端部に若干丸みを帯びている場合がある。また、単結晶半導体基板から単結晶半導体層を剥離するために水素又は希ガス、或いは水素イオン又は希ガスイオンを添加する際、単結晶半導体基板の端部において上記ガスまたはイオンの添加を十分に行うことができない場合もある。そのため、単結晶半導体基板の端部に位置する部分は、単結晶半導体層を剥離させるのが難しく、単結晶半導体基板を支持基板に貼り合わせた後に単結晶半導体基板を劈開して単結晶半導体層を形成する場合、単結晶半導体層間の間隔が数ｍｍ〜数ｃｍとなってしまう。しかし、本実施の形態では、単結晶半導体基板を支持基板に貼り合わせる前に、単結晶半導体基板を劈開させて単結晶半導体層を形成している。よって、単結晶半導体層を支持基板上に貼り合わせる際、単結晶半導体層間の間隔を、数十μｍ程度に小さく抑えることができ、単結晶半導体層間の隙間をまたぐように半導体装置を作製することが容易となる。
【０１９９】
本実施の形態の半導体装置の作製方法では、複数の単結晶半導体基板を用いて一つの支持基板に複数の単結晶半導体層を貼り合わせることができるので、高スループットで処理を行うことができる。また、半導体素子の有する極性に合わせて単結晶半導体層の面方位を適宜選択することができるので、半導体素子の移動度を高めることができ、より高速駆動が可能な半導体装置を提供することができる。
【０２００】
また、単結晶半導体基板の複数箇所において劈開することで複数の単結晶半導体層を形成し、該複数の単結晶半導体層を支持基板上に貼り合わせることができるので、半導体装置における半導体素子の極性及びレイアウトに合わせて、複数の各単結晶半導体層を貼り合わせる位置を選択することができる。
【０２０１】
本実施の形態は、実施の形態１及び実施の形態２と適宜組み合わせて実施することが可能である。
【０２０２】
（実施の形態５）
本実施の形態では、薄型で高性能な半導体素子を有する半導体集積回路を実装し、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図６及び図７を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０２０３】
図６（Ａ）は、支持基板１１０１上にブロッキング層１１０９、絶縁層１１０４、保護層１１２１、単結晶半導体層１１０２が形成されている。単結晶半導体層１１０２、ブロッキング層１１０９、絶縁層１１０４、保護層１１２１は図５（Ｃ）と対応している。なお、ここでは図６（Ａ）に示す構成の半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。なお、ブロッキング層１１０９、絶縁層１１０４、保護層１１２１を支持基板１１０１と単結晶半導体層１１０２との間に設けられたバッファ層ということもでき、バッファ層は上記構成に限定されない。
【０２０４】
単結晶半導体層１１０２には、分離した単結晶半導体基板の導電型（含まれる一導電型を付与する不純物元素）によって、しきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加してもよい。不純物元素のドーズ量は１×１０１２ｉｏｎｓ／ｃｃｍ２から１×１０１４ｉｏｎｓ／ｃｃｍ２程度で行えば良い。
【０２０５】
単結晶半導体層１１０２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図６（Ｂ）参照。）。
【０２０６】
単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、トランジスタを低電圧で高速に動作させる効果がある。
【０２０７】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層２０５、２０６の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０２０８】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０２０９】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図６（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０２１０】
単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図６（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０２１１】
次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図６（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０２１２】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図７（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０２１３】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０２１４】
次に単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図７（Ｂ）参照。）。
【０２１５】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０２１６】
マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０２１７】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図７（Ｃ）参照。）。
【０２１８】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０２１９】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
【０２２０】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０２２１】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０２２２】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。
【０２２３】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０２２４】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０２２５】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０２２６】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタであるトランジスタ２３１及びｐチャネル型薄膜トランジスタであるトランジスタ２３２を含む半導体装置を作製することができる（図７（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、トランジスタ２３１とトランジスタ２３２とは電気的に接続している。
【０２２７】
本実施の形態に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０２２８】
以上のように、単結晶半導体基板より支持基板に転載された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶性が高い。
【０２２９】
従って、薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２３０】
本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。
【０２３１】
（実施の形態６）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する半導体装置の一形態である液晶表示パネル（液晶パネルともいう）について説明する。
【０２３２】
本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図８を用いて説明する。図８（Ａ）は、第１の基板４００１上に形成されたトランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図８（Ｂ）は、図８（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２３３】
第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられている。また画素部４００２上に第２の基板４００６が設けられている。よって画素部４００２は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。
【０２３４】
また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層で形成された半導体集積回路４００３が実装されている。半導体集積回路４００３は、走査線駆動回路、及び信号線駆動回路として機能する周辺駆動回路（ドライバー）である。半導体集積回路４００３は実施の形態１と同様に作製されるものであり、例示されているトランジスタ４００９は単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２３５】
なお、周辺駆動回路の一部、例えば走査線駆動回路を画素部とともに第１の基板上に直接形成してもよい。この場合、画素部と走査線駆動回路を囲むようにシール材を形成し、第２の基板で封止する構造とすることもできる。
【０２３６】
また第１の基板４００１上に設けられた画素部４００２は、トランジスタを複数有しており、図８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０を例示している。図８の半導体装置においては、トランジスタ４０１０として非晶質半導体膜を有するチャネルエッチ型逆スタガ薄膜トランジスタを用いている。逆スタガ薄膜トランジスタとしてはチャネル保護型を用いることもできる。
【０２３７】
液晶素子４０１３が有する画素電極４０３０は、トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０に接して配向膜４０３７、対向電極４０３１に接して配向膜４０３６がそれぞれ形成されている。
【０２３８】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。しかし、第１の基板４００１及び第２の基板４００６は、透過型液晶表示装置の場合は両方に透光性を有する基板を用いる必要があり、反射型液晶表示装置の場合は少なくとも光を透過する基板に透光性を有する基板を用いる。
【０２３９】
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
【０２４０】
また別途形成された周辺駆動回路である半導体集積回路４００３、または画素部４００２に与えられる各種信号及び電位は、接続端子４０１６と異方性導電膜４０１９を介してＦＰＣ４０１８から供給されている。
【０２４１】
半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。本実施の形態では、半導体集積回路４００３は、画素部４００２と接続する配線４０１４と、バンプ４０１５ａ（例えば本実施の形態では金バンプを用いる）及び異方性導電膜４０３８を介して電気的に接続されている。
【０２４２】
本実施の形態では、接続端子４０１６及び配線４０１４は、トランジスタ４０１０のゲート電極層と同じ導電膜で形成されている。
【０２４３】
また、本実施の形態では、半導体集積回路４００３は、接続端子４０１６、バンプ４０１５ｂ（例えば本実施の形態では金バンプを用いる）及び異方性導電膜４０３８を介して、ＦＰＣ４０１８と電気的に接続されている。
【０２４４】
なお図示していないが、本実施の形態に示した半導体装置は偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
【０２４５】
また図８においては、信号線駆動回路及び走査駆動回路として半導体集積回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。信号線駆動回路のみ、又は走査線駆動回路のみを半導体集積回路として別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを半導体集積回路として別途形成して実装しても良い。
【０２４６】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【０２４７】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体、微結晶半導体、非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体などを用いることができる。
【０２４８】
画素部が設けられる基板上に直接形成される半導体層の非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いてアモルファスシリコンを結晶化させたポリシリコンなどを含んでいる。
【０２４９】
画素部が設けられる基板上に直接形成される半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。
【０２５０】
また、画素部が設けられる基板上に直接形成される半導体層の半導体材料として、ペンタセンなどの有機半導体材料や、酸化物半導体材料などを用いてもよい。
【０２５１】
画素部及び画素部が設けられる基板上に直接形成されるトランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０２５２】
また、画素部及び画素部が設けられる基板上に直接形成されるトランジスタは、トップゲート型（例えば順スタガ型、コプラナ型）、ボトムゲート型（例えば、逆スタガ型、逆コプラナ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造を用いてもよい。
【０２５３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５４】
（実施の形態７）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
【０２５５】
本発明の半導体装置の一形態に相当する発光表示パネルの外観及び断面について、図９を用いて説明する。図９（Ａ）は、本発明を用いて作製される半導体集積回路を実装し、第１の基板上に形成されたトランジスタ及び発光素子を第２の基板との間にシール材によって封止した、表示パネルの上面図であり、図９（Ｂ）は、図９（Ａ）のＥ−Ｆにおける断面図に相当する。
【０２５６】
表示パネルの有する発光素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いることができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０２５９】
第１の基板４５０１上に設けられた画素部４５０２を囲むようにして、シール材４５０５が設けられている。また画素部４５０２の上に第２の基板４５０６が設けられている。よって画素部４５０２は、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。
【０２６０】
また第１の基板４５０１上のシール材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層で形成された半導体集積回路４５０３が実装されている。半導体集積回路４５０３は、走査線駆動回路、及び信号線駆動回路として機能する周辺駆動回路（ドライバー）である。半導体集積回路４５０３は実施の形態１と同様に作製されるものであり、例示されているトランジスタ４５０９は単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２６１】
なお、周辺駆動回路の一部、例えば走査線駆動回路を画素部とともに第１の基板上に直接形成してもよい。この場合、画素部と走査線駆動回路を囲むようにシール材を形成し、第２の基板で封止する構造とすることもできる。
【０２６２】
また第１の基板４５０１上に設けられた画素部４５０２は、薄膜トランジスタを複数有しており、図９（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０、４５２０とを例示している。なお本実施の形態では、トランジスタ４５１０が駆動用ＴＦＴであると仮定するが、トランジスタ４５１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。本実施の形態では、トランジスタ４５１０、４５２０に微結晶半導体膜を用いた薄膜トランジスタを用いる例を示す。
【０２６３】
トランジスタ４５１０、４５２０は、ゲート電極層、ゲート絶縁層、微結晶半導体膜である半導体層、バッファ層、ソース領域又はドレイン領域、ソース電極又はドレイン電極として機能する配線を含む。バッファ層は、半導体層とソース領域又はドレイン領域との間に形成される。
【０２６４】
半導体層上にバッファ層を設ける構造であるため、半導体層に対する工程時におけるダメージ（エッチング時のプラズマによるラジカルやエッチング剤による膜減りや、酸化など）を防ぐことができる。従ってトランジスタ４５１０、４５２０の信頼性を向上させることができる。
【０２６５】
微結晶半導体膜は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その膜表面より見た粒径が０．５〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非晶質半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０２６６】
バッファ層は、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を用いて、プラズマＣＶＤ法により形成することができる。また、上記シランに、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。例えば、バッファ層として非晶質シリコン膜を用いればよい。
【０２６７】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極は、トランジスタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続されている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電膜４５１２が電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向や、トランジスタ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２６８】
また、別途形成された周辺駆動回路である半導体集積回路４５０３、または画素部４５０２に与えられる各種信号及び電位は、図９（Ｂ）に示す断面図では図示されていないが、接続端子４５１６を介して、ＦＰＣ４５１８から供給されている。
【０２６９】
半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
【０２７０】
また、実装方法として、ワイヤーボンディング法を用いてもよい。本実施の形態では、半導体集積回路４５０３の樹脂層を画素部の設けられた第１の基板４５０１と接するように半導体集積回路４５０３が実装される例を示す。設け、半導体集積回路４５０３は、画素部４５０２と接続する配線４５１４と、導電材料４５４０ａ、４５４０ｂ、導電層４５１５ａを介してワイヤーボンディング法によって電気的に接続されている。
【０２７１】
本実施の形態では、接続端子４５１６、配線４５１４が、発光素子４５１１が有する画素電極と同じ導電膜から形成されている。
【０２７２】
また、半導体集積回路４５０３は、ＦＰＣ４５１８と、異方性導電膜４５１９、接続端子４５１６、導電材料４５４０ｃ、４５４０ｄ、導電層４５１５ｂを介してワイヤーボンディング法によって電気的に接続されている。
【０２７３】
半導体集積回路４５０３は接着層によって第１の基板４５０１上に接着することができる。
【０２７４】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。また、トランジスタ及び発光素子を形成された素子基板とは逆側の面（対向基板側）から発光を取り出す上面射出や、素子基板側の面から発光を取り出す下面射出や、素子基板側及び基板とは反対側の面（対向基板側）から発光を取り出す両面射出構造の発光素子があり、本発明はどの射出構造の発光素子にも適用することができる。
【０２７５】
発光素子の反射性を有する電極としては、光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。発光素子の透光性を有する電極としては、少なくとも可視光の波長領域において光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを用いることができる。なお、本発明において、透光性とは少なくとも可視光の波長領域において光を透過する性質のことを意味する。
【０２７６】
一対の電極に挟持される発光層は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。また、発光層と電極との間に機能層を有してもよく、機能層としては電子注入層、電子輸送層、正孔輸送層、正孔注入層などを用いることができる。
【０２７７】
発光素子４５１１からの光の取り出し方向に位置する基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２７８】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０２７９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２８０】
なお、図９では、走査線駆動回路及び信号線駆動回路として半導体集積回路４５０３を別途形成し、第１の基板４５０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路として機能する半導体集積回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを半導体集積回路として別途形成して実装しても良い。
【０２８１】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【０２８２】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体などを用いることができる。
【０２８３】
また、画素部及び画素部が設けられる基板上に直接形成されるトランジスタは、トップゲート型（例えば順スタガ型、コプラナ型）、ボトムゲート型（例えば、逆スタガ型、逆コプラナ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造を用いてもよい。
【０２８４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８５】
（実施の形態８）
本発明により得られる半導体装置等によって、表示モジュール（パッシブマトリクスＥＬモジュール又は液晶モジュール、又はアクティブマトリクス型ＥＬモジュール又は液晶モジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０２８６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１に示す。
【０２８７】
図１１（Ａ）はテレビジョン装置である。表示モジュールを、図１１（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０２８８】
図１１（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２８９】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
【０２９０】
図１０はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、本発明の半導体集積回路をＣＯＧ方式により実装して形成されている。
【０２９１】
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２９２】
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
【０２９３】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２９４】
図１１（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した半導体装置を適用することで、信頼性及び量産性を高めることができる。
【０２９５】
また、図１１（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す半導体装置を適用することにより、信頼性及び量産性を高めることができる。
【０２９６】
図１１（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の半導体装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す半導体装置を適用することにより、信頼性及び量産性を高めることができる。
【図面の簡単な説明】
【０２９７】
【図１】本発明の半導体集積回路の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置を説明する図。
【図４】本発明の半導体集積回路の作製方法を説明する図。
【図５】本発明の半導体集積回路の作製方法を説明する図。
【図６】本発明の半導体集積回路の作製方法を説明する図。
【図７】本発明の半導体集積回路の作製方法を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】本発明が適用される電子機器の主要な構成を示すブロック図。
【図１１】本発明が適用される電子機器を示す図。
【図１２】本発明の半導体集積回路の作製方法を説明する図。
【図１３】本発明の半導体集積回路の作製方法を説明する図。
【図１４】本発明の半導体集積回路の作製方法を説明する図。
【図１５】本発明の半導体集積回路の作製方法を説明する図。
【図１６】本発明の半導体集積回路の作製方法を説明する図。
【図１７】本発明の半導体集積回路の作製方法を説明する図。
【図１８】本発明の半導体集積回路の作製方法を説明する図。
【技術分野】
【０００１】
本発明は、半導体集積回路を実装された半導体装置及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
マトリクス型の表示機能を有する半導体装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。マトリクス型の表示機能を有する半導体装置においては、通常画素マトリクスを駆動するための半導体集積回路を取り付ける必要がある。しかしながら、マトリクスの規模は数１００行にも及ぶ大規模なものであるので、長方形状のＩＣパッケージや半導体チップである半導体集積回路の端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
【０００３】
この問題を解決する方法として、より周辺部分の面積を縮小できるような半導体集積回路の実装方法が開示されている（例えば、特許文献１乃至３参照。）。例えば、特許文献１では半導体集積回路を、画素マトリクスの１辺とほぼ同じ程度の細長い基板（スティック、もしくは、スティック・クリスタルという）上に形成し、これを端子部に接続するという方法が開示されている。
【特許文献１】特開平７−１４８８０号公報
【特許文献２】特開平８−２５０７４５号公報
【特許文献３】特開平８−２６４７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、半導体装置の作製工程において、半導体集積回路を実装する際に、圧力等の外部ストレスが加わる場合がある。このような外部ストレスによって、半導体集積回路が破損してしまう恐れがある。
【０００５】
上述した問題に鑑み、外部ストレスによる半導体集積回路の破損を低減することを課題の一とする。半導体集積回路が設けられる基板を薄くすることを課題の一とする。また、薄型化された半導体集積回路の製造歩留まりを向上させることを課題の一とする。さらに、薄型化された半導体集積回路の製造コストを低減することを課題の一とする。
【課題を解決するための手段】
【０００６】
本発明は、別途支持基板上に形成された半導体素子層を有する半導体集積回路を、駆動回路（ドライバー）として、絶縁表面を有する基板上に実装する。半導体集積回路は、絶縁表面を有する基板上形成される画素部と電気的に接続し、駆動回路として機能する。半導体集積回路に含まれる半導体素子は単結晶半導体基板より分離された単結晶半導体層を用いている。
【０００７】
本発明は、支持基板を分断することによって、複数の半導体集積回路をチップ（或いは細長いスティック）状で取り出す。本発明は、分断方法において、まず、支持基板の厚さを薄く加工し、分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減する。さらに分断工程は、一度に行わず、まず、支持基板に半導体素子層を分断するための溝を形成し、溝の形成された支持基板上に樹脂層を設ける。その後、樹脂層及び支持基板を溝において、切断して、複数の半導体集積回路に分断（分割）する。本発明において、溝とは、溝周辺の凹領域を含む溝部も指す。
【０００８】
樹脂層及び支持基板を切断する切断面の幅を、溝の幅より狭くすることによって、支持基板側面に溝に形成された樹脂層を残存させることができる。従って、半導体集積回路において、半導体素子層の設けられていない面及び側面の一部は樹脂層で覆われる構造となる。
【０００９】
従って、本発明の半導体装置に含まれる半導体集積回路において、支持基板の側面は段差を有し、基板の幅寸法は、段差よりも先の部分が小さい、凸字形状ともいえる。また、支持基板は断面において、側面が階段状の台形であり、階段状の台形は、上段の厚さが下段の厚さより厚い。溝の形状によっては、台形の上段は下段に向かって湾曲している形状となり、樹脂層が接している支持基板の側面は、裾広がりの曲面を有する。また、基板の底面及び上面は四角形であり、底面の面積の方が上面の面積より大きい。
【００１０】
上記のように本発明の半導体装置は複雑な形状であるため、半導体装置の天地左右の判別が容易であり、機械による自動操作においても誤認を軽減することができる。
【００１１】
半導体集積回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により、画素部が形成された絶縁表面を有する基板に実装することができる。
【００１２】
半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００１３】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【００１４】
本発明の半導体装置の一形態は、支持基板上に設けられた単結晶半導体層を含む半導体素子層が設けられた半導体集積回路を有し、支持基板は半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われている。
【００１５】
本発明の半導体装置の一形態は、絶縁表面を有する基板上に画素部と、画素部と電気的に接続し、かつ絶縁表面を有する基板に実装された半導体集積回路とを有する。半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、支持基板は半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われている。支持基板は、研削、研磨工程を用いて厚さを薄くしているため、絶縁表面を有する基板の厚さより薄くすることができる。
【００１６】
本発明の半導体装置の作製方法の一形態は、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成する。単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、単結晶半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成する。支持基板上に単結晶半導体層を含む複数の半導体素子層を形成する。支持基板の厚さを薄くする。支持基板の複数の半導体素子層の間に溝を形成する。溝を形成された支持基板上に樹脂層を形成する。支持基板の溝及び樹脂層を切断して複数の半導体集積回路を形成する。そして、例えば、半導体集積回路を画素部が設けられた絶縁表面を有する基板（例えばガラス基板）に実装する。
【００１７】
溝の形成された支持基板及び樹脂層を切断する際は、支持基板側でも樹脂層側からでも切断することができる。支持基板にアライメント合わせのマーカーを形成する場合は、支持基板側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
【発明の効果】
【００１８】
本発明により、薄型で高性能な半導体装置を歩留まり良く作製することができる。
【００１９】
また、薄型であっても取り扱いやすく、信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態では、より薄型化、及び小型化を付与することを目的とした半導体装置、及びその半導体装置を歩留まり良く作製する方法を、図１乃至図５を用いて詳細に説明する。
【００２２】
本実施の形態では、別途支持基板上に形成された半導体素子層を有する半導体集積回路を、駆動回路（ドライバー）として、絶縁表面を有する基板上に実装する。半導体集積回路は、絶縁表面を有する基板上形成される画素部と電気的に接続し、駆動回路として機能する。半導体集積回路に含まれる半導体素子は単結晶半導体基板より分離された単結晶半導体層を用いている。
【００２３】
図１（Ａ）に支持基板１００上に設けられた単結晶半導体層を有する半導体素子層１０１ａ、１０１ｂ、１０１ｃを示す。半導体素子層１０１ａ、１０１ｂ、１０１ｃに含まれる単結晶半導体層は単結晶半導体基板より分離された単結晶半導体層である。
【００２４】
次に、支持基板１００の厚さを研削、研磨処理によって薄くする工程を行う。工程時の支持基板１００を固定する固定テープ１０３に半導体素子層１０１ａ、１０１ｂ、１０１ｃ側を向けて支持基板１００を固定し、支持基板１００を加工して、厚さの薄い支持基板１０２とする（図１（Ｂ）参照。）。支持基板１００が厚さ０．５ｍｍのガラス基板であるとすれば、支持基板１０２は、半分の０．２５〜０．３ｍｍ程度に薄型化することが好ましい。支持基板の厚さを薄く加工することで、支持基板の分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減することができる。研削処理及び研磨処理は好適に組み合わせて用いることができ、本実施の形態では、研削機により研削した後、研磨機により研磨処理で表面を平坦化する。研磨処理として化学的機械研磨を行ってもよい。
【００２５】
本発明は、支持基板を分断することによって、複数の半導体集積回路をチップ（或いは細長いスティック）状で取り出す。分断工程は、一度に行わず、まず、支持基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄをダイサー１０４のダイシングブレードで形成する（図１（Ｃ）参照。）。支持基板１０５の溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて支持基板１０５は意図的に残存させる。残存させる支持基板１０５の厚さは、３０μｍ〜５０μｍ程度とすればよい。
【００２６】
次に、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの形成された支持基板１０５上に樹脂層１０７を形成する（図１（Ｄ）参照。）。樹脂層１０７は膜厚１μｍ〜２０μｍとすればよい。樹脂層の材料は、樹脂層形成後の工程において（例えば、半導体集積回路の実装時）加熱処理を用いる場合はその加熱温度に耐えうる樹脂材料を用いる。
【００２７】
衝撃吸収材として機能する樹脂層を形成すると、半導体集積回路に、より耐ストレス性を付与することができる。例えば、本発明の樹脂層が設けられた半導体集積回路においては、約２０Ｎの圧力を加えても破損することなく耐えることができる。
【００２８】
樹脂層としては、ビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、シロキサン樹脂等の樹脂材料を用いることができる。樹脂層の作製方法はスピンコート法などの塗布法を用いることができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などを用いることもできる。
【００２９】
その後、樹脂層１０７及び支持基板１０５を溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて、切断して、複数の半導体集積回路に分断（分割）する。本実施の形態では、支持基板１０５及び樹脂層１０７を固定テープ１１１に固定し、支持基板１０５側より溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄに残存する支持基板１０５及び樹脂層１０７を、ダイサー１０８によって切断する。ダイサー１０８によって、支持基板１０５及び樹脂層１０７は分割され、支持基板１０９ａ、１０９ｂ、１０９ｃ、樹脂層１１０ａ、１１０ｂ、１１０ｃとなる（図１（Ｅ）参照。）。本実施の形態では、固定テープ１０３、１１１として、ダイシングテープを用いる。
【００３０】
溝の形成された支持基板１０５及び樹脂層１０７を切断する際は、支持基板１０５側でも樹脂層１０７側からでも切断することができる。支持基板１０５にアライメント合わせのマーカーを形成する場合は、支持基板１０５側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
【００３１】
以上の工程で、半導体集積回路１１２ａ、１１２ｂ、１１２ｃを形成することができる（図１（Ｆ）参照。）。樹脂層１０７及び支持基板１０５を切断する切断面の幅を、溝の幅より狭くすることによって、支持基板側面に、溝に形成された樹脂層を残存させることができる。本実施の形態では、ダイサー１０４及びダイサー１０８の幅とは処理領域（ダイサーによって加工される領域）を決定するダイシングブレードの厚さとなる。
【００３２】
溝の幅はダイサー１０４のダイシングブレードの幅ａ１に、切断面の幅は、ダイサー１０８のダイシングブレードの幅ａ２によって制御できるため、ダイサー１０４のダイシングブレードの幅ａ１よりダイサー１０８のダイシングブレードの幅ａ２を狭くすればよい。例えば、本実施の形態では、ダイサー１０４のダイシングブレードの幅ａ１を０．１６ｍｍ、ダイサー１０８のダイシングブレードの幅ａ２を０．１ｍｍとする。
【００３３】
従って、半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいて、半導体素子層１０１ａ、１０１ｂ、１０１ｃの設けられていない面及び側面の一部は樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われる構造となる。
【００３４】
支持基板に形成される溝の形状は加工手段に依存する。本実施の形態ではダイサー１０４のやや丸みを帯びたダイシングブレードの形状が反映され、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄも図１（Ｃ）の断面において丸み（曲率を有する）を帯びた形状となっている。ダイシングブレードの形状を矩形とすれば、溝の形状も矩形となり、分断後の半導体集積回路の支持基板の端部も矩形を有する形状とすることができる。
【００３５】
図１８に矩形のダイシングブレードで加工する例を示す。図１８（Ａ）は、図１（Ｂ）と対応しており、半導体素子層１０１ａ、１０１ｂ、１０１ｃが設けられた支持基板１０２は固定テープ１０３上で研削、研磨加工されている。
【００３６】
支持基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄをダイサー１２４で形成する（図１８（Ｂ）参照。）。ダイサー１２４は矩形のダイシングブレードを用いるために、支持基板１２５の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄは断面図において矩形となっている。
【００３７】
次に、溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形成された支持基板１２５上に樹脂層１２７を形成する（図１８（Ｃ）参照。）。
【００３８】
その後、樹脂層１２７及び支持基板１２５を溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄにおいて、切断して、複数の半導体集積回路に分断（分割）する。本実施の形態では、支持基板１２５及び樹脂層１２７を固定テープ１３１に固定し、支持基板１２５側より溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに残存する支持基板１２５及び樹脂層１２７を、ダイサー１２８によって切断する。ダイサー１２８によって、支持基板１２５及び樹脂層１２７は分割され、支持基板１２９ａ、１２９ｂ、１２９ｃ、樹脂層１３０ａ、１３０ｂ、１３０ｃとなる（図１８（Ｄ）参照。）。
【００３９】
以上の工程で、半導体集積回路１３２ａ、１３２ｂ、１３２ｃを形成することができる（図１８（Ｅ）参照。）。半導体集積回路１３２ａ、１３２ｂ、１３２ｃは矩形の形状の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形状を反映し、断面図において側面に段差を有する形状となっている。
【００４０】
また、基板の厚さは樹脂層と比較して厚いため、基板端部での被覆性を向上させるために、樹脂層も厚くすると好ましい。樹脂層を厚く形成するために積層構造としてもよい。樹脂層の構造や膜厚、また切断箇所によっても完成する半導体集積回路の形状を自由に変化させる（異ならせる）ことができる。図１７に、樹脂層を積層する例を示す。
【００４１】
図１７（Ａ）は、図１（Ｄ）と対応しており、支持基板１０５の半導体素子層１０１ａ、１０１ｂ、１０１ｃが設けられた反対面上に、樹脂層１０７が形成されている。次に樹脂層１０７上にさらに樹脂層を形成し、樹脂層１１３を形成する。本実施の形態では、樹脂層１０７と同材料の樹脂層を積層する（図１７（Ｂ）参照。）。図１（Ｅ）と同様に固定テープ１１１を設けて固定した樹脂層１１３及び支持基板１０５を、ダイサー１１８によって分断し、支持基板１０９ａ、１０９ｂ、１０９ｃ、樹脂層１１４ａ、１１４ｂ、１１４ｃとする（図１７（Ｃ）参照。）。以上の工程で、形成される半導体集積回路１１５ａ、１１５ｂ、１１５ｃは、図１（Ｆ）より樹脂層を厚く形成しているために、各半導体集積回路１１５ａ、１１５ｂ、１１５ｃにおいて、支持基板１０９ａ、１０９ｂ、１０９ｃと樹脂層１１４ａ、１１４ｂ、１１４ｃ端部とが一致する形状となる（図１７（Ｄ）参照。）。
【００４２】
ダイシングブレードの幅の細いダイサーを用いて分断すると、支持基板の溝の領域に、樹脂を、完成した半導体集積回路に多く残すこともできる。衝撃吸収材として機能する樹脂層を積層すると、半導体集積回路に、より耐ストレス性を付与することができる。
【００４３】
また、本発明では、溝を形成し、溝上に樹脂層を形成するので、溝底面に厚く樹脂層を形成することができる。さらに樹脂層を形成後、樹脂層と支持基板を積層して切断するため、側面において樹脂層の端部と支持基板の端部とが一致する。側面において支持基板の半導体素子層の形成面と反対側の端部が露出しないために、支持基板の端部の破損や欠けを防止することができる。また、樹脂層を積層により厚く形成すると、半導体集積回路の側面において支持基板の端部と樹脂層の端部との距離を長くすることができるため、より支持基板端部に与えるダメージを軽減することができる。
【００４４】
半導体集積回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により、画素部が形成された絶縁表面を有する基板に実装することができる。本実施の形態で示すように、半導体集積回路において、樹脂層が半導体素子層側に露出しないために、はんだや異方性導電膜を用いて半導体集積回路を実装する際に行う加熱処理に対しても耐熱性を持たせることができる。
【００４５】
図２に固定テープ１１１に形成された半導体集積回路１１２ａを画素部１５６が形成された絶縁表面を有する基板１５５にＣＯＧ方式で実装する例を示す。
【００４６】
半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいて薄く成形された支持基板１０９ａ、１０９ｂ、１０９ｃは樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００４７】
半導体集積回路１１２ａ、１１２ｂ、１１２ｃにおいては、半導体素子層表面に実装時に電気的接続を行う端子として導電層が設けられている。
【００４８】
例えば、スクリーン印刷法を用いて導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよい。
【００４９】
また、半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
【００５０】
従来の半導体装置では、走査用、信号用にそれぞれ６〜１０個ものドライバＩＣを必要である。そのために半導体装置の周辺は多くの配線が複雑に形成されてしまう。しかしながら、本実施の形態で示した棒状のドライバーを装着することによって、半導体装置の周辺は非常にコンパクトになり、デザイン的にも洗練されたものになる。
【００５１】
また、画素部が形成された絶縁表面を有する基板と、半導体集積回路の支持基板とは同じ材料を用いることができるので、その後の熱処理によっても熱膨張係数の違いから剥がれるなどの不良を防止することができる。さらに従来のドライバＩＣは不透明で大きさに制限があったが、透光性のガラス基板を用いた半導体集積回路であれば、実質的に透明（回路部は不透明であるが、肉眼では判別できない。）であり、大きさも比較的自由に設定することができる。
【００５２】
本発明の半導体装置において、半導体集積回路の他の実装例を図３に示す。
【００５３】
図３（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣである別途形成された半導体集積回路６０１３を、画素部６０１２が形成された基板６０１１上に実装しても良い。また他の実装形態として、図３（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いて、半導体集積回路６０２３を、基板６０２１上に形成された画素部６０２２と電気的に接続するように実装してもよい。図３（Ａ）乃至（Ｃ）において、半導体集積回路６０１３、６０２３、６０３３ａは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）６０１５、６０２５、６０３５とそれぞれ接続している。なお、図では示されていないが半導体集積回路６０３３ａと６０３３ｂは電気的に接続されている。
【００５４】
本発明の半導体集積回路は、自由に形状や設置領域を選択できるため、図３（Ａ）のように短い複数の半導体集積回路６０１３を基板６０１１の１辺に隣接して設けてもよいし、図３（Ｃ）のように、基板６０３１の２辺に、１つずつ長い半導体集積回路６０３３ａ、６０３３ｂを設けてもよい。
【００５５】
また、周辺駆動回路の一部を基板上に直接形成してもよい。例えば、走査線側駆動回路を基板上に形成し信号線側駆動回路を別途半導体集積回路として実装することもできる。
【００５６】
半導体集積回路が有する半導体素子には単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【００５７】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図３に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【００５８】
なお本発明で用いる半導体集積回路が形成する回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【００５９】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【００６０】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体などを用いることができる。
【００６１】
以下、絶縁表面を有する基板である支持基板上に、単結晶半導体基板より単結晶半導体層を設け、半導体集積回路に含まれる半導体素子を形成する方法を図４及び図５を用いて説明する。
【００６２】
図４（Ａ）に示す単結晶半導体基板１１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加し、脆弱化層１１１０を形成する。イオンの添加は支持基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１０８に添加されるようにする。本発明では、単結晶半導体基板へイオンを添加し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
【００６３】
単結晶半導体基板１１０８には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。支持基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
【００６４】
また、単結晶半導体基板１１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面など有する単結晶半導体基板を用いることができる。
【００６５】
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン添加剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
【００６６】
単結晶半導体基板１１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１１０８表面を清浄化する。
【００６７】
脆弱化層１１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって添加（導入）すればよい。脆弱化層１１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。ハロゲン元素としてフッ素イオンを添加する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に添加する方式をいう。
【００６８】
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみ、（又はＨ２＋のみ）を選択的に加速して添加することができる。
【００６９】
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板にドープする。例えば、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含む水素では、ドープされるイオンは、代表的にＨ３＋イオンが５０％以上、例えばＨ３＋イオンが８０％、他のイオン（Ｈ＋、Ｈ２＋イオン）が２０％、が一般的である。Ｈ３＋イオンのイオン種のみとして添加することもここではイオンドープとする。
【００７０】
また、一又は複数の同一の原子から成る質量の異なるイオンを添加してもよい。例えば、水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【００７１】
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に添加することができる。一方、イオン注入法に用いるイオン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
【００７２】
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ＋、Ｈ２＋、Ｈ３＋）が半導体基板に添加される（打ち込まれる）際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
【００７３】
Ｈ３＋をより多く打ち込むという観点からすれば、イオン注入装置よりイオンドーピング装置を用いる方が好ましいといえる。
【００７４】
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを添加した場合、添加されたフッ素等が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを添加した後に、水素イオンを添加して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い単結晶半導体層を剥離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
【００７５】
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
【００７６】
脆弱化層の形成に当たってはイオンを高ドーズ条件で添加する必要があり、単結晶半導体基板１１０８の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン添加に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００７７】
例えば、単結晶半導体基板１１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
【００７８】
また、単結晶半導体基板１１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００７９】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【００８０】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板１１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板１１０８と形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１１０８と絶縁層との界面が不活性化されて電気的特性が安定化する。
【００８１】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１１０８の汚染を防止する保護層としての機能を発現させることができる。
【００８２】
脆弱化層１１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して支持基板上に転置される単結晶半導体層の膜厚と、添加するイオン種によって調整することができる。
【００８３】
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを添加して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを添加し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して支持基板上に転置（転載）される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２＋、Ｈ３＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、支持基板に転置される単結晶半導体層の膜厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、支持基板に転置される単結晶半導体層の膜厚は約７０ｎｍとなる。
【００８４】
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で添加し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして添加することができる。また、水素を原料ガスとするとＨ３＋イオンやＨ２＋イオンを主なイオンとして添加することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
【００８５】
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
【００８６】
また、支持基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は支持基板側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
【００８７】
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
【００８８】
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
【００８９】
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよい。
【００９０】
絶縁層において、接合を形成する面の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｍ２、又は１０μｍ２である。
【００９１】
支持基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設けると強固な接合を形成することができる。
【００９２】
本実施の形態では、図４（Ｂ）で示すように支持基板と接合を形成する面に絶縁層１１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００９３】
支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
【００９４】
図４（Ｃ）は支持基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。支持基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
【００９５】
支持基板１１０１上のブロッキング層１１０９と絶縁層１１０４とを対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１１０１上のブロッキング層１１０９と絶縁層１１０４との間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、支持基板と半導体基板とを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
【００９６】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【００９７】
また、支持基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
【００９８】
図４（Ｄ）において、支持基板１１０１と単結晶半導体基板１１０８を貼り合わせた後、加熱処理を行い脆弱化層１１１０を劈開面として単結晶半導体基板１１０８を支持基板１１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化層１１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１１０に沿って劈開することが可能となる。絶縁層１１０４はブロッキング層１１０９を介して支持基板１１０１と接合しているので、支持基板１１０１上には単結晶半導体基板１１０８と同じ結晶性の単結晶半導体層１１０２が残存することとなる。
【００９９】
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
【０１００】
４００℃〜７００℃の温度域での熱処理により、絶縁層と支持基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は支持基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び単結晶半導体基板の両基板を離すことができる。
【０１０１】
なお、図４、図５においては、単結晶半導体基板１１０８が支持基板１１０１より小さいサイズの例を示すが、本発明はそれに限定されず、単結晶半導体基板１１０８と支持基板１１０１が同じサイズであってもよいし、単結晶半導体基板１１０８が支持基板１１０１より大きいサイズであってもよい。
【０１０２】
図５は支持基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図５（Ａ）は保護層１１２１として酸化シリコン膜が形成された単結晶半導体基板１１０８に電界で加速されたイオンを所定の深さに添加し、脆弱化層１１１０を形成する工程を示している。イオンの添加は図４（Ａ）の場合と同様である。単結晶半導体基板１１０８の表面に保護層１１２１を形成しておくことでイオン添加によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１１２１によって、単結晶半導体基板１１０８から形成される単結晶半導体層１１０２に対する不純物の拡散防止効果を発現する。
【０１０３】
図５（Ｂ）は、ブロッキング層１１０９及び絶縁層１１０４が形成された支持基板１１０１と単結晶半導体基板１１０８の保護層１１２１が形成された面を密着させて接合を形成する工程を示している。支持基板１１０１上の絶縁層１１０４と単結晶半導体基板１１０８の保護層１１２１を密着させることにより接合が形成される。
【０１０４】
その後、図５（Ｃ）で示すように単結晶半導体基板１１０８を剥離する。単結晶半導体層を剥離する熱処理は図４（Ｄ）の場合と同様にして行う。このようにして図５（Ｃ）で示す絶縁層を介して単結晶半導体層を有する本発明のＳＯＩ構造の半導体基板を得ることができる。
【０１０５】
また、単結晶半導体基板より分離し、支持基板に転置された単結晶半導体層は、分離工程およびイオン注入工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
【０１０６】
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
【０１０７】
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。
【０１０８】
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。
【０１０９】
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
【０１１０】
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
【０１１１】
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、支持基板の温度上昇を抑えることができる。
【０１１２】
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【０１１３】
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【０１１４】
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【０１１５】
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
【０１１６】
研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
【０１１７】
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。
【０１１８】
本実施の形態において、単結晶半導体基板１１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１１０２として単結晶シリコン層を得ることが可能である。また、本実施の形態の半導体装置の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。
【０１１９】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【０１２０】
また、本発明の半導体集積回路としては、駆動回路の他に、ＣＰＵ、バッファ回路、電源回路、増幅回路、光電変換素子などを含んで作製することができる。また、本発明の半導体集積回路を用いて、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置を作製することができる。非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置においては、本発明の半導体集積回路を、例えば共振容量を有する共振回路、整流回路、定電圧回路、リセット回路、発振回路、復調回路、変調回路、インターフェース、レジスタ、メモリとして用いることができる。
【０１２１】
本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とトランジスタとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子（液晶表示素子）を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、ＩＣや抵抗素子や容量素子やインダクタやトランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
【０１２２】
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ）、電子インクを用いた半導体装置としては電子ペーパーがある。
【０１２３】
このように、薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０１２４】
（実施の形態２）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１２５】
まず、単結晶基板側の処理を説明する。本実施の形態では、単結晶半導体基板を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行う。熱酸化としては、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【０１２６】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【０１２７】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板と、支持基板に形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板と絶縁層との界面が不活性化されて電気的特性が安定化する。
【０１２８】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板の汚染を防止する保護層としての機能を発現させることができる。
【０１２９】
単結晶半導体基板にイオンを導入し、脆弱化層を形成する。脆弱化層が形成される領域の深さは、導入されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。
【０１３０】
イオンの導入の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２＋及びＨ３＋であるが、Ｈ３＋が最も多く導入されることが好ましい。Ｈ３＋はＨ＋、Ｈ２＋よりもイオンの導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆弱化層に亀裂が生じやすくなる。
【０１３１】
次に、支持基板側の処理を説明する。まず支持基板の表面を洗浄する。洗浄は、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行えばよく、本実施の形態では、塩酸過水を用いて超音波洗浄を行う。
【０１３２】
次に、洗浄によって表面のゴミ等の不純物などを除去された支持基板にプラズマ処理による平坦化処理を行う。本実施の形態では、プラズマ処理は真空チャンバー内でアルゴン（Ａｒ）ガスなどの不活性ガスを用い、被処理物である支持基板にバイアス電圧を印加してプラズマ状態として行う。不活性ガスとともに、酸素（Ｏ２）ガス、窒素（Ｎ２）ガスを導入してもよい。
【０１３３】
支持基板を陰極方向とし、プラズマ中のＡｒの陽イオンを陰極方向に加速し、支持基板に衝突させる。Ａｒの陽イオンの衝突によって支持基板表面がスパッタエッチングされ、支持基板表面の凸部をエッチングし、支持基板の表面を平坦化することができる。反応ガスは、支持基板表面のスパッタエッチングによって生じる欠陥を補修する効果がある。
【０１３４】
次に、支持基板上に絶縁層を形成する。本実施の形態では、シリコン系の絶縁層以外の絶縁層である酸化アルミニウムを主成分とする酸化膜を用いる。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含む酸化アルミニウムを用いてもよい。
【０１３５】
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すればよい。
【０１３６】
ターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、絶縁層を形成する。金属としては、アルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。
【０１３７】
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、絶縁層を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
【０１３８】
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッタリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
【０１３９】
アルミニウムを主成分とする酸化膜は支持基板に含まれる可動イオンや水分等の不純物が、後に支持基板上に形成される単結晶半導体層に拡散することを防ぐことができる。
【０１４０】
次に、単結晶半導体基板の表面と支持基板の表面とを対向させ、単結晶半導体基板と絶縁層とをボンディングする。単結晶半導体基板と支持基板上に形成された絶縁層の表面とを密着させることにより接合が形成される。
【０１４１】
なお、単結晶半導体基板と支持基板をボンディングさせる前に、支持基板上に形成された絶縁層の表面処理を行うことが好ましい。
【０１４２】
次に、実施の形態１と同様に、加熱処理を行い脆弱化層にて分離（劈開）することにより、支持基板上に絶縁層を介して単結晶半導体層を形成することができる。
【０１４３】
支持基板上に設けられた単結晶半導体層を用いて半導体素子層を形成することができる。
【０１４４】
次に、分離された単結晶半導体基板を繰り返し利用する工程（半導体基板再生処理）について説明する。
【０１４５】
まず、分離された単結晶半導体基板を取り出す。エッジロールオフの影響により、単結晶半導体基板の端部において支持基板との貼り合わせが十分に行われない場合がある。その結果、端部において単結晶半導体基板は脆弱化層にて分離されず、絶縁層等が残存する場合がある。
【０１４６】
単結晶半導体基板の端部における残渣部分を除去する。残渣部分は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとして用いてウェットエッチングを行う。
【０１４７】
また、水素イオンが導入された脆弱化層は、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。このような処理を行うことにより、単結晶半導体基板の端部における残渣物による段差が緩和される。
【０１４８】
次に、単結晶半導体基板をハロゲン雰囲気中で酸化することにより、酸化膜を形成し、その後当該酸化膜を除去する。ハロゲンとしては塩化水素（ＨＣｌ）を用いることができる。こうすることでハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。
【０１４９】
次に、単結晶半導体基板に研磨処理としてＣＭＰ処理を行う。その結果、単結晶半導体基板の端部における段差を除去し、単結晶半導体基板の表面を平坦にすることができる。その後、得られた単結晶半導体基板を母体ウエハーとして再度利用する。
【０１５０】
本実施の形態で示したように、単結晶半導体基板の再生処理工程により単結晶半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した単結晶半導体基板の再生処理工程を用いることにより、単結晶半導体基板を繰り返し利用した場合であっても、単結晶半導体基板の表面を十分に平坦化することができるため、単結晶半導体基板と支持基板との密着性を向上させ、貼り合わせ不良を低減することができる。
【０１５１】
本実施の形態は実施の形態１と適宜組み合わせることができる。
【０１５２】
（実施の形態３）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１５３】
本実施の形態は、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチングし、形状を加工された複数の単結晶半導体層を、支持基板に転載する。従って、支持基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の支持基板への単結晶半導体層の転載がより効率よく行うことができる。
【０１５４】
さらに、支持基板上に形成された半導体層に対して、エッチングを行い、半導体層の形状を加工、修正し精密に制御する。これにより、半導体素子の単結晶半導体層の形状に加工でき、またレジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
【０１５５】
従って、支持基板に所望の形状の複数の単結晶半導体層を、歩留まりよく形成することができる。よって、大面積基板により精密な高性能の半導体素子及び集積回路を有する半導体装置を高スループットで生産性よく作製することができる。
【０１５６】
図１５（Ａ）において、単結晶半導体基板１１５８上に保護層１１５４と窒化シリコン膜１１５２が形成された状態を示している。窒化シリコン膜１１５２は、単結晶半導体基板１１５８をエッチング加工する際のハードマスクとして用いる。窒化シリコン膜１１５２は、シランとアンモニアを用いて気相成長法により堆積させることで形成すれば良い。
【０１５７】
次に、イオンを添加し、単結晶半導体基板１１５８の全面に脆弱化層１１５０を形成する（図１５（Ｂ）参照。）。イオンの添加は支持基板に転載する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１５８の深部に添加されるようにする。この処理によって単結晶半導体基板１１５８の表面から一定の深さの領域に脆弱化層１１５０が形成される。
【０１５８】
エッチング加工は、半導体素子の単結晶半導体層の形状を考慮して行われる。すなわち半導体素子の単結晶半導体層が支持基板に転載できるように、その部位が凸状部として残存するように単結晶半導体基板１１５８に対してエッチング加工を行う。
【０１５９】
フォトレジストでマスク１１５３を形成する。マスク１１５３を用いて、窒化シリコン膜１１５２及び保護層１１５４をエッチングし、保護層１１６２、及び窒化シリコン層１１６３を形成する（図１５（Ｃ）参照。）。
【０１６０】
次いで、窒化シリコン層１１６３をハードマスクとして単結晶半導体基板１１５８のエッチングを行い、脆弱化層１１６５、単結晶半導体層１１６６を有する単結晶半導体基板１１５８を形成する（図１５（Ｄ）参照。）。本発明では、脆弱化層及びエッチング加工によって凸状に加工された単結晶半導体基板の一部である半導体領域を図１５（Ｄ）のように単結晶半導体層１１６６という。
【０１６１】
単結晶半導体基板１１５８をエッチングする深さは、支持基板に転載する単結晶半導体層の厚さを考慮して適宜設定される。当該単結晶半導体層の厚さは水素イオンを添加する深さで設定することが可能である。単結晶半導体基板１１５８に形成する凹部の深さは、脆弱化層よりも深くなるように形成することが好ましい。このエッチング加工において、凹部の深さを脆弱化層よりも深く加工することで、脆弱化層を剥離すべき単結晶半導体層の領域のみに残すことができる。
【０１６２】
表面の窒化シリコン層１１６３を除去する（図１５（Ｅ）参照。）。そして、単結晶半導体基板１１５８における保護層１１６２の表面と支持基板１１５１を接合させる（図１６（Ａ）参照。）。
【０１６３】
支持基板１１５１の表面には、ブロッキング層１１５９及び絶縁層１１５７が形成されている。ブロッキング層１１５９は支持基板１１５１からナトリウムイオンなどの不純物が拡散して単結晶半導体層を汚染しないために設けられている。もっとも、支持基板１１５１から単結晶半導体層に悪影響を与える不純物の拡散を心配する必要のない場合には、ブロッキング層１１５９を省略することも可能である。一方、絶縁層１１５７は、保護層１１６２と接合を形成するために設けられている。
【０１６４】
接合は、表面が清浄化された単結晶半導体基板１１５８側の保護層１１６２と、支持基板側の絶縁層１１５７が密接することにより形成される。接合の形成は室温で行うことが可能である。この接合は原子レベルで行われ、ファン・デル・ワールス力が作用して室温で強固な接合が形成される。単結晶半導体基板１１５８にエッチング加工がされているので、単結晶半導体層を形成する凸状部が支持基板１１５１上の絶縁層１１５７と接することとなる。
【０１６５】
単結晶半導体基板１１５８と支持基板１１５１の間で接合を形成した後、熱処理を行うことにより、図１６（Ｂ）で示すように単結晶半導体基板１１５８から単結晶半導体層１１６４を剥離して支持基板１１５１に固定することができる。単結晶半導体層の剥離は、脆弱化層１１６５に形成された微小な空洞の体積変化が起こり、脆弱化層１１６５に沿って破断面を発生させることにより行う。その後、接合をさらに強固なものとするために、熱処理を行うことが好ましい。このようにして、絶縁表面上に単結晶半導体層が形成される。図１６（Ｂ）では単結晶半導体層１１６４が支持基板１１５１上に接合された状態を示している。
【０１６６】
本実施の形態は、予め、単結晶半導体層の形状を加工して転載するために、単結晶半導体基板そのものの大きさや形状に制限を受けない。従って、基板上で様々な形状の単結晶半導体層を形成することができる。例えば、エッチングの際に用いる露光装置のマスク毎、該マスクパターンを形成するための露光装置が有するステッパー毎、大型基板より切り出す半導体装置のパネル又はチップサイズ毎に、自由に単結晶半導体層を形成することができる。
【０１６７】
作製する半導体素子に対応させて、単結晶半導体層１１６４上にマスク１１６７を選択的に形成する（図１６（Ｃ）参照。）。
【０１６８】
マスク１１６７を用いて、単結晶半導体層１１６４をエッチングし、単結晶半導体層１１６９を形成する。本実施の形態では、単結晶半導体層下の保護層１１６２も単結晶半導体層と共にエッチングし、保護層１１６８とする（図１６（Ｄ）参照。）。このように、支持基板に転載した後さらに形状を加工することによって、作製工程で生じた形成領域のズレや、形状不良なども修正することができる。
【０１６９】
支持基板に設けられた単結晶半導体層１１６９からトランジスタなどの半導体素子を作製することで、薄型の高性能な半導体基板及び半導体装置を歩留まり良く作製することができる。
【０１７０】
本実施の形態は実施の形態１又は実施の形態２と適宜組み合わせることができる。
【０１７１】
（実施の形態４）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１７２】
本実施の形態では、単結晶半導体基板より単結晶半導体層を分離してから、支持基板に接合する例を示す。
【０１７３】
実施の形態３の図１５で示したように、単結晶半導体基板に脆弱化層を形成し、凸部を形成する。このエッチング加工は、半導体素子の単結晶半導体層の形状を考慮して行われる。すなわち半導体素子の単結晶半導体層が支持基板に転載できるように、その部位が凸状部として残存するように単結晶半導体基板４０１に対してエッチング加工を行う。図１２（Ａ）において、単結晶半導体基板４０１、脆弱化層４０２、単結晶半導体基板の一部である単結晶半導体層４０８、絶縁膜４０４が形成されている。本実施の形態では、酸化珪素を絶縁膜４０４として用いる。
【０１７４】
次に、熱処理を行うことにより、脆弱化層４０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆弱化層４０２において単結晶半導体基板４０１が劈開し、単結晶半導体層４０８が、絶縁膜４０４と共に、単結晶半導体基板４０１から剥離する。熱処理は、例えば４００℃乃至６００℃の温度範囲内で行えば良い。
【０１７５】
なお、熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。上記誘電加熱による熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波を単結晶半導体基板４０１に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆弱化層において隣接する微小ボイドどうしを結合させ、最終的に単結晶半導体基板４０１を劈開させることができる。
【０１７６】
そして、図１２（Ｂ）に示すように、コレット４０５を単結晶半導体層４０８上に形成された絶縁膜４０４に固着させ、単結晶半導体層４０８を単結晶半導体基板４０１から引き離す。上記熱処理による単結晶半導体基板４０１の劈開が不完全である場合でも、コレット４０５を用いて力を加えることで、単結晶半導体層４０８を単結晶半導体基板４０１から完全に剥離させ、単結晶半導体層４０３を得ることができる。コレット４０５として、真空チャック、メカニカルチャックなどのチャック、先端に接着剤が付着したマイクロニードルなど、単結晶半導体層４０８の一つに選択的に固着させることができる手段を用いる。図１２（Ｂ）では、コレット４０５として真空チャックを用いる場合を例示している。
【０１７７】
また、マイクロニードルに付着させる接着剤として、エポキシ系接着剤、セラミック系接着剤、シリコーン系接着剤、低温凝固剤などを用いることができる。低温凝固剤は、例えばＭＷ−１（株式会社エミネントサプライ製）を用いることができる。ＭＷ−１は、凝固点が１７度であり、それ以下の温度（好ましくは、１０度以下）で接着効果を有し、１７度以上（好ましくは２５度程度）では接着効果を有さない。
【０１７８】
なお、単結晶半導体基板４０１を劈開させる前に、単結晶半導体基板４０１に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１７９】
次に、図１２（Ｃ）に示すように、単結晶半導体層４０３の剥離により露出した面が支持基板４１０側を向くように、単結晶半導体層４０３と支持基板４１０とを貼り合わせる。本実施の形態では、支持基板４１０上に、絶縁膜４１１が形成されており、絶縁膜４１１と単結晶半導体層４０３とが接合することで、単結晶半導体層４０３と支持基板４１０とを貼り合わせることができる。単結晶半導体層４０３と絶縁膜４１１とを接合させた後、該接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０１８０】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、支持基板４１０は様々なものを用いることが可能である。例えば支持基板４１０としては、アルミノシリケートガラスバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板などの基板を用いることが出来る。
【０１８１】
なお、絶縁膜４１１と単結晶半導体層４０３との間にさらに絶縁層を設けてもよい。
【０１８２】
なお、単結晶半導体層４０３を支持基板４１０上に貼り合わせる前または貼り合わせた後に、単結晶半導体層４０３の剥離により露出した面に、レーザ光の照射による熱アニールを施しても良い。単結晶半導体層４０３を支持基板４１０上に貼り合わせる前に熱アニールを施すと、剥離により露出した面が平坦化され、接合の強度をより高めることができる。また、単結晶半導体層４０３を支持基板４１０上に貼り合わせた後に熱アニールを施すと、単結晶半導体層４０３が一部溶解し、接合の強度をより高めることができる。
【０１８３】
また、単結晶半導体層４０３を支持基板４１０上に接合のみによって貼り合わせるのではなく、単結晶半導体層４０３に１０ＭＨｚ〜１ＴＨｚ程度の高周波数の振動を加えることで、単結晶半導体層４０３と支持基板４１０の間に摩擦熱を生じさせ、該熱により単結晶半導体層４０３を部分的に溶解させ、単結晶半導体層４０３を支持基板４１０上に貼り合わせるようにしても良い。
【０１８４】
なお、ＭＷ−１を低温凝固剤として用いる場合、まず低温凝固剤が接着効果を有しない温度（例えば２５度程度）において、マイクロニードルの先端に付着した低温凝固剤を、絶縁膜４０４に接触させる。次に、低温凝固剤が接着効果を有する温度（例えば５度程度）まで温度を下げて、低温凝固剤を凝固させることで、マイクロニードルと絶縁膜４０４とを固着させる。そして、単結晶半導体基板４０１から引き離した単結晶半導体層４０３を、支持基板４１０上に貼り合わせた後、再び接着効果を有しない温度（例えば２５度程度）まで低温凝固剤の温度を高めることで、マイクロニードルを単結晶半導体層４０３から引き離すことができる。
【０１８５】
単結晶半導体層４０３上の絶縁膜４０４を除去し、支持基板４１０及び絶縁膜４１１上に島状の単結晶半導体層４０３が形成される（図１２（Ｄ）参照。）。単結晶半導体層４０３にさらにエッチングをし、形状を加工してもよい。
【０１８６】
図１２（Ｃ）のように、劈開により露出される単結晶半導体層の表面を支持基板側に向けると、より平坦性の高い側の表面がゲート絶縁膜に接するため、単結晶半導体層とゲート絶縁膜の間の界面準位密度を低く、なおかつ均一にすることができる。よって、ゲート絶縁膜に接する単結晶半導体層の表面を平坦化するための研磨を省略、もしくは研磨時間を短縮化することができ、コストを抑えスループットを向上させることができる。
【０１８７】
なお、劈開により露出される単結晶半導体層の表面と、ゲート絶縁膜とが接するように、単結晶半導体層を支持基板上に貼り合わせることもできる。この例を図１３及び図１４を用いて説明する。
【０１８８】
図１３（Ａ）において、図１２（Ａ）と同様に、単結晶半導体基板４２１、脆弱化層４２２、単結晶半導体基板の一部である単結晶半導体層４２８、絶縁膜４２４が形成されている。本実施の形態では、酸化珪素を絶縁膜４２４として用いる。
【０１８９】
次に、図１３（Ｂ）に示すように単結晶半導体基板４２１を保持手段４２５に固着させる。単結晶半導体基板４２１の固着は、単結晶半導体層４２８が保持手段４２５側を向くように行う。保持手段４２５として、後の熱処理に耐えることができ、なおかつ複数の単結晶半導体層（図１３では単結晶半導体層４２８）と重なるように固着させることができる大型の真空チャックまたはメカニカルチャック、具体的には多孔質真空チャック、非接触式真空チャックなどを用いることができる。本実施の形態では、真空チャックを保持手段４２５として用いる例を示す。
【０１９０】
次に、熱処理を行うことにより、脆弱化層４２２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図１３（Ｃ）に示すように、脆弱化層４２２において単結晶半導体基板４２１が劈開し、単結晶半導体基板４２１の一部であった単結晶半導体層４２８が、単結晶半導体層４２３となり、絶縁膜４２４と共に、単結晶半導体基板４２１から剥離する。熱処理は、例えば４００℃乃至６００℃の温度範囲内で行えば良い。
【０１９１】
なお、熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。
【０１９２】
また、単結晶半導体基板４２１を劈開させる前に、単結晶半導体基板４２１に水素化処理を行うようにしても良い。
【０１９３】
そして、図１３（Ｄ）及び図１４（Ａ）に示すように、コレット４２７を単結晶半導体層４２３の劈開により露出した面に固着させ、単結晶半導体層４２３を保持手段４２５から引き離す。コレット４２７として、真空チャック、メカニカルチャックなどのチャック、先端に接着剤が付着したマイクロニードルなど、単結晶半導体層４２３に選択的に固着させることができる手段を用いる。図１３（Ｄ）及び図１４（Ａ）では、コレット４２７として真空チャックを用いる場合を例示している。
【０１９４】
なお、本実施の形態では、コレット４２７が単結晶半導体層４２３の劈開により露出した面に固着している例を示しているがコレット４２７により傷つくのを防ぐために、絶縁膜などの保護膜を形成しても良い。ただし、上記保護膜は、後に支持基板４３０に単結晶半導体層４２３を貼り合わせた後に、除去する。
【０１９５】
また、マイクロニードルに付着させる接着剤として、エポキシ系接着剤、セラミック系接着剤、シリコーン系接着剤、低温凝固剤などを用いることができる。
【０１９６】
次に、図１４（Ｂ）に示すように、絶縁膜４２４が支持基板４３０側を向くように、すなわち劈開により露出した面の反対側の面が支持基板４３０側を向くように、単結晶半導体層４２３と支持基板４３０とを貼り合わせる。本実施の形態では、支持基板４３０上に、絶縁膜４３１が形成されており、絶縁膜４２４と絶縁膜４３１とが接合することで、単結晶半導体層４２３と支持基板４３０とを貼り合わせることができる（図１４（Ｃ）参照。）。絶縁膜４２４と絶縁膜４３１とを接合させた後、該接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０１９７】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、支持基板４３０は様々なものを用いることが可能である。
【０１９８】
なお、単結晶半導体基板は、反りや撓みを有している場合や、端部に若干丸みを帯びている場合がある。また、単結晶半導体基板から単結晶半導体層を剥離するために水素又は希ガス、或いは水素イオン又は希ガスイオンを添加する際、単結晶半導体基板の端部において上記ガスまたはイオンの添加を十分に行うことができない場合もある。そのため、単結晶半導体基板の端部に位置する部分は、単結晶半導体層を剥離させるのが難しく、単結晶半導体基板を支持基板に貼り合わせた後に単結晶半導体基板を劈開して単結晶半導体層を形成する場合、単結晶半導体層間の間隔が数ｍｍ〜数ｃｍとなってしまう。しかし、本実施の形態では、単結晶半導体基板を支持基板に貼り合わせる前に、単結晶半導体基板を劈開させて単結晶半導体層を形成している。よって、単結晶半導体層を支持基板上に貼り合わせる際、単結晶半導体層間の間隔を、数十μｍ程度に小さく抑えることができ、単結晶半導体層間の隙間をまたぐように半導体装置を作製することが容易となる。
【０１９９】
本実施の形態の半導体装置の作製方法では、複数の単結晶半導体基板を用いて一つの支持基板に複数の単結晶半導体層を貼り合わせることができるので、高スループットで処理を行うことができる。また、半導体素子の有する極性に合わせて単結晶半導体層の面方位を適宜選択することができるので、半導体素子の移動度を高めることができ、より高速駆動が可能な半導体装置を提供することができる。
【０２００】
また、単結晶半導体基板の複数箇所において劈開することで複数の単結晶半導体層を形成し、該複数の単結晶半導体層を支持基板上に貼り合わせることができるので、半導体装置における半導体素子の極性及びレイアウトに合わせて、複数の各単結晶半導体層を貼り合わせる位置を選択することができる。
【０２０１】
本実施の形態は、実施の形態１及び実施の形態２と適宜組み合わせて実施することが可能である。
【０２０２】
（実施の形態５）
本実施の形態では、薄型で高性能な半導体素子を有する半導体集積回路を実装し、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図６及び図７を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０２０３】
図６（Ａ）は、支持基板１１０１上にブロッキング層１１０９、絶縁層１１０４、保護層１１２１、単結晶半導体層１１０２が形成されている。単結晶半導体層１１０２、ブロッキング層１１０９、絶縁層１１０４、保護層１１２１は図５（Ｃ）と対応している。なお、ここでは図６（Ａ）に示す構成の半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。なお、ブロッキング層１１０９、絶縁層１１０４、保護層１１２１を支持基板１１０１と単結晶半導体層１１０２との間に設けられたバッファ層ということもでき、バッファ層は上記構成に限定されない。
【０２０４】
単結晶半導体層１１０２には、分離した単結晶半導体基板の導電型（含まれる一導電型を付与する不純物元素）によって、しきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加してもよい。不純物元素のドーズ量は１×１０１２ｉｏｎｓ／ｃｃｍ２から１×１０１４ｉｏｎｓ／ｃｃｍ２程度で行えば良い。
【０２０５】
単結晶半導体層１１０２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図６（Ｂ）参照。）。
【０２０６】
単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、トランジスタを低電圧で高速に動作させる効果がある。
【０２０７】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層２０５、２０６の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０２０８】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０２０９】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図６（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０２１０】
単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図６（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０２１１】
次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図６（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０２１２】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図７（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０２１３】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０２１４】
次に単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図７（Ｂ）参照。）。
【０２１５】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０２１６】
マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０２１７】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図７（Ｃ）参照。）。
【０２１８】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０２１９】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
【０２２０】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０２２１】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０２２２】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。平坦性のよい塗布法によって形成される塗布膜を用いてもよい。
【０２２３】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０２２４】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０２２５】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０２２６】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタであるトランジスタ２３１及びｐチャネル型薄膜トランジスタであるトランジスタ２３２を含む半導体装置を作製することができる（図７（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、トランジスタ２３１とトランジスタ２３２とは電気的に接続している。
【０２２７】
本実施の形態に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０２２８】
以上のように、単結晶半導体基板より支持基板に転載された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶性が高い。
【０２２９】
従って、薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２３０】
本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。
【０２３１】
（実施の形態６）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する半導体装置の一形態である液晶表示パネル（液晶パネルともいう）について説明する。
【０２３２】
本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図８を用いて説明する。図８（Ａ）は、第１の基板４００１上に形成されたトランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図８（Ｂ）は、図８（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２３３】
第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられている。また画素部４００２上に第２の基板４００６が設けられている。よって画素部４００２は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。
【０２３４】
また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層で形成された半導体集積回路４００３が実装されている。半導体集積回路４００３は、走査線駆動回路、及び信号線駆動回路として機能する周辺駆動回路（ドライバー）である。半導体集積回路４００３は実施の形態１と同様に作製されるものであり、例示されているトランジスタ４００９は単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２３５】
なお、周辺駆動回路の一部、例えば走査線駆動回路を画素部とともに第１の基板上に直接形成してもよい。この場合、画素部と走査線駆動回路を囲むようにシール材を形成し、第２の基板で封止する構造とすることもできる。
【０２３６】
また第１の基板４００１上に設けられた画素部４００２は、トランジスタを複数有しており、図８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０を例示している。図８の半導体装置においては、トランジスタ４０１０として非晶質半導体膜を有するチャネルエッチ型逆スタガ薄膜トランジスタを用いている。逆スタガ薄膜トランジスタとしてはチャネル保護型を用いることもできる。
【０２３７】
液晶素子４０１３が有する画素電極４０３０は、トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０に接して配向膜４０３７、対向電極４０３１に接して配向膜４０３６がそれぞれ形成されている。
【０２３８】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。しかし、第１の基板４００１及び第２の基板４００６は、透過型液晶表示装置の場合は両方に透光性を有する基板を用いる必要があり、反射型液晶表示装置の場合は少なくとも光を透過する基板に透光性を有する基板を用いる。
【０２３９】
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
【０２４０】
また別途形成された周辺駆動回路である半導体集積回路４００３、または画素部４００２に与えられる各種信号及び電位は、接続端子４０１６と異方性導電膜４０１９を介してＦＰＣ４０１８から供給されている。
【０２４１】
半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。本実施の形態では、半導体集積回路４００３は、画素部４００２と接続する配線４０１４と、バンプ４０１５ａ（例えば本実施の形態では金バンプを用いる）及び異方性導電膜４０３８を介して電気的に接続されている。
【０２４２】
本実施の形態では、接続端子４０１６及び配線４０１４は、トランジスタ４０１０のゲート電極層と同じ導電膜で形成されている。
【０２４３】
また、本実施の形態では、半導体集積回路４００３は、接続端子４０１６、バンプ４０１５ｂ（例えば本実施の形態では金バンプを用いる）及び異方性導電膜４０３８を介して、ＦＰＣ４０１８と電気的に接続されている。
【０２４４】
なお図示していないが、本実施の形態に示した半導体装置は偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
【０２４５】
また図８においては、信号線駆動回路及び走査駆動回路として半導体集積回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。信号線駆動回路のみ、又は走査線駆動回路のみを半導体集積回路として別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを半導体集積回路として別途形成して実装しても良い。
【０２４６】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【０２４７】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体、微結晶半導体、非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体などを用いることができる。
【０２４８】
画素部が設けられる基板上に直接形成される半導体層の非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いてアモルファスシリコンを結晶化させたポリシリコンなどを含んでいる。
【０２４９】
画素部が設けられる基板上に直接形成される半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。
【０２５０】
また、画素部が設けられる基板上に直接形成される半導体層の半導体材料として、ペンタセンなどの有機半導体材料や、酸化物半導体材料などを用いてもよい。
【０２５１】
画素部及び画素部が設けられる基板上に直接形成されるトランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０２５２】
また、画素部及び画素部が設けられる基板上に直接形成されるトランジスタは、トップゲート型（例えば順スタガ型、コプラナ型）、ボトムゲート型（例えば、逆スタガ型、逆コプラナ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造を用いてもよい。
【０２５３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５４】
（実施の形態７）
次に、本発明の半導体装置の一形態である表示パネルの構成について、以下に示す。本実施の形態では、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
【０２５５】
本発明の半導体装置の一形態に相当する発光表示パネルの外観及び断面について、図９を用いて説明する。図９（Ａ）は、本発明を用いて作製される半導体集積回路を実装し、第１の基板上に形成されたトランジスタ及び発光素子を第２の基板との間にシール材によって封止した、表示パネルの上面図であり、図９（Ｂ）は、図９（Ａ）のＥ−Ｆにおける断面図に相当する。
【０２５６】
表示パネルの有する発光素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いることができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０２５９】
第１の基板４５０１上に設けられた画素部４５０２を囲むようにして、シール材４５０５が設けられている。また画素部４５０２の上に第２の基板４５０６が設けられている。よって画素部４５０２は、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。
【０２６０】
また第１の基板４５０１上のシール材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体層で形成された半導体集積回路４５０３が実装されている。半導体集積回路４５０３は、走査線駆動回路、及び信号線駆動回路として機能する周辺駆動回路（ドライバー）である。半導体集積回路４５０３は実施の形態１と同様に作製されるものであり、例示されているトランジスタ４５０９は単結晶半導体基板より分離された単結晶半導体層を用いている。さらに半導体集積回路が設けられた薄く成形された基板は樹脂層で覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置を歩留まり良く作製することができる。
【０２６１】
なお、周辺駆動回路の一部、例えば走査線駆動回路を画素部とともに第１の基板上に直接形成してもよい。この場合、画素部と走査線駆動回路を囲むようにシール材を形成し、第２の基板で封止する構造とすることもできる。
【０２６２】
また第１の基板４５０１上に設けられた画素部４５０２は、薄膜トランジスタを複数有しており、図９（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０、４５２０とを例示している。なお本実施の形態では、トランジスタ４５１０が駆動用ＴＦＴであると仮定するが、トランジスタ４５１０は電流制御用ＴＦＴであっても良いし、消去用ＴＦＴであっても良い。本実施の形態では、トランジスタ４５１０、４５２０に微結晶半導体膜を用いた薄膜トランジスタを用いる例を示す。
【０２６３】
トランジスタ４５１０、４５２０は、ゲート電極層、ゲート絶縁層、微結晶半導体膜である半導体層、バッファ層、ソース領域又はドレイン領域、ソース電極又はドレイン電極として機能する配線を含む。バッファ層は、半導体層とソース領域又はドレイン領域との間に形成される。
【０２６４】
半導体層上にバッファ層を設ける構造であるため、半導体層に対する工程時におけるダメージ（エッチング時のプラズマによるラジカルやエッチング剤による膜減りや、酸化など）を防ぐことができる。従ってトランジスタ４５１０、４５２０の信頼性を向上させることができる。
【０２６５】
微結晶半導体膜は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その膜表面より見た粒径が０．５〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非晶質半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０２６６】
バッファ層は、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を用いて、プラズマＣＶＤ法により形成することができる。また、上記シランに、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。例えば、バッファ層として非晶質シリコン膜を用いればよい。
【０２６７】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極は、トランジスタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続されている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電膜４５１２が電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向や、トランジスタ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２６８】
また、別途形成された周辺駆動回路である半導体集積回路４５０３、または画素部４５０２に与えられる各種信号及び電位は、図９（Ｂ）に示す断面図では図示されていないが、接続端子４５１６を介して、ＦＰＣ４５１８から供給されている。
【０２６９】
半導体集積回路と画素部に設けられた素子と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
【０２７０】
また、実装方法として、ワイヤーボンディング法を用いてもよい。本実施の形態では、半導体集積回路４５０３の樹脂層を画素部の設けられた第１の基板４５０１と接するように半導体集積回路４５０３が実装される例を示す。設け、半導体集積回路４５０３は、画素部４５０２と接続する配線４５１４と、導電材料４５４０ａ、４５４０ｂ、導電層４５１５ａを介してワイヤーボンディング法によって電気的に接続されている。
【０２７１】
本実施の形態では、接続端子４５１６、配線４５１４が、発光素子４５１１が有する画素電極と同じ導電膜から形成されている。
【０２７２】
また、半導体集積回路４５０３は、ＦＰＣ４５１８と、異方性導電膜４５１９、接続端子４５１６、導電材料４５４０ｃ、４５４０ｄ、導電層４５１５ｂを介してワイヤーボンディング法によって電気的に接続されている。
【０２７３】
半導体集積回路４５０３は接着層によって第１の基板４５０１上に接着することができる。
【０２７４】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。また、トランジスタ及び発光素子を形成された素子基板とは逆側の面（対向基板側）から発光を取り出す上面射出や、素子基板側の面から発光を取り出す下面射出や、素子基板側及び基板とは反対側の面（対向基板側）から発光を取り出す両面射出構造の発光素子があり、本発明はどの射出構造の発光素子にも適用することができる。
【０２７５】
発光素子の反射性を有する電極としては、光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。発光素子の透光性を有する電極としては、少なくとも可視光の波長領域において光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを用いることができる。なお、本発明において、透光性とは少なくとも可視光の波長領域において光を透過する性質のことを意味する。
【０２７６】
一対の電極に挟持される発光層は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。また、発光層と電極との間に機能層を有してもよく、機能層としては電子注入層、電子輸送層、正孔輸送層、正孔注入層などを用いることができる。
【０２７７】
発光素子４５１１からの光の取り出し方向に位置する基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２７８】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０２７９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２８０】
なお、図９では、走査線駆動回路及び信号線駆動回路として半導体集積回路４５０３を別途形成し、第１の基板４５０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路として機能する半導体集積回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを半導体集積回路として別途形成して実装しても良い。
【０２８１】
本発明において、半導体集積回路が駆動回路（ドライバー）として実装される表示機能を有する半導体装置は、パッシブマトリクス型でもアクティブマトリクス型でもよい。さらに、半導体駆動回路は、メモリ素子の駆動回路として実装し、メモリ機能を有する半導体装置を作製することもできる。
【０２８２】
また、本発明において画素部が設けられる基板に直接形成されるトランジスタの有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体などを用いることができる。
【０２８３】
また、画素部及び画素部が設けられる基板上に直接形成されるトランジスタは、トップゲート型（例えば順スタガ型、コプラナ型）、ボトムゲート型（例えば、逆スタガ型、逆コプラナ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造を用いてもよい。
【０２８４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８５】
（実施の形態８）
本発明により得られる半導体装置等によって、表示モジュール（パッシブマトリクスＥＬモジュール又は液晶モジュール、又はアクティブマトリクス型ＥＬモジュール又は液晶モジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０２８６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１に示す。
【０２８７】
図１１（Ａ）はテレビジョン装置である。表示モジュールを、図１１（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０２８８】
図１１（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２８９】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
【０２９０】
図１０はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、本発明の半導体集積回路をＣＯＧ方式により実装して形成されている。
【０２９１】
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２９２】
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
【０２９３】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２９４】
図１１（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した半導体装置を適用することで、信頼性及び量産性を高めることができる。
【０２９５】
また、図１１（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す半導体装置を適用することにより、信頼性及び量産性を高めることができる。
【０２９６】
図１１（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。本発明の半導体装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す半導体装置を適用することにより、信頼性及び量産性を高めることができる。
【図面の簡単な説明】
【０２９７】
【図１】本発明の半導体集積回路の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置を説明する図。
【図４】本発明の半導体集積回路の作製方法を説明する図。
【図５】本発明の半導体集積回路の作製方法を説明する図。
【図６】本発明の半導体集積回路の作製方法を説明する図。
【図７】本発明の半導体集積回路の作製方法を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】本発明が適用される電子機器の主要な構成を示すブロック図。
【図１１】本発明が適用される電子機器を示す図。
【図１２】本発明の半導体集積回路の作製方法を説明する図。
【図１３】本発明の半導体集積回路の作製方法を説明する図。
【図１４】本発明の半導体集積回路の作製方法を説明する図。
【図１５】本発明の半導体集積回路の作製方法を説明する図。
【図１６】本発明の半導体集積回路の作製方法を説明する図。
【図１７】本発明の半導体集積回路の作製方法を説明する図。
【図１８】本発明の半導体集積回路の作製方法を説明する図。
【特許請求の範囲】
【請求項１】
支持基板上に設けられた単結晶半導体層を含む半導体素子層が設けられた半導体集積回路を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われていることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に画素部と、前記画素部と電気的に接続し、かつ前記絶縁表面を有する基板に実装された半導体集積回路とを有し、
前記半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われていることを特徴とする半導体装置。
【請求項３】
絶縁表面を有する基板上に画素部と、前記画素部と電気的に接続し、かつ前記絶縁表面を有する基板に実装された半導体集積回路とを有し、
前記半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われており、
前記支持基板の厚さは、前記絶縁表面を有する基板の厚さより薄いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記支持基板はガラス基板であることを特徴とする半導体装置。
【請求項５】
単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記支持基板上に前記単結晶半導体層を含む複数の半導体素子層を形成し、
前記支持基板の厚さを薄くし、
前記支持基板の前記複数の半導体素子層の間に溝を形成し、
前記溝を形成された支持基板上に樹脂層を形成し、
前記支持基板の溝及び前記樹脂層を切断して複数の半導体集積回路を形成することを特徴とする半導体装置の作製方法。
【請求項６】
単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記支持基板上に前記単結晶半導体層を含む複数の半導体素子層を形成し、
前記支持基板の厚さを薄くし、
前記支持基板の前記複数の半導体素子層の間に溝を形成し、
前記溝を形成された支持基板上に樹脂層を形成し、
前記支持基板の溝及び前記樹脂層を、前記支持基板側より切断して複数の半導体集積回路を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は請求項６において、前記半導体集積回路を絶縁表面を有する基板に実装することを特徴とする半導体装置の作製方法。
【請求項８】
請求項５又は請求項６において、前記半導体集積回路を画素部が設けられた絶縁表面を有する基板に実装することを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は請求項８において、前記絶縁表面を有する基板としてガラス基板を用いることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項５乃至９のいずれか一項において、前記支持基板の溝及び前記樹脂層を切断する切断面の幅は、前記溝の幅より狭いことを特徴とする半導体装置の作製方法。
【請求項１１】
請求項５乃至１０のいずれか一項において、前記溝はダイサーを用いて形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項５乃至１１のいずれか一項において、前記半導体集積回路をＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式により実装することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項５乃至１１のいずれか一項において、前記半導体集積回路をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により実装することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項５乃至１３のいずれか一項において、前記支持基板としてガラス基板を用いることを特徴とする半導体装置の作製方法。
【請求項１】
支持基板上に設けられた単結晶半導体層を含む半導体素子層が設けられた半導体集積回路を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われていることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に画素部と、前記画素部と電気的に接続し、かつ前記絶縁表面を有する基板に実装された半導体集積回路とを有し、
前記半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われていることを特徴とする半導体装置。
【請求項３】
絶縁表面を有する基板上に画素部と、前記画素部と電気的に接続し、かつ前記絶縁表面を有する基板に実装された半導体集積回路とを有し、
前記半導体集積回路は支持基板上に設けられた単結晶半導体層を含む半導体素子層を有し、
前記支持基板は前記半導体素子層の形成面と反対の面及び側面の一部を樹脂層で覆われており、
前記支持基板の厚さは、前記絶縁表面を有する基板の厚さより薄いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記支持基板はガラス基板であることを特徴とする半導体装置。
【請求項５】
単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記支持基板上に前記単結晶半導体層を含む複数の半導体素子層を形成し、
前記支持基板の厚さを薄くし、
前記支持基板の前記複数の半導体素子層の間に溝を形成し、
前記溝を形成された支持基板上に樹脂層を形成し、
前記支持基板の溝及び前記樹脂層を切断して複数の半導体集積回路を形成することを特徴とする半導体装置の作製方法。
【請求項６】
単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記支持基板上に前記単結晶半導体層を含む複数の半導体素子層を形成し、
前記支持基板の厚さを薄くし、
前記支持基板の前記複数の半導体素子層の間に溝を形成し、
前記溝を形成された支持基板上に樹脂層を形成し、
前記支持基板の溝及び前記樹脂層を、前記支持基板側より切断して複数の半導体集積回路を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は請求項６において、前記半導体集積回路を絶縁表面を有する基板に実装することを特徴とする半導体装置の作製方法。
【請求項８】
請求項５又は請求項６において、前記半導体集積回路を画素部が設けられた絶縁表面を有する基板に実装することを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は請求項８において、前記絶縁表面を有する基板としてガラス基板を用いることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項５乃至９のいずれか一項において、前記支持基板の溝及び前記樹脂層を切断する切断面の幅は、前記溝の幅より狭いことを特徴とする半導体装置の作製方法。
【請求項１１】
請求項５乃至１０のいずれか一項において、前記溝はダイサーを用いて形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項５乃至１１のいずれか一項において、前記半導体集積回路をＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式により実装することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項５乃至１１のいずれか一項において、前記半導体集積回路をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式により実装することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項５乃至１３のいずれか一項において、前記支持基板としてガラス基板を用いることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−１７７１４４（Ｐ２００９−１７７１４４Ａ）
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−３１８６１５（Ｐ２００８−３１８６１５）
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]